JP2008219423A - 撮像装置及び撮像システム - Google Patents

Abstract

【課題】高速に信号を読み出すことができる撮像装置及び撮像システムを提供する。
【解決手段】画素ユニットは、複数の光電変換部と、前記複数の光電変換部に共通の電荷電圧変換部と、前記複数の光電変換部で発生した電荷をそれぞれ前記電荷電圧変換部に転送する複数の転送部と、前記電荷電圧変換部に転送された電荷に基づく信号を信号線に出力する出力部と、前記電荷電圧変換部の電位を設定する設定部とを含み、前記設定部によって前記電荷電圧変換部に設定される電位に応じて各画素ユニットが選択状態又は非選択状態にされ、前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が、該選択された画素ユニットを非選択状態にする動作を介することなく、前記出力部によって連続して前記信号線に出力されるように、前記画素ユニット配列を駆動する。
【選択図】図１

Description

本発明は、撮像装置及び撮像システムに関する。

ＣＭＯＳイメージセンサなどの撮像装置において、画素縮小化のため、選択トランジスタを削減し、かつ複数の光電変換部で１つのリセットトランジスタおよび１つの増幅トランジスタを共用する画素ユニットが提案されている（特許文献１参照）。
特開２００４-１７２９５０号公報

しかしながら、特許文献１に記載の技術では、信号を読み出すたびに、全面選択信号配線の電位を低い電位にするとともに全画素ユニットのリセットトランジスタをオンさせて、全画素ユニットを非選択状態にしている。その後、全面選択信号配線の電位を高い電位にするとともに選択画素ユニットのリセットトランジスタをオンさせて、選択画素ユニットのみを選択状態にしている。このように、全面選択信号配線の電位を頻繁に切り替える必要がある。このとき、この全面選択信号配線が全ての画素ユニットに接続されているため、画素ユニット数が多くなると配線に付く寄生容量が大きくなり、充放電時間が長くなるため、画素ユニットから信号を読み出す際に、電位を切り替えるための長い時間が必要となる。そのため、画素ユニットから高速に信号を読み出すことが困難となる。

画素ユニットから高速に信号を読み出すことができる撮像装置及び撮像システムを提供することにある。

本発明の第１側面に係る撮像装置は、複数の画素ユニットが２次元配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部とを備える撮像装置であって、各画素ユニットは、複数の光電変換部と、前記複数の光電変換部に共通の電荷電圧変換部と、前記複数の光電変換部で発生した電荷をそれぞれ前記電荷電圧変換部に転送する複数の転送部と、前記電荷電圧変換部に転送された電荷に基づく信号を信号線に出力する出力部と、前記電荷電圧変換部の電位を設定する設定部とを含み、前記設定部によって前記電荷電圧変換部に設定される電位に応じて各画素ユニットが選択状態又は非選択状態にされ、前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が、該選択された画素ユニットを非選択状態にする動作を介することなく、前記出力部によって連続して前記信号線に出力されるように、前記画素ユニット配列を駆動することを特徴とする。

本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の前記画素配列へ光を結像する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。

本発明によれば、画素ユニットから高速に信号を読み出すことができる。

本発明の実施形態に係る撮像装置１００について、図１を用いて説明する。図１は、本発明の実施形態に係る撮像装置１００の構成図である。なお、図１で示されているＭＯＳトランジスタはすべてＮ型とし、ゲート電位がＨｉｇｈのレベルでオン状態、Ｌｏｗのレベルでオフ状態になるとする。

撮像装置１００は、図１に示すように、画素ユニット配列ＰＡ及び駆動部１０３を備える。

駆動部１０３は、画素ユニット配列ＰＡの周辺に配される。駆動部１０３は、画素ユニット配列ＰＡにおける複数の画素ユニットを駆動する。駆動部１０３は、例えば、画素ユニット配列ＰＡを垂直方向に走査する垂直走査回路である。

なお、図１では、各列の列信号線１０，・・・に出力された信号を読み出すために読み出し回路や、その読み出し回路を水平方向に走査するための水平走査回路などの図示が省略されている。

画素ユニット配列ＰＡでは、複数の画素ユニット（１，２１，・・・）が行方向及び列方向に配列（２次元配列）されている。

画素ユニット１は、複数の光電変換部（２，３）と、電荷電圧変換部８と、複数の転送部（４，５）と、出力部７と、設定部６とを含む。すなわち、画素ユニット１は、複数の画素（複数の光電変換部）に対して出力部７及び設定部６が共通に設けられている。

複数の光電変換部（２，３）は、第１光電変換部２及び第２光電変換部３を含む。第１光電変換部２は、入射した光に応じた電荷を発生させて蓄積する。第１光電変換部２は、例えば、負電荷（電子）を蓄積するタイプのフォトダイオード（ＰＤ）である。第２光電変換部３は、入射した光に応じた電荷を発生させて蓄積する。第２光電変換部３は、例えば、負電荷（電子）を蓄積するタイプのフォトダイオード（ＰＤ）である。

電荷電圧変換部８は、複数の光電変換部（２，３）に共通に設けられている。電荷電圧変換部８は、後述の出力部７に対する入力部であり、複数の光電変換部（２，３）で発生した電荷を電圧に変換して保持する。すなわち、電荷電圧変換部８は、複数の光電変換部（２，３）で発生した電荷に基づく信号（電圧）を保持する。電荷電圧変換部８は、例えば、フローティングディフュージョン（ＦＤ）である。

複数の転送部（４，５）は、複数の光電変換部（２，３）で発生した電荷をそれぞれ電荷電圧変換部８に転送する。すなわち、複数の転送部（４，５）は、それぞれ異なるタイミングでアクティブになる信号を供給されて、複数の光電変換部（２，３）で発生した電荷をそれぞれ異なるタイミングで電荷電圧変換部８に転送する。複数の転送部（４，５）は、第１転送部４及び第２転送部５を含む。第１転送部４は、第１光電変換部２に蓄積された電荷を所定のタイミングで電荷電圧変換部８に転送する。第１転送部４は、例えば、転送用のＭＯＳトランジスタである。第２転送部５は、第２光電変換部３に蓄積された電荷を所定のタイミングで電荷電圧変換部８に転送する。第２転送部５は、例えば、転送用のＭＯＳトランジスタである。

出力部７は、電荷電圧変換部８に転送された電荷に基づく信号を列信号線１０に出力する。出力部７は、出力する際に、その電荷に基づく信号を増幅する。出力部７は、例えば、増幅用のＭＯＳトランジスタである。

設定部６は、電荷電圧変換部８の電位を設定する。設定部６は、電荷電圧変換部８の電位を第１の電位（図４に示すＶ１参照）に設定して選択状態にし、電荷電圧変換部８の電位を第２の電位（図４に示すＶ２参照）に設定して非選択状態にする。設定部６は、例えば、リセット用のＭＯＳトランジスタである。第１の電位は、出力部（ＭＯＳトランジスタ）７がオンする電位であり、第１光電変換部２をリセットするのに必要な電位よりも高い必要がある。第２の電位は、出力部（ＭＯＳトランジスタ）７がオフする電位であり、「列信号線１０等の電位＋出力部７（増幅用のＮＭＯＳトランジスタ）がオンする閾値電圧」よりも低い必要がある。

このように、画素ユニット１は、設定部６によって電荷電圧変換部８に設定される電位に応じて、選択状態又は非選択状態にされる。

なお、他の画素ユニット２１等についても、画素ユニット１と同様である。

次に、撮像装置１００における駆動部１０３の動作について、図２及び図３を用いて説明する。図２は、駆動部１０３による電子シャッタ動作を示す図である。図３は、駆動部１０３による駆動シーケンスを示す図である。図２では、縦軸が画素ユニットの位置を示し、横軸がタイミングを示す。図３では、横軸がタイミングを示す。

なお、以下では、ｎブロックが信号読み出しを行っているブロック、ｍブロックが蓄積電荷掃き捨て（光電変換部のリセット）を行っているブロックとして説明する。ここで、各画素ユニットに含まれる複数の光電変換部で出力部（増幅用のＮＭＯＳトランジスタ）が共有化されており、複数の行の読出しを一水平期間ＨＴに行なうため、同一の水平期間ＨＴに読出しを行なう複数行をブロックとして表現している。

駆動部１０３は、電子シャッタ動作により、信号電荷の蓄積時間を制御している。すなわち、駆動部１０３は、各光電変換部をリセットすることにより各光電変換部の電荷蓄積動作を開始し、各光電変換部に蓄積された電荷を電荷電圧変換部へ転送することにより各光電変換部の電荷蓄積動作を終了する。

ここで、図２に示すように、あるブロック（ｎブロック）の蓄積終了（読出）と、それとは異なるブロック（ｍブロック）の蓄積開始を一水平期間ＨＴに行なっている。蓄積電荷掃き捨て（光電変換部のリセット）を行ってから信号読み出しを行うまでの時間が蓄積時間となるため、ｍとｎとを適切な値に設定することにより、任意の蓄積時間を設定することができる。

また、駆動部１０３は、選択された画素ユニット（ｎブロック）内の複数の光電変換部（２，３）で発生した電荷に基づく信号が、出力部７によって連続して列信号線１０に出力される（「読出」で示す）ように、画素ユニット配列ＰＡを駆動する（図３参照）。ここで、駆動部１０３は、その電荷に基づく信号が、選択された画素ユニット（ｎブロック）を非選択状態にする動作（「ＦＤＬｏｗ」で示す）を介することなく、出力部７によって連続して列信号線１０に出力されるように、画素ユニット配列ＰＡを駆動する。また、駆動部１０３は、その電荷に基づく信号が、設定部６が電荷電圧変換部８の電位をリセットする動作（「ＦＤＨｉｇｈ」で示す）を介して、出力部７によって連続して列信号線１０に出力されるように、画素ユニット配列ＰＡを駆動する。

そして、駆動部１０３は、その電荷に基づく信号が出力部１０によって連続して列信号線１０に出力された後に、複数の画素ユニット（ｎブロック，ｍブロック）を非選択状態にする（「ＦＤＬｏｗ」で示す）ように、画素ユニット配列ＰＡを駆動する。

また、駆動部１０３は、その電荷に基づく信号が連続して出力された後であって、複数の画素ユニットを非選択状態にする前に、非選択状態の画素ユニット（ｍブロック）内の複数の光電変換部（２，３）をリセットするように、画素ユニット配列ＰＡを駆動する。 次に、撮像装置１００における駆動部１０３の動作の詳細について、図４〜図６を用いて説明する。

図４は、本発明の実施形態に係る撮像装置１００の駆動タイミングを示した図である。図４において、Ｖｒｅｓは、全面選択信号線９に入力される電位の高低を示している。Ｐｒｅｓａは、ｎブロック・ｍブロック以外の全てのブロックのリセット駆動線１１に入力されるパルスである。Ｐｒｅｓは、ｎブロックのリセット駆動線１１に入力されるパルスである。Ｐｒｅｓｒは、ｍブロックのリセット駆動線１１に入力されるパルスである。Ｐｔｘ１は、ｎブロックの第１電荷転送駆動線１２に入力されるパルスである。Ｐｔｘ２は、ｎブロックの第２電荷転送駆動線１３に入力されるパルスである。Ｐｔｘｒ１は、ｍブロックの第１電荷転送駆動線１２に入力されるパルスである。Ｐｔｘｒ２は、ｍブロックの第２電荷転送駆動線１３に入力されるパルスである。

図５は、比較例に係る撮像装置の駆動タイミングを示した図である。

図６は、図４と図５との駆動タイミングを比較するための模式図である。

まず、第１の前提条件として、選択トランジスタを削減した画素ユニットにおいて、読み出すブロックを選択するために、次のようにする。駆動部１０３は、選択ブロックの電荷電圧変換部８を高い電位（Ｖ１）に設定し、非選択ブロックの電荷電圧変換部８を低い電位（Ｖ２）に設定するように、画素ユニット配列ＰＡを駆動する。これにより、選択ブロックの出力部（トランジスタ）７がオンし、非選択ブロックの出力部（トランジスタ）７はオフする。よって、選択ブロックの信号を列信号線１０に出力することができる。

そして、第２の前提条件として、蓄積電荷を掃き捨てる（光電変換部をリセットする）ために、次のようにする。駆動部１０３は、電荷電圧変換部８を高い電位に設定した上で、複数の転送部（４，５）のそれぞれをオンするように、画素ユニット配列ＰＡを駆動する。蓄積電荷掃き捨て動作を行うｍブロックは、信号電荷読み出しを行うｎブロックとは異なるブロックである。すなわち、ｍブロックは非選択ブロックである。よって、ｎブロックの信号を読み出すときは、ｍブロックの電荷電圧変換部８は低い電位に設定されている必要がある。つまり、ｍブロックの電荷電圧変換部８の電位は、蓄積電荷掃き捨て動作時に高い電位（Ｖ１）に設定され、ｎブロックの信号電荷読み出し時に低い電位（Ｖ２）に設定されている必要がある。

図４及び図５に示す駆動タイミングは、これらの前提条件を満たしている。

次に、図５に示す比較例に係る撮像装置の駆動タイミングを詳細に説明する。

Ｖｒｅｓが高い電位（Ｖ１）である期間Ｔ１ａに、ＰｒｅｓｒおよびＰｔｘｒ１がＨｉｇｈとなり、ｍブロックの第１光電変換部２に蓄積された電荷が掃き捨てられる（リセットされる）。

その後、Ｖｒｅｓが低い電位Ｖ２である期間Ｔ２ａに、ＰｒｅｓｒおよびＰｒｅｓａおよびＰｒｅｓがＨｉｇｈとなり、全てのブロックの電荷電圧変換部８が低い電位に設定されて非選択状態になる。

その後、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ３ａに、ＰｒｅｓがＨｉｇｈとなり、ｎブロックの電荷電圧変換部８が高い電位Ｖ１に設定されて（リセットされて）選択状態になる。

その後の期間Ｔ４ａに、Ｐｔｘ１がＨｉｇｈとなり、ｎブロックの第１光電変換部２に蓄積された電荷が列信号線１０に読み出される。その際、Ｐｔｘ１がＨｉｇｈとなる前と後とで列信号線１０の電位を相関２重サンプリングすることにより、ｎブロックの第１光電変換部２に蓄積された電荷量を検出することができる。

その後、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ５ａに、ＰｒｅｓｒおよびＰｔｘｒ２がＨｉｇｈとなり、ｍブロックの第２光電変換部３に蓄積された電荷が掃き捨てられる（リセットされる）。

その後、Ｖｒｅｓが低い電位Ｖ２である期間Ｔ６ａに、ＰｒｅｓｒおよびＰｒｅｓａおよびＰｒｅｓがＨｉｇｈとなり、全てのブロックの電荷電圧変換部８が低い電位Ｖ２に設定されて非選択状態になる。

その後、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ７ａに、ＰｒｅｓがＨｉｇｈとなり、ｎブロックの電荷電圧変換部８が高い電位Ｖ１に設定されて（リセットされて）選択状態になる。

その後の期間Ｔ８ａに、Ｐｔｘ２がＨｉｇｈとなり、ｎブロックの第２光電変換部３に蓄積された電荷が列信号線１０に読み出される。その際、Ｐｔｘ２がＨｉｇｈとなる前と後とで列信号線１０の電位を相関２重サンプリングすることにより、ｎブロックの第２光電変換部３に蓄積された電荷量を検出することができる。

以上述べたとおり、図５に示す駆動タイミングは、ｎブロックの第１光電変換部２およびｎブロックの第２光電変換部３を読み出すための水平期間ＨＴａにおいて、全面選択信号線９の電位Ｖｒｅｓの切り替えが２回行われている。この全面選択信号線９は全ての画素ユニットに接続されているため、画素ユニット数が多くなると配線に付く寄生容量が大きくなり、充放電時間が長くなるため、画素ユニットから信号を読み出す際に、電位を切り替えるための長い時間が必要となる。そのため、画素ユニットから高速に信号を読み出すことが困難となる。

また、ｎブロックの電荷読み出し動作を行うための信号Ｐｔｘ１又はＰｔｘ２がＨｉｇｈとなる期間の直前に、ｍブロックの電荷掃き捨て動作とＶｒｅｓ電位の切り替えとが行われている。そのため、電荷掃き捨て動作あるいはＶｒｅｓ電位の切り替えにより過渡電流が流れて電源電圧が変動したり、画素のグラウンド電位が変動したりすると、その直後に行われる電荷読み出し動作に大きな影響を及ぼす。具体的には、シェーディングなどの原因となる。

次に、図４に示す本発明の実施形態に係る撮像装置の駆動タイミングを、図５に示す比較例に係る撮像装置の駆動タイミングと比較しながら説明する。

まず、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ１に、ＰｒｅｓがＨｉｇｈとなり、ｎブロックの電荷電圧変換部８が高い電位Ｖ１に設定されて（リセットされて）選択状態になる。

その後の期間Ｔ２に、Ｐｔｘ１がＨｉｇｈとなり、ｎブロックの第１光電変換部２に蓄積された電荷が列信号線１０に読み出される。その際、Ｐｔｘ１がＨｉｇｈとなる前と後とで列信号線１０の電位を相関２重サンプリングすることにより、ｎブロックの第１光電変換部２に蓄積された電荷量を検出することができる。

その後、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ３に、ＰｒｅｓがＨｉｇｈとなり、ｎブロックの電荷電圧変換部８が再び高い電位に設定されて（リセットされて）選択状態に維持される。

その後の期間Ｔ４に、Ｐｔｘ２がＨｉｇｈとなり、ｎブロックの第２光電変換部３に蓄積された電荷が列信号線１０に読み出される。その際、Ｐｔｘ２がＨｉｇｈとなる前と後とで列信号線１０の電位を相関２重サンプリングすることにより、ｎブロックの第２光電変換部３に蓄積された電荷量を検出することができる。

その後、Ｖｒｅｓが高い電位Ｖ１である期間Ｔ５に、ＰｒｅｓｒおよびＰｔｘｒ１およびＰｔｘｒ２がＨｉｇｈとなり、ｍブロックの第１光電変換部２および第２光電変換部３に蓄積された電荷が掃き捨てられる（リセットされる）。

その後、Ｖｒｅｓが低い電位Ｖ２である期間Ｔ６に、ＰｒｅｓｒおよびＰｒｅｓａおよびＰｒｅｓがＨｉｇｈとなり、全てのブロックの電荷電圧変換部８が低い電位に設定されて非選択状態になる。

以上述べたとおり、図４に示すタイミングでは、ｎブロックの第１光電変換部２およびｎブロックの第２光電変換部３を読み出すための水平期間ＨＴに、全面選択信号線９の電位Ｖｒｅｓの切り替えは１回しか行われていない。これにより、画素ユニットから信号を読み出す際に、電位を切り替えるための長い時間を低減できる。このため、比較例における水平期間ＨＴａに比べて本発明の実施形態に係る水平期間ＨＴを短くすることができ（図６参照）、画素ユニットから高速に信号を読み出すことができる。

それに加え、ｍブロックの第１光電変換部２および第２光電変換部３の電荷掃き捨て動作を同時に行っている。これにより、画素ユニットから信号を読み出す際に、電荷掃き捨て動作を行うための時間を低減できる。この点からも、比較例における水平期間ＨＴａに比べて本発明の実施形態に係る水平期間ＨＴを短くすることができ（図６参照）、画素ユニットから高速に信号を読み出すことができる。

また、全面選択信号線９の充放電回数も減っているため、消費電流も低減されている。

また、ｎブロックの電荷読み出し動作を行うための信号Ｐｔｘ１あるいはＰｔｘ２がＨｉｇｈとなる期間が終了した後に、ｍブロックの電荷掃き捨て動作とＶｒｅｓ電位の切り替えとが行われている。そのため、電荷掃き捨て動作あるいはＶｒｅｓ電位の切り替えにより過渡電流が流れて電源電圧が変動したり、画素のグラウンド電位が変動したりしても、電荷読み出し動作に大きな影響を及ぼすことがない。よって、シェーディングを低減でき、良好な画像信号を得ることができる。

なお、図４に示す期間Ｔ６において、駆動部１０３は、全画素ユニットを非選択状態にせずに、少なくとも選択された画素ユニットを非選択状態にするように、画素ユニット配列ＰＡを駆動してもよい。

また、撮像装置の画素ユニットの構成は、出力部（増幅用のＭＯＳトランジスタ）を２つの光電変換部で共有したものとなっているが、これに限定されるものではない。例えば、画素ユニットの構成が、出力部（増幅用のＭＯＳトランジスタ）を４つの光電変換部で共有したものであっても、同様の効果を得ることができる。またその場合、図４に示すように２ブロック分の信号を読み出すごとに電荷掃き捨て動作とＶｒｅｓ電位の切り替えとを行うことも可能であるし、４ブロック分の信号を読み出すごとに電荷掃き捨て動作とＶｒｅｓ電位の切り替えとを行うことも可能である。

また、図７に示すように、ｍブロックの第１光電変換部２の蓄積電荷掃き捨て動作の期間Ｔ５１と、ｍブロックの第２光電変換部３の蓄積電荷掃き捨て動作の期間Ｔ５２とは、別の期間であってもよい。ここで、各光電変換部の蓄積時間は、電荷掃き捨て動作を行ってから電荷読み出しを動作行うまでの時間となる。すなわち、期間Ｔ５１と期間Ｔ５２とが別の期間であることにより、第１光電変換部２の蓄積時間と第２光電変換部３の蓄積時間とを同一にすることが容易になる。

次に、本発明の撮像装置１００を適用した撮像システムの一例を図８に示す。

撮像システム９０は、図８に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。

シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。

撮影レンズ９２は、入射した光を屈折させて、撮像装置１００へ被写体の像を結像させる。

絞り９３は、光路上において撮影レンズ９２と撮像装置１００との間に設けられ、撮影レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。

撮像装置１００は、画素ユニット配列ＰＡに結像された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素ユニット配列ＰＡから読み出して出力する。

撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。

Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。

画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。

メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。

外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。

タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。

全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。

記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。

以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

本発明の実施形態に係る撮像装置の構成図。 駆動部による電子シャッタ動作を示す図。 駆動部による駆動シーケンスを示す図。 本発明の実施形態に係る撮像装置の駆動タイミングを示した図。 比較例に係る撮像装置の駆動タイミングを示した図。 図４と図５との駆動タイミングを比較するための模式図。 本発明の実施形態の変形例に係る撮像装置の駆動タイミングを示した図。 実施形態に係る撮像装置を適用した撮像システムの構成図。

符号の説明

１，２１ 画素ユニット
２ 第１光電変換部
３ 第２光電変換部
４ 第１転送部
５ 第２転送部
６ 設定部
７ 出力部
８ 電荷電圧変換部
９ 全面選択信号線
１０ 列信号線
１１ リセット駆動線
１２ 第１電荷転送駆動線
１３ 第２電荷転送駆動線
９０ 撮像システム
１００ 撮像装置

Claims (6)

1. 複数の画素ユニットが２次元配列された画素ユニット配列と、前記画素ユニット配列を駆動する駆動部とを備える撮像装置であって、
   各画素ユニットは、複数の光電変換部と、前記複数の光電変換部に共通の電荷電圧変換部と、前記複数の光電変換部で発生した電荷をそれぞれ前記電荷電圧変換部に転送する複数の転送部と、前記電荷電圧変換部に転送された電荷に基づく信号を信号線に出力する出力部と、前記電荷電圧変換部の電位を設定する設定部とを含み、前記設定部によって前記電荷電圧変換部に設定される電位に応じて各画素ユニットが選択状態又は非選択状態にされ、
   前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が、該選択された画素ユニットを非選択状態にする動作を介することなく、前記出力部によって連続して前記信号線に出力されるように、前記画素ユニット配列を駆動する
   ことを特徴とする撮像装置。
2. 前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が前記出力部によって連続して前記信号線に出力された後に、少なくとも該選択された画素ユニットを非選択状態にするように、前記画素ユニット配列を駆動する
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が前記出力部によって連続して前記信号線に出力された後に、前記複数の画素ユニットを非選択状態にするように、前記画素ユニット配列を駆動する
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が、前記設定部が前記電荷電圧変換部の電位をリセットする動作を介して、前記出力部によって連続して前記信号線に出力されるように、前記画素ユニット配列を駆動する
   ことを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
5. 前記駆動部は、選択された画素ユニット内の前記複数の光電変換部で発生した電荷に基づく信号が前記出力部によって連続して前記信号線に出力された後であって、該選択された画素ユニットを非選択状態にする前に、非選択状態の画素ユニット内の前記複数の光電変換部をリセットするように、前記画素ユニット配列を駆動する
   ことを特徴とする請求項１から４のいずれか１項に記載の撮像装置。
6. 請求項１から５のいずれか１項に記載の撮像装置と、
   前記撮像装置へ光を結像する光学系と、
   前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
   を備えたことを特徴とする撮像システム。

Images