JP2010136305A

JP2010136305A - 固体撮像装置

Info

Publication number: JP2010136305A
Application number: JP2008312726A
Authority: JP
Inventors: Yuichi Gomi; 祐一五味
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2008-12-08
Filing date: 2008-12-08
Publication date: 2010-06-17
Anticipated expiration: 2028-12-08
Also published as: JP5210833B2; US8384008B2; US20100140454A1

Abstract

【課題】光電変換素子がリセット状態となっている期間を短縮することができる固体撮像装置を提供する。
【解決手段】制御部305-1は、信号電荷に応じた画素信号を画素100bから垂直信号線114へ出力する制御を行毎に独立して行う。制御部304-1は、画素100b内の光電変換素子に蓄積された信号電荷をリセットする制御を行毎に独立して行う。これらの制御を行毎に独立して行うことによって、画素信号の出力を行毎に順次行い、画素信号の出力が終了した行から、光電変換素子のリセット状態を解除することが可能となるので、光電変換素子がリセット状態となっている期間を短縮することができる。
【選択図】図１

Description

本発明は、入射光を信号電荷に変換して蓄積する光電変換素子を備えた複数の画素が配置された固体撮像装置に関する。

従来、固体撮像素子として、増幅読み出し機能を有する画素を用いたMOS型固体撮像素子が知られている。図5は、MOS型固体撮像素子の画素構成を示している。図5において、単一の画素100aは、フォトダイオード101、転送トランジスタ102、電荷保持部（FD）103、FDリセットトランジスタ104、増幅トランジスタ105、および選択トランジスタ106を備えている。

フォトダイオード101 は、入射光を信号電荷に変換して蓄積する光電変換素子である。転送トランジスタ102 は、フォトダイオード101 に蓄積された信号電荷を電荷保持部103 に転送する。電荷保持部103は、フォトダイオード101から転送トランジスタ102によって転送された信号電荷を保持する。FDリセットトランジスタ104は、フォトダイオード101 および電荷保持部103 内の信号電荷をリセットする。増幅トランジスタ105 は、電荷保持部103 の電圧レベルを増幅し、画素信号として出力する。選択トランジスタ106 は、信号電荷を読み出す画素として画素100aが選択された場合に垂直信号線114 へ画素信号を出力する。ここで、フォトダイオード101 以外は遮光されている。

また、画素100a内には、垂直信号線114のほか、画素電源線110、FDリセット線111、転送線112、および選択線113が配置されている。画素電源線110 は、電源電圧VDDを印加するための信号線であり、増幅トランジスタ105 のドレイン側およびFDリセットトランジスタ104 のドレイン側に電気的に接続されている。FDリセット線111 は、1行分の電荷保持部103をリセットするためのFDリセットパルスφRMi（i=1〜m）を印加するための信号線であり、1行分のFDリセットトランジスタ104 のゲートに接続されている。

転送線112 は、1行分の画素の信号電荷をそれぞれの画素の電荷保持部103 に転送するための行転送パルスφTRi（i=1〜m）を印加するための信号線であり、1行分の画素の転送トランジスタ102 のゲートに電気的に接続されている。選択線113 は、画素信号を読み出す1行分の画素を選択するための行選択パルスφSEi（i=1〜m）を印加するための信号線であり、1行分の画素の選択トランジスタ106 のゲートに電気的に接続されている。このように４個のトランジスタを用いた画素構成により、光電変換機能、リセット機能、増幅読み出し機能、一時メモリ機能、および選択機能が実現される。

MOS型固体撮像装置は、このような構成の画素をm行×n列の行列状に配列した画素アレイを有している。そして、MOS型固体撮像装置では、図示しない垂直走査回路および水平走査回路を用いて、行単位で1行目からm行目まで順次各行を選択して画素信号を読み出すことにより全画素から画素信号を読み出すという通常のXYアドレス読み出し方式が用いられている。

このような通常のXYアドレス読み出し方式においては、信号電荷を電荷保持部103 に転送するタイミングが行毎に異なる。より具体的には、最初に信号電荷を読み出す第1行と、最後に信号電荷を読み出す第m行とでは、各行の読み出しのタイミングが最大で1フレーム分異なる。このため、高速に移動する物体を撮影したときに画像が歪むという問題が生じる。

このような通常のXYアドレス読み出し方式における上記の問題点を解決する手法として、グローバルシャッター読み出し方式がある。以下、図6を参照しながら、グローバルシャッター読み出し方式の動作を説明する。まず、図示しない垂直走査回路から全行のFDリセットパルスφRM1〜φRMmおよび行転送パルスφTR1〜φTRmが同時に出力され、全行分の画素のフォトダイオード101 がリセットされる。続いて、一定の信号蓄積期間（露光期間）が経過した後、垂直走査回路から全行の行転送パルスφTR1〜φTRmが同時に出力され、露光期間内に全行分の画素のフォトダイオード101 に蓄積された信号電荷が電荷保持部103 に同時に転送される。このような動作でグローバルシャッター動作が行われる。

また、図5に示した画素構成において、フォトダイオード101に強い光が入射すると、フォトダイオード101に蓄積できる最大電荷量以上の信号電荷が生成される。これによって、その信号電荷がフォトダイオード101から溢れ出し、転送トランジスタ102やチャネルストップ領域を通って電荷保持部103や隣接画素などへ流出してしまう、いわゆる「ブルーミング現象」が問題となる。フォトダイオード101で得た信号電荷を全画素同時に一旦電荷保持部103に転送させてグローバルシャッター動作を行う場合においても、同様に「ブルーミング現象」が生じる。

「ブルーミング現象」が生じると、白い帯状または白い円状のパターンが撮像画像に観察され、画質が劣化する。グローバルシャッター動作を行う場合には、信号電荷を電荷保持部103に転送した後にフォトダイオード101で生成された過剰電荷が自身の画素内の電荷保持部103にも溢れ出すために、電荷保持部103に転送された信号電荷に過剰電荷が加わり信号を破壊してしまうことになるので、その影響はより大きくなる。

グローバルシャッター動作を行う場合に発生するブルーミング現象を抑圧する方法として、以下の方法がある。具体的には、特許文献1，2では、図7に示す回路構成が開示されている。図7に示す画素100bでは、図5に示した画素100aに対して、フォトダイオード101を直接リセットするPDリセットトランジスタ107が追加されている。また、1行分のフォトダイオード101をリセットするためのPDリセットパルスφRPDi（i=1〜m）を印加するためのPDリセット線115が追加されている。このPDリセット線115は、1行分のPDリセットトランジスタ107のゲートに接続されている。特許文献1，2では、このような回路構成を用いて、露光期間以外はPDリセットトランジスタ107をオンさせることで、フォトダイオード101で発生した電荷を画素電源線110に排出することが開示されている。

以下、図8を参照しながら、この方式の動作を説明する。まず、図示しない垂直走査回路から出力される全行のPDリセットパルスφRPD1〜φRPDmが同時に“H”レベルから“L”レベルになり、全行分の画素のフォトダイオード101 のリセットが解除されて蓄積が開始される。続いて、一定の信号蓄積期間（露光期間）が経過した後、垂直走査回路から全行の行転送パルスφTR1〜φTRmが同時に出力され、露光期間内に全行分の画素のフォトダイオード101 に蓄積された信号電荷が電荷保持部103 に同時に転送される。

その後、選択パルスΦSEiが行毎に順次入力され、図示しない水平読出し回路を用いて、行毎に画素信号が読み出される。この画素信号が読み出される前に、全行のPDリセットパルスφRPD1〜φRPDmが同時に“L”レベルから“H”レベルになることで、全行分の画素のフォトダイオード101はリセット状態となり、フォトダイオード101で発生した電荷は画素電源線110に排出されるようになる。
特開２００４−１１１５９０号公報特開２００５−４２７１４号公報

しかしながら、従来技術においては、蓄積期間（露光期間）以外は、全画素のフォトダイオードがリセット状態となり、画素電源線に信号電荷が排出されるので、電源VDDで多大な電流を消費してしまうこととなる。

本発明は、上述した課題に鑑みてなされたものであって、光電変換素子がリセット状態となっている期間を短縮することができる固体撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、入射光を信号電荷に変換して蓄積する光電変換素子と、前記光電変換素子に蓄積された信号電荷をリセットする第１のリセット部と、前記光電変換素子から出力された信号電荷を保持する電荷保持部と、前記光電変換素子に蓄積された信号電荷を前記電荷保持部に転送する転送部と、前記信号保持部に保持された信号電荷をリセットする第２のリセット部と、前記電荷保持部に保持された信号電荷に応じた画素信号を垂直信号線へ出力する出力部と、を備えた画素を２次元の行列状に配列した画素部と、前記出力部を行毎に独立して制御する第１の制御部と、前記第１のリセット部を行毎に独立して制御する第２の制御部と、を有することを特徴とする固体撮像装置である。

また、本発明の固体撮像装置において、前記第１の制御部は、行毎に前記画素信号を前記垂直信号線へ順次出力するように行毎に前記出力部を制御し、前記第２の制御部は、前記画素信号の出力を行うときに前記光電変換素子をリセット状態とし、前記画素信号の出力が終了した後、前記光電変換素子のリセット状態を解除するように行毎に前記第１のリセット部を制御することを特徴とする。

本発明によれば、第１のリセット部および画素信号出力部を行毎に独立して制御することによって、画素信号の出力を行毎に順次行い、画素信号の出力が終了した行から、光電変換素子のリセット状態を解除することが可能となるので、光電変換素子がリセット状態となっている期間を短縮することができる。

以下、図面を参照し、本発明の実施形態を説明する。

（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、本実施形態による固体撮像装置の構成を示している。図1に示す固体撮像装置は、画素部200、垂直走査回路300、水平信号読み出し回路400、および電流源150を備えている。画素部200は、画素100bを3×3の行列状に配列した構造を有する。画素100bの構成は、図7に示した通りであるので、説明を省略する。

垂直走査回路300は行単位で画素部200の駆動制御を行う。この駆動制御を行うために、垂直走査回路300は、行数と同じ数の単位回路301-1，301-2，301-3から構成されている。また、各単位回路は、制御部302-i、制御部303-i、制御部304-i（第2の制御部）、制御部305-i（第1の制御部）（i=1〜3）から構成されている。

制御部302-i は、1行分の電荷保持部103をリセットするためのFDリセットパルスφRMi（i=1〜3）を行毎に独立して制御する。制御部303-i は、1行分の画素の信号電荷をそれぞれの画素の電荷保持部103 に転送するための行転送パルスφTRi（i=1〜3）を行毎に独立して制御する。制御部304-i は、1行分のフォトダイオード101をリセットするためのPDリセットパルスφRPDi（i=1〜3）を行毎に独立して制御する。制御部305-i は、画素信号を読み出す1行分の画素を選択するための行選択パルスφSEi（i=1〜3）を行毎に独立して制御する。行選択パルスφSEiにより選択された行の画素の画素信号は、列毎に設けられている垂直信号線114へ出力されるようになっている。

水平信号読み出し回路400は、垂直信号線114に出力された1行分の画素の画素信号を水平方向の並びの順で時系列に出力端子410から出力する。図1では、FDリセット線111、転送線112、選択線113、垂直信号線114、およびPDリセット線115は図示されているが、電源電圧VDDを供給する画素電源線は図示されていない。

次に、図1に示した固体撮像装置の動作について、図2を用いて説明する。まず、全行のPDリセットパルスφRPDiが“H”レベル、行転送パルスφTRiが“L”レベル、FDリセットパルスφRMiが“L”レベル、行選択パルスφSEiが“L”レベルとなり、PDリセットトランジスタ107がオンとなることで、全画素のフォトダイオード101がリセット状態となる。PDリセットパルスφRPDi、行転送パルスφTRi、FDリセットパルスφRMi、および行選択パルスφSEiは垂直走査回路300から出力される。

続いて、全行のPDリセットパルスφRPDiが“L”レベルとなり、PDリセットトランジスタ107がオフとなることで、フォトダイオード101は蓄積を開始する。所望の蓄積時間が経過すると、全行のFDリセットパルスφRMiが“H”レベルとなり、電荷保持部103がリセット状態となった後、全行の行転送パルスφTRiが“H”レベルとなることで、フォトダイオード101に蓄積された信号電荷が電荷保持部103に転送される。また、信号電荷の転送動作が終了した直後に、全行のPDリセットパルスφRPDiが“H”レベルとなり、全画素のフォトダイオード101がリセット状態となる。

続いて、1行目の行選択パルスφSE1が“H”レベルとなって、1行目の各画素から信号電荷に応じた光信号レベルが読み出された後、1行目のＦＤリセットパルスφRM1が“H”レベルとなって、1行目の各画素の電荷保持部103のリセットレベルが読み出され、水平信号読み出し回路400内で、光信号レベルとリセットレベル間の差分処理が行われる。この差分処理を行うことにより、光の入射により発生した信号電荷に応じた出力が得られる。その後、上述した差分処理により得られた画素信号が水平方向の並びの順で時系列に水平信号読み出し回路400の出力端子410から出力される。以上の動作で1行目の画素信号が出力されるが、この1行目の画素信号の読み出し動作の終了後、1行目のPDリセットパルスφRPD1が“L”レベルとなり、1行目のPDリセットトランジスタ107がオフとなる。

続いて、2行目、3行目についても1行目と同様な動作が行われ、全画素の画素信号の読み出し動作が終了する。2行目の画素信号の読み出し動作の終了後には、2行目のPDリセットトランジスタ107がオフとなり、3行目の画素信号の読み出し動作の終了後には、3行目のPDリセットトランジスタ107がオフとなる。

上記動作によれば、全行の信号蓄積の開始と終了のタイミングは同時であり、グローバルシャッター動作が実現できる。また、PDリセットパルスφRPDiの制御により、画素信号が読み出されるまでは、PDリセットトランジスタ107がオンとなっているので、ブルーミング現象による信号の破壊は生じない。さらに、行毎に画素信号が読み出された後は、行毎にPDリセットトランジスタ107が順次オフとなっていくので、フォトダイオード101がリセット状態となっている期間を従来よりも短縮することができる。その結果、PDリセットトランジスタ107を介して電源VDDで消費される電流を低減することができる。

本実施形態では、簡易的に画素が3行3列に配置されている場合を説明したが、これに限るものではなく、目的を逸脱しない範囲で変更が可能である。また、PDリセットトランジスタ107の読み出し動作が終了した後のオフ動作は、その行の画素信号を読み出した直後に行う必要はなく、数行の読み出し動作の後に行ってもよい。また、PDリセットトランジスタ107の読み出し動作が終了した後のオフ動作を1行ずつ行うのではなく、複数行ずつ行ってもよい。

（第2の実施形態）
次に、本発明の第2の実施形態を説明する。図3は、本実施形態による固体撮像装置の構成を示している。図3に示す固体撮像装置では、図1に示した固体撮像装置に対して、AD（Analog to Digital）コンバータ500およびフレームメモリ600が追加されている。他の構成については、図1と同じであるため、説明を省略する。

以下、図3に示した固体撮像装置の動作について、図4を用いて説明する。まず、全行のPDリセットパルスφRPDiが“H”レベル、行転送パルスφTRiが“L”レベル、FDリセットパルスφRMiが“L”レベル、行選択パルスφSEiが“L”レベルとなり、PDリセットトランジスタ107がオンとなることで、全画素のフォトダイオード101がリセット状態となる。PDリセットパルスφRPDi、行転送パルスφTRi、FDリセットパルスφRMi、および行選択パルスφSEiは垂直走査回路300から出力される。

続いて、1行目のFDリセットパルスφRM1が“H”レベルとなった後、行選択パルスφSE1が“H”レベルとなり、1行目の電荷保持部103のリセットレベルが水平信号読み出し回路400に出力される。このリセットレベルは、水平方向の並びの順で時系列に水平信号読み出し回路400の出力端子410から出力される。出力されたリセットレベルはADコンバータ500により AD変換され、フレームメモリ600に保持される。2行目以降についても、1行目と同様に電荷保持部103のリセットレベルが読み出され、全画素分の電荷保持部103のリセットレベルがフレームメモリ600に保持される。

続いて、全行のPDリセットパルスφRPDiが“L”レベルとなり、PDリセットトランジスタ107がオフとなることで、フォトダイオード101は蓄積を開始する。所望の蓄積時間が経過すると、全行の行転送パルスφTRiが“H”レベルとなることで、フォトダイオード101に蓄積された信号電荷が電荷保持部103に転送される。また、信号電荷の転送動作が終了した直後に、全行のPDリセットパルスφRPDiが“H”レベルとなり、全画素のフォトダイオード101がリセット状態となる。

続いて、電荷保持部103のリセットレベルの読み出しと同様に、1行目の行選択パルスφSE1が“H”レベルとなり、1行目の光信号レベルが水平信号読み出し回路400に出力される。この光信号レベルは、水平方向の並びの順で時系列に水平信号読み出し回路400の出力端子410から出力される。

水平信号読み出し回路400の出力端子410から出力された1行目の光信号レベルは、ADコンバータ500によりAD変換される。続いて、予めフレームメモリ600に保持されている1行目の電荷保持部103のリセットレベルと1行目の光信号レベルとの差分をとることで、入射光に応じた信号成分のみが取り出される。

続いて、2行目、3行目についても1行目と同様な動作が行われ、全画素の画素信号の読出し動作が終了する。2行目の画素信号の読み出し動作の終了後には、2行目のPDリセットトランジスタ107がオフとなり、3行目の画素信号の読み出し動作の終了後には、3行目のPDリセットトランジスタ107がオフとなる。

また、本実施形態によれば、以下の効果が得られる。第1の実施形態による固体撮像装置では、図2に示す露光期間内でFDリセットパルスφRMiが“H”レベルとなり、FDリセットトランジスタ104がオンとなることによりリセットノイズ（第1のリセットノイズとする）が発生する。この第1のリセットノイズはリセットレベルに印加される。また、各行の読み出し期間においても、FDリセットパルスφRMiが“H”レベルとなり、FDリセットトランジスタ104がオンとなることによりリセットノイズ（第2のリセットノイズとする）が発生する。この第2のリセットノイズは光信号レベルに印加される。光信号レベルとリセットレベル間の差分処理を行うことでリセットノイズを除去するようにしているが、第1のリセットノイズと第2のリセットノイズ間に相関がないため、リセットノイズを完全には除去できない。

一方、第2の実施形態による固体撮像装置では、図4に示すリセット信号順次読み出し期間でFDリセットパルスφRMiが“H”レベルとなり、FDリセットトランジスタ104がオンとなることにより発生したリセットノイズがリセットレベルと光信号レベルの両方に付加される。このため、光信号レベルとリセットレベル間の差分処理を行うことでリセットレベルが除去され、第1の実施形態に比べてより高SNの信号を得ることができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

本発明の第1の実施形態による固体撮像装置の構成を示すブロック図である。本発明の第1の実施形態による固体撮像装置の動作を示すタイミングチャートである。本発明の第2の実施形態による固体撮像装置の構成を示すブロック図である。本発明の第2の実施形態による固体撮像装置の動作を示すタイミングチャートである。従来のMOS型固体撮像素子の構成を示すブロック図である。従来のMOS型固体撮像装置の動作を示すタイミングチャートである。従来のMOS型固体撮像素子の構成を示すブロック図である。従来のMOS型固体撮像装置の動作を示すタイミングチャートである。

符号の説明

100a，100b・・・画素、101・・・フォトダイオード、102・・・転送トランジスタ（転送部）、103・・・電荷保持部、104・・・FDリセットトランジスタ（第１のリセット部）、105・・・増幅トランジスタ、106・・・選択トランジスタ（出力部）、107・・・PDリセットトランジスタ（第２のリセット部）、150・・・電流源、200・・・画素部、300・・・垂直走査回路、400・・・水平信号読み出し回路、500・・・ADコンバータ、600・・・フレームメモリ

Claims

入射光を信号電荷に変換して蓄積する光電変換素子と、
前記光電変換素子に蓄積された信号電荷をリセットする第１のリセット部と、
前記光電変換素子から出力された信号電荷を保持する電荷保持部と、
前記光電変換素子に蓄積された信号電荷を前記電荷保持部に転送する転送部と、
前記信号保持部に保持された信号電荷をリセットする第２のリセット部と、
前記電荷保持部に保持された信号電荷に応じた画素信号を垂直信号線へ出力する出力部と、
を備えた画素を２次元の行列状に配列した画素部と、
前記出力部を行毎に独立して制御する第１の制御部と、
前記第１のリセット部を行毎に独立して制御する第２の制御部と、
を有することを特徴とする固体撮像装置。
前記第１の制御部は、行毎に前記画素信号を前記垂直信号線へ順次出力するように行毎に前記出力部を制御し、
前記第２の制御部は、前記画素信号の出力を行うときに前記光電変換素子をリセット状態とし、前記画素信号の出力が終了した後、前記光電変換素子のリセット状態を解除するように行毎に前記第１のリセット部を制御する
ことを特徴とする請求項１に記載の固体撮像装置。