JP5954997B2 - 固体撮像装置及びその駆動方法 - Google Patents

Description

本発明は、固体撮像装置及びその駆動方法に関する。

アナログデジタル変換回路（ＡＤ変換回路）を搭載した固体撮像装置では、画素からのリセットレベルをＡＤ変換し、続いて画素からの光電変換後の信号レベルをＡＤ変換し、これら２つのデジタル値の差分を撮影画像の画素値とする。このように光電変換後の信号レベルからリセットレベルを減算しリセットレベルのばらつきを除去することで、良好な画像を得ることができる（例えば、特許文献１）。

特開２００５−３２３３３１号公報

ここで、製造ばらつきや温度ドリフトなどによって、画素のリセットレベルをＡＤ変換した結果であるデジタル値は変動する。さらには、画素からの信号を読み出す読み出し回路が有する比較器のオフセットや基準電位などによっても、画素のリセットレベルをＡＤ変換した結果であるデジタル値は変動する。確実に画素のリセットレベルをＡＤ変換するために、リセットレベルをＡＤ変換する際のダイナミックレンジは、リセットレベルの変動を見越して広めに設定しておく必要がある。例えば、特許文献１に記載の技術では、リセットレベルのＡＤ変換のダイナミックレンジを広げるために、ＡＤ変換時間を長くする必要がある。しかし、ＡＤ変換時間を長くすることは、画素信号読み出しの高速化の妨げになる。

本発明の目的は、ＡＤ変換時間を長くすることなく、画素のリセットレベルを確実にＡＤ変換できる固体撮像装置及びその駆動方法を提供することである。

本発明の固体撮像装置は、２次元状に配列された複数の画素と、電流源と、容量と、前記電流源と前記容量の接続を制御するスイッチとを有し、前記スイッチがオンに維持されることで一定の傾きで電位が変化する参照信号を生成する参照信号生成回路と、前記参照信号の変化に合わせてカウント動作を行うカウンタと、前記画素から出力された信号と前記参照信号とを比較する比較器を有し、前記比較器の出力及び前記カウンタのカウント値に基づき前記画素からの信号をアナログデジタル変換する読み出し回路とを備え、前記読み出し回路は、前記画素のリセットレベルをアナログデジタル変換する動作と、前記画素の信号レベルをアナログデジタル変換する動作とを行い、前記画素のリセットレベルをアナログデジタル変換して得られた変換値を取得し、取得した変換値に基づいて、前記参照信号生成回路の前記スイッチがオンに維持されている時間の長さを調整することにより、前記比較器のリセットを行う際の基準電位を調整する制御回路を備えることを特徴とする。

本発明によれば、画素のリセットレベルの変動にＡＤ変換のダイナミックレンジを追従させることが可能となり、ＡＤ変換時間を長くすることなく、確実にリセットレベルをＡＤ変換することができる。

本発明の第１の実施形態に係る固体撮像装置の構成例を示す図である。 本発明の実施形態に係る画素の構成例を示す図である。 本発明の実施形態に係る比較器の構成例を示す図である。 本発明の実施形態に係る参照信号生成回路の構成例を示す図である。 第１の実施形態に係る固体撮像装置の駆動タイミングを示す図である。 比較器にプラスのオフセットがついた場合の駆動波形を示す図である。 比較器にマイナスのオフセットがついた場合の駆動波形を示す図である。 第１の実施形態における基準電位検出に係る駆動タイミングを示す図である。 第１の実施形態に係る固体撮像装置の駆動タイミングを示す図である。 第１の実施形態に係る固体撮像装置の駆動タイミングを示す図である。 本発明の第２の実施形態に係る固体撮像装置の構成例を示す図である。 第２の実施形態に係る固体撮像装置の駆動タイミングを示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態に係る固体撮像装置の構成例を示す図である。第１の実施形態に係る固体撮像装置は、画素部１０、垂直走査回路１１、タイミング発生回路１２、読み出し回路１３、参照信号生成回路１４、クロック生成回路１５、水平走査回路１６、及び制御回路１７を有する。

画素部１０は、光電変換素子を含む複数の画素１０１を有し、それらが２次元状に（行方向及び列方向に）配列されている。画素１０１の各々は、例えば図２に示すように光電変換素子（フォトダイオード）１１１、及び複数のトランジスタ１１２、１１３、１１４、１１５を有する。光電変換素子１１１は、光電変換により電荷を生成する。トランジスタ１１２は、光電変換素子１１１に蓄積された電荷を読み出すための転送用のトランジスタであり、行制御線１０３の１つである転送線ＰＴＸを介して供給される信号により導通／非導通（オン／オフ）が制御される。トランジスタ１１３は、フローティングディフュージョン部ＦＤをリセットするためのリセット用のトランジスタであり、行制御線１０３の１つであるリセット線ＰＲＥＳを介して供給される信号により導通／非導通（オン／オフ）が制御される。

トランジスタ１１４は、フローティングディフュージョン部ＦＤにおける電荷を増幅して信号電圧に変換するソースフォロワ用のトランジスタである。トランジスタ１１５は、ソースフォロワの出力と垂直出力線１０４との接続を制御することによって２次元状に配列された画素を行選択する行選択用のトランジスタである。行選択用のトランジスタ１１５は、行制御線１０３の１つである行選択線ＰＳＥＬを介して供給される信号により導通／非導通（オン／オフ）が制御される。定電流源１０２は、ソースフォロワ用の定電流源である。

垂直走査回路１１は、画素行毎に配置された行制御線１０３に駆動パルス信号を供給する。行制御線１０３に駆動パルス信号が供給されると、対応する画素行に含まれる各画素１０１からアナログ信号が垂直出力線１０４に読み出される。本実施形態では画素部１０からのアナログ信号として、画素１０１のリセットレベル及び光電変換後の信号レベルが読み出される。タイミング発生回路１２は、固体撮像装置の各構成要素に制御信号を供給して固体撮像装置の動作を制御する。

読み出し回路１３は、画素部１０の画素１０１から出力された信号をアナログデジタル変換（ＡＤ変換）するための回路であり、増幅器１３１、比較器１３２、カウンタ１３３、及び記憶部１３４を有する。増幅器１３１、比較器１３２、カウンタ１３３、及び記憶部１３４は、画素部１０の各列に対応して配置されている。増幅器１３１は、垂直出力線１０４を介して画素１０１から入力されたアナログ信号を反転増幅して比較器１３２に出力する。

比較器１３２は、増幅器１３１の出力と参照信号生成回路１４からのランプ信号ｒａｍｐとの電位の大きさを比較し、比較結果に応じてハイレベル又はローレベルの信号を出力する。したがって、比較器１３２は、増幅器１３１の出力信号とランプ信号ｒａｍｐの電位の大小関係が反転するときに、ハイレベルからローレベル若しくはローレベルからハイレベルに出力を遷移させる。

図３は、比較器１３２の構成例を示す図である。比較器１３２は、ＮＭＯＳ型のトランジスタ２０１、２０２を有する差動トランジスタ対、及び差動トランジスタ対の出力負荷となるＰＭＯＳ型のトランジスタ２０３、２０４を有する電源側に配された負荷トランジスタ対を有する。比較部１３２は、差動トランジスタ対及び負荷トランジスタ対に一定の動作電流を供給する接地側に配されたＮＭＯＳ型の定電流源トランジスタ２０５を有する。また、比較部１３２は、動作点をリセットするためのスイッチトランジスタ２０６、２０７、及び信号結合用の容量２０８、２０９を有する。

トランジスタ２０１、２０２のソースが、定電流源トランジスタ２０５のドレインに共通に接続される。定電流源トランジスタ２０５のゲートには、バイアス電圧Ｖｂが供給される。また、トランジスタ２０１のゲートには容量２０８を介してランプ信号ｒａｍｐが供給され、トランジスタ２０２のゲートには容量２０９を介して増幅器１３１の出力が供給される。トランジスタ２０１のドレインがトランジスタ２０３のドレインに接続され、トランジスタ２０２のドレインがトランジスタ２０４のドレインに接続される。トランジスタ２０３、２０４のソースが電源に接続され、トランジスタ２０３、２０４のゲートがトランジスタ２０３のドレインに接続される。トランジスタ２０４のドレインが比較器１３２の出力ノードに接続される。

スイッチトランジスタ２０６は、トランジスタ２０１のゲートとドレインとの間に接続され、スイッチトランジスタ２０７は、トランジスタ２０２のゲートとドレインとの間に接続される。スイッチトランジスタ２０６、２０７のゲートには、比較器１３２をリセットするためのリセット信号ｃｍｐ＿ｒｓｔがタイミング発生回路１２から供給される。画素からの信号をＡＤ変換する前に、比較器１３２では、オフセットをキャンセルするためにリセット動作を行う。このリセット動作は、ランプ信号ｒａｍｐの電位を接地電位から少し上昇させた状態（電圧Ｖａｄｊ）で、リセット信号ｃｍｐ＿ｒｓｔがハイレベルとすることで行われる。このとき、トランジスタ２０１、２０２の各々においてゲートとドレインとを短絡させることで、入力オフセットが容量２０８、２０９に保持される。

カウンタ１３３は、クロック生成回路１５からのクロックｃｃｌｋを基にカウント動作を行うとともに、比較器１３２の出力が反転したタイミングでカウント動作を停止する。これにより、各列のカウンタ１３３のカウント値は、クロックｃｃｌｋの供給が開始されてから比較器１３２の出力が反転するまでの時間に比例した値、すなわち画素１０１からの信号に比例した値が保持される。なお、カウンタ１３３は、タイミング発生回路１２からリセットパルスｃｎｔ＿ｒｓｔが入力されると、カウント値を初期値にリセットする。

また、カウンタ１３３は、アップカウントとダウンカウントを切り替えることができるアップダウンカウンタである。本実施形態では、カウンタ１３３は、画素からのリセットレベルをＡＤ変換するときにはダウンカウントモードでカウントを行い、画素からの信号レベルをＡＤ変換するときにはアップカウントモードでカウントを行う。このようにすることで、画素からの信号レベルのＡＤ変換後には、信号レベルからリセットレベルを除去して得られる値がカウント値として保持されることとなる。

記憶部１３４は、タイミング発生回路１２から転送パルスｍｅｍ＿ｔｆｒが入力されると、カウンタ１３３に保持されているカウント値を取り込んで保持する。水平走査回路１６は、タイミング発生回路１２から走査パルスｈｓｔが入力されると、各記憶部１３４に取り込まれた値を順次走査して出力する。

参照信号生成回路１４は、タイミング発生回路１２からの信号ｒｍｐ＿ｅｎ、ｒｍｐ＿ｒｓｔに基づいて参照信号であるランプ信号ｒａｍｐを生成し比較器１３２へ供給する。図４に参照信号生成回路１４の構成例を示す。タイミング発生回路１２からリセット信号ｒｍｐ＿ｒｓｔが入力されると、スイッチ３０１が閉じて、出力ｒａｍｐは接地電位にリセットされる。また、タイミング発生回路１２からイネーブル信号ｒｍｐ＿ｅｎが入力されると、スイッチ３０２が閉じられて電流源３０３から一定電流が容量３０４に流し込まれ、出力ｒａｍｐとして一定の傾きで電位が上昇する出力波形が出力される。

クロック生成回路１５は、参照信号生成回路１４からのランプ信号ｒａｍｐの出力に同期して、クロックｃｃｌｋを生成してカウンタ１３３に供給する。例えば、クロック生成回路１５は、イネーブル信号ｒｍｐ＿ｅｎが参照信号生成回路１４に入力されている期間において、クロックｃｃｌｋを生成し出力する。なお、クロック生成回路１５が常にクロックｃｃｌｋを生成してカウンタ１３３に供給し、カウンタ１３３にカウント動作の実行を許可するイネーブル信号をランプ信号ｒａｍｐに合わせて出力するようにしてもよい。

制御回路１７は、水平走査回路１６から出力される画素１０１のリセットレベルをＡＤ変換した結果のデジタル値をモニタする。そして、制御回路１７は、取得した画素１０１のリセットレベルのＡＤ変換値に基づいて制御信号ａｄｊを出力し、比較器１３２のリセット動作を行う際に供給される基準電位としてのランプ信号ｒａｍｐの電位を調整する。

次に、図１に示した固体撮像装置の動作について説明する。図５は、第１の実施形態に係る固体撮像装置の駆動タイミングを示す図であり、画素行１行分の画素１０１からの画素信号読み出しを示している。

まず、行選択線ＰＳＥＬを介して供給される信号がハイレベルとなることで行選択用のトランジスタ１１５がオンになり、任意の行に配列された画素１０１が垂直出力線１０４に接続される。また、リセット線ＰＲＥＳを介して供給される信号がハイレベルとなり、リセット用のトランジスタ１１３によって、画素１０１のフローティングディフュージョン部ＦＤがリセットされる。これにより、リセット成分ΔＶに応じて増幅器１３１の出力電位が変化する。

続いて、タイミング発生回路１２が、期間Ｔａｄｊだけイネーブル信号ｒｍｐ＿ｅｎをハイレベルにすることによって、参照信号生成回路１４から出力されるランプ信号ｒａｍｐの電位が上昇し電位Ｖａｄｊになる。この状態で、タイミング発生回路１２からのリセット信号ｃｍｐ＿ｒｓｔがハイレベルとなることで、比較器１３２にてオフセットをキャンセルするためのリセット動作が行われる。その後、タイミング発生回路１２からのリセット信号ｒｍｐ＿ｒｓｔがハイレベルになってランプ信号ｒａｍｐが接地電位にリセットされるとともに、リセットパルスｃｎｔ＿ｒｓｔが入力されカウンタ１３３のカウント値が初期値にリセットされる。

次に、画素１０１のリセットレベルのＡＤ変換を行う。リセットレベルのＡＤ変換処理においては、リセット信号ｒｍｐ＿ｒｓｔがローレベルになるとともに、イネーブル信号ｒｍｐ＿ｅｎがハイレベルとなり、参照信号生成回路１４から出力されるランプ信号ｒａｍｐの電位が時間の経過に伴い上昇していく。また、カウンタ１３３がカウント動作を開始し、時間の経過に伴ってカウント値が減少していく。そして、増幅器１３１の出力電位とランプ信号ｒａｍｐの電位とが一致すると比較器１３２の出力が反転し、カウンタ１３３がカウント動作を停止する。その後、リセット信号ｒｍｐ＿ｒｓｔがハイレベルになるとともに、イネーブル信号ｒｍｐ＿ｅｎがローレベルとなり、リセットレベルのＡＤ変換処理を終了する。このようにして、カウンタ１３３にリセット成分ΔＶに対応するカウント値が保持される。

次に、転送線ＰＴＸを介して供給される信号がハイレベルとなり、光電変換素子１１１から入射光量に応じた電荷が転送用のトランジスタ１１２を介して読み出される。これにより、画素のリセット成分ΔＶに光電変換出力である信号成分Ｖｓｉｇが重畳されたレベルが垂直出力線１０４に読み出され、増幅器１３１で反転増幅され比較器１３２に供給される。

そして、次に画素１０１の信号レベルのＡＤ変換を行う。信号レベルのＡＤ変換処理においては、リセット信号ｒｍｐ＿ｒｓｔがローレベルになるとともに、イネーブル信号ｒｍｐ＿ｅｎがハイレベルとなり、参照信号生成回路１４から出力されるランプ信号ｒａｍｐの電位が時間の経過に伴い上昇していく。また、カウンタ１３３がカウント動作を開始し、カウント値が時間の経過に伴って増加していく。そして、増幅器１３１の出力電位とランプ信号ｒａｍｐの電位とが一致すると比較器１３２の出力が反転し、カウンタ１３３がカウント動作を停止する。その後、リセット信号ｒｍｐ＿ｒｓｔがハイレベルになるとともに、イネーブル信号ｒｍｐ＿ｅｎがローレベルとなり、信号レベルのＡＤ変換処理を終了する。

以上のようにして、画素の信号レベルからリセットレベルを除去して得られる値がカウンタ１３３にカウント値として保持される。その後、タイミング発生回路１２からの転送パルスｍｅｍ＿ｔｆｒが記憶部１３４に入力されることで、カウンタ１３３に保持されているカウント値が記憶部１３４に取り込まれる。さらに、タイミング発生回路１２からの走査パルスｈｓｔが水平走査回路１６に入力されることで、各記憶部１３４に取り込まれた値が順次読み出され出力される。

ここで、ランプ信号ｒａｍｐの電位をリセットレベルのＡＤ変換時にランプ信号ｒａｍｐをスイープする電圧範囲の中央になるように設定して比較器１３２のリセットを行うと、理想的には画素１０１のリセットレベルのＡＤ変換値は出力レンジの中央値になる。つまり、画素１０１のリセットレベルのＡＤ変換時において、比較器１３２は、入力されるランプ信号の電位ｒａｍｐが比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊと同じ電位になると反転する。

しかし、比較器１３２のオフセットキャンセルが完璧に行われるとは限らず、チャージインジェクションやクロックフィードスルーなどによって入力オフセットが残る場合がある。例えば、プラス側にオフセットが付いた場合には、図６に示すようになり、オフセットの分だけ比較器１３２の出力が反転するまでの時間が長くなり、リセットレベルのＡＤ変換レンジの上側のマージンが少なくなる。また、例えば、マイナス側にオフセットが付いた場合には、図７に示すようになり、オフセットの分だけ比較器１３２の出力が反転するまでの時間が短くなるので、リセットレベルのＡＤ変換レンジの下側のマージンが少なくなる。このオフセットは、例えば製造ばらつきによるＭＯＳトランジスタの閾値ずれや、容量値ずれ、また温度ドリフトなどにより変動する。

そこで、本実施形態では、図８に示すような駆動を行うことにより、比較器１３２のリセット動作時に供給する基準電位としてのランプ信号ｒａｍｐの電位Ｖａｄｊを、画素１０１のリセットレベルの変動に追従させて調整し適切な電位Ｖａｄｊを設定する。つまり、画素１０１の信号レベルのＡＤ変換を実行せずに、リセットレベルのＡＤ変換結果をそのままカウンタ１３３に保持し、記憶部１３４及び水平走査回路１６を介して出力することで、リセットレベルのＡＤ変換値を出力する。これにより、比較器１３２におけるオフセットを含む画素１０１のリセットレベルの変動量を取得することができ、比較器１３２のリセット動作時におけるランプ信号ｒａｍｐの電位Ｖａｄｊにフィードバック制御をかけることが可能となる。

例えば、比較器１３２においてオフセットがキャンセルされずプラス側にオフセットが付いている場合の制御例を、図９を参照して説明する。プラス側にオフセットが付いている場合、比較器１３２のリセット動作時におけるランプ信号ｒａｍｐの電位Ｖａｄｊを調整しなければ、図６に示したようにオフセットの分だけ比較器１３２の出力が反転するまでの時間が長くなる。すなわち、画素１０１のリセットレベルのＡＤ変換値は所望の値よりも小さくなる。

制御回路１７は、水平走査回路１６より出力される画素１０１のリセットレベルのＡＤ変換値を所定のタイミングで取得する。そして、制御回路１７は、取得したＡＤ変換値が所定のしきい値より小さければ、期間Ｔａｄｊを短くして比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊを低くするよう制御信号ａｄｊを出力する。例えば、所定のしきい値は、出力レンジの中央値である。このようにして比較器１３２の基準電位を調整することで、画素１０１のリセットレベルのＡＤ変換時に比較器１３２の出力が反転するタイミングを前倒しすることができる。したがって、プラスのオフセットが付いたことによって比較器１３２の出力が反転するタイミングが遅れる分を打ち消すことができ、画素１０１のリセットレベルのＡＤ変換値を出力レンジの中央付近に設定することが可能となる。

次に、例えば、比較器１３２においてオフセットがキャンセルされずマイナス側にオフセットが付いている場合の制御例を、図１０を参照して説明する。マイナス側にオフセットが付いている場合、比較器１３２のリセット動作時におけるランプ信号ｒａｍｐの電位Ｖａｄｊを調整しなければ、図７に示したようにオフセットの分だけ比較器１３２の出力が反転するまでの時間が短くなる。すなわち、画素１０１のリセットレベルのＡＤ変換値は所望の値より大きくなる。

制御回路１７は、水平走査回路１６より出力される画素１０１のリセットレベルのＡＤ変換値を所定のタイミングで取得する。そして、制御回路１７は、取得したＡＤ変換値が所定のしきい値より大きければ、期間Ｔａｄｊを長くして比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊを高くするよう制御信号ａｄｊを出力する。例えば、所定のしきい値は、出力レンジの中央値である。このようにして比較器１３２の基準電位を調整することで、画素１０１のリセットレベルのＡＤ変換時に比較器１３２の出力が反転するタイミングを後ろ倒しにすることができる。したがって、マイナスのオフセットが付いたことによって比較器１３２の出力が反転するタイミングが早まる分を打ち消すことができ、画素１０１のリセットレベルのＡＤ変換値を出力レンジの中央付近に設定することが可能となる。

本実施形態によれば、画素１０１のリセットレベルのＡＤ変換値を取得し、そのＡＤ変換値に応じて比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊを制御する。これにより、画素１０１のリセットレベルの変動にＡＤ変換のダイナミックレンジを追従させることが可能となり、ＡＤ変換時間を長くすることなく、画像信号読み出しの速度の低下を抑制しつつ、確実にリセットレベルをＡＤ変換することができる。

なお、図８に示したような駆動、すなわち画素１０１のリセットレベルのＡＤ変換値の取得動作を、どのタイミングで行うかは、適宜必要に応じて変更が可能である。例えば、図８に示したような駆動を画素部１０における画素１０の１行に１回行うようにしてもよい。あるいは、毎回撮像するたびに、先頭の１行については図８に示したような駆動を行って次行以降にフィードバックしてもよい。また、あるいは、何フレームか撮影する毎に、図８に示したような駆動を行うフレームを挿入し、次フレーム以降にフィードバックしてもよい。また、あるいは、ユーザーが撮像ボタンを押すたびに図８に示したような駆動を行うようにしてもよい。

以上説明したような技術を用いて、画素１０１のリセットレベルのＡＤ変換値が常にＡＤ変換レンジの中央付近になるように、電位Ｖａｄｊに関しリアルタイムでフィードバック制御を行う。これによって、製造ばらつき、温度ドリフト、経時変化などによる画素のリセットレベルの変動を打ち消すことが可能となる。そうすれば、無駄にリセットレベルのＡＤ変換に係るダイナミックレンジを広く確保する必要がなくなり、画素信号読み出し時間が増大するのを抑制することが可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図１１は、第２の実施形態に係る固体撮像装置の構成例を示す図である。この図１１において、図１に示した構成要素と同様の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

第２の実施形態に係る固体撮像装置は、画素部１０、垂直走査回路１１、タイミング発生回路１２、読み出し回路１３、参照信号生成回路１４、水平走査回路１６、制御回路１７、及びカウンタ１８を有する。カウンタ１８は、各画素列において共通して用いられるカウンタである。カウンタ１８は、参照信号生成回路１４からのランプ信号ｒａｍｐの変化に合わせてカウント動作を行い、カウント値をカウント信号により各画素列に対して分配する。

また、第２の実施形態における読み出し回路１３は、増幅器１３１、比較器１３２、及びラッチ部１３５を有する。ラッチ部１３５は、第１のラッチ回路１３５ａ及び第２のラッチ回路１３５ｂを有し、比較器１３２の出力が反転した時点のカウント値を取り込んで保持する。これにより、比較器１３２の出力が反転するまでの時間に比例した値、すなわち画素１０１からの信号に比例した値がラッチ部１３５に保持される。第１のラッチ回路１３５ａは画素１０１のリセットレベルを保持し、第２のラッチ回路１３５ｂは画素１０１の信号レベルを保持する。第１のラッチ回路１３５ａに保持されている値及び第２のラッチ回路１３５ｂに保持されている値を、水平走査回路１６により順次読み出して転送し、外部でその差分を計算することにより、リセットレベルを除去した純粋な信号レベルのみを知ることができる。

図１２は、第２の実施形態に係る固体撮像装置の駆動タイミングを示す図であり、画素行１行分の画素１０１からの画素信号読み出しを示している。画素１０１のリセットレベルのＡＤ変換処理及び信号レベルのＡＤ変換処理のそれぞれにおいて、カウンタ１８は初期値からカウント動作を開始する。また、画素１０１のリセットレベルのＡＤ変換処理では、増幅器１３１の出力電位とランプ信号ｒａｍｐの電位とが一致し比較器１３２の出力が反転するとラッチパルスｌａｔ１が出力され、そのときのカウント値が第１のラッチ回路１３５ａに保持される。また、画素１０１の信号レベルのＡＤ変換処理では、増幅器１３１の出力電位とランプ信号ｒａｍｐの電位とが一致し比較器１３２の出力が反転するとラッチパルスｌａｔ２が出力され、そのときのカウント値が第２のラッチ回路１３５ｂに保持される。その他は、第１の実施形態と同様である。

第２の実施形態では、画素１０１のリセットレベルのＡＤ変換値及び信号レベルのＡＤ変換値のそれぞれが常に外部に出力されているので、制御回路１７は、現時点でのリセットレベルのＡＤ変換値をいつでも知ることができる。したがって、制御回路１７は、任意のタイミングで、比較器１３２のリセット動作時に供給する基準電位としてのランプ信号ｒａｍｐの電位Ｖａｄｊを適切に制御することが可能である。

なお、制御回路１７による電位Ｖａｄｊの制御は第１の実施形態と同様であるが、カウンタ１８がアップカウンタであるために取得したＡＤ変換値と所定のしきい値との大小関係の判定結果を逆に適用することが異なる。つまり、制御回路１７は、取得したＡＤ変換値が所定のしきい値より大きければ、期間Ｔａｄｊを短くして比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊを低くするよう制御信号ａｄｊを出力する。また、制御回路１７は、取得したＡＤ変換値が所定のしきい値より小さければ、期間Ｔａｄｊを長くして比較器１３２のリセット時のランプ信号ｒａｍｐの電位Ｖａｄｊを高くするよう制御信号ａｄｊを出力する。

第２の実施形態によれば、撮像中のどの時点においても、現時点の画素１０１のリセットレベルのＡＤ変換値を基にフィードバック制御をかけて、画素のリセットレベルのＡＤ変換における比較器１３２の出力の反転点の位置を調整することが可能となる。これにより、画素１０１のリセットレベルの変動にＡＤ変換のダイナミックレンジを追従させることが可能となり、ＡＤ変換時間を長くすることなく、画像信号読み出しの速度の低下を抑制しつつ、確実にリセットレベルをＡＤ変換することができる。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０ 画素部、１０１ 画素、１３ 読み出し回路、１３１ 増幅器、１３２ 比較器、１３３ カウンタ、１３４ 記憶部、１４ 参照信号生成回路、１７ 制御回路、１８ カウンタ

Claims (8)

1. ２次元状に配列された複数の画素と、
   電流源と、容量と、前記電流源と前記容量の接続を制御するスイッチとを有し、前記スイッチがオンに維持されることで一定の傾きで電位が変化する参照信号を生成する参照信号生成回路と、
   前記参照信号の変化に合わせてカウント動作を行うカウンタと、
   前記画素から出力された信号と前記参照信号とを比較する比較器を有し、前記比較器の出力及び前記カウンタのカウント値に基づき前記画素からの信号をアナログデジタル変換する読み出し回路とを備え、
   前記読み出し回路は、前記画素のリセットレベルをアナログデジタル変換する動作と、前記画素の信号レベルをアナログデジタル変換する動作とを行い、
   前記画素のリセットレベルをアナログデジタル変換して得られた変換値を取得し、取得した変換値に基づいて、前記参照信号生成回路の前記スイッチがオンに維持されている時間の長さを調整することにより、前記比較器のリセットを行う際の基準電位を調整する制御回路を備えることを特徴とする固体撮像装置。
2. 前記制御回路は、取得した前記変換値としきい値とを比較し、比較結果に応じて前記比較器のリセットを行う際の基準電位を変化させることを特徴とする請求項１記載の固体撮像装置。
3. 前記しきい値は、前記画素のリセットレベルをアナログデジタル変換したときの出力レンジの中央値であることを特徴とする請求項２記載の固体撮像装置。
4. 前記制御回路による前記変換値の取得は、２次元状に配列された前記画素の１行に１回行うことを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
5. 前記制御回路による前記変換値の取得は、１つの画像を撮像するごとに１回行うことを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
6. 前記制御回路による前記変換値の取得を行うための画素の行が少なくとも１行あることを特徴とする請求項１〜３の何れか１項に記載の固体撮像装置。
7. 前記画素の列ごとに１つの前記読み出し回路が設けられていることを特徴とする請求項１〜６の何れか１項に記載の固体撮像装置。
8. ２次元状に配列された複数の画素と、
   電流源と、容量と、前記電流源と前記容量の接続を制御するスイッチとを有し、前記スイッチがオンに維持されることで一定の傾きで電位が変化する参照信号を生成する参照信号生成回路と、
   前記参照信号の変化に合わせてカウント動作を行うカウンタと、
   前記画素から出力された信号と前記参照信号とを比較する比較器を有し、前記比較器の出力及び前記カウンタのカウント値に基づき前記画素からの信号をアナログデジタル変換する読み出し回路とを備える固体撮像装置の駆動方法であって、
   前記画素のリセットレベルを前記読み出し回路がアナログデジタル変換する工程と、
   前記画素の信号レベルを前記読み出し回路がアナログデジタル変換する工程と、
   前記画素のリセットレベルをアナログデジタル変換して得られた変換値を取得し、取得した変換値に基づいて、前記参照信号生成回路の前記スイッチがオンに維持されている時間の長さを調整することにより、前記比較器のリセットを行う際の基準電位を調整する工程とを有することを特徴とする固体撮像装置の駆動方法。

Images