KR20220033255A - 아날로그-디지털 변환 회로 및 이미지 센서 - Google Patents
아날로그-디지털 변환 회로 및 이미지 센서 Download PDFInfo
- Publication number
- KR20220033255A KR20220033255A KR1020200115427A KR20200115427A KR20220033255A KR 20220033255 A KR20220033255 A KR 20220033255A KR 1020200115427 A KR1020200115427 A KR 1020200115427A KR 20200115427 A KR20200115427 A KR 20200115427A KR 20220033255 A KR20220033255 A KR 20220033255A
- Authority
- KR
- South Korea
- Prior art keywords
- operational amplifier
- input terminal
- current
- voltage
- leakage current
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 16
- 230000000875 corresponding effect Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- 101150071403 INP1 gene Proteins 0.000 description 6
- 101100396986 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INN1 gene Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
Images
Classifications
-
- H04N5/37455—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/3741—
-
- H04N5/378—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/462—Indexing scheme relating to amplifiers the current being sensed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45051—Two or more differential amplifiers cascade coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
아날로그-디지털 변환 회로는, 램프 전압과 변환 대상 전압을 비교해 그 결과를 출력하는 제1연산 증폭기; 제1입력 단자로 전달되는 상기 제1연산 증폭기의 증폭 결과와 제2입력 단자로 전달되는 기준 전압을 비교해 그 결과를 출력하는 제2연산 증폭기; 상기 제1입력 단자로의 누설 전류를 측정하는 누설 전류 측정기; 및 상기 누설전류 측정기에 의해 측정된 누설 전류와 동일한 양의 전류를 상기 제2입력 단자로 흘리는 전류 누설기를 포함할 수 있다.
Description
본 특허 문헌은 이미지 센서에 관한 것이다.
씨모스 이미지 센서(CIS)는 속도(Speed)와 파워(Power)가 트레이드-오프(Trade-off) 관계를 가진다. 따라서 현재 씨모스 이미지 센서에서는 속도와 파워가 최적의 트레이드-오프 형태를 가지는 컬럼-패러럴(Column-parallel) 구조를 주로 사용하고 있으며, 이로 인하여 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 좁은 픽셀 폭에 집적해야 하는 어려움이 있으므로, 간단한 형태의 싱글-슬롭(Single-Slope) 아날로그-디지털 변환 장치(ADC)를 주로 사용하고 있다.
델타 리셋 샘플링(DRS: Delta Reset Sampling) 동작은 상호상관 이중 샘플링(CDS : Correlated Double Sampling)동작의 일 예로, 픽셀 신호를 리드아웃(readout)한 후에 픽셀의 리셋 값을 리드아웃해 두 성분을 빼줌으로서 픽셀 신호에서 리셋 노이즈를 제거하는 방식이다.
본 발명의 실시예들은, 높은 정확도로 픽셀 신호를 디지털 이미지로 변환하는 이미지 센서를 제공할 수 있다.
본 발명의 일실시예에 따른 아날로그-디지털 변환 회로는, 램프 전압과 변환 대상 전압을 비교해 그 결과를 출력하는 제1연산 증폭기; 제1입력 단자로 전달되는 상기 제1연산 증폭기의 증폭 결과와 제2입력 단자로 전달되는 기준 전압을 비교해 그 결과를 출력하는 제2연산 증폭기; 상기 제1입력 단자로의 누설 전류를 측정하는 누설 전류 측정기; 및 상기 누설전류 측정기에 의해 측정된 누설 전류와 동일한 양의 전류를 상기 제2입력 단자로 흘리는 전류 누설기를 포함할 수 있다.
본 발명의 일실시예에 따른 이미지 센서는, 픽셀; 램프 전압과 상기 픽셀의 출력 전압을 비교해 그 결과를 출력하는 제1연산 증폭기; 제1입력 단자로 전달되는 상기 제1연산 증폭기의 증폭 결과와 제2입력 단자로 전달되는 기준 전압을 비교해 그 결과를 출력하는 제2연산 증폭기; 상기 제1입력 단자로의 누설 전류를 측정하는 누설 전류 측정기; 상기 누설전류 측정기에 의해 측정된 누설 전류와 동일한 양의 전류를 상기 제2입력 단자로 흘리는 전류 누설기; 및 상기 제2연산 증폭기의 출력을 이용해 이미지 데이터를 생성하기 위한 디지털 코드 생성 회로를 포함할 수 있다.
본 발명의 실시예들에 따르면, 이미지 센서가 더 훌륭한 품질의 디지털 이미지를 생성할 수 있다.
도 1은 본 발명의 일실시예에 따른 이미지 센서(100)의 구성도.
도 2는 도 1의 픽셀(100)의 일실시예 구성도.
도 3은 도 1의 이미지 센서(100)의 램프 전압(RAMP)와 픽셀의 출력 전압(PIXEL)을 도시한 도면.
도 4는 도 1의 제1연산 증폭기(120)와 제2연산 증폭기(130)의 일실시예 구성도.
도 5는 도 3과 같이 램프 전압(RAMP)이 움직이는 경우에, 제1연산 증폭기의 출력 단자(VOUT1)와 제2연산 증폭기의 입력 단자(INN2)가 어떻게 움직이는지를 나타낸 도면.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서(600)의 구성도.
도 7은 도 6의 누설 전류 측정기(650)와 전류 누설기(660)의 일실시예 구성도.
도 2는 도 1의 픽셀(100)의 일실시예 구성도.
도 3은 도 1의 이미지 센서(100)의 램프 전압(RAMP)와 픽셀의 출력 전압(PIXEL)을 도시한 도면.
도 4는 도 1의 제1연산 증폭기(120)와 제2연산 증폭기(130)의 일실시예 구성도.
도 5는 도 3과 같이 램프 전압(RAMP)이 움직이는 경우에, 제1연산 증폭기의 출력 단자(VOUT1)와 제2연산 증폭기의 입력 단자(INN2)가 어떻게 움직이는지를 나타낸 도면.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서(600)의 구성도.
도 7은 도 6의 누설 전류 측정기(650)와 전류 누설기(660)의 일실시예 구성도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 이미지 센서(100)의 구성도이다.
도 1을 참조하면, 이미지 센서(100)는 픽셀(110), 제1연산 증폭기(120), 제2연산 증폭기(130), 디지털 코드 생성 회로(140), 스위치들(121, 122, 131, 132) 및 캐패시터들(123, 124, 133, 134)을 포함할 수 있다.
픽셀(110)은 감지된 빛을 이용해 픽셀 신호(PIXEL)를 출력할 수 있다. 픽셀(110)은 다수의 로우와 컬럼을 포함하는 어레이 형태로 다수개 구비될 수 있는데, 여기서는 간단한 설명을 위해 1개의 픽셀(110)만을 도시했다.
제1연산 증폭기(120)는 캐패시터들(123, 124)을 통해 픽셀 신호(PIXEL)와 램프 전압(RAMP)을 입력받을 수 있다. 제1연산 증폭기(120)는 캐패시터(123)를 통해 입력 단자(INN1)로 입력된 픽셀 신호(PIXEL)와 캐패시터(124)를 통해 입력 단자(INP1)로 입력된 램프 전압(RAMP)의 레벨을 비교해 그 결과를 출력 단자(VOUT1)로 출력할 수 있다. 입력 단자(INN1)는 부(-)입력 단자이고, 입력 단자(INP1)는 정(+)입력 단자이고, 출력 단자(OUT1)는 정(+)출력 단자이고, 출력 단자(VOUT1_COM)는 부(-)출력 단자일 수 있다.
제2연산 증폭기(130)는 캐패시터(133)를 통해 제1연산 층폭기(120)의 출력(VOUT1)을 입력 단자(INN2)로 입력 받고, 캐패시터(134)를 통해 기준 전압을 제2입력 단자(INP2)로 입력 받을 수 있다. 여기서는 기준 전압으로 전원 전압(VDDA)이 사용되었다. 제2연산 증폭기(130)는 입력 단자(INN2)와 입력 단자(INP2)의 전압 레벨을 비교해 그 결과를 출력 단자(VOUT2)로 출력할 수 있다. 입력 단자(INN2)는 부(-)입력 단자이고, 입력 단자(INP2)는 정(+)입력 단자이고, 출력 단자(VOUT2)는 정(+)출력 단자이고, 출력 단자(VOUT2_COM)는 부(-)출력 단자일 수 있다.
스위치들(121, 122, 131, 132)은 연산 증폭기들(120, 130)의 오토 제로잉(auto zeriong) 동작을 위한 것일 수 있다. 오토 제로잉 동작시에 스위치들(121, 122, 131, 132)이 턴온될 수 있다. 스위치(121)는 제1연산 증폭기(120)의 입력 단자(INN1)와 출력 단자(VOUT1)를 전기적으로 연결하고, 스위치(122)는 제1연산 증폭기(120)의 입력 단자(INP1)와 출력 단자(VOUT1_COM)를 전기적으로 연결할 수 있다. 스위치(131)는 제2연산 증폭기(130)의 입력 단자(INN2)와 출력 단자(VOUT2)를 전기적으로 연결하고, 스위치(132)는 제2연산 증폭기(130)의 입력 단자(INP2)와 출력 단자(VOUT2_COM)를 전기적으로 연결할 수 있다. 스위치들(121, 122) 각각은 PMOS 트랜지스터를 포함하고, 스위치들(131, 132) 각각은 NMOS 트랜지스터를 포함할 수 있다. 여기서는 스위치들(121, 122, 131, 132) 각각이 1개의 트랜지스터로 구성된 것을 예시했는데, 스위치들(121, 122, 131, 132) 각각이 2개 이상의 트랜지스터들로 구성될 수도 있다. 신호(S1)는 오토 제로잉 동작시에 로우 레벨로 활성화되어 스위치들(121, 122)을 턴온시킬 수 있으며, 신호(S2)는 오토 제로잉 동작시에 하이 레벨로 활성화되어 스위치들(131, 132)을 턴온시킬 수 있다.
디지털 코드 생성 회로(140)는 제2연산 증폭기(130)의 출력 단자(VOUT2)의 신호를 이용해 이미지 데이터(IMG)를 생성할 수 있다. 픽셀(100)로부터는 감지된 빛에 대응하는 픽셀 신호가 먼저 출력되고, 이후에 리셋 신호가 출력된다. 그리고 제2연산 증폭기(130)에 의해서는 픽셀 신호와 램프 전압이 비교된 결과가 먼저 출력되고, 이후에 리셋 신호와 램프 전압이 비교된 결과가 이후에 출력된다. 디지털 코드 생성 회로(140)는 제2연산 증폭기(130)의 출력을 이용해 픽셀 신호에서 리셋 신호를 뺀 값에 대응하는 디지털 정보인 이미지 데이터(IMG)를 생성할 수 있다.
도 2는 도 1의 픽셀(100)의 일실시예 구성도이다.
도 2를 참조하면, 픽셀(100)은 광 감지기(201), 캐패시터(203), 리셋 트랜지스터(205), 전달 트랜지스터(207), 구동 트랜지스터(209) 및 선택 트랜지스터(211)를 포함할 수 있다.
광 감지기(201)는 광전 변환 기능을 수행할 수 있다. 광 감지기는 접지 전압단과 노드(A) 사이에 연결될 수 있다. 광 감지기(201)는 외부로부터 광(light)을 수신하고, 수신된 광에 기초해 광 전하(photo charge)를 생성할 수 있다. 광 감지기(201)는 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode) 및 이들의 조합 중 적어도 어느 하나를 이용하여 구현될 수 있다.
리셋 트랜지스터(205)는 리셋 신호(RX)에 응답해 노드(A)로 전원 전압(VDDA)을 전달할 수 있다. 리셋 동작시에는 리셋 신호(RX)와 전달 신호(TX)가 모두 활성화되므로 리셋 트랜지스터(205)와 전달 트랜지스터(207)가 모두 턴온될 수 있다. 그러므로, 리셋 동작에 의해 플로팅 디퓨전 노드(FD)에 저장된 광 전하가 리셋될 수 있다.
전달 트랜지스터(207)는 전달 신호(TX)에 응답해 광 감지기(201)가 연결된 노드(A)와 플로팅 디퓨전 노드(FD)를 전기적으로 연결할 수 있다.
플로팅 디퓨전 노드(FD)는 광 감지기(201)가 감지한 빛에 대응하는 전하 또는 초기화 전압에 대응하는 전하가 축적되는 노드일 수 있다. 플로팅 디퓨전 노드(FD)에는 캐패시터(203)가 연결될 수 있다.
구동 트랜지스터(209)는 게이트가 플로팅 디퓨전 노드(FD)에 연결되고 드레인과 소스가 전원 전압단(VDDA)과 선택 트랜지스터(211) 사이에 연결될 수 있다. 구동 트랜지스터(209)는 플로팅 디퓨전 노드(FD)의 전압을 증폭하는 역할을 수행할 수 있다.
선택 트랜지스터(211)는 선택 신호(SX)에 응답해 구동 트랜지스터(209)에 의해 증폭된 전압을 픽셀 신호(PIXEL)로 출력할 수 있다.
도 3은 도 1의 이미지 센서(100)의 램프 전압(RAMP)와 픽셀의 출력 전압(PIXEL)을 도시한 도면이다.
도 3을 참조하면, 'GR'은 글로벌 리셋(global reset) 구간을 나타낸다. 이 구간 동안에는, 리셋 신호(RX)와 전달 신호(TX)가 모두 하이 레벨로 활성화되어 리셋 트랜지스터(205)와 전달 트랜지스터(207)가 모두 턴온될 수 있다. 이에 의해 픽셀(110)의 플로팅 디퓨전 노드(FD)가 리셋될 수 있다.
'GE'는 글로벌 익스포져(global exposure) 구간을 나타낸다. 이 구간 동안에는, 리셋 신호(RX)는 로우 레벨로 비활성화되어 리셋 트랜지스터(205)가 오프되고 전달 신호(TX)가 하이 레벨로 활성화되어 전달 트랜지스터(207)가 턴온될 수 있다. 따라서 광 감지기(201)에서 감지된 광에 의한 광전하가 플로팅 디퓨전 노드(FD)로 전달될 수 있다.
글로벌 익스포져 구간(GE) 이후 그리고 시그널 리드아웃 구간(SR) 구간 이전에 제1연산 증폭기(120)와 제2연산 증폭기(130)의 오토 제로잉(auto zeroing) 동작이 수행될 수 있다. 오토 제로잉 동작시에는 스위치들(121, 122, 131, 132)이 모두 턴온될 수 있다.
'SR'은 시그널 리드아웃(signal readout) 구간을 나타낸다. 이 구간 동안에는 리셋 신호(RX)와 전달 신호(TX)가 로우 레벨로 비활성화되어 리셋 트랜지스터(205)와 전달 트랜지스터(207)가 오프되고, 선택 신호(SX)가 활성화되어 선택 트랜지스터(211)가 턴온될 수 있다. 따라서 플로팅 디퓨전 노드(FD)에 저장된 광전하에 대응하는 전압이 픽셀(100)로부터 출력될 수 있다. 즉, 여기서의 픽셀(100)의 출력 전압(PIXEL)은 픽셀 시그널에 대응하는 전압일 수 있다. 시그널 리드아웃 구간(SR)에서 램프 전압(RAMP)이 하강하기 시작하는 시점부터 램프 전압(RAMP)이 픽셀의 출력 전압(PIXEL)과 만나는 시점까지, 즉 제2연산 증폭기(VOUT2)의 출력 단자의 전압 레벨이 반전되는 시점까지, 디지털 코드 생성 회로(140)는 클럭을 카운팅해 픽셀 시그널에 대응하는 디지털 코드를 생성할 수 있다.
'RR'은 리셋 리드아웃(reset readout) 구간을 나타낸다. 이 구간 동안에는 리셋 신호(RX)와 전달 신호(TX)가 하이 레벨로 활성화되어 리셋 트랜지스터(205)와 전달 트랜지스터(207)가 턴온되고, 선택 신호(SX)가 활성화되어 선택 트랜지스터(211)가 턴온될 수 있다. 따라서 플로팅 디퓨전 노드(FD)가 리셋되고 리셋된 플로팅 디퓨전 노드에 대응하는 전압이 픽셀(100)로부터 출력될 수 있다. 즉, 여기서의 픽셀(100)의 출력 전압(PIXEL)은 리셋값에 대응하는 전압일 수 있다. 리셋 리드아웃 구간(RR)에서 램프 전압(RAMP)이 하강하기 시작하는 시점부터 램프 전압(RAMP)이 픽셀의 출력 전압(PIXEL)과 만나는 시점까지, 즉 제2연산 증폭기(VOUT2)의 출력 단자의 전압 레벨이 반전되는 시점까지, 디지털 코드 생성 회로(140)는 클럭을 카운팅해 리셋 값에 대응하는 디지털 코드를 생성할 수 있다.
디지털 코드 생성 회로(140)는 시그널 리드아웃 구간(SR)에서 생성된 픽셀 시그널에 대응하는 디지털 코드의 값에서 리셋 리드아웃 구간(RR)에서 생성된 리셋 값에 대응하는 디지털 코드의 값을 빼서, Signal - Reset 값에 대응하는 이미지 데이터(IMG)를 생성할 수 있다.
도 4는 도 1의 제1연산 증폭기(120)와 제2연산 증폭기(130)의 일실시예 구성도이다. 도 4에는 스위치들(121, 122, 131, 132)과 캐패시터들(123, 124, 133, 134)을 같이 도시했다.
도 4를 참조하면, 제1연산 증폭기(120)는 NMOS 트랜지스터들(M0~M5)과 PMOS 트랜지스터들(M6, M7)을 포함할 수 있다. NMOS 트랜지스터들(M0, M1)은 바이어스 전압들(VBIAS1, VCASC1)에 응답해 제1연산 증폭기(120)에 흐르는 전류의 양을 조절할 수 있다. NMOS 트랜지스터들(M2, M3)은 입력 단자들(INN1, INP1)의 신호들을 입력받기 위해 사용될 수 있다. NMOS 트랜지스터들(M4, M5)과 PMOS 트랜지스터들(M6, M7)은 NMOS 트랜지스터들(M2, M3)을 통해 입력된 신호들을 차동 증폭하기 위해 사용될 수 있다.
제2연산 증폭기(130)는 PMOS 트랜지스터들(M8~M13)과 NMOS 트랜지스터들(M14, M15)을 포함할 수 있다. PMOS 트랜지스터들(M8, M9)은 바이어스 전압들(VBIAS2, VCASC2)에 응답해 제2연산 증폭기(130)에 흐르는 전류의 양을 조절할 수 있다. PMOS 트랜지스터들(M10, M11)은 입력 단자들(INN2, INP2)의 신호들을 입력받기 위해 사용될 수 있다. PMOS 트랜지스터들(M12, M13)과 NMOS 트랜지스터들(M14, M15)은 PMOS 트랜지스터들(M10, M11)을 통해 입력된 신호들을 차동 증폭하기 위해 사용될 수 있다.
제1연산 증폭기(120)에서 입력 단자들(INN1, INP1)에 연결된 트랜지스터들은 NMOS 트랜지스터들(M2, M3)이고, 제2연산 증폭기(130)에서 입력 단자들(INN2, INP2)에 연결된 트랜지스터들은 PMOS 트랜지스터들(M10, M11)이다. 이러한 이유로 스위치들(121, 122, 131, 132)이 턴온되어 오토 제로잉 동작이 수행되면, 제1연산 증폭기(120)의 입력 단자들(INN1, INP1) 및 출력 단자들(VOUT1, VOUT1_COM)은 'VDDA - Vthp' 레벨로 되고, 제2연산 증폭기(130)의 입력 단자들(INN2, INP2) 및 출력 단자들(VOUT2, VOUT2_COM)은 'Vthn' 레벨로 될 수 있다. 여기서 Vthn은 NMOS 트랜지스터의 문턱 전압이고, Vthp는 PMOS 트랜지스터의 문턱 전압일 수 있다.
도 5는 도 3과 같이 램프 전압(RAMP)이 움직이는 경우에, 제1연산 증폭기의 출력 단자(VOUT1)와 제2연산 증폭기의 입력 단자(INN2)가 어떻게 움직이는지를 나타낸 도면이다.
도 5를 참조하면, 제1연산 증폭기(120)의 출력 단자(VOUT1)는 오토 제로잉 레벨인 'VDDA-Vthp'에서부터 움직이기 시작하고, 제2연산 증폭기(130)의 입력 단자(INN2)는 오토 제로잉 레벨인 'Vthn'에서부터 움직이기 시작할 수 있다. 두 단자들(VOUT1, INN2) 의 전압 레벨은 서로 다르지만, 캐패시터(133)에 의해 커플링(coupling)되어 있기 때문에 동일하게 스윙(swing)할 수 있다.
램프 전압(RAMP)의 스윙 폭이 크므로, 출력 단자(VOUT1)의 스윙 폭도 크다. 입력 단자(INN2)가 출력 단자(VOUT1)와 동일하게 스윙한다면, 입력 단자(INN2)는 접지 전압(Ground) 아래의 레벨(501)까지 스윙해야 한다. 그런데, 입력 단자(INN2)의 전압 레벨이 접지 전압(Ground) 아래의 레벨로 내려가면 스위치(131)에서 입력 단자(INN2)로 누설 전류(leakage current)가 발생해 실제로는 레벨(502)까지밖에 스윙하지 못한다. 입력 단자(INN2)의 전압 레벨이 음(negative) 전압의 레벨로 내려가면서 스위치(131)를 구성하는 NMOS 트랜지스터의 PN 정션(junction)에 포워드 바이어스(foward bias)가 생성되는 것에 의해 스위치(131)로부터 입력 단자(INN2)로 누설 전류가 흐르게되고, 그 결과 입력 단자(INN2)의 전압 레벨이 높아짐에 따른 것이다.
누설 전류에 의해 입력 단자(INN2)의 전압이 레벨(501)까지 스윙하지 못하고 레벨(502)까지만 스윙하면, 이후에도 입력 단자(INN2)의 전압 레벨이 실선과 같이 변동되지 않고, 점선과 같이 변동되어 리셋 리드아웃 동작에 오류가 발생할 수 있다. 도면의 오프셋(OFFSET)은 누설 전류에 의한 입력 단자(INN2) 전압 레벨의 변동을 나타내는데, 이 오프셋(OFFSET) 값만큼 리셋 리드아웃 동작에 오류가 발생할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서(600)의 구성도이다.
도 6을 참조하면, 이미지 센서(600)는 픽셀(110), 제1연산 증폭기(120), 제2연산 증폭기(130) 디지털 코드 생성 회로(140), 스위치들(121, 122, 131, 132), 캐패시터들(123, 124, 133, 134), 누설 전류 측정기(650) 및 전류 누설기(660)를 포함할 수 있다. 즉, 도 6의 이미지 센서(600)는 도 1의 이미지 센서(100) 대비 누설 전류 측정기(650)와 전류 누설기(660)를 더 포함할 수 있다.
누설 전류 측정기(650)는 제2연산 증폭기(130)의 입력 단자(INN2)로 흐르는 누설 전류를 측정할 수 있다. 도 5와 함께 살펴본 바와 같이, 입력 단자(INN2)의 전압 레벨이 접지 전압 이하의 음전압의 레벨로 낮아지면서 스위치(131)로부터 입력 단자(INN2)로 누설 전류가 흐르게되는데 누설 전류 측정기(650)는 이 누설 전류의 양을 측정할 수 있다. 누설 전류 측정기(650)는 입력 단자(INN2)에 흐르는 누설 전류를 직접적으로 또는 간접적으로 측정할 수 있다.
전류 누설기(660)는 누설 전류 측정기(650)에 의해 측정된 누설 전류와 동일한 양의 전류를 입력 단자(INP2)로 흘릴 수 있다. 전류 누설기(660)가 입력 단자(INN2)에서 발생하는 누설 전류와 동일한 양의 누설전류를 입력 단자(INP2)로 흘리므로, 입력 단자(INP2)에서도 입력 단자(INN2)와 동일한 양의 오프셋이 발생할 수 있다. 제2연산 증폭기(130)는 차동 증폭기이기 때문에 입력 단자들(INN2, INP2) 사이의 전압 차이를 증폭하는데, 입력 단자들(INN2, INP2) 모두에 동일한 양의 오프셋이 발생하는 경우에는 제2연산 증폭기(130)의 동작에는 아무런 문제가 발생하지 않을 수 있다.
누설 전류 측정기(650)를 이용해 입력 단자(INN2)에 흐르는 누설 전류의 양을 파악하고, 전류 누설기(660)를 이용해 입력 단자(INP2)에도 입력 단자(INN2)와 동일한 양의 누설 전류를 흘려주면, 도 5에서 살펴본 오프셋에 의한 문제는 해결될 수 있다.
도 6의 이미지 센서(600)에서 픽셀(100)을 제외한 나머지 구성들은 픽셀(100)에서 출력된 아날로그 전압(PIXEL)을 디지털 코드인 이미지 데이터(IMG)로 변환하기 위한 구성들이다. 따라서, 본 발명이 이미지 센서 뿐만이 아니라 아날로그 전압을 디지털 코드로 변환하기 위한 일반적인 아날로그-디지털 변환 회로에도 적용될 수 있다.
도 7은 도 6의 누설 전류 측정기(650)와 전류 누설기(660)의 일실시예 구성도이다.
도 7을 참조하면, 누설 전류 측정기(650)는 간접적인 방식으로 제2연산 증폭기(130)의 입력 단자(INN2)에 흐르는 누설 전류를 측정할 수 있다. 누설 전류 측정기(650)는 더미 제1연산 증폭기(720), 더미 제2연산 증폭기(730), 더미 스위치들(721, 722, 731, 732), 더미 캐패시터들(723, 724, 733, 734) 및 측정기(770)를 포함할 수 있다.
더미(dummy)라는 명칭이 붙은 구성들은 그렇지 않은 구성들과 동일하게 구성될 수 있다. 예를 들어, 더미 제2연산 증폭기(730)는 제2연산 증폭기(130)와 동일하게 구성될 수 있다. 더미라는 명칭이 붙은 구성들은 더미 제2연산 증폭기(730)의 입력 단자(XINN2)에 흐르는 더미 누설 전류의 양이 제2연산 증폭기(130)의 입력 단자(INN2)에 흐르는 누설 전류의 양과 동일하게 될 수 있도록 하기 위한 구성이며, 실제로 아날로그-디지털 변환 동작을 수행하기 위한 구성들은 아니다. 따라서, 더미 제1연산 증폭기(720)에 실제의 픽셀이 연결될 필요는 없다.
측정기(770)는 더미 제2연산 증폭기(730)의 입력 단자(XINN2)에 흐르는 더미 누설 전류에 대응하는 누설 전압(VSENS)을 생성할 수 있다. 측정기(770)는 커런트 미러(771)와 전류 전압 변환기(775)를 포함할 수 있다.
커런트 미러(771)는 NMOS 트랜지스터들(772, 773)을 포함하고, 커런트 미러(771)의 미러링 동작에 의해 NMOS 트랜지스터(772)의 드레인에 흐르는 더미 누설 전류가 NMOS 트랜지스터(773)의 드레인으로 미러링될 수 있다.
전류 전압 변환기(775)는 소스단에 전원 전압(VDDA)이 인가되고, 드레인이 NMOS 트랜지스터(773)의 드레인과 연결되고, 드레인과 게이트가 연결된 PMOS 트랜지스터를 포함할 수 있다. 전류 전압 변환기(775)는 NMOS 트랜지스터(773)의 드레인단으로 미러링된 더미 누설 전류에 대응하는 전압인 누설 전압(VSENS)을 생성할 수 있다.
전류 누설기(660)는 누설 전압(VSENS)을 게이트에 인가받아 전원 전압단(VDDA)으로부터 입력 단자(INP2)로 전류를 흘리는 PMOS 트랜지스터를 포함할 수 있다. 전류 누설기(660)의 PMOS 트랜지스터는 전류 전압 변환기(775)의 PMOS 트랜지스터(775)와 동일한 전압(VSENS)을 게이트에 인가받으므로, 전류 전압 변환기(775)의 PMOS 트랜지스터와 동일한 영의 전류, 즉 더미 누설 전류와 동일한 양의 전류, 를 입력 단자(INP2)로 흘릴 수 있다.
도 6에서는 이미지 센서(600)가 하나의 제2연산 증폭기(130)를 포함하는 것으로 도시했지만, 이미지 센서(600)는 다수개의 제2연산 증폭기들을 포함할 수 있다. 이 경우 다수개의 제2연산 증폭기들마다 전류 누설기(660)는 별도로 구비되어야 하지만, 다수개의 제2연산 증폭기들이 하나의 누설 전류 측정기(650)를 공유할 수도 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
600: 이미지 센서 110: 픽셀
120: 제1연산 증폭기 130: 제2연산 증폭기
140: 디지털 코드 생성 회로
121, 122, 131, 132: 스위치들
123, 124, 133, 134: 캐패시터들
650: 누설 전류 측정기 660: 전류 누설기
120: 제1연산 증폭기 130: 제2연산 증폭기
140: 디지털 코드 생성 회로
121, 122, 131, 132: 스위치들
123, 124, 133, 134: 캐패시터들
650: 누설 전류 측정기 660: 전류 누설기
Claims (17)
- 램프 전압과 변환 대상 전압을 비교해 그 결과를 출력하는 제1연산 증폭기;
제1입력 단자로 전달되는 상기 제1연산 증폭기의 증폭 결과와 제2입력 단자로 전달되는 기준 전압을 비교해 그 결과를 출력하는 제2연산 증폭기;
상기 제1입력 단자로의 누설 전류를 측정하는 누설 전류 측정기; 및
상기 누설전류 측정기에 의해 측정된 누설 전류와 동일한 양의 전류를 상기 제2입력 단자로 흘리는 전류 누설기
를 포함하는 아날로그-디지털 변환 회로.
- 제 1항에 있어서,
상기 누설 전류 측정기는
상기 제2연산 증폭기와 동일하게 구성된 더미 제2연산 증폭기; 및
상기 더미 제2연산 증폭기의 더미 제1입력 단자에 흐르는 더미 누설 전류에 대응하는 누설 전압을 생성하는 측정기를 포함하는
아날로그-디지털 변환 회로.
- 제 2항에 있어서,
상기 측정기는
상기 더미 제1입력 단자에 흐르는 전류를 미러링하는 커런트 미러; 및
상기 커런트 미러에 의해 미러링된 전류에 대응하는 상기 누설 전압을 생성하기 위한 전류 전압 변환기를 포함하는
아날로그-디지털 변환 회로.
- 제 3항에 있어서,
상기 전류 전압 변환기는
상기 미러링된 전류가 드레인에 흐르고, 소스에 풀업 전압이 인가되고, 상기 드레인과 게이트가 연결된 PMOS 트랜지스터를 포함하는
아날로그-디지털 변환 회로.
- 제 2항에 있어서,
상기 전류 누설기는
상기 누설 전압에 응답해 상기 제2입력 단자로 전류를 흘리는
아날로그-디지털 변환 회로.
- 제 2항에 있어서,
상기 누설 전류 측정기는
상기 제1연산 증폭기와 동일하게 구성된 더미 제1연산 증폭기를 더 포함하는
아날로그-디지털 변환 회로.
- 제 1항에 있어서,
오토 제로잉(auto zeroing) 동작시에 상기 제1연산 증폭기의 정출력 단자와 상기 제1연산 증폭기의 부입력 단자를 연결하기 위한 제1스위치;
상기 오토 제로잉 동작시에 상기 제1연산 증폭기의 부출력 단자와 상기 제1연산 증폭기의 정입력 단자를 연결하기 위한 제2스위치;
상기 오토 제로잉 동작시에 상기 제1입력 단자와 상기 제2연산 증폭기의 정출력 단자를 연결하기 위한 제3스위치; 및
상기 오토 제로잉 동작시에 상기 제2입력 단자와 상기 제2연산 증폭기의 부출력 단자를 연결하기 위한 제4스위치
를 더 포함하는 아날로그-디지털 변환 회로.
- 제 7항에 있어서,
상기 제3스위치는
하나 이상의 PMOS 트랜지스터를 포함하는
아날로그-디지털 변환 회로.
- 제 1항에 있어서,
상기 제2연산 증폭기의 출력을 이용해 디지털 코드를 생성하기 위한 디지털 코드 생성 회로
를 더 포함하는 아날로그-디지털 변환 회로.
- 픽셀;
램프 전압과 상기 픽셀의 출력 전압을 비교해 그 결과를 출력하는 제1연산 증폭기;
제1입력 단자로 전달되는 상기 제1연산 증폭기의 증폭 결과와 제2입력 단자로 전달되는 기준 전압을 비교해 그 결과를 출력하는 제2연산 증폭기;
상기 제1입력 단자로의 누설 전류를 측정하는 누설 전류 측정기;
상기 누설전류 측정기에 의해 측정된 누설 전류와 동일한 양의 전류를 상기 제2입력 단자로 흘리는 전류 누설기; 및
상기 제2연산 증폭기의 출력을 이용해 이미지 데이터를 생성하기 위한 디지털 코드 생성 회로
를 포함하는 이미지 센서.
- 제 10항에 있어서,
상기 누설 전류 측정기는
상기 제2연산 증폭기와 동일하게 구성된 더미 제2연산 증폭기; 및
상기 더미 제2연산 증폭기의 더미 제1입력 단자에 흐르는 더미 누설 전류에 대응하는 누설 전압을 생성하는 측정기를 포함하는
이미지 센서.
- 제 11항에 있어서,
상기 측정기는
상기 더미 제1입력 단자에 흐르는 전류를 미러링하는 커런트 미러; 및
상기 커런트 미러에 의해 미러링된 전류에 대응하는 상기 누설 전압을 생성하기 위한 전류 전압 변환기를 포함하는
이미지 센서.
- 제 12항에 있어서,
상기 전류 전압 변환기는
상기 미러링된 전류가 드레인에 흐르고, 소스에 풀업 전압이 인가되고, 상기 드레인과 게이트가 연결된 PMOS 트랜지스터를 포함하는
이미지 센서.
- 제 11항에 있어서,
상기 전류 누설기는
상기 누설 전압에 응답해 상기 제2입력 단자로 전류를 흘리는
이미지 센서.
- 제 11항에 있어서,
상기 누설 전류 측정기는
상기 제1연산 증폭기와 동일하게 구성된 더미 제1연산 증폭기를 더 포함하는
이미지 센서.
- 제 10항에 있어서,
오토 제로잉(auto zeroing) 동작시에 상기 제1연산 증폭기의 정출력 단자와 상기 제1연산 증폭기의 부입력 단자를 연결하기 위한 제1스위치;
상기 오토 제로잉 동작시에 상기 제1연산 증폭기의 부출력 단자와 상기 제1연산 증폭기의 정입력 단자를 연결하기 위한 제2스위치;
상기 오토 제로잉 동작시에 상기 제1입력 단자와 상기 제2연산 증폭기의 정출력 단자를 연결하기 위한 제3스위치; 및
상기 오토 제로잉 동작시에 상기 제2입력 단자와 상기 제2연산 증폭기의 부출력 단자를 연결하기 위한 제4스위치
를 더 포함하는 이미지 센서.
- 제 16항에 있어서,
상기 제3스위치는
하나 이상의 PMOS 트랜지스터를 포함하는
이미지 센서.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200115427A KR20220033255A (ko) | 2020-09-09 | 2020-09-09 | 아날로그-디지털 변환 회로 및 이미지 센서 |
US17/143,255 US11502697B2 (en) | 2020-09-09 | 2021-01-07 | Analog-to-digital converter circuit and image sensor |
CN202110405850.XA CN114245044A (zh) | 2020-09-09 | 2021-04-15 | 模数转换器电路、图像传感器及半导体装置 |
JP2021094729A JP2022045890A (ja) | 2020-09-09 | 2021-06-04 | アナログ-デジタル変換回路及びイメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200115427A KR20220033255A (ko) | 2020-09-09 | 2020-09-09 | 아날로그-디지털 변환 회로 및 이미지 센서 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220033255A true KR20220033255A (ko) | 2022-03-16 |
Family
ID=80470912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200115427A KR20220033255A (ko) | 2020-09-09 | 2020-09-09 | 아날로그-디지털 변환 회로 및 이미지 센서 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11502697B2 (ko) |
JP (1) | JP2022045890A (ko) |
KR (1) | KR20220033255A (ko) |
CN (1) | CN114245044A (ko) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100671693B1 (ko) * | 2005-03-29 | 2007-01-19 | 매그나칩 반도체 유한회사 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는cmos 이미지센서 |
KR101330751B1 (ko) * | 2007-02-08 | 2013-11-18 | 삼성전자주식회사 | 클래스 ab 출력 스테이지를 갖는 투-스테이지 연산증폭기 |
JP4569647B2 (ja) * | 2008-03-18 | 2010-10-27 | ソニー株式会社 | Ad変換装置、ad変換方法、固体撮像素子、およびカメラシステム |
JP5485618B2 (ja) * | 2009-08-26 | 2014-05-07 | パナソニック株式会社 | センサ装置 |
JP5954997B2 (ja) * | 2012-01-18 | 2016-07-20 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
TWI669964B (zh) * | 2015-04-06 | 2019-08-21 | 日商新力股份有限公司 | Solid-state imaging device, electronic device, and AD conversion device |
CN107736015B (zh) * | 2015-12-22 | 2021-02-19 | 索尼公司 | 图像传感器、电子设备、控制装置、控制方法和程序 |
WO2017124058A1 (en) | 2016-01-15 | 2017-07-20 | Invisage Technologies, Inc. | Image sensors having extended dynamic range |
KR101948651B1 (ko) | 2017-09-29 | 2019-02-15 | 조선대학교 산학협력단 | 저전력 고입력 임피던스 cmos 전단 증폭기 |
KR102384867B1 (ko) * | 2017-10-16 | 2022-04-08 | 삼성전자주식회사 | 증폭기, 이를 포함하는 아날로그-디지털 변환 회로 및 이미지 센서 |
WO2019107084A1 (ja) * | 2017-11-29 | 2019-06-06 | パナソニックIpマネジメント株式会社 | 固体撮像装置、及びab級スーパーソースフォロワ |
CN208334553U (zh) * | 2018-05-18 | 2019-01-04 | 北京华峰测控技术股份有限公司 | 一种场效应管击穿电压特性中的漏极漏电流测试电路 |
WO2020126336A1 (en) * | 2018-12-21 | 2020-06-25 | Ams Ag | Sensor arrangement and method for dark count cancellation |
CN111162739B (zh) * | 2020-01-09 | 2023-04-28 | 电子科技大学 | 一种宽线性输入范围的跨导运算放大器 |
US11121687B1 (en) * | 2020-04-29 | 2021-09-14 | Stmicroelectronics International N.V. | Voltage gain amplifier architecture for automotive radar |
-
2020
- 2020-09-09 KR KR1020200115427A patent/KR20220033255A/ko unknown
-
2021
- 2021-01-07 US US17/143,255 patent/US11502697B2/en active Active
- 2021-04-15 CN CN202110405850.XA patent/CN114245044A/zh active Pending
- 2021-06-04 JP JP2021094729A patent/JP2022045890A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022045890A (ja) | 2022-03-22 |
US11502697B2 (en) | 2022-11-15 |
CN114245044A (zh) | 2022-03-25 |
US20220077870A1 (en) | 2022-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5969758A (en) | DC offset and gain correction for CMOS image sensor | |
US5920345A (en) | CMOS image sensor with improved fill factor | |
US6320616B1 (en) | CMOS image sensor with reduced fixed pattern noise | |
US7903150B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
JP5173171B2 (ja) | 光電変換装置、撮像装置及び信号読出方法 | |
US6518910B2 (en) | Signal processing apparatus having an analog/digital conversion function | |
JP2021141621A (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
US7808537B2 (en) | Photoelectric conversion apparatus with fully differential amplifier | |
EP0933928B1 (en) | Active pixel sensor read-out channel | |
KR101807439B1 (ko) | 정전압 바이어싱된 광다이오드를 갖는 픽셀 회로 및 관련 이미징 방법 | |
KR101696410B1 (ko) | 이미지 센서 및 그 동작 방법 | |
CN109155827B (zh) | 高动态范围成像传感器阵列 | |
US20110221931A1 (en) | Temperature information output apparatus, imaging apparatus, method of outputting temperature information | |
CN100484182C (zh) | 信号处理电路、图像传感器ic和信号处理方法 | |
US6770861B2 (en) | Image-sensing device | |
KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
US8570411B2 (en) | Solid state image pickup device and driving method therefore selecting a first signal or a sequentally output second signal for each pixel | |
CN114363539A (zh) | 模数转换器,图像传感器及其操作方法 | |
US20150163438A1 (en) | Solid-state imaging device, imaging apparatus, and electronic apparatus | |
JP6737192B2 (ja) | 固体撮像装置及び電子機器 | |
KR20220033255A (ko) | 아날로그-디지털 변환 회로 및 이미지 센서 | |
KR102349105B1 (ko) | 이미지 센서 | |
US7199828B2 (en) | Active pixel sensor cell array | |
KR100707075B1 (ko) | 이미지 센서의 이중 상관 샘플링 회로 | |
JPH0965215A (ja) | 固体撮像装置 |