KR102349105B1

KR102349105B1 - 이미지 센서

Info

Publication number: KR102349105B1
Application number: KR1020170179262A
Authority: KR
Inventors: 고주현; 조규익; 정진영; 한동재; 홍석용
Original assignee: 삼성전자주식회사
Priority date: 2017-01-18
Filing date: 2017-12-26
Publication date: 2022-01-11
Also published as: KR102345809B1; KR20180085349A; KR20180085350A

Abstract

이미지 센서가 제공된다. 상기 이미지 센서는 제1 및 제2 픽셀을 포함하는 픽셀 어레이로서, 상기 제1 및 제2 픽셀은 동일한 전송 게이트 신호를 수신하여 각각 제1 및 제2 시그널 전압을 출력하는 픽셀 어레이, 제1 및 제2 전압을 공급받고, 상기 전송 게이트 신호를 생성하는 전송 게이트 드라이버로서, 상기 전송 게이트 신호의 최대 전압은 상기 제1 전압이고, 상기 전송 게이트 신호의 최소 전압은 상기 제2 전압인 전송 게이트 드라이버, 상기 제2 전압의 변화를 감지하고, 상기 제2 전압의 변화를 이용하여 보상 전압을 생성하여 보상 동작을 수행하는 보상부를 포함한다.

Description

이미지 센서{Image sensor}

본 발명은 이미지 센서에 관한 것이다.

반도체 장치 중 이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 이미지 센서는 CCD(Charge coupled device) 형 및 CMOS(Complementary metal oxide semiconductor) 형으로 분류될 수 있다. CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.

최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.

본 발명이 해결하려는 과제는 밴드 노이즈(band noise) 현상을 제거하여 동작 특성을 향상시킨 이미지 센서를 제공하는 것이다.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는, 제1 및 제2 픽셀을 포함하는 픽셀 어레이로서, 상기 제1 및 제2 픽셀은 동일한 전송 게이트 신호를 수신하여 각각 제1 및 제2 시그널 전압을 출력하는 픽셀 어레이, 제1 및 제2 전압을 공급받고, 상기 전송 게이트 신호를 생성하는 전송 게이트 드라이버로서, 상기 전송 게이트 신호의 최대 전압은 상기 제1 전압이고, 상기 전송 게이트 신호의 최소 전압은 상기 제2 전압인 전송 게이트 드라이버, 상기 제2 전압의 변화를 감지하고, 상기 제2 전압의 변화를 이용하여 보상 전압을 생성하여 보상 동작을 수행하는 보상부를 포함한다.

상기 다른 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 같은 행에 위치한 제1 및 제2 픽셀을 포함하는 픽셀 어레이로서, 상기 제1 및 제2 픽셀은 각각 제1 및 제2 시그널 전압을 출력하는 픽셀 어레이, 상기 픽셀 어레이와 연결되어 상기 제1 및 제2 시그널 전압을 유도하는 바이어스 회로, 제1 및 제2 전압을 이용하여 전송 게이트 신호를 생성하고, 상기 전송 게이트 신호를 상기 제1 및 제2 픽셀에 공급하는 전송 게이트 드라이버로서, 상기 전송 게이트 신호의 최대 전압은 상기 제1 전압이고, 상기 전송 게이트 신호의 최소 전압은 상기 제2 전압인 전송 게이트 드라이버, 램프 전압을 생성하는 램프 전압 생성부, 상기 제2 전압의 변동에 따라 보상 전압을 생성하 여 보상 동작을 수행하는 보상부 및 상기 램프 전압과 상기 제1 시그널 전압을 이용하여 제1 디지털 코드 생성하고, 상기 램프 전압과 상기 제2 시그널 전압을 이용하여 제1 디지털 코드 생성하는 출력부를 포함한다.

상기 과제를 해결하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 입사광을 흡수하여 전하를 축적하는 광전 소자, 전송 게이트 신호에 의해서 상기 전하를 플로팅 확산 영역으로 전송하는 전송 트랜지스터, 상기 플로팅 확산 영역의 전압을 시그널 전압으로 출력하는 소스 팔로워, 상기 전송 게이트 신호를 상기 전송 트랜지스터에 인가하는 전송 게이트 드라이버, 상기 전송 게이트 신호의 변동을 감지하여 보상 전압을 생성하고, 상기 보상 전압을 이용하여 보상 동작을 수행하는 보상부 및 상기 램프 전압과 상기 시그널 전압을 비교하여 디지털 코드를 출력하는 출력부를 포함한다.

도 1은 본 발명의 몇몇 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 픽셀 어레이의 등가 회로도이다.
도 3은 이미지 센서의 밴드 노이즈 현상을 설명하기 위한 픽셀 어레이의 평면도이다.
도 4는 도 3의 픽셀 어레이의 내부 구조를 설명하기 위한 등가 회로도이다.
도 5는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.
도 6은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 개념도이다.
도 7은 도 5의 반전 증폭기를 세부적으로 설명하기 위한 등가 회로도이다.
도 8은 도 5 및 도 7의 이미지 센서의 동작을 설명하기 위한 타임 다이어그램이다.
도 9는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.
도 10은 도. 9의 샘플링 회로를 세부적으로 설명하기 위한 등가 회로도이다.
도 11은 도 9의 샘플링 회로를 세부적으로 설명하기 위한 등가 회로도이다.
도 12는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.
도 13은 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.
도 14는 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.
도 15는 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.
도 16은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.
도 17은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.

일반적으로, 본 명세서 내에서 사용되는 동일한 도면 부호는 서로 다른 도면에서도 동일한 구성 요소를 의미할 수 있다. 다만, 본 명세서 내에 사용되는 제1 내지 제4 PMOS, 제1 내지 제2 NMOS, 제1 내지 제2 바이어스 NMOS 및 제1 내지 제4 바이어스 PMOS에 대한 도면 부호는 각각의 도면에서 기재된 구성 요소와 대응될 수 있고, 서로 다른 도면에서 동일한 구성 요소를 의미하지 않을 수 있다.

이하에서, 도 1 내지 도 8을 참조하여, 본 발명의 몇몇 실시예에 따른 이미지 센서에 대해서 설명한다.

도 1은 본 발명의 몇몇 실시예들에 따른 이미지 센서의 블록도이고, 도 2는 도 1의 픽셀 어레이의 등가 회로도이다. 도 3은 이미지 센서의 밴드 노이즈 현상을 설명하기 위한 픽셀 어레이의 평면도이고, 도 4는 도 3의 픽셀 어레이의 내부 구조를 설명하기 위한 등가 회로도이다. 도 5는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이고, 도 6은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 개념도이다. 도 7은 도 5의 반전 증폭기를 세부적으로 설명하기 위한 등가 회로도이고, 도 8은 도 5 및 도 7의 이미지 센서의 동작을 설명하기 위한 타임 다이어그램이다.

도 1을 참조하면, 본 발명의 몇몇 실시예들에 따른 이미지 센서는 광전 소자를 포함하는 픽셀들이 이차원적으로 배열되어 이루어진 픽셀 어레이(10), 타이밍 발생기(timing generator)(20), 행 디코더(row decoder)(30), 행 드라이버(row driver)(40), 보상부(1000), 출력부(50), 래치부(latch)(70), 열 디코더(column decoder)(80) 등을 포함한다.

픽셀 어레이(10)는 2차원적으로 배열된 다수의 단위 픽셀들을 포함한다. 다수의 단위 픽셀들은 광학 영상을 전기적인 출력 신호로 변환하는 역할을 한다. 픽셀 어레이(10)는 행 드라이버(40)로부터 행 선택 신호, 리셋 신호, 전하 전송 신호 등 다수의 구동 신호를 수신하여 구동된다. 또한, 변환된 전기적인 출력 신호는 수직 신호 라인을 통해서 출력부(50)에 제공된다.

타이밍 발생기(20)는 행 디코더(30) 및 열 디코더(80)에 타이밍(timing) 신호 및 제어 신호를 제공한다.

행 드라이버(40)는 행 디코더(30)에서 디코딩된 결과에 따라 다수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호를 픽셀 어레이(10)에 제공한다. 일반적으로 행렬 형태로 단위 픽셀이 배열된 경우에는 각 행 별로 구동 신호를 제공한다.

제1 보상부(1000)는 밴드 노이즈 발생을 방지하기 위해서 보상 동작을 수행할 수 있다. 구체적으로, 제1 보상부(1000)는 픽셀 어레이(10)의 출력 신호를 보상할 수 있다. 제1 보상부(1000)는 보상 전압을 생성하여 이를 출력 신호에 가산하거나 램프 신호에 감산하여 밴드 노이즈 발생을 차단할 수 있다. 이에 대해서는 추후에 자세히 설명한다.

출력부(50)는 픽셀 어레이(10) 및 제1 보상부(1000)를 거쳐 형성된 출력 신호를 수직 신호 라인을 통해 수신하여 샘플링 및 유지(hold)한다. 구체적으로, 특정한 잡음 레벨(noise level)과, 상기 출력 신호에 의한 잡음 레벨이 포함된 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 잡음 레벨이 포함된 신호 레벨의 차이에 해당하는 순수 신호 레벨을 출력한다. 출력부(50)는 차이 레벨에 해당하는 아날로그 신호를 디지털 코드 신호로 변환하여 출력한다. 상기 코드 신호는 각 픽셀에 인가된 빛의 밝기에 대응되는 신호일 수 있다.

래치부(70)는 상기 디지털 코드 신호를 래치(latch)하고, 래치된 신호는 컬럼 디코더(80)에서 디코딩 결과에 따라 순차적으로 영상 신호 처리부로 출력된다.

도 2를 참고하면, 픽셀(P)이 행렬 형태로 배열되어 센서 어레이(10)를 구성한다. 각 픽셀(P)은 광전 소자(PD), 플로팅 확산 영역(FD), 전하 전송 트랜지스터(TX), 드라이브 트랜지스터(DX), 리셋 트랜지스터(RX), 선택 트랜지스터(SX)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), …… )을 예로 들어 설명한다.

광전 소자(PD)는 입사 광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 소자(PD)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.

각 광전 소자(PD)는 축적된 전하를 플로팅 확산 영역(FD)으로 전송하는 각 전하 전송 트랜지스터(TX)와 커플링된다. 플로팅 확산 영역(Floating Diffusion region)(FD)은 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.

소스 팔로워로 예시되어 있는 드라이브 트랜지스터(DX)는 각 광전 소자(PD)에 축적된 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 전압으로 전환하여 이를 출력 라인(Vp(j), Vp(j+1), Vp(j+2), Vp(j+3))으로 출력한다.

리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)을 주기적으로 리셋시킨다. 리셋 트랜지스터(RX)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RG(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RG(i))에 의해 제공되는 바이어스에 의해 리셋 트랜지스터(RX)가 턴-온되면 리셋 트랜지스터(RX)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달된다.

선택 트랜지스터(SX)는 행 단위로 읽어낼 픽셀(P)을 선택하는 역할을 한다. 선택 트랜지스터(SX)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스(즉, 행 선택 신호)에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 트랜지스터(SX)가 턴 온되면 선택 트랜지스터(SX)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 트랜지스터(DX)의 드레인 영역으로 전달된다.

전하 전송 트랜지스터(TX)에 바이어스를 인가하는 전송 라인(TG(i)), 리셋 트랜지스터(RX)에 바이어스를 인가하는 리셋 라인(RG(i)), 선택 트랜지스터(SX)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.

도 3 및 도 4를 참조하여, 이미지 센서에 밴드 노이즈(band noise) 현상을 설명한다. 이미지 센서의 픽셀 어레이(10)는 하나의 행이 같은 전송 라인(TG(i))을 공유하기 때문에 밴드 노이즈가 발생할 수 있다. 이를 도 3 및 도 4의 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3))를 통해서 설명한다. 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3))은 모두 i번째 행에 위치한 픽셀이다.

구체적으로, 픽셀((P(i, j), P(i, j+1))은 어두운 빛이 인가되고, 픽셀(P(i, j+2), P(i, j+3))은 밝은 빛(WL)이 인가될 수 있다. 밝은 빛(WL)은 이미지 센서가 센싱하여 출력하는 신호에서 가장 밝은 단위의 조도를 가질 수 있다. 즉, 이미지 센서는 특정 조도 이상의 빛을 최대 단위로 포화시켜 출력하고, 픽셀(P(i, j+2), P(i, j+3))에 인가되는 밝은 빛(WL)은 이미지 센서에 의해서 최대 단위로 포화될 정도의 조도를 가지는 빛일 수 있다.

기본적으로, 픽셀 어레이(10)의 각 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3))은 각각의 픽셀의 특성이 모두 동일하지 않으므로, 리셋 전압을 출력하다가 전송 라인(TG(i))의 게이트 신호가 온(On)되면, 시그널 전압(Vp(j), Vp(j+1), Vp(j+2), Vp(j+3))을 출력할 수 있다. 이는 각각의 픽셀에 따른 노이즈를 없애는 상관 이중 샘플링(correlation double sampling, CDS)을 수행하기 위함이다.

이 때, 시그널 전압(Vp(j), Vp(j+1), Vp(j+2), Vp(j+3))은 밝은 빛이 인가될수록 광전 소자(PD)에서 축적된 전하가 많으므로 리셋 전압에서 더 크게 낮아질 수 있다. 따라서, 밝은 빛(WL)이 인가되는 픽셀(P(i, j+2), P(i, j+3))의 시그널 전압(Vp(j+2), Vp(j+3))은 상대적으로 큰 제1 간격(d1)만큼의 전압 강하가 일어날 수 있다.

이 때, 밝은 빛(WL)이 인가되는 픽셀(P(i, j+2), P(i, j+3))의 출력단과 전송 라인(TG(i)) 사이에는 제1 기생 커패시턴스(Cp1)가 존재할 수 있고, 플로팅 확산 영역(FD)과 전송 라인(TG(i)) 사이에는 제2 기생 커패시턴스(Cp2)가 존재할 수 있다. 이에 따라서, 출력단 및 플로팅 확산 영역(FD)의 전압 강하가 크게 일어나면 전송 라인(TG(i))의 전압도 더 낮아지는 현상이 나타날 수 있다.

전송 라인(TG(i))의 전압이 낮아짐에 따라서, 어두운 빛이 인가되는 픽셀(P(i, j), P(i, j+1))의 시그널 전압(Vp(j), Vp(j+1))이 더 낮아지는 형상이 나타나고, 이를 통해서 도 3과 같이 띠(band) 형상으로 어두운 영역이 조금 더 밝아지는 밴드 노이즈 현상이 발생할 수 있다.

도 5 및 도 6을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 회로적 측면으로 보았을 때, 픽셀 어레이(10), 전송 게이트 드라이버(42), 바이어스 회로(200), 제1 보상부(1000), 램프 전압 생성부(300) 및 출력부(50)를 포함할 수 있다.

도 5를 참조하면, 픽셀 어레이(10)는 상술하였듯이, 여러 픽셀이 행과 열로 정렬되어 어레이를 이루고 있을 수 있다. 픽셀 어레이(10)는 어두운 빛이 인가되는 다크 픽셀(P_dark)과 밝은 빛이 인가되는 브라이트 픽셀(P_bright)을 포함할 수 있다. 이 때, 다크 픽셀(P_dark)과 브라이트 픽셀(P_bright)은 픽셀 어레이(10)의 같은 행에 위치할 수 있다. 편의상, 상술한 밴드 노이즈가 발생할 정도의 밝은 빛이 브라이트 픽셀(P_bright)에 인가되는 것으로 가정한다.

다크 픽셀(P_dark)은 다크 시그널 전압(Vp_dark)을 출력하고, 브라이트 픽셀(P_bright)은 브라이트 시그널 전압(Vp_bright)을 출력할 수 있다.

행 드라이버(40)는 전송 게이트 드라이버(42)를 포함할 수 있다. 전송 게이트 드라이버(42)는 전송 게이트 신호(TG)를 생성할 수 있다. 전송 게이트 신호(TG)는 도 2 및 도 4의 전송 라인(TG(i))에 인가되는 신호와 동일한 신호이다.

전송 게이트 드라이버(42)는 전송 게이트 신호(TG)를 제1 전압(Vptg)과 제2 전압(Vntg)을 이용하여 생성할 수 있다. 즉, 전송 게이트 신호(TG)의 최대값은 제1 전압(Vptg)이 되고, 전송 게이트 신호(TG)의 최소값은 제2 전압(Vntg)이 될 수 있다.

제1 보상부(1000)의 보상이 없는 경우 브라이트 픽셀(P_bright)의 출력 전압인 제1 브라이트 시그널 전압(Vp_bright1)은 상기 밝은 빛에 의해서 제1 간격(d1)만큼의 전압 강하가 일어날 수 있다. 이에 따라서, 제2 전압(Vntg)이 다소 낮아질 수 있다. 이 때, 제2 전압(Vntg)은 제2 간격(d2)만큼 낮아질 수 있다. 제2 간격(d2)은 제1 간격(d1)보다 작을 수 있다. 이는, 제2 간격(d2)이 제1 기생 커패시턴스(Cp1) 및 제2 기생 커패시턴스(Cp2)에 의해 발생되기 때문이다.

제1 보상부(1000)의 보상이 없는 경우, 제2 간격(d2)이 낮아짐에 따라서, 다크 픽셀(P_dark)의 출력 전압인 제2 다크 시그널 전압(Vp_dark)도 다소 낮아질 수 있다.

바이어스 회로(200)는 픽셀 어레이(10)의 각 픽셀의 출력 전압을 유도할 수 있다. 즉, 픽셀 어레이(10)의 각 픽셀의 출력단은 소스 팔로워로 구성될 수 있다. 이에 따라서, 바이어스 회로(200)가 소스 팔로워 구성을 완성하여 각 픽셀의 출력을 유도할 수 있다.

바이어스 회로(200)는 제1 PMOS(P1), 전류 소스(I) 및 VDD 전압을 통해서 바이어스 전류를 형성하고, 제1 바이어스 PMOS(MP1), 제1 바이어스 NMOS(MN1), 제2 바이어스 NMOS(MN2) 및 제1 NMOS(N1)로 구성된 미러 회로를 통해서 바이어스 전류를 미러링할 수 있다. 여기서, 미러링이란 일 단에 흐르는 전류를 동일한 크기 또는 스케일링한 크기로 타단에 흐르게 하는 것을 의미한다. 상기 스케일링 크기는 각 PMOS 및, NMOS 소자의 전류 전압 특성에 의해서 결정될 수 있다.

도 5에 도시된 바이어스 회로(200)는 하나의 예시에 불과하고, 본 실시예가 이에 제한되는 것은 아니다. 즉, 본 발명의 몇몇 실시예에 따른 이미지 센서에서는 다른 구성을 가지는 바이어스 회로(200)가 채용될 수도 있다.

제1 보상부(1000)는 제2 전압(Vntg)의 변동을 감지할 수 있다. 즉, 상술한 밴드 노이즈 현상에 의한 제2 전압(Vntg)의 전압 강하를 감지할 수 있다. 제1 보상부(1000)는 제2 전압(Vntg)의 변동을 반전(inverting) 시킬 수 있다. 제1 보상부(1000)는 제2 전압(Vntg)의 변동을 반전 시켜 제1 보상 전압(Vcomp1)을 생성할 수 있다. 이 때, 제1 보상 전압(Vcomp1)의 크기는 제2 전압(Vntg)의 변동의 크기가 스케일링된 것일 수 있다.

제1 보상 전압(Vcomp1)은 바이어스 회로(200)에 전달될 수 있다. 구체적으로, 바이어스 회로(200)의 제1 바이어스 PMOS(MP1)의 게이트 단자로 전송될 수 있다.

제1 보상부(1000)는 바이어스 회로(200)의 미러링 회로 부분을 포함할 수 있다. 제1 보상부(1000)는 제1 보상 전압(Vcomp1)이 스케일링된 보상 전압(Vcomp)을 전달하여 다크 시그널 전압(Vp_dark) 및 브라이트 시그널 전압(Vp_bright)과 가산될 수 있다.

구체적으로, 제1 보상 전압(Vcomp1)은 제1 바이어스 PMOS(MP1) 및 제1 바이어스 NMOS(MN1)를 거쳐 제2 보상 전압(Vcomp2)으로 스케일링되고, 제2 보상 전압(Vcomp2)은 제2 바이어스 NMOS(MN2) 및 제1 NMOS(N1)를 각각 거쳐 각각 보상 전압(Vcomp)으로 스케일링 될 수 있다.

도 5 및 도 6을 참고하면, 다크 픽셀(P_dark) 및 브라이트 픽셀(P_bright)은 각각 제1 다크 시그널 전압(Vp_dark1)과 제1 브라이트 시그널 전압(Vp_bright1)을 출력할 수 있다. 제1 보상부(1000)는 제1 보상 전압(Vcomp1)을 생성하고, 제1 보상 전압(Vcomp1)이 스케일링된 보상 전압(Vcomp)을 제1 다크 시그널 전압(Vp_dark1)과 제1 브라이트 시그널 전압(Vp_bright1)에 각각 가산할 수 있다. 이에 따라서, 다크 픽셀(P_dark)의 최종 출력 전압은 다크 시그널 전압(Vp_dark)이 되고, 브라이트 픽셀(P_bright)의 최종 출력 전압은 브라이트 시그널 전압(Vp_bright)이 될 수 있다.

제1 다크 시그널 전압(Vp_dark1)의 경우 밴드 노이즈 현상에 의해서 의도하지 않은 전압 강하가 발생하였지만, 보상 전압(Vcomp)이 더해짐에 따라서, 이러한 전압 강하가 상쇄될 수 있다. 이에 따라서, 다크 픽셀(P_dark)의 밴드 노이즈 현상이 방지될 수 있다.

반면에, 제1 브라이트 시그널 전압(Vp_bright1)의 경우 제1 간격(d1)만큼의 전압 강하가 보상 전압(Vcomp)에 의해서 제3 간격(d3)으로 줄어들 수 있다. 즉, 브라이트 시그널 전압(Vp_bright)의 전압 강하는 제3 간격(d3)만큼 이루어질 수 있다. 이 때, 제3 간격(d3)은 당연히 제1 간격(d1)보다 작을 수 있다. 제3 간격(d3)은 제1 간격(d1)에서 보상 전압(Vcomp)의 전압 상승분 만큼을 제외한 간격일 수 있다.

다만, 제1 브라이트 시그널 전압(Vp_bright1) 및 브라이트 시그널 전압(Vp_bright)은 추후 설명될 제2 디지털 코드(code2)로 변환될 경우 모두 최대값을 가질 수 있다. 즉, 밴드 노이즈를 발생시킬 정도의 높은 조도를 가지는 빛은 이미 포화된 출력을 가지므로 보상 전압(Vcomp)이 가산되어도 그 결과가 변하지 않거나, 거의 영향을 받지 않을 수 있다. 따라서, 본 실시예에 따른 이미지 센서는 브라이트 픽셀(P_bright)의 결과값이 변하지 않으면서 다크 픽셀(P_dark)의 밴드 노이즈를 해소할 수 있다.

램프 전압 생성부(300)는 램프 전압(Vramp)을 생성할 수 있다. 램프 전압(Vramp)은 아날로그 신호를 디지털 신호로 변환하기 위한 신호로서, 삼각파의 형태를 가질 수 있다.

출력부(50)는 비교부(400)와 카운터(500)를 포함할 수 있다.

비교부(400)는 제1 비교기(410) 및 제2 비교기(420)를 포함할 수 있다. 도 6에서는 2개의 비교기만을 도시하였지만, 비교부(400)는 픽셀 어레이(10)의 열(column) 개수만큼의 비교기를 포함할 수 있다. 즉, 픽셀 어레이(10)의 열에 따라서 출력되는 시그널 전압과 램프 전압의 비교가 비교부(400)에 의해서 수행될 수 있다.

제1 비교기(410)는 램프 전압(Vramp)과 다크 시그널 전압(Vp_dark)을 비교하여 제1 비교 신호(comp1)를 출력할 수 있다. 제1 비교 신호(comp1)는 램프 전압(Vramp)과 다크 시그널 전압(Vp_dark)의 크기를 비교하여 출력되는 이진 디지털 신호일 수 있다. 예를 들어, 램프 전압(Vramp)이 다크 시그널 전압(Vp_dark)보다 크면 제1 비교 신호(comp1)가 '1'이 출력되고, 램프 전압(Vramp)이 다크 시그널 전압(Vp_dark)보다 작으면 제1 비교 신호(comp1)가 '0'이 출력될 수 있다. 또는 제1 비교 신호(comp1)는 이와 반대로 출력될 수 있다.

제2 비교기(420)는 램프 전압(Vramp)과 브라이트 시그널 전압(Vp_bright)을 비교하여 제2 비교 신호(comp2)를 출력할 수 있다. 제2 비교 신호(comp2)는 램프 전압(Vramp)과 브라이트 시그널 전압(Vp_bright)의 크기를 비교하여 출력되는 이진 디지털 신호일 수 있다.

카운터(500)는 제1 비교 신호(comp1) 및 제2 비교 신호(comp2)를 수신하여 클럭에 따라서 카운팅을 할 수 있다. 즉, 클럭의 엣지가 몇 번이 지나가는 동안 제1 비교 신호(comp1) 및 제2 비교 신호(comp2)가 지속되었는지를 측정하여 다크 픽셀(P_dark) 및 브라이트 픽셀(P_bright)에 인가된 입사광의 조도 정보를 디지털 정보로 나타낼 수 있다. 즉, 카운터(500)는 제1 비교 신호(comp1)를 카운팅하여 제1 디지털 코드(code1)를 생성하고, 제2 비교 신호(comp2)를 카운팅하여 제2 디지털 코드(code2)를 생성할 수 있다.

제1 비교 신호(comp1) 및 제2 비교 신호(comp2)가 길게 지속될수록 카운터(500)의 카운팅 횟수가 늘어나므로 제1 디지털 코드(code1) 및 제2 디지털 코드(code2)가 큰 값을 가지게 될 수 있다. 즉, 제1 비교 신호(comp1) 및 제2 비교 신호(comp2)의 길이는 다크 시그널 전압(Vp_dark)과 브라이트 시그널 전압(Vp_bright)의 크기에 비례한다. 다크 시그널 전압(Vp_dark)과 브라이트 시그널 전압(Vp_bright)의 크기는 각 픽셀에 인가된 빛의 조도와 대응될 수 있다. 결과적으로, 제1 디지털 코드(code1) 및 제2 디지털 코드(code2)는 각 픽셀에 인가된 빛의 조도 정보를 나타낼 수 있다.

도 7을 참조하면, 제1 보상부(1000)는 반전 증폭기를 포함할 수 있다. 즉, 제1 보상부(1000)는 연산 증폭기(110)의 +단자에 기준 전압(Vref)이 인가되고, - 단자에 제1 가변 커패시터(C1) 및 제2 전압(Vntg)이 연결되는 회로일 수 있다. 연산 증폭기(110)의 - 단자는 보상 출력 전압(Vsc_out) 단자와 제2 가변 커패시터(C2)를 통해서 연결되고, 제2 스위치(S2)가 제2 가변 커패시터(C2)에 병렬로 형성될 수 있다.

도 5 및 도 7을 참조하면, 보상 출력 전압(Vsc_out)과 제1 바이어스 PMOS(MP1)의 게이트 단자(Vbp) 사이에 제3 커패시터가 형성될 수 있다.

바이어스 회로(200)의 제1 스위치(S1)는 제3 커패시터(C3)와 연계되어 제1 스위치(S1) 앞 단의 노이즈를 줄이고 보상 출력 전압( Vsc _out)의 변화에 비례하여 제1 보상 전압( Vcomp1 ) 이 변동되도록 한다. 제1 보상부(1000)의 제2 스위치(S2) 는 반전 증폭기의 초기 전압을 설정하는 데에 사용될 수 있다. 따라서, 제1 스위치(S1)와 제2 스위치(S2) 는 동시에 동작하여 초기에 닫혔다가 이후에 계속해서 열릴 수 있다.

제1 보상 전압(Vcomp1)은 제2 전압(Vntg)의 변동 즉, ΔVntg에 반전 증폭기의 이득인 -A, 즉, C1/C2를 곱한 값일 수 있다. 여기서, C1은 제1 가변 커패시터(C1)의 커패시턴스이고, C2는 제2 가변 커패시터(C2)의 커패시턴스이다. 즉, ΔVcomp1=ΔVntg × -C1/C2일 수 있다.

제2 보상 전압(Vcomp2)은 제1 보상 전압(Vcomp1)이 제1 바이어스 PMOS(MP1) 및 제1 바이어스 NMOS(MN1)에 의해서 스케일링된 값일 수 있다. 즉, ΔVcomp2= ΔVcomp1 × -gmp1/gmn1일 수 있다. 여기서, gmp1은 제1 바이어스 PMOS(MP1)의 트랜스컨덕턴스이고, gmn1은 제1 바이어스 NMOS(MN1)의 트랜스컨덕턴스이다.

마지막으로, 보상 전압(Vcomp)은 다크 픽셀(P_dark)에서는 제2 보상 전압(Vcomp2)이 제2 바이어스 NMOS(MN2) 및 다크 픽셀(P_dark)의 선택 트랜지스터에 의해서 스케일링된 값일 수 있다. 또한, 보상 전압(Vcomp)은 브라이트 픽셀(P_bright)에서는 제2 보상 전압(Vcomp2)이 제1 NMOS(N1) 및 브라이트 픽셀(P_bright)의 선택 트랜지스터에 의해서 스케일링된 값일 수 있다.

제2 바이어스 NMOS(MN2)와 제1 NMOS(N1)의 트랜스컨덕턴스가 서로 같고, 다크 픽셀(P_dark) 및 브라이트 픽셀(P_bright)의 선택 트랜지스터들의 트랜스컨덕턴스가 서로 같다고 가정하면 다크 픽셀(P_dark) 및 브라이트 픽셀(P_bright)로 인가되는 보상 전압(Vcomp)은 같은 전압일 수 있다.

즉, ΔVcomp=ΔVcomp2 × -gmn2/gmn3일 수 있다. 여기서, gmn2는 제2 바이어스 NMOS(MN2) 및 제1 NMOS(N1)의 트랜스컨덕턴스이고, gmn3은 다크 픽셀(P_dark) 및 브라이트 픽셀(P_bright)의 선택 트랜지스터의 트랜스 컨덕턴스이다.

따라서, ΔVcomp= ΔVntg × -C1/C2 × -gmp1/gmn1 × -gmn2/gmn3일 수 있다. 여기서, gmp1, gmn1, gmn2 및 gmn3은 상대적으로 조절하기 어려운 파라미터이므로, 가변 커패시터의 커패시턴스인 C1과 C2를 조절하여 보상 전압(Vcomp)의 스케일링을 적절하게 수행할 수 있다.

도 5, 도 7 및 도 8을 참조하면, 본 발명의 몇몇 실시예들의 이미지 센서의 동작을 설명할 수 있다. 먼저 픽셀 어레이(10)의 행을 선택하는 선택 신호(SEL)가 온되고, 이어서, 계속 출력되고 있는 리셋 전압을 위한 리셋 게이트 신호(RG)가 제1 시점(T1)에 오프될 수 있다. 또한, 초기 상태 설정 및 전원 전압의 노이즈를 제거하기 위해서 닫혀 있었던 제1 스위치(S1) 및 제2 스위치(S2) 가 제2 시점(T2)에 열릴 수 있다.

이어서, 제3 시점(T3)에 전송 게이트 신호(TG)가 온될 수 있다. 이에 따라서, 광전 소자(PD)에 있던 전하가 플로팅 확산 영역(FD)으로 전달될 수 있다. 제4 시점(T4)에 전송 게이트 신호(TG)는 오프될 수 있다.

제3 시점(T3)과 제4 시점(T4) 사이에 제2 전압(Vntg)은 브라이트 픽셀(P_bright)의 기생 커패시터에 의해서 전압 강하가 일어날 수 있다. 도 8에서는 제4 시점(T4)에 제2 전압(Vntg)의 전압 강하를 도시하였지만, 이에 제한되는 것은 아니다. 제2 전압(Vntg)의 전압 강하는 제3 시점(T3) 및 제4 시점 사이에 천천히 진행될 수 있다.

제2 전압(Vntg)의 전압 강하에 의해서 제1 보상부(1000)의 보상 출력 전압(Vsc_out)이 제2 전압(Vntg)의 변동에 반전되는 전압 즉, 제1 보상 전압(Vcomp1) 값을 가질 수 있다. 또한, 이에 따라서, 제1 바이어스 PMOS(MP1)의 게이트 전압인 Vbp에 제1 보상 전압(Vcomp1)값을 가질 수 있다.

이후에, 픽셀의 출력이 다 수행되면, 다시 픽셀의 리셋 게이트 신호(RG)가 제5 시점(T5) 온될 수 있다.

본 실시예에 따른 이미지 센서는 밝은 빛이 인가되는 픽셀과 같은 행의 다른 픽셀에 영향을 밴드 노이즈 현상을 차단할 수 있고, 이에 따라서 정확한 센싱 결과를 도출할 수 있다. 이에 따라서, 이미지 센서 전체의 동작 성능이 향상될 수 있다.

이하, 도 7, 도 9 내지 도 11을 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 9는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이고, 도 10은 도 9의 샘플링 회로를 세부적으로 설명하기 위한 등가 회로도이다. 도 11은 도 9의 샘플링 회로를 세부적으로 설명하기 위한 등가 회로도이다.

도 7 및 도 9를 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 제1 샘플링 회로(210)를 포함할 수 있다.

제1 샘플링 회로(210)는 바이어스 회로(200)의 제1 스위치(S1)와 제1 바이어스 PMOS(MP1) 사이에 위치할 수 있다. 제1 샘플링 회로(210)는 제1 스위치(S1)와 연계하여 제1 스위치(S1) 앞 단의 노이즈를 줄일 수 있다.

도 10을 참조하면, 제1 샘플링 회로(210)는 VA 전압과 연결된 제4 가변 커패시터(C4)를 포함할 수 있다. 제1 샘플링 회로(210)는 PMOS의 게이트 전압을 VDD 혹은 VSS로 매칭시켜 PSRR(Power Supply Rejection Ratio)특성을 조절 할 수 있다.

나아가, 제1 샘플링 회로(210)의 제4 가변 커패시터(C4)는 제1 보상부(1000)의 이득을 조절하는 데에도 사용될 수 있다.

즉, ΔVcomp1=ΔVntg × -C1/C2 × C3/(C3+C4)일 수 있다.

여기서, C3는 제3 커패시터(C3)의 커패시턴스이고, C4는 제4 가변 커패시터(C4)의 커패시턴스일 수 있다.

최종적으로, ΔVcomp= ΔVntg × -C1/C2 × C3/(C3+C4) × -gmp1/gmn1 × -gmn2/gmn3일 수 있다.

본 실시예에서, 제3 커패시터(C3)는 고정된 커패시턴스를 가지는 것으로 설명되었지만, 이에 제한되는 것은 아니다. 제3 커패시터(C3)는 가변 커패시터일 수 있고, 이러한 경우 C3는 조절가능한 파라미터가 될 수 있다.

이러한 실시예의 경우 C1, C2, C3 및 C4가 모두 조절 가능한 파라미터로서 보상 전압(Vcomp)의 스케일링이 더욱 용이할 수 있다. 또한, 반전 증폭기의 경우 노이즈가 증폭도에 비해 상대적으로 영향을 덜 가지는 출력을 가질 수 있어, C1 및 C2를 이용하여 최대한의 이득을 설정하고, 세부적인 스케일링을 노이즈의 영향을 상대적으로 많이 가지는 C3 및 C4를 통해서 조율할 수도 있다.

도 11을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 제2 샘플링 회로(211)를 포함할 수 있다.

제2 샘플링 회로(211)는 제1 서브 커패시터(C4_1), 제2 서브 커패시터(C4_2) 및 제3 서브 커패시터(C4_3)를 가질 수 있다. 도 11에서는 3개의 서브 커패시터를 도시하였지만, 본 실시예가 이에 제한되는 것은 아니다. 서브 커패시터의 개수는 2개 이하이거나, 4개 이상일 수도 있다.

제1 서브 커패시터(C4_1) 및 제2 서브 커패시터(C4_2)는 VDD 전압(VDD)에 연결되고, 제3 서브 커패시터(C4_3)는 접지될 수 있다. 제1 서브 커패시터(C4_1) 및 제2 서브 커패시터(C4_2)는 도 10의 제4 가변 커패시터(C4)와 같은 역할을 할 수 있다. 즉, VDD 전압(VDD)의 노이즈를 완화시킬 수 있다.

제3 서브 커패시터(C4_3)는 픽셀 어레이(10) 영역의 출력도 VDD 전압(VDD)에 의해서 노이즈를 가지고 있으므로 이러한 출력의 노이즈를 완화하기 위해서 접지될 수 있다. 도 11에서는 제2 샘플링 회로(211)가 2:1의 비율로 VDD 전압(VDD)과 접지 전압의 연결이 수행되었지만, 이는 하나의 예시에 불과하고, 상기 비율은 얼마든지 필요에 따라 달라질 수 있다.

이하, 도 12 및 도 13을 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 12는 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이고, 도 13은 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.

도 12를 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 다크 시그널 전압(Vp_dark) 및 브라이트 시그널 전압(Vp_bright) 대신 램프 전압(Vramp)을 보상할 수 있다.

제2 보상부(1001)는 보상 동작을 수행할 수 있다. 제2 보상부(1001)는 제2 전압(Vntg)과 비교해서 비반전된 보상 전압(Vcomp)을 램프 전압(Vramp)에 가산할 수 있다. 비교부(400)는 다크 시그널 전압(Vp_dark) 및 브라이트 시그널 전압(Vp_bright)과 램프 전압(Vramp)의 차이를 출력으로 도출하기 때문에 램프 전압(Vramp)을 보상하는 것만으로도 상술한 실시예의 밴드 노이즈의 방지를 도모할 수 있다.

구체적으로, 도 13을 참조하면, 제2 보상부(1001)는 반전 증폭기(120)를 통해서 제2 전압(Vntg)의 변동을 반전시켜 제1 바이어스 PMOS(MP1)의 게이트 전압으로 전달할 수 있다.

이 때, ΔVbp= ΔVntg×-A 일 수 있다.

여기서, Vbp는 제1 바이어스 PMOS(MP1)의 게이트 전압이고, -A는 반전 증폭기(120)의 이득일 수 있다.

제1 바이어스 PMOS(MP1)는 제2 PMOS(P2) 및 제1 전류 소스(Ia1)로 구성된 회로의 미러 회로일 수 있다. 제2 바이어스 PMOS(MP2)는 제1 PMOS(P1) 및 제2 전류 소스(Ia2)로 구성된 회로의 미러 회로로 연결되고, 제1 바이어스 PMOS(MP1)와 캐스코드(cascode) 형식으로 연결될 수 있다. 이를 통해서 제1 바이어스 PMOS(MP1) 및 제2 바이어스 PMOS(MP2)의 드레인 전류가 안정화될 수 있다.

제1 바이어스 PMOS(MP1)의 전류 변화는 ΔVbp×-gmp1일 수 있다. 이 때, gmp1은 제1 바이어스 PMOS(MP1)의 트랜스컨덕턴스이다. 제1 바이어스 PMOS(MP1)의 전류가 램프 저항(Rramp)에 흐르고, 이 때, 생성되는 전압 강하가 보상 전압(Vcomp)일 수 있다.

따라서, 보상 전압 ΔVcomp= ΔVntg×-A×-gmp1×Rramp일 수 있다.

여기서, Rramp는 램프 저항(Rramp)의 크기일 수 있다. 여기서, -gmp1를 가변으로 하면 보상 전압(Vcomp)을 더욱 용이하게 조절할 수 있다.

램프 전류(Iramp)에 의해서 램프 저항(Rramp)을 통해 생성되는 제1 램프 전압(Vramp1)과 보상 전압(Vcomp)이 합쳐져 램프 전압(Vramp)이 생성될 수 있다.

이하, 도 12 및 도 14를 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 14는 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.

도 12 및 도 14를 참조하면, 제3 보상부(1002)는 제2 전압(Vntg)과 비교해서 비반전된 보상 전압(Vcomp)을 램프 전압(Vramp)에 가산할 수 있다.

구체적으로, 도 14를 참조하면, 제3 보상부(1002)는 비반전 증폭기(130)를 통해서 제2 전압(Vntg)의 변동을 제1 바이어스 NMOS(MN1)의 게이트 전압으로 전달할 수 있다. 이 때, ΔVbn= ΔVntg×A 일 수 있다. 여기서, Vbn은 제1 바이어스 NMOS(MN1)의 게이트 전압이고, A는 비반전 증폭기(130)의 이득일 수 있다.

제1 바이어스 NMOS(MN1)는 제2 NMOS(N2) 및 제3 전류 소스(Ia3)로 구성된 회로의 미러 회로일 수 있다. 제1 바이어스 NMOS(MN1)는 제1 바이어스 PMOS(MP1)와 직렬로 연결될 수 있고, 제2 바이어스 PMOS(MP2)는 제1 바이어스 PMOS(MP1)의 미러 회로로 연결될 수 있다. 제2 바이어스 PMOS(MP2)의 게이트 전압은 제1 바이어스 NMOS(MN1) 및 제1 바이어스 PMOS(MP1)의 전류 전압 특성에 의해서 스케일링 될 수 있다. 즉, ΔVbp=ΔVbn×-gmn1/gmp1일 수 있다. 여기서, gmn1은 제1 바이어스 NMOS(MN1)의 트랜스컨덕턴스일 수 있다. gmn1 및 gmp1을 가변으로 하면 보상 전압(Vcomp)을 더욱 용이하게 조절할 수 있다.

제3 바이어스 PMOS(MP3)는 제4 PMOS(P4) 및 제4 전류 소스(Ia4)로 구성된 회로의 미러 회로로 연결되고, 제2 바이어스 PMOS(MP2)와 캐스코드식으로 연결될 수 있다. 이를 통해서 제2 바이어스 PMOS(MP2) 및 제3 바이어스 PMOS(MP3)의 드레인 전류가 안정화될 수 있다.

제2 바이어스 PMOS(MP2)의 전류 변화는 ΔVbp×-gmp2일 수 있다. 여기서, gmp2는 제2 바이어스 PMOS(MP2)의 트랜스컨덕턴스이다.. 제2 바이어스 PMOS(MP2)의 전류가 램프 저항(Rramp)에 흐르고, 이 때, 생성되는 전압 강하가 보상 전압(Vcomp)일 수 있다.

따라서, 보상 전압 ΔVcomp= ΔVntg×A×-gmn1/gmp1×-gmp2×Rramp일 수 있다.

이하, 도 12 및 도 15를 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 15는 도 12의 램프 전압 생성부와 보상부를 설명하기 위한 부분 등가 회로도이다.

도 12 및 도 15를 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서의 제4 보상부(1003)를 포함할 수 있다.

제4 보상부(1003)는 도 14의 제3 보상부(1002)의 비반전 증폭기(130) 대신에 제5 가변 커패시터(C5)를 포함할 수 있다.

제5 가변 커패시터(C5)는 신호를 증폭하지 않고, 바로 전달할 수 있다. 따라서, 제1 바이어스 NMOS(MN1)의 게이트 전압 ΔVbn= ΔVntg일 수 있다.

이에 따라서, 최종 ΔVcomp= ΔVntg×-gmn1/gmp1×-gmp2×Rramp일 수 있다.

이하, 도 16을 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 16은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.

도 16을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 제5 보상부(1004)를 포함할 수 있다.

제5 보상부(1004)는 제4 바이어스 PMOS(MP4)를 포함할 수 있다. 제4 바이어스 PMOS(MP4)는 제1 램프 전압(Vramp1)을 게이트 전압으로 받고, 제3 바이어스 PMOS(MP3)와 직렬로 연결될 수 있다. 제2 바이어스 PMOS(MP2)는 제1 바이어스 PMOS(MP1)의 미러 회로로 연결될 수 있다. 제2 바이어스 PMOS(MP2)의 게이트 전압은 제1 바이어스 NMOS(MN1) 및 제1 바이어스 PMOS(MP1)의 전류 전압 특성에 의해서 스케일링 될 수 있다.

이에 따라서, 제2 바이어스 PMOS(MP2) 및 제4 바이어스 PMOS(MP4)의 전압 전류 특성에 따라서, ΔVcomp= ΔVbp×-gmp2/gmp4일 수 있다.

따라서, ΔVbn= ΔVntg×A 및 ΔVbp=ΔVbn×-gmn1/gmp1을 고려하면, ΔVcomp= ΔVntg×A×-gmn1/gmp1×-gmp2/gmp4일 수 있다.

이하, 도 17을 참고하여, 본 발명의 몇몇 실시예에 따른 이미지 센서를 설명한다. 상술한 설명과 중복되는 설명은 생략하거나 간략히 한다.

도 17은 본 발명의 몇몇 실시예에 따른 이미지 센서의 구조를 설명하기 위한 부분 등가 회로도이다.

도 17을 참조하면, 본 발명의 몇몇 실시예에 따른 이미지 센서는 제6 보상부(1005)를 포함한다.

제6 보상부(1005)는 도 16의 비반전 증폭기(130) 대신에 제5 가변 커패시터(C5) 및 제6 가변 커패시터(C6)를 포함할 수 있다.

이에 따라서, 보상 전압(Vcomp)의 식은 다음과 같을 수 있다.

ΔVcomp= ΔVntg×C5/(C5+C6)×-gmn1/gmp1×-gmp2/gmp4

여기서, C5는 제5 가변 커패시터(C5)의 커패시턴스이고, C6는 제6 가변 커패시터(C6)의 커패시턴스이다.

본 발명의 몇몇 실시예에 따른 이미지 센서의 제6 보상부(1005)의 제6 가변 커패시터(C6)는 도 9 내지 도 11의 제1 샘플링 회로(210) 및 제2 샘플링 회로(211)와 동일한 역할을 할 수 있다. 따라서, 도 11의 제2 샘플링 회로(211)와 같이 복수의 커패시터가 배치되어 일부는 VDD 전압(VDD)과 연결되고, 일부는 접지될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

120: 반전 증폭기
130: 비반전 증폭기
200: 바이어스 회로
210, 211: 샘플링 회로
300: 램프 전압 생성부
400: 비교부
500: 카운터
1000, 1001, 1002, 1003, 1004, 1005: 보상부

Claims

제1 및 제2 픽셀을 포함하는 픽셀 어레이로서, 상기 제1 및 제2 픽셀은 동일한 전송 게이트 신호를 수신하여 각각 제1 및 제2 시그널 전압을 출력하는 픽셀 어레이;
제1 및 제2 전압을 공급받고, 상기 전송 게이트 신호를 생성하는 전송 게이트 드라이버로서, 상기 전송 게이트 신호의 최대 전압은 상기 제1 전압이고, 상기 전송 게이트 신호의 최소 전압은 상기 제2 전압인 전송 게이트 드라이버;
상기 제2 전압의 변화를 감지하고, 상기 제2 전압의 변화를 이용하여 보상 전압을 생성하여 보상 동작을 수행하는 보상부를 포함하고,
상기 전송 게이트 신호는 상기 각 픽셀의 전하 전송 트랜지스터에 인가되는 것이고,
상기 보상 동작은 상기 제1 전압 및 상기 제2 전압에 상기 보상 전압을 더하는 것인 이미지 센서.
제1 항에 있어서,
램프 전압을 생성하는 램프 전압 생성부를 더 포함하고,
상기 보상 동작은 상기 제1 및 제2 시그널 전압에 상기 램프 전압을 더하는 것을 포함하는 이미지 센서.
삭제
제2 항에 있어서,
상기 보상부는 상기 제2 전압의 변화를 반전시켜 상기 보상 전압을 생성하는 이미지 센서.
제2 항에 있어서,
상기 보상부는 상기 램프 전압에 각각 상기 보상 전압을 더하는 이미지 센서.
제5 항에 있어서,
상기 보상 전압 생성부는 상기 제2 전압의 변화를 비반전(noninverting)시켜 상기 보상 전압을 생성하는 이미지 센서.
제2 항에 있어서,
상기 제1 및 제2 시그널 전압과 상기 램프 전압을 각각 비교하여 제1 및 제2 비교 신호를 출력하는 비교부를 더 포함하는 이미지 센서.
제7 항에 있어서,
상기 제1 비교 신호는 상기 제1 시그널 전압과 상기 램프 전압의 크기 비교에 대응되는 디지털 값이고,
상기 제2 비교 신호는 상기 제2 시그널 전압과 상기 램프 전압의 크기 비교에 대응되는 디지털 값인 이미지 센서.
제8 항에 있어서,
상기 제1 및 제2 비교 신호를 각각 카운팅하여 제1 및 제2 디지털 코드를 출력하는 카운터를 더 포함하는 이미지 센서.
제9 항에 있어서,
상기 제1 및 제2 디지털 코드는 상기 제1 및 제2 픽셀에 인가되는 빛의 조도 정보를 포함하는 디지털 신호인 이미지 센서.
제9 항에 있어서,
상기 제1 디지털 코드는 상기 제1 픽셀이 최대 조도 단위를 가진 빛으로 포화된 것을 나타내고, 상기 제2 디지털 코드는 상기 제2 픽셀이 상기 최대 조도 단위보다 낮은 조도 단위를 가진 빛으로 포화되었음을 나타내는 이미지 센서.
같은 행에 위치한 제1 및 제2 픽셀을 포함하는 픽셀 어레이로서, 상기 제1 및 제2 픽셀은 각각 제1 및 제2 시그널 전압을 출력하는 픽셀 어레이;
상기 픽셀 어레이와 연결되어 상기 제1 및 제2 시그널 전압을 유도하는 바이어스 회로;
제1 및 제2 전압을 이용하여 전송 게이트 신호를 생성하고, 상기 전송 게이트 신호를 상기 제1 및 제2 픽셀에 공급하는 전송 게이트 드라이버로서, 상기 전송 게이트 신호의 최대 전압은 상기 제1 전압이고, 상기 전송 게이트 신호의 최소 전압은 상기 제2 전압인 전송 게이트 드라이버;
램프 전압을 생성하는 램프 전압 생성부;
상기 제2 전압의 변동에 따라 보상 전압을 생성하여 상기 제1 및 제2 시그날 전압 또는 상기 램프 전압에 상기 보상전압을 더하는 보상 동작을 수행하는 보상부; 및
상기 램프 전압과 상기 제1 시그널 전압을 이용하여 제1 디지털 코드를 생성하고, 상기 보상된 램프 전압과 상기 제2 시그널 전압을 이용하여 제2 디지털 코드 생성하는 출력부를 포함하고,
상기 전송 게이트 신호는 상기 각 픽셀의 전하 전송 트랜지스터에 인가되는 것인 이미지 센서.
제12 항에 있어서,
상기 보상부는 상기 바이어스 회로 또는 상기 램프 전압 생성부 중 어느 하나와 연결되는 이미지 센서.
제13 항에 있어서,
상기 보상부는 상기 바이어스 회로와 연결되고,
상기 보상 전압은 상기 제2 전압의 변동을 반전시켜 생성되는 이미지 센서.
제13 항에 있어서,
상기 보상부는 상기 램프 전압 생성부와 연결되고,
상기 보상 전압은 상기 제2 전압의 변동을 비반전시켜 생성되는 이미지 센서.
제15 항에 있어서,
상기 보상부와 상기 출력부 사이에서 위치하는 램프 버퍼를 더 포함하는 이미지 센서.
제13 항에 있어서,
상기 바이어스 회로는 샘플링 회로를 포함하는 이미지 센서.
제13 항에 있어서,
상기 출력부는 상기 제1 및 제2 시그널 전압과, 상기 램프 전압을 비교하여 각각 제1 및 제2 비교 신호를 출력하는 비교부와,
상기 제1 및 제2 비교 신호를 카운팅하는 카운터를 포함하는 이미지 센서.
입사광을 흡수하여 전하를 축적하는 광전 소자;
전송 게이트 신호에 의해서 상기 전하를 플로팅 확산 영역으로 전송하는 전송 트랜지스터;
상기 플로팅 확산 영역의 전압을 시그널 전압으로 출력하는 소스 팔로워;
상기 전송 게이트 신호를 상기 전송 트랜지스터에 인가하는 전송 게이트 드라이버;
램프 전압을 생성하는 램프 전압 생성부;
상기 전송 게이트 신호의 변동을 감지하여 보상 전압을 생성하고, 상기 시그날 전압 또는 상기 램프 전압에 상기 보상전압을 더하는 보상 동작을 수행하는 보상부; 및
상기 램프 전압을 상기 시그널 전압과 상기 보상 전압의 합과 비교하거나 상기 시그널 전압을 상기 램프 전압과 상기 보상 전압의 합과 비교하여, 디지털 코드를 출력하는 출력부를 포함하는 이미지 센서.
제19 항에 있어서,
상기 보상부는 상기 전송 게이트 신호의 변화를 스케일링하여 상기 보상 전압을 생성하는, 이미지 센서.