KR102178825B1 - 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서 - Google Patents

픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서 Download PDF

Info

Publication number
KR102178825B1
KR102178825B1 KR1020130139319A KR20130139319A KR102178825B1 KR 102178825 B1 KR102178825 B1 KR 102178825B1 KR 1020130139319 A KR1020130139319 A KR 1020130139319A KR 20130139319 A KR20130139319 A KR 20130139319A KR 102178825 B1 KR102178825 B1 KR 102178825B1
Authority
KR
South Korea
Prior art keywords
signal
pixel
double sampling
signal line
correlated double
Prior art date
Application number
KR1020130139319A
Other languages
English (en)
Other versions
KR20150056371A (ko
Inventor
김윤홍
공민진
김태찬
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020130139319A priority Critical patent/KR102178825B1/ko
Priority to US14/536,968 priority patent/US9769408B2/en
Publication of KR20150056371A publication Critical patent/KR20150056371A/ko
Application granted granted Critical
Publication of KR102178825B1 publication Critical patent/KR102178825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서에 관하여 개시한다. 픽셀 출력 레벨 제어 장치는 적어도 하나 이상의 픽셀 센서의 출력 노드에 접속된 컬럼 신호 라인, 상기 컬럼 신호 라인과 접지 단자 사이에 접속되는 부하 회로 및, 상기 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 보정 목표치에 기초하여 조절하는 레벨 조절 회로를 포함한다.

Description

픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서{Apparatus for controlling pixel output level and image sensor adopting the same}
본 발명의 기술적 사상은 이미지 센서에 관한 것으로서, 자세하게는 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 이미지 신호를 전기적인 이미지 신호로 변환하는 장치이다. 이미지 센서는 상관 이중 샘플링(Correlated Double Sampling) 회로를 이용하여 전기적인 이미지 신호로부터 이미지 데이터를 생성한다. 이와 같은 이미지 센서의 성능 향상을 위하여 노이즈 특성 및 상관 이중 샘플링 회로의 다이나믹 레인지 특성을 개선시키기 위한 연구가 필요하게 되었다.
본 발명의 목적은 픽셀 어레이의 컬럼 신호 라인에서의 오프셋 보정 또는 상관 이중 샘플링 회로의 다이나믹 레인지 특성을 개선하기 위한 픽셀 출력 레벨 제어 장치를 제공하는데 있다.
본 발명의 다른 목적은 픽셀 어레이의 컬럼 신호 라인에서의 오프셋 보정 또는 상관 이중 샘플링 회로의 다이나믹 레인지 특성을 개선하기 위한 이미지 센서를 제공하는데 있다.
본 발명의 기술적 사상의 일면에 따른 픽셀 출력 레벨 제어 장치는 적어도 하나 이상의 픽셀 센서의 출력 노드에 접속된 컬럼 신호 라인, 상기 컬럼 신호 라인과 접지 단자 사이에 접속되는 부하 회로 및, 상기 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 보정 목표치에 기초하여 조절하는 레벨 조절 회로를 포함한다.
본 발명의 일실시 예에 따르면, 상기 보정 목표치는 상기 컬럼 신호 라인에서의 오프셋을 보정하기 위한 보정 목표치 또는 상관 이중 샘플링 결정 지연을 보정하기 위한 보정 목표치를 포함할 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 상관 이중 샘플링 동작 구간에서 상기 픽셀 신호의 전압 레벨을 조절할 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 상기 보정 목표치에 기초한 바이어스 전압에 상응하는 전류를 생성시키는 전류원 및, 스위칭 제어신호에 기초하여 초기 설정된 구간 동안에 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 스위칭 수단을 포함할 수 있다.
본 발명의 일실시 예에 따르면, 상기 스위칭 수단은 트랜지스터를 포함하고, 상기 트랜지스터의 제1단자는 상기 전류원의 출력 단자에 접속되고 상기 트랜지스터의 제2단자는 상기 칼럼 신호 라인에 접속되고 상기 트랜지스터의 게이트 단자에는 상기 스위칭 제어신호가 인가되며, 상기 스위칭 제어신호에 기초하여 상기 상관 이중 샘플링 동작 구간에서 상기 트랜지스터가 턴온될 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 상관 이중 샘플링 처리에 이용되는 램프 신호의 최대 전압 레벨과 최소 전압 레벨 범위 내에서 상기 픽셀 신호의 전압 레벨을 조절할 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 적어도 하나의 페이즈 구간에서 상기 픽셀 신호의 전압 레벨을 조절할 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 테스트 패턴의 광 신호 입력에 따라서 상기 픽셀 센서에서 생성된 디지털 픽셀 데이터에 기초하여 상기 보정 목표치를 결정할 수 있다.
본 발명의 일실시 예에 따르면, 상기 보정 목표치는 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간에 적용할 수 있다.
본 발명의 일실시 예에 따르면, 상기 부하 회로는 부하 바이어스 전압에 상응하는 전류를 생성시키는 액티브 부하를 포함할 수 있다.
본 발명의 일실시 예에 따르면, 상기 픽셀 센서는 광 감지 소자 및 복수의 트랜지스터들을 포함하고, 상기 복수의 트랜지스터들 중의 적어도 하나는 리셋 페이즈 구간 및 신호 페이즈 구간에서 픽셀 신호를 상기 컬럼 신호 라인으로 전달하기 위한 소스 팔로워 증폭기용 트랜지스터가 될 수 있다.
본 발명의 기술적 사상의 다른 면에 따른 이미지 센서는 광 신호를 전기적인 픽셀 신호로 변환하여 컬럼 신호 라인으로 출력하는 픽셀 어레이, 상기 컬럼 신호 라인과 접지 단자 사이에 접속되는 부하 회로, 상기 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 보정 목표치에 기초하여 조절하는 레벨 조절 회로, 상기 컬럼 신호 라인에서의 레벨 조절된 픽셀 신호와 램프 신호의 레벨 비교에 기초하여 상관 이중 샘플링 처리를 수행하는 상관 이중 샘플링 회로 및, 상기 상관 이중 샘플링 처리 결과에 기초하여 상기 픽셀 신호를 디지털 픽셀 데이터로 변환시키는 아날로그/디지털 변환 회로를 포함한다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 상기 보정 목표치에 기초한 바이어스 전압에 상응하는 전류를 생성시키는 전류원 및, 스위칭 제어신호에 기초하여 초기 설정된 구간 동안에 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 스위칭 수단을 포함할 수 있다.
본 발명의 일실시 예에 따르면, 상기 레벨 조절 회로는 테스트 패턴의 광 신호가 입력되는 조건에서 상기 아날로그/디지털 변환 회로에서 생성되는 디지털 픽셀 데이터에 기초하여 바이어스 전압을 생성하는 바이어스 전압 생성부, 상기 바이어스 전압에 상응하는 전류를 생성시키는 전류원 및, 상관 이중 샘플링 동작이 수행되는 구간에서 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 스위칭 수단을 포함할 수 있다.
본 발명의 일실시 예에 따르면, 상기 스위칭 수단은 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간 동안에 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급할 수 있다.
본 발명에 의하면 이미지 센서의 상관 이중 샘플링 처리 과정의 비교기 결정 지연을 픽셀 신호의 출력 레벨 제어를 통하여 보상함으로써, 상관 이중 샘플링 회로의 다이나믹 레인지 특성을 개선할 수 있는 효과가 발생된다. 이에 따라서, 픽셀 어레이의 하나의 로우(row)에서의 상관 이중 샘플링 처리에 따른 픽셀 데이터를 생성시키는데 필요한 시간을 단축시킬 수 있는 효과가 발생된다.
그리고, 본 발명에 의하면 픽셀 어레이의 컬럼 신호 라인별로 발생되는 오프셋을 픽셀 신호의 출력 레벨 제어를 통하여 보상함으로써, 이미지 센서의 신호 재현 특성을 향상시킬 수 있는 효과가 발생된다.
도 1은 본 발명의 일 실시 예에 따른 이미지 센서의 개략적인 구성도이다.
도 2는 본 발명의 다른 실시 예에 따른 이미지 센서의 개략적인 구성도이다.
도 3a는 도 1 및 도 2에 도시된 픽셀 센서의 일 예를 나타내는 회로도이다.
도 3b는 도 1 및 도 2에 도시된 픽셀 센서의 다른 예를 나타내는 회로도이다.
도 3c는 도 1 및 도 2에 도시된 픽셀 센서의 또 다른 예를 나타내는 회로 구성도이다.
도 4는 도 1 및 2에 도시된 부하 회로의 일 예를 나타내는 회로 구성도이다.
도 5는 도 1 및 2에 도시된 상관 이중 샘플링 회로를 예시적으로 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 이미지 센서에서 픽셀 출력 레벨 제어를 수행하지 않은 경우의 주요 신호들의 파형을 나타내는 도면이다.
도 7은 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 일 예를 설명하기 위한 상관 이중 샘플링 회로의 주요 신호들의 파형을 나타내는 도면이다.
도 8은 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 다른 예를 설명하기 위한 상관 이중 샘플링 회로의 주요 신호들의 파형을 나타내는 도면이다.
도 9는 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 장치의 회로 구성도이다.
도 10은 도 9에 도시된 레벨 조절 회로(300-i)의 일 예를 보여주는 도면이다.
도 11은 도 9에 도시된 레벨 조절 회로(300-i)의 다른 예를 보여주는 도면이다.
도 12는 본 발명의 기술적 사상에 따른 이미지 센서의 세부적인 구성의 일 예를 나타내는 도면이다.
도 13은 본 발명의 기술적 사상에 따른 이미지 센서의 세부적인 구성의 다른 예를 나타내는 도면이다.
도 14는 본 발명의 실시 예에 따른 이미지 센서에서 주요 신호들의 파형을 나타내는 도면이다.
도 15는 본 발명의 다른 예에 따른 이미지 센서에서 주요 신호들의 파형을 나타내는 도면이다.
도 16은 본 발명의 실시 예에 따른 이미지 센서를 이용하는 촬영 장치를 나타내는 블록도이다.
도 17은 본 발명의 실시 예에 따른 픽셀 출력 레벨 제어를 위한 바이어스 전압을 설정하는 방법의 흐름도이다.
도 18은 본 발명의 실시 예에 따른 픽셀 출력 레벨 제어 방법의 흐름도이다.
도 19는 도 16의 촬영 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 20은 도 16의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시 예에 따른 이미지 센서의 개략적인 구성도이다.
도 1에 도시된 바와 같이, 이미지 센서(1000A)는 픽셀 어레이(100), 부하 회로 블록(200), 레벨 조절 회로 블록(300A), 상관 이중 샘플링 회로 블록(400) 및 아날로그/디지털 변환 회로 블록(500)을 포함한다.
픽셀 어레이(100)는 다수의 픽셀 센서(110)들을 포함하고, 매트릭스 형태로 다수의 컬럼 신호 라인들(CL(1) ~ CL(n); n은 2 이상의 자연수) 각각에 다수의 픽셀 센서(110)들이 접속되는 구조를 갖는다. 이에 따라서, 컬럼 신호 라인들(CL(1) ~ CL(n)) 각각에는 픽셀 어레이(100)에서의 컬럼 방향으로 배열된 다수의 픽셀 센서(110)들이 접속된다.
다수의 픽셀 센서(110)들 각각은 수신되는 광 신호를 전기적인 픽셀 신호로 변환하여 컬럼 신호 라인으로 출력하는 동작을 수행한다. 예로서, 픽셀 센서(110)는 광 감지 소자 및 복수의 트랜지스터들을 포함하고, 복수의 트랜지스터들 중의 적어도 하나는 리셋 페이즈(reset phase) 구간 및 신호 페이즈(signal phase) 구간에서 픽셀 신호를 컬럼 신호 라인으로 전달하기 위한 소스 팔로워 증폭기용 트랜지스터로 설계할 수 있다. 여기에서, 리셋 페이즈 구간 및 신호 페이즈 구간은 아래에서 설명될 픽셀 신호에 대한 상관 이중 샘플링 처리를 위하여 설정된 구간이다.
다수의 픽셀 센서(110)들은 다수의 컬러 픽셀 센서들, 예컨대 적어도 하나의 레드 픽셀 센서(red pixel sensor), 적어도 하나의 그린 픽셀 센서(green pixel sensor) 및 적어도 하나의 블루 픽셀 센서(blue pixel sensor)를 포함할 수 있다.
이미지 센서(1000A)가 3차원 이미지 센서로 구현될 경우에 다수의 픽셀 센서(110)들은 컬러 픽셀 센서들 이외에 적어도 하나의 깊이(depth) 픽셀 센서를 더 포함할 수 있다. 깊이 픽셀 센서는 적외선 영역의 파장들에 상응하는 광 전하를 생성할 수 있다.
부하 회로 블록(200)은 다수의 부하 회로들(L1 ~ Ln; 200-1 ~ 200-n)을 포함하고, 컬럼 신호 라인 별로 단일의 공통된 부하 회로를 구비한다. 즉, 컬럼 신호 라인 별로 컬럼 신호 라인과 접지 단자 사이에 하나의 부하 회로가 접속될 수 있다.
예로서, 다수의 부하 회로들(L1 ~ Ln; 200-1 ~ 200-n) 각각은 액티브 부하(active load) 회로로 구현할 수 있다. 이에 따라서, 부하 회로는 부하 바이어스 전압에 상응하는 전류가 흐르는 전류원으로 등가적으로 표시할 수 있다.
레벨 조절 회로 블록(300A)은 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n)을 포함하고, 컬럼 신호 라인 별로 하나의 레벨 조절 회로가 접속된다. 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n) 각각은 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 초기 설정된 보정 목표치에 기초하여 제어할 수 있다. 예로서, 보정 목표치는 상관 이중 샘플링 회로의 비교기 출력 신호를 생성시키기 위한 결정 지연량에 기초하여 결정될 수 있다. 결정 지연량은 도 6에 도시된 ΔTo에 해당된다.
예로서, 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n) 각각은 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 상관 이중 샘플링 동작 구간에서 조절할 수 있다. 예로서, 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n) 각각은 상관 이중 샘플링 회로의 결정 지연을 보정하기 위하여 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 상관 이중 샘플링 동작 구간에서 초기 설정된 전압만큼 증가시킬 수 있다.
이와 같은 초기 설정된 보정 목표치에 상응하는 픽셀 신호의 출력 전압 레벨 조절을 통하여 상관 이중 샘플링 회로의 다이나믹 레인지 특성을 개선시킬 수 있게 된다. 이에 대해서는 아래에서 상세히 설명될 것이다.
상관 이중 샘플링 회로 블록(400)은 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n)을 포함하고, 컬럼 신호 라인 별로 하나의 상관 이중 샘플링 회로가 접속된다. 예로서, 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n) 각각은 램프 신호(RMP)와 컬럼 신호 라인으로부터 입력되는 픽셀 신호의 레벨 비교에 기초하여 상관 이중 샘플링 처리를 수행한다. 예로서, 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n) 각각은 비교기 회로로 구현될 수 있다. 세부적으로, 리셋 페이즈 구간 및 신호 페이즈 구간에서 픽셀 신호를 비교기 회로의 제1입력 단자에 인가하고, 램프 신호(RMP)를 비교기 회로의 제2입력 단자에 인가하면, 비교기 회로는 리셋 페이즈 구간 및 신호 페이즈 구간 각각에서의 비교 결과를 나타내는 비교기 출력 신호를 출력한다.
상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n)에서는 램프 신호(RMP)와 픽셀 신호의 비교 결정 처리 과정에서의 지연이 발생될 수 있다. 이와 같은 지연은 레벨 조절 회로 블록(300A)에서의 픽셀 출력 신호에 대한 레벨 제어를 통하여 상쇄될 수 있다. 이에 대해서는 아래에서 상세히 설명될 것이다.
아날로그/디지털 변환 회로 블록(500)은 다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n)을 포함하고, 다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n) 각각은 해당 컬럼 신호 라인에 접속된 상관 이중 샘플링 회로의 비교기 출력 신호를 입력받는다.
다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n) 각각은 리셋 페이즈 구간에서의 램프 신호(RMP)의 하강이 시작되는 시점부터 비교기 출력 신호의 펄스가 발생되는 시점까지의 제1구간 폭을 나타내는 제1코드 값과 신호 페이즈 구간에서의 램프 신호(RMP)의 하강이 시작되는 시점부터 비교기 출력 신호의 펄스가 발생되는 시점까지의 제2구간 폭을 나타내는 제2코드 값을 산출하고, 제2코드 값과 제1코드 값의 차를 연산하여 해당 픽셀에 대한 디지털 픽셀 데이터를 생성한다. 예로서, 카운터를 이용하여 제1구간 폭과 제2구간 폭에 상응하는 제1코드 값 및 제2코드 값을 얻을 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 이미지 센서의 개략적인 구성도이다.
도 2에 도시된 바와 같이, 이미지 센서(1000B)는 픽셀 어레이(100), 부하 회로 블록(200), 레벨 조절 회로 블록(300B), 상관 이중 샘플링 회로 블록(400) 및 아날로그/디지털 변환 회로 블록(500)을 포함한다.
픽셀 어레이(100), 부하 회로 블록(200), 상관 이중 샘플링 회로 블록(400) 및 아날로그/디지털 변환 회로 블록(500)에 대해서는 도 1에서 설명하였으므로, 중복적인 설명은 피하기로 한다.
도 2에 도시된 이미지 센서(1000B)는 도 1에 도시된 이미지 센서(1000A)에 비하여 레벨 조절 회로 블록(300B)의 구성이 다르다. 도 1에 도시된 레벨 조절 회로 블록(300A)은 초기 설정된 보정 목표치에 기초하여 픽셀 신호의 전압을 조절한다. 이에 비하여, 도 2에 도시된 레벨 조절 회로 블록(300B)은 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)에서 생성되는 디지털 픽셀 데이터에 기초하여 픽셀 신호의 전압을 조절한다.
그러면, 레벨 조절 회로 블록(300B)에 대하여 설명하기로 한다.
레벨 조절 회로 블록(300B)은 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n)을 포함하고, 컬럼 신호 라인 별로 하나의 레벨 조절 회로가 접속된다. 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n) 각각은 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 제어한다. 예로서, 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n) 각각은 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터에 기초하여 보정 목표치를 결정할 수 있다. 예로서, 이미지 센서(1000B)가 초기화될 때 테스트 패턴의 광 신호가 입력되는 조건이 발생될 수 있다. 예로서, 테스트 패턴의 광 신호는 이미지 센서(1000B)의 셔터가 닫힌 상태에서 픽셀 어레이(100)에서 감지되는 패턴의 광 신호가 포함될 수 있다. 즉, 테스트 패턴의 광 신호는 빛이 차단된 다크 패턴(dark pattern)의 광 신호가 될 수 있다.
예로서, 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터와 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터의 차에 기초하여 보정 목표치를 결정할 수 있다. 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터는 초기 값으로 설정될 수 있다. 예로서, 테스트 패턴이 다크 패턴인 경우에 목표 디지털 픽셀 데이터는 '0'으로 설정될 수 있다.
레벨 조절 회로 블록(300B)은 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터에 기초하여 결정된 보정 목표치를 적용하여 정상적인 모드(normal mode)에서 칼럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 조절한다. 예로서, 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간 동안에 보정 목표치에 상응하는 픽셀 신호의 출력 전압 레벨 조절을 수행한다.
이와 같은 보정 목표치에 상응하는 픽셀 신호의 출력 전압 레벨 조절을 통하여 컬럼 신호 라인 별로 발생된 오프셋을 보정할 수 있게 된다.
도 3a ~ 도 3c는 도 1 및 2에 도시된 픽셀 어레이(100)를 구성하는 픽셀 센서(110)의 다양한 실시 예를 나타내는 회로도이다.
도 3a에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 픽셀 센서(110A)는 하나의 광전 변환 소자(PD)와 4개의 트랜지스터들(M1 ~ M4)로 구현될 수 있다.
광전 변환 소자(PD)는 광 감지 소자로서 포토다이오드(photo diode), 포토트랜지스터(photo transistor), 포토게이트(photo gate) 또는 핀드 포토다이오드(pinned photo diode) 등으로 구현될 수 있다.
광전 변환 소자(PD)는 플로팅 확산 노드 FD와 접지 단자 사이에 접속되어 입사되는 광 신호에 상응하는 전하를 발생시킨다.
트랜지스터 M2는 전원 전압 VDD 단자와 플로팅 확산 노드 FD 사이에 접속되어, 구동 신호 RG에 응답하여 플로팅 확산 노드 FD에 저장된 전하를 배출하는 역할을 한다.
트랜지스터 M1은 광전 변환 소자(PD)의 출력 단자와 플로팅 확산 노드 FD 사이에 접속되어, 구동 신호 TG에 응답하여 광전 변환 소자(PD)에서 생성된 광 전하를 플로팅 확산 노드 FD로 전송하는 역할을 한다.
트랜지스터 M3은 소스 팔로워(source follower) 증폭기로서 동작하며, 플로팅 확산 노드 FD에 충전된 전하들에 응답하여 버퍼링 동작을 수행할 수 있다.
트랜지스터 M4의 드레인 단자는 트랜지스터 M3의 소스 단자에 접속되고, 트랜지스터 M4의 소스 단자는 컬럼 신호 라인(CL(i))의 노드 P에 접속되어 된다. 그리고, 트랜지스터 M4의 게이트 단자에는 구동 신호 SL이 인가된다. 여기에서 노드 P는 픽셀 센서의 출력 노드를 나타낸다.
이에 따라서, 트랜지스터 M4는 구동 신호 SL에 응답하여 트랜지스터 M3에서 출력된 픽셀 신호(PIX_OUT)를 컬럼 신호 라인(CL(i))으로 전달할 수 있다.
다음으로, 도 3b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 픽셀 센서(110B)는 하나의 광전 변환 소자(PD)와 3개의 트랜지스터들(M2 ~ M4)로 구현될 수 있다.
도 3a 및 도 3b를 참조하면, 도 3b에 도시된 픽셀 센서(110B)는 도 3a에 도시된 픽셀 센서(110A)에 비하여 전송 트랜지스터 역할을 하는 트랜지스터 M1이 삭제되는 구조를 갖는다.
다음으로, 도 3c에 도시된 바와 같이, 본 발명의 또 다른 실시 예에 따른 픽셀 센서(110C)는 하나의 광전 변환 소자(PD)와 5개의 트랜지스터들(M1 ~ M5)로 구현될 수 있다.
도 3c를 참조하면, 도 3a에 도시된 픽셀 센서(110A)에 비하여 트랜지스터 M5가 추가되는 구조를 갖는다. 세부적으로, 전송 트랜지스터 역할을 하는 트랜지스터 M1의 동작을 제어하기 위한 구동 신호 TG는 구동 신호 SL에 응답하여 온/오프되는 트랜지스터 M5를 통하여 트랜지스터 M1의 게이트로 공급된다.
도 3a ~ 도 3c를 참조하면, 픽셀 센서들(110A ~ 110C)은 각각 소스 팔로워(source follower) 증폭기로서 동작하는 트랜지스터 M3을 통하여 픽셀 신호(PIX_OUT)를 컬럼 신호 라인(CL(i))으로 전달한다.
도 4는 도 1 및 2에 도시된 부하 회로(200-i)의 일 예를 나타내는 회로 구성도이다.
도 4를 참조하면, 부하 회로(200-i)는 트랜지스터 M6으로 구현할 수 있다. 예로서, 트랜지스터 M6은 NMOS 트랜지스터로 구현할 수 있다. 구체적으로, 트랜지스터 M6의 드레인 단자는 노드 P에 접속되고, 트랜지스터 M6의 소스 단자는 접지 단자에 접속되고, 트랜지스터 M6의 게이트 단자에는 부하 바이어스(load bias) 전압(또는 전류)이 인가된다. 부하 바이어스 전압(또는 전류)에 따라서 트랜지스터 M6의 드레인-소스 전류는 변화하게 된다.
즉, 부하 바이어스 전압(또는 전류)에 따라서 트랜지스터 M6에 의하여 노드 P와 접지 사이의 부하 값은 변화하게 된다. 이에 따라서, 트랜지스터 M6은 액티브 부하로서 동작하게 된다. 참고적으로, 부하 회로(200-i)는 부하 바이어스 전압(또는 전류)에 상응하는 트랜지스터 M6의 드레인-소스 전류를 나타내는 전류원으로 표시할 수 있다.
도 5는 도 1 및 2에 도시된 상관 이중 샘플링 회로(400-i)를 예시적으로 나타내는 도면이다.
도 5를 참조하면, 상관 이중 샘플링 회로(400-i)는 비교기 회로로 구현될 수 있다. 상관 이중 샘플링 회로(400-i)는 비교기(410)와 주변 회로(420)를 포함한다.
주변 회로(420)는 한 쌍의 커패시터들(C1, C2)과 한 쌍의 스위치들(SW1, SW2)을 포함한다.
커패시터 C1은 픽셀 신호(PIX_OUT)가 입력되는 노드 P와 비교기(410)의 제1입력 단자(INN) 사이에 접속되고, 커패시터 C2는 램프 신호(RMP)가 입력되는 노드 R과 비교기(410)의 제2입력 단자(INP) 사이에 접속된다.
스위치 SW1은 비교기(410)의 제1입력 단자(INN)와 제1출력 단자(OT1) 사이에 접속되고, 스위치 SW2는 비교기(410)의 제2입력 단자(INP)와 제2출력 단자(OT2) 사이에 접속된다. 예로서, 제1출력 단자(OT1)로 비교기(410)의 출력 신호(COMP_OUT)를 출력할 수 있다. 예로서, 스위치 SW1 및 SW2는 각각 스위칭 제어신호(S1)에 의하여 동시에 턴 온/오프 될 수 있다. 스위칭 제어신호(S1)는 아래에서 설명할 이미지 센서의 타이밍 컨트롤러에서 생성될 수 있다.
참고적으로, 도 1 및 도 2의 이미지 센서(1000A, 1000B)에서 각각 레벨 조절 회로 블록(300A, 300B)에 의한 픽셀 출력 레벨 제어를 수행하지 않는다고 가정할 때의 상관 이중 샘플링 회로(400-i)에 나타내는 주요 신호들의 파형을 도 6에 도시하였다.
도 6은 본 발명의 실시 예에 따른 이미지 센서에서 픽셀 출력 레벨 제어를 수행하지 않은 경우의 주요 신호들의 파형을 나타내는 도면이다.
도 6을 참조하면, 상관 이중 샘플링 회로(400-i)에서의 비교 결정 지연에 의하여 오류가 발생되는 것을 보여준다. 즉, 상관 이중 샘플링 구간 중의 신호 페이즈(signal phase) 구간에서 상관 이중 샘플링 회로(400-i)의 비교 결정 지연(ΔTo)에 따라서 비교기 출력 신호(COMP_OUT)의 왜곡이 발생된다. 이와 같은 비교기 출력 신호(COMP_OUT)의 왜곡에 의하여 상관 이중 샘플링 처리를 이용한 디지털 픽셀 신호 생성 시에 오류가 발생될 수 있다.
위에서 언급한 바와 같은 상관 이중 샘플링 회로(400-i)의 비교 결정 지연에 의하여 이미지 센서에서의 1H 시간을 줄이는데 한계가 있는 단점이 있었다. 여기에서, 1H 시간은 픽셀 어레이(100)에서의 하나의 로우(row)에 속하는 픽셀 센서들에서 각각 출력되는 픽셀 신호(PIX_OUT)에 대한 상관 이중 샘플링 처리에 따른 디지털 픽셀 데이터를 생성시키는데 필요한 시간을 나타낸다.
도 7은 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 일 예를 설명하기 위한 상관 이중 샘플링 회로의 주요 신호들의 파형을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 일 예는 상관 이중 샘플링 회로의 비교 결정 지연에 따른 오류를 방지하기 위하여 램프 신호(RMP)와 픽셀 신호(PIX_OUT)의 교차점을 높은 전압 방향으로 쉬프트(shift)시킨다.
예로서, 상관 이중 샘플링 동작 구간에서 픽셀 신호(PIX_OUT)의 전압 레벨을 초기 설정된 전압만큼 증가시키는 방식으로 램프 신호(RMP)와 픽셀 신호(PIX_OUT)의 교차점을 높은 전압 방향으로 쉬프트(shift)시킬 수 있다.
도 7에 도시된 바와 같이, 램프 신호(RMP)와 픽셀 신호(PIX_OUT)의 교차점을 높은 전압 방향으로 쉬프트시키면, 신호 페이즈(signal phase) 구간에서의 비교기 출력 신호(COMP_OUT)의 왜곡이 보상되어 상관 이중 샘플링 회로의 비교 결정 지연이 감소되는 것처럼 보인다.
도 8은 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 다른 예를 설명하기 위한 상관 이중 샘플링 회로의 주요 신호들의 파형을 나타내는 도면이다.
도 8을 참조하면, 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 방식의 다른 예는 컬럼 신호 라인 별로 발생되는 오프셋 전압을 보정하기 위하여 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터에 기초하여 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간 동안에 픽셀 신호(PIX_OUT)의 전압 레벨을 조절한다. 도 8에서는 상관 이중 샘플링 동작 구간 중의 신호 페이즈 구간에서 픽셀 신호(PIX_OUT)의 전압 레벨을 조절하는 예를 나타내었다. 다른 예로서, 상관 이중 샘플링 동작 구간 중의 리셋 페이즈 구간에서 픽셀 신호(PIX_OUT)의 전압 레벨을 조절할 수도 있다.
도 9는 본 발명의 기술적 사상에 따른 픽셀 출력 레벨 제어 장치의 회로 구성도이다.
도 9에 도시된 바와 같이, 픽셀 출력 레벨 제어 장치(2000)는 픽셀 센서(110)의 출력 노드에 접속된 컬럼 신호 라인(CL(i)), 부하 회로(200-i) 및 레벨 조절 회로(300-i)를 포함한다.
도 9를 참조하면, 회로 해석을 위하여 도 3a ~ 도 3c에 도시된 픽셀 센서 회로에서 플로팅 확산 노드 FD의 픽셀 신호(PIX_IN)를 컬럼 신호 라인(CL(i))의 노드 P로 전달하는 소스 팔로워(SF) 증폭기용 트랜지스터 M3만으로 픽셀 센서(110)를 등가적으로 표시하였다. 컬럼 신호 라인(CL(i))에서 감지되는 픽셀 신호(PIX_OUT)는 상관 이중 샘플링 회로의 입력 신호(CDS_IN)가 된다.
참고적으로, 도 3a ~ 도 3c에 도시된 픽셀 센서 회로에서 트랜지스터 M4는 스위칭 동작을 수행하는 트랜지스터에 해당된다. 이에 따라서, 트랜지스터 M4가 턴온(turn on)되는 경우에는 회로가 단락되는 것으로 해석하여 도 9에서 생략하였다.
그리고, 부하 회로(200-i)는 전류 Ia가 흐르는 전류원(210)으로 등가적으로 표시하였다.
레벨 조절 회로(300-i)는 전류 Ib가 흐르는 전류원(310)과 스위칭 수단(320)으로 등가적으로 표시하였다.
도 9의 회로에서 스위칭 수단(320)이 턴 오프(turn off)된 경우에 전류 Ia는 수학식 1과 같이 표현된다.
Figure 112013104345768-pat00001
위에서, ㅅn은 실리콘 모빌리티(mobility) 상수를 나타내고, Cox는 옥사이드 커패시턴스(oxide capacitance)를 나타내고, WSF는 채널 폭이고, LSF는 채널 길이를 나타내고, Vth는 트랜지스터 M3의 임계전압을 나타낸다. 그리고, VPIX_OUT는 스위칭 수단(320)이 턴 오프(turn off)된 경우의 CDS(Correlated double sampling) 입력 전압이다.
수학식 1을 정리하면 수학식 2와 같이 표현된다.
Figure 112013104345768-pat00002
다음으로, 도 9의 회로에서 스위칭 수단(320)이 턴 온(turn on)된 경우에 전류 (Ia-Ib)는 수학식 3과 같이 표현된다.
Figure 112013104345768-pat00003
위에서, VPIX_OUT'는 스위칭 수단(320)이 턴 온(turn on)된 경우의 CDS 입력 전압이다.
수학식 3을 정리하면 수학식 4와 같이 표현된다.
Figure 112013104345768-pat00004
이에 따라서, VPIX_OUT'와 VPIX_OUT의 차 전압 ΔVPIX_OUT는 수학식 5와 같이 표현된다.
Figure 112013104345768-pat00005
수학식 5에 따르면 전류 Ib에 의하여 픽셀 전압의 조절 레벨인 ΔVPIX_OUT을 조정할 수 있다는 사실을 알 수 있다.
도 10은 도 9에 도시된 레벨 조절 회로(300-i)의 일 예를 보여주는 도면이다.
도 10을 참조하면, 픽셀 출력 레벨 제어 장치(2000A)는 픽셀 센서(110)의 출력 노드에 접속된 컬럼 신호 라인(CL(i)), 부하 회로(200-i) 및 레벨 조절 회로(300A-i)를 포함한다. 그리고, 레벨 조절 회로(300A-i)는 복수의 트랜지스터들(M7, M8)을 포함한다. 예로서, 트랜지스터 M7 및 M8은 PMOS 트랜지스터로 구현할 수 있다.
도 10에 도시된 바와 같이, 트랜지스터 M7의 소스 단자는 전원 단자에 접속되고 드레인 단자는 노드 N1에 접속되고 게이트 단자에는 바이어스 전압 Vb가 인가된다. 그리고, 트랜지스터 M8의 소스 단자는 노드 N1에 접속되고 드레인 단자는 노드 P에 접속되고 게이트 단자에는 스위칭 제어신호(DC_SL)가 인가된다.
트랜지스터 M7의 게이트 단자에 인가되는 바이어스 전압 Vb에 따라서 소스-드레인 전류(Ib)가 변화된다. 이에 따라서, 바이어스 전압 Vb를 조절하여 픽셀 전압의 조절 레벨인 ΔVPIX_OUT을 변경할 수 있게 된다.
그리고, 스위칭 제어신호(DC_SL)가 논리 상태 "LOW"인 경우에 트랜지스터 M8은 턴 온되고, 논리 상태 "HIGH"인 경우에 트랜지스터 M8은 턴 오프된다.
이에 따라서, 상관 이중 샘플링 동작 구간에서 스위칭 제어신호(DC_SL)의 논리 상태를 "LOW"로 설정하면, 도 7과 같이 픽셀 신호(PIX_OUT)의 전압 레벨을 보정 목표치(ΔVPIX_OUT)만큼 증가시킬 수 있게 된다. 즉, 램프 신호(RMP)와 픽셀 신호(PIX_OUT)의 교차점을 높은 전압 방향으로 쉬프트(shift)시킬 수 있다.
예로서, 상관 이중 샘플링 처리에 이용되는 램프 신호(RMP)의 최대 전압 레벨과 최소 전압 레벨 범위 내에서 픽셀 신호(PIX_OUT)의 전압 레벨을 조절하도록 보정 목표치(ΔVPIX_OUT)를 설정할 수 있다.
도 11은 도 9에 도시된 레벨 조절 회로(300-i)의 다른 예를 보여주는 도면이다.
도 11을 참조하면, 픽셀 출력 레벨 제어 장치(2000B)는 픽셀 센서(110)의 출력 노드에 접속된 컬럼 신호 라인(CL(i)), 부하 회로(200-i) 및 레벨 조절 회로(300B-i)를 포함한다. 그리고, 레벨 조절 회로(300B-i)는 복수의 트랜지스터들(M7, M8) 및 바이어스 전압 생성부(310)를 포함한다. 예로서, 트랜지스터 M7 및 M8은 PMOS 트랜지스터로 구현할 수 있다.
바이어스 전압 생성부(310)는 도 2에 도시된 아날로그/디지털 변환 회로(500)로부터 피드백되는 디지털 픽셀 데이터(Data_PIX(i))에 기초하여 바이어스 전압(Vb')을 결정한다. 예로서, 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500)로부터 피드백되는 디지털 픽셀 데이터(Data_PIX(i))에 기초하여 바이어스 전압(Vb')을 결정할 수 있다. 예로서, 테스트 패턴의 광 신호가 입력되는 조건은 이미지 센서가 초기화될 때 발생될 수 있다.
예로서, 도 2를 참조하면 테스트 패턴의 광 신호는 이미지 센서(1000B)의 셔터가 닫힌 상태에서 픽셀 어레이(100)에서 감지되는 패턴의 광 신호가 포함될 수 있다. 즉, 테스트 패턴의 광 신호는 빛이 차단된 다크 패턴(dark pattern)의 광 신호가 될 수 있다.
예로서, 바이어스 전압 생성부(310)는 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터(Data_PIX(i))와 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터의 차에 기초하여 보정 목표치(ΔVPIX_OUT)를 결정할 수 있다. 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터는 초기 값으로 설정될 수 있다. 예로서, 테스트 패턴이 다크 패턴인 경우에 목표 디지털 픽셀 데이터는 '0'으로 설정될 수 있다.
바이어스 전압 생성부(310)는 이와 같이 결정된 보정 목표치(ΔVPIX_OUT)에 상응하는 바이어스 전압(Vb')을 생성한다. 즉, 보정 목표치(ΔVPIX_OUT)만큼 픽셀 신호(PIX_OUT)의 레벨을 조정하기 위한 바이어스 전압(Vb')을 생성한다.
바이어스 전압 생성부(310)는 정상적인 모드(normal mode)에서 칼럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 조절하기 위하여 테스트 패턴에 기초하여 결정된 바이어스 전압(Vb')을 출력한다.
도 11에 도시된 바와 같이, 트랜지스터 M7의 소스 단자는 전원 단자에 접속되고 드레인 단자는 노드 N1에 접속되고 게이트 단자에는 바이어스 전압 생성부(310)에서 출력되는 바이어스 전압 Vb'가 인가된다. 그리고, 트랜지스터 M8의 소스 단자는 노드 N1에 접속되고 드레인 단자는 노드 P에 접속되고 게이트 단자에는 스위칭 제어신호(DC_SL')가 인가된다.
트랜지스터 M7의 게이트 단자에 인가되는 바이어스 전압 Vb'에 따라서 소스-드레인 전류(Ib')가 변화된다. 이에 따라서, 테스트 패턴의 광 신호가 입력되는 조건에서 결정된 보정 목표치(ΔVPIX_OUT)에 기초하여 정상적인 모드(normal mode)에서의 픽셀 신호의 전압 레벨을 조절할 수 있게 된다.
그리고, 트랜지스터 M8의 소스 단자는 노드 N1에 접속되고 드레인 단자는 노드 P에 접속되고 게이트 단자에는 스위칭 제어신호(DC_SL')가 인가된다. 예로서, 스위칭 제어신호(DC_SL')는 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간에서 트랜지스터 M8을 턴 온 시킬 수 있다.
이에 따라서, 레벨 조절 회로(300B-i)를 이용하여 컬럼 신호 라인 별로 발생되는 오프셋 전압을 보정할 수 있게 된다.
도 12는 본 발명의 기술적 사상에 따른 이미지 센서의 세부적인 구성의 일 예를 나타내는 도면이다.
도 12에 도시된 바와 같이, 이미지 센서(1000C)는 픽셀 어레이(100), 부하 회로 블록(200), 레벨 조절 회로 블록(300A), 상관 이중 샘플링 회로 블록(400), 아날로그/디지털 변환 회로 블록(500), 버퍼 메모리(600), 로우 드라이버(Row Driver; 700), 타이밍 컨트롤러(TCON; 800) 및 램프 신호 발생기(900)를 포함한다.
픽셀 어레이(100)는 다수의 픽셀 센서(110)들을 포함하고, 매트릭스 형태로 다수의 컬럼 신호 라인들(CL(1) ~ CL(n); n은 2 이상의 자연수) 각각에 다수의 픽셀 센서(110)들이 접속되는 구조를 갖는다. 픽셀 센서(110)에 대해서는 도 1 및 도 3a ~ 3c에서 상세히 설명하였으므로, 중복적인 설명은 피하기로 한다.
부하 회로 블록(200)은 다수의 부하 회로들(L1 ~ Ln; 200-1 ~ 200-n)을 포함하고, 컬럼 신호 라인 별로 단일의 공통된 부하 회로를 구비한다.
레벨 조절 회로 블록(300A)은 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n)을 포함하고, 컬럼 신호 라인 별로 하나의 레벨 조절 회로가 접속된다. 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300A-1 ~ 300A-n) 각각은 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 초기 설정된 보정 목표치에 기초하여 제어한다. 예로서, 보정 목표치는 상관 이중 샘플링 회로에서의 비교기 출력 신호를 생성시키는 과정의 지연량에 기초하여 결정될 수 있다. 레벨 조절 회로 블록(300A)에 대한 동작 설명은 도 1, 9, 10에서 상세히 설명하였으므로 중복적인 설명은 피하기로 한다.
도 14를 참조하면, 레벨 조절 회로 블록(300A)에 의한 각 컬럼 신호 라인으로 출력되는 픽셀 신호(PIX_OUT)의 레벨 조정에 따라서 픽셀 신호(PIX_OUT)의 전압 레벨이 리셋 페이즈 구간 및 신호 페이즈 구간에서 각각 점선에서 실선으로 ΔVPIX_OUT만큼 상승되는 것을 보여준다.
타이밍 컨트롤러(800)는 픽셀 어레이(100)에서 광 신호를 감지할 픽셀 센서(110)들을 선택하거나 픽셀 센서(110)들에서 감지된 광 신호들을 출력하는데 필요한 제어신호들을 생성시킨다. 타이밍 컨트롤러(800)는 상관 이중 샘플링 프로세스를 수행하는데 필요한 램프 신호의 발생 타이밍을 제어하고, 버퍼 메모리(600)에 저장된 데이터의 출력을 제어할 수 있다. 그리고, 타이밍 컨트롤러(800)는 레벨 조절 회로 블록(300A)을 제어하는데 필요한 스위칭 제어신호(DC_SL)를 생성시킨다.
로우 드라이버(700)는 타이밍 컨트롤러(800)에서 생성된 제어신호들에 응답하여 로우 방향으로 배열된 다수의 픽셀 센서들의 광전 변환 동작을 제어하는데 필요한 다수의 구동 신호들을 픽셀 어레이(100)로 출력한다. 여기에서, 다수의 구동 신호들은 일 예로서 도 14에 도시된 바와 같은 구동 신호 RG, TG, SL 등이 포함될 수 있다.
램프 신호 발생기(900)는 타이밍 컨트롤러(800)에서 생성된 제어신호들에 응답하여 램프 신호(RMP)를 생성시켜 상관 이중 샘플링 회로 블록(400)으로 출력한다. 도 14에 도시된 바와 같이, 램프 신호 발생기(900)는 상관 이중 샘플링 처리를 위하여 구동 신호 TG 펄스가 발생되기 전에 하나의 램프 파형의 신호를 생성시키고, 구동 신호 TG 펄스가 발생되고 나서 하나의 램프 파형의 신호를 생성시킨다. 즉, 램프 신호 발생기(900)는 리셋 페이즈 구간 및 신호 페이즈 구간에서 각각 하나의 램프 파형의 신호를 생성시킨다.
상관 이중 샘플링 회로 블록(400)은 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n)을 포함하고, 컬럼 신호 라인 별로 하나의 상관 이중 샘플링 회로가 접속된다. 예로서, 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n) 각각은 램프 신호와 컬럼 신호 라인으로부터 입력되는 픽셀 신호의 레벨 비교에 기초하여 상관 이중 샘플링 처리를 수행한다. 예로서, 다수의 상관 이중 샘플링 회로들(CDS1 ~ CDSn; 400-1 ~ 400-n) 각각은 비교기 회로로 구현될 수 있다. 세부적으로, 리셋 페이즈 구간에서의 픽셀 신호와 신호 페이즈 구간에서의 픽셀 신호를 비교기 회로의 제1입력 단자에 인가하고, 램프 신호를 비교기 회로의 제2입력 단자에 인가하면, 비교기 회로는 리셋 페이즈 구간 및 신호 페이즈 구간 각각에서의 비교 결과를 나타내는 비교기 출력 신호(COMP_OUT)를 출력한다.
아날로그/디지털 변환 회로 블록(500)은 다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n)을 포함하고, 다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n) 각각은 해당 컬럼 신호 라인에 접속된 상관 이중 샘플링 회로의 비교기 출력 신호(COMP_OUT)를 입력받는다.
도 14를 참조하면, 다수의 아날로그/디지털 변환 회로들(ADC1 ~ ADCn; 500-1 ~ 500-n) 각각은 리셋 페이즈 구간에서의 램프 신호의 하강이 시작되는 시점(T1)부터 비교기 출력 신호의 펄스가 발생되는 시점(T2)까지의 제1구간 폭을 나타내는 제1코드 값과 신호 페이즈 구간에서의 램프 신호의 하강이 시작되는 시점(T3)부터 비교기 출력 신호의 펄스가 발생되는 시점(T4)까지의 제2구간 폭을 나타내는 제2코드 값을 산출하고, 제2코드 값과 제1코드 값의 차를 연산하여 해당 픽셀에 대한 디지털 픽셀 데이터를 생성한다. 예로서, 카운터를 이용하여 제1구간 폭과 제2구간 폭에 상응하는 제1코드 값 및 제2코드 값을 얻을 수 있다.
아날로그/디지털 변환 회로 블록(500)에서 생성된 컬럼 신호 라인별 디지털 픽셀 데이터는 버퍼 메모리(600)에 저장된다.
도 13은 본 발명의 기술적 사상에 따른 이미지 센서의 세부적인 구성의 다른 예를 나타내는 도면이다.
도 13에 도시된 바와 같이, 이미지 센서(1000D)는 픽셀 어레이(100), 부하 회로 블록(200), 레벨 조절 회로 블록(300B), 상관 이중 샘플링 회로 블록(400), 아날로그/디지털 변환 회로 블록(500), 버퍼 메모리(600), 로우 드라이버(Row Driver; 700), 타이밍 컨트롤러(TCON; 800) 및 램프 신호 발생기(900)를 포함한다.
도 13에 도시된 이미지 센서(1000D)는 도 12에 도시된 이미지 센서(1000C)에 비하여 레벨 조절 회로 블록(300B)이 상이하고, 다른 구성 수단들은 동일하다. 도 12와 동일한 구성 수단들에 대한 중복적인 설명은 피하기로 한다.
참고적으로, 타이밍 컨트롤러(TCON; 800)는 레벨 조절 회로 블록(300B)의 동작에 필요한 스위칭 제어신호(DC_SL')를 생성시킨다.
레벨 조절 회로 블록(300B)은 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n)을 포함하고, 컬럼 신호 라인 별로 하나의 레벨 조절 회로가 접속된다. 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n) 각각은 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을 제어한다. 예로서, 다수의 레벨 조절 회로들(PLC1 ~ PLCn; 300B-1 ~ 300B-n) 각각은 테스트 패턴의 광 신호가 입력되는 조건에서 아날로그/디지털 변환 회로(500-i)로부터 피드백되는 디지털 픽셀 데이터에 기초하여 보정 목표치를 결정할 수 있다. 예로서, 이미지 센서(1000B)가 초기화될 때 테스트 패턴의 광 신호가 입력되는 조건이 발생될 수 있다. 예로서, 테스트 패턴의 광 신호는 이미지 센서(1000B)의 셔터가 닫힌 상태에서 픽셀 어레이(100)에서 감지되는 패턴의 광 신호가 포함될 수 있다. 즉, 테스트 패턴의 광 신호는 빛이 차단된 다크 패턴(dark pattern)의 광 신호가 될 수 있다. 레벨 조절 회로 블록(300B)에 대한 동작 설명은 도 2, 9, 11에서 상세히 설명하였으므로 중복적인 설명은 피하기로 한다.
도 15를 참조하면, 레벨 조절 회로 블록(300B)에 의한 각 컬럼 신호 라인으로 출력되는 픽셀 신호(PIX_OUT)의 레벨 조정에 따라서 신호 페이즈 구간에서 픽셀 신호(PIX_OUT)의 전압 레벨이 점선에서 실선으로 ΔVPIX_OUT만큼 상승되는 것을 보여준다.
도 16은 본 발명의 실시 예에 따른 이미지 센서를 이용하는 촬영 장치를 나타내는 블록도이다.
도 16을 참조하면, 촬영 장치(10000)는 예로서 카메라일 수 있는데, 이미지 센서(1000) 및 프로세서(1100)를 포함할 수 있다. 프로세서(1100)는 마이크로프로세서, 이미지 프로세서 또는 임의의 다른 유형의 제어 회로(application-specific integrated circuit, ASIC) 등으로 구현될 수 있다. 일 예로서, 이미지 센서(1000) 및 프로세서(1100)는 개별적인 집적 회로로 구현될 수 있다.
이미지 센서(1000)는 광 신호를 전기적 신호로 변환시키는 반도체 장치로서 도 9 내지 11에 도시된 픽셀 레벨 제어 장치(2000, 2000A, 2000B)를 포함할 수 있다. 따라서, 이미지 센서(1000)는 도 1 또는 도 2에 도시된 레벨 조절 회로 블록(300A 또는 300B)을 포함할 수 있다.
프로세서(1100)는 영상 신호 처리부(ISP; 1110), 제어부(1120) 및 인터페이스부(I/F; 1130)를 포함할 수 있다. 영상 신호 처리부(1110)는 이미지 센서(1000)에서 출력되는 디지털 이미지 데이터를 수신하여 초기 설정된 규격에 따른 신호 처리를 수행할 수 있다. 제어부(1120)는 이미지 센서(1000)로 이미지 센싱 동작에 필요한 다양한 제어 신호들을 출력한다. 인터페이스부(1130)는 신호 처리된 데이터를 디스플레이(1200)에 전달하여 재생할 수 있도록 한다. 본 실시 예에서, 촬영 장치(10000)는 디스플레이(1200)와 연결될 수 있다. 다른 실시 예에서, 촬영 장치(10000)는 디스플레이(1200)와 일체형으로 구현될 수도 있다.
다음으로, 촬영 장치(10000)의 이미지 센서(1000)에서 수행되는 픽셀 출력 레벨 제어 방법에 대하여 도 17 및 도 18의 흐름도를 참조하여 설명하기로 한다.
도 17은 본 발명의 실시 예에 따른 픽셀 출력 레벨 제어를 위한 바이어스 전압을 설정하는 방법의 흐름도이다.
제어부(1120)는 촬영 장치(10000)가 테스트 모드로 천이되는지를 판단한다(S110). 예로서, 테스트는 모드는 픽셀 신호의 보정 목표치를 찾아내기 위한 모드로서 촬영 장치(10000)가 초기화될 때 테스트 모드로 천이될 수 있다. 촬영 장치(10000)가 초기화될 때 이미지 센서(1000)도 초기화될 수 있다.
촬영 장치(10000)가 테스트 모드로 천이될 때 이미지 센서(1000)에 테스트 패턴의 광 신호가 입력된다(S120). 예로서, 테스트 패턴의 광 신호는 빛이 차단된 다크 패턴(dark pattern)의 광 신호가 될 수 있다. 예로서, 촬영 장치(10000)의 제어부(1120)는 테스트 모드로 천이될 때 셔터가 닫힌 상태에서 이미지 센서(1000)에서 광 신호를 감지하는 동작을 수행하도록 촬영 장치(10000)를 제어할 수 있다.
이미지 센서(1000)는 테스트 모드에서 테스트 패턴의 광 신호를 감지하여 픽셀 신호를 생성시키고, 생성된 픽셀 신호에 대하여 상관 이중 샘플링 처리에 기초한 디지털 픽셀 데이터를 생성시키는 신호 처리를 수행한다(S130).
이미지 센서(1000)는 테스트 모드에서의 생성된 디지털 픽셀 데이터를 이용하여 픽셀 신호의 보정 목표치를 결정한다(S140). 예로서, 디지털 픽셀 데이터와 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터의 차에 기초하여 보정 목표치를 결정할 수 있다. 테스트 패턴에 대응되는 목표 디지털 픽셀 데이터는 초기 값으로 설정될 수 있다. 예로서, 테스트 패턴이 다크 패턴인 경우에 목표 디지털 픽셀 데이터는 '0'으로 설정될 수 있다.
도 18은 본 발명의 실시 예에 따른 픽셀 출력 레벨 제어 방법의 흐름도이다.
제어부(1120)는 촬영 장치(10000)가 정상적인 모드(normal mode)에 있는지를 판단한다(S210). 일 예로서, 정상적인 모드(normal mode)는 촬영 장치(10000)가 초기화되고 나서 테스트 모드를 완료한 후에 정상적인 이미지 데이터 처리를 수행하는 모드를 의미한다. 다른 예로서, 정상적인 모드(normal mode)는 촬영 장치(10000)가 초기화되고 나서 테스트 모드를 스킵(skip)하고 바로 정상적인 모드로 진입할 수도 있다.
이미지 센서(1000)는 정상적인 모드에서 컬럼 신호 라인 별로 수신되는 광 신호에 상응하는 전기적인 픽셀 신호를 생성한다(S220).
이미지 센서(1000)는 컬럼 신호 라인 별로 생성된 픽셀 신호의 출력 레벨을 보정 목표치에 기초하여 조절하는 동작을 수행한다(S230). 예로서, 보정 목표치는 상관 이중 샘플링 결정 지연 량에 기초하여 초기 값으로 설정될 수 있다. 다른 예로서, 보정 목표치는 도 17에 도시된 바와 같은 흐름도에 따라서 테스트 모드에서 결정될 수 있다. 예로서, 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 어느 하나의 페이즈 구간 또는 리셋 페이즈 구간 및 신호 페이즈 구간 모두에서 보정 목표치에 기초하여 픽셀 신호의 출력 레벨을 조절한다.
이미지 센서(1000)는 보정 목표치에 기초하여 컬럼 신호 라인 별로 레벨 조절된 아날로그 픽셀 신호에 대하여 상관 이중 샘플링 처리에 따른 디지털 픽셀 데이터를 생성한다(S240). 예로서, 리셋 페이즈 구간 및 신호 페이즈 구간 각각에서 램프 신호와 컬럼 신호 라인으로부터 입력되는 픽셀 신호의 레벨 비교에 기초하여 상관 이중 샘플링 처리를 수행한다. 그리고, 상관 이중 샘플링 처리에 대한 결과를 이용하여 디지털 픽셀 데이터를 생성한다. 예로서, 리셋 페이즈 구간에서의 램프 신호의 하강이 시작되는 시점부터 비교기 출력 신호의 펄스가 발생되는 시점까지의 제1구간 폭을 나타내는 제1코드 값과 신호 페이즈 구간에서의 램프 신호의 하강이 시작되는 시점부터 비교기 출력 신호의 펄스가 발생되는 시점까지의 제2구간 폭을 나타내는 제2코드 값을 산출하고, 제2코드 값과 제1코드 값의 차를 연산하여 해당 픽셀에 대한 디지털 픽셀 데이터를 생성한다. 예로서, 카운터를 이용하여 제1구간 폭과 제2구간 폭에 상응하는 제1코드 값 및 제2코드 값을 얻을 수 있다.
도 19는 도 16의 촬영 장치를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 19를 참조하면, 컴퓨팅 시스템(3000)은 프로세서(3010), 메모리 장치(3020), 스토리지 장치(3030), 입출력 장치(3040), 전원 장치(3050) 및 촬영 장치(10000)를 포함할 수 있다. 한편, 도 19에는 도시되지 않았지만, 컴퓨팅 시스템(3000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
프로세서(3010)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시 예에 따라, 프로세서(3010)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(3010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(3060)를 통하여 메모리 장치(3020), 스토리지 장치(3030) 및 입출력 장치(3040)와 통신을 수행할 수 있다. 실시 예에 따라, 프로세서(3010)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(3020)는 컴퓨팅 시스템(3000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(3020)는 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다. 스토리지 장치(3030)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(3040)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(3050)는 컴퓨팅 시스템(3000)의 동작에 필요한 동작 전압을 공급할 수 있다.
촬영 장치(10000)는 버스(3060) 또는 다른 통신 링크를 통해서 프로세서(3010)와 연결되어 통신을 수행할 수 있다. 도 16에 도시된 바와 같은 촬영 장치(10000)가 적용될 수 있다.
촬영 장치(10000)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 촬영 장치(10000)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
한편, 컴퓨팅 시스템(3000)은 촬영 장치를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(3000)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
도 20은 도 19의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.
도 20을 참조하면, 컴퓨팅 시스템(4000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치로 구현될 수 있고, 어플리케이션 프로세서(4110), 촬영 장치(4140) 및 디스플레이(4150) 등을 포함할 수 있다. 어플리케이션 프로세서(4110)의 CSI 호스트(4112)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 촬영 장치(4140)의 CSI 장치(4141)와 시리얼 통신을 수행할 수 있다. 예로서, 촬영 장치(4140)는 도 16에 도시된 촬영 장치(10000)가 적용될 수 있다.
일 실시예에서, CSI 호스트(4112)는 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(4141)는 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(4110)의 DSI 호스트(4111)는 디스플레이 시리얼 인터페이스(Display Serial Interface; DSI)를 통하여 디스플레이(4150)의 DSI 장치(4151)와 시리얼 통신을 수행할 수 있다.
일 실시예에서, DSI 호스트(4111)는 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(4151)는 디시리얼라이저(DES)를 포함할 수 있다. 나아가, 컴퓨팅 시스템(4000)은 어플리케이션 프로세서(4110)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(4160)을 더 포함할 수 있다. 컴퓨팅 시스템(4000)의 PHY(4113)와 RF 칩(4160)의 PHY(4161)는 MIPI(Mobile Industry ProcessorInterface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(4110)는 PHY(3161)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(4114)를 더 포함할 수 있다.
한편, 컴퓨팅 시스템(4000)은 지피에스(Global Positioning System; GPS)(4120), 스토리지(4170), 마이크(4180), 디램(Dynamic Random Access Memory; DRAM)(4185) 및 스피커(4190)를 포함할 수 있다. 또한, 컴퓨팅 시스템(4000)은 초광대역(Ultra WideBand UWB)(4210), 무선 랜(Wireless Local Area Network; WLAN)(4220) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(4230) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(4000)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1000A ~ 1000D : 이미지 센서
2000, 2000A, 2000B : 픽셀 출력 레벨 제어 장치
100 : 픽셀 어레이 200 : 부하 회로 블록
300A, 300B : 레벨 조절 회로 블록
400 : 상관 이중 샘플링 회로 블록
500 : 아날로그/디지털 변환 회로 블록
600 : 버퍼 메모리 700 : 로우 드라이버
800 : 타이밍 컨트롤러 900 : 램프 신호 발생기
10000 : 촬영 장치 1100, 3010 : 프로세서
1200 : 디스플레이 3000 : 컴퓨팅 시스템
3020 : 메모리 장치 3030 : 스토리지 장치
3040 : 입출력 장치 3050 : 전원 장치
3060 : 버스

Claims (10)

  1. 적어도 하나 이상의 픽셀 센서의 출력 노드에 접속된 컬럼 신호 라인;
    상기 컬럼 신호 라인과 접지 단자 사이에 접속되는 부하 회로; 및
    상기 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을, 상관 이중 샘플링 동작 구간에서 상관 이중 샘플링 결정 지연을 보정하기 위한 보정 목표치에 기초하여 상승시키는 레벨 조절 회로를 포함하고,
    상기 레벨 조절 회로는 상기 보정 목표치에 기초한 바이어스 전압에 상응하는 전류를 생성시키는 전류원을 포함하고,
    상기 픽셀 신호와 램프 신호의 교차점은 높은 전압 레벨 방향으로 쉬프트됨을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  2. 제1항에 있어서, 상기 보정 목표치는 상기 컬럼 신호 라인에서의 오프셋을 보정하기 위한 보정 목표치를 더 포함함을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 레벨 조절 회로는
    스위칭 제어신호에 기초하여 초기 설정된 구간 동안에 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 스위칭 수단을 포함함을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  5. 제4항에 있어서, 상기 스위칭 수단은 트랜지스터를 포함하고, 상기 트랜지스터의 제1단자는 상기 전류원의 출력 단자에 접속되고 상기 트랜지스터의 제2단자는 상기 컬럼 신호 라인에 접속되고 상기 트랜지스터의 게이트 단자에는 상기 스위칭 제어신호가 인가되며, 상기 스위칭 제어신호에 기초하여 상관 이중 샘플링 동작 구간에서 상기 트랜지스터가 턴온되는 것을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  6. 제1항에 있어서, 상기 레벨 조절 회로는 상관 이중 샘플링 동작 구간의 리셋 페이즈 구간 및 신호 페이즈 구간 중의 적어도 하나의 페이즈 구간에서 상기 픽셀 신호의 전압 레벨을 조절하는 것을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  7. 제1항에 있어서, 상기 레벨 조절 회로는 테스트 패턴의 광 신호 입력에 따라서 상기 픽셀 센서에서 생성된 디지털 픽셀 데이터에 기초하여 상기 보정 목표치를 결정하는 것을 특징으로 하는 픽셀 출력 레벨 제어 장치.
  8. 광 신호를 전기적인 픽셀 신호로 변환하여 컬럼 신호 라인으로 출력하는 픽셀 어레이;
    상기 컬럼 신호 라인과 접지 단자 사이에 접속되는 부하 회로;
    상기 컬럼 신호 라인에서의 레벨 조절된 픽셀 신호와 램프 신호의 레벨 비교에 기초하여 상관 이중 샘플링 처리를 수행하는 상관 이중 샘플링 회로;
    상기 컬럼 신호 라인으로 출력되는 픽셀 신호의 전압 레벨을, 상기 상관 이중 샘플링 회로의 동작 구간에서 상관 이중 샘플링 결정 지연을 보정하기 위한 보정 목표치에 기초하여 상승시키는 레벨 조절 회로; 및
    상기 상관 이중 샘플링 처리 결과에 기초하여 상기 픽셀 신호를 디지털 픽셀 데이터로 변환시키는 아날로그/디지털 변환 회로를 포함하고,
    상기 레벨 조절 회로는 상기 보정 목표치에 기초한 바이어스 전압에 상응하는 전류를 생성시키는 전류원, 및 스위칭 제어신호에 기초하여 초기 설정된 구간 동안에 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 스위칭 수단을 포함하고,
    상기 스위칭 제어신호는 상기 픽셀 신호와 램프 신호의 교차점을 높은 전압 레벨 방향으로 쉬프트시키는 것을 특징으로 하는 이미지 센서.
  9. 삭제
  10. 제8항에 있어서, 상기 레벨 조절 회로는
    테스트 패턴의 광 신호가 입력되는 조건에서 상기 아날로그/디지털 변환 회로에서 생성되는 디지털 픽셀 데이터에 기초하여 바이어스 전압을 생성하는 바이어스 전압 생성부를 포함하고,
    상기 스위칭 수단은 상관 이중 샘플링 동작이 수행되는 구간에서 상기 전류원에서 생성되는 전류를 상기 컬럼 신호 라인에 공급하는 것을 특징으로 하는 이미지 센서.
KR1020130139319A 2013-11-15 2013-11-15 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서 KR102178825B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130139319A KR102178825B1 (ko) 2013-11-15 2013-11-15 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서
US14/536,968 US9769408B2 (en) 2013-11-15 2014-11-10 Apparatus for controlling pixel output level and image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130139319A KR102178825B1 (ko) 2013-11-15 2013-11-15 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20150056371A KR20150056371A (ko) 2015-05-26
KR102178825B1 true KR102178825B1 (ko) 2020-11-13

Family

ID=53172320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139319A KR102178825B1 (ko) 2013-11-15 2013-11-15 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서

Country Status (2)

Country Link
US (1) US9769408B2 (ko)
KR (1) KR102178825B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477992B1 (ko) * 2016-03-25 2022-12-16 에스케이하이닉스 주식회사 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서
US10580809B2 (en) * 2016-12-07 2020-03-03 Stmicroelectronics (Grenoble 2) Sas Image sensor with improved settling time
KR102349105B1 (ko) * 2017-01-18 2022-01-11 삼성전자주식회사 이미지 센서
JP7154010B2 (ja) 2017-01-18 2022-10-17 三星電子株式会社 イメージセンサー
KR102551551B1 (ko) * 2018-08-28 2023-07-05 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
EP3696625B1 (de) * 2019-02-15 2022-04-13 Siemens Aktiengesellschaft Analog-eingabebaugruppe
KR20210032722A (ko) * 2019-09-17 2021-03-25 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210147347A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102489362B1 (ko) 2021-04-12 2023-01-17 서울대학교산학협력단 근접 센싱을 수행하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067344A (ja) * 2006-08-08 2008-03-21 Canon Inc 光電変換装置及びその制御方法並びに撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969758A (en) 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
US6803958B1 (en) * 1999-03-09 2004-10-12 Micron Technology, Inc. Apparatus and method for eliminating artifacts in active pixel sensor (APS) imagers
US6753912B1 (en) 1999-08-31 2004-06-22 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
KR100574891B1 (ko) 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
JP2005229292A (ja) 2004-02-12 2005-08-25 Fuji Photo Film Co Ltd 撮像装置及び撮像装置の制御方法
KR100755970B1 (ko) 2004-11-25 2007-09-06 삼성전자주식회사 씨모스 이미지 센서
KR100744119B1 (ko) 2005-12-24 2007-08-01 삼성전자주식회사 부스팅 커패시터를 갖는 픽셀 회로, 그 픽셀 회로의 구동방법 및 그 픽셀 회로를 구비하는 이미지 센서
KR100782304B1 (ko) * 2006-02-03 2007-12-06 삼성전자주식회사 Ｃｄｓ오프셋 보정 기능을 갖는 이미지 센서와이미지센서의 ｃｄｓ 방법
KR100851495B1 (ko) 2007-05-14 2008-08-08 매그나칩 반도체 유한회사 Ｊｆｅｔ 및 수직적으로 집적된 리셋 다이오드를 갖는이미지 센서의 소형 픽셀
JP2010161723A (ja) * 2009-01-09 2010-07-22 Olympus Corp 光電変換装置
JP2011205249A (ja) 2010-03-24 2011-10-13 Toshiba Corp 固体撮像装置
JP5521745B2 (ja) 2010-04-28 2014-06-18 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2012114772A (ja) 2010-11-26 2012-06-14 Toshiba Corp 固体撮像装置
KR20120058057A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
KR101241466B1 (ko) 2011-04-13 2013-03-11 엘지이노텍 주식회사 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동 방법
TWI456989B (zh) 2011-04-22 2014-10-11 Novatek Microelectronics Corp 影像感測器的相關雙重取樣裝置及其方法
US8969770B2 (en) 2011-05-02 2015-03-03 Semiconductor Components Industries, Llc Correlated double sampling to include a controller to increment and invert a count during a first period and a second period
KR101926606B1 (ko) * 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067344A (ja) * 2006-08-08 2008-03-21 Canon Inc 光電変換装置及びその制御方法並びに撮像装置

Also Published As

Publication number Publication date
US20150136953A1 (en) 2015-05-21
KR20150056371A (ko) 2015-05-26
US9769408B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
KR102178825B1 (ko) 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서
US8810676B2 (en) Analog to digital converters, image sensor systems, and methods of operating the same
US10404927B2 (en) Correlated double sampling (CDS) circuit for decreasing settling time and image sensor including the same
US9578268B2 (en) Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus
US8593326B2 (en) Dual-mode comparator and analog to digital converter having the same
CN111629159B (zh) 成像系统、比较电路及相关比较方法
US9374527B2 (en) Image sensor and image processing apparatus using the same
US8957994B2 (en) CDS circuit and analog-digital converter using dithering, and image sensor having same
US11394909B2 (en) Image sensor
US9438830B2 (en) Analog-to-digital converter and CMOS image sensor including the same
KR102074944B1 (ko) 프로그래머블 이득 증폭기와 이를 포함하는 장치들
US8823575B2 (en) Ad conversion circuit and solid-state image pickup device
US11323639B2 (en) Image sensor and operation method thereof
US9860460B2 (en) Image sensors, image acquisition devices and electronic devices utilizing overlapping shutter operations
US11528439B2 (en) Image sensor, image processing system including the same, and operating method of the same
US9723238B2 (en) Image processing device having attenuation control circuit, and image processing system including the same
US11196952B2 (en) Comparing circuit and an image sensor including a current stabilization circuit
US10212375B2 (en) Analog-to-digital converters and image sensor having the same
KR102136851B1 (ko) 컬럼 미스매치를 보상하는 이미지 센서 및 이의 이미지 처리 방법
KR20200118687A (ko) 이미지 센서 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant