JP2010161723A - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP2010161723A
JP2010161723A JP2009003710A JP2009003710A JP2010161723A JP 2010161723 A JP2010161723 A JP 2010161723A JP 2009003710 A JP2009003710 A JP 2009003710A JP 2009003710 A JP2009003710 A JP 2009003710A JP 2010161723 A JP2010161723 A JP 2010161723A
Authority
JP
Japan
Prior art keywords
digital value
circuit
pixel
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009003710A
Other languages
English (en)
Inventor
Atsuko Kume
敦子 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2009003710A priority Critical patent/JP2010161723A/ja
Priority to PCT/JP2010/050106 priority patent/WO2010079808A1/ja
Publication of JP2010161723A publication Critical patent/JP2010161723A/ja
Priority to US13/178,200 priority patent/US8530816B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/1205Multiplexed conversion systems
    • H03M1/123Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/60Analogue/digital converters with intermediate conversion to frequency of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】AD変換器の動作開始後に出力されるデジタル値が不安定な期間のデジタル値を補正して良好なデジタル値を得ることができる光電変換装置を提供する。
【解決手段】光電変換素子を有し、該光電変換素子への入射光量に応じた画素信号を出力する画素が二次元に複数配置された画素アレイと、画素アレイから読み出した画素信号をデジタル値に変換して出力する複数のAD変換器と、を備え、AD変換器は、画素アレイから読み出した画素信号の電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続したパルス遅延回路と、パルス信号が遅延ユニットを所定時間に通過した段数に基づいたデジタル値を出力するエンコーダ部と、エンコーダ部が出力したデジタル値を、予め定められた期間にパルス信号が遅延ユニットを通過した段数に相当する分だけ補正する補正手段と、を備える。
【選択図】図1

Description

本発明は、デジタルカメラ、デジタルビデオカメラや内視鏡などに使用される光電変換装置に関する。
従来、デジタルカメラ、デジタルビデオカメラや内視鏡などの光電変換装置として、固体撮像装置が使用されている。また、この固体撮像装置を搭載したデジタルカメラ、デジタルビデオカメラや内視鏡などの小型化、低消費電力化が進んでおり、それに伴って固体撮像装置の小型化、低消費電力化が必要となっている。
固体撮像装置の小型化、低消費電力化への対応として、デジタル回路で構成したAD変換器を内蔵した固体撮像装置が提案されている(特許文献1参照)。
図11は、従来の固体撮像装置の概略構成を示すブロック図である。図11に示すように、入射光量に応じた画素信号を出力する光電変換素子を2次元にアレイ状に配列した画素ブロック90と、この画素ブロック90の画素から出力される画素信号をアナログ・デジタル変換するAD変換器91とを具備する複数のアレイブロック(サブアレイ)B1,B2,・・・が2次元、図11では、4行5列に配置されて固体撮像装置が構成されている。
また、図12は、図11の各アレイブロック(サブアレイ)に具備されているAD変換器91の回路構成の一例を示すブロック図である。図12に示すAD変換器91において、遅延回路911は、それぞれが各種ゲート回路からなる複数の遅延ユニット(例えば、NANDゲートと複数のINVゲート)をリング状に接続して構成し、この各遅延ユニットの電源電圧として、アナログ・デジタル変換の対象となる入力信号(電圧)が供給される。この遅延回路911に入力パルス信号φPLを入力すると、入力パルス信号φPLは各遅延ユニットを上記電源電圧に応じた遅延時間を持って順次通過し、遅延回路911内を周回することになる。
入力パルス信号φPLが通過した遅延ユニットの段数は、遅延ユニットの遅延時間、すなわち、電源電圧として供給された入力信号によって決まり、エンコーダ912によって、遅延ユニットの通過段数(および周回数)が検出される。
エンコーダ912は、入力パルス信号φPLが遅延回路911内を周回した回数を計数するカウンタ回路9121と、遅延回路911内で走行している入力パルス信号φPLの段数を検出するラッチ&エンコーダ回路9122と、カウンタ回路9121の出力とラッチ&エンコーダ回路9122の出力とを加算する加算器9123から構成され、加算器9123の出力値が、入力信号の電圧に応じたアナログ・デジタル変換後のデジタル値となる。図11の固体撮像装置においては、入力信号として画素信号が入力することにより、入射光量に応じたデジタル値を出力する。
また、デジタルカメラ、デジタルビデオカメラや内視鏡などで光電変換装置として使用される固体撮像装置の制御においては、光電変換素子から出力される入射光量に応じた画素信号のアナログ・デジタル変換を行う期間、すなわち撮影する期間と、アナログ・デジタル変換を停止する期間とが存在する。このアナログ・デジタル変換の停止、すなわち、AD変換器を動作させないことによって、固体撮像装置の消費電力を低減し、この固体撮像装置を搭載したデジタルカメラ、デジタルビデオカメラや内視鏡などを、より低消費電力化している。
図12に示したAD変換器91においては、入力パルス信号φPLを“Low”レベルにすることによって、入力パルス信号φPLの遅延回路911内の周回を停止させることができる。
特開2006−287879号公報
しかしながら、特許文献1の固体撮像装置を含む従来の固体撮像装置では、入力パルス信号φPLを“Low”レベルにしてAD変換器を停止している状態から、入力パルス信号φPLを“High”レベルにしてAD変換器を動作させると、AD変換器を動作させた後に入力パルス信号φPLが遅延回路911を周回する時間が安定しない期間が存在する。このことによって、出力されるデジタル値が不安定となり、デジタル値にノイズが含まれてしまうという問題がある。
図13は、AD変換器の動作開始時から入力パルス信号φPLが遅延回路911内を周回する周回時間と周回数との関連を示した一例のグラフである。この図13においては、周回数が5回以内で入力パルス信号φPLが遅延回路911内を周回する周回時間が安定していない。
本発明は、上記の課題認識に基づいてなされたものであり、入力パルス信号を光電変換素子の入射光量に応じた遅延時間で周回させ、入力パルス信号の周回数に応じたデジタル値を出力するAD変換器を具備する光電変換装置において、AD変換器の動作開始後に出力されるデジタル値が不安定な期間のデジタル値を補正して良好なデジタル値を得ることができる光電変換装置を提供することを目的としている。
上記の課題を解決するため、本発明の光電変換装置は、光電変換素子を有し、該光電変換素子への入射光量に応じた画素信号を出力する画素が二次元に複数配置された画素アレイと、前記画素アレイから読み出した前記画素信号をデジタル値に変換して出力する複数のAD変換器と、を備え、前記AD変換器は、前記画素アレイから読み出した前記画素信号の電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続したパルス遅延回路と、前記パルス信号が前記遅延ユニットを所定時間に通過した段数に基づいたデジタル値を出力するエンコーダ部と、前記エンコーダ部が出力したデジタル値を、予め定められた期間に前記パルス信号が前記遅延ユニットを通過した段数に相当する分だけ補正する補正手段と、を備えることを特徴とする。
また、本発明の前記補正手段は、前記画素アレイから前記画素信号の読み出しを開始してから、予め定められた期間が経過するまでに前記パルス信号が前記遅延ユニットを通過した段数に相当するデジタル値を無効とする、ことを特徴とする。
また、本発明の前記補正手段は、前記エンコーダ部から出力されるデジタル値から予め定められた値を減算する減算手段を備える、ことを特徴とする。
また、本発明の前記補正手段は、前記エンコーダ部から出力されるデジタル値に応じて減算値を算出する演算手段と、前記エンコーダ部から出力されるデジタル値から、前記演算手段が算出した前記減算値を減算する減算手段と、を備える、ことを特徴とする。
また、本発明の前記補正手段は、前記画素アレイから前記画素信号の読み出しを開始してから、予め定められた期間が経過するまでに前記パルス信号が前記遅延ユニットを通過した段数に相当するデジタル値を記憶する記憶手段と、前記エンコーダ部から出力されるデジタル値から、前記記憶手段が記憶した前記デジタル値を減算する減算手段と、を備える、ことを特徴とする。
本発明によれば、光電変換装置に具備されたAD変換器の動作開始後に出力されるデジタル値が不安定な期間のデジタル値を補正することによって、AD変換器の動作が不安定な期間のデジタル値に含まれるノイズを低減することができるので、光電変換素子の入射光量に応じた画素信号をアナログ・デジタル変換して良好なデジタル値を得ることができるという効果が得られる。
本発明の実施形態による光電変換装置の概略構成を示したブロック図である。 本実施形態の光電変換装置に具備された第1の実施形態によるAD変換器の概略構成を示したブロック図である。 本実施形態における光電変換装置の動作の概要を示したタイミングチャートである。 本実施形態の光電変換装置に具備された第2の実施形態によるAD変換器の概略構成を示したブロック図である。 本発明の第2の実施形態によるAD変換器の動作の概要を示したタイミングチャートである。 本実施形態の光電変換装置に具備された第3の実施形態によるAD変換器の概略構成を示したブロック図である。 本実施形態の光電変換装置に具備された第4の実施形態によるAD変換器の概略構成を示したブロック図である。 本発明の第4の実施形態によるAD変換器の動作の概要を示したタイミングチャートである。 本発明の実施形態における遅延回路の別例の構成を示したブロック図である。 本発明の実施形態における遅延回路の第2の別例の構成を示したブロック図である。 従来の固体撮像装置の概略構成を示すブロック図である。 従来の固体撮像装置に具備されているAD変換器の回路構成の一例を示すブロック図である。 従来の固体撮像装置に具備されているAD変換器の入力パルス信号の周回時間と周回数との関連を示した一例のグラフである。
以下、本発明の実施形態について、図面を参照して説明する。図1は、本実施形態による光電変換装置の概略構成を示したブロック図である。図1において、光電変換装置1は、画素P11〜P45、垂直走査回路4、CDS回路51〜55(以下、CDS51〜CDS55という)、水平走査回路6、制御回路7、AD変換器81〜85(以下、ADC81〜ADC85という)、から構成される。また、図1においては、画素P11〜P45が4行5列の二次元に配置され、画素アレイ3として構成されている。なお、画素P11〜P45のいずれか1つを示すときには「画素2」という。また、CDS51〜CDS55をまとめて示すときには「CDS5」という。また、ADC81〜ADC85をまとめて示すときには「ADC8」という。
画素P11〜P45は、光電変換素子である。画素P11〜P45は、垂直走査回路4によって自画素2が選択されると入射光量に応じたレベルの画素出力信号を出力する。また、画素P11〜P45は画素アレイ3として4行5列の二次元に配置され、画素列毎に画素出力信号φP1〜φP5を出力する。なお、画素P11〜P45で示した画素Pに続く最初の数字は行の番号、最後の数値は列の番号を表す。
CDS51〜CDS55は、画素アレイ3の各画素列に配置され、画素2から読み出された画素出力信号と、画素リセット信号との差分を、画素2が露光した画像データに対応する画素信号φC1〜φC5としてADC81〜ADC85に出力する。なお、CDS51〜CDS55で示したCDS5に続く数字は、画素アレイ3の列の番号を示す。
ADC81〜ADC85は、CDS51〜CDS55から入力された画素信号φC1〜φC5をアナログ・デジタル変換するAD変換器である。ADC81〜ADC85は、入力された画素信号をアナログ・デジタル変換し、変換後のデジタル値を出力する。なお、ADC81〜ADC85で示したADC8に続く数字は、画素アレイ3の列の番号を示す。
垂直走査回路4は、制御回路7から入力される垂直制御信号に応じて、画素アレイ3から読み出す画素2の行を選択する回路である。垂直走査回路4は、画素アレイ3から読み出す画素2の行に応じた行選択信号φSL1〜φSL4を出力する。垂直走査回路4が、例えば、画素アレイ3の1行目を選択する場合は、行選択信号φSL1に選択レベル(例えば、“High”レベル)を画素アレイ3に出力し、その他選択されていない行選択信号φSL2〜φSL4には非選択レベル(例えば、“Low”レベル)を画素アレイ3に出力する。
水平走査回路6は、制御回路7から入力される水平制御信号に応じて、ADC81〜ADC85がアナログ・デジタル変換したデジタル値を列毎に出力させることによって光電変換装置の出力とする回路である。水平走査回路6は、ADC8から読み出すデジタル値の列に応じた列選択信号φH1〜φH5をADC8へ出力する。水平走査回路6が、例えば、画素アレイ3の1列目のデジタル値を出力させる場合は、列選択信号φH1を出力許可レベル(例えば、“High”レベル)にしてADC8に出力し、その他出力されていない列選択信号φH2〜φH5を出力不許可レベル(例えば、“Low”レベル)にしてADC8に出力する。続いて列選択信号φH2〜φH5を順次、出力許可レベル(例えば、“High”レベルのとき)、その他出力しない列に対応する列選択信号φH1〜φH5を出力不許可レベル(例えば、“Low”レベルのとき)にしてADC8に出力することによって、ADC8がアナログ・デジタル変換したデジタル値を順次出力させる。
制御回路7は、光電変換装置の全体を制御する回路である。制御回路7は、図示しない外部からの画像取り込み命令に応じて、垂直走査回路4を制御する垂直制御信号と、水平走査回路6を制御する水平制御信号とを出力する。
また、制御回路7は、CDS5およびADC8の動作(動作開始および動作停止)を制御する。
<第1実施形態>
次に、本実施形態の光電変換装置1のAD変換器について説明する。図2は、本実施形態による光電変換装置1に具備されたAD変換器の内の1つのAD変換器(ADC81)の第1の実施形態による概略構成を示したブロック図である。なお、その他のADC82〜ADC85は、図2に示したADC81と同様である。図2において、ADC81は、遅延回路811、補正エンコーダ812、から構成される。また、補正エンコーダ812は、カウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123、制御信号生成部8124、から構成される。
ADC81は、図示しないアナログ・デジタル変換開始のタイミング信号に応じて、CDS51から入力された画素信号φC1のアナログ・デジタル変換を行う。また、図示しないアナログ・デジタル変換完了のタイミング信号に応じて、図示しないADC81内の出力制御回路に保持され、水平走査回路6から入力される列選択信号φH1に応じて図示しない出力制御回路に保持しているデジタル値を出力する。
遅延回路811は、電源電圧に応じた遅延量を持った複数のゲート回路(以下、遅延ユニットという)がリング状に接続され、入力パルスφPLを周回させるリングディレイライン(RDL)である。
例えば、初段の遅延ユニットを否定論理積回路(NANDゲート)で構成し、その他の遅延ユニットを否定回路(NOTゲート)で構成した場合は、初段のNANDゲートの、一方の入力端子に入力パルスφPLを入力し、もう一方の入力端子に最終段のNOTゲートの出力を入力して、遅延回路811が動作している時は常に最終のNOTゲートの出力を論理反転する。また、2段目以降のNOTゲートは、入力端子に入力された値を論理反転して出力端子に出力する。
遅延回路811の遅延ユニットには、電源電圧として入力信号、すなわち、アナログ・デジタル変換の対象となるCDS51から入力された画素信号φC1が印加され、各遅延ユニットは、それぞれ前段の遅延ユニットから入力された入力パルスφPLを該電源電圧(画素信号φC1)の電圧レベルと、基準電圧(図2においては、接地:GNDレベル)とのレベル差に応じた遅延時間をもって次段の遅延ユニットに出力する。リング状に接続された各遅延ユニットが同様に動作し、入力パルスφPLが前段から後段の遅延ユニットへ順次伝達されることにより、入力パルスφPLが遅延回路811内を周回する。
補正エンコーダ812は、入力パルスφPLが遅延回路811内の遅延ユニットを通過した段数を検出し、該通過段数をADC81がアナログ・デジタル変換した結果であるデジタル値として出力する回路である。
また、補正エンコーダ812は、ADC81の動作開始後に遅延回路811内を周回する入力パルスφPLの周回時間が安定しない期間(以下、遅延回路811内を周回する入力パルスφPLの周回時間が安定しない期間を「パルス不安定期間」という)に出力される不安定なデジタル値を初期化する。このことによって、パルス不安定期間にアナログ・デジタル変換された結果を無効とし、ADC81が出力するアナログ・デジタル変換結果のデジタル値を補正する。
なお、補正エンコーダ812から出力されたデジタル値は、図示しないアナログ・デジタル変換完了のタイミング信号に応じて、図示しないADC81内の出力制御回路に保持さる。
カウンタ回路8121は、入力パルスφPLが遅延回路811を周回した周回数を検出し、該検出した周回数(カウント値)を出力する回路である。
カウンタ回路8121は、入力パルスφPLが、遅延回路811の最終段を通過する毎にカウント値を1加算し、そのカウント値を出力する。
また、カウンタ回路8121は、リセット信号φRSの例えば、立ち上がりタイミングで入力パルスφPLが遅延回路811を周回した周回数を一時保管し、その後、リセット信号φRSの入力レベル(例えば、“High”レベル)が予め定められた期間保持されている場合は、一時保管した入力パルスφPLが遅延回路811を周回した周回数を初期化する。
ラッチ&エンコーダ回路8122は、入力パルスφPLが遅延回路811内の遅延ユニットを通過した段数を検出し、該検出した通過段数を出力する回路である。
ラッチ&エンコーダ回路8122は、リセット信号φRSの例えば、立ち上がりタイミングで入力パルスφPLが周回している遅延回路811内の各遅延ユニットの値を一時保管し、その一時保管した遅延回路811内の各遅延ユニットの値を出力する。
加算器8123は、カウンタ回路8121から入力された周回数と、ラッチ&エンコーダ回路8122から入力された通過段数とを処理し、入力信号、すなわち、アナログ・デジタル変換の対象となるCDS51から入力された画素信号φC1の応じたデジタル値をADC81がアナログ・デジタル変換した結果として出力する回路である。
加算器8123は、カウンタ回路8121から入力された周回数をADC81が出力するデジタル値の上位ビットとし、ラッチ&エンコーダ回路8122から入力された通過段数をADC81が出力するデジタル値の下位ビットとして処理する。
なお、本発明において、カウンタ回路8121から入力された周回数と、ラッチ&エンコーダ回路8122から入力された通過段数とが、ADC81がアナログ・デジタル変換した結果としてのデジタル値において切り替わるビットの位置、すなわち、最終的なデジタル値への変換するための処理方法に関しては、規定しない。
制御信号生成部8124は、ADC81が出力するデジタル値を補正するために、遅延回路811と、カウンタ回路8121と、ラッチ&エンコーダ回路8122とに入力する制御信号を生成する回路である。
制御信号生成部8124は、図示しないアナログ・デジタル変換開始のタイミング信号が、アナログ・デジタル変換開始の状態となると、遅延回路811内を周回する入力パルスφPLを“High”レベルにして、CDS51から入力された画素信号φC1に応じた遅延時間で遅延回路811内を周回させる。また、制御信号生成部8124は、アナログ・デジタル変換完了のタイミング信号が、アナログ・デジタル変換完了の状態となると、遅延回路811内を周回する入力パルスφPLを“Low”レベルにして、遅延回路811内の周回を停止する。
また、制御信号生成部8124は、パルス不安定期間中に、カウンタ回路8121を初期化(無効化)するためのリセット信号φRS(例えば、予め定められた期間“High”レベルとなるパルス)を出力する。また、制御信号生成部8124が出力するリセット信号φRSの立ち上がりタイミングは、アナログ・デジタル変換期間が終了したときに、カウンタ回路8121による入力パルスφPLが遅延回路811を周回した周回数を一時保管するタイミング信号と、ラッチ&エンコーダ回路8122による入力パルスφPLが周回している遅延回路811内の各遅延ユニットの値を一時保管するタイミング信号としても用いられる。
次に本実施形態の光電変換装置1において画像信号のデジタル値を出力するタイミングについて説明する。図3は、本実施形態による光電変換装置1の動作の概要を示したタイミングチャートである。なお、本説明においては、ADC81がアナログ・デジタル変換を行う画素アレイ3の1列目の画素P11および画素P21のデジタル値を取得する例について説明を行う。また、その他のADC82〜ADC85は、図3に示すADC81のタイミングと同様である。
図3において、光電変換装置1は図示しない外部からの初期化がなされ、画素出力信号φP1は画素P11のリセット状態の電圧レベル、画素信号φC1は出力がないことを示す電圧レベルとなっている。また、入力パルスφPLとリセット信号φRSは、初期値(“Low”レベル)であり、カウンタ値は“0”である。
その後、図示しない外部から画像取り込み命令が入力されると、画素アレイ3が露光を行う。
続いて、t1のタイミングで制御回路7は、画素P11を選択するための垂直制御信号を垂直走査回路4に出力し、垂直走査回路4から入力された行選択信号φSL1によって選択された画素P11は、入射光量に応じた画素出力信号φP1を出力する。なお、入力パルスφPLは、“Low”レベルであるため、遅延回路811は、非動作(スタンバイ)状態である。
続いて、t2のタイミングで、CDS51は、画素P11から入力された画素出力信号φP1と、画素リセット信号とに応じて、画素信号φC1をADC81に出力する。
また、制御信号生成部8124が、遅延回路811内を周回する入力パルスφPLを“High”レベルにすると、CDS51から入力された画素信号φC1の電圧レベルと、基準電圧(例えば、図2における、接地:GNDレベル)とのレベル差に応じた遅延時間で、入力パルスφPLが遅延回路811内を周回する。また、カウンタ回路8121およびラッチ&エンコーダ回路8122は、遅延回路811内の各遅延ユニットの検出を開始する。なお、t2のタイミングから開始される遅延ユニットの検出結果は、パルス不安定期間である。
続いて、t3のタイミングで、制御信号生成部8124は、リセット信号φRSを“High”レベルにしてカウンタ回路8121の検出結果を初期化(無効化)する。
続いて、予め定められた期間、すなわち、パルス不安定期間が終了すると、t4のタイミングで、制御信号生成部8124は、リセット信号φRSを“Low”レベルにしてカウンタ回路8121およびラッチ&エンコーダ回路8122の検出結果の初期化を解除する。このことにより、カウンタ回路8121およびラッチ&エンコーダ回路8122は、遅延回路811内の各遅延ユニットの検出を再開する。
なお、t2のタイミングからt4のタイミングまでの期間も入力パルスφPLは“High”レベルであるため、遅延回路811内の周回は継続している。このt4のタイミングまで入力パルスφPLが遅延回路811内の周回を継続することにより、入力パルスφPLの周回時間が安定する。
このことにより、カウンタ回路8121およびラッチ&エンコーダ回路8122は、入力パルスφPLの周回時間が安定した期間の検出を行うことができ、ADC81が出力するデジタル値の補正をすることができる。
続いて、t5のタイミングで、アナログ・デジタル変換期間が終了し、制御信号生成部8124が、入力パルスφPLを“Low”レベルにすると、入力パルスφPLの遅延回路811内の周回が止まる。また、制御信号生成部8124は、リセット信号φRSを“High”レベルにする。このリセット信号φRSの立ち上がりタイミングで、カウンタ回路8121が検出した入力パルスφPLが遅延回路811を周回した周回数と、ラッチ&エンコーダ回路8122が検出した入力パルスφPLが遅延回路811内の遅延ユニットを通過した段数とが一時保管される。その後、加算器8123は、一時保管された周回数と、通過段数とを処理して、画素P11の入射光量に応じたデジタル値を出力する。
出力されたデジタル値は、図示しないADC81内の出力制御回路に保持される。その後、水平走査回路6から入力された列選択信号φH1によってADC81が選択されると、図示しないADC81内の出力制御回路に保持されたデジタル値、すなわち、画素P11の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力する。
続いて、t6のタイミングで、画素P11に対するアナログ・デジタル変換結果が初期化される。
続いて、t7のタイミングで制御回路7は、画素P21を選択するための垂直制御信号を垂直走査回路4に出力し、垂直走査回路4から入力された行選択信号φSL2によって選択された画素P21は、入射光量に応じた画素出力信号φP1を出力する。
以後、上述したt2のタイミング〜t6のタイミングと同様に、ADC81は、画素P21に対するアナログ・デジタル変換を行い、水平走査回路6から入力された列選択信号φH1によってADC81が選択されると、画素P21の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力する。
以後、上述したt1のタイミング〜t6のタイミングと同様に、ADC81は、画素P31および画素P41の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力し、画素アレイ3のアナログ・デジタル変換、すなわち、光電変換装置1の全画像信号の読出しが完了する。
上記に述べたとおり、本発明の第1の実施形態によれば、画素Pの入射光量に応じたデジタル値をアナログ・デジタル変換する際に、パルス不安定期間に出力される不安定なデジタル値を補正することができるので、出力画像に現れるノイズが低減された良好な画像データ(デジタル値)を得ることができる。
また、特に電池やバッテリーによって動作するデジタルカメラ、デジタルビデオカメラなどに搭載される低消費電力のAD変換器(例えば、イメージャの信号処理に適応)においては、AD変換器を非動作状態から動作させることが多く発生するため、本発明によるデジタル値の補正による効果が高く、得られる出力信号のノイズが低減された良いデジタル値を得ることができる。
また、本実施形態においては、4行5列の二次元に配置された画素アレイ3の入射光量に応じたADC81〜ADC85を配置した例について説明したが、複数画素を1列に構成したリニアセンサの出力をアナログ・デジタル変換するAD変換器に適応することもできる。
また、本実施形態においては、画素アレイ3とADC8との間にCDS5を配置した例について説明したが、CDS5を配置しなくても良く、画素出力信号の画素リセット信号と光信号の差分に相当する画素信号をADC8に入力するものであれば、同様にアナログ・デジタル変換をすることができる。
また、本実施形態においては、リセット信号φRSをt2のタイミング〜t3のタイミングまでの間、初期値である“Low”レベルを維持している例について説明したが、リセット信号φRSをt2のタイミング〜t3のタイミングまでの間、“High”レベルとする、すなわち、t2のタイミング〜t4のタイミングまでの間をカウンタ回路8121のリセット期間とすることも可能である。このことにより、本実施形態におけるt2のタイミング〜t3のタイミングまでの間のカウンタ回路8121の動作を停止させることができ、光電変換装置1の消費電力をより低減させることができる。
<第2実施形態>
以下、本発明の第2の実施形態について、図面を参照して説明する。図4は、第2の実施形態によるAD変換器(ADC810)の概略構成を示したブロック図である。図4において、ADC810は、遅延回路811、補正エンコーダ813、から構成される。また、補正エンコーダ813は、カウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123、制御信号生成部8134、補正部8135から構成される。
ADC810は、図1の光電変換装置1に示したADC81に置き換わるAD変換器であり、図2に示したADC81に対して、補正部8135が加算器8123の後段に追加され、制御信号生成部8124が制御信号生成部8134に変更されている。制御信号生成部8134は、図2に示した制御信号生成部8124とは、出力するリセット信号φRSのタイミングが異なる。
ADC810は、図2に示した第1実施形態のADC81と同様に、図示しないアナログ・デジタル変換開始のタイミング信号に応じて、CDS51から入力された画素信号φC1のアナログ・デジタル変換を行う。また、ADC810は、図示しないアナログ・デジタル変換完了のタイミング信号に応じて、アナログ・デジタル変換した結果を図示しないADC810内の出力制御回路に保持し、水平走査回路6から入力される列選択信号φH1に応じて、図示しない出力制御回路に保持しているデジタル値を出力する。
図4において、ADC810の遅延回路811、および補正エンコーダ813のカウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123は、図2に示した第1実施形態のADC81の対応するブロックと同じ動作を行う。
制御信号生成部8134は、ADC810が出力するデジタル値を補正するために、遅延回路811と、カウンタ回路8121と、ラッチ&エンコーダ回路8122と、補正部8135とに入力する制御信号を生成する回路である。
制御信号生成部8134が遅延回路811に対して生成する入力パルスφPLは、図2に示した制御信号生成部8124と同様である。
また、制御信号生成部8134は、ADC810によってアナログ・デジタル変換を開始するタイミングと、アナログ・デジタル変換を完了するタイミングとにカウンタ回路8121を初期化するためのリセット信号φRS(例えば、予め定められた期間“High”レベルとなるパルス)を出力する。また、制御信号生成部8134が出力するリセット信号φRSの立ち上がりタイミングは、アナログ・デジタル変換期間が終了したときに、カウンタ回路8121による入力パルスφPLが遅延回路811を周回した周回数を一時保管するタイミング信号と、ラッチ&エンコーダ回路8122による入力パルスφPLが周回している遅延回路811内の各遅延ユニットの値を一時保管するタイミング信号としても用いられる。
補正部8135は、加算器8123が出力したデジタル値から予め定められた一定のデジタル値を減算し、入力信号、すなわち、アナログ・デジタル変換の対象となるCDS51から入力された画素信号φC1に応じたデジタル値をADC810がアナログ・デジタル変換した結果として出力する回路である。
補正部8135は、演算回路35によって構成される。
演算回路35は、加算器8123から入力されたデジタル値からパルス不安定期間に出力される不安定なデジタル値に対応する予め定められた一定のデジタル値を減算する演算回路である。
なお、本発明において、加算器8123が出力したデジタル値から減算する予め定められた一定のデジタル値の値、およびこのデジタル値の設定方法に関しては、規定しない。
次に本第2の実施形態によるAD変換器におけるアナログ・デジタル変換のタイミングについて説明する。図5は、本第2の実施形態によるAD変換器におけるアナログ・デジタル変換の動作の概要を示したタイミングチャートである。なお、本説明においては、図1に示した光電変換装置1において、ADC81の位置に配置されるADC810が画素アレイ3の1列目の画素P11のアナログ・デジタル変換を行う例について説明を行う。
図5において、ADC810の駆動タイミングは、図3に示したADC81の駆動タイミングに対して、リセット信号φRSのタイミングが異なる。
また、その他の画素アレイ3の1列目の画素P21、画素P31、画素P41の入射光量に応じた画素出力信号φP1、およびADC82〜ADC85に対応するAD変換器のタイミングは、図5に示すADC810のタイミングと同様である。
また、画素アレイ3が出力する画素出力信号φP1、CDS5が出力する画素信号φC1のタイミングは、図3に示すタイミングと同様である。
図5において、図1に示した光電変換装置1に、図示しない外部からの初期化、および画像取り込み命令が入力され、垂直走査回路4から入力された行選択信号φSL1によって選択された画素P11の入射光量に応じた画素出力信号φP1が入力されると、t1のタイミングで制御信号生成部8134は、リセット信号φRSを“High”レベルとする。このことによって、カウンタ回路8121の検出結果を初期化する。
続いて、t2のタイミングで、制御信号生成部8134が、遅延回路811内を周回する入力パルスφPLを“High”レベルにすると、CDS51から入力された画素信号φC1の電圧レベルと、基準電圧(例えば、図4における、接地:GNDレベル)とのレベル差に応じた遅延時間で、入力パルスφPLが遅延回路811内を周回する。また、このt2のタイミングで制御信号生成部8134がリセット信号φRSを“Low”レベルにすることによって、カウンタ回路8121およびラッチ&エンコーダ回路8122は、遅延回路811内の各遅延ユニットの検出を開始する。なお、t2のタイミングから開始される遅延ユニットの検出結果は、パルス不安定期間を含む。
続いて、t3のタイミングで、アナログ・デジタル変換期間が終了し、制御信号生成部8134が、入力パルスφPLを“Low”レベルにすると、入力パルスφPLの遅延回路811内の周回が止まる。また、制御信号生成部8134は、リセット信号φRSを“High”レベルにする。このリセット信号φRSの立ち上がりタイミングで、カウンタ回路8121が検出した入力パルスφPLが遅延回路811を周回した周回数と、ラッチ&エンコーダ回路8122が検出した入力パルスφPLが遅延回路811内の遅延ユニットを通過した段数とが一時保管される。その後、加算器8123は、一時保管された周回数と、通過段数とを処理して、画素P11の入射光量に応じたデジタル値を補正部8135に出力する。
その後、補正部8135は、加算器8123が出力した画素P11の入射光量に応じたデジタル値から、パルス不安定期間に出力される不安定なデジタル値に対応する予め定められた一定のデジタル値を減算し、その結果のデジタル値(補正後のデジタル値)を出力する。
補正部8135から出力されたデジタル値は、図示しないADC810内の出力制御回路に保持され。その後、水平走査回路6から入力された列選択信号φH1によってADC810が選択されると、図示しないADC810内の出力制御回路に保持されたデジタル値、すなわち、画素P11の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力する。
続いて、t4のタイミングで制御信号生成部8134がリセット信号φRSを“Low”レベルにすることによって、画素P11の入射光量に応じた画素出力信号φP1のアナログ・デジタル変換が完了する。
以後、上述したt1のタイミング〜t4のタイミングと同様に、ADC810は、画素P21、画素P31および画素P41の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力し、画素アレイ3のアナログ・デジタル変換、すなわち、光電変換装置1の全画像信号の読出しが完了する。
上記に述べたとおり、本発明の第2の実施形態においても、画素Pの入射光量に応じたデジタル値をアナログ・デジタル変換する際に、パルス不安定期間に出力される不安定なデジタル値を補正(減算)することができるので、出力画像に現れるノイズが低減された良好な画像データ(補正後のデジタル値)を得ることができる。
<第3実施形態>
以下、本発明の第3の実施形態について、図面を参照して説明する。図6は、第3の実施形態によるAD変換器(ADC820)の概略構成を示したブロック図である。図6において、ADC820は、遅延回路811、補正エンコーダ814、から構成される。また、補正エンコーダ814は、カウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123、制御信号生成部8134、補正部8145から構成される。
ADC820は、図1の光電変換装置1に示したADC81に置き換わるAD変換器であり、図4に示したADC810の補正部8135が補正部8145に変更されている。補正部8145は、図4に示した補正部8135とは、内部の構成が異なる。
ADC820は、図2に示した第1実施形態のADC81と同様に、図示しないアナログ・デジタル変換開始のタイミング信号に応じて、CDS51から入力された画素信号φC1のアナログ・デジタル変換を行う。また、ADC820は、図示しないアナログ・デジタル変換完了のタイミング信号に応じて、アナログ・デジタル変換した結果を図示しないADC820内の出力制御回路に保持し、水平走査回路6から入力される列選択信号φH1に応じて、図示しない出力制御回路に保持しているデジタル値を出力する。
図6において、ADC820の遅延回路811、および補正エンコーダ814のカウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123は、図2に示した第1実施形態のADC81、および図4に示した第2実施形態のADC810の対応するブロックと同じ動作を行う。また、補正エンコーダ814の制御信号生成部8134は、図4に示した第2実施形態のADC810の対応するブロックと同じ動作を行う。
補正部8145は、加算器8123が出力したデジタル値に応じた補正係数を算出し、加算器8123が出力したデジタル値から、算出した補正係数に応じた補正値(デジタル値)を減算することによって、入力信号、すなわち、アナログ・デジタル変換の対象となるCDS51から入力された画素信号φC1の応じたデジタル値をADC820がアナログ・デジタル変換した結果として出力する回路である。
補正部8145は、演算回路45、補正係数算出部451、から構成される。
補正係数算出部451は、加算器8123から入力されたデジタル値からパルス不安定期間に応じて予め定められた一定の割合の補正係数を算出し、算出した補正係数に応じた補正値(デジタル値)を生成する演算回路である。
補正係数算出部451は、生成した補正値(デジタル値)を演算回路45に出力する。
例えば、図1の光電変換装置1が使用されている周囲の環境温度に対する該光電変換装置1の温度特性、すなわち、同じ画素信号φC1が入力された場合において、環境温度の差によって加算器8123から出力されるデジタル値の変化を予め測定しておき、環境温度差における補正の割合を補正係数とすることができる。例えば、該光電変換装置1の温度特性が、環境温度が10度高くなった場合、加算器8123から出力されるデジタル値が1割大きい値となるという温度特性であったとする。また、該光電変換装置1を動作させたときの環境温度を、温度センサー等によって測定した結果、該光電変換装置1の環境温度が、20度高くなっていることが測定されたとする。この測定された環境温度と、温度特性とから、加算器8123から出力されたデジタル値が2割大きい値であることが算出される。補正係数算出部451は、算出した2割という値を補正係数とする。また、算出した2割という補正係数を用いて、加算器8123から出力されたデジタル値の補正係数(2割)に対応する値を算出し、補正値とする。このことによって、該光電変換装置1が出力するデジタル値の環境温度の影響を低減することができる。
なお、本発明においては、補正係数の設定方法、算出方法に関しての規定はしない。
演算回路45は、加算器8123から入力されたデジタル値から、補正係数算出部451から入力された補正値(デジタル値)を減算する演算回路である。
また、本第3の実施形態によるAD変換器におけるアナログ・デジタル変換のタイミングは、図5に示した第2の実施形態によるAD変換器におけるアナログ・デジタル変換のタイミングと同様である。
ただし、t3のタイミングにおいて行われる加算器8123が出力した画素P11の入射光量に応じたデジタル値の補正は、補正係数算出部451によって、加算器8123から入力されたデジタル値からパルス不安定期間に応じて予め定められた一定の割合の補正係数に基づいて算出されたデジタル値(補正後のデジタル値)となる。
上記に述べたとおり、本発明の第3の実施形態においても、画素Pの入射光量に応じたデジタル値をアナログ・デジタル変換する際に、パルス不安定期間に出力される不安定なデジタル値を補正係数によって補正することができるので、出力画像に現れるノイズが低減された良好な画像データ(補正後のデジタル値)を得ることができる。
<第4実施形態>
以下、本発明の第4の実施形態について、図面を参照して説明する。図7は、第4の実施形態によるAD変換器(ADC830)の概略構成を示したブロック図である。図7において、ADC830は、遅延回路811、補正エンコーダ815、から構成される。また、補正エンコーダ815は、カウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123、制御信号生成部8154、補正部8155から構成される。
ADC830は、図1の光電変換装置1に示したADC81に置き換わるAD変換器であり、図4に示したADC810の制御信号生成部8134が制御信号生成部8154に、補正部8135が補正部8155にそれぞれ変更されている。
ADC830は、図2に示した第1実施形態のADC81と同様に、図示しないアナログ・デジタル変換開始のタイミング信号に応じて、CDS51から入力された画素信号φC1のアナログ・デジタル変換を行う。また、ADC830は、図示しないアナログ・デジタル変換完了のタイミング信号に応じて、アナログ・デジタル変換した結果を図示しないADC830内の出力制御回路に保持し、水平走査回路6から入力される列選択信号φH1に応じて、図示しない出力制御回路に保持しているデジタル値を出力する。
図7において、ADC830の遅延回路811、および補正エンコーダ815のカウンタ回路8121、ラッチ&エンコーダ回路8122、加算器8123は、図2に示した第1実施形態のADC81、図4に示した第2実施形態のADC810、および図6に示した第3実施形態のADC820の対応するブロックと同じ動作を行う。また、補正エンコーダ815の制御信号生成部8154が生成する入力パルスφPLと、リセット信号φRSは、図4に示した第2実施形態のADC810、および図6に示した第3実施形態のADC820の対応するブロックと同じであるが、新たに補正部8155を制御するラッチ制御信号φLC1、およびラッチ制御信号φLC2が追加されている。
補正部8155は、加算器8123が出力したデジタル値を一時保存し、一時保存したデジタル値に基づいて補正を行うことによって、入力信号、すなわち、アナログ・デジタル変換の対象となるCDS51から入力された画素信号φC1の応じたデジタル値をADC830がアナログ・デジタル変換した結果として出力する回路である。
補正部8155は、第1のラッチ回路551、第2のラッチ回路552、演算回路55、から構成される。
第1のラッチ回路551は、加算器8123から入力されたデジタル値を、制御信号生成部8154から入力されたラッチ制御信号φLC1に応じて(例えば、ラッチ制御信号φLC1の立ち上がりタイミングで)一時保存する回路である。
第2のラッチ回路552は、加算器8123から入力されたデジタル値を制御信号生成部8154から入力されたラッチ制御信号φLC2に応じて(例えば、ラッチ制御信号φLC2の立ち下がりタイミングで)一時保存する回路である。
演算回路55は、第2のラッチ回路552に一時保存されているデジタル値から、第1のラッチ回路551に一時保存されているデジタル値を減算する演算回路である。
制御信号生成部8154は、ADC830が出力するデジタル値を補正するために、遅延回路811と、カウンタ回路8121と、ラッチ&エンコーダ回路8122と、補正部8155とに入力する制御信号を生成する回路である。
制御信号生成部8154が遅延回路811に対して生成する入力パルスφPL、およびリセット信号φRSは、図4および図6に示した制御信号生成部8134と同様である。
また、制御信号生成部8154は、パルス不安定期間が終了するタイミングで第1のラッチ回路551に加算器8123から入力されたデジタル値を一時保存するためのラッチ制御信号φLC1(例えば、予め定められた期間“High”レベルとなるパルス)を出力する。
また、制御信号生成部8154は、アナログ・デジタル変換期間が終了するタイミングで第2のラッチ回路552に加算器8123から入力されたデジタル値を一時保存するためのラッチ制御信号φLC2(例えば、予め定められた期間“High”レベルとなるパルス)を出力する。
上記に述べた構成とすることによって、予め定められた期間、すなわち、パルス不安定期間に出力される不安定なデジタル値を第1のラッチ回路551に一時保存し、パルス不安定期間を含むアナログ・デジタル変換期間全体のデジタル値を第2のラッチ回路552に一時保存することができる。
その後、補正部8155の演算回路55によって、第2のラッチ回路552に一時保存されているデジタル値、すなわち、パルス不安定期間を含むアナログ・デジタル変換期間全体のデジタル値から、第1のラッチ回路551に一時保存されているデジタル値、すなわち、パルス不安定期間に出力される不安定なデジタル値を減算し、その結果のデジタル値(補正後のデジタル値)を得ることができる。
補正部8155から出力されたデジタル値は、図示しないADC830内の出力制御回路に保持される。その後、水平走査回路6から入力された列選択信号φH1によってADC830が選択されると、図示しないADC830内の出力制御回路に保持されたデジタル値、すなわち、画素P11の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力する。
次に本第4の実施形態によるAD変換器におけるアナログ・デジタル変換のタイミングについて説明する。図8は、本第4の実施形態によるAD変換器におけるアナログ・デジタル変換の動作の概要を示したタイミングチャートである。なお、本説明においては、図1に示した光電変換装置1において、ADC81の位置に配置されるADC830が画素アレイ3の1列目の画素P11のアナログ・デジタル変換を行う例について説明を行う。
図8において、ADC830の駆動タイミングは、図5に示したADC81の駆動タイミングと同様であるが、新たに補正部8155を制御するラッチ制御信号φLC1、およびラッチ制御信号φLC2の出力タイミングが追加されている。
また、その他の画素アレイ3の1列目の画素P21、画素P31、画素P41の入射光量に応じた画素出力信号φP1、およびADC82〜ADC85に対応するAD変換器のタイミングは、図5に示すADC810のタイミングと同様である。
また、画素アレイ3が出力する画素出力信号φP1、CDS5が出力する画素信号φC1のタイミングは、図3に示すタイミングと同様である。
図8において、図1に示した光電変換装置1に、図示しない外部からの初期化、および画像取り込み命令に応じて、画素P11からの画素出力信号φP1が入力されると、t1のタイミングで、図5に示したt1のタイミングと同様に、制御信号生成部8154は、リセット信号φRSを“High”レベルとして、カウンタ回路8121の検出結果を初期化する。
続いて、t2のタイミングで、図5に示したt2のタイミングと同様に、制御信号生成部8154が、遅延回路811内を周回する入力パルスφPLを“High”レベルにすることによって、CDS51から入力された画素信号φC1の電圧レベルと、基準電圧(例えば、図7における、接地:GNDレベル)とのレベル差に応じた遅延時間で、入力パルスφPLが遅延回路811内を周回し、また、制御信号生成部8154が、リセット信号φRSを“Low”レベルにすることによって、カウンタ回路8121およびラッチ&エンコーダ回路8122は、遅延回路811内の各遅延ユニットの検出を開始する。なお、t2のタイミングから開始される遅延ユニットの検出結果は、図5に示したタイミングチャートと同様に、パルス不安定期間を含む。
続いて、t3のタイミングで、パルス不安定期間が終了すると、制御信号生成部8154が、第1のラッチ回路551のラッチ制御信号φLC1(例えば、“High”パルス)を出力する。
このラッチ制御信号φLC1によって、第1のラッチ回路551は、パルス不安定期間に加算器8123から入力されたデジタル値、すなわち、パルス不安定期間に出力される不安定なデジタル値を一時保存する。
続いて、t4のタイミングで、アナログ・デジタル変換期間が終了する直前に、制御信号生成部8154が、第2のラッチ回路552のラッチ制御信号φLC2(例えば、“High”パルス)を出力する。
このラッチ制御信号φLC2によって、第2のラッチ回路552は、パルス不安定期間を含むアナログ・デジタル変換期間全体のデジタル値を一時保存する。
その後、演算回路55は、第2のラッチ回路552に一時保存されているアナログ・デジタル変換期間全体のデジタル値から、第1のラッチ回路551に一時保存されているパルス不安定期間に出力される不安定なデジタル値を減算し、その結果のデジタル値(補正後のデジタル値)を出力する。
続いて、t5のタイミングで、図5に示したt3のタイミングと同様に、アナログ・デジタル変換期間が終了すると、制御信号生成部8154が、入力パルスφPLを“Low”レベルにすることによって、入力パルスφPLの遅延回路811内の周回が止まり、また、制御信号生成部8154が、リセット信号φRSを“High”レベルにすることによって、演算回路55が算出したデジタル値(補正後のデジタル値)が、図示しないADC830内の出力制御回路に保持される。
続いて、t6のタイミングで制御信号生成部8154が、リセット信号φRSを“Low”レベルにすることによって、画素P11の入射光量に応じた画素出力信号φP1のアナログ・デジタル変換が完了する。
図示しないADC830内の出力制御回路に保持された演算回路55が算出したデジタル値(補正後のデジタル値)は、水平走査回路6から入力された列選択信号φH1によってADC830が選択されることによって、図示しないADC830内の出力制御回路から読み出されて、画素P11の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力される。
以後、上述したt1のタイミング〜t6のタイミングと同様に、ADC830は、画素P21、画素P31および画素P41の入射光量に応じたデジタル値をアナログ・デジタル変換した結果として出力し、画素アレイ3のアナログ・デジタル変換、すなわち、光電変換装置1の全画像信号の読出しが完了する。
上記に述べたとおり、本発明の第4の実施形態においても、画素Pの入射光量に応じたデジタル値をアナログ・デジタル変換する際に、パルス不安定期間に出力される不安定なデジタル値を補正(減算)することができるので、出力画像に現れるノイズが低減された良好な画像データ(補正後のデジタル値)を得ることができる。
なお、本第4の実施形態における補正部8155は、第1のラッチ回路551と第2のラッチ回路552を備える構成としたが、第1のラッチ回路551のみを備え、加算器8123から入力されたデジタル値から、第1のラッチ回路551に一時保存されているパルス不安定期間に出力される不安定なデジタル値を減算し、その結果のデジタル値(補正後のデジタル値)を出力する構成とすることもできる。この構成の場合、図8のt5のタイミングにおいて図5に示したt3のタイミングと同様に、制御信号生成部8154によって制御されるリセット信号φRSの立ち上がりタイミングで、カウンタ回路8121が検出した入力パルスφPLが遅延回路811を周回した周回数と、ラッチ&エンコーダ回路8122が検出した入力パルスφPLが遅延回路811内の遅延ユニットを通過した段数とが一時保管され、その後、加算器8123が処理することによって出力される画素P11の入射光量に応じたデジタル値を用いることによって、演算回路55によるデジタル値を補正(減算)が実現できる。
上記に述べたとおり、本発明を実施するための最良の形態によれば、光電変換装置に具備されたAD変換器の動作開始後に出力されるデジタル値が不安定な期間のデジタル値を補正することができるので、不安定な期間のデジタル値に含まれるノイズを低減した良好なデジタル値を得ることができる。
このことによって、本発明の光電変換装置を電池やバッテリーによって動作するデジタルカメラ、デジタルビデオカメラなどに搭載した場合に、光電変換装置に具備されたAD変換器の動作を積極的に停止することができ、該デジタルカメラ、デジタルビデオカメラなどの消費電力を低減することができる。
なお、本実施形態の遅延回路811における遅延ユニットは、電源側を入力信号、すなわち、アナログ・デジタル変換の対象となる画素信号φC1とし、接地側を基準電圧とした構成で説明したが、図9の遅延回路841に示すように、電源側を基準電圧とし、接地側を入力信号とした構成とすることもできる。
また、2種類の入力信号がある場合は、図10の遅延回路851に示すように電源側を第1の入力信号とし、接地側を第2の入力信号とした構成とすることもできる。また、図10の遅延回路851と逆に電源側を第2の入力信号とし、接地側を第1の入力信号とした構成とすることもできる。
また、本実施形態の遅延回路は、初段の遅延ユニットを否定論理積回路(NANDゲート)で構成し、その他の遅延ユニットを否定回路(NOTゲート)で構成した場合について説明したが、本発明においては、遅延回路の構成は規定しない。すなわち、遅延回路は、入力信号の電圧レベルと基準電圧の電圧レベル、または2つの入力信号の電圧レベルのレベル差に応じた遅延時間をもって入力パルスを周回させる構成であれば、どのような構成であっても適用することができる。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
1 光電変換装置、2,P11,P12,P13,P14,P15,P21,P22,P23,P24,P25,P31,P32,P33,P34,P35,P41,P42,P43,P44,P45 画素、3 画素アレイ、4 垂直走査回路、5,51,52,53,54,55 CDS回路、6 水平走査回路、7 制御回路、8,81,82,83,84,85,810,820,830 AD変換器、811,841,851 遅延回路、812,813,814,815 補正エンコーダ、8121 カウンタ回路、8122 ラッチ&エンコーダ回路、8123 加算器、8124,8134,8154 制御信号生成部、8135,8145,8155 補正部、35,45,55 演算回路、451 補正係数算出部、551 第1のラッチ回路、552 第2のラッチ回路、90 画素ブロック、91 AD変換器、B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15,B16,B17,B18,B19,B20 アレイブロック(サブアレイ)、911 遅延回路、912 エンコーダ、9121 カウンタ回路、9122 ラッチ&エンコーダ回路、9123 加算器

Claims (5)

  1. 光電変換素子を有し、該光電変換素子への入射光量に応じた画素信号を出力する画素が二次元に複数配置された画素アレイと、
    前記画素アレイから読み出した前記画素信号をデジタル値に変換して出力する複数のAD変換器と、
    を備え、
    前記AD変換器は、
    前記画素アレイから読み出した前記画素信号の電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続したパルス遅延回路と、
    前記パルス信号が前記遅延ユニットを所定時間に通過した段数に基づいたデジタル値を出力するエンコーダ部と、
    前記エンコーダ部が出力したデジタル値を、予め定められた期間に前記パルス信号が前記遅延ユニットを通過した段数に相当する分だけ補正する補正手段と、
    を備えることを特徴とする光電変換装置。
  2. 前記補正手段は、
    前記画素アレイから前記画素信号の読み出しを開始してから、予め定められた期間が経過するまでに前記パルス信号が前記遅延ユニットを通過した段数に相当するデジタル値を無効とする、
    ことを特徴とする請求項1に記載の光電変換装置。
  3. 前記補正手段は、
    前記エンコーダ部から出力されるデジタル値から予め定められた値を減算する減算手段を備える、
    ことを特徴とする請求項1に記載の光電変換装置。
  4. 前記補正手段は、
    前記エンコーダ部から出力されるデジタル値に応じて減算値を算出する演算手段と、
    前記エンコーダ部から出力されるデジタル値から、前記演算手段が算出した前記減算値を減算する減算手段と、
    を備える、
    ことを特徴とする請求項1に記載の光電変換装置。
  5. 前記補正手段は、
    前記画素アレイから前記画素信号の読み出しを開始してから、予め定められた期間が経過するまでに前記パルス信号が前記遅延ユニットを通過した段数に相当するデジタル値を記憶する記憶手段と、
    前記エンコーダ部から出力されるデジタル値から、前記記憶手段が記憶した前記デジタル値を減算する減算手段と、
    を備える、
    ことを特徴とする請求項1に記載の光電変換装置。
JP2009003710A 2009-01-09 2009-01-09 光電変換装置 Withdrawn JP2010161723A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009003710A JP2010161723A (ja) 2009-01-09 2009-01-09 光電変換装置
PCT/JP2010/050106 WO2010079808A1 (ja) 2009-01-09 2010-01-07 光電変換装置
US13/178,200 US8530816B2 (en) 2009-01-09 2011-07-07 Photoelectric conversion device having a correction unit to correct output of an analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003710A JP2010161723A (ja) 2009-01-09 2009-01-09 光電変換装置

Publications (1)

Publication Number Publication Date
JP2010161723A true JP2010161723A (ja) 2010-07-22

Family

ID=42316573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003710A Withdrawn JP2010161723A (ja) 2009-01-09 2009-01-09 光電変換装置

Country Status (3)

Country Link
US (1) US8530816B2 (ja)
JP (1) JP2010161723A (ja)
WO (1) WO2010079808A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165579A (ja) * 2013-02-22 2014-09-08 Olympus Corp 撮像装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5904899B2 (ja) * 2012-08-06 2016-04-20 オリンパス株式会社 撮像装置
WO2014038140A1 (ja) * 2012-09-10 2014-03-13 パナソニック株式会社 固体撮像装置及び撮像装置
JP6108878B2 (ja) * 2013-03-01 2017-04-05 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
KR102178825B1 (ko) * 2013-11-15 2020-11-13 삼성전자 주식회사 픽셀 출력 레벨 제어 장치 및 이를 적용하는 이미지 센서
KR102174192B1 (ko) * 2014-01-14 2020-11-04 에스케이하이닉스 주식회사 프로세서 기반의 타이밍 생성 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP6485674B1 (ja) * 2017-09-14 2019-03-20 パナソニックIpマネジメント株式会社 固体撮像装置、及びそれを備える撮像装置
KR20210147347A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840783B2 (ja) * 1998-02-18 2006-11-01 株式会社デンソー センサ装置
JP2001324390A (ja) * 2000-05-17 2001-11-22 Denso Corp 熱型赤外線イメージセンサ
US6861969B1 (en) * 2004-03-03 2005-03-01 Analog Devices, Inc. Methods and structures that reduce memory effects in analog-to-digital converters
JP4232755B2 (ja) 2005-04-05 2009-03-04 株式会社デンソー イメージセンサ及びイメージセンサの制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165579A (ja) * 2013-02-22 2014-09-08 Olympus Corp 撮像装置

Also Published As

Publication number Publication date
US8530816B2 (en) 2013-09-10
US20110290985A1 (en) 2011-12-01
WO2010079808A1 (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
WO2010079808A1 (ja) 光電変換装置
JP4929090B2 (ja) 固体撮像装置およびその駆動方法
JP5901186B2 (ja) 固体撮像装置及びその駆動方法
JP6735582B2 (ja) 撮像素子およびその駆動方法、および撮像装置
US7859447B2 (en) Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus
JP4786631B2 (ja) 固体撮像装置、撮像装置
US8106985B2 (en) Solid state imaging apparatus
JP5272630B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP5959834B2 (ja) 撮像装置
JP6272085B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2008136043A (ja) 固体撮像装置、撮像装置
JP4702571B2 (ja) 列並列イメージセンサーの列オフセットの作成及び格納
JP2005348325A (ja) 撮像装置及び撮像システム
JP5378132B2 (ja) 光電変換装置
JP5393360B2 (ja) 光電変換装置
JP2005348324A (ja) 撮像装置及び撮像システム
JP2009302640A (ja) 固体撮像装置
JP5933219B2 (ja) 固体撮像装置
JP7312029B2 (ja) 撮像信号の信号処理方法およびそれを用いた固体撮像装置
JP6223267B2 (ja) 固体撮像素子及び撮像装置
JP5956856B2 (ja) 撮像素子及び撮像システム
JP7385460B2 (ja) 撮像装置及びその制御方法
JP2024035623A (ja) 光電変換装置、光電変換システムおよび光電変換方法
JP2012120044A (ja) 光電変換装置
JP2017152838A (ja) 撮像装置及び撮像装置の制御方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403