JP2017152838A - 撮像装置及び撮像装置の制御方法 - Google Patents
撮像装置及び撮像装置の制御方法 Download PDFInfo
- Publication number
- JP2017152838A JP2017152838A JP2016032074A JP2016032074A JP2017152838A JP 2017152838 A JP2017152838 A JP 2017152838A JP 2016032074 A JP2016032074 A JP 2016032074A JP 2016032074 A JP2016032074 A JP 2016032074A JP 2017152838 A JP2017152838 A JP 2017152838A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- ramp
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】設定の変更が行われた場合でも、違和感のない画像を生成することができる撮像装置を提供することを課題とする。【解決手段】設定の変更が行われないフレームの場合には、アナログデジタル変換器は、画素信号の大きさに応じて、第1又は第2のランプ信号を用いて画素信号をアナログからデジタルに変換し、補正回路は、ランプ信号の傾きの比を用いて、第1のランプ信号を用いて変換されたデジタル値と第2のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、設定の変更が行われた直後のフレームの場合には、アナログデジタル変換器は、画素信号の大きさにかかわらず、第1及び第2のランプ信号のいずれか1個を用いて画素信号をアナログからデジタルに変換し、補正回路は、第1〜第4のデジタル値を基に、第1のランプ信号と第2のランプ信号の傾きの比を演算する。【選択図】図9
Description
本発明は、デジタル一眼レフカメラ、デジタルスチルカメラ又はデジタルビデオカメラ等の撮像装置及び撮像装置の制御方法に関する。
近年、テレビジョンの規格は、フルハイビジョンと呼ばれる水平1920画素、垂直1080画素(以下、1920×1080と表す)の画素数から、4k2kと呼ばれる3840×2160画素であるHDの4倍の画素数を持つものに変わってきている。また、4k2kよりもさらに次の世代として、8k4kもしくはスーパーハイビジョンと呼ばれる規格があり、その規格は、7680×4320画素の画素数を持つ。画素数と合わせて、フレームレートも増加の一途を辿っている。このような変化に伴い、テレビジョン映像を撮影する撮像装置においても、記録できる画像の高画素化及び高フレームレートが要求されている。上記の要求を満足するためには、光を電気信号に変換する撮像素子においても、画像の読み出し速度を高速化することは重要な課題の一つであり、特に撮像素子が有するアナログデジタル変換器の高速化が求められている。
特許文献1では、アナログ信号を所定の電圧と比較する比較部を備え、異なる階調精度の参照電圧を選択し、階調を減らすことなく、アナログデジタル変換にかかる時間を短縮している。
また、特許文献2では、撮像素子のアナログデジタル変換時における非直線性ばらつきを補正している。撮像素子に備えられたダミー画素に2つの基準電圧を入力し、それを複数回繰り返してアナログデジタル変換して読み出すことで、ダミー画素の増加を抑えつつ、非直線性を補正する。
特許文献2は、ダミー画素にアナログデジタル変換器の補正に使用する基準電圧を入力し、そのアナログデジタル変換の結果を参照して補正係数の演算を行う撮像装置を開示している。その撮像装置の場合、アナログデジタル変換器の補正値の更新が必要な読み出しフレームには、その補正係数が算出されておらず、その画像フレームが使用できないという課題がある。
本発明の目的は、設定の変更が行われた場合でも、違和感のない画像を生成することができる撮像装置及び撮像装置の制御方法を提供することである。また、撮像素子が有するスロープ型のアナログデジタル変換器でA/D変換を行う場合に消費電力を低減できるようにすることを目的とする。
本発明の撮像装置は、光電変換により画素信号を生成する複数の画素を含む画素部と、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するアナログデジタル変換器とを備えた撮像素子と、前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第2の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御する制御手段と、を有する。
本発明によれば、撮像素子が有するスロープ型のアナログデジタル変換器でA/D変換を行う場合の消費電力を低減することができる。
(第1の実施形態)
図1は、本発明の第1の実施形態による撮像装置の構成例を示す図である。撮像装置は、撮像素子100と、画像処理LSI150とを有する。撮像素子100は、例えばCMOSセンサであり、並列型のアナログデジタル変換器(AD変換器)を有し、光電変換により画像データを生成する。画像処理LSI150は、画像処理部であり、撮像素子100が出力する画像データに対して、ホワイトバランス処理や、ガンマ処理などの現像処理を行い、記録媒体に画像データを記録する。また、画像処理LSI150は、CPUを内蔵しており、このCPUにより、撮像装置の動作モードに応じて、撮像素子100と通信(例えばシリアル通信)し、制御を行う。撮像素子100は、タイミング制御部101、画素部110、垂直走査回路111、列アンプ112、ランプ回路113、列アナログデジタル変換器(列ADC)114、水平転送回路117、信号処理回路120、及び外部出力回路121を有する。また、撮像素子100は、基準信号出力回路130及びコントローラ回路140を有する。
図1は、本発明の第1の実施形態による撮像装置の構成例を示す図である。撮像装置は、撮像素子100と、画像処理LSI150とを有する。撮像素子100は、例えばCMOSセンサであり、並列型のアナログデジタル変換器(AD変換器)を有し、光電変換により画像データを生成する。画像処理LSI150は、画像処理部であり、撮像素子100が出力する画像データに対して、ホワイトバランス処理や、ガンマ処理などの現像処理を行い、記録媒体に画像データを記録する。また、画像処理LSI150は、CPUを内蔵しており、このCPUにより、撮像装置の動作モードに応じて、撮像素子100と通信(例えばシリアル通信)し、制御を行う。撮像素子100は、タイミング制御部101、画素部110、垂直走査回路111、列アンプ112、ランプ回路113、列アナログデジタル変換器(列ADC)114、水平転送回路117、信号処理回路120、及び外部出力回路121を有する。また、撮像素子100は、基準信号出力回路130及びコントローラ回路140を有する。
コントローラ回路140は、撮像素子100と画像処理LSI150との間のインターフェース部であり、シリアル通信手段などを用いて、画像処理LS150Iから制御信号を入力する。画素部110は、光電変換により、入射光量に応じた画素信号を電圧として生成する行列状の複数の画素を有する。複数の画素の各々は、光を電荷に変換する光電変換素子(フォトダイオード)を有する。各々の光電変換素子の表面には、カラーフィルタとマイクロレンズが設けられる。R(赤)、G(緑)、B(青)の3色のカラーフィルタを用いることで、RGB原色カラーフィルタによるベイヤー配列の周期構造の画素を構成することができるが、ベイヤー配列に限定されない。
タイミング制御部101は、撮像素子100の各ブロックに対する動作クロック信号及びタイミング信号を供給し、各ブロックの動作を制御する。垂直走査回路111は、画素部110内の行列状の画素の信号を行単位で1フレーム中に順次読み出すためのタイミング制御を行う。画素部110では、1フレーム中に上の行から下の行にかけて、行単位で順次読み出され、1フレームの画像信号が出力される。
列アンプ112は、画素部110から読み出された画素信号を行単位で電気的に所定のゲインで増幅する。列アンプ112が信号を増幅することにより、それ以降のランプ回路113及び列ADC114で生成されるノイズに対して、画素の信号レベルが増幅され、等価的にSN比を改善することができる。ただし、画素部110で生成されるノイズに対し、ランプ回路113及び列ADC114で生成されるノイズが十分小さい回路構造においては、列アンプ112は必ずしも必須ではない。
基準信号出力回路130は、基準信号を列アンプ112に出力する。基準信号出力回路130は、一定電圧の基準信号をクリップするクリップ回路でもよい。基準信号出力回路130の制御については、後に説明する。ランプ回路113は、時間と共にレベルが変化する一定の傾きを持つランプ形状電圧信号であるランプ信号を発生する信号発生器である。列ADC114は、複数の比較部115及びカウンタ・ラッチ回路116の組みを列毎に有し、列アンプ112が出力するアナログ信号をデジタル信号に変換し、デジタル信号を水平転送回路117に出力する。比較部115は、列アンプ112の出力信号とランプ回路113のランプ信号とを比較する。カウンタ・ラッチ回路116は、比較部115の比較期間においてカウントを行い、比較部115の比較一致結果に応じて、そのカウント値をラッチする。ラッチされたカウント値は、アナログデジタル変換されたデジタル値である。その詳細動作は、後に説明する。
水平転送回路117は、カウンタ・ラッチ回路116にラッチされた各列のデジタルの画素信号を順次、信号処理回路120に出力する。信号処理回路120は、画素信号に対してデジタル信号処理を行い、処理後の信号を外部出力回路121に出力する。例えば、信号処理回路120は、画素信号に対して、デジタルのオフセット値を加えたり、シフト演算又は乗算を行うことにより、簡易にゲイン演算を行うことができる。また、画素部110に遮光した画素領域を設けることにより、信号処理回路120は、遮光した画素を利用したデジタルの黒レベルクランプ動作を行うことができる。
外部出力回路121は、シリアライザーを有し、信号処理回路120が出力する複数ビットのパラレル信号をシリアル信号に変換する。そして、外部出力回路121は、このシリアル信号を例えばLVDS信号等に変換し、画像処理LSI150に出力する。画像処理LSI150は、外部出力回路121が出力する画像信号に対して画像処理を行う。
図2(a)は図1の各列の列ADC114の構成例を示す図であり、図2(b)は列ADC114のアナログデジタル変換処理を示すタイミングチャートである。列ADC114は、比較部115及びカウンタ・ラッチ回路116を有する。カウンタリセットにより、カウンタ・ラッチ回路116は、カウント値がリセットされ、カウント値のカウントを開始し、比較部115の出力信号は、ローレベルからハイレベルに変化する。列アンプ112は、画素信号VAMPを出力する。ランプ回路113は、ランプ信号VRAMPの傾きの生成を開始する。ランプ信号VRAMPは、時間経過と共に大きくなる。比較部115は、ランプ信号VRAMPが画素信号VAMPより大きくなると、出力信号をローレベルにする。カウンタ・ラッチ回路116は、比較部115の出力信号がハイレベルからローレベルに反転した時点のカウント値をラッチする。このラッチしたカウント値は、列アンプ112が出力した画素信号VAMPをアナログからデジタルに変換した値である。なお、ランプ信号VRAMPの傾きを変えることにより、比較部115の出力信号が反転するタイミングが変化し、カウンタ・ラッチ回路116のカウント期間が変わるので、アナログデジタル変換のゲインを変えることができる。
図3は、列ADC114の動作例を示すタイミングチャートである。横軸は時間を示す。図3の上段の破線の信号は、列アンプ112の出力信号を示す。図3の上段の実線の信号は、ランプ回路113の出力信号を示す。図3の下段は、比較部115の出力信号を示す。
まず、N信号AD変換期間T1について説明する。画素部110は、画素をリセットし、画素のリセット解除に基づく画素信号をN信号として出力する。列アンプ112は、N信号VAMPを出力する。カウンタリセットにより、比較部115の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、小さい傾きの第3のランプ信号VRAMP1を出力する。第3のランプ信号VRAMP1は、時間と共にレベルが変化する信号である。第3のランプ信号VRAMP1がN信号VAMPより大きくなると、比較部115の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウント期間CN1のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ112が出力したN信号VAPMをアナログからデジタルに変換した値である。以上のように、列ADC114は、第3のランプ信号VRAMP1を用いてN信号VAMPをアナログからデジタルに変換する。
次に、レベル判定期間T2について説明する。画素部110は、画素の電荷蓄積期間の光電変換に基づく画素信号をS信号として出力する。列アンプ112は、S信号VAMPを出力する。図3では、高レベルのS信号VAPMと小レベルのS信号VAMPとの2つの場合を示す。ランプ回路113は、閾値信号THを出力する。比較部115は、S信号VAMPが閾値信号THより大きいか否かを比較し、比較結果を出力する。カウンタ・ラッチ回路116は、その比較結果を入力し、S信号VAMPが閾値信号THよりも大きいか小さいかを判断する。
次に、S信号AD変換期間T3について説明する。カウンタリセットにより、比較部115の出力信号は、ローレベルからハイレベルに反転し、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、S信号VAMPのレベルに応じて、ランプ信号VRAMPの傾きを変える。
ランプ回路113は、S信号VAMPが閾値信号THより小さい場合には、小さい傾きの第1のランプ信号VRAMP2を出力する。第1のランプ信号VRAMP2は、時間と共にレベルが変化する信号である。第1のランプ信号VRAMP2がS信号VAMPより大きくなると、比較部115の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウント期間CN2のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ112が出力したS信号VAPMをアナログからデジタルに変換した値である。以上のように、列ADC114は、S信号VAMPが閾値信号THより小さい場合には、第1のランプ信号VRAMP2を用いてS信号VAMPをアナログからデジタルに変換する。
また、ランプ回路113は、S信号VAMPが閾値信号THより大きい場合には、大きい傾きの第2のランプ信号VRAMP3を出力する。第2のランプ信号VRAMP3は、時間と共にレベルが変化する信号である。第2のランプ信号VRAMP3がS信号VAMPより大きくなると、比較部115の出力信号は、ハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウント期間CN3のカウントを終了し、カウント値をラッチする。このカウント値は、列アンプ112が出力したS信号VAPMをアナログからデジタルに変換した値である。以上のように、列ADC114は、S信号VAMPが閾値信号THより大きい場合には、第2のランプ信号VRAMP3を用いてS信号VAMPをアナログからデジタルに変換する。
なお、N信号は、S信号に比べて小さいので、第3のランプ信号VRAMP1の傾きは小さい。第3のランプ信号VRAMP1の傾きは、第1のランプ信号VRAMP2の傾きと同じである。第2のランプ信号VRAMP3の傾きは、ランプ信号VRAMP1及びVRAMP2の傾きよりn倍大きい。
上記のように、N信号AD変換期間T1では、列ADC114は、N信号(ノイズ成分)のアナログデジタル変換を行う。その後、S信号AD変換期間T3では、S信号(ノイズ成分+信号成分)のアナログデジタル変換を行う。その後、信号処理回路120は、S信号のデジタル値からN信号のデジタル値を減算し、ノイズ成分を打ち消すことにより、S/Nの良い信号を得る。
図4(a)は、横軸が画素部110への入力光量(列アンプ112の出力信号)を示し、縦軸がS信号のアナログデジタル変換後のデジタル値を示す図である。図4(a)の実線は、列ADC114が出力するデジタル値である。列ADC114は、S信号が閾値信号THより小さい場合には、傾きが小さい第1のランプ信号VRAMP2を用いるため、図4(a)のようにアナログデジタル変換の傾きが大きくなる。これに対し、列ADC114は、S信号が閾値信号THより大きい場合には、傾きが大きい第2のランプ信号VRAMP3を用いるため、図4(a)のようにアナログデジタル変換の傾きが小さくなる。そのため、閾値信号THの前後で、入射光量に対するアナログデジタル変換値の整合が取れていないことになる。そのため、信号処理回路120は、補正回路であり、列ADC114により第1のランプ信号VRAMP2を用いて変換されたデジタル値と第2のランプ信号VRAMP3を用いて変換されたデジタル値との整合をとるための補正を行う。信号処理回路120は、S信号が閾値信号THよりも大きい場合には、S信号のアナログデジタル変換値に、ランプ信号VRAMP3及びVRAMP2の傾きの比nを乗算し、その乗算の結果に、閾値信号THで合うようにオフセットを加算する。これにより、入射光量に対するアナログデジタル変換値の整合をとるための補正が行われる。
この補正を正しく行い、第2のランプ信号VRAMP3と第1のランプ信号VRAMP2の変わり目の閾値信号THの前後で滑らかにつなぐことが出来ない場合は、ある輝度で段差が残ったような画像となってしまい、違和感のある画像となってしまう。また、この補正値は、撮像素子100の温度、撮像素子100の駆動タイミング又は固体ばらつき、電源電圧ばらつきなどによって変化が生じるため、動作時に定期的な補正値の取得が必要である。以下、2つのランプ信号VRAMP2及びVRAMP3の補正値の生成方法と補正値を生成するためのダミー画素の構成について説明する。
図5は、図1の画素部110、基準信号出力回路130、及び列アンプ112の構成例を示す図である。基準信号出力回路130は、光電変換素子(フォトダイオード)を有しないダミー画素であり、基準信号を出力する。ダミー画素を読み出す期間では、セレクタ501は、制御回路502の制御の下、基準信号出力回路130が出力する基準信号を、列信号線503を介して、列アンプ112に出力する。これに対し、画素部110の画素を読み出す期間では、セレクタ501は、制御回路502の制御の下、画素部110の画素信号を、列信号線503を介して、列アンプ112に出力する。
図6は、画素部110及び基準信号出力回路130の構成例を示す図である。画素領域601〜603として、最も上部にダミー画素領域603を配置し、その下にオプティカルブラック領域602を配置し、その下に有効画素領域601を配置している。有効画素領域601及びオプティカルブラック領域602は、画素部110に対応する。ダミー画素領域603は、基準信号出力回路130に対応する。画素領域601〜603には、行列状の複数の画素が配置されている。オプティカルブラック領域602は、各々が遮光された光電変換素子を含む複数のオプティカルブラック画素を有する。有効画素領域601は、実際の画像を読み出すための各々が遮光されていない光電変換素子を含む複数の有効画素を有する。ダミー画素領域603は、光電変換素子を有しないダミー画素を有する。撮像素子100は、ダミー画素領域603を用いて、傾きの比nとオフセットを算出する。
図7(a)、(b)及び図8(a)、(b)は、第1の基準信号V1及び第2の基準信号V2のアナログデジタル変換を示す図である。図7(a)は、第1のランプ信号VRAMP2を用いて第1の基準信号V1をアナログからデジタルに変換する処理を示す図であり、図3とは異なり、N信号AD変換期間T1を設ける必要がない。レベル判定期間では、ランプ回路113は、ランプ信号VRAMPのうちの最大信号TH1を出力し、基準信号出力回路(ダミー画素)130は、列アンプ112を介して、第1の基準信号V1を列ADC114に出力する。第1の基準信号V1は、第1の基準電圧である。
次に、S信号AD変換期間では、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、第1の基準信号V1が最大信号TH1より小さいので、傾きの小さい第1のランプ信号VRAMP2を出力する。比較部115の出力信号は、ローレベルからハイレベルに反転する。第1のランプ信号VRAMP2が第1の基準信号V1より大きくなると、比較部115の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウントを終了し、カウント値V1L(図4(b)参照)をラッチする。
図7(b)は、第2のランプ信号VRAMP3を用いて第1の基準信号V1をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路113は、ランプ信号VRAMPのうちの最小信号TH2を出力し、基準信号出力回路(ダミー画素)130は、列アンプ112を介して、第1の基準信号V1を列ADC114に出力する。
次に、S信号AD変換期間では、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、第1の基準信号V1が最小信号TH2より大きいので、傾きの大きい第2のランプ信号VRAMP3を出力する。比較部115の出力信号は、ローレベルからハイレベルに反転する。第2のランプ信号VRAMP3が第1の基準信号V1より大きくなると、比較部115の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウントを終了し、カウント値V1H(図4(b)参照)をラッチする。
図8(a)は、第1のランプ信号VRAMP2を用いて第2の基準信号V2をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路113は、ランプ信号VRAMPのうちの最大信号TH1を出力し、基準信号出力回路(ダミー画素)130は、列アンプ112を介して、第2の基準信号V2を列ADC114に出力する。第2の基準信号V2は、第2の基準電圧であり、図4(b)に示すように、第1の基準信号V1より大きい。
次に、S信号AD変換期間では、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、第2の基準信号V2が最大信号TH1より小さいので、傾きの小さい第1のランプ信号VRAMP2を出力する。比較部115の出力信号は、ローレベルからハイレベルに反転する。第1のランプ信号VRAMP2が第2の基準信号V2より大きくなると、比較部115の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウントを終了し、カウント値V2L(図4(b)参照)をラッチする。
図8(b)は、第2のランプ信号VRAMP3を用いて第2の基準信号V2をアナログからデジタルに変換する処理を示す図である。レベル判定期間では、ランプ回路113は、ランプ信号VRAMPのうちの最小信号TH2を出力し、基準信号出力回路(ダミー画素)130は、列アンプ112を介して、第2の基準信号V2を列ADC114に出力する。
次に、S信号AD変換期間では、カウンタ・ラッチ回路116は、カウント値をリセットし、カウント値のカウントを開始する。ランプ回路113は、第2の基準信号V2が最小信号TH2より大きいので、傾きの大きい第2のランプ信号VRAMP3を出力する。比較部115の出力信号は、ローレベルからハイレベルに反転する。第2のランプ信号VRAMP3が第2の基準信号V2より大きくなると、比較部115の出力信号がハイレベルからローレベルに反転し、カウンタ・ラッチ回路116は、カウントを終了し、カウント値V2H(図4(b)参照)をラッチする。
図4(b)に、図7(a)及び(b)の第1の基準信号V1のアナログデジタル変換値V1L,V1Hを示し、図8(a)及び(b)の第2の基準信号V2のアナログデジタル変換値V2L,V2Hを示す。図4(b)は、図4(a)の閾値信号THより小さい領域を拡大したものである。基準信号V1及びV2は、閾値信号THより小さい。アナログデジタル変換値V1Lは、第1のランプ信号VRAMP2を用いて第1の基準信号V1をアナログからデジタルに変換した第1のデジタル値である。アナログデジタル変換値V1Hは、第2のランプ信号VRAMP3を用いて第1の基準信号V1をアナログからデジタルに変換した第2のデジタル値である。アナログデジタル変換値V2Lは、第1のランプ信号VRAMP2を用いて第2の基準信号V2をアナログからデジタルに変換した第3のデジタル値である。アナログデジタル変換値V2Hは、第2のランプ信号VRAMP3を用いて第2の基準信号V2をアナログからデジタルに変換した第4のデジタル値である。信号処理回路120は、次式のように、4個のアナログデジタル変換値V1L,V1H,V2L,V2Hを基に、第1のランプ信号VRAMP2と第2のランプ信号VRAMP3の傾きの比nを演算する。
n=(V2L−V1L)/(V2H−V1H)
n=(V2L−V1L)/(V2H−V1H)
信号処理回路120は、アナログデジタル変換値V1H及びV2Hを結ぶ直線に対して傾きをn倍にした補正後の直線を演算し、その補正後の直線とアナログデジタル変換値V1L及びV2Lを結ぶ直線との閾値信号THにおける差分をオフセットとして演算する。以上のように、信号処理回路120は、4個のアナログデジタル変換値V1L,V1H,V2L,V2Hを基に、第1のランプ信号VRAMP2と第2のランプ信号VRAMP3の傾きの比n及びオフセットを演算する。なお、傾きの比n及びオフセットは、画像処理LSI(補正回路)150が演算してもよい。
撮像装置は、図3の処理を行う。信号処理回路120又は画像処理LSI150は、S信号VAMPが閾値信号THより大きい場合には、S信号VAMPのアナログデジタル変換値に対して比nを乗算し、その乗算の結果にオフセットを加算することにより、補正を行う。その補正の後、信号処理回路120又は画像処理LSI150は、S信号のアナログデジタル変換値とN信号のアナログデジタル変換値との差分を演算することにより、S/Nを向上させる。
ここで、画素部110の1フレームの読み出しにおいて、はじめの傾きの比n及びオフセットの演算を行った後、信号処理回路120が傾きの比n及びオフセットを反映させるのに一定の時間がかかる。そのため、そのフレーム内で傾きの比n及びオフセットを演算して、S信号を補正することが困難であるという課題がある。例えば、列アンプ112のゲインを変更する場合、ゲインを変更してはじめの1フレームの傾きの比n及びオフセットを取得することが困難である。この課題を解決する実施形態を、図9を参照しながら以下に説明する。
図7は、本実施形態による撮像装置の制御方法を示すフローチャートである。まず、ステップS1では、撮像素子100は、画像出力処理を開始するため、フレーム番号Nに1を設定する。次に、ステップS2では、信号処理回路120又は画像処理LSI150は、4個のアナログデジタル変換値V1L,V1HL,V2L,V2Hを取得し、第1のランプ信号VRAMP2と第2のランプ信号VRAMP3の傾きの比n及びオフセットを演算する。
次に、ステップS3では、撮像装置は、信号処理回路120又は画像処理LSI150に、傾きの比n及びオフセットをセットする。次に、ステップS4では、撮像装置は、第1のランプ信号VRAMP2及び第2のランプ信号VRAMP3を用いて、図3の処理を行う。信号処理回路120又は画像処理LSI150は、S信号VAMPが閾値信号THより大きい場合には、S信号VAMPのアナログデジタル変換値に対して比nを乗算し、その乗算の結果にオフセットを加算することにより、補正を行う。その補正の後、信号処理回路120又は画像処理LSI150は、S信号のアナログデジタル変換値とN信号のアナログデジタル変換値との差分を演算することにより、S/Nを向上させる。次に、撮像素子100は、フレーム番号Nをインクリメントする。次に、ステップS5では、撮像素子100は、電源スイッチのオフ等により、画像出力の終了か否かを判定し、終了でない場合にはステップS6に処理を進め、終了である場合には処理を終了する。
ステップS6では、撮像素子100は、次フレームの出力を開始する前に、列アンプ112のゲインが変更されたか否かを判定する。撮像素子100は、変更された場合には、新たな傾きの比n及びオフセットを取得するため、ステップS7に処理を進める。また、撮像素子100は、変更されていない場合には、傾きの比n及びオフセットを変更せずに、ステップS4に処理を戻す。
ステップS7では、撮像装置は、4個のアナログデジタル変換値V1L,V1HL,V2L,V2Hを取得する。そして、撮像装置は、S信号AD変換期間T3において、S信号VAMPの大きさにかかわらず、第1のランプ信号VRAMP2を用いずに、第2のランプ信号VRAMP3を用いて、Nフレーム目の図3の処理を行う。ここで、この時点で、新たな傾きの比n及びオフセットを演算する時間がないので、新たな傾きの比n及びオフセットを演算せずに、図3の処理を行う。ステップS7では、撮像装置は、S信号AD変換期間T3において、第2のランプ信号VRAMP3のみを用いて、アナログデジタル変換を行う。単一の第2のランプ信号VRAMP3によるアナログデジタル変換であれば、複数のランプ信号を用いた場合の傾きの比n及びオフセットによる補正の必要がない。つまり、新たな傾きの比n及びオフセットを取得しなくても、アナログデジタル変換が可能である。なお、ステップS7では、撮像装置は、S信号AD変換期間T3において、S信号VAMPの大きさにかかわらず、第2のランプ信号VRAMP3を用いずに、第1のランプ信号VRAMP2を用いて、Nフレーム目の図3の処理を行ってもよい。
次に、ステップS8では、信号処理回路120又は画像処理LSI150は、ステップS7で取得した4個のアナログデジタル変換値V1L,V1HL,V2L,V2Hを用いて、傾きの比n及びオフセットを演算する。なお、ステップS8の処理は、ステップS7の処理と並列に行われてもよい。その後、撮像装置は、ステップS3に処理を進める。
以上のように、撮像装置は、列アンプ112のゲイン設定の変更が行われないフレームの場合には、傾きの比n及びオフセットを変更せずに、次のフレームのアナログデジタル変換を行う。この場合、ステップS4では、列ADC114は、画素信号VAMPが閾値THより小さい場合には、第1のランプ信号VRAMP2を用いて画素信号VAMPをアナログからデジタルに変換する。また、列ADC114は、画素信号VAMPが閾値THより大きい場合には、第2のランプ信号VRAMP3を用いて画素信号VAMPをアナログからデジタルに変換する。すなわち、列ADC114は、第1のランプ信号VRAMP2又は第2のランプ信号VRAMP3のいずれかを用いる第1の変換モードでアナログデジタル変換を行う。信号処理回路120又は画像処理LSI150は、傾き比nを用いて、列ADC114により第1のランプ信号VRAMP2を用いて変換されたデジタル値と第2のランプ信号VRAMP3を用いて変換されたデジタル値との整合をとるための補正を行う。
また、列アンプ112のゲイン設定の変更が行われた直後のフレームの場合には、新たな傾きの比n及びオフセットを演算する前に、列ADC114は、第2のランプ信号VRAMP3のみを用いる第2の変換モードで次のフレームのアナログデジタル変換を行う。その後に、撮像装置は、新たな傾きの比n及びオフセットを演算する。この場合、列ADC114は、画素信号VAMPの大きさにかかわらず、第1のランプ信号VRAMP2及び第2のランプ信号VRAMP3のうちのいずれか1個のランプ信号を用いて画素信号VAMPをアナログからデジタルに変換する。信号処理回路120又は画像処理LSI150は、第1のデジタル値V1Lと第2のデジタル値V1Hと第3のデジタル値V2Lと第4のデジタル値V2Hとを基に、傾きの比n及びオフセットを演算する。これにより、列アンプ112のゲインが変更された最初のフレームについて、新たな傾きの比n及びオフセットを演算しながら、違和感のない画像を出力することができる。
なお、本実施形態では、傾きが異なる2つのランプ信号について説明したが、ランプ信号の数は限定されず、傾きが異なる3つ以上のランプ信号を用いてもよい。また、傾きの比n及びオフセットの演算方法などは、上記の方法に限定されず、他の方法でもよい。
また、ステップS6では、列アンプ112のゲインの変更の場合について説明したが、撮像素子100の駆動タイミングの設定の変更、電源電圧の設定の変更、内部リファレンス電圧の設定の変更などにも適用することができる。
(第2の実施形態)
図10は、本発明の第2の実施形態による撮像装置の駆動方法を示すフローチャートである。図10のフローチャートは、図9のフローチャートに対して、ステップS7の代わりに、ステップS17を設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
図10は、本発明の第2の実施形態による撮像装置の駆動方法を示すフローチャートである。図10のフローチャートは、図9のフローチャートに対して、ステップS7の代わりに、ステップS17を設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
ステップS4では、信号処理回路120又は画像処理LSI150は、フレームバッファを有し、上記のS信号のアナログデジタル変換値とN信号のアナログデジタル変換値との差分である画素値の1フレーム分をフレームバッファに書き込む。
ステップS6では、撮像素子100は、列アンプ112のゲインが変更された場合には、ステップS17に処理を進める。ステップS17では、撮像装置は、4個のアナログデジタル変換値V1L,V1HL,V2L,V2Hを取得する。そして、信号処理回路120又は画像処理LSI150は、ステップS4で書き込まれたN−1フレーム目の1フレーム分の画素値をフレームバッファから読み出して、Nフレーム目の画像として出力する。すなわち、信号処理回路120又は画像処理LSI150は、N−1フレーム目の画像と同じ画像をNフレーム目の画像として出力する。その後、撮像装置は、ステップS8に処理を進める。
以上のように、列アンプ112のゲイン設定の変更が行われないフレームの場合には、撮像装置は、ステップS6からステップS4に処理を進める。その場合、列ADC114は、画素信号VAMPが閾値THより小さい場合には、第1のランプ信号VRAMP2を用いて画素信号VAMPをアナログからデジタルに変換する。また、列ADC114は、画素信号VAMPが閾値THより大きい場合には、第2のランプ信号VRAMP3を用いて画素信号VAMPをアナログからデジタルに変換する。信号処理回路120又は画像処理LSI150は、傾きの比nを用いて、列ADC114により第1のランプ信号VRAMP2を用いて変換されたデジタル値と第2のランプ信号VRAMP3を用いて変換されたデジタル値との整合をとるための補正を行う。そして、信号処理回路120又は画像処理LSI150は、補正後のフレームの画像を出力する。
また、列アンプ112のゲイン設定の変更が行われた直後のフレームの場合には、撮像装置は、ステップS6からステップS17に処理を進める。信号処理回路120又は画像処理LSI150は、前フレームの画像と同じ画像を出力し、第1のデジタル値V1Lと第2のデジタル値V1Hと第3のデジタル値V2Lと第4のデジタル値V2Hとを基に、傾きの比n及びオフセットを演算する。
本実施形態によれば、信号処理回路120又は画像処理LSI150は、列アンプ112のゲインが変更された直後のフレームでは、ステップS17で、前フレームの画像と同じ画像を現フレームの画像として出力する。これにより、列アンプ112のゲインが変更されても、違和感のない画像を出力することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
110 画素部、113 ランプ回路、114 列ADC回路、120 信号処理回路、130 基準信号出力回路、150 画像処理LSI
Claims (12)
- 光電変換により画素信号を生成する複数の画素を含む画素部と、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するアナログデジタル変換器とを備えた撮像素子と、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第2の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御する制御手段と、
を有することを特徴とする撮像装置。 - 光電変換により画素信号を生成する画素を含む画素部と、
少なくとも時間と共にレベルが変化する第1のランプ信号又は前記第1のランプ信号より傾きが大きい第2のランプ信号を出力するランプ回路と、
少なくとも、前記第1のランプ信号を用いて第1の基準信号をアナログからデジタルに変換した第1のデジタル値と、前記第2のランプ信号を用いて前記第1の基準信号をアナログからデジタルに変換した第2のデジタル値と、前記第1のランプ信号を用いて第2の基準信号をアナログからデジタルに変換した第3のデジタル値と、前記第2のランプ信号を用いて前記第2の基準信号をアナログからデジタルに変換した第4のデジタル値とを出力するアナログデジタル変換器と、
前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算する補正回路とを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、前記画素信号が閾値より小さい場合には、前記第1のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第2のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記比を用いて、前記アナログデジタル変換器により前記第1のランプ信号を用いて変換されたデジタル値と前記第2のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、
設定の変更が行われた直後のフレームの場合には、
前記アナログデジタル変換器は、前記画素信号の大きさにかかわらず、前記第1のランプ信号及び前記第2のランプ信号のうちのいずれか1個のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算することを特徴とする撮像装置。 - 光電変換により画素信号を生成する画素を含む画素部と、
少なくとも時間と共にレベルが変化する第1のランプ信号又は前記第1のランプ信号より傾きが大きい第2のランプ信号を出力するランプ回路と、
少なくとも、前記第1のランプ信号を用いて第1の基準信号をアナログからデジタルに変換した第1のデジタル値と、前記第2のランプ信号を用いて前記第1の基準信号をアナログからデジタルに変換した第2のデジタル値と、前記第1のランプ信号を用いて第2の基準信号をアナログからデジタルに変換した第3のデジタル値と、前記第2のランプ信号を用いて前記第2の基準信号をアナログからデジタルに変換した第4のデジタル値とを出力するアナログデジタル変換器と、
前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算する補正回路とを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、前記画素信号が閾値より小さい場合には、前記第1のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第2のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、
前記補正回路は、前記比を用いて、前記アナログデジタル変換器により前記第1のランプ信号を用いて変換されたデジタル値と前記第2のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、前記フレームの画像を出力し、
設定の変更が行われた直後のフレームの場合には、
前記補正回路は、前フレームの画像と同じ画像を出力し、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算することを特徴とする撮像装置。 - 前記設定の変更は、アンプのゲインの変更、電源電圧の変更、リファレンス電圧の変更、又は駆動タイミングの変更であることを特徴とする請求項2又は3記載の撮像装置。
- 前記補正回路は、前記アナログデジタル変換器により前記第2のランプ信号を用いて変換されたデジタル値に対して前記比を乗算することを特徴とする請求項2〜4のいずれか1項に記載の撮像装置。
- 前記補正回路は、少なくとも、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比及びオフセットを演算し、前記比及び前記オフセットを用いて前記補正を行うことを特徴とする請求項2〜4のいずれか1項に記載の撮像装置。
- 前記補正回路は、前記アナログデジタル変換器により前記第2のランプ信号を用いて変換されたデジタル値に対して前記比を乗算し、前記乗算の結果に前記オフセットを加算することを特徴とする請求項6記載の撮像装置。
- 前記設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器は、
第3のランプ信号を用いて前記画素のリセット解除に基づく画素信号をアナログからデジタルに変換し、
前記画素の光電変換に基づく画素信号が前記閾値より小さい場合には、前記第1のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、前記画素の光電変換に基づく画素信号が前記閾値より大きい場合には、前記第2のランプ信号を用いて前記画素の光電変換に基づく画素信号をアナログからデジタルに変換し、
前記補正回路は、前記補正の後、前記画素の光電変換に基づく画素信号のデジタル値と前記画素のリセット解除に基づく画素信号のデジタル値との差分を演算することを特徴とする請求項2〜7のいずれか1項に記載の撮像装置。 - 前記第3のランプ信号の傾きは、前記第1のランプ信号の傾きと同じであることを特徴とする請求項8記載の撮像装置。
- 画素部により、光電変換により画素信号を生成するステップと、
アナログデジタル変換器により、前記画素信号を少なくとも時間と共にレベルが変化し互いに傾きの異なる複数のランプ信号のいずれかと比較することにより前記画素信号をアナログからデジタルに変換するステップと、
前記画素信号の大きさに応じて前記複数のランプ信号のいずれかを用いて前記画素信号をデジタルに変換する第1の変換モードと、前記画素信号の大きさにかかわらず前記複数のランプ信号のなかで傾きの最も大きいランプ信号を用いて前記画素信号をデジタルに変換する第2の変換モードのいずれかのモードで前記アナログデジタル変換器が変換処理を行うように制御するステップと、
を有することを特徴とする撮像装置の制御方法。 - 画素部により、光電変換により画素信号を生成するステップと、
ランプ回路により、少なくとも時間と共にレベルが変化する第1のランプ信号又は前記第1のランプ信号より傾きが大きい第2のランプ信号を出力するステップと、
アナログデジタル変換器により、少なくとも、前記第1のランプ信号を用いて第1の基準信号をアナログからデジタルに変換した第1のデジタル値と、前記第2のランプ信号を用いて前記第1の基準信号をアナログからデジタルに変換した第2のデジタル値と、前記第1のランプ信号を用いて第2の基準信号をアナログからデジタルに変換した第3のデジタル値と、前記第2のランプ信号を用いて前記第2の基準信号をアナログからデジタルに変換した第4のデジタル値とを出力するステップと、
補正回路により、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算するステップとを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器により、前記画素信号が閾値より小さい場合には、前記第1のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第2のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記比を用いて、前記アナログデジタル変換器により前記第1のランプ信号を用いて変換されたデジタル値と前記第2のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行うステップとを有し、
設定の変更が行われた直後のフレームの場合には、
前記アナログデジタル変換器により、前記画素信号の大きさにかかわらず、前記第1のランプ信号及び前記第2のランプ信号のうちのいずれか1個のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算するステップとを有することを特徴とする撮像装置の制御方法。 - 画素部により、光電変換により画素信号を生成するステップと、
ランプ回路により、少なくとも時間と共にレベルが変化する第1のランプ信号又は前記第1のランプ信号より傾きが大きい第2のランプ信号を出力するステップと、
アナログデジタル変換器により、少なくとも、前記第1のランプ信号を用いて第1の基準信号をアナログからデジタルに変換した第1のデジタル値と、前記第2のランプ信号を用いて前記第1の基準信号をアナログからデジタルに変換した第2のデジタル値と、前記第1のランプ信号を用いて第2の基準信号をアナログからデジタルに変換した第3のデジタル値と、前記第2のランプ信号を用いて前記第2の基準信号をアナログからデジタルに変換した第4のデジタル値とを出力するステップと、
補正回路により、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算するステップとを有し、
設定の変更が行われないフレームの場合には、
前記アナログデジタル変換器により、前記画素信号が閾値より小さい場合には、前記第1のランプ信号を用いて前記画素信号をアナログからデジタルに変換し、前記画素信号が前記閾値より大きい場合には、前記第2のランプ信号を用いて前記画素信号をアナログからデジタルに変換するステップと、
前記補正回路により、前記比を用いて、前記アナログデジタル変換器により前記第1のランプ信号を用いて変換されたデジタル値と前記第2のランプ信号を用いて変換されたデジタル値との整合をとるための補正を行い、前記フレームの画像を出力するステップとを有し、
設定の変更が行われた直後のフレームの場合には、
前記補正回路により、前フレームの画像と同じ画像を出力し、前記第1のデジタル値と前記第2のデジタル値と前記第3のデジタル値と前記第4のデジタル値とを基に、前記第1のランプ信号と前記第2のランプ信号の傾きの比を演算するステップを有することを特徴とする撮像装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032074A JP2017152838A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置及び撮像装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016032074A JP2017152838A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置及び撮像装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017152838A true JP2017152838A (ja) | 2017-08-31 |
Family
ID=59739748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016032074A Pending JP2017152838A (ja) | 2016-02-23 | 2016-02-23 | 撮像装置及び撮像装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017152838A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12003875B2 (en) | 2021-09-15 | 2024-06-04 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of driving photoelectric conversion device |
-
2016
- 2016-02-23 JP JP2016032074A patent/JP2017152838A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12003875B2 (en) | 2021-09-15 | 2024-06-04 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of driving photoelectric conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10205904B2 (en) | Image sensor capable of correcting noise caused by dark charge of a floating diffusion portion, control method therefor, and image capturing apparatus | |
JP4786631B2 (ja) | 固体撮像装置、撮像装置 | |
TWI399088B (zh) | 資料處理器,固態成像裝置,成像裝置,及電子設備 | |
US9319614B2 (en) | Image pickup device with a group of focus detection pixels associated with a dedicated readout circuit and image pickup apparatus including the image pickup device | |
JP5591586B2 (ja) | 固体撮像装置、画像処理装置、カメラシステム | |
US9736406B2 (en) | Image capturing apparatus and control method thereof | |
US10630912B2 (en) | Image sensor, image capturing apparatus, and method for controlling image sensor | |
KR20080083573A (ko) | 데이터 처리 방법, 데이터 처리 장치, 고체 촬상 장치,촬상 장치, 전자기기 | |
US10027919B2 (en) | Signal processing apparatus, image capturing apparatus, control apparatus, signal processing method, and control method | |
CN107154803B (zh) | 信号处理设备、信号处理方法和摄像设备 | |
US9253427B2 (en) | Solid-state image pickup apparatus capable of realizing image pickup with wide dynamic range and at high frame rate, control method therefor, and storage medium | |
JP6272085B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP6494301B2 (ja) | 撮像装置及びその制御方法 | |
JP6525602B2 (ja) | 撮像装置及びその制御方法 | |
JP2017152838A (ja) | 撮像装置及び撮像装置の制御方法 | |
JP6433276B2 (ja) | 撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP6223267B2 (ja) | 固体撮像素子及び撮像装置 | |
JP2018050234A (ja) | 撮像装置及び撮像装置の処理方法 | |
JP2017152853A (ja) | 撮像装置及び撮像装置の制御方法 | |
US11284017B2 (en) | Image pickup device and storage medium | |
JP6393087B2 (ja) | 撮像素子及び撮像装置 | |
US11064146B2 (en) | Image capturing apparatus and control method therefor | |
JP2018191027A (ja) | 撮像装置 | |
JP2021153291A (ja) | 撮像装置、コンピュータプログラム及び記憶媒体 | |
JP2020036256A (ja) | 撮像装置および撮像装置の制御方法 |