JP6223267B2

JP6223267B2 - 固体撮像素子及び撮像装置

Info

Publication number: JP6223267B2
Application number: JP2014088555A
Authority: JP
Inventors: 槙子齋藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2014-04-22
Filing date: 2014-04-22
Publication date: 2017-11-01
Anticipated expiration: 2034-04-22
Also published as: JP2015207949A

Description

本発明は、固体撮像素子及び撮像装置に関する。

従来からデジタルスチルカメラやデジタルビデオカメラなどの撮像装置に用いられる固体撮像素子には、シャッター速度やフレームレートの向上の為に高速駆動が求められている。しかし、高速駆動を行わせることにより駆動電流が増加すると熱の発生も増加する。そのために、熱による固体撮像素子の画質への影響を低減するために低消費電力化も同時に求められている。

近年、列並列型アナログデジタル（ＡＤ）変換方式の固体撮像素子が広く普及している。列並列型ＡＤ変換方式の固体撮像素子は、撮像素子内で行単位でのＡＤ変換を行うので、高速出力が可能となる。

ＡＤ変換方式のひとつとして、シングルスロープ方式と呼ばれる方法が知られている。シングルスロープ方式のＡＤ変換器では、比較器の一方の入力に画素信号を入力し、他方の入力に参照信号として時間に応じた電圧、例えばランプ波形を入力する。比較器は、入力された画素信号と参照信号とを比較し、画素信号を参照信号のレベルが一致すると、その出力が反転する。カウンタは、比較器が画素信号と参照信号の比較を開始してから、比較器の出力が反転するまでの時間をカウントし、カウント値をデジタル信号として出力する。

特許文献１では、行単位でＡＤ変換を行う場合に、ＡＤ変換を行ったフレームの同一行や同一フレームの前の行の画素信号の値から次の読出し行の信号の値を予測し、参照信号を予測した信号の値と近い値に変更する技術が開示されている。一方で、各画素にＭＯＳトランジスタを増幅素子として設けた固体撮像装置において、増幅素子の画素ごとのばらつきが固定パターンノイズとなる問題が知られている。

これに対し、まず、各画素のフローティングディフュージョン(以下、ＦＤ)をリセットした状態での暗出力を求める。次に、光信号をフォトダイオード（以下、ＰＤ）からＦＤへ転送した状態の明出力を求め、暗出力との差分を求めることで、この固定パターンノイズを補正する補正方法が知られている。例えば、特許文献２では、スロープ方式のＡＤ変換回路のカウンタ部において、最初にリセット成分をダウンカウントした後、画素信号のアップカウントを行うことでＡＤ変換を行う方法が開示されている。

特開２０１０−５６７０７号公報特開２００５−３０３６４８号公報

しかしながら、特許文献１に開示された様に、例えば前のフレームの同一行の信号値から次の読出し行の信号値を予測する場合、次の読み出し行の信号を時間的に異なる画素信号から予測することになる。そのため、高速に動く被写体の場合は前のフレームの同一行と読み出し行とでは信号値が異なる可能性が高いので、予測が外れることが発生する。また、同一フレームの前の行の信号値から読出し行の信号値を予測する場合には、次の読み出し行の信号を空間的に異なる画素から予測することになるため、この場合も予測が外れることが発生する。

一方、特許文献２に開示されたＡＤ変換方式では、リセット成分に相当する値をダウンカウントしてから、画素信号のＡＤ変換を行うので、有効な信号を得るために余分なカウントをする必要がある。そのために、カウント数が増えるので消費電力が増える。

本発明は、ＡＤ変換に要する時間の短縮と消費電力の低減に有利な固体撮像素子を提供することを目的とする。

本発明の固体撮像素子は、光電変換部と、フローティングディフュージョン部と、前記光電変換部が生成した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、画素を選択する選択部とを各々が備える複数の画素と、前記複数の画素の各々から出力されるアナログ信号を時間の経過とともに電圧が変化する参照信号と比較することによって前記アナログ信号をデジタル信号に変換するアナログデジタル変換器とを有し、前記アナログデジタル変換器は、前記複数の画素の列毎に設けられ、前記アナログデジタル変換器により前記複数の画素の各々において前記光電変換部が生成した電荷が前記フローティングディフュージョン部に転送された状態で出力されるアナログ信号をデジタル信号に変換する際に、前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態でデジタル信号に変換された際の電圧から前記参照信号の生成を開始し、前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態で変換されたデジタル信号は、前記列毎に設けられた前記アナログデジタル変換器がアナログデジタル変換をするときに、最も早くデジタル信号を出力するアナログデジタル変換器から得られる信号であることを特徴とする。

本発明によれば、ＡＤ変換に要する時間の短縮と消費電力の低減に有利な固体撮像素子を提供することができる。

実施例１に係る固体撮像素子の概略図。実施例１に係る画素の等価回路図。実施例１に係る読み出し動作のタイミングチャート。実施例１に係る固体撮像装置の概略図。実施例２に係る固体撮像素子の概略図。実施例２に係る読み出し動作のタイミングチャート。実施例３係る固体撮像素子の概略図。実施例３に係る読み出し動作のタイミングチャート。

以下に、本発明の実施の形態を、添付の図面に基づいて詳細に説明する。

［実施例１］
＜１．固体撮像素子の構成＞
本発明の実施例１に係る固体撮像素子の構成について説明する。図１は、固体撮像素子の構成を示すブロック図である。複数の画素１０１が行列状に配置されて画素部を形成している。画素１０１の構成については後述する。複数の画素の列毎にアナログデジタル変換器（ＡＤ変換器）が設けられている。ＡＤ変換器は、時間に応じて変化するランプ電圧などの参照信号と、画素からの信号を比較する比較器１０４とカウンタ１０７を有する。比較器０４は、参照信号と画素の信号を比較して、その大小関係に応じて出力信号を反転する。カウンタ１０７はクロックをカウントし、比較器１０４の出力により動作を制御される。比較器１０４が入力信号の比較を開始する時点でカウンタも動作を開始し、比較器１０４が出力を反転するとカウントを停止する。この間にカウントされたカウント値が、画素の信号（アナログ信号）に対応するデジタル信号となる。以下、図に沿って説明する。

画素１０１の信号は、垂直出力線１０２から出力される。垂直出力線１０２に出力された画素信号は、アンプ１０３で増幅されて比較電圧Ｖｌｉｎｅとして、列毎に設けられた比較部である比較器１０４の２つの入力の一方へ入力される。アンプ１０３は、低ノイズの観点から利得のあるゲインアンプを設けることがよいが、必ずしも必要ではない。

カウンタ１０５、デジタルアナログ変換器（ＤＡ変換器）１０６及び付属する回路により、時間に応じた電圧を有する参照電圧Ｖｒａｍｐを発生する参照信号生成部を構成する。カウンタ１０５には基準クロックＣＬＫが入力され、カウンタ１０５は、入力された基準クロックＣＬＫの数をカウントする。ここで、カウンタ１０５は、ダウンカウント動作するｎビットのカウンタとして機能する。カウンタ１０５がカウントしたカウント値をＣｒａｍｐとする。ＤＡ変換器１０６にデジタル信号としてカウント値Ｃｒａｍｐが入力され、ＤＡ変換器１０６は、カウント値Ｃｒａｍｐに対応した電圧（アナログ信号）を発生する。参照信号生成部で発生された電圧はローパスフィルタなどで処理されて、カウント値Ｃｒａｍｐに応じた参照電圧Ｖｒａｍｐとして、各列に配置されている比較器１０４の他方の入力へ参照信号として入力される。

ＡＤ変換器の一部である比較器１０４は、入力された比較電圧Ｖｌｉｎｅと参照電圧Ｖｒａｍｐとの大小関係を比較し、比較電圧Ｖｌｉｎｅの電圧と参照電圧Ｖｒａｍｐが一致するタイミングで出力信号を反転する。比較器１０４の出力には、カウンタ１０７が接続されている。カウンタ１０７は、ｎビットのカウンタであり、カウンタ１０５と同様に基準クロックＣＬＫが入力されている。カウンタ１０７は、入力される基準クロックＣＬＫの数を時間と共にアップカウントする。カウンタ１０７は、比較器１０４が比較電圧Ｖｌｉｎｅと参照電圧Ｖｒａｍｐの比較を開始したタイミングでカウント動作をスタートし、比較器１０４の出力が反転したタイミングで、カウント値を保持する。以上のようにして比較電圧Ｖｌｉｎｅのアナログデジタル変換（ＡＤ変換）が行われる。

各列の比較器１０４の出力は、ＮＯＲ回路１０８に接続されている。各列の比較器１０４の内、少なくとも一つの比較器１０４の出力が反転し、Ｌレベルの出力がＮＯＲ回路１０８に入力されると、ＮＯＲ回路１０８の出力はＨレベルとなる。デジタルメモリ１０９には、ＮＯＲ回路１０８の出力が入力される。デジタルメモリ１０９とカウンタ１０５は接続されている。カウンタ１０５のカウント値はデジタルメモリ１０９へ供給されて記憶される。

デジタルメモリ１０９に記憶されたカウント値はカウンタ１０５へ供給されて、カウンタ１０５にセットされる。デジタルメモリ１０９に入力されるパルスＰＳＴは、後述するリセットレベルのＡＤ変換を行う期間、Ｈレベルになる信号である。デジタルメモリ１０９は、パルスＰＳＴとＮＯＲ回路１０８の出力に応じて、次の動作を行う。デジタルメモリ１０９はパルスＰＳＴがＨレベルの期間において、ＮＯＲ回路１０８からＨレベルの出力が発生すると、その立ち上がりをトリガとして、カウンタ１０５が発生するカウント値Ｃｒａｍｐを記憶する。次に、デジタルメモリ１０９はパルスＰＳＴの立ち下がりを検出すると、その立ち下がりをトリガとして、記憶したカウント値Ｃｒａｍｐの値をカウンタ１０５にセットする。

ＮＯＲ回路１０８の出力が入力されるカウンタ１１０はｎビットのカウンタであり、カウンタ１０５，１０７に入力される基準クロックと同じクロックＣＬＫが入力されてアップカウンタ動作を行っている。カウンタ１１０はパルスＰＳＴがＨレベルの期間、比較電圧Ｖｌｉｎｅと参照電圧Ｖｒａｍｐの比較が開始されたタイミングでカウント動作をスタートする。カウンタ１１０のカウント動作は、ＮＯＲ回路１０８の出力の立ち上がりをトリガとして停止し、カウンタ１１０はそのタイミングでのカウント値を保持する。カウンタ１１０とカウンタ１０７は、比較電圧Ｖｌｉｎｅと参照電圧Ｖｒａｍｐの比較が開始されたタイミングでカウント動作をスタートし基準クロックＣＬＫの数をアップカウントする。

水平転送回路１１１は、水平転送パルスＰＨを出力して、水平転送スイッチ１１２を制御することにより、順次カウンタ１０７に保持したデジタル値を出力端子ＯＵＴ１に出力する。また、水平転送回路１１１がメモリ転送パルスＰＨＭを出力して、メモリ転送スイッチ１１３を制御することにより、カウンタ１１０に保持されたカウント値は出力端子ＯＵＴ２へ出力される。

＜２．画素の構成＞
次に、画素の概略について図２により説明する。本実施例の画素は、フォトダイオード（ＰＤ）とＭＯＳトランジスタとフローティングディフュージョン（ＦＤ）を含んでいる。ＰＤは、光電変換部として動作する光電変換素子であり、入射される光を電荷に変換する。ＰＤで変換された電荷は、転送部の転送ＭＯＳトランジスタ２０１を介してＦＤに転送され、一時的に蓄積される。

転送ＭＯＳトランジスタ２０１は転送パルスＰＴＸによって制御され、ＰＤで生じた電荷をＦＤに転送する。ＦＤは、転送された電荷を電圧へ変換する電荷電圧変換部である。ＦＤは、増幅ＭＯＳトランジスタ２０４のゲートに接続されている。増幅ＭＯＳトランジスタ２０４のソースは選択ＭＯＳトランジスタ２０５を介して垂直出力線１０２に接続され、図示しない定電流源と共にソースフォロワアンプを形成する。リセットＭＯＳトランジスタ２０３はリセットパルスＰＲＥＳによって制御され、ＦＤの電圧をリセットするリセット部である。

増幅ＭＯＳトランジスタ２０４は、ＦＤの電圧に応じた電圧信号を、選択ＭＯＳトランジスタ２０５を介して垂直出力線１０２へ出力する。選択ＭＯＳトランジスタ２０５は、行列状に配置された画素から信号を読み出す行を選択する選択部である。選択ＭＯＳトランジスタ２０５は、セレクトパルスＰＳＥＬによってオン・オフが制御される。選択トランジスタ２０５がオンになると増幅ＭＯＳトランジスタ２０４のソースが垂直出力線１０２と接続されて、ＦＤから増幅ＭＯＳトランジスタ２０５へ提供される電圧が垂直出力線１０２へ出力される。

ここで、リセット部によりリセットされたＦＤの信号をリセット信号Ｎとする。また、ＰＤで光電変換により得られ、ＦＤへ転送される信号を光信号Ｓとして以下に説明する。

＜３．信号の読み出し＞
次に、上述の構成の画素を備え、列並列ＡＤ変換が可能な固体撮像素子において、画素からリセット信号Ｎ及び光信号Ｓの読み出しを行う際の画素の駆動方法を説明する。以下、リセット信号Ｎに光信号Ｓを加算した信号を画素信号Ｎ＋Ｓと表す。図３は、信号読出し動作を行う際のタイミングチャートである。

＜３―１．リセット信号読み出し＞
まず、図３のタイミングチャートを用いて、リセット信号Ｎの読み出しについて説明する。露光期間が終了すると、時刻ｔ３０１で任意の選択された行の選択パルスＰＳＥＬがＨレベルとなり、選択された行の選択ＭＯＳトランジスタ２０５がオンになる。そして、ＦＤからの信号が増幅ＭＯＳトランジスタ２０４で増幅されて各列の垂直出力線１０２に接続される。時刻ｔ３０３からｔ３０５までの期間にリセット信号ＮのＡＤ変換が行われる。

リセット信号ＮのＡＤ変換に先立ち、カウンタ１０７のカウント値は、初期値（通常０）にリセットされる。時刻ｔ３０２からｔ３０３の期間にリセットパルスＰＲＥＳがＨレベルとなり、ＦＤのリセットが行われ、ＦＤがリセットされた状態になる。ＦＤのリセットされた電圧はアンプ１０３を介して比較器１０４へ提供される。比較器１０４へ提供される比較電圧Ｖｌｉｎｅはリセット信号Ｎに応じた電圧となる。

リセット信号ＮのＡＤ変換を行う、時刻ｔ３０３からｔ３０５までの期間、パルスＰＳＴはＨレベルとなる。時刻ｔ３０３からｔ３０５の期間に、ＤＡ変換器１０６から参照電圧Ｖｒａｍｐが出力される。カウンタ１０７は、参照電圧Ｖｒａｍｐが出力されて、比較器１０４が比較動作を開始した時刻ｔ３０３から比較電圧Ｖｌｉｎｅが参照電圧Ｖｒａｍｐと一致する時刻ｔ３０４までの期間、基準クロックＣＬＫをカウントする。パルスＡｃｎｔがＨレベルの間、カウンタ１０７がカウント動作を行う。

時刻ｔ３０４で比較電圧Ｖｌｉｎｅが参照電圧Ｖｒａｍｐと一致することにより比較器１０４が反転信号を出力することに応じて、ＮＯＲ回路１０８の出力パルスＰｎｏｒが立ち上がる。その立ち上がりエッジを検出したタイミングでデジタルメモリ１０９に、カウンタ１０５のカウント値Ｃｒａｍｐが記憶され、カウンタ１１０には時刻ｔ３０４でのカウント値Ｍが保持される。

以上の処理により、最も早く反転した比較器１０４に入力されたリセットレベルの値がカウンタ１１０に設定される。また、そのときの参照電圧Ｖｒａｍｐの値に対応するカウンタ１０５のカウント値がデジタルメモリ１０９に記憶される。

その後、参照電圧Ｖｒａｍｐは、時刻ｔ３０５まで変化し続けており、各列の比較器１０４が反転出力を出力した時点で、各列の画素のリセットレベルをＡＤ変換した値Ｎが各列のカウンタ１０７に保持される。時刻ｔ３０５で参照電圧Ｖｒａｍｐが所定の電圧になると同時にパルスＰＳＴが立ち下ることで、デジタルメモリ１０９で記憶された値Ｍがカウンタ１０５にセットされる。参照電圧Ｖｒａｍｐの電圧は、カウンタ１０５にセットされた値Ｍに対応した電圧とされる。

水平転送回路１１１が出力する水平転送パルスＰＨによってスイッチ１１２が制御されて、各列のカウンタ１０７に保持されたリセット信号Ｎの値は順次、出力端子ＯＵＴ１からリセットレベルのデジタル信号として出力される。また、メモリ転送パルスＰＨＭによってカウンタ１１０に保持されている値Ｍが出力端子ＯＵＴ２から出力される。

＜３―２．光信号読み出し＞
次に、光信号Ｓの読み出しについて説明する。各列のカウンタ１０７からリセット信号ＮをＡＤ変換した値を出力し終えた後、時刻ｔ３０７から光信号ＳのＡＤ変換が開始される。光信号ＳのＡＤ変換に先立ち、カウンタ１０７がカウント動作を開始するより前（ここでは、時刻ｔ３０７より前）に、カウンタ１０７のカウント値は初期値（通常０）にリセットされる。時刻ｔ３０６からｔ３０７の期間に転送パルスＰＴＸがＨレベルとなり、ＰＤから光信号Ｓが、すでにリセット信号Ｎの電圧が保持されているＦＤに転送されてリセット信号Ｎに加算される。ＦＤの電圧は、リセット信号Ｎと画素からの光信号Ｓが加算された状態になる。リセット信号Ｎの電圧と光信号Ｓの電圧を加算した画素信号Ｎ＋Ｓの電圧は、比較電圧Ｖｌｉｎｅとして垂直出力線１０２を介して比較器１０４へ入力される。

時刻ｔ３０５で参照電圧Ｖｒａｍｐが所定の電圧になると同時にパルスＰＳＴが立ち下るタイミングで、デジタルメモリ１０９に記憶した値Ｍがカウンタ１０５に設定されている。したがって、画素信号Ｎ＋ＳのＡＤ変換を行うのに先だって、参照電圧Ｖｒａｍｐの初期電圧は、カウンタ１０５の値Ｍに対応したオフセット電圧Ｖｏｆｆｓｅｔに変更されている。次いで、時刻ｔ３０７からｔ３０９の期間に、ＤＡ変換器１０６から、値Ｍに対応したオフセット電圧Ｖｏｆｆｓｅｔを初期値としたランプ波形の出力が開始され、画素信号Ｎ＋ＳのＡＤ変換が行われる。

時刻ｔ３０７から時間と共に変化する参照電圧Ｖｒａｍｐが出力される。参照電圧Ｖｒａｍｐの開始電圧は、デジタルメモリ１０９に保持された値Ｍ、すなわち、ある行で最初に比較器１０４の出力が反転した列のリセット信号Ｎに相当するオフセット電圧Ｖｏｆｆｓｅｔとなっている。したがって、参照電圧Ｖｒａｍｐの開始電圧と比較電圧Ｖｌｉｎｅの差は光信号Ｓ分にほぼ相当する。この差に相当する電圧分だけカウンタ１０７は動作することになる。各列のリセット信号Ｎの値と値Ｍとの差は後で補正すればよい。

カウンタ１０７は、時刻ｔ３０７から比較電圧Ｖｌｉｎｅが参照電圧Ｖｒａｍｐと一致する時刻ｔ３０８までの間、カウント動作を行う。時刻ｔ３０８で比較器１０４が出力信号を反転すると、カウンタ１０７はカウント動作を停止する。時刻ｔ３０９で参照電圧Ｖｒａｍｐが所定の電圧になると、参照電圧Ｖｒａｍｐは初期値にリセットされる。水平転送回路１１１が出力する水平転送パルスＰＨによって、各列のカウンタ１０７に保持されたカウント値の出力端子ＯＵＴ１への出力が開始され、全ての列のカウンタから画素信号が出力されて、選択行の信号読み出しが終了となる。

＜４．出力の補正＞
次に、図４に基づいて、上記で説明した撮像素子を撮像装置に適用した場合の一実施例について詳述する。その後、画素信号のデジタル値を補正する方法を説明する。撮像装置はレンズなどの光学系や全体を制御する全体制御・演算部、メモリ部などを有する。

図４において、被写体の光学像は、撮像装置のレンズ部４０１に入射して撮像素子４０５に結像される。レンズ部４０１は、レンズ駆動装置４０２によってズーム制御、フォーカス制御、絞り制御などが行われる。メカニカルシャッター４０３は、シャッター制御装置４０４によってシャッターの開閉や速度の制御が行われる。

撮像素子４０５は、レンズ部４０１により結像された被写体からの光学像を電気信号に変換して画像信号として取り込む。本実施例では、上述したようにＡＤ変換機能なども有している。撮像信号処理回路４０６は、撮像素子４０５から出力される画像信号に各種の補正を行ったり、データを圧縮したりする回路である。図１における撮像素子の出力端子ＯＵＴ１及びＯＵＴ２とは、撮像信号処理回路４０６へと接続される。タイミング発生回路４０７は、撮像素子４０５および撮像信号処理回路４０６を駆動するための各種タイミング信号を出力する。全体制御・演算部４０９は、各種演算と撮像装置全体を制御する。メモリ部４０８は、画像データを一時的に記憶する。記録媒体制御インターフェース（Ｉ／Ｆ）部４１０は、記録媒体に画像データを記録したり、記録媒体から画像データの読み出しを行う。着脱可能な記録媒体４１１は、画像データの記録または読み出しを行う為の半導体メモリ等からなる。表示部４１２は、各種情報や撮影画像を表示する。

次に、前述の構成における撮像時の撮像装置の動作について説明する。メイン電源がオンされるとコントロール系の電源がオンし、更に撮像信号処理回路４０６などの撮像系回路の電源がオンされる。図示しないレリーズボタンが押されると、全体制御・演算部４０９は、測距装置４１４から出力された信号をもとに、被写体までの距離を演算する。その後、レンズ駆動装置４０２によりレンズ部４０１を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部４０１を駆動し測距を行う。

合焦が確認されると、撮像動作が開始される。そして、撮像動作が終了すると、撮像素子４０５から出力された画像信号は撮影信号処理回路４０６で後述する撮像素子出力の補正演算や画像処理をされ、全体制御・演算部４０９によりメモリ部４０８に書き込まれる。メモリ部４０８に蓄積された画像データは、全体制御・演算部４０９の制御により記録媒体制御Ｉ／Ｆ部４１０を通り、半導体メモリ等の着脱可能な記録媒体４１１に記録される。また、図示しない外部Ｉ／Ｆ部を介して直接コンピュータ等に入力して画像の加工を行ってもよい。

次に、アナログデジタル変換された画素信号に含まれる各列のリセット信号Ｎの値と値Ｍとの差の補正を撮影信号処理回路４０６により行う方法について説明する。撮像素子４０５の出力端子ＯＵＴ１から各画素のリセット信号Ｎと光信号Ｓを含む信号が撮影信号処理回路４０６に入力される。

また、撮像素子の出力端子ＯＵＴ２から値Ｍが撮影信号処理回路４０６に入力される。値Ｍは、選択された行の各画素から読み出されるリセット信号Ｎのうちの最小値に相当する値であり、選択された行におけるすべての画素に対して、参照電圧Ｖｒａｍｐを設定するときに共通に用いられている。出力端子ＯＵＴ１から出力される信号をリセット信号Ｎ、光信号Ｓ、及び値Ｍを使って表すと、出力端子ＯＵＴ１からは信号Ｎ＋Ｓ−Ｍが出力される。

よって、光信号Ｓを読み出したときに出力端子ＯＵＴ１から出力される信号Ｎ＋Ｓ−Ｍに出力端子ＯＵＴ２から出力される値Ｍを加算し、さらに、出力端子ＯＵＴ１から出力されるリセット信号Ｎを減算することで、光信号Ｓを求めることができる。

本実施例によれば、画素信号Ｎ＋ＳをＡＤ変換する際に、カウンタ１０５の初期値は、選択行から読み出されるリセット信号Ｎの最小値に相当する値Ｍになっている。したがって、画素信号をＡＤ変換する際、参照電圧Ｖｒａｍｐの電圧を値Ｍの電圧分だけオフセットできるのでカウント動作を減らすことができ、低消費電力化が可能となる。又、画素信号をＡＤ変換する際の参照電圧Ｖｒａｍｐの開始電圧は、値Ｍの分だけオフセットされた電圧とすることができるので、ＡＤ変換時間を短縮できる。

［実施例２］
実施例１では、各信号を撮影信号処理回路４０６へ出力し、撮影信号処理回路４０６で補正を行うことで、画像信号を得ている。本実施例では、補正を行う補正部を撮像素子の内部に設ける例を説明する。具体的には、列毎に信号を保持可能なメモリと差分回路を備え、画像信号の補正処理の一部を撮像素子内部で行う。以下に具体的な構成とタイミングについて説明する。

図５は、実施例２の固体撮像素子の構成を示すブロック図である。本実施例は、図１で説明した構成に加えて、各列のカウンタ１０７の値を記憶するメモリ５０１，５０２を備える。また、メモリ５０１，５０２に記憶したデータを差分回路５０９へ列毎に選択して出力するためのスイッチ５０４，５０５を各列に設ける。メモリ５０１，５０２は、それぞれリセット信号Ｎを読み出したときのカウンタ１０７のカウント値と、光信号Ｓを読み出したときに得られる信号Ｎ＋Ｓ−Ｍのカウンタ１０７のカウント値を記憶する。

スイッチ５０４，５０５は、水平転送回路１１１から出力される水平転送パルスＰＨ１，ＰＨ２によって制御される。メモリ５０１は、スイッチ５０４を介して水平転送線５０８に接続され、メモリ５０２は、スイッチ５０５を介して水平転送線５０７に接続される。水平転送線５０７，５０８は、２つの入力信号の差分を計算する差分回路５０９の入力端に接続され、差分回路５０９の出力端は、出力端子ＯＵＴ１に接続される。したがって、差分回路５０９は、メモリ５０１とメモリ５０２から入力される２つのデジタル信号の差分を出力端子ＯＵＴ１へ出力する。

次に、図６は、実施例２における信号読出し動作を行う際のタイミングチャートである。図６は、図３と同様に画素信号をＡＤ変換する際に、選択行の中で最も早く比較器が反転信号を出力した列の動作を示している。図３と同様の動作を行う箇所についての説明は省略する。

まず、リセット信号Ｎの読み出しについて説明する。リセットパルスＰＲＥＳによるＦＤのリセット後、比較電圧Ｖｌｉｎｅとしてリセット信号Ｎの電圧が表れる。参照電圧Ｖｒａｍｐが出力され、時刻ｔ６０４において、比較電圧Ｖｌｉｎｅが参照電圧Ｖｒａｍｐと一致すると、比較器１０４が反転信号を出力する。このとき、実施例１と同様に、ＮＯＲ回路１０８の出力パルスＰｎｏrによって最初に反転した比較器１０４の出力を検出し、そのときの参照電圧Ｖｒａｍｐに対応する値Ｍがカウンタ１１０にセットされる。また、カウンタ１０５の値がデジタルメモリ１０９に記憶される。その後、参照電圧Ｖｒａｍｐは、時刻ｔ６０５まで変化を続け、その間に比較器１０４の出力が反転すると、そのときのカウンタ１０７のカウント値が各列のリセット信号ＮのＡＤ変換値として各列のメモリ５０１に記憶される。

次に、光信号Ｓの読み出しについて説明する。転送パルスＰＴＸがＨレベルになると、転送トランジスタＰＴＸがオンとなって光信号に相当するＰＤの電荷がＦＤに転送される。参照電圧Ｖｒａｍｐは、デジタルメモリ１０９に設定された値Ｍに対応するオフセット電圧Ｖｏｆｆｓｅｔを初期電圧として発生される。時刻ｔ６０８において、比較電圧Ｖｌｉｎｅが参照電圧Ｖｒａｍｐと一致すると、比較器１０４が反転信号を出力する。その際のカウンタ１０７のカウント値が、光信号Ｓを読み出したときに得られる信号Ｎ＋Ｓ−ＭのＡＤ変換値として各列のメモリ５０２に記憶される。

時刻ｔ６０９で水平転送回路１１１が出力する水平転送パルスＰＨ１，２によって各列のスイッチ５０４，５０５が制御される。スイッチ５０４，５０５を介してメモリ５０１に記憶されたリセット信号Ｎとメモリ５０２に記憶された光信号Ｓを読み出したときに得られる信号Ｎ＋Ｓ−Ｍが列毎に差分回路５０９に転送される。差分回路５０９によって、メモリ５０２に記憶された信号Ｎ＋Ｓ−Ｍからメモリ５０１に記憶されたリセット信号Ｎを減算した値が出力端子ＯＵＴ１から撮像信号処理回路へ出力される。また、水平転送回路１１１が出力するメモリ転送パルスＰＨＭによってカウンタ１１０に格納された値Ｍが出力端子ＯＵＴ２から撮像信号処理回路４０６へ出力される。

ここで、出力端子ＯＵＴ１から出力される差分回路５０９の出力である差分信号は、合成信号Ｎ＋Ｓ−Ｍからリセット信号Ｎを減じた信号Ｓ−Ｍである。撮像信号処理回路４０６は、出力端子ＯＵＴ１から出力される差分信号Ｓ−Ｍに出力端子ＯＵＴ２から出力される信号Ｍを加算することによって、光信号Ｓを得ることができる。本実施例では、撮像信号処理回路４０６での補正処理を簡単にできる。更に、撮像素子の内部に差分信号Ｓ−Ｍに信号Ｍを加算する演算手段を設けて加算演算を行い、画像信号を出力する構成としてもよい。

撮像素子の内部に列毎に信号を記憶可能なメモリと差分回路を備えることにより、撮像素子の内部で列毎に画素信号の補正処理ができるので、撮像素子外部の演算を簡単にできる。さらに、撮像素子の内部で値Ｍの差分の補正を列毎に行う構成とすれば、高速に信号を出力できると共に撮像信号処理回路の負担をさらに軽減することができる。

なお、実施例１及び２では、リセット信号Ｎの信号値に対して光信号Ｓの信号値が大きいことを前提として、光信号ＳをＡＤ変換する際の参照電圧Ｖｒａｍｐの開始電圧をリセット信号Ｎのうちで最小の値に相当する電圧とした。しかし、光信号Ｓにランダムノイズがのって、リセット信号Ｎより画素信号の方が小さくなってしまい、ＡＤ変換が適切に行えない場合が考えられる。ランダムノイズが大きい場合には、光信号ＳをＡＤ変換する際に、カウンタ１０５の初期値を、予想されるランダムノイズに相当する分だけ値Ｍに対してさらにオフセットさせてもよい。又、アンプ１０３のアナログゲインに応じてランダムノイズも変化する為、アナログゲインに応じてオフセット量を変える構成としてもよい。このときは、アンプ１０３のゲインが大きいときはランダムノイズの影響が大きいので、オフセット電圧を値Ｍに対応する電圧よりゲインに応じて小さい値にすることもできる。また、ゲインや温度に応じて、リセット電圧を所定の固定値に切り換えて設定することも、誤ったＡＤ変換を回避するのに有利である。

［実施例３］
実施例１及び実施例２では、リセット信号ＮをＡＤ変換する際に、選択行の中で最も早く比較器１０４の出力が反転したタイミングで得られたカウンタ１０５の値Ｍを、光信号ＳをＡＤ変換する際の参照電圧Ｖｒａｍｐの開始電圧とした。これによって、参照電圧Ｖｒａｍｐの開始電圧を値Ｍの分だけオフセットされたオフセット電圧Ｖｏｆｆｓｅｔとした。実施例１及び２のように、行毎に参照電圧Ｖｒａｍｐの開始電圧を共通なオフセット電圧Ｖｏｆｆｓｅｔにすることに代えて、画素毎に参照電圧Ｖｒａｍｐの開始電圧を決めてもよい。実施例３では、画素毎のリセット信号に応じて、光信号ＳをＡＤ変換する際の参照電圧Ｖｒａｍｐの開始電圧を決める構成を説明する。

＜１．固体撮像素子構成＞
本発明の実施例３に係る固体撮像素子の構成について説明する。図７は、本実施例に係る固体撮像素子の構成を示すブロック図である。実施例１の図１と同じ構成には同じ参照番号を付与し、説明は省略する。

行列状に配置されている複数の画素１０１の信号は、垂直出力線１０２からアンプ１０３を介して列毎に列回路８００に出力される。列回路８００は、比較器８０１、カウンタ８０２、電圧を記憶するメモリ８０３、加算器８０４を備える。比較器８０１の入力の一端には、垂直出力線１０２に出力されてアンプ１０３で増幅された画素信号に対応する比較電圧Ｖｌｉｎｅが入力される。比較器８０１の他端には、ＤＡ変換器１０６が出力する参照電圧Ｖｒａｍｐの電圧に、メモリ８０３が出力する電圧が加算器８０４によって加算された電圧Ｖｒａｍｐ＋が入力される。比較器８０１は、比較電圧Ｖｌｉｎｅと電圧Ｖｒａｍｐ＋を比較し、比較電圧Ｖｌｉｎｅを電圧Ｖｒａｍｐ＋と一致したタイミングで反転信号を出力する。比較器８０１の出力は、カウンタ８０２に入力されている。カウンタ８０２は、比較器８０１が比較電圧Ｖｌｉｎｅと電圧Ｖｒａｍｐ＋の比較を開始したタイミングでカウント動作をスタートし、基準クロックＣＬＫをアップカウントし、比較器出力が反転すると、そのときのカウント値を保持する。保持された値がＡＤ変換されたデジタル信号になる。

メモリ８０３は、パルスＰＳＴがＨレベルになってリセット信号ＮのＡＤ変換を行っている間に、比較器８０１の出力が反転するタイミングでメモリ８０３に入力されている参照電圧Ｖｒａｍｐの電圧を保持する。メモリ８０３は、パルスＰＳＴがＬレベルに立ち下がるタイミングを検出すると、メモリ８０３に保持された電圧を加算器８０４に入力する。加算器８０４には、参照電圧Ｖｒａｍｐとメモリ８０３の出力が供給されている。したがって、ＤＡ変換器１０６から出力される参照電圧Ｖｒａｍｐの電圧を、メモリ８０３に保持された電圧分だけオフセットさせた、電圧Ｖｒａｍｐ＋が加算器８０４により生成される。

＜２．画素信号読み出し駆動＞
次に、上述の構成の固体撮像素子において、リセット信号Ｎと光信号Ｓの読み出しを行う際の動作について説明する。図８は、露光終了後、上記の信号読出し動作を行う際のタイミングチャートを示している。

＜２―１．リセット信号読み出し＞
まず、図８のタイミングチャートを用いて、リセット信号Ｎの読み出しについて説明する。露光期間が終了すると、時刻９０１で選択パルスＰＳＥＬがＨレベルになって、選択ＭＯＳトランジスタ２０５がオンになり、選択された画素が垂直出力線１０２へ接続される。このとき、メモリ８０３の電圧は初期化（通常０）されている。リセット信号ＮのＡＤ変換に先立ち、カウンタ８０２に保持されたカウント値も初期値（通常０）にリセットしておく。

時刻ｔ９０２からｔ９０３の期間にリセットパルスＰＲＥＳがＨレベルとなり、ＦＤのリセットが行われ、垂直出力線１０２の電圧はリセット信号Ｎに応じた電圧となる。リセット信号Ｎに応じた電圧は、比較器８０１の一方の入力に比較電圧Ｖｌｉｎｅとして与えられる。時刻ｔ９０３からｔ９０５までの期間に、リセット信号ＮのＡＤ変換を行う。この期間、パルスＰＳＴはＨレベルとなる。時刻ｔ９０３からｔ９０５の期間に、ＤＡ変換器１０６から参照電圧Ｖｒａｍｐが出力される。参照電圧Ｖｒａｍｐに対して、加算器８０４により電圧が加算された電圧Ｖｒａｍｐ＋が比較器８０１の他方の入力に入力されて、リセット信号ＮのＡＤ変換が行われる。

リセット信号ＮのＡＤ変換を行うときは、時刻ｔ９０１でＭＥＭ８０３が初期化されているので、加算器８０４で加算する電圧はゼロであり、参照電圧Ｖｒａｍｐと電圧Ｖｒａｍｐ＋は同じ電圧となる。カウンタ８０２は時刻ｔ９０３から、比較電圧Ｖｌｉｎｅが電圧Ｖｒａｍｐ＋と一致する時刻ｔ９０４までの期間、カウント動作を行う。本実施例では、比較電圧Ｖｌｉｎｅが電圧Ｖｒａｍｐ＋と一致する時刻ｔ９０４で比較器８０１の出力ＰｃｏｍｐがＬレベルとなり、メモリ８０３に時刻ｔ９０４での参照電圧Ｖｒａｍｐの電圧が保持される。また、各列のカウンタ８０２には、リセット信号ＮをＡＤ変換した値Ｎが保持される。

時刻ｔ９０５で参照電圧Ｖｒａｍｐが所定の電圧に達すると、パルスＰＳＴが立ち下り、リセット信号Ｎの読み出しは終了する。時刻ｔ９０５から、水平転送回路１１１が出力する水平転送パルスＰＨによって、各列のカウンタ８０２に保持されたリセット信号Ｎに相当するカウンタの値が撮像素子の外部へ出力される。

＜２―３．光信号読み出し＞
次に、光信号Ｓの読み出しについて説明する。各列のカウンタ８０２からリセット信号ＮをＡＤ変換した値を出力し終えた後、時刻ｔ９０７から光信号ＳのＡＤ変換を開始する。光信号ＳのＡＤ変換に先立ち、カウンタ８０２がカウント動作を開始するより前（ここでは、時刻ｔ９０７より前）に、カウンタ８０２に保持されたカウント値を、初期値（通常０）にリセットする。時刻ｔ９０６からｔ９０７の期間に転送パルスＰＴＸがＨレベルとなり、転送ＭＯＳトランジスタ２０１がオンになる。ＰＤからの光信号Ｓが、リセット信号Ｎの電圧が保持されているＦＤに転送されてリセット信号Ｎに加算される。したがって、比較器８０１に入力される比較電圧Ｖｌｉｎｅは画素信号Ｎ＋Ｓに応じた電圧となる。

次いで、時刻ｔ９０７からｔ９０９の期間にＤＡ変換器１０６から参照電圧Ｖｒａｍｐが出力される。比較器８０１に、参照電圧Ｖｒａｍｐに対して、先にメモリ８０３に保持された電圧分だけ、加算器８０４において加算された電圧Ｖｒａｍｐ＋が入力される。電圧Ｖｒａｍｐ＋の開始電圧は、各画素のリセット信号Ｎのレベルに相当する電圧だけオフセットされているため、電圧Ｖｒａｍｐ＋は、リセット信号Ｎに対応する電圧だけオフセットされたオフセット電圧Ｖｏｆｆｓｅｔから変化を開始する。つまり、ＡＤ変換は、画素信号Ｎ＋Ｓとリセット信号Ｎの差に相当する光信号Ｓに相当する分の電圧に対して行われるので、カウンタ８０２は、光信号Ｓの電圧分だけカウント動作をする。

カウンタ８０２は、時刻ｔ９０７から比較電圧Ｖｌｉｎｅが電圧Ｖｒａｍｐ＋と一致する時刻ｔ９０８までの期間、カウント動作を行う。時刻ｔ９０９で電圧Ｖｒａｍｐ＋が所定の電圧になると、電圧Ｖｒａｍｐ＋は初期値にリセットされる。時刻ｔ９０９から、水平転送回路１１１が出力する水平転送パルスＰＨによって、各列のカウンタ８０２に保持されたカウント値が出力端子ＯＵＴから撮像素子の外部へ順次出力される。全ての列の信号を読み出して、選択された行の読み出しが終了となる。

＜３．出力補正＞
次に、他の実施例と同様に画像信号の補正処理について述べる。画素信号Ｓ＋Ｎを読み出す際に、参照電圧Ｖｒａｍｐがリセット信号Ｎに相当する電圧だけオフセットされているので、本実施例では、画素信号Ｓ＋Ｎ−リセット信号Ｎ＝光信号Ｓに相当する電圧のＡＤ変換が行われる。したがって、カウンタ８０２からは光信号Ｓが出力されるので、撮像信号処理回路４０６では、出力端子ＯＵＴに出力された画素信号を、そのまま光信号として用いることができるので補正処理を行う必要がない。

本実施例によれば、画素信号をＡＤ変換する際に、各列の参照電圧Ｖｒａｍｐの開始電圧を、画素ごとのリセット信号Ｎに相当する電圧に設定することが出来る。その為、他の実施例に対して、画素毎に最適なオフセットを設定できるため、更なる低消費電力化が可能となる。また、リセット信号Ｎを撮像素子の外部へ出力しないようにできるので、転送に要する時間をさらに短縮できる。この結果、ＡＤ変換にかかる時間を短縮できる。また、画像信号を補正する必要がないので、撮像信号処理回路での負担が軽減できる。

ＰＳＥＬ：セレクトパルス，ＰＲＥＳ：リセットパルス，ＰＴＸ：転送パルス，ＰＨ：水平転送パルス，ＰＨＭ：メモリ転送パルス，Ｖｒａｍｐ：参照電圧，Ｖoffset：オフセット電圧，Ｖｌｉｎｅ：比較電圧

Claims

光電変換部と、フローティングディフュージョン部と、前記光電変換部が生成した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、画素を選択する選択部とを各々が備える複数の画素と、
前記複数の画素の各々から出力されるアナログ信号を時間の経過とともに電圧が変化する参照信号と比較することによって前記アナログ信号をデジタル信号に変換するアナログデジタル変換器と、を有し、
前記アナログデジタル変換器は、前記複数の画素の列毎に設けられ、
前記アナログデジタル変換器により前記複数の画素の各々において前記光電変換部が生成した電荷が前記フローティングディフュージョン部に転送された状態で出力されるアナログ信号をデジタル信号に変換する際に、前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態でデジタル信号に変換された際の電圧から前記参照信号の生成を開始し、
前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態で変換されたデジタル信号は、前記列毎に設けられた前記アナログデジタル変換器がアナログデジタル変換をするときに、最も早くデジタル信号を出力するアナログデジタル変換器から得られる信号であることを特徴とする固体撮像素子。
前記光電変換部が生成した電荷が前記フローティングディフュージョン部へ転送された状態で、前記アナログデジタル変換器が変換したデジタル信号を補正する補正部をさらに備えることを特徴とする請求項１に記載の固体撮像素子。
光電変換部と、フローティングディフュージョン部と、前記光電変換部が生成した電荷を前記フローティングディフュージョン部へ転送する転送部と、前記フローティングディフュージョン部をリセットするリセット部と、画素を選択する選択部とを各々が備える複数の画素と、
前記複数の画素の各々から出力されるアナログ信号を時間の経過とともに電圧が変化する参照信号と比較することによって前記アナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記光電変換部が生成した電荷が前記フローティングディフュージョン部へ転送された状態で、前記アナログデジタル変換器が変換したデジタル信号を補正する補正部と、を有し、
前記アナログデジタル変換器により前記複数の画素の各々において前記光電変換部が生成した電荷が前記フローティングディフュージョン部に転送された状態で出力されるアナログ信号をデジタル信号に変換する際に、前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態でデジタル信号に変換された際の電圧から前記参照信号の生成を開始することを特徴とする固体撮像素子。
前記アナログデジタル変換器は、前記複数の画素の列毎に設けられることを特徴とする請求項３に記載の固体撮像素子。
前記補正は、前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態で変換されたデジタル信号を用いて行われることを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像素子。
前記複数の画素の各々における前記フローティングディフュージョン部がリセットされた状態で変換されたデジタル信号に応じた電圧が前記参照信号に加算されることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像素子。
請求項１乃至６のいずれか１項に記載の固体撮像素子と、前記固体撮像素子へ結像する光学系と、前記固体撮像素子からの信号を処理する撮像信号処理回路を含む撮像装置。