JP2018019335A - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
JP2018019335A
JP2018019335A JP2016150068A JP2016150068A JP2018019335A JP 2018019335 A JP2018019335 A JP 2018019335A JP 2016150068 A JP2016150068 A JP 2016150068A JP 2016150068 A JP2016150068 A JP 2016150068A JP 2018019335 A JP2018019335 A JP 2018019335A
Authority
JP
Japan
Prior art keywords
voltage
unit
image signal
reference signal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016150068A
Other languages
English (en)
Inventor
辰樹 西野
Tatsuki Nishino
辰樹 西野
洋介 植野
Yosuke Ueno
洋介 植野
祐介 森山
Yusuke Moriyama
祐介 森山
静徳 松本
Shizutoku Matsumoto
静徳 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016150068A priority Critical patent/JP2018019335A/ja
Priority to CN202110685333.2A priority patent/CN113542637A/zh
Priority to PCT/JP2017/021441 priority patent/WO2018020858A1/ja
Priority to CN201780045395.9A priority patent/CN109479103B/zh
Priority to US16/318,164 priority patent/US10707264B2/en
Publication of JP2018019335A publication Critical patent/JP2018019335A/ja
Priority to US16/892,668 priority patent/US11114498B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】負電圧電源の電圧の変動に基づく画像信号の変動を軽減して画質の低下を防止する。【解決手段】画像信号出力部は、導通状態にするためのオン電圧とオン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され導通状態において電荷保持部に保持された電荷に応じたアナログの画像信号を出力する。リセット部は、オン電圧とオフ電圧との何れかの電圧状態を示す第２の制御信号により制御され導通状態において電荷保持部をリセットし、オフ電圧の変動を電荷保持部に伝達してアナログの画像信号を変動させる。参照信号生成部は、画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する。参照信号補正部は、オフ電圧の変動に応じて生成された参照信号を補正する。アナログデジタル変換部は、補正された参照信号に基づいて変換を行う。【選択図】図１

Description

本技術は、撮像素子および撮像装置に関する。詳しくは、制御信号により制御される画素回路を有する撮像素子および撮像装置に関する。
従来、カメラ等に使用される撮像素子として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の撮像素子が使用されている。この撮像素子は、照射された光に応じた画像信号を生成する光電変換素子を有する複数の画素により構成される。近年、カメラ等の消費電力を削減するため、電源の低電圧化が図られており、撮像素子においても低電圧化の要求が高まっている。しかし、画素の電源電圧が低下すると、光電変換素子のダイナミックレンジが狭くなり、ノイズの影響を受けやすくなるという問題がある。そこで、光電変換素子の基準電圧として負の電圧を印加してダイナミックレンジを広げ、負の電圧により駆動されるデプレッション型のＭＯＳトランジスタを画素に配置してノイズの影響を低減するシステムが提案されている（例えば、特許文献１参照。）。
特開２００９−１１７６１３号公報
上述の従来技術では、負の電圧を供給する負電源が必要となる。この負電源は、ローカルレギュレータとして撮像素子内に配置される。上述のように、負電源の出力は、画素に配置されたＭＯＳトランジスタの駆動にも使用される。このため、負荷変動等により負電源の出力電圧が変動すると、この変動がこのＭＯＳトランジスタの寄生容量を介して画像信号に影響を及ぼし、画像信号が変動する。負電源の出力に大容量のキャパシタを付加することにより、出力電圧の変動を軽減することができる。しかし、この場合には、大容量のキャパシタを配置するため、撮像素子および撮像装置を小型化することができないという問題が生じる。
本技術はこのような状況に鑑みて生み出されたものであり、撮像素子を小型化しながら負電圧電源の電圧の変動に基づく画像信号の変動を軽減して画質の低下を防止することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、導通状態にするためのオン電圧と上記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され上記導通状態において上記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、上記オン電圧と上記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され上記導通状態において上記電荷保持部をリセットし、上記オフ電圧の変動を上記電荷保持部に伝達して上記アナログの画像信号を変動させるリセット部と、上記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、上記オフ電圧の変動に応じて上記生成された参照信号を補正する参照信号補正部と、上記補正された参照信号に基づいて上記変換を行うアナログデジタル変換部とを具備する撮像素子である。これにより、オフ電圧の変動に基づくアナログの画像信号の変動に応じて参照信号が補正されるという作用をもたらす。
また、この第１の側面において、上記リセット部は、自身の寄生容量を介して上記オフ電圧の変動を上記電荷保持部に伝達してもよい。これにより、寄生容量を介してオフ電圧の変動が伝達されるという作用をもたらす。
また、この第１の側面において、上記参照信号補正部は、上記オフ電圧を供給する電源の電圧の変動に応じて上記生成された参照信号を補正してもよい。これにより、オフ電圧を供給する電源の電圧の変動に応じて参照信号が補正されるという作用をもたらす。
また、この第１の側面において、上記アナログデジタル変換部は、上記アナログの画像信号および上記参照信号を比較することにより上記アナログの画像信号および上記参照信号の一致の検出を行う比較部と、上記比較部における上記比較の開始から上記検出までの期間にカウントを行い、カウント値を上記デジタルの画像信号として出力するカウント部とを備えてもよい。これにより、補正された参照信号とアナログの画像信号とが一致した際のカウント値がデジタルの画像信号として出力されるという作用をもたらす。
また、この第１の側面において、行列形状に配置されて上記画像信号出力部をそれぞれ備える複数の画素と、１行に配置された複数の上記画素におけるそれぞれの上記画像信号出力部から出力された上記アナログの画像信号に対してそれぞれ上記変換を行う複数の上記アナログデジタル変換部とを具備し、上記参照信号補正部は、上記複数のアナログデジタル変換部のそれぞれに同一の上記補正された参照信号を供給してもよい。これにより、１行に配置された複数の画素のそれぞれの画像信号出力部に同一の参照信号が供給されるという作用をもたらす。
また、本技術の第２の側面は、画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、導通状態にするためのオン電圧と上記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され上記導通状態において上記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、上記オン電圧と上記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され上記導通状態において上記電荷保持部をリセットし、上記オフ電圧の変動を上記電荷保持部に伝達して上記アナログの画像信号を変動させるリセット部と、上記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、上記オフ電圧の変動に応じて上記生成された参照信号を補正する参照信号補正部と、上記補正された参照信号に基づいて上記変換を行うアナログデジタル変換部と、上記変換が行われたデジタルの画像信号を処理する処理回路とを具備する撮像装置である。これにより、オフ電圧の変動に基づくアナログの画像信号の変動に応じて参照信号が補正されるという作用をもたらす。
本技術によれば、負電圧電源の電圧の変動に基づく画像信号の変動を軽減して画質の低下を防止するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の実施の形態における撮像装置１０の構成例を示す図である。 本技術の実施の形態における画素１１０の構成例を示す図である。 本技術の実施の形態における水平転送部３００の構成例を示す図である。 本技術の実施の形態におけるアナログデジタル変換部３２０の構成例を示す図である。 本技術の実施の形態における参照信号生成部６００の構成例を示す図である。 本技術の実施の形態における参照信号補正部５００の構成例を示す図である。 本技術の実施の形態におけるデジタルの画像信号の生成処理の一例を示す図である。 本技術の実施の形態における画像信号の変動を示す図である。 本技術の実施の形態における参照信号の補正を示す図である。 本技術の実施の形態における参照信号補正部５００の回路例を示す図である。 本技術の実施の形態における参照信号補正部５００の回路の他の例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．実施の形態の構成
２．実施の形態の動作
＜１．実施の形態の動作＞
［撮像装置の構成］
図１は、本技術の実施の形態における撮像装置１０の構成例を示す図である。この撮像装置１０は、画素アレイ部１００と、制御信号生成部２００と、水平転送部３００と、負電圧電源部４００と、参照信号補正部５００と、参照信号生成部６００とを備える。
画素アレイ部１００は、照射された光に応じた画像信号を生成する画素１１０が２次元格子状に配置されて構成されたものである。この画素アレイは、複数の画素１１０により生成された画像信号を水平転送部３００に対して出力する。画素アレイ部１００には、複数の画素１１０に制御信号を伝達する信号線１０１と画素１１０から出力された画像信号を伝達する信号線１０２とがＸＹマトリクス状に配置され各画素１１０に配線される。信号線１０１は、複数の画素１１０の行毎に配線される。また、信号線１０１は、１つの行に配置された画素１１０に対して共通に配線される。すなわち、画素１１０には行毎に異なる制御信号が入力され、１行に配置された画素１１０には共通の制御信号が入力される。一方、信号線１０２は、複数の画素１１０の列毎に配線される。また、信号線１０２は、１つの列に配置された画素１１０に対して共通に配線される。すなわち、１列に配置された画素１１０の画像信号は、共通の信号線１０２を介して伝達される。
また、同図の画素１１０は、画像信号出力部１１５を備える。この画像信号出力部１１５は、画素１１０毎に照射された光に応じた画像信号を信号線１０２に対して出力するものである。この画像信号は、アナログの画像信号であり、後述する水平転送部３００においてデジタルの画像信号に変換される。また、画像信号出力部１１５は、制御信号生成部２００により生成された制御信号により制御される。画素１１０の構成の詳細については後述する。
制御信号生成部２００は、画素１１０を制御する制御信号を生成するものである。この制御信号生成部２００は、後述する画素１１０に配置されたＭＯＳトランジスタの制御端子に印加される制御信号を生成し、信号線１０１を介して出力する。この制御信号は、ＭＯＳトランジスタを導通状態にするオン電圧およびオン電圧とは異なる極性のオフ電圧を印加するための信号である。このオフ電圧を印加することにより、ＭＯＳトランジスタの非導通状態を確実なものにすることができる。具体的には、オン電圧およびオフ電圧としてそれぞれ正および負の極性の電圧を印加することができる。制御信号生成部２００により生成される制御信号の詳細については、後述する。
水平転送部３００は、画素１１０により生成されたアナログの画像信号を処理するものである。この水平転送部３００には、画素アレイ部１００の１行に配置された画素１１０により生成された複数のアナログの画像信号が同時に入力される。また、水平転送部３００は、アナログデジタル変換を行う複数のアナログデジタル変換部３２０を有する。この複数のアナログデジタル変換部３２０により、入力されたアナログの画像信号がデジタルの画像信号に変換され、信号線３０１を介して出力される。水平転送部３００の構成の詳細については、後述する。
負電圧電源部４００は、負の極性の電源を供給するものである。負の極性の電源は、電源線４０１を介して制御信号生成部２００に供給され、上述の負のオフ電圧の生成に使用される。また、負の極性の電源は、後述する参照信号補正部５００にも供給される。
参照信号生成部６００は、参照信号を生成し、水平転送部３００に対して出力するものである。ここで、参照信号とは、アナログの画像信号をアナログデジタル変換する際の基準となる信号である。この参照信号として電圧がランプ状に変化する信号を使用することができる。参照信号生成部６００は、信号線６０１を介して参照信号を出力する。参照信号生成部６００の構成の詳細については、後述する。
参照信号補正部５００は、参照信号生成部６００により生成される参照信号を補正するものである。この参照信号補正部５００は、制御信号生成部２００により生成された制御信号のオフ電圧が変動した際に、この変動に応じて参照信号を変化させて補正するものである。後述するように、画素１１０から画像信号を出力する際、負電圧電源部４００から供給される電源の電圧は、負荷変動の影響等により変動する。これにより、オフ電圧が同様に変動する。このオフ電圧の変動が画素１１０に伝播し、画素１１０の寄生容量を介して画像信号に影響を及ぼすため、画像信号が変動することとなる。参照信号補正部５００は、オフ電圧の変動を検出し、これに応じて参照信号を補正することにより、画像信号の変動を相殺する。オフ電圧の変動の検出は、例えば、負電圧電源部４００から供給される電源の電圧の変動を検出することにより行うことができる。同図の参照信号補正部５００は、信号線５０１を介して参照信号を補正するための補正信号を参照信号生成部６００に出力することにより、参照信号の補正を行う。参照信号補正部５００の構成および補正の詳細については、後述する。
［画素の構成］
図２は、本技術の実施の形態における画素１１０の構成例を示す図である。この画素１１０は、光電変換部１１１と、電荷転送部１１２と、リセット部１１３と、画像信号生成部１１４と、画像信号出力部１１５と、電荷保持部１１６とを備える。これらのうち、電荷転送部１１２、リセット部１１３、画像信号生成部１１４および画像信号出力部１１５は、ＭＯＳトランジスタにより構成することができる。また、画素１１０には、図１において説明した信号線１０１および１０２が配線される。このうち信号線１０１は、転送信号線ＴＲ（Transfer）、リセット信号線ＲＳＴ（Reset）および選択信号線ＳＥＬ（Select）により構成される。これらの信号線は、ＭＯＳトランジスタのゲートに接続され、図１において説明した制御信号を伝達する。これら以外に、画素１１０には、電源線１０３が配線される。この電源線は、正の極性の電源であるＶｄｄを供給するものである。なお、Ｖｄｄは、電源部（図１において不図示）により供給される。
光電変換部１１１のアノードは接地され、カソードは電荷転送部１１２のソースに接続される。電荷転送部１１２のゲートは転送信号線ＴＲに接続され、ドレインはリセット部１１３のソース、画像信号生成部１１４のゲートおよび電荷保持部１１６の一端に接続される。電荷保持部１１６の他の一端は接地される。リセット部１１３のゲートはリセット信号線ＲＳＴに接続され、ドレインは電源線１０３に接続される。画像信号生成部１１４のドレインは電源線１０３に接続され、ソースは画像信号出力部１１５のドレインに接続される。画像信号出力部１１５のゲートは選択信号線ＳＥＬに接続され、ソースは信号線１０２に接続される。
光電変換部１１１は、光電変換を行うものである。この光電変換部１１１は、光電変換により画素１１０に照射された光に応じた電荷を生成し保持するものである。この光電変換部１１１としてフォトダイオードを使用することができる。
電荷転送部１１２は、光電変換部１１１により生成されて保持された電荷を電荷保持部１１６に転送するものである。この電荷転送部１１２は、光電変換部１１１と電荷保持部１１６との間を導通させることにより電荷の転送を行う。また、この電荷転送部１１２は、転送信号線ＴＲから入力された制御信号により制御される。この制御信号として後述する画像信号出力部１１５の制御信号と同様の信号を使用することができる。
電荷保持部１１６は、電荷転送部１１２により転送された電荷を保持するものである。この電荷保持部１１６には、半導体基板の拡散層に形成されたフローティングディフュージョンを使用することができる。
画像信号生成部１１４は、電荷保持部１１６に保持された電荷に応じた画像信号を生成するものである。
画像信号出力部１１５は、画像信号生成部１１４により生成された画像信号を出力するものである。この画像信号出力部１１５は、信号線１０２を介して画像信号の出力を行う。また、画像信号出力部１１５は、選択信号線ＳＥＬから入力された制御信号により制御される。この制御信号として、オン電圧およびオフ電圧の何れかの電圧状態を示す第１の制御信号を使用することができる。ここでオン電圧とは、画像信号出力部１１５を構成するＭＯＳトランジスタを導通状態にする電圧である。このオン電圧として、ＭＯＳトランジスタのゲートおよびソース間の閾値電圧以上の電圧を採用することができる。このオン電圧をゲートに印加することにより、ＭＯＳトランジスタが導通状態になる。すなわち、画像信号生成部１１４のソースと信号線１０２との間が導通状態になり、画像信号（Ｖｏ）が出力される。同図に表したように、画像信号出力部１１５としてＮチャンネルＭＯＳトランジスタを使用する場合には、正の極性のオン電圧を印加することができる。
一方、オフ電圧とは、画像信号出力部１１５を構成するＭＯＳトランジスタを非導通の状態にする電圧である。ＭＯＳトランジスタのゲートおよびソース間の電圧を閾値未満の電圧にすることにより、ＭＯＳトランジスタを非導通の状態にすることができる。このオフ電圧として、オン電圧とは異なる極性の電圧を印加することができる。具体的には、正の極性のオン電圧に対して負の極性のオフ電圧を印加することができる。これにより画像信号出力部１１５の非導通状態を確実なものにすることができる。
リセット部１１３は、電荷保持部１１６に保持された電荷を排出してリセットするものである。このリセット部１１３は、電荷保持部１１６と電源線１０３との間を導通させることにより、電荷の排出を行う。この際、電荷転送部１１２を導通させることにより、光電変換部１１１のリセットを行うことができる。このリセット部１１３は、リセット信号線ＳＥＬから入力された制御信号により制御される。この制御信号として画像信号出力部１１５の制御信号と同様にオン電圧およびオフ電圧の何れかの電圧状態を示す第２の制御信号を使用することができる。
［水平転送部の構成］
図３は、本技術の実施の形態における水平転送部３００の構成例を示す図である。この水平転送部３００は、定電流電源３１０と、アナログデジタル（ＡＤ）変換部３２０と、画像信号転送部３３０とを備える。定電流電源３１０およびアナログデジタル変換部３２０は、信号線１０２毎に配置される。すなわち、これらは、画素アレイ部１００に配置された画素１１０の列と同数が配置される。
定電流電源３１０は、信号線１０２と接地との間に配置され、画素１１０の画像信号出力部１１５の定電流負荷を構成するものである。すなわち、画像信号出力部１１５および定電流電源３１０は、ソースフォロワー回路を構成する。
アナログデジタル変換部３２０は、画像信号出力部１１５から出力されたアナログの画像信号をアナログデジタル変換するものである。このアナログデジタル変換部３２０は、参照信号に基づいて画像信号のアナログデジタル変換を行う。同図のアナログデジタル変換部３２０は、参照信号補正部５００により補正された参照信号に基づいてアナログデジタル変換を行う。同図に表したように、参照信号が各アナログデジタル変換部３２０に共通に入力される。すなわち、同一の参照信号が各アナログデジタル変換部３２０に供給される。これにより、１行に配置された画素１１０により出力された画像信号に対し、同一の補正を適用することができる。変換後のデジタルの画像信号は、信号線３０２を介して画像信号転送部３３０に対して出力される。アナログデジタル変換部３２０の構成の詳細については、後述する。
画像信号転送部３３０は、複数のアナログデジタル変換部３２０により変換されたデジタルの画像信号を処理するものである。この処理として、例えば、画像信号の並替え処理を行うことができる。処理後の画像信号は、水平転送されて信号線３０１に対して出力される。この水平転送とは、例えば、同図の左端に配置されたアナログデジタル変換部３２０により変換されたデジタルの画像信号から順に転送する方式である。
［アナログデジタル変換部の構成］
図４は、本技術の実施の形態におけるアナログデジタル変換部３２０の構成例を示す図である。このアナログデジタル変換部３２０は、キャパシタ３２１および３２２と、比較部３２３と、カウント部３２４とを備える。
キャパシタ３２１および３２２は、交流結合により比較部３２３の入力に画像信号等を伝達するキャパシタである。キャパシタ３２１は、信号線６０１と比較部３２３の入力との間に接続され、参照信号の直流分を除去した信号の伝達を行う。キャパシタ３２２は、信号線１０２と比較部３２３の他の入力との間に接続され、アナログの画像信号の直流分を除去した信号の伝達を行う。
比較部３２３は、キャパシタ３２１および３２２を介して入力されたアナログの画像信号および参照信号を比較し、アナログの画像信号および参照信号の一致の検出を行うものである。検出の結果は、信号線３０４を介してカウント部３２４に対して出力される。比較部３２３は、例えば、参照信号の電圧がアナログの画像信号の電圧より高い場合に値「１」を出力し、参照信号の電圧がアナログの画像信号の電圧より低い場合に値「０」を出力することにより、比較の結果を出力することができる。
カウント部３２４は、比較部３２３における比較の開始から一致の検出までの時間を計時するものである。具体的には、カウント部３２４は、比較部３２３における比較の開始に伴ってカウントを開始し、比較部３２３における一致の検出に伴ってカウントを停止する。この際、カウント部３２４は、比較部３２３の出力の値「１」から「０」への遷移を検出することにより、アナログの画像信号および参照信号の一致を検出することができる。その後、カウント部３２４は、カウント値をデジタルの画像信号として出力する。また、カウント部３２４は、相関二重サンプリング(Correlated Double Sampling：ＣＤＳ）を行うこともできる。このＣＤＳは、画素アレイ部１００に配置された各画素１１０に固有のノイズを除去する処理である。カウント部３２４は、例えば、アップカウントおよびダウンカウントを行うことにより、ＣＤＳを行うことができる。アナログデジタル変換部３２０におけるアナログデジタル変換処理の詳細については、後述する。
［参照信号生成部の構成］
図５は、本技術の実施の形態における参照信号生成部６００の構成例を示す図である。この参照信号生成部６００は、カウント部６１０と、デジタルアナログ（ＤＡ）変換部６２０と、抵抗６３０とを備える。
カウント部６１０は、参照信号生成の開始から終了までの期間のカウントを行い、カウント値をデジタルアナログ変換部６２０に対して逐次出力するものである。このカウント部６１０は、上述のカウント部３２４と同期してカウントを行うことができる。同図のカウント部６１０は、ダウンカウントを行うことを想定する。
デジタルアナログ変換部６２０は、カウント部６１０から出力されたカウント値をデジタルアナログ変換するものである。このデジタルアナログ変換部６２０は、入力されたデジタル信号（カウント値）に応じた電流を出力する。これにより、ランプ状に値が変化（低下）する電流が生成される。この電流は、信号線６０１を通して抵抗６３０に流れる。
抵抗６３０は、デジタルアナログ変換部６２０から出力された電流を電圧に変換する抵抗である。この変換により、ランプ状に電圧が変化（低下）する参照信号（Ｖｒａｍｐ）が生成される。また、抵抗６３０には、参照信号補正部５００から信号線５０１を介して補正信号が印加される。後述するように、この補正信号は、補正量に応じた電流を流す信号であり、抵抗６３０に補正信号が流れることにより、参照信号の電圧を補正することができる。
［参照信号補正部の構成］
図６は、本技術の実施の形態における参照信号補正部５００の構成例を示す図である。この参照信号補正部５００は、キャパシタ５０２と、電圧電流変換部５０３とを備える。
キャパシタ５０２は、電源線４０１および電圧電流変換部５０３の入力の間に接続され、交流結合により、負電圧電源部４００により供給される負電圧の変動分のみを伝達するキャパシタである。
電圧電流変換部５０３は、キャパシタ５０２を介して入力された負電圧電源の変動を電流の変動に変換するものである。この電圧電流変換部５０３は、変換後の電流を補正信号として参照信号生成部６００に対して出力する。
このように、本技術の実施の形態では、負電圧電源の電圧が変動したことにより、画像信号が変動する場合であっても、この変動を検出して参照信号を補正することによって画像信号の変動を相殺する。これにより、撮像装置を小型化しながら画質の劣化を防止することができる。
＜２．実施の形態の動作＞
次に、本技術の実施の形態における撮像装置１０の動作について説明する。
［デジタルの画像信号の生成］
図７は、本技術の実施の形態におけるデジタルの画像信号の生成処理の一例を示す図である。同図は、画素１１０におけるアナログの画像信号の出力からアナログデジタル変換までの処理を表したものである。
同図において、選択信号線ＳＥＬ、リセット信号線ＲＳＴおよび転送信号線ＴＲは、それぞれ選択信号線ＳＥＬ、リセット信号線ＲＳＴおよび転送信号線ＴＲの制御信号を表す。また、同図における横方向の破線はこれらの制御信号における０Ｖの電位を表す。図２において説明したように、これらの制御信号により、正極性のオン電圧と負極性のオフ電圧が画像信号出力部１１５等に印加される。画像信号Ｖｏおよび参照信号Ｖｒａｍｐは、それぞれ、画像信号出力部１１５から出力されるアナログの画像信号および参照信号補正部５００により補正された参照信号の波形を表す。比較部出力は、比較部３２３の出力（比較結果）を表す。カウント部出力は、カウント部３２４から出力されたデジタルの信号（カウント値）を表す。
Ｔ０乃至Ｔ１において、選択信号線ＳＥＬ、リセット信号線ＲＳＴおよび転送信号線ＴＲにはオフ電圧が印加される。当該期間は初期状態に該当し、画像信号出力部１１５、リセット部１１３および電荷転送部１１２は非導通状態になる。当該期間において光電変換部１１１により光電変換が行われ、生成された電荷が光電変換部１１１に保持される。
Ｔ１乃至Ｔ２において、選択信号線ＳＥＬからオン電圧が入力され、画像信号出力部１１５が導通状態になる。なお、選択信号線ＳＥＬからのオン電圧の入力は、Ｔ１０まで継続する。これにより、電荷保持部１１６に保持された電荷に応じたアナログの画像信号の信号線１０２への出力が開始される。同時に、リセット信号線ＲＳＴからオン電圧が入力されてリセット部１１３が導通状態になる。これにより、電荷保持部１１６がリセットされる。同図に表したように、画像信号Ｖｏは、リセット時の電圧に上昇する。
Ｔ２乃至Ｔ６において、リセット信号線ＲＳＴへのオン電圧の印加が停止されるとともにオフ電圧が印加される。これにより、リセットが終了し、リセット時のアナログの画像信号が画像信号Ｖｏとして出力される。その後、信号線６０１への参照信号Ｖｒａｍｐの出力が開始されるとともに、カウント部３２４がダウンカウントを開始する（Ｔ３）。参照信号Ｖｒａｍｐが低下してアナログの画像信号Ｖｏと等しくなると、比較部３２３によりこれらの一致が検出されて出力される（Ｔ４乃至Ｔ５）。カウント部３２４は、比較部出力の値「１」から「０」への遷移を検出すると、カウントを停止する（Ｔ４）。その後、カウント部３２４は、この際のカウント値を保持する。なお、リセット時のアナログの画像信号の電圧をリセット電圧と称する。また、Ｔ３乃至Ｔ６の期間は、リセット電圧変換期間に該当する。
Ｔ６乃至Ｔ８において、転送信号線ＴＲからオン電圧が印加されて電荷転送部１１２が導通状態になる。これにより、光電変換部１１１に保持されていた電荷が電荷保持部１１６に転送されて保持される。この電荷保持部１１６に保持された電荷に応じたアナログの画像信号Ｖｏが信号線１０２に出力される。その後、画像信号Ｖｏが安定するのを待って、転送信号線ＴＲへのオン電圧の印加が停止され、オフ電圧が印加される（Ｔ７）。Ｔ６乃至Ｔ８の期間は、画像信号Ｖｏのセトリング期間に該当する。
Ｔ８乃至Ｔ１０において、信号線６０１への参照信号Ｖｒａｍｐの出力が再度開始されるとともに、カウント部３２４がアップカウントを開始する（Ｔ８）。上述のＴ４と同様に、参照信号Ｖｒａｍｐがアナログの画像信号Ｖｏと等しくなると、比較部３２３によりこれらの一致が検出され、カウント部３２４がカウントを停止する（Ｔ９）。その後、信号線６０１への参照信号Ｖｒａｍｐの出力が停止される。このように、カウント部３２４におけるダウンカウントおよびアップカウントによりＣＤＳが実行される。ＣＤＳ実行後のカウント部３２４の出力はアナログデジタル変換後のデジタルの画像信号に該当する。その後、選択信号線ＳＥＬからのオン電圧の印加が停止されるとともにオフ電圧が印加される（Ｔ１０）。これにより、アナログデジタル変換の処理は終了する。
これらの処理を画素アレイ部１００に配置された画素１１０の行毎に順次行う。全ての行について上述の処理を行うことにより、１画面分の画像信号を得ることができる。
［画像信号の変動］
図８は、本技術の実施の形態における画像信号の変動を示す図である。同図は、図７において説明したＴ５乃至Ｔ７の期間における画素１１０から出力されたアナログの画像信号と制御信号との関係を表した模式図である。また、同図は、図１において説明した画素アレイ部１００における第１行および第２行に配置された画素１１０、制御信号生成部２００、水平転送部３００ならびに負電圧電源部４００を模式的に表したものである。また、負電圧電源部４００により供給される負の極性の電源をＶｓｓにより表す。同図においては、第１行に配置された画素１１０において画像信号の出力が行われることを想定する。この画像信号の出力が行われる行を選択行と称し、これ以外の行を非選択行と称する。
リセット部１１３等を構成するＭＯＳトランジスタのゲート−ソース間には寄生容量が存在する。同図の寄生容量（Ｃｒ）１１９および寄生容量（Ｃｓ）１１８は、それぞれリセット部１１３および画像信号出力部１１５の寄生容量を表す。この寄生容量を介してＭＯＳトランジスタのゲート側およびソース側の電圧の変化が双方向に伝達される。
記載を簡略化するため、同図の制御信号生成部２００は、ＶｄｄおよびＶｓｓをスイッチ２１１乃至２１４により切替えることによりオン電圧およびオフ電圧を信号線に印加し、リセット部１１３および画像信号出力部１１５を制御することを想定する。
図７におけるＴ５乃至Ｔ６において、スイッチ２１１乃至２１４はＶｓｓ側に切替えられ、各画素１１０の画像信号出力部１１５およびリセット部１１３にはオフ電圧が印加される。次に、制御信号生成部２００は、スイッチ２１２をＶｄｄ側に切り替えて選択行である第１行の選択信号線ＳＥＬにオン電圧を印加する（図７におけるＴ６乃至Ｔ７）。これにより、第１行に配置された画素１１０からアナログの画像信号Ｖｏが出力され、信号線１０２の電圧が変化する。アナログの画像信号Ｖｏの電圧は画素に照射された光に応じた値であり、照射された光量が多い画素１１０ほど、アナログの画像信号Ｖｏは、低い電圧になる。同図においては、第１行の第１列に配置された画素１１０には少ない光量の光が照射され、第１行の第２および３列に配置された画素１１０には比較的多くの光量の光が照射された場合を想定する。同図の波形７０１乃至７０３は、信号線１０２の電圧がリセット電圧からアナログの画像信号Ｖｏに変化した際の電圧の様子を表したものである。第１列に配置された信号線１０２と比較して、第２および３列に配置された信号線１０２の電圧は、大きく変化する。
信号線１０２は非選択行の画素１１０にも接続されており、信号線１０２の電圧の変化は、非選択行の画素１１０の寄生容量１１８およびスイッチ２１４を介して負電圧電源部４００に伝播する。同図においては、信号線１０２の電圧の低下により、Ｖｓｓが低下（絶対値は上昇）する。Ｖｓｓの低下により、スイッチ２１１および寄生容量１１９を介して接続された選択行の電荷保持部１１６に保持された電荷量が増加し、画像信号出力部１１５から出力されるアナログの画像信号の電圧がさらに低下する。このアナログの画像信号の電圧のさらなる低下は、選択行に配置された全ての画素１１０において同様に生じる。同図の波形７０１乃至７０３の破線は電圧が低下した際の画像信号の波形を表したものである。また、信号線１０２の電圧の変化量に比例してＶｓｓが低下し、アナログの画像信号の電圧の更なる低下を招くこととなるため、画素に照射する光量が多いほど、アナログの画像信号の電圧は低下する。このため、明るい画像のアナログの画像信号を多く出力する行は、他の行に比べて輝度が高くなり、いわゆる白浮きを生じる。このように、行毎に異なる白浮きを生じることとなり、画質が低下する。
［参照信号の補正］
図９は、本技術の実施の形態における参照信号の補正を示す図である。同図は、参照信号補正部５００における参照信号の補正の様子を表したものである。また、同図は、図７において説明したセトリング期間および画像信号変換期間におけるアナログの画像信号Ｖｏ、負電圧電源Ｖｓｓおよび参照信号Ｖｒａｍｐの波形を表したものである。
上述のように、画像信号出力部１１５から出力されたアナログの画像信号Ｖｏは、自身の電圧の変化に起因して電圧が低下する。同図の点線は低下後の画像信号の波形を表し、ΔＶｏは低下量を表す。このΔＶｏにより白浮きを生じる。また、Ｖｓｓも同様に低下する。参照信号補正部５００は、このＶｓｓの低下を検出し、この低下分に応じて参照信号Ｖｒａｍｐの電圧を低くすることにより参照信号を補正する。同図においては、参照信号の補正量をΔＶｒａｍｐにより表した。このΔＶｒａｍｐおよびΔＶｏを等しくすることによりアナログデジタル変換後のデジタルの画像信号の電圧の低下を補償することができる。
［参照信号補正部の回路構成］
図１０は、本技術の実施の形態における参照信号補正部５００の回路例を示す図である。同図は、図６において説明した参照信号補正部５００の電圧電流変換部５０３について具体的な回路を充てたものである。
同図の参照信号補正部５００は、定電流電源５１１および５１２と、キャパシタ５０２、５１３および５１４と、抵抗５２６および５２５と、スイッチ素子５２１と、ＭＯＳトランジスタ５３１、５３２、５３６および５３７とを備える。ＭＯＳトランジスタ５３１および５３２には、ＰチャンネルＭＯＳトランジスタを使用することができる。ＭＯＳトランジスタ５３６および５３７には、ＮチャンネルＭＯＳトランジスタを使用することができる。
ＭＯＳトランジスタ５３７のソースは、抵抗５２６を介して接地される。ＭＯＳトランジスタ５３７のドレインおよびゲートならびにスイッチ素子５２１の一端は、定電流電源５１１の一端に共通に接続される。定電流電源５１１の他の一端は電源線１０３に接続され、スイッチ素子５２１の他の一端はＭＯＳトランジスタ５３６のゲートおよびキャパシタ５０２の一端に接続される。キャパシタ５０２の他の一端は電源線４０１に接続される。ＭＯＳトランジスタ５３６のソースは、抵抗５２５を介して接地される。ＭＯＳトランジスタ５３２のドレインおよびゲート、ＭＯＳトランジスタ５３１のゲート、キャパシタ５１４の一端ならびに定電流電源５１２の一端は、ＭＯＳトランジスタ５３６のドレインに共通に接続される。キャパシタ５１４の他の一端および定電流電源の他の一端は、電源線１０３に接続される。ＭＯＳトランジスタ５３１および５３２のソースは、電源線１０３に接続される。ＭＯＳトランジスタ５３１のドレインは、信号線５０１およびキャパシタ５１３の一端に接続される。キャパシタ５１３の他の一端は、電源線４０１に接続される。
ＭＯＳトランジスタ５３６は、図６において説明したキャパシタ５０２を介して入力された負電圧電源の変動分を増幅するトランジスタである。定電流電源５１１、ＭＯＳトランジスタ５３７、抵抗５２６およびスイッチ素子５２１からなる回路は、ＭＯＳトランジスタ５３６のベースにバイアス電圧を印加する回路である。スイッチ素子５２１の接点を閉じることによりＭＯＳトランジスタのベースにバイアス電圧が供給される。負電圧電源の変動分を増幅する際には、スイッチ素子５２１の接点を開いて、バイアス回路とＭＯＳトランジスタ５３６のベースとの間を切断する。抵抗５２５は、ＭＯＳトランジスタ５３６の動作点を規定する抵抗である。定電流電源５１２は、ＭＯＳトランジスタ５３６のドレイン負荷を構成する。キャパシタ５１４は、遅れ位相を調整するためのキャパシタである。
ＭＯＳトランジスタ５３２には、ＭＯＳトランジスタ５３６により増幅された負電源電圧の変動に応じた電流が流れる。ＭＯＳトランジスタ５３１は、ＭＯＳトランジスタ５３２とカレントミラー回路を構成し、ＭＯＳトランジスタ５３２に流れる電流と同じ電流を信号線５０１に流すものである。この電流が図６において説明した補正信号となる。なお、キャパシタ５１３は、進み位相を調整するためのキャパシタである。
このように、キャパシタ５０２により負電圧電源部４００の変動分を取り出して、ＭＯＳトランジスタ５３６のゲートに入力することにより、負電圧電源部４００の負荷を増加させることなく、参照信号の補正を行うことができる。
図１１は、本技術の実施の形態における参照信号補正部５００の回路の他の例を示す図である。同図の参照信号補正部５００は、図１０において説明した参照信号補正部５００の回路のＭＯＳトランジスタ５３６の相互コンダクタンスを一定にする回路を追加した回路である。同図において、図１０参照信号補正部５００と同一の構成要素については同一の符号を付している。
同図の参照信号補正部５００は、キャパシタ５０２、５１３、５１４および５１５と、スイッチ素子５２１および５２２と、抵抗５２７と、ＭＯＳトランジスタ５３１乃至５３８とを備える。ＭＯＳトランジスタ５３１乃至５３４には、ＰチャンネルＭＯＳトランジスタを使用することができる。ＭＯＳトランジスタ５３５乃至５３８には、ＮチャンネルＭＯＳトランジスタを使用することができる。
ＭＯＳトランジスタ５３３および５３４のソースは、電源線１０３に接続される。ＭＯＳトランジスタ５３３のドレインは、ＭＯＳトランジスタ５３７および５３８のゲートならびにスイッチ素子５２１の一端に接続される。スイッチ素子５２１の他の一端はＭＯＳトランジスタ５３６のゲートおよびキャパシタ５０２の一端に接続される。キャパシタ５０２の他の一端は、電源線４０１に接続される。ＭＯＳトランジスタ５３７のソースは、接地される。ＭＯＳトランジスタ５３４のゲートは、ＭＯＳトランジスタ５３３のゲートおよびドレイン、ＭＯＳトランジスタ５３８のドレインならびにスイッチ素子５２２の一端に接続される。スイッチ素子５２２の他の一端は、ＭＯＳトランジスタ５３５のゲートおよびキャパシタ５１５の一端に接続される。キャパシタ５１５の他の一端は、電源線１０３に接続される。
ＭＯＳトランジスタ５３８のソースは、抵抗５２７を介して接地される。ＭＯＳトランジスタ５３６のソースは、接地される。ＭＯＳトランジスタ５３６のドレインは、ＭＯＳトランジスタ５３５のドレイン、ＭＯＳトランジスタ５３２のドレインおよびゲート、ＭＯＳトランジスタ５３１のゲートならびにキャパシタ５１４の一端に接続される。キャパシタ５１４の他の一端ならびにＭＯＳトランジスタ５３５、５３２および５３１のソースは、電源線１０３に接続される。ＭＯＳトランジスタ５３１のドレインは、信号線５０１およびキャパシタ５１３の一端に接続される。キャパシタ５１３の他の一端は、電源線４０１に接続される。
同図の参照信号補正部５００は、図１０において説明した参照信号補正部５００のバイアス回路を変更したものに相当する。同図においては、スイッチ素子５２１および５２２、抵抗５２７ならびにＭＯＳトランジスタ５３３、５３４、５３７および５３８により構成される回路がバイアス回路に該当する。このうち、抵抗５２７ならびにＭＯＳトランジスタ５３３、５３４、５３７および５３８により構成される回路は、相互コンダクタンスを一定の値に設定する回路である。また、ＭＯＳトランジスタ５３６のドレイン負荷には、定電流電源５１２に替えてＭＯＳトランジスタ５３５を使用する。キャパシタ５１５は、位相補償のためのキャパシタである。
このように、本技術の実施の形態によれば、画像信号が出力される際のオフ電圧の変動を検出して参照信号を補正することにより、画像信号の変動を軽減することができる。これにより、負電源の電圧が変動した場合において画質の低下を防止することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、
導通状態にするためのオン電圧と前記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され前記導通状態において前記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、
前記オン電圧と前記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され前記導通状態において前記電荷保持部をリセットし、前記オフ電圧の変動を前記電荷保持部に伝達して前記アナログの画像信号を変動させるリセット部と、
前記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、
前記オフ電圧の変動に応じて前記生成された参照信号を補正する参照信号補正部と、
前記補正された参照信号に基づいて前記変換を行うアナログデジタル変換部と
を具備する撮像素子。
（２）前記リセット部は、自身の寄生容量を介して前記オフ電圧の変動を前記電荷保持部に伝達する前記（１）に記載の撮像素子。
（３）前記参照信号補正部は、前記オフ電圧を供給する電源の電圧の変動に応じて前記生成された参照信号を補正する前記（１）または（２）に記載の撮像素子。
（４）前記アナログデジタル変換部は、
前記アナログの画像信号および前記参照信号を比較することにより前記アナログの画像信号および前記参照信号の一致の検出を行う比較部と、
前記比較部における前記比較の開始から前記検出までの期間にカウントを行い、カウント値を前記デジタルの画像信号として出力するカウント部とを備える
前記（１）から（３）のいずれかに記載の撮像素子。
（５）行列形状に配置されて前記画像信号出力部をそれぞれ備える複数の画素と、
１行に配置された複数の前記画素におけるそれぞれの前記画像信号出力部から出力された前記アナログの画像信号に対してそれぞれ前記変換を行う複数の前記アナログデジタル変換部と
を具備し、
前記参照信号補正部は、前記複数のアナログデジタル変換部のそれぞれに同一の前記補正された参照信号を供給する
前記（１）から（４）のいずれかに記載の撮像素子。
（６）画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、
導通状態にするためのオン電圧と前記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され前記導通状態において前記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、
前記オン電圧と前記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され前記導通状態において前記電荷保持部をリセットし、前記オフ電圧の変動を前記電荷保持部に伝達して前記アナログの画像信号を変動させるリセット部と、
前記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、
前記オフ電圧の変動に応じて前記生成された参照信号を補正する参照信号補正部と、
前記補正された参照信号に基づいて前記変換を行うアナログデジタル変換部と、
前記変換が行われたデジタルの画像信号を処理する処理回路と
を具備する撮像装置。
１０ 撮像装置
１００ 画素アレイ部
１１０ 画素
１１１ 光電変換部
１１２ 電荷転送部
１１３ リセット部
１１４ 画像信号生成部
１１５ 画像信号出力部
１１６ 電荷保持部
１１８、１１９ 寄生容量
２００ 制御信号生成部
２１１〜２１４ スイッチ
３００ 水平転送部
３１０ 定電流電源
３２０ アナログデジタル変換部
３２１、３２２、５０２、５１３〜５１５ キャパシタ
３２３ 比較部
３２４、６１０ カウント部
３３０ 画像信号転送部
４００ 負電圧電源部
５００ 参照信号補正部
５０３ 電圧電流変換部
５１１、５１２ 定電流電源
５２１、５２２ スイッチ素子
５２５〜５２７、６３０ 抵抗
５３１〜５３８ ＭＯＳトランジスタ
６００ 参照信号生成部
６２０ デジタルアナログ変換部

Claims (6)

  1. 画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、
    導通状態にするためのオン電圧と前記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され前記導通状態において前記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、
    前記オン電圧と前記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され前記導通状態において前記電荷保持部をリセットし、前記オフ電圧の変動を前記電荷保持部に伝達して前記アナログの画像信号を変動させるリセット部と、
    前記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、
    前記オフ電圧の変動に応じて前記生成された参照信号を補正する参照信号補正部と、
    前記補正された参照信号に基づいて前記変換を行うアナログデジタル変換部と
    を具備する撮像素子。
  2. 前記リセット部は、自身の寄生容量を介して前記オフ電圧の変動を前記電荷保持部に伝達する請求項１記載の撮像素子。
  3. 前記参照信号補正部は、前記オフ電圧を供給する電源の電圧の変動に応じて前記生成された参照信号を補正する請求項１記載の撮像素子。
  4. 前記アナログデジタル変換部は、
    前記アナログの画像信号および前記参照信号を比較することにより前記アナログの画像信号および前記参照信号の一致の検出を行う比較部と、
    前記比較部における前記比較の開始から前記検出までの期間にカウントを行い、カウント値を前記デジタルの画像信号として出力するカウント部とを備える
    請求項１記載の撮像素子。
  5. 行列形状に配置されて前記画像信号出力部をそれぞれ備える複数の画素と、
    １行に配置された複数の前記画素におけるそれぞれの前記画像信号出力部から出力された前記アナログの画像信号に対してそれぞれ前記変換を行う複数の前記アナログデジタル変換部と
    を具備し、
    前記参照信号補正部は、前記複数のアナログデジタル変換部のそれぞれに同一の前記補正された参照信号を供給する
    請求項１記載の撮像素子。
  6. 画素毎に照射された光に応じて生成された電荷を保持する電荷保持部と、
    導通状態にするためのオン電圧と前記オン電圧とは異なる極性のオフ電圧との何れかの電圧状態を示す第１の制御信号により制御され前記導通状態において前記保持された電荷に応じたアナログの画像信号を出力する画像信号出力部と、
    前記オン電圧と前記オフ電圧との何れかの電圧状態を示す第２の制御信号により制御され前記導通状態において前記電荷保持部をリセットし、前記オフ電圧の変動を前記電荷保持部に伝達して前記アナログの画像信号を変動させるリセット部と、
    前記画像信号出力部から出力されるアナログの画像信号からデジタルの画像信号への変換を行う際の基準となる信号である参照信号を生成する参照信号生成部と、
    前記オフ電圧の変動に応じて前記生成された参照信号を補正する参照信号補正部と、
    前記補正された参照信号に基づいて前記変換を行うアナログデジタル変換部と、
    前記変換が行われたデジタルの画像信号を処理する処理回路と
    を具備する撮像装置。
JP2016150068A 2016-07-29 2016-07-29 撮像素子および撮像装置 Pending JP2018019335A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016150068A JP2018019335A (ja) 2016-07-29 2016-07-29 撮像素子および撮像装置
CN202110685333.2A CN113542637A (zh) 2016-07-29 2017-06-09 光检测装置
PCT/JP2017/021441 WO2018020858A1 (ja) 2016-07-29 2017-06-09 撮像素子および撮像装置
CN201780045395.9A CN109479103B (zh) 2016-07-29 2017-06-09 图像传感器和成像装置
US16/318,164 US10707264B2 (en) 2016-07-29 2017-06-09 Image sensor and imaging apparatus
US16/892,668 US11114498B2 (en) 2016-07-29 2020-06-04 Image sensor and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016150068A JP2018019335A (ja) 2016-07-29 2016-07-29 撮像素子および撮像装置

Publications (1)

Publication Number Publication Date
JP2018019335A true JP2018019335A (ja) 2018-02-01

Family

ID=61016523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016150068A Pending JP2018019335A (ja) 2016-07-29 2016-07-29 撮像素子および撮像装置

Country Status (4)

Country Link
US (2) US10707264B2 (ja)
JP (1) JP2018019335A (ja)
CN (2) CN109479103B (ja)
WO (1) WO2018020858A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019215973A1 (ja) * 2018-05-11 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 増幅器
WO2021192577A1 (ja) * 2020-03-23 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、個体撮像素子の制御方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
KR100752283B1 (ko) * 2002-11-07 2007-08-29 롬 가부시키가이샤 에리어 이미지 센서
JP3951994B2 (ja) * 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP2006020172A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法
JP4645294B2 (ja) * 2005-05-13 2011-03-09 ソニー株式会社 撮像装置と撮像装置用の電源供給方法
JP2007067484A (ja) * 2005-08-29 2007-03-15 Olympus Corp 固体撮像装置
US7382008B2 (en) * 2006-05-02 2008-06-03 Eastman Kodak Company Ultra-small CMOS image sensor pixel using a photodiode potential technique
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP2009117613A (ja) 2007-11-06 2009-05-28 Toshiba Corp 半導体装置
JP5266884B2 (ja) * 2008-05-30 2013-08-21 ソニー株式会社 固体撮像装置、撮像装置、画素駆動方法
KR100962916B1 (ko) * 2008-08-06 2010-06-10 삼성모바일디스플레이주식회사 드라이버 ｉｃ 및 그를 이용한 유기전계발광표시장치
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP5260230B2 (ja) * 2008-10-16 2013-08-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CN201369714Y (zh) * 2009-03-18 2009-12-23 京信通信系统（中国）有限公司 具有波动校正功能的数字上变频系统
JP5636694B2 (ja) * 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
CN102201206B (zh) * 2010-03-26 2012-10-31 北京京东方光电科技有限公司 调整像素电压对称的方法及装置
KR101999215B1 (ko) * 2011-10-24 2019-07-11 스미토모덴키고교가부시키가이샤 전극 재료 및 그것을 이용한 전지, 비수 전해질 전지, 커패시터
JP2013196731A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置
CN110148605A (zh) * 2012-03-30 2019-08-20 株式会社尼康 拍摄单元、拍摄装置及拍摄控制程序
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置
JP6223267B2 (ja) * 2014-04-22 2017-11-01 キヤノン株式会社 固体撮像素子及び撮像装置
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
WO2015186302A1 (en) * 2014-06-02 2015-12-10 Sony Corporation Imaging element, imaging method and electronic apparatus
US10021332B2 (en) * 2014-06-25 2018-07-10 Sony Semiconductor Solutions Corporation Image sensor, method of driving an image sensor, electronic apparatus, and program
CN104361874B (zh) * 2014-11-20 2017-02-22 京东方科技集团股份有限公司 温度补偿电路、温度补偿方法以及液晶显示器
JP2016201649A (ja) * 2015-04-09 2016-12-01 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
KR102436350B1 (ko) * 2018-01-23 2022-08-24 삼성전자주식회사 이미지 센서

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019215973A1 (ja) * 2018-05-11 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 増幅器
US11502647B2 (en) 2018-05-11 2022-11-15 Sony Semiconductor Solutions Corporation Amplifier
TWI799529B (zh) * 2018-05-11 2023-04-21 日商索尼半導體解決方案公司 放大器
WO2021192577A1 (ja) * 2020-03-23 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、個体撮像素子の制御方法

Also Published As

Publication number Publication date
US11114498B2 (en) 2021-09-07
CN113542637A (zh) 2021-10-22
CN109479103B (zh) 2021-07-20
US20190288029A1 (en) 2019-09-19
WO2018020858A1 (ja) 2018-02-01
CN109479103A (zh) 2019-03-15
US10707264B2 (en) 2020-07-07
US20200295079A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
US8760213B2 (en) Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US8174422B2 (en) Power-supply-noise cancelling circuit and solid-state imaging device
US8884864B2 (en) Imaging device
US11330214B2 (en) Comparator and image sensing device including the same
US8749680B2 (en) Image pickup device
US10237502B2 (en) Solid-state imaging apparatus and driving method of solid-state imaging apparatus
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
CN109906605B (zh) 摄像装置和电子设备
JP2014050019A (ja) 撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システム
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US11114498B2 (en) Image sensor and imaging apparatus
US10811448B2 (en) Solid-state imaging device
JP2010283735A (ja) 検出装置及び固体撮像装置
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US9800815B2 (en) Image pickup apparatus and image pickup system using image pickup apparatus