JP7385460B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関する。

撮像装置に使用されるＣＭＯＳセンサー等の撮像素子では、画素の不均一性や列毎の読み出し回路、メモリの不均一性あるいは信号が出力されるまでの距離等に起因して垂直方向、水平方向のシェーディングが存在する。

この問題の対策として、例えば、特許文献１には、撮像素子が出力する信号を撮像装置が有する補正機能によって補正することにより均一化する撮像装置が開示されている。

特開２０１０－２６３５５３号公報

しかしながら、上述の特許文献１に開示された従来技術では、撮像素子の駆動条件や駆動モードに対応するために、列毎の補正値を駆動条件毎に予め記憶する必要がある。この場合、記憶するためのＲＯＭなどの容量を大きく必要とするため、システム負荷が大きくなる。撮像素子の駆動条件としてはゲイン制御などがあり、駆動モードには静止画撮影モードや動画撮影モードなどがある。また、撮影条件が変化したときに補正値を生成する場合、画像撮影を中断する必要があり、動画などではフレームがブラックアウトすることになる。

本発明は上述した課題に鑑みてなされたものであり、その目的は、装置の負荷の増加を抑制しつつ、撮影画像の画質を向上させることができる撮像装置を提供することである。

本発明に係わる撮像装置は、複数の画素が行列状に配置された画素配列を備え、該画素配列のそれぞれの画素列に列回路が配置された撮像素子と、前記画素配列から信号を読み出し、読み出した信号を用いてそれぞれの列回路の補正値を生成する生成手段と、前記補正値を用いて、画像を補正する補正手段と、画素を露光させるために画素をリセットするリセット手段と、を備え、前記生成手段は、前記リセット手段による画素のリセットのタイミングと、前記補正値を生成するための信号を読み出す読み出しタイミングとが重なる場合に、前記読み出しタイミングが前記リセットのタイミングと重ならないように、前記読み出しタイミングを調整することを特徴とする。

本発明によれば、装置の負荷の増加を抑制しつつ、撮影画像の画質を向上させることが可能となる。

本発明の実施形態に係わる撮像装置の構成を示す図。 第１の実施形態における撮像素子の構成を示す図。 第１の実施形態における撮像素子の構成を示す図。 第１の実施形態における撮像素子の構成を示す図。 第１の実施形態における撮像素子の構成を示す図。 第１の実施形態における垂直走査回路の構成を示す図。 第１の実施形態における撮像素子の動作を示すタイミングチャート。 第１の実施形態における補正回路の構成を示す図。 第１の実施形態における補正回路の動作を示す概念図。 第１の実施形態における補正回路の動作を示す概念図。 第１の実施形態における撮像装置の動作を示すフローチャート。 第１の実施形態における撮像装置の動作を示す概念図。 第１の実施形態における撮像装置の動作を示す概念図。 第１の実施形態における撮像装置の動作を示す概念図。 第１の実施形態における撮像装置の動作を示す概念図。 第２の実施形態における撮像素子の構成を示す図。 第２の実施形態における垂直走査回路の構成を示す図。 第２の実施形態における撮像素子の動作を示すタイミングチャート。 第２の実施形態における補正回路の構成を示す図。 第２の実施形態における撮像装置の動作を示すフローチャート。 第２の実施形態における撮像装置の動作を示すフローチャート。 第２の実施形態における撮像装置の動作を示す概念図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像装置の構成を示すブロック図である。本実施形態の撮像装置１０００は、例えばデジタルカメラであり、静止画像撮影機能及び動画像撮影機能を有している。撮像装置１０００は、撮像装置１０００を統括的に制御するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０２、及び撮影レンズ１０９を通過した光学像が結像される撮像素子１００を有する。

撮像素子１００は、結像された光学像を電気信号（アナログ画素信号）に変換した後、所定の量子化ビット数に応じてデジタル画像データに変換して出力する。ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１０１は、撮像素子１００からデータを受信し、静止画像データ及び動画像データの補正処理や、画像データの圧縮処理等を行う。

ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０５は、撮像素子１００から出力される画像データ及びＤＳＰ１０１で処理された画像データを記憶するための画像メモリである。ＲＡＭ１０５は、ＣＰＵ１０２のワークメモリとしても用いられる。本実施形態では、画像メモリ及びワークメモリとしてＲＡＭ１０５を用いるが、アクセス速度に問題ないものであれば、他のメモリを用いてもよい。

ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１０６には、ＣＰＵ１０２で動作するプログラムが格納される。本実施形態では、ＲＯＭ１０６としてフラッシュＲＯＭが用いられるが、アクセス速度に問題がないものであれば、他のメモリを用いてもよい。

操作部１０３は、撮像装置１０００を起動するメインスイッチや、ユーザーが撮像装置１０００に静止画や動画の撮影命令を行う撮影スイッチを含み、撮像条件等を設定する際にも用いられる。表示部１０４は、ＣＰＵ１０２の制御下で、画像データに応じた静止画像又は動画像の表示を行うとともに、メニュー等の表示を行う。

記録部１０７は、例えば不揮発性メモリ又はハードディスクであり、画像データ等が記録される。本実施形態において記録部１０８は、装置に内蔵される形で記載されているが、コネクタ等を介した着脱可能なメモリーカードなどの外部記録媒体でもよい。なお、上記した各ブロックとＣＰＵ１０２は、バス１０８により接続されている。

図２Ａ～図２Ｄは、撮像素子１００の回路構成の一例を示す図である。図２Ａに示すように、光電変換素子を有する画素２００が画素Ｒ０＿０～Ｂｍ－１＿ｎ－１（ｍ、ｎは任意の整数）のように行列状に複数配置されている。画素２００に示すＲは赤色、Ｇは緑色、Ｂは青色のカラーフィルタが各画素に配置されていることを意味する。また、Ｒ（Ｇ，Ｂ）ｐ＿ｑは、画素部２１０における第ｐ行第ｑ列の画素であることを示す。

ここで、画素２００の１画素毎の構成について図２Ｂを用いて説明する。フォトダイオード（ＰＤ）２０１は、入射した光信号を光電変換し、露光量に応じた電荷を蓄積する。制御信号ｔｘをハイレベルにすることにより転送ゲート２０２がオン（導通状態）になり、ＰＤ２０１に蓄積されている電荷がフローティングディフュージョン部（ＦＤ部）２０３に転送される。ＦＤ部２０３は、増幅ＭＯＳトランジスタ２０４のゲートに接続されている。増幅ＭＯＳトランジスタ２０４は、ＰＤ２０１からＦＤ部２０３に転送されてきた電荷量に応じた電圧信号を出力する。

リセットスイッチ２０５は、ＦＤ部２０３やＰＤ２０１の電荷をリセットするためのスイッチである。制御信号ｒｅｓをハイレベルにすることによりリセットスイッチ２０５がオン（導通状態）になり、ＦＤ部２０３がリセットされる。また、ＰＤ２０１の電荷をリセットする場合には、制御信号ｔｘ及び制御信号ｒｅｓを同時にハイレベルにすることにより、転送ゲート２０２及びリセットスイッチ２０５を両方オンし、ＦＤ部２０３経由でＰＤ２０１をリセットする。

画素選択スイッチ２０６は、制御信号ｓｅｌをハイレベルとすることによりオン（導通状態）になり、増幅ＭＯＳトランジスタ２０４と画素２００の出力端子ｖｏｕｔ２０７とを接続する。これにより、増幅ＭＯＳトランジスタ２０４で電圧に変換された画素信号が画素２００の出力端子ｖｏｕｔ２０７に出力される。

図２Ａに戻り、垂直走査回路３０３は、制御信号ｒｅｓ，ｔｘ，ｓｅｌ等を各画素２００に供給する。これらの制御信号は、それぞれ各画素２００の端子ｒｅｓ，ｔｘ，ｓｅｌに供給される。各画素の出力端子ｖｏｕｔ２０７は、列出力線３００に接続される。画素Ｒ０＿０が配置される列（０列目）を例に説明すると、図２Ａに示すように、０行目の画素Ｒ０＿０からｍ－１行目の画素Ｇｍ－１＿０までの画素と列出力線３００が接続される。この接続パターンは、各列同様である。

列出力線３００は、ＡＤ変換器（ＡＤＣ）３０１の入力へ接続される。ＡＤ変換器３０１は、画素２００から出力される光信号とノイズ信号をアナログ－デジタル変換する。列出力線３００には、それぞれ電流源３０２が接続されている。電流源３０２と列出力線３００に接続された画素部２００の増幅ＭＯＳトランジスタ２０４によってソースフォロア回路が構成される。

ＡＤ変換器３０１の構成を図２Ｃに示す。ＡＤ変換器３０１は、比較器３２４、Ｌａｔｃｈ＿Ｎ３２５、Ｌａｔｃｈ＿Ｓ３２６、スイッチ３２７，３２８を有する。列出力線３００により出力される信号は比較器３２４に入力される。ランプ信号発生器３０６からは、信号線３２１を介してランプ信号が出力され、比較器３２４に入力される。

Ｌａｔｃｈ＿Ｎ３２５はノイズレベル（Ｎ信号）を保持するための記憶素子であり、Ｌａｔｃｈ＿Ｓ３２６は信号レベル（Ｓ信号）を保持するための記憶素子である。カウンタ３０５から信号線３２０を介して出力されるカウンタ値がＬａｔｃｈ＿Ｎ３２５とＬａｔｃｈ＿Ｓ３２６に入力される。そして、Ｌａｔｃｈ＿Ｎ３２５は比較器３２４から反転出力が入力された時点のカウンタ値をＮ信号のデジタル信号値として保持し、Ｌａｔｃｈ＿Ｓ３２６は比較器３２４から反転出力が入力された時点のカウンタ値をＳ信号のデジタル信号値として保持する。

Ｌａｔｃｈ＿Ｎ３２５に保持されたＮ信号と、Ｌａｔｃｈ＿Ｓ３２６に保持されたＳ信号は、スイッチ３２７，３２８と、共通出力線３２２，３２３をそれぞれ介して図２Ａに示すＳ－Ｎ演算部３０８に出力される。

本実施形態のランプ信号発生器３０６は、複数種類の傾きを持ったランプ信号を出力する機能を有する。撮像装置１０００の撮影ＩＳＯ感度の設定により、ランプ信号の傾きがＣＰＵ１０２によって設定される。これにより、撮像ＩＳＯ感度が高くなるにつれて高いゲインが適用される構成とする。なお、本実施形態では、ゲインを適用する構成は上述の構成としたが、この構成に限定されるものではない。

スイッチ３２７，３２８は水平走査回路３０４からの制御信号で制御される。このＳ－Ｎ演算部３０８へのデジタル信号の出力はＡＤ変換器毎に順次行われ、水平転送と呼ぶ。 Ｓ－Ｎ演算部３０８は、入力されたＳ信号からＮ信号を減算する。この動作により読み出し回路に起因するノイズ成分をキャンセルした画像信号または後述する補正値生成用信号が生成される。

Ｓ－Ｎ演算部３０８から出力されたデータは、補正回路３０９に入力される。補正回路３０９では、後述する列毎のオフセット補正または補正値生成が行われる。補正回路３０９から出力されたデータは、データ出力部３１０に入力され、データ出力部３１０から撮像素子１００の外部へ出力される。

ここで、図２Ｄを用いて、撮像素子１００における画素領域（画素配列）の構成について説明する。図２Ｄに示すように、撮像素子１００は、遮光された画素が複数配置された遮光画素領域であるＶＯＢ領域（垂直オプティカルブラック部）、ＨＯＢ領域（水平オプティカルブラック部）と、被写体を撮影する有効画素が複数配置された有効画素領域（画素部）とを有する。水平方向（画素行方向）にｎ列、垂直方向（画素列方向）にｍ行の画素が配置されている。また、垂直方向（画素列方向）には遮光画素領域ＶＯＢｈ（ｈは０より大きい整数）行、有効画素領域は１２ｉ（ｉは０より大きい整数）行の画素がそれぞれ配置されている。

また、ＶＯＢ領域は画像データ読み出し時または後述する補正値生成用データの読み出し時に使用され、ＨＯＢ領域、有効画像領域は画像データの読み出し時に使用される。ＶＯＢ領域、ＨＯＢ、有効画像領域の各々から信号を読み出すための垂直走査動作や画素と列出力線の電気的な接続を決定する制御信号ｓｅｌが独立に垂直走査回路３０３によって制御される。

次に、図３を用いて垂直走査回路３０３の構成について説明する。撮像素子１００へはＣＰＵ１０２から不図示の垂直同期信号ＶＤと水平同期信号ＨＤが入力される。水平同期信号ＨＤは１行の読み出し毎にアサートされ、垂直同期信号ＶＤは画像の１フレーム毎にアサートされる。水平カウンタ３３０は水平同期信号ＨＤがアサートされるとカウント値を０にリセットし、撮像素子１００へ入力される不図示のクロック毎にインクリメントする。垂直カウンタ３３１は垂直同期信号ＶＤがアサートされるとカウント値を０にリセットし、水平同期信号ＨＤがアサートされる毎にインクリメントする。

行選択回路３３２は、垂直カウンタ３３１から入力される垂直カウンタ値を参照し、読み出し選択行とシャッター選択行を算出して出力する。行選択回路３３２には、ＣＰＵ１０２が設定する画像データ読み出し開始タイミング設定３３４、画像データ読み出し領域設定３３５が入力される。行選択回路３３２は、垂直カウンタ値が画像データ読み出し開始タイミング設定３３４と一致すると、画像データ読み出し領域設定３３５に設定された領域の上端から読み出し行の選択をする（画像データの読み出しを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択する読み出し行を変更していく。

本実施形態の撮像素子１００は、スリットローリングシャッターで露光を制御する。行選択回路３３２にはＣＰＵ１０２が設定するシャッター開始タイミング設定３３９が入力される。行選択回路３３２は垂直カウンタ値がシャッター開始タイミング設定３３９と一致すると、画像データ読み出し領域設定３３５に設定された領域の上端からシャッター行の選択をする（シャッターを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択するシャッター行を変更していく。

また、本実施形態の撮像素子１００は、画像データ読み出し期間外に補正値生成用データ（補正データ）を読み出す機能を有する。行選択回路３３２にはＣＰＵ１０２が設定する補正データ読み出し開始タイミング設定３３６、補正データ読み出し領域設定３３７、補正データ読み出し期間設定３３８が入力される。行選択回路３３２は垂直カウンタ値が補正データ読み出し開始タイミング設定３３６と一致すると、補正データ読み出し領域設定３３７に設定された領域の上端から読み出し行の選択をする（補正データ読み出しを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択する読み出し行を変更していく。また、補正データ読み出し期間設定３２８で設定された垂直カウンタ値の期間内で、補正データ読み出し領域設定３３７に設定された領域の補正データ読み出しを繰り返す。

本実施形態では、ＣＰＵ１０２によって画像データ読み出し領域としてＶＯＢ領域、ＨＯＢ領域、有効画素領域が設定され、補正データ読み出し領域としてＶＯＢ領域が設定される。なお、補正データ読み出し領域の設定に関してはこれに限定されるものではなく、ＶＯＢ領域、ＨＯＢ領域、有効画素領域の一部が設定される構成などにも適用することができる。上記のように読み出し選択行、シャッター選択行が決定され、デコーダー３３３へ入力される。

ｒｅｓ生成回路３４５には、ＣＰＵ１０２が設定するｒｅｓ設定Ａ３５０が入力される。ｒｅｓ生成回路３４５は水平カウンタ値を参照し、ｒｅｓ設定Ａ３５０に基づいて制御信号ｒｅｓの元となる出力信号をＨｉｇｈ（Ｈ）またはＬｏｗ（Ｌ）に遷移させる。

ｓｅｌ生成回路３４４には、ＣＰＵ１０２が設定するｓｅｌ設定Ａ３４９が入力される。ｓｅｌ生成回路３４４は水平カウンタ値を参照し、ｓｅｌ設定Ａ３４９に基づいて制御信号ｓｅｌの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

ｔｘ＿ｓｈ生成回路３４３には、ＣＰＵ１０２が設定するｔｘ＿ｓｈ設定Ａ３４８が入力される。ｔｘ＿ｓｈ生成回路３４３は水平カウンタ値を参照し、ｔｘ＿ｓｈ設定Ａ３４８に基づいて制御信号ｔｘ＿ｓｈの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

セレクタ３４６には、ＣＰＵ１０２が設定するｔｘ設定Ａ３４７ａとｔｘ設定Ｂ３４７ｂが入力される。行選択回路から出力されるセレクト信号に基づき、ｔｘ設定Ａ３４７ａまたはｔｘ設定Ｂ３４７ｂをセレクトする。行選択回路３３２は画像データ読み出し期間中にｔｘ設定Ａ３４７ａを選択し、補正データ読み出し期間中にｔｘ設定Ｂ３４７ｂを選択するセレクト信号を出力する。ｔｘ生成回路３４２には、セレクタ３４６から出力されるｔｘ設定が入力される。ｔｘ生成回路３４２は水平カウンタ値を参照し、ｔｘ設定に基づいて制御信号ｔｘの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

デコーダー３３３は行選択回路３３２から出力される読み出し選択行に基づき、０行目の読み出し行選択信号０、１行目の読み出し行選択信号１、…を順次アサートする。また、行選択回路３３２から出力されるシャッター選択行に基づき、０行目のシャッター行選択信号０、１行目のシャッター行選択信号１、…を順次アサートする。

図３に示すように、各生成回路の出力とデコーダー３３３の出力の論理積３４０または論理和３４１が構成され、０行目の制御信号ｒｅｓ、ｓｅｌ、ｔｘであるｒｅｓ＿０、ｓｅｌ＿０、ｔｘ＿０が生成される。１行目以降も同様である。

ここで、図４（ａ）、４（ｂ）を用いて画像データ読み出しまたは補正データ読み出し動作について説明する。

図４（ａ）は、画像データ読み出し時の撮像素子１００の動作を示している。時刻ｔａ０において、制御信号ｔｘがＨになり、転送スイッチ２０２がオンになる。このとき、リセットスイッチ２０５の制御信号ｒｅｓはＨになっている。そして、フォトダイオード２０１に蓄積された電荷は、転送スイッチ２０２、リセットスイッチ２０５を介して電源２０８に転送され、フォトダイオード２０１はリセットされる（スリットローリングシャッターによるリセット動作）。

時刻ｔａ１において、制御信号ｔｘをＬとし、フォトダイオード２０１における電荷の蓄積が開始される。

所定の時間だけ電荷の蓄積を行った後の時刻ｔａ２において、選択スイッチ２０６の制御信号ｓｅｌがＨになり、増幅ＭＯＳトランジスタ２０４のソースが列出力線に接続される。

時刻ｔａ３において、リセットスイッチ２０５の制御信号ｒｅｓをＬとすることでＦＤ部２０３のリセットを解除する。このとき、ＦＤ部２０３の電位に応じたリセット信号レベルの電位が増幅ＭＯＳトランジスタ２０４を介して列出力線３００に出力され、ＡＤ変換器３０１に入力される。

各画素２００の出力端子ｖｏｕｔにはノイズレベルが出力され、列出力線３００には画素のノイズレベルの信号が出力される。

次に、時刻ｔａ４において、ＴＧ３０７はＡＤ変換器３０１を駆動し、ＡＤ変換を開始させる。ここで列出力線に出力されるノイズレベルの信号がＡＤ変換される。ＡＤ変換開始とともにカウンタ３０５がカウント値のインクリメント動作を開始する。列出力線３００の信号レベルとランプ信号発生器３０６から出力されるランプ信号レベルを比較器３２４で比較し、一致した時点のカウンタ値をＬａｔｃｈ＿Ｎ３２５に格納することでＡＤ変換が行われる。

時刻ｔａ５において、ＡＤ変換が終了すると、ＡＤ変換器３０１はそれぞれＡＤ変換されたノイズレベル（Ｎ信号）を保持する。

時刻ｔａ６において、垂直走査回路３０３は駆動信号ｔｘをＨにし、画素２００の転送ゲート２０２をオンする。そして、各画素のＰＤ２０１に蓄積されている信号電荷が増幅ＭＯＳトランジスタ２０４で構成されるソースフォロアのゲートに転送される。ソースフォロアは転送された信号電荷に見合う分だけリセットレベルから電位が変動して信号レベルが確定する。このとき、各画素２００の出力端子ｖｏｕｔには信号レベルが出力され、列出力線３００には画素の信号レベルが出力される。

その後、時刻ｔａ７において、駆動信号ｔｘをＬにし、ＰＤ２０１からの信号の転送を完了する。

次に、時刻ｔａ８において、ＴＧ３０７はＡＤ変換器３０１を駆動し、ＡＤ変換を開始させる。ここで各列出力線に出力される信号レベルがＡＤ変換される。時刻ｔａ９において、ＡＤ変換が終了されると、ＡＤ変換器３０１はＡＤ変換された信号レベル（Ｓ信号）を保持する。

その後時刻ｔａ１０において、ｒｅｓをＨとし、再びＦＤ部２０３をリセット状態とする。また、撮像素子１００の外部へのデータ出力を開始する。水平走査回路３０４は水平走査を開始し、各列のＡＤ変換器３０１のＮ信号とＳ信号をＳ－Ｎ演算部３０８へ順次転送する。Ｓ－Ｎ演算部で列毎にＳ信号からＮ信号が減算され、補正回路３０９を経由してデータ出力部３１０からデータを出力する。時刻ｔａ１１において、ｓｅｌがＬになり、その後時刻ｔａ１２において全列のデータ出力が終了すると、データ出力の１転送単位が終了する。

図４（ｂ）は、補正データ読み出し時の撮像素子１００の動作を示している。

時刻ｔｂ０において、選択スイッチ２０６の制御信号ｓｅｌがＨになり、増幅ＭＯＳトランジスタ２０４のソースが列出力線に接続される。

時刻ｔｂ１において、リセットスイッチ２０５の制御信号ｒｅｓをＬとすることでＦＤ部２０３のリセットを解除する。このとき、ＦＤ部２０３の電位に応じたリセット信号レベルの電位が増幅ＭＯＳトランジスタ２０４を介して列出力線３００に出力され、ＡＤ変換器３０１に入力される。

各画素２００の出力端子ｖｏｕｔにはノイズレベルが出力され、列出力線３００には画素のノイズレベルの信号が出力される。

次に、時刻ｔｂ２において、ＴＧ３０７はＡＤ変換器３０１を駆動し、ＡＤ変換を開始させる。ここで列出力線に出力されるノイズレベルの信号がＡＤ変換される。ＡＤ変換開始とともにカウンタ３０５がカウント値のインクリメント動作を開始する。列出力線３００の信号レベルとランプ信号発生器３０６から出力されるランプ信号レベルを比較器３２４で比較し、一致した時点のカウンタ値をＬａｔｃｈ＿Ｎ３２５に格納することでＡＤ変換が行われる。

時刻ｔｂ３において、ＡＤ変換が終了すると、ＡＤ変換器３０１はＡＤ変換されたノイズレベル（Ｎ信号）を保持する。

次に、時刻ｔｂ４において、ＴＧ３０７は再びＡＤ変換器３０１を駆動し、ＡＤ変換を開始する。すなわち各列出力線に出力されるノイズレベルがＡＤ変換される。時刻ｔｂ５において、ＡＤ変換が終了すると、ＡＤ変換器３０１は、ＡＤ変換されたノイズレベル（Ｎ’信号）を保持する。ここで保持されるノイズレベルと最初のノイズレベルとは、ｒｅｓをＬにしてリセットを解除した状態からの時間（タイミング）が異なっている。本実施形態では、この時間に関連する２回取得されたノイズレベルの違いを列回路（列出力線、ＡＤ変換器等）毎の固有の列オフセットノイズとして、補正対象とする。

その後時刻ｔｂ６においてｒｅｓをＨとし、再びＦＤ部２０３をリセット状態とする。同時に、撮像素子１００の外部へのデータ出力を開始する。水平走査回路３０４は水平走査を開始し、各列のＡＤ変換器３０１のＮ信号とＮ’信号をＳ－Ｎ演算部３０８へ順次転送する。Ｓ－Ｎ演算部で列毎にＮ’信号からＮ信号が減算され、補正回路３０９に入力される。時刻ｔｂ７においてｓｅｌがＬになり、その後時刻ｔｂ８において全列のデータ出力が終了すると、データ出力の１転送単位が終了する。

このように、補正データ読み出し時は、フォトダイオード２０１からの電荷転送をしないことで、画像データ読み出し時に読み出されたＶＯＢ領域は有効画素領域と同じ蓄積時間に応じた暗電流成分を含み、有効画素領域の黒レベルを決定するためのＯＢクランプ処理等に使用することができる。

次に、図５を用いて補正回路３０９の構成について説明する。図５にＳ－Ｎ演算部３０８との接続を含めた補正回路３０９の構成を示す。データ出力部３１０から出力されるデータは補正部３６１または補正値生成回路３６０へ入力される。

ＳＳＧ３６２は入力されたデータ数をカウントし、補正部３６１または補正値生成回路３６０に対し動作タイミングを制御する。これにより列毎の補正値生成や補正が制御される。

補正値生成回路３６０は、Ｓ－Ｎ演算部３０８から出力される補正データから列回路（列出力線、ＡＤ変換器等）毎の補正値を生成し、ＲＡＭ３６３へ格納する。ＲＡＭ３６３は、ＲＡＭ＿Ａ３６３ａとＲＡＭ＿Ｂ３６３ｂを有する。いずれか一方のＲＡＭに読み出しを行う画像データの補正値を格納し、補正に使用する。補正に使用していない側のＲＡＭでは補正値生成や保持が行われ、またはパワーダウンされる。

補正部３６１は、列回路毎にＲＡＭ３６３から出力される補正値を画像データから減算し、オフセット補正を行う。その後データ出力部３１０へデータを出力する。

ここで、補正回路３０９の動作について説明する。

図２Ａに示すように、補正回路３０９は上下に分かれ２つあるため、ひとつの補正回路３０９へは偶数列または奇数列のみの補正データが入力される。図６は偶数列の補正データが入力される補正回路３０９の補正値生成の動作を示している。列毎の補正データが補正値生成回路３６０へ所定の行数分入力される。補正値生成回路３６０では列毎に補正データが加算され、ＲＡＭ３６３内のＲＡＭ＿Ａ３６３ａまたはＲＡＭ＿Ｂ３６３ｂへ格納される。

図７に示すように画像データの読み出しが開始されると、補正部３６１へ１行ずつの画像データが入力される。補正部３６１は入力された画像データの列に対応した補正値を順次ＲＡＭ３６３から読み出す。読み出された補正値は、加算された補正データ数で平均され、列毎に画像データが減算される。これにより列毎のオフセット補正が適用される。なお、本実施形態では補正値生成や補正については上記の構成としたが、この構成に限定されるものではない。

次に、第１の実施形態における撮像装置の動作について説明する。図８は、第１の実施形態における撮像装置１０００の撮影動作を説明するためのフローチャートである。また、図９Ａ～９Ｄは撮像装置１０００の各構成要素の状態や動作を示すための概念図である。

ユーザーが図１に示した操作部１０３の動画撮影スイッチを押下すると、動画撮影が開始される。本実施形態の撮像装置１０００は動画モードとしてフルＨＤ（ＦＨＤ）モードと４Ｋモードを具備し、ここではＦＨＤで撮影が開始される。動画撮影が開始されるとステップＳ１００において、ＣＰＵ１０２は補正値を生成するために必要な補正データ読み出し行数を算出する。上述したように補正値生成回路３６０では列毎の補正データの加算を行うが、この行数を決めることにより加算数を決定する。本実施形態では、ＡＤ変換器３０１で適用されるゲインにより、必要な加算数が決定される。ゲインが高い場合ノイズが多いため、ノイズの影響を小さくするために加算数を多くする構成とする。しかし、行数の決定方法はこれに限定されるものではない。

次にステップＳ１０１において、画素における画像撮影のスリットローリングシャッターのＰＤリセットタイミングと補正データ読み出しタイミングが重複するか否かを算出する。補正データは上述したように制御信号ｒｅｓとｔｘをネゲートした状態で読み出すことによりオフセット成分を読み出す。しかし、画像撮影のスリットローリングシャッターによるフォトダイオード２０１のリセットタイミングと補正データ読み出しタイミングが重複すると、制御信号ｒｅｓとｔｘがアサートされた状態で読み出すこととなり、適切なオフセットレベルを読み出すことができなくなってしまう。よってここではステップＳ１００において算出した補正データ読み出し行数と、シャッター行が重複するか否かを判断する。

ステップＳ１００において決定された行数と、補正データを読み出すＶＯＢ領域の行数により、ＶＯＢ領域の補正データ読み出しの繰り返し回数を算出する。それにより、ＶＯＢ領域の上端の読み出しを行う、複数ある垂直カウント値を算出する。算出された複数のＶＯＢ領域上端読み出し垂直カウント値と、設定された蓄積時間に基づくＶＯＢ領域上端のシャッター（ＰＤリセット）を行う垂直カウント値が一致するか否かを確認する。一致しない場合はステップＳ１０３へ進む。

ステップＳ１０３では、補正データ読み出し開始設定を所定の値からずらす、ずらし量を０に設定する。最初のフレームでは補正データの読み出しと、次フレームの画像に対応するシャッターが走査される。補正データの読み出しとシャッター（ＰＤリセット）が重複しないので、補正データの読み出しを開始する垂直カウント値を０に設定する（ずらし量＝０）。その後ステップＳ１０４へ進む。

ステップＳ１０４では、ＣＰＵ１０２は撮像素子１００に対し、動画像データの読み出しをＯＦＦにし、補正データ読み出しをＯＮにする設定を行う。その後ステップＳ１０５へ進む。

ステップＳ１０５では、ＣＰＵ１０２は補正回路３０９に対し、補正をＯＦＦ、補正値生成をＯＮにする設定を行う。その後ステップＳ１０６へ進む。

ステップＳ１０６では、補正データの読み出しが行われる。この時の動作を図９ＡのフレームＦＨＤ＿０に示す。ＶＯＢ領域で補正データが読み出される。この時、ＰＤリセットと補正データ読み出しは同一行で重複していない。読み出された補正データは補正回路３０９へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ａ３６３ａに補正値が格納されることとする。

一方、ステップＳ１０１において、補正データの読み出しタイミングとＰＤリセットタイミングが重複すると判断された場合には、ステップＳ１０２へ進む。

ステップＳ１０２では、補正データ読み出し開始設定を所定の値からずらす、ずらし量をｐに設定する（読み出しタイミングの調整）。フレームＦＨＤ＿０では補正データの読み出しと、フレームＦＨＤ＿１の画像に対応するシャッターが走査される。補正データの読み出しとシャッター（ＰＤリセット）が重複するので、補正データの読み出しを開始する垂直カウント値をｐに設定する（ずらし量＝ｐ）。その後ステップＳ１０４へ進む。ここでずらし量ｐは、同一行がＰＤリセットされてから補正データ読み出しが行われるまでと、補正データ読み出しが行われてからＰＤリセットされるまでに必要な間隔を満たすように設定される。この必要な間隔は、モードなどの垂直走査回路３０３などの動作によって決められる。

その後ステップＳ１０４、Ｓ１０５の動作が上述した通りに行われ、ステップＳ１０６へ進む。ステップＳ１０６では、補正データの読み出しが行われる。この時の動作を図９ＢのフレームＦＨＤ＿０に示す。ＶＯＢ領域で補正データが読み出される。この時、ステップＳ１０２においてずらし量をｐに設定されたため、補正データ読み出しタイミングがずれている。このことにより、ＰＤリセットと補正データ読み出しは同一行で重複していない。読み出された補正データは補正回路３０９へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ａ３６３ａに補正値が格納されることとするが、空いていればＲＡＭ＿Ｂ３６３ｂに格納することも可能である。

ステップＳ１０６の後は、ステップＳ１０２、Ｓ１０３のどちらを通過した場合も同様に、ステップＳ１０７において、ＣＰＵ１０２は動画像データ読み出しの設定を撮像素子１００に対して行う。動画像データの読み出しをＯＮにし、補正データ読み出しをＯＦＦにする設定を行う。その後ステップＳ１０８へ進む。

ステップＳ１０８では、ＣＰＵ１０２は補正回路３０９に対し、補正をＯＮ、補正値生成をＯＦＦにする設定を行う。その後ステップＳ１０９へ進む。

ステップＳ１０９では動画像データの読み出しが行われる。図９Ａまたは図９ＢのフレームＦＨＤ＿１に示すように、動画像データが読み出される。この時ＲＡＭ＿Ａ３６３ａに格納されている補正値で補正され、撮像素子１００の外部へ出力される。撮像素子１００から読み出された動画像データは、ＤＳＰ１０１において所定の補正や圧縮等が行われ、記録部１０７へ記録される。その後ステップＳ１１０へ進む。

ステップＳ１１０では、ＣＰＵ１０２は操作部１０３に含まれる撮像装置１０００のメインスイッチが押下されたか否かを判断する。押下されていた場合には動画撮影を終了する。押下されていない場合にはステップＳ１１１へ進む。

ステップＳ１１１では、ユーザーによって操作部１０３が操作され、動画モードが変更されたか否かを判断する。変更されていた場合にはステップＳ１００へ戻り、補正値生成から実行される。動画モードが変更されていない場合にはステップＳ１１２へ進む。

ステップＳ１１２では、ＣＰＵ１０２はＩＳＯ感度が変更されているか否かを判断する。ＩＳＯ感度が変更されていない場合にはステップＳ１０７へ進み、動画像データの読み出しと記録が繰り返される。ＩＳＯ感度が変更された場合はステップＳ１１３へ進む。

ステップＳ１１３では、ＣＰＵ１０２は補正値を生成するために必要な補正データ読み出し行数を算出する。設定されたＩＳＯ感度に応じて、必要な補正データ読み出し行数を算出する。その後ステップＳ１１４に進む。

ステップＳ１１４では、画素における画像撮影のスリットローリングシャッターのＰＤリセットタイミングと補正データ読み出しタイミングが重複するか否かを算出する。ステップＳ１１３において決定された補正データ読み出し行数と、補正データを読み出すＶＯＢ領域の行数、１フレーム内（１フレーム期間中）で画像データを読み出さない期間（Ｖブランキング期間）、タイミングが重複した場合に必要なずらし量に基づき、ＶＯＢ領域の補正データ読み出しの繰り返し回数を算出する。例えば、
補正データ読み出し行数＝８０
ＶＯＢ領域＝２０
Ｖブランキング期間に補正データを読み出せる行数＝６０
必要なずらし量＝４
の場合、１フレームでＶＯＢ領域を読み出す繰り返し回数は（６０－４）／２０を切り捨てて２回となる。ずらした場合でもＶＯＢ領域を読み出し切れるように、必要なずらし量を減算する必要がある。この例の場合、補正データの読み出しは８０／４０＝２フレームに渡って行われる。

本実施形態ではＶＯＢ領域は下端まで読み出す構成としているが、それに限定されるものではない。途中の行で読み出しを止める構成でもよい。

上述した演算と補正データ読み出し開始タイミング設定（Ａ）により、ＶＯＢ領域の上端の読み出しを行う、複数ある垂直カウント値を算出する。算出された複数のＶＯＢ領域上端読み出し垂直カウント値と、設定された蓄積時間に基づくＶＯＢ領域上端のシャッター（ＰＤリセット）を行う垂直カウント値が一致するか否かを確認する。一致しない場合はステップＳ１１６へ進む。

ステップＳ１１６では、補正データ読み出し開始設定を所定の値からずらす、ずらし量を０に設定する。１フレームの中では、画像データ読み出し、補正データの読み出し、次フレームの画像に対応するシャッターが走査される。補正データの読み出しとシャッター（ＰＤリセット）が重複しないので、補正データの読み出しを開始する垂直カウント値を画像データ読み出し終了直後であるＡに設定する（ずらし量＝０）。その後ステップＳ１１７へ進む。

ステップＳ１１７では、ＣＰＵ１０２は撮像素子１００に対し、動画像データの読み出しをＯＮにし、補正データ読み出しをＯＮにする設定を行う。その後ステップＳ１１８へ進む。

ステップＳ１１８では、ＣＰＵ１０２は補正回路３０９に対し、補正をＯＮ、補正値生成をＯＮにする設定を行う。その後ステップＳ１１９へ進む。

ステップＳ１１９では、動画像データと補正データの読み出しが行われる。この時の動作を図９ＣのフレームＦＨＤ＿４に示す。まず、ＩＳＯ感度切替前の動画像データが読み出される。この時、動画像データはＲＡＭ＿Ａ３６３ａに格納される補正値で補正され、撮像素子１００の外部へ出力される。撮像素子１００から読み出された動画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、記録部１０７へ記録される。

その後、画像データ読み出しの終了直後である垂直カウント＝ＡのタイミングでＶＯＢ領域の補正データの読み出しが開始される。この時、ＰＤリセットと補正データの読み出しは同一行で重複していない。読み出された補正データは補正回路３０９へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ｂ３６３ｂに補正値が格納されることとする。その後ステップＳ１２０へ進む。

ステップＳ１２０では、ＣＰＵ１０２は操作部１０３に含まれる撮像装置１０００のメインスイッチが押下されたか否かを判断する。押下されていた場合には動画撮影を終了する。押下されていない場合にはステップＳ１２１へ進む。

ステップＳ１２１では、ＣＰＵ１０２は変更後のＩＳＯ感度に対応する補正値の生成が終了しているか否かを判断する。ＩＳＯ感度毎に決まる必要な行数だけ補正データが読み出されていない場合には、次のフレームに移行し、追加で補正データの読み出しが行われる。補正値生成が終了している場合にはステップＳ１０７に進む。ここでは、補正値生成が終了したとし、ステップＳ１０７に進む。

ステップＳ１０７では、ＣＰＵ１０２は動画像データ読み出しの設定を撮像素子１００に対して行う。動画像データの読み出しをＯＮにし、補正データ読み出しをＯＦＦにする設定を行う。その後ステップＳ１０８へ進む。

ステップＳ１０８では、ＣＰＵ１０２は補正回路３０９に対し、補正をＯＮ、補正値生成をＯＦＦにする設定を行う。その後ステップＳ１０９へ進む。

ステップＳ１０９では、動画像データの読み出しが行われる。ここでのステップＳ１０９の動作では、図９ＣのフレームＦＨＤ＿５に示すように、動画像データが読み出される。この時、動画像データはＲＡＭ＿Ｂ３６３ｂに格納される補正値で補正され、撮像素子１００の外部へ出力される。撮像素子１００から読み出された動画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、記録部１０７へ記録される。その後ステップＳ１１０へ進む。

一方、ステップＳ１１４において、補正データ読み出しとＰＤリセットが重複すると判断された場合には、ステップＳ１１５へ進む。

ステップＳ１１５では、補正データ読み出し開始設定を所定の値からずらす、ずらし量をｐに設定する。１フレームの中では、画像データの読み出し、補正データの読み出し、次フレームの画像に対応するシャッターの走査が行われる。補正データの読み出しとシャッター（ＰＤリセット）が重複するので、補正データの読み出しを開始する垂直カウント値をＡ＋ｐに設定する（ずらし量＝ｐ）。その後ステップＳ１０４へ進む。ここでずらし量ｐは、同一行がＰＤリセットされてから補正データ読み出しが行われるまでと、補正データ読み出しが行われてからＰＤリセットされるまでに必要な間隔を満たすように設定される。この必要な間隔は、モードなどの垂直走査回路３０３などの動作によって決められる。

ステップＳ１１７では、ＣＰＵ１０２は撮像素子１００に対し、動画像データの読み出しをＯＮにし、補正データ読み出しをＯＮにする設定を行う。その後ステップＳ１１８へ進む。

ステップＳ１１８では、ＣＰＵ１０２は補正回路３０９に対し、補正をＯＮ、補正値生成をＯＮにする設定を行う。その後ステップＳ１１９へ進む。

ステップＳ１１９では、動画像データと補正データの読み出しが行われる。図９Ｃは３０ｆｐｓの場合を例として挙げているが、図９Ｄは６０ｆｐｓの場合を例として挙げている。また、ステップＳ１２１において補正値生成が終了しなかった場合を示している。この時の動作を図９ＤのフレームＦＨＤ＿７に示す。まず、ＩＳＯ感度切替前の動画像データが読み出される。この時、動画像データはＲＡＭ＿Ａ３６３ａに格納される補正値で補正され、撮像素子１００の外部へ出力される。撮像素子１００から読み出された動画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、記録部１０７へ記録される。

その後、画像データ読み出しの終了直後である垂直カウント＝Ａ＋ｐのタイミングでＶＯＢ領域の補正データの読み出しが開始される。この時、ステップＳ１１５においてずらし量をｐに設定したため、補正データ読み出しタイミングがずれている。このことにより、ＰＤリセットと補正データ読み出しは同一行で重複していない。読み出された補正データは補正回路３０９へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ｂ３６３ｂに補正値が格納されることとする。その後ステップＳ１２０へ進む。

上記の動作により、動画撮影においてＩＳＯ感度などの撮影条件が変わった場合でも、動画（ＬＶ画像）フレームが消失することなく、撮影条件に対応した補正を画像に適用することができる。また、撮影直前に補正値を生成するため、必要な撮影条件毎の補正値を記憶する必要がない。

また、同一行で画像のリセットと補正データ読み出しタイミングが重複しないように補正データ読み出しタイミングをずらすので、画像の蓄積時間設定に制約を設けることなく、補正値を生成することができる。撮影条件毎によって重複タイミングを検出するので、フレームレートやモード、ＩＳＯ感度などの撮影条件の変更に対応することができる。

本実施形態では、補正データ読み出し開始タイミングを変更することによって補正データ読み出しタイミングをずらしたが、この方法に限定されるものではない。補正データ読み出しを行う開始行を変更することにより、各行の補正データ読み出しタイミングをずらす方法なども適用することができる。

なお、本実施形態では、ＩＳＯ感度に関連してＡＤ変換器のゲインを変更した場合に、補正値を取得する構成としたが、これに限定されるものではない。例えば、内蔵アンプのゲインなどが変更された場合にも適用可能である。また、ＡＤ変換のｂｉｔ数、垂直方向／水平方向の画素混合数などの撮影モードが切り替わった場合などにも適用することができる。

また、本実施形態ではオフセット補正を行う構成としたが、ゲイン補正など読み出し回路に起因する補正であれば適用可能である。

（第２の実施形態）
以下、本発明の第２の実施形態について説明する。本実施形態における撮像装置の構成は、図１に示す第１の実施形態の撮像装置１０００と同じであるため、説明を省略する。

図１０は、本実施形態の撮像素子１００の回路構成の一例を示す図である。図２Ａに示す第１の実施形態の撮像素子１００と同じ機能部分については同じ符号を付し、説明を省略する。本実施形態の撮像素子１００は、以下の点で第１の実施形態の撮像素子１００と異なる。Ｓ－Ｎ演算部３０８の出力はデータ出力部３１０に接続される。また、垂直走査回路４００の機能は、図２Ａに示す垂直走査回路３０３と異なる。

次に、図１１を用いて垂直走査回路３０３の構成について説明する。撮像素子１００へはＣＰＵ１０２から不図示の垂直同期信号ＶＤと水平同期信号ＨＤが入力される。本実施形態の撮像装置１０００は撮影モードとしてライブビューモードと静止画撮影モードを具備する。水平同期信号ＨＤはライブビューモードの１行の読み出し毎にアサートされ、水平同期信号ＨＤ２は静止画撮影モードの１行の読み出し毎にアサートさる。垂直同期信号ＶＤは画像の１フレーム毎にアサートされる。水平カウンタ３３０は水平同期信号ＨＤがアサートされるとカウント値を０にリセットし、撮像素子１００へ入力される不図示のクロック毎にインクリメントする。垂直カウンタ３３１は垂直同期信号ＶＤがアサートされるとカウント値を０にリセットし、水平同期信号ＨＤがアサートされる毎にインクリメントする。

水平カウンタＢ４０１は水平同期信号ＨＤ２がアサートされるとカウント値を０にリセットし、撮像素子１００へ入力される不図示のクロック毎にインクリメントする。垂直カウンタＢ４０２は垂直同期信号ＶＤがアサートされるとカウント値を０にリセットし、水平同期信号ＨＤがアサートされる毎にインクリメントする。

行選択回路４０３は垂直カウンタ３３１から入力される垂直カウンタ値、または垂直カウンタＢ４０２から入力される垂直カウンタ値Ｂを参照し、読み出し選択行とシャッター選択行を算出して出力する。

行選択回路４０３にはＣＰＵ１０２が設定する画像データ読み出し開始タイミング設定３３４、画像データ読み出し領域設定３３５が入力される。行選択回路３３２は垂直カウンタ値が画像データ読み出し開始タイミング設定３３４と一致すると、画像データ読み出し領域設定３３５に設定された領域の上端から読み出し行の選択をする（画像データの読み出しを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択する読み出し行を変更していく。

本実施形態の撮像素子１００はスリットローリングシャッターで露光を制御する。行選択回路３３２にはＣＰＵ１０２が設定するシャッター開始タイミング設定３３９が入力される。行選択回路３３２は垂直カウンタ値がシャッター開始タイミング設定３３９と一致すると、画像データ読み出し領域設定３３５に設定された領域の上端からシャッター行の選択をする（シャッターを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択するシャッター行を変更していく。

また、本実施形態の撮像素子１００は画像データ読み出し期間外に補正値生成用データ（補正データ）を読み出す機能を有する。行選択回路３３２にはＣＰＵ１０２が設定する補正データ読み出し開始タイミング設定３３６、補正データ読み出し領域設定３３７、補正データ読み出し期間設定３３８が入力される。行選択回路４０３は垂直カウンタ値が補正データ読み出し開始タイミング設定３３６と一致すると、補正データ読み出し領域設定３３７に設定された領域の上端から読み出し行の選択をする（補正データ読み出しを開始する）。垂直カウンタ値がインクリメントする毎に領域の下方に向かって順次選択する読み出し行を変更していく。また、補正データ読み出し期間設定３２８で設定された垂直カウンタ値の期間内で、補正データ読み出し領域設定３３７に設定された領域の補正データ読み出しを繰り返す。さらに、垂直カウンタ値が補正データ読み出し停止期間設定４０７と一致する期間は、補正データ読み出しを一時的に停止する。

本実施形態では、ＣＰＵ１０２によって画像データ読み出し領域としてＶＯＢ領域、ＨＯＢ領域、有効画素領域が設定され、補正データ読み出し領域としてＶＯＢ領域が設定される。領域設定に関してはこれに限定されるものではなく、ＶＯＢ領域、ＨＯＢ領域、有効画素領域の一部が設定される構成なども適用することができる。上記のように読み出し選択行、シャッター選択行が決定され、デコーダー３３３へ入力される。

セレクタ４０６には、水平カウンタ３３０から出力されるカウンタ値、または水平カウンタＢ４０１から出力されるカウンタ値Ｂが入力され、行選択回路４０３から出力されるセレクト信号によってセレクトされる。行選択回路４０３は画像データ読み出し期間中にｓｅｌ設定Ａ３５０を選択し、補正データ読み出し期間中にｓｅｌ設定Ｂ４０６を選択するセレクト信号を出力する。

セレクタ４０５にはＣＰＵ１０２が設定するｒｅｓ設定Ａ３５０とｒｅｓ設定Ｂ４０７が入力される。行選択回路４０３から出力されるセレクト信号に基づき、ｒｅｓ設定Ａ３５０またはｒｅｓ設定Ｂ４０７をセレクトする。行選択回路４０３は画像データ読み出し期間中にｒｅｓ設定Ａ３５０を選択し、補正データ読み出し期間中にｒｅｓ設定Ｂ４０７を選択するセレクト信号を出力する。ｒｅｓ生成回路３４５にはセレクタ４０５から出力されるｒｅｓ設定が入力される。ｒｅｓ生成回路３４５はセレクタ４０６から出力されるカウンタ値を参照し、ｒｅｓ設定に基づいて制御信号ｒｅｓの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

セレクタ４０４には、ＣＰＵ１０２が設定するｓｅｌ設定Ａ３４９とｓｅｌ設定Ｂ４０６が入力される。行選択回路４０３から出力されるセレクト信号に基づき、ｓｅｌ設定Ａ３４９またはｓｅｌ設定Ｂ４０６をセレクトする。行選択回路４０３は画像データ読み出し期間中にｓｅｌ設定Ａ３４９を選択し、補正データ読み出し期間中にｓｅｌ設定Ｂ４０６を選択するセレクト信号を出力する。ｓｅｌ生成回路３４４にはセレクタ４０４から出力されるｓｅｌ設定が入力される。ｓｅｌ生成回路３４４はセレクタ４０６から出力されるカウンタ値を参照し、ｓｅｌ設定に基づいて制御信号ｓｅｌの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

ｔｘ＿ｓｈ生成回路３４３にはＣＰＵ１０２が設定するｔｘ＿ｓｈ設定Ａ３４８が入力される。ｔｘ＿ｓｈ生成回路３４３は水平カウンタ値を参照し、ｔｘ＿ｓｈ設定Ａ３４８に基づいて制御信号ｔｘ＿ｓｈの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

セレクタ３４６にはＣＰＵ１０２が設定するｔｘ設定Ａ３４７ａとｔｘ設定Ｂ３４７ｂが入力される。行選択回路４０３から出力されるセレクト信号に基づき、ｔｘ設定Ａ３４７ａまたはｔｘ設定Ｂ３４７ｂをセレクトする。行選択回路４０３は画像データ読み出し期間中にｔｘ設定Ａ３４７ａを選択し、補正データ読み出し期間中にｔｘ設定Ｂ３４７ｂを選択するセレクト信号を出力する。ｔｘ生成回路３４２にはセレクタ３４６から出力されるｔｘ設定が入力される。ｔｘ生成回路３４２は、水平カウンタ値を参照し、ｔｘ設定に基づいて制御信号ｔｘの元となる出力信号をＨｉｇｈまたはＬｏｗに遷移させる。

デコーダー３３３は、行選択回路３３２から出力される読み出し選択行に基づき、０行目の読み出し行選択信号０、１行目の読み出し行選択信号１、…を順次アサートする。また、行選択回路４０３から出力されるシャッター選択行に基づき、０行目のシャッター行選択信号０、１行目のシャッター行選択信号１、…を順次アサートする。

図１１に示すように、各生成回路の出力とデコーダー３３３の出力の論理積３４０または論理和３４１が構成され、０行目の制御信号ｒｅｓ、ｓｅｌ、ｔｘであるｒｅｓ＿０、ｓｅｌ＿０、ｔｘ＿０が生成される。１行目以降も同様である。

ここで、図１２を用いて、画像データ読み出しまたは補正データ読み出し動作について説明する。図１２は画像データ読み出し時の撮像素子１００の動作を示している。１行の動作については、第１の実施形態に示す図４の動作と同様のため、説明を省略する。

画像データ読み出し（ｔｃ０～ｔｃ５）では、ｒｅｓ設定Ａ３５０、ｓｅｌ設定Ａ３４９、ｔｘ設定Ａ３４７ａがセレクトされて、１行がＨＤの周期（Ｔ１）で読み出される。ここでは、読み出しは０行目からｍ－１行目まで順次選択され、読み出される。また、シャッター選択行では、シャッター開始タイミング設定３３９に設定されたタイミングで０行目からシャッターが開始される。ｔｘ＿ｓｈ設定Ａ３４８がセレクトされて１行のＰＤが水平同期信号ＨＤの周期（Ｔ１）でリセットされる。

補正データ読み出し（ｔｃ５～ｔｃ１４）では、ｒｅｓ設定Ｂ４０５、ｓｅｌ設定Ｂ４０４、ｔｘ設定Ｂ３４７ｂがセレクトされて、１行が水平同期信号ＨＤ２の周期（Ｔ２）で読み出される。ここでは読み出しは繰り返し０行目からｈ－１行目まで順次選択され、読み出される。

シャッター選択行では、シャッター開始タイミング設定３３９に設定されたタイミングで０行目からシャッターが開始される。ｔｘ＿ｓｈ設定Ａ３４８がセレクトされて１行のＰＤがＨＤの周期（Ｔ１）でリセットされる。

図１２で読み出される画像データは、ライブビュー画像データまたは静止画像データである。また、補正データは静止画補正値生成用の補正データ、またはライブビュー画像補正値生成用の補正データである。水平同期信号ＨＤの周期は、静止画像データまたはライブビュー画像データを読み出すための１行の周期が設定される。水平同期信号ＨＤ２の周期は静止画補正値生成用またはライビュー補正値生成用の補正データを読み出すための１行の周期が設定される。静止画像データの読み出しと静止画補正値生成用補正データの読み出しの１行の周期は一致する。また、ライブビュー画像データの読み出しとライブビュー補正値生成用補正データの読み出しの１行の周期は一致する。

この構成により、１フレームの中の画像データと補正データは異なる１行の読み出し周期で読み出すことができる。また、シャッターは画像データの読み出し周期で走査することができる。

例えば、画像データ読み出しがライブビューであり、補正データ読み出しが静止画補正値生成用の補正データ読み出しである場合を示す。ｒｅｓ設定Ａ３５０、ｓｅｌ設定Ａ３４９、ｔｘ設定Ａ３４７ａ、ｔｘ＿ｓｈ設定Ａ３４８にはライブビューの読み出し周期に合わせたタイミング設定がなされる。また、ｒｅｓ設定Ｂ４０５、ｓｅｌ設定Ｂ４０４、ｔｘ設定Ｂ３４７ｂには静止画像データの読み出し周期に合わせたタイミング設定がなされる。

本実施形態のＤＳＰ１０１は、補正回路４１０を具備する。図１３に撮像装置１００との接続を含めた補正回路４１０の構成を示す。図１３を用いて補正回路４１０の構成について説明する。

撮像素子１００から出力されるデータは、セレクタ４１２または補正値生成回路３６０へ入力される。セレクタ４１２は、静止画補正時はバス１０８から入力される画像データを選択し、補正部３６１へ入力する。ライブビュー補正時は撮像素子１００から入力される画像データを選択し、補正部３６１へ入力する。また、セレクタ４１１は静止画撮影時には撮像素子１００から入力される画像データを選択し、ライブビュー撮影時には補正部３６１から入力される画像データを選択し、バス１０８へ画像データを出力する。この構成により、ライブビュー撮影時は読み出された画像データを順次補正する。また、静止画撮影時は補正をせずにＲＡＭ１０５に一旦格納し、撮影時とは別のタイミングで補正を適用する構成とする。

ＳＳＧ３６２は入力されたデータ数をカウントし、補正部３６１または補正値生成回路３６０に対し動作タイミングを制御する。これにより列毎の補正値生成や補正が制御される。

補正値生成回路３６０は、撮像素子１００から出力される補正データから列回路（列出力線、ＡＤ変換器等）毎の補正値を生成し、ＲＡＭ３６３へ格納する。ＲＡＭ３６３は、ＲＡＭ＿Ａ３６３ａとＲＡＭ＿Ｂ３６３ｂを有する。いずれか一方のＲＡＭに読み出しを行う画像データの補正値を格納し、補正に使用する。補正に使用していない側のＲＡＭでは補正値生成や保持が行われ、またはパワーダウンされる。

補正部３６１は、列回路毎にＲＡＭ３６３から出力される補正値を画像データから減算し、オフセット補正を行う。その後セレクタ４１１へデータを出力する。

補正回路４１０の補正値生成、補正に関する動作は第１の実施形態と同様であるため、説明を省略する。

次に、第２の実施形態における撮像装置の動作について説明する。図１４Ａ、図１４Ｂは、第２の実施形態における撮像装置１００の撮影動作を説明するためのフローチャートである。また、図１５は撮像装置１００の各構成要素の状態や動作を示すための概念図である。

ユーザーが図１に示した操作部１０３のメインスイッチを押下すると、ライブビュー（ＬＶ）撮影が開始される。ＬＶ撮影が開始されると、ステップＳ２００において、ＣＰＵ１０２は補正値を生成するために必要な補正データ読み出し行数を算出する。第１の実施形態で説明したように、補正値生成回路３６０では、列毎の補正データの加算を行うが、この行数を決めることにより加算数を決定する。本実施形態では、ＡＤ変換器３０１で適用されるゲインに基づいて、必要な加算数が決定される。ゲインが高い場合はノイズが多いため、ノイズの影響を小さくするように加算数を多くする構成とする。ただし、行数の決定方法はこれに限定されるものではない。

次にステップＳ２０１において、画素における画像撮影のスリットローリングシャッターのＰＤリセットタイミングと補正データ読み出しタイミングが重複するか否かを算出する。補正データは上述したように制御信号ｒｅｓとｔｘをネゲートした状態で読み出すことによりオフセット成分を読み出す。しかし、画像撮影のスリットローリングシャッターによるフォトダイオード２０１のリセットタイミングと補正データ読み出しタイミングが重複すると、制御信号ｒｅｓとｔｘがアサートした状態で読み出すこととなり、適切なオフセットレベルを読み出すことができなくなってしまう。よって、ここではステップＳ２００において算出した補正データ読み出し行数と、シャッター行が重複するかを判断する。

ステップＳ２００において決定された行数と、補正データを読み出すＶＯＢ領域の行数に基づいて、ＶＯＢ領域の補正データ読み出しの繰り返し回数を算出する。それにより、ＶＯＢ領域の上端の読み出しを行う、複数ある垂直カウント値を算出する。算出された複数のＶＯＢ領域上端の読み出し垂直カウント値と、設定された蓄積時間に基づくＶＯＢ領域上端のシャッター（ＰＤリセット）を行う垂直カウント値が一致するか否かを確認する。一致しない場合はステップＳ２０３へ進む。

ステップＳ２０３では、補正データの読み出しを停止する停止期間を０に設定する。最初のフレームでは補正データの読み出しと、次フレームの画像に対応するシャッター走査が行われる。補正データの読み出しとシャッター（ＰＤリセット）が重複しないので、補正データの読み出しを開始する垂直カウント値を０に設定する（停止期間＝０）。その後ステップＳ２０４へ進む。

ステップＳ２０４では、ＣＰＵ１０２は、撮像素子１００に対し、ＬＶ画像データの読み出しをＯＦＦにし、ＬＶ補正値生成用の補正データの読み出しをＯＮにする設定を行う。また、水平同期信号ＨＤ２の周期、ｒｅｓ設定Ｂ４０７、ｓｅｌ設定Ｂ４０６、ｔｘ設定Ｂ３４７ｂには、ＬＶ補正値生成用の補正データ読み出し周期に合わせたタイミング設定がなされる。その後ステップＳ２０５へ進む。

ステップＳ２０５では、ＣＰＵ１０２は補正回路４１０に対し、補正をＯＦＦ、補正値生成をＯＮにする設定を行う。その後ステップＳ２０６へ進む。

ステップＳ２０６では、補正データの読み出しが行われる。ＶＯＢ領域で補正データが読み出される。この時、ＰＤリセットと補正データ読み出しは同一行で重複していない。読み出された補正データは補正回路４１０へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ａ３６３ａに補正値が格納されることとする。その後ステップＳ２０７へ進む。 ステップＳ２０７では、ＣＰＵ１０２は動画像データ読み出しの設定を撮像素子１００に対して行う。ＬＶ画像データの読み出しをＯＮにし、補正データの読み出しをＯＦＦにする設定を行う。その後ステップＳ２０８へ進む。

ステップＳ２０８では、ＣＰＵ１０２は補正回路４１０に対し、補正をＯＮ、補正値生成をＯＦＦにする設定を行う。その後ステップＳ２０９へ進む。

ステップＳ２０９ではＬＶ画像データの読み出しが行われる。この時ＲＡＭ＿Ａ３６３ａに格納された補正値でＬＶ画像データが補正され、補正回路４１０の外部へ出力される。ＬＶ画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、表示部１０４へ表示される。その後ステップＳ２１０へ進む。

ステップＳ２１０では、ＣＰＵ１０２は、操作部１０３に含まれる撮像装置１０００のメインスイッチが押下されたか否かを判断する。押下されていた場合にはＬＶ撮影を終了する。押下されていない場合にはステップＳ２１１へ進む。

ステップＳ２１１では、ユーザーによって操作部１０３が操作され、静止画撮影スイッチ（ＳＷ）が押下されたか否かを判断する。押下されていた場合はステップＳ２２２へ進み、静止画撮影が行われる。押下されていない場合にはステップＳ２１２へ進む。

ここで、ステップＳ２２２における撮像装置１０００の静止画撮影動作について、図１４Ｂのフローチャートを用いて説明する。

静止画撮影が開始されると、ステップＳ３００において、ＣＰＵ１０２は静止画像データ読み出しの設定を撮像素子１００に対して行う。静止画像データの読み出しをＯＮにし、補正データ読み出しをＯＦＦにする設定を行う。また、水平同期信号ＨＤの周期、ｒｅｓ設定Ａ３５０、ｓｅｌ設定Ａ３４９、ｔｘ設定Ａ３４７ａ、ｔｘ＿ｓｈ設定Ａ３４８には、静止画像データの読み出し周期に合わせたタイミング設定がなされる。その後ステップＳ３０１へ進む。

ステップＳ３０１では、ＣＰＵ１０２は補正回路４１０に対し、補正をＯＦＦ、補正値生成をＯＦＦにする設定を行う。その後ステップＳ３０２へ進む。

ステップＳ３０２では、静止画像データの読み出しが行われる。ここでのステップＳ３０２の動作は、図１５のフレーム静止画＿０に示すように、静止画像データが読み出される。この時ＲＡＭ＿Ａ３６３ａに格納されるＬＶの補正値は保持される。撮像素子１００から読み出された静止画像データは補正回路４１０では補正されずに、ＲＡＭ１０５に格納される。その後ステップＳ３０３へ進む。

ステップＳ３０３において、ＣＰＵ１０２は静止画像データの補正値を生成するために必要な補正データ読み出し行数を算出する。設定されたＩＳＯ感度に応じて、必要な補正データ読み出し行数を算出する。その後ステップＳ３０４に進む。

ステップＳ３０４では、画素における画像撮影のスリットローリングシャッターのＰＤリセットタイミングと補正データ読み出しタイミングが重複するか否かを算出する。ステップＳ３０３において決定された補正データ読み出し行数と、補正データを読み出すＶＯＢ領域の行数、１フレーム内で画像を読み出さない期間（Ｖブランキング期間）、タイミングが重複した場合に必要な停止期間に基づき、ＶＯＢ領域の補正データ読み出しの繰り返し回数を算出する。例えば、
補正データ読み出し行数＝４５
ＶＯＢ領域＝１５
Ｖブランキング期間に補正データを読み出せる行数＝７０
必要な停止期間＝２０
の場合、１フレームでＶＯＢ領域を読み出す繰り返し回数は（７０－２０）／１５を切り捨てて３回となる。補正データ読み出しを停止した場合でもＶＯＢ領域を読み出し切れるように、必要な停止期間を減算する必要がある。この例の場合、補正データの読み出しは１フレームで終了する。１フレームで終了しない場合は、複数フレームに渡って補正データが読み出される。

本実施形態では、ＶＯＢ領域は下端まで読み出す構成としているが、これに限定されるものではない。途中の行で読み出しを止める構成も適用可能である。

上述した演算と補正データの読み出し開始タイミング設定により、ＶＯＢ領域の読み出しを行う期間の垂直カウント値の範囲を算出する。算出された複数のＶＯＢ領域の読み出し垂直カウント値の範囲と、設定された蓄積時間に基づくＶＯＢ領域のシャッター（ＰＤリセット）を行う垂直カウント値の範囲が一致するか否かを確認する。一致する場合はステップＳ３０５へ進む。

ステップＳ３０５では、補正データ読み出しを停止する、停止期間Ｔｓｔｏｐを設定する。１フレームの中では、画像データの読み出し、補正データの読み出し、次フレームの画像に対応するシャッターの走査が行われる。補正データの読み出しとシャッター（ＰＤリセット）が重複するので、補正データ読み出し停止期間設定４０７への停止期間をＴｓｔｏｐに設定する。その後ステップＳ３０７へ進む。

ステップＳ３０７では、ＣＰＵ１０２は、撮像素子１００に対し、ＬＶ画像データの読み出しをＯＮにし、静止画補正値生成用の補正データ読み出しをＯＮにする設定を行う。水平同期信号ＨＤの周期、ｒｅｓ設定Ａ３５０、ｓｅｌ設定Ａ３４９、ｔｘ設定Ａ３４７ａ、ｔｘ＿ｓｈ設定Ａ３４８には、ＬＶ画像データの読み出し周期に合わせたタイミング設定がなされる。また、水平同期信号ＨＤ２の周期、ｒｅｓ設定Ｂ４０７、ｓｅｌ設定Ｂ４０６、ｔｘ設定Ｂ３４７ｂには、静止画補正値生成用の補正データ読み出し周期に合わせたタイミング設定がなされる。その後ステップＳ３０８へ進む。

ステップＳ３０８では、ＣＰＵ１０２は、補正回路４１０に対し、補正をＯＮ、補正値生成をＯＮにする設定を行う。その後ステップＳ３０９へ進む。

ステップＳ３０９では、ＬＶ画像データと補正データの読み出しが行われる。この時の動作を図１５のフレームＬＶ＿１に示す。まず、ＬＶ画像データが撮像素子１００から読み出される。この時ＲＡＭ＿Ａ３６３ａに格納される補正値でＬＶ画像データが補正され、補正回路４１０の外部へ出力される。ＬＶ画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、表示部１０４へ表示される。

その後、画像データ読み出しの終了直後である垂直カウント＝Ａのタイミングで、ＶＯＢ領域の補正データの読み出しが開始される。このとき、補正データ読み出し期間Ｔｓｔｏｐを設定しているので、ＰＤのリセットと補正データの読み出しは同一行で重複していない。読み出された補正データは補正回路４１０へ入力され、補正値が生成される。ここでは、ＲＡＭ＿Ｂ３６３ｂに補正値が格納されることとする。その後ステップＳ３１０へ進む。

ステップＳ３１０では、補正値の生成が終了しているか否かを判断する。ＩＳＯ感度毎に決まる必要な行数だけ補正データが読み出されていない場合には、次のフレームに移行し、追加で補正データの読み出しが行われる。補正値生成が終了している場合には、ステップＳ３１１に進む。また、補正値の生成が終了していない場合には、ステップＳ３０３へ戻る。ここでは、補正値の生成が終了したとし、ステップＳ３１１に進む。

ステップＳ３１１では、ＣＰＵ１０２は撮像素子１００に対し、ＬＶ画像データの読み出しをＯＮにし、補正データの読み出しをＯＦＦにする設定を行う。水平同期信号ＨＤの周期、ｒｅｓ設定Ａ３５０、ｓｅｌ設定Ａ３４９、ｔｘ設定Ａ３４７ａ、ｔｘ＿ｓｈ設定Ａ３４８には、ＬＶ画像データの読み出し周期に合わせたタイミング設定がなされる。その後ステップＳ３１２へ進む。

ステップＳ３１２では、ＣＰＵ１０２は、補正回路４１０に対し、補正をＯＮ、補正値生成をＯＦＦにする設定を行う。その後ステップＳ３１３へ進む。この時、補正回路４１０はＬＶの補正終了後、静止画像データの補正をする設定がなされる。

ステップＳ３１３では、ＬＶ画像データの読み出しが行われる。この時の動作を図１５のフレームＬＶ＿２に示す。まず、ＬＶ画像データが撮像素子１００から読み出される。この時ＲＡＭ＿Ａ３６３ａに格納される補正値でＬＶ画像データが補正され、補正回路４１０の外部へ出力される。ＬＶ画像データはＤＳＰ１０１において所定の補正や圧縮等が行われ、表示部１０４へ表示される。

その後、ＣＰＵ１０２は、ＲＡＭ１０５へ格納されていた静止画像データを補正回路４１０へ転送する。補正回路４１０へ入力された静止画像データはＲＡＭ＿Ｂ３６３ｂに格納された補正値で補正され、補正回路４１０の外部へ出力される。その後ＤＳＰ１０１において所定の補正や圧縮等が行われ、記録部１０７へ記録される。ここまでの動作で静止画撮影が終了する。

なお、ステップＳ３０４において、画素における画像撮影のスリットローリングシャッターのＰＤリセットタイミングと補正データの読み出しタイミングが重複しないと判断された場合には、ステップＳ３０６において、補正データ読み出し停止期間は０に設定される。これにより、静止画補正値生成用の補正データの読み出しは、途中で停止しないで行われる。

図１４Ａに戻り、静止画撮影が終了すると、ステップＳ２０７へ戻る。

ステップＳ２１２からＳ２２１の動作については、ステップＳ２１６以外は、第１の実施形態で説明したステップＳ１１２からＳ１２１と同様であるため説明を省略する。ステップＳ２１６では、補正データ読み出し停止期間は０に設定される。これにより、ＬＶ補正値生成用の補正データの読み出しは、途中で停止しないで行われる。

また、ステップＳ２０３では、補正データの読み出し停止期間は０に設定される。これにより、ＬＶ補正値生成用の補正データの読み出しは、途中で停止しないで行われる。

上記の動作により、ライブビュー撮影において静止画撮影がされた場合でも、ライブビューフレームが消失することなく、静止画の撮影条件、動作条件に対応した補正値の生成と補正をすることが可能となる。また、静止画撮影直後に補正値を生成するため、必要な撮影条件毎の補正値を記憶する必要がない。

また、同一行で画像のリセットと補正データの読み出しタイミングが重複しないように補正データ読み出しを一時的に停止するので、画像の蓄積時間の設定に制約を設けることなく、補正値を生成することができる。撮影条件毎に重複タイミングを検出するので、フレームレートやモード、ＩＳＯ感度などの撮影条件の変更に対応することができる。

さらには、１フレームの中での画像データの読み出しと補正データの読み出しを異なる読み出しタイミングで行うことができる。これにより、１行の読み出しタイミングが異なるモード（静止画）の補正値を、ライブビューのフレームの中で取得することができる。

さらには、静止画撮影後に補正値を生成する構成により、レリーズタイムラグを短縮することができる。

また、本実施形態では、静止画のフレームではＬＶ画像データの補正値生成を実施しない構成としたが、これに限定されるものではない。静止画撮影前後のＬＶのＩＳＯ感度が変更された場合、静止画のフレームでＬＶ画像データの補正値生成を実施することにより、ＬＶのＩＳＯ感度切り替わりに対応することができる。

（他の実施形態）
また本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現できる。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現できる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００：撮像素子、１０１：ＤＳＰ、１０２：ＣＰＵ、３０３：垂直走査回路、３０９：補正回路、１０００：撮像装置

Claims (13)

1. 複数の画素が行列状に配置された画素配列を備え、該画素配列のそれぞれの画素列に列回路が配置された撮像素子と、
   前記画素配列から信号を読み出し、読み出した信号を用いてそれぞれの列回路の補正値を生成する生成手段と、
   前記補正値を用いて、画像を補正する補正手段と、
   画素を露光させるために画素をリセットするリセット手段と、を備え、
   前記生成手段は、前記リセット手段による画素のリセットのタイミングと、前記補正値を生成するための信号を読み出す読み出しタイミングとが重なる場合に、前記読み出しタイミングが前記リセットのタイミングと重ならないように、前記読み出しタイミングを調整することを特徴とする撮像装置。
2. 前記生成手段は、前記補正値を生成するための信号の読み出し開始タイミングを変更することにより、前記読み出しタイミングを調整することを特徴とする請求項１に記載の撮像装置。
3. 前記生成手段は、前記補正値を生成するための信号の読み出しを停止することにより、前記読み出しタイミングを調整することを特徴とする請求項１に記載の撮像装置。
4. 前記生成手段は、前記補正値を生成するための信号の読み出しを開始する行を変更することにより、前記読み出しタイミングを調整することを特徴とする請求項１に記載の撮像装置。
5. 前記生成手段は、１フレーム期間中に前記補正値を生成するためから読み出す信号の数を、フレームレートによって変更することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記生成手段は、１フレーム期間中に前記補正値を生成するためから読み出す信号の数を、１フレーム期間中の画像データ読み出し時間によって変更することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
7. 前記生成手段は、１フレーム期間中に前記補正値を生成するためから読み出す信号の数を、ＩＳＯ感度によって変更することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
8. 前記生成手段は、１フレーム期間中に前記補正値を生成するためから読み出す信号の数を、該信号の読み出し時間によって変更することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
9. 前記生成手段は、複数のフレームで読み出された前記補正値を生成するための信号に基づいて、前記補正値を生成することを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
10. 前記生成手段は、前記補正値を生成するための信号を読み出す場合に、画素の光電変換素子からの信号を読み出さないことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
11. 前記画素配列は、複数の遮光画素が行列状に配置されたオプティカルブラック部を有し、前記生成手段は、前記オプティカルブラック部から読み出した信号を用いてそれぞれの列回路の補正値を生成することを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
12. 前記生成手段が前記撮像素子に含まれることを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
13. 複数の画素が行列状に配置された画素配列を備え、該画素配列のそれぞれの画素列に列回路が配置された撮像素子を有する撮像装置を制御する方法であって、
    前記画素配列から信号を読み出し、読み出した信号を用いてそれぞれの列回路の補正値を生成する生成工程と、
    前記補正値を用いて、画像を補正する補正工程と、
    画素を露光させるために画素をリセットするリセット工程と、を有し、
    前記生成工程では、前記リセット工程による画素のリセットのタイミングと、前記補正値を生成するための信号を読み出す読み出しタイミングとが重なる場合に、前記読み出しタイミングが前記リセットのタイミングと重ならないように、前記読み出しタイミングを調整することを特徴とする撮像装置の制御方法。

Images