JP2012235363A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2012235363A JP2012235363A JP2011103355A JP2011103355A JP2012235363A JP 2012235363 A JP2012235363 A JP 2012235363A JP 2011103355 A JP2011103355 A JP 2011103355A JP 2011103355 A JP2011103355 A JP 2011103355A JP 2012235363 A JP2012235363 A JP 2012235363A
- Authority
- JP
- Japan
- Prior art keywords
- correction amount
- signal
- pixel
- pixels
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】暗電流に起因するシェーディングを低減する。
【解決手段】電子カメラ1は、2次元状に配置された複数の画素を有する固体撮像素子3と、1つのフレームの画像信号を読み出すように、かつ、前記1つのフレームの画像信号における前記複数の画素のうちの2つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、固体撮像素子3を制御するTG5と、前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得部9aと、前記1つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して補正量取得部9aにより得られる補正量で補正する補正手段9,10,11と、を備える。
【選択図】図1
【解決手段】電子カメラ1は、2次元状に配置された複数の画素を有する固体撮像素子3と、1つのフレームの画像信号を読み出すように、かつ、前記1つのフレームの画像信号における前記複数の画素のうちの2つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、固体撮像素子3を制御するTG5と、前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得部9aと、前記1つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して補正量取得部9aにより得られる補正量で補正する補正手段9,10,11と、を備える。
【選択図】図1
Description
本発明は、撮像装置に関するものである。
従来から、CMOS型等の固体撮像素子を有し、この固体撮像素子により得られた画像信号に基づいて黒レベル信号(OB信号)を生成し、この画像信号に対して補正処理(画像信号から黒レベル補正信号を差し引く処理)を行う撮像装置が、提供されている(例えば、下記特許文献1)。
しかしながら、前述したような従来の撮像装置では、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。この点については、後に、本発明と比較される比較例の説明において詳述する。
本発明は、このような事情に鑑みてなされたもので、暗電流に起因するシェーディングを低減することができる撮像装置を提供することを目的とする。
前記課題を解決するための手段として、以下の各態様を提示する。第1の態様による撮像装置は、2次元状に配置された複数の画素を有する固体撮像素子と、1つのフレームの画像信号を読み出すように、かつ、前記1つのフレームの画像信号における前記複数の画素のうちの2つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、前記固体撮像素子を制御する制御部と、前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得手段と、前記1つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正する補正手段と、を備えたものである。
第2の態様による撮像装置は、前記第1の態様において、前記制御部は、前記複数の画素のうちの同一行の画素からの画素信号の読み出しタイミングが同一であるとともに、前記複数の画素のうちの異なる行の画素からの画素信号の読み出しタイミングが異なるように、前記固体撮像素子を制御するものである。
第3の態様による撮像装置は、前記第1又は第2の態様において、前記補正手段は、前記1つのフレームの画像信号における画素信号に、その画像信号がアナログ信号の状態で、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正されたオフセットを付与するオフセット付与手段を、有するものである。
第4の態様による撮像装置は、前記第1又は第2の態様において、前記1つの画像信号における画素信号をA/D変換するA/D変換手段を備え、前記補正手段は、前記A/D変換手段によりA/D変換された後の画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られた補正量で補正するものである。
第5の態様による撮像装置は、前記第1乃至第4のいずれかの態様において、前記固体撮像素子の温度に応じた検出温度を得る温度検出手段を備え、前記補正量取得手段は、前記温度検出手段により検出された検出温度に応じて、前記補正量を得るものである。
第6の態様による撮像装置は、前記第1乃至第5のいずれかの態様において、前記1つの画像信号における画素信号を、指令された可変のゲインで増幅する可変ゲイン増幅部を備え、前記補正手段は、前記可変ゲイン増幅部により増幅された後の前記1つの画像信号における画素信号を、補正し、前記補正量取得手段は、前記ゲインに比例して、前記補正量を得るものである。
第7の態様による撮像装置は、前記第1乃至第6のいずれかの態様において、互いに異なる前記読み出しタイミングは、指令された可変の同一の時間ずつ順次ずれ、前記補正量取得手段は、前記時間に比例して、前記補正量を得るものである。
本発明によれば、暗電流に起因するシェーディングを低減することができる撮像装置を提供することができる。
以下、本発明による撮像装置について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の一実施の形態による撮像装置としての電子カメラ1を示す概略ブロック図である。電子カメラ1は、撮影レンズ2と、固体撮像素子3と、装置全体を制御するCPU4と、撮像制御部を構成するTG(タイミングジェネレータ)5と、CPU4に種々の操作信号を供給するレリーズ釦等を含む操作部6と、温度センサ7と、可変ゲイン増幅部としてのAGC回路(ゲイン・コントロール・アンプ回路)8と、黒レベル設定・出力部9と、D/A変換器10と、アナログ加算器11と、A/D変換器12と、バッファメモリ13と、画像処理部14と、記録部15とを備えている。
図1は、本発明の一実施の形態による撮像装置としての電子カメラ1を示す概略ブロック図である。電子カメラ1は、撮影レンズ2と、固体撮像素子3と、装置全体を制御するCPU4と、撮像制御部を構成するTG(タイミングジェネレータ)5と、CPU4に種々の操作信号を供給するレリーズ釦等を含む操作部6と、温度センサ7と、可変ゲイン増幅部としてのAGC回路(ゲイン・コントロール・アンプ回路)8と、黒レベル設定・出力部9と、D/A変換器10と、アナログ加算器11と、A/D変換器12と、バッファメモリ13と、画像処理部14と、記録部15とを備えている。
撮影レンズ2は、CPU4からの指令を受けたレンズ制御部(図示せず)によってフォーカスや絞りが駆動される。撮影レンズ2の像空間には、固体撮像素子3の撮像面が配置される。固体撮像素子3は、CPU4からの指令によりTG5が発生するタイミング信号によって駆動され、撮影レンズ2により形成される被写体像を撮像し、その画像信号をAGC回路8に出力する。
操作部6によって、ISO感度や撮影モード等を設定することができるようになっている。CPU4は、設定されたISO感度を実現するために必要なアナログ増幅のゲインとデジタル増幅のゲインを指令する。アナログ増幅のゲインはCPU4からAGC回路8に指令され、デジタル増幅のゲインはCPU4から画像処理部14に指令される。AGC回路8は、固体撮像素子3から読み出されたアナログの画素信号を、CPU4からの指令に応じた可変のゲインで増幅する。
黒レベル設定・出力部9は、補正量取得部9aを有し、補正量取得部9aで得た補正量に基づいて、黒レベルの設定値となるオフセット値を設定し、この値を出力する。この黒レベル設定・出力部9については、後に詳述する。
温度センサ7は、固体撮像素子3の温度を直接的又は間接的に検出し、固体撮像素子3の温度に応じた検出温度θaを示す検出温度データを出力する。本実施の形態では、温度センサ7は、具体的には、検出温度θaとして固体撮像素子3の温度を示す検出温度データを出力する。この検出温度データは、CPU4を介して黒レベル設定・出力部9に供給され、後述するように黒レベル設定・出力部9において用いられる。
図2は、図1中の固体撮像素子3の概略構成を示す回路図である。固体撮像素子3は、CMOS型の固体撮像素子として構成されている。固体撮像素子3は、2次元マトリクス状に配置された複数の画素20と、画素20から信号を出力するための周辺回路とを有している。図では区別していないが、大部分の画素20は、入射光を光電変換して入射光に応じた信号を生成する有効画素であるが、残りの画素(例えば、有効画素が配置されている有効画素領域の上下左右に配置された画素)は、黒レベルの信号を生成するオプチカルブラック画素(OB画素)となっている。本実施の形態では、前記OB画素は、光電変換部を有していない点を除いて有効画素と同様に構成されたものである。
図2において、横に4行縦に4行の16個の画素を示している。しかし、本実施の形態では、画素数はそれよりもはるかに多くなっている。もっとも、本発明では、画素数は特に限定されるものではない。
周辺回路は、垂直走査回路21、水平走査回路22、これらと接続されている駆動信号線23,24、画素20からの信号を受け取る垂直信号線25、垂直信号線25と接続される定電流源26及び相関二重サンプリング回路(CDS回路)27、CDS回路27から出力される信号を受け取る水平信号線28等からなる。
垂直走査回路21及び水平走査回路22は、電子カメラ1のTG5からの指令に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される駆動信号を所定の駆動信号線23から受け取って駆動され、画素信号を垂直信号線25に出力する。垂直走査回路21から出力される駆動信号は複数あり、それに伴い駆動配線23も複数ある。これらについては後述する。
画素20から出力された信号は、CDS回路27にて所定のノイズ除去が施される。そして、水平走査回路22の駆動信号により水平信号線28を介して外部に信号が出力される。
図3は、図1中の固体撮像素子3の画素20を示す回路図である。各画素20は、入射光に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオード41と、前記電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部としてのフローティング容量部42と、フォトダイオード41からフローティング容量部42へ電荷を転送する転送部としての転送トランジスタ43と、フローティング容量部42の電圧に応じた信号を出力する増幅部としての画素アンプ44と、フローティング容量部42の電圧をリセットするリセット部としてのリセットトランジスタ45と、当該画素20を選択するための選択部としての選択トランジスタ46とを有している。なお、図3において、VDDは電源であり、234は電源VDDに接続するための電源配線である。
画素20の転送トランジスタ43のゲート電極は、画素行ごとに共通に接続されて、垂直走査回路21から駆動配線23のうちの配線231を介して駆動信号φTGが供給される。画素20の選択トランジスタ46のゲート電極は、画素行毎に共通に接続されて、垂直走査回路21から駆動配線23のうちの配線232を介して駆動信号φSが供給される。画素20のリセットトランジスタ45のゲート電極は、画素行毎に共通に接続されて、垂直走査回路21から駆動配線23のうちの配線233を介して駆動信号φRが供給される。
図4は、固体撮像素子3の動作例を示すタイミングチャートである。なお、各画素20に含まれるトランジスタはNMOSトランジスタであり、ハイレベル(ハイ)の駆動信号を受けてオン状態とされる。
まず、期間T21において、全行のφTGがハイにされ、全画素20の転送トランジスタ43がオンにされる。このとき、全行のφRがハイにされて全画素20のリセットトランジスタ45がオンにされているので、期間T21において、全画素20のフォトダイオード41及びフローティング容量部42がリセットされる。期間T21は、いわゆるグローバルリセットの期間である。全行のφTGは、期間T21後にローにされ、画素20の転送トランジスタ43がオフにされる。
期間T21の後の期間T22において、メカニカルシャッタ(図示せず)が開かれる。この期間T22が露光期間となる。
次いで、期間T23において、1行目のφSがハイにされる。これにより、1行目の選択トランジスタ46がオンにされ、1行目の行選択が開始され、1行目の画素アンプ44によるソースフォロワ読み出しが開始される。
期間T23の開始時点から所定期間経過した後に期間T31が開始される。期間T31では、1行目のφRがローにされて1行目のリセットトランジスタ45がオフにされ、1行目のフローティング容量部42のリセットが終了される。期間T31の開始時点から期間T32の開始時点までの間に、1行目のダークレベル(フローティング容量部42のリセット状態に対応して1行目の画素アンプ44から出力される信号)が、画素アンプ44から垂直信号線25を介してCDS回路27にクランプ(保存)される。
期間T32において、1行目のφTGがハイにされて1行目の転送トランジスタ43がオンにされる。これにより、1行目の画素20のフォトダイオード41に蓄積されていた信号電荷が、当該画素20のフローティング容量部42に転送される。そして、期間T32の終了時に、1行目のφTGがローにされて1行目の転送トランジスタ43がオフにされる。期間T32の終了時点から期間T31の終了時点(期間T23の終了時点)までの間に、1行目のフローティング容量部42に転送された電荷による電位変動が画素アンプ44から垂直信号線25を介してCDS回路27にクランプされる。すなわち、フォトダイオード41の信号読出しが行われる。そして、CDS回路27によって、この信号と先のダークレベルとの差分信号が取得される。
その後、期間T23の終了時点(期間T31の終了時点)において、1行目のφRがハイにされて1行目のリセットトランジスタ45がオンにされ、1行目のフローティング容量部42のリセットが開始されるとともに、1行目のφSがローにされて1行目の選択トランジスタ46がオフにされ、1行目の行選択が終了される。
次に、水平帰線期間を経て次の2行目の選択動作の期間T24へと移行する。1行目の選択動作の期間T23の開始時点から2行目の選択動作の期間T24の開始時点までの期間が、1水平期間である。2行目以降も1行目と同様な動作が最終行(N行)まで繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、1フレームの画像信号の読み出しを終了する。
なお、先の説明からわかるように、図4に示す動作例では、同一行の画素20に関する画素信号の読み出しタイミングが同一であるとともに、異なる行の画素20に関する画素信号の読み出しタイミングが異なっている。
図4に示す動作例では、前記画像信号のうち1行目の画素20の画素信号に含まれる暗電流レベルは、期間T21の終了時点から1行目の選択期間T23における1行目の転送トランジスタ43のオン期間T23の開始時点までの時間に、比例する。また、前記画像信号のうち2行目の画素20の画素信号に含まれる暗電流レベルは、期間T21の終了時点から2行目の選択期間T24における2行目の転送トランジスタ43のオン期間の開始時点までの時間に、比例する。同様に、前記画像信号のうちn行目の画素20の画素信号に含まれる暗電流レベルは、期間T21の終了時点からn行目の選択期間におけるn行目の転送トランジスタ43のオン期間の開始時点までの時間に、比例する。
図4に示す動作例では、各行の選択期間における転送トランジスタ43のオン期間の開始時点は、1行目からN行目まで、時間ΔT(=1水平期間の長さta)ずつ遅れていく。したがって、AGC回路8によるアナログ増幅後の前記画像信号のうちのn行目の画素20の画素信号に含まれる暗電流レベルは、Xを係数とすると、E+X・(n−1)・taとなる。ここで、Eは、AGC回路8によるアナログ増幅後の前記画像信号のうち最初に読み出される行の画素20(図4に示す動作例では、1行目の画素20)の画素信号に含まれる暗電流レベルである。ここで、X・(n−1)・ta=ΔDとすると、ΔD=α・(A・B・C)・(n−1)となり、AGC回路8によるアナログ増幅後のn行目の画素20の画素信号に含まれる暗電流レベルは、E+ΔDで表される。図5は、固体撮像素子3で得られAGC回路8によりアナログ増幅された後の1フレームの画像信号の暗電流レベル(各行の画素信号に含まれる暗電流レベル)を模式的に示している。
なお、本実施の形態では、1水平期間の長さta(=時間ΔT)は、撮影モード等に応じて変更され、CPU4からTG5への指令によって決定され、可変である。もっとも、taは可変ではなく固定されていてもよい。
ここで、ΔD=α・(A・B・C)・(n−1)と表せること及びα、A、B、Cについて、図6乃至図8を参照して説明する。
Aは、固体撮像素子3の温度θaをパラメータとする暗電流比である。この暗電流比Aは、図6に示すように、A=a・2{(θa−θb)/T}となる。ここで、aは基準暗電流比、θbは基準温度(基準とした、固体撮像素子3の温度)、Tは暗電流が2倍となる固体撮像素子3の上昇温度を示し、これらは、実際に製造された固体撮像素子3において固定される定数であり、予め実験的に求めておく。
Bは、固体撮像素子3のアナログ増幅のゲイン(本実施の形態では、CPU4からAGC回路8に指令されたゲイン)Svaをパラメータとする暗電流比である。この暗電流比Bは、図7に示すように、B=b・Sva/Svbとなる。ここで、bは基準暗電流比、Svbは基準ゲイン(基準としたAGC回路8のアナログ増幅のゲイン)を示し、これらは、実際に製造された固体撮像素子3において固定される定数であり、予め実験的に求めておく。
Cは、CPU4から指令された1水平期間の長さta(=時間ΔT)をパラメータする暗電流比である。この暗電流比Cは、図8に示すように、C=c・ta/tbとなる。ここで、cは基準暗電流比、tbは基準1水平期間(基準とした1水平期間の長さ)を示し、これらは、実際に製造された固体撮像素子3において固定される定数であり、予め実験的に求めておく。
以上から、αを係数とすると、ΔD=α・(A・B・C)・(n−1)となることがわかる。なお、αは、実際に製造された固体撮像素子3において固定される定数であり、予め実験的に求めておく。
ここで、本実施の形態による電子カメラ1と比較される比較例による電子カメラについて説明する。この比較例は、本実施の形態において、黒レベル設定・出力部9が補正量取得部9aを有しておらず、黒レベル設定・出力部9がいずれの行の信号についても一定のオフセット値を出力し、アナログ加算器11がいずれの行の信号についても一定のオフセット(黒レベル)Dを、AGC回路8によりアナログ増幅された画素信号に付与するように、変更し、他の点は本実施の形態による電子カメラ1と同一にしたものである。図9中の実線は、この比較例においてアナログ加算器11から出力される画像信号の暗電流レベル、すなわち、図5に示す暗電流レベルにいずれの行についても一定のオフセットDを付与したものを、模式的に示している。
したがって、この比較例では、最終的に得られる画像データにおいて、暗電流レベルは、nに依存してしまい、行毎に変動する。このように、この比較例では、最終的に得られる画像データにおいて、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。
ここで、図9において、いずれの行においても暗電流レベルが実線よりもD+Eだけ小さくなる一点鎖線を考える。この一点鎖線は、ΔD=α・(A・B・C)・(n−1)を示すことになる。そして、図9において、Y=D−ΔD=D−α・(A・B・C)・(n−1)を考える。すると、図10に示すように、いずれの行の画素信号についても一定のオフセットDを付与する代わりに、各画素信号に行毎に異なるオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を付与すれば、アナログ加算器11から出力される画像信号の暗電流レベルは、nに依存しないD+Eとなり、いずれの行の暗電流レベルも同一となることがわかる。
そこで、本実施の形態では、黒レベル設定・出力部9は、補正量ΔD=α・(A・B・C)・(n−1)を示す値を算出する補正量取得部9aを有し、この補正量ΔDで補正されたオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を示す設定値を出力するように、構成されている。これにより、その設定値がD/A変換器10によりD/A変換されてD/A変換器10からオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)が出力され、このオフセットがアナログ加算器11によって、AGC回路8によりアナログ増幅された画素信号に加算されて、その画素信号にオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)が付与される。図10中の実線は、本実施の形態において、アナログ加算器11から出力される1フレームの画像信号における各画素信号に含まれる暗電流レベルを、模式的に示している。図10中の一点鎖線は、補正量ΔDで補正されたオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を示している。
このように、本実施の形態では、黒レベル設定・出力部9における補正量取得部9a以外の部分と、D/A変換器10と、アナログ加算器11とによって、補正量取得部9aにより得られる補正量ΔDで補正されたオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を、アナログ信号の状態の画素信号に付与するオフセット付与手段が構成されている。
なお、上記Dは、常に固定された固定値としてもよいし、各種センサによる検出状態や撮影モード等に応じて設定される可変値としてもよい。
そして、本実施の形態では、前述したように、アナログ加算器11によってオフセットが付与された画素信号は、A/D変換器12によりA/D変換された後に、バッファメモリ13に蓄積される。このようにして、固体撮像素子3から出力された1フレーム分の画素信号がバッファメモリ13に蓄積され、それらが全体として1フレームの画像信号(ここでは、デジタルの画像信号(画像データ))となる。
本実施の形態では、CPU4からの指令に従って、バッファメモリ13に蓄積されたデジタルの画像信号に対して、黒レベルクランプ処理や、色補間処理、ホワイトバランス処理などの画像処理や、CPU4から指令されたデジタル増幅のゲイン(このゲインは1の場合もある。)で行うデジタル増幅処理や、画像データの圧縮処理及び伸張処理などを行う。画像処理部14による処理を経て出力される画像データは、CPU4からの指令に従って、記録部15に着脱自在に装着された記憶媒体15aに記録される。
本実施の形態では、前記黒レベルクランプ処理として、バッファメモリ13に蓄積されたデジタルの画像信号のうちの有効画素の画素信号の値から、前記OB画素の画素信号の値(あるいはその平均値等)を差し引く。これにより、図10中の上記Dが除去されることになる。図11は、この黒レベルクランプ処理後の各行の有効画素の画素信号の暗電流レベルを示している。
なお、例えば、AGC回路8、黒レベル設定・出力部9、D/A変換器10及びアナログ加算器11は、固体撮像素子3と同一のチップに搭載してもよい。更に、これらに加えて、TG5、温度センサ7及びA/D変換器12も、固体撮像素子3と同一のチップに搭載してもよい。
次に、本実施の形態による電子カメラ1の具体的な動作例について、図12を参照して説明する。
電子カメラ1は、電源がオンされると(ステップS1でYES)、操作部6によりISO感度や撮影モード等の設定がなされ(ステップS2)、操作部6のうちのレリーズ釦がオンされるのを待ち(ステップS3でNO)、レリーズ釦がオンされる(ステップS3でYES)と、ステップS4へ移行する。
ステップS4において、CPU4は、検出温度(固体撮像素子3の温度)θa、ゲインSva及び1水平期間の長さta(=時間ΔT)を取得する。すなわち、CPU4は、温度センサ7から検出温度θaを取得する。また、CPU4は、ステップS2で設定されたISO感度に応じたゲインSvaをAGC回路8に指令し、ステップS2で設定された撮影モード等に応じて1水平期間の長さtaをTG5に指令することで、ゲインSva及び1水平期間の長さtaを取得する。
次に、黒レベル設定・出力部9は、ステップS4でCPU4により取得された検出温度θa、ゲインSva及び1水平期間の長さtaを受け取り、これらを図6乃至図8に示す式にそれぞれ適用して、各係数(暗電流比)A,B,Cを算出する(ステップS5)。
次に、TG5は全画素(すなわち、全行)をリセット(グローバルリセット)する(ステップS6、図4中の期間T21)。
次いで、CPU4はシャッタ制御部(図示せず)を介してメカニカルシャッタ(図示せず)を必要な露光期間開いて、露光する(ステップS7、図4中の露光期間T22)。
その後、TG5は、1行目からN行(最終行)目まで各行毎に、ステップS9〜S11の動作を繰り返させる(ステップS8,S12,S13)。ここでは、この各行毎の動作の代表として、1行目の動作についてのみ説明するが、2行目以降の動作についても同様である。まず、前述した図4中の期間T23の動作及びこれに引き続く水平帰線期間の動作を行うことで、1行目の画素信号を固体撮像素子3から読み出す(ステップS9)。これらの画素信号は、AGC回路8によりゲインSvaで増幅される。次いで、黒レベル補正処理等がなされる(ステップS10)。このステップS10では、黒レベル設定・出力部9は、ステップS5で算出された係数A,B,CとTG5からのn=1とに従って、オフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を示す設定値(補正量ΔDで補正されたオフセット値Y)を算出して出力し、このオフセットYが、D/A変換器10によりD/A変換された後に、アナログ加算器11により、AGC回路8で増幅された1行目の画素信号に付与される。次いで、オフセットYが付与された1行目の画素信号は、A/D変換器12によりA/D変換された後に、バッファメモリ13に蓄積される。
N行(最終行)目までのステップS9〜S11の動作が終了する(ステップS12でYES)と、バッファメモリ13に蓄積された1フレームの画像信号(画像データ)に対して、前述した画像処理部14による画像処理(前述した黒レベルクランプ処理を含む)が行われる(ステップS14)。
次に、画像処理部14による処理を経て出力される画像データが、記録部15により記憶媒体15aに記録される(ステップS15)。
その後、電源がオフされると(ステップS16でYES)、電子カメラ1は動作を終了する一方、電源がオフされなければ(ステップS16でNO)、ステップS1以降の動作を繰り返す。
図9を参照して説明した比較例では、前述したように、最終的に得られる画像データにおいて、暗電流に起因するシェーディングが発生してしまい、その画質が低下してしまう。
これに対し、本実施の形態では、黒レベル設定・出力部9は、補正量ΔD=α・(A・B・C)・(n−1)を示す値を算出する補正量取得部9aを有し、この補正量ΔDで補正されたオフセットY=D−ΔD=D−α・(A・B・C)・(n−1)を示す設定値を出力するように、構成されている。したがって、本実施の形態では、図10中の実線で示すように、いずれの行の暗電流レベルも同一となる。このため、本実施の形態によれば、最終的に得られた画像において、暗電流に起因するシェーディングが発生せず、その画質を向上することができる。
本実施の形態による電子カメラ1は、例えば、以下に説明するように変形することができる。
本実施の形態では、前記係数A,B,Cの全てを図6乃至図8に示す式に従ったパラメータとしているため、暗電流に起因するシェーディングの低減効果が高くなり、好ましい。しかしながら、本発明では、前記係数A,B,Cの少なくとも1つを図6乃至図8に示す式に従ったパラメータとし、残りの係数を固定値としてもよい。この場合であっても、それなりに、暗電流に起因するシェーディングの低減効果を得ることができる。
本実施の形態では、黒レベル設定・出力部9における補正量取得部9a以外の部分とD/A変換器10とアナログ加算器11とによって構成された前記オフセット付与手段が、1フレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して(本実施の形態では、画素信号の行nに対応して)補正量取得部9aにより得られる補正量ΔDで補正する補正手段に相当している。しかし、補正手段はこれに限らない。例えば、比較例と同様に、本実施の形態を、黒レベル設定・出力部9が補正量取得部9aを有しておらず、黒レベル設定・出力部9がいずれの行の信号についても一定のオフセット値を出力し、アナログ加算器11がいずれの行の信号についても一定のオフセット(黒レベル)Dを、AGC回路8によりアナログ増幅された画素信号に付与するように変更した上で、補正量ΔDを算出する補正量取得部9aの機能をCPU4に行わせ、画像処理部14がバッファメモリ13に蓄積された画像データに対して、各行毎の補正量ΔDを減算することで補正してもよい。この場合、画像処理部14が上記補正手段としての機能も担うことになる。
以上、本発明の実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。
例えば、前記実施の形態では、画素信号の読み出し順序は、1行目から最終行への順になっていたが、その逆の順序でもよいし、行の並びとは異なる順序でもよい。
また、本発明では、CMOS型固体撮像素子に限らず、他のX−Yアドレス型固体撮像素子を用いてもよい。
1 電子カメラ
3 固体撮像素子
4 TG(撮像制御部)
9 黒レベル設定・出力部
9a 補正量取得部
20 画素
3 固体撮像素子
4 TG(撮像制御部)
9 黒レベル設定・出力部
9a 補正量取得部
20 画素
Claims (7)
- 2次元状に配置された複数の画素を有する固体撮像素子と、
1つのフレームの画像信号を読み出すように、かつ、前記1つのフレームの画像信号における前記複数の画素のうちの2つ以上の画素からの画素信号の読み出しタイミングが互いに異なるように、前記固体撮像素子を制御する制御部と、
前記読み出しタイミング毎に、前記読み出しタイミングに応じた補正量を得る補正量取得手段と、
前記1つのフレームの画像信号における画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正する補正手段と、
を備えたことを特徴とする撮像装置。 - 前記制御部は、前記複数の画素のうちの同一行の画素からの画素信号の読み出しタイミングが同一であるとともに、前記複数の画素のうちの異なる行の画素からの画素信号の読み出しタイミングが異なるように、前記固体撮像素子を制御することを特徴とする請求項1記載の撮像装置。
- 前記補正手段は、前記1つのフレームの画像信号における画素信号に、その画像信号がアナログ信号の状態で、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られる補正量で補正されたオフセットを付与するオフセット付与手段を、有することを特徴とする請求項1又は2記載の撮像装置。
- 前記1つの画像信号における画素信号をA/D変換するA/D変換手段を備え、
前記補正手段は、前記A/D変換手段によりA/D変換された後の画素信号を、その画素信号の読み出しタイミングに対応して前記補正量取得手段により得られた補正量で補正することを特徴とする請求項1又は2記載の撮像装置。 - 前記固体撮像素子の温度に応じた検出温度を得る温度検出手段を備え、
前記補正量取得手段は、前記温度検出手段により検出された検出温度に応じて、前記補正量を得ることを特徴とする請求項1乃至4のいずれかに記載の撮像装置。 - 前記1つの画像信号における画素信号を、指令された可変のゲインで増幅する可変ゲイン増幅部を備え、
前記補正手段は、前記可変ゲイン増幅部により増幅された後の前記1つの画像信号における画素信号を、補正し、
前記補正量取得手段は、前記ゲインに比例して、前記補正量を得ることを特徴とする請求項1乃至5のいずれかに記載の撮像装置。 - 互いに異なる前記読み出しタイミングは、指令された可変の同一の時間ずつ順次ずれ、
前記補正量取得手段は、前記時間に比例して、前記補正量を得ることを特徴とする請求項1乃至6のいずれかに記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011103355A JP2012235363A (ja) | 2011-05-06 | 2011-05-06 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011103355A JP2012235363A (ja) | 2011-05-06 | 2011-05-06 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012235363A true JP2012235363A (ja) | 2012-11-29 |
Family
ID=47435243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011103355A Withdrawn JP2012235363A (ja) | 2011-05-06 | 2011-05-06 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012235363A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109990894A (zh) * | 2017-12-27 | 2019-07-09 | 精工爱普生株式会社 | 光检测装置、校正系数计算装置及校正系数计算方法 |
JP2021097384A (ja) * | 2019-12-19 | 2021-06-24 | キヤノン株式会社 | 撮像装置及びその制御方法 |
-
2011
- 2011-05-06 JP JP2011103355A patent/JP2012235363A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109990894A (zh) * | 2017-12-27 | 2019-07-09 | 精工爱普生株式会社 | 光检测装置、校正系数计算装置及校正系数计算方法 |
JP2019117144A (ja) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | 光検出装置、補正係数算出装置および補正係数算出方法 |
JP7326698B2 (ja) | 2017-12-27 | 2023-08-16 | セイコーエプソン株式会社 | 光検出装置、補正係数算出装置および補正係数算出方法 |
CN109990894B (zh) * | 2017-12-27 | 2023-09-19 | 精工爱普生株式会社 | 光检测装置、校正系数计算装置及校正系数计算方法 |
JP2021097384A (ja) * | 2019-12-19 | 2021-06-24 | キヤノン株式会社 | 撮像装置及びその制御方法 |
JP7385460B2 (ja) | 2019-12-19 | 2023-11-22 | キヤノン株式会社 | 撮像装置及びその制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852324B2 (ja) | 撮像装置及びその制御方法、プログラム | |
JP5959834B2 (ja) | 撮像装置 | |
JP5013811B2 (ja) | 撮像装置及び補正方法 | |
CN109474781B (zh) | 摄像装置、摄像装置的控制方法、记录介质 | |
CN109997352B (zh) | 摄像装置、相机以及摄像方法 | |
JP5222068B2 (ja) | 撮像装置 | |
JP4991494B2 (ja) | 撮像装置 | |
JP2008017100A (ja) | 固体撮像装置 | |
JP2008148082A (ja) | 固体撮像装置 | |
JP2008109264A5 (ja) | ||
JP2012235363A (ja) | 撮像装置 | |
JP4745677B2 (ja) | 撮像装置 | |
JP2006303856A (ja) | 固体撮像素子および撮像装置 | |
US8067720B2 (en) | Image sensing device and imaging system | |
JP2007143067A (ja) | 撮像装置及び撮像システム | |
JP2014107739A (ja) | 撮像装置及びその制御方法 | |
JP2018093301A (ja) | 撮像素子及び撮像素子の制御方法 | |
JP4872502B2 (ja) | 撮像装置、及びそのクランプ方法 | |
JP4814749B2 (ja) | 固体撮像装置 | |
JP4232485B2 (ja) | 読出アドレス制御方法および装置、並びに半導体システムおよび撮像デバイス | |
JP2008053812A (ja) | 撮像装置 | |
JP2008072512A (ja) | 撮像装置及びその制御方法、撮像システム | |
JP5127467B2 (ja) | 撮像システム、及び撮像システムの制御方法 | |
JP5424767B2 (ja) | 撮像装置 | |
JP2010147638A (ja) | 撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |