JP7294407B2 - 撮像素子、及び、撮像装置 - Google Patents
撮像素子、及び、撮像装置 Download PDFInfo
- Publication number
- JP7294407B2 JP7294407B2 JP2021512015A JP2021512015A JP7294407B2 JP 7294407 B2 JP7294407 B2 JP 7294407B2 JP 2021512015 A JP2021512015 A JP 2021512015A JP 2021512015 A JP2021512015 A JP 2021512015A JP 7294407 B2 JP7294407 B2 JP 7294407B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- imaging device
- storage
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 77
- 238000006243 chemical reaction Methods 0.000 claims description 353
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009825 accumulation Methods 0.000 claims 3
- 238000000034 method Methods 0.000 description 75
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
図1は、第1の実施の形態に係る撮像装置の一例であるカメラ1の構成例を示す図である。カメラ1は、撮影光学系(結像光学系)2、撮像素子3、制御部4、メモリ5、表示部6、及び操作部7を備える。撮影光学系2は、焦点調節レンズ(フォーカスレンズ)を含む複数のレンズ及び開口絞りを有し、撮像素子3に被写体像を結像する。なお、撮影光学系2は、カメラ1から着脱可能にしてもよい。
第3の読み出し方式は、画素の信号(例えば光電変換信号)のAD変換と、デジタル信号に変換された画素の信号(例えばダーク信号に基づくデジタル信号)の読み出しとを同時に(並列に)行う方式である。カメラ1の制御部4は、読み出し制御部60を制御して、画素の信号の読み出し方法を切り替える。
個別読み出し処理では、読み出し制御部60は、撮像素子3の複数のAD変換部40のスイッチSW1をそれぞれオン状態とし、各AD変換部40にAD変換を行わせる。読み出し制御部60は、これら複数のAD変換部40を1行単位で順次選択し、選択したAD変換部40からデジタル信号に変換された画素の信号をデータ線50に順次出力させる。
第1の読み出し方式では、読み出し制御部60は、複数の第1のAD変換部40のスイッチSW1をそれぞれオン状態とし、複数の第1のAD変換部40の各々においてAD変換を行わせる。読み出し制御部60は、これら複数の第1のAD変換部40を1行単位で順次選択し、選択した第1のAD変換部40からデジタル信号に変換された画素の信号をデータ線50に出力させる。このように、第1の読み出し方式の場合、読み出し制御部60は、全てのAD変換部40のうちの第1のAD変換部40のみを用いる。第1のAD変換部40とは異なる他のAD変換部40(以下、第2のAD変換部と称する)と、それらの第2のAD変換部40が接続されるデータ線50とは、第1の読み出し方式の場合には使用されず、休止状態となる。
第2の読み出し方式では、読み出し制御部60は、スイッチSW1及びスイッチSW2を制御することにより、第1のAD変換部40に加えて、第2のAD変換部40の記憶部25及び選択部30と、第2のAD変換部40に接続されるデータ線50も用いる。第2の読み出し方式では、互いに異なる列に対して設けられたデータ線50を用いることにより、複数行のAD変換部40からデジタル信号に変換された画素の信号の読み出しを同時に行うことが可能となる。撮像素子3は、第1のAD変換部40を1行単位で選択して画素の信号をデータ線50に順次読み出す場合よりも、短時間で画素の信号を読み出すことができる。
第3の読み出し方式の場合も、読み出し制御部60は、第1のAD変換部40に加えて、第2のAD変換部40の記憶部25及び選択部30と、第2のAD変換部40に接続されるデータ線50とを用いる。読み出し制御部60は、スイッチSW1及びスイッチSW2を制御して、第1のAD変換部40の比較部20の出力信号を、第1のAD変換部40の記憶部25及び第2のAD変換部40の記憶部25のいずれに出力するかを制御する。読み出し制御部60は、第1のAD変換部40の比較部20による比較結果の出力先となる記憶部25を切り替えるともいえる。
読み出し制御部60は、制御部4により個別読み出し処理が指示された場合、図4に示すように、AD変換部40(1,1)~AD変換部40(4,4)の各スイッチSW1をオン状態とし、スイッチSW2a~スイッチSW2hをオフ状態とする。
加算読み出し処理の第1~第3の読み出し方式では、読み出し制御部60は、複数の画素毎にそれら複数の画素の信号を加算する。なお、以下では、2画素×2画素の4つの画素毎に、それら4つの画素の信号が加算される場合の例について説明する。画素10(1,1)の信号と画素10(1,2)の信号と画素10(2,1)の信号と画素10(2,2)の信号とが加算された信号が、AD変換部40(1,1)に入力される。画素10(1,3)、画素10(1,4)、画素10(2,3)、及び画素10(2,4)の各々の信号が加算された信号が、AD変換部40(1,3)に入力される。また、画素10(3,1)、画素10(3,2)、画素10(4,1)、及び画素10(4,2)の各々の信号が加算された信号がAD変換部40(3,1)に入力され、画素10(3,3)、画素10(3,4)、画素10(4,3)、及び画素10(4,4)の各々の信号が加算された信号がAD変換部40(3,3)に入力される。
読み出し制御部60は、制御部4により第1の読み出し方式が指示された場合、図6に示すように、AD変換部40(1,1)、AD変換部40(1,3)、AD変換部40(3,1)、及びAD変換部40(3,3)の各々のスイッチSW1をオン状態とし、スイッチSW2a~スイッチSW2hをオフ状態とする。AD変換部40(1,1)、AD変換部40(1,3)、AD変換部40(3,1)、及びAD変換部40(3,3)は、加算されたダーク信号が入力されると、そのダーク信号をデジタル信号に変換する。AD変換部40(1,1)、AD変換部40(1,3)、AD変換部40(3,1)、及びAD変換部40(3,3)の各々の記憶部25には、それぞれ、加算されたダーク信号に基づくデジタル信号が記憶される。
読み出し制御部60は、制御部4により第2の読み出し方式が指示された場合、図7に示すように、AD変換部40(1,1)及びAD変換部40(1,3)の各スイッチSW1をオン状態とする。また、読み出し制御部60は、スイッチSW2e及びスイッチSW2fをオン状態とする。スイッチSW2eがオン状態となることで、AD変換部40(3,1)の比較部20とAD変換部40(3,2)の記憶部25とが電気的に接続される。また、スイッチSW2fがオン状態となることで、AD変換部40(3,3)の比較部20とAD変換部40(3,4)の記憶部25とが電気的に接続される。AD変換部40(3,2)及びAD変換部40(3,4)は、上述した第2のAD変換部として機能する。
図8及び図9は、制御部4により第3の読み出し方式が指示された場合の撮像素子の読み出し処理を説明する図である。図8では、AD変換部40の比較部20に加算されたダーク信号が入力される場合におけるスイッチSW1及びスイッチSW2の接続状態を示している。図9では、AD変換部40の比較部20に加算された光電変換信号が入力される場合におけるスイッチSW1及びスイッチSW2の接続状態を示している。なお、図8及び図9に示す例では、AD変換部40(1,2)、AD変換部40(1,4)、AD変換部40(3,2)、及びAD変換部40(3,4)は、上述した第2のAD変換部として機能する。
図10は、第1の実施の形態に係る撮像素子の加算読み出し処理の第1~第3の読み出し方式を比較する図である。図10(a)は第1の読み出し方式の場合の処理を示し、図10(b)は第2の読み出し方式の場合の処理を示し、図10(c)は第3の読み出し方式の場合の処理を示している。また、図10(a)~図10(c)では、同一の時間軸上に、画素10からのダーク信号の読み出し処理と、ダーク信号のAD変換処理と、ダーク信号に基づくデジタル信号の読み出し処理と、画素10からの光電変換信号の読み出し処理と、光電変換信号のAD変換処理と、光電変換信号に基づくデジタル信号の読み出し処理とを並べて示している。
(1)撮像素子3は、光電変換により電荷を生成する第1の光電変換部11および第2の光電変換部11と、第1の光電変換部11で生成された電荷に基づく信号と基準信号とを比較した結果に基づく第1信号を出力する第1の比較部20と、第1の比較部20から第1信号が出力され、第1信号に基づく信号を記憶する第1の記憶部25と、第2の光電変換部11で生成された電荷に基づく信号と基準信号とを比較した結果に基づく第2信号を出力する第2の比較部20と、第2の比較部20から第2信号が出力され、第2信号に基づく信号を記憶する第2の記憶部25と、第1の比較部20と第2の記憶部25とを接続または切断可能な第1の接続部(スイッチSW2)と、第1の接続部を制御して、第1信号を第1の記憶部または第2の記憶部に出力するかを制御する制御部(読み出し制御部)と、を備える。このようにしたので、本実施の形態に係る読み出し制御部60は、スイッチSW2を制御して画素の信号の読み出し処理を行うことによって、画素の信号の読み出し時間を短縮することができる。
上述した実施の形態では、読み出し制御部60が、複数の画素の信号を加算して加算読み出し処理を行う場合の例について説明した。読み出し制御部60は、全画素のうちの特定の行や列の画素を間引いて信号を読み出す処理(間引き読み出し処理)を行うようにしてもよい。間引き読み出し処理の場合も、読み出し制御部60は、上述した第1~第3の読み出し方式と同様の読み出し方式を行うようにしてもよい。
上述した実施の形態では、撮像素子3が第1基板111と第2基板112とを積層して構成される例について説明した。しかし、第1基板111と第2基板112とは積層されていなくてもよい。
上述した実施の形態では、データ線50が、AD変換部40から出力されるデジタル信号のビット数に対応して複数の信号線により構成される例について説明した。データ線50は、1本の信号線であってもよいし、任意の本数の信号線であってもよい。
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜(有機光電膜)を用いるようにしてもよい。
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、PCに内蔵のカメラ、車載カメラ、無人航空機(ドローン、ラジコン機等)に搭載されるカメラ等に適用されてもよい。
日本国特願2019-69145号(2019年3月29日出願)
Claims (24)
- 光電変換により電荷を生成する第1の光電変換部および第2の光電変換部と、
前記第1の光電変換部で生成された電荷に基づく信号と基準信号とを比較した結果に基づく第1信号を出力する第1の比較部と、前記第1の比較部から前記第1信号が出力され、前記第1信号に基づく信号を記憶する第1の記憶部とを有する第1変換部と、
前記第2の光電変換部で生成された電荷に基づく信号と前記基準信号とを比較した結果に基づく第2信号を出力する第2の比較部と、前記第2の比較部から前記第2信号が出力され、前記第2信号に基づく信号を記憶する第2の記憶部とを有する第2変換部と、
前記第1の比較部と前記第2の記憶部とを接続または切断可能な第1の接続部と、
を備える撮像素子。 - 請求項1に記載の撮像素子において、
前記第1変換部は、前記第1の光電変換部で生成された電荷に基づくアナログ信号をデジタル信号に変換し、
前記第2変換部は、前記第2の光電変換部で生成された電荷に基づくアナログ信号をデジタル信号に変換する撮像素子。 - 請求項1または請求項2に記載の撮像素子において、
前記第1の光電変換部と前記第2の光電変換部とは列方向に設けられる撮像素子。 - 請求項1から請求項3までのいずれか一項に記載の撮像素子において、
前記第1の光電変換部と前記第2の光電変換部とを含む複数の光電変換部と、
前記第1変換部と前記第2変換部とを含む複数の変換部と、を備え、
前記変換部は、前記光電変換部毎に設けられる撮像素子。 - 請求項4に記載の撮像素子において、
前記第1の接続部は、複数の前記光電変換部が設けられる領域に設けられる撮像素子。 - 請求項1から請求項5までのいずれか一項に記載の撮像素子において、
前記第2の記憶部は、前記第1の比較部と前記第1の接続部により接続されると、前記第1信号に基づく信号を記憶する撮像素子。 - 請求項1から請求項6までのいずれか一項に記載の撮像素子において、
前記第1の接続部を制御して、前記第1信号を前記第1の記憶部または前記第2の記憶部に出力するかを制御する制御部を備える撮像素子。 - 請求項7に記載の撮像素子において、
前記制御部は、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続して、前記第1信号を前記第2の記憶部に出力させる撮像素子。 - 請求項7または請求項8に記載の撮像素子において、
前記第1の比較部と前記第1の記憶部とを接続または切断可能な第2の接続部と、
前記第2の比較部と前記第2の記憶部とを接続または切断可能な第3の接続部と、を備え、
前記制御部は、前記第2の接続部と前記第3の接続部とを制御する撮像素子。 - 請求項9に記載の撮像素子において、
前記制御部は、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続する間、前記第1の比較部と前記第1の記憶部とを前記第2の接続部により切断し、前記第2の比較部と前記第2の記憶部とを前記第3の接続部により切断する撮像素子。 - 請求項9または請求項10に記載の撮像素子において、
前記制御部は、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により切断する間、前記第1の比較部と前記第1の記憶部とを前記第2の接続部により接続し、前記第2の比較部と前記第2の記憶部とを前記第3の接続部により接続する撮像素子。 - 請求項7から請求項11までのいずれか一項に記載の撮像素子において、
前記第1の記憶部に記憶された信号が出力される第1の信号線と、
前記第2の記憶部に記憶された信号が出力される第2の信号線と、を備え、
前記第1の比較部と前記第2の記憶部とが前記第1の接続部により接続されると、前記第2の記憶部に記憶された前記第1信号に基づく信号が前記第2の信号線に出力される撮像素子。 - 請求項12に記載の撮像素子において、
前記制御部は、前記第1信号に基づく信号を前記第2の信号線を用いて出力するとき、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続する撮像素子。 - 請求項12または請求項13に記載の撮像素子において、
前記第1の比較部と前記第2の記憶部とが前記第1の接続部により切断されると、前記第1の記憶部に記憶された前記第1信号に基づく信号が前記第1の信号線に出力され、前記第2の記憶部に記憶された前記第2信号に基づく信号が前記第2の信号線に出力される撮像素子。 - 請求項12から請求項14までのいずれか一項に記載の撮像素子において、
前記制御部は、前記第1信号に基づく信号を前記第1の信号線を用いて出力し、前記第2信号に基づく信号を前記第2の信号線を用いて出力するとき、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により切断する撮像素子。 - 請求項12から請求項15までのいずれか一項に記載の撮像素子において、
光電変換により電荷を生成する第3の光電変換部と、
前記第3の光電変換部で生成された電荷に基づく信号と基準信号とを比較した結果に基づく第3信号を出力する第3の比較部と、
前記第3の比較部から前記第3信号が出力され、前記第3信号に基づく信号を記憶する第3の記憶部と、を備え、
前記制御部は、前記第3信号に基づく信号を前記第1の信号線を用いて出力するとき、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続し、前記第1信号に基づく信号を前記第2の信号線を用いて出力する撮像素子。 - 請求項16に記載の撮像素子において、
前記制御部は、前記第3の記憶部に記憶された前記第3信号に基づく信号を前記第1の信号線に出力するとき、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続し、前記第2の記憶部に記憶された前記第1信号に基づく信号を前記第2の信号線に出力する撮像素子。 - 請求項7から請求項17までのいずれか一項に記載の撮像素子において、
前記第1の光電変換部で生成された電荷を蓄積する蓄積部と、
前記蓄積部に蓄積された電荷をリセットするリセット部と、を備え、
前記第1の比較部は、前記蓄積部に蓄積された電荷をリセットした後の信号と前記基準信号とを比較した結果に基づく第4信号を出力し、
前記制御部は、前記第1の接続部を制御して、前記第4信号を前記第1の記憶部または前記第2の記憶部に出力するかを制御する撮像素子。 - 請求項18に記載の撮像素子において、
前記制御部は、前記第1信号を前記第1の記憶部に出力する場合、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続して、前記第4信号を前記第2の記憶部に出力する撮像素子。 - 請求項19に記載の撮像素子において、
前記第2の記憶部は、前記第4信号が出力されると、前記第4信号に基づく信号を記憶する撮像素子。 - 請求項18から請求項20までのいずれか一項に記載の撮像素子において、
前記制御部は、前記第4信号を前記第1の記憶部に出力する場合、前記第1の比較部と前記第2の記憶部とを前記第1の接続部により接続して、前記第1信号を前記第2の記憶部に出力する撮像素子。 - 請求項21に記載の撮像素子において、
前記第1の記憶部は、前記第4信号が出力されると、前記第4信号に基づく信号を記憶する撮像素子。 - 請求項1から請求項22までのいずれか一項に記載の撮像素子において、
前記第1の光電変換部と前記第2の光電変換部とが設けられる第1の基板と、
前記第1の基板に積層され、前記第1の記憶部と前記第2の記憶部とが設けられる第2基板と、を備える撮像素子。 - 請求項1から請求項23までのいずれか一項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、
を備える撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023088370A JP2023109978A (ja) | 2019-03-29 | 2023-05-30 | 撮像素子 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019069145 | 2019-03-29 | ||
JP2019069145 | 2019-03-29 | ||
PCT/JP2020/014103 WO2020203799A1 (ja) | 2019-03-29 | 2020-03-27 | 撮像素子、及び、撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023088370A Division JP2023109978A (ja) | 2019-03-29 | 2023-05-30 | 撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020203799A1 JPWO2020203799A1 (ja) | 2020-10-08 |
JP7294407B2 true JP7294407B2 (ja) | 2023-06-20 |
Family
ID=72667710
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021512015A Active JP7294407B2 (ja) | 2019-03-29 | 2020-03-27 | 撮像素子、及び、撮像装置 |
JP2023088370A Pending JP2023109978A (ja) | 2019-03-29 | 2023-05-30 | 撮像素子 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023088370A Pending JP2023109978A (ja) | 2019-03-29 | 2023-05-30 | 撮像素子 |
Country Status (5)
Country | Link |
---|---|
US (2) | US12010445B2 (ja) |
EP (1) | EP3952293A4 (ja) |
JP (2) | JP7294407B2 (ja) |
CN (1) | CN113748670A (ja) |
WO (1) | WO2020203799A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294913A (ja) | 2007-05-28 | 2008-12-04 | Panasonic Corp | 固体撮像装置およびその駆動方法 |
WO2017018215A1 (ja) | 2015-07-27 | 2017-02-02 | ソニー株式会社 | 固体撮像装置およびその制御方法、並びに電子機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518646B2 (en) * | 2001-03-26 | 2009-04-14 | Panavision Imaging Llc | Image sensor ADC and CDS per column |
US8144227B2 (en) * | 2004-09-02 | 2012-03-27 | Sony Corporation | Image pickup device and image pickup result outputting method |
JP5046787B2 (ja) * | 2007-08-10 | 2012-10-10 | キヤノン株式会社 | 撮像システム |
JP5935274B2 (ja) * | 2011-09-22 | 2016-06-15 | ソニー株式会社 | 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム |
JP2018148528A (ja) * | 2017-03-09 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
US10803984B2 (en) | 2017-10-06 | 2020-10-13 | Canon Medical Systems Corporation | Medical image processing apparatus and medical image processing system |
-
2020
- 2020-03-27 WO PCT/JP2020/014103 patent/WO2020203799A1/ja unknown
- 2020-03-27 EP EP20783884.8A patent/EP3952293A4/en active Pending
- 2020-03-27 CN CN202080031798.XA patent/CN113748670A/zh active Pending
- 2020-03-27 JP JP2021512015A patent/JP7294407B2/ja active Active
- 2020-03-27 US US17/442,911 patent/US12010445B2/en active Active
-
2023
- 2023-05-30 JP JP2023088370A patent/JP2023109978A/ja active Pending
-
2024
- 2024-05-01 US US18/652,215 patent/US20240305910A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294913A (ja) | 2007-05-28 | 2008-12-04 | Panasonic Corp | 固体撮像装置およびその駆動方法 |
WO2017018215A1 (ja) | 2015-07-27 | 2017-02-02 | ソニー株式会社 | 固体撮像装置およびその制御方法、並びに電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2020203799A1 (ja) | 2020-10-08 |
EP3952293A4 (en) | 2022-12-28 |
JP2023109978A (ja) | 2023-08-08 |
US20220182568A1 (en) | 2022-06-09 |
CN113748670A (zh) | 2021-12-03 |
EP3952293A1 (en) | 2022-02-09 |
US20240305910A1 (en) | 2024-09-12 |
US12010445B2 (en) | 2024-06-11 |
JPWO2020203799A1 (ja) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5718069B2 (ja) | 固体撮像装置および撮像装置 | |
JP7556384B2 (ja) | 撮像素子、および撮像装置 | |
US10425605B2 (en) | Image sensor and image capturing apparatus | |
JP5446717B2 (ja) | 撮像装置 | |
JP5721518B2 (ja) | 撮像素子及び撮像装置 | |
JP2023011824A (ja) | 撮像素子 | |
JP2023156437A (ja) | 撮像素子 | |
JP7074128B2 (ja) | 撮像素子および電子カメラ | |
JP7294407B2 (ja) | 撮像素子、及び、撮像装置 | |
US11064146B2 (en) | Image capturing apparatus and control method therefor | |
JP2006246148A (ja) | 撮像装置 | |
US20180241952A1 (en) | Image sensor, control method therefor, and image capturing apparatus | |
JPWO2019189893A1 (ja) | 撮像素子および撮像装置 | |
JP6537416B2 (ja) | 画像データ生成装置、撮像装置および画像データ生成プログラム | |
JP7294406B2 (ja) | 撮像素子、及び、撮像装置 | |
JP5072466B2 (ja) | 撮像装置 | |
WO2022250081A1 (ja) | 撮像素子、及び、撮像装置 | |
JP5683985B2 (ja) | 固体撮像装置および撮像装置 | |
JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
JP2022102594A (ja) | 撮像素子、及び、撮像装置 | |
JP2022181308A (ja) | 撮像素子、及び、撮像装置 | |
JP2022184314A (ja) | 撮像素子、及び、撮像装置 | |
JP2005223768A (ja) | 固体電子撮像装置 | |
JP2012235342A (ja) | 撮像装置及び電子カメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7294407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |