JP2018148528A - 固体撮像装置および電子機器 - Google Patents
固体撮像装置および電子機器 Download PDFInfo
- Publication number
- JP2018148528A JP2018148528A JP2017044882A JP2017044882A JP2018148528A JP 2018148528 A JP2018148528 A JP 2018148528A JP 2017044882 A JP2017044882 A JP 2017044882A JP 2017044882 A JP2017044882 A JP 2017044882A JP 2018148528 A JP2018148528 A JP 2018148528A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- circuit
- solid
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 238000013500 data storage Methods 0.000 claims abstract description 33
- 238000003384 imaging method Methods 0.000 claims description 131
- 238000012545 processing Methods 0.000 claims description 27
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000005286 illumination Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 50
- 239000000758 substrate Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 28
- 238000005516 engineering process Methods 0.000 description 25
- 238000001514 detection method Methods 0.000 description 23
- 238000000605 extraction Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 19
- 230000002457 bidirectional effect Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 5
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/708—Pixels for edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【課題】低消費電力化を図ることができる。【解決手段】単位画素毎または共有画素単位毎のAD変換器において、画素信号と時間的に変化する参照信号とを比較し、また、注目画素と、注目画素の近傍に位置する近傍画素における画素信号の大小関係を、参照信号により比較し、その大小関係の比較結果をデータ記憶部に保持する。本開示は、例えば、裏面照射型の固体撮像素装置に適用することができる。【選択図】図17
Description
本開示は、固体撮像装置および電子機器に関し、特に、低消費電力化を図るようにした固体撮像装置および電子機器に関する。
画像の濃淡値の変動に頑健で、高い識別性能を示す局所特徴量の1つとしてローカルバイナリパターン(LBP)が知られており、顔画像認識、テクスチャ分割、リアルタイム動画像解析等様々な分野で応用されている(特許文献1参照)。
従来のリアルタイム認識システムでは、撮像素子から得られたデジタル画像信号を用いてプロセッサによりLBP特徴抽出を行い学習データと照らし合わせ認識結果を出力する。
LBP特徴抽出自体はシンプルで演算量が少ないという利点がある一方、高速で常に認識処理を行うような用途に用いる場合、撮像素子から高速に画像データを取得し続ける必要があるため、撮像素子側の消費電力が膨大になってしまっていた。
本開示は、このような状況に鑑みてなされたものであり、パルス信号の時間幅を十分に確保することができるものである。
本技術の一側面の固体撮像装置は、画素信号と時間的に変化する参照信号とを比較する比較回路と、注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部とを画素毎またはエリアブロック毎に備える。
前記比較回路と前記参照信号とを用いて、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を前記データ保持部に保持することができる。
前記注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係の比較と同時に、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を保持する、前記データ保持部とは異なる第2のデータ保持部をさらに備えることができる。
前記近傍画素の比較回路出力信号を、前記注目画素の前記データ記憶部に接続させることができる。
前記注目画素と比較する近傍画素の数よりも、前記注目画素の前記データ記憶部に接続される近傍画素の比較回路出力信号の数のほうが少ない。
前記近傍画素は、前記注目画素に隣接する隣接画素である。
本技術の一側面の電子機器は、画素信号と時間的に変化する参照信号とを比較する比較回路と、注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部とを画素毎またはエリアブロック毎に備える固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。
本技術の一側面においては、画素毎またはエリアブロック毎に、画素信号と時間的に変化する参照信号とが比較され、注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係が、前記参照信号により比較され、前記大小関係の比較結果がデータ保持部に保持される。
本技術によれば、低消費電力化を図ることができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
以下、本開示を実施するための形態(以下実施の形態とする)について説明する。なお、説明は以下の順序で行う。
0.概要
1.第1の実施の形態
2.第2の実施の形態
3.イメージセンサの使用例
4.電子機器の例
5.移動体への応用例
0.概要
1.第1の実施の形態
2.第2の実施の形態
3.イメージセンサの使用例
4.電子機器の例
5.移動体への応用例
<0.概要>
<ローカルバイナリパターン(LBP)について>
図1は、ローカルバイナリパターン(LBP)の特徴について説明するための図である。図1は、LBPの算出例を示す図である。
<ローカルバイナリパターン(LBP)について>
図1は、ローカルバイナリパターン(LBP)の特徴について説明するための図である。図1は、LBPの算出例を示す図である。
図1の例に示されるように、3×3アレイのように画素値が並んでいる場合を例として、中央の注目画素におけるLBP値の算出方法について述べる。まず、中央の注目画素の画素値125を閾値として、近傍画素の値を閾値と比較し、閾値よりも大きければ1、小さければ0として、それぞれ2値化する。次に2値化した値を、注目画素の北西に位置する近傍画素から時計回りに順に並べ、2進数のパターンとして捉える。
図1の例においては、11010100(2進数)となり、10進数で表現すると222が注目画素に対するLBP値となる。なお、今回は、北西の近傍画素を最下位bitとして順に並べているが、近傍画素の選び方や、bitの並び順にはバリエーションがある。
このようにして、各画素に対応するLBP値をそれぞれ求め、画像全体で各LBP値を持つ画素がいくつあるかという情報(すなわちLBP値のヒストグラム)がLBP特徴量となる。今回の例では、注目画素と比較する近傍画素として隣接8近傍を取っているので、特徴量の次元数は8bitとなり10進数で言うと256次元の特徴量となる。
以上のように、LBP特徴は注目画素の画素値を閾値として周辺画素との相対関係により画像のパターンを記述するものであるため、画像全体にオフセットが重畳するような外的要因による変化(例えば照明環境変化等)に対し頑健であることが利点として挙げられる。
これまでのリアルタイム認識システムでは、撮像素子から得られたデジタル画像信号を用いてプロセッサによりLBP特徴抽出を行い学習データと照らし合わせ認識結果を出力する。
LBP特徴抽出自体はシンプルで演算量が少ないという利点がある一方、高速で常に認識処理を行うような用途に用いる場合、撮像素子から高速に画像データを取得し続ける必要があるため、撮像素子側の消費電力が膨大になってしまっていた。
そこで、図2に示されるように、本技術においては、外部プロセッサではなく、撮像素子(イメージセンサ)内でアナログ画素信号から直接LBP特徴抽出を行うことで、画素信号のAD変換を省き、消費電力を削減できる。さらに、イメージセンサから出力するデータは、画像信号ではなくLBP特徴量そのものとなり、イメージセンサから外部プロセッサへ送られるデータ量が削減されることでI/Oに関する消費電力も抑制することができる。
例えば、8bitフルHD画像から8bitの256次元LBP特徴を抽出する前提で、本技術の適用を考えると、(256次元×21bit)/(1920画素×1080画素×8bit)×100 ≒ 0.032%となり、出力データ量を0.032%にまで削減することができる。
ここで、LBP特徴1次元当たりのbit幅はフルHD画素数をオーバーフロー無くカウントできる21bit幅とした。
本技術によるLBP特徴抽出機能を備えたイメージセンサは、画素ADC CMOSイメージセンサをベースに、その機能/撮像特性は劣化させることなく、僅かな回路面積追加のみで実現される。
まず、図3乃至図16を参照して、第1の実施の形態として、本技術のベースとなる画素ADCイメージセンサについて説明する。
<1.第1の実施の形態>
<固体撮像装置の概略構成例>
図3は、本技術に係る固体撮像装置の概略構成を示している。
<固体撮像装置の概略構成例>
図3は、本技術に係る固体撮像装置の概略構成を示している。
図3の固体撮像装置1は、半導体として例えばシリコン(Si)を用いた半導体基板11に、画素21が2次元アレイ状に配列された画素アレイ部22を有する。画素アレイ部22には、時刻コード発生部26で生成された時刻コードを各画素21に転送する時刻コード転送部23も設けられている。そして、半導体基板11上の画素アレイ部22の周辺には、画素駆動回路24、DAC(D/A Converter)25、時刻コード発生部26、垂直駆動回路27、出力部28、及びタイミング生成回路29が形成されている。
2次元アレイ状に配列された画素21のそれぞれには、図2を参照して後述するように、画素回路41とADC42が設けられており、画素21は、画素内の受光素子(例えば、フォトダイオード)で受光した光量に応じた電荷信号を生成し、デジタルの画素信号SIGに変換して出力する。
画素駆動回路24は、画素21内の画素回路41(図4)を駆動する。DAC25は、時間経過に応じてレベル(電圧)が単調減少するスロープ信号である参照信号(基準電圧信号)REFを生成し、各画素21に供給する。時刻コード発生部26は、各画素21が、アナログの画素信号SIGをデジタルの信号に変換(AD変換)する際に使用される時刻コードを生成し、対応する時刻コード転送部23に供給する。時刻コード発生部26は、画素アレイ部22に対して複数個設けられており、画素アレイ部22内には、時刻コード発生部26に対応する数だけ、時刻コード転送部23が設けられている。即ち、時刻コード発生部26と、そこで生成された時刻コードを転送する時刻コード転送部23は、1対1に対応する。
垂直駆動回路27は、画素21内で生成されたデジタルの画素信号SIGを、タイミング生成回路29から供給されるタイミング信号に基づいて、所定の順番で出力部28に出力させる制御を行う。画素21から出力されたデジタルの画素信号SIGは、出力部28から固体撮像装置1の外部へ出力される。出力部28は、黒レベルを補正する黒レベル補正処理やCDS(Correlated Double Sampling;相関2重サンプリング)処理など、所定のデジタル信号処理を必要に応じて行い、その後、外部へ出力する。
タイミング生成回路29は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、生成した各種のタイミング信号を、画素駆動回路24、DAC25、垂直駆動回路27等に供給する。
固体撮像装置1は、以上のように構成されている。なお、図3では、上述したように、固体撮像装置1を構成する全ての回路が、1つの半導体基板11上に形成されるように説明したが、後述するように、固体撮像装置1を構成する回路を複数枚の半導体基板11に分けて配置する構成とすることもできる。
<画素の詳細構成例>
図4は、画素21の詳細構成例を示すブロック図である。
図4は、画素21の詳細構成例を示すブロック図である。
画素21は、画素回路41とADC(AD変換器)42で構成されている。
画素回路41は、受光した光量に応じた電荷信号をアナログの画素信号SIGとしてADC42に出力する。ADC42は、画素回路41から供給されたアナログの画素信号SIGをデジタル信号に変換する。
ADC42は、比較回路51とデータ記憶部52で構成される。
比較回路51は、DAC25から供給される参照信号REFと画素信号SIGを比較し、比較結果を表す比較結果信号として、出力信号VCOを出力する。比較回路51は、参照信号REFと画素信号SIGが同一(の電圧)になったとき、出力信号VCOを反転させる。
比較回路51は、差動入力回路61、電圧変換回路62、及び正帰還回路(PFB:positive feedback)63により構成されるが、詳細は、図5を参照して後述する。
データ記憶部52には、比較回路51から出力信号VCOが入力される他、垂直駆動回路27から、画素信号の書き込み動作であることを表すWR信号、画素信号の読み出し動作であることを表すRD信号、及び、画素信号の読み出し動作中における画素21の読み出しタイミングを制御するWORD信号が、垂直駆動回路27から供給される。また、時刻コード転送部23を介して、時刻コード発生部26で生成された時刻コードも供給される。
データ記憶部52は、WR信号及びRD信号に基づいて、時刻コードの書き込み動作と読み出し動作を制御するラッチ制御回路71と、時刻コードを記憶するラッチ記憶部72で構成される。
ラッチ制御回路71は、時刻コードの書き込み動作においては、比較回路51からHi(High)の出力信号VCOが入力されている間、時刻コード転送部23から供給される、単位時間ごとに更新される時刻コードをラッチ記憶部72に記憶させる。そして、参照信号REFと画素信号SIGが同一(の電圧)になり、比較回路51から供給される出力信号VCOがLo(Low)に反転されたとき、供給される時刻コードの書き込み(更新)を中止し、最後にラッチ記憶部72に記憶された時刻コードをラッチ記憶部72に保持させる。ラッチ記憶部72に記憶された時刻コードは、画素信号SIGと参照信号REFが等しくなった時刻を表しており、画素信号SIGがその時刻の基準電圧であったことを示すデータ、即ち、デジタル化された光量値を表す。
参照信号REFの掃引が終了し、画素アレイ部22内の全ての画素21のラッチ記憶部72に時刻コードが記憶された後、画素21の動作が、書き込み動作から読み出し動作に変更される。
ラッチ制御回路71は、時刻コードの読み出し動作においては、読み出しタイミングを制御するWORD信号に基づいて、画素21が自分の読み出しタイミングとなったときに、ラッチ記憶部72に記憶されている時刻コード(デジタルの画素信号SIG)を、時刻コード転送部23に出力する。時刻コード転送部23は、供給された時刻コードを、列方向(垂直方向)に順次転送し、出力部28に供給する。
以下では、時刻コードの書き込み動作においてラッチ記憶部72に書き込まれる時刻コードと区別するため、時刻コードの読み出し動作においてラッチ記憶部72から読み出される出力信号VCOが反転したときの反転時刻コードである、画素信号SIGがその時刻の基準電圧であったことを示すデジタル化された画素データを、AD変換画素データとも称する。
<比較回路の構成例>
図5は、比較回路51を構成する差動入力回路61、電圧変換回路62、及び正帰還回路63の詳細構成を示す回路図である。
図5は、比較回路51を構成する差動入力回路61、電圧変換回路62、及び正帰還回路63の詳細構成を示す回路図である。
差動入力回路61は、画素21内の画素回路41から出力された画素信号SIGと、DAC25から出力された参照信号REFとを比較し、画素信号SIGが参照信号REFよりも高いときに所定の信号(電流)を出力する。
差動入力回路61は、差動対となるトランジスタ81及び82、カレントミラーを構成するトランジスタ83及び84、入力バイアス電流Vbに応じた電流IBを供給する定電流源としてのトランジスタ85、並びに、差動入力回路61の出力信号HVOを出力するトランジスタ86により構成されている。
トランジスタ81、82、及び85は、NMOS(Negative Channel MOS)トランジスタで構成され、トランジスタ83、84、及び86は、PMOS(Positive Channel MOS)トランジスタで構成される。
差動対となるトランジスタ81及び82のうち、トランジスタ81のゲートには、DAC25から出力された参照信号REFが入力され、トランジスタ82のゲートには、画素21内の画素回路41から出力された画素信号SIGが入力される。トランジスタ81と82のソースは、トランジスタ85のドレインと接続され、トランジスタ85のソースは、所定の電圧VSS(VSS<VDD2<VDD1)に接続されている。
トランジスタ81のドレインは、カレントミラー回路を構成するトランジスタ83及び84のゲート及びトランジスタ83のドレインと接続され、トランジスタ82のドレインは、トランジスタ84のドレイン及びトランジスタ86のゲートと接続されている。トランジスタ83、84、及び86のソースは、第1電源電圧VDD1に接続されている。
電圧変換回路62は、例えば、NMOS型のトランジスタ91で構成される。トランジスタ91のドレインは、差動入力回路61のトランジスタ86のドレインと接続され、トランジスタ91のソースは、正帰還回路63内の所定の接続点に接続され、トランジスタ86のゲートは、バイアス電圧VBIASに接続されている。
差動入力回路61を構成するトランジスタ81乃至86は、第1電源電圧VDD1までの高電圧で動作する回路であり、正帰還回路63は、第1電源電圧VDD1よりも低い第2電源電圧VDD2で動作する回路である。電圧変換回路62は、差動入力回路61から入力される出力信号HVOを、正帰還回路63が動作可能な低電圧の信号(変換信号)LVIに変換して、正帰還回路63に供給する。
バイアス電圧VBIASは、定電圧で動作する正帰還回路63の各トランジスタ101乃至105を破壊しない電圧に変換する電圧であれば良い。例えば、バイアス電圧VBIASは、正帰還回路63の第2電源電圧VDD2と同じ電圧(VBIAS=VDD2)とすることができる。
正帰還回路63は、差動入力回路61からの出力信号HVOが第2電源電圧VDD2に対応する信号に変換された変換信号LVIに基づいて、画素信号SIGが参照信号REFよりも高いときに反転する比較結果信号を出力する。また、正帰還回路63は、比較結果信号として出力する出力信号VCOが反転するときの遷移速度を高速化する。
正帰還回路63は、5つのトランジスタ101乃至105で構成される。ここで、トランジスタ101、102、及び104は、PMOSトランジスタで構成され、トランジスタ103及び105は、NMOSトランジスタで構成される。
電圧変換回路62の出力端であるトランジスタ91のソースは、トランジスタ102及び103のドレインと、トランジスタ104及び105のゲートに接続されている。トランジスタ101及び104のソースは、第2電源電圧VDD2に接続され、トランジスタ101のドレインは、トランジスタ102のソースと接続され、トランジスタ102のゲートは、正帰還回路63の出力端でもあるトランジスタ104及び105のドレインと接続されている。トランジスタ103及び105のソースは、所定の電圧VSSに接続されている。トランジスタ101と103のゲートには、初期化信号INIが供給される。
トランジスタ104と105はインバータ回路を構成し、それらのドレインどうしの接続点は、比較回路51が出力信号VCOを出力する出力端となっている。
以上のように構成される比較回路51の動作について説明する。図6は、比較回路51の動作中の各信号の遷移を表す。なお、図6において“G86”はトランジスタ86のゲート電位を表している。
まず、参照信号REFが、全ての画素21の画素信号SIGよりも高い電圧に設定されるとともに、初期化信号INIがHiにされて、比較回路51が初期化される。
より具体的には、トランジスタ81のゲートには参照信号REFが、トランジスタ82のゲートには画素信号SIGが印加される。参照信号REFの電圧が、画素信号SIGの電圧よりも高い電圧の時は電流源となるトランジスタ85が出力した電流のほとんどがトランジスタ81を経由してダイオード接続されたトランジスタ83に流れる。トランジスタ83と共通のゲートを持つトランジスタ84のチャネル抵抗は十分低くなりトランジスタ86のゲートをほぼ第1電源電圧VDD1レベルに保ち、トランジスタ86は遮断される。したがって、電圧変換回路62のトランジスタ91が導通していたとしても、充電回路としての正帰還回路63が変換信号LVIを充電することは無い。一方、初期化信号INIとしてHiの信号が供給されていることから、トランジスタ103は導通し、正帰還回路63は変換信号LVIを放電する。また、トランジスタ101は遮断するので、正帰還回路63がトランジスタ102を介して変換信号LVIを充電することもない。その結果、変換信号LVIは、所定の電圧VSSレベルまで放電され、正帰還回路63は、インバータを構成するトランジスタ104と105によってHiの出力信号VCOを出力し、比較回路51が初期化される。
初期化の後、初期化信号INIがLoにされて、参照信号REFの掃引が開始される。
参照信号REFが画素信号SIGよりも高い電圧の期間では、トランジスタ86はオフとなるため遮断され、出力信号VCOはHiの信号となるので、トランジスタ102もオフとなり遮断される。トランジスタ103も、初期化信号INIはLoとなっているため遮断される。変換信号LVIは、高インピーダンス状態のまま所定の電圧VSSを保ち、Hiの出力信号VCOが出力される。
参照信号REFが画素信号SIGよりも低くなると、電流源のトランジスタ85の出力電流はトランジスタ81を流れなくなり、トランジスタ83と84のゲート電位は上昇して、トランジスタ84のチャネル抵抗は高くなる。そこに、トランジスタ82を介して流れ込む電流が、電圧降下を起こしてトランジスタ86のゲート電位を下げ、トランジスタ91が導通する。トランジスタ86から出力された出力信号HVOは、電圧変換回路62のトランジスタ91によって変換信号LVIに変換され、正帰還回路63に供給される。充電回路としての正帰還回路63は、変換信号LVIを充電し、電位を低電圧VSSから第2電源電圧VDD2へ近づけてゆく。
そして、変換信号LVIの電圧が、トランジスタ104と105で構成されるインバータの閾値電圧を超えると、出力信号VCOはLoとなり、トランジスタ102が導通する。トランジスタ101も、Loの初期化信号INIが印加されているため導通しており、正帰還回路63は、トランジスタ101と102を介して、変換信号LVIを急速に充電し、電位を第2電源電圧VDD2まで一気に持ち上げる。
電圧変換回路62のトランジスタ91は、ゲートにバイアス電圧VBIASが印加されているので、変換信号LVIの電圧が、バイアス電圧VBIASからトランジスタ閾値下がった電圧値に到達すれば遮断する。トランジスタ86が導通したままだとしても、それ以上に変換信号LVIを充電することは無く、電圧変換回路62は、電圧クランプ回路としても機能する。
トランジスタ102の導通による変換信号LVIの充電は、そもそもが変換信号LVIがインバータ閾値まで上昇してきたことを発端とし、その動きを加速する正帰還動作である。差動入力回路61の電流源であるトランジスタ85は、固体撮像装置1で並列同時に動作する回路数が膨大であることから1回路あたりの電流がきわめて僅かな電流に設定される。さらに、参照信号REFは、時刻コードが切り替わる単位時間に変化する電圧がAD変換のLSBステップとなるために極めて緩慢に掃引される。従って、トランジスタ86のゲート電位の変化も緩慢であり、それによって駆動されるトランジスタ86の出力電流の変化も緩慢である。しかし、その出力電流で充電される変換信号LVIに、後段から正帰還をかけることで、出力信号VCOは十分急速に遷移することができる。望ましくは、出力信号VCOの遷移時間は、時刻コードの単位時間の数分の1であり、典型例としては1ns以下である。本開示の比較回路51は、電流源のトランジスタ85に、例えば0.1uAの僅かな電流を設定しただけで、この出力遷移時間を達成することができる。
<画素回路の詳細構成例>
図7を参照して、画素回路41の詳細構成について説明する。
図7を参照して、画素回路41の詳細構成について説明する。
図7は、図5に示した比較回路51に、画素回路41の詳細を追加して示した回路図である。
画素回路41は、光電変換素子としてのフォトダイオード(PD)121、排出トランジスタ122、転送トランジスタ123、リセットトランジスタ124、及び、FD(浮遊拡散層)125で構成されている。
排出トランジスタ122は、露光期間を調整する場合に使用される。具体的には、露光期間を任意のタイミングで開始したいときに排出トランジスタ122をオンさせると、それまでの間にフォトダイオード121に蓄積されていた電荷が排出されるので、排出トランジスタ122がオフされた以降から、露光期間が開始されることになる。
転送トランジスタ123は、フォトダイオード121で生成された電荷をFD125に転送する。リセットトランジスタ124は、FD125に保持されている電荷をリセットする。FD125は、差動入力回路61のトランジスタ82のゲートに接続されている。これにより、差動入力回路61のトランジスタ82は、画素回路41の増幅トランジスタとしても機能する。
リセットトランジスタ124のソースは、差動入力回路61のトランジスタ82のゲート、及び、FD125に接続されており、リセットトランジスタ124のドレインは、トランジスタ82のドレインと接続されている。したがって、FD125の電荷をリセットするための固定のリセット電圧がない。これは、差動入力回路61の回路状態を制御することで、FD125をリセットするリセット電圧を、参照信号REFを用いて任意に設定可能であるためである。
<画素部タイミングチャート>
図8のタイミングチャートを参照して、図7に示した画素21の動作について説明する。
図8のタイミングチャートを参照して、図7に示した画素21の動作について説明する。
初めに、時刻t1において、参照信号REFが、それまでのスタンバイ電圧Vstbから、FD125の電荷をリセットするリセット電圧Vrstに設定され、リセットトランジスタ124がオンされることにより、FD125の電荷がリセットされる。また、時刻t1では、正帰還回路63のトランジスタ101と103のゲートに供給される初期化信号INIがHiに設定され、正帰還回路63が初期状態に設定される。
時刻t2において、参照信号REFが所定の電圧Vuまで持ち上げられ、参照信号REFと画素信号SIGの比較(参照信号REFの掃引)が開始される。この時点では、参照信号REFが画素信号SIGよりも大きいため出力信号VCOはHiとなっている。
参照信号REFと画素信号SIGが同一となったと判定された時刻t3において、出力信号VCOが反転(Lowに遷移)される。出力信号VCOが反転されると、上述したように正帰還回路63によって出力信号VCOの反転が高速化される。また、データ記憶部52では、出力信号VCOが反転した時点の時刻データ(NビットのDATA[1]乃至DATA[N])が記憶される。
信号書き込み期間が終了し、かつ、信号読み出し期間の開始時刻である時刻t4において、比較回路51のトランジスタ81のゲートに供給する参照信号REFの電圧が、トランジスタ81がオフするレベル(スタンバイ電圧Vstb)まで引き下げられる。これにより、信号読み出し期間中の比較回路51の消費電流が抑制される。
時刻t5において、読み出しタイミングを制御するWORD信号がHiとなり、Nビットのラッチ信号Col[n](n=1乃至N)(不図示)が、データ記憶部52のラッチ制御回路71から出力される。ここで取得されるデータは、CDS(Correlated Double Sampling;相関2重サンプリング)処理する際のリセットレベルのP相データとなる。
時刻t6において、参照信号REFが所定の電圧Vuまで持ち上げられるともに、トランジスタ101と103のゲートに供給される初期化信号INIがHiに設定され、正帰還回路63が再び初期状態に設定される。
時刻t7において、Hiの転送信号TXにより画素回路41の転送トランジスタ123がオンされ、フォトダイオード121で生成された電荷がFD125に転送される。
初期化信号INIがLowに戻された後、参照信号REFと画素信号SIGの比較(参照信号REFの掃引)が開始される。この時点では、参照信号REFが画素信号SIGよりも大きいため出力信号VCOはHiとなっている。
そして、参照信号REFと画素信号SIGが同一となったと判定された時刻t8において、出力信号VCOが反転(Lowに遷移)される。出力信号VCOが反転されると、正帰還回路63によって出力信号VCOの反転が高速化される。また、データ記憶部52には、出力信号VCOが反転した時点の時刻データ(NビットのDATA[1]乃至DATA[N])が記憶される。
信号書き込み期間が終了し、かつ、信号読み出し期間の開始時刻である時刻t9において、比較回路51のトランジスタ81のゲートに供給する参照信号REFの電圧が、トランジスタ81がオフするレベル(スタンバイ電圧Vstb)まで引き下げられる。これにより、信号読み出し期間中の比較回路51の消費電流が抑制される。
時刻t10において、読み出しタイミングを制御するWORD信号がHiとなり、Nビットのラッチ信号Col[n](n=1乃至N)(不図示)が、データ記憶部52のラッチ制御回路71から出力される。ここで取得されるデータは、CDS処理する際の信号レベルのD相データとなる。時刻t11は、上述した時刻t1と同じ状態であり、次の1V(1垂直走査期間)の駆動となる。
以上の画素21の駆動によれば、最初に、P相データ(リセットレベル)が取得された後、読み出され、次に、D相データ(信号レベル)が取得されて、読み出される。
以上の動作により、固体撮像装置1の画素アレイ部22の各画素21は、全画素同時にリセットし、かつ、全画素同時に露光するグローバルシャッタ動作が可能である。全画素が同時に露光及び読み出しを行うことが出来るので、通常、画素内に設けられる、電荷が読み出されるまでの間、電荷を保持する保持部が不要である。また、画素21の構成では、カラム並列読み出し型の固体撮像装置で必要であった、画素信号SIGを出力する画素を選択するための選択トランジスタ等も不要である。
図8を参照して説明した画素21の駆動では、排出トランジスタ122が常にオフに制御されていた。しかし、図8において破線で示されるように、所望の時刻で、排出信号OFGをHiに設定して排出トランジスタ122を一旦オンさせた後、オフさせることにより、任意の露光期間を設定することも可能である。
<時刻コード転送部とデータ記憶部の構成例>
図9は、時刻コード転送部23とデータ記憶部52の第1の構成例を示す回路図である。
図9は、時刻コード転送部23とデータ記憶部52の第1の構成例を示す回路図である。
図9の構成例においては、データ記憶部52は、1個のラッチ制御回路241と、N個のビット記憶部242−1乃至242−Nで構成されている。図9の構成例においては、1個のラッチ制御回路241が、N個のビット記憶部242−1乃至242−Nに、出力信号VCOとWORD信号を供給する。ビット記憶部242−1乃至242−Nそれぞれは、トランスファゲート261とラッチ記憶部262で構成される。
すなわち、図9の構成例では、ラッチ制御回路241が、ビット記憶部242−1乃至242−Nの外に、ビット記憶部242−1乃至242−Nに対して共通に設けられている。ラッチ制御回路241が、図3のラッチ制御回路71に対応し、ビット記憶部242−1乃至242−Nが、図3のラッチ記憶部72に対応する。
ラッチ制御回路241は、直列接続された2個のインバータ281及び282と、直列接続されたNOR回路283及びインバータ284で構成されている。
ビット記憶部242−nのトランスファゲート261は、NMOSトランジスタとPMOSトランジスタの2個のトランジスタ291及び292で構成されている。
ビット記憶部242−nのラッチ記憶部262は、トランジスタ301乃至306からなるスタティック型のラッチ回路で構成されている。トランジスタ301、302、及び305は、PMOSトランジスタで構成され、トランジスタ303、304、及び306は、NMOSトランジスタで構成されている。
比較回路51からの出力である出力信号VCOは、インバータ281とNOR回路283に入力され、NOR回路283のもう一方の入力には、WORD信号が供給される。インバータ281の出力は、インバータ282とラッチ記憶部262のトランジスタ303のゲートに供給され、インバータ282の出力は、ラッチ記憶部262のトランジスタ302のゲートに供給される。また、NOR回路283の出力は、インバータ284とトランスファゲート261のトランジスタ292のゲートに供給され、インバータ284の出力は、トランスファゲート261のトランジスタ291のゲートに供給される。
時刻コードの書き込み動作においては、WORD信号が全画素でLoとなり、トランスファゲート261は、出力信号VCOがHiのとき導通し、Loのとき遮断する。ラッチ記憶部262のフィードバック(入力Qに対する出力xQ)は、出力信号VCOがHiのとき遮断し、Loのとき導通する。したがって、ラッチ記憶部262は、出力信号VCOがHiのとき、nビット目の時刻コードの書き込み状態(トランスペアレント)となり、出力信号VCOがLoのとき、書き込まれた時刻コードの保持状態(ラッチ状態)となる。
時刻コードの読み出し動作においては、読み出し対象の画素21のラッチ制御回路241のみにWORD信号が供給される。出力信号VCOはLoとなっているので、トランスファゲート261は、HiのWORD信号が入力されたときのみ導通し、ラッチ記憶部212に保持された時刻コードが、時刻コード転送部23に出力される。
<時刻コード転送部とデータ記憶部の他の構成例>
図10は、時刻コード転送部23とデータ記憶部52の第2の構成例を示す回路図である。
図10は、時刻コード転送部23とデータ記憶部52の第2の構成例を示す回路図である。
図10の構成例においては、時刻コード転送部23が、Nビットの時刻コードDATA[1]乃至DATA[N]に対応するN個のシフトレジスタ341−1乃至341−Nと、クロック供給回路342とで構成されている。N個のシフトレジスタ341−1乃至341−Nそれぞれは、複数のD-F/F(D-フリップフロップ)351からなる。クロック供給回路342は、シフトレジスタ341の各D-F/F351のクロック入力に、クロック信号CLKを供給する。
データ記憶部52は、図9に示した第1の構成例と同様の、ラッチ制御回路241と、N個のビット記憶部242−1乃至242−Nで構成されている。さらに、図10の構成例においては、時刻コード転送部23とデータ記憶部52との間に、N個の双方向バッファ回路371−1乃至371−Nが新たに追加されている。
N個の双方向バッファ回路371−1乃至371−Nは、時刻コード転送部23のN個のシフトレジスタ341−1乃至341−Nに1対1に対応して設けられている。双方向バッファ回路371は、対応するシフトレジスタ341内の1つのD-F/F351と接続されている。
双方向バッファ回路371−nのバッファ回路381には、時刻コードの書き込み動作においてHiとなる書き込み制御信号WRが供給され、インバータ回路382には、時刻コードの読み出し動作においてHiとなる読み出し制御信号RDが供給される。双方向バッファ回路371−nは、書き込み制御信号WRと読み出し制御信号RDに基づいて、ビット記憶部242−nに対する時刻コードの書き込み動作と読み出し動作を切り替える。
ビット記憶部242−1乃至242−Nは、図9に示した第2構成例と同様の構成を有する。
参照信号REFの掃引が行われるAD変換期間中には、時刻コード転送部23のN個のシフトレジスタ341は、時刻コード発生部26から供給された時刻コードを、時刻コードの単位時間をクロック周期とするシフトクロックで転送する。
時刻コードの書き込み動作においては、Hiの書き込み制御信号WRと、Loの読み出し制御信号RDが、双方向バッファ回路371に供給されており、双方向バッファ回路371は、シフトレジスタ341の所定のD-F/F351から供給された時刻コードを、トランスファゲート261を介してビット記憶部242に供給する。ビット記憶部242は、供給された時刻コードを記憶する。
次の時刻コードの読み出し動作においては、ビット記憶部242に記憶されている時刻コードが、双方向バッファ回路371を介して時刻コード転送部23のシフトレジスタ341の所定のD-F/F351に供給される。シフトレジスタ341は、各段のD-F/F351に供給された時刻データを順送りに出力部28まで転送し、出力する。
より具体的には、シフトレジスタ341の各D-F/F351には、クロック入力に供給されるクロック信号CLKがHiまたはLoのいずれか一方でハイインピーダンス状態(以下、Hi-Z状態と記述する)にできる構成が採用される。例えば、図11で後述するD-F/F351の構成では、D-F/F351は、クロック信号CLKがLoであるとき、Hi-Z状態となる。
シフトレジスタ341の各D-F/F351がHi-Z状態とされている期間に、双方向バッファ回路371にHiの読み出し制御信号RDが供給されるとともに、WORD信号がHiとなり、ビット記憶部242に記憶されている時刻コードが、双方向バッファ回路371を介して時刻コード転送部23のシフトレジスタ341の所定のD-F/F351に供給される。
読み出し制御信号RDがLoに戻された後、シフトレジスタ341の各D-F/F351にシフトクロックが供給され、シフトレジスタ341は、各段のD-F/F351に供給された時刻データを出力部28まで順次転送し、出力する。
<D-F/Fの構成例>
図11は、シフトレジスタ341のD-F/F351の構成例を示している。
図11は、シフトレジスタ341のD-F/F351の構成例を示している。
図11において、各トランジスタや信号線の近傍に括弧()付で記したon、off等の文字は、Loのクロック信号CLKがクロック入力に入力されたときの各トランジスタや信号線の電位状態を示している。
図11に示されるように、Loのクロック信号CLKがD-F/F351に入力された場合には、D-F/F351がHi-Z状態となる。
<双方向バッファ回路の構成例>
図12は、双方向バッファ回路371の構成例を示している。
図12は、双方向バッファ回路371の構成例を示している。
図12に示される双方向バッファ回路371は、バッファ回路381とインバータ回路382で構成される。
バッファ回路381は、インバータ401、NAND回路402、NOR回路403、PMOS型のトランジスタ404、及びNMOS型のトランジスタ405で構成される。
バッファ回路381では、書き込み制御信号WRがHiのとき、NAND回路402とNOR回路403の出力はともに、時刻コード転送部23のD-F/F351から供給された時刻コードを反転したものとなる。バッファ回路381の出力は、さらにそれを反転したものとなるので、結果、D-F/F351から供給された時刻コードと同値となる。書き込み制御信号WRがLoのとき、NAND回路402の出力はHi、NOR回路403の出力はLoとなり、バッファ回路381の出力はHi-Z状態となる。
一方、インバータ回路382は、2個のPMOS型のトランジスタ411及び412、2個のNMOS型のトランジスタ413及び414、並びに、インバータ415からなるクロックドインバータで構成される。
インバータ回路382では、読み出し制御信号RDがHiのとき、クロックドインバータはアクティブになり、インバータ回路382は、ビット記憶部242から供給された時刻コードを反転して出力する。読み出し制御信号RDがLoのとき、クロックドインバータはイナート(非アクティブ)になり、インバータ回路382の出力はHi-Z状態となる。
<複数基板構成1>
これまでの説明では、固体撮像装置1が、1枚の半導体基板11上に形成されるものとして説明したが、複数枚の半導体基板11に回路を作り分けることで、固体撮像装置1を構成してもよい。
これまでの説明では、固体撮像装置1が、1枚の半導体基板11上に形成されるものとして説明したが、複数枚の半導体基板11に回路を作り分けることで、固体撮像装置1を構成してもよい。
図13は、上側基板11Aと下側基板11Cの2枚の半導体基板11を積層することで固体撮像装置1を構成する概念図を示している。
上側基板11Aには、フォトダイオード121を含む画素回路41が少なくとも形成されている。下側基板11Cには、時刻コードを記憶するデータ記憶部52と時刻コード転送部23が少なくとも形成されている。上側基板11Aと下側基板11Cは、例えば、Cu-Cuなどの金属結合などにより接合される。
図14は、上側基板11Aと下側基板11Cのそれぞれに形成される回路構成例を示している。
上側基板11Aには、画素回路41と、ADC42のうちの差動入力回路61のトランジスタ81、82、及び85の回路が形成されている。下側基板11Cには、トランジスタ81、82、及び85を除くADC42の回路と時刻コード転送部23が形成されている。
<複数基板構成2>
図13及び図14は、固体撮像装置1を2枚の半導体基板11で構成した例であるが、3枚の半導体基板11で構成することもできる。
図13及び図14は、固体撮像装置1を2枚の半導体基板11で構成した例であるが、3枚の半導体基板11で構成することもできる。
図15は、上側基板11A、中間基板11B、及び、下側基板11Cの3枚の半導体基板11を積層することで、固体撮像装置1を構成する概念図を示している。
上側基板11Aには、フォトダイオード121を含む画素回路41と、比較回路51の少なくとも一部の回路が形成されている。下側基板11Cには、時刻コードを記憶するデータ記憶部52と時刻コード転送部23が少なくとも形成されている。中間基板11Bには、上側基板11Aに配置されない比較回路51の残りの回路が形成されている。上側基板11Aと中間基板11B、及び、中間基板11Bと下側基板11Cは、例えば、Cu-Cuなどの金属結合などにより接合される。
図16は、固体撮像装置1を3枚の半導体基板11で形成する場合の各半導体基板11の回路配置例を示している。
図16の例では、上側基板11Aに配置した回路は、図14に示した上側基板11Aの回路と同じであり、比較回路51の残りの回路が中間基板11Bに配置され、データ記憶部52と時刻コード転送部23が下側基板11Cに配置されている。なお、これらの複数基板構成は、次に説明する第2の実施の形態についても同様に実施することができる。
次に、第2の実施の形態として、上述した画素ADCイメージセンサとの差分を中心に、本技術の構成について説明していく。
<2.第2の実施の形態>
<画素の構成例>
図17は、本技術を適用した画素の構成例を示すブロック図である。図17の例においては、注目の画素21−8と、その隣接の画素21−0乃至21−7とが示されている。なお、図17の例においては、近傍画素として、注目の画素21−8に隣接する画素21−0乃至21−7(8画素)が示されているが、本技術の範囲はそれに限定されるものではない。
<画素の構成例>
図17は、本技術を適用した画素の構成例を示すブロック図である。図17の例においては、注目の画素21−8と、その隣接の画素21−0乃至21−7とが示されている。なお、図17の例においては、近傍画素として、注目の画素21−8に隣接する画素21−0乃至21−7(8画素)が示されているが、本技術の範囲はそれに限定されるものではない。
図17に示されるように、各画素21は、画素回路41、比較回路51、およびデータ記憶部52で構成されている。ここで、画素回路41および比較回路51は、図4を参照して上述されたものと基本的に同様に構成されているが、データ記憶部52は、図4のデータ記憶部52と異なっている。その詳細については後述される。
また、第1の実施の形態との大きな違いは、近傍の画素21−0乃至21−7の比較回路51の出力であるVCO信号線が注目の画素21−8のデータ記憶部52にVCO_INとして接続されていることである。近傍の画素21−0のVCOが最下位bit、画素21−7のVCOが最上位bitとして8bitバス信号(VCO_IN)として注目の画素21のデータ記憶部52に接続される。また、図17においては、記載を省略しているが、全画素21について同様の接続がなされている。
例えば、画素21−7を新たに注目の画素と見た場合は、図17に記載の画素21−0、画素21−1、(元)注目の画素21−8、画素21−5、画素21−6と、画素21−7の南西方向に隣接する画素(図示せず)、画素21−7の西方向に隣接する画素(図示せず)、画素21−7の北西方向に隣接する画素(図示せず)が近傍画素と言え、近傍画素それぞれのVCOが画素21−7の8bitのVCO_INバスとしてデータ記憶部52に接続されている。
<画素の1画素単位の回路ブロック>
図18は、画素の1画素単位の回路ブロック図である。図10との差分は、2値のデマルチプレクサ回路500と近傍画素VCO8bitバス(VCO_IN)と注目画素のラッチとの接続を制御するスイッチ回路501−1乃至501−8が追加されていることと、VCO信号線が近傍の画素21−0乃至21−7に接続されていることである。すなわち、図18の例の場合、ラッチ制御回路241は、1個のインバータ281、OR回路(NOR回路+インバータ)283+284、デマルチプレクサ回路500、およびスイッチ回路501−1乃至501−8で構成されている。それ以外は図10と同じである。なお、図15ではトランジスタレベルで表現されている箇所も、図18の例においては、より抽象化して表現しているが論理的には同じである。また、図18の例においては、ビット記憶部242(ビット記憶部242−1乃至242−8)(以下、ラッチ回路242とも総称する)と双方向バッファ回路371(双方向バッファ回路371−1乃至371−8)を接続するバス配線がLBL(ローカルビットライン)として追加されている。なお、図18の例においては、ラッチ回路242は、2つのインバータで構成されている。
図18は、画素の1画素単位の回路ブロック図である。図10との差分は、2値のデマルチプレクサ回路500と近傍画素VCO8bitバス(VCO_IN)と注目画素のラッチとの接続を制御するスイッチ回路501−1乃至501−8が追加されていることと、VCO信号線が近傍の画素21−0乃至21−7に接続されていることである。すなわち、図18の例の場合、ラッチ制御回路241は、1個のインバータ281、OR回路(NOR回路+インバータ)283+284、デマルチプレクサ回路500、およびスイッチ回路501−1乃至501−8で構成されている。それ以外は図10と同じである。なお、図15ではトランジスタレベルで表現されている箇所も、図18の例においては、より抽象化して表現しているが論理的には同じである。また、図18の例においては、ビット記憶部242(ビット記憶部242−1乃至242−8)(以下、ラッチ回路242とも総称する)と双方向バッファ回路371(双方向バッファ回路371−1乃至371−8)を接続するバス配線がLBL(ローカルビットライン)として追加されている。なお、図18の例においては、ラッチ回路242は、2つのインバータで構成されている。
ここで、スイッチ回路501−1乃至501−8とは、その制御端子に1(H論理)が入力されると回路の両端の信号線を導通させ、制御端子に0(L論理)が入力されるとハイインピーダンスとなる回路である。また、デマルチプレクサ回路500は、制御端子に1(H論理)が入力されると、入力端子の論理を出力端子1に出力(この時出力端子0はL論理を出力)し、制御端子に0(L論理)が入力されると、入力端子の論理を出力端子0に出力(この時出力端子1はL論理を出力)する回路である。
このデマルチプレクサ回路500の制御信号LBP_ENを制御することで、撮像モードとLBP特徴抽出モードを切り替えることができる。具体的には、LBP_EN=0(撮像モード)時には、VCO信号の論理がNORの片側の入力に送られ、スイッチ回路501−1乃至501−8の制御端子入力は0(L論理)となり、VCO_INとラッチ回路は分断され、論理的には図10と等価な回路状態となる。したがって、上述した第1の実施の形態と同等の撮像機能を実現することができる。
また、LBP_EN=1(LBP特徴抽出モード)時には、VCO信号の論理がスイッチ回路501−1乃至501−8の制御端子入力に送られ、注目画素のVCOによりVCO_INとラッチ回路242の接続/分断が制御される。一方、デマルチプレクサ回路500の出力のうち、NORに接続されている出力は0(L論理)となるため、WORD論理=NOR出力論理となり、ラッチ回路242とLBL配線の接続/分断は、WORD信号のみによって制御されることになる。
<撮像モードとLBP特徴抽出モードの動作>
次に、図19乃至図21を参照して、撮像モード時とLBP特徴抽出モード時の動作について説明していく。
次に、図19乃至図21を参照して、撮像モード時とLBP特徴抽出モード時の動作について説明していく。
図19は、LBP_EN=0(撮像モード)時のREF、SIG、TX、VCO、LBL、ラッチの簡易的なタイミングチャートを示す図である。リセットレベルのAD変換と画素信号レベルのAD変換を順に行う。REFのスロープ動作と合わせ、時刻コードをLBL経由でラッチ回路242に伝送している。REFとSIGが交差したタイミングで比較回路51の動作によりVCOがHからLへ反転する。これにより、そのタイミングにラッチ回路242に書き込まれていた時刻コードがラッチされラッチ回路242に保持され、AD変換が実現される。ラッチされた時刻コード(AD変換データ)は、時刻コード転送部23を経由して画素アレイ外部へと出力される(図示せず)。また、画素信号レベルからリセットレベルを差し引く(CDS処理)ことで、比較回路51のばらつきやリセット動作時のチャージインジェクションやフィードスルー等をキャンセルすることができる。なお、撮像モードの動作に関しては、図8を参照して上述した第1の実施の形態と同様なので、その説明は省略される。
図20に、LBP_EN=1(LBP特徴抽出モード)かつ、ある近傍画素xxの画素値より注目画素の画素値が大きい場合の簡易的なタイミングチャートを示す。TXが駆動され画素信号レベルが読み出されると、注目画素の方が近傍画素xxよりも信号レベルが大きいため、SIGの振幅は注目画素の方が大きくなる。それに伴い、VCOの反転タイミングも近傍画素xxが注目画素に対し先立ってHからLへ反転することになる。ここで、注目画素のラッチ(xxビット目)に着目すると、前述のとおりLBP_EN=1のためスイッチ回路501が導通し近傍画素xxのVCOが接続されている(スイッチ回路261はハイインピーダンス)ため、近傍画素xxのVCOと同様の遷移をする。その後、注目画素のVCOがHからLに反転するタイミングで注目画素のラッチ回路242はその時に書き込まれているL論理をラッチし保持する。
次に、図21を参照して、LBP_EN=1(LBP特徴抽出モード)かつ、ある近傍画素xxの画素値より注目画素の画素値が小さい場合について同様に考える。近傍画素xxの画素値>注目画素値であるので、注目画素のVCOが近傍画素xxのVCOに先立ちHからLへ反転する。この時、注目画素のラッチ回路242(xxビット目)は近傍画素xxのVCOのH状態が書き込まれているため、このH論理をラッチし保持することになる。
以上の動作より、注目画素値を閾値として近傍画素の画素値を2値化したデータが、注目画素の8bitラッチ回路の対応するbitに保持される。この8bitのデータは、その定義からして正に注目画素のLBP値となっていることが分かる。
LBP値をラッチに保持した後は、撮像モードにおいて、AD変換した画素値データをラッチから画素アレイ外へ転送するのと全く同様にして読み出すことができる。また、必要に応じて、画素アレイ外のロジック回路において、各LBP値の出現画素数をカウントすることで、LBPヒストグラムデータを構成しイメージセンサから出力することもできる。
なお、LBP特徴抽出モードでは、撮像モードで行っているリセットレベル減算によるノイズ低減処理(CDS処理)が原理的にできないため、リセットレベル減算に依らないノイズ低減処理を行うことが有効な手段となる。例えば、比較回路51の差動入力回路出力をSIGに接続しリセットを行う際に、リセットトランジスタ(スイッチ)の制御パルスを通常よりもゆっくり遷移させて切る・帯域制限を掛ける等の手段が適用できる。
また、図22に示すように、複数画素(複数画素からなる画素群を、エリアブロックと称する)に対し1つの比較回路51とデータ記憶部52を共有する構成をとってもよい。この場合は、共有する画素毎にTX信号を分け(同図ではTX0/TX1/TX2/TX3の4種類に分割)時分割に各画素の「AD変換+アレイ外転送」もしくは「LBP特徴抽出+アレイ外転送」を行うことになる。
<画素の1画素単位の他の回路ブロック>
図23は、画素の1画素単位の他の回路ブロック図である。図23の回路ブロックは、近傍画素VCOと接続するスイッチ回路501、LBLを接続するスイッチ回路511、その制御信号WORD_LBP とが追加されたLBP専用ラッチ回路510−1乃至510−8と、LBP専用ラッチ回路510とLBLを接続するスイッチ回路511の制御信号WORD_LBPを導入したことと、デマルチを削除したことのみである。
図23は、画素の1画素単位の他の回路ブロック図である。図23の回路ブロックは、近傍画素VCOと接続するスイッチ回路501、LBLを接続するスイッチ回路511、その制御信号WORD_LBP とが追加されたLBP専用ラッチ回路510−1乃至510−8と、LBP専用ラッチ回路510とLBLを接続するスイッチ回路511の制御信号WORD_LBPを導入したことと、デマルチを削除したことのみである。
この構成により、ラッチ回路242を画素値専用ラッチ、ラッチ回路510をLBP専用ラッチとすることで、撮像モードとLBP特徴抽出モードを同時に行うことができる。データをラッチから読み出す際は、画素値AD変換データはWORD信号で、LBP値はWORD_LBP信号を用いて時分割で読み出す。画素値のAD変換/LBP特徴抽出そのものの動作原理は実施例1と同様である。
次に、図24および図25を参照して、本技術における近傍画素間のVCO配線接続について説明する。図24は、注目画素と隣接8近傍画素のVCO配線の接続関係を矢印で示す。すなわち、図24は、図17において、VCO配線接続関係のみに着目して簡略化したイメージとして表されたものである。
図24の例において、太線矢印は、注目画素のラッチに接続される近傍画素のVCO配線を表し、実線矢印は近傍画素のラッチに接続されるVCO配線を表している。また、矢印の向きは接続方向を表す。図24に示されるように、互いに反対方向を向いて重なる矢印の組みが複数存在する。これは、すなわち、注目画素の画素値と近傍画素の画素値の相対関係を重複して取得していることを示している。互いに反対方向を向いて重なる矢印の組みで関連付けられる画素で互いに取得したLBP値は、情報(=2つの画素の大小関係)としては等価で、LBP値自体は他方のbit反転値となる関係である。
したがって、図25に示すように近傍画素間のVCO配線接続は半分に減らすことが可能である。この場合、各画素で取得されるLBP値のbit数は半分(図の例では4bit)となるが、以下に示す演算処理により所望のLBP値を完全に復元できる。なお、この演算処理は画素アレイ外のオンチップロジック回路で行ってもよいし、イメージセンサチップ外で行ってもよい。また、本実施形態は、図25で示した配線接続関係のみに限定されるものではない。
・注目画素で得られたLBP値の0bit目をそのまま注目画素の0bit目の値とする
・注目画素で得られたLBP値の1bit目をそのまま注目画素の1bit目の値とする
・注目画素で得られたLBP値の2bit目をそのまま注目画素の2bit目の値とする
・注目画素で得られたLBP値の3bit目をそのまま注目画素の3bit目の値とする
・注目画素の南東方向に隣接する画素で得られたLBP値の0bit目をbit反転させ注目画素の4bit目の値とする
・注目画素の南方向に隣接する画素で得られたLBP値の1bit目をbit反転させ注目画素の5bit目の値とする
・注目画素の南西方向に隣接する画素で得られたLBP値の2bit目をbit反転させ注目画素の6bit目の値とする
・注目画素の西方向に隣接する画素で得られたLBP値の3bit目をbit反転させ注目画素の7bit目の値とする
・注目画素で得られたLBP値の1bit目をそのまま注目画素の1bit目の値とする
・注目画素で得られたLBP値の2bit目をそのまま注目画素の2bit目の値とする
・注目画素で得られたLBP値の3bit目をそのまま注目画素の3bit目の値とする
・注目画素の南東方向に隣接する画素で得られたLBP値の0bit目をbit反転させ注目画素の4bit目の値とする
・注目画素の南方向に隣接する画素で得られたLBP値の1bit目をbit反転させ注目画素の5bit目の値とする
・注目画素の南西方向に隣接する画素で得られたLBP値の2bit目をbit反転させ注目画素の6bit目の値とする
・注目画素の西方向に隣接する画素で得られたLBP値の3bit目をbit反転させ注目画素の7bit目の値とする
以上のように、図24および図25を参照して上述した工夫は、画素内の配線面積削減に繋がり、画素数の高解像度化に寄与する。
なお、近傍画素とは、図24に示された近傍画素として注目画素の隣接8画素を用いた場合だけでなく、図26Aに示されるように、近傍画素として、隣接8画素を囲む周囲の16画素を用いるようにしてもよい。また、図26Bに示されるように、近傍画素として、図26Aに示された周囲の16画素のうち、角の各4画素と、周囲の16画素のうち、注目画素の上下左右に1画素離れた位置する各4画素とを用いるようにしてもよい。さらに、図26Cに示されるように、周囲の16画素のうち、角の各4画素と、注目画素の上下左右に2画素離れた位置する各4画素とを用いるようにしてもよい。
以上、本技術によれば、画素信号値のAD変換省略やイメージセンサから出力されるデータ量の削減により、画像認識システムの低消費電力化を図ることができる。また、全画素並列動作による特徴量抽出処理の高速化を図ることができる。
例えば、8bitフルHD画像への適用を考えると、0.032%までデータ量を圧縮することが可能である。
<3.イメージセンサの使用>
図27は、上述の固体撮像装置を使用する使用例を示す図である。
図27は、上述の固体撮像装置を使用する使用例を示す図である。
上述した固体撮像装置(イメージセンサ)は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
<3.電子機器の例>
<電子機器の構成例>
<電子機器の構成例>
さらに、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
ここで、図28を参照して、本技術の電子機器の構成例について説明する。
図28に示される撮像装置800は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
図28の撮像装置800は、レンズ群などからなる光学部801、図3の固体撮像装置1の構成が採用される固体撮像装置(撮像デバイス)802、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路803を備える。また、撮像装置800は、フレームメモリ804、表示部805、記録部806、操作部807、および電源部808も備える。DSP回路803、フレームメモリ804、表示部805、記録部806、操作部807および電源部808は、バスライン809を介して相互に接続されている。
光学部801は、被写体からの入射光(像光)を取り込んで固体撮像装置802の撮像面上に結像する。固体撮像装置802は、光学部801によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置802として、図3の固体撮像装置1、即ち、画素信号をAD変換する際の判定速度を向上させつつ、消費電力を低減させた比較回路51や、回路規模と消費電力を大幅に削減できる時刻コード転送部23を有する固体撮像装置を用いることができる。
表示部805は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置802で撮像された動画または静止画を表示する。記録部806は、固体撮像装置802で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部807は、ユーザによる操作の下に、撮像装置800が持つ様々な機能について操作指令を発する。電源部808は、DSP回路803、フレームメモリ804、表示部805、記録部806および操作部807の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置802として、上述したいずれかの構成を採用した固体撮像装置1を用いることで、AD変換の判定速度を高速化させつつ、消費電力を低減することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置800においても、撮影の高速化と低消費電力を実現することができる。
上述した説明では、比較回路51及びADC42は、固体撮像装置1に組み込まれた部品として説明したが、それぞれ単独で流通する製品(比較器、AD変換器)とすることができる。
<4.移動体への応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図29は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図29に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図29の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図30は、撮像部12031の設置位置の例を示す図である。
図30では、車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図30には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031(撮像部12101乃至12104含む)に適用され得る。具体的には、固体撮像装置1は、撮像部12031(撮像部12101乃至12104含む)に適用することができる。撮像部12031(撮像部12101乃至12104含む)に本開示に係る技術を適用することにより、車載においても、低消費電力化を図ることができる。
なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
また、以上において、1つの装置(または処理部)として説明した構成を分割し、複数の装置(または処理部)として構成するようにしてもよい。逆に、以上において複数の装置(または処理部)として説明した構成をまとめて1つの装置(または処理部)として構成されるようにしてもよい。また、各装置(または各処理部)の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置(または処理部)の構成の一部を他の装置(または他の処理部)の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するものであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
(1) 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置。
(2) 前記比較回路と前記参照信号とを用いて、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を前記データ保持部に保持する
前記(1)に記載の固体撮像装置。
(3) 前記注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係の比較と同時に、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を保持する、前記データ保持部とは異なる第2のデータ保持部を
さらに備える前記(1)に記載の固体撮像装置。
(4) 前記近傍画素の比較回路出力信号を、前記注目画素の前記データ記憶部に接続させる
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5) 前記注目画素と比較する近傍画素の数よりも、前記注目画素の前記データ記憶部に接続される近傍画素の比較回路出力信号の数のほうが少ない
前記(4)に記載の固体撮像装置。
(6) 前記近傍画素は、前記注目画素に隣接する隣接画素である
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7) 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
(1) 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置。
(2) 前記比較回路と前記参照信号とを用いて、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を前記データ保持部に保持する
前記(1)に記載の固体撮像装置。
(3) 前記注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係の比較と同時に、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を保持する、前記データ保持部とは異なる第2のデータ保持部を
さらに備える前記(1)に記載の固体撮像装置。
(4) 前記近傍画素の比較回路出力信号を、前記注目画素の前記データ記憶部に接続させる
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5) 前記注目画素と比較する近傍画素の数よりも、前記注目画素の前記データ記憶部に接続される近傍画素の比較回路出力信号の数のほうが少ない
前記(4)に記載の固体撮像装置。
(6) 前記近傍画素は、前記注目画素に隣接する隣接画素である
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7) 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
1 固体撮像装置, 11 半導体基板, 21,21−0乃至21−8 画素, 23 時刻コード転送部,41 画素回路, 42 ADC, 51 比較回路, 52 データ記憶部, 71 ラッチ制御回路, 72 ラッチ記憶部, 241 ラッチ制御回路, 242,242−1乃至242−N ビット記憶部(ラッチ回路), 261 トランスファゲート, 262 ラッチ記憶部, 281,282 インバータ, 283 NOR回路, 284 インバータ, 371−1乃至371−N 双方向バッファ回路, 381 バッファ回路, 382 インバータ回路, 500 デマルチプレクサ回路, 501,501−1乃至501−8 スイッチ回路, 510,510−1乃至510−8 LBP専用ラッチ回路, 511 スイッチ回路,
Claims (7)
- 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置。 - 前記比較回路と前記参照信号とを用いて、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を前記データ保持部に保持する
請求項1に記載の固体撮像装置。 - 前記注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係の比較と同時に、前記注目画素の画素信号のAD変換を行い、前記AD変換の結果を保持する、前記データ保持部とは異なる第2のデータ保持部を
さらに備える請求項1に記載の固体撮像装置。 - 前記近傍画素の比較回路出力信号を、前記注目画素の前記データ記憶部に接続させる
請求項1に記載の固体撮像装置。 - 前記注目画素と比較する近傍画素の数よりも、前記注目画素の前記データ記憶部に接続される近傍画素の比較回路出力信号の数のほうが少ない
請求項4に記載の固体撮像装置。 - 前記近傍画素は、前記注目画素に隣接する隣接画素である
請求項1に記載の固体撮像装置。 - 画素信号と時間的に変化する参照信号とを比較する比較回路と、
注目画素と前記注目画素の近傍に位置する近傍画素における画素信号の大小関係を、前記参照信号により比較し、前記大小関係の比較結果を保持するデータ保持部と
を画素毎またはエリアブロック毎に備える固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017044882A JP2018148528A (ja) | 2017-03-09 | 2017-03-09 | 固体撮像装置および電子機器 |
US16/486,255 US10939062B2 (en) | 2017-03-09 | 2018-02-26 | Solid-state imaging apparatus and electronic equipment |
PCT/JP2018/006878 WO2018163873A1 (ja) | 2017-03-09 | 2018-02-26 | 固体撮像装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017044882A JP2018148528A (ja) | 2017-03-09 | 2017-03-09 | 固体撮像装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018148528A true JP2018148528A (ja) | 2018-09-20 |
Family
ID=63448631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017044882A Pending JP2018148528A (ja) | 2017-03-09 | 2017-03-09 | 固体撮像装置および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10939062B2 (ja) |
JP (1) | JP2018148528A (ja) |
WO (1) | WO2018163873A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021193121A1 (ja) * | 2020-03-26 | 2021-09-30 | ソニーグループ株式会社 | 固体撮像装置および画像処理方法 |
WO2022249736A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および電子機器 |
US11546538B2 (en) | 2019-11-28 | 2023-01-03 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, moving body, and method for checking photoelectric conversion apparatus |
DE112021002165T5 (de) | 2020-03-30 | 2023-03-23 | Sony Semiconductor Solutions Corporation | Halbleitervorrichtung und elektronische ausrüstung |
KR20240011679A (ko) | 2021-05-25 | 2024-01-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치 및 전자 기기 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11888002B2 (en) * | 2018-12-17 | 2024-01-30 | Meta Platforms Technologies, Llc | Dynamically programmable image sensor |
US11962928B2 (en) | 2018-12-17 | 2024-04-16 | Meta Platforms Technologies, Llc | Programmable pixel array |
EP3952293A4 (en) * | 2019-03-29 | 2022-12-28 | Nikon Corporation | IMAGING ELEMENT AND IMAGING DEVICE |
US11935291B2 (en) | 2019-10-30 | 2024-03-19 | Meta Platforms Technologies, Llc | Distributed sensor system |
US11948089B2 (en) | 2019-11-07 | 2024-04-02 | Meta Platforms Technologies, Llc | Sparse image sensing and processing |
KR20210073131A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 비교기 및 이를 포함하는 이미지 센서 |
US11825228B2 (en) | 2020-05-20 | 2023-11-21 | Meta Platforms Technologies, Llc | Programmable pixel array having multiple power domains |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9270258B2 (en) * | 2011-11-16 | 2016-02-23 | National University Corporation Shizuoka University | Lamp signal generation circuit and CMOS image sensor |
KR102057575B1 (ko) * | 2013-07-25 | 2019-12-20 | 삼성전자주식회사 | 이미지 센서 및 그것의 제어 방법 |
JP6166981B2 (ja) | 2013-08-09 | 2017-07-19 | 日本放送協会 | 表情解析装置及び表情解析プログラム |
US9940533B2 (en) * | 2014-09-30 | 2018-04-10 | Qualcomm Incorporated | Scanning window for isolating pixel values in hardware for computer vision operations |
US9923004B2 (en) * | 2014-09-30 | 2018-03-20 | Qualcomm Incorporated | Hardware acceleration of computer vision feature detection |
US10515284B2 (en) * | 2014-09-30 | 2019-12-24 | Qualcomm Incorporated | Single-processor computer vision hardware control and application execution |
US10129495B2 (en) * | 2016-03-25 | 2018-11-13 | Qualcomm Incorporated | Apparatus and method for generating local binary patterns (LBPS) |
US10395376B2 (en) * | 2017-07-19 | 2019-08-27 | Qualcomm Incorporated | CMOS image sensor on-die motion detection using inter-pixel mesh relationship |
-
2017
- 2017-03-09 JP JP2017044882A patent/JP2018148528A/ja active Pending
-
2018
- 2018-02-26 WO PCT/JP2018/006878 patent/WO2018163873A1/ja active Application Filing
- 2018-02-26 US US16/486,255 patent/US10939062B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11546538B2 (en) | 2019-11-28 | 2023-01-03 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, photoelectric conversion system, moving body, and method for checking photoelectric conversion apparatus |
WO2021193121A1 (ja) * | 2020-03-26 | 2021-09-30 | ソニーグループ株式会社 | 固体撮像装置および画像処理方法 |
DE112021002165T5 (de) | 2020-03-30 | 2023-03-23 | Sony Semiconductor Solutions Corporation | Halbleitervorrichtung und elektronische ausrüstung |
WO2022249736A1 (ja) * | 2021-05-25 | 2022-12-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および電子機器 |
KR20240011708A (ko) | 2021-05-25 | 2024-01-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치 및 전자 기기 |
KR20240011679A (ko) | 2021-05-25 | 2024-01-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치 및 전자 기기 |
Also Published As
Publication number | Publication date |
---|---|
US20200228738A1 (en) | 2020-07-16 |
WO2018163873A1 (ja) | 2018-09-13 |
US10939062B2 (en) | 2021-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018163873A1 (ja) | 固体撮像装置および電子機器 | |
US11039099B2 (en) | Solid-state imaging element, solid-state imaging apparatus, and method for controlling solid-state imaging element | |
US11950009B2 (en) | Solid-state image sensor | |
JP2018186478A (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
WO2020110484A1 (ja) | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 | |
US20200382735A1 (en) | Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor | |
JP2019047383A (ja) | 撮像装置、および、固体撮像素子の制御方法 | |
US11595601B2 (en) | Solid-state imaging element, imaging device, and control method of solid-state imaging element | |
US11381764B2 (en) | Sensor element and electronic device | |
WO2019193801A1 (ja) | 固体撮像素子、電子機器および固体撮像素子の制御方法 | |
US20210360187A1 (en) | Imaging element, control method, and electronic device | |
WO2019092999A1 (ja) | 半導体集積回路、および、撮像装置 | |
WO2020195936A1 (ja) | 固体撮像装置、及び電子機器 | |
US11558571B2 (en) | Solid-state imaging element and imaging device | |
WO2021220682A1 (ja) | 撮像装置 | |
WO2020090311A1 (ja) | 固体撮像素子 | |
WO2023074522A1 (ja) | 物理量検出装置及び撮像装置 | |
WO2022044809A1 (ja) | 撮像装置および電子機器 | |
WO2023062944A1 (ja) | 光検出素子、および、光検出装置 | |
WO2023276199A1 (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
WO2022158246A1 (ja) | 撮像装置 | |
CN117413529A (zh) | 图像捕获装置及电子设备 | |
CN117337579A (zh) | 成像装置和电子设备 | |
CN117063485A (zh) | 摄像装置及模数转换电路 |