CN117337579A - 成像装置和电子设备 - Google Patents

成像装置和电子设备 Download PDF

Info

Publication number
CN117337579A
CN117337579A CN202280036189.2A CN202280036189A CN117337579A CN 117337579 A CN117337579 A CN 117337579A CN 202280036189 A CN202280036189 A CN 202280036189A CN 117337579 A CN117337579 A CN 117337579A
Authority
CN
China
Prior art keywords
region
converter
photoelectric converter
signal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280036189.2A
Other languages
English (en)
Inventor
永野川晴久
梅田谦吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117337579A publication Critical patent/CN117337579A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[问题]为了减少在堆叠的多个基板或多个层之间发送和接收的信号的数量。[解决方案]一种成像装置，包括：多个像素，每个像素均具有光电转换部；模拟数字转换部，针对每个由多个像素中的两个以上的像素组成的区域像素设置，并且将与通过两个以上的像素的光电转换获得的电荷对应的信号转换成数字信号；浮动扩散，输出通过像素中的光电转换部的光电转换而获得的电荷；多个堆叠区域，布置有多个像素中的多个光电转换部、多个模数转换部和多个浮动扩散；以及信号传送部，用于在多个区域之间发送和接收信号。布置有区域像素中的多个光电转换部的区域和布置有模数转换部的区域经由同一信号传送部发送和接收多个浮动扩散的电荷。

Description

成像装置和电子设备
技术领域
本公开涉及成像装置和电子设备。
背景技术
在常规图像传感器中，由每个像素的光电转换器光电转换的成像信号以列为单位进行模数转换(在下文中被称为AD转换)。因此，存在读出像素阵列单元中的所有像素会花费时间的问题。
鉴于此，已经提出了像素AD型成像装置，其中，针对每个像素设置AD转换器并且为每个像素执行AD转换(见专利文献1)。
现有技术文献
专利文献
专利文献1：JP 2018-148528A
发明内容
[本发明要解决的技术问题]
然而，在像素AD型成像装置中，由于针对每个像素设置AD转换器，所以布线的数量增加并且功耗也增加，使得难以制造高分辨率成像装置。
因此，已经实际使用成像装置，在该成像装置中，分开设置布置有光电转换器的基板和布置有AD转换器的基板，并且这些基板堆叠。通过凸块、通孔等在两个堆叠的基板之间传输和接收各种信号。然而，如果在两个基板之间传输和接收的信号的数目较大，则设置在每个基板上的布线面积变大，这可能减小光电转换器的面积比并且减小孔径比。
因此，本公开提供能够减少在多个堆叠基板和多个层之间发送和接收的信号的数量的成像装置和电子设备。
[问题的解决方案]
为了解决该问题，根据本技术，提供了一种成像装置，包括：多个像素，每个像素具有光电转换器；
模数转换器，针对每个由多个像素中的两个以上像素组成的区域像素而设置，以将与由两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由像素中的光电转换器光电转换的电荷；
多个堆叠区域，在多个堆叠区域中布置有多个像素中的多个光电转换器、多个模数转换器和多个浮动扩散；以及
信号传送器，在多个区域之间发送和接收信号，其中，
在多个区域当中，布置有多个光电转换器的区域与布置有模数转换器的区域分开设置，并且
布置有区域像素的多个光电转换器的区域以及布置有模数转换器的区域经由同一信号传送器发送和接收多个浮动扩散的电荷。
光电转换器可以具有硅半导体层，或者可以具有非硅半导体层。
非硅半导体层可以是含有有机半导体材料的半导体层。
成像装置可进一步包括：存储单元，针对每个像素设置以存储由光电转换器光电转换的电荷；
第一传输晶体管，针对每个像素设置以执行是否将由光电转换器光电转换的电荷存储在存储单元中的切换控制；以及
第二传输晶体管，第二传输晶体管针对每个像素设置以执行是否将存储在存储单元中的电荷传输到浮动扩散的切换控制。
存储单元可布置在多个区域当中的其中布置光电转换器的区域中。
存储单元可布置在与光电转换器相同的层中，或者布置在堆叠在布置有光电转换器的层上的层中。
存储单元可布置在多个区域当中的与模数转换器布置的区域不同的区域中。
该不同的区域可以具有电连接至浮动扩散的布线层，并且
存储单元可以布置在与布线层相同的层中。
模数转换器可包括：
比较器，将与电荷对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；
波形整形单元，对比较输出处理器的输出信号的波形进行整形；以及
比较器、比较输出处理器和波形整形单元可布置在多个区域当中的同一区域中。
模数转换器可包括：
比较器，将与电荷对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；以及
波形整形单元，对比较输出处理器的输出信号的波形进行整形；以及
比较器、比较输出处理器和波形整形单元被布置在多个区域当中的相互不同的区域中。
模数转换器可包括：
比较器，将与电荷对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；以及
波形整形单元，对比较输出处理器的输出信号的波形进行整形；以及
比较器、比较输出处理器和波形整形单元布置在多个区域当中的相互不同的区域中。
成像装置还可包括：
第一区域，布置有光电转换器；以及
第二区域，布置有模数转换器的至少一部分布置，以及
信号传送器可以在第一区域和第二区域之间发送和接收浮动扩散的电荷。
光电转换器可包括：
第一光电转换器；以及
第二光电转换器，
浮动扩散可包括：
第一浮动扩散，存储由第一光电转换器光电转换的电荷；以及
第二浮动扩散，存储由第二光电转换器光电转换的电荷，
多个区域可包括：
第一区域，第一光电转换器布置在第一区域中；
第二区域，第二光电转换器被布置于第二区域中；以及
第三区域，在第三区域中布置模数转换器的至少一部分，以及
信号传送器可包括：
第一信号传送器，在第一区域和第三区域之间发送和接收第一浮动扩散的电荷；以及
第二信号传送器，在第二区域和第三区域之间发送和接收第二浮动扩散的电荷。
第一光电转换器和第二光电转换器中的可以具有硅半导体层，并且第一光电转换器和第二光电转换器中的另一个可以具有非硅半导体层。
成像装置可进一步包括：第一存储单元，针对每个像素设置以存储由第一光电转换器光电转换的电荷；以及
第二存储单元，针对每个像素设置以存储由第二光电转换器光电转换的电荷，其中
第一存储单元可布置在第一区域中，
第二存储单元可布置在第二区域中，
第一浮动扩散可存储与存储在第一存储单元中的电荷对应的电荷，并且
第二浮动扩散可存储与存储在第二存储单元中的电荷对应的电荷。
成像装置可进一步包括存储单元，该存储单元针对每个像素设置以存储由第一光电转换器或第二光电转换器光电转换的电荷，其中
存储单元可布置在第二区域中，
第一浮动扩散和第二浮动扩散中的任一个可以存储与存储单元中存储的电荷对应的电荷，并且第一浮动扩散和第二浮动扩散中的另一个可以存储由第一光电转换器或第二光电转换器光电转换的电荷而不存储存储单元中的电荷。
第一光电转换器和第二光电转换器二者都可以具有硅半导体层，或者可以具有非硅半导体层。
成像装置可进一步包括：第一存储单元，针对每个像素设置以存储由第一光电转换器光电转换的电荷；以及
第二存储单元，针对每个像素设置以存储由第二光电转换器光电转换的电荷。
第一存储单元和第二存储单元中的至少一个可以被设置为跨过第一区域和第二区域。
根据本公开，提供了一种电子设备，包括：成像装置，输出每个像素的光电转换的数字信号；以及
信号处理器，对数字信号执行信号处理，其中
成像装置包括：
多个像素，每个像素具有光电转换器；
模数转换器，针对每个由多个像素中的两个以上像素组成的区域像素设置，以将与由两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由像素中的光电转换器光电转换的电荷；
多个堆叠区域，在多个堆叠区域中布置有多个像素、多个模数转换器和多个浮动扩散；以及
信号传送器，在多个区域之间发送和接收信号，其中，
在多个区域当中，布置有多个光电转换器的区域与布置有模数转换器的区域分开设置，并且
信号传送器在布置有光电转换器的区域和布置有模数转换器的区域之间发送和接收浮动扩散的电荷。
附图说明
图1是示出根据本技术的实施方式的成像装置的配置示例的图。
图2是示出根据本技术的实施方式的垂直驱动器的配置示例的图。
图3是示出根据本技术的实施方式的水平控制单元的配置示例的图。
图4A是示出根据本技术的实施方式的区域像素的配置示例的图。
图4B是示出与全局快门方法对应的区域像素的示意性配置的方框图。
图5A是示出根据本技术的实施方式的光电转换器的配置示例的图。
图5B是全局快门方法中的光电转换器的电路图。
图6是示出根据本技术的实施方式的比较器的配置示例的图。
图7是示出根据本技术的实施方式的比较输出处理器的配置示例的图。
图8是示出根据本技术的实施方式的转换结果保持单元的配置示例的图。
图9是示出根据本技术的实施方式的时间码传输单元的配置示例的图。
图10是根据本公开的成像装置的一个帧周期的时序图。
图11是根据第一示例的区域像素的电路图。
图12是根据第一示例的区域像素的截面图。
图13A是沿图12中的线A-A截取的平面图。
图13B是沿图12中的线B-B截取的平面图。
图14是根据第二示例的区域像素的电路图。
图15是根据第二示例的区域像素的截面图。
图16A是沿图15中的线A-A截取的平面图。
图16B是沿图15中的线B-B截取的平面图。
图16C是沿图15中的线C-C截取的平面图。
图17是根据第三示例的区域像素的电路图。
图18是根据第三示例的区域像素的截面图。
图19A是沿图18中的线A-A截取的平面图。
图19B是沿图18中的线B-B截取的平面图。
图19C是沿图18中的线C-C截取的平面图。
图20是总结根据第一至第三示例的区域像素的特征的图。
图21是根据第四示例的区域像素的电路图。
图22是根据第四示例的区域像素的截面图。
图23A是沿图22中的线A-A截取的平面图。
图23B是沿图22中的线B-B截取的俯视图。
图24是根据第五示例的区域像素的电路图。
图25是根据第五示例的区域像素的截面图。
图26A是沿图25中的线A-A截取的平面图。
图26B是沿图25中的线B-B截取的平面图。
图26C是沿图25中的线C-C截取的平面图。
图27是根据第六示例的区域像素的电路图。
图28是根据第六示例的区域像素的截面图。
图29A是沿图28中的线A-A截取的平面图。
图29B是沿图28中的线B-B截取的平面图。
图29C是沿图28中的线C-C截取的平面图。
图30是总结根据第四示例至第六示例的区域像素的特征的图。
图31是根据第七示例的区域像素的电路图。
图32是根据第七示例的区域像素的截面图。
图33A是沿图32中的线A-A方向的平面图。
图33B是沿图32中的线B-B截取的平面图。
图33C是沿图32中的线C-C截取的平面图。
图34是根据第八示例的区域像素的电路图。
图35是根据第八示例的区域像素的截面图。
图36A是沿图35中的线A-A截取的平面图。
图36B是沿图35中的线B-B截取的平面图。
图36C是沿图35中的线C-C截取的平面图。
图37是总结根据第七示例和第八示例的区域像素的特征的图。
图38是根据第九示例的区域像素的电路图。
图39是根据第九示例的区域像素的截面图。
图40A是沿图39中的线A-A方向的平面图。
图40B是沿图39中的线B-B截取的平面图。
图40C是沿图39中的线C-C的平面图。
图41是根据第十示例的区域像素的电路图。
图42是根据第十示例的区域像素的截面图。
图43A是沿图42中的线A-A方向的平面图。
图43B是沿图42中的线B-B截取的平面图。
图43C是沿图42中的线C-C截取的截面图。
图44是根据第十一示例的区域像素的电路图。
图45是根据第十一示例的区域像素的截面图。
图46A是沿图45中的线A-A截取的平面图。
图46B是沿图45中的线B-B截取的平面图。
图46C是沿图45中的线C-C截取的平面图。
图46D是沿图45中的线D-D截取的平面图。
图47是总结根据第九示例至第十一示例的区域像素的特征的图。
图48是根据第十二示例的区域像素的电路图。
图49是根据第十二示例的区域像素的截面图。
图50A是沿图49中的线A-A方向的平面图。
图50B是沿图49中的线B-B截取的平面图。
图51是根据第十三示例的区域像素的电路图。
图52是根据第十三示例的区域像素的截面图。
图53A是沿图52中的线A-A截取的平面图。
图53B是沿图52中的线B-B截取的平面图。
图53C是沿图52中的线C-C截取的平面图。
图54是根据第十四示例的区域像素的电路图。
图55是根据第十四示例的区域像素的截面图。
图56A是沿图55中的线A-A截取的平面图。
图56B是沿图55中的线B-B截取的平面图。
图56C是沿图55中的线C-C截取的平面图。
图57是总结根据第十二至第十四示例的区域像素的特征的图。
图58是根据第十五示例的区域像素的电路图。
图59是根据第十五示例的区域像素的截面图。
图60A是沿图59中的线A-A截取的平面图。
图60B是沿图59中的线B-B截取的平面图。
图60C是沿图59中的线C-C截取的平面图。
图61是根据第十六示例的区域像素的电路图。
图62是根据第十六示例的区域像素的截面图。
图63A是沿图62中的线A-A截取的平面图。
图63B是沿图62中的线B-B截取的平面图。
图63C是沿图62中的线C-C截取的平面图。
图63D是沿图62中的线D-D截取的平面图。
图64是根据第十七示例的区域像素的电路图。
图65是根据第十七示例的区域像素的截面图。
图66A是沿图65中的线A-A截取的平面图。
图66B是沿图65中的线B-B截取的平面图。
图66C是沿图65中的线C-C截取的平面图。
图66D是沿图65中的线D-D截取的平面图。
图67是总结根据第十五示例至第十七示例的区域像素的特征的图。
图68是根据第十八示例的区域像素的电路图。
图69是根据第十八示例的区域像素的截面图。
图70A是沿图69中的线A-A截取的平面图。
图70B是沿图69中的线B-B截取的平面图。
图71是根据第十九示例的区域像素的电路图。
图72是根据第十九示例的区域像素的截面图。
图73A是图72中线A-A方向的平面图。
图73B是沿图72中的线B-B截取的平面图。
图73C是沿图72中的线C-C截取的平面图。
图74是根据第二十示例的区域像素的电路图。
图75是根据第二十示例的区域像素的截面图。
图76A是沿图75中的线A-A方向的平面图。
图76B是沿图75中的线B-B截取的平面图。
图76C是沿图75中的线C-C截取的平面图。
图77是总结根据第十八至第二十示例的区域像素的特征的图。
图78是根据第二十一示例的区域像素的电路图。
图79是根据第二十一示例的区域像素的截面图。
图80A是沿图79中的线A-A截取的平面图。
图80B是沿图79中的线B-B截取的平面图。
图80C是沿图79中的线C-C截取的平面图。
图81是根据第二十二示例的区域像素的电路图。
图82是根据第二十二示例的区域像素的截面图。
图83A是沿图82的线A-A截取的平面图。
图83B是沿图82的线B-B截取的平面图。
图83C是沿图82的线C-C截取的平面图。
图84是根据第三示例的区域像素的电路图。
图85是根据第三示例的区域像素的截面图。
图86A是沿图85中的线A-A截取的平面图。
图86B是沿图85中的线B-B截取的平面图。
图86C是沿图85中的线C-C截取的平面图。
图87是总结根据第二十一示例至第二十三示例的区域像素的特征的图。
图88是根据第二十四示例的区域像素的电路图。
图89是根据第二十四示例的区域像素的截面图。
图90A是沿图89中的线A-A截取的平面图。
图90B是沿图89中的线B-B截取的平面图。
图90C是沿图89中的线C-C截取的平面图。
图91是根据第二十五示例的区域像素的电路图。
图92是根据第二十五示例的区域像素的截面图。
图93A是图92的线A-A方向的平面图。
图93B是沿图92中的线B-B截取的平面图。
图93C是沿图92中的线C-C截取的平面图。
图94是总结根据第二十四和第二十五示例的区域像素的特征的图。
图95是根据第三示例的区域像素的电路图。
图96是根据第三示例的区域像素的截面图。
图97A是沿图96中的线A-A截取的平面图。
图97B是沿图96中的线B-B截取的平面图。
图97C是沿图96中的线C-C截取的平面图。
图98是根据第二十七示例的区域像素的电路图。
图99是根据第二十七示例的区域像素的截面图。
图100A是沿图99中的线A-A截取的平面图。
图100B是沿图99中的线B-B截取的平面图。
图100C是沿图99中的线C-C截取的平面图。
图101是根据第二十八示例的区域像素的电路图。
图102是根据第二十八示例的区域像素的截面图。
图103A是图99中线A-A方向的平面图。
图103B是沿图99中的线B-B截取的平面图。
图103C是沿图99中的线C-C截取的平面图。
图103D是沿图102中的线D-D截取的截面图。
图104是总结根据第二十六至第二十八示例的区域像素的特征的图。
图105是示出在AD转换器内的比较结果输出信号的电路图；
图106是示出车辆控制系统的总体配置的示例的框图。
图107是示出车外信息检测单元和成像部的安装位置的示例的说明图。
具体实施方式
在下文中，将参考附图描述成像装置和电子设备的实施方式。尽管以下将主要描述成像装置和电子设备的主要组件，但是成像装置和电子设备可包括未示出或解释的组件和功能。以下描述不排除未示出或提及的组件或功能。
[成像装置的配置]
图1是示出根据本技术的实施方式的成像装置1的配置示例的图。该成像装置1包括像素阵列单元10、时间码生成器20、参考信号生成器30、垂直驱动器40和水平控制单元50。
像素阵列单元10包括多个区域像素100，并且对于每个区域像素100，模数转换(在下文中被称为AD转换)像素信号。区域像素100具有多个像素。每个像素具有光电转换器。如后面将要描述的，区域像素100具有一个模数转换器(在下文中被称为AD转换器)。AD转换器依次对由区域像素100中的每个像素捕捉的模拟像素信号进行AD转换并且输出对应的数字信号。注意，区域像素100也可被称为像素，该像素中的每个光电转换器可被称为子像素或彩色像素。
像素阵列单元10包括：区域像素100，以二维矩阵布置，以生成像素信号；以及多个时间码传输单元200，布置在沿列方向布置的多个区域像素100之间。区域像素100输出作为对每个像素的模拟像素信号进行AD转换的结果的时间码。时间码传输单元200在列方向上依次传输时间码。传输来的时间码被输入到水平控制单元50。信号线101是连接区域像素100和时间码传输单元200的信号线。稍后将描述区域像素100和时间码传输单元200的配置的细节。
时间码生成器20生成时间码并输出到时间码传输单元200。此处，时间码是指示自区域像素100中的AD转换开始所经过的时间的码。该时间码具有与转换后的数字像素信号的位数相等的大小，并且可以使用例如格雷码。时间码经由信号线21输出到时间码传输单元200。
参考信号生成器30生成参考信号并且将其输出到区域像素100。该参考信号是用于区域像素100中的AD转换的参考信号，并且例如，可以使用其电压随时间线性降低的信号(斜坡信号)。该参考信号经由信号线31输出。时间码生成器20的时间码的生成与输出与参考信号生成器30的参考信号的生成和输出同步地执行。因此，从时间码生成器20和参考信号生成器30输出的时间码和参考信号一一对应，可根据时间码获得参考信号的电压。后述的时间码解码器52通过从时间码取得参考信号的电压来进行解码。
垂直驱动器40生成并输出区域像素100的控制信号等。该控制信号经由信号线41输出到区域像素100。稍后将描述垂直驱动器40的配置的细节。
水平控制单元50对由时间码传输单元200转送的时间码进行处理。时间码经由信号线11被输入到水平控制单元50。稍后将描述水平控制单元50的配置的细节。注意，水平控制单元50是权利要求中描述的处理电路的示例。
[垂直驱动器的配置]
图2为示出根据本技术的实施方式的垂直驱动器40的配置示例的图。垂直驱动器40包括控制信号生成器42和电源单元43。
控制信号生成器42生成并输出区域像素100的控制信号。电源单元43提供区域像素100的操作所需的电力。这些控制信号和电力由信号线41传输。如图所示，信号线41由多条信号线(OFG，OFD，TX，SEL1，SEL2，SEL3，SEL4，Vb，INI，WORD)和多条电源线(VDDH，VBIAS)组成。信号线(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、Vb、INI、WORD)连接到控制信号生成器42并且传输用于区域像素100的控制信号。另一方面，电源线(VDDH，VBIAS)连接到电源单元43并用于供电。稍后将描述这些信号线的细节。
[水平控制单元的配置]
图3是示出了本技术的一个实施方式中的水平控制单元50的配置示例的图。水平控制单元50包括时间码解码器52、列信号处理器53和时钟信号生成器54。
时间码解码器52对时间码进行解码。通过该解码，生成作为AD转换的结果的数字像素信号。多个时间码解码器52布置在水平控制单元50中并且与布置在像素阵列部10中的时间码传输单元200一一对应。时间码从相应的时间码传输单元200同时输入到这些时间码解码器52。这些时间码解码器52同时进行输入时间码的解码。此后，多个解码的数字像素信号被输入至列信号处理器53。
列信号处理器53处理从时间码解码器52输出的数字像素信号。可以执行稍后将描述的相关双采样(CDS)作为该处理。列信号处理器53水平地传输所处理的数字像素信号。列信号处理器53顺序地传输和输出与通过多个时间码解码器52同时输入的多个数字像素信号对应的处理后的像素信号。从列信号处理器53输出的像素信号是成像装置1的输出信号并且对应于数字像素信号。
[像素配置]
图4A是示出根据本技术的实施方式的区域像素100的配置示例的图。区域像素100包括与四个像素相对应的四个光电转换器110(110a、110b、110c、110d)和AD转换器190。作为四个光电转换器110的输出端的浮动扩散FD连接到AD转换器190的公共输入节点。由此，能够减少四个光电转换器110信号传送器91和AD转换器190的的数量。
光电转换器110针对每个像素执行光电转换，以产生并保持对应于入射光的模拟像素信号。此外，光电转换器110由垂直驱动器40控制并且以电荷状态将所保持的模拟像素信号保持在浮动扩散FD中。该电荷通过信号传送器91提供至AD转换器190的比较器150。稍后将描述光电转换器110等的配置的细节。四个光电转换器110的浮动扩散FD聚集在一个地方，并且电荷被发送到AD转换器190并且电荷从AD转换器190被接收，从而可减少信号传送器91的数量。
AD转换器190对由光电转换器110等生成的模拟像素信号进行AD转换。AD转换器190包括比较器150、比较输出处理器160和转换结果保持单元170。
比较器150比较参考信号生成器30生成的参考信号和光电转换器110等输出的模拟像素信号。比较结果经由信号线106输出到比较输出处理器160。比较器150将从光电转换器110等输出的多个模拟像素信号中的一个与参考信号进行比较。即，将通过信号线102至105之一传输的模拟像素信号的电压与参考信号的电压进行比较。比较结果作为电信号被输出。例如，当模拟像素信号的电压低于参考信号的电压时，可以输出具有值“1”的信号。当模拟像素信号的电压高于参考信号的电压时，可以输出具有“0”值的信号。稍后将描述比较器150的配置的细节。
比较输出处理器160处理比较器150输出的比较结果，并将处理后的比较结果输出到转换结果保持单元170。处理后的比较结果经由信号线107被输出到转换结果保持单元170。作为这种处理，例如，可以执行电平转换和波形整形。
转换结果保持单元170基于从比较输出处理器160输出的处理后的比较结果，保持从时间码传输单元200输出的时间码作为AD转换结果。例如，当比较结果从“1”变为“0”时，转换结果保持单元170保持从时间码传输单元200输出的时间码。此时的时间码是由时间码生成器20生成并由时间码传输单元200传输到区域像素100的时间码。之后，转换结果保持单元170在垂直驱动器40的控制下将保持的时间码输出到时间码传输单元200。时间码传输单元200将输出时间码转送到水平控制单元50的时间码解码器52。
如上所述，其电压以斜坡形式从高电压变为低电压的信号被用作参考信号，并且当该参考信号的电压从比模拟像素信号的电压高的状态转变到低的状态时的时间码可以保持在转换结果保持单元170中。即，当模拟像素信号和参考信号大致相等时，转换结果保持单元170保持时间码。所保持的时间码通过时间码解码器52转换为表示相应时间的参考信号的电压的数字信号。以这种方式，可以执行由光电转换器110生成的模拟像素信号的AD转换。
图4A中的区域像素100对应于卷帘快门方法，但是也可采用对应于全局快门方法的区域像素100的配置，其中，所有像素的像素信号被存储在存储单元113中，并且随后被顺序地传输至AD转换器190以进行AD转换。图4B是示出对应于全局快门方法的区域像素100的示意性配置的框图。图4B中的区域像素100与图4A中的区域像素100的不同之处在于光电转换器110的内部构造。图4B中的光电转换器110包括电荷生成器111(111a、111b、111c、111d)、存储单元113(113a、113b、113c、113d)和传输晶体管504(504a、504b、504c、504d)。
对于所有像素，由区域像素100中的四个光电转换器110光电转换的像素信号同时存储在存储单元113中。此后，相应像素的传输晶体管504顺次导通，并且对应于存储在存储单元113中的像素信号的电荷经由浮动扩散FD和信号传送器91输入至AD转换器190。AD转换器190的内部配置与图4A中的相同。
[光电转换器的配置]
图5A是示出根据本技术的实施方式的光电转换器110的配置示例的图。该光电转换器110具有电荷生成器111。电荷生成器111包括MOS晶体管502和504以及光电二极管501。这里，N沟道MOS晶体管可以用作MOS晶体管502和504。多条信号线(OFD、OFG、TX)连接到光电转换器110。溢出漏极信号线OFD(Overflow Drain)是为光电二极管501提供复位电压VOFG的信号线。溢出栅极信号线OFG(Overflow Gate)是用于将控制信号传输到MOS晶体管502的信号线。传输信号线TX是用于将控制信号发送到MOS晶体管504的信号线。如图所示，溢出栅极信号线OFG和传输信号线TX分别连接到MOS晶体管502和504的栅极。当通过这些信号线输入等于或高于栅和源之间的阈值电压的电压(以下称为ON信号)时，相应的MOS晶体管变为导通。
MOS晶体管502的漏极和栅极分别连接到溢出漏极信号线OFD和溢出栅极信号线OFG。MOS晶体管502的源极连接到光电二极管501的阴极和MOS晶体管503的源极。光电二极管501的阳极接地。MOS晶体管504具有连接至传输信号线TX的栅极和连接至光电二极管501的阴极和浮动扩散FD的漏极。
光电二极管501根据照射的光量产生电荷，并且保持所产生的电荷。MOS晶体管502释放在光电二极管501中产生的过量电荷。MOS晶体管502通过在光电二极管501与溢出漏极信号线OFD之间导通来进一步释放存储在光电二极管501中的电荷。即，光电二极管501被进一步复位。MOS晶体管504将由光电二极管501产生的电荷传输至浮动扩散FD。
光电转换器110b、110c和110d的配置与光电转换器110a的配置相同，因此将省略其描述。与由光电转换器110(110a至110d)产生的模拟像素信号对应的电荷被供应至四个像素共用的浮动扩散FD。
图5B是全局快门方法中的光电转换器110的电路图。除了图5A中的电路配置之外，图5B中的光电转换器110具有晶体管(第一传输晶体管)503和存储单元113。晶体管503设置在电荷生成器111内部。晶体管(第二传输晶体管)504连接在浮动扩散FD和晶体管503之间。对于各个像素，通过各个像素的光电二极管501光电转换的像素信号通过晶体管503同时存储在存储单元113中。之后，存储在存储单元113中的电荷经由每个像素的晶体管504和浮动扩散FD被顺序地发送到AD转换器190。
[比较器的配置]
图6是示出根据本技术的实施方式的比较器150的配置示例的图。比较器150包括信号输入晶体管12、参考输入晶体管157以及MOS晶体管13、151和152。这里，P沟道MOS晶体管可以用作MOS晶体管151和152。N沟道MOS晶体管可以用作MOS晶体管12和157。
除了上述信号线102等以外，多个信号线(Vb，REF)和电源线VDDH连接到比较器150。偏置信号线Vb(偏置)是向MOS晶体管158提供偏置电压的信号线。参考信号线REF(参考)是将参考信号传送到参考输入晶体管157的信号线。电源线VDDH是向比较器150供电的电源线。
MOS晶体管151和152的源极共同连接到电源线VDDH。MOS晶体管151的栅极连接到MOS晶体管152的栅极和漏极以及参考输入晶体管157的漏极。MOS晶体管151的漏极连接到信号输入晶体管12的漏极和信号线106。信号输入晶体管12的源极和参考输入晶体管157的源极共同连接到MOS晶体管158的漏极。MOS晶体管158的栅极与偏压信号线Vb连接，MOS晶体管158的源极接地。MOS晶体管12的栅极连接到信号线102。MOS晶体管13在复位信号RST为高电平时使MOS晶体管12的栅极和漏极短路。参考输入晶体管157的栅极连接到参考信号线REF。
信号输入晶体管12是其中输入信号被输入到作为控制端子的栅极的MOS晶体管。模拟像素信号作为输入信号被输入到图中的信号输入晶体管12。
参考输入晶体管157是MOS晶体管，其中，参考信号被输入到作为控制端子的栅极。该参考输入晶体管157与信号输入晶体管12形成差分对。该差分对将输入信号与参考信号进行比较。具体地，当输入信号小于参考信号时，流过参考输入晶体管157的电流大于流过信号输入晶体管12的电流。相反，当输入信号大于参考信号时，流过参考输入晶体管157的电流小于流过信号输入晶体管12的电流。因此，对应于输入信号与参考信号之间的差的电流流过形成差分对的信号输入晶体管12和参考输入晶体管157。
当流过信号输入晶体管12和参考输入晶体管157中的一个的电流根据输入信号和参考信号之间的差异而改变时，MOS晶体管151将该电流改变转换为电压改变。MOS晶体管152将流过参考输入晶体管157的电流的变化转换成电压的变化。这些MOS晶体管151和152形成电流镜电路。该电流镜电路操作以使得等于流过参考输入晶体管157的电流的电流流过信号输入晶体管12。这样，可以高速地比较输入信号和参考信号。
MOS晶体管158控制流过形成差分对的信号输入晶体管12和参考输入晶体管157的电流。预定的偏置电压通过偏置信号线Vb提供给MOS晶体管158的栅极。这样，MOS晶体管158作为恒流电源工作。
以这种方式，图中的比较器150可比较输入到信号输入晶体管12的栅极的像素信号和输入到参考输入晶体管157的栅极的参考信号。
[选择方法]
首先，将参考信号线REF的电压设置为0V。这样，参考输入晶体管157变为非导通。然后，由于由信号输入晶体管12、参考输入晶体管157和MOS晶体管158组成的差分放大器电路的作用，信号输入晶体管12的漏极处的电压变得接近0V。接着，使复位信号RST为高电平，使MOS晶体管13导通。结果，形成反馈电路，并且信号输入晶体管12的漏极具有大约0V的电压。然后，连接到信号线102的光电转换器的浮动扩散FD被放电，并且信号线102的电压变成0V。
由MOS晶体管151和152构成的电流镜电路可以进一步增强将信号输入晶体管12的漏极设置为0V的效果。即，如果将参考信号线REF的电压设定为0V，则流过MOS晶体管152的电流大约为0A。因为MOS晶体管151与MOS晶体管152一起形成电流镜电路，所以流过MOS晶体管151的电流也近似为0A。因此，可以将信号输入晶体管12的漏极电压更准确地设定为0V。
MOS晶体管13还具有复位浮动扩散FD的功能。该重置可以如下进行。首先，将与浮动扩散FD的复位电压对应的电压施加到参考信号线REF。以这种方式，参考输入晶体管157变为导通。由于上述差动放大器电路和电流镜电路的作用，MOS晶体管13的漏极电压也变成基本上等于复位电压的值。接着，使复位信号RST为高电平，使MOS晶体管13导通。结果，复位电压被施加到光电转换器的浮动扩散FD，并且能够执行复位。
因此，在本技术的一个实施方式中，MOS晶体管13重置浮动扩散FD。由此，能够简化AD转换器190的结构。通过使用电流镜电路，可以提高差分放大器电路中的增益，并且可以更精确地重置浮动扩散FD。
注意，比较器150的配置不限于该示例。例如，代替形成电流镜电路的MOS晶体管151和152，可以使用电阻性负载或恒流电源。在这种情况下，电阻负载等可连接至差分对的信号输入晶体管12和参考输入晶体管157中的一个或两个。
[比较输出处理器的配置]
图7是示出根据本技术的实施方式的比较输出处理器160的配置示例的图。比较输出处理器160具有MOS晶体管511至517。这里，MOS晶体管511、513和515可以由P沟道MOS晶体管构成。进一步，MOS晶体管512、514、516和517可以由N沟道MOS晶体管来配置。注意，MOS晶体管511形成前置放大器161。MOS晶体管512形成电平转换器162。MOS晶体管513至517形成波形整形单元163。除了上述信号线106和107之外，初始化信号线INI(初始化)和电源线(VDDH和VBIAS)连接到比较输出处理器160。初始化信号线INI是用于将控制信号传输至MOS晶体管513和516的信号线。电源线VDDH和VBIAS是用于向比较输出处理器160供电的电源线。
MOS晶体管511的源极和栅极分别连接到电源线VDDH和信号线106。MOS晶体管511的漏极连接到MOS晶体管512的漏极。MOS晶体管512具有连接到电源线VBIAS的栅极和连接到MOS晶体管514和516的漏极以及MOS晶体管515和517的栅极的源极。MOS晶体管513和516的栅极共同连接到初始化信号线INI。MOS晶体管513的源极和漏极分别连接到电源线VBIAS和MOS晶体管514的源极。MOS晶体管516的源极接地。MOS晶体管514的栅极连接到MOS晶体管515和517的漏极以及信号线107。MOS晶体管515的源极连接到电源线VBIAS，MOS晶体管517的源极接地。
前置放大器161放大与从比较器150输出的比较结果对应的信号。前置放大器161将经放大的信号输出至电平转换器162。由MOS晶体管511执行该放大。
电平转换器162转换从前置放大器161输出的信号的电平。电源线VDDH连接至参考图6描述的比较器150和前置放大器161。为了在比较器150和前置放大器161中获得高增益，由电源线VDDH供应的电力需要具有相对高的电压。另一方面，由于转换结果保持单元170等在后续级中处理数字信号，因此可以向它们提供相对低电压的电力。该相对低的功率由电源线VBIAS提供。以这种方式，可以降低转换结果保持单元170等中的功耗并且使用低耐受电压晶体管用于转换结果保持单元170等。这样，为了在被供给不同电压的电源的电路之间发送信号，配置电平转换器162。结果，电平转换的信号被输出到波形整形单元163。图中的电平转换器162可将信号电平限制为通过从由电源线VBIAS供应的电源电压中减去MOS晶体管512的阈值电压而获得的电压。
波形整形单元163将从电平转换器162输出的信号整形为急剧变化的信号。将描述该波形整形单元163的操作。在初始状态下，电平转换器162的输出具有值“0”。在这种状态下，从初始化信号线INI输入值“1”的信号，并且MOS晶体管516变为导通。因此，MOS晶体管517变成非导电的，MOS晶体管515变成导电的，并且值“1”被输出到信号线107。此时，MOS晶体管513和514变得不导通。之后，将值“0”的信号输入到初始化信号线INI。结果，MOS晶体管513变为导通，MOS晶体管516变为非导通。因为MOS晶体管514不导电并且电平转换器162的输出信号是“0”，所以MOS晶体管515和517的状态不改变。
接下来，当电平转换器162的输出信号从“0”变成“1”时，MOS晶体管517转变成导通状态，并且MOS晶体管515转变成非导通状态。结果，信号线107的电压下降。结果，MOS晶体管514转变到导通状态，并且MOS晶体管515和517的栅极电压进一步上升。由于这种正反馈作用，信号线107的电压迅速下降。这样，可以执行波形整形。
[转换结果保持单元的配置]
图8是示出根据本技术的实施方式的转换结果保持单元170的配置示例的图。转换结果保持单元170包括存储控制单元171和存储单元172至179。这里，为了方便起见，8位数据被假定为AD转换之后的数字像素信号。因此，时间码的大小也为8位。转换后的数字像素信号的大小和时间码可以根据系统的要求而改变。例如，大小可以是15位。
除了信号线107之外，多个信号线(WORD，CODE1至CODE8)连接至转换结果保持单元170。字线WORD(字)是用于传输存储单元172至179的控制信号的信号线。码信号线CODE(码)1至CODE8是用于双向传输时间码的信号线。多个代码信号线CODE1至CODE8形成信号线101。
存储单元172至179存储从时间码传输单元200输入的时间码。存储单元172至179均存储1位时间码。存储单元172至179的配置将以存储单元172作为示例来描述。该存储单元172包括位存储单元522和双向开关523。
双向开关523连接在信号线526和代码信号线CODE1之间以双向传输数据。双向开关523还具有控制输入端子。在该控制输入端子上连接有信号线524。当值“1”通过信号线524输入到控制输入端子时，双向开关523变为导通，并且数据在信号线526和代码信号线CODE1之间双向传输。另一方面，当控制输入端子被输入了值“0”时，双向开关523变为非导通。
位存储单元522是存储1位数据的存储制造。位存储单元522具有分别与信号线526和107连接的输入/输出端子和控制输入端子。当具有值“1”的信号经由信号线107被输入到控制输入端子时，位存储单元522存储作为经由信号线526从双向开关523传输的信号的1位时间码。此时，当1位时间码改变时，重写存储在位存储单元522中的数据。之后，当输入至控制输入端子的信号从“1”变为“0”时，存储在位存储单元522中的数据保持原样。即，直到输入到控制输入端的下一个信号变成“1”才执行以上数据的重写。当输入至控制输入端子的信号是“0”时，位存储单元522将保持的数据输出至信号线526。
存储控制单元171经由信号线524输出控制信号以控制存储单元172至179。存储控制单元171可以生成并输出通过对从字线信号线WORD和信号线107输入的两个信号进行OR处理而获得的信号作为双向开关523的控制信号。这可以通过OR门521完成。
[时间码传输单元的配置]
图9是示出本技术的一个实施方式中的时间码传输单元200的配置示例的图。时间码传输单元200包括代码保持单元210和230以及时钟缓冲器220和240。时间码传输单元200具有与排列在参照图1所描述的像素阵列单元10中的区域像素100的行数相同数量的码保持单元和时钟缓冲器。为了方便起见，代码保持单元210和230以及时钟缓冲器220和240将作为示例进行描述。
代码保持单元210保持时间码。该代码保持单元210由触发器211至218配置。触发器211等基于从时钟缓冲器220输出的时钟信号保持时间码的一位。具体而言，当时钟信号为“0”时，从时间码生成器20输出并输入到图中的D输入端子的时间码保持在内部节点中，并且Q输出端子进入高阻抗状态。接下来，当时钟信号变成“1”时，从Q输出端子输出保持在内部节点中的时间码。该输出时间码经由信号线101被输入到码保持部230。这样，时间码传输单元200通过使多个时间码保持部作为移位寄存器进行动作来传输时间码。
时钟缓冲器220将由图3中描述的时钟信号生成器54生成的时钟信号输出至代码保持单元210并且将其输出至下一级时钟缓冲器。时钟缓冲器220由多个反相门221至224配置并且操作为形成降级的时钟信号的中继器。时钟缓冲器220在时间码传输单元200中以与时间码相反的方向依次传输时钟信号。即，时钟缓冲器240将时钟信号输出至代码保持单元230并且还将时钟信号输出至时钟缓冲器220。因此，与输入至代码保持单元230的时钟信号相比，输入至代码保持单元210的时钟信号具有对应于两个反相门的传播延迟时间以及由于布线直至反相门224的延迟的时间延迟。因此，时钟缓冲器220进一步具有延迟时钟信号的功能。
如上所述，当时钟信号为“0”时，触发器211等将输入时间码保持在内部节点中。在该保持时间，需要确保预定时间，即所谓的设置时间。由于由时钟缓冲器220引起的时钟信号延迟，当时钟信号在代码保持单元230中转变成值“0”时，输入到代码保持单元210的时钟信号保持在值“1”。即，保持在输出保持在内部节点中的时间码的状态。结果，可以在代码保持单元230中确保设置时间，并且可以传送时间码。
码信号线CODE1至CODE8分别连接至代码保持单元210的输出端和码保持单元230的输入端。结果，由时间码生成器20生成并保持在代码保持单元210中的时间码经由这些码信号线CODE1至CODE8被输出至转换结果保持单元170。在AD转换之后在转换结果保持单元170中保持的时间码经由这些码信号线CODE1至CODE8被输出至码保持单元230。由此，时间码传输单元200转送时间码。
接下来，将描述区域像素100的内部配置。因为存在用于区域像素100的内部配置的各种候选者，所以下面将按顺序描述代表性的内部配置。
(成像装置的成像定时)
图10是根据本公开的成像装置的一个帧周期的时序图。图10示出了全局快门方法的成像装置1(包括图4B中的区域像素100和图5B中的光电转换器110的成像装置1)的时序图。图10的上半部分示出了在时间T1开始曝光之后的一个帧周期(时间T1至T6)的时序。图10的下半部分是详细示出从时间T3至T4的操作的时序图。
时间T1至T2是曝光周期。就在时间T1之前，OFG信号变为高电平，晶体管502导通，光电二极管501中的电荷通过溢出漏极信号线OFD放电。在曝光时段T1至T2期间，光电二极管501连续执行光电转换并存储电荷。在时间T2，传输信号TXG变为高电平，晶体管503导通，并且由光电二极管501光电转换的电荷被保持在存储单元113中。对于所有像素同时执行到存储单元113的电荷保持操作。
之后，依次读出区域像素中的四个像素。在图10中，在时间T2-T3读取区域像素的像素A，在时间T3-T4读取区域像素的像素B，在时间T4-T5读取区域像素的像素C，在时间T5-T6读取区域像素的像素D。信号TX_A、TX_B、TX_C以及TX_D分别是区域像素内的像素A、B、C以及D的晶体管504的栅极信号。当该栅极信号变为高电平时，晶体管504导通，与存储在存储单元113中的像素信号对应的电荷被传输至浮动扩散FD。
以下将详细描述像素B的读出操作。图10的下半部分的时序图中的信号RST是输入到像素B中的晶体管13的栅极的复位信号RST。
当复位信号RST在时间t1变为高电平时，AD转换器190中的晶体管13变为导通，并且浮动扩散FD的电压被复位。从时刻t1至t6的时段是用于将P相信号与参考信号进行比较并且将P相信号转换成数字信号的时段。
在时间t2和t4之间，由信号电平线性改变的斜波组成的参考信号REF被输入到晶体管157的栅极。当P相信号的信号电平超过参考信号REF的信号电平时，差分对晶体管12的漏极电压降低，晶体管511的漏极电压增加，并且AD转换器190的输出信号VCO变为低电平(时间t3)。
时间t7至t11是用于将D相信号与参考信号进行比较并且将D相信号转换成数字信号的周期。在时间t7，当传输信号TX_B变为高电平时，晶体管504导通，并且保持在存储单元113中的电荷被传输至浮动扩散FD。浮动扩散FD的电荷通过信号传送器91作为D相信号被供应至AD转换器190中的晶体管12的栅极。
在此期间，将作为信号电平线性改变的斜波的参考信号REF输入到晶体管157的栅极。当D相信号的信号电平超过参考信号REF的信号电平时，差分对晶体管12的漏极电压降低，晶体管151的漏极电压增加，并且AD转换器190的输出信号VCO变为低电平(时间t8)。
以这种方式，AD转换器190将存储在存储单元113中的P相信号或D相信号与参考信号进行比较，并且输出指示P相信号或D相信号与参考信号匹配的定时的信号VCO。信号VCO被输入到在图8中示出的转换结果保持单元170以生成时间码。
(区域像素100的第一示例)
图11是根据第一示例的区域像素100的电路图，图12是根据第一示例的区域像素100的截面图，图13A是沿图12中的线A-A截取的平面图，并且图13B是沿图12中的线B-B截取的平面图。图11、图12、图13A和图13B示出了区域像素100具有四个像素的示例。
根据第一示例的区域像素100具有四个像素，并且每个像素都不具有存储单元。因此，具有根据第一示例的区域像素100的成像装置1根据卷帘快门方法执行成像。如图11所示，光电转换器110具有晶体管502和504以及光电二极管501。
如图11所示，具有根据第一示例的区域像素100的成像装置1包括第一区域AR1和第二区域AR2。由硅制成的光电转换器110布置在第一区域AR1中。与四个像素对应的四个光电转换器110设置在区域像素100中，并且它们全部布置在第一区域AR1中。由硅制成的AD转换器190布置在第二区域AR2中。
具有根据第一示例的区域像素100的成像装置1将第一区域AR1和第二区域AR2堆叠，使得在第一区域AR1和第二区域AR2之间传输和接收信号的信号线的数量尽可能地减少。
在根据第一示例的区域像素100中，区域像素100中的所有光电转换器110的浮动扩散FD的电荷经由同一信号传送器91被提供给AD转换器190。因此，仅需要晶体管12的一个差分对来接收该电荷。该晶体管12的栅极连接到用于将栅极电压设置为复位电压的晶体管13。在复位信号RST为高电平时，晶体管13将晶体管12的漏极与栅极短路。晶体管12的漏极通过晶体管151连接至电源电压VDDH，并且当复位信号RST处于高电平时，晶体管12的栅极电压设为预定复位电压。
布线层71、光电转换器110、滤色器72、以及片上透镜73堆叠在第一基板SUB1上。在像素之间设置有元件隔离层74。布线层75、AD转换器190和保护层76堆叠在第二基板SUB2上。在图12中示出的第一基板SUB1和第二基板SUB2的层结构是一个示例，并且可以想到各种变形。
如图12所示，第一区域AR1布置在第一基板SUB1上。第二区域AR2设置在第二基板SUB2上。第一区域AR1和第二区域AR2通过例如由Cu-Cu连接91a组成的信号传送器91发送和接收光电转换器110的浮动扩散FD的电荷。区域像素100中的四个光电转换器110经由相同的信号传送器91发送和接收每个光电转换器110的浮动扩散FD的电荷。第一区域AR1具有第一基板SUB1的整个基板表面的区域，并且第二区域AR2具有第二基板SUB2的整个基板表面的区域。第一区域AR1和第二区域AR2具有相同的区域。
如图13A和图13B所示，光电转换器110布置在整个第一区域AR1上，并且AD转换器190布置在整个第二区域AR2上。如上所述，第一区域AR1和第二区域AR2通过在堆叠方向上延伸的信号传送器91发送和接收区域像素100中的每个光电转换器110的浮动扩散FD的电荷。因此，可以减少信号传送器91的数量。结果，可增大光电转换器110和AD转换器190的布置面积，可增大光电转换器110的开口率，可使面积像素100更精细，并且可增大成像装置1的像素的数量。
(区域像素100的第二示例)
图14是根据第二实施方式的区域像素100的电路图，图15是根据第二实施方式的区域像素100的截面图，图16A是沿图15中的线A-A截取的平面图，图16B是沿图15中的线B-B截取的平面图，并且图16C是沿图15中的线C-C截取的平面图。以下描述集中于与根据第一示例的区域像素100的差异。
具有根据第二示例的区域像素100的成像装置1包括第一区域AR1、第二区域AR2和第三区域AR3。根据第二示例的区域像素100与第一示例的不同之处在于，AD转换器190被分割并设置在第二区域AR2和第三区域AR3中。
光电转换器110布置在第一区域AR1中。AD转换器190被分割并布置在第二区域AR2和第三区域AR3。以下，将布置在第二区域AR2的AD转换器190的一部分称为第一分割AD转换器190a，将布置在第三区域AR3的AD转换器190的一部分称为第二分割AD转换器190b。
第一分割AD转换器190a在AD转换器190中具有晶体管12、13、157和158。第二分割AD转换器190b具有AD转换器190的剩余部分，具体地晶体管151、152和511至517。第一分割AD转换器190a和第二分割AD转换器190b发送和接收形成差分对的晶体管12和157的漏极信号。
第一区域AR1和第二区域AR2使用由通孔91b构成的同一信号传送器91在四个像素中顺序地发送和接收四个浮动扩散FD的电荷。第二区域AR2和第三区域AR3使用由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收差分对的漏极信号。第一区域AR1设置在第一基板SUB1上，第二区域AR2设置在第二基板SUB2上，并且第三区域AR3设置在第三基板SUB3上。
如图16B和图16C所示，由于在第二区域AR2和第三区域AR3中分割配置AD转换器190，所以能够确保用于配置AD转换器190的足够的区域。
(区域像素100的第三示例)
图17是根据第三示例的区域像素100的电路图，图18是根据第三示例的区域像素100的截面图，图19A是沿图18中的线A-A截取的平面视图，图19B是沿图18的线B-B截取的平面视图，并且图19C是沿图18的线C-C截取的平面视图。以下描述将集中在与根据第二示例的区域像素100的不同之处。
根据第三示例的区域像素100与第二示例的区别在于分割AD转换器190的方法，并且包括在AD转换器190中输出比较结果输出信号的晶体管512的第一分割AD转换器190a布置在第二区域AR2中，并且晶体管512的下游侧的第二分割AD转换器190b布置在第三区域AR3中。除此以外的结构与第二实施方式相同，第一分割AD转换器190a配置于第二区域AR2，第二分割AD转换器190b配置于第三区域AR3。因此，图18中所示的第三示例的截面图与图15中所示的第二示例的截面图相同，并且图19中所示的第三示例的平面图与图16中所示的第二示例的平面图相同。
如后面将描述的，将AD转换器190分成二的方法不限于图14和图17中所示的方法。希望使在第一分割AD转换器190a和第二分割AD转换器190b之间发送和接收的信号的数量最小化。
(区域像素100的第一至第三示例的总结)
图20是总结根据上述第一至第三示例的区域像素100的特征的图。在第一示例至第三示例中的每一个中，背侧是光照射表面。在第一示例至第三示例中，光电转换器110由硅制成，并且光电转换器110布置在第一区域AR1中。在第一示例中，AD转换器190被布置在第二区域AR2中。在第二示例和第三示例中，AD转换器190被分割并设置在第二区域AR2和第三区域AR3中。在第一示例中，第一区域AR1和第二区域AR2通过由Cu-Cu连接91a组成的信号传送器91发送和接收光电转换器110的浮动扩散FD的电荷。在第二示例和第三示例中的第一区域AR1和第二区域AR2中，光电转换器110的浮动扩散FD的电荷通过由通孔91b组成的信号传送器91被发送和接收。在第二示例中的第二区域AR2和第三区域AR3中，AD转换器190中的差分对的漏极信号通过由Cu-Cu连接91a组成的信号传送器91发送和接收。在第三示例中的第二区域AR2和第三区域AR3中，AD转换器190中的比较结果信号通过由Cu-Cu连接91a组成的信号传送器91被发送和接收。
(区域像素100的第四示例)
图21是根据第四示例的区域像素100的电路图，图22是根据第四示例的区域像素100的截面图，图23A是沿图22中的线A-A截取的平面图，并且图23B是沿图22中的线B-B截取的平面图。图21、图22、图23A和图23B示出了区域像素100具有四个像素的示例。
根据第四示例的区域像素100不具有连接到第一示例至第三示例中的光电转换器110的存储单元，并且用于卷帘快门方法的成像装置1中。
根据第四示例的区域像素100具有由硅以外的材料制成的光电转换器110。硅以外的材料例如为有机半导体材料。由此，第四实施方式的光电转换器110具有包含硅以外的材料(以下也称为非硅)的半导体层。更具体地，第四示例的光电转换器110具有其中堆叠上电极层11a、光电转换层11b、绝缘层11d和下电极层11e的结构。
具有根据第四示例的区域像素100的成像装置1包括如图21和图22所示堆叠的第一区域AR1和第二区域AR2。第一区域AR1和第二区域AR2设置在同一基板上的不同层中。光电转换器110布置在第一区域AR1中。其中布置光电转换器110的层是由不同于硅的材料制成的半导体层。更具体地，由非硅材料制成的上电极层11a、光电转换层11b、绝缘层11d和下电极层11e堆叠在第一区域AR1中。上电极层11a和下电极层11e的材料例如是ITO(氧化铟锡)和IZO(氧化铟锌)。
在第二区域AR2中，布线层71和AD转换器190布置在不同的层中。布置有AD转换器190的层是由硅制成的半导体层。AD转换器190和布线层71布置在第二区域AR2中。
第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。
在根据第四示例的具有面积像素100的成像装置1中，由硅制成的半导体层在预处理中布置在支撑基板上以顺序地形成AD转换器190和布线层71。在后处理中，形成非硅半导体层以形成光电转换器110。
如上所述，根据第四示例的区域像素100具有其中由硅制成的AD转换器190和由除硅以外的材料制成的光电转换器110堆叠在相同基板上的结构。由于区域像素100中的四个光电转换器110和AD转换器190经由由通孔91b组成的相同的信号传送器91依次发送和接收浮动扩散FD的电荷，因此可减少通孔91b的数量，并且可相应地增加光电转换器110和AD转换器190的面积，并且可使区域像素100更精细。
(区域像素100的第五示例)
图24是根据第五示例的区域像素100的电路图，图25是根据第五示例的区域像素100的截面图，图26A是沿图25中的线A-A截取的平面视图，图26B是沿图25的线B-B截取的平面视图，并且图26C是沿图25的线C-C截取的平面视图。图24、图25、图26A和图26B示出了区域像素100具有四个像素的示例。以下描述集中于与根据第四示例的区域像素100的差异。
如在第三示例中那样，根据第五示例的区域像素100不具有连接到光电转换器110的存储单元，并且用于卷帘快门方法的成像装置1中。
如图24和图25所示，具有根据第五示例的区域像素100的成像装置1包括堆叠的第一区域AR1、第二区域AR2和第三区域AR3。由硅以外的材料制成的光电转换器110布置在第一区域AR1中。AD转换器190分为第一分割AD转换器190a和第二分割AD转换器190b。第一分割AD转换器190a和光电转换器110发送和接收浮动扩散FD的电荷。第一分割的AD转换器190a具有在AD转换器190中的晶体管12、157和晶体管13、158的差分对。第二分割AD转换器190b具有AD转换器190的剩余部分，具体地晶体管151、152和511至517。第一分割AD转换器190a配置于第二区域AR2，第二分割AD转换器190b配置于第三区域AR3。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上。第三区域AR3设置在第二基板SUB2上。
第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91来发送和接收差分晶体管对12和157的漏极信号。
如图26B和图26C所示，第一分割AD转换器190a和第二分割AD转换器190b分别布置在各个区域的整个区域上，从而可确保布置AD转换器190所需的足够面积，并可进行微制造。
(区域像素100的第六示例)
图27为根据第六示例的区域像素100的电路图，图28为根据第六示例的区域像素100的截面图，图29A为在图28中的线A-A的方向上的平面图，并且图29B为沿图28的线B-B截取的平面图，并且图29C为沿图28的线C-C截取的平面图。图27、图28、图29A和图29B示出了面积像素100具有四个像素的示例。以下描述集中于与根据第四示例的区域像素100的差异。
如在第三示例中，根据第六示例的区域像素100不具有连接至光电转换器110的存储单元，并且用于卷帘快门方法的成像装置1中。
第六示例中的第一分割AD转换器190a具有在AD转换器190中的晶体管12、13、151、152、157、158、511、512。第二分割AD转换器190b在AD转换器190中具有晶体管513至517。即，AD转换器190在输出像素信号与参考信号之间的比较结果信号的晶体管512的源极节点处分割。第一分割AD转换器190a和第二分割AD转换器190b通过由Cu-Cu连接91a构成的信号传送器91来发送接收比较结果输出信号。输出比较结果输出信号的晶体管512形成电平转换器。
(区域像素100的第四至第六示例的总结)
图30是总结根据上述第四至第六示例的区域像素100的特征的图。在第四至第六示例中，光电转换器110由非硅半导体层形成，并且AD转换器190由硅半导体层形成。在第四至第六示例中，光电转换器110布置在第一区域AR1中。在第四示例中的AD转换器190被布置在第二区域AR2中。第五例和第六例中的AD转换器190被分割并布置在第二区域AR2和第三区域AR3中。在第四至第六示例中，第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。第五示例中的第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收差分对的漏极信号。第六示例中的第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收比较结果信号。
(区域像素100的第七示例)
图31是根据第七示例的区域像素100的电路图，图32是根据第七示例的区域像素100的截面图，图33A是在图32中的线A-A的方向上的平面图，图33B是沿图32的线B-B截取的平面图，以及图33C是沿图32的线C-C截取的平面图。图31、图32、图33A和图33B示出了区域像素100具有四个像素的示例。
如在第四示例中，根据第七示例的区域像素100不具有连接至光电转换器110的存储单元，并且用于卷帘快门方法的成像装置1中。
根据第七示例的区域像素100具有由硅以外的材料制成的光电转换器110(第一光电转换器110a)和由硅制成的光电转换器110(第二光电转换器110b)。硅以外的材料例如包括有机半导体材料。第一光电转换器110a执行例如绿色光电转换，并且第二光电转换器110b执行例如红色和蓝色光电转换。
如图31所示，第一光电转换器110a的浮动扩散FD和第二光电转换器110b的浮动扩散FD连接到AD转换器190中的晶体管12的栅极和晶体管13的源极。
具有根据第七示例的区域像素100的成像装置1包括如图31和图32所示堆叠的第一区域AR1、第二区域AR2和第三区域AR3。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上。第三区域AR3设置在第二基板SUB2上。第一光电转换器110a使用硅以外的材料布置在第一区域AR1中。由硅制成的第二光电转换器110b被布置在第二区域AR2中。在第三区域AR3中配置有由硅构成的AD转换器190。
第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图33A和图33B中所示，第一光电转换器110a和第二光电转换器110b被布置在相应区域的整个区域上，使得可以增加孔径比并且可以使区域像素100更精细。
如上所述，根据第七示例的区域像素100具有两种类型的光电转换器110(110a，110b)，并且每个光电转换器110(110a，110b)的浮动扩散FD的电荷经由通孔91b和Cu-Cu连接91a被传送到AD转换器190。因为光电转换器110(110a，110b)被布置在分离层的整个区域上，所以即使提供两种类型的光电转换器110(110a，110b)，也可以确保用于每个光电转换器110的足够的布置区域。
(区域像素100的第八示例)
图34是根据第八示例的区域像素100的电路图，图35是根据第八示例的区域像素100的截面图，图36A是图35中的线A-A方向的平面图，图36B是沿图35的线B-B截取的平面图，并且图36C是沿图35的线C-C截取的平面图。图34、图35、图36A和图36B示出了面积像素100具有四个像素的示例。
根据第八示例的区域像素100不具有与第七示例中的光电转换器110连接的存储单元，并且用于卷帘快门方法的成像装置1中。
与第七示例不同，根据第八示例的区域像素100具有接收第一光电转换器110a的浮动扩散FD的电荷的第一AD转换器190a和接收第二光电转换器110b的浮动扩散FD的电荷的第二AD转换器190b。因此，根据第八示例的面积像素100具有比第七示例更多的AD转换器190。
如图34和图35所示，由硅以外的材料制成的第一光电转换器110a布置在第一区域AR1中。由硅制成的第二光电转换器110b被布置在第二区域AR2中。在第三区域AR3，由硅构成的第一AD转换器190a和第二AD转换器190b配置在同一层。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上，并且第三区域AR3布置在第二基板SUB2上。第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图36A所示，第一光电转换器110a布置在整个第一区域AR1上。如图36B所示，第二光电转换器110b布置在整个第二区域AR2上。此外，如图36C所示，第一AD转换器190a和第二AD转换器190b布置在第三区域AR3中，并且第一AD转换器190a被布置为围绕第二AD转换器190b。
因为根据第八示例的区域像素100包括用于第一光电转换器110a的第一AD转换器190a和用于第二光电转换器110b的第二AD转换器190b，所以第一AD转换器190a和第二AD转换器190b可并行地执行AD转换，并且AD转换处理时间可缩短。
(区域像素100的第七至第八示例的总结)
图37是总结根据上述第七和第八示例的区域像素100的特征的图。在第七示例和第八示例中，背侧是光照射表面，第一光电转换器110a由非硅半导体层形成，并且第二光电转换器110b由硅半导体层形成。第一光电转换器110a布置在第一区域AR1中，并且第二光电转换器110b布置在第二区域AR2中。第七示例的AD转换器190配置于第三区域AR3。第八示例具有两个AD转换器190(第一AD转换器190a和第二AD转换器190b)。第一AD转换器190a和第二AD转换器190b配置于第三区域AR3。在第七示例和第八示例中，第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。此外，第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
(区域像素100的第九示例)
图38是根据第九示例的区域像素100的电路图，图39是根据第九示例的区域像素100的截面图，图40A是在图39中的线A-A方向的平面图，图40B是沿图39的线B-B截取的平面图，并且图40C是沿图39的线C-C截取的平面图。图38、图39、图40A和图40B示出了区域像素100具有四个像素的示例。
因为根据第九示例的区域像素100不具有连接至每个像素的光电转换器110的存储单元，所以具有根据第九示例的区域像素100的成像装置1使用卷帘快门方法执行成像。
如图38所示，根据第九示例的区域像素100对于每个像素具有第一光电转换器110a和第二光电转换器110b。第一光电转换器110a和第二光电转换器110b均具有由硅制成的半导体层。
具有根据第九示例的区域像素100的成像装置1包括第一区域AR1、第二区域AR2和第三区域AR3。第一光电转换器110a布置在第一区域AR1中。第二光电转换器110b被布置在第二区域AR2中。AD转换器190布置在第三区域AR3中。
第一区域AR1和第二区域AR2堆叠在第一基板SUB1上。第三区域AR3设置在第二基板SUB2上。
第一基板SUB1和第二基板SUB2通过由Cu-Cu连接91a组成的信号传送器91传输第一光电转换器110a的浮动扩散FD的电荷和第二光电转换器110b的浮动扩散FD的电荷。
(区域像素100的第十示例)
图41是根据第10示例的区域像素100的电路图，图42是根据第10示例的区域像素100的截面图，图43A是在图42中的线A-A的方向上的平面图，图43B是沿图42的线B-B截取的平面图，以及图43C是沿图42的线C-C截取的平面图。以下描述将集中于与第九示例的差异。
根据第十示例的区域像素100与第九示例的共同之处在于每个像素具有第一光电转换器110a和第二光电转换器110b，但是根据第十示例的第一光电转换器110a和第二光电转换器110b各自具有由除了硅之外的材料制成的半导体层，并且由例如有机半导体材料制成。例如，第一光电转换器110a和第二光电转换器110b执行不同颜色波长的光电转换。
如图41所示，第一光电转换器110a布置在第一区域AR1中。第二光电转换器110b被布置在第二区域AR2中。第一区域AR1和第二区域AR2均具有由硅以外的材料制成的半导体层。
在第三区域AR3中配置有由硅构成的AD转换器190。第一区域AR1、第二区域AR2以及第三区域AR3层叠在同一基板上。第一区域AR1和第三区域AR3通过由通孔91b组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。类似地，第二区域AR2和第三区域AR3通过由通孔91b组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图43A、图43B和图43C所示，第一光电转换器110a布置在整个第一区域AR1中，第二光电转换器110b布置在整个第二区域AR2中，并且AD转换器190布置在整个第三区域AR3上。由此，即使设置两种类型的光电转换器110a和110b，也能够确保每个光电转换器的足够的配置面积。
(区域像素100的第十一示例)
图44是根据第十一示例的区域像素100的电路图，图45是根据第十一示例的区域像素100的截面图，图46A是沿图45中的线A-A截取的平面图，图46B是沿图45中的线B-B截取的平面图，图46C是沿图45中的线C-C截取的平面图，图46D是沿图45中的线D-D截取的平面图。以下描述集中于与根据第十示例的区域像素100的差异。
因为根据第十一示例的区域像素100的每个像素不具有存储单元，所以具有根据第十一示例的区域像素100的成像装置1根据卷帘快门方法执行成像。
由硅以外的材料制成的第一光电转换器110a布置在第一区域AR1中。由硅以外的材料制成的第二光电转换器110b被布置在第二区域AR2中。
根据第十一示例的区域像素100与第十示例的不同之处在于，AD转换器190被分成两个。第十一示例的AD转换器190分为第一分割AD转换器190a和第二分割AD转换器190b。第一分割AD转换器190a和第二分割AD转换器190b发送和接收AD转换器190中的晶体管12和157的差分对的漏极信号。第一分割AD转换器190a配置于第三区域AR3，第二分割AD转换器190b配置于第四区域AR4。
第一区域AR1、第二区域AR2以及第三区域AR3堆叠在第一基板SUB1上。第四区域AR4布置在第二基板SUB2上。
第一区域AR1中的第一光电转换器110a和第一分割AD转换器190a通过由通孔91b组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。另外，第二区域AR2中的第二光电转换器110b和第一分割AD转换器190a通过由通孔91b组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。第三区域AR3和第四区域AR4，通过由Cu-Cu连接91a组成的信号传送器91，发送和接收AD转换器190中的差分对的漏极信号。
(区域像素100的第九至第十一示例的总结)
图47是总结根据上述第九至第十一示例的区域像素100的特征的图。在第九和第十一示例中，背侧是光照射表面，而在第十示例中，前侧是光照射表面。在第九示例中，第一光电转换器110和第二光电转换器110均具有由硅制成的半导体层，而在第十示例和第十一示例中，第一光电转换器110和第二光电转换器110具有由除了硅之外的材料制成的半导体层。在第九示例至第十一示例中，第一光电转换器110和第二光电转换器110布置在第一基板SUB1上。在第九示例和第十示例中，AD转换器190被布置在第二区域AR2中。在第十一示例中，第一分割AD转换器190a配置在第一区域AR1，第二分割AD转换器190b布置在第二区域AR2。
在第九示例中，第一区域AR1和第二区域AR2通过由Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110和第二光电转换器110的浮动扩散FD的电荷。在第10示例中，第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收第一光电转换器110和第二光电转换器110的浮动扩散FD的电荷。在第十一示例中，第三区域AR3和第四区域AR4，通过由Cu-Cu连接91a构成的信号传送器91，对AD转换器190的差分对的漏极信号进行发送接收。
如上所述，具有根据第九示例至第十一示例的区域像素100的成像装置1对于每个区域像素100包括具有多个光电转换器110、浮动扩散FD和AD转换器190的多个像素。AD转换器190被设置为用于多个像素中包括两个以上像素的每个区域像素100，并且将与由两个以上像素光电转换的电荷对应的信号转换成数字信号。浮动扩散FD在像素中输出由光电转换器110光电转换的电荷。
在多个像素中的多个光电转换器110、多个AD转换器190和多个浮动扩散FD被布置在多个堆叠区域中。信号传送器91在多个区域之间发送和接收信号。在多个区域当中，布置多个光电转换器110的区域与布置AD转换器190的区域分开设置。区域像素100中的布置多个光电转换器110的区域和布置AD转换器190的区域经由相同的信号传送器91发送和接收多个浮动扩散FD的电荷。
(区域像素100的第十二示例)
图48是根据第十二示例的区域像素100的电路图，图49是根据第十二示例的区域像素100的截面图，图50A是沿图49中的线A-A截取的平面图，图50B是沿图49中的线B-B截取的平面图。图48、图49、图50A以及图50B示出了面积像素100具有四个像素的示例。具有根据第十二示例的区域像素100的成像装置1采用全局快门方法，并且存储单元113连接至每个像素中的光电转换器110。在本说明书和附图的一部分中，光电转换器110和存储单元113被描述为单独的单元，但是存储单元113还可以被认为是形成光电转换器110的一部分的组件，如图48中所示。以下描述集中于与根据第一示例的区域像素100的差异。
如图48中所示，除了图11中所示的光电转换器110的配置之外，光电转换器110还具有存储单元113和晶体管503。通过同时接通所有像素的晶体管503，由光电二极管501光电转换的像素信号在同一时间被存储在对应的存储单元113中。与存储在存储单元113中的像素信号对应的电荷经由浮动扩散FD传输至AD转换器190并且通过根据每个像素的读出定时依次导通对应的晶体管504而被转换为时间码。
第十二示例涉及的区域像素100具有第1区域AR1和第2区域AR2。多个光电转换器110和由硅制成的多个存储单元113被布置在第一区域AR1中。由硅制成的AD转换器190布置在第二区域AR2中。第一区域AR1设置在第一基板SUB1上，并且第二区域AR2设置在第二基板SUB2上。例如，第一基板SUB1和第二基板SUB2通过由Cu-Cu连接91a组成的信号传送器91发送和接收光电转换器110的浮动扩散FD的电荷。
如图48中所示，区域像素100内的多个光电转换器110的浮动扩散FD连接至相同的信号传送器91。因此，第一区域AR1和第二区域AR2通过针对第一区域AR1中的每个区域像素100的一个信号传送器91发送和接收每个区域像素100中的多个光电转换器110的浮动扩散FD的电荷。更具体地，信号传送器91将区域像素100中的四个像素的四个浮动扩散FD的电荷顺次发送到AD转换器190。
如图49所示，成像装置1包括堆叠的第一基板SUB1和第二基板SUB2。第一基板SUB1和第二基板SUB2通过由Cu-Cu连接91a组成的信号传送器91发送和接收浮动扩散FD的电荷。布线层71、光电转换器110、存储单元113、滤色器72、以及片上透镜73堆叠在第一基板SUB1上。在像素之间设置有元件隔离层74。布线层75、AD转换器190和保护层76堆叠在第二基板SUB2上。
在图49的示例中，光电转换器110和存储单元113布置在第一基板SUB1上的相同层中，并且布线层71布置在下层中。AD转换器190布置在第二基板SUB2中的布线层75的下方。第一基板SUB1的布线层71和第二基板SUB2的布线层75被布置为彼此面对，并且通过由Cu-Cu连接91a组成的信号传送器91来发送和接收各种信号。
图50A和图50B示出了一个区域像素100的平面布局。如图50A所示，区域像素100中的四个像素中的四个光电转换器110和四个存储单元113布置在第一基板SUB1上。四个光电转换器110沿区域像素100的区域中的四个角布置，并且四个存储单元113布置在夹在四个光电转换器110之间的部分中。
如图50B所示，AD转换器190布置在第二基板SUB2上的区域像素100的整个区域上。
如上所述，在根据第十二示例的区域像素100中，由于光电转换器110和存储单元113布置在第一基板SUB1上，并且AD转换器190布置在第二基板SUB2上，所以可增加光电转换器110的面积，并且可增加孔径比和分辨率。此外，由于第一基板SUB1通过相同的信号传送器91将多个光电转换器110的浮动扩散FD的电荷传输至第二基板SUB2，故第一基板SUB1和第二基板SUB2上的信号传送器91的数量可减少，并且第一基板SUB1和第二基板SUB2上的布线的数量可相应地减少。另外，由于使用Cu-Cu连接91a作为信号传送器91，因此能够抑制信号传播损失。
(区域像素100的第十三示例)
图51是根据第十三示例的区域像素100的电路图，图52是根据第十三示例的区域像素100的截面图，图53A是沿图52的线A-A截取的平面图，图53B是沿图52的线B-B截取的平面图，以及图53C是沿图52的线C-C截取的平面图。以下描述集中于与根据第十二示例的区域像素100的差异。
如图52所示，具有根据第十三示例的区域像素100的成像装置1包括堆叠的第一区域AR1、第二区域AR2和第三区域AR3。光电转换器110和存储单元113被布置在第一区域AR1中。在第二区域AR2和第三区域AR3中，AD转换器190被分割为第一分割AD转换器190a和第二分割AD转换器190b两部分。
第一分割AD转换器190a在AD转换器190中具有晶体管12、13、157和158。第二分割AD转换器190b具有AD转换器190的剩余部分，具体地晶体管151、152和511至517。第一分割AD转换器190a和第二分割AD转换器190b发送和接收作为差分对的晶体管12和157的漏极信号。
第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91依次发送和接收四个像素中的四个浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收AD转换器190中的差分对的漏极信号。第一区域AR1设置在第一基板SUB1上，第二区域AR2设置在第二基板SUB2上，并且第三区域AR3设置在第三基板SUB3上。
图53A中所示的第一区域AR1内的平面布局与图50A中的相同。第一分割AD转换器190a配置在图53B所示的整个第二区域AR2上。用于在第一区域AR1与第二区域AR2之间发送和接收浮动扩散FD的电荷的通孔被布置在第二区域AR2的大致中心部分中。第二分割AD转换器190b布置在图53C中所示的整个第三区域AR3上。
如上所述，在根据第十三示例的区域像素100中，由于AD转换器190被分割并布置在第二区域AR2和第三区域AR3中，所以AD转换器190的布置面积能够增大。第二区域AR2与第三区域AR3之间通过Cu-Cu连接91a进行信号的收发，因此能够高速地进行信号的收发。第一区域AR1设置在第一基板SUB1上并且第二区域AR2设置在第二基板SUB2上，并且通过由通孔91b组成的信号传送器91发送和接收信号。这样，可以增大光电转换器110和AD转换器190(190a、190b)的配置面积。
(区域像素100的第十四示例)
图54为根据第十四示例的区域像素100的电路图，图55为根据第十四示例的区域像素100的截面图，图56A为沿图55中的线A-A截取的平面图，并且图56B为沿图55的线B-B截取的平面图，并且图56C为沿图55的线C-C截取的平面图。以下描述集中于与根据第十四示例的区域像素100的差异。
如图55所示，具有第十四实施方式涉及的区域像素100的摄像元件1包括层叠的第一区域AR1、第二区域AR2和第三区域AR3。根据第十四示例的区域像素100与第十三示例的不同之处在于分割布置在第二区域AR2和第三区域AR3中的AD转换器190的方法。
第十四示例中的第一分割的AD转换器190a具有在AD转换器190中的晶体管12、13、151、152、157、158、511和512。第二分割AD转换器190b在AD转换器190中具有晶体管513至517。即，AD转换器190在输出像素信号与参考信号之间的比较结果信号的晶体管512的源极节点处分割。第一分割AD转换器190a和第二分割AD转换器190b通过由Cu-Cu连接91a构成的信号传送器91来发送接收比较结果输出信号。输出比较结果输出信号的晶体管512形成电平转换器。
根据第十四示例的区域像素100的在图55中示出的截面图和在图56A和图56B中示出的平面图与根据第十三示例的区域像素100的截面图和平面图相同。
(区域像素100的第十二至第十四示例的总结)
图57是总结根据上述第十二示例至第十四示例的区域像素100的特征的图。在第十二至第十四实施方式中，背面侧是光照射面。根据第十二至第十四示例的区域像素100中的光电转换器110和存储单元113被布置在由硅制成的第一区域AR1中。在根据第十二示例的区域像素100中的AD转换器190布置在由硅制成的第二区域AR2中。在根据第十三示例和第十四示例的区域像素100中的AD转换器190被分割并布置在由硅制成的第二区域AR2和第三区域AR3中。根据第十二至第十四示例的区域像素100中的第一区域AR1和第二区域AR2通过信号传送器91发送和接收浮动扩散FD的电荷。根据第十二示例的区域像素100中的信号传送器91是Cu-Cu连接91a。根据第十三示例和第十四示例的成像装置1中的第一区域AR1和第二区域AR2通过由用于每个区域像素100的通孔91b组成的信号传送器91发送和接收四个像素中的四个浮动扩散FD的电荷。根据第十三示例的成像装置1中的第二区域AR2和第三区域AR3，通过由每个区域像素100的Cu-Cu连接91a组成的信号传送器91，发送AD转换器190中的差分对的漏极信号。根据第十四示例的成像装置1中的第二区域AR2和第三区域AR3，针对每个区域像素100，通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收比较结果输出信号。
(区域像素100的第十五示例)
图58是根据第十五示例的区域像素100的电路图，图59是根据第十五示例的区域像素100的截面图，图60A是沿图59中的线A-A截取的平面图，图60B是沿图59的线B-B截取的平面图，图60C是沿图59的线C-C截取的平面图。图58、图59、图60A、图60B和图60C示出了区域像素100具有四个像素的示例。
具有根据第十五示例的区域像素100的成像装置1包括堆叠的第一区域AR1和第二区域AR2，如图58和图59所示。第一区域AR1是由硅制成的第一基板SUB1，并且第二区域AR2是由硅制成的第二基板SUB2。光电转换器110、存储单元113和布线层堆叠在第一区域AR1中。布线层和AD转换器190堆叠在第二区域AR2中。
如图60A和图60B所示，光电转换器110和存储单元113被布置在第一区域AR1中的不同层的整个区域上。结果，与第十二至第十四示例相比，光电转换器110和存储单元113的布置面积能够增大。另外，AD转换器190布置在与第二区域AR2的布线层不同的整个层上。
第一区域AR1和第二区域AR2通过由Cu-Cu连接91a组成的信号传送器91发送和接收浮动扩散FD的电荷。
如上所述，在根据第十五示例的区域像素100中，因为存储单元113被布置在与光电转换器110的层不同的层中，所以可增加存储单元113和光电转换器110的面积，可增加光电转换器110的开口率，并且可增加存储单元113的存储容量。此外，小型化也是可能的。
(区域像素100的第十六示例)
图61是根据第十六示例的区域像素100的电路图，图62是根据第十六示例的区域像素100的截面图，图63A是沿图62的线A-A截取的平面视图，图63B是沿图62的线B-B截取的平面视图，图63C是沿图62的线C-C截取的平面视图，并且图63D是沿图62的线D-D截取的平面视图。以下描述集中于与根据第十三示例和第十五示例的区域像素100的差异。
具有根据第十六示例的区域像素100的成像装置1包括堆叠的第一区域AR1、第二区域AR2和第三区域AR3，如图61和图62所示。光电转换器110和存储单元113堆叠在第一区域AR1中。AD转换器190分为第一分割AD转换器190a和第二分割AD转换器190b，如图51所示。第一分割AD转换器190a配置于第二区域AR2，第二分割AD转换器190b配置于第三区域AR3。
除了第一区域AR1的层配置不同之外，根据第十六示例的区域像素100与根据第十三示例的区域像素100相同。
(区域像素100的第十七示例)
图64是根据第十七示例的区域像素100的电路图，图65是根据第十七示例的区域像素100的截面图，图66A是沿图65的线A-A截取的平面视图，图66B是沿图65的线B-B截取的平面视图，图66C是沿图65的线C-C截取的平面视图，并且图66D是沿图65的线D-D截取的平面视图。以下描述集中于与根据第十四示例和第十六示例的区域像素100的差异。
具有根据第十七示例的区域像素100的成像装置1包括如图64和图65所示堆叠的第一区域AR1、第二区域AR2和第三区域AR3。光电转换器110和存储单元113堆叠在第一区域AR1中。AD转换器190分为第一分割AD转换器190a和第二分割AD转换器190b，如图56所示。第一分割AD转换器190a配置于第二区域AR2，第二分割AD转换器190b配置于第三区域AR3。
除了第一区域AR1的层配置不同以外，第十七示例的区域像素100与第十四例的区域像素100相同。
(区域像素100的第十五至第十七示例的总结)
图67是概述根据上述第十五到第十七示例的区域像素100的特征的图。在第十五至第十七示例中，背面是光照射面。在根据第十五示例至第十七示例的区域像素100中的光电转换器110和存储单元113被堆叠和布置在由硅制成的第一区域AR1中。根据第十五示例的区域像素100中的AD转换器190布置在由硅制成的第二区域AR2中。在根据第十六示例和第十七示例的区域像素100中的AD转换器190被分割并布置在由硅制成的第二区域AR2和第三区域AR3中。根据第十五示例至第十七示例的区域像素100中的第一区域AR1和第二区域AR2通过信号传送器91发送和接收浮动扩散FD的电荷。根据第十五示例的区域像素100中的信号传送器91是Cu-Cu连接91a。根据第十六示例和第十七示例的区域像素100中的第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。根据第十六示例的区域像素100中的第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收差分对的漏极信号。第十七示例的区域像素100中的第二区域AR2和第三区域AR3经由由Cu-Cu连接91a构成的信号传送器91在AD转换器190中发送和接收比较结果输出信号。
(区域像素100的第十八示例)
图68是根据第十八示例的区域像素100的电路图，图69是根据第十八示例的区域像素100的截面图，图70A是沿图69中的线A-A截取的平面图，图70B是沿图69中的线B-B截取的平面图。图68、图69、图70A和图70B示出了区域像素100具有四个像素的示例。
根据第十八示例的区域像素100具有由硅以外的材料制成的光电转换器110。硅以外的材料例如为有机半导体材料。由此，第十八示例的光电转换器110具有包含硅以外的材料的半导体层。更具体地，第十八示例的光电转换器110具有其中堆叠上电极层11a、光电转换层11b、电荷存储层11c、绝缘层11d和下电极层11e的结构。电荷存储层11c用作存储单元113。
具有根据第十八示例的区域像素100的成像装置1包括如图68和图69所示堆叠的第一区域AR1和第二区域AR2。第一区域AR1和第二区域AR2设置在同一基板上的不同层中。在第一区域AR1中，光电转换器110和存储单元113被布置在不同的层中。其中布置光电转换器110和存储单元113的每个层是由硅以外的材料制成的半导体层。更具体地，在第一区域AR1中，堆叠由硅以外的材料制成的光电转换层11b和电荷存储层11c以及绝缘层11d。
在第二区域AR2中，布线层75和AD转换器190布置在不同的层中。其中布置AD转换器190的层是由硅制成的半导体层。
图70A是光电转换器110和存储单元113之间的边界附近的平面图。如上所述，光电转换器110和存储单元113被布置在不同的层中，但是光电转换器110和存储单元113中的至少一个的一部分可被布置在两个层上。
第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。
在根据第十八示例的具有区域像素100的成像装置1中，由硅制成的半导体层在预处理中被布置在支撑基板上以顺序地形成AD转换器190和布线层。在后处理中，形成非硅半导体层以顺序地形成存储单元113和光电转换器110。
以这种方式，根据第十八示例的区域像素100具有其中由硅制成的AD转换器190以及由除了硅之外的材料制成的存储单元113和光电转换器110堆叠在同一基板上的结构。由于光电转换器110和AD转换器190通过包括通孔91b的信号传送器91发送和接收浮动扩散FD的电荷，因此可减少通孔的数量，并且可相应地增加光电转换器110和AD转换器190的面积。
(区域像素100的第十九示例)
图71是根据第十九示例的区域像素100的电路图，图72是根据第十九示例的区域像素100的截面图，图73A是沿图72中的线A-A截取的平面图，图73B是沿图72中的线B-B截取的平面图，图73C是沿图72中的线C-C截取的平面图。以下描述集中于与根据第十三示例和第十五示例的区域像素100的差异。
具有根据第十九示例的区域像素100的成像装置1包括如图71和图72所示堆叠的第一区域AR1、第二区域AR2和第三区域AR3。光电转换器110和由硅以外的材料制成的存储单元113堆叠在第一区域AR1中。AD转换器190分为第一分割AD转换器190a和第二分割AD转换器190b。第一分割AD转换器190a和光电转换器110发送和接收浮动扩散FD的电荷。第一分割的AD转换器190a具有在AD转换器190中的晶体管12、157和晶体管13、158的差分对。第二分割AD转换器190b具有AD转换器190的剩余部分，具体地晶体管151、152和511至517。第一分割AD转换器190a配置于第二区域AR2，第二分割AD转换器190b配置于第三区域AR3。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上。第三区域AR3设置在第二基板SUB2上。
第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。第二区域AR2和第三区域AR3经由由Cu-Cu连接91a组成的信号传送器91来发送和接收差分晶体管对12和157的漏极信号。
如图73B和图73C所示，第一分割AD转换器190a和第二分割AD转换器190b分别布置在相应区域的整个区域中，从而可增加AD转换器190的布置区域。
(区域像素100的第二十示例)
图74是根据第二十示例的区域像素100的电路图，图75是根据第二十示例的区域像素100的截面图，图76A是沿图75中的线A-A截取的平面图，图76B是沿图75中的线B-B截取的平面图，图76C是沿图75中的线C-C截取的平面图。以下描述集中于与根据第十九示例的区域像素100的差异。
根据第二十示例的区域像素100与第十九示例的不同之处在于AD转换器190中的分割位置。第二十例的AD转换器190与图64相同，分为第一分割AD转换器190a和第二分割AD转换器190b。其他的与第十九示例相同，并且图75的截面图和图76A至图76C的平面图与图72的截面图和图73A至图73C的平面图相同。
(区域像素100的第十八至第二十示例的总结)
图77为总结根据上述第十八至第二十示例的区域像素100的特征的图。在第十八示例中，前侧为光照射表面，而在第十九和第二十示例中，后侧为光照射表面。根据第十八示例至第二十示例的区域像素100中的光电转换器110和存储单元113被堆叠和布置在由硅以外的材料制成的第一区域AR1中。在根据第十八示例的区域像素100中的AD转换器190被布置在由硅制成的第二区域AR2中。在根据第十九示例和第二十示例的区域像素100中的AD转换器190被分割并布置在由硅制成的第二区域AR2和第三区域AR3中。根据第十八至第二十示例的区域像素100中的第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收浮动扩散FD的电荷。根据第十九示例的区域像素100中的第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收差分对的漏极信号。根据第二十示例的区域像素100中的第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收比较结果输出信号。
(区域像素100的第二十一示例)
图78为根据第二十一示例的区域像素100的电路图，图79为根据第二十一示例的区域像素100的截面图，图80A为在图79中的线A-A方向的平面图，图80B为沿图79的线B-B截取的平面图，并且图80C为沿图79的线C-C截取的平面图。图78、图79、图80A、图80B以及图80C示出了区域像素100具有四个像素的示例。
根据第二十一示例的区域像素100具有由硅以外的材料制成的光电转换器110(第一光电转换器110a)和由硅制成的光电转换器110(第二光电转换器110b)。硅以外的材料例如包括有机半导体材料。第一光电转换器110a执行例如绿色光电转换，并且第二光电转换器110b执行例如红色和蓝色光电转换。
如图78所示，第一光电转换器110a的浮动扩散FD和第二光电转换器110b的浮动扩散FD连接到AD转换器190中的晶体管12的栅极和晶体管13的源极。
如图78和图79所示，具有根据第二十一示例的区域像素100的成像装置1包括堆叠的第一区域AR1、第二区域AR2和第三区域AR3。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上。第三区域AR3设置在第二基板SUB2上。在第一区域AR1中，第一光电转换器110a和存储单元113使用硅以外的材料堆叠。由硅制成的第二光电转换器110b被布置在第二区域AR2中。在第三区域AR3中配置有由硅构成的AD转换器190。
第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图80A和图80B所示，第一光电转换器110a和第二光电转换器110b被布置在相应区域的整个区域上，使得能够增加开口率。
如上所述，根据第二十一示例的区域像素100具有两种类型的光电转换器110(110a和110b)，并且每个光电转换器110的浮动扩散FD的电荷通过通孔91b和Cu-Cu连接91a被传送到AD转换器190。因为光电转换器110被布置在分离层的整个区域上，所以可以确保用于布置光电转换器110的足够的区域。
(区域像素100的第2示例)
图81是根据第二十二示例的区域像素100的电路图，图82是根据第二十二示例的区域像素100的截面图，图83A是沿图82的线A-A截取的平面图，图83B是沿图82的线B-B截取的平面图，以及图83C是沿图82的线C-C截取的平面图。以下描述集中于与根据第十三示例和第十五示例的区域像素100的差异。
具有根据第二十二示例的区域像素100的成像装置1包括如图81和图82所示堆叠的第一区域AR1、第二区域AR2和第三区域AR3。如第二十一示例中那样，根据第二十二示例的区域像素100具有由硅以外的材料制成的第一光电转换器110a和由硅制成的第二光电转换器110b。根据第二十一示例，存储单元不连接到第二光电转换器110b，但是根据第二十二示例，第二存储单元113b连接到第二光电转换器110b。在此，连接到第一光电转换器110a的存储单元113被称为第一存储单元113a，并且连接到第二光电转换器110b的存储单元113被称为第二存储单元113b。
在第一区域AR1中堆叠由硅以外的材料制成的第一光电转换器110a和第一存储单元113a。在第二区域AR2中，第二光电转换器110b和由硅制成的第二存储单元113b被布置在同一层中。在第三区域AR3中配置有由硅构成的AD转换器190。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上，并且第三区域AR3布置在第二基板SUB2上。
第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
由此，在根据第二十二示例的区域像素100中，由于第一存储单元113a连接到第一光电转换器110a，并且第二存储单元113b连接到第二光电转换器110b，所以能够根据全局快门方法来执行成像。
(区域像素100的第二十三示例)
图84为根据第三示例的区域像素100的电路图，图85为根据第三示例的区域像素100的截面图，图86A为沿图85的线A-A截取的平面视图，图86B为沿图85的线B-B截取的平面视图，并且图86C为沿图85的线C-C截取的平面视图。以下描述集中于与根据第二十三示例的区域像素100的差异。
根据第二十三示例的区域像素100与第二十二示例的不同之处在于，如图85所示，第二光电转换器110b和第二存储单元113b堆叠在第二区域AR2中。图86B的平面图是在第二光电转换器110b和第二存储单元113b之间的边界附近的平面图，并且第二光电转换器110b和第二存储单元113b被布置在各个区域的整个区域上。第2区域AR2以外的第二十三实施方式的结构与第二十二实施方式相同。
(区域像素100的第二十一至二十三示例的总结)
图87是总结根据上述第二十一至二十三示例的区域像素100的特征的图。在第二十一至二十三示例中，背侧为光照射表面。在第二十一至二十三示例中，第一光电转换器110a和第一存储单元113a被布置在由硅以外的材料制成的第一区域AR1中。第二十二和第二十三示例中的第二光电转换器110b和第二存储单元113b被布置在由硅制成的第二区域AR2中。第二十一至二十三示例中的AD转换器190布置在由硅制成的第三区域AR3中。在第二十一至二十三示例中，第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。在第二十一至二十三示例中，第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
(区域像素100的第二十四示例)
图88是根据第二十四示例的区域像素100的电路图，图89是根据第二十四示例的区域像素100的截面图，图90A是沿图89中的线A-A截取的平面图，图90B是沿图89的线B-B截取的平面图，并且图90C是沿图89的线C-C截取的平面图。图88、图89、图90A、图90B和图90C示出了区域像素100具有四个像素的示例。
如在第二十三示例中，根据第二十四示例的区域像素100包括由硅之外的材料制成的第一光电转换器110a、由硅制成的第二光电转换器110b、由硅之外的材料制成的并且连接到第一光电转换器110a的第一存储单元113a、以及由硅制成的并且连接到第二光电转换器110b的第二存储单元113b。
不同于第二十三示例，根据第二十四示例的区域像素100具有接收第一光电转换器110a的浮动扩散FD的电荷的第一AD转换器190a和接收第二光电转换器110b的浮动扩散FD的电荷的第二AD转换器190b。因此，根据第二十四示例的区域像素100具有比第二十三示例更多的AD转换器190。
如图88和图89所示，在第一区域AR1中堆叠由硅以外的材料制成的第一光电转换器110a和第一存储单元113a。在第二区域AR2中，第二光电转换器110b和由硅制成的第二存储单元113b被布置在同一层中。在第三区域AR3，由硅构成的第一AD转换器190a和第二AD转换器190b配置在同一层。第一区域AR1和第二区域AR2堆叠在第一基板SUB1上，并且第三区域AR3布置在第二基板SUB2上。第一区域AR1和第三区域AR3通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图90A所示，第一光电转换器110a和第一存储单元113a布置在相应区域的整个区域上。如图90B所示，第二光电转换器110b和第二存储单元113b被布置在同一层中，使得第二光电转换器110b的布置区域小于第一光电转换器110a的布置区域，并且第二存储单元113b的布置区域小于第二存储单元113b的布置区域。如图90C所示，第一AD转换器190a被布置为围绕第二AD转换器190b。
因为根据第二十四示例的区域像素100包括用于第一光电转换器110a的第一AD转换器190a和用于第二光电转换器110b的第二AD转换器190b，所以第一AD转换器190a和第二AD转换器190b可以同时执行AD转换，从而缩短AD转换处理时间。
(区域像素100的第二十五示例)
图91是根据第二十五示例的区域像素100的电路图，图92是根据第二十五示例的区域像素100的截面图，图93A是沿图92中的线A-A截取的平面图，并且图93B是沿图92的线B-B截取的平面图，并且图93C是沿图92的线C-C截取的平面图。以下描述集中于与第二十四示例的差异。
根据第二十五示例的区域像素100与第二十四示例的不同之处在于第二区域AR2的配置。在第二十五示例的第二区域AR2中，如图92所示，第二光电转换器110b和第二存储单元113b被堆叠。因此，如图93B所示，第二光电转换器110b和第二存储单元113b被布置在相应区域的整个区域上。
(区域像素100的第二十四和第二十五示例的总结)
图94是总结根据上述第二十四和第二十五示例的区域像素100的特征的图。在第二十四和第二十五示例中，背面是光照射表面。在第二十四和第二十五示例中，第一光电转换器110a和第一存储单元113a由硅以外的材料制成，并且第二光电转换器110b和第二存储单元113b由硅制成。在第二十四和第二十五示例中，第一光电转换器110a和第一存储单元113a被布置在第一区域AR1中，并且第二光电转换器110b和第二存储单元113b被布置在第二区域AR2中。第一光电转换器110a和第一存储单元113a被布置在第二十四示例中的第一区域AR1中的同一层中，并且堆叠在第二十五示例中的第一区域AR1中。在第二十四和第二十五示例中，第一区域AR1和第二区域AR2通过由通孔91b和Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。第二区域AR2和第三区域AR3通过由Cu-Cu连接91a组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
(区域像素100的第二十三示例)
图95是根据第三示例的区域像素100的电路图，图96是根据第三示例的区域像素100的截面图，图97A是沿图96中的线A-A截取的平面图，并且图97B是沿图96的线B-B截取的平面图，并且图97C是沿图96的线C-C截取的平面图。图95、图96、图97A和图97B示出了面积像素100具有四个像素的示例。
如图95所示，对于每个像素，根据第三示例的区域像素100具有第一光电转换器110a和第二光电转换器110b。第一光电转换器110a和第二光电转换器110b均具有由硅制成的半导体层。第一存储单元113a连接到第一光电转换器110a，并且第二存储单元113b连接到第二光电转换器110b。因此，具有根据第二十三示例的区域像素100的成像装置1根据全局快门方法执行成像。
具有根据第二十三示例的区域像素100的成像装置1包括第一区域AR1和第二区域AR2。在第一区域AR1中，堆叠第一光电转换器110a和第一存储单元113a，并且堆叠第二光电转换器110b和第二存储单元113b。图96示出其中第二光电转换器110b布置在第一光电转换器110a下面的层中，第二存储单元113b布置在第二光电转换器110b下面的层中，以及第一存储单元113a被布置成跨第二光电转换器110b的层和第二存储单元113b的层的示例。第一光电转换器110a、第一存储单元113a、第二光电转换器110b和第二存储单元113b的布置顺序和位置是任意的。第一区域AR1布置在第一基板SUB1上。
AD转换器190布置在第二区域AR2中。第二区域AR2设置在第二基板SUB2上。
第一基板SUB1和第二基板SUB2通过由Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷和第二光电转换器110b的浮动扩散FD的电荷。
(区域像素100的第二十七示例)
图98是根据第二十七示例的区域像素100的电路图，图99是根据第二十七示例的区域像素100的截面图，图100A是沿图99的线A-A截取的平面图，图100B是沿图99的线B-B截取的平面图，并且图100C是沿图99的线C-C截取的平面图。以下描述集中于与第三示例的差异。
根据第二十七示例的区域像素100与第二十三示例的共同之处在于每个像素具有第一光电转换器110a和第二光电转换器110b。然而，根据第二十七示例的第一光电转换器110a和第二光电转换器110b各自具有由硅以外的材料制成的半导体层，并且例如由有机半导体材料制成。
如图99所示，在第一区域AR1中，堆叠第一光电转换器110a和第一存储单元113a，并且堆叠第二光电转换器110b和第二存储单元113b。在图99中，第一光电转换器110a、第一存储单元113a、第二光电转换器110b和第二存储单元113b以这种顺序从上到下堆叠，但是堆叠顺序是任意的。
由硅制成的AD转换器190布置在第二区域AR2中。第一区域AR1和第二区域AR2堆叠在同一基板上。第一区域AR1和第二区域AR2通过由通孔91b构成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷，并且通过由另一通孔91b构成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。
如图100A、图100B和图100C所示，第一光电转换器110a、第一存储单元113a、第二光电转换器110b、第二存储单元113b和AD转换器190被布置在相应区域的整个区域上。由此，即使各像素具有第一光电转换器110a和第二光电转换器110b，孔径比也不会降低。
(区域像素100的第二十八示例)
图101是根据第二十八示例的区域像素100的电路图，图102是根据第二十八示例的区域像素100的截面图，图103A是沿图102的线A-A截取的平面图，图103B是沿图102的线B-B截取的平面图，图103C是沿图102的线C-C截取的平面图，并且图103D是沿图102的线D-D截取的平面图。以下说明集中于与第二十七示例的差异。
如在第二十七示例中，根据第二十八示例的区域像素100包括具有非硅半导体层的第一光电转换器110a和第二光电转换器110b。根据第二十八示例的区域像素100与第二十七示例的不同之处在于，AD转换器190被分成第一分割AD转换器190a和第二分割AD转换器190b，并且分开布置在第三区域AR3和第四区域AR4中。
第一光电转换器110a和第一存储单元113a堆叠在第一区域AR1中。第二光电转换器110b和第二存储单元113b堆叠在第二区域AR2中。第一区域AR1、第二区域AR2以及第三区域AR3堆叠在第一基板SUB1上。第四区域AR4布置在第二基板SUB2上。
第一区域AR1中的第一光电转换器110a和第一分割AD转换器190a通过由通孔91b组成的信号传送器91发送和接收第一光电转换器110a的浮动扩散FD的电荷。另外，第二区域AR2中的第二光电转换器110b和第一分割AD转换器190a通过由通孔91b组成的信号传送器91发送和接收第二光电转换器110b的浮动扩散FD的电荷。第三区域AR3和第四区域AR4，通过由Cu-Cu连接91a组成的信号传送器91，发送和接收AD转换器190中的差分对的漏极信号。
在根据第二十八示例的区域像素100中，由于AD转换器190被分割成两个并且布置在不同的层中，所以AD转换器190的布置面积可比第二十七示例中增加更多。
(区域像素100的第二十三至第二十八示例的总结)
图104为总结根据上述第二十六示例至第二十八示例的区域像素100的特征的图。在第二十六和二十八示例中，背面为光照射面，在第二十七示例中，正面为光照射面。在第二十六示例中，第一光电转换器110a和第二光电转换器110b均具有由硅制成的半导体层。在第二十七和第二十八示例中，第一光电转换器110a和第二光电转换器110b均具有由硅以外的材料制成的半导体层。在第二十六至第二十八示例中，第一光电转换器110a、第一存储单元113a、第二光电转换器110b和第一存储单元113a布置在第一基板SUB1上。在第二十六和第二十七示例中，AD转换器190被布置在第二区域AR2中。在第二十八示例中，第一分割AD转换器190a配置于第一区域AR1，第二分割AD转换器190b配置于第二区域AR2。
在第二十六示例中，第一区域AR1和第二区域AR2通过由Cu-Cu连接91a组成的信号传送器91发送和接收第一光电转换器110a和第二光电转换器110b的浮动扩散FD的电荷。在第二十七示例中，第一区域AR1和第二区域AR2通过由通孔91b组成的信号传送器91发送和接收第一光电转换器110a和第二光电转换器110b的浮动扩散FD的电荷。在第二十八示例中，第三区域AR3和第四区域AR4通过由Cu-Cu连接91a组成的信号传送器91在AD转换器190中发送和接收差分对的漏极信号。
(区域像素100的其他变形例)
在根据上述的第二十六至第二十八示例的区域像素100中，第一光电转换器110a和第二光电转换器110b共享一个AD转换器190。然而，如第二十四或第二十五示例中所示，可以设置对应于第一光电转换器110a的第一AD转换器190a和对应于第二光电转换器110b的第二AD转换器190b。
在第十一和第二十八示例中，第一区域AR1和第二区域AR2发送和接收AD转换器190中的差分对的漏极信号。然而，第一区域AR1和第二区域可在AD转换器190中发送和接收比较结果输出信号。
在上述第三、第六、第九、第十四和第十七示例中，如图105的上半电路图所示，AD转换器190可被分为两个：第一分割AD转换器190a，设置到在AD转换器190中输出比较结果信号的晶体管512；以及第二分割AD转换器190b，设置在晶体管512的后端侧上，并且两个分割AD转换器布置在不同区域中。第一分割AD转换器190a和第二分割AD转换器190b之间的边界不需要是晶体管512的漏极节点。例如，如图105的下半部分电路图所示，边界可以是AD转换器190中的晶体管152的漏极节点。
<应用于的移动对象>
本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船舶、机器人等)上的装置。
图106是示出车辆控制系统的示意性配置示例的框图，车辆控制系统是可应用根据本公开的技术的移动体控制系统的示例。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图106所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。作为集成控制单元12050的功能配置，示出了微型计算机12051、音频/图像输出单元12052和车载网络I/F(接口)12053。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010作为产生内燃机或驱动电动机等车辆的驱动力的驱动力产生部、向车轮传递驱动力的驱动力传递机构、调整车辆的转向角的转向机构、产生车辆的制动力的制动装置等控制装置发挥功能。
车身系统控制单元12020根据各种程序来控制安装在车身中的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后灯、制动灯、转向信号和雾灯的各种灯的控制装置。在这种情况下，从替代键的便携式装置发送的无线电波或各种开关的信号可以被输入到身体系统控制单元12020。车身系统控制单元12020接收无线电波或信号的输入并且控制车门锁定装置、电动车窗装置和车辆的灯。
车外信息检测单元12030检测搭载有车辆控制系统12000的车辆的外部的信息。例如，成像单元12031与车外信息检测单元12030连接。车外信息检测单元12030使成像单元12031拍摄车辆外部的图像并接收拍摄的图像。车外信息检测单元12030可以基于接收到的图像来执行对道路上的人物、汽车、障碍物、标志和字母的物体检测处理或距离检测处理。
成像单元12031是接收光并输出与接收的光量相应的电信号的光学传感器。成像单元12031也可以将电信号作为图像或测距信息输出。另外，成像单元12031接收到的光可以是可见光，也可以是红外光等不可见光。
车内信息检测单元12040检测车内的信息。例如，在车内信息检测单元12040上连接有检测驾驶员状态的驾驶员状态检测单元12041。驾驶员状态检测单元12041包括例如拍摄驾驶员的图像的摄像机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳度或集中度或者可以确定驾驶员是否打瞌睡。
微型计算机12051可基于由车外信息检测单元12030或车内信息检测单元12040取得的车内外信息，计算出驱动力产生装置、转向机构或制动装置的控制目标值，并向驱动系统控制单元12010输出控制指令。例如，微计算机12051可以执行协作控制，以实现高级驾驶员辅助系统(ADAS)的功能，这些功能包括基于车间距离、车速维持驾驶、车辆碰撞警告和车辆车道偏离警告在行驶之后的车辆防碰撞、冲击缓解。
另外，微型计算机12051基于由车外信息检测单元12030或车内信息检测单元12040取得的车辆周边的信息，对驱动力产生装置、转向机构、制动装置等进行控制，由此，能够进行不依赖于驾驶员的操作而自主行驶的自动驾驶等的协调控制。
另外，微型计算机12051可以基于由车外信息检测单元12030获取的车外信息，将控制指令输出到车身系统控制单元12030。例如，微型计算机12051可以通过根据由车外信息检测单元12030检测到的前方车辆或迎面车辆的位置控制前照灯，来执行用于防炫目的协调控制，例如将远光切换为近光。
音频/图像输出单元12052将声音和图像中的至少一个的输出信号发送到能够视觉地或听觉地向乘客或车外通知信息的输出装置。在图106的示例中，音频扬声器12061、显示单元12062和仪表板12063被示出为输出装置的示例。例如，显示单元12062可包括板上显示器和平视显示器中的至少一个。
图107为示出成像单元12031的安装位置的示例的图。
在图107中，成像单元12031包括成像单元12101、12102、12103、12104和12105。
成像单元12101、12102、12103、12104和12105被设置在例如车辆12100的前鼻部、侧视镜、后保险杠、后门、车内前挡风玻璃的上部等的位置处。设置在前鼻部的成像单元12101和设置在车内前挡风玻璃的上部的成像单元12105主要获取车辆12100前方的图像。设置在侧视镜中的成像单元12102和12103主要获取车辆12100的横向侧上的图像。包括在后保险杠或后门中的成像单元12104主要获取车辆12100后面的区域的图像。包括在车内的挡风玻璃的上部中的成像单元12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
图107示出成像单元12101至12104的成像范围的示例。成像范围12111指示设置在前鼻处的成像单元12101的成像范围，成像范围12112和12113分别指示设置在侧视镜处的成像单元12102和12103的成像范围，并且成像范围12114指示设置在后保险杠或后门处的成像单元12104的成像范围。例如，通过重叠由拍摄部12101至12104拍摄到的图像数据，能够获得从车辆12100的上方观察到的俯瞰图像。
成像单元12101至12104中的至少一个可具有用于获得距离信息的功能。例如，成像单元12101至12104中的至少一个可以是由多个摄像元件构成的立体相机，或者可以是具有相位差检测用的像素的摄像元件。
例如，微型计算机12051可以基于从成像单元12101至12104获得的距离信息，通过获取在成像范围12111至12114内到每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，来特别地提取车辆12100行进通过的路径上的最近的三维物体(即，在与车辆12100大致相同的方向上以预定速度(例如，0km/h或更高)行进的三维物体)作为前方车辆。微型计算机12051还可以预先设定要确保的与前方车辆的车间距离，并且执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随起动控制)。因此，例如，能够执行用于车辆以自动方式行驶的自动驾驶目的的协作控制，而无需驾驶员执行操作。
例如，微型计算机12051可以基于从成像单元12101至12104获得的距离信息将与三维物体有关的三维数据分类并提取为二轮车、普通车辆、大型车辆、行人和其他三维物体(诸如电极)，并且可以使用该三维数据来执行障碍物的自动躲避。例如，微型计算机12051将车辆12100的周围障碍物区分成车辆12100的驾驶员能够看到的障碍物和难以看到的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的风险的程度的碰撞风险，并且当碰撞风险等于或高于设定值且存在碰撞的可能性时，通过音频扬声器12061或显示单元12062向驾驶员输出警报，通过驱动系统控制单元12010执行强制减速或躲避转向，并因此可以执行用于碰撞躲避的驾驶支持。
成像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在成像单元12101至12104的拍摄图像中是否存在行人来识别行人。这样的行人识别通过例如提取作为红外照相机的成像单元12101至12104的拍摄图像中的特征点的过程和对表示对象的轮廓的一系列特征点执行图案匹配处理以确定对象是否是行人的过程来执行。当微型计算机12051确定在成像单元12101至12104的捕捉图像中存在行人并且识别到行人时，音频/图像输出单元12052控制显示单元12062，使得用于强调的正方形轮廓线与识别到的行人重叠并显示。另外，音频/图像输出单元12052可控制显示单元12062，使得在期望的位置处显示指示行人等的图标。
上面已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可应用于上述配置当中的成像单元12031等。具体地，本公开的成像装置1可以应用于成像装置12031。通过将根据本公开内容的技术应用于成像单元12031，可以获得更清晰的捕捉图像，使得可以减少驾驶员疲劳。
本技术还可采取以下配置。
(1)一种成像装置，包括：多个像素，每个像素具有光电转换器；
模数转换器，针对每个由多个像素中的两个以上像素组成的区域像素而设置，以将与由两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由像素中的光电转换器光电转换的电荷；
多个堆叠区域，在多个堆叠区域中布置有多个像素中的多个光电转换器、多个模数转换器和多个浮动扩散；以及
信号传送器，在多个区域之间发送和接收信号，其中，
在多个区域当中，布置有多个光电转换器的区域与布置有模数转换器的区域分开设置，并且
布置有区域像素中的多个光电转换器的区域以及布置有模数转换器的区域经由同一信号传送器发送和接收多个浮动扩散的电荷。
(2)根据(1)的成像装置，其中光电转换器具有硅半导体层或非硅半导体层。
(3)根据(2)的成像装置，其中非硅半导体层是包含有机半导体材料的半导体层。
(4)根据(1)至(3)中任一项的成像装置，进一步包括：存储单元，针对每个像素设置以存储由光电转换器光电转换的电荷；
第一传输晶体管，针对每个像素而设置，以执行是否将由光电转换器光电转换的电荷存储在存储单元中的切换控制；以及
第二传输晶体管，针对每个像素而设置，以执行是否将存储在存储单元中的电荷传输到浮动扩散的切换控制。
(5)根据(4)的成像装置，其中存储单元布置在多个区域当中的布置有光电转换器的区域中。
(6)根据(5)的成像装置，其中存储单元布置在与光电转换器相同的层中，或者被布置在堆叠在布置有光电转换器的层上的层中。
(7)根据(4)的成像装置，其中存储单元布置在多个区域当中的与布置有模数转换器的区域不同的区域中。
(8)根据(7)的成像装置，其中不同的区域具有电连接至浮动扩散的布线层，并且
存储单元布置在与布线层相同的层中。
(9)根据(1)至(8)中任一项的成像装置，其中模数转换器包括：
比较器，将与电荷相对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；
波形整形单元，对比较输出处理器的输出信号的波形进行整形；并且
比较器、比较输出处理器和波形整形单元布置在多个区域当中的同一区域中。
(10)根据(1)至(8)中任一项的成像装置，其中模数转换器包括：
比较器，将与电荷相对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；以及
波形整形单元，对比较输出处理器的输出信号的波形进行整形；并且
比较器、比较输出处理器和波形整形单元布置在多个区域当中的相互不同的区域中。
(11)根据(1)至(8)中任一项的成像装置，其中模数转换器包括：
比较器，将与电荷对应的模拟信号与参考信号进行比较；
比较输出处理器，输出比较器的比较结果；以及
波形整形单元，对比较输出处理器的输出信号的波形进行整形；以及
比较器、比较输出处理器和波形整形单元被布置在多个区域当中的相互不同的区域中。
(12)根据(1)至(11)中任一项的成像装置，进一步包括：第一区域，布置有光电转换器；以及
第二区域，布置有模数转换器的至少一部分，其中
信号传送器在第一区域和第二区域之间发送和接收浮动扩散的电荷。
(13)根据(1)至(11)中任一项的成像装置，其中光电转换器包括：
第一光电转换器；以及
第二光电转换器，
浮动扩散包括：
第一浮动扩散，存储由第一光电转换器光电转换的电荷；以及
第二浮动扩散，存储由第二光电转换器光电转换的电荷，
多个区域包括：
第一区域，布置有第一光电转换器；
第二区域，布置有第二光电转换器；以及
第三区域，布置有模数转换器的至少一部分，以及
信号传送器包括：
第一信号传送器，在第一区域和第三区域之间发送和接收第一浮动扩散的电荷；以及
第二信号传送器，在第二区域和第三区域之间发送和接收第二浮动扩散的电荷。
(14)根据(13)的成像装置，其中第一光电转换器和第二光电转换器中的一个具有硅半导体层，并且第一光电转换器和第二光电转换器中的另一个具有非硅半导体层。
(15)根据(13)或(14)的成像装置，进一步包括：第一存储单元，针对每个像素设置以存储由第一光电转换器光电转换的电荷；以及
第二存储单元，针对每个像素而设置，以存储由第二光电转换器光电转换的电荷，其中，
第一存储单元布置在第一区域中，
第二存储单元布置在第二区域中，
第一浮动扩散存储与存储在第一存储单元中的电荷对应的电荷，并且
第二浮动扩散存储与存储在第二存储单元中的电荷对应的电荷。
(16)根据(13)或(14)的成像装置，进一步包括：存储单元，针对每个像素设置以存储由第一光电转换器或第二光电转换器光电转换的电荷，其中
存储单元布置在第二区域中，
第一浮动扩散和第二浮动扩散中的任一个存储与存储单元中存储的电荷对应的电荷，并且第一浮动扩散和第二浮动扩散中的另一个存储由第一光电转换器或第二光电转换器光电转换的电荷，而不存储存储单元中的电荷。
(17)根据(13)的成像装置，其中第一光电转换器和第二光电转换器二者都具有硅半导体层或者具有非硅半导体层。
(18)根据(17)的成像装置，进一步包括：第一存储单元，针对每个像素设置以存储由第一光电转换器光电转换的电荷；以及
第二存储单元，针对每个像素设置以存储由第二光电转换器光电转换的电荷。
(19)根据(18)的成像装置，其中第一存储单元和第二存储单元中的至少一个被设置为跨第一区域和第二区域。
(20)一种电子设备，包括：成像装置，为每个像素输出光电转换的数字信号；以及
信号处理器，对数字信号执行信号处理，其中
成像装置包括：
多个像素，每个像素具有光电转换器；
模数转换器，针对每个由多个像素中的两个以上像素组成的区域像素而设置，以将与由两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由像素中的光电转换器光电转换的电荷；
多个堆叠区域，其中布置有多个像素、多个模数转换器和多个浮动扩散；以及
信号传送器，在多个区域之间发送和接收信号，其中，
在多个区域当中，布置有多个光电转换器的区域与布置有模数转换器的区域分开设置，并且
信号传送器在布置有光电转换器的区域和布置有模数转换器的区域之间发送和接收浮动扩散的电荷。
本公开的各方面不限于上述个别实施方式并且包括本领域的技术人员可实现的各种修改，并且本公开的效果也不限于上述细节。换言之，在不背离本公开的概念构思和主旨的情况下，可以做出各种添加、修改和部分删除，本公开的概念构思和主旨可以从权利要求及其等同物中限定的细节中得出。
[参考标号列表]
1 成像装置
10 像素阵列单元
11 信号线
11a 上电极层
11a 上电极
11b 光电转换层
11c 电荷存储层
11d 绝缘层
11e 下电极层
11e 下电极
12 信号输入晶体管
13 MOS晶体管
20 时间码生成器
21 信号线
30 参考信号生成器
31 信号线
40 垂直驱动器
41 信号线
42 控制信号生成器
43 电源单元
50 水平控制单元
52 时间码解码器
53 列信号处理器
54 时钟信号生成器
71 布线层
72 彩色滤光片
73 片上透镜
74 元件隔离层
75 布线层
76 保护层
91 信号传送器
91a Cu-Cu连接
91b 通孔
100 区域像素
110 光电转换器
111 电荷生成器
113 存储单元
150 比较器
160 比较输出处理器
161 前置放大器
162 电平转换器
163 波形整形单元
170 转换结果保持单元
171 存储控制单元
172 存储单元
190 AD转换器
190a第一AD转换器
190b第二AD转换器
200 时间码传输单元
210 代码保持单元。

Claims (20)

1.一种成像装置，包括：
多个像素，每个像素具有光电转换器；
模数转换器，针对每个由所述多个像素中的两个以上像素组成的区域像素而设置，以将与由所述两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由所述像素中的所述光电转换器光电转换的电荷；
多个堆叠区域，在多个堆叠区域中布置有多个所述像素中的多个所述光电转换器、多个所述模数转换器和多个所述浮动扩散；以及
信号传送器，在多个所述区域之间发送和接收信号，其中，
在多个所述区域当中，布置有多个所述光电转换器的区域与布置有所述模数转换器的区域分开设置，并且
布置有所述区域像素中的多个所述光电转换器的区域以及布置有所述模数转换器的区域经由同一信号传送器发送和接收多个所述浮动扩散的电荷。
2.根据权利要求1所述的成像装置，其中，
所述光电转换器具有硅半导体层或非硅半导体层。
3.根据权利要求2所述的成像装置，其中，
所述非硅半导体层是包含有机半导体材料的半导体层。
4.根据权利要求1所述的成像装置，进一步包括：
存储单元，针对每个像素而设置，以存储由所述光电转换器光电转换的电荷；
第一传输晶体管，针对每个像素而设置，以执行是否将由所述光电转换器光电转换的电荷存储在所述存储单元中的切换控制；以及
第二传输晶体管，针对每个像素而设置，以执行是否将存储在所述存储单元中的电荷传输到所述浮动扩散的切换控制。
5.根据权利要求4所述的成像装置，其中，
所述存储单元布置在多个所述区域当中的布置有所述光电转换器的区域中。
6.根据权利要求5所述的成像装置，其中，
所述存储单元布置在与所述光电转换器相同的层中，或者布置在堆叠在布置有所述光电转换器的层上的层中。
7.根据权利要求5所述的成像装置，其中，
所述存储单元布置在多个所述区域当中的与布置有所述模数转换器的区域不同的区域中。
8.根据权利要求7所述的成像装置，其中，
所述不同的区域具有电连接至所述浮动扩散的布线层，并且
所述存储单元布置在与所述布线层相同的层中。
9.根据权利要求1所述的成像装置，其中，
所述模数转换器包括：
比较器，将与所述电荷相对应的模拟信号与参考信号进行比较；
比较输出处理器，输出所述比较器的比较结果；
波形整形单元，对所述比较输出处理器的输出信号的波形进行整形；并且
所述比较器、所述比较输出处理器和所述波形整形单元布置在多个所述区域当中的同一区域中。
10.根据权利要求1所述的成像装置，其中，
所述模数转换器包括：
比较器，将与所述电荷相对应的模拟信号与参考信号进行比较；
比较输出处理器，输出所述比较器的比较结果；以及
波形整形单元，对所述比较输出处理器的输出信号的波形进行整形；并且
所述比较器、所述比较输出处理器和所述波形整形单元布置在多个所述区域当中的相互不同的区域中。
11.根据权利要求1所述的成像装置，其中，
所述模数转换器包括：
比较器，将与所述电荷相对应的模拟信号与参考信号进行比较；
比较输出处理器，输出所述比较器的比较结果；以及
波形整形单元，对所述比较输出处理器的输出信号的波形进行整形；并且
所述比较器、所述比较输出处理器和所述波形整形单元布置在所述多个区域当中的相互不同的区域中。
12.根据权利要求1所述的成像装置，进一步包括：
第一区域，布置有所述光电转换器；以及
第二区域，布置有所述模数转换器的至少一部分，其中
所述信号传送器在所述第一区域和所述第二区域之间发送和接收所述浮动扩散的电荷。
13.根据权利要求1所述的成像装置，其中，
所述光电转换器包括：
第一光电转换器；以及
第二光电转换器，
所述浮动扩散包括：
第一浮动扩散，存储由所述第一光电转换器光电转换的电荷；以及
第二浮动扩散，存储由所述第二光电转换器光电转换的电荷，
多个所述区域包括：
第一区域，布置有所述第一光电转换器；
第二区域，布置有所述第二光电转换器；以及
第三区域，布置有所述模数转换器的至少一部分，以及
所述信号传送器包括：
第一信号传送器，在所述第一区域和所述第三区域之间发送和接收所述第一浮动扩散的所述电荷；以及
第二信号传送器，在所述第二区域和所述第三区域之间发送和接收所述第二浮动扩散的所述电荷。
14.根据权利要求13所述的成像装置，其中，
所述第一光电转换器和所述第二光电转换器中的一个具有硅半导体层，并且所述第一光电转换器和所述第二光电转换器中的另一个具有非硅半导体层。
15.根据权利要求13所述的成像装置，其中，所述成像装置进一步包括：
第一存储单元，针对每个像素而设置，以存储由所述第一光电转换器光电转换的所述电荷；以及
第二存储单元，针对每个像素而设置，以存储由所述第二光电转换器光电转换的所述电荷，其中，
所述第一存储单元布置在所述第一区域中，
所述第二存储单元布置在所述第二区域中，
所述第一浮动扩散存储与存储在所述第一存储单元中的所述电荷对应的电荷，并且
所述第二浮动扩散存储与存储在所述第二存储单元中的所述电荷对应的电荷。
16.根据权利要求13所述的成像装置，其中，所述成像装置进一步包括：
存储单元，针对每个像素而设置，以存储由所述第一光电转换器或所述第二光电转换器光电转换的所述电荷，其中，
所述存储单元布置在所述第二区域中，
所述第一浮动扩散和所述第二浮动扩散中的任一个存储与存储在所述存储单元中的所述电荷相对应的电荷，并且
所述第一浮动扩散和所述第二浮动扩散中的另一个存储由所述第一光电转换器或所述第二光电转换器光电转换的电荷，而不存储所述存储单元中的所述电荷。
17.根据权利要求13所述的成像装置，其中，
所述第一光电转换器和所述第二光电转换器二者都具有硅半导体层或者具有非硅半导体层。
18.根据权利要求17所述的成像装置，进一步包括：
第一存储单元，针对每个像素而设置以存储由所述第一光电转换器光电转换的所述电荷；以及
第二存储单元，针对每个像素而设置以存储由所述第二光电转换器光电转换的所述电荷。
19.根据权利要求18所述的成像装置，其中，
所述第一存储单元和所述第二存储单元中的至少一个被设置为跨所述第一区域和所述第二区域。
20.一种电子设备，包括：
成像装置，输出每个像素的光电转换的数字信号；以及
信号处理器，对所述数字信号执行信号处理，其中，
所述成像装置包括：
多个像素，每个像素具有光电转换器；
模数转换器，针对每个由所述多个像素中的两个以上像素组成的区域像素而设置，以将与由所述两个以上像素光电转换的电荷相对应的信号转换成数字信号；
浮动扩散，输出由所述像素中的所述光电转换器光电转换的电荷；
多个堆叠区域，在多个堆叠区域中布置有多个所述像素、多个所述模数转换器和多个所述浮动扩散；以及
信号传送器，在多个所述区域之间发送和接收信号，其中，
在多个所述区域当中，布置有多个所述光电转换器的区域与布置有所述模数转换器的区域分开设置，并且
所述信号传送器在布置有所述光电转换器的区域和布置有所述模数转换器的区域之间发送和接收所述浮动扩散的电荷。
CN202280036189.2A 2021-05-25 2022-03-29 成像装置和电子设备 Pending CN117337579A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021087988 2021-05-25
JP2021-087988 2021-05-25
PCT/JP2022/015276 WO2022249731A1 (ja) 2021-05-25 2022-03-29 撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
CN117337579A true CN117337579A (zh) 2024-01-02

Family

ID=84228757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280036189.2A Pending CN117337579A (zh) 2021-05-25 2022-03-29 成像装置和电子设备

Country Status (7)

Country Link
US (1) US20240187759A1 (zh)
EP (1) EP4351127A1 (zh)
JP (1) JPWO2022249731A1 (zh)
KR (1) KR20240011679A (zh)
CN (1) CN117337579A (zh)
TW (1) TW202247639A (zh)
WO (1) WO2022249731A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148528A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2019216379A (ja) * 2018-06-14 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021184510A (ja) * 2018-08-31 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
US20240187759A1 (en) 2024-06-06
WO2022249731A1 (ja) 2022-12-01
JPWO2022249731A1 (zh) 2022-12-01
KR20240011679A (ko) 2024-01-26
EP4351127A1 (en) 2024-04-10
TW202247639A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
EP3582491B1 (en) Solid-state image pickup element
US11950009B2 (en) Solid-state image sensor
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2018163873A1 (ja) 固体撮像装置および電子機器
EP3657776B1 (en) Analog-digital converter including miller capacitor, solid-state imaging element including said analog-digital converter, and control method for said analog-digital converter
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
US20210195130A1 (en) Solid-state image sensor and imaging device
US20230300495A1 (en) Solid-state imaging device and control method of the same
CN111066248B (zh) 电压转换电路、固体摄像元件及电压转换电路的控制方法
US11595601B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
US20230379600A1 (en) Solid-state imaging device
WO2019092999A1 (ja) 半導体集積回路、および、撮像装置
US11558571B2 (en) Solid-state imaging element and imaging device
US11917317B2 (en) Solid-state imaging element and imaging device that detects address event
CN113875226A (zh) 固态摄像元件、摄像装置和固态摄像元件的控制方法
US20230108619A1 (en) Imaging circuit and imaging device
US20230262362A1 (en) Imaging apparatus and imaging method
US12015863B2 (en) Imaging circuit, imaging device, and imaging method
EP4351127A1 (en) Imaging device and electronic apparatus
KR20220089698A (ko) 센싱 디바이스, 전자 기기 및 센싱 디바이스의 제어 방법
US20240121531A1 (en) Image capturing apparatus and electronic device
US20240022837A1 (en) Solid-state imaging element
US20240205557A1 (en) Imaging device, electronic apparatus, and imaging method
US20240179432A1 (en) Solid-state imaging element and solid-state imaging device
JP7489329B2 (ja) 撮像装置および撮像システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination