JP2019216379A - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

Abstract

【課題】浮遊拡散層に電荷を転送する固体撮像素子において、浮遊拡散層への電荷転送前に露光を開始する。
【解決手段】フォトダイオードは、光電変換により電荷を生成する。電荷蓄積部は、電荷を蓄積する。浮遊拡散層は、電荷を当該電荷の量に応じた信号レベルに変換する。露光終了時転送トランジスタは、所定の露光期間が終了するとフォトダイオードから電荷蓄積部へ前記電荷を転送する。リセットトランジスタは、露光期間が終了すると浮遊拡散層の電圧を所定のリセットレベルに初期化する。排出トランジスタは、電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されるとフォトダイオード内で新たに生成された電荷を排出する。変換終了時トランジスタは、所定のリセットレベルをデジタル信号に変換する処理が終了すると電荷蓄積部から浮遊拡散層へ前記電荷を転送する。
【選択図】図６

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、浮遊拡散層に電荷を蓄積する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。

従来より、固体撮像素子において、露光開始と露光終了とを全画素で揃えることができるグローバルシャッター方式が用いられている。例えば、全画素にＡＤ（Analog to Digital）変換器を設けることにより、グローバルシャッター方式を可能とする固体撮像素子が提案されている（例えば、特許文献１参照。）。この固体撮像素子には、ＡＤ変換器の他、フォトダイオード、転送トランジスタ、リセットトランジスタ、排出トランジスタなどが画素内に設けられる。露光開始時に排出トランジスタがフォトダイオードを初期化し、露光終了の直前にリセットトランジスタが浮遊拡散層を初期化する。そして、露光終了時に転送トランジスタがフォトダイオードから浮遊拡散層へ電荷を転送する。また、ＡＤ変換器は、浮遊拡散層の初期化時のリセットレベルと、転送時の信号レベルとをＡＤ変換する。

国際公開２０１６／１３６４４８号

上述の固体撮像素子では、グローバルシャッター方式の採用により、ローリングシャッター歪みの無い画像データを撮像することができる。しかしながら、上述の固体撮像素子においては、浮遊拡散層の初期化直後から電荷の転送の直前までの間、すなわちリセットレベルのＡＤ変換期間内に、露光を開始することができないという問題がある。これは、フォトダイオード内の露光量に応じた電荷を浮遊拡散層に転送する前に、そのフォトダイオードを初期化すると、ＡＤ変換前の電荷が消失し、画像データが破壊されてしまうためである。

本技術はこのような状況に鑑みて生み出されたものであり、浮遊拡散層に電荷を転送する固体撮像素子において、浮遊拡散層への電荷転送前に露光を開始することを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換により電荷を生成するフォトダイオードと、上記電荷を蓄積する電荷蓄積部と、上記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、所定の露光期間が終了するとフォトダイオードから上記電荷蓄積部へ上記電荷を転送する露光終了時転送トランジスタと、上記露光期間が終了すると上記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、上記電荷蓄積部に上記電荷が転送された後に新たな露光期間が開始されると上記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、所定のリセットレベルをデジタル信号に変換する処理が終了すると上記電荷蓄積部から上記浮遊拡散層へ上記電荷を転送する変換終了時転送トランジスタとを具備する固体撮像素子、および、その制御方法である。これにより、浮遊拡散層への電荷転送前に、フォトダイオードから電荷蓄積部へ電荷が転送されるという作用をもたらす。

また、この第１の側面において、上記リセットレベルを上記デジタル信号に変換するリセットレベル変換処理と上記信号レベルをデジタル信号に順に変換する信号レベル変換処理とを順に行うアナログデジタル変換器をさらに具備することもできる。これにより、リセットレベルおよび信号レベルが順にデジタル信号に変換されるという作用をもたらす。

また、この第１の側面において、上記フォトダイオード、上記電荷蓄積部、上記浮遊拡散層、上記露光終了時転送トランジスタ、上記排出リセットトランジスタ、上記変換終了時転送トランジスタおよび上記リセットトランジスタとは所定の受光基板に配置され、上記アナログデジタル変換器の少なくとも一部は、上記所定の受光基板に積層された所定の回路基板に配置されてもよい。これにより、積層構造の固体撮像素子において電荷が転送されるという作用をもたらす。

また、この第１の側面において、上記浮遊拡散層にゲートが接続され、ドレインが電源端子に接続されたソースフォロワトランジスタと、所定の選択信号に従って上記ソースフォロワトランジスタのソースからの信号を上記アナログデジタル変換器へ出力する選択トランジスタと、上記選択トランジスタにカスコード接続されたカスコードトランジスタとをさらに具備することもできる。これにより、選択された画素の画素信号が読み出されるという作用をもたらす。

また、この第１の側面において、上記フォトダイオード、上記電荷蓄積部、上記浮遊拡散層、上記露光終了時転送トランジスタ、上記フォトダイオードリセットトランジスタ、上記変換終了時転送トランジスタおよび上記浮遊拡散層リセットトランジスタは、複数の画素のそれぞれに配置されてもよい。これにより、画素毎に電荷が転送されるという作用をもたらす。

また、この第１の側面において、上記電荷蓄積部、上記露光終了時転送トランジスタおよび上記変換終了時転送トランジスタは、上記フォトダイオードおよび上記浮遊拡散層を共有する複数のメモリ回路のそれぞれに配置されてもよい。これにより、複数のメモリ回路のいずれかに電荷が転送されるという作用をもたらす。

また、この第１の側面において、上記アナログデジタル変換器は、上記複数の画素のそれぞれに配置されてもよい。これにより、全画素について同時に露光を開始させることができる。

また、この第１の側面において、上記アナログデジタル変換器は、各々が所定数の画素からなる複数の画素ブロックのそれぞれに配置されてもよい。これにより、画素ブロック内ごとに、いずれかの画素について露光が開始されるという作用をもたらす。

また、この第１の側面において、上記アナログデジタル変換器は、上記リセットレベル変換処理の間に上記フォトダイオード内の上記電荷の量が初期化された場合には上記リセットレベル変換処理を最初から再度実行してもよい。これにより、オフセットが除去されるという作用をもたらす。

また、この第１の側面において、上記アナログデジタル変換器は、上記信号レベル変換処理の間に上記フォトダイオード内の上記電荷の量が初期化された場合には上記信号レベル変換処理を最初から再度実行してもよい。これにより、オフセットが除去されるという作用をもたらす。

また、この第１の側面において、上記リセットレベルを変換した上記デジタル信号と上記信号レベルを変換した上記デジタル信号との差分を画像データとして求める相関二重サンプリング処理を実行する信号処理部をさらに具備してもよい。これにより、固定パターンノイズが除去されるという作用をもたらす。

また、この第１の側面において、上記信号処理部は、上記画像データから暗電流を除去する暗電流補正をさらに行ってもよい。これにより、オフセットが除去されるという作用をもたらす。

また、本技術の第２の側面は、光電変換により電荷を生成するフォトダイオードと、上記電荷を蓄積する電荷蓄積部と、上記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、所定の露光期間が終了するとフォトダイオードから上記電荷蓄積部へ上記電荷を転送する露光終了時転送トランジスタと、上記露光期間が終了すると上記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、上記電荷蓄積部に上記電荷が転送された後に新たな露光期間が開始されると上記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、所定のリセットレベルをデジタル信号に変換する処理が終了すると上記電荷蓄積部から上記浮遊拡散層へ上記電荷を転送する変換終了時転送トランジスタと、上記リセットレベルを変換した上記デジタル信号と上記信号レベルを変換したデジタル信号とを処理する信号処理部とを具備する撮像装置である。これにより、浮遊拡散層への電荷転送前に、フォトダイオードから電荷蓄積部へ電荷が転送され、デジタル信号が処理されるという作用をもたらす。

本技術によれば、浮遊拡散層に電荷を転送する固体撮像素子において、浮遊拡散層への電荷転送前に露光を開始することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

本技術の第１の実施の形態における撮像装置の利用例を説明するための図である。 本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の平面図の一例である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素回路、差動入力回路、電圧変換回路および正帰還回路の一構成例を示す回路図である。 本技術の第１の実施の形態における画素回路内の素子のレイアウトの一例を示す図である。 本技術の第１の実施の形態における撮像装置の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態におけるＡＤ変換中にトリガ信号が入力されない場合のタイミングチャートの一例である。 本技術の第１の実施の形態におけるリセットレベルの変換中にトリガ信号が入力された場合のタイミングチャートの一例である。 本技術の第１の実施の形態における電荷の転送中にトリガ信号が入力された場合のタイミングチャートの一例である。 本技術の第１の実施の形態における信号レベルの変換中にトリガ信号が入力された場合のタイミングチャートの一例である。 本技術の第１の実施の形態における固体撮像素子の動作を示す状態遷移図の一例である。 本技術の第１の実施の形態における撮像装置の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における画素回路、差動入力回路、電圧変換回路および正帰還回路の一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における状態遷移図の一例である。 本技術の第１の実施の形態の第２の変形例におけるタイミングチャートである。 本技術の第１の実施の形態の第３の変形例における画素アレイ部の平面図の一例である。 本技術の第１の実施の形態の第３の変形例における状態遷移図の一例である。 本技術の第１の実施の形態の第３の変形例におけるタイミングチャートである。 本技術の第２の実施の形態における画素アレイ部の平面図の一例である。 本技術の第２の実施の形態における画素ブロックの一構成例を示すブロック図である。 本技術の第２の実施の形態における撮像装置の動作の一例を示すタイミングチャートである。 本技術の第３の実施の形態における画素回路の一構成例を示す回路図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（フォトダイオードからアナログメモリに電荷を転送する例）
２．第２の実施の形態（共有型の画素において、フォトダイオードからアナログメモリに電荷を転送する例）
３．第３の実施の形態（フォトダイオードから複数のアナログメモリのいずれかに電荷を転送する例）
４．移動体への応用例

＜１．第１の実施の形態＞
図１は、本技術の第１の実施の形態における撮像装置１００の利用例を説明するための図である。この撮像装置１００は、例えば、ファクトリーオートメーションのライン検査において用いられる。このライン検査では、製造ライン上でベルトコンベヤ５１０により高速に運搬される製品５１１が所定の位置に達した際に、その旨を検出センサ５２０が検出する。検出センサ５２０として、例えば、赤外線センサが用いられる。

そして検出センサ５２０は、検出の際に、撮像の開始を指示するトリガ信号ＸＴＲＩＧを撮像装置１００に送信し、撮像装置１００は、その製品５１１を撮像して画像データを生成する。ただし、撮像装置１００は、撮像において露光期間が経過した直後の一定期間は、次の露光を開始することはできない。このようにトリガ信号ＸＴＲＩＧが入力されても次の露光を開始することができない期間を以下、「不感期間」と称する。そして、画像データの解析により、製造システムは、製品５１１の異常の有無などを検査することができる。

ここで、ベルトコンベヤ５１０により製品５１１が一定の間隔で運搬されるとは限らない場合、トリガ信号ＸＴＲＩＧはランダムに生成される。このようなトリガ信号は、ランダムトリガと呼ばれる。ランダムトリガに従って撮像する場合、高速にライン検査を行う観点から、不感期間は短いほど好ましい。

なお、撮像装置１００をファクトリーオートメーションに用いているが、ランダムなタイミングで撮像を行う状況であれば、この例に限定されない。例えば、防犯システムにおいて、赤外線センサが不審者などを検出した際に撮像装置１００が撮像を開始する構成であってもよい。

［撮像装置の構成例］
図２は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００、ＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。

光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、トリガ信号ＸＴＲＩＧが入力された際に画像データを撮像するものである。固体撮像素子２００は、撮像した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。

ＤＳＰ回路１２０は、固体撮像素子２００からの画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。

表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。

バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。

フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。

［固体撮像素子の構成例］
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、ＤＡＣ（Digital to Analog Converter）２１０と、複数の時刻コード発生部２２０とを備える。また、固体撮像素子２００は、垂直駆動回路２３０、画素アレイ部２４０、画素駆動回路２５０、タイミング生成回路２６０および信号処理部２７０を備える。また、画素アレイ部２４０には、二次元格子状に複数の画素が配列される。

ＤＡＣ２１０は、ＤＡ（Digital to Analog）変換により、スロープ状に変化するアナログの参照信号を生成するものである。このＤＡＣ２１０は、参照信号を画素アレイ部２４０に供給する。

時刻コード発生部２２０は、時刻コードを発生するものである。この時刻コードは、参照信号がスロープ状に変化する期間内の時刻を示す。時刻コード発生部２２０は、発生した時刻コードを画素アレイ部２４０に供給する。

タイミング生成回路２６０は、トリガ信号ＸＴＲＩＧが入力された際に様々なタイミング信号を生成して垂直駆動回路２３０、画素駆動回路２５０および信号処理部２７０などに供給するものである。

垂直駆動回路２３０は、タイミング信号に同期して画素内で生成された画素データを信号処理部２７０に出力させる制御を行うものである。画素駆動回路２５０は、画素を駆動するものである。

信号処理部２７０は、画素データに対して、ＣＤＳ（Correlated Double Sampling）処理を含む信号処理を実行するものである。このＣＤＳ処理により、画像データにおいて固定パターンノイズが除去される。信号処理部２７０は、処理後の画素データをＤＳＰ回路１２０に出力する。なお、信号処理部２７０内の処理の一部または全てを、固体撮像素子２００の外部の回路（ＤＳＰ回路１２０など）が実行する構成であってもよい。

［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における画素アレイ部２４０の一構成例を示すブロック図である。この画素アレイ部２４０は、複数の時刻コード転送部２４１と、複数の画素３００とを備える。時刻コード転送部２４１は、時刻コード発生部２２０ごとに配置される。また、画素３００は、二次元格子状に配列される。

時刻コード転送部２４１は、対応する時刻コード発生部２２０からの時刻コードを転送するものである。この時刻コード転送部２４１は、対応する時刻コード発生部２２０からの時刻コードを画素３００へ転送し、また、画素３００からの時刻コードを画素データとして信号処理部２７０に転送する。画素３００は、画素データを生成するものである。

［画素の構成例］
図５は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、画素回路３１０およびＡＤＣ３２０を備える。ＡＤＣ３２０は、比較回路３２１およびデータ記憶部３６０を備える。また、比較回路３２１は、差動入力回路３３０、電圧変換回路３４０および正帰還回路３５０を備える。

画素回路３１０は、光電変換によりリセットレベルまたは信号レベルを画素信号ＳＩＧとして生成するものである。ここで、リセットレベルは、浮遊拡散層が初期化されたときの電圧であり、信号レベルは、電荷が浮遊拡散層に転送されたときの電圧である。浮遊拡散層を含む画素回路３１０の回路構成については、後述する。画素回路３１０は、リセットレベルおよび信号レベルを順に差動入力回路３３０に供給する。リセットレベルを以下、「Ｐ相レベル」と称する。また、信号レベルを以下、「Ｄ相レベル」と称する。

ＡＤＣ３２０は、画素信号ＳＩＧ（Ｐ相レベルまたはＤ相レベル）をデジタル信号にＡＤ変換するものである。Ｐ相レベルをＡＤ変換したデジタル信号を以下、「Ｐ相データ」と称する。また、Ｄ相レベルをＡＤ変換したデジタル信号を以下、「Ｄ相データ」と称する。

ＡＤＣ３２０内の差動入力回路３３０は、ＤＡＣ２１０からの参照信号ＲＥＦと、画素回路３１０からの画素信号ＳＩＧとを比較するものである。この差動入力回路３３０は、比較結果を示す比較結果信号を電圧変換回路３４０に供給する。

電圧変換回路３４０は、差動入力回路３３０からの比較結果信号の電圧を変換して正帰還回路３５０に出力するものである。

正帰還回路３５０は、出力の一部を入力（比較結果信号）に加算し、出力信号ＶＣＯとしてデータ記憶部３６０に出力するものである。

データ記憶部３６０は、出力信号ＶＣＯが反転したときの時刻コードを保持するものである。このデータ記憶部３６０は、Ｐ相レベルに対応する時刻コードをＰ相データとして出力し、Ｄ相レベルに対応する時刻コードをＤ相データとして出力する。

図６は、本技術の第１の実施の形態における画素回路３１０、差動入力回路３３０、電圧変換回路３４０および正帰還回路３５０の一構成例を示す回路図である。

画素回路３１０は、リセットトランジスタ３１１、浮遊拡散層３１２、転送トランジスタ３１３、アナログメモリ３１４、転送トランジスタ３１５、フォトダイオード３１６および排出トランジスタ３１７を備える。リセットトランジスタ３１１、転送トランジスタ３１３、転送トランジスタ３１５、フォトダイオード３１６および排出トランジスタ３１７として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。

フォトダイオード３１６は、光電変換により電荷を生成するものである。排出トランジスタ３１７は、画素駆動回路２５０からの駆動信号ＯＦＧに従ってフォトダイオード３１６に蓄積された電荷を排出させるものである。この電荷の排出により、フォトダイオード３１６は初期化される。

転送トランジスタ３１５は、画素駆動回路２５０からの転送信号ＴＲＸに従って、フォトダイオード３１６からアナログメモリ３１４へ電荷を転送するものである。この転送信号ＴＲＸは、露光期間の終了時に供給される。なお、転送トランジスタ３１５は、特許請求の範囲に記載の露光終了時転送トランジスタの一例である。

アナログメモリ３１４は、電荷を蓄積するものである。アナログメモリ３１４は、原理的には配線容量でも成立するが、浮遊拡散層３１２への電荷転送を可能とするため、埋め込み型の完全空乏化が可能な容量を用いることが望ましい。なお、アナログメモリ３１４は、特許請求の範囲に記載の電荷蓄積部の一例である。

転送トランジスタ３１３は、画素駆動回路２５０からの転送信号ＴＲＧに従って、アナログメモリ３１４から浮遊拡散層３１２へ電荷を転送するものである。この転送信号ＴＲＧは、Ｐ相レベル（リセットレベル）のＡＤ変換が終了したときに供給される。なお、転送トランジスタ３１３は、特許請求の範囲に記載の変換終了時転送トランジスタの一例である。

浮遊拡散層３１２は、転送された電荷を蓄積して、電荷の量に応じた電圧を生成するものである。

リセットトランジスタ３１１は、画素駆動回路２５０からのリセット信号ＲＳＴに従って、浮遊拡散層３１２の電圧をリセットレベルに初期化するものである。このリセット信号ＲＳＴは、露光期間の終了時に供給される。

差動入力回路３３０は、ＰＭＯＳ(Positive channel MOS)トランジスタ３３１、３３４および３３６と、ＮＭＯＳ(Negative channel MOS)トランジスタ３３２、３３３および３３５とを備える。

ＮＭＯＳトランジスタ３３２および３３５は、差動対を構成し、これらのトランジスタのソースは、ＮＭＯＳトランジスタ３３３のドレインに共通に接続される。また、ＮＭＯＳトランジスタ３３２のドレインは、ＰＭＯＳトランジスタ３３１のドレインとＰＭＯＳトランジスタ３３１および３３４のゲートとに接続される。ＮＭＯＳトランジスタ３３５のドレインは、ＰＭＯＳトランジスタ３３４のドレインとＰＭＯＳトランジスタ３３６のゲートとリセットトランジスタ３１１のドレインとに接続される。また、ＮＭＯＳトランジスタ３３２のゲートには、参照信号ＲＥＦが入力される。

ＮＭＯＳトランジスタ３３３のゲートには、所定のバイアス電圧Ｖｂが印加され、ＮＭＯＳトランジスタ３３３のソースには、所定の接地電圧が印加される。

ＰＭＯＳトランジスタ３３１および３３４は、カレントミラー回路を構成する。ＰＭＯＳトランジスタ３３１、３３４および３３６のソースには、電源電圧ＶＤＤＨが印加される。この電源電圧ＶＤＤＨは、電源電圧ＶＤＤＬよりも高い。また、ＰＭＯＳトランジスタ３３６のドレインは、電圧変換回路３４０に接続される。

電圧変換回路３４０は、ＮＭＯＳトランジスタ３４１を備える。このＮＭＯＳトランジスタ３４１のゲートには電源電圧ＶＤＤＬが印加される。また、ＮＭＯＳトランジスタ３４１のドレインは、ＰＭＯＳトランジスタ３３６のドレインに接続され、ソースは、正帰還回路３５０に接続される。

正帰還回路３５０はＰＭＯＳトランジスタ３５１、３５２、３５５および３５６と、ＮＭＯＳトランジスタ３５３、３５４および３５７とを備える。ＰＭＯＳトランジスタ３５１および３５２は、電源電圧ＶＤＤＬに直列に接続される。また、ＰＭＯＳトランジスタ３５１のゲートには、垂直駆動回路２３０からの駆動信号ＩＮＩ２が入力される。ＰＭＯＳトランジスタ３５２のドレインは、ＮＭＯＳトランジスタ３４１のソースとＮＭＯＳトランジスタ３５３のドレインと、ＰＭＯＳトランジスタ３５５およびＮＭＯＳトランジスタ３５４のゲートとに接続される。

ＮＭＯＳトランジスタ３５３のソースには接地電圧が印加され、ゲートには、垂直駆動回路２３０からの駆動信号ＩＮＩ１が入力される。

ＰＭＯＳトランジスタ３５５および３５６は、電源電圧ＶＤＤＬに直列に接続される。また、ＰＭＯＳトランジスタ３５６のドレインは、ＰＭＯＳトランジスタ３５２のゲートと、ＮＭＯＳトランジスタ３５４および３５７のドレインとに接続される。ＰＭＯＳトランジスタ３５６およびＮＭＯＳトランジスタ３５７のゲートには、垂直駆動回路２３０からの制御信号ＴＥＳＴＶＣＯが入力される。

ＮＭＯＳトランジスタ３５４および３５７のドレインからは、出力信号ＶＣＯが出力される。また、ＮＭＯＳトランジスタ３５４および３５７のソースには、接地電圧が印加される。

また、ＮＭＯＳトランジスタ３３２、３３３および３３５と画素回路３１０とは、受光チップ２０１に配置される。ＰＭＯＳトランジスタ３３１、３３４および３３６と、電圧変換回路３４０以降の回路は、受光チップ２０１に積層された回路チップ２０２に配置される。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。

なお、差動入力回路３３０内で受光チップ２０１と回路チップ２０２とに分離しているが、分離する位置は、この構成に限定されない。例えば、画素回路３１０と差動入力回路３３０との接続点で受光チップ２０１と回路チップ２０２とに分離することもできる。また、固体撮像素子２００内の回路を、積層された受光チップ２０１および回路チップ２０２に分散して配置する積層型の構造としているが、１つのチップに配置する構成であってもよい。また、差動入力回路３３０、電圧変換回路３４０および正帰還回路３５０のそれぞれは、図５で説明した機能を持つのであれば、図６に例示した回路に限定されない。

ここで、アナログメモリ３１４および転送トランジスタ３１５を配置せず、転送トランジスタ３１３がフォトダイオード３１６から浮遊拡散層３１２へ電荷を転送する比較例を想定する。この比較例では、ＡＤ変換中（いわゆる、読出し期間内）に露光を開始することができない。電荷の転送前、すなわちＰ相レベル（リセットレベル）の変換中は、フォトダイオード３１６内に露光量に応じた電荷が蓄積されたままであるため、このときに露光を開始すると、フォトダイオード３１６が初期化されて画像データが破壊されてしまう。また、Ｄ相レベル（信号レベル）のＡＤ変換中に露光を開始すると、フォトダイオード３１６の初期化によるアナログ変動がＡＤ変換結果に悪影響を与えてしまう。全画素にＡＤＣ３２０を配置しているため、面内を一律にオフセットすることにより、フレーム内にばらついた値が生じてしまう。画像データの破壊や、オフセット変動を防止するためには、ＡＤ変換中のトリガ信号ＸＴＲＩＧは無視するか、ＡＤ変換終了後に露光を開始する必要がある。

これに対して、画素回路３１０では、比較例と異なり、アナログメモリ３１４および転送トランジスタ３１５をさらに備え、露光終了時に転送トランジスタ３１５がアナログメモリ３１４に電荷を転送している。このため、Ｐ相レベルのＡＤ変換中に露光を開始（すなわち、フォトダイオード３１６を初期化）しても、アナログメモリ３１４内の電荷が消失しない。また、フォトダイオード３１６の初期化によるオフセット変動については、後述する、ＡＤ変換のやり直しにより抑制することができる。このため、固体撮像素子２００は、ＡＤ変換中に露光を開始することができ、比較例よりも不感期間を短くすることができる。

アナログメモリ３１４および転送トランジスタ３１５を追加した構成において、ＡＤ変換期間が露光期間より長い場合、不感期間は、次の式により表される。
（不感期間）＝（転送期間）＋（ＡＤ変換期間−露光期間）
上式において、「転送期間」は、転送トランジスタ３１５がフォトダイオード３１６からアナログメモリ３１４へ電荷を転送する期間である。

一方、ＡＤ変換期間の長さが露光期間以下の場合、転送期間がそのまま不感期間となる。したがって、ＡＤ変換期間または転送期間を短くすることにより、不感期間をさらに短くすることができる。

なお、ＡＤＣ３２０の構成は、ＡＤ変換することができるものであれば、図５および図６に例示した構成に限定されない。例えば、オートゼロ駆動するための比較回路３２１のリセットスイッチや、ＤＣカット容量を追加してもよい。

図７は、本技術の第１の実施の形態における画素回路３１０内の素子のレイアウトの一例を示す図である。フォトダイオード３１６に隣接してアナログメモリ３１４が配置され、フォトダイオード３１６およびアナログメモリ３１４と重なる位置に転送トランジスタ３１５が配置される。また、フォトダイオード３１６の排出先に排出トランジスタ３１７が配置され、アナログメモリ３１４の転送先に転送トランジスタ３１３が配置される。また、ＮＭＯＳトランジスタ３３３、リセットトランジスタ３１１、ＮＭＯＳトランジスタ３３５および３３２が所定方向に配列される。

［撮像装置の動作例］
図８は、本技術の第１の実施の形態における撮像装置１００の動作の一例を示すタイミングチャートである。検出センサ５２０は、ランダムなタイミング、例えば、タイミングＴ１、Ｔ３やＴ７においてトリガ信号ＸＴＲＩＧを生成して撮像装置１００に入力する。

一方、撮像装置１００内の画素回路３１０においては、トリガ信号ＸＴＲＩＧのタイミングＴ１、Ｔ３やＴ７から一定の露光期間に亘って全画素について同時に露光が行われる。すなわち、グローバルシャッター方式が用いられる。また、露光が終了するタイミングＴ２やＴ６において、全画素のＡＤＣ３２０は、Ｐ相レベルおよびＤ相レベルを順に変換する。例えば、ＡＤＣ３２０は、タイミングＴ２からＴ４までの期間にＰ相レベルを変換し、タイミングＴ４からＴ５までの期間にＤ相レベルを変換する。なお、厳密には、フォトダイオード３１６や浮遊拡散層３１２の初期化に要する期間と、電荷の転送に要する転送期間とが存在するが、これらは非常に短いため、同図においては省略されている。

前述したように、フォトダイオード３１６の電荷は、露光期間が終了するタイミングＴ２においてアナログメモリ３１４に転送されている。このため、タイミングＴ２からＴ４までのＰ相レベルの変換中のタイミングＴ３において、トリガ信号ＸＴＲＩＧが入力されても、画素回路３１０は、次の新たな露光期間を開始（すなわち、フォトダイオード３１６を初期化）することができる。

このように固体撮像素子２００では、ＡＤＣ３２０がＡＤ変換中に、平行して画素回路３１０が次の新たな露光を開始することができる。言い換えれば、固体撮像素子２００は、ＡＤＣ３２０および画素回路３１０を並列に動作させ、パイプライン駆動することができる。

なお、露光期間中にトリガ信号ＸＴＲＩＧが入力された場合、フォトダイオード３１６内の電荷が転送されていないため、固体撮像素子２００は、次の露光を開始することができない。この場合には、例えば、固体撮像素子２００は、露光終了のタイミングまで待ってから次の露光を開始する。

図９は、本技術の第１の実施の形態におけるＡＤ変換中にトリガ信号が入力されない場合のタイミングチャートの一例である。タイミングＴ１においてトリガ信号ＸＴＲＩＧが入力されると、画素駆動回路２５０は、所定のパルス期間が経過するタイミングＴ１１までの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。

そして、タイミングＴ１１から一定の露光期間が経過するタイミングＴ１２までの間に亘ってフォトダイオード３１６は、光電変換により電荷を生成して蓄積する。画素駆動回路２５０は、露光の終了するタイミングＴ１２からパルス期間に亘ってハイレベルの転送信号ＴＲＸを供給する。これにより、フォトダイオード３１６からアナログメモリ３１４へ電荷が転送される。

また、タイミングＴ１２の直後のタイミングＴ１３において、画素駆動回路２５０は、パルス期間に亘ってハイレベルのリセット信号ＲＳＴを供給する。これにより、浮遊拡散層３１２が初期化される。

浮遊拡散層３１２の初期化が終了するタイミングＴ１４の直後に垂直駆動回路２３０は、駆動信号ＩＮＩ１およびＩＮＩ２を供給し、制御信号ＴＥＳＴＶＣＯをローレベルにする。ＤＡＣ２１０は、のこぎり波状の参照信号ＲＥＦを供給する。これにより、Ｐ相レベルがＡＤ変換される。

Ｐ相レベルのＡＤ変換が終了するタイミングＴ１５から、パルス期間が経過するタイミングＴ１６までの間において、画素駆動回路２５０は、ハイレベルの転送信号ＴＲＧを供給する。これにより、アナログメモリ３１４から浮遊拡散層３１２に電荷が転送される。

そして、タイミングＴ１６の直後に垂直駆動回路２３０は、駆動信号ＩＮＩ１およびＩＮＩ２を供給し、制御信号ＴＥＳＴＶＣＯをローレベルにする。ＤＡＣ２１０は、のこぎり波状の参照信号ＲＥＦを供給する。これにより、Ｄ相レベルがＡＤ変換される。

Ｄ相レベルの変換が終了するタイミングＴ１７以降において、信号処理部２７０は、Ｐ相データとＤ相データの差分を正味の画素データとして求めるＣＤＳ処理を実行する。

図１０は、本技術の第１の実施の形態におけるリセットレベルの変換中にトリガ信号が入力された場合のタイミングチャートの一例である。浮遊拡散層３１２の初期化が終了するタイミングＴ１４までの制御は、図９と同様である。

Ｐ相レベル（リセットレベル）のＡＤ変換中のタイミングＴ１５において、トリガ信号ＸＴＲＩＧが入力されると、画素駆動回路２５０は、所定のパルス期間が経過するタイミングＴ１６までの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。

このようにＡＤ期間中にフォトダイオード３１６を初期化すると、フローティングノードなどの寄生容量部が変動してしまうことから、誤ったＡＤ変換値となってしまうことが知られている。そこで、この場合に、固体撮像素子２００は、Ｐ相レベルの参照信号ＲＥＦのスロープ出力を止め、もう一度、Ｐ相取得シーケンスの開始から動作をやり直す。

例えば、タイミングＴ１６の直後に垂直駆動回路２３０は、駆動信号ＩＮＩ１およびＩＮＩ２を供給し、制御信号ＴＥＳＴＶＣＯをローレベルにする。ＤＡＣ２１０は、のこぎり波状の参照信号ＲＥＦを供給する。これにより、Ｐ相レベルがＡＤ変換される。なお、浮遊拡散層３１２の初期化直後において、駆動信号ＩＮＩ１やＩＮＩ２の対がハイおよびロー、または、ローおよびハイとなるようにパルスを立てることにより、アナログ信号やフローティングノードの電位のカップリングを抑制することができる。

図１１は、本技術の第１の実施の形態における電荷の転送中にトリガ信号が入力された場合のタイミングチャートの一例である。Ｐ相レベル（リセットレベル）のＡＤ変換が終了するタイミングＴ１５までの制御は、図９と同様である。浮遊拡散層３１２への転送期間内のタイミングＴ１６においてトリガ信号ＸＴＲＩＧが入力されると、画素駆動回路２５０は、パルス期間が経過するまでの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。浮遊拡散層３１２への電荷転送が終了するタイミングＴ１７以降の制御は、図９と同様である。

なお、浮遊拡散層３１２の初期化中にトリガ信号ＸＴＲＩＧが入力された場合においても、転送中に入力された場合と同様にフォトダイオード３１６が初期化され、再度のＡＤ変換は行われない。

図１２は、本技術の第１の実施の形態における信号レベルの変換中にトリガ信号が入力された場合のタイミングチャートの一例である。浮遊拡散層３１２への電荷転送が終了するタイミングＴ１６までの制御は、図９と同様である。Ｄ相レベル（信号レベル）のＡＤ変換中のタイミングＴ１７において、トリガ信号ＸＴＲＩＧが入力されると、画素駆動回路２５０は、所定のパルス期間が経過するタイミングＴ１８までの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。

固体撮像素子２００は、Ｄ相レベルの参照信号ＲＥＦのスロープ出力を止め、もう一度、Ｄ相取得シーケンスの開始から動作をやり直す。例えば、タイミングＴ１８の直後に垂直に駆動回路２３０は、駆動信号ＩＮＩ１およびＩＮＩ２を供給し、制御信号ＴＥＳＴＶＣＯをローレベルにする。ＤＡＣ２１０は、のこぎり波状の参照信号ＲＥＦを供給する。これにより、Ｄ相レベルがＡＤ変換される。

図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作を示す状態遷移図の一例である。

露光が終了すると固体撮像素子２００は、電荷をアナログメモリ３１４に転送し、浮遊拡散層３１２の初期化を行う状態６２０に移行する。浮遊拡散層３１２の初期化中にトリガ信号ＸＴＲＩＧが入力されると、固体撮像素子２００は、浮遊拡散層３１２の初期化と並列してフォトダイオード３１６の初期化を行う（すなわち、露光を開始する）状態６００に移行する。

浮遊拡散層３１２の初期化が完了すると固体撮像素子２００は、Ｐ相レベル（リセットレベル）をＡＤ変換する状態６５０に移行する。Ｐ相変換中にトリガ信号ＸＴＲＩＧが入力されると、固体撮像素子２００は、フォトダイオード３１６の初期化を行う状態６３０に移行する。初期化が完了すると、固体撮像素子２００は、状態６５０に戻り、Ｐ相変換を最初から再度実行する。

そして、Ｐ相変換が終了すると、固体撮像素子２００は、浮遊拡散層３１２へ電荷を転送する状態６６０に移行する。浮遊拡散層３１２への転送中にトリガ信号ＸＴＲＩＧが入力されると、固体撮像素子２００は、電荷の転送と並列してフォトダイオード３１６の初期化を行う状態６７０に移行する。

浮遊拡散層３１２への転送が終了すると固体撮像素子２００は、Ｄ相レベル（信号レベル）をＡＤ変換する状態６４０に移行する。Ｄ相変換中にトリガ信号ＸＴＲＩＧが入力されると、固体撮像素子２００は、フォトダイオード３１６の初期化を行う状態６１０に移行する。初期化が完了すると、固体撮像素子２００は、状態６４０に戻り、Ｄ相変換を最初から再度実行する。Ｄ相変換が終了すると、固体撮像素子２００は、露光終了後に状態６２０に移行する。

図１４は、本技術の第１の実施の形態における撮像装置１００の動作の一例を示すフローチャートである。この動作は、例えば、トリガ信号ＸＴＲＩＧが入力されたときに開始される。

まず、固体撮像素子２００は、フォトダイオード３１６を初期化して露光を開始する（ステップＳ９０１）。そして、固体撮像素子２００は、露光期間が終了したか否かを判断する（ステップＳ９０２）。露光期間が終了していない場合に（ステップＳ９０２：Ｎｏ）、固体撮像素子２００は、ステップＳ９０２を繰り返す。

露光期間が終了した場合に（ステップＳ９０２：Ｙｅｓ）、固体撮像素子２００は、アナログメモリ３１４へ電荷を転送し（ステップＳ９０３）、浮遊拡散層３１２を初期化する（ステップＳ９０４）。なお、浮遊拡散層３１２の初期化中にトリガ信号ＸＴＲＩＧが入力された場合にはフォトダイオード３１６の初期化が、浮遊拡散層３１２の初期化と並列して実行される。

固体撮像素子２００は、Ｐ相レベル（リセットレベル）のＡＤ変換を開始する（ステップＳ９０５）。そして、固体撮像素子２００は、Ｐ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力されたか否かを判断する（ステップＳ９０６）。

Ｐ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された場合に（ステップＳ９０６：Ｙｅｓ）、固体撮像素子２００は、フォトダイオード３１６を初期化し（ステップＳ９０７）、ステップＳ９０５以降を繰り返す。

一方、Ｐ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力されなかった場合に（ステップＳ９０６：Ｎｏ）、固体撮像素子２００は、浮遊拡散層３１２へ電荷を転送し（ステップＳ９０８）、Ｄ相レベル（信号レベル）のＡＤ変換を開始する（ステップＳ９０９）。なお、電荷の転送中にトリガ信号ＸＴＲＩＧが入力された場合にはフォトダイオード３１６の初期化が、電荷の転送と並列して実行される。

そして、固体撮像素子２００は、Ｄ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力されたか否かを判断する（ステップＳ９１０）。

Ｄ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された場合に（ステップＳ９１０：Ｙｅｓ）、固体撮像素子２００は、フォトダイオード３１６を初期化し（ステップＳ９１１）、ステップＳ９０９以降を繰り返す。

一方、Ｄ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力されなかった場合に（ステップＳ９１０：Ｎｏ）、固体撮像素子２００は、Ｄ相レベルの変換後にトリガ信号ＸＴＲＩＧが入力されたか否かを判断する（ステップＳ９１２）。Ｄ相レベルの変換後にトリガ信号ＸＴＲＩＧが入力されていない場合に（ステップＳ９１２：Ｎｏ）、固体撮像素子２００は、ステップＳ９１２を繰り返す。

一方、Ｄ相レベルの変換後にトリガ信号ＸＴＲＩＧが入力された場合に（ステップＳ９１２：Ｙｅｓ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。

このように、本技術の第１の実施の形態によれば、露光期間が終了すると転送トランジスタ３１５が、フォトダイオード３１６からアナログメモリ３１４へ電荷を転送するため、浮遊拡散層３１２への転送前に露光を開始することができる。

［第１の変形例］
上述の第１の実施の形態では、全画素から画素データを読み出していたが、個々の画素に選択トランジスタが設けられていないため、全画素のうち一部から画素データを読み出すアプリケーションに対応することができない。この第１の実施の形態の第１の変形例の固体撮像素子２００は、選択トランジスタを追加した点において第１の実施の形態と異なる。

図１５は、本技術の第１の実施の形態の第１の変形例における画素回路３１０、差動入力回路３３０、電圧変換回路３４０および正帰還回路３５０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の画素回路３１０は、ソースフォロワトランジスタ３７１、選択トランジスタ３７２およびカスコードトランジスタ３７３をさらに備える点において第１の実施の形態と異なる。これらのトランジスタとして、例えば、Ｎ型のＭＯＳトランジスタが用いられる。

ソースフォロワトランジスタ３７１は、ソースフォロワ回路を構成するものである。例えば、ソースフォロワトランジスタ３７１のゲートは、浮遊拡散層３１２に接続され、ドレインは電源端子に接続され、ソースは選択トランジスタ３７２のドレインに接続される。

選択トランジスタ３７２は、画素駆動回路２５０からの選択信号Ｘに従って、ソースフォロワトランジスタ３７１のソースからの信号を画素信号ＳＩＧとして差動入力回路３３０に出力するものである。

カスコードトランジスタ３７３は、選択トランジスタ３７２にカスコード接続されたトランジスタである。このカスコードトランジスタ３７３のゲートには、画素駆動回路２５０からの駆動信号ＣＳが入力される。この駆動信号ＣＳにより、画素回路３１０の増幅率を制御することができる。

なお、第１の実施の形態の第１の変形例においても差動入力回路３３０内で受光チップ２０１と回路チップ２０２とに分離しているが、分離する位置は、この構成に限定されない。例えば、画素回路３１０と差動入力回路３３０との接続点で受光チップ２０１と回路チップ２０２とに分離することもできる。

このように、本技術の第１の実施の形態の第１の変形によれば、選択信号に従って画素信号ＳＩＧを出力する選択トランジスタ３７２を追加したため、全画素のうち一部の画素の画素データのみを読み出すことができる。

［第２の変形例］
上述の第１の実施の形態では、Ｐ相レベルまたはＤレベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された際に、そのＡＤ変換をやり直して、フォトダイオード３１６の初期化（すなわち、露光開始）によるオフセットを除去していた。しかし、再度のＡＤ変換の分、読出し時間が長くなってしまう。この第１の実施の形態の第２の変形例は、ＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された際に、ＡＤ変換の終了まで待ってから露光を開始し、再度のＡＤ変換を不要とした点において第１の実施の形態と異なる。

図１６は、本技術の第１の実施の形態の第２の変形例における状態遷移図の一例である。浮遊拡散層３１２の初期化中の状態６２０とＰ相レベルのＡＤ変換中の状態６５０とのいずれかにおいて、トリガ信号ＸＴＲＩＧが入力された場合、固体撮像素子２００は、その時点で露光を開始せず、再度のＡＤ変換を実行しない。また、電荷の転送中の状態６６０とＤ相レベルのＡＤ変換中の状態６４０とのいずれかにおいてトリガ信号ＸＴＲＩＧが入力された場合においても同様に、固体撮像素子２００は、その時点で露光を開始せず、再度のＡＤ変換を実行しない。そして、これらの場合に固体撮像素子２００は、Ｄ相レベルの変換完了時に露光を開始する。

図１７は、本技術の第１の実施の形態の第２の変形例におけるタイミングチャートである。同図において、浮遊拡散層３１２への電荷転送が終了するタイミングＴ１６までの制御は、図９と同様である。

Ｄ相レベル（信号レベル）のＡＤ変換中のタイミングＴ１７においてトリガ信号ＸＴＲＩＧが入力された際に、固体撮像素子２００は、その内部のレジスタ等に、トリガ信号ＸＴＲＩＧの入力があった旨を示すフラグを一時的に保持する。また、ＡＤ変換のやり直しは行われない。そして、Ｄ相レベルのＡＤ変換の終了するタイミングＴ１８において、フラグに基づいて画素駆動回路２５０は、パルス期間が経過するタイミングＴ１９までの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。

このように、本技術の第１の実施の形態の第２の変形例によれば、ＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された際に固体撮像素子２００は、ＡＤ変換の終了を待ってから次の露光を開始する。これにより、再度のＡＤ変換が不要となるため、再度のＡＤ変換を行う第１の実施の形態と比較して読出し時間を短くすることができる。

［第３の変形例］
上述の第１の実施の形態では、Ｐ相レベルまたはＤ相レベルのＡＤ変換中にトリガ信号ＸＴＲＩＧが入力された際に、そのＡＤ変換をやり直して、フォトダイオード３１６の初期化（すなわち、露光開始）によるオフセットを除去していた。しかし、暗電流補正を行う場合には、その暗電流補正によりオフセットが十分に除去されるため、ＡＤ変換のやり直しが不要となる。この第１の実施の形態の第３の変形例は、再度のＡＤ変換を行わずに露光を開始し、暗電流補正によりオフセットを除去する点において第１の実施の形態と異なる。

図１８は、本技術の第１の実施の形態の第３の変形例における画素アレイ部２４０の平面図の一例である。この第１の実施の形態の第３の変形例の画素アレイ部２４０は、複数の遮光画素３０１と複数の有効画素３０２とが二次元格子状に配列される点において第１の実施の形態と異なる。

遮光画素３０１は、遮光された画素であり、有効画素３０２は遮光されていない画素である。これらの遮光画素３０１および有効画素３０２の構成は、第１の実施の形態の画素３００と同様である。

また、遮光画素３０１は、例えば、有効画素３０２と異なる行に配列される。なお、遮光画素３０１を有効画素３０２と異なる列にさらに配列してもよい。

図１９は、本技術の第１の実施の形態の第３の変形例における状態遷移図の一例である。

浮遊拡散層３１２の初期化中の状態６２０とＰ相レベルのＡＤ変換中の状態６５０とのいずれかにおいて、トリガ信号ＸＴＲＩＧが入力された場合、固体撮像素子２００は、その時点で露光を開始し、再度のＡＤ変換を実行しない。また、電荷の転送中の状態６６０とＤ相レベルのＡＤ変換中の状態６４０とのいずれかにおいてトリガ信号ＸＴＲＩＧが入力された場合においても同様に、固体撮像素子２００は、その時点で露光を開始し、再度のＡＤ変換を実行しない。

図２０は、本技術の第１の実施の形態の第３の変形例におけるタイミングチャートである。浮遊拡散層３１２への電荷転送が終了するタイミングＴ１６までの制御は、図９と同様である。

Ｄ相レベル（信号レベル）のＡＤ変換中のタイミングＴ１７においてトリガ信号ＸＴＲＩＧが入力された際に画素駆動回路２５０は、パルス期間が経過するタイミングＴ１８までの間に亘ってハイレベルの駆動信号ＯＦＧを供給する。これにより、フォトダイオード３１６が初期化される。一方、Ｄ相レベルのＡＤ変換は、フォトダイオード３１６の初期化と並列に、継続して実行される。

また、Ｄ相変換の後に信号処理部２７０は、遮光画素３０１の遮光画素データから暗電流を求め、有効画素３０２の有効画素データから、その暗電流を除去する暗電流補正を行う。これにより、オフセットが除去される。これにより、オフセット除去のための再度のＡＤ変換が不要となる。

このように、本技術の第１の実施の形態の第３の変形例によれば、信号処理部２７０が、有効画素３０２の有効画素データから暗電流を除去する暗電流補正を行うため、オフセット除去のための再度のＡＤ変換が不要となる。これにより、再度のＡＤ変換を行う第１の実施の形態と比較して読出し時間を短くすることができる。

＜２．第２の実施の形態＞
上述の第１の実施の形態では、画素毎にＡＤＣ３２０を配置していたが、画素数の増大に伴ってＡＤＣ３２０の個数が多くなり、コストや回路規模が増大するおそれがある。この第２の実施の形態の固体撮像素子２００は、複数の画素３００が１つのＡＤＣ３２０を共有する点において第１の実施の形態と異なる。

図２１は、本技術の第２の実施の形態における画素アレイ部２４０の平面図の一例である。この第２の実施の形態の画素アレイ部２４０は、複数の画素ブロック４００が二次元格子状に配列される点において第１の実施の形態と異なる。

図２２は、本技術の第２の実施の形態における画素ブロック４００の一構成例を示すブロック図である。この画素ブロック４００には、画素回路４１１、４１２および４１３などの複数の画素回路と、１つのＡＤＣ３２０とが配置される。例えば、２行×４列の８個の画素回路や、２行×２列の４個の画素回路が画素ブロック４００内に配列される。

画素回路４１１、４１２および４１３の回路構成は、第１の実施の形態における画素回路３１０と同様である。これらの画素回路により、ＡＤＣ３２０が共有される。

画素駆動回路２５０は、駆動信号ＯＦＧｎ（ｎは整数）、転送信号ＴＲＧｎ、リセット信号ＲＳＴｎおよび転送信号ＴＲＸｎをｎ個目の画素回路に供給して駆動する。また、画素駆動回路２５０は、トリガ信号ＸＴＲＩＧが入力されると、画素ブロック４００ごとに、その中の複数の画素回路のいずれか１つを選択して駆動する。これにより、画素ブロック４００ごとに１つの画素データが読み出されて、画像データが生成される。このため、全画素を読み出す第１の実施の形態と比較して第２の実施の形態の画像データの解像度は低下する。

図２３は、本技術の第２の実施の形態における撮像装置の動作の一例を示すタイミングチャートである。第１の実施の形態では、露光期間中にトリガ信号ＸＴＲＩＧが入力されると、その露光期間が終了するまで次の露光を開始することができなかった。これに対して、第２の実施の形態では、露光期間中にトリガ信号ＸＴＲＩＧが入力されても、固体撮像素子２００は、次の露光を開始することができる。

例えば、タイミングＴ５３においてトリガ信号ＸＴＲＩＧが入力されると画素駆動回路２５０は、画素ブロック４００内の画素回路４１１を駆動して露光を開始させる。そして、画素回路４１１の露光期間が終了する前のタイミングＴ５４においてトリガ信号ＸＴＲＩＧが入力されると画素駆動回路２５０は、画素ブロック４００内の画素回路４１２を駆動して露光を開始させる。そして、画素回路４１１の露光期間が終了したタイミングＴ５５においてＡＤＣ３２０は、画素回路４１１に対応する画素信号のＡＤ変換を開始する。そして、画素回路４１２の露光期間が終了したタイミングＴ５６においてＡＤＣ３２０は、画素回路４１２に対応する画素信号のＡＤ変換を開始する。

また、タイミングＴ５７においてトリガ信号ＸＴＲＩＧが入力されると画素駆動回路２５０は、画素ブロック４００内の画素回路４１１を駆動して露光を開始させる。そして、画素回路４１１の露光期間が終了する前のタイミングＴ５８においてトリガ信号ＸＴＲＩＧが入力されると画素駆動回路２５０は、画素ブロック４００内の画素回路４１２を駆動して露光を開始させる。そして、画素回路４１１の露光期間が終了したタイミングＴ６９においてトリガ信号ＸＴＲＩＧが入力されると画素駆動回路２５０は、画素ブロック４００内の画素回路４１３を駆動して露光を開始させる。また、ＡＤＣ３２０は、画素回路４１１の露光期間が終了したタイミングＴ５９において画素回路４１１に対応する画素信号のＡＤ変換を開始する。そして、ＡＤＣ３２０は、画素回路４１２の露光期間が終了したタイミングＴ６０において画素回路４１２に対応する画素信号のＡＤ変換を開始する。また、画素回路４１３の露光期間が終了したタイミングＴ６１においてＡＤＣ３２０は、画素回路４１３に対応する画素信号のＡＤ変換を開始する。

上述したように、画素回路４１１の露光中にトリガ信号ＸＴＲＩＧが入力されても、固体撮像素子２００は、画素回路４１２や画素回路４１３を駆動して次の露光を開始することができる。ただし、ＡＤ変換は１画素ずつしか実行することができないため、トリガ信号ＸＴＲＩＧの間隔がＡＤ変換に要する時間より短いと、固体撮像素子２００は、露光を開始することができない。その際に固体撮像素子２００は、例えば、直前のトリガ信号ＸＴＲＩＧのタイミングからＡＤ変換に要する時間が経過してから露光を開始すればよい。また、画素ブロック４００内の全画素回路が露光中にトリガ信号ＸＴＲＩＧが入力された際においても固体撮像素子２００は、次の露光を開始することができない。この際に固体撮像素子２００は、例えば、いずれかの画素回路の露光期間が終了したときに次の露光を開始すればよい。

なお、第２の実施の形態においても第１の実施の形態と同様に、第１、第２または第３の変形例を適用することができる。

このように、本技術の第２の実施の形態によれば、複数の画素が１つのＡＤＣ３２０を共有するため、画素毎にＡＤＣ３２０を配置する場合と比較して、画素当たりのＡＤＣ３２０の個数を削減することができる。これにより、固体撮像素子２００の回路規模やコストを削減することができる。

＜３．第３の実施の形態＞
上述の第１の実施の形態では、画素ごとに１個のアナログメモリ３１４を配置していた。しかし、この構成では、ＡＤ変換期間より短い露光期間を設定した場合において、そのＡＤ変換期間内に複数回のトリガ信号ＸＴＲＩＧが入力された際に、それぞれのトリガ信号に応じて画像データを撮像することができない。この第３の実施の形態の固体撮像素子２００は、画素毎に複数のアナログメモリを配置して、複数の画像データを撮像する点において第１の実施の形態と異なる。

図２４は、本技術の第３の実施の形態における画素回路３１０の一構成例を示す回路図である。この第３の実施の形態の画素回路３１０は、セットトランジスタ３１１と、浮遊拡散層３１２と、メモリ回路４２１および４２２などの複数のメモリ回路と、フォトダイオード３１６と、排出トランジスタ３１７とを備える。複数のメモリ回路は、浮遊拡散層３１２およびフォトダイオード３１６に共通に接続され、それらを共有している。画素回路３１０の後段の回路は、第１の実施の形態と同様である。

メモリ回路４２１は、転送トランジスタ３１３および３１５と、アナログメモリ３１４とを備える。メモリ回路４２２の回路構成は、メモリ回路４２１と同様である。

画素駆動回路２５０は、転送信号ＴＲＧｎおよび転送信号ＴＲＸｎをｎ個目のメモリ回路に供給して電荷を転送させる。また、画素駆動回路２５０は、トリガ信号ＸＴＲＩＧが入力されると、画素回路３１０ごとに、その中の複数のメモリ回路のいずれか１つを選択して電荷を転送させる。これにより、ＡＤ変換期間より短い露光期間を設定した場合において、そのＡＤ変換期間内に複数回のトリガ信号ＸＴＲＩＧが入力された際に、フォトダイオード３１６内の電荷を複数のメモリ回路に順に転送することができる。したがって、ＡＤ変換期間より短い露光期間の複数の画像データを順に生成することができる。

なお、第３の実施の形態においても第１の実施の形態と同様に、第１、第２または第３の変形例を適用することができる。

このように、本技術の第３の実施の形態によれば、画素駆動回路２５０は、複数のメモリ回路のそれぞれへ順に電荷を転送させるため、ＡＤ変換期間より短い露光期間で複数の画像データを順に撮像することができる。

＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図２６は、撮像部１２０３１の設置位置の例を示す図である。

図２６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、不感期間を短くすることができるため、システムの利便性や信頼性を向上させることができる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、本技術は以下のような構成もとることができる。
（１）光電変換により電荷を生成するフォトダイオードと、
前記電荷を蓄積する電荷蓄積部と、
前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、
所定の露光期間が終了するとフォトダイオードから前記電荷蓄積部へ前記電荷を転送する露光終了時転送トランジスタと、
前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、
前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、
所定のリセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から前記浮遊拡散層へ前記電荷を転送する変換終了時転送トランジスタと
を具備する固体撮像素子。
（２）前記リセットレベルを前記デジタル信号に変換するリセットレベル変換処理と前記信号レベルをデジタル信号に順に変換する信号レベル変換処理とを順に行うアナログデジタル変換器をさらに具備する前記（１）記載の固体撮像素子。
（３）前記フォトダイオード、前記電荷蓄積部、前記浮遊拡散層、前記露光終了時転送トランジスタ、前記排出リセットトランジスタ、前記変換終了時転送トランジスタおよび前記リセットトランジスタとは所定の受光基板に配置され、
前記アナログデジタル変換器の少なくとも一部は、前記所定の受光基板に積層された所定の回路基板に配置される
前記（２）記載の固体撮像素子。
（４）前記浮遊拡散層にゲートが接続され、ドレインが電源端子に接続されたソースフォロワトランジスタと、
所定の選択信号に従って前記ソースフォロワトランジスタのソースからの信号を前記アナログデジタル変換器へ出力する選択トランジスタと、
前記選択トランジスタにカスコード接続されたカスコードトランジスタと
をさらに具備する前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記フォトダイオード、前記電荷蓄積部、前記浮遊拡散層、前記露光終了時転送トランジスタ、前記フォトダイオードリセットトランジスタ、前記変換終了時転送トランジスタおよび前記浮遊拡散層リセットトランジスタは、複数の画素のそれぞれに配置される
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記電荷蓄積部、前記露光終了時転送トランジスタおよび前記変換終了時転送トランジスタは、前記フォトダイオードおよび前記浮遊拡散層を共有する複数のメモリ回路のそれぞれに配置される
前記（５）に記載の固体撮像素子。
（７）前記アナログデジタル変換器は、前記複数の画素のそれぞれに配置される
前記（５）に記載の固体撮像素子。
（８）前記アナログデジタル変換器は、各々が所定数の画素からなる複数の画素ブロックのそれぞれに配置される
前記（５）に記載の固体撮像素子。
（９）前記アナログデジタル変換器は、前記リセットレベル変換処理の間に前記フォトダイオード内の前記電荷の量が初期化された場合には前記リセットレベル変換処理を最初から再度実行する
前記（１）から（８）のいずれかに記載の固体撮像素子。
（１０）前記アナログデジタル変換器は、前記信号レベル変換処理の間に前記フォトダイオード内の前記電荷の量が初期化された場合には前記信号レベル変換処理を最初から再度実行する
前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）前記リセットレベルを変換した前記デジタル信号と前記信号レベルを変換した前記デジタル信号との差分を画像データとして求める相関二重サンプリング処理を実行する信号処理部をさらに具備する
前記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）前記信号処理部は、前記画像データから暗電流を除去する暗電流補正をさらに行う前記（１１）記載の固体撮像素子。
（１３）光電変換により電荷を生成するフォトダイオードと、
前記電荷を蓄積する電荷蓄積部と、
前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、
所定の露光期間が終了するとフォトダイオードから前記電荷蓄積部へ前記電荷を転送する露光終了時転送トランジスタと、
前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、
前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、
所定のリセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から前記浮遊拡散層へ前記電荷を転送する変換終了時転送トランジスタと、
前記リセットレベルを変換した前記デジタル信号と前記信号レベルを変換したデジタル信号とを処理する信号処理部と
を具備する撮像装置。
（１４）所定の露光期間が終了すると光電変換により電荷を生成するフォトダイオードから前記電荷を蓄積する電荷蓄積部へ前記電荷を転送する露光終了時転送手順と、
前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセット手順と、
前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出手順と、
所定のリセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から、前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層へ前記電荷を転送する変換終了時転送手順と
を具備する固体撮像素子の制御方法。

１００ 撮像装置
１１０ 光学部
１２０ ＤＳＰ回路
１３０ 表示部
１４０ 操作部
１５０ バス
１６０ フレームメモリ
１７０ 記憶部
１８０ 電源部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１０ ＤＡＣ
２２０ 時刻コード発生部
２３０ 垂直駆動回路
２４０ 画素アレイ部
２４１ 時刻コード転送部
２５０ 画素駆動回路
２６０ タイミング生成回路
２７０ 信号処理部
３００ 画素
３０１ 遮光画素
３０２ 有効画素
３１０、４１１、４１２、４１３ 画素回路
３１１ リセットトランジスタ
３１２ 浮遊拡散層
３１３、３１５ 転送トランジスタ
３１４ アナログメモリ
３１６ フォトダイオード
３１７ 排出トランジスタ
３２０ ＡＤＣ
３２１ 比較回路
３３０ 差動入力回路
３３１、３３４、３３６、３５１、３５２、３５５、３５６ ＰＭＯＳトランジスタ
３３２、３３３、３３５、３４１、３５３、３５４、３５７ ＮＭＯＳトランジスタ
３４０ 電圧変換回路
３５０ 正帰還回路
３６０ データ記憶部
３７１ ソースフォロワトランジスタ
３７２ 選択トランジスタ
３７３ カスコードトランジスタ
４００ 画素ブロック
４２１、４２２ メモリ回路
５１０ ベルトコンベヤ
５１１ 製品
５２０ 検出センサ

Claims (14)

1. 光電変換により電荷を生成するフォトダイオードと、
   前記電荷を蓄積する電荷蓄積部と、
   前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、
   所定の露光期間が終了するとフォトダイオードから前記電荷蓄積部へ前記電荷を転送する露光終了時転送トランジスタと、
   前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、
   前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、
   前記リセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から前記浮遊拡散層へ前記電荷を転送する変換終了時転送トランジスタと
   を具備する固体撮像素子。
2. 前記リセットレベルを前記デジタル信号に変換するリセットレベル変換処理と前記信号レベルをデジタル信号に順に変換する信号レベル変換処理とを順に行うアナログデジタル変換器をさらに具備する請求項１記載の固体撮像素子。
3. 前記フォトダイオード、前記電荷蓄積部、前記浮遊拡散層、前記露光終了時転送トランジスタ、前記排出トランジスタ、前記変換終了時転送トランジスタおよび前記リセットトランジスタとは所定の受光基板に配置され、
   前記アナログデジタル変換器の少なくとも一部は、前記所定の受光基板に積層された所定の回路基板に配置される
   請求項２記載の固体撮像素子。
4. 前記浮遊拡散層にゲートが接続され、ドレインが電源端子に接続されたソースフォロワトランジスタと、
   所定の選択信号に従って前記ソースフォロワトランジスタのソースからの信号を前記アナログデジタル変換器へ出力する選択トランジスタと、
   前記選択トランジスタにカスコード接続されたカスコードトランジスタと
   をさらに具備する請求項１記載の固体撮像素子。
5. 前記フォトダイオード、前記電荷蓄積部、前記浮遊拡散層、前記露光終了時転送トランジスタ、前記フォトダイオードリセットトランジスタ、前記変換終了時転送トランジスタおよび前記浮遊拡散層リセットトランジスタは、複数の画素のそれぞれに配置される
   請求項１記載の固体撮像素子。
6. 前記電荷蓄積部、前記露光終了時転送トランジスタおよび前記変換終了時転送トランジスタは、前記フォトダイオードおよび前記浮遊拡散層を共有する複数のメモリ回路のそれぞれに配置される
   請求項５記載の固体撮像素子。
7. 前記アナログデジタル変換器は、前記複数の画素のそれぞれに配置される
   請求項５記載の固体撮像素子。
8. 前記アナログデジタル変換器は、各々が所定数の画素からなる複数の画素ブロックのそれぞれに配置される
   請求項５記載の固体撮像素子。
9. 前記アナログデジタル変換器は、前記リセットレベル変換処理の間に前記フォトダイオード内の前記電荷の量が初期化された場合には前記リセットレベル変換処理を最初から再度実行する
   請求項１記載の固体撮像素子。
10. 前記アナログデジタル変換器は、前記信号レベル変換処理の間に前記フォトダイオード内の前記電荷の量が初期化された場合には前記信号レベル変換処理を最初から再度実行する
    請求項１記載の固体撮像素子。
11. 前記リセットレベルを変換した前記デジタル信号と前記信号レベルを変換した前記デジタル信号との差分を画像データとして求める相関二重サンプリング処理を実行する信号処理部をさらに具備する
    請求項１記載の固体撮像素子。
12. 前記信号処理部は、前記画像データから暗電流を除去する暗電流補正をさらに行う請求項１１記載の固体撮像素子。
13. 光電変換により電荷を生成するフォトダイオードと、
    前記電荷を蓄積する電荷蓄積部と、
    前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層と、
    所定の露光期間が終了するとフォトダイオードから前記電荷蓄積部へ前記電荷を転送する露光終了時転送トランジスタと、
    前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセットトランジスタと、
    前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出トランジスタと、
    所定のリセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から前記浮遊拡散層へ前記電荷を転送する変換終了時転送トランジスタと、
    前記リセットレベルを変換した前記デジタル信号と前記信号レベルを変換したデジタル信号とを処理する信号処理部と
    を具備する撮像装置。
14. 所定の露光期間が終了すると光電変換により電荷を生成するフォトダイオードから前記電荷を蓄積する電荷蓄積部へ前記電荷を転送する露光終了時転送手順と、
    前記露光期間が終了すると前記浮遊拡散層の電圧を所定のリセットレベルに初期化するリセット手順と、
    前記電荷蓄積部に前記電荷が転送された後に新たな露光期間が開始されると前記フォトダイオード内で新たに生成された電荷を排出する排出手順と、
    所定のリセットレベルをデジタル信号に変換する処理が終了すると前記電荷蓄積部から、前記電荷を当該電荷の量に応じた信号レベルに変換する浮遊拡散層へ前記電荷を転送する変換終了時転送手順と
    を具備する固体撮像素子の制御方法。

Images