WO2022249731A1 - 撮像装置及び電子機器 - Google Patents

撮像装置及び電子機器 Download PDF

Info

Publication number
WO2022249731A1
WO2022249731A1 PCT/JP2022/015276 JP2022015276W WO2022249731A1 WO 2022249731 A1 WO2022249731 A1 WO 2022249731A1 JP 2022015276 W JP2022015276 W JP 2022015276W WO 2022249731 A1 WO2022249731 A1 WO 2022249731A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
area
unit
conversion unit
signal
Prior art date
Application number
PCT/JP2022/015276
Other languages
English (en)
French (fr)
Inventor
晴久 永野川
謙吾 梅田
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to KR1020237037998A priority Critical patent/KR20240011679A/ko
Priority to EP22811006.0A priority patent/EP4351127A1/en
Priority to CN202280036189.2A priority patent/CN117337579A/zh
Priority to JP2023524052A priority patent/JPWO2022249731A1/ja
Priority to US18/553,809 priority patent/US20240187759A1/en
Publication of WO2022249731A1 publication Critical patent/WO2022249731A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Definitions

  • the present disclosure relates to imaging devices and electronic devices.
  • a conventional image sensor performs analog-to-digital conversion (hereinafter referred to as AD conversion) on an imaging signal photoelectrically converted by a photoelectric conversion unit of each pixel column by column. Therefore, there is a problem that it takes time to read out all the pixels in the pixel array section.
  • AD conversion analog-to-digital conversion
  • the pixel AD method imaging device has an AD conversion unit for each pixel, the number of wiring lines increases and the power consumption also increases, making it difficult to manufacture a high-resolution imaging device.
  • an imaging device has been put into practical use in which a substrate on which the photoelectric conversion unit is arranged and a substrate on which the AD conversion unit is arranged are separately provided and these substrates are stacked.
  • Various signals are transmitted and received between the two stacked substrates through bumps, vias, and the like.
  • the wiring area provided on each substrate becomes large, which may reduce the area ratio of the photoelectric conversion portions and reduce the aperture ratio.
  • the present disclosure provides an imaging device and an electronic device capable of reducing the number of signals transmitted and received between a plurality of laminated substrates and a plurality of layers.
  • a plurality of pixels each having a photoelectric conversion unit; an analog-to-digital conversion unit provided for each area pixel composed of two or more of the pixels in the plurality of pixels and converting a signal corresponding to the charge photoelectrically converted by the two or more pixels into a digital signal; a floating diffusion that outputs charges photoelectrically converted by the photoelectric conversion unit in the pixel; a plurality of stacked regions in which the plurality of photoelectric conversion units, the plurality of the analog-to-digital conversion units, and the plurality of the floating diffusions in the plurality of pixels are arranged; a signal transmission unit that transmits and receives signals between the plurality of areas, Among the plurality of regions, the region where the plurality of photoelectric conversion units are arranged is provided separately from the region where the analog-digital conversion unit is arranged, A region in which the plurality of photoelectric conversion units are arranged and a region in which the analog-to-digital conversion unit is arranged in the area
  • the photoelectric conversion unit may have a silicon semiconductor layer or may have a semiconductor layer other than silicon.
  • the semiconductor layer other than silicon may be a semiconductor layer containing an organic semiconductor material.
  • a storage unit that is provided for each of the pixels and stores charges photoelectrically converted by the photoelectric conversion unit; a first transfer transistor that is provided for each of the pixels and performs switching control of whether or not to store the charge photoelectrically converted by the photoelectric conversion unit in the storage unit; A second transfer transistor may be provided for each of the pixels and controls whether or not to transfer the charge accumulated in the storage unit to the floating diffusion.
  • the storage section may be arranged in a region where the photoelectric conversion section is arranged among the plurality of regions.
  • the storage section may be arranged in the same layer as the photoelectric conversion section, or may be arranged in a layer stacked on the layer in which the photoelectric conversion section is arranged.
  • the storage unit may be arranged in a region different from the region where the analog-digital conversion unit is arranged, among the plurality of regions.
  • the different region has a wiring layer electrically connected to the floating diffusion,
  • the storage section may be arranged in the same layer as the wiring layer.
  • the analog-to-digital converter is a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the comparator, the comparison output processing section, and the waveform shaping section may be arranged in the same area among the plurality of areas.
  • the analog-to-digital converter is a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the comparator, the comparison output processing section, and the waveform shaping section may be arranged in mutually different regions among the plurality of regions.
  • the analog-to-digital converter is a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the comparator, the comparison output processing section, and the waveform shaping section may be arranged in mutually different regions among the plurality of regions.
  • the signal transmission section may transmit and receive electric charges of the floating diffusion between the first region and the second region.
  • the photoelectric conversion unit is a first photoelectric conversion unit; and a second photoelectric conversion unit
  • the floating diffusion is a first floating diffusion that accumulates charges photoelectrically converted by the first photoelectric conversion unit; a second floating diffusion for accumulating charges photoelectrically converted by the second photoelectric conversion unit;
  • the plurality of regions are a first region in which the first photoelectric conversion unit is arranged; a second region in which the second photoelectric conversion unit is arranged; a third region in which at least part of the analog-to-digital conversion unit is arranged;
  • the signal transmission unit is a first signal transmission unit that transmits and receives the charge of the first floating diffusion between the first region and the third region; and a second signal transmission section that transmits and receives the charge of the second floating diffusion between the second region and the third region.
  • One of the first photoelectric conversion unit and the second photoelectric conversion unit may have a silicon semiconductor layer, and the other of the first photoelectric conversion unit and the second photoelectric conversion unit may have a semiconductor layer other than silicon. good.
  • a first storage unit provided for each pixel for accumulating charges photoelectrically converted by the first photoelectric conversion unit; a second storage unit that is provided for each of the pixels and stores charges photoelectrically converted by the second photoelectric conversion unit;
  • the first storage unit is arranged in the first area,
  • the second storage unit is arranged in the second area,
  • the first floating diffusion accumulates charges corresponding to the charges stored in the first storage unit,
  • the second floating diffusion may accumulate charges corresponding to the charges stored in the second storage section.
  • a storage unit that is provided for each pixel and stores charges photoelectrically converted by either the first photoelectric conversion unit or the second photoelectric conversion unit;
  • the storage unit is arranged in the second area, Either one of the first floating diffusion and the second floating diffusion accumulates charges corresponding to the charges stored in the storage section, and the other of the first floating diffusion and the second floating diffusion stores the charge stored in the storage section.
  • the charge photoelectrically converted by the first photoelectric conversion unit or the second photoelectric conversion unit may be accumulated without being stored in the unit.
  • Both the first photoelectric conversion unit and the second photoelectric conversion unit may have a silicon semiconductor layer, or may have a semiconductor layer other than silicon.
  • a first storage unit provided for each pixel for accumulating charges photoelectrically converted by the first photoelectric conversion unit;
  • a second storage unit provided for each of the pixels and storing charges photoelectrically converted by the second photoelectric conversion unit may be provided.
  • At least one of the first storage section and the second storage section may be provided across the first area and the second area.
  • an imaging device that outputs a photoelectrically converted digital signal for each pixel;
  • a signal processing unit that performs signal processing on the digital signal,
  • the imaging device is a plurality of pixels each having a photoelectric conversion unit; an analog-to-digital conversion unit provided for each area pixel composed of two or more of the pixels among the plurality of pixels and converting a signal corresponding to the charge photoelectrically converted by the two or more pixels into the digital signal; a floating diffusion that outputs charges photoelectrically converted by the photoelectric conversion unit in the pixel; a plurality of stacked regions in which the plurality of pixels, the plurality of analog-to-digital converters, and the plurality of floating diffusions are arranged; a signal transmission unit that transmits and receives signals between the plurality of areas, Among the plurality of regions, the region in which the photoelectric conversion unit is arranged is provided separately from the region in which the analog-digital conversion unit is arranged,
  • the electronic device is provided, wherein the signal transmission section transmits and receives the charge
  • FIG. 1 is a diagram showing a configuration example of an imaging device according to an embodiment of the present technology
  • FIG. FIG. 3 is a diagram showing a configuration example of a vertical driving unit according to an embodiment of the present technology
  • FIG. 4 is a diagram showing a configuration example of a horizontal control unit according to an embodiment of the present technology
  • FIG. 4 is a diagram showing a configuration example of area pixels according to an embodiment of the present technology
  • FIG. 2 is a block diagram showing a schematic configuration of an area pixel compatible with the global shutter method
  • FIG. 2 is a diagram showing a configuration example of a photoelectric conversion unit according to an embodiment of the present technology
  • FIG. 2 is a circuit diagram of a photoelectric conversion unit in a global shutter system; The figure which shows the structural example of the comparison part in one Embodiment of this technique. The figure which shows the structural example of the comparison output process part in one Embodiment of this technique. The figure which shows the structural example of the conversion result holding
  • FIG. 4 is a timing diagram of one frame period of the imaging device according to the present disclosure; FIG. 4 is a circuit diagram of an area pixel according to the first example; FIG. 4 is a cross-sectional view of an area pixel according to the first example; FIG.
  • FIG. 13 is a plan view taken along line AA of FIG. 12;
  • FIG. 13 is a plan view taken along line BB in FIG. 12;
  • FIG. 10 is a circuit diagram of an area pixel according to a second example; Sectional drawing of the area pixel which concerns on a 2nd example.
  • FIG. 15 is a plan view taken along line AA of FIG. 15;
  • FIG. 16 is a plan view taken along the line BB in FIG. 15;
  • FIG. 15 is a plan view taken along line CC of FIG. 15;
  • FIG. 11 is a circuit diagram of an area pixel according to a third example; Sectional drawing of the area pixel which concerns on a 3rd example.
  • FIG. 19 is a plan view taken along line AA of FIG. 18;
  • FIG. 19 is a plan view taken along line AA of FIG. 18;
  • FIG. 19 is a plan view taken along line AA of FIG. 18;
  • FIG. 19 is a plan view taken along line AA of
  • FIG. 19 is a plan view taken along line BB in FIG. 18;
  • FIG. 19 is a plan view taken along line CC of FIG. 18;
  • FIG. 3 is a diagram summarizing features of area pixels according to the first to third examples;
  • FIG. 11 is a circuit diagram of an area pixel according to a fourth example; Sectional drawing of the area pixel which concerns on a 4th example.
  • FIG. 23 is a plan view taken along line AA of FIG. 22;
  • FIG. 23 is a plan view taken along line BB in FIG. 22;
  • FIG. 11 is a circuit diagram of an area pixel according to the fifth example; Sectional drawing of the area pixel which concerns on a 5th example.
  • FIG. 25 is a plan view taken along line AA of FIG. 25;
  • FIG. 25 is a plan view taken along line AA of FIG. 25;
  • FIG. 25 is a plan view taken along line AA of FIG. 25; FIG.
  • FIG. 25 is a plan view taken along the line BB in FIG. 25;
  • FIG. 25 is a plan view taken along line CC of FIG. 25;
  • FIG. 11 is a circuit diagram of an area pixel according to the sixth example; Sectional drawing of the area pixel which concerns on a 6th example.
  • FIG. 28 is a plan view taken along line AA of FIG. 28;
  • FIG. 29 is a plan view taken along line BB in FIG. 28;
  • FIG. 29 is a plan view taken along line CC of FIG. 28;
  • FIG. 11 is a diagram summarizing features of area pixels according to fourth to sixth examples;
  • FIG. 11 is a circuit diagram of an area pixel according to the seventh example; Sectional drawing of the area pixel which concerns on a 7th example.
  • FIG. 33 is a plan view taken along line AA of FIG. 32;
  • FIG. 33 is a plan view taken along line BB in FIG. 32;
  • FIG. 33 is a plan view taken along line CC of FIG. 32;
  • FIG. 11 is a cross-sectional view of an area pixel according to an eighth example;
  • FIG. 35 is a plan view taken along line AA of FIG. 35;
  • FIG. 35 is a plan view taken along the line BB in FIG. 35;
  • FIG. 35 is a plan view taken along line CC of FIG. 35;
  • FIG. 11 is a diagram summarizing features of area pixels according to the seventh example and the eighth example;
  • FIG. 12 is a cross-sectional view of an area pixel according to the ninth example;
  • FIG. 39 is a plan view taken along line AA of FIG. 39;
  • FIG. 39 is a plan view taken along the line BB in FIG. 39;
  • FIG. 39 is a plan view taken along line CC of FIG. 39;
  • FIG. 21 is a cross-sectional view of an area pixel according to the tenth example;
  • FIG. 43 is a plan view taken along line AA in FIG. 42;
  • FIG. 43 is a plan view taken along line BB in FIG. 42;
  • FIG. 43 is a plan view taken along line CC of FIG. 42;
  • FIG. 21 is a cross-sectional view of an area pixel according to the tenth example;
  • FIG. 43 is a plan view taken along line AA in FIG. 42;
  • FIG. 43
  • FIG. 21 is a cross-sectional view of an area pixel according to the eleventh example;
  • FIG. 45 is a plan view taken along line AA of FIG. 45;
  • FIG. 45 is a plan view taken along the line BB in FIG. 45;
  • FIG. 45 is a plan view taken along line CC of FIG. 45;
  • FIG. 45 is a plan view taken along line DD in FIG. 45;
  • FIG. 11 is a diagram summarizing features of area pixels according to the ninth to eleventh examples;
  • FIG. 20 is a circuit diagram of an area pixel according to the twelfth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the twelfth example;
  • FIG. 49 is a plan view taken along line AA of FIG. 49;
  • FIG. 49 is a plan view taken along the line BB in FIG. 49;
  • FIG. 20 is a circuit diagram of an area pixel according to the thirteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the thirteenth example;
  • FIG. 53 is a plan view taken along the line AA in FIG. 52;
  • FIG. 53 is a plan view taken along the line BB in FIG. 52;
  • FIG. 53 is a plan view taken along line CC of FIG. 52;
  • FIG. 20 is a circuit diagram of an area pixel according to the fourteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the fourteenth example;
  • FIG. 55 is a plan view taken along line AA of FIG. 55;
  • FIG. 55 is a plan view taken along line AA of FIG. 55;
  • FIG. 55 is a plan view taken along the line BB in FIG. 55;
  • FIG. 55 is a plan view taken along line CC of FIG. 55;
  • FIG. 11 is a diagram summarizing features of area pixels according to the 12th to 14th examples;
  • FIG. 20 is a circuit diagram of an area pixel according to the fifteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the fifteenth example;
  • FIG. 59 is a plan view taken along line AA of FIG. 59;
  • FIG. 59 is a plan view taken along line BB in FIG. 59;
  • FIG. 59 is a plan view taken along line CC of FIG. 59;
  • FIG. 20 is a circuit diagram of an area pixel according to the sixteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the sixteenth example;
  • FIG. 63 is a plan view taken along line AA in FIG. 62;
  • FIG. 63 is a plan view taken along line BB in FIG. 62;
  • FIG. 63 is a plan view taken along line CC of FIG. 62;
  • FIG. 63 is a plan view taken along line DD in FIG. 62;
  • FIG. 20 is a circuit diagram of an area pixel according to the seventeenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the seventeenth example;
  • FIG. 65 is a plan view taken along line AA of FIG. 65;
  • FIG. 65 is a plan view taken along the line BB in FIG. 65;
  • FIG. 65 is a plan view taken along the line BB in FIG. 65;
  • FIG. 65 is a plan view taken along line CC of FIG. 65;
  • FIG. 66 is a plan view taken along line DD in FIG. 65;
  • FIG. 11 is a diagram summarizing features of area pixels according to fifteenth to seventeenth examples;
  • FIG. 20 is a circuit diagram of an area pixel according to the eighteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the eighteenth example;
  • FIG. 70 is a plan view taken along line AA in FIG. 69;
  • FIG. 70 is a plan view taken along line BB in FIG. 69;
  • FIG. 20 is a circuit diagram of an area pixel according to the nineteenth example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the nineteenth example;
  • FIG. 73 is a plan view taken along the line AA in FIG. 72;
  • FIG. 73 is a plan view taken along line BB in FIG. 72;
  • FIG. 73 is a plan view along line CC of FIG. 72;
  • FIG. 14 is a circuit diagram of an area pixel according to the twentieth example;
  • FIG. 12 is a cross-sectional view of an area pixel according to the twentieth example;
  • FIG. 75 is a plan view taken along the line AA in FIG. 75;
  • FIG. 75 is a plan view taken along line BB in FIG. 75;
  • FIG. 75 is a plan view taken along line CC of FIG. 75;
  • FIG. 11 is a diagram summarizing features of area pixels according to eighteenth to twentieth examples;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-first example;
  • FIG. 12 is a cross-sectional view of an area pixel according to the twenty-first example;
  • FIG. 79 is a plan view taken along the line AA in FIG. 79;
  • FIG. 79 is a plan view taken along line BB in FIG. 79;
  • FIG. 79 is a plan view taken along line CC of FIG. 79;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-second example;
  • FIG. 14 is a cross-sectional view of an area pixel according to the twenty-second example;
  • FIG. 83 is a plan view taken along line AA in FIG. 82;
  • FIG. 83 is a plan view taken along line BB in FIG. 82;
  • FIG. 83 is a plan view along line CC of FIG. 82;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-third example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the twenty-third example;
  • FIG. 85 is a plan view taken along line AA of FIG. 85;
  • FIG. 85 is a plan view taken along the line BB in FIG. 85;
  • FIG. 85 is a plan view along line CC of FIG. 85;
  • FIG. 11 is a diagram summarizing features of area pixels according to the 21st to 23rd examples;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-fourth example;
  • FIG. 11 is a cross-sectional view of an area pixel according to the twenty-fourth example;
  • FIG. 89 is a plan view taken along line AA of FIG. 89;
  • FIG. 89 is a plan view taken along the line BB in FIG. 89;
  • FIG. 89 is a plan view along line CC of FIG. 89;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-fifth example;
  • FIG. 12 is a cross-sectional view of an area pixel according to the twenty-fifth example;
  • FIG. 93 is a plan view taken along line AA of FIG. 92;
  • FIG. 93 is a plan view taken along line BB in FIG. 92;
  • FIG. 93 is a plan view taken along line CC of FIG. 92;
  • FIG. 11 is a diagram summarizing features of area pixels according to the twenty-fourth and twenty-fifth examples;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-third example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the twenty-third example;
  • FIG. 97 is a plan view taken along the line AA in FIG. 96;
  • FIG. 97 is a plan view taken along line BB in FIG. 96;
  • FIG. 97 is a plan view along line CC of FIG. 96;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-seventh example;
  • FIG. 21 is a cross-sectional view of an area pixel according to the twenty-seventh example;
  • FIG. 99 is a plan view taken along line AA of FIG. 99;
  • FIG. 99 is a plan view taken along the line BB in FIG. 99;
  • FIG. 99 is a plan view along line CC of FIG. 99;
  • FIG. 14 is a circuit diagram of an area pixel according to the twenty-eighth example;
  • FIG. 11 is a cross-sectional view of an area pixel according to the twenty-eighth example;
  • FIG. 99 is a plan view taken along line AA of FIG. 99;
  • FIG. 99 is a plan view taken along the line BB in FIG. 99;
  • FIG. 99 is a plan view along line CC of FIG. 99;
  • FIG. 103 is a plan view taken along line DD of FIG. 102;
  • FIG. 11 is a diagram summarizing features of area pixels according to the 26th to 28th examples;
  • FIG. 4 is a circuit diagram showing a comparison result output signal in the AD converter;
  • 1 is a block diagram showing an example of a schematic configuration of a vehicle control system;
  • FIG. 2 is an explanatory diagram showing an example of installation positions of an information detection unit outside the vehicle and an imaging unit;
  • an imaging device and an electronic device will be described below with reference to the drawings.
  • the main components of the imaging device and the electronic device will be mainly described below, the imaging device and the electronic device may have components and functions that are not illustrated or described. The following description does not exclude components or features not shown or described.
  • FIG. 1 is a diagram illustrating a configuration example of an imaging device 1 according to an embodiment of the present technology.
  • This imaging device 1 includes a pixel array section 10 , a time code generation section 20 , a reference signal generation section 30 , a vertical drive section 40 and a horizontal control section 50 .
  • the pixel array section 10 includes a plurality of area pixels 100, and the pixel signal is analog-digital converted (hereinafter referred to as AD conversion) for each area pixel 100.
  • Area pixel 100 has a plurality of pixels. Each pixel has a photoelectric converter. As will be described later, the area pixel 100 has one analog-digital converter (hereinafter referred to as AD converter).
  • the AD converter sequentially AD-converts analog pixel signals captured by each pixel in the area pixel 100 and outputs corresponding digital signals.
  • the area pixel 100 can also be called a pixel, and each photoelectric conversion unit in the pixel can also be called a sub-pixel or a color pixel.
  • the pixel array section 10 includes area pixels 100 arranged in a two-dimensional matrix to generate pixel signals, and a plurality of time code transfer sections 200 arranged between the plurality of area pixels 100 arranged in the column direction. ing.
  • the area pixel 100 outputs a time code that is the result of AD-converting the analog pixel signal of each pixel.
  • the time code transfer unit 200 sequentially transfers the time code in the column direction.
  • the transferred time code is input to the horizontal control section 50 .
  • a signal line 101 is a signal line that connects the area pixels 100 and the time code transfer section 200 . Details of the configurations of the area pixels 100 and the time code transfer section 200 will be described later.
  • the time code generation unit 20 generates a time code and outputs it to the time code transfer unit 200.
  • the time code is a code indicating the elapsed time from the start of AD conversion in the area pixel 100 .
  • This time code has a size equal to the number of bits of the digital pixel signal after conversion, and can use, for example, a Gray code.
  • the time code is output to the time code transfer section 200 via the signal line 21 .
  • the reference signal generator 30 generates a reference signal and outputs it to the area pixels 100 .
  • This reference signal is a reference signal for AD conversion in the area pixel 100, and for example, a signal (ramp signal) whose voltage linearly decreases with time can be used.
  • This reference signal is output via the signal line 31 .
  • the generation and output of the time code by the time code generator 20 are executed in synchronization with the generation and output of the reference signal by the reference signal generator 30 .
  • the time code and the reference signal output from the time code generating section 20 and the reference signal generating section 30 correspond one-to-one, and the voltage of the reference signal can be obtained from the time code.
  • a time code decoding unit 52 which will be described later, performs decoding by acquiring the voltage of the reference signal from the time code.
  • the vertical drive unit 40 generates and outputs control signals and the like for the area pixels 100 .
  • This control signal is output to the area pixels 100 via the signal line 41 .
  • the details of the configuration of the vertical driving section 40 will be described later.
  • the horizontal control unit 50 processes the time code transferred by the time code transfer unit 200.
  • the time code is input to the horizontal control section 50 via the signal line 11 . Details of the configuration of the horizontal control unit 50 will be described later. Note that the horizontal control unit 50 is an example of the processing circuit described in the claims.
  • FIG. 2 is a diagram showing a configuration example of the vertical driving section 40 according to an embodiment of the present technology.
  • the vertical drive section 40 includes a control signal generation section 42 and a power supply section 43 .
  • the control signal generation unit 42 generates and outputs control signals for the area pixels 100 .
  • the power supply unit 43 supplies power necessary for the operation of the area pixels 100 .
  • These control signals and power are transmitted by signal lines 41 .
  • the signal line 41 is composed of a plurality of signal lines (OFG, OFD, TX, SEL1, SEL2, SEL3, SEL4, Vb, INI, WORD) and a plurality of power supply lines (VDDH, VBIAS). be done.
  • the signal lines (OFG, OFD, TX, SEL1, SEL2, SEL3, SEL4, Vb, INI, WORD) are connected to the control signal generator 42 and transmit control signals for the area pixels 100 .
  • the power lines (VDDH, VBIAS) are connected to the power supply unit 43 and used for power supply. Details of these signal lines will be described later.
  • FIG. 3 is a diagram showing a configuration example of the horizontal control unit 50 in one embodiment of the present technology.
  • the horizontal controller 50 includes a time code decoder 52 , a column signal processor 53 and a clock signal generator 54 .
  • the time code decoding unit 52 decodes the time code. This decoding produces a digital pixel signal that is the result of AD conversion.
  • a plurality of time code decoding units 52 are arranged in the horizontal control unit 50 and correspond to the time code transfer units 200 arranged in the pixel array unit 10 on a one-to-one basis. Time codes are simultaneously input to these time code decoding units 52 from the corresponding time code transfer units 200 . Decoding of the input time code is performed concurrently by these time code decoding units 52 . After that, the plurality of decoded digital pixel signals are input to the column signal processing section 53 .
  • the column signal processing unit 53 processes digital pixel signals output by the time code decoding unit 52 . As this processing, correlated double sampling (CDS), which will be described later, can be performed. Also, the column signal processing unit 53 performs horizontal transfer on the processed digital pixel signals. This sequentially transfers and outputs processed pixel signals corresponding to a plurality of digital pixel signals simultaneously input by a plurality of time code decoding units 52 .
  • the pixel signal output from the column signal processing unit 53 is an output signal of the imaging device 1 and corresponds to a digital pixel signal.
  • FIG. 4A is a diagram showing a configuration example of an area pixel 100 according to an embodiment of the present technology.
  • the area pixel 100 includes four photoelectric conversion units 110 (110a, 110b, 110c, 110d) corresponding to four pixels and an AD conversion unit 190.
  • Each floating diffusion FD that is the output of the four photoelectric conversion units 110 is connected to a common input node of the AD conversion unit 190 .
  • the number of signal transmission units 91 for four photoelectric conversion units 110 and AD conversion units 190 can be reduced.
  • the photoelectric conversion unit 110 performs photoelectric conversion for each pixel to generate and hold an analog pixel signal corresponding to incident light. Further, the photoelectric conversion unit 110 is controlled by the vertical driving unit 40 and holds the held analog pixel signal in the floating diffusion FD in the state of charge. This electric charge is supplied to the comparison section 150 of the AD conversion section 190 via the signal transmission section 91 . Details of the configuration of the photoelectric conversion unit 110 and the like will be described later.
  • the floating diffusions FD of the four photoelectric conversion units 110 are gathered in one place and charge is transmitted/received to/from the AD conversion unit 190, so that the number of signal transmission units 91 can be reduced.
  • the AD conversion unit 190 AD-converts analog pixel signals generated by the photoelectric conversion unit 110 and the like.
  • the AD conversion section 190 includes a comparison section 150 , a comparison output processing section 160 and a conversion result holding section 170 .
  • the comparison unit 150 compares the reference signal generated by the reference signal generation unit 30 and the analog pixel signal output by the photoelectric conversion unit 110 or the like. A comparison result is output to the comparison output processing unit 160 via the signal line 106 .
  • the comparison unit 150 compares one of a plurality of analog pixel signals output from the photoelectric conversion unit 110 and the like with a reference signal. That is, the voltage of the analog pixel signal transmitted through one of the signal lines 102 to 105 is compared with the voltage of the reference signal. The comparison result is output as an electrical signal.
  • the comparison output processing unit 160 processes the comparison result output by the comparison unit 150 and outputs the processed comparison result to the conversion result holding unit 170 .
  • the processed comparison result is output to the conversion result holding unit 170 via the signal line 107 .
  • this processing for example, level conversion and waveform shaping can be performed.
  • the conversion result holding unit 170 holds the time code output from the time code transfer unit 200 based on the processed comparison result output from the comparison output processing unit 160 as the AD conversion result.
  • the conversion result holding unit 170 holds the time code output from the time code transfer unit 200 when the comparison result changes from "1" to "0", for example.
  • the time code at this time is the time code generated by the time code generation unit 20 and transferred to the area pixels 100 by the time code transfer unit 200 .
  • the conversion result holding section 170 outputs the held time code to the time code transfer section 200 under the control of the vertical driving section 40 .
  • the time code transfer section 200 transfers the output time code to the time code decoding section 52 of the horizontal control section 50 .
  • a signal that ramps from a high voltage to a low voltage is used as the reference signal, and the time code when the voltage of this reference signal transitions from a higher state to a lower state than the voltage of the analog pixel signal is determined. It can be held in the conversion result holding unit 170 . That is, the conversion result holding unit 170 holds the time code when the analog pixel signal and the reference signal are approximately equal. The held time code is converted by the time code decoder 52 into a digital signal representing the voltage of the reference signal at the corresponding time. Thereby, AD conversion of the analog pixel signal generated by the photoelectric conversion unit 110 can be performed.
  • FIG. 4A corresponds to the rolling shutter method, but the global shutter method is adopted in which the pixel signals of all the pixels are stored in the storage unit 113 and then sequentially transferred to the AD conversion unit 190 for AD conversion.
  • FIG. 4B is a block diagram showing a schematic configuration of an area pixel 100 compatible with the global shutter method.
  • the area pixel 100 in FIG. 4B differs from the area pixel 100 in FIG. 4A in the internal configuration of the photoelectric conversion unit 110 .
  • 4B includes charge generation units 111 (111a, 111b, 111c, 111d), storage units 113 (113a, 113b, 113c, 113d), and transfer transistors 504 (504a, 504b, 504c, 504d).
  • the pixel signals photoelectrically converted by the four photoelectric conversion units 110 in the area pixel 100 are stored in the storage unit 113 simultaneously for all pixels. After that, the transfer transistor 504 of each pixel is sequentially turned on, and the charge corresponding to the pixel signal stored in the storage section 113 is input to the AD conversion section 190 via the floating diffusion FD and the signal transmission section 91 .
  • the internal configuration of the AD converter 190 is the same as in FIG. 4A.
  • FIG. 5A is a diagram showing a configuration example of the photoelectric conversion unit 110 according to an embodiment of the present technology.
  • This photoelectric conversion section 110 has a charge generation section 111 .
  • the charge generator 111 includes MOS transistors 502 and 504 and a photodiode 501 .
  • MOS transistors 502 and 504 can be N-channel MOS transistors.
  • a plurality of signal lines (OFD, OFG, TX) are connected to the photoelectric conversion unit 110 .
  • An overflow drain signal line OFD is a signal line that supplies a reset voltage VOFG for the photodiode 501 .
  • Overflow gate signal line OFG (Overflow Gate) is a signal line for transmitting a control signal to MOS transistor 502 .
  • Transfer signal line TX is a signal line for transmitting a control signal to MOS transistor 504 .
  • the overflow gate signal line OFG and transfer signal line TX are connected to the gates of MOS transistors 502 and 504, respectively.
  • ON signal a voltage equal to or higher than the threshold voltage between the gate and source
  • the drain and gate of the MOS transistor 502 are connected to the overflow drain signal line OFD and overflow gate signal line OFG, respectively.
  • the source of MOS transistor 502 is connected to the cathode of photodiode 501 and the source of MOS transistor 503 .
  • the anode of photodiode 501 is grounded.
  • the MOS transistor 504 has a gate connected to the transfer signal line TX and a drain connected to the cathode of the photodiode 501 and the floating diffusion FD.
  • the photodiode 501 generates charges according to the amount of light irradiated and holds the generated charges.
  • the MOS transistor 502 discharges excess charges generated in the photodiode 501 .
  • the MOS transistor 502 further discharges the charge accumulated in the photodiode 501 by conducting between the photodiode 501 and the overflow drain signal line OFD. That is, the photodiode 501 is further reset.
  • MOS transistor 504 transfers the charge generated by photodiode 501 to floating diffusion FD.
  • the configurations of the photoelectric conversion units 110b, 110c, and 110d are the same as the configuration of the photoelectric conversion unit 110a, so description thereof will be omitted. Charges corresponding to analog pixel signals generated by the photoelectric conversion units 110 (110a to 110d) are supplied to the floating diffusion FD common to four pixels.
  • FIG. 5B is a circuit diagram of the photoelectric conversion section 110 in the global shutter method.
  • the photoelectric conversion unit 110 in FIG. 5B has a transistor (first transfer transistor) 503 and a storage unit 113 in addition to the circuit configuration in FIG. 5A.
  • the transistor 503 is provided inside the charge generation portion 111 .
  • a transistor (second transfer transistor) 504 is connected between the floating diffusion FD and the transistor 503 .
  • a pixel signal photoelectrically converted by the photodiode 501 of each pixel is stored in the storage unit 113 through the transistor 503 simultaneously for all pixels. After that, the charges stored in the storage unit 113 are sequentially sent to the AD conversion unit 190 via the transistor 504 and the floating diffusion FD for each pixel.
  • FIG. 6 is a diagram showing a configuration example of the comparison unit 150 according to an embodiment of the present technology.
  • the comparator 150 includes a signal input transistor 12 , a reference input transistor 157 and MOS transistors 13 , 151 and 152 .
  • MOS transistors 151 and 152 can be P-channel MOS transistors.
  • MOS transistors 12 and 157 can be N-channel MOS transistors.
  • a plurality of signal lines (Vb, REF) and a power supply line VDDH are connected to the comparison unit 150 .
  • a bias signal line Vb (Bias) is a signal line that supplies a bias voltage to the MOS transistor 158 .
  • a reference signal line REF (Reference) is a signal line that transmits a reference signal to the reference input transistor 157 .
  • a power line VDDH is a power line that supplies power to the comparison unit 150 .
  • the sources of the MOS transistors 151 and 152 are commonly connected to the power supply line VDDH.
  • the gate of MOS transistor 151 is connected to the gate and drain of MOS transistor 152 and the drain of reference input transistor 157 .
  • the drain of MOS transistor 151 is connected to the drain of signal input transistor 12 and signal line 106 .
  • the source of signal input transistor 12 and the source of reference input transistor 157 are commonly connected to the drain of MOS transistor 158 .
  • MOS transistor 158 has a gate connected to bias signal line Vb and a source grounded.
  • the gate of MOS transistor 12 is connected to signal line 102 .
  • the MOS transistor 13 short-circuits the gate and drain of the MOS transistor 12 when the reset signal RST is at high level.
  • a gate of the reference input transistor 157 is connected to the reference signal line REF.
  • the signal input transistor 12 is a MOS transistor in which an input signal is input to the gate, which is the control terminal. An analog pixel signal is input as an input signal to the signal input transistor 12 in FIG.
  • the reference input transistor 157 is a MOS transistor to which the reference signal is input to the gate, which is the control terminal.
  • This reference input transistor 157 forms a differential pair with the signal input transistor 12 .
  • This differential pair provides a comparison of the input signal and the reference signal. Specifically, when the input signal is smaller than the reference signal, the current flowing through the reference input transistor 157 is larger than the current flowing through the signal input transistor 12 . Conversely, when the input signal is greater than the reference signal, the current flowing through the reference input transistor 157 is smaller than the current flowing through the signal input transistor 12 . Thus, a current corresponding to the difference between the input signal and the reference signal flows through the signal input transistor 12 and the reference input transistor 157 forming a differential pair.
  • the MOS transistor 151 converts this current change into a voltage change.
  • the MOS transistor 152 converts changes in current flowing through the reference input transistor 157 into changes in voltage.
  • These MOS transistors 151 and 152 form a current mirror circuit. This current mirror circuit operates so that a current equal to the current flowing through the reference input transistor 157 flows through the signal input transistor 12 . Thereby, the input signal and the reference signal can be compared at high speed.
  • the MOS transistor 158 controls the current flowing through the signal input transistor 12 and the reference input transistor 157 that form a differential pair. A predetermined bias voltage is supplied to the gate of the MOS transistor 158 through a bias signal line Vb. Thereby, MOS transistor 158 operates as a constant current power supply.
  • the comparison section 150 in FIG. 1 can perform a comparison operation between the pixel signal input to the gate of the signal input transistor 12 and the reference signal input to the gate of the reference input transistor 157 .
  • the voltage of the reference signal line REF is set to 0V. This renders the reference input transistor 157 non-conductive. Then, the voltage at the drain of the signal input transistor 12 becomes near 0V due to the action of the differential amplifier circuit composed of the signal input transistor 12, the reference input transistor 157 and the MOS transistor 158.
  • the reset signal RST is set to high level to turn on the MOS transistor 13 . As a result, a feedback circuit is formed, and the drain of the signal input transistor 12 has a voltage of approximately 0V. Then, the floating diffusion FD of the photoelectric conversion unit connected to the signal line 102 is discharged, and the voltage of the signal line 102 becomes 0V.
  • a current mirror circuit consisting of MOS transistors 151 and 152 can further enhance the effect of setting the drain of signal input transistor 12 to 0V. That is, when the voltage of the reference signal line REF is set to 0V, the current flowing through the MOS transistor 152 becomes approximately 0A. Since the MOS transistor 151 forms a current mirror circuit together with the MOS transistor 152, the current flowing through the MOS transistor 151 is also approximately 0A. Therefore, the drain voltage of the signal input transistor 12 can be more accurately set to 0V.
  • the MOS transistor 13 further has a function of resetting the floating diffusion FD.
  • This reset can be done as follows. First, a voltage corresponding to the reset voltage of the floating diffusion FD is applied to the reference signal line REF. This causes the reference input transistor 157 to become conductive. Due to the action of the differential amplifier circuit and the current mirror circuit described above, the drain voltage of the MOS transistor 13 also becomes a value substantially equal to the reset voltage. Next, the reset signal RST is set to a high level to render the MOS transistor 13 conductive. As a result, a reset voltage is applied to the floating diffusion FD of the photoelectric conversion unit, and resetting can be performed.
  • the MOS transistor 13 resets the floating diffusion FD.
  • the configuration of the AD conversion section 190 can be simplified.
  • the gain in the differential amplifier circuit can be improved, and the floating diffusion FD can be reset more accurately.
  • the configuration of the comparison unit 150 is not limited to this example.
  • a resistive load or constant current power supply can be used instead of the MOS transistors 151 and 152 forming the current mirror circuit.
  • a resistive load or the like can be connected to either one or both of the signal input transistor 12 and the reference input transistor 157 of the differential pair.
  • FIG. 7 is a diagram showing a configuration example of the comparison output processing unit 160 according to an embodiment of the present technology.
  • the comparison output processing section 160 has MOS transistors 511 to 517 .
  • MOS transistors 511, 513 and 515 can be constructed of P-channel MOS transistors.
  • MOS transistors 512, 514, 516 and 517 can be formed of N-channel MOS transistors.
  • the MOS transistor 511 constitutes the preamplifier section 161 .
  • MOS transistor 512 forms level conversion unit 162 .
  • MOS transistors 513 to 517 constitute a waveform shaping section 163 .
  • Initialization signal line INI is a signal line for transmitting a control signal to MOS transistors 513 and 516 .
  • Power supply lines VDDH and VBIAS are power supply lines for supplying power to the comparison output processing section 160 .
  • the source and gate of the MOS transistor 511 are connected to the power supply line VDDH and the signal line 106, respectively.
  • the drain of MOS transistor 511 is connected to the drain of MOS transistor 512 .
  • MOS transistor 512 has a gate connected to power supply line VBIAS and a source connected to the drains of MOS transistors 514 and 516 and the gates of MOS transistors 515 and 517 .
  • the gates of MOS transistors 513 and 516 are commonly connected to initialization signal line INI.
  • the source and drain of MOS transistor 513 are connected to power supply line VBIAS and the source of MOS transistor 514, respectively.
  • the source of MOS transistor 516 is grounded.
  • the gate of MOS transistor 514 is connected to the drains of MOS transistors 515 and 517 and signal line 107 .
  • the source of MOS transistor 515 is connected to power supply line VBIAS, and the source of MOS transistor 517 is grounded.
  • the pre-amplification section 161 amplifies the signal corresponding to the comparison result output by the comparison section 150 .
  • the preamplifier 161 outputs the amplified signal to the level converter 162 . This amplification is performed by the MOS transistor 511 .
  • the level conversion section 162 converts the level of the signal output from the pre-amplification section 161 .
  • a power supply line VDDH is connected to the comparing section 150 and the pre-amplifying section 161 described with reference to FIG.
  • the power supplied by power supply line VDDH must have a relatively high voltage.
  • the conversion result holding unit 170 and the like in the subsequent stage handle digital signals, they can be supplied with relatively low-voltage power. This relatively low power supply is provided by power supply line VBIAS. This makes it possible to reduce power consumption in the conversion result holding unit 170 and the like and to use a low-voltage transistor for the conversion result holding unit 170 and the like.
  • the level converter 162 is arranged in order to transmit signals between circuits to which power supplies of different voltages are supplied. As a result, the level-converted signal is output to the waveform shaping section 163 .
  • the level converter 162 in FIG. 1 can limit the signal level to a voltage obtained by subtracting the threshold voltage of the MOS transistor 512 from the power supply voltage supplied by the power supply line VBIAS.
  • the waveform shaping section 163 shapes the signal output by the level converting section 162 into a sharply changing signal.
  • the operation of this waveform shaping section 163 will be described.
  • the output of level converter 162 is a value "0".
  • a signal of value "1" is input from initialization signal line INI, and MOS transistor 516 is rendered conductive.
  • MOS transistor 517 is rendered non-conductive
  • MOS transistor 515 is rendered conductive
  • a value “1” is output to signal line 107 .
  • MOS transistors 513 and 514 are rendered non-conductive.
  • a signal of value "0" is input to the initialization signal line INI.
  • MOS transistor 513 is rendered conductive and MOS transistor 516 is rendered non-conductive. Since MOS transistor 514 is non-conductive and the output signal of level conversion unit 162 is "0", the states of MOS transistors 515 and 517 do not change.
  • FIG. 8 is a diagram showing a configuration example of the conversion result holding unit 170 according to an embodiment of the present technology.
  • the conversion result holding unit 170 includes a storage control unit 171 and storage units 172 to 179 .
  • 8-bit size data is assumed as a digital pixel signal after AD conversion. Therefore, the size of the time code is also 8 bits.
  • the size of the converted digital pixel signal and time code can be changed according to the requirements of the system. For example, the size can be 15 bits.
  • a plurality of signal lines (WORD, CODE 1 to 8) are connected to the conversion result holding unit 170 .
  • a word signal line WORD (Word) is a signal line for transmitting control signals for the storage units 172 to 179 .
  • Code signal lines CODE (Code) 1 to 8 are signal lines for bi-directionally transmitting the time code.
  • the plurality of code signal lines CODE1 to CODE8 constitute a signal line 101.
  • the storage units 172 to 179 store the time code input from the time code transfer unit 200.
  • the storage units 172 to 179 each store a 1-bit time code.
  • the configuration of the storage units 172 to 179 will be described by taking the storage unit 172 as an example.
  • This storage unit 172 includes a bit storage unit 522 and a bidirectional switch 523 .
  • the bidirectional switch 523 is connected between the signal line 526 and the code signal line CODE1, and transmits data bidirectionally.
  • the bidirectional switch 523 also has a control input terminal.
  • a signal line 524 is connected to this control input terminal.
  • the bidirectional switch 523 When a value of "1" is input to the control input terminal through the signal line 524, the bidirectional switch 523 is brought into a conductive state, and data is transmitted bidirectionally between the signal line 526 and the code signal line CODE1. be able to.
  • the bidirectional switch 523 becomes non-conducting.
  • the bit storage unit 522 is a storage device that stores 1-bit data.
  • the bit storage unit 522 has an input/output terminal and a control input terminal to which signal lines 526 and 107 are connected respectively.
  • the bit storage unit 522 stores the 1-bit time code which is the signal transmitted from the bidirectional switch 523 via the signal line 526. memorize At that time, when the 1-bit time code changes, the data stored in the bit storage unit 522 is rewritten. After that, when the signal input to the control input terminal changes from "1" to "0", the data stored in the bit storage unit 522 is held as it is. That is, the rewriting of the above data is not performed until the next signal input to the control input terminal becomes “1". Also, the bit storage unit 522 outputs the held data to the signal line 526 when the signal input to the control input terminal is “0”.
  • the storage control unit 171 outputs control signals via the signal line 524 to control the storage units 172 to 179 .
  • the storage control unit 171 can generate and output a signal obtained by ORing two signals input from the word signal line WORD and the signal line 107 as a control signal for the bidirectional switch 523 . This can be done by OR gate 521 .
  • FIG. 9 is a diagram showing a configuration example of the time code transfer unit 200 in one embodiment of the present technology.
  • the time code transfer section 200 includes code holding sections 210 and 230 and clock buffers 220 and 240 .
  • the time code transfer section 200 has the same number of code holding sections and clock buffers as the number of rows of the area pixels 100 arranged in the pixel array section 10 described with reference to FIG.
  • code holding units 210 and 230 and clock buffers 220 and 240 will be described as an example.
  • the code holding unit 210 holds the time code.
  • This code holding unit 210 is composed of flip-flops 211 to 218 .
  • the flip-flop 211 and the like hold one bit of the time code based on the clock signal output from the clock buffer 220 . Specifically, when the clock signal is "0", the time code output from the time code generator 20 and input to the D input terminal in FIG. to Next, when the clock signal becomes "1", the time code held in the internal node is output from the Q output terminal. This output time code is input to the code holding unit 230 via the signal line 101 . In this manner, the time code transfer unit 200 transfers the time code by causing the plurality of time code holding units to operate as shift registers.
  • the clock buffer 220 outputs the clock signal generated by the clock signal generator 54 described in FIG.
  • the clock buffer 220 is composed of a plurality of inverting gates 221 to 224 and operates as a repeater that shapes the degraded clock signal.
  • the clock buffer 220 is also sequentially transferred in the direction opposite to the time code in the time code transfer section 200 . That is, the clock buffer 240 outputs a clock signal to the code holding unit 230 and also outputs a clock signal to the clock buffer 220 .
  • the clock signal input to the code holding unit 210 is compared with the clock signal input to the code holding unit 230 with a propagation delay time corresponding to two inverting gates and a delay due to wiring up to the inverting gate 224.
  • the clock buffer 220 further has the function of delaying the clock signal.
  • the flip-flop 211 and the like hold the input time code in the internal node when the clock signal is "0". At the time of this holding, it is necessary to secure a predetermined time, a so-called setup time. Due to the clock signal delay caused by the clock buffer 220, when the clock signal transitions to the value "0" in the code holding unit 230, the clock signal input to the code holding unit 210 remains at the value "1". That is, the time code held in the internal node remains output. As a result, the setup time can be secured in the code holding unit 230, and the time code can be transmitted.
  • Code signal lines CODE1 to CODE8 are connected to the output of the code holding unit 210 and the input of the code holding unit 230, respectively.
  • the time code generated by the time code generating section 20 and held in the code holding section 210 is output to the conversion result holding section 170 via these code signal lines CODE1 to CODE8.
  • the time code held in the conversion result holding section 170 after AD conversion is output to the code holding section 230 via these code signal lines CODE1 to CODE8.
  • the time code transfer section 200 transfers the time code.
  • the internal configuration of the area pixel 100 will be described. Since there are various candidates for the internal configuration of the area pixel 100, representative internal configurations will be described in order below.
  • FIG. 10 is a timing diagram of one frame period of the imaging device according to the present disclosure.
  • FIG. 10 shows a timing chart of the global shutter imaging device 1 (the imaging device 1 including the area pixels 100 in FIG. 4B and the photoelectric conversion unit 110 in FIG. 5B).
  • the upper half of FIG. 10 shows the timing of one frame period (time T1 to T6) after the start of exposure at time T1.
  • the lower half of FIG. 10 is a timing chart showing in detail the operation from time T3 to T4.
  • the time T1 to T2 is the exposure period.
  • the OFG signal becomes high level
  • the transistor 502 is turned on, and the charge in the photodiode 501 is discharged through the overflow drain signal line OFD.
  • the photodiode 501 continuously performs photoelectric conversion and accumulates charges.
  • the transfer signal TXG becomes high level
  • the transistor 503 is turned on, and the charge photoelectrically converted by the photodiode 501 is held in the storage portion 113 .
  • the holding operation to the storage unit 113 is performed simultaneously for all pixels.
  • pixel A in the area pixel is read out at times T2 to T3
  • pixel B in the area pixel is read out at time T3 to T4
  • pixel C in the area pixel is read out at time T4 to T5.
  • the readout of the pixel D in the area pixels is performed at times T5 to T6.
  • Signals TX_A, TX_B, TX_C, and TX_D are gate signals for transistors 504 of pixels A, B, C, and D within the area pixel, respectively. When this gate signal becomes high level, the transistor 504 is turned on, and the charge corresponding to the pixel signal stored in the storage section 113 is transferred to the floating diffusion FD.
  • the readout operation of the pixel B will be described in detail below.
  • the signal RST in the timing diagram in the lower half of FIG. 10 is the reset signal RST input to the gate of the transistor 13 in pixel B.
  • a period from time t1 to t6 is a period for comparing the P-phase signal with the reference signal and converting the P-phase signal into a digital signal.
  • a reference signal REF composed of a ramp wave whose signal level linearly changes is input to the gate of the transistor 157 between times t2 and t4.
  • the signal level of the P-phase signal exceeds the signal level of the reference signal REF, the drain voltage of the differential pair of transistors 12 decreases, the drain voltage of the transistor 511 increases, and the output signal VCO of the AD converter 190 becomes low level. becomes (time t3).
  • Time t7 to t11 is a period for comparing the D-phase signal with the reference signal and converting the D-phase signal into a digital signal.
  • the transfer signal TX_B becomes high level
  • the transistor 504 is turned on, and the charges held in the storage unit 113 are transferred to the floating diffusion FD.
  • the charge of the floating diffusion FD is supplied to the gate of the transistor 12 in the AD converter 190 as a D-phase signal via the signal transmission section 91 .
  • the reference signal REF which is a ramp wave whose signal level changes linearly, is input to the gate of the transistor 157 .
  • the signal level of the D-phase signal exceeds the signal level of the reference signal REF, the drain voltage of the differential pair of transistors 12 decreases, the drain voltage of the transistor 151 increases, and the output signal VCO of the AD converter 190 becomes low level. becomes (time t8).
  • the AD conversion section 190 compares the P-phase signal or the D-phase signal stored in the storage section 113 with the reference signal and outputs the signal VCO indicating the timing of matching with the reference signal.
  • the signal VCO is input to the conversion result holding unit 170 shown in FIG. 8 to generate a time code.
  • FIG. 11 is a circuit diagram of the area pixel 100 according to the first example
  • FIG. 12 is a cross-sectional view of the area pixel 100 according to the first example
  • FIG. 13A is a plan view along the line AA in FIG. 12
  • FIG. 13B is FIG. 1 is a plan view in the BB line direction of FIG. 11, 12, 13A and 13B show an example where area pixel 100 has four pixels.
  • the area pixel 100 according to the first example has four pixels, and each pixel does not have a storage unit. Therefore, the imaging device 1 having the area pixels 100 according to the first example performs imaging by the rolling shutter method. As shown in FIG. 11, the photoelectric conversion unit 110 has transistors 502 and 504 and a photodiode 501 .
  • the imaging device 1 having the area pixels 100 according to the first example includes a first area AR1 and a second area AR2, as shown in FIG.
  • a photoelectric conversion unit 110 made of silicon is arranged in the first region AR1.
  • Four photoelectric conversion units 110 corresponding to four pixels are provided in the area pixel 100, and all of them are arranged in the first area AR1.
  • An AD converter 190 made of silicon is arranged in the second region AR2.
  • the imaging device 1 having the area pixels 100 according to the first example stacks the first area AR1 and the second area AR2, and reduces the number of signal lines transmitted and received between the first area AR1 and the second area AR2. as little as possible.
  • a wiring layer 71, a photoelectric conversion section 110, a color filter 72, and an on-chip lens 73 are laminated on the first substrate SUB1.
  • An element isolation layer 74 is arranged between the pixels.
  • a wiring layer 75, an AD converter 190, and a protective layer 76 are laminated on the second substrate SUB2.
  • the layer structure of the first substrate SUB1 and the second substrate SUB2 shown in FIG. 12 is an example, and various modifications are conceivable.
  • the first area AR1 is arranged on the first substrate SUB1.
  • the second area AR2 is arranged on the second substrate SUB2.
  • the first area AR1 and the second area AR2 transmit and receive electric charges of the floating diffusion FD of the photoelectric conversion unit 110 via the signal transmission unit 91 composed of, for example, a Cu—Cu connection 91a.
  • the four photoelectric conversion units 110 in the area pixel 100 transmit and receive the charge of the floating diffusion FD of each photoelectric conversion unit 110 via the same signal transmission unit 91 .
  • the first region AR1 has the area of the entire substrate surface of the first substrate SUB1, and the second region AR2 has the area of the entire substrate surface of the second substrate SUB2.
  • the first area AR1 and the second area AR2 have the same area.
  • the photoelectric conversion units 110 are arranged over the entire first area AR1, and the AD conversion units 190 are arranged over the entire second area AR2.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD of each photoelectric conversion unit 110 in the area pixel 100 via the signal transmission unit 91 extending in the stacking direction.
  • the number of transmission units 91 can be reduced.
  • the arrangement area of the photoelectric conversion unit 110 and the AD conversion unit 190 can be increased, the aperture ratio of the photoelectric conversion unit 110 can be increased, the area pixel 100 can be made finer, and the pixel size of the imaging device 1 can be increased. number can be increased.
  • FIG. 14 is a circuit diagram of the area pixel 100 according to the second example
  • FIG. 15 is a cross-sectional view of the area pixel 100 according to the second example
  • FIG. 16A is a plan view taken along line AA in FIG. 15
  • FIG. 16B is
  • FIG. 16C is a plan view taken along line BB of FIG. 15,
  • FIG. 16C is a plan view taken along line CC of FIG.
  • the following description focuses on the differences from the area pixel 100 according to the first example.
  • the imaging device 1 having the area pixels 100 according to the second example includes a first area AR1, a second area AR2 and a third area AR3.
  • the area pixel 100 according to the second example differs from the first example in that the AD converter 190 is divided into a second area AR2 and a third area AR3.
  • a photoelectric conversion unit 110 is arranged in the first area AR1.
  • the AD converter 190 is divided and arranged in the second area AR2 and the third area AR3.
  • a part of the AD converter 190 arranged in the second area AR2 is hereinafter referred to as a first divided AD converter 190a, and a part of the AD converter 190 arranged in the third area AR3 is called a second divided AD converter 190b. call.
  • the first divided AD conversion section 190 a has transistors 12 , 13 , 157 and 158 in the AD conversion section 190 .
  • the second divided AD converter 190b has the rest of the AD converter 190, specifically transistors 151, 152, 511-517.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b transmit and receive both drain signals of the transistors 12 and 157, which are a differential pair.
  • the first area AR1 and the second area AR2 are the same signal transmission section 91 made up of vias 91b, and sequentially transmit and receive the electric charges of the four floating diffusions FD in the four pixels.
  • the second area AR2 and the third area AR3 transmit and receive a differential pair of drain signals in the AD converter 190 in a signal transmission section 91 made up of Cu--Cu connections 91a.
  • the first area AR1 is arranged on the first substrate SUB1, the second area AR2 is arranged on the second substrate SUB2, and the third area AR3 is arranged on the third substrate SUB3.
  • FIG. 17 is a circuit diagram of the area pixel 100 according to the third example
  • FIG. 18 is a cross-sectional view of the area pixel 100 according to the third example
  • FIG. 19A is a plan view along the line AA in FIG. 18, and
  • FIG. 19B is
  • FIG. 19C is a plan view taken along line BB of FIG. 18, and
  • FIG. 19C is a plan view taken along line CC of FIG.
  • the following description will focus on the differences from the area pixel 100 according to the second example.
  • the area pixel 100 according to the third example differs from the second example in the method of dividing the AD conversion section 190, and the first divided AD conversion section up to the transistor 512 that outputs the comparison result output signal in the AD conversion section 190 is divided into the first divided AD conversion sections. 190a and arranged in the second area AR2, and the second divided AD conversion section 190b on the downstream side of the transistor 512 is arranged in the third area AR3. Others are the same as in the second example, a first divided AD converter 190a is arranged in the second area AR2, and a second divided AD converter 190b is arranged in the third area AR3. Therefore, the cross-sectional view of the third example shown in FIG. 18 is the same as the cross-sectional view of the second example shown in FIG. 15, and the plan view of the third example shown in FIG. 19 is the plan view of the second example shown in FIG. is similar to
  • the method of dividing the AD conversion section 190 into two is not limited to FIGS. It is desirable to have as few signals as possible.
  • FIG. 20 is a diagram summarizing features of the area pixels 100 according to the first to third examples described above.
  • the back side is the light irradiation surface.
  • the photoelectric conversion section 110 is made of silicon, and the photoelectric conversion section 110 is arranged in the first region AR1.
  • the AD converter 190 is arranged in the second area AR2.
  • the AD converter 190 is divided into the second area AR2 and the third area AR3.
  • the first area AR1 and the second area AR2 transmit and receive electric charges of the floating diffusion FD of the photoelectric conversion section 110 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • the charge of the floating diffusion FD of the photoelectric conversion section 110 is transmitted and received through the signal transmission section 91 made up of the via 91b.
  • the drain signals of the differential pair in the AD conversion section 190 are transmitted and received through the signal transmission section 91 composed of the Cu--Cu connections 91a.
  • the comparison result signal in the AD conversion section 190 is transmitted and received through the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 21 is a circuit diagram of the area pixel 100 according to the fourth example
  • FIG. 22 is a cross-sectional view of the area pixel 100 according to the fourth example
  • FIG. 23A is a plan view along line AA in FIG. 22
  • FIG. 23B is FIG. 1 is a plan view in the BB line direction of FIG. Figures 21, 22, 23A and 23B show an example where the area pixel 100 has four pixels.
  • the area pixel 100 according to the fourth example does not have a storage unit connected to the photoelectric conversion unit 110, as in the first to third examples, and is used in the rolling shutter imaging device 1.
  • the area pixel 100 according to the fourth example has a photoelectric conversion section 110 made of a material other than silicon.
  • Materials other than silicon are, for example, organic semiconductor materials.
  • the photoelectric conversion body 110 of the fourth example has a semiconductor layer containing a material other than silicon (hereinafter also referred to as non-silicon). More specifically, the photoelectric conversion unit 110 of the fourth example has a structure in which an upper electrode layer 11a, a photoelectric conversion layer 11b, an insulating layer 11d, and a lower electrode layer 11e are laminated.
  • the imaging device 1 having the area pixels 100 according to the fourth example includes a first area AR1 and a second area AR2 that are stacked, as shown in FIGS.
  • the first area AR1 and the second area AR2 are arranged in different layers on the same substrate.
  • a photoelectric conversion unit 110 is arranged in the first area AR1.
  • a layer in which the photoelectric conversion unit 110 is arranged is a semiconductor layer made of a material other than silicon. More specifically, an upper electrode layer 11a, a photoelectric conversion layer 11b, an insulating layer 11d, and a lower electrode layer 11e made of materials other than silicon are laminated in the first region AR1.
  • the material of the upper electrode layer 11a and the lower electrode layer 11e is, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).
  • the wiring layer 71 and the AD converter 190 are arranged in different layers.
  • the layer in which the AD converter 190 is arranged is a semiconductor layer made of silicon.
  • the AD converter 190 and the wiring layer 71 are arranged in the second area AR2.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • a semiconductor layer made of silicon is arranged on a support substrate in a pre-process to sequentially form the AD conversion section 190 and the wiring layer 71.
  • a non-silicon semiconductor layer is formed to form the photoelectric conversion section 110 .
  • the area pixel 100 according to the fourth example has a structure in which the AD conversion section 190 made of silicon and the photoelectric conversion section 110 made of a material other than silicon are laminated on the same substrate. Since the four photoelectric conversion units 110 and the AD conversion units 190 in the area pixel 100 sequentially transmit and receive the charges of the floating diffusion FD via the same signal transmission unit 91 made up of vias 91b, the number of vias 91b can be reduced. , the area of the photoelectric conversion unit 110 and the AD conversion unit 190 can be increased accordingly, and the area pixel 100 can be miniaturized.
  • FIG. 24 is a circuit diagram of the area pixel 100 according to the fifth example
  • FIG. 25 is a cross-sectional view of the area pixel 100 according to the fifth example
  • FIG. 26A is a plan view along the line AA in FIG. 25
  • FIG. 26C is a plan view taken along line BB of FIG. 25
  • FIG. 26C is a plan view taken along line CC of FIG. Figures 24,
  • 25, 26A and 26B show an example where the area pixel 100 has four pixels. The following description focuses on the differences from the area pixel 100 according to the fourth example.
  • the area pixel 100 according to the fifth example does not have a storage unit connected to the photoelectric conversion unit 110 as in the third example, and is used in the rolling shutter type imaging device 1 .
  • the imaging device 1 having the area pixels 100 according to the fifth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • a photoelectric conversion unit 110 made of a material other than silicon is arranged in the first region AR1.
  • the AD converting section 190 is divided into a first divided AD converting section 190a and a second divided AD converting section 190b.
  • the first divided AD conversion section 190a and the photoelectric conversion section 110 transmit and receive electric charges of the floating diffusion FD.
  • the first divided AD converter 190 a has differential pairs of transistors 12 , 157 and transistors 13 , 158 in the AD converter 190 .
  • the second divided AD converter 190b has the rest of the AD converter 190, specifically transistors 151, 152, 511-517.
  • a first divided AD converter 190a is arranged in the second area AR2, and a second divided AD converter 190b is arranged in the third area AR3.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1.
  • the third area AR3 is arranged on the second substrate SUB2.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • the second area AR2 and the third area AR3 transmit and receive drain signals of the differential pair of transistors 12 and 157 via a signal transmission section 91 consisting of a Cu--Cu connection 91a.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b are arranged over the entire area, respectively, so that enough space is required for arranging the AD conversion section 190. A large area can be secured, and microfabrication becomes possible.
  • FIG. 27 is a circuit diagram of the area pixel 100 according to the sixth example
  • FIG. 28 is a cross-sectional view of the area pixel 100 according to the sixth example
  • FIG. 29A is a plan view in the direction of line AA in FIG. 28
  • FIG. 29C is a plan view taken along line BB of FIG. 28
  • the area pixel 100 according to the sixth example does not have a storage unit connected to the photoelectric conversion unit 110 as in the third example, and is used in the rolling shutter type imaging device 1 .
  • the first divided AD conversion section 190 a in the sixth example has transistors 12 , 13 , 151 , 152 , 157 , 158 , 511 and 512 in the AD conversion section 190 .
  • the second divided AD conversion section 190 b has transistors 513 to 517 in the AD conversion section 190 . That is, the AD converter 190 is divided at the source node of the transistor 512 that outputs the comparison result signal between the pixel signal and the reference signal.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b transmit and receive the comparison result output signal via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • a transistor 512 that outputs a comparison result output signal constitutes a level conversion section.
  • FIG. 30 is a diagram summarizing features of the area pixels 100 according to the fourth to sixth examples described above.
  • the photoelectric conversion section 110 is formed of a semiconductor layer other than silicon, and the AD conversion section 190 is formed of a silicon semiconductor layer.
  • the photoelectric conversion section 110 is arranged in the first area AR1.
  • the AD converter 190 in the fourth example is arranged in the second area AR2.
  • the AD converters 190 in the fifth and sixth examples are divided into a second area AR2 and a third area AR3.
  • the first area AR1 and the second area AR2 transmit and receive the charges of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • the second area AR2 and the third area AR3 in the fifth example transmit and receive a differential pair of drain signals in the AD conversion section 190 via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the second area AR2 and the third area AR3 in the sixth example transmit and receive the comparison result signal in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 31 is a circuit diagram of the area pixel 100 according to the seventh example
  • FIG. 32 is a cross-sectional view of the area pixel 100 according to the seventh example
  • FIG. 33A is a plan view taken along the line AA in FIG. 32
  • FIG. 33C is a plan view taken along line BB of FIG. 32
  • FIG. 33C is a plan view taken along line CC of FIG. Figures 31, 32, 33A and 33B show an example where the area pixel 100 has four pixels.
  • the area pixel 100 according to the seventh example does not have a storage unit connected to the photoelectric conversion unit 110 as in the fourth example, and is used in the rolling shutter type imaging device 1 .
  • the area pixel 100 according to the seventh example has a photoelectric conversion unit 110 (first photoelectric conversion unit 110a) made of a material other than silicon and a photoelectric conversion unit 110 (second photoelectric conversion unit 110b) made of silicon.
  • Materials other than silicon include, for example, organic semiconductor materials.
  • the first photoelectric conversion unit 110a performs, for example, green photoelectric conversion
  • the second photoelectric conversion unit 110b performs, for example, red and blue photoelectric conversion.
  • the floating diffusion FD of the first photoelectric conversion unit 110a and the floating diffusion FD of the second photoelectric conversion unit 110b are connected to the gate of the transistor 12 and the source of the transistor 13 in the AD conversion unit 190. It is
  • the imaging device 1 having the area pixels 100 according to the seventh example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1.
  • the third area AR3 is arranged on the second substrate SUB2.
  • the first photoelectric conversion part 110a is arranged in the first region AR1 using a material other than silicon.
  • a second photoelectric conversion section 110b made of silicon is arranged in the second region AR2.
  • An AD converter 190 made of silicon is arranged in the third area AR3.
  • the first area AR1 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion part 110a through the signal transmission part 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b are arranged over the entire region, so that the aperture ratio can be improved and the area pixels 100 can be miniaturized. becomes.
  • the area pixel 100 according to the seventh example has two types of photoelectric conversion units 110 (110a, 110b), and the charge of the floating diffusion FD of each photoelectric conversion unit 110 (110a, 110b) is transferred to the via 91b. and the Cu--Cu connection 91a to the AD converter 190. Since each photoelectric conversion unit 110 (110a, 110b) is arranged over the entire area of separate layers, a sufficient layout area for each photoelectric conversion unit 110 is secured even if two types of photoelectric conversion units 110 (110a, 110b) are provided. can.
  • FIG. 34 is a circuit diagram of the area pixel 100 according to the eighth example
  • FIG. 35 is a cross-sectional view of the area pixel 100 according to the eighth example
  • FIG. 36A is a plan view in the direction of line AA in FIG. 35
  • FIG. 36C is a plan view taken along the line BB of FIG. 35
  • FIG. 36C is a plan view taken along the line CC of FIG.
  • Figures 34, 35, 36A and 36B show an example where the area pixel 100 has four pixels.
  • the area pixel 100 according to the eighth example does not have a storage unit connected to the photoelectric conversion unit 110 as in the seventh example, and is used in the rolling shutter imaging device 1 .
  • the area pixel 100 according to the eighth example has a first AD conversion unit 190a that receives the charge of the floating diffusion FD of the first photoelectric conversion unit 110a and the charge of the floating diffusion FD of the second photoelectric conversion unit 110b. and a second AD converter 190b that receives the Thus, the area pixel 100 according to the eighth example has more AD converters 190 than the seventh example.
  • a first photoelectric conversion section 110a made of a material other than silicon is arranged in the first region AR1.
  • a second photoelectric conversion section 110b made of silicon is arranged in the second region AR2.
  • the first AD converter 190a and the second AD converter 190b made of silicon are arranged in the same layer.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1, and the third area AR3 is arranged on the second substrate SUB2.
  • the first area AR1 and the third area AR3 transmit and receive the electric charge of the floating diffusion FD of the first photoelectric conversion part 110a through the signal transmission part 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the first photoelectric conversion units 110a are arranged over the entire first area AR1.
  • the second photoelectric conversion units 110b are arranged over the entire second area AR2.
  • the first AD converter 190a and the second AD converter 190b are arranged in the third area AR3, and the first AD converter 190a is arranged so as to surround the second AD converter 190b. .
  • the area pixel 100 according to the eighth example includes the first AD converter 190a for the first photoelectric converter 110a and the second AD converter 190b for the second photoelectric converter 110b, the first AD converter 190a and the second AD converter 190b can perform AD conversion in parallel, thereby shortening the AD conversion processing time.
  • FIG. 37 is a diagram summarizing features of the area pixels 100 according to the seventh and eighth examples described above.
  • the back side is the light irradiation surface
  • the first photoelectric conversion unit 110a is formed of a semiconductor layer other than silicon
  • the second photoelectric conversion unit 110b is formed of a silicon semiconductor layer.
  • the first photoelectric conversion unit 110a is arranged in the first area AR1
  • the second photoelectric conversion unit 110b is arranged in the second area AR2.
  • the AD converter 190 of the seventh example is arranged in the third area AR3.
  • the eighth example has two AD converters 190 (a first AD converter 190a and a second AD converter 190b).
  • the first AD converter 190a and the second AD converter 190b are arranged in the third area AR3.
  • the first area AR1 and the third area AR3 are connected to the floating diffusion FD of the first photoelectric conversion unit 110a via the signal transmission unit 91 consisting of the via 91b and the Cu—Cu connection 91a. Send and receive electric charges.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b through the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 38 is a circuit diagram of the area pixel 100 according to the ninth example
  • FIG. 39 is a cross-sectional view of the area pixel 100 according to the ninth example
  • FIG. 40A is a plan view in the direction of line AA in FIG. 39
  • FIG. 40C is a plan view taken along the line BB of FIG. 40
  • FIG. 40C is a plan view taken along the line CC of FIG. Figures 38, 39, 40A and 40B show an example where the area pixel 100 has four pixels.
  • the area-pixel 100 according to the ninth example does not have a storage unit connected to the photoelectric conversion unit 110 of each pixel, so the imaging device 1 having the area-pixel 100 according to the ninth example performs imaging using the rolling shutter method.
  • the area pixel 100 according to the ninth example has a first photoelectric conversion unit 110a and a second photoelectric conversion unit 110b for each pixel, as shown in FIG. Both the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b have a semiconductor layer made of silicon.
  • the imaging device 1 having the area pixels 100 according to the ninth example includes a first area AR1, a second area AR2 and a third area AR3.
  • a first photoelectric conversion unit 110a is arranged in the first area AR1.
  • a second photoelectric conversion unit 110b is arranged in the second area AR2.
  • An AD converter 190 is arranged in the third area AR3.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1.
  • the third area AR3 is arranged on the second substrate SUB2.
  • the first substrate SUB1 and the second substrate SUB2 are connected, via a signal transmission section 91 made up of a Cu--Cu connection 91a, to the charge of the floating diffusion FD of the first photoelectric conversion section 110a and the floating diffusion of the second photoelectric conversion section 110b. Transmits and receives the charge of the FD.
  • FIG. 41 is a circuit diagram of the area pixel 100 according to the tenth example
  • FIG. 42 is a cross-sectional view of the area pixel 100 according to the tenth example
  • FIG. 43A is a plan view in the direction of line AA in FIG. 42
  • FIG. 43C is a plan view taken along line BB of FIG. 42
  • FIG. 43C is a plan view taken along line CC of FIG.
  • the following description will focus on the differences from the ninth example.
  • the area pixel 100 according to the tenth example is common to the ninth example in that each pixel has a first photoelectric conversion unit 110a and a second photoelectric conversion unit 110b, but the first photoelectric conversion unit 110a according to the tenth example is similar to the ninth example. and the second photoelectric conversion unit 110b each have a semiconductor layer made of a material other than silicon, and are made of, for example, an organic semiconductor material. The first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b perform photoelectric conversion of different color wavelengths, for example.
  • the first photoelectric conversion unit 110a is arranged in the first area AR1.
  • a second photoelectric conversion unit 110b is arranged in the second area AR2.
  • Both the first region AR1 and the second region AR2 have semiconductor layers made of a material other than silicon.
  • An AD converter 190 made of silicon is arranged in the third area AR3.
  • the first area AR1, the second area AR2 and the third area AR3 are laminated on the same substrate.
  • the first area AR1 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion unit 110a through the signal transmission unit 91 made up of the vias 91b.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b through the signal transmission section 91 made up of the via 91b.
  • the first photoelectric conversion unit 110a is arranged in the entire first area AR1
  • the second photoelectric conversion unit 110b is arranged in the entire second area AR2
  • the AD conversion unit Since 190 is arranged over the entire third region AR3, even if two types of photoelectric conversion units 110a and 110b are provided, a sufficient layout area for each photoelectric conversion unit can be secured.
  • FIG. 44 is a circuit diagram of the area pixel 100 according to the 11th example
  • FIG. 45 is a cross-sectional view of the area pixel 100 according to the 11th example
  • FIG. 46A is a plan view along line AA in FIG. 45
  • FIG. 46C is a plan view along line CC of FIG. 45
  • FIG. 46D is a plan view along line DD of FIG. Below, it demonstrates centering around difference with the 10th example.
  • the imaging apparatus 1 having the area pixel 100 according to the eleventh example performs imaging using the rolling shutter method.
  • a first photoelectric conversion section 110a made of a material other than silicon is arranged in the first region AR1.
  • a second photoelectric conversion section 110b made of a material other than silicon is arranged in the second region AR2.
  • the area pixel 100 according to the eleventh example differs from the tenth example in that the AD converter 190 is divided into two.
  • the AD converter 190 in the eleventh example is divided into a first divided AD converter 190a and a second divided AD converter 190b.
  • the first divided AD conversion section 190 a and the second divided AD conversion section 190 b transmit and receive drain signals of the differential pair of transistors 12 and 157 in the AD conversion section 190 .
  • the first divided AD converter 190a is arranged in the third area AR3, and the second divided AD converter 190b is arranged in the fourth area AR4.
  • the first area AR1, the second area AR2 and the third area AR3 are laminated on the first substrate SUB1.
  • the fourth area AR4 is arranged on the second substrate SUB2.
  • the first photoelectric conversion unit 110a and the first divided AD conversion unit 190a in the first region AR1 transmit and receive the electric charge of the floating diffusion FD of the first photoelectric conversion unit 110a through the signal transmission unit 91 composed of the via 91b.
  • the second photoelectric conversion unit 110b and the first divided AD conversion unit 190a in the second area AR2 transmit the charge of the floating diffusion FD of the second photoelectric conversion unit 110b through the signal transmission unit 91 made up of the via 91b.
  • the third area AR3 and the fourth area AR4 transmit and receive the drain signals of the differential pair in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 47 is a diagram summarizing features of the area pixels 100 according to the ninth to eleventh examples described above.
  • the back side is the light irradiation surface
  • the front side is the light irradiation surface.
  • both the first photoelectric conversion unit 110 and the second photoelectric conversion unit 110 have semiconductor layers made of silicon
  • the first photoelectric conversion unit 110 and the second photoelectric conversion unit 110 have semiconductor layers made of silicon.
  • Both of the two photoelectric conversion units 110 have semiconductor layers made of a material other than silicon.
  • the first photoelectric conversion unit 110 and the second photoelectric conversion unit 110 are arranged on the first substrate SUB1.
  • the AD converter 190 is arranged in the second area AR2.
  • the first divided AD converter 190a is arranged in the first area AR1
  • the second divided AD converter 190b is arranged in the second area AR2.
  • the first area AR1 and the second area AR2 are separated from each other by the floating diffusion FD of the first photoelectric conversion unit 110 and the second photoelectric conversion unit 110 via the signal transmission unit 91 composed of the Cu—Cu connection 91a.
  • Send and receive electric charges In the tenth example, the first area AR1 and the second area AR2 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion unit 110 and the second photoelectric conversion unit 110 through the signal transmission unit 91 made up of the vias 91b. do.
  • the third area AR3 and the fourth area AR4 transmit and receive a differential pair of drain signals in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • the imaging device 1 having the area pixels 100 includes, for each area pixel 100, a plurality of pixels having a plurality of photoelectric conversion units 110, a floating diffusion FD, and an AD conversion unit. 190.
  • the AD conversion unit 190 is provided for each area pixel 100 including two or more pixels among a plurality of pixels, and converts signals corresponding to electric charges photoelectrically converted by the two or more pixels into digital signals.
  • the floating diffusion FD outputs charges photoelectrically converted by the photoelectric conversion unit 110 in the pixel.
  • a plurality of photoelectric conversion units 110, a plurality of AD conversion units 190, and a plurality of floating diffusions FD in a plurality of pixels are arranged in a plurality of laminated regions.
  • the signal transmission unit 91 transmits and receives signals between a plurality of areas.
  • the region in which the plurality of photoelectric conversion units 110 are arranged is provided separately from the region in which the AD conversion units 190 are arranged.
  • a region in which the plurality of photoelectric conversion units 110 are arranged and a region in which the AD conversion units 190 are arranged in the area pixel 100 transmit and receive charges of the plurality of floating diffusions FD via the same signal transmission unit 91 .
  • FIG. 48 is a circuit diagram of the area pixel 100 according to the twelfth example
  • FIG. 49 is a cross-sectional view of the area pixel 100 according to the twelfth example
  • FIG. 1 is a plan view in the BB line direction of FIG. Figures 48, 49, 50A and 50B show an example where the area pixel 100 has four pixels.
  • the imaging device 1 having the area pixels 100 according to the twelfth example employs the global shutter method, and the storage unit 113 is connected to the photoelectric conversion unit 110 in each pixel.
  • the photoelectric conversion unit 110 and the storage unit 113 are described as separate units, but the storage unit 113 constitutes part of the photoelectric conversion unit 110 as shown in FIG. It can also be considered as a component.
  • the following description focuses on the differences from the area pixel 100 according to the first example.
  • the photoelectric conversion section 110 has a storage section 113 and a transistor 503 in addition to the configuration of the photoelectric conversion section 110 shown in FIG.
  • the pixel signals photoelectrically converted by the photodiodes 501 are stored in the corresponding storage units 113 at the same timing by turning on the transistors 503 of all the pixels at the same time.
  • the charges corresponding to the pixel signals stored in the storage unit 113 are transferred to the AD conversion unit 190 via the floating diffusion FD by sequentially turning on the corresponding transistors 504 according to the readout timing of each pixel. conversion to time code is performed.
  • the area pixel 100 includes a first area AR1 and a second area AR2.
  • a plurality of photoelectric conversion units 110 and a plurality of storage units 113 made of silicon are arranged in the first region AR1.
  • An AD converter 190 made of silicon is arranged in the second region AR2.
  • the first area AR1 is arranged on the first substrate SUB1, and the second area AR2 is arranged on the second substrate SUB2.
  • the first substrate SUB1 and the second substrate SUB2 transmit and receive electric charges of the floating diffusion FD of the photoelectric conversion unit 110 via the signal transmission unit 91 composed of Cu--Cu connections 91a, for example.
  • each floating diffusion FD of a plurality of photoelectric conversion units 110 within the area pixel 100 is connected to the same signal transmission unit 91 . Therefore, the first area AR1 and the second area AR2 transmit the charges of the floating diffusions FD of the plurality of photoelectric conversion units 110 in each area pixel 100 to one signal transmission unit 91 for each area pixel 100 in the first area AR1. send and receive via More specifically, the signal transmission section 91 sequentially transmits the charges of the four floating diffusions FD of the four pixels in the area pixel 100 to the AD conversion section 190 .
  • the imaging device 1 includes a first substrate SUB1 and a second substrate SUB2 which are stacked.
  • the first substrate SUB1 and the second substrate SUB2 transmit and receive electric charges of the floating diffusion FD through a signal transmission section 91 composed of a Cu--Cu connection 91a.
  • a wiring layer 71, a photoelectric conversion section 110, a storage section 113, a color filter 72, and an on-chip lens 73 are laminated on the first substrate SUB1.
  • An element isolation layer 74 is arranged between the pixels.
  • a wiring layer 75, an AD converter 190, and a protective layer 76 are laminated on the second substrate SUB2.
  • the photoelectric conversion section 110 and the storage section 113 are arranged in the same layer on the first substrate SUB1, and the wiring layer 71 is arranged in the layer therebelow.
  • the AD converter 190 is arranged below the wiring layer 75 on the second substrate SUB2.
  • the wiring layer 71 of the first substrate SUB1 and the wiring layer 75 of the second substrate SUB2 are arranged to face each other, and various signals are transmitted and received by a signal transmission section 91 composed of a Cu--Cu connection 91a.
  • FIG. 50A and 50B show a planar layout of one area pixel 100.
  • FIG. 50A four photoelectric conversion units 110 and four storage units 113 in four pixels in the area pixel 100 are arranged on the first substrate SUB1.
  • the four photoelectric conversion units 110 are arranged along the four corners in the region of the area pixel 100, and the four storage units 113 are arranged in the portion sandwiched between the four photoelectric conversion units 110.
  • FIG. 50A and 50B show a planar layout of one area pixel 100.
  • FIG. 50A four photoelectric conversion units 110 and four storage units 113 in four pixels in the area pixel 100 are arranged on the first substrate SUB1.
  • the four photoelectric conversion units 110 are arranged along the four corners in the region of the area pixel 100, and the four storage units 113 are arranged in the portion sandwiched between the four photoelectric conversion units 110.
  • the AD converter 190 is arranged over the entire region of the area pixel 100 on the second substrate SUB2.
  • the area pixel 100 As described above, in the area pixel 100 according to the twelfth example, since the photoelectric conversion unit 110 and the storage unit 113 are arranged on the first substrate SUB1, and the AD conversion unit 190 is arranged on the second substrate SUB2, the area of the photoelectric conversion unit 110 is reduced to It can be widened, and the aperture ratio and resolution can be improved.
  • the first substrate SUB1 transmits the electric charges of the floating diffusions FD of the plurality of photoelectric conversion units 110 to the second substrate SUB2 through the same signal transmission unit 91, signal transmission between the first substrate SUB1 and the second substrate SUB2 is suppressed.
  • the number of portions 91 can be reduced, and the number of wirings of the first substrate SUB1 and the second substrate SUB2 can be reduced accordingly. Further, since the Cu—Cu connection 91a is used as the signal transmission section 91, signal propagation loss can be suppressed.
  • FIG. 51 is a circuit diagram of the area pixel 100 according to the thirteenth example
  • FIG. 52 is a cross-sectional view of the area pixel 100 according to the thirteenth example
  • FIG. 53C is a plan view taken along line BB of FIG. 52
  • FIG. 53C is a plan view taken along line CC of FIG.
  • the following description focuses on the differences from the area pixel 100 according to the twelfth example.
  • the imaging device 1 having the area pixels 100 according to the thirteenth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIG.
  • a photoelectric conversion unit 110 and a storage unit 113 are arranged in the first area AR1.
  • the AD converter 190 is divided into two parts, a first divided AD converter 190a and a second divided AD converter 190b.
  • the first divided AD conversion section 190 a has transistors 12 , 13 , 157 and 158 in the AD conversion section 190 .
  • the second divided AD converter 190b has the rest of the AD converter 190, specifically transistors 151, 152, 511-517.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b transmit and receive both drain signals of the transistors 12 and 157, which are a differential pair.
  • the first area AR1 and the second area AR2 transmit and receive the electric charges of the four floating diffusions FD in the four pixels in order with the signal transmission section 91 made up of vias 91b.
  • the second area AR2 and the third area AR3 transmit and receive a differential pair of drain signals in the AD converter 190 in a signal transmission section 91 made up of Cu--Cu connections 91a.
  • the first area AR1 is arranged on the first substrate SUB1, the second area AR2 is arranged on the second substrate SUB2, and the third area AR3 is arranged on the third substrate SUB3.
  • the planar layout within the first area AR1 shown in FIG. 53A is the same as in FIG. 50A.
  • a first divided AD converter 190a is arranged over the entire second area AR2 shown in FIG. 53B.
  • a via for transmitting and receiving electric charges of the floating diffusion FD between the first region AR1 and the second region AR2 is arranged in a substantially central portion of the second region AR2.
  • a second divided AD converter 190b is arranged over the entire third area AR3 shown in FIG. 53C.
  • the AD converters 190 are divided into the second area AR2 and the third area AR3, so that the layout area of the AD converters 190 can be increased. Signals are transmitted and received between the second area AR2 and the third area AR3 through the Cu--Cu connection 91a, so signals can be transmitted and received at high speed. Also, the first area AR1 is arranged on the first substrate SUB1 and the second area AR2 is arranged on the second substrate SUB2, and signals are transmitted and received through the signal transmission section 91 made up of the via 91b. Thereby, the layout area of the photoelectric conversion section 110 and the AD conversion section 190 (190a, 190b) can be increased.
  • FIG. 54 is a circuit diagram of the area pixel 100 according to the 14th example
  • FIG. 55 is a cross-sectional view of the area pixel 100 according to the 14th example
  • FIG. 56C is a plan view taken along the line BB of FIG. 55
  • FIG. 56C is a plan view taken along the line CC of FIG.
  • the following description focuses on the differences from the area pixel 100 according to the fourteenth example.
  • the imaging device 1 having the area pixels 100 according to the fourteenth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIG.
  • the area pixel 100 according to the fourteenth example differs from the thirteenth example in the method of dividing the AD converters 190 arranged in the second area AR2 and the third area AR3.
  • the first divided AD converter 190 a in the fourteenth example has transistors 12 , 13 , 151 , 152 , 157 , 158 , 511 and 512 in the AD converter 190 .
  • the second divided AD conversion section 190 b has transistors 513 to 517 in the AD conversion section 190 . That is, the AD converter 190 is divided at the source node of the transistor 512 that outputs the comparison result signal between the pixel signal and the reference signal.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b transmit and receive the comparison result output signal via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • a transistor 512 that outputs a comparison result output signal constitutes a level conversion section.
  • the sectional view shown in FIG. 55 and the plan views shown in FIGS. 56A and 56B of the area pixel 100 according to the 14th example are the same as those of the area pixel 100 according to the 13th example.
  • FIG. 57 is a diagram summarizing the features of the area pixels 100 according to the 12th to 14th examples described above.
  • the back side is the light irradiation surface.
  • the photoelectric conversion unit 110 and the storage unit 113 in the area pixel 100 according to the 12th to 14th examples are arranged in the first region AR1 made of silicon.
  • the AD converter 190 in the area pixel 100 according to the twelfth example is arranged in the second region AR2 made of silicon.
  • the AD converters 190 in the area pixels 100 according to the thirteenth and fourteenth examples are divided into a second area AR2 and a third area AR3 made of silicon.
  • the first area AR1 and the second area AR2 in the area pixel 100 according to the 12th to 14th examples transmit and receive the charge of the floating diffusion FD via the signal transmission section 91.
  • the signal transmission part 91 in the area pixel 100 according to the twelfth example is a Cu--Cu connection 91a.
  • the electric charges of the four floating diffusions FD in the four pixels of each area pixel 100 are transferred to the signals formed by the vias 91b. It transmits and receives via the transmission unit 91 .
  • the second area AR2 and the third area AR3 in the imaging device 1 according to the thirteenth example transmit the drain signals of the differential pairs in the AD conversion unit 190 for each area pixel 100 through the Cu--Cu connection 91a. It transmits and receives via the unit 91 .
  • the second area AR2 and the third area AR3 in the imaging device 1 according to the fourteenth example transmit the comparison result output signal in the AD conversion unit 190 to the signal transmission unit 91 including the Cu—Cu connection 91a for each area pixel 100. send and receive via
  • FIG. 58 is a circuit diagram of the area pixel 100 according to the fifteenth example
  • FIG. 59 is a cross-sectional view of the area pixel 100 according to the fifteenth example
  • FIG. 60A is a plan view along line AA in FIG. 59
  • FIG. 60C is a plan view taken along line BB of FIG. 59
  • FIG. 60C is a plan view taken along line CC of FIG.
  • Figures 58, 59, 60A, 60B and 60C show examples where the area pixel 100 has four pixels.
  • the imaging device 1 having the area pixels 100 according to the fifteenth example includes a first area AR1 and a second area AR2 that are stacked, as shown in FIGS.
  • the first region AR1 is the first substrate SUB1 made of silicon
  • the second region AR2 is the second substrate SUB2 made of silicon.
  • a photoelectric conversion unit 110, a storage unit 113, and a wiring layer are laminated in the first area AR1.
  • a wiring layer and an AD converter 190 are stacked in the second region AR2.
  • the photoelectric conversion section 110 and the storage section 113 are arranged throughout different layers of the first region AR1.
  • the layout area of the photoelectric conversion unit 110 and the storage unit 113 can be increased as compared with the twelfth to fourteenth examples.
  • the AD converter 190 is arranged over the entire layer different from the wiring layer of the second area AR2.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 consisting of the Cu--Cu connection 91a.
  • the storage unit 113 is arranged in a layer different from that of the photoelectric conversion unit 110, the area of the storage unit 113 and the photoelectric conversion unit 110 can be increased, and the photoelectric conversion can be performed.
  • the aperture ratio of the portion 110 can be improved, and the storage capacity of the storage portion 113 can be increased. Further, miniaturization is also possible.
  • FIG. 61 is a circuit diagram of the area pixel 100 according to the 16th example
  • FIG. 62 is a cross-sectional view of the area pixel 100 according to the 16th example
  • FIG. 63C is a plan view taken along the line CC of FIG. 62
  • FIG. 63D is a plan view taken along the line DD of FIG.
  • the following description focuses on the differences between the area pixels 100 according to the thirteenth example and the fifteenth example.
  • the imaging device 1 having the area pixels 100 according to the sixteenth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • a photoelectric conversion unit 110 and a storage unit 113 are laminated in the first area AR1.
  • the AD converting section 190 is divided into a first divided AD converting section 190a and a second divided AD converting section 190b as in FIG.
  • a first divided AD converter 190a is arranged in the second area AR2, and a second divided AD converter 190b is arranged in the third area AR3.
  • the area pixel 100 according to the 16th example is the same as the area pixel 100 according to the 13th example, except that the layer configuration of the first region AR1 is different, so the explanation of the common parts is omitted.
  • FIG. 64 is a circuit diagram of the area pixel 100 according to the 17th example
  • FIG. 65 is a cross-sectional view of the area pixel 100 according to the 17th example
  • FIG. 66C is a plan view along line CC of FIG. 65
  • FIG. 66D is a plan view along line DD of FIG.
  • the following description focuses on the differences between the area pixels 100 according to the 14th example and the 16th example.
  • the imaging device 1 having the area pixels 100 according to the seventeenth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • a photoelectric conversion unit 110 and a storage unit 113 are laminated in the first area AR1.
  • the AD conversion section 190 is divided into a first division AD conversion section 190a and a second division AD conversion section 190b as in FIG.
  • a first divided AD converter 190a is arranged in the second area AR2, and a second divided AD converter 190b is arranged in the third area AR3.
  • the area pixel 100 according to the 17th example is the same as the area pixel 100 according to the 14th example, except that the layer configuration of the first region AR1 is different, so the explanation of the common portion is omitted.
  • FIG. 67 is a diagram summarizing the characteristics of the area pixels 100 according to the fifteenth to seventeenth examples described above.
  • the back side is the light irradiation surface.
  • the photoelectric conversion section 110 and the storage section 113 in the area pixel 100 according to the fifteenth to seventeenth examples are stacked and arranged in the first region AR1 made of silicon.
  • the AD converter 190 in the area pixel 100 according to the fifteenth example is arranged in the second region AR2 made of silicon.
  • the AD converters 190 in the area pixels 100 according to the sixteenth and seventeenth examples are divided into a second area AR2 and a third area AR3 made of silicon.
  • the first area AR1 and the second area AR2 in the area pixel 100 according to the fifteenth to seventeenth examples transmit and receive the charge of the floating diffusion FD via the signal transmission section 91.
  • FIG. The signal transmission portion 91 in the area pixel 100 according to the fifteenth example is a Cu—Cu connection 91a.
  • the first area AR1 and the second area AR2 in the area pixel 100 according to the 16th and 17th examples transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • the second area AR2 and the third area AR3 in the area pixel 100 according to the sixteenth example transmit and receive the drain signal of the differential pair in the AD converter 190 via the signal transmission part 91 composed of the Cu—Cu connection 91a. do.
  • the second area AR2 and the third area AR3 in the area pixel 100 according to the seventeenth example transmit and receive the comparison result output signal in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 68 is a circuit diagram of the area pixel 100 according to the 18th example
  • FIG. 69 is a cross-sectional view of the area pixel 100 according to the 18th example
  • FIG. 70A is a plan view along the line AA in FIG. 69
  • FIG. 1 is a plan view in the BB line direction of FIG. Figures 68, 69, 70A and 70B show an example where the area pixel 100 has four pixels.
  • the area pixel 100 according to the eighteenth example has a photoelectric conversion section 110 made of a material other than silicon.
  • Materials other than silicon are, for example, organic semiconductor materials.
  • the photoelectric conversion body 110 of the eighteenth example has semiconductor layers containing materials other than silicon.
  • the photoelectric conversion unit 110 of the eighteenth example has a structure in which an upper electrode layer 11a, a photoelectric conversion layer 11b, a charge storage layer 11c, an insulating layer 11d, and a lower electrode layer 11e are laminated. .
  • the charge storage layer 11 c functions as the storage section 113 .
  • the imaging device 1 having the area pixels 100 according to the 18th example includes a first area AR1 and a second area AR2 that are stacked, as shown in FIGS.
  • the first area AR1 and the second area AR2 are arranged in different layers on the same substrate.
  • the photoelectric conversion section 110 and the storage section 113 are arranged in different layers.
  • Each layer in which the photoelectric conversion unit 110 and the storage unit 113 are arranged is a semiconductor layer made of a material other than silicon. More specifically, in the first region AR1, a photoelectric conversion layer 11b and a charge storage layer 11c made of materials other than silicon, and an insulating layer 11d are laminated.
  • the wiring layer 75 and the AD converter 190 are arranged in different layers.
  • the layer in which the AD converter 190 is arranged is a semiconductor layer made of silicon.
  • FIG. 70A is a plan view near the boundary between the photoelectric conversion unit 110 and the storage unit 113.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • a semiconductor layer made of silicon is arranged on a support substrate to sequentially form an AD conversion section 190 and a wiring layer.
  • a non-silicon semiconductor layer is formed to sequentially form the storage section 113 and the photoelectric conversion section 110 .
  • the area pixel 100 according to the eighteenth example has a structure in which the AD conversion section 190 made of silicon and the storage section 113 and the photoelectric conversion section 110 made of materials other than silicon are stacked on the same substrate. .
  • the photoelectric conversion unit 110 and the AD conversion unit 190 transmit and receive the charges of the floating diffusion FD via the signal transmission unit 91 including the vias 91b.
  • the area of the portion 190 can be expanded.
  • FIG. 71 is a circuit diagram of the area pixel 100 according to the 19th example
  • FIG. 72 is a cross-sectional view of the area pixel 100 according to the 19th example
  • FIG. 73A is a plan view along line AA in FIG. 72
  • FIG. 73B is
  • FIG. 73C is a plan view taken along the line BB of FIG. 72
  • FIG. 73C is a plan view taken along the line CC of FIG.
  • the following description focuses on the differences between the area pixels 100 according to the thirteenth example and the fifteenth example.
  • the imaging device 1 having the area pixels 100 according to the nineteenth example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • a photoelectric conversion section 110 and a storage section 113 made of a material other than silicon are stacked in the first region AR1.
  • the AD converting section 190 is divided into a first divided AD converting section 190a and a second divided AD converting section 190b.
  • the first divided AD conversion section 190a and the photoelectric conversion section 110 transmit and receive electric charges of the floating diffusion FD.
  • the first divided AD converter 190 a has differential pairs of transistors 12 , 157 and transistors 13 , 158 in the AD converter 190 .
  • the second divided AD converter 190b has the rest of the AD converter 190, specifically transistors 151, 152, 511-517.
  • a first divided AD converter 190a is arranged in the second area AR2, and a second divided AD converter 190b is arranged in the third area AR3.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1.
  • the third area AR3 is arranged on the second substrate SUB2.
  • the first area AR1 and the second area AR2 transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • the second area AR2 and the third area AR3 transmit and receive drain signals of the differential pair of transistors 12 and 157 via a signal transmission section 91 consisting of a Cu--Cu connection 91a.
  • the first divided AD conversion section 190a and the second divided AD conversion section 190b are respectively arranged in the entire area, so that the arrangement area of the AD conversion section 190 can be expanded. .
  • FIG. 74 is a circuit diagram of the area pixel 100 according to the twentieth example
  • FIG. 75 is a cross-sectional view of the area pixel 100 according to the twentieth example
  • FIG. 76A is a plan view along line AA in FIG. 75
  • FIG. 76B is FIG. 76C is a plan view taken along line CC of FIG. 75.
  • FIG. Differences from the area pixel 100 according to the nineteenth example will be mainly described below.
  • the area pixel 100 according to the 20th example differs from the 19th example in the division location within the AD conversion unit 190 .
  • the AD conversion section 190 of the twentieth example is divided into a first divided AD conversion section 190a and a second divided AD conversion section 190b similar to those in FIG. Others are the same as the 19th example, and the sectional view of FIG. 75 and the plan views of FIGS. 76A to 76C are the same as the sectional view of FIG. 72 and the plan views of FIGS. 73A to 73C.
  • FIG. 77 is a diagram summarizing the features of the area pixels 100 according to the eighteenth to twentieth examples described above.
  • the front side is the light irradiation surface
  • the back side is the light irradiation surface.
  • the photoelectric conversion section 110 and the storage section 113 in the area pixel 100 according to the 18th to 20th examples are stacked and arranged in the first region AR1 made of a material other than silicon.
  • the AD converter 190 in the area pixel 100 according to the eighteenth example is arranged in the second region AR2 made of silicon.
  • the AD converters 190 in the area pixels 100 according to the nineteenth and twentieth examples are divided into a second area AR2 and a third area AR3 made of silicon.
  • the first area AR1 and the second area AR2 in the area pixel 100 according to the 18th to 20th examples transmit and receive the charge of the floating diffusion FD via the signal transmission section 91 made up of the via 91b.
  • the second area AR2 and the third area AR3 in the area pixel 100 according to the nineteenth example transmit and receive the drain signal of the differential pair in the AD converter 190 via the signal transmission part 91 composed of the Cu—Cu connection 91a. do.
  • the second area AR2 and the third area AR3 in the area pixel 100 according to the twentieth example transmit and receive the comparison result output signal in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • FIG. 78 is a circuit diagram of the area pixel 100 according to the 21st example
  • FIG. 79 is a cross-sectional view of the area pixel 100 according to the 21st example
  • FIG. 80A is a plan view in the direction of line AA in FIG. 79
  • FIG. 80C is a plan view taken along line BB of FIG. 79
  • FIG. 80C is a plan view taken along line CC of FIG.
  • Figures 78, 79, 80A, 80B and 80C show examples where the area pixel 100 has four pixels.
  • the area pixel 100 according to the twenty-first example has a photoelectric conversion unit 110 (first photoelectric conversion unit 110a) made of a material other than silicon and a photoelectric conversion unit 110 (second photoelectric conversion unit 110b) made of silicon.
  • Materials other than silicon include, for example, organic semiconductor materials.
  • the first photoelectric conversion unit 110a performs, for example, green photoelectric conversion
  • the second photoelectric conversion unit 110b performs, for example, red and blue photoelectric conversion.
  • the floating diffusion FD of the first photoelectric conversion unit 110a and the floating diffusion FD of the second photoelectric conversion unit 110b are connected to the gate of the transistor 12 and the source of the transistor 13 in the AD conversion unit 190.
  • the imaging device 1 having the area pixels 100 according to the twenty-first example includes a first area AR1, a second area AR2 and a third area AR3 which are stacked.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1.
  • the third area AR3 is arranged on the second substrate SUB2.
  • the first photoelectric conversion section 110a and the storage section 113 are stacked using a material other than silicon.
  • a second photoelectric conversion section 110b made of silicon is arranged in the second region AR2.
  • An AD converter 190 made of silicon is arranged in the third area AR3.
  • the first area AR1 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion part 110a through the signal transmission part 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b are arranged over the entire region, so that the aperture ratio can be improved.
  • the area pixel 100 according to the twenty-first example has two types of photoelectric conversion units 110 (110a and 110b), and the charge of the floating diffusion FD of each photoelectric conversion unit 110 is transferred to the via 91b and the Cu—Cu connection. 91a to the AD converter 190. Since each photoelectric conversion unit 110 is arranged over the entire area of a separate layer, a sufficient area for arranging each photoelectric conversion unit 110 can be secured.
  • FIG. 81 is a circuit diagram of the area pixel 100 according to the 22nd example
  • FIG. 82 is a cross-sectional view of the area pixel 100 according to the 22nd example
  • FIG. 83C is a plan view taken along the line BB of FIG. 82
  • FIG. 83C is a plan view taken along the line CC of FIG.
  • the following description focuses on the differences between the area pixels 100 according to the thirteenth example and the fifteenth example.
  • the imaging device 1 having the area pixels 100 according to the 22nd example includes a first region AR1, a second region AR2 and a third region AR3 which are stacked, as shown in FIGS.
  • the area pixel 100 according to the 22nd example has a first photoelectric conversion unit 110a made of a material other than silicon and a second photoelectric conversion unit 110b made of silicon, as in the 21st example.
  • a storage unit is not connected to the second photoelectric conversion unit 110b according to the 21st example, but a second storage unit 113b is connected to the second photoelectric conversion unit 110b according to the 22nd example.
  • the storage unit 113 connected to the first photoelectric conversion unit 110a is called a first storage unit 113a
  • the storage unit 113 connected to the second photoelectric conversion unit 110b is called a second storage unit 113b.
  • a first photoelectric conversion section 110a and a first storage section 113a made of a material other than silicon are stacked in the first region AR1.
  • the second photoelectric conversion section 110b and the second storage section 113b made of silicon are arranged in the same layer.
  • An AD converter 190 made of silicon is arranged in the third area AR3.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1, and the third area AR3 is arranged on the second substrate SUB2.
  • the first area AR1 and the third area AR3 transmit and receive the charge of the floating diffusion FD of the first photoelectric conversion section 110a through the signal transmission section 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the first storage unit 113a is connected to the first photoelectric conversion unit 110a
  • the second storage unit 113b is connected to the second photoelectric conversion unit 110b. Imaging can be performed by a shutter method.
  • FIG. 84 is a circuit diagram of the area pixel 100 according to the 23rd example
  • FIG. 85 is a cross-sectional view of the area pixel 100 according to the 23rd example
  • FIG. 86A is a plan view along line AA in FIG. 85
  • FIG. 86C is a plan view taken along line BB of FIG. 85
  • FIG. 86C is a plan view taken along line CC of FIG.
  • the following description focuses on the differences from the area pixel 100 according to the twenty-third example.
  • the area pixel 100 according to the 23rd example differs from the 22nd example in that the second photoelectric conversion unit 110b and the second storage unit 113b are stacked in the second area AR2, as shown in FIG.
  • the plan view of FIG. 86B is a plan view near the boundary between the second photoelectric conversion unit 110b and the second storage unit 113b, and the second photoelectric conversion unit 110b and the second storage unit 113b are arranged over the entire region. It is The configuration of the twenty-third example other than the second area AR2 is the same as that of the twenty-second example.
  • FIG. 87 is a diagram summarizing the features of the area pixels 100 according to the twenty-first to twenty-third examples described above.
  • the back side is the light irradiation surface.
  • the first photoelectric conversion unit 110a and the first storage unit 113a are arranged in the first region AR1 made of a material other than silicon.
  • the second photoelectric conversion portion 110b and the second storage portion 113b in the twenty-second and twenty-third examples are arranged in the second region AR2 made of silicon.
  • the AD converter 190 in the 21st to 23rd examples is arranged in the third region AR3 made of silicon.
  • the first area AR1 and the third area AR3 are connected to the floating diffusion FD of the first photoelectric conversion unit 110a via the signal transmission unit 91 consisting of the via 91b and the Cu—Cu connection 91a. Send and receive electric charges.
  • the second area AR2 and the third area AR3 transmit and receive the charge of the floating diffusion FD of the second photoelectric conversion unit 110b through the signal transmission unit 91 composed of the Cu—Cu connection 91a. .
  • FIG. 88 is a circuit diagram of the area pixel 100 according to the twenty-fourth example
  • FIG. 89 is a cross-sectional view of the area pixel 100 according to the twenty-fourth example
  • FIG. 90A is a plan view along the line AA in FIG. 89
  • FIG. 90C is a plan view taken along line BB of FIG. 89
  • FIG. 90C is a plan view taken along line CC of FIG.
  • Figures 88, 89, 90A, 90B and 90C show examples where the area pixel 100 has four pixels.
  • the first photoelectric conversion unit 110a made of a material other than silicon
  • the second photoelectric conversion unit 110b made of silicon
  • the first photoelectric conversion unit 110a and a second memory portion 113b made of silicon and connected to the second photoelectric conversion portion 110b.
  • the area pixel 100 according to the 24th example has a first AD converter 190a that receives the charge of the floating diffusion FD of the first photoelectric conversion unit 110a and the charge of the floating diffusion FD of the second photoelectric conversion unit 110b. and a second AD converter 190b that receives the Thus, the area pixel 100 according to the twenty-fourth example has more AD converters 190 than the twenty-third example.
  • the first photoelectric conversion section 110a and the first storage section 113a made of a material other than silicon are laminated in the first region AR1.
  • the second photoelectric conversion portion 110b and the second storage portion 113b made of silicon are arranged in the same layer.
  • the first AD converter 190a and the second AD converter 190b made of silicon are arranged in the same layer.
  • the first area AR1 and the second area AR2 are laminated on the first substrate SUB1, and the third area AR3 is arranged on the second substrate SUB2.
  • the first area AR1 and the third area AR3 transmit and receive the electric charge of the floating diffusion FD of the first photoelectric conversion part 110a through the signal transmission part 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b via the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • the first photoelectric conversion unit 110a and the first storage unit 113a are arranged throughout each region.
  • the second photoelectric conversion unit 110b and the second storage unit 113b are arranged in the same layer, so that the arrangement area of the second photoelectric conversion unit 110b is smaller than that of the first photoelectric conversion unit 110a, and The layout area of the second memory portion 113b is narrower than that of the second memory portion 113b.
  • the first AD converter 190a is arranged to surround the second AD converter 190b.
  • the area pixel 100 includes the first AD converter 190a for the first photoelectric converter 110a and the second AD converter 190b for the second photoelectric converter 110b, the first AD converter 190a and the second AD conversion unit 190b can simultaneously perform AD conversion, thereby shortening the AD conversion processing time.
  • FIG. 91 is a circuit diagram of the area pixel 100 according to the twenty-fifth example
  • FIG. 92 is a cross-sectional view of the area pixel 100 according to the twenty-fifth example
  • FIG. 93A is a plan view taken along the line AA in FIG. 92
  • FIG. 93C is a plan view taken along line BB of FIG. 92
  • FIG. 93C is a plan view taken along line CC of FIG.
  • the following description focuses on the differences from the 24th example.
  • the area pixel 100 according to the twenty-fifth example differs from the twenty-fourth example in the configuration of the second area AR2.
  • a second photoelectric conversion section 110b and a second storage section 113b are laminated. Therefore, as shown in FIG. 93B, the second photoelectric conversion unit 110b and the second storage unit 113b are arranged throughout each region.
  • FIG. 94 is a diagram summarizing the features of the area pixels 100 according to the twenty-fourth and twenty-fifth examples described above.
  • the back side is the light irradiation surface.
  • the first photoelectric conversion unit 110a and the first storage unit 113a are made of a material other than silicon, and the second photoelectric conversion unit 110b and the second storage unit 113b are made of silicon.
  • the first photoelectric conversion unit 110a and the first storage unit 113a are arranged in the first area AR1, and the second photoelectric conversion unit 110b and the second storage unit 113b are arranged in the second area AR2. ing.
  • the first photoelectric conversion section 110a and the first storage section 113a are arranged in the same layer in the first area AR1 in the twenty-fourth example, and stacked in the first area AR1 in the twenty-fifth example.
  • the first area AR1 and the second area AR2 transfer the charge of the floating diffusion FD of the first photoelectric conversion part 110a through the signal transmission part 91 consisting of the via 91b and the Cu--Cu connection 91a.
  • the second area AR2 and the third area AR3 transmit and receive electric charges of the floating diffusion FD of the second photoelectric conversion section 110b through the signal transmission section 91 composed of the Cu—Cu connection 91a.
  • FIG. 95 is a circuit diagram of the area pixel 100 according to the 23rd example
  • FIG. 96 is a cross-sectional view of the area pixel 100 according to the 23rd example
  • FIG. 97A is a plan view along line AA in FIG. 96
  • FIG. 97C is a plan view taken along line BB of FIG. 96
  • FIG. 97C is a plan view taken along line CC of FIG.
  • Figures 95, 96, 97A and 97B show examples where the area pixel 100 has four pixels.
  • the area pixel 100 according to the twenty-third example has a first photoelectric conversion unit 110a and a second photoelectric conversion unit 110b for each pixel, as shown in FIG. Both the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b have a semiconductor layer made of silicon.
  • a first storage unit 113a is connected to the first photoelectric conversion unit 110a, and a second storage unit 113b is connected to the second photoelectric conversion unit 110b. Therefore, the imaging device 1 having the area pixels 100 according to the twenty-third example performs imaging by the global shutter method.
  • the imaging device 1 having the area pixels 100 according to the twenty-third example includes a first area AR1 and a second area AR2.
  • a first photoelectric conversion unit 110a and a first storage unit 113a are stacked, and a second photoelectric conversion unit 110b and a second storage unit 113b are stacked.
  • the second photoelectric conversion unit 110b is arranged in the layer below the first photoelectric conversion unit 110a
  • the second storage unit 113b is arranged in the layer below the second photoelectric conversion unit 110b
  • the second photoelectric conversion unit 113b is arranged in the layer below the second photoelectric conversion unit 110b.
  • the first storage unit 113a is arranged to straddle the layer of the 110b and the layer of the second storage unit 113b is shown, the first photoelectric conversion unit 110a, the first storage unit 113a, and the second photoelectric conversion unit 113a
  • the order and place of arrangement of the conversion unit 110b and the second storage unit 113b are arbitrary.
  • the first area AR1 is arranged on the first substrate SUB1.
  • An AD converter 190 is arranged in the second area AR2.
  • the second area AR2 is arranged on the second substrate SUB2.
  • the first substrate SUB1 and the second substrate SUB2 are connected, via a signal transmission section 91 made up of a Cu--Cu connection 91a, to the charge of the floating diffusion FD of the first photoelectric conversion section 110a and the floating diffusion of the second photoelectric conversion section 110b. Transmits and receives the charge of the FD.
  • FIG. 98 is a circuit diagram of the area pixel 100 according to the twenty-seventh example
  • FIG. 99 is a cross-sectional view of the area pixel 100 according to the twenty-seventh example
  • FIG. 100C is a plan view taken along line BB of FIG. 99
  • FIG. 100C is a plan view taken along line CC of FIG.
  • the differences from the 23rd example will be mainly described.
  • the area pixel 100 according to the twenty-seventh example is common to the twenty-third example in that each pixel has a first photoelectric conversion unit 110a and a second photoelectric conversion unit 110b, but the first photoelectric conversion unit 110a according to the twenty-seventh example. and the second photoelectric conversion unit 110b each have a semiconductor layer made of a material other than silicon, and are made of, for example, an organic semiconductor material.
  • the first photoelectric conversion unit 110a and the first storage unit 113a are stacked in the first area AR1, and the second photoelectric conversion unit 110b and the second storage unit 113b are stacked.
  • the first photoelectric conversion unit 110a, the first storage unit 113a, the second photoelectric conversion unit 110b, and the second storage unit 113b are stacked in this order from top to bottom, but the stacking order is arbitrary. be.
  • An AD converter 190 made of silicon is arranged in the second region AR2.
  • the first area AR1 and the second area AR2 are laminated on the same substrate.
  • the first area AR1 and the second area AR2 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion unit 110a through the signal transmission unit 91 made up of the via 91b, and the signal transmission unit made up of another via 91b. 91, the charge of the floating diffusion FD of the second photoelectric conversion unit 110b is transmitted and received.
  • first photoelectric conversion unit 110a, first storage unit 113a, second photoelectric conversion unit 110b, second storage unit 113b, and AD conversion unit 190 each store Since they are arranged over the entire area, even if each pixel has the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b, there is no possibility that the aperture ratio will decrease.
  • FIG. 101 is a circuit diagram of the area pixel 100 according to the 28th example
  • FIG. 102 is a cross-sectional view of the area pixel 100 according to the 28th example
  • FIG. 103C is a plan view taken along line CC of FIG. 102
  • FIG. 103D is a plan view taken along line DD of FIG.
  • the following description focuses on the differences from the twenty-seventh example.
  • the area pixel 100 according to the twenty-eighth example includes a first photoelectric conversion section 110a and a second photoelectric conversion section 110b having semiconductor layers other than silicon, as in the twenty-seventh example.
  • the AD conversion section 190 is divided into a first divided AD conversion section 190a and a second divided AD conversion section 190b, and arranged separately into a third area AR3 and a fourth area AR4. This is different from the 27th example.
  • a first photoelectric conversion section 110a and a first storage section 113a are laminated in the first area AR1.
  • a second photoelectric conversion portion 110b and a second storage portion 113b are stacked in the second region AR2.
  • the first area AR1, the second area AR2 and the third area AR3 are laminated on the first substrate SUB1.
  • the fourth area AR4 is arranged on the second substrate SUB2.
  • the first photoelectric conversion unit 110a and the first divided AD conversion unit 190a in the first region AR1 transmit and receive the electric charge of the floating diffusion FD of the first photoelectric conversion unit 110a through the signal transmission unit 91 composed of the via 91b.
  • the second photoelectric conversion unit 110b and the first divided AD conversion unit 190a in the second area AR2 transmit the charge of the floating diffusion FD of the second photoelectric conversion unit 110b through the signal transmission unit 91 made up of the via 91b.
  • the third area AR3 and the fourth area AR4 transmit and receive the drain signals of the differential pair in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • the AD conversion section 190 is divided into two and arranged in different layers, so that the arrangement area of the AD conversion section 190 can be expanded compared to the twenty-seventh example.
  • FIG. 104 is a diagram summarizing the features of the area pixels 100 according to the twenty-sixth to twenty-eighth examples described above.
  • the back side is the light irradiation surface
  • the front side is the light irradiation surface.
  • both the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b have semiconductor layers made of silicon
  • the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b have semiconductor layers made of silicon.
  • Both of the two photoelectric conversion units 110b have a semiconductor layer made of a material other than silicon.
  • the first photoelectric conversion unit 110a, the first storage unit 113a, the second photoelectric conversion unit 110b, and the first storage unit 113a are arranged on the first substrate SUB1.
  • the AD converter 190 is arranged in the second area AR2.
  • the first divided AD converter 190a is arranged in the first area AR1
  • the second divided AD converter 190b is arranged in the second area AR2.
  • the first area AR1 and the second area AR2 are separated from each other by the floating diffusion FD of the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b via the signal transmission unit 91 composed of the Cu—Cu connection 91a. Send and receive electric charges.
  • the first area AR1 and the second area AR2 transmit and receive electric charges of the floating diffusion FD of the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b through the signal transmission unit 91 made up of the vias 91b. do.
  • the third area AR3 and the fourth area AR4 transmit and receive a differential pair of drain signals in the AD conversion section 190 via the signal transmission section 91 composed of the Cu--Cu connection 91a.
  • the first photoelectric conversion unit 110a and the second photoelectric conversion unit 110b share one AD conversion unit 190.
  • a first AD converter 190a corresponding to the first photoelectric converter 110a and a second AD converter 190b corresponding to the second photoelectric converter 110b may be provided.
  • the drain signals of the differential pair in the AD converter 190 are transmitted and received between the first area AR1 and the second area AR2. You may transmit and receive between 1st area
  • a first divisional AD conversion section 190a is provided up to the first stage, and a second divisional AD conversion section 190b is provided on the rear stage side of the transistor 512.
  • the AD conversion section 190 is divided into two and arranged in different regions.
  • the boundary between the first divided AD conversion section 190a and the second divided AD conversion section 190b need not be the drain node of the transistor 512.
  • the drain node of transistor 152 For example, as shown in the lower half circuit diagram of FIG. It may also be the drain node of transistor 152 .
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure can be realized as a device mounted on any type of moving body such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 106 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 107 is a diagram showing an example of the installation position of the imaging unit 12031.
  • FIG. 107 is a diagram showing an example of the installation position of the imaging unit 12031.
  • imaging units 12101, 12102, 12103, 12104, and 12105 are provided as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 107 shows an example of the imaging range of the imaging units 12101 to 12104.
  • FIG. The imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 and the like among the configurations described above.
  • the imaging device 1 of the present disclosure can be applied to the imaging unit 12031 .
  • this technique can take the following structures. (1) a plurality of pixels each having a photoelectric conversion unit; an analog-to-digital conversion unit provided for each area pixel composed of two or more of the pixels in the plurality of pixels and converting a signal corresponding to the charge photoelectrically converted by the two or more pixels into a digital signal; a floating diffusion that outputs charges photoelectrically converted by the photoelectric conversion unit in the pixel; a plurality of stacked regions in which the plurality of photoelectric conversion units, the plurality of the analog-to-digital conversion units, and the plurality of the floating diffusions in the plurality of pixels are arranged; a signal transmission unit that transmits and receives signals between the plurality of areas, Among the plurality of regions, the region where the plurality of photoelectric conversion units are arranged is provided separately from the region where the analog-digital conversion unit is arranged, A region in which the plurality of photoelectric conversion units are arranged and a region in which the analog-to-digital conversion unit is arranged in the area pixel
  • imaging device (2) The imaging device according to (1), wherein the photoelectric conversion unit has a silicon semiconductor layer or a semiconductor layer other than silicon. (3) The imaging device according to (2), wherein the semiconductor layer other than silicon is a semiconductor layer containing an organic semiconductor material. (4) a storage unit provided for each pixel for accumulating charges photoelectrically converted by the photoelectric conversion unit; a first transfer transistor that is provided for each of the pixels and performs switching control of whether or not to store the charge photoelectrically converted by the photoelectric conversion unit in the storage unit; a second transfer transistor that is provided for each of the pixels and controls whether or not to transfer the charge accumulated in the storage unit to the floating diffusion; The imaging device according to .
  • the storage section is arranged in the same layer as the photoelectric conversion section, or arranged in a layer stacked on a layer in which the photoelectric conversion section is arranged.
  • the different region has a wiring layer electrically connected to the floating diffusion;
  • the imaging device according to (7), wherein the storage section is arranged in the same layer as the wiring layer.
  • the analog-digital conversion unit a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the imaging device according to any one of (1) to (8), wherein the comparator, the comparison output processing section, and the waveform shaping section are arranged in the same region among the plurality of regions.
  • the analog-digital conversion unit a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the imaging device according to any one of (1) to (8), wherein the comparator, the comparison output processing section, and the waveform shaping section are arranged in mutually different regions among the plurality of regions. .
  • the analog-digital conversion unit a comparator that compares the analog signal corresponding to the charge with a reference signal; a comparison output processing unit that outputs a comparison result of the comparator; a waveform shaping unit that shapes the waveform of the output signal of the comparison output processing unit;
  • the imaging device according to any one of (1) to (8), wherein the comparator, the comparison output processing section, and the waveform shaping section are arranged in mutually different regions among the plurality of regions. .
  • the photoelectric conversion unit a first photoelectric conversion unit; and a second photoelectric conversion unit
  • the floating diffusion is a first floating diffusion that accumulates charges photoelectrically converted by the first photoelectric conversion unit; a second floating diffusion for accumulating charges photoelectrically converted by the second photoelectric conversion unit;
  • the plurality of regions are a first region in which the first photoelectric conversion unit is arranged; a second region in which the second photoelectric conversion unit is arranged; a third region in which at least part of the analog-to-digital conversion unit is arranged;
  • the signal transmission unit is a first signal transmission unit that transmits and receives the charge of the first floating diffusion between the first region and the third region;
  • the imaging device according to any one of (1) to (11), further comprising: a second signal transmission section that transmits and receives the charge of the second floating diffusion between the second region and the third region.
  • One of the first photoelectric conversion unit and the second photoelectric conversion unit has a silicon semiconductor layer, and the other of the first photoelectric conversion unit and the second photoelectric conversion unit has a semiconductor layer other than silicon. , (13).
  • a first storage unit provided for each pixel for accumulating charges photoelectrically converted by the first photoelectric conversion unit; a second storage unit that is provided for each of the pixels and stores charges photoelectrically converted by the second photoelectric conversion unit;
  • the first storage unit is arranged in the first area,
  • the second storage unit is arranged in the second area,
  • the first floating diffusion accumulates charges corresponding to the charges stored in the first storage unit,
  • a storage unit provided for each of the pixels for accumulating charges photoelectrically converted by either the first photoelectric conversion unit or the second photoelectric conversion unit;
  • the storage unit is arranged in the second area, Either one of the first floating diffusion and the second floating diffusion accumulates charges corresponding to the charges stored in the storage section, and the other of the first floating diffusion and the second floating diffusion stores the charge stored in the storage section.
  • the imaging device according to (13), wherein both the first photoelectric conversion unit and the second photoelectric conversion unit have a silicon semiconductor layer, or have a semiconductor layer other than silicon.
  • a first storage unit provided for each pixel for accumulating electric charges photoelectrically converted by the first photoelectric conversion unit;
  • a second storage unit provided for each pixel and storing electric charges photoelectrically converted by the second photoelectric conversion unit.
  • the imaging device is a plurality of pixels each having a photoelectric conversion unit; an analog-to-digital conversion unit provided for each area pixel composed of two or more of the pixels among the plurality of pixels and converting a signal corresponding to the charge photoelectrically converted by the two or more pixels into the digital signal; a floating diffusion that outputs charges photoelectrically converted by the photoelectric conversion unit in the pixel; a plurality of stacked regions in which the plurality of pixels, the plurality of analog-to-digital converters, and the plurality of floating diffusions are arranged; a signal transmission unit that transmits and receives signals between the plurality of areas, Among the plurality of regions, the region in which the photoelectric conversion unit is arranged is provided separately from the region in which the analog-digital conversion unit is arranged, The electronic device, wherein the signal transmission unit transmits and receives electric charges of the floating diffusion between a
  • 1 imaging device 10 pixel array section, 11 signal line, 11a upper electrode layer, 11a upper electrode, 11b photoelectric conversion layer, 11c charge storage layer, 11d insulating layer, 11e lower electrode layer, 11e lower electrode, 12 signal input transistor, 13 MOS transistor, 20 time code generation section, 21 signal line, 30 reference signal generation section, 31 signal line, 40 vertical drive section, 41 signal line, 42 control signal generation section, 43 power supply section, 50 horizontal control section, 52 time Code decoding section, 53 Column signal processing section, 54 Clock signal generation section, 71 Wiring layer, 72 Color filter, 73 On-chip lens, 74 Element separation layer, 75 Wiring layer, 76 Protection layer, 91 Signal transmission section, 91a Cu- Cu connection, 91b via, 100 area pixel, 110 photoelectric conversion unit, 111 charge generation unit, 113 storage unit, 150 comparison unit, 160 comparison output processing unit, 161 preamplification unit, 162 level conversion unit, 163 waveform shaping unit, 170 conversion result holding unit, 171 storage control unit, 172 storage unit, 190

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

［課題］積層される複数の基板や複数の層の間で送受される信号の数を削減する。 ［解決手段］撮像装置は、光電変換部をそれぞれ有する複数の画素と、複数の画素内の２以上の画素からなるエリア画素ごとに設けられ、２以上の画素で光電変換された電荷に応じた信号をデジタル信号に変換するアナログ－デジタル変換部と、画素内の光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、複数の画素内の複数の光電変換部、複数のアナログ－デジタル変換部、及び複数のフローティングディフュージョンが配置される、積層された複数の領域と、複数の領域の間で信号の送受を行う信号伝送部と、を備える。エリア画素内の複数の光電変換部が配置される領域と、アナログ－デジタル変換部が配置される領域とは、複数のフローティングディフュージョンの電荷を同一の信号伝送部を介して送受する。

Description

撮像装置及び電子機器
　本開示は、撮像装置及び電子機器に関する。
　従来のイメージセンサは、各画素の光電変換部で光電変換された撮像信号をカラム単位でアナログーデジタル変換（以下、ＡＤ変換）している。このため、画素アレイ部内のすべての画素の読み出しに時間がかかるという問題がある。
　そこで、画素ごとにＡＤ変換器を設けて、各画素ごとにＡＤ変換を行う画素ＡＤ方式の撮像装置が提案されている。（特許文献１参照）。
特開2018-148528号公報
　しかしながら、画素ＡＤ方式の撮像装置は、画素ごとにＡＤ変換部を設けるため、配線数が増えるとともに、消費電力も増大し、高解像度の撮像装置を製造するのは容易ではない。
　そこで、光電変換部が配置される基板と、ＡＤ変換部が配置される基板とを別個に設けて、これら基板を積層する撮像装置が実用化されている。積層された２つの基板間では、バンプやビア等で各種の信号を送受する。ところが、２つの基板間で送受される信号の数が多いと、各基板に設けられる配線領域が大きくなり、光電変換部の面積割合が減って、開口率が低下するおそれがある。
　そこで、本開示では、積層される複数の基板や複数の層の間で送受される信号の数を削減可能な撮像装置及び電子機器を提供するものである。
　上記の課題を解決するために、本開示によれば、光電変換部をそれぞれ有する複数の画素と、
　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号をデジタル信号に変換するアナログ－デジタル変換部と、
　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
　前記複数の画素内の複数の前記光電変換部、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
　前記複数の領域のうち、前記複数の光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
　前記エリア画素内の前記複数の光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域とは、前記複数のフローティングディフュージョンの電荷を同一の前記信号伝送部を介して送受する、撮像装置が提供される。
　前記光電変換部は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有してもよい。
　前記シリコン以外の半導体層は、有機半導体材料を含む半導体層であってもよい。
　前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を蓄積する記憶部と、
　前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を前記記憶部に蓄積するか否かを切替制御する第１転送トランジスタと、
　前記画素ごとに設けられ、前記記憶部に蓄積された電荷を前記フローティングディフュージョンに転送するか否かを切替制御する第２転送トランジスタと、を備えてもよい。
　前記記憶部は、前記複数の領域のうち、前記光電変換部が配置される領域に配置されてもよい。
　前記記憶部は、前記光電変換部と同じ層に配置されるか、又は前記光電変換部が配置される層に積層される層に配置されてもよい。
　前記記憶部は、前記複数の領域のうち、前記アナログ－デジタル変換部が配置される領域とは異なる領域に配置されてもよい。
　前記異なる領域は、前記フローティングディフュージョンに電気的に接続される配線層を有し、
　前記記憶部は、前記配線層と同じ層に配置されてもよい。
　前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器、前記比較出力処理部、及び前記波形整形部は、前記複数の領域のうちの同一の領域に配置されてもよい。
　前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器と、前記比較出力処理部及び前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置されてもよい。
　前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器及び前記比較出力処理部と、前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置されてもよい。
　前記光電変換部が配置される第１領域と、
　前記アナログ－デジタル変換部の少なくとも一部が配置される第２領域と、を有し、
　前記信号伝送部は、前記第１領域及び前記第２領域の間で、前記フローティングディフュージョンの電荷を送受してもよい。
　前記光電変換部は、
　第１光電変換部と、
　第２光電変換部と、を有し、
　前記フローティングディフュージョンは、
　前記第１光電変換部で光電変換された電荷を蓄積する第１フローティングディフュージョンと、
　前記第２光電変換部で光電変換された電荷を蓄積する第２フローティングディフュージョンと、を有し、
　前記複数の領域は、
　前記第１光電変換部が配置される第１領域と、
　前記第２光電変換部が配置される第２領域と、
　前記アナログ－デジタル変換部の少なくとも一部が配置される第３領域と、を有し、
　前記信号伝送部は、
　前記第１領域及び前記第３領域の間で、前記第１フローティングディフュージョンの電荷を送受する第１信号伝送部と、
　前記第２領域及び前記第３領域の間で、前記第２フローティングディフュージョンの電荷を送受する第２信号伝送部と、を有してもよい。
　前記第１光電変換部及び前記第２光電変換部の一方はシリコンの半導体層を有し、前記第１光電変換部及び前記第２光電変換部の他方はシリコン以外の半導体層を有してもよい。
　前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備え、
　前記第１記憶部は、前記第１領域に配置され、
　前記第２記憶部は、前記第２領域に配置され、
　前記第１フローティングディフュージョンは、前記第１記憶部に記憶された電荷に応じた電荷を蓄積し、
　前記第２フローティングディフュージョンは、前記第２記憶部に記憶された電荷に応じた電荷を蓄積してもよい。
　前記画素ごとに設けられ、前記第１光電変換部および前記第２光電変換部のいずれか一方で光電変換された電荷を蓄積する記憶部を備え、
　前記記憶部は、前記第２領域に配置され、
　前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンのいずれか一方は、前記記憶部に記憶された電荷に応じた電荷を蓄積し、前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンの他方は、前記記憶部に記憶することなく、前記第１光電変換部又は前記第２光電変換部で光電変換された電荷を蓄積してもよい。
　前記第１光電変換部及び前記第２光電変換部の双方は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有してもよい。
　前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備えてもよい。
　前記第１記憶部及び前記第２記憶部の少なくとも一方は、前記第１領域及び前記第２領域に跨がって設けられてもよい。
　本開示によれば、光電変換された画素ごとのデジタル信号を出力する撮像装置と、
　前記デジタル信号に対して信号処理を行う信号処理部と、を備え、
　前記撮像装置は、
　光電変換部をそれぞれ有する複数の画素と、
　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号を前記デジタル信号に変換するアナログ－デジタル変換部と、
　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
　前記複数の画素、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
　前記複数の領域のうち、前記光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
　前記信号伝送部は、前記光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域との間で、前記フローティングディフュージョンの電荷を送受する、電子機器が提供される。
本技術の一実施形態における撮像装置の構成例を示す図。 本技術の一実施形態における垂直駆動部の構成例を示す図。 本技術の一実施形態における水平制御部の構成例を示す図。 本技術の一実施形態におけるエリア画素の構成例を示す図。 グローバルシャッタ方式に対応するエリア画素の概略構成を示すブロック図。 本技術の一実施形態における光電変換部の構成例を示す図。 グローバルシャッタ方式における光電変換部の回路図。 本技術の一実施形態における比較部の構成例を示す図。 本技術の一実施形態における比較出力処理部の構成例を示す図。 本技術の一実施形態における変換結果保持部の構成例を示す図。 本技術の一実施形態における時刻コード転送部の構成例を示す図。 本開示に係る撮像装置の１フレーム期間のタイミング図。 第１例に係るエリア画素の回路図。 第１例に係るエリア画素の断面図。 図１２のＡ－Ａ線方向の平面図。 図１２のＢ－Ｂ線方向の平面図。 第２例に係るエリア画素の回路図。 第２例に係るエリア画素の断面図。 図１５のＡ－Ａ線方向の平面図。 図１５のＢ－Ｂ線方向の平面図。 図１５のＣ－Ｃ線方向の平面図。 第３例に係るエリア画素の回路図。 第３例に係るエリア画素の断面図。 図１８のＡ－Ａ線方向の平面図。 図１８のＢ－Ｂ線方向の平面図。 図１８のＣ－Ｃ線方向の平面図。 第１例～第３例に係るエリア画素の特徴をまとめた図。 第４例に係るエリア画素の回路図。 第４例に係るエリア画素の断面図。 図２２のＡ－Ａ線方向の平面図。 図２２のＢ－Ｂ線方向の平面図。 第５例に係るエリア画素の回路図。 第５例に係るエリア画素の断面図。 図２５のＡ－Ａ線方向の平面図。 図２５のＢ－Ｂ線方向の平面図。 図２５のＣ－Ｃ線方向の平面図。 第６例に係るエリア画素の回路図。 第６例に係るエリア画素の断面図。 図２８のＡ－Ａ線方向の平面図。 図２８のＢ－Ｂ線方向の平面図。 図２８のＣ－Ｃ線方向の平面図。 第４例～第６例に係るエリア画素の特徴をまとめた図。 第７例に係るエリア画素の回路図。 第７例に係るエリア画素の断面図。 図３２のＡ－Ａ線方向の平面図。 図３２のＢ－Ｂ線方向の平面図。 図３２のＣ－Ｃ線方向の平面図。 第８例に係るエリア画素の回路図。 第８例に係るエリア画素の断面図。 図３５のＡ－Ａ線方向の平面図。 図３５のＢ－Ｂ線方向の平面図。 図３５のＣ－Ｃ線方向の平面図。 第７例と第８例に係るエリア画素の特徴をまとめた図。 第９例に係るエリア画素の回路図。 第９例に係るエリア画素の断面図。 図３９のＡ－Ａ線方向の平面図。 図３９のＢ－Ｂ線方向の平面図。 図３９のＣ－Ｃ線方向の平面図。 第１０例に係るエリア画素の回路図。 第１０例に係るエリア画素の断面図。 図４２のＡ－Ａ線方向の平面図。 図４２のＢ－Ｂ線方向の平面図。 図４２のＣ－Ｃ線方向の平面図。 第１１例に係るエリア画素の回路図。 第１１例に係るエリア画素の断面図。 図４５のＡ－Ａ線方向の平面図。 図４５のＢ－Ｂ線方向の平面図。 図４５のＣ－Ｃ線方向の平面図。 図４５のＤ－Ｄ線方向の平面図。 第９例～第１１例に係るエリア画素の特徴をまとめた図。 第１２例に係るエリア画素の回路図。 第１２例に係るエリア画素の断面図。 図４９のＡ－Ａ線方向の平面図。 図４９のＢ－Ｂ線方向の平面図。 第１３例に係るエリア画素の回路図。 第１３例に係るエリア画素の断面図。 図５２のＡ－Ａ線方向の平面図。 図５２のＢ－Ｂ線方向の平面図。 図５２のＣ－Ｃ線方向の平面図。 第１４例に係るエリア画素の回路図。 第１４例に係るエリア画素の断面図。 図５５のＡ－Ａ線方向の平面図。 図５５のＢ－Ｂ線方向の平面図。 図５５のＣ－Ｃ線方向の平面図。 第１２例～第１４例に係るエリア画素の特徴をまとめた図。 第１５例に係るエリア画素の回路図。 第１５例に係るエリア画素の断面図。 図５９のＡ－Ａ線方向の平面図。 図５９のＢ－Ｂ線方向の平面図。 図５９のＣ－Ｃ線方向の平面図。 第１６例に係るエリア画素の回路図。 第１６例に係るエリア画素の断面図。 図６２のＡ－Ａ線方向の平面図。 図６２のＢ－Ｂ線方向の平面図。 図６２のＣ－Ｃ線方向の平面図。 図６２のＤ－Ｄ線方向の平面図。 第１７例に係るエリア画素の回路図。 第１７例に係るエリア画素の断面図。 図６５のＡ－Ａ線方向の平面図。 図６５のＢ－Ｂ線方向の平面図。 図６５のＣ－Ｃ線方向の平面図。 図６５のＤ－Ｄ線方向の平面図。 第１５例～第１７例に係るエリア画素の特徴をまとめた図。 第１８例に係るエリア画素の回路図。 第１８例に係るエリア画素の断面図。 図６９のＡ－Ａ線方向の平面図。 図６９のＢ－Ｂ線方向の平面図。 第１９例に係るエリア画素の回路図。 第１９例に係るエリア画素の断面図。 図７２のＡ－Ａ線方向の平面図。 図７２のＢ－Ｂ線方向の平面図。 図７２のＣ－Ｃ線方向の平面図。 第２０例に係るエリア画素の回路図。 第２０例に係るエリア画素の断面図。 図７５のＡ－Ａ線方向の平面図。 図７５のＢ－Ｂ線方向の平面図。 図７５のＣ－Ｃ線方向の平面図。 第１８例～第２０例に係るエリア画素の特徴をまとめた図。 第２１例に係るエリア画素の回路図。 第２１例に係るエリア画素の断面図。 図７９のＡ－Ａ線方向の平面図。 図７９のＢ－Ｂ線方向の平面図。 図７９のＣ－Ｃ線方向の平面図。 第２２例に係るエリア画素の回路図。 第２２例に係るエリア画素の断面図。 図８２のＡ－Ａ線方向の平面図。 図８２のＢ－Ｂ線方向の平面図。 図８２のＣ－Ｃ線方向の平面図。 第２３例に係るエリア画素の回路図。 第２３例に係るエリア画素の断面図。 図８５のＡ－Ａ線方向の平面図。 図８５のＢ－Ｂ線方向の平面図。 図８５のＣ－Ｃ線方向の平面図。 第２１例～第２３例に係るエリア画素の特徴をまとめた図。 第２４例に係るエリア画素の回路図。 第２４例に係るエリア画素の断面図。 図８９のＡ－Ａ線方向の平面図。 図８９のＢ－Ｂ線方向の平面図。 図８９のＣ－Ｃ線方向の平面図。 第２５例に係るエリア画素の回路図。 第２５例に係るエリア画素の断面図。 図９２のＡ－Ａ線方向の平面図。 図９２のＢ－Ｂ線方向の平面図。 図９２のＣ－Ｃ線方向の平面図。 第２４例と第２５例に係るエリア画素の特徴をまとめた図。 第２３例に係るエリア画素の回路図。 第２３例に係るエリア画素の断面図。 図９６のＡ－Ａ線方向の平面図。 図９６のＢ－Ｂ線方向の平面図。 図９６のＣ－Ｃ線方向の平面図。 第２７例に係るエリア画素の回路図。 第２７例に係るエリア画素の断面図。 図９９のＡ－Ａ線方向の平面図。 図９９のＢ－Ｂ線方向の平面図。 図９９のＣ－Ｃ線方向の平面図。 第２８例に係るエリア画素の回路図。 第２８例に係るエリア画素の断面図。 図９９のＡ－Ａ線方向の平面図。 図９９のＢ－Ｂ線方向の平面図。 図９９のＣ－Ｃ線方向の平面図。 図１０２のＤ－Ｄ線方向の平面図。 第２６例～第２８例に係るエリア画素の特徴をまとめた図。 ＡＤ変換部内の比較結果出力信号を示す回路図。 車両制御システムの概略的な構成の一例を示すブロック図。 車外情報検出部及び撮像部の設置位置の一例を示す説明図。
　以下、図面を参照して、撮像装置及び電子機器の実施形態について説明する。以下では、撮像装置及び電子機器の主要な構成部分を中心に説明するが、撮像装置及び電子機器には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
［撮像装置の構成］ 
　図１は、本技術の一実施形態における撮像装置１の構成例を示す図である。この撮像装置１は、画素アレイ部１０と、時刻コード生成部２０と、参照信号生成部３０と、垂直駆動部４０、水平制御部５０とを備える。
　画素アレイ部１０は、複数のエリア画素１００を備えており、エリア画素１００ごとに画素信号がアナログ－デジタル変換（以下、ＡＤ変換）される。エリア画素１００は、複数の画素を有する。各画素は光電変換部を有する。後述するように、エリア画素１００は、１個のアナログ－デジタル変換部（以下、ＡＤ変換部）を有する。ＡＤ変換部は、エリア画素１００内の各画素で撮像されたアナログの画素信号を順次ＡＤ変換して、対応するデジタル信号を出力する。なお、エリア画素１００を画素と呼び、画素内の各光電変換部をサブ画素あるいは色画素と呼ぶこともできる。
　画素アレイ部１０は、２次元行列状に配置されて画素信号を生成するエリア画素１００と、カラム方向に配置された複数のエリア画素１００間に配置される複数の時刻コード転送部２００とを備えている。エリア画素１００は、各画素のアナログの画素信号を画素信号ＡＤ変換した結果である時刻コードを出力する。時刻コード転送部２００は、この時刻コードをカラム方向に順次転送する。転送された時刻コードは水平制御部５０に入力される。信号線１０１は、エリア画素１００と時刻コード転送部２００とを接続する信号線である。エリア画素１００および時刻コード転送部２００の構成の詳細については、後述する。
　時刻コード生成部２０は、時刻コードを生成し、時刻コード転送部２００に対して出力する。ここで、時刻コードとは、エリア画素１００におけるＡＤ変換の開始からの経過時間を示す符号である。この時刻コードは、変換後のデジタルの画素信号のビット数に等しいサイズであり、例えば、グレイコードを使用することができる。時刻コードは、信号線２１を介して時刻コード転送部２００に対して出力される。
　参照信号生成部３０は、参照信号を生成し、エリア画素１００に対して出力する。この参照信号は、エリア画素１００におけるＡＤ変換の基準となる信号であり、例えば、電圧が時間とともに線形に低下する信号（ランプ信号）を使用することができる。この参照信号は、信号線３１を介して出力される。また、時刻コード生成部２０による時刻コードの生成および出力は、参照信号生成部３０による参照信号の生成および出力と同期して実行される。これにより、時刻コード生成部２０および参照信号生成部３０から出力された時刻コードおよび参照信号は１対１に対応し、時刻コードから参照信号の電圧を取得することができる。後述する時刻コード復号部５２は、時刻コードから参照信号の電圧を取得することにより復号を行う。
　垂直駆動部４０は、エリア画素１００の制御信号等を生成して出力する。この制御信号は、信号線４１を介してエリア画素１００に出力される。垂直駆動部４０の構成の詳細については、後述する。
　水平制御部５０は、時刻コード転送部２００により転送された時刻コードを処理する。時刻コードは、信号線１１を介して水平制御部５０に入力される。水平制御部５０の構成の詳細については、後述する。なお、水平制御部５０は、請求の範囲に記載の処理回路の一例である。
　［垂直制御部の構成］ 
　図２は本技術の一実施形態における垂直駆動部４０の構成例を示す図である。この垂直駆動部４０は、制御信号生成部４２と、電源部４３とを備える。
　制御信号生成部４２は、エリア画素１００の制御信号を生成して出力する。電源部４３は、エリア画素１００の動作に必要となる電源を供給する。これらの制御信号および電源は、信号線４１により伝達される。同図に表したように、信号線４１は、複数の信号線（ＯＦＧ、ＯＦＤ、ＴＸ、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４、Ｖｂ、ＩＮＩ、ＷＯＲＤ）および複数の電源線（ＶＤＤＨ、ＶＢＩＡＳ）により構成される。信号線（ＯＦＧ、ＯＦＤ、ＴＸ、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、ＳＥＬ４、Ｖｂ、ＩＮＩ、ＷＯＲＤ）は、制御信号生成部４２に接続され、エリア画素１００の制御信号を伝達する。一方、電源線（ＶＤＤＨ、ＶＢＩＡＳ）は、電源部４３に接続されて電源供給に用いられる。これらの信号線の詳細については後述する。
　［水平制御部の構成］ 
　図３は本技術の一実施形態における水平制御部５０の構成例を示す図である。この水平制御部５０は、時刻コード復号部５２と、カラム信号処理部５３と、クロック信号生成部５４とを備える。
　時刻コード復号部５２は、時刻コードを復号する。この復号により、ＡＤ変換の結果であるデジタルの画素信号が生成される。この時刻コード復号部５２は、水平制御部５０に複数配置されており、画素アレイ部１０に配置された時刻コード転送部２００と１対１に対応している。これらの時刻コード復号部５２には、対応する時刻コード転送部２００から同時に時刻コードが入力される。この入力された時刻コードの復号は、これらの時刻コード復号部５２により、同時並行して行われる。その後、復号された複数のデジタルの画素信号は、カラム信号処理部５３に入力される。
　カラム信号処理部５３は、時刻コード復号部５２により出力されたデジタルの画素信号を処理する。この処理として、後述する相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）を行うことができる。また、カラム信号処理部５３は、処理されたデジタルの画素信号に対して水平転送を行う。これは、複数の時刻コード復号部５２により同時に入力された複数のデジタルの画素信号に対応する処理済みの画素信号を順に転送して出力する。カラム信号処理部５３から出力された画素信号は、撮像装置１の出力信号であり、デジタル画素信号に該当する。
　［画素の構成］
　図４Ａは本技術の一実施形態におけるエリア画素１００の構成例を示す図である。このエリア画素１００は、４つの画素に対応する４つの光電変換部１１０（１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ）と、ＡＤ変換部１９０とを備える。４つの光電変換部１１０の出力である各フローティングディフュージョンＦＤは、ＡＤ変換部１９０の共通の入力ノードに接続されている。これにより、４つの光電変換部１１０とＡＤ変換部１９０との信号伝送部９１の数を削減できる。
　光電変換部１１０は、画素ごとに光電変換を行って入射光に応じたアナログの画素信号を生成して保持する。また、光電変換部１１０は、垂直駆動部４０により制御され、保持したアナログの画素信号を電荷の状態でフローティングディフュージョンＦＤに保持する。この電荷は、信号伝送部９１を介してＡＤ変換部１９０の比較部１５０に供給される。光電変換部１１０等の構成の詳細については、後述する。４つの光電変換部１１０の各フローティングディフュージョンＦＤが一箇所に集約されて、ＡＤ変換部１９０との間で電荷の送受を行うことで、信号伝送部９１の数を削減できる。
　ＡＤ変換部１９０は、光電変換部１１０等により生成されたアナログの画素信号をＡＤ変換する。このＡＤ変換部１９０は、比較部１５０と、比較出力処理部１６０と、変換結果保持部１７０とを備える。
　比較部１５０は、参照信号生成部３０により生成された参照信号と光電変換部１１０等により出力されたアナログの画素信号とを比較する。比較結果は、信号線１０６を介して比較出力処理部１６０に対して出力される。この比較部１５０は、光電変換部１１０等から出力された複数のアナログの画素信号のうちの１つと参照信号との比較を行う。すなわち、信号線１０２乃至１０５のうちの１つの信号線により伝達されたアナログの画素信号の電圧と参照信号の電圧との比較が行われる。比較結果は電気信号として出力される。例えば、アナログの画素信号の電圧が参照信号の電圧より小さい時値「１」、アナログの画素信号の電圧が参照信号の電圧より大きい時値「０」の信号を出力することができる。比較部１５０の構成の詳細については、後述する。
　比較出力処理部１６０は、比較部１５０により出力された比較結果を処理し、処理済みの比較結果を変換結果保持部１７０に対して出力する。処理済みの比較結果は、信号線１０７を介して変換結果保持部１７０に対して出力される。この処理として、例えば、レベル変換や波形の整形を行うことができる。
　変換結果保持部１７０は、比較出力処理部１６０により出力された処理済みの比較結果に基づいて時刻コード転送部２００から出力された時刻コードをＡＤ変換の結果として保持する。この変換結果保持部１７０は、比較結果が、例えば、値「１」から「０」に変化した際に、時刻コード転送部２００から出力された時刻コードを保持する。この際の時刻コードは、時刻コード生成部２０により生成されて時刻コード転送部２００によりエリア画素１００に転送された時刻コードである。その後、変換結果保持部１７０は、垂直駆動部４０の制御により、保持した時刻コードを時刻コード転送部２００に対して出力する。時刻コード転送部２００は、この出力された時刻コードを水平制御部５０の時刻コード復号部５２に転送する。
　前述のように、参照信号として高い電圧から低い電圧までランプ状に変化する信号を使用し、この参照信号の電圧がアナログの画素信号の電圧より高い状態から低い状態に移行した際の時刻コードを変換結果保持部１７０に保持することができる。すなわち、アナログの画素信号と参照信号とが略等しくなった際の時刻コードが変換結果保持部１７０に保持される。保持された時刻コードは、時刻コード復号部５２において対応する時刻における参照信号の電圧を表すデジタルの信号に変換される。これにより、光電変換部１１０により生成されたアナログの画素信号のＡＤ変換を行うことができる。
　図４Ａのエリア画素１００は、ローリングシャッタ方式に対応するものであるが、全画素の画素信号を記憶部１１３に記憶した後に、順次ＡＤ変換部１９０に転送してＡＤ変換を行うグローバルシャッタ方式に対応するエリア画素１００の構成も取り得る。図４Ｂはグローバルシャッタ方式に対応するエリア画素１００の概略構成を示すブロック図である。図４Ｂのエリア画素１００は、図４Ａのエリア画素１００とは光電変換部１１０の内部構成が異なる。図４Ｂの光電変換部１１０は、電荷生成部１１１（１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ）と、記憶部１１３（１１３ａ、１１３ｂ、１１３ｃ、１１３ｄ）と、転送トランジスタ５０４（５０４ａ、５０４ｂ、５０４ｃ、５０４ｄ）とを有する。
　エリア画素１００内の４つの光電変換部１１０で光電変換された画素信号は、全画素同時に記憶部１１３に記憶される。その後、各画素の転送トランジスタ５０４が順次にオンして、記憶部１１３に記憶された画素信号に対応する電荷がフローティングディフュージョンＦＤと信号伝送部９１を介して、ＡＤ変換部１９０に入力される。ＡＤ変換部１９０の内部構成は、図４Ａと同様である。
　［光電変換部の構成］ 
　図５Ａは本技術の一実施形態における光電変換部１１０の構成例を示す図である。この光電変換部１１０は電荷生成部１１１を有する。また、電荷生成部１１１は、ＭＯＳトランジスタ５０２および５０４と、フォトダイオード５０１とを備える。ここで、ＭＯＳトランジスタ５０２および５０４には、ＮチャンネルＭＯＳトランジスタを使用することができる。また、光電変換部１１０には、複数の信号線（ＯＦＤ、ＯＦＧ、ＴＸ）が接続される。オーバーフロードレイン信号線ＯＦＤ（Overflow Drain）は、フォトダイオード５０１のリセット電圧ＶＯＦＧを供給する信号線である。オーバーフローゲート信号線ＯＦＧ（Overflow Gate）は、ＭＯＳトランジスタ５０２に制御信号を伝達する信号線である。転送信号線ＴＸは、ＭＯＳトランジスタ５０４に制御信号を伝達する信号線である。同図に表したように、オーバーフローゲート信号線ＯＦＧおよび転送信号線ＴＸは、それぞれＭＯＳトランジスタ５０２、５０４のゲートに接続される。ゲートおよびソース間の閾値電圧以上の電圧（以下、オン信号と称する。）がこれらの信号線を通して入力されると、該当するＭＯＳトランジスタが導通状態になる。
　ＭＯＳトランジスタ５０２のドレインおよびゲートは、それぞれオーバーフロードレイン信号線ＯＦＤおよびオーバーフローゲート信号線ＯＦＧに接続される。ＭＯＳトランジスタ５０２のソースは、フォトダイオード５０１のカソードおよびＭＯＳトランジスタ５０３のソースに接続される。フォトダイオード５０１のアノードは接地される。ＭＯＳトランジスタ５０４のゲートは転送信号線ＴＸに接続され、ドレインはフォトダイオード５０１のカソードおよびフローティングディフュージョンＦＤに接続される。
　フォトダイオード５０１は、照射された光量に応じた電荷を生成し、生成した電荷を保持する。ＭＯＳトランジスタ５０２は、フォトダイオード５０１で過剰に生成された電荷を排出する。また、このＭＯＳトランジスタ５０２は、フォトダイオード５０１とオーバーフロードレイン信号線ＯＦＤとの間を導通させることによりフォトダイオード５０１に蓄積された電荷の排出をさらに行う。すなわち、フォトダイオード５０１のリセットをさらに行う。ＭＯＳトランジスタ５０４は、フォトダイオード５０１により生成された電荷をフローティングディフュージョンＦＤに転送する。
　光電変換部１１０ｂ、１１０ｃおよび１１０ｄの構成は光電変換部１１０ａの構成と同様であるため、説明を省略する。光電変換部１１０（１１０ａ～１１０ｄ）により生成されたアナログの画素信号に対応する電荷は、４画素共通のフローティングディフュージョンＦＤに供給される。
　図５Ｂはグローバルシャッタ方式における光電変換部１１０の回路図である。図５Ｂの光電変換部１１０は、図５Ａの回路構成に加えて、トランジスタ（第１転送トランジスタ）５０３と記憶部１１３とを有する。トランジスタ５０３は、電荷生成部１１１の内部に設けられる。トランジスタ（第２転送トランジスタ）５０４は、フローティングディフュージョンＦＤとトランジスタ５０３の間に接続されている。各画素のフォトダイオード５０１で光電変換された画素信号は、全画素同時にトランジスタ５０３を介して記憶部１１３に記憶される。その後、記憶部１１３に記憶された電荷は、画素ごとに順次にトランジスタ５０４とフローティングディフュージョンＦＤを介してＡＤ変換部１９０に送られる。
　［比較部の構成］ 
　図６は本技術の一実施形態における比較部１５０の構成例を示す図である。この比較部１５０は、信号入力トランジスタ１２と、参照入力トランジスタ１５７と、ＭＯＳトランジスタ１３、１５１、１５２とを備える。ここで、ＭＯＳトランジスタ１５１および１５２にはＰチャンネルＭＯＳトランジスタを使用することができる。ＭＯＳトランジスタ１２、１５７にはＮチャンネルＭＯＳトランジスタを使用することができる。
　また、比較部１５０には、前述した信号線１０２等の他に、複数の信号線（Ｖｂ、ＲＥＦ）と電源線ＶＤＤＨが接続される。バイアス信号線Ｖｂ（Bias）は、ＭＯＳトランジスタ１５８にバイアス電圧を供給する信号線である。参照信号線ＲＥＦ（Reference）は、参照入力トランジスタ１５７に参照信号を伝達する信号線である。電源線ＶＤＤＨは、比較部１５０の電源を供給する電源線である。
　ＭＯＳトランジスタ１５１および１５２のソースは、電源線ＶＤＤＨに共通に接続される。ＭＯＳトランジスタ１５１のゲートは、ＭＯＳトランジスタ１５２のゲートおよびドレインならびに参照入力トランジスタ１５７のドレインに接続される。ＭＯＳトランジスタ１５１のドレインは、信号入力トランジスタ１２のドレイン、および信号線１０６に接続される。信号入力トランジスタ１２のソースおよび参照入力トランジスタ１５７のソースは、ＭＯＳトランジスタ１５８のドレインに共通に接続される。ＭＯＳトランジスタ１５８のゲートはバイアス信号線Ｖｂに接続され、ソースは接地される。ＭＯＳトランジスタ１２のゲートは、信号線１０２に接続される。ＭＯＳトランジスタ１３は、リセット信号ＲＳＴがハイレベルのときに、ＭＯＳトランジスタ１２のゲートとドレインを短絡する。参照入力トランジスタ１５７のゲートは、参照信号線ＲＥＦに接続される。
　信号入力トランジスタ１２は、入力信号が制御端子であるゲートに入力されるＭＯＳトランジスタである。同図の信号入力トランジスタ１２には、入力信号としてアナログの画素信号が入力される。
　参照入力トランジスタ１５７は、参照信号が制御端子であるゲートに入力されるＭＯＳトランジスタである。この参照入力トランジスタ１５７は、信号入力トランジスタ１２と差動対を構成する。この差動対により入力信号および参照信号の比較が行われる。具体的には、入力信号が参照信号より小さい場合には、信号入力トランジスタ１２に流れる電流より参照入力トランジスタ１５７に流れる電流の方が大きくなる。逆に、入力信号が参照信号より大きい場合には、信号入力トランジスタ１２に流れる電流より参照入力トランジスタ１５７に流れる電流の方が小さくなる。このように、入力信号および参照信号の差分に応じた電流が差動対を構成する信号入力トランジスタ１２および参照入力トランジスタ１５７に流れることとなる。
　ＭＯＳトランジスタ１５１は、信号入力トランジスタ１２および参照入力トランジスタ１５７の何れか１つに流れる電流が入力信号および参照信号の差分に応じて変化した際に、この電流の変化を電圧の変化に変換する。また、ＭＯＳトランジスタ１５２は、参照入力トランジスタ１５７に流れる電流の変化を電圧の変化に変換する。これらＭＯＳトランジスタ１５１および１５２は、カレントミラー回路を構成する。このカレントミラー回路は、参照入力トランジスタ１５７に流れる電流に等しい電流が信号入力トランジスタ１２に流れるように作用する。これにより、入力信号および参照信号の比較を高速に行うことができる。
　ＭＯＳトランジスタ１５８は、差動対を構成する信号入力トランジスタ１２および参照入力トランジスタ１５７に流れる電流を制御する。このＭＯＳトランジスタ１５８のゲートには、バイアス信号線Ｖｂにより所定のバイアス電圧が供給される。これによりＭＯＳトランジスタ１５８は、定電流電源として動作する。
　このように、同図の比較部１５０は、信号入力トランジスタ１２のゲートに入力される画素信号と、参照入力トランジスタ１５７のゲートに入力される参照信号との比較動作を行わせることができる。
　［選択方法］ 
　まず、参照信号線ＲＥＦの電圧を０Ｖにする。これにより、参照入力トランジスタ１５７は非導通状態になる。すると、信号入力トランジスタ１２、参照入力トランジスタ１５７およびＭＯＳトランジスタ１５８により構成される差動増幅回路の作用により、信号入力トランジスタ１２のドレインは、０Ｖ近傍の電圧になる。次に、リセット信号ＲＳＴをハイレベルしてＭＯＳトランジスタ１３をオンさせる。これにより、帰還回路が形成され、信号入力トランジスタ１２のドレインは、約０Ｖの電圧になる。すると、信号線１０２に接続された光電変換部のフローティングディフュージョンＦＤが放電されて、信号線１０２の電圧が０Ｖとなる。
　ＭＯＳトランジスタ１５１および１５２からなるカレントミラー回路は、信号入力トランジスタ１２のドレインを０Ｖにする作用をさらに高めることができる。すなわち、参照信号線ＲＥＦの電圧を０Ｖにした際、ＭＯＳトランジスタ１５２に流れる電流が約０Ａになる。ＭＯＳトランジスタ１５１はＭＯＳトランジスタ１５２とカレントミラー回路を構成するため、ＭＯＳトランジスタ１５１を流れる電流も約０Ａとなる。このため、信号入力トランジスタ１２のドレインの電圧をより正確に０Ｖにすることができる。
　なお、ＭＯＳトランジスタ１３はフローティングディフュージョンＦＤをリセットする機能をさらに備えている。このリセットは、次のように行うことができる。まず、参照信号線ＲＥＦにフローティングディフュージョンＦＤのリセット電圧に相当する電圧を印加する。これにより、参照入力トランジスタ１５７が導通状態になる。上述した差動増幅回路およびカレントミラー回路の作用により、ＭＯＳトランジスタ１３のドレインの電圧もリセット電圧に略等しい値になる。次に、リセット信号ＲＳＴをハイレベルにしてＭＯＳトランジスタ１３を導通状態にする。これにより、光電変換部のフローティングディフュージョンＦＤにリセット電圧が印加され、リセットを行うことができる。
　このように、本技術の一実施形態においては、ＭＯＳトランジスタ１３により、フローティングディフュージョンＦＤのリセットが行われる。これにより、ＡＤ変換部１９０の構成を簡略化することができる。また、カレントミラー回路を使用することにより、差動増幅回路における利得を向上させることができ、フローティングディフュージョンＦＤのリセットをより正確に行うことができる。
　なお、比較部１５０の構成は、この例に限られない。例えば、カレントミラー回路を構成するＭＯＳトランジスタ１５１および１５２の代わりに抵抗負荷または定電流電源を使用することもできる。この際、抵抗負荷等は、差動対のうちの信号入力トランジスタ１２および参照入力トランジスタ１５７の何れか１つまたは両方に接続することができる。
　［比較出力処理部の構成］ 
　図７は本技術の一実施形態における比較出力処理部１６０の構成例を示す図である。この比較出力処理部１６０は、ＭＯＳトランジスタ５１１乃至５１７を備える。ここで、ＭＯＳトランジスタ５１１、５１３および５１５は、ＰチャンネルＭＯＳトランジスタにより構成することができる。また、ＭＯＳトランジスタ５１２、５１４、５１６および５１７は、ＮチャンネルＭＯＳトランジスタにより構成することができる。なお、ＭＯＳトランジスタ５１１は前置増幅部１６１を構成する。ＭＯＳトランジスタ５１２は、レベル変換部１６２を構成する。ＭＯＳトランジスタ５１３乃至５１７は、波形整形部１６３を構成する。また、比較出力処理部１６０には、前述した信号線１０６および１０７の他に、初期化信号線ＩＮＩ（Initialize）および電源線（ＶＤＤＨおよびＶＢＩＡＳ）が接続される。初期化信号線ＩＮＩは、ＭＯＳトランジスタ５１３および５１６に制御信号を伝達する信号線である。電源線ＶＤＤＨおよびＶＢＩＡＳは、比較出力処理部１６０に電源を供給する電源線である。
　ＭＯＳトランジスタ５１１のソースおよびゲートは、それぞれ電源線ＶＤＤＨおよび信号線１０６に接続される。ＭＯＳトランジスタ５１１のドレインは、ＭＯＳトランジスタ５１２のドレインに接続される。ＭＯＳトランジスタ５１２のゲートは電源線ＶＢＩＡＳに接続され、ソースはＭＯＳトランジスタ５１４および５１６のドレインならびにＭＯＳトランジスタ５１５および５１７のゲートに接続される。ＭＯＳトランジスタ５１３および５１６のゲートは、初期化信号線ＩＮＩに共通に接続される。ＭＯＳトランジスタ５１３のソースおよびドレインは、それぞれ電源線ＶＢＩＡＳおよびＭＯＳトランジスタ５１４のソースに接続される。ＭＯＳトランジスタ５１６のソースは、接地される。ＭＯＳトランジスタ５１４のゲートは、ＭＯＳトランジスタ５１５および５１７のドレインならびに信号線１０７に接続される。ＭＯＳトランジスタ５１５のソースは電源線ＶＢＩＡＳに接続され、ＭＯＳトランジスタ５１７のソースは接地される。
　前置増幅部１６１は、比較部１５０により出力された比較結果に対応する信号を増幅する。この前置増幅部１６１は、増幅した信号をレベル変換部１６２に対して出力する。この増幅は、ＭＯＳトランジスタ５１１により行われる。
　レベル変換部１６２は、前置増幅部１６１により出力された信号のレベル変換を行う。図６において説明した比較部１５０および前置増幅部１６１には、電源線ＶＤＤＨが接続されている。比較部１５０および前置増幅部１６１において高い利得を得るため、この電源線ＶＤＤＨにより供給される電源は比較的高い電圧にする必要がある。一方、後段の変換結果保持部１７０等は、デジタル信号を扱うため、比較的低い電圧の電源を供給することができる。この比較的低い電源は、電源線ＶＢＩＡＳにより供給される。これにより、変換結果保持部１７０等における消費電力を低減するとともに変換結果保持部１７０等に低耐圧のトランジスタを使用することが可能になる。このように、異なる電圧の電源が供給される回路間において信号の伝達を行うため、レベル変換部１６２を配置する。これにより、レベルの変換が行われた信号が波形整形部１６３に対して出力される。同図のレベル変換部１６２は、電源線ＶＢＩＡＳにより供給される電源電圧からＭＯＳトランジスタ５１２の閾値電圧を減じた電圧に信号レベルを制限することができる。
　波形整形部１６３は、レベル変換部１６２により出力された信号を変化の急峻な信号に整形する。この波形整形部１６３の動作について説明する。初期状態において、レベル変換部１６２の出力は値「０」である。この状態において、初期化信号線ＩＮＩから値「１」の信号が入力され、ＭＯＳトランジスタ５１６が導通状態になる。これにより、ＭＯＳトランジスタ５１７が非導通状態になるとともに、ＭＯＳトランジスタ５１５が導通状態になり、信号線１０７には値「１」が出力される。この際、ＭＯＳトランジスタ５１３および５１４は、非導通状態となる。その後、初期化信号線ＩＮＩには、値「０」の信号が入力される。これにより、ＭＯＳトランジスタ５１３は導通状態になり、ＭＯＳトランジスタ５１６は非導通状態になる。ＭＯＳトランジスタ５１４は、非導通状態であり、レベル変換部１６２の出力信号が値「０」であるため、ＭＯＳトランジスタ５１５および５１７の状態は、変化しない。
　次に、レベル変換部１６２の出力信号が値「０」から「１」に変化すると、ＭＯＳトランジスタ５１７が導通状態に遷移し、ＭＯＳトランジスタ５１５が非導通状態に遷移する。これにより、信号線１０７の電圧は低下する。このため、ＭＯＳトランジスタ５１４が導通状態に遷移し、ＭＯＳトランジスタ５１５および５１７のゲートの電圧がさらに上昇する。このような正帰還作用により信号線１０７の電圧は急激に低下する。これにより、波形の整形を行うことができる。
　［変換結果保持部の構成］ 
　図８は本技術の一実施形態における変換結果保持部１７０の構成例を示す図である。この変換結果保持部１７０は、記憶制御部１７１と、記憶部１７２乃至１７９とを備える。ここで、便宜上、ＡＤ変換後のデジタルの画素信号として８ビットのサイズのデータを想定する。このため、時刻コードのサイズも８ビットになる。なお、変換後のデジタルの画素信号および時刻コードのサイズは、システムへの要求に合わせて変更することができる。例えば、１５ビットのサイズにすることもできる。
　また、変換結果保持部１７０には、信号線１０７の他に、複数の信号線（ＷＯＲＤ、ＣＯＤＥ１乃至８）が接続される。ワード信号線ＷＯＲＤ（Word）は、記憶部１７２乃至１７９の制御信号を伝達する信号線である。コード信号線ＣＯＤＥ（Code）１乃至８は、時刻コードを双方向に伝達する信号線である。この複数のコード信号線ＣＯＤＥ１乃至８は、信号線１０１を構成する。
　記憶部１７２乃至１７９は、時刻コード転送部２００から入力された時刻コードを記憶する。この記憶部１７２乃至１７９は、それぞれ１ビットの時刻コードを記憶する。この記憶部１７２乃至１７９の構成について、記憶部１７２を例に挙げて説明する。この記憶部１７２は、ビット記憶部５２２と、双方向スイッチ５２３とを備える。
　双方向スイッチ５２３は、信号線５２６とコード信号線ＣＯＤＥ１との間に接続され、データを双方向に伝達する。また、この双方向スイッチ５２３は、制御入力端子を備える。この制御入力端子には、信号線５２４が接続される。信号線５２４を介して制御入力端子に値「１」が入力されると、双方向スイッチ５２３は導通状態になり、信号線５２６とコード信号線ＣＯＤＥ１との間で双方向にデータの伝達を行うことができる。一方、制御入力端子に値「０」が入力されると、双方向スイッチ５２３は、非導通状態になる。
　ビット記憶部５２２は、１ビットのデータを記憶する記憶装置である。このビット記憶部５２２は入出力端子および制御入力端子を備え、それぞれ信号線５２６および１０７が接続される。信号線１０７を介して値「１」の信号が制御入力端子に入力されると、ビット記憶部５２２は、信号線５２６を介して双方向スイッチ５２３から伝達された信号である１ビットの時刻コードを記憶する。その際、１ビットの時刻コードが変化した場合には、ビット記憶部５２２に記憶されているデータが書き換えられる。その後、制御入力端子に入力された信号が値「１」から「０」に遷移すると、ビット記憶部５２２に記憶されていたデータがそのまま保持される。すなわち、次に制御入力端子に入力された信号が値「１」になるまで、上述のデータの書換えは行われない。また、ビット記憶部５２２は、制御入力端子に入力された信号が値「０」の際には、保持したデータを信号線５２６に対して出力する。
　記憶制御部１７１は、信号線５２４を介して制御信号を出力し、記憶部１７２乃至１７９を制御する。この記憶制御部１７１は、双方向スイッチ５２３の制御信号として、例えば、ワード信号線ＷＯＲＤおよび信号線１０７により入力された２つの信号の論理和により得られる信号を生成し、出力することができる。これは、ＯＲゲート５２１により行うことができる。
　［時刻コード転送部の構成］ 
　図９は本技術の一実施形態における時刻コード転送部２００の構成例を示す図である。この時刻コード転送部２００は、コード保持部２１０および２３０と、クロックバッファ２２０および２４０とを備える。この時刻コード転送部２００は、図１において説明した画素アレイ部１０に配置されたエリア画素１００の行数と同数のコード保持部およびクロックバッファを有する。便宜上、コード保持部２１０および２３０ならびにクロックバッファ２２０および２４０を例に挙げて説明する。
　コード保持部２１０は、時刻コードを保持する。このコード保持部２１０は、フリップフロップ２１１乃至２１８により構成される。このフリップフロップ２１１等はクロックバッファ２２０から出力されたクロック信号に基づいて時刻コードのうちの１ビットを保持する。具体的には、クロック信号が値「０」のとき、時刻コード生成部２０から出力されて同図のＤ入力端子に入力された時刻コードを内部ノードに保持するとともにＱ出力端子をハイインピーダンス状態にする。次に、クロック信号が値「１」になると、内部ノードに保持した時刻コードをＱ出力端子から出力する。この出力された時刻コードは、信号線１０１を介してコード保持部２３０に入力される。このように、時刻コード転送部２００は、複数の時刻コード保持部をシフトレジスタとして動作させて、時刻コードの転送を行う。
　クロックバッファ２２０は、図３において説明したクロック信号生成部５４により生成されたクロック信号をコード保持部２１０に対して出力するとともに、次段のクロックバッファに対して出力する。このクロックバッファ２２０は、複数の反転ゲート２２１乃至２２４により構成され、劣化したクロック信号を整形するリピータとして動作する。また、このクロックバッファ２２０は、時刻コード転送部２００において、時刻コードとは逆の方向に順次転送される。すなわち、クロックバッファ２４０は、コード保持部２３０に対してクロック信号を出力するとともに、クロックバッファ２２０に対してクロック信号を出力する。これにより、コード保持部２１０に入力されるクロック信号は、コード保持部２３０に入力されたクロック信号と比較して、反転ゲート２つ分の伝播遅延時間と反転ゲート２２４までの配線による遅延とに相当する時間の遅延を有するものとなる。このように、クロックバッファ２２０は、クロック信号を遅延させる機能をさらに備える。
　上述したように、フリップフロップ２１１等は、クロック信号が値「０」のとき、入力された時刻コードを内部ノードに保持する。この保持の際、所定の時間、いわゆるセットアップタイムを確保する必要がある。クロックバッファ２２０により生じたクロック信号の遅延により、コード保持部２３０においてクロック信号が値「０」に遷移した際、コード保持部２１０に入力されるクロック信号は値「１」のままである。すなわち、内部ノードに保持された時刻コードが出力された状態にとどまっている。これによりコード保持部２３０においてセットアップタイムを確保することができ、時刻コードの伝達を行うことができる。
　コード保持部２１０の出力とコード保持部２３０の入力にはコード信号線ＣＯＤＥ１乃至８がそれぞれ接続される。これにより、時刻コード生成部２０により生成されて、コード保持部２１０において保持された時刻コードがこれらのコード信号線ＣＯＤＥ１乃至８を介して変換結果保持部１７０に対して出力される。また、ＡＤ変換後に変換結果保持部１７０に保持された時刻コードがこれらのコード信号線ＣＯＤＥ１乃至８を介してコード保持部２３０に対して出力される。このように、時刻コード転送部２００は、時刻コードの転送を行う。
　次に、エリア画素１００の内部構成について説明する。エリア画素１００の内部構成には種々の候補があるため、以下では、代表的な内部構成を順に説明する。
　（撮像装置の撮像タイミング）
　図１０は本開示に係る撮像装置の１フレーム期間のタイミング図である。図１０はグローバルシャッタ方式の撮像装置１（図４Ｂのエリア画素１００と図５Ｂの光電変換部１１０を備える撮像装置１）のタイミング図を示している。図１０の上半分は、時刻Ｔ１で露光を開始してから、１フレーム期間（時刻Ｔ１～Ｔ６）のタイミングを示している。図１０の下半分は、時刻Ｔ３～Ｔ４の動作を詳細に示すタイミング図である。
　時刻Ｔ１～Ｔ２は露光期間である。時刻Ｔ１の直前にＯＦＧ信号がハイレベルになってトランジスタ５０２がオンし、フォトダイオード５０１内の電荷がオーバーフロードレイン信号線ＯＦＤを介して排出される。露光期間Ｔ１～Ｔ２内に、フォトダイオード５０１は継続して光電変換を行って、電荷を蓄積する。時刻Ｔ２で転送信号ＴＸＧがハイレベルになってトランジスタ５０３がオンし、フォトダイオード５０１で光電変換された電荷が記憶部１１３に保持される。記憶部１１３への保持動作は、全画素同時に行われる。
　その後、エリア画素内の４つの画素の読出しが順次に行われる。図１０の時刻Ｔ２～Ｔ３ではエリア画素内の画素Ａの読出しが行われ、時刻Ｔ３～Ｔ４ではエリア画素内の画素Ｂの読出しが行われ、時刻Ｔ４～Ｔ５ではエリア画素内の画素Ｃの読出しが行われ、時刻Ｔ５～Ｔ６ではエリア画素内の画素Ｄの読出しが行われる。信号ＴＸ＿Ａ、ＴＸ＿Ｂ、ＴＸ＿Ｃ、ＴＸ＿Ｄはそれぞれ、エリア画素内の画素Ａ、Ｂ、Ｃ、Ｄのトランジスタ５０４のゲート信号である。このゲート信号がハイレベルになると、トランジスタ５０４がオンし、記憶部１１３に記憶された画素信号に対応する電荷がフローティングディフュージョンＦＤに転送される。
　以下では、画素Ｂの読出し動作を詳細に説明する。図１０の下半分のタイミング図における信号ＲＳＴは、画素Ｂにおけるトランジスタ１３のゲートに入力されるリセット信号ＲＳＴである。
　時刻ｔ１でリセット信号ＲＳＴがハイレベルになると、ＡＤ変換部１９０内のトランジスタ１３が導通状態となりフローティングディフュージョンＦＤの電圧がリセットされる。時刻ｔ１～ｔ６の期間は、Ｐ相信号を参照信号と比較して、Ｐ相信号をデジタル信号に変換する期間である。
　時刻ｔ２～ｔ４の間に、信号レベルが線形に変化するランプ波からなる参照信号ＲＥＦがトランジスタ１５７のゲートに入力される。Ｐ相信号の信号レベルが参照信号ＲＥＦの信号レベルを上回ると、差動対のトランジスタ１２のドレイン電圧が下がり、トランジスタ５１１のドレイン電圧が高くなり、ＡＤ変換部１９０の出力信号ＶＣＯがローレベルになる（時刻ｔ３）。
　時刻ｔ７～ｔ１１は、Ｄ相信号を参照信号と比較して、Ｄ相信号をデジタル信号に変換する期間である。時刻ｔ７で、転送信号ＴＸ＿Ｂがハイレベルになると、トランジスタ５０４がオンし、記憶部１１３に保持された電荷がフローティングディフュージョンＦＤに転送される。フローティングディフュージョンＦＤの電荷は、信号伝送部９１を介して、Ｄ相信号としてＡＤ変換部１９０内のトランジスタ１２のゲートに供給される。
　この期間内には、信号レベルが線形に変化するランプ波からなる参照信号ＲＥＦがトランジスタ１５７のゲートに入力される。Ｄ相信号の信号レベルが参照信号ＲＥＦの信号レベルを上回ると、差動対のトランジスタ１２のドレイン電圧が下がり、トランジスタ１５１のドレイン電圧が高くなり、ＡＤ変換部１９０の出力信号ＶＣＯがローレベルになる（時刻ｔ８）。
　このように、ＡＤ変換部１９０では、記憶部１１３に記憶されたＰ相信号またはＤ相信号を参照信号と比較して、参照信号と一致するタイミングを示す信号ＶＣＯを出力する。信号ＶＣＯは図８に示す変換結果保持部１７０に入力されて、時刻コードが生成される。
　（エリア画素１００の第１例）
　図１１は第１例に係るエリア画素１００の回路図、図１２は第１例に係るエリア画素１００の断面図、図１３Ａは図１２のＡ－Ａ線方向の平面図、図１３Ｂは図１２のＢ－Ｂ線方向の平面図である。図１１、図１２、図１３Ａおよび図１３Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第１例に係るエリア画素１００は、４つの画素を備えており、各画素は記憶部を有していない。よって、第１例に係るエリア画素１００を有する撮像装置１は、ローリングシャッタ方式で撮像を行う。図１１に示すように、光電変換部１１０は、トランジスタ５０２，５０４とフォトダイオード５０１とを有する。
　第１例に係るエリア画素１００を有する撮像装置１は、図１１に示すように、第１領域ＡＲ１と第２領域ＡＲ２を備えている。第１領域ＡＲ１には、シリコンを材料とする光電変換部１１０が配置されている。エリア画素１００内には４つの画素に対応する４つの光電変換部１１０が設けられており、いずれも第１領域ＡＲ１に配置されている。第２領域ＡＲ２には、シリコンを材料とするＡＤ変換部１９０が配置されている。
　第１例に係るエリア画素１００を有する撮像装置１は、第１領域ＡＲ１と第２領域ＡＲ２を積層して、第１領域ＡＲ１と第２領域ＡＲ２との間で送受される信号線の数をできるだけ少なくしている。
　第１例に係るエリア画素１００では、エリア画素１００内のすべての光電変換部１１０のフローティングディフュージョンＦＤの電荷が同一の信号伝送部９１を介して、ＡＤ変換部１９０に供給される。このため、この電荷を受ける差動対のトランジスタ１２は一つだけで済む。このトランジスタ１２のゲートには、ゲート電圧をリセット電圧に設定するためのトランジスタ１３が接続されている。このトランジスタ１３は、リセット信号ＲＳＴがハイレベルのときに、トランジスタ１２のドレインをゲートに短絡する。トランジスタ１２のドレインは、トランジスタ１５１を介して電源電圧ＶＤＤＨに接続されており、リセット信号ＲＳＴがハイレベルのときには、トランジスタ１２のゲート電圧は所定のリセット電圧に設定される。
　第１基板ＳＵＢ１には、配線層７１と、光電変換部１１０と、カラーフィルタ７２と、オンチップレンズ７３とが積層されている。画素間には素子分離層７４が配置されている。第２基板ＳＵＢ２には、配線層７５と、ＡＤ変換部１９０と、保護層７６とが積層されている。図１２に示す第１基板ＳＵＢ１と第２基板ＳＵＢ２の層構成は一例であり、種々の変形例が考えられる。
　図１２に示すように、第１領域ＡＲ１は、第１基板ＳＵＢ１上に配置されている。第２領域ＡＲ２は、第２基板ＳＵＢ２上に配置されている。第１領域ＡＲ１と第２領域ＡＲ２とは、例えばＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。エリア画素１００内の４つの光電変換部１１０が同一の信号伝送部９１を介して、各光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。第１領域ＡＲ１は第１基板ＳＵＢ１の基板面の全域の面積を有し、第２領域ＡＲ２は第２基板ＳＵＢ２の基板面の全域の面積を有する。第１領域ＡＲ１と第２領域ＡＲ２は、同じ面積を有する。
　図１３Ａと図１３Ｂに示すように、第１領域ＡＲ１の全域に光電変換部１１０が配置され、第２領域ＡＲ２の全域にＡＤ変換部１９０が配置されている。上述したように、第１領域ＡＲ１と第２領域ＡＲ２は、積層方向に延びる信号伝送部９１を介して、エリア画素１００内の各光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受するため、信号伝送部９１の数を削減できる。これにより、光電変換部１１０とＡＤ変換部１９０の配置面積を広げることができ、光電変換部１１０の開口率を高くすることができるとともに、エリア画素１００をより微細化でき、撮像装置１の画素数を増やすことができる。
　（エリア画素１００の第２例）
　図１４は第２例に係るエリア画素１００の回路図、図１５は第２例に係るエリア画素１００の断面図、図１６Ａは図１５のＡ－Ａ線方向の平面図、図１６Ｂは図１５のＢ－Ｂ線方向の平面図、図１６Ｃは図１５のＣ－Ｃ線方向の平面図である。以下では、第１例に係るエリア画素１００との相違点を中心に説明する。
　第２例に係るエリア画素１００を有する撮像装置１は、第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第２例に係るエリア画素１００は、ＡＤ変換部１９０を第２領域ＡＲ２と第３領域ＡＲ３に分割して配置する点で第１例とは異なる。
　第１領域ＡＲ１には、光電変換部１１０が配置されている。第２領域ＡＲ２と第３領域ＡＲ３には、ＡＤ変換部１９０が分割して配置されている。以下では、第２領域ＡＲ２に配置されるＡＤ変換部１９０の一部分を第１分割ＡＤ変換部１９０ａと呼び、第３領域ＡＲ３に配置されるＡＤ変換部１９０の一部分を第２分割ＡＤ変換部１９０ｂと呼ぶ。
　第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内のトランジスタ１２、１３、１５７、１５８を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内の残りの部分、具体的にはトランジスタ１５１、１５２、５１１～５１７を有する。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂは、差動対であるトランジスタ１２、１５７の両ドレイン信号を送受する。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる同一の信号伝送部９１で、４画素内の４つのフローティングディフュージョンＦＤの電荷を順に送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１で、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。第１領域ＡＲ１は第１基板ＳＵＢ１上に、第２領域ＡＲ２は第２基板ＳＵＢ２上に、第３領域ＡＲ３は第３基板ＳＵＢ３上に配置されている。
　図１６Ｂと図１６Ｃに示すように、ＡＤ変換部１９０を第２領域ＡＲ２と第３領域ＡＲ３に分けて配置するため、ＡＤ変換部１９０を配置するための十分な領域を確保できる。
　（エリア画素１００の第３例）
　図１７は第３例に係るエリア画素１００の回路図、図１８は第３例に係るエリア画素１００の断面図、図１９Ａは図１８のＡ－Ａ線方向の平面図、図１９Ｂは図１８のＢ－Ｂ線方向の平面図、図１９Ｃは図１８のＣ－Ｃ線方向の平面図である。以下では、第２例に係るエリア画素１００との相違点を中心に説明する。
　第３例に係るエリア画素１００は、ＡＤ変換部１９０の分割の仕方が第２例と異なっており、ＡＤ変換部１９０内の比較結果出力信号を出力するトランジスタ５１２までを第１分割ＡＤ変換部１９０ａに含めて第２領域ＡＲ２に配置し、トランジスタ５１２の後段側の第２分割ＡＤ変換部１９０ｂを第３領域ＡＲ３に配置している。その他は、第２例と同様であり、第２領域ＡＲ２には第１分割ＡＤ変換部１９０ａが配置され、第３領域ＡＲ３には第２分割ＡＤ変換部１９０ｂが配置される。このため、図１８に示す第３例の断面図は図１５に示す第２例の断面図と同様であり、図１９に示す第３例の平面図は図１６に示す第２例の平面図と同様である。
　後述するように、ＡＤ変換部１９０を２つに分割する仕方は、図１４と図１７に限定されるものではないが、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂで送受される信号の数ができるだけ少なくなるようにするのが望ましい。
　（エリア画素１００の第１例～第３例のまとめ）
　図２０は上述した第１例～第３例に係るエリア画素１００の特徴をまとめた図である。第１例～第３例はいずれも、裏面側が光照射面である。第１例～第３例では、光電変換部１１０はシリコンで形成され、光電変換部１１０は第１領域ＡＲ１に配置されている。第１例では、ＡＤ変換部１９０は第２領域ＡＲ２に配置されている。第２例と第３例では、ＡＤ変換部１９０は第２領域ＡＲ２と第３領域ＡＲ３に分割して配置されている。第１例では、第１領域ＡＲ１と第２領域ＡＲ２とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。第２例と第３例における第１領域ＡＲ１と第２領域ＡＲ２では、ビア９１ｂからなる信号伝送部９１を介して、光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。第２例における第２領域ＡＲ２と第３領域ＡＲ３では、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。第３例における第２領域ＡＲ２と第３領域ＡＲ３では、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の比較結果信号を送受する。
　（エリア画素１００の第４例）
　図２１は第４例に係るエリア画素１００の回路図、図２２は第４例に係るエリア画素１００の断面図、図２３Ａは図２２のＡ－Ａ線方向の平面図、図２３Ｂは図２２のＢ－Ｂ線方向の平面図である。図２１、図２２、図２３Ａおよび図２３Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第４例に係るエリア画素１００は、第１例～第３例と同様に、光電変換部１１０に記憶部が接続されていないものであり、ローリングシャッタ方式の撮像装置１に用いられる。
　第４例に係るエリア画素１００は、シリコン以外を材料とする光電変換部１１０を有する。シリコン以外の材料とは、例えば有機半導体材料である。このように、第４例の光電変換部１１０は、シリコン以外の材料（以下、非シリコンと呼ぶこともある）を含む半導体層を有する。より詳細には、第４例の光電変換部１１０は、上部電極層１１ａと、光電変換層１１ｂと、絶縁層１１ｄと、下部電極層１１ｅとが積層された構造を有する。
　第４例に係るエリア画素１００を有する撮像装置１は、図２１と図２２に示すように、積層される第１領域ＡＲ１および第２領域ＡＲ２を備えている。第１領域ＡＲ１と第２領域ＡＲ２は、同一基板上のそれぞれ異なる層に配置されている。第１領域ＡＲ１には、光電変換部１１０が配置されている。光電変換部１１０が配置される層は、シリコン以外を材料とする半導体層である。より具体的には、第１領域ＡＲ１には、シリコン以外を材料とする上部電極層１１ａ、光電変換層１１ｂ、絶縁層１１ｄおよび下部電極層１１ｅとが積層されている。上部電極層１１ａと下部電極層１１ｅの材料は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などである。
　第２領域ＡＲ２には、配線層７１とＡＤ変換部１９０がそれぞれ異なる層に配置されている。ＡＤ変換部１９０が配置される層は、シリコンを材料とする半導体層である。第２領域ＡＲ２には、ＡＤ変換部１９０と配線層７１が配置されている。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。
　第４例に係るエリア画素１００を有する撮像装置１は、前工程にて、支持基板上にシリコンを材料とする半導体層を配置してＡＤ変換部１９０と配線層７１を順に形成し、その後の後工程にて、非シリコン半導体層を形成して光電変換部１１０を形成する。
　このように、第４例に係るエリア画素１００は、同一の基板上に、シリコンからなるＡＤ変換部１９０と、シリコン以外を材料とする光電変換部１１０とを積層した構造を有する。エリア画素１００内の４つの光電変換部１１０とＡＤ変換部１９０は、ビア９１ｂからなる同一の信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を順に送受するため、ビア９１ｂの数を削減でき、その分、光電変換部１１０やＡＤ変換部１９０の面積を広げることができるとともに、エリア画素１００を微細化できる。
　（エリア画素１００の第５例）
　図２４は第５例に係るエリア画素１００の回路図、図２５は第５例に係るエリア画素１００の断面図、図２６Ａは図２５のＡ－Ａ線方向の平面図、図２６Ｂは図２５のＢ－Ｂ線方向の平面図、図２６Ｃは図２５のＣ－Ｃ線方向の平面図である。図２４、図２５、図２６Ａおよび図２６Ｂは、エリア画素１００が４つの画素を有する例を示している。以下では、第４例に係るエリア画素１００との相違点を中心に説明する。
　第５例に係るエリア画素１００は、第３例と同様に、光電変換部１１０に記憶部が接続されていないものであり、ローリングシャッタ方式の撮像装置１に用いられる。
　第５例に係るエリア画素１００を有する撮像装置１は、図２４および図２５に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、シリコン以外を材料とする光電変換部１１０が配置されている。ＡＤ変換部１９０は、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。第１分割ＡＤ変換部１９０ａと光電変換部１１０は、フローティングディフュージョンＦＤの電荷を送受する。第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内の差動対のトランジスタ１２、１５７とトランジスタ１３、１５８を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内の残りの部分、具体的にはトランジスタ１５１、１５２、５１１～５１７を有する。第２領域ＡＲ２には第１分割ＡＤ変換部１９０ａが配置され、第３領域ＡＲ３には第２分割ＡＤ変換部１９０ｂが配置されている。第１領域ＡＲ１と第２領域ＡＲ２は、第１基板ＳＵＢ１上に積層されている。第３領域ＡＲ３は、第２基板ＳＵＢ２上に配置されている。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、差動対のトランジスタ１２、１５７のドレイン信号を送受する。
　図２６Ｂ及び図２６Ｃに示すように、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂはそれぞれ、各領域の全域に配置されるため、ＡＤ変換部１９０を配置するのに必要な十分な面積を確保でき、微細加工が可能となる。
　（エリア画素１００の第６例）
　図２７は第６例に係るエリア画素１００の回路図、図２８は第６例に係るエリア画素１００の断面図、図２９Ａは図２８のＡ－Ａ線方向の平面図、図２９Ｂは図２８のＢ－Ｂ線方向の平面図、図２９Ｃは図２８のＣ－Ｃ線方向の平面図である。図２７、図２８、図２９Ａおよび図２９Ｂは、エリア画素１００が４つの画素を有する例を示している。以下では、第４例に係るエリア画素１００との相違点を中心に説明する。
　第６例に係るエリア画素１００は、第３例と同様に、光電変換部１１０に記憶部が接続されていないものであり、ローリングシャッタ方式の撮像装置１に用いられる。
　第６例における第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内のトランジスタ１２、１３、１５１、１５２、１５７、１５８、５１１、５１２を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内のトランジスタ５１３～５１７を有する。すなわち、ＡＤ変換部１９０は、画素信号と参照信号との比較結果信号を出力するトランジスタ５１２のソースノードで分割されている。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して比較結果出力信号を送受する。比較結果出力信号を出力するトランジスタ５１２は、レベル変換部を構成している。
　（エリア画素１００の第４例～第６例のまとめ）
　図３０は上述した第４例～第６例に係るエリア画素１００の特徴をまとめた図である。第４例～第６例では、光電変換部１１０はシリコン以外の半導体層で形成され、ＡＤ変換部１９０はシリコンの半導体層で形成されている。第４例～第６例では、光電変換部１１０は第１領域ＡＲ１に配置されている。第４例におけるＡＤ変換部１９０は第２領域ＡＲ２に配置されている。第５例と第６例におけるＡＤ変換部１９０は第２領域ＡＲ２と第３領域ＡＲ３に分割して配置されている。第４例～第６例では、第１領域ＡＲ１と第２領域ＡＲ２とは、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。第５例における第２領域ＡＲ２と第３領域ＡＲ３とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。第６例における第２領域ＡＲ２と第３領域ＡＲ３とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の比較結果信号を送受する。
　（エリア画素１００の第７例）
　図３１は第７例に係るエリア画素１００の回路図、図３２は第７例に係るエリア画素１００の断面図、図３３Ａは図３２のＡ－Ａ線方向の平面図、図３３Ｂは図３２のＢ－Ｂ線方向の平面図、図３３Ｃは図３２のＣ－Ｃ線方向の平面図である。図３１、図３２、図３３Ａおよび図３３Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第７例に係るエリア画素１００は、第４例と同様に、光電変換部１１０に記憶部が接続されていないものであり、ローリングシャッタ方式の撮像装置１に用いられる。
　第７例に係るエリア画素１００は、シリコン以外を材料とする光電変換部１１０（第１光電変換部１１０ａ）と、シリコンを材料とする光電変換部１１０（第２光電変換部１１０ｂ）とを有する。シリコン以外の材料は、例えば有機半導体材料を含んでいる。第１光電変換部１１０ａは、例えば緑色の光電変換を行い、第２光電変換部１１０ｂは、例えば赤と青の光電変換を行う。
　図３１に示すように、ＡＤ変換部１９０内のトランジスタ１２のゲートとトランジスタ１３のソースには、第１光電変換部１１０ａのフローティングディフュージョンＦＤと、第２光電変換部１１０ｂのフローティングディフュージョンＦＤとが接続されている。
　第７例に係るエリア画素１００を有する撮像装置１は、図３１と図３２に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１と第２領域ＡＲ２は、第１基板ＳＵＢ１上に積層されている。第３領域ＡＲ３は、第２基板ＳＵＢ２上に配置されている。第１領域ＡＲ１には、シリコン以外の材料にて第１光電変換部１１０ａが配置されている。第２領域ＡＲ２には、シリコンを材料とする第２光電変換部１１０ｂが配置されている。第３領域ＡＲ３には、シリコンを材料とするＡＤ変換部１９０が配置されている。
　第１領域ＡＲ１と第３領域ＡＲ３は、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図３３Ａと図３３Ｂに示すように、第１光電変換部１１０ａと第２光電変換部１１０ｂは、各領域の全域に配置されるため、開口率を向上できるとともに、エリア画素１００の微細化も可能となる。
　このように、第７例に係るエリア画素１００は、２種類の光電変換部１１０（１１０ａ、１１０ｂ）を有し、各光電変換部１１０（１１０ａ、１１０ｂ）のフローティングディフュージョンＦＤの電荷を、ビア９１ｂとＣｕ－Ｃｕ接続９１ａを介してＡＤ変換部１９０に転送する。各光電変換部１１０（１１０ａ、１１０ｂ）を別々の層の全域に配置するため、二種類の光電変換部１１０（１１０ａ、１１０ｂ）を設けても、各光電変換部１１０の十分な配置面積を確保できる。
　（エリア画素１００の第８例）
　図３４は第８例に係るエリア画素１００の回路図、図３５は第８例に係るエリア画素１００の断面図、図３６Ａは図３５のＡ－Ａ線方向の平面図、図３６Ｂは図３５のＢ－Ｂ線方向の平面図、図３６Ｃは図３５のＣ－Ｃ線方向の平面図である。図３４、図３５、図３６Ａおよび図３６Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第８例に係るエリア画素１００は、第７例と同様に、光電変換部１１０に記憶部が接続されていないものであり、ローリングシャッタ方式の撮像装置１に用いられる。
　第８例に係るエリア画素１００は、第７例とは異なり、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を受ける第１ＡＤ変換部１９０ａと、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を受ける第２ＡＤ変換部１９０ｂとを有する。このように、第８例に係るエリア画素１００は、第７例よりもＡＤ変換部１９０の数が多い。
　図３４および図３５に示すように、第１領域ＡＲ１には、シリコン以外を材料とする第１光電変換部１１０ａが配置されている。第２領域ＡＲ２には、シリコンを材料とする第２光電変換部１１０ｂが配置されている。第３領域ＡＲ３には、シリコンを材料とする第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂが同一層に配置されている。第１領域ＡＲ１と第２領域ＡＲ２は第１基板ＳＵＢ１上に積層されており、第３領域ＡＲ３は第２基板ＳＵＢ２上に配置されている。第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図３６Ａに示すように、第１光電変換部１１０ａは、第１領域ＡＲ１の全域に配置されている。図３６Ｂに示すように、第２光電変換部１１０ｂは、第２領域ＡＲ２の全域に配置されている。また、図３６Ｃに示すように、第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂは第３領域ＡＲ３に配置されており、第１ＡＤ変換部１９０ａは第２ＡＤ変換部１９０ｂを取り囲むように配置されている。
　第８例に係るエリア画素１００では、第１光電変換部１１０ａ用の第１ＡＤ変換部１９０ａと、第２光電変換部１１０ｂ用の第２ＡＤ変換部１９０ｂとを備えているため、第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂは同時並行でＡＤ変換を行うことができ、ＡＤ変換処理時間を短縮できる。
　（エリア画素１００の第７例～第８例のまとめ）
　図３７は上述した第７例と第８例に係るエリア画素１００の特徴をまとめた図である。第７例と第８例では、裏面側が光照射面であり、第１光電変換部１１０ａがシリコン以外の半導体層で形成され、第２光電変換部１１０ｂがシリコンの半導体層で形成されている。第１光電変換部１１０ａは第１領域ＡＲ１に配置され、第２光電変換部１１０ｂは第２領域ＡＲ２に配置されている。第７例のＡＤ変換部１９０は第３領域ＡＲ３に配置されている。第８例は、２つのＡＤ変換部１９０（第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂ）を有する。第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂは、第３領域ＡＲ３に配置されている。第７例と第８例では、第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。また、第２領域ＡＲ２と第３領域ＡＲ３とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　（エリア画素１００の第９例）
　図３８は第９例に係るエリア画素１００の回路図、図３９は第９例に係るエリア画素１００の断面図、図４０Ａは図３９のＡ－Ａ線方向の平面図、図４０Ｂは図３９のＢ－Ｂ線方向の平面図、図４０Ｃは図３９のＣ－Ｃ線方向の平面図である。図３８、図３９、図４０Ａおよび図４０Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第９例に係るエリア画素１００は、各画素の光電変換部１１０に記憶部が接続されていないため、第９例に係るエリア画素１００を有する撮像装置１は、ローリングシャッタ方式で撮像を行う。
　第９例に係るエリア画素１００は、図３８に示すように、画素ごとに、第１光電変換部１１０ａと第２光電変換部１１０ｂを有する。第１光電変換部１１０ａと第２光電変換部１１０ｂはいずれも、シリコンを材料とする半導体層を有する。
　第９例に係るエリア画素１００を有する撮像装置１は、第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、第１光電変換部１１０ａが配置されている。第２領域ＡＲ２には、第２光電変換部１１０ｂが配置されている。第３領域ＡＲ３には、ＡＤ変換部１９０が配置されている。
　第１領域ＡＲ１と第２領域ＡＲ２は、第１基板ＳＵＢ１上に積層されている。第３領域ＡＲ３は第２基板ＳＵＢ２上に配置されている。
　第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷と、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷とを送受する。
　（エリア画素１００の第１０例）
　図４１は第１０例に係るエリア画素１００の回路図、図４２は第１０例に係るエリア画素１００の断面図、図４３Ａは図４２のＡ－Ａ線方向の平面図、図４３Ｂは図４２のＢ－Ｂ線方向の平面図、図４３Ｃは図４２のＣ－Ｃ線方向の平面図である。以下では、第９例との相違点を中心に説明する。
　第１０例に係るエリア画素１００は、画素ごとに、第１光電変換部１１０ａと第２光電変換部１１０ｂを有する点では第９例に共通するが、第１０例に係る第１光電変換部１１０ａと第２光電変換部１１０ｂはいずれも、シリコン以外を材料とする半導体層を有し、例えば有機半導体材料で構成されている。第１光電変換部１１０ａと第２光電変換部１１０ｂは、例えば、互いに異なる色波長の光電変換を行う。
　図４１に示すように、第１領域ＡＲ１には、第１光電変換部１１０ａが配置されている。第２領域ＡＲ２には、第２光電変換部１１０ｂが配置されている。第１領域ＡＲ１と第２領域ＡＲ２はいずれも、シリコン以外を材料とする半導体層を有する。
　第３領域ＡＲ３には、シリコンを材料とするＡＤ変換部１９０が配置されている。第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３は、同一の基板上に積層されている。第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。同様に、第２領域ＡＲ２と第３領域ＡＲ３とは、ビア９１ｂからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図４３Ａ、図４３Ｂおよび図４３Ｃに示すように、第１光電変換部１１０ａは第１領域ＡＲ１の全域に配置され、第２光電変換部１１０ｂは第２領域ＡＲ２の全域に配置され、ＡＤ変換部１９０は第３領域ＡＲ３の全域に配置されるため、二種類の光電変換部１１０ａ、１１０ｂを有していても、各光電変換部の配置面積を十分に確保できる。
　（エリア画素１００の第１１例）
　図４４は第１１例に係るエリア画素１００の回路図、図４５は第１１例に係るエリア画素１００の断面図、図４６Ａは図４５のＡ－Ａ線方向の平面図、図４６Ｂは図４５のＢ－Ｂ線方向の平面図、図４６Ｃは図４５のＣ－Ｃ線方向の平面図、図４６Ｄは図４５のＤ－Ｄ線方向の平面である。以下では、第１０例との相違点を中心に説明する。
　第１１例に係るエリア画素１００は、各画素が記憶部を有していないため、第１１例に係るエリア画素１００を有する撮像装置１は、ローリングシャッタ方式で撮像を行う。
　第１領域ＡＲ１には、シリコン以外を材料とする第１光電変換部１１０ａが配置されている。第２領域ＡＲ２には、シリコン以外を材料とする第２光電変換部１１０ｂが配置されている。
　第１１例に係るエリア画素１００は、ＡＤ変換部１９０が二つに分割されている点で、第１０例とは異なっている。第１１例におけるＡＤ変換部１９０は、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内の差動対のトランジスタ１２、１５７のドレイン信号を送受する。第１分割ＡＤ変換部１９０ａは第３領域ＡＲ３に配置され、第２分割ＡＤ変換部１９０ｂは第４領域ＡＲ４に配置されている。
　第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３は、第１基板ＳＵＢ１上に積層されている。第４領域ＡＲ４は第２基板ＳＵＢ２上に配置されている。
　第１領域ＡＲ１内の第１光電変換部１１０ａと第１分割ＡＤ変換部１９０ａとは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。また、第２領域ＡＲ２内の第２光電変換部１１０ｂと第１分割ＡＤ変換部１９０ａとは、ビア９１ｂからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。第３領域ＡＲ３と第４領域ＡＲ４は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。
　（エリア画素１００の第９例～第１１例のまとめ）
　図４７は上述した第９例～第１１例に係るエリア画素１００の特徴をまとめた図である。第９例と第１１例は、裏面側が光照射面であるのに対し、第１０例は、表面側が光照射面である。第９例は、第１光電変換部１１０と第２光電変換部１１０がともにシリコンを材料とする半導体層を有するのに対し、第１０例と第１１例は、第１光電変換部１１０と第２光電変換部１１０がともにシリコン以外を材料とする半導体層を有する。第９例～第１１例では、第１光電変換部１１０および第２光電変換部１１０が第１基板ＳＵＢ１に配置されている。第９例と第１０例では、ＡＤ変換部１９０が第２領域ＡＲ２に配置されている。第１１例では、第１分割ＡＤ変換部１９０ａは第１領域ＡＲ１に配置され、第２分割ＡＤ変換部１９０ｂは第２領域ＡＲ２に配置されている。
　第９例では、第１領域ＡＲ１と第２領域ＡＲ２とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０と第２光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。第１０例では、第１領域ＡＲ１と第２領域ＡＲ２とは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０と第２光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。第１１例では、第３領域ＡＲ３と第４領域ＡＲ４とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。
　このように、第９例～第１１例に係るエリア画素１００を有する撮像装置１は、エリア画素１００ごとに、複数の光電変換部１１０を有する複数の画素と、フローティングディフュージョンＦＤと、ＡＤ変換部１９０とを備えている。ＡＤ変換部１９０は、複数の画素内の２以上の画素からなるエリア画素１００ごとに設けられ、２以上の画素で光電変換された電荷に応じた信号をデジタル信号に変換する。フローティングディフュージョンＦＤは、画素内の光電変換部１１０で光電変換された電荷を出力する。
　複数の画素内の複数の光電変換部１１０、複数のＡＤ変換部１９０、及び複数のフローティングディフュージョンＦＤは、積層された複数の領域に配置されている。信号伝送部９１は、複数の領域の間で信号の送受を行う。複数の領域のうち、複数の光電変換部１１０が配置される領域は、ＡＤ変換部１９０が配置される領域とは別に設けられる。エリア画素１００内の複数の光電変換部１１０が配置される領域と、ＡＤ変換部１９０が配置される領域とは、複数のフローティングディフュージョンＦＤの電荷を同一の信号伝送部９１を介して送受する。
　（エリア画素１００の第１２例）
　図４８は第１２例に係るエリア画素１００の回路図、図４９は第１２例に係るエリア画素１００の断面図、図５０Ａは図４９のＡ－Ａ線方向の平面図、図５０Ｂは図４９のＢ－Ｂ線方向の平面図である。図４８、図４９、図５０Ａおよび図５０Ｂは、エリア画素１００が４つの画素を有する例を示している。第１２例に係るエリア画素１００を有する撮像装置１は、グローバルシャッタ方式を採用しており、各画素内の光電変換部１１０には記憶部１１３が接続されている。なお、本明細書および図面の一部では、光電変換部１１０と記憶部１１３を別個のものとして説明するが、図４８に示すように、記憶部１１３は光電変換部１１０の一部を構成する部品とみなすこともできる。以下では、第１例に係るエリア画素１００との相違点を中心に説明する。
　図４８に示すように、光電変換部１１０は、図１１の光電変換部１１０の構成に加えて、記憶部１１３とトランジスタ５０３を有する。フォトダイオード５０１で光電変換された画素信号は、全画素同時にトランジスタ５０３をオンすることで、対応する記憶部１１３に同タイミングで記憶される。記憶部１１３に記憶された画素信号に対応する電荷は、各画素の読出しタイミングに応じて、対応するトランジスタ５０４を順次にオンさせることで、フローティングディフュージョンＦＤを介して、ＡＤ変換部１９０に転送されて時刻コードへの変換が行われる。
　第１２例に係るエリア画素１００は、第１領域ＡＲ１と第２領域ＡＲ２とを備えている。第１領域ＡＲ１には、シリコンを材料とする複数の光電変換部１１０と複数の記憶部１１３とが配置されている。第２領域ＡＲ２には、シリコンを材料とするＡＤ変換部１９０が配置されている。第１領域ＡＲ１は第１基板ＳＵＢ１上に配置され、第２領域ＡＲ２は第２基板ＳＵＢ２上に配置されている。第１基板ＳＵＢ１と第２基板ＳＵＢ２は、例えばＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、光電変換部１１０のフローティングディフュージョンＦＤの電荷を送受する。
　図４８に示すように、エリア画素１００内の複数の光電変換部１１０の各フローティングディフュージョンＦＤは、同一の信号伝送部９１に接続されている。よって、第１領域ＡＲ１と第２領域ＡＲ２は、第１領域ＡＲ１内のエリア画素１００ごとに、各エリア画素１００内の複数の光電変換部１１０のフローティングディフュージョンＦＤの電荷を１つの信号伝送部９１を介して送受する。より具体的には、信号伝送部９１は、エリア画素１００内の４つの画素の４つのフローティングディフュージョンＦＤの電荷を順にＡＤ変換部１９０に伝送する。
　図４９に示すように、撮像装置１は、積層された第１基板ＳＵＢ１と第２基板ＳＵＢ２とを備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１にて、フローティングディフュージョンＦＤの電荷を送受する。第１基板ＳＵＢ１には、配線層７１と、光電変換部１１０および記憶部１１３と、カラーフィルタ７２と、オンチップレンズ７３とが積層されている。画素間には素子分離層７４が配置されている。第２基板ＳＵＢ２には、配線層７５と、ＡＤ変換部１９０と、保護層７６とが積層されている。
　図４９の例では、光電変換部１１０と記憶部１１３は第１基板ＳＵＢ１上の同一の層に配置され、その下方の層に配線層７１が配置されている。第２基板ＳＵＢ２では、配線層７５の下方にＡＤ変換部１９０が配置されている。第１基板ＳＵＢ１の配線層７１と第２基板ＳＵＢ２の配線層７５とは対向して配置されており、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１にて各種の信号の送受を行う。
　図５０Ａ及び図５０Ｂは、一つのエリア画素１００の平面レイアウトを示している。図５０Ａに示すように、第１基板ＳＵＢ１には、エリア画素１００内の４つの画素内の４つの光電変換部１１０と４つの記憶部１１３とが配置されている。４つの光電変換部１１０は、エリア画素１００の領域内の四隅に沿って配置され、４つの光電変換部１１０で挟まれた部分に４つの記憶部１１３が配置されている。
　図５０Ｂに示すように、第２基板ＳＵＢ２には、エリア画素１００の領域内の全域にＡＤ変換部１９０が配置されている。
　このように、第１２例に係るエリア画素１００では、光電変換部１１０と記憶部１１３を第１基板ＳＵＢ１に、ＡＤ変換部１９０を第２基板ＳＵＢ２に配置するため、光電変換部１１０の面積を広げることができ、開口率や解像度の向上が図れる。また、第１基板ＳＵＢ１は、複数の光電変換部１１０のフローティングディフュージョンＦＤの電荷を同一の信号伝送部９１で第２基板ＳＵＢ２に伝送するため、第１基板ＳＵＢ１と第２基板ＳＵＢ２との信号伝送部９１の数を減らすことができ、その分、第１基板ＳＵＢ１と第２基板ＳＵＢ２の配線数を減らすことができる。また、信号伝送部９１としてＣｕ－Ｃｕ接続９１ａを用いるため、信号伝搬損失を抑制できる。
　（エリア画素１００の第１３例）
　図５１は第１３例に係るエリア画素１００の回路図、図５２は第１３例に係るエリア画素１００の断面図、図５３Ａは図５２のＡ－Ａ線方向の平面図、図５３Ｂは図５２のＢ－Ｂ線方向の平面図、図５３Ｃは図５２のＣ－Ｃ線方向の平面図である。以下では、第１２例に係るエリア画素１００との相違点を中心に説明する。
　第１３例に係るエリア画素１００を有する撮像装置１は、図５２に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、光電変換部１１０と記憶部１１３が配置されている。第２領域ＡＲ２と第３領域ＡＲ３には、ＡＤ変換部１９０が第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂの二つに分割して配置されている。
　第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内のトランジスタ１２、１３、１５７、１５８を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内の残りの部分、具体的にはトランジスタ１５１、１５２、５１１～５１７を有する。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂは、差動対であるトランジスタ１２、１５７の両ドレイン信号を送受する。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる信号伝送部９１で、４画素内の４つのフローティングディフュージョンＦＤの電荷を順に送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１で、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。第１領域ＡＲ１は第１基板ＳＵＢ１上に、第２領域ＡＲ２は第２基板ＳＵＢ２上に、第３領域ＡＲ３は第３基板ＳＵＢ３上に配置されている。
　図５３Ａに示す第１領域ＡＲ１内の平面レイアウトは、図５０Ａと同様である。図５３Ｂに示す第２領域ＡＲ２の全域に第１分割ＡＤ変換部１９０ａが配置される。第２領域ＡＲ２の略中央部には、第１領域ＡＲ１と第２領域ＡＲ２の間でフローティングディフュージョンＦＤの電荷を送受するためのビアが配置されている。図５３Ｃに示す第３領域ＡＲ３の全域に第２分割ＡＤ変換部１９０ｂが配置される。
　このように、第１３例に係るエリア画素１００は、ＡＤ変換部１９０を第２領域ＡＲ２と第３領域ＡＲ３に分けて配置するため、ＡＤ変換部１９０の配置面積を広げることができる。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａで信号の送受を行うため、高速に信号を送受できる。また、第１領域ＡＲ１は第１基板ＳＵＢ１上に、第２領域ＡＲ２は第２基板ＳＵＢ２上に配置され、ビア９１ｂからなる信号伝送部９１を介して信号の送受を行う。これにより、光電変換部１１０とＡＤ変換部１９０（１９０ａ、１９０ｂ）の配置面積を広げることができる。
　（エリア画素１００の第１４例）
　図５４は第１４例に係るエリア画素１００の回路図、図５５は第１４例に係るエリア画素１００の断面図、図５６Ａは図５５のＡ－Ａ線方向の平面図、図５６Ｂは図５５のＢ－Ｂ線方向の平面図、図５６Ｃは図５５のＣ－Ｃ線方向の平面図である。以下では、第１４例に係るエリア画素１００との相違点を中心に説明する。
　第１４例に係るエリア画素１００を有する撮像装置１は、図５５に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１４例に係るエリア画素１００は、第２領域ＡＲ２と第３領域ＡＲ３に配置されるＡＤ変換部１９０の分割の仕方が第１３例と異なっている。
　第１４例における第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内のトランジスタ１２、１３、１５１、１５２、１５７、１５８、５１１、５１２を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内のトランジスタ５１３～５１７を有する。すなわち、ＡＤ変換部１９０は、画素信号と参照信号との比較結果信号を出力するトランジスタ５１２のソースノードで分割されている。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して比較結果出力信号を送受する。比較結果出力信号を出力するトランジスタ５１２は、レベル変換部を構成している。
　第１４例に係るエリア画素１００における図５５に示す断面図と、図５６Ａ及び図５６Ｂに示す平面図は、第１３例に係るエリア画素１００と同様である。
　（エリア画素１００の第１２例～第１４例のまとめ）
　図５７は上述した第１２例～第１４例に係るエリア画素１００の特徴をまとめた図である。第１２例～第１４例はいずれも裏面側が光照射面である。第１２例～第１４例に係るエリア画素１００内の光電変換部１１０と記憶部１１３は、シリコンを材料とする第１領域ＡＲ１に配置されている。第１２例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２に配置されている。第１３例と第１４例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２と第３領域ＡＲ３に分割して配置されている。第１２例～第１４例に係るエリア画素１００内の第１領域ＡＲ１と第２領域ＡＲ２は、フローティングディフュージョンＦＤの電荷を、信号伝送部９１を介して送受する。第１２例に係るエリア画素１００内の信号伝送部９１はＣｕ－Ｃｕ接続９１ａである。第１３例と第１４例に係る撮像装置１内の第１領域ＡＲ１と第２領域ＡＲ２は、エリア画素１００ごとに、４つの画素内の４つのフローティングディフュージョンＦＤの電荷を、ビア９１ｂからなる信号伝送部９１を介して送受する。第１３例に係る撮像装置１内の第２領域ＡＲ２と第３領域ＡＲ３は、エリア画素１００ごとに、ＡＤ変換部１９０内の差動対のドレイン信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。第１４例に係る撮像装置１内の第２領域ＡＲ２と第３領域ＡＲ３は、エリア画素１００ごとに、ＡＤ変換部１９０内の比較結果出力信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。
　（エリア画素１００の第１５例）
　図５８は第１５例に係るエリア画素１００の回路図、図５９は第１５例に係るエリア画素１００の断面図、図６０Ａは図５９のＡ－Ａ線方向の平面図、図６０Ｂは図５９のＢ－Ｂ線方向の平面図、図６０Ｃは図５９のＣ－Ｃ線方向の平面図である。図５８、図５９、図６０Ａ、図６０Ｂおよび図６０Ｃは、エリア画素１００が４つの画素を有する例を示している。
　第１５例に係るエリア画素１００を有する撮像装置１は、図５８と図５９に示すように、積層される第１領域ＡＲ１および第２領域ＡＲ２を備えている。第１領域ＡＲ１はシリコンを材料とする第１基板ＳＵＢ１であり、第２領域ＡＲ２はシリコンを材料とする第２基板ＳＵＢ２である。第１領域ＡＲ１には、光電変換部１１０、記憶部１１３および配線層が積層されている。第２領域ＡＲ２には、配線層とＡＤ変換部１９０が積層されている。
　図６０Ａと図６０Ｂに示すように、光電変換部１１０と記憶部１１３は、第１領域ＡＲ１の互いに異なる層の全域に配置されている。これにより、第１２例～第１４例よりも、光電変換部１１０と記憶部１１３の配置面積を広げることができる。また、ＡＤ変換部１９０は、第２領域ＡＲ２の配線層とは異なる層の全域に配置されている。
　第１領域ＡＲ１と第２領域ＡＲ２は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。
　このように、第１５例に係るエリア画素１００では、記憶部１１３を光電変換部１１０とは別の層に配置するため、記憶部１１３と光電変換部１１０の面積を広げることができ、光電変換部１１０の開口率を向上できるとともに、記憶部１１３の記憶容量を増やすことができる。また、微細化も可能となる。
　（エリア画素１００の第１６例）
　図６１は第１６例に係るエリア画素１００の回路図、図６２は第１６例に係るエリア画素１００の断面図、図６３Ａは図６２のＡ－Ａ線方向の平面図、図６３Ｂは図６２のＢ－Ｂ線方向の平面図、図６３Ｃは図６２のＣ－Ｃ線方向の平面図、図６３Ｄは図６２のＤ－Ｄ線方向の平面図である。以下では、第１３例と第１５例に係るエリア画素１００との相違点を中心に説明する。
　第１６例に係るエリア画素１００を有する撮像装置１は、図６１および図６２に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、光電変換部１１０と記憶部１１３が積層されている。ＡＤ変換部１９０は、図５１と同様に第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。第２領域ＡＲ２には第１分割ＡＤ変換部１９０ａが配置され、第３領域ＡＲ３には第２分割ＡＤ変換部１９０ｂが配置されている。
　第１６例に係るエリア画素１００は、第１領域ＡＲ１の層構成が異なる他は、第１３例に係るエリア画素１００と同様であるため、共通部分の説明を割愛する。
　（エリア画素１００の第１７例）
　図６４は第１７例に係るエリア画素１００の回路図、図６５は第１７例に係るエリア画素１００の断面図、図６６Ａは図６５のＡ－Ａ線方向の平面図、図６６Ｂは図６５のＢ－Ｂ線方向の平面図、図６６Ｃは図６５のＣ－Ｃ線方向の平面図、図６６Ｄは図６５のＤ－Ｄ線方向の平面図である。以下では、第１４例と第１６例に係るエリア画素１００との相違点を中心に説明する。
　第１７例に係るエリア画素１００を有する撮像装置１は、図６４および図６５に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、光電変換部１１０と記憶部１１３が積層されている。ＡＤ変換部１９０は、図５６と同様に第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。第２領域ＡＲ２には第１分割ＡＤ変換部１９０ａが配置され、第３領域ＡＲ３には第２分割ＡＤ変換部１９０ｂが配置されている。
　第１７例に係るエリア画素１００は、第１領域ＡＲ１の層構成が異なる他は、第１４例に係るエリア画素１００と同様であるため、共通部分の説明を割愛する。
　（エリア画素１００の第１５例～第１７例のまとめ）
　図６７は上述した第１５例～第１７例に係るエリア画素１００の特徴をまとめた図である。第１５例～第１７例はいずれも裏面側が光照射面である。第１５例～第１７例に係るエリア画素１００内の光電変換部１１０と記憶部１１３は、シリコンを材料とする第１領域ＡＲ１に積層されて配置されている。第１５例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２に配置されている。第１６例と第１７例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２と第３領域ＡＲ３に分割して配置されている。第１５例～第１７例に係るエリア画素１００内の第１領域ＡＲ１と第２領域ＡＲ２は、フローティングディフュージョンＦＤの電荷を、信号伝送部９１を介して送受する。第１５例に係るエリア画素１００内の信号伝送部９１はＣｕ－Ｃｕ接続９１ａである。第１６例と第１７例に係るエリア画素１００内の第１領域ＡＲ１と第２領域ＡＲ２は、フローティングディフュージョンＦＤの電荷を、ビア９１ｂからなる信号伝送部９１を介して送受する。第１６例に係るエリア画素１００内の第２領域ＡＲ２と第３領域ＡＲ３は、ＡＤ変換部１９０内の差動対のドレイン信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。第１７例に係るエリア画素１００内の第２領域ＡＲ２と第３領域ＡＲ３は、ＡＤ変換部１９０内の比較結果出力信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。
　（エリア画素１００の第１８例）
　図６８は第１８例に係るエリア画素１００の回路図、図６９は第１８例に係るエリア画素１００の断面図、図７０Ａは図６９のＡ－Ａ線方向の平面図、図７０Ｂは図６９のＢ－Ｂ線方向の平面図である。図６８、図６９、図７０Ａおよび図７０Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第１８例に係るエリア画素１００は、シリコン以外を材料とする光電変換部１１０を有する。シリコン以外の材料とは、例えば有機半導体材料である。このように、第１８例の光電変換部１１０は、シリコン以外の材料を含む半導体層を有する。より詳細には、第１８例の光電変換部１１０は、上部電極層１１ａと、光電変換層１１ｂと、電荷蓄積層１１ｃと、絶縁層１１ｄと、下部電極層１１ｅとが積層された構造を有する。電荷蓄積層１１ｃは記憶部１１３として機能する。
　第１８例に係るエリア画素１００を有する撮像装置１は、図６８と図６９に示すように、積層される第１領域ＡＲ１および第２領域ＡＲ２を備えている。第１領域ＡＲ１と第２領域ＡＲ２は、同一基板上のそれぞれ異なる層に配置されている。第１領域ＡＲ１には、光電変換部１１０と記憶部１１３がそれぞれ異なる層に配置されている。光電変換部１１０と記憶部１１３が配置される各層は、シリコン以外を材料とする半導体層である。より具体的には、第１領域ＡＲ１には、シリコン以外を材料とする光電変換層１１ｂ及び電荷蓄積層１１ｃと、絶縁層１１ｄとが積層されている。
　第２領域ＡＲ２には、配線層７５とＡＤ変換部１９０がそれぞれ異なる層に配置されている。ＡＤ変換部１９０が配置される層は、シリコンを材料とする半導体層である。
　図７０Ａは、光電変換部１１０と記憶部１１３の境界付近の平面図である。上述したように、光学変換部１１０と記憶部１１３はそれぞれ異なる層に配置されているが、光電変換部１１０と記憶部１１３の少なくとも一方の一部が二層にわたって配置されていてもよい。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。
　第１８例に係るエリア画素１００を有する撮像装置１は、前工程にて、支持基板上にシリコンを材料とする半導体層を配置してＡＤ変換部１９０と配線層を順に形成し、その後の後工程にて、非シリコン半導体層を形成して記憶部１１３と光電変換部１１０を順に形成する。
　このように、第１８例に係るエリア画素１００は、同一の基板上に、シリコンからなるＡＤ変換部１９０と、シリコン以外を材料とする記憶部１１３および光電変換部１１０とを積層した構造を有する。光電変換部１１０とＡＤ変換部１９０は、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受するため、ビアの数を削減でき、その分、光電変換部１１０やＡＤ変換部１９０の面積を広げることができる。
　（エリア画素１００の第１９例）
　図７１は第１９例に係るエリア画素１００の回路図、図７２は第１９例に係るエリア画素１００の断面図、図７３Ａは図７２のＡ－Ａ線方向の平面図、図７３Ｂは図７２のＢ－Ｂ線方向の平面図、図７３Ｃは図７２のＣ－Ｃ線方向の平面図である。以下では、第１３例と第１５例に係るエリア画素１００との相違点を中心に説明する。
　第１９例に係るエリア画素１００を有する撮像装置１は、図７１および図７２に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１には、シリコン以外を材料とする光電変換部１１０と記憶部１１３が積層されている。ＡＤ変換部１９０は、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。第１分割ＡＤ変換部１９０ａと光電変換部１１０は、フローティングディフュージョンＦＤの電荷を送受する。第１分割ＡＤ変換部１９０ａは、ＡＤ変換部１９０内の差動対のトランジスタ１２、１５７とトランジスタ１３、１５８を有する。第２分割ＡＤ変換部１９０ｂは、ＡＤ変換部１９０内の残りの部分、具体的にはトランジスタ１５１、１５２、５１１～５１７を有する。第２領域ＡＲ２には第１分割ＡＤ変換部１９０ａが配置され、第３領域ＡＲ３には第２分割ＡＤ変換部１９０ｂが配置されている。第１領域ＡＲ１と第２領域ＡＲ２は、第１基板ＳＵＢ１上に積層されている。第３領域ＡＲ３は、第２基板ＳＵＢ２上に配置されている。
　第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂからなる信号伝送部９１を介して、フローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、差動対のトランジスタ１２、１５７のドレイン信号を送受する。
　図７３Ｂ及び図７３Ｃに示すように、第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂはそれぞれ、各領域の全域に配置されるため、ＡＤ変換部１９０の配置面積を広げることができる。
　（エリア画素１００の第２０例）
　図７４は第２０例に係るエリア画素１００の回路図、図７５は第２０例に係るエリア画素１００の断面図、図７６Ａは図７５のＡ－Ａ線方向の平面図、図７６Ｂは図７５のＢ－Ｂ線方向の平面図、図７６Ｃは図７５のＣ－Ｃ線方向の平面図である。以下では、第１９例に係るエリア画素１００との相違点を中心に説明する。
　第２０例に係るエリア画素１００は、ＡＤ変換部１９０内の分割場所が第１９例とは異なっている。第２０例のＡＤ変換部１９０は、図６４と同様の第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割されている。その他は、第１９例と同様であり、図７５の断面図と図７６Ａ～図７６Ｃの平面図は、図７２の断面図と図７３Ａ～図７３Ｃの平面図と同様である。
　（エリア画素１００の第１８例～第２０例のまとめ）
　図７７は上述した第１８例～第２０例に係るエリア画素１００の特徴をまとめた図である。第１８例は表面側が光照射面であるのに対し、第１９例と第２０例は裏面側が光照射面である。第１８例～第２０例に係るエリア画素１００内の光電変換部１１０と記憶部１１３は、シリコン以外を材料とする第１領域ＡＲ１に積層されて配置されている。第１８例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２に配置されている。第１９例と第２０例に係るエリア画素１００内のＡＤ変換部１９０は、シリコンを材料とする第２領域ＡＲ２と第３領域ＡＲ３に分割して配置されている。第１８例～第２０例に係るエリア画素１００内の第１領域ＡＲ１と第２領域ＡＲ２は、フローティングディフュージョンＦＤの電荷を、ビア９１ｂからなる信号伝送部９１を介して送受する。第１９例に係るエリア画素１００内の第２領域ＡＲ２と第３領域ＡＲ３は、ＡＤ変換部１９０内の差動対のドレイン信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。第２０例に係るエリア画素１００内の第２領域ＡＲ２と第３領域ＡＲ３は、ＡＤ変換部１９０内の比較結果出力信号を、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して送受する。
　（エリア画素１００の第２１例）
　図７８は第２１例に係るエリア画素１００の回路図、図７９は第２１例に係るエリア画素１００の断面図、図８０Ａは図７９のＡ－Ａ線方向の平面図、図８０Ｂは図７９のＢ－Ｂ線方向の平面図、図８０Ｃは図７９のＣ－Ｃ線方向の平面図である。図７８、図７９、図８０Ａ、図８０Ｂおよび図８０Ｃは、エリア画素１００が４つの画素を有する例を示している。
　第２１例に係るエリア画素１００は、シリコン以外を材料とする光電変換部１１０（第１光電変換部１１０ａ）と、シリコンを材料とする光電変換部１１０（第２光電変換部１１０ｂ）とを有する。シリコン以外の材料は、例えば有機半導体材料を含んでいる。第１光電変換部１１０ａは、例えば緑色の光電変換を行い、第２光電変換部１１０ｂは、例えば赤と青の光電変換を行う。
　図７８に示すように、ＡＤ変換部１９０内のトランジスタ１２のゲートとトランジスタ１３のソースには、第１光電変換部１１０ａのフローティングディフュージョンＦＤと、第２光電変換部１１０ｂのフローティングディフュージョンＦＤとが接続されている。
　第２１例に係るエリア画素１００を有する撮像装置１は、図７８と図７９に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第１領域ＡＲ１と第２領域ＡＲ２は、第１基板ＳＵＢ１上に積層されている。第３領域ＡＲ３は、第２基板ＳＵＢ２上に配置されている。第１領域ＡＲ１には、シリコン以外の材料にて第１光電変換部１１０ａと記憶部１１３が積層されている。第２領域ＡＲ２には、シリコンを材料とする第２光電変換部１１０ｂが配置されている。第３領域ＡＲ３には、シリコンを材料とするＡＤ変換部１９０が配置されている。
　第１領域ＡＲ１と第３領域ＡＲ３は、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図８０Ａと図８０Ｂに示すように、第１光電変換部１１０ａと第２光電変換部１１０ｂは、各領域の全域に配置されるため、開口率を向上できる。
　このように、第２１例に係るエリア画素１００は、２種類の光電変換部１１０（１１０ａ、１１０ｂ）を有し、各光電変換部１１０のフローティングディフュージョンＦＤの電荷を、ビア９１ｂとＣｕ－Ｃｕ接続９１ａを介してＡＤ変換部１９０に転送する。各光電変換部１１０を別々の層の全域に配置するため、各光電変換部１１０の配置面積を十分に確保できる。
　（エリア画素１００の第２２例）
　図８１は第２２例に係るエリア画素１００の回路図、図８２は第２２例に係るエリア画素１００の断面図、図８３Ａは図８２のＡ－Ａ線方向の平面図、図８３Ｂは図８２のＢ－Ｂ線方向の平面図、図８３Ｃは図８２のＣ－Ｃ線方向の平面図である。以下では、第１３例と第１５例に係るエリア画素１００との相違点を中心に説明する。
　第２２例に係るエリア画素１００を有する撮像装置１は、図８１および図８２に示すように、積層される第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３を備えている。第２２例に係るエリア画素１００は、第２１例と同様に、シリコン以外を材料とする第１光電変換部１１０ａと、シリコンを材料とする第２光電変換部１１０ｂとを有する。第２１例に係る第２光電変換部１１０ｂには記憶部が接続されていないが、第２２例に係る第２光電変換部１１０ｂには第２記憶部１１３ｂが接続されている。ここでは、第１光電変換部１１０ａに接続される記憶部１１３を第１記憶部１１３ａと呼び、第２光電変換部１１０ｂに接続される記憶部１１３を第２記憶部１１３ｂと呼ぶ。
　第１領域ＡＲ１には、シリコン以外を材料とする第１光電変換部１１０ａと第１記憶部１１３ａが積層されている。第２領域ＡＲ２には、シリコンを材料とする第２光電変換部１１０ｂと第２記憶部１１３ｂが同一の層に配置されている。第３領域ＡＲ３には、シリコンを材料とするＡＤ変換部１９０が配置されている。第１領域ＡＲ１と第２領域ＡＲ２は第１基板ＳＵＢ１上に積層され、第３領域ＡＲ３は第２基板ＳＵＢ２上に配置されている。
　第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　このように、第２２例に係るエリア画素１００は、第１光電変換部１１０ａに第１記憶部１１３ａが接続され、第２光電変換部１１０ｂに第２記憶部１１３ｂが接続されているため、グローバルシャッタ方式で撮像を行うことができる。
　（エリア画素１００の第２３例）
　図８４は第２３例に係るエリア画素１００の回路図、図８５は第２３例に係るエリア画素１００の断面図、図８６Ａは図８５のＡ－Ａ線方向の平面図、図８６Ｂは図８５のＢ－Ｂ線方向の平面図、図８６Ｃは図８５のＣ－Ｃ線方向の平面図である。以下では、第２３例に係るエリア画素１００との相違点を中心に説明する。
　第２３例に係るエリア画素１００は、図８５に示すように、第２領域ＡＲ２に第２光電変換部１１０ｂと第２記憶部１１３ｂが積層されている点で第２２例とは異なる。図８６Ｂの平面図は、第２光電変換部１１０ｂと第２記憶部１１３ｂの境界付近の平面図であり、第２光電変換部１１０ｂと第２記憶部１１３ｂのそれぞれは、各領域の全域に配置されている。第２３例の第２領域ＡＲ２以外の構成は、第２２例と同じである。
　（エリア画素１００の第２１例～第２３例のまとめ）
　図８７は上述した第２１例～第２３例に係るエリア画素１００の特徴をまとめた図である。第２１例～第２３例はいずれも、裏面側が光照射面である。第２１例～第２３例では、第１光電変換部１１０ａと第１記憶部１１３ａはシリコン以外を材料とする第１領域ＡＲ１に配置されている。第２２例及び第２３例における第２光電変換部１１０ｂと第２記憶部１１３ｂは、シリコンを材料とする第２領域ＡＲ２に配置されている。第２１例～第２３例におけるＡＤ変換部１９０は、シリコンを材料とする第３領域ＡＲ３に配置されている。第２１例～第２３例では、第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２１例～第２３例では、第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　（エリア画素１００の第２４例）
　図８８は第２４例に係るエリア画素１００の回路図、図８９は第２４例に係るエリア画素１００の断面図、図９０Ａは図８９のＡ－Ａ線方向の平面図、図９０Ｂは図８９のＢ－Ｂ線方向の平面図、図９０Ｃは図８９のＣ－Ｃ線方向の平面図である。図８８、図８９、図９０Ａ、図９０Ｂおよび図９０Ｃは、エリア画素１００が４つの画素を有する例を示している。
　第２４例に係るエリア画素１００は、第２３例と同様に、シリコン以外を材料とする第１光電変換部１１０ａと、シリコンを材料とする第２光電変換部１１０ｂと、第１光電変換部１１０ａに接続されるシリコン以外を材料とする第１記憶部１１３ａと、第２光電変換部１１０ｂに接続されるシリコンを材料とする第２記憶部１１３ｂとを備えている。
　第２４例に係るエリア画素１００は、第２３例とは異なり、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を受ける第１ＡＤ変換部１９０ａと、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を受ける第２ＡＤ変換部１９０ｂとを有する。このように、第２４例に係るエリア画素１００は、第２３例よりもＡＤ変換部１９０の数が多い。
　図８８および図８９に示すように、第１領域ＡＲ１には、シリコン以外を材料とする第１光電変換部１１０ａと第１記憶部１１３ａが積層されている。第２領域ＡＲ２には、シリコンを材料とする第２光電変換部１１０ｂと第２記憶部１１３ｂが同一層に配置されている。第３領域ＡＲ３には、シリコンを材料とする第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂが同一層に配置されている。第１領域ＡＲ１と第２領域ＡＲ２は第１基板ＳＵＢ１上に積層されており、第３領域ＡＲ３は第２基板ＳＵＢ２上に配置されている。第１領域ＡＲ１と第３領域ＡＲ３とは、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図９０Ａに示すように、第１光電変換部１１０ａと第１記憶部１１３ａは、各領域の全域に配置されている。図９０Ｂに示すように、第２光電変換部１１０ｂと第２記憶部１１３ｂは、同一層に配置されるため、第２光電変換部１１０ｂの配置面積は第１光電変換部１１０ａよりも狭く、かつ第２記憶部１１３ｂの配置面積は第２記憶部１１３ｂよりも狭くなっている。図９０Ｃに示すように、第１ＡＤ変換部１９０ａは第２ＡＤ変換部１９０ｂを取り囲むように配置されている。
　第２４例に係るエリア画素１００では、第１光電変換部１１０ａ用の第１ＡＤ変換部１９０ａと、第２光電変換部１１０ｂ用の第２ＡＤ変換部１９０ｂとを備えているため、第１ＡＤ変換部１９０ａと第２ＡＤ変換部１９０ｂで同時並行でＡＤ変換を行うことができ、ＡＤ変換処理時間を短縮できる。
　（エリア画素１００の第２５例）
　図９１は第２５例に係るエリア画素１００の回路図、図９２は第２５例に係るエリア画素１００の断面図、図９３Ａは図９２のＡ－Ａ線方向の平面図、図９３Ｂは図９２のＢ－Ｂ線方向の平面図、図９３Ｃは図９２のＣ－Ｃ線方向の平面図である。以下では、第２４例との相違点を中心に説明する。
　第２５例に係るエリア画素１００では、第２領域ＡＲ２の構成が第２４例と異なっている。第２５例の第２領域ＡＲ２には、図９２に示すように、第２光電変換部１１０ｂと第２記憶部１１３ｂが積層されている。よって、図９３Ｂに示すように、第２光電変換部１１０ｂと第２記憶部１１３ｂは各領域の全域に配置される。
　（エリア画素１００の第２４例と第２５例のまとめ）
　図９４は上述した第２４例と第２５例に係るエリア画素１００の特徴をまとめた図である。第２４例と第２５例は、裏面側が光照射面である。第２４例と第２５例では、第１光電変換部１１０ａと第１記憶部１１３ａはシリコン以外の材料で形成され、第２光電変換部１１０ｂと第２記憶部１１３ｂはシリコンで形成されている。第２４例と第２５例では、第１光電変換部１１０ａと第１記憶部１１３ａは第１領域ＡＲ１に配置され、第２光電変換部１１０ｂと第２記憶部１１３ｂは第２領域ＡＲ２に配置されている。第１光電変換部１１０ａと第１記憶部１１３ａは、第２４例では第１領域ＡＲ１の同一層に配置され、第２５例では第１領域ＡＲ１に積層されている。第２４例と第２５例では、第１領域ＡＲ１と第２領域ＡＲ２は、ビア９１ｂとＣｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。第２領域ＡＲ２と第３領域ＡＲ３は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　（エリア画素１００の第２３例）
　図９５は第２３例に係るエリア画素１００の回路図、図９６は第２３例に係るエリア画素１００の断面図、図９７Ａは図９６のＡ－Ａ線方向の平面図、図９７Ｂは図９６のＢ－Ｂ線方向の平面図、図９７Ｃは図９６のＣ－Ｃ線方向の平面図である。図９５、図９６、図９７Ａおよび図９７Ｂは、エリア画素１００が４つの画素を有する例を示している。
　第２３例に係るエリア画素１００は、図９５に示すように、画素ごとに、第１光電変換部１１０ａと第２光電変換部１１０ｂを有する。第１光電変換部１１０ａと第２光電変換部１１０ｂはいずれも、シリコンを材料とする半導体層を有する。また、第１光電変換部１１０ａには第１記憶部１１３ａが接続され、第２光電変換部１１０ｂには第２記憶部１１３ｂが接続されている。よって、第２３例に係るエリア画素１００を有する撮像装置１は、グローバルシャッタ方式で撮像を行う。
　第２３例に係るエリア画素１００を有する撮像装置１は、第１領域ＡＲ１および第２領域ＡＲ２を備えている。第１領域ＡＲ１には、第１光電変換部１１０ａと第１記憶部１１３ａが積層されるとともに、第２光電変換部１１０ｂと第２記憶部１１３ｂが積層されている。図９６では、第１光電変換部１１０ａの下の層に第２光電変換部１１０ｂが配置され、第２光電変換部１１０ｂの下の層に第２記憶部１１３ｂが配置され、第２光電変換部１１０ｂの層と第２記憶部１１３ｂの層に跨がるように第１記憶部１１３ａが配置されている例を示しているが、第１光電変換部１１０ａ、第１記憶部１１３ａ、第２光電変換部１１０ｂおよび第２記憶部１１３ｂの配置順序や配置場所は任意である。第１領域ＡＲ１は、第１基板ＳＵＢ１上に配置されている。
　第２領域ＡＲ２には、ＡＤ変換部１９０が配置されている。第２領域ＡＲ２は、第２基板ＳＵＢ２上に配置されている。
　第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷と、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷とを送受する。
　（エリア画素１００の第２７例）
　図９８は第２７例に係るエリア画素１００の回路図、図９９は第２７例に係るエリア画素１００の断面図、図１００Ａは図９９のＡ－Ａ線方向の平面図、図１００Ｂは図９９のＢ－Ｂ線方向の平面図、図１００Ｃは図９９のＣ－Ｃ線方向の平面図である。以下では、第２３例との相違点を中心に説明する。
　第２７例に係るエリア画素１００は、画素ごとに、第１光電変換部１１０ａと第２光電変換部１１０ｂを有する点では第２３例に共通するが、第２７例に係る第１光電変換部１１０ａと第２光電変換部１１０ｂはいずれも、シリコン以外を材料とする半導体層を有し、例えば有機半導体材料で構成されている。
　図９９に示すように、第１領域ＡＲ１には第１光電変換部１１０ａと第１記憶部１１３ａが積層されるとともに、第２光電変換部１１０ｂと第２記憶部１１３ｂが積層されている。図９９では、上から下に向かって、第１光電変換部１１０ａ、第１記憶部１１３ａ、第２光電変換部１１０ｂおよび第２記憶部１１３ｂの順に積層されているが、積層の順序は任意である。
　第２領域ＡＲ２には、シリコンを材料とするＡＤ変換部１９０が配置されている。第１領域ＡＲ１と第２領域ＡＲ２は、同一の基板上に積層されている。第１領域ＡＲ１と第２領域ＡＲ２とは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受するとともに、別のビア９１ｂからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。
　図１００Ａ、図１００Ｂおよび図１００Ｃに示すように、第１光電変換部１１０ａ、第１記憶部１１３ａ、第２光電変換部１１０ｂ、第２記憶部１１３ｂおよびＡＤ変換部１９０のそれぞれが、各領域の全域に配置されるため、画素ごとに第１光電変換部１１０ａと第２光電変換部１１０ｂを有していても、開口率が低下するおそれはない。
　（エリア画素１００の第２８例）
　図１０１は第２８例に係るエリア画素１００の回路図、図１０２は第２８例に係るエリア画素１００の断面図、図１０３Ａは図１０２のＡ－Ａ線方向の平面図、図１０３Ｂは図１０２のＢ－Ｂ線方向の平面図、図１０３Ｃは図１０２のＣ－Ｃ線方向の平面図、図１０３Ｄは図１０２のＤ－Ｄ線方向の平面図である。以下では、第２７例との相違点を中心に説明する。
　第２８例に係るエリア画素１００は、第２７例と同様に、シリコン以外の半導体層を有する第１光電変換部１１０ａと第２光電変換部１１０ｂを備えている。第２８例に係るエリア画素１００は、ＡＤ変換部１９０を第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂに分割して、第３領域ＡＲ３と第４領域ＡＲ４に分けて配置する点で、第２７例とは異なっている。
　第１領域ＡＲ１には、第１光電変換部１１０ａと第１記憶部１１３ａが積層されている。第２領域ＡＲ２には、第２光電変換部１１０ｂと第２記憶部１１３ｂが積層されている。第１領域ＡＲ１、第２領域ＡＲ２および第３領域ＡＲ３は、第１基板ＳＵＢ１上に積層されている。第４領域ＡＲ４は第２基板ＳＵＢ２上に配置されている。
　第１領域ＡＲ１内の第１光電変換部１１０ａと第１分割ＡＤ変換部１９０ａとは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０ａのフローティングディフュージョンＦＤの電荷を送受する。また、第２領域ＡＲ２内の第２光電変換部１１０ｂと第１分割ＡＤ変換部１９０ａとは、ビア９１ｂからなる信号伝送部９１を介して、第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。第３領域ＡＲ３と第４領域ＡＲ４は、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。
　第２８例に係るエリア画素１００は、ＡＤ変換部１９０を２つに分割して、それぞれ異なる層に配置するため、第２７例よりも、ＡＤ変換部１９０の配置面積を広げることができる。
　（エリア画素１００の第２３例～第２８例のまとめ）
　図１０４は上述した第２６例～第２８例に係るエリア画素１００の特徴をまとめた図である。第２６例と第２８例は、裏面側が光照射面であるのに対し、第２７例は、表面側が光照射面である。第２６例は、第１光電変換部１１０ａと第２光電変換部１１０ｂがともにシリコンを材料とする半導体層を有するのに対し、第２７例と第２８例は、第１光電変換部１１０ａと第２光電変換部１１０ｂがともにシリコン以外を材料とする半導体層を有する。第２６例～第２８例では、第１光電変換部１１０ａ、第１記憶部１１３ａ、第２光電変換部１１０ｂおよび第１記憶部１１３ａが第１基板ＳＵＢ１に配置されている。第２６例と第２７例では、ＡＤ変換部１９０が第２領域ＡＲ２に配置されている。第２８例では、第１分割ＡＤ変換部１９０ａは第１領域ＡＲ１に配置され、第２分割ＡＤ変換部１９０ｂは第２領域ＡＲ２に配置されている。
　第２６例では、第１領域ＡＲ１と第２領域ＡＲ２とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、第１光電変換部１１０ａと第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。第２７例では、第１領域ＡＲ１と第２領域ＡＲ２とは、ビア９１ｂからなる信号伝送部９１を介して、第１光電変換部１１０ａと第２光電変換部１１０ｂのフローティングディフュージョンＦＤの電荷を送受する。第２８例では、第３領域ＡＲ３と第４領域ＡＲ４とは、Ｃｕ－Ｃｕ接続９１ａからなる信号伝送部９１を介して、ＡＤ変換部１９０内の差動対のドレイン信号を送受する。
　（エリア画素１００のその他の変形例）
　上述した第２６例～第２８例に係るエリア画素１００では、第１光電変換部１１０ａと第２光電変換部１１０ｂが一つのＡＤ変換部１９０を共有しているが、第２４例または第２５例に示すように、第１光電変換部１１０ａに対応する第１ＡＤ変換部１９０ａと、第２光電変換部１１０ｂに対応する第２ＡＤ変換部１９０ｂとを設けてもよい。
　第１１例と第２８例では、ＡＤ変換部１９０内の差動対のドレイン信号を第１領域ＡＲ１と第２領域ＡＲ２とで送受しているが、ＡＤ変換部１９０内の比較結果出力信号を第１領域ＡＲ１と第２流域とで送受してもよい。
　上述した第３例、第６例、第９例、第１４例および第１７例では、図１０５の上半分の回路図に示すように、ＡＤ変換部１９０内の比較結果信号を出力するトランジスタ５１２までを第１分割ＡＤ変換部１９０ａとし、トランジスタ５１２の後段側を第２分割ＡＤ変換部１９０ｂとして、ＡＤ変換部１９０を二つに分割して、それぞれ異なる領域に配置している。第１分割ＡＤ変換部１９０ａと第２分割ＡＤ変換部１９０ｂの境界はトランジスタ５１２のドレインノードである必要はなく、例えば、図１０５の下半分の回路図に示すように、ＡＤ変換部１９０内のトランジスタ１５２のドレインノードでもよい。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１０６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１０６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１０６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１０７は、撮像部１２０３１の設置位置の例を示す図である。
　図１０７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１０７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、本開示の撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、より鮮明な撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、本技術は以下のような構成を取ることができる。
　（１）光電変換部をそれぞれ有する複数の画素と、
　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号をデジタル信号に変換するアナログ－デジタル変換部と、
　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
　前記複数の画素内の複数の前記光電変換部、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
　前記複数の領域のうち、前記複数の光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
　前記エリア画素内の前記複数の光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域とは、前記複数のフローティングディフュージョンの電荷を同一の前記信号伝送部を介して送受する、撮像装置。
　（２）前記光電変換部は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有する、（１）に記載の撮像装置。
　（３）前記シリコン以外の半導体層は、有機半導体材料を含む半導体層である、（２）に記載の撮像装置。
　（４）前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を蓄積する記憶部と、
　前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を前記記憶部に蓄積するか否かを切替制御する第１転送トランジスタと、
　前記画素ごとに設けられ、前記記憶部に蓄積された電荷を前記フローティングディフュージョンに転送するか否かを切替制御する第２転送トランジスタと、を備える、（１）乃至（３）のいずれか一項に記載の撮像装置。
　（５）前記記憶部は、前記複数の領域のうち、前記光電変換部が配置される領域に配置される、（４）に記載の撮像装置。
　（６）前記記憶部は、前記光電変換部と同じ層に配置されるか、又は前記光電変換部が配置される層に積層される層に配置される、（５）に記載の撮像装置。
　（７）前記記憶部は、前記複数の領域のうち、前記アナログ－デジタル変換部が配置される領域とは異なる領域に配置される、（４）に記載の撮像装置。
　（８）前記異なる領域は、前記フローティングディフュージョンに電気的に接続される配線層を有し、
　前記記憶部は、前記配線層と同じ層に配置される、（７）に記載の撮像装置。
　（９）前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器、前記比較出力処理部、及び前記波形整形部は、前記複数の領域のうちの同一の領域に配置される、（１）乃至（８）のいずれか一項に記載の撮像装置。
　（１０）前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器と、前記比較出力処理部及び前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置される、（１）乃至（８）のいずれか一項に記載の撮像装置。
　（１１）前記アナログ－デジタル変換部は、
　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
　前記比較器の比較結果を出力する比較出力処理部と、
　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
　前記比較器及び前記比較出力処理部と、前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置される、（１）乃至（８）のいずれか一項に記載の撮像装置。
　（１２）前記光電変換部が配置される第１領域と、
　前記アナログ－デジタル変換部の少なくとも一部が配置される第２領域と、を有し、
　前記信号伝送部は、前記第１領域及び前記第２領域の間で、前記フローティングディフュージョンの電荷を送受する、（１）乃至（１１）のいずれか一項に記載の撮像装置。
　（１３）前記光電変換部は、
　第１光電変換部と、
　第２光電変換部と、を有し、
　前記フローティングディフュージョンは、
　前記第１光電変換部で光電変換された電荷を蓄積する第１フローティングディフュージョンと、
　前記第２光電変換部で光電変換された電荷を蓄積する第２フローティングディフュージョンと、を有し、
　前記複数の領域は、
　前記第１光電変換部が配置される第１領域と、
　前記第２光電変換部が配置される第２領域と、
　前記アナログ－デジタル変換部の少なくとも一部が配置される第３領域と、を有し、
　前記信号伝送部は、
　前記第１領域及び前記第３領域の間で、前記第１フローティングディフュージョンの電荷を送受する第１信号伝送部と、
　前記第２領域及び前記第３領域の間で、前記第２フローティングディフュージョンの電荷を送受する第２信号伝送部と、を有する、（１）乃至（１１）のいずれか一項に記載の撮像装置。
　（１４）前記第１光電変換部及び前記第２光電変換部の一方はシリコンの半導体層を有し、前記第１光電変換部及び前記第２光電変換部の他方はシリコン以外の半導体層を有する、（１３）に記載の撮像装置。
　（１５）前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備え、
　前記第１記憶部は、前記第１領域に配置され、
　前記第２記憶部は、前記第２領域に配置され、
　前記第１フローティングディフュージョンは、前記第１記憶部に記憶された電荷に応じた電荷を蓄積し、
　前記第２フローティングディフュージョンは、前記第２記憶部に記憶された電荷に応じた電荷を蓄積する、（１３）又は（１４）に記載の撮像装置。
　（１６）前記画素ごとに設けられ、前記第１光電変換部および前記第２光電変換部のいずれか一方で光電変換された電荷を蓄積する記憶部を備え、
　前記記憶部は、前記第２領域に配置され、
　前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンのいずれか一方は、前記記憶部に記憶された電荷に応じた電荷を蓄積し、前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンの他方は、前記記憶部に記憶することなく、前記第１光電変換部又は前記第２光電変換部で光電変換された電荷を蓄積する、（１３）又は（１４）に記載の撮像装置。
　（１７）前記第１光電変換部及び前記第２光電変換部の双方は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有する、（１３）に記載の撮像装置。
　（１８）前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備える、（１７）に記載の撮像装置。
　（１９）前記第１記憶部及び前記第２記憶部の少なくとも一方は、前記第１領域及び前記第２領域に跨がって設けられる、（１８）に記載の撮像装置。
　（２０）光電変換された画素ごとのデジタル信号を出力する撮像装置と、
　前記デジタル信号に対して信号処理を行う信号処理部と、を備え、
　前記撮像装置は、
　光電変換部をそれぞれ有する複数の画素と、
　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号を前記デジタル信号に変換するアナログ－デジタル変換部と、
　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
　前記複数の画素、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
　前記複数の領域のうち、前記光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
　前記信号伝送部は、前記光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域との間で、前記フローティングディフュージョンの電荷を送受する、電子機器。
　本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１　撮像装置、１０　画素アレイ部、１１　信号線、１１ａ　上部電極層、１１ａ　上部電極、１１ｂ　光電変換層、１１ｃ　電荷蓄積層、１１ｄ　絶縁層、１１ｅ　下部電極層、１１ｅ　下部電極、１２　信号入力トランジスタ、１３　ＭＯＳトランジスタ、２０　時刻コード生成部、２１　信号線、３０　参照信号生成部、３１　信号線、４０　垂直駆動部、４１　信号線、４２　制御信号生成部、４３　電源部、５０　水平制御部、５２　時刻コード復号部、５３　カラム信号処理部、５４　クロック信号生成部、７１　配線層、７２　カラーフィルタ、７３　オンチップレンズ、７４　素子分離層、７５　配線層、７６　保護層、９１　信号伝送部、９１ａ　Ｃｕ－Ｃｕ接続、９１ｂ　ビア、１００　エリア画素、１１０　光電変換部、１１１　電荷生成部、１１３　記憶部、１５０　比較部、１６０　比較出力処理部、１６１　前置増幅部、１６２　レベル変換部、１６３　波形整形部、１７０　変換結果保持部、１７１　記憶制御部、１７２　記憶部、１９０　ＡＤ変換部、１９０ａ　第１ＡＤ変換部、１９０ｂ　第２ＡＤ変換部、２００　時刻コード転送部、２１０　コード保持部

Claims (20)

  1. 　光電変換部をそれぞれ有する複数の画素と、
    　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号をデジタル信号に変換するアナログ－デジタル変換部と、
    　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
    　前記複数の画素内の複数の前記光電変換部、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
    　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
    　前記複数の領域のうち、前記複数の光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
    　前記エリア画素内の前記複数の光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域とは、前記複数のフローティングディフュージョンの電荷を同一の前記信号伝送部を介して送受する、撮像装置。
  2. 　前記光電変換部は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有する、請求項１に記載の撮像装置。
  3. 　前記シリコン以外の半導体層は、有機半導体材料を含む半導体層である、請求項２に記載の撮像装置。
  4. 　前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を蓄積する記憶部と、
    　前記画素ごとに設けられ、前記光電変換部で光電変換された電荷を前記記憶部に蓄積するか否かを切替制御する第１転送トランジスタと、
    　前記画素ごとに設けられ、前記記憶部に蓄積された電荷を前記フローティングディフュージョンに転送するか否かを切替制御する第２転送トランジスタと、を備える、請求項１に記載の撮像装置。
  5. 　前記記憶部は、前記複数の領域のうち、前記光電変換部が配置される領域に配置される、請求項４に記載の撮像装置。
  6. 　前記記憶部は、前記光電変換部と同じ層に配置されるか、又は前記光電変換部が配置される層に積層される層に配置される、請求項５に記載の撮像装置。
  7. 　前記記憶部は、前記複数の領域のうち、前記アナログ－デジタル変換部が配置される領域とは異なる領域に配置される、請求項５に記載の撮像装置。
  8. 　前記異なる領域は、前記フローティングディフュージョンに電気的に接続される配線層を有し、
    　前記記憶部は、前記配線層と同じ層に配置される、請求項７に記載の撮像装置。
  9. 　前記アナログ－デジタル変換部は、
    　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
    　前記比較器の比較結果を出力する比較出力処理部と、
    　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
    　前記比較器、前記比較出力処理部、及び前記波形整形部は、前記複数の領域のうちの同一の領域に配置される、請求項１に記載の撮像装置。
  10. 　前記アナログ－デジタル変換部は、
    　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
    　前記比較器の比較結果を出力する比較出力処理部と、
    　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
    　前記比較器と、前記比較出力処理部及び前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置される、請求項１に記載の撮像装置。
  11. 　前記アナログ－デジタル変換部は、
    　前記電荷に応じたアナログ信号を参照信号と比較する比較器と、
    　前記比較器の比較結果を出力する比較出力処理部と、
    　前記比較出力処理部の出力信号を波形整形する波形整形部と、を有し、
    　前記比較器及び前記比較出力処理部と、前記波形整形部とは、前記複数の領域のうちの互いに異なる領域に配置される、請求項１に記載の撮像装置。
  12. 　前記光電変換部が配置される第１領域と、
    　前記アナログ－デジタル変換部の少なくとも一部が配置される第２領域と、を有し、
    　前記信号伝送部は、前記第１領域及び前記第２領域の間で、前記フローティングディフュージョンの電荷を送受する、請求項１に記載の撮像装置。
  13. 　前記光電変換部は、
    　第１光電変換部と、
    　第２光電変換部と、を有し、
    　前記フローティングディフュージョンは、
    　前記第１光電変換部で光電変換された電荷を蓄積する第１フローティングディフュージョンと、
    　前記第２光電変換部で光電変換された電荷を蓄積する第２フローティングディフュージョンと、を有し、
    　前記複数の領域は、
    　前記第１光電変換部が配置される第１領域と、
    　前記第２光電変換部が配置される第２領域と、
    　前記アナログ－デジタル変換部の少なくとも一部が配置される第３領域と、を有し、
    　前記信号伝送部は、
    　前記第１領域及び前記第３領域の間で、前記第１フローティングディフュージョンの電荷を送受する第１信号伝送部と、
    　前記第２領域及び前記第３領域の間で、前記第２フローティングディフュージョンの電荷を送受する第２信号伝送部と、を有する、請求項１に記載の撮像装置。
  14. 　前記第１光電変換部及び前記第２光電変換部の一方はシリコンの半導体層を有し、前記第１光電変換部及び前記第２光電変換部の他方はシリコン以外の半導体層を有する、請求項１３に記載の撮像装置。
  15. 　前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
    　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備え、
    　前記第１記憶部は、前記第１領域に配置され、
    　前記第２記憶部は、前記第２領域に配置され、
    　前記第１フローティングディフュージョンは、前記第１記憶部に記憶された電荷に応じた電荷を蓄積し、
    　前記第２フローティングディフュージョンは、前記第２記憶部に記憶された電荷に応じた電荷を蓄積する、請求項１３に記載の撮像装置。
  16. 　前記画素ごとに設けられ、前記第１光電変換部および前記第２光電変換部のいずれか一方で光電変換された電荷を蓄積する記憶部を備え、
    　前記記憶部は、前記第２領域に配置され、
    　前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンのいずれか一方は、前記記憶部に記憶された電荷に応じた電荷を蓄積し、前記第１フローティングディフュージョン及び前記第２フローティングディフュージョンの他方は、前記記憶部に記憶することなく、前記第１光電変換部又は前記第２光電変換部で光電変換された電荷を蓄積する、請求項１３に記載の撮像装置。
  17. 　前記第１光電変換部及び前記第２光電変換部の双方は、シリコンの半導体層を有するか、又はシリコン以外の半導体層を有する、請求項１３に記載の撮像装置。
  18. 　前記画素ごとに設けられ、前記第１光電変換部で光電変換された電荷を蓄積する第１記憶部と、
    　前記画素ごとに設けられ、前記第２光電変換部で光電変換された電荷を蓄積する第２記憶部と、を備える、請求項１７に記載の撮像装置。
  19. 　前記第１記憶部及び前記第２記憶部の少なくとも一方は、前記第１領域及び前記第２領域に跨がって設けられる、請求項１８に記載の撮像装置。
  20. 　光電変換された画素ごとのデジタル信号を出力する撮像装置と、
    　前記デジタル信号に対して信号処理を行う信号処理部と、を備え、
    　前記撮像装置は、
    　光電変換部をそれぞれ有する複数の画素と、
    　前記複数の画素内の２以上の前記画素からなるエリア画素ごとに設けられ、前記２以上の画素で光電変換された電荷に応じた信号を前記デジタル信号に変換するアナログ－デジタル変換部と、
    　前記画素内の前記光電変換部で光電変換された電荷を出力するフローティングディフュージョンと、
    　前記複数の画素、複数の前記アナログ－デジタル変換部、及び複数の前記フローティングディフュージョンが配置される、積層された複数の領域と、
    　前記複数の領域の間で信号の送受を行う信号伝送部と、を備え、
    　前記複数の領域のうち、前記光電変換部が配置される領域は、前記アナログ－デジタル変換部が配置される領域とは別に設けられ、
    　前記信号伝送部は、前記光電変換部が配置される領域と、前記アナログ－デジタル変換部が配置される領域との間で、前記フローティングディフュージョンの電荷を送受する、電子機器。
PCT/JP2022/015276 2021-05-25 2022-03-29 撮像装置及び電子機器 WO2022249731A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237037998A KR20240011679A (ko) 2021-05-25 2022-03-29 촬상 장치 및 전자 기기
EP22811006.0A EP4351127A1 (en) 2021-05-25 2022-03-29 Imaging device and electronic apparatus
CN202280036189.2A CN117337579A (zh) 2021-05-25 2022-03-29 成像装置和电子设备
JP2023524052A JPWO2022249731A1 (ja) 2021-05-25 2022-03-29
US18/553,809 US20240187759A1 (en) 2021-05-25 2022-03-29 Imaging device and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-087988 2021-05-25
JP2021087988 2021-05-25

Publications (1)

Publication Number Publication Date
WO2022249731A1 true WO2022249731A1 (ja) 2022-12-01

Family

ID=84228757

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/015276 WO2022249731A1 (ja) 2021-05-25 2022-03-29 撮像装置及び電子機器

Country Status (7)

Country Link
US (1) US20240187759A1 (ja)
EP (1) EP4351127A1 (ja)
JP (1) JPWO2022249731A1 (ja)
KR (1) KR20240011679A (ja)
CN (1) CN117337579A (ja)
TW (1) TW202247639A (ja)
WO (1) WO2022249731A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216379A (ja) * 2018-06-14 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020045122A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148528A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216379A (ja) * 2018-06-14 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020045122A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
EP4351127A1 (en) 2024-04-10
JPWO2022249731A1 (ja) 2022-12-01
CN117337579A (zh) 2024-01-02
US20240187759A1 (en) 2024-06-06
KR20240011679A (ko) 2024-01-26
TW202247639A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
WO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11950009B2 (en) Solid-state image sensor
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2019239661A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20220053562A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
JP2020088481A (ja) 固体撮像素子、および、撮像装置
JP2020088425A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11558571B2 (en) Solid-state imaging element and imaging device
KR20220089698A (ko) 센싱 디바이스, 전자 기기 및 센싱 디바이스의 제어 방법
CN113875226A (zh) 固态摄像元件、摄像装置和固态摄像元件的控制方法
WO2022249731A1 (ja) 撮像装置及び電子機器
US20230108619A1 (en) Imaging circuit and imaging device
WO2022249736A1 (ja) 撮像装置および電子機器
JP7129983B2 (ja) 撮像装置
US20240179432A1 (en) Solid-state imaging element and solid-state imaging device
WO2023026565A1 (ja) 撮像装置及び電子機器
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2023058345A1 (ja) 撮像装置
WO2023067924A1 (ja) 撮像装置および電子機器
WO2022130832A1 (ja) 固体撮像素子
US20230049629A1 (en) Solid-state imaging element and imaging device
WO2023062944A1 (ja) 光検出素子、および、光検出装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
WO2023013178A1 (ja) 固体撮像装置及び電子機器
WO2023188868A1 (ja) リニアセンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22811006

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18553809

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2023524052

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280036189.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2022811006

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022811006

Country of ref document: EP

Effective date: 20240102