KR20220053562A - 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 - Google Patents

고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 Download PDF

Info

Publication number
KR20220053562A
KR20220053562A KR1020227005230A KR20227005230A KR20220053562A KR 20220053562 A KR20220053562 A KR 20220053562A KR 1020227005230 A KR1020227005230 A KR 1020227005230A KR 20227005230 A KR20227005230 A KR 20227005230A KR 20220053562 A KR20220053562 A KR 20220053562A
Authority
KR
South Korea
Prior art keywords
detection
threshold value
pixels
comparator
signal
Prior art date
Application number
KR1020227005230A
Other languages
English (en)
Inventor
아츠미 니와
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20220053562A publication Critical patent/KR20220053562A/ko

Links

Images

Classifications

    • H04N5/351—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/3745—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

어드레스 이벤트의 유무를 검출하는 고체 촬상 소자에 있어서, 화소의 미세화를 용이하게 한다. 고체 촬상 소자는, 복수의 검출 화소와 검출 회로를 구비한다. 복수의 검출 화소와 검출 회로를 구비하는 고체 촬상 소자에 있어서, 복수의 검출 화소의 각각은, 광전류의 대수값에 따른 전압 신호를 생성한다. 또한, 복수의 검출 화소와 검출 회로를 구비하는 고체 촬상 소자에 있어서, 검출 회로는, 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 전압 신호의 변화량이 소정의 임계값을 초과하였는지 여부를 검출한다.

Description

고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
본 기술은, 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다. 구체적으로는, 휘도의 변화량을 임계값과 비교하는 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법에 관한 것이다.
종래, 촬상 장치 등에 있어서, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형의 고체 촬상 소자가 사용되고 있다. 이 일반적인 동기형 고체 촬상 소자에서는, 동기 신호의 주기(예를 들면, 1/60초)에서만 화상 데이터를 취득할 수 있기 때문에, 교통이나 로봇 등에 관한 분야에서, 보다 고속의 처리가 요구된 경우에 대응하는 것이 곤란하게 된다. 이에, 화소 어드레스마다, 그 화소의 휘도 변화량이 임계값을 초과하였음을 어드레스 이벤트로서 검출하는 비동기형 고체 촬상 소자가 제안되고 있다(예를 들면, 특허문헌 1 참조). 이와 같이, 화소마다 어드레스 이벤트를 검출하는 고체 촬상 소자는, DVS(Dynamic Vision Sensor)라고 불린다.
특허문헌 1: 일본특허 5244587호
상술한 비동기형 고체 촬상 소자에서는, 어드레스 이벤트의 유무 검출에 의해, 화상 인식 등의 처리의 고속화를 도모하고 있다. 그러나, 어드레스 이벤트의 유무를 검출하기 위해서는, 대수 응답부(logarithmic response unit), 버퍼, 미분기나 비교기(comparator) 등의 다수의 회로를 화소마다 배치할 필요가 있어, 동기형 고체 촬상 소자와 비교하여, 화소마다의 회로 규모가 증대한다. 이 때문에, 화소의 미세화가 곤란하게 되는 문제가 있다.
본 기술은 이러한 상황을 감안하여 이루어진 것으로, 어드레스 이벤트의 유무를 검출하는 고체 촬상 소자에 있어서, 화소의 미세화를 용이하게 하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위하여 이루어진 것으로, 그 제1 측면은, 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와, 상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 소정의 임계값을 초과하였는지 여부를 검출하는 검출 회로를 구비하는 고체 촬상 소자 및 그 제어 방법이다. 이에 의해, 고체 촬상 소자의 회로 규모가 삭감된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 검출 회로는, 상기 복수의 검출 화소의 각각의 상기 전압 신호 중 어느 하나를 선택하는 선택부와, 상기 선택된 전압 신호의 변화량을 구하여 출력하는 미분기와, 상기 출력된 변화량과 상기 임계값을 비교하는 비교부를 구비하여도 된다. 이에 의해, 미분기 이후의 회로 규모가 삭감된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 미분기는, 상기 선택된 변화량을 유지하고 상기 비교부에 출력하여도 된다. 이에 의해, 선택된 검출 화소의 어드레스 이벤트가 검출된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 미분기는, 상기 복수의 검출 화소의 각각의 상기 변화량을 유지하고 상기 선택된 검출 화소에 대응하는 상기 변화량을 상기 비교부에 출력하여도 된다. 이에 의해, 어드레스 이벤트의 검출 누락이 억제된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 복수의 검출 화소의 각각은, 상기 전압 신호를 생성하는 대수 응답부와, 상기 생성된 전압 신호의 변화량을 구하여 상기 검출 회로에 출력하는 미분기를 구비하여도 된다. 이에 의해, 비교부 이후의 회로 규모가 삭감된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 검출 회로는, 상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하여 해당 선택한 변화량과 상기 임계값을 비교하는 비교부를 구비하여도 된다. 이에 의해, 선택된 검출 화소의 어드레스 이벤트가 검출된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 검출 회로는, 상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하는 선택부와, 상기 선택된 변화량과 상기 임계값을 비교하는 비교부를 구비하여도 된다. 이에 의해, 선택된 검출 화소의 어드레스 이벤트가 검출된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고, 상기 검출 회로는, 상기 상한 임계값과 상기 변화량을 비교하는 상한측 비교기와, 상기 하한 임계값과 상기 변화량을 비교하는 하한측 비교기를 구비하여도 된다. 이에 의해, 온 이벤트(on-event) 및 오프 이벤트(off-event)가 검출된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고, 상기 검출 회로는, 상기 상한 임계값 및 하한 임계값의 일방을 선택하는 선택 스위치와, 상기 선택된 임계값과 상기 변화량을 비교하는 비교기를 구비하여도 된다. 이에 의해, 비교부의 회로 규모가 삭감된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 노광량에 따른 화소 신호를 각각이 생성하는 복수의 계조 화소를 더 구비하여도 된다. 이에 의해, 보다 정보량이 많은 화상이 얻어진다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고, 상기 검출 회로는, 2개의 검출 화소 중 일방의 상기 변화량을 선택하는 상한측 선택기와, 상기 2개의 검출 화소 중 타방의 상기 변화량을 선택하는 하한측 선택기와, 상기 선택된 일방의 변화량과 상한 임계값을 비교하는 상한측 비교기와, 상기 선택된 타방의 변화량과 상한 임계값을 비교하는 하한측 비교기를 구비하여도 된다. 이에 의해, 온 이벤트와 오프 이벤트가 동시에 검출된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 검출 회로는, 서로 다른 검출 화소의 상기 변화량을 임계값과 비교하는 복수의 비교기와, 상기 비교기 중 어느 하나의 비교 결과를 선택하는 선택부와, 상기 선택된 비교 결과를 출력하는 버퍼를 구비하여도 된다. 이에 의해, 버퍼가 복수의 검출 화소에 공유된다고 하는 작용을 가져온다.
또한, 이 제1 측면에 있어서, 상기 복수의 검출 화소와 상기 검출 회로의 일부는, 소정의 수광 칩에 배치되고, 상기 복수의 검출 화소와 상기 검출 회로의 나머지는, 소정의 검출 칩에 배치되어도 된다. 이에 의해, 검출 칩의 회로 규모가 삭감된다고 하는 작용을 가져온다.
또한, 본 기술의 제2 측면은, 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와, 상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 소정의 임계값을 초과하였는지 여부를 검출하는 검출 회로와, 상기 검출 회로의 검출 결과를 나타내는 검출 신호를 처리하는 신호 처리부를 구비하는 촬상 장치이다. 이에 의해, 촬상 장치의 회로 규모가 삭감된다고 하는 작용을 가져온다.
도 1은 본 기술의 제1 실시형태에 있어서의 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 적층 구조의 일례를 나타내는 도면이다.
도 3은 본 기술의 제1 실시형태에 있어서의 수광 칩의 평면도의 일례이다.
도 4는 본 기술의 제1 실시형태에 있어서의 검출 칩의 평면도의 일례이다.
도 5는 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출부의 평면도의 일례이다.
도 6은 본 기술의 제1 실시형태에 있어서의 대수 응답부의 일 구성예를 나타내는 회로도이다.
도 7은 본 기술의 제1 실시형태에 있어서의 검출 블록의 일 구성예를 나타내는 블록도이다.
도 8은 본 기술의 제1 실시형태에 있어서의 미분기의 일 구성예를 나타내는 회로도이다.
도 9는 본 기술의 제1 실시형태에 있어서의 비교부의 일 구성예를 나타내는 회로도이다.
도 10은 본 기술의 제1 실시형태에 있어서의 미분기, 선택기 및 비교기의 일 구성예를 나타내는 회로도이다.
도 11은 본 기술의 제1 실시형태에 있어서의 행 구동 회로의 제어의 일례를 나타내는 타이밍 차트이다.
도 12는 본 기술의 제1 실시형태에 있어서의 검출 화소 및 검출 회로의 일 구성예를 나타내는 블록도이다.
도 13은 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자의 동작의 일례를 나타내는 플로우차트이다.
도 14는 본 기술의 제1 실시형태의 변형예에 있어서의 검출 화소 및 검출 회로의 일 구성예를 나타내는 블록도이다.
도 15는 본 기술의 제1 실시형태의 변형예에 있어서의 행 구동 회로의 제어의 일례를 나타내는 타이밍 차트이다.
도 16은 본 기술의 제2 실시형태에 있어서의 검출 화소 및 검출 회로의 일 구성예를 나타내는 블록도이다.
도 17은 본 기술의 제3 실시형태에 있어서의 미분기의 일 구성예를 나타내는 회로도이다.
도 18은 본 기술의 제3 실시형태에 있어서의 고체 촬상 소자의 동작의 일례를 나타내는 타이밍 차트이다.
도 19는 본 기술의 제4 실시형태에 있어서의 비교부의 일 구성예를 나타내는 회로도이다.
도 20은 본 기술의 제5 실시형태에 있어서의 미분기 및 비교기의 일 구성예를 나타내는 회로도이다.
도 21은 본 기술의 제6 실시형태에 있어서의 수광 칩의 평면도의 일례이다.
도 22는 본 기술의 제6 실시형태에 있어서의 검출 칩의 평면도의 일례이다.
도 23은 본 기술의 제6 실시형태에 있어서의 계조 화소의 일 구성예를 나타내는 회로도이다.
도 24는 본 기술의 제7 실시형태에 있어서의 비교부의 일 구성예를 나타내는 회로도이다.
도 25는 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 26은 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하, 본 기술을 실시하기 위한 형태(이하, 실시형태라고 칭함)에 대해 설명한다. 설명은 이하의 순서에 따라 행한다.
1. 제1 실시형태(복수의 검출 화소가 검출 회로를 공유하는 예)
2. 제2 실시형태(복수의 검출 화소가, 미분기를 포함하는 검출 회로를 공유하는 예)
3. 제3 실시형태(복수의 검출 화소가 검출 회로를 공유하고, 미분기가 복수의 변화량을 유지하는 예)
4. 제4 실시형태(복수의 검출 화소가 검출 회로를 공유하고, 임계값을 전환하는 예)
5. 제5 실시형태(복수의 검출 화소가 검출 회로를 공유하고, 비교기가 스위칭을 행하는 예)
6. 제6 실시형태(복수의 검출 화소가 검출 회로를 공유하고, 계조 화소를 배치한 예)
7. 제7 실시형태(복수의 검출 화소가 검출 회로를 공유하고, 검출 회로 내에 2단의 소자가 설치되는 예)
8. 이동체에의 응용예
<1. 제1 실시형태>
[촬상 장치의 구성예]
도 1은, 본 기술의 제1 실시형태에 있어서의 촬상 장치(100)의 일 구성예를 나타내는 블록도이다. 이 촬상 장치(100)는, 광학부(110), 고체 촬상 소자(200), 기록부(120) 및 제어부(130)를 구비한다. 촬상 장치(100)로서는, 산업용 로봇에 탑재되는 카메라나, 차량용 카메라 등이 상정된다.
광학부(110)는, 입사광을 집광하여 고체 촬상 소자(200)로 가이드하는 것이다. 고체 촬상 소자(200)는, 입사광을 광전 변환하여 화상 데이터를 촬상하는 것이다. 이 고체 촬상 소자(200)는, 촬상한 화상 데이터에 대해, 화상 인식 처리 등의 소정의 신호 처리를 화상 데이터에 대해 실행하고, 그 처리 후의 데이터를 기록부(120)에 신호선(209)을 통해 출력한다.
기록부(120)는, 고체 촬상 소자(200)로부터의 데이터를 기록하는 것이다. 제어부(130)는, 고체 촬상 소자(200)를 제어하여 화상 데이터를 촬상시키는 것이다.
[고체 촬상 소자의 구성예]
도 2는, 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 적층 구조의 일례를 나타내는 도면이다. 이 고체 촬상 소자(200)는, 검출 칩(202)과, 그 검출 칩(202)에 적층된 수광 칩(201)을 구비한다. 이들 칩은, 비아 등의 접속부를 통해 전기적으로 접속된다. 한편, 비아 외에, Cu-Cu 접합이나 범프에 의해 접속할 수도 있다.
도 3은, 본 기술의 제1 실시형태에 있어서의 수광 칩(201)의 평면도의 일례이다. 수광 칩(201)에는, 수광부(220)와, 비아 배치부(211, 212 및 213)가 설치된다.
비아 배치부(211, 212 및 213)에는, 검출 칩(202)과 접속되는 비아가 배치된다. 또한, 수광부(220)에는, 2차원 격자 형상으로 복수의 공유 블록(221)이 배열된다.
공유 블록(221)의 각각에는, 복수의 대수 응답부(310)가 배열된다. 예를 들면, 공유 블록(221)마다, 4개의 대수 응답부(310)가 2행×2열로 배열된다. 이들 4개의 대수 응답부(310)는, 검출 칩(202) 상의 회로를 공유한다. 공유하는 회로의 상세에 대해서는 후술한다. 한편, 공유 블록(221) 내의 대수 응답부(310)의 개수는, 4개로 한정되지 않는다.
대수 응답부(310)는, 광전류의 대수값에 따른 전압 신호를 생성하는 것이다. 대수 응답부(310)의 각각에는, 행 어드레스 및 열 어드레스로 이루어지는 화소 어드레스가 할당되어 있다.
도 4는, 본 기술의 제1 실시형태에 있어서의 검출 칩(202)의 평면도의 일례이다. 이 검출 칩(202)에는, 비아 배치부(231, 232 및 233)와, 신호 처리 회로(240)와, 행 구동 회로(251)와, 열 구동 회로(252)와, 어드레스 이벤트 검출부(260)가 설치된다. 비아 배치부(231, 232 및 233)에는, 수광 칩(201)과 접속되는 비아가 배치된다.
어드레스 이벤트 검출부(260)는, 대수 응답부(310)마다 어드레스 이벤트의 유무를 검출하고, 검출 결과를 나타내는 검출 신호를 생성하는 것이다.
행 구동 회로(251)는, 행 어드레스를 선택하고, 그 행 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시키는 것이다.
열 구동 회로(252)는, 열 어드레스를 선택하고, 그 열 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시키는 것이다.
신호 처리 회로(240)는, 어드레스 이벤트 검출부(260)로부터의 검출 신호에 대해 소정의 신호 처리를 실행하는 것이다. 이 신호 처리 회로(240)는, 검출 신호를 화소의 신호로서 2차원 격자 형상으로 배열하고, 화소마다 2비트의 정보를 갖는 화상 데이터를 취득한다. 그리고, 신호 처리 회로(240)는, 그 화상 데이터에 대해 화상 인식 처리 등의 신호 처리를 실행한다.
도 5는, 본 기술의 제1 실시형태에 있어서의 어드레스 이벤트 검출부(260)의 평면도의 일례이다. 이 어드레스 이벤트 검출부(260)에는, 복수의 검출 블록(320)이 배열된다. 검출 블록(320)은, 수광 칩(201) 상의 공유 블록(221)마다 배치된다. 공유 블록(221)의 개수가 N(N은 정수)인 경우, N개의 검출 블록(320)이 배열된다. 각각의 검출 블록(320)은, 대응하는 공유 블록(221)과 접속된다.
[대수 응답부의 구성예]
도 6은, 본 기술의 제1 실시형태에 있어서의 대수 응답부(310)의 일 구성예를 나타내는 회로도이다. 이 대수 응답부(310)는, 광전 변환 소자(311)와, nMOS(n-channel Metal Oxide Semiconductor) 트랜지스터(312 및 313)와 pMOS(p-channel MOS)트랜지스터(314)를 구비한다. 이들 중 광전 변환 소자(311)와, nMOS 트랜지스터(312 및 313)는, 예를 들면, 수광 칩(201)에 배치되고, pMOS 트랜지스터(314)는, 검출 칩(202)에 배치된다.
nMOS 트랜지스터(312)의 소스는 광전 변환 소자(311)의 캐소드에 접속되고, 드레인은 전원 단자에 접속된다. pMOS 트랜지스터(314) 및 nMOS 트랜지스터(313)는, 전원 단자와 접지 단자의 사이에서, 직렬로 접속된다. 또한, pMOS 트랜지스터(314) 및 nMOS 트랜지스터(313)의 접속점은, nMOS 트랜지스터(312)의 게이트와 검출 블록(320)의 입력 단자에 접속된다. 또한, pMOS 트랜지스터(314)의 게이트에는, 소정의 바이어스 전압(Vbias1)이 인가된다.
nMOS 트랜지스터(312 및 313)의 드레인은 전원측에 접속되어 있고, 이러한 회로는 소스 팔로워라고 불린다. 이들 루프 형상으로 접속된 2개의 소스 팔로워에 의해, 광전 변환 소자(311)로부터의 광전류는, 그 대수값에 따른 전압 신호로 변환된다. 또한, pMOS 트랜지스터(314)는, 일정한 전류를 nMOS 트랜지스터(313)에 공급한다.
또한, 수광 칩(201)의 그라운드와 검출 칩(202)의 그라운드는, 간섭 대책을 위해 서로 분리되어 있다.
[검출 블록의 구성예]
도 7은, 본 기술의 제1 실시형태에 있어서의 검출 블록(320)의 일 구성예를 나타내는 블록도이다. 이 검출 블록(320)은, 복수의 버퍼(330)와, 복수의 미분기(340)와, 선택부(400)와, 비교부(500)와, 전송 회로(360)를 구비한다. 버퍼(330) 및 미분기(340)는, 공유 블록(221) 내의 대수 응답부(310)마다 배치된다. 예를 들면, 공유 블록(221) 내의 대수 응답부(310)가 4개인 경우, 버퍼(330) 및 미분기(340)는, 4개씩 배치된다.
버퍼(330)는, 대응하는 대수 응답부(310)로부터의 전압 신호를 미분기(340)에 출력하는 것이다. 이 버퍼(330)에 의해, 후단을 구동하는 구동력을 향상시킬 수 있다. 또한, 버퍼(330)에 의해, 후단의 스위칭 동작에 따른 노이즈의 아이솔레이션(isolation)을 확보할 수 있다.
미분기(340)는, 전압 신호의 변화량을 미분 신호로서 구하는 것이다. 이 미분기(340)는, 대응하는 대수 응답부(310)로부터의 전압 신호를 버퍼(330)를 통해 수취하고, 미분에 의해, 전압 신호의 변화량을 구한다. 그리고, 미분기(340)는, 미분 신호를 선택부(400)에 공급한다. 검출 블록(320) 내의 m(m은 1 내지 M의 정수)개째의 미분 신호(Sin)를 Sinm으로 한다.
선택부(400)는, M개의 미분 신호 중 어느 하나를, 행 구동 회로(251)로부터의 선택 신호에 따라 선택하는 것이다. 이 선택부(400)는, 선택기(410 및 420)를 구비한다.
선택기(410)에는, M개의 미분 신호(Sin)가 입력된다. 선택기(410)는, 선택 신호에 따라, 이들 미분 신호(Sin) 중 어느 하나를 선택하고, Sout+로서 비교부(500)에 공급한다. 선택기(420)에도 M개의 미분 신호(Sin)가 입력된다. 선택기(420)는, 선택 신호에 따라, 이들 미분 신호(Sin) 중 어느 하나를 선택하고, Sout-로서 비교부(500)에 공급한다.
비교부(500)는, 선택부(400)에 의해 선택된 미분 신호(즉, 변화량)와, 소정의 임계값을 비교하는 것이다. 이 비교부(500)는, 비교 결과를 나타내는 신호를 검출 신호로서 전송 회로(360)에 공급한다.
전송 회로(360)는, 열 구동 회로(252)로부터의 열 구동 신호에 따라, 검출 신호를 신호 처리 회로(240)로 전송하는 것이다.
[미분기의 구성예]
도 8은, 본 기술의 제1 실시형태에 있어서의 미분기(340)의 일 구성예를 나타내는 회로도이다. 이 미분기(340)는, 콘덴서(341 및 343)와, 인버터(342)와, 스위치(344)를 구비한다.
콘덴서(341)의 일단은 버퍼(330)의 출력 단자에 접속되고, 타단은, 인버터(342)의 입력 단자에 접속된다. 콘덴서(343)는, 인버터(342)에 병렬로 접속된다. 스위치(344)는, 콘덴서(343)의 양단을 접속하는 경로를 행 구동 신호에 따라 개폐하는 것이다.
인버터(342)는, 콘덴서(341)를 통해 입력된 전압 신호를 반전하는 것이다. 이 인버터(342)는 반전한 신호를 선택부(400)에 출력한다.
스위치(344)를 온 하였을 때에 콘덴서(341)의 버퍼(330) 측에 전압 신호(Vinit)가 입력되고, 그 반대측은 가상 접지 단자가 된다. 이 가상 접지 단자의 전위를 편의상, 제로로 한다. 이 때, 콘덴서(341)에 축적되어 있는 전위(Qinit)는, 콘덴서(341)의 용량을 C1로 하면, 다음 식에 의해 표현된다. 한편, 콘덴서(343)의 양단은, 단락되어 있기 때문에, 그 축적 전하는 제로가 된다.
Qinit=C1×Vinit … 식 1
다음으로, 스위치(344)가 오프되고, 콘덴서(341)의 버퍼(330)측의 전압이 변화되어 Vafter로 된 경우를 생각하면, 콘덴서(341)에 축적되는 전하(Qafter)는, 다음 식에 의해 표현된다.
Qafter=C1×Vafter … 식 2
한편, 콘덴서(343)에 축적되는 전하(Q2)는, 출력 전압을 Vout로 하면, 다음 식에 의해 표현된다.
Q2=-C2×Vout … 식 3
이 때, 콘덴서(341 및 343)의 총 전하량은 변화하지 않기 때문에, 다음 식이 성립한다.
Qinit=Qafter+Q2 … 식 4
식 4에 식 1 내지 식 3을 대입하여 변형하면, 다음 식이 얻어진다.
Vout=-(C1/C2)×(Vafter-Vinit) … 식 5
식 5는, 전압 신호의 감산 동작을 나타내고, 감산 결과의 이득은 C1/C2가 된다. 통상, 이득을 최대화하는 것이 바람직하기 때문에, C1을 크게, C2를 작게 설계하는 것이 바람직하다. 한편, C2가 지나치게 작으면, kTC 노이즈가 증대하고, 노이즈 특성이 악화될 우려가 있기 때문에, C2의 용량 삭감은, 노이즈를 허용할 수 있는 범위로 제한된다. 또한, 화소마다 미분기(340)가 탑재되기 때문에, 용량(C1과 C2)에는, 면적 상의 제약이 있다. 이들을 고려하여, 예를 들면, C1은, 20 내지 200 펨토패럿(fF)의 값으로 설정되고, C2는, 1 내지 20 펨토패럿(fF)의 값으로 설정된다.
[비교부의 구성예]
도 9는, 본 기술의 제1 실시형태에 있어서의 비교부(500)의 일 구성예를 나타내는 회로도이다. 이 비교부(500)는, 비교기(510 및 520)를 구비한다.
비교기(510)는, 선택기(410)로부터의 미분 신호(Sout+)와, 소정의 상한 임계값(Vrefp)을 비교하는 것이다. 이 비교기(510)는, 비교 결과를 검출 신호(DET+)로서 전송 회로(360)에 공급한다. 이 검출 신호(DET+)는, 온 이벤트의 유무를 나타낸다. 여기에서, 온 이벤트는, 휘도의 변화량이 소정의 상한 임계값을 초과하였음을 의미한다.
비교기(520)는, 선택기(420)로부터의 미분 신호(Sout-)와, 상한 임계값(Vrefp)보다 낮은 하한 임계값(Vrefn)을 비교하는 것이다. 이 비교기(520)는, 비교 결과를 검출 신호(DET-)로서 전송 회로(360)에 공급한다. 이 검출 신호(DET-)는, 오프 이벤트의 유무를 나타낸다. 여기서, 오프 이벤트는, 휘도의 변화량이 소정의 하한 임계값을 하회하였음을 의미한다. 한편, 비교부(500)는, 온 이벤트 및 오프 이벤트의 양쪽의 유무를 검출하고 있지만, 일방만을 검출할 수도 있다.
한편, 비교기(510)는, 특허청구의 범위에 기재된 상한측 비교기의 일례이며, 비교기(520)는, 특허청구의 범위에 기재된 하한측 비교기의 일례이다.
도 10은, 본 기술의 제1 실시형태에 있어서의 미분기(340), 선택기(410) 및 비교기(510)의 일 구성예를 나타내는 회로도이다.
미분기(340)는, 콘덴서(341 및 343)와, pMOS 트랜지스터(345 및 346)와, nMOS 트랜지스터(347)를 구비한다. pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)는, pMOS 트랜지스터(345)를 전원측으로 하여, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 이들 pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 게이트와, 버퍼(330)의 사이에 콘덴서(341)가 삽입된다. pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 접속점은, 선택기(410)에 접속된다. 이 접속 구성에 의해, pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)는, 인버터(342)로서 기능한다.
또한, pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 접속점과, 콘덴서(341)의 사이에서 콘덴서(343)와 pMOS 트랜지스터(346)가 병렬로 접속된다. 이 pMOS 트랜지스터(346)는, 스위치(344)로서 기능한다.
또한, 선택기(410)에는, 복수의 pMOS 트랜지스터(411)가 배치된다. pMOS 트랜지스터(411)는, 미분기(340)마다 배치된다.
pMOS 트랜지스터(411)는, 대응하는 미분기(340)와 비교기(510)의 사이에 삽입된다. 또한, pMOS 트랜지스터(411)의 게이트의 각각은, 개별로 선택 신호(SEL)가 입력된다. m개째의 pMOS 트랜지스터(411)의 선택 신호(SEL)를 SELm으로 한다. 이들 선택 신호(SEL)에 의해, 행 구동 회로(251)는, M개의 pMOS 트랜지스터(411) 중 어느 하나를 온 상태로 제어하고, 나머지를 오프 상태로 제어할 수 있다. 그리고, 온 상태의 pMOS 트랜지스터(411)를 통해, 미분 신호(Sout+)가 선택된 신호로서 비교기(510)에 출력된다. 한편, 선택기(420)의 회로 구성은, 선택기(410)와 마찬가지이다.
비교기(510)는, pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)를 구비한다. pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)는, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(511)의 게이트에 미분 신호(Sout+)가 입력되고, nMOS 트랜지스터(512)의 게이트에는, 상한 임계값(Vrefp)의 전압이 입력된다. pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)의 접속점으로부터는, 검출 신호(DET+)가 출력된다. 한편, 비교기(520)의 회로 구성은, 비교기(510)와 마찬가지이다.
한편, 미분기(340), 선택기(410) 및 비교기(510)의 각각의 회로 구성은, 도 7을 참조하여 설명한 기능을 갖는 것이라면, 도 10에 예시한 것에 한정되지 않는다. 예를 들면, nMOS 트랜지스터와 pMOS 트랜지스터를 바꾸어 넣을 수 있다.
도 11은, 본 기술의 제1 실시형태에 있어서의 행 구동 회로(251)의 제어의 일례를 나타내는 타이밍 차트이다. 타이밍(T0)에서, 행 구동 회로(251)는, 행 구동 신호(L1)에 의해, 1행째를 선택하고, 그 행의 미분기(340)를 구동한다. 이 행 구동 신호(L1)에 의해 1행째의 미분기(340) 내의 콘덴서(343)가 초기화된다. 또한, 행 구동 회로(251)는, 선택 신호(SEL1)에 의해, 공유 블록(221) 내의 2행×2열 중 좌상을 일정 기간에 걸쳐 선택하고, 선택부(400)를 구동한다. 이에 의해, 1행째의 홀수열에 있어서 어드레스 이벤트의 유무가 검출된다.
다음으로 타이밍(T1)에서, 행 구동 회로(251)는, 행 구동 신호(L1)에 의해, 1행째의 미분기(340)를 다시 구동한다. 또한, 행 구동 회로(251)는, 선택 신호(SEL2)에 의해, 공유 블록(221) 내의 2행×2열 중 우상을 일정 기간에 걸쳐 선택한다. 이에 의해, 1행째의 짝수열에 있어서 어드레스 이벤트의 유무가 검출된다.
타이밍(T2)에서, 행 구동 회로(251)는, 행 구동 신호(L2)에 의해, 2행째의 미분기(340)를 구동한다. 이 행 구동 신호(L2)에 의해 2행째의 미분기(340) 내의 콘덴서(343)가 초기화된다. 또한, 행 구동 회로(251)는, 선택 신호(SEL3)에 의해, 공유 블록(221) 내의 2행×2열 중 좌하를 일정 기간에 걸쳐 선택한다. 이에 의해, 2행째의 홀수열에 있어서 어드레스 이벤트의 유무가 검출된다.
계속하여 타이밍(T3)에서, 행 구동 회로(251)는, 행 구동 신호(L2)에 의해, 2행째의 미분기(340)를 다시 구동한다. 또한, 행 구동 회로(251)는, 선택 신호(SEL4)에 의해, 공유 블록(221) 내의 2행×2열 중 우하를 일정 기간에 걸쳐 선택한다. 이에 의해, 2행째의 짝수열에 있어서 어드레스 이벤트의 유무가 검출된다.
이하, 마찬가지로 행 구동 회로(251)는, 대수 응답부(310)를 배열한 행을 순차로 선택하고, 선택한 행을 행 구동 신호에 의해 구동한다. 또한, 행 구동 회로(251)는, 행을 선택할 때마다, 선택한 행의 공유 블록(221) 내의 검출 화소(300)의 각각을 선택 신호에 의해 순차로 선택한다. 예를 들면, 공유 블록(221) 내에 2행×2열의 검출 화소(300)가 배열되는 경우, 행이 선택될 때마다, 그 행 내의 홀수열과 짝수열이 순차로 선택된다.
한편, 행 구동 회로(251)는, 공유 블록(221)을 배열한 행(바꾸어 말하면, 대수 응답부(310)에 2행 분)을 순차로 선택할 수도 있다. 이 경우에는, 행이 선택될 때마다, 그 행의 공유 블록(221) 내의 4개의 검출 화소가 순차로 선택된다.
도 12는, 본 기술의 제1 실시형태에 있어서의 검출 화소(300) 및 검출 회로(305)의 일 구성예를 나타내는 블록도이다. 공유 블록(221) 내의 복수의 대수 응답부(310)에 의해 공유되는 검출 블록(320) 중, 선택부(400), 비교부(500) 및 전송 회로(360)로 이루어지는 회로를 검출 회로(305)로 한다. 또한, 대수 응답부(310), 버퍼(330) 및 미분기(340)로 이루어지는 회로를, 검출 화소(300)로 한다. 동 도면에 예시하는 바와 같이, 복수의 검출 화소(300)에 의해 검출 회로(305)가 공유된다.
검출 회로(305)를 공유하는 복수의 검출 화소(300)의 각각은, 광전류의 대수값에 따른 전압 신호를 생성한다. 그리고, 검출 화소(300)의 각각은, 행 구동 신호에 따라 전압 신호의 변화량을 나타내는 미분 신호(Sin)를 검출 회로(305)에 출력한다. 검출 화소(300)의 각각에 있어서, 대수값에 따른 전압 신호는, 대수 응답부(310)에 의해 생성되고, 미분 신호는, 미분기(340)에 의해 생성된다.
검출 회로(305) 내의 선택기(410 및 420)에는, 선택 신호 SEL1 SEL2 등의 선택 신호가 공통으로 입력된다. 검출 회로(305)는, 복수의 검출 화소(300) 중, 선택 신호가 나타내는 검출 화소의 미분 신호(즉, 변화량)를 선택하고, 그 변화량이 소정의 임계값을 초과하였는지 여부를 검출한다. 그리고, 검출 회로(305)는, 열 구동 신호에 따라 검출 신호를 신호 처리 회로(240)에 전송한다. 검출 회로(305)에 있어서, 미분 신호는 선택부(400)에 의해 선택되고, 임계값과의 비교는, 비교부(500)에 의해 행해진다. 또한, 검출 신호는, 전송 회로(360)에 의해 전송된다.
여기서, 일반적인 DVS에서는, 비교부(500) 및 전송 회로(360)는, 대수 응답부(310), 버퍼(330) 및 미분기(340)와 함께 검출 화소마다 배치된다. 이에 대해, 비교부(500) 및 전송 회로(360)를 포함하는 검출 회로(305)를 복수의 검출 화소(300)가 공유하는 상술한 구성에서는, 공유하지 않는 경우와 비교하여, 고체 촬상 소자(200)의 회로 규모를 삭감할 수 있다. 이에 의해, 화소의 미세화가 용이하게 된다.
특히, 적층 구조를 채용하는 경우, 검출 회로(305)를 공유하지 않는 일반적인 구성에서는, 수광 칩(201)보다 검출 칩(202) 쪽이 회로 규모가 커진다. 이 때문에, 검출 칩(202) 측의 회로에 의해, 화소의 밀도가 제한되어, 화소의 미세화가 곤란하게 된다. 그러나, 복수의 검출 화소(300)가 검출 회로(305)를 공유함으로써, 검출 칩(202)의 회로 규모를 삭감하고, 화소를 용이하게 미세화할 수 있다.
한편, 검출 화소(300)마다 버퍼(330)를 배치하고 있으나, 이 구성에 한정되지 않고, 버퍼(330)를 설치하지 않는 구성으로 할 수도 있다.
또한, 대수 응답부(310)의 광전 변환 소자(311)와 nMOS 트랜지스터(312 및 313)를 수광 칩(201)에 배치하고, pMOS 트랜지스터(314) 이후를 검출 칩(202)에 배치하고 있으나, 이 구성에 한정되지 않는다. 예를 들면, 광전 변환 소자(311)만을 수광 칩(201)에 배치하고, 그 이외를 검출 칩(202)에 배치할 수도 있다. 또한, 대수 응답부(310)만을 수광 칩(201)에 배치하고, 버퍼(330) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 대수 응답부(310) 및 버퍼(330)를 수광 칩(201)에 배치하고, 미분기(340) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 대수 응답부(310), 버퍼(330) 및 미분기(340)를 수광 칩(201)에 배치하고, 검출 회로(305) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 선택부(400)까지를 수광 칩(201)에 배치하고, 비교부(500) 이후를 검출 칩(202)에 배치할 수도 있다.
[고체 촬상 소자의 동작 예]
도 13은, 본 기술의 제1 실시형태에 있어서의 고체 촬상 소자(200)의 동작의 일례를 나타내는 플로우차트이다. 이 동작은, 예를 들면, 어드레스 이벤트의 유무를 검출하기 위한 소정의 어플리케이션이 실행되었을 때에 개시된다.
행 구동 회로(251)는, 어느 하나의 행을 선택한다(스텝(S901)). 그리고, 행 구동 회로(251)는, 선택한 행에서, 각각의 공유 블록(221) 내의 검출 화소(300) 중 어느 하나를 선택하여 구동한다(스텝(S902)). 검출 회로(305)는, 선택된 검출 화소(300)에서, 어드레스 이벤트의 유무를 검출한다(스텝(S903)). 스텝(S903)의 이후, 고체 촬상 소자(200)는, 스텝(S901) 이후를 반복하여 실행한다.
이와 같이, 본 기술의 제1 실시형태에서는, 어드레스 이벤트의 유무를 검출하는 검출 회로(305)를 복수의 검출 화소(300)가 공유하기 때문에, 검출 회로(305)를 공유하지 않는 경우보다 회로 규모를 삭감할 수 있다. 이에 의해, 검출 화소(300)의 미세화가 용이하게 된다.
[변형예]
상술한 제1 실시형태에서는, 고체 촬상 소자(200)는, 검출 화소를 1개씩 선택하여, 그 검출 화소에 대해 온 이벤트 및 오프 이벤트를 동시에 검출하고 있었다. 그러나, 고체 촬상 소자(200)는, 검출 화소를 2개 선택하여, 이들의 일방에 대해 온 이벤트를 검출하고 타방에 대해 오프 이벤트를 검출할 수도 있다. 이 제1 실시형태의 변형예의 고체 촬상 소자(200)는, 2개의 검출 화소 중 일방에 대해 온 이벤트를 검출하고 타방에 대해 오프 이벤트를 검출하는 점에서 제1 실시 형태와 다르다.
도 14는, 본 기술의 제1 실시형태의 변형예에 있어서의 검출 화소(300) 및 검출 회로(305)의 일 구성예를 나타내는 블록도이다. 이 제1 실시형태의 변형예의 검출 회로(305)는, 선택기(410)에, 선택 신호 SEL1p, SEL2p 등의 선택 신호가 입력되고, 선택기(420)에 선택 신호 SEL1n, SEL2n 등의 선택 신호가 입력되는 점에서 제1 실시형태와 다르다. 제1 실시형태의 변형예에 있어서, 검출 화소(300)는 2개 선택되고, 그 일방의 미분 신호를 선택기(410)가 선택 신호 SEL1p, SEL2p 등에 따라 선택한다. 동시에, 타방의 미분 신호를 선택기(420)가 선택 신호 SEL1n, SEL2n 등에 따라 선택한다.
도 15는, 본 기술의 제1 실시형태의 변형예에 있어서의 행 구동 회로(251)의 제어의 일례를 나타내는 타이밍 차트이다. 타이밍(T0 내지 T2)에 있어서, 미분 신호(Sin1)를 출력하는 검출 화소(300)와, 미분 신호(Sin2)를 출력하는 검출 화소(300)의 2개가 선택된 것으로 한다. 타이밍(T0 내지 T1)에 있어서, 행 구동 회로(251)는, 선택 신호(SEL1p 및 SEL2n)를 하이 레벨로 하고, 선택 신호(SEL2p 및 SEL1n)를 로우 레벨로 한다. 이에 의해, 미분 신호(Sin1)에 대응하는 화소에 대해 온 이벤트가 검출되고, 미분 신호(Sin2)에 대응하는 화소에 대해 오프 이벤트가 검출된다.
그리고, 타이밍(T1 내지 T2)에 있어서, 행 구동 회로(251)는, 선택 신호(SEL1p 및 SEL2n)를 로우 레벨로 하고, 선택 신호(SEL2p 및 SEL1n)를 하이 레벨로 한다. 이에 의해, 미분 신호(Sin2)에 대응하는 화소에 대해, 온 이벤트가 검출되고, 미분 신호(Sin1)에 대응하는 화소에 대해 오프 이벤트가 검출된다.
이와 같이, 본 기술의 제1 실시형태의 변형예에 의하면, 2개의 검출 화소 중 일방에 대해 온 이벤트를 검출함과 함께 타방에 대해 오프 이벤트를 검출하기 때문에, 동(同) 시각에, 공간적으로 병행하여 온 이벤트 및 오프 이벤트를 검출할 수 있다.
<2. 제2 실시형태>
상술한 제1 실시형태에서는, 비교부(500) 및 전송 회로(360)를 복수의 검출 화소(300)가 공유하고 있었지만, 화소수가 많아질수록, 회로 규모가 증대한다. 이 제2 실시형태의 고체 촬상 소자(200)는, 비교부(500) 및 전송 회로(360)에 더하여 미분기(340)를 복수의 검출 화소(300)가 공유함으로써, 회로 규모를 삭감한 점에서 제1 실시형태와 다르다.
도 16은, 본 기술의 제2 실시형태에 있어서의 검출 화소(300) 및 검출 회로(305)의 일 구성예를 나타내는 블록도이다. 이 제2 실시형태의 검출 회로(305)는, 미분기(340)를 더 구비하는 점에서 제1 실시형태와 다르다. 한편, 제2 실시형태의 검출 화소(300)의 각각에는, 미분기(340)가 설치되지 않는다.
또한, 제2 실시형태의 선택부(400)는, 복수의 스위치(431)를 구비한다. 스위치(431)는, 검출 화소(300)마다 배치된다. 스위치(431)는, 대응하는 검출 화소(300)와, 미분기(340)의 사이의 경로를 선택 신호(SEL)에 따라 개폐하는 것이다. 이들 스위치(431)에 의해, 복수의 검출 화소(300)의 각각의 전압 신호 중 어느 하나가 선택된다. 후단의 미분기(340)는, 선택된 전압 신호의 변화량을 구하여 비교부(500)에 출력한다.
동 도면에 예시한 바와 같이, 복수의 검출 화소(300)가 비교부(500) 및 전송 회로(360)에 더하여 미분기(340)를 공유하기 때문에, 미분기(340)를 공유하지 않는 경우와 비교하여 검출 회로(305)의 회로 규모를 삭감할 수 있다.
이와 같이, 본 기술의 제2 실시형태에서는, 복수의 검출 화소(300)가 미분기(340)를 더 공유하기 때문에, 미분기(340)를 공유하지 않는 제1 실시형태와 비교하여 검출 회로(305)의 회로 규모를 삭감할 수 있다.
<3. 제3 실시형태>
상술한 제2 실시형태에서는, 미분기(340)는, 선택된 검출 화소(300)의 변화량만을 유지하고 있었는데, 이 구성에서는, 선택되지 않은 검출 화소(300)에 어드레스 이벤트가 발생하였을 때, 그 어드레스 이벤트를 검출하지 못할 우려가 있다. 이 제3 실시형태의 고체 촬상 소자(200)는, 선택되지 않은 검출 화소(300)의 변화량도 유지하여, 어드레스 이벤트의 검출 누락을 억제하는 점에서 제2 실시형태와 다르다.
도 17은, 본 기술의 제3 실시형태에 있어서의 미분기(340)의 일 구성예를 나타내는 회로도이다. 이들 제3 실시형태의 미분기(340)에 있어서, 전단측에는, 콘덴서(341) 대신에, 콘덴서(351 및 352) 등의 복수의 콘덴서가 설치된다. 이들 콘덴서는, 검출 화소(300)마다 배치된다. 또한, 후단측에는, 콘덴서(343) 대신에, 스위치(353 및 354) 등의 복수의 스위치와, 콘덴서(355 및 356) 등의 복수의 콘덴서가 설치된다. 이들 콘덴서 및 스위치는, 검출 화소(300)마다 배치된다. 동 도면에 있어서, 세번째 이후의 검출 화소(300)에 대응하는 콘덴서 및 스위치는 생략되어 있다.
전단측의 콘덴서(351 및 352)의 각각의 일단은, 대응하는 스위치(431)에 접속되고, 타단은, 인버터(342)의 입력 단자에 공통으로 접속된다. 스위치(353) 및 콘덴서(355)는, 인버터(342)의 입력 단자와 출력 단자의 사이에서 직렬로 접속된다. 스위치(354) 및 콘덴서(356)도, 인버터(342)의 입력 단자와 출력 단자의 사이에서 직렬로 접속된다. 스위치(344)의 접속 구성은, 제1 실시형태와 마찬가지이다.
행 구동 회로(251)는, 선택 신호(SEL1)에 의해 스위치(353)를 개폐하고, 선택 신호(SEL2)에 의해 스위치(354)를 개폐한다. 세번째 이후의 스위치에 대해서도 마찬가지로 선택 신호(SEL3) 이후에 의해 개폐된다.
한편, 대수 응답부(310)와, 전단측의 콘덴서(콘덴서(351) 등)와의 사이에, 선택하기 위한 스위치(431)를 배치하고 있으나, 이들 콘덴서와 대수 응답부(310)의 사이에 스위치(431)를 배치할 수도 있다.
도 18은, 본 기술의 제3 실시형태에 있어서의 고체 촬상 소자(200)의 동작의 일례를 나타내는 타이밍 차트이다.
행 구동 회로(251)는, 타이밍(T0)으로부터 소정의 펄스 기간에 걸쳐 행 구동 신호(L1)를 공급한다. 이에 의해, 1행째의 콘덴서(355)가 초기화된다. 또한, 행 구동 회로(251)는, 선택 신호(SEL1)에 의해, 공유 블록(221) 내의 2행×2열 중 좌상(홀수열)을 일정 기간에 걸쳐 선택한다. 이 1행째의 홀수열의 선택 기간에 있어서, 그 홀수열의 광전 변환 소자(311)의 광전류(PX1)에 변화가 없었던 것으로 한다. 이 때문에, 1행째의 미분기(340)의 미분 신호는 중간 전위 그대로가 되어, 어드레스 이벤트가 검출되지 않는다.
그리고, 행 구동 회로(251)는, 타이밍(T1)으로부터 펄스 기간에 걸쳐 다시, 행 구동 신호(L1)를 공급한다. 또한, 행 구동 회로(251)는, 선택 신호(L2)에 의해, 공유 블록(221) 내의 2행×2열 중 우상(짝수열)을 일정 기간에 걸쳐 선택한다.
1행째의 짝수열의 선택 기간 내의 타이밍(T2)에 있어서, 선택되지 않은 홀수열의 광전류(PX1)에 변화가 있어, 레벨이 저하된 것으로 한다. 한편, 그 선택 기간 내의 타이밍(T3)에 있어서, 선택된 짝수열의 광전류(PX2)에도 변화가 있어, 레벨이 상승한 것으로 한다. 미분기(340)는, 선택된 쪽의 광전류(PX2)의 변화량을 콘덴서(352 및 356)에 의해 유지하고, 중간 전위보다 낮은 레벨의 미분 신호를 출력한다. 이에 의해, 선택된 짝수열의 검출 화소(300)에 대해 오프 이벤트가 검출된다.
행 구동 회로(251)는, 짝수열의 선택 기간이 경과한 타이밍(T4)으로부터 일정 기간에 걸쳐, 선택 신호(L1)에 의해, 홀수열을 다시 선택한다. 단, 그 선택 기간 내에 행 구동 신호(L1)는 공급되지 않는다. 미분기(340)는, 홀수열이 선택되지 않은 기간에 생긴 광전류(PX1)의 변화량을 미분기(340) 내의 콘덴서(351 및 355)에 의해 유지하고, 중간 전위보다 높은 레벨의 미분 신호를 출력한다. 이에 의해, 홀수열의 검출 화소(300)에 대해, 선택되지 않은 기간에 생긴 온 이벤트가 검출된다.
여기서, 제1 실시형태와 같이, 미분기(340) 내에 콘덴서(341 및 343)만 설치되어 있는 경우, 동 도면에 예시한 제어를 행하더라도, 어드레스 이벤트의 검출 누락이 생긴다. 제1 실시형태의 구성에서는, 타이밍(T2 내지 T4)의 기간 내에, 콘덴서(341 및 343)에는, 광전류(PX2)의 변화에 따른 전하가 유지된다. 이들 콘덴서는, 타이밍(T4)에서 리셋되지 않기 때문에, 타이밍(T4) 이후에, 타이밍(T2)에서 발생한 광전류(PX1)의 변화량이 유지되지 않고, 미분 신호가 충분히 변화되지 않는다. 동 도면에 있어서의 굵은 점선은, 제1 실시형태의 미분 신호의 레벨을 나타낸다. 이 결과, 제1 실시형태의 구성에서는, 선택되지 않은 기간의 어드레스 이벤트가 생겨도, 그 검출에 실패하는 경우가 있다.
이에 대해, 제3 실시형태에서는, 검출 화소(300)마다 콘덴서를 설치하였기 때문에, 검출 화소(300)마다 변화량을 유지시킬 수 있다. 이에 의해, 동 도면에 예시한 바와 같이, 선택되지 않은 기간의 어드레스 이벤트의 검출 누락을 억제할 수 있다.
한편, 1행째의 2회째 홀수열의 선택 기간이 경과한 후는, 2행째가 선택된다. 2행째 이후의 제어는, 1행째와 마찬가지이다.
이와 같이, 본 기술의 제3 실시형태에 의하면, 복수의 검출 화소(300)의 각각의 변화량을 미분기(340)가 유지하기 때문에, 어드레스 이벤트의 검출 누락을 억제할 수 있다.
<4. 제4 실시형태>
상술한 제1 실시형태에서는, 비교부(500) 내에, 온 이벤트를 검출하기 위한 비교기(510)와, 오프 이벤트를 검출하기 위한 비교기(520)의 양쪽을 배치하고 있었지만, 이 구성에서는, 화소수의 증대에 따라, 회로 규모가 증대한다. 이 제4 실시형태의 고체 촬상 소자(200)는, 임계값을 전환하는 스위치를 추가하고, 비교기를 삭감한 점에서 제1 실시형태와 다르다.
도 19는, 본 기술의 제4 실시형태에 있어서의 비교부(500)의 일 구성예를 나타내는 회로도이다. 이 제4 실시형태의 비교부(500)는, 비교기(520) 대신에, 스위치(530)를 구비하는 점에서 제1 실시형태와 다르다. 또한, 제4 실시형태의 선택부(400)는, 선택기(420)가 배치되지 않는 점에서 제1 실시형태와 다르다.
스위치(530)는, 상한 임계값(Vrefp) 및 하한 임계값(Vrefn) 중 어느 하나를 선택 신호(SELv)에 따라 선택하여 비교기(510)에 공급하는 것이다. 그리고, 비교기(510)는, 선택된 임계값과, 선택기(410)로부터의 미분 신호(Sout)를 비교한다.
행 구동 회로(251)는, 검출 화소(300)를 선택할 때마다, 선택 신호(SELv)에 의해 상한 임계값(Vrefp) 및 하한 임계값(Vrefn)을 순차로 선택시킨다. 또한, 비교기(510)는, 상한 임계값(Vrefp)이 선택되었을 때 온 이벤트의 유무를 나타내는 검출 신호(DET+)를 출력하고, 하한 임계값(Vrefn)이 선택되었을 때에 오프 이벤트의 유무를 나타내는 검출 신호(DET-)를 출력한다.
동 도면에 예시한 바와 같이, 스위치(530)가 임계값을 전환하여 비교기(510)에 공급하기 때문에, 비교기(520)를 배치할 필요가 없어져, 비교부(500)의 회로 규모를 삭감할 수 있다.
한편, 제4 실시형태의 고체 촬상 소자(200)에, 제2 및 제3 실시형태의 각각을 적용할 수도 있다.
이와 같이, 본 기술의 제4 실시형태에 의하면, 스위치(530)가, 상한 임계값 및 하한 임계값 중 어느 하나를 선택하여 비교기(510)에 공급하기 때문에, 비교기(520)를 삭감할 수 있다. 이에 의해, 검출 회로(305)의 회로 규모를 삭감할 수 있다.
<5. 제5 실시형태>
상술한 제1 실시형태에서는, 비교기(510 및 520)의 전단에, 미분 신호를 선택하기 위한 pMOS 트랜지스터(411)를 배치하고 있었다. 그러나, 미분 신호를 선택하기 위한 pMOS 트랜지스터는, 비교기 내에 배치할 수도 있다. 이 제5 실시형태의 고체 촬상 소자(200)는, 미분 신호를 선택하기 위한 pMOS 트랜지스터를 비교기 내에 배치한 점에서 제1 실시형태와 다르다.
도 20은, 본 기술의 제5 실시형태에 있어서의 미분기(340) 및 비교기(510)의 일 구성예를 나타내는 회로도이다. 제5 실시형태의 비교기(510)는, 복수의 pMOS 트랜지스터(511)와, 복수의 pMOS 트랜지스터(513)와, nMOS 트랜지스터(512)를 구비한다.
pMOS 트랜지스터(511 및 513)의 각각은, 미분기(340)마다 배치된다. 공유 블록(221) 내에 2행×2열의 검출 화소(300)가 배열되는 경우, pMOS 트랜지스터(511 및 513)의 조가 4개 설치된다. 이들 네 조는, 전원 단자와 nMOS 트랜지스터(512)의 사이에서, 병렬로 접속된다. 또한, 조의 각각에 있어서, pMOS 트랜지스터(511 및 513)는, 직렬로 접속된다. pMOS 트랜지스터(511)의 게이트에는, 대응하는 미분기(340)로부터의 미분 신호가 입력된다. pMOS 트랜지스터(513)의 게이트에는, 대응하는 검출 화소(300)의 선택 신호(SEL)가 입력된다.
한편, 비교기(520)의 회로 구성은, 비교기(510)와 마찬가지이다.
동 도면에 예시한 회로 구성에 의해, 비교기(510)는, 선택 신호(SEL)에 따라, 복수의 미분기(340)의 각각의 미분 신호(변화량) 중 어느 하나를 선택하고, 그 변화량과 임계값을 비교한다. 비교기(520)에 대해서도 마찬가지이다.
한편, 제5 실시형태의 고체 촬상 소자(200)에, 제2 내지 제4 실시형태의 각각을 적용할 수도 있다.
이와 같이, 본 기술의 제5 실시형태에서는, 미분 신호를 선택하기 위한 pMOS 트랜지스터(513)를, 비교기(510) 내에 배치하였기 때문에, 비교기(510)의 전단에 선택부(400)를 배치할 필요가 없게 된다.
<6. 제6 실시형태>
상술한 제1 실시형태에서는, 검출 화소(300)를 배치하고, 화소마다 어드레스 이벤트의 유무를 검출하고 있었지만, 노광량에 따른 화소 신호를 생성할 수 없다. 이 제6 실시형태의 고체 촬상 소자(200)는, 노광량에 따른 화소 신호를 생성하는 계조 화소를 더 배치한 점에서 제1 실시형태와 다르다.
도 21은, 본 기술의 제6 실시형태에 있어서의 수광 칩(201)의 평면도의 일례이다. 이 제6 실시형태의 수광 칩(201)에는, 공유 블록(221) 내에 계조 화소(370)가 더 배치되는 점에서 제1 실시형태와 다르다.
또한, 공유 블록(221)은, 복수의 검출 영역으로 분할된다. 동 도면에 있어서의 굵은 점선으로 둘러싸인 영역은, 검출 영역을 나타낸다. 검출 영역의 각각에는, 복수의 계조 화소(370)와 하나의 검출 화소(300)가 배치된다. 예를 들면, 검출 영역에는, 2행×2열의 화소가 배치되고, 이들 중 하나가 검출 화소(300)이고, 나머지 3개가 계조 화소(370)이다. 공유 블록(221) 내의 복수 검출 화소(300)는, 제1 실시형태와 마찬가지로 검출 회로(305)를 공유한다.
한편, 엄밀하게는, 검출 화소(300) 내의 회로 중 대수 응답부(310)의 일부만이 수광 칩(201)에 배치되지만, 동 도면에 있어서는, 설명의 편의상, 수광 칩(201) 내에 검출 화소(300)를 기재하고 있다.
계조 화소(370)는, 노광량에 따른 아날로그 신호를 화소 신호로서 생성하는 것이다.
행 구동 회로(251)는, 예를 들면, 검출 화소(300)의 행을 순차로 구동한다. 그리고, 어드레스 이벤트가 생긴 검출 화소(300)가 있으면, 그 검출 화소(300)에 대응하는 검출 영역 내의 3개의 계조 화소(370)를 구동하고, 화소 신호를 출력시킨다.
도 22는, 본 기술의 제6 실시형태에 있어서의 검출 칩(202)의 평면도의 일례이다. 이 제6 실시형태의 검출 칩(202)은, 컬럼 ADC(Analog to Digital Converter)(270)가 더 배치되는 점에서 제1 실시형태와 다르다.
계조 화소(370)의 각각은, 행 구동 회로(251)의 제어에 따라 아날로그의 화소 신호를 컬럼 ADC(270)에 공급한다. 컬럼 ADC(270)는, 화소마다, 화소 신호에 대해 AD(Analog to Digital) 변환을 행하는 것이다. 이 컬럼 ADC(270)는, AD 변환 후의 디지털 신호를 신호 처리 회로(240)에 공급한다. 신호 처리 회로(240)는, 이들 디지털 신호로 이루어지는 화상 데이터에 대해, 소정의 화상 처리를 행한다.
도 23은, 본 기술의 제6 실시형태에 있어서의 계조 화소(370)의 일 구성예를 나타내는 회로도이다. 이 계조 화소(370)는, 광전 변환 소자(371), 전송 트랜지스터(372), 리셋 트랜지스터(373), 부유 확산층(floating diffusion layer; 374), 증폭 트랜지스터(375) 및 선택 트랜지스터(376)를 구비한다.
광전 변환 소자(371)는, 광전 변환에 의해 전하를 생성하는 것이다. 전송 트랜지스터(372)는, 행 구동 회로(251)로부터의 선택 신호(SELp)에 따라, 광전 변환 소자(371)로부터 부유 확산층(374)에 전하를 전송하는 것이다.
리셋 트랜지스터(373)는, 행 구동 회로(251)로부터의 리셋 신호(RST)에 따라, 부유 확산층(374)로부터 전하를 뽑아내어 초기화하는 것이다. 부유 확산층(374)은, 전송된 전하를 축적하고, 전하량에 따른 전압을 생성하는 것이다.
증폭 트랜지스터(375)는, 부유 확산층(374)의 전압을 증폭하는 것이다. 선택 트랜지스터(376)는, 행 구동 회로(251)로부터의 선택 신호(SELp)에 따라, 증폭된 전압의 신호를 화소 신호(SIG)로서 컬럼 ADC(270)에 공급하는 것이다. 이 화소 신호(SIG)는, 검출 신호보다 비트수가 많은 디지털 신호로 변환된다. 예를 들면, 검출 신호를 2비트로 하면, 화소 신호(SIG)는, 3비트이상 (16비트 등)의 디지털 신호로 변환된다. 이에 의해, 신호 처리 회로(240)는, 어드레스 이벤트가 생긴 영역에 대해, 보다 정보량이 많은 화상을 취득할 수 있다.
한편, 제6 실시형태의 고체 촬상 소자(200)에, 제2 내지 제5 실시형태의 각각을 적용할 수도 있다.
이와 같이, 본 기술의 제6 실시형태에 의하면, 노광량에 따른 화소 신호를 생성하는 계조 화소(370)를 더 배치하였기 때문에, 어드레스 이벤트가 생긴 영역에 대해, 보다 정보량이 많은 화상을 취득할 수 있다.
<7. 제7 실시형태>
상술한 제1 실시형태에서는, 비교부(500) 내에 비교기(510 및 520)를 배치하고 있었지만, 비교부(510) 내에 2단의 소자를 배치하여, 후단의 소자를 공유할 수도 있다. 이 제7 실시형태는, 비교부(510) 내에 2단의 소자를 배치하여, 후단의 소자를 공유하는 점에서 제1 실시형태와 다르다.
도 24는, 본 기술의 제7 실시형태에 있어서의 비교부(500)의 일 구성예를 나타내는 회로도이다. 이 제7 실시형태의 비교부(500) 내에는, 복수의 용량(541)과, 복수의 비교기(542)와, 복수의 스위치(543)와, 버퍼(544)와, 스위치(551 내지 553)가 배치된다. 용량(541), 비교기(542), 스위치(543)는, 검출 화소(300)마다 배치된다. 또한, 제7 실시형태에 있어서, 검출 화소(300) 내에 미분기(340)는 배치되지 않는다.
용량(541)은, 대응하는 버퍼(320)와 비교기(542)의 비반전 입력 단자(+)의 사이에 삽입된다. 스위치(543)는, 대응하는 선택 신호(SEL)에 따라, 대응하는 비교기(542)의 출력 단자와, 버퍼(544)의 사이의 경로를 개폐한다. 스위치(551 내지 553)는, 선택 신호(SELv)에 따라, 상한 임계값(Vrefp), 하한 임계값(Vrefn) 및 리셋 전압(Vrst) 중 어느 하나를 비교기(542)의 각각의 반전 입력 단자(-)에 공급한다. 동 도면에 예시한 바와 같이, 비교기(542) 및 버퍼(544)의 2단 중, 후단이 복수의 검출 화소(300)에 의해 공유된다.
이와 같이, 본 기술의 제7 실시형태에 의하면, 비교기(542) 및 버퍼(544)의 2단 중, 후단의 버퍼(544)가 공유되기 때문에, 공유하지 않는 경우와 비교하여 회로 규모를 삭감할 수 있다.
<8. 이동체에의 응용예>
본 개시에 따른 기술(본 기술)은, 다양하게 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은, 자동차, 전기자동차, 하이브리드 전기자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 중 어떠한 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 25는, 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 25에 도시된 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량용 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은, 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041) 내지 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량의 충돌 회피 또는 충격 완화, 차간 거리에 기초한 추종 주행, 차량 속도 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 이탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12030)에 대하여 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행 차 또는 반대편 차량의 위치에 따라 헤드램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 22의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 26은, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 26에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는 예를 들면, 차량(12100)의 프론트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트 글래스 상부 등의 위치에 설치된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프런트 글래스 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 차실 내의 프런트 글래스 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
한편, 도 26에는 촬상부(12101~12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프론트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101~12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101~12104)의 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101~12104)의 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로서 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행 차와의 사이에서 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함)나 자동 가속 제어(추종 발진 제어도 포함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변 장애물을, 차량(12100)의 운전자가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 운전자에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101~12104)의 적어도 하나는 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101~12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101~12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 하여 보행자인지 아닌지를 판별하는 절차에 의해 수행된다. 마이크로 컴퓨터(12051)가, 촬상부(12101~12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여 보행자를 인식하면, 음성 화상 출력부(12052)는 해당 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 따른 기술은, 이상 설명한 구성 중, 예를 들면, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(100)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 따른 기술을 적용함으로써, 화소를 미세화하여, 더 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 운전자의 피로를 경감하는 것이 가능해진다.
한편, 상술한 실시형태는 본 기술을 구체화하기 위한 일례를 제시한 것이며, 실시형태에 있어서의 사항과, 특허청구 범위에 있어서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구 범위에 있어서의 발명 특정 사항과, 이와 동일 명칭을 붙인 본 기술의 실시형태에 있어서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시형태에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 실시형태에 다양한 변형을 가함으로써 구체화할 수 있다.
한편, 본 명세서에 기재된 효과는 어디까지나 예시이며, 한정되는 것이 아니고, 또한, 다른 효과가 있어도 된다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와,
상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 회로를 구비하는 고체 촬상 소자.
(2) 상기 검출 회로는,
상기 복수의 검출 화소의 각각의 상기 전압 신호 중 어느 하나를 선택하는 선택부와,
상기 선택된 전압 신호의 변화량을 구하여 출력하는 미분기와,
상기 출력된 변화량과 상기 임계값을 비교하는 비교부를 구비하는 상기 (1)에 기재된 고체 촬상 소자.
(3) 상기 미분기는, 상기 선택된 변화량을 유지하여 상기 비교부에 출력하는 상기 (2)에 기재된 고체 촬상 소자.
(4) 상기 미분기는, 상기 복수의 검출 화소의 각각의 상기 변화량을 유지하여 상기 선택된 검출 화소에 대응하는 상기 변화량을 상기 비교부에 출력하는 상기 (2)에 기재된 고체 촬상 소자.
(5) 상기 복수의 검출 화소의 각각은,
상기 전압 신호를 생성하는 대수 응답부와,
상기 생성된 전압 신호의 변화량을 구하여 상기 검출 회로에 출력하는 미분기를 구비하는 상기 (1) 내지 (4) 중 어느 하나에 기재된 고체 촬상 소자.
(6) 상기 검출 회로는, 상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하여 해당 선택한 변화량과 상기 임계값을 비교하는 비교부를 구비하는 상기 (5)에 기재된 고체 촬상 소자.
(7) 상기 검출 회로는,
상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하는 선택부와,
상기 선택된 변화량과 상기 임계값을 비교하는 비교부를 구비하는 상기 (5)에 기재된 고체 촬상 소자.
(8) 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
상기 검출 회로는,
상기 상한 임계값과 상기 변화량을 비교하는 상한측 비교기와,
상기 하한 임계값과 상기 변화량을 비교하는 하한측 비교기를 구비하는 상기 (7)에 기재된 고체 촬상 소자.
(9) 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
상기 검출 회로는,
상기 상한 임계값 및 하한 임계값의 일방을 선택하는 선택 스위치와,
상기 선택된 임계값과 상기 변화량을 비교하는 비교기를 구비하는 상기 (7)에 기재된 고체 촬상 소자.
(10) 노광량에 따른 화소 신호를 각각이 생성하는 복수의 계조 화소를 더 구비하는 상기 (1) 내지 (9) 중 어느 하나에 기재된 고체 촬상 소자.
(11) 상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
상기 검출 회로는,
2개의 검출 화소 중 일방의 상기 변화량을 선택하는 상한측 선택기와,
상기 2개의 검출 화소 중 타방의 상기 변화량을 선택하는 하한측 선택기와,
상기 선택된 일방의 변화량과 상한 임계값을 비교하는 상한측 비교기와,
상기 선택된 타방의 변화량과 상한 임계값을 비교하는 하한측 비교기를 구비하는 상기 (1)에 기재된 고체 촬상 소자.
(12) 상기 검출 회로는,
서로 다른 검출 화소의 상기 변화량을 임계값과 비교하는 복수의 비교기와,
상기 비교기 중 어느 하나의 비교 결과를 선택하는 선택부와,
상기 선택된 비교 결과를 출력하는 버퍼를 구비하는 상기 (1)에 기재된 고체 촬상 소자.
(13) 상기 복수의 검출 화소와 상기 검출 회로의 일부는, 미리 정해진 수광 칩에 배치되고,
상기 복수의 검출 화소와 상기 검출 회로의 나머지는, 미리 정해진 검출 칩에 배치되는 상기 (1) 내지 (11) 중 어느 하나에 기재된 고체 촬상 소자.
(14) 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와,
상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 회로와,
상기 검출 회로의 검출 결과를 나타내는 검출 신호를 처리하는 신호 처리부를 구비하는 촬상 장치.
(15) 복수의 검출 화소의 각각이, 광전류의 대수값에 따른 전압 신호를 생성하는 전압 신호 생성 순서와,
검출 회로가, 상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 순서를 구비하는 고체 촬상 소자의 제어 방법.
100: 촬상 장치
110: 광학부
120: 기록부
130: 제어부
200: 고체 촬상 소자
201: 수광 칩
202: 검출 칩
211∼213, 231∼233: 비아 배치부
220: 수광부
221: 공유 블록
240: 신호 처리 회로
251: 행 구동 회로
252: 열 구동 회로
260: 어드레스 이벤트 검출부
270: 컬럼 ADC
300: 검출 화소
305: 검출 회로
310: 대수 응답부
311, 371: 광전 변환 소자
312, 313, 347, 512: nMOS 트랜지스터
314, 345, 346, 411, 511, 513: pMOS 트랜지스터
320: 검출 블록
330, 544: 버퍼
340: 미분기
341, 343, 351, 352, 355, 356: 콘덴서
342: 인버터
344, 353, 354, 431, 530, 543, 544, 551∼553: 스위치
360: 전송 회로
370: 계조 화소
372: 전송 트랜지스터
373: 리셋 트랜지스터
374: 부유 확산층
375: 증폭 트랜지스터
376: 선택 트랜지스터
400: 선택부
410, 420: 선택기
500: 비교부
510, 520, 542: 비교기
541, 542: 용량
12031: 촬상부

Claims (15)

  1. 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와,
    상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 회로를 구비하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 검출 회로는,
    상기 복수의 검출 화소의 각각의 상기 전압 신호 중 어느 하나를 선택하는 선택부와,
    상기 선택된 전압 신호의 변화량을 구하여 출력하는 미분기와,
    상기 출력된 변화량과 상기 임계값을 비교하는 비교부를 구비하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 미분기는, 상기 선택된 변화량을 유지하고 상기 비교부에 출력하는 고체 촬상 소자.
  4. 제2항에 있어서,
    상기 미분기는, 상기 복수의 검출 화소의 각각의 상기 변화량을 유지하고 상기 선택된 검출 화소에 대응하는 상기 변화량을 상기 비교부에 출력하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 복수의 검출 화소의 각각은,
    상기 전압 신호를 생성하는 대수 응답부와,
    상기 생성된 전압 신호의 변화량을 구하여 상기 검출 회로에 출력하는 미분기를 구비하는 고체 촬상 소자.
  6. 제5항에 있어서,
    상기 검출 회로는, 상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하여 해당 선택한 변화량과 상기 임계값을 비교하는 비교부를 구비하는 고체 촬상 소자.
  7. 제5항에 있어서,
    상기 검출 회로는,
    상기 복수의 검출 화소의 각각의 상기 변화량 중 어느 하나를 선택하는 선택부와,
    상기 선택된 변화량과 상기 임계값을 비교하는 비교부를 구비하는 고체 촬상 소자.
  8. 제7항에 있어서,
    상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
    상기 검출 회로는,
    상기 상한 임계값과 상기 변화량을 비교하는 상한측 비교기와,
    상기 하한 임계값과 상기 변화량을 비교하는 하한측 비교기를 구비하는 고체 촬상 소자.
  9. 제7항에 있어서,
    상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
    상기 검출 회로는,
    상기 상한 임계값 및 하한 임계값의 일방을 선택하는 선택 스위치와,
    상기 선택된 임계값과 상기 변화량을 비교하는 비교기를 구비하는 고체 촬상 소자.
  10. 제1항에 있어서,
    노광량에 따른 화소 신호를 각각이 생성하는 복수의 계조 화소를 더 구비하는 고체 촬상 소자.
  11. 제1항에 있어서,
    상기 임계값은, 서로 다른 상한 임계값 및 하한 임계값을 포함하고,
    상기 검출 회로는,
    2개의 검출 화소 중 일방의 상기 변화량을 선택하는 상한측 선택기와,
    상기 2개의 검출 화소 중 타방의 상기 변화량을 선택하는 하한측 선택기와,
    상기 선택된 일방의 변화량과 상한 임계값을 비교하는 상한측 비교기와,
    상기 선택된 타방의 변화량과 상한 임계값을 비교하는 하한측 비교기를 구비하는 고체 촬상 소자.
  12. 제1항에 있어서,
    상기 검출 회로는,
    서로 다른 검출 화소의 상기 변화량을 임계값과 비교하는 복수의 비교기와,
    상기 비교기 중 어느 하나의 비교 결과를 선택하는 선택부와,
    상기 선택된 비교 결과를 출력하는 버퍼를 구비하는 고체 촬상 소자.
  13. 제1항에 있어서,
    상기 복수의 검출 화소와 상기 검출 회로의 일부는, 미리 정해진 수광 칩에 배치되고,
    상기 복수의 검출 화소와 상기 검출 회로의 나머지는, 미리 정해진 검출 칩에 배치되는 고체 촬상 소자.
  14. 광전류의 대수값에 따른 전압 신호를 각각이 생성하는 복수의 검출 화소와,
    상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 회로와,
    상기 검출 회로의 검출 결과를 나타내는 검출 신호를 처리하는 신호 처리부를 구비하는 촬상 장치.
  15. 복수의 검출 화소의 각각이, 광전류의 대수값에 따른 전압 신호를 생성하는 전압 신호 생성 단계와,
    검출 회로가, 상기 복수의 검출 화소 중, 입력된 선택 신호가 나타내는 검출 화소의 상기 전압 신호의 변화량이 미리 정해진 임계값을 초과하였는지 여부를 검출하는 검출 단계를 구비하는 고체 촬상 소자의 제어 방법.
KR1020227005230A 2019-08-30 2020-07-08 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 KR20220053562A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-158769 2019-08-30
JP2019158769 2019-08-30
PCT/JP2020/026747 WO2021039142A1 (ja) 2019-08-30 2020-07-08 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
KR20220053562A true KR20220053562A (ko) 2022-04-29

Family

ID=74685841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005230A KR20220053562A (ko) 2019-08-30 2020-07-08 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법

Country Status (7)

Country Link
US (1) US11936996B2 (ko)
EP (1) EP4024850B1 (ko)
JP (2) JP7489189B2 (ko)
KR (1) KR20220053562A (ko)
CN (1) CN114245986A (ko)
TW (1) TW202119805A (ko)
WO (1) WO2021039142A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7191238B2 (ja) * 2019-08-28 2022-12-16 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
JP7352637B2 (ja) 2019-08-28 2023-09-28 株式会社ソニー・インタラクティブエンタテインメント センサモジュール、センサシステム、画像処理装置、画像処理方法およびプログラム
JP2023032216A (ja) * 2021-08-26 2023-03-09 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置
TW202401811A (zh) * 2022-06-20 2024-01-01 日商索尼半導體解決方案公司 光檢測裝置及電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244587B2 (ko) 1974-05-02 1977-11-09

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2609623C (en) 2005-06-03 2015-12-29 Universitaet Zuerich Photoarray for detecting time-dependent image data
CN105706439B (zh) * 2013-09-16 2019-06-28 超龙凯姆公司 动态、单个光电二极管像素电路及其操作方法
KR102523136B1 (ko) 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀
US10098443B2 (en) * 2016-06-16 2018-10-16 Sinergy, Llc Arm worn hydration device
TW202408216A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置
JP2019134271A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
IL262372B (en) * 2018-10-14 2020-05-31 Semi Conductor Devices An Elbit Systems Rafael Partnership Pixel reading circuit and imaging method
JP2020088480A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
CN113615152B (zh) * 2019-03-27 2024-05-28 索尼集团公司 成像设备和成像系统
CN114270808A (zh) * 2019-07-26 2022-04-01 苹果公司 具有共享光电检测器的光强度和对比度变化检测能力的像素读出电路
JPWO2021084833A1 (ko) * 2019-10-30 2021-05-06
JP2023110108A (ja) * 2020-06-18 2023-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
KR20220096978A (ko) * 2020-12-31 2022-07-07 삼성전자주식회사 다이나믹 비전 센서 및 그 이미지 처리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244587B2 (ko) 1974-05-02 1977-11-09

Also Published As

Publication number Publication date
EP4024850A4 (en) 2022-09-14
EP4024850A1 (en) 2022-07-06
JP2021040294A (ja) 2021-03-11
JPWO2021039142A1 (ko) 2021-03-04
CN114245986A (zh) 2022-03-25
US11936996B2 (en) 2024-03-19
WO2021039142A1 (ja) 2021-03-04
US20220264036A1 (en) 2022-08-18
EP4024850B1 (en) 2024-05-15
JP7489189B2 (ja) 2024-05-23
TW202119805A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US11659304B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
US11523079B2 (en) Solid-state imaging element and imaging device
US11582406B2 (en) Solid-state image sensor and imaging device
JP7148269B2 (ja) 固体撮像素子および撮像装置
KR20220053562A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
WO2021117350A1 (ja) 固体撮像素子、および、撮像装置
US11375149B2 (en) Solid-state image sensor and imaging device
US20210235036A1 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
KR20240024796A (ko) 촬상 장치, 전자 기기 및 광 검출 방법
WO2021131831A1 (ja) 固体撮像素子、および、撮像装置
US11711634B2 (en) Electronic circuit, solid-state image sensor, and method of controlling electronic circuit
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法