WO2021261070A1 - 固体撮像装置及び撮像装置 - Google Patents

固体撮像装置及び撮像装置 Download PDF

Info

Publication number
WO2021261070A1
WO2021261070A1 PCT/JP2021/016652 JP2021016652W WO2021261070A1 WO 2021261070 A1 WO2021261070 A1 WO 2021261070A1 JP 2021016652 W JP2021016652 W JP 2021016652W WO 2021261070 A1 WO2021261070 A1 WO 2021261070A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
detection
circuit
solid
photoelectric conversion
Prior art date
Application number
PCT/JP2021/016652
Other languages
English (en)
French (fr)
Inventor
卓哉 丸山
努 井本
篤親 丹羽
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP21829816.4A priority Critical patent/EP4175287A4/en
Priority to DE112021003436.7T priority patent/DE112021003436T5/de
Priority to JP2022532355A priority patent/JPWO2021261070A1/ja
Priority to KR1020237001908A priority patent/KR20230028404A/ko
Priority to CN202180043235.7A priority patent/CN116057956A/zh
Priority to US17/928,129 priority patent/US20230209218A1/en
Publication of WO2021261070A1 publication Critical patent/WO2021261070A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Definitions

  • the present disclosure relates to a solid-state image sensor and an image sensor.
  • a synchronous solid-state image pickup device that captures image data (frame) in synchronization with a synchronization signal such as a vertical synchronization signal.
  • image data can be acquired only every synchronization signal cycle (for example, 1/60 second), so that faster processing can be performed in fields related to transportation and robots. It becomes difficult to respond when requested. Therefore, an asynchronous solid-state imaging device has been proposed for detecting that the amount of change in the brightness of a pixel exceeds a threshold value for each pixel address as an address event (see, for example, Patent Document 1).
  • the solid-state image sensor that detects the address event for each pixel is also referred to as EVS (Event-based Vision Sensor) or DVS (Dynamic Vision Sensor).
  • the dynamic range at low light is the thermal noise (N) and the optical current (S) of the transistor. It largely depends on the ratio (SN ratio).
  • N thermal noise
  • S optical current
  • the solid-state image pickup apparatus has a plurality of detection pixels each outputting a change in brightness of incident light, and an event based on the change in brightness output from each of the detection pixels.
  • a detection circuit for outputting a signal and a first common line connecting the plurality of detection pixels are provided, and each of the detection pixels has a photoelectric conversion element and an optical current flowing out from the photoelectric conversion element of the optical current.
  • a logarithmic conversion circuit that converts a voltage signal according to a logarithmic value, a first circuit that outputs a change in the brightness of incident light incident on the photoelectric conversion element based on the voltage signal output from the logarithmic conversion circuit, and the above.
  • the detection circuit includes a first transistor connected between the photoelectric conversion element and the logarithmic conversion circuit, and a second transistor connected between the photoelectric conversion element and the first common line.
  • a second circuit for outputting the event signal based on the change in brightness output from each of the detection pixels is provided.
  • FIG. 1 is a block diagram showing a configuration example of the imaging device 100 according to the first embodiment of the present disclosure.
  • the image pickup device 100 includes an optical unit 110, a solid-state image pickup device 200, a recording unit 120, and a control unit 130.
  • As the image pickup apparatus 100 a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects the incident light and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 photoelectrically converts the incident light to generate image data.
  • the solid-state imaging device 200 executes predetermined signal processing such as image recognition processing on the generated image data, and outputs the processed data to the recording unit 120 via the signal line 209. do.
  • the recording unit 120 is composed of, for example, a flash memory or the like, and records the data output from the solid-state image sensor 200 and the data output from the control unit 130.
  • the control unit 130 is composed of, for example, an information processing device such as an application processor, and controls the solid-state image pickup device 200 to output image data.
  • FIG. 2 is a diagram showing an example of a laminated structure of the solid-state image sensor 200 according to the present embodiment.
  • the solid-state image sensor 200 includes a detection chip 202 and a light receiving chip 201 laminated on the detection chip 202. These chips are electrically connected via a connection such as a via. In addition to vias, it can also be connected by Cu-Cu bonding or bumps.
  • the light receiving chip 201 may be an example of the first chip in the claims
  • the detection chip 202 may be an example of the second chip in the claims.
  • FIG. 3 is an example of a plan view of the light receiving chip 201 according to the present embodiment.
  • the light receiving chip 201 is provided with a light receiving portion 220 and via arrangement portions 211, 212 and 213.
  • Vias connected to the detection chip 202 are arranged in the via arrangement units 211, 212, and 213. Further, a plurality of shared blocks 221 are arranged in a two-dimensional lattice pattern in the light receiving unit 220.
  • One or two or more logarithmic response units 310 are arranged in each of the shared blocks 221. For example, for each shared block 221, four logarithmic response units 310 are arranged in 2 rows ⁇ 2 columns. These four log response units 310 share a circuit on the detection chip 202. The details of the shared circuit will be described later.
  • the number of logarithmic response units 310 in the shared block 221 is not limited to four. Further, a part or all of the circuit configuration except for the photoelectric conversion element 311 in each logarithmic response unit 310 may be arranged on the detection chip 202 side.
  • the logarithmic response unit 310 converts the photocurrent flowing out of the photoelectric conversion element 311 into a voltage signal corresponding to the logarithmic value.
  • a pixel address consisting of a row address and a column address is assigned to each of the logarithmic response units 310.
  • the pixel in the present disclosure may have a configuration based on the photoelectric conversion element 311 described later, and in the present embodiment, it may have a configuration corresponding to, for example, the detection pixel 300 described later.
  • FIG. 4 is an example of a plan view of the detection chip 202 according to the present embodiment.
  • the detection chip 202 is provided with via arrangement units 231, 232 and 233, a signal processing circuit 240, a row drive circuit 251 and a column drive circuit 252, and an address event detection unit 260. Vias connected to the light receiving chip 201 are arranged in the via arrangement portions 231, 232, and 233.
  • the address event detection unit 260 detects the presence or absence of an address event for each logarithmic response unit 310, and generates a detection signal indicating the detection result.
  • the row drive circuit 251 selects a row address and outputs a detection signal corresponding to that row address to the address event detection unit 260.
  • the column drive circuit 252 selects a column address and outputs a detection signal corresponding to the column address to the address event detection unit 260.
  • the signal processing circuit 240 executes predetermined signal processing on the detection signal from the address event detection unit 260.
  • the signal processing circuit 240 arranges the detection signals as pixel signals in a two-dimensional grid pattern, and generates image data having 2 bits of information for each pixel. Then, the signal processing circuit 240 executes signal processing such as image recognition processing on the image data.
  • FIG. 5 is an example of a plan view of the address event detection unit 260 according to the present embodiment.
  • a plurality of detection blocks 320 are arranged in the address event detection unit 260.
  • the detection block 320 is arranged for each shared block 221 on the light receiving chip 201.
  • N is an integer
  • N detection blocks 320 are arranged.
  • Each detection block 320 is connected to the corresponding shared block 221.
  • FIG. 6 is a circuit diagram showing a basic configuration example of the logarithmic response unit according to the present embodiment.
  • the logarithmic response unit 310 includes a photoelectric conversion element 311, nMOS (n-channel Metal Oxide Semiconductor) transistors 312 and 313, and a pMOS (p-channel MOS) transistor 314.
  • the two nMOS transistors 312 and 313 form, for example, a logarithmic conversion circuit that converts the photocurrent flowing out of the photoelectric conversion element 311 into a voltage signal corresponding to the logarithmic value thereof.
  • the pMOS transistor 314 operates as a load MOS transistor for this logarithmic conversion circuit.
  • the photoelectric conversion element 311 and the nMOS transistors 312 and 313 may be arranged on the light receiving chip 201, and the pMOS transistor 314 may be arranged on the detection chip 202.
  • the source of the nMOS transistor 312 is connected to the cathode of the photoelectric conversion element 311 and the drain is connected to the power supply terminal.
  • the pMOS transistor 314 and the nMOS transistor 313 are connected in series between the power supply terminal and the ground terminal. Further, the connection points of the pMOS transistor 314 and the nMOS transistor 313 are connected to the gate of the nMOS transistor 312 and the input terminal of the detection block 320. Further, a predetermined bias voltage Vbias1 is applied to the gate of the pMOS transistor 314.
  • the drains of the nMOS transistors 312 and 313 are connected to the power supply side, and such a circuit is called a source follower.
  • the photocurrent from the photoelectric conversion element 311 is converted into a voltage signal corresponding to the logarithmic value by these two source followers connected in a loop.
  • the pMOS transistor 314 supplies a constant current to the nMOS transistor 313.
  • ground of the light receiving chip 201 and the ground of the detection chip 202 are separated from each other as a countermeasure against interference.
  • FIG. 7 is a circuit diagram showing a basic configuration example of the logarithmic response unit according to the modified example of the present embodiment.
  • the logarithmic response unit 310A has, for example, an nMOS transistor 315 connected in series between the nMOS transistor 312 and the power supply line and an nMOS transistor with respect to the source follower type circuit configuration exemplified in FIG. It has a so-called gain boost type circuit configuration in which an nMOS transistor 316 connected in series between a 313 and a pMOS transistor 314 is added.
  • the four nMOS transistors 312, 313, 315 and 316 form, for example, a logarithmic conversion circuit that converts the photocurrent flowing out of the photoelectric conversion element 311 into a voltage signal corresponding to the logarithmic value thereof.
  • FIG. 8 is a block diagram showing a configuration example of the detection block 320 according to the present embodiment.
  • the detection block 320 includes a plurality of buffers 330, a plurality of differentiators 340, a selection unit 400, a comparison unit 500, and a transfer circuit 360.
  • the buffer 330 and the differentiator 340 are arranged for each log response unit 310 in the shared block 221. For example, if there are four logarithmic response units 310 in the shared block 221, the buffer 330 and the differentiator 340 are arranged four by four.
  • the buffer 330 outputs a voltage signal from the corresponding logarithmic response unit 310 to the differentiator 340.
  • the driving force for driving the subsequent stage can be improved.
  • the buffer 330 can secure the isolation of noise accompanying the switching operation in the subsequent stage.
  • the differentiator 340 obtains the amount of change in the voltage signal, that is, the change in the luminance of the light incident on the photoelectric conversion element 311 as a differentiating signal.
  • the differentiator 340 receives the voltage signal from the corresponding logarithmic response unit 310 via the buffer 330, and obtains the amount of change in the voltage signal by differentiation. Then, the differentiator 340 supplies the differentiating signal to the selection unit 400.
  • Sinm be the m (m is an integer of 1 to M) th differential signal Sin in the detection block 320.
  • This differentiator 340 may correspond to, for example, the first circuit in the claims.
  • the selection unit 400 selects any of the M differential signals according to the selection signal from the row drive circuit 251.
  • the selection unit 400 includes selectors 410 and 420.
  • M differential signals Sin are input to the selector 410.
  • the selector 410 selects one of these differential signals Sin according to the selection signal and supplies it to the comparison unit 500 as Sout +.
  • M differential signals Sin are also input to the selector 420.
  • the selector 420 selects one of these differential signals Sin according to the selection signal and supplies it to the comparison unit 500 as Sout-.
  • the comparison unit 500 compares the differential signal (that is, the amount of change) selected by the selection unit 400 with a predetermined threshold value.
  • the comparison unit 500 supplies a signal indicating the comparison result to the transfer circuit 360 as a detection signal.
  • the comparison unit 500 may correspond to, for example, a second circuit in the claims.
  • the transfer circuit 360 transfers the detection signal to the signal processing circuit 240 according to the column drive signal from the column drive circuit 252.
  • FIG. 9 is a circuit diagram showing a configuration example of the differentiator 340 according to the present embodiment.
  • the differentiator 340 includes capacitors 341 and 343, an inverter 342, and a switch 344.
  • One end of the capacitor 341 is connected to the output terminal of the buffer 330, and the other end is connected to the input terminal of the inverter 342.
  • the capacitor 343 is connected in parallel to the inverter 342.
  • the switch 344 opens and closes the path connecting both ends of the capacitor 343 according to the row drive signal.
  • the inverter 342 inverts the voltage signal input via the capacitor 341.
  • the inverter 342 outputs the inverted signal to the selection unit 400.
  • Equation (5) represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1 / C2. Since it is usually desired to maximize the gain, it is preferable to design C1 to be large and C2 to be small. On the other hand, if C2 is too small, kTC noise may increase and noise characteristics may deteriorate. Therefore, the capacity reduction of C2 is limited to the range in which noise can be tolerated. Further, since the differentiator 340 is mounted on each pixel, the capacitances C1 and C2 have restrictions on the area. In consideration of these, for example, C1 is set to a value of 20 to 200 femtofarads (fF), and C2 is set to a value of 1 to 20 femtofarads (fF).
  • FIG. 10 is a circuit diagram showing a configuration example of the comparison unit 500 according to the present embodiment.
  • the comparison unit 500 includes comparators 510 and 520.
  • the comparator 510 compares the differential signal Sout + from the selector 410 with the predetermined upper threshold Vrefp.
  • the comparator 510 supplies the comparison result as a detection signal DET + to the transfer circuit 360.
  • This detection signal DET + indicates the presence or absence of an on-event.
  • the on-event means that the amount of change in luminance exceeds a predetermined upper limit threshold value.
  • the comparator 520 compares the differential signal Sout- from the selector 420 with the lower threshold Vrefn lower than the upper threshold Vref.
  • the comparator 520 supplies the comparison result as a detection signal DET- to the transfer circuit 360.
  • This detection signal DET- indicates the presence or absence of an off event.
  • the off event means that the amount of change in luminance is below a predetermined lower limit threshold value.
  • the comparison unit 500 detects the presence / absence of both the on-event and the off-event, but it is also possible to detect only one of them.
  • the comparator 510 may be an example of the first comparator described in the claims
  • the comparator 520 may be an example of the second comparator described in the claims.
  • the upper limit threshold value may be an example of the first threshold value described in the claims
  • the lower limit threshold value may be an example of the second threshold value described in the claims range.
  • FIG. 11 is a circuit diagram showing a configuration example of the differentiator 340, the selector 410 and the comparator 510 in the detection block 320 according to the present embodiment.
  • the differentiator 340 includes capacitors 341 and 343, pMOS transistors 345 and 346, and an nMOS transistor 347.
  • the pMOS transistor 345 and the nMOS transistor 347 are connected in series between the power supply terminal and the ground terminal with the pMOS transistor 345 as the power supply side.
  • a capacitor 341 is inserted between the gate of these pMOS transistors 345 and nMOS transistor 347 and the buffer 330.
  • the connection points of the pMOS transistor 345 and the nMOS transistor 347 are connected to the selector 410. With this connection configuration, the pMOS transistor 345 and the nMOS transistor 347 function as an inverter 342.
  • the capacitor 343 and the pMOS transistor 346 are connected in parallel between the connection point of the pMOS transistor 345 and the nMOS transistor 347 and the capacitor 341.
  • the pMOS transistor 346 functions as a switch 344.
  • a plurality of pMOS transistors 411 are arranged in the selector 410.
  • the pMOS transistor 411 is arranged for each differentiator 340.
  • the pMOS transistor 411 is inserted between the corresponding differentiator 340 and the comparator 510. Further, a selection signal SEL is individually input to each of the gates of the pMOS transistor 411. Let the selection signal SEL of the mth pMOS transistor 411 be SELm. By these selection signal SELs, the row drive circuit 251 can control any one of the M pMOS transistors 411 to the on state and the rest to the off state. Then, the differential signal Sout + is output to the comparator 510 as a selected signal via the on-state pMOS transistor 411.
  • the circuit configuration of the selector 420 is the same as that of the selector 410.
  • the comparator 510 includes a pMOS transistor 511 and an nMOS transistor 512.
  • the pMOS transistor 511 and the nMOS transistor 512 are connected in series between the power supply terminal and the ground terminal. Further, the differential signal Sout + is input to the gate of the pMOS transistor 511, and the voltage of the upper limit threshold Vrefp is input to the gate of the nMOS transistor 512.
  • the detection signal DET + is output from the connection points of the pMOS transistor 511 and the nMOS transistor 512.
  • the circuit configuration of the comparator 520 is the same as that of the comparator 510.
  • circuit configurations of the differentiator 340, the selector 410, and the comparator 510 are not limited to those exemplified in FIG. 11 as long as they have the functions described with reference to FIG.
  • the nMOS transistor and the pMOS transistor can be exchanged.
  • FIG. 12 is a timing chart showing an example of control of row drive circuit 251 according to the present embodiment.
  • the row drive circuit 251 selects the first row by the row drive signal L1 and drives the differentiator 340 in that row.
  • the row drive signal L1 initializes the capacitor 343 in the differentiator 340 in the first row.
  • the row drive circuit 251 selects the upper left of the 2 rows ⁇ 2 columns in the shared block 221 by the selection signal SEL1 for a certain period of time, and drives the selection unit 400. As a result, the presence or absence of an address event is detected in the odd column of the first row.
  • the row drive circuit 251 drives the differentiator 340 in the first row again by the row drive signal L1. Further, the row drive circuit 251 selects the upper right of the 2 rows ⁇ 2 columns in the shared block 221 by the selection signal SEL2 for a certain period of time. As a result, the presence or absence of an address event is detected in the even column of the first row.
  • the row drive circuit 251 drives the differentiator 340 in the second row by the row drive signal L2.
  • the row drive signal L2 initializes the capacitor 343 in the differentiator 340 on the second row.
  • the row drive circuit 251 selects the lower left of the 2 rows ⁇ 2 columns in the shared block 221 by the selection signal SEL3 for a certain period of time. As a result, the presence or absence of an address event is detected in the odd column of the second row.
  • the row drive circuit 251 drives the differentiator 340 in the second row again by the row drive signal L2. Further, the row drive circuit 251 selects the lower right of the 2 rows ⁇ 2 columns in the shared block 221 by the selection signal SEL4 for a certain period of time. As a result, the presence or absence of an address event is detected in the even column of the second row.
  • the row drive circuit 251 selects the rows in which the logarithmic response units 310 are arranged in order, and drives the selected rows by the row drive signal. Further, each time the row drive circuit 251 selects a row, each of the detection pixels 300 in the shared block 221 of the selected row is sequentially selected by the selection signal. For example, when the detection pixels 300 having 2 rows ⁇ 2 columns are arranged in the shared block 221, each time a row is selected, the odd columns and the even columns in the row are selected in order.
  • the row drive circuit 251 can also sequentially select rows (in other words, two rows of the logarithmic response unit 310) in which the shared blocks 221 are arranged. In this case, each time a row is selected, the four detection pixels in the shared block 221 of that row are sequentially selected.
  • FIG. 13 is a block diagram showing a configuration example of the detection pixel 300 and the detection circuit 305 according to the present embodiment.
  • the detection circuit 305 the circuit including the selection unit 400, the comparison unit 500, and the transfer circuit 360 is referred to as the detection circuit 305.
  • the circuit including the logarithmic response unit 310, the buffer 330 and the differentiator 340 is referred to as a detection pixel 300.
  • the detection circuit 305 is shared by a plurality of detection pixels 300.
  • Each of the plurality of detection pixels 300 sharing the detection circuit 305 generates a voltage signal according to the logarithmic value of the photocurrent. Then, each of the detection pixels 300 outputs a differential signal Sin indicating the amount of change in the voltage signal according to the row drive signal to the detection circuit 305. In each of the detection pixels 300, the voltage signal corresponding to the logarithmic value is generated by the logarithmic response unit 310, and the differentiating signal is generated by the differentiator 340.
  • Selection signals such as selection signals SEL1 and SEL2 are commonly input to the selectors 410 and 420 in the detection circuit 305.
  • the detection circuit 305 selects a differential signal (that is, a change amount) of the detection pixel indicated by the selection signal from the plurality of detection pixels 300, and detects whether or not the change amount exceeds a predetermined threshold value. Then, the detection circuit 305 transfers the detection signal to the signal processing circuit 240 according to the column drive signal.
  • the differential signal is selected by the selection unit 400, and the comparison with the threshold value is performed by the comparison unit 500. Further, the detection signal is transferred by the transfer circuit 360.
  • the comparison unit 500 and the transfer circuit 360 are arranged for each detection pixel together with the logarithmic response unit 310, the buffer 330, and the differentiator 340.
  • the circuit scale of the solid-state image sensor 200 is reduced as compared with the case where the detection circuit 305 is not shared. Can be done. This facilitates the miniaturization of pixels.
  • the circuit scale of the detection chip 202 is larger than that of the light receiving chip 201 in a general configuration that does not share the detection circuit 305. Therefore, the circuit on the detection chip 202 side limits the pixel density, making it difficult to miniaturize the pixels. However, since the plurality of detection pixels 300 share the detection circuit 305, the circuit scale of the detection chip 202 can be reduced and the pixels can be easily miniaturized.
  • the buffer 330 is arranged for each detection pixel 300, the present invention is not limited to this configuration, and the buffer 330 may not be provided.
  • the photoelectric conversion element 311 of the logarithmic response unit 310 and the nMOS transistors 312 and 313 are arranged on the light receiving chip 201, and the pMOS transistor 314 and later are arranged on the detection chip 202, but the configuration is not limited to this.
  • the photoelectric conversion element 311 may be arranged on the light receiving chip 201, and the others may be arranged on the detection chip 202.
  • the logarithmic response unit 310 may be arranged on the light receiving chip 201, and the buffer 330 or later may be arranged on the detection chip 202.
  • the logarithmic response unit 310 and the buffer 330 may be arranged on the light receiving chip 201, and the differentiator 340 or later may be arranged on the detection chip 202. Further, the logarithmic response unit 310, the buffer 330, and the differentiator 340 may be arranged on the light receiving chip 201, and the detection circuit 305 and subsequent circuits may be arranged on the detection chip 202. Further, up to the selection unit 400 can be arranged on the light receiving chip 201, and the comparison unit 500 and later can be arranged on the detection chip 202.
  • FIG. 14 is a flowchart showing an example of the operation of the solid-state image sensor 200 according to the present embodiment. This operation is started, for example, when a predetermined application for detecting the presence or absence of an address event is executed.
  • the row drive circuit 251 selects one of the rows (step S901). Then, the row drive circuit 251 selects and drives one of the detection pixels 300 in each shared block 221 in the selected row (step S902). The detection circuit 305 detects the presence or absence of an address event in the selected detection pixel 300 (step S903). After step S903, the solid-state image sensor 200 repeatedly executes step S901 and subsequent steps.
  • the circuit scale can be reduced as compared with the case where the detection circuit 305 is not shared. This facilitates miniaturization of the detection pixel 300.
  • the solid-state image sensor 200 selects detection pixels 300 one by one and simultaneously detects on-events and off-events for the detection pixels. rice field. However, the solid-state image sensor 200 can also select two detection pixels and detect an on-event for one of them and an off-event for the other.
  • the solid-state image sensor 200 of the modification of the first embodiment is different from the first embodiment in that an on-event is detected for one of the two detection pixels and an off-event is detected for the other.
  • FIG. 15 is a block diagram showing a configuration example of the detection pixel 300 and the detection circuit 305 in the modified example of the present embodiment.
  • the selection signal such as the selection signal SEL1p or SEL2p is input to the selector 410
  • the selection signal such as the selection signal SEL1n or SEL2n is input to the selector 420. It is different from the first embodiment.
  • two detection pixels 300 are selected, and the selector 410 selects one of the differential signals according to the selection signals SEL1p, SEL2p, and the like.
  • the selector 420 selects the other differential signal according to the selection signals SEL1n, SEL2n, and the like.
  • FIG. 16 is a timing chart showing an example of control of row drive circuit 251 in the modification of this embodiment.
  • the detection pixel 300 that outputs the differential signal Sin1 and the detection pixel 300 that outputs the differential signal Sin2 are selected.
  • the row drive circuit 251 sets the selection signals SEL1p and SEL2n to a high level and the selection signals SEL2p and SEL1n to a low level.
  • the on-event is detected for the pixel corresponding to the differential signal Sin1
  • the off-event is detected for the pixel corresponding to the differential signal Sin2.
  • the row drive circuit 251 sets the selection signals SEL1p and SEL2n to the low level, and sets the selection signals SEL2p and SEL1n to the high level.
  • the on-event is detected for the pixel corresponding to the differential signal Sin2
  • the off-event is detected for the pixel corresponding to the differential signal Sin1.
  • the on-event and the off-event are spatially parallel at the same time. Events can be detected.
  • the gain boost type logarithmic response unit 310A exemplified in FIG. 7 is referred to as the logarithmic response unit 310, but the present invention is not limited to this, and for example, the source follower type logarithmic response illustrated in FIG. 6 is used.
  • Various circuits such as unit 310 that generate a voltage signal corresponding to the logarithm of the optical current may be used.
  • each shared block 221 includes a total of four logarithmic response units 310A of 2 rows ⁇ 2 columns is illustrated, but the present invention is not limited to this, and each shared block 221 has 1 or 2 or more.
  • the logarithmic response unit 310A may be included.
  • FIG. 17 is a circuit diagram showing a schematic configuration example of a shared block according to this embodiment.
  • each shared block 221 includes four log response units 310A1 to 310A4.
  • Each of the logarithmic response units 310A1 to 310A4 (hereinafter, when the logarithmic response units 310A1 to 310A4 are not distinguished, the reference numeral thereof is 310An) is provided with two switching transistors 317 in addition to the basic configuration of the logarithmic response unit 310A illustrated in FIG. And 318 have an additional configuration.
  • the two switching transistors 317 and 318 may be nMOS transistors or pMOS transistors, respectively.
  • the switching transistor 317 may be an example of a first transistor in the claims
  • the switching transistor 318 may be an example of a second transistor in the claims.
  • the switching transistor 317 is connected between, for example, the cathode of the photoelectric conversion element 311 and the drain of the nMOS transistor 312 and the gate of the nMOS transistor 313, and causes the inflow of the optical current flowing out from the photoelectric conversion element 311 into the logarithmic conversion circuit. Control.
  • the switching transistor 318 is connected between, for example, the cathode of the photoelectric conversion element 311 and the common line 3101.
  • the cathode of the photoelectric conversion element 311 in all the log response units 310An included in the same shared block 221 is connected to the common line 3101 via the switching transistor 318.
  • the common line 3101 may be an example of the first common line in the claims.
  • the switching transistor 318 in two or more logarithmic response units 310An among the logarithmic response units 310An included in one shared block 221 is turned on, and among the two or more logarithmic response units 310An.
  • the switching transistor 317 of one logarithmic response unit 310An this is referred to as the logarithmic response unit 310A1
  • the photoelectric of the logarithmic response unit 310A1 is turned on.
  • the optical current flowing out of the conversion element 311 and the optical current flowing out of the photoelectric conversion element 311 of the logarithmic response unit 310An in which the switching transistor 317 is turned off can be intensively flowed into the logarithmic conversion circuit of the logarithmic response unit 310A1.
  • the optical current flowing out from the photoelectric conversion element 311 of the logarithmic response unit 310An in which the switching transistor 317 is in the off state and the switching transistor 318 is in the on state is transferred to the logarithmic response unit in which both the switching transistors 317 and 318 are in the on state. It becomes possible to collect in a logarithmic conversion circuit of 310An.
  • FIG. 18 is a plan view showing a layout example of the shared block according to the present embodiment.
  • FIG. 18 shows a schematic layout example on the element forming surface side of the semiconductor substrate on which the photoelectric conversion element 311 is formed, and a schematic layout example of a part of the wiring layer formed on the element forming surface. Is shown. Further, in FIG. 18, for clarification, the arrangement of the nMOS transistors 312, 313, 315 and 316 and the switching transistors 317 and 318 are shown with the positions of the gate electrodes. Further, in FIG. 18, an outline of the current path formed in the binning mode described later is shown by a thick arrow.
  • one pixel on the layout that becomes a repeating pattern in the design of the light receiving unit 220
  • the other is a pixel on the circuit that operates as one detection pixel 300.
  • Each pixel on this circuit is configured to include one logarithmic response unit 310An.
  • the pixels on the layout are referred to as layout pixels
  • the pixels on the circuit are referred to as circuit pixels.
  • the logarithmic response unit 310An will be described here as a circuit pixel.
  • each layout pixel 10 surrounds the photoelectric conversion element 311 arranged substantially in the center and the photoelectric conversion element 311 arranged along the outer peripheral portion of the pixel area, in other words, from at least two directions (three directions in FIG. 18). It includes a plurality of nMOS transistors 312, 313, 315 and 316 arranged in such a manner, switching transistors 317 and 318, and a contact 314c for forming a connection with the pMOS transistor 314 arranged on the detection chip 202 side.
  • the left column nMOS transistors 312 and 315 in each logarithmic response unit 310An exemplified in FIG. 17 are arranged on the left side of the photoelectric conversion element 311, and the right column nMOS transistors 313 and 316 are arranged. , Arranged on the right side of the photoelectric conversion element 311. Further, the two switching transistors 317 and 318 are arranged, for example, on the upper side or the lower side of the photoelectric conversion element 311. As described above, by adopting a highly symmetric layout in which the photoelectric conversion element 311 is sandwiched between two nMOS transistors, it is possible to improve the process accuracy and the yield at the time of manufacturing.
  • the two switching transistors 317 and 318 are arranged, for example, below the photoelectric conversion element 311 in the odd-numbered rows and above the photoelectric conversion element 311 in the even-numbered rows. That is, the even-numbered row layout pixels 10 have a layout in which the odd-numbered row layout pixels 10 are turned upside down. With such a layout, the pattern of one layout pixel 10 can be diverted to all layout pixels 10, so that the layout design of the light receiving unit 220 can be facilitated.
  • circuit pixel On the other hand, on the circuit, the photoelectric conversion element 311 in a certain layout pixel 10, the two nMOS transistors 312 and 315 arranged on the left side of the photoelectric conversion element 311 and the layout adjacent to the left side of the layout pixel 10. Two nMOS transistors 313 and 316 arranged on the right side of the photoelectric conversion element 311 in the pixel 10 form one circuit pixel (here, the logarithmic response unit 310An). That is, in the circuit pixels on the layout (here, the logarithmic response unit 310An), the logarithmic conversion circuit composed of four nMOS transistors 312, 313, 315 and 316 has a configuration straddling the pixel separation unit 12.
  • the wiring length of the logarithmic conversion circuit is maintained while maintaining the symmetry of the layout pixels 10. It is possible to shorten the length of the wiring connecting the nMOS transistors 312, 313, 315 and 316 constituting the above. As a result, it is possible to reduce the time constant formed by the wiring constituting the logarithmic conversion circuit and improve the response speed of the logarithmic conversion circuit.
  • one logarithmic response unit 310 (which may be the logarithmic response unit 310A) operates as one pixel. It is possible to switch between a mode (hereinafter referred to as a high resolution mode) and a mode in which two or more logarithmic response units 310 in the shared block 221 operate as one pixel (hereinafter referred to as a binning mode).
  • the binning mode and the ROI mode may be an example of the first mode in the claims, and the high resolution mode may be an example of the second mode in the claims.
  • the binning mode may be an example of the third mode in the claims, and the ROI mode may be an example of the fourth mode in the claims.
  • FIG. 19 is a timing chart showing a control example of a switching transistor in each of the high resolution mode and the binning mode according to the present embodiment.
  • the switching transistor 317 is turned on and the switching transistor 318 is turned off in each of the logarithmic response units 310A1 to 310A4.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion elements 311 of the logarithmic response units 310A1 to 310A4 flows into their own logarithmic conversion circuit.
  • both the switching transistors 317 and 318 of the logarithmic response unit 310A1 are turned on.
  • the switching transistor 317 is turned off and the switching transistor 318 is turned on.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion element 311 of each logarithmic response unit 310A1 to 310A4 flows into the logarithmic conversion circuit of the logarithmic response unit 310A1.
  • FIG. 20 is an operation example of the image pickup apparatus according to the present embodiment, in which a mode in which all pixels operate in a binning mode (hereinafter referred to as an all-pixel binning mode) and a mode in which all pixels operate in a high-resolution mode (hereinafter referred to as an all-pixel binning mode).
  • an all-pixel binning mode a mode in which all pixels operate in a binning mode
  • a mode in which all pixels operate in a high-resolution mode hereinafter referred to as an all-pixel binning mode
  • it is a flowchart showing an operation example of switching between the all-pixel high-resolution mode) and the ROI mode.
  • the control unit 130 see FIG.
  • the present invention is not limited to this, and for example, a signal in the solid-state image pickup device 200 is used.
  • the processing circuit 240 may be configured to control the operating mode. Further, the operation illustrated in FIG. 20 may be terminated by, for example, an interrupt operation for the control unit 130 or the solid-state image pickup device 200.
  • the control unit 130 sets, for example, the all-pixel binning mode as the operation mode of the solid-state image sensor 200 (step S101).
  • the all-pixel binning mode as described above, all the shared blocks 221 of the light receiving unit 220 are driven in the binning mode.
  • the switching transistors 317 of all the logarithmic response units 310A1 to 310A4 in each shared block 221 are turned on, and the switching transistors 318 of the logarithmic response unit 310A1 are turned on.
  • the switching transistors 318 of the logarithmic response units 310A2 to 310A4 are turned off.
  • the control unit 130 determines whether or not an object has been detected in the all-pixel binning mode (step S102), and continues the all-pixel binning mode until the object is detected (NO in step S102).
  • the object detection determination is, for example, whether or not an address event (on-event and / or off-event) is detected in any of the shared blocks, and the area in which the address event is detected is set to some extent (for example, preset). It may be executed based on whether or not the area or the number of pixels is equal to or greater than the threshold value. Further, the detection of the object does not have to be determined in one frame, and may be determined in several consecutive frames. Note that one frame may be, for example, image data composed of address information (which may include a time stamp) of pixels in which an address event is detected within a predetermined period. Further, the object detection may be executed by a process such as object recognition for the image data.
  • the control unit 130 determines, for example, whether or not the detected object is a wide range of objects, whether or not there are a plurality of objects, and the like (step S103). ..
  • the wide range may be, for example, a range that occupies or more than a preset ratio (for example, 20% of the area or the number of pixels) with respect to the light receiving unit 220.
  • the control unit 130 sets, for example, the ROI mode as the operation mode of the solid-state image sensor 200 (step S104).
  • the ROI mode for example, a part of the light receiving unit 220 including the area where the object is detected is driven in the high resolution mode, and the other area is driven in the binning mode.
  • control unit 130 determines whether or not the object has been detected (step S105), and if the object is not detected (NO in step S105), the control unit 130 returns to step S101 and inputs the solid-state image sensor 200 to the all-pixel binning mode. To reset.
  • the control unit 130 determines, for example, whether or not the detected object is a wide range of objects, whether or not there are a plurality of objects, and the like, as in step S103. If the determination is made (step S106) and the range is not wide (NO in step S106), the process returns to step S105 and the ROI mode is continued.
  • the control unit 130 sets, for example, the operation mode of the solid-state image sensor 200 to the all-pixel high-resolution mode (step S107). ..
  • the all-pixel high-resolution mode as described above, all the shared blocks 221 of the light receiving unit 220 are driven in the high-resolution mode.
  • the switching transistors 317 of all the logarithmic response units 310A1 to 310A4 in each shared block 221 are turned off, and the switching transistors 318 are turned on.
  • an individual current path is formed in which the photocurrent flowing out of the photoelectric conversion element 311 of each logarithmic response unit 310A1 to 310A4 flows into its own logarithmic conversion circuit.
  • control unit 130 determines whether or not the object is detected (step S108), and if the object is not detected (NO in step S108), the control unit 130 returns to step S101 and inputs the solid-state image sensor 200 to the all-pixel binning mode. To reset.
  • the control unit 130 determines, for example, whether or not the detected object is a wide range of objects, whether or not there are a plurality of objects, and the like, as in step S103. If the determination is made (step S109) and the range is wide (YES in step S109), the process returns to step S108 to continue the all-pixel high-resolution mode.
  • step S109 when the detected objects are not in a wide range or a plurality (NO in step S109), the control unit 130 proceeds to step S104, sets the ROI mode as the operation mode of the solid-state image sensor 200, and executes the subsequent operations. do.
  • the photocurrents flowing out from the plurality of photoelectric conversion elements 311 can be integrated into one logarithmic conversion circuit to increase the photoelectric flow rate. Therefore, it is possible to widen the dynamic range in photocurrent detection. As a result, it is possible to secure a sufficiently wide dynamic range even in low illuminance.
  • the logarithmic response is performed from each logarithmic response unit 310A2 to 310An. Since the current path to the logarithmic conversion circuit of the unit 310A1 is always formed, the plurality of detection pixels 300 do not have a charge storage unit such as a floating diffusion region as in a CMOS image sensor, for example. It becomes possible to share one logarithmic conversion circuit.
  • the optical current flowing out from the photoelectric conversion element 311 of the logarithmic response units 310A2 to 310A4 in which the switching transistor 318 is turned off in the binning mode is calculated. After passing through the common line 3101, it flows into the logarithmic conversion circuit of the logarithmic response unit 310A1 via the switching transistor 317 of the logarithmic response unit 310A1, the cathode of the photoelectric conversion element 311 and the switching transistor 318.
  • the switching transistor 317 of the logarithmic response unit 310A1 so that the optical current flowing out from the photoelectric conversion element 311 of the logarithmic response units 310A2 to 310A4 smoothly flows into the logarithmic conversion circuit of the logarithmic response unit 310A1. It is necessary to design the potential potential from the light to the switching transistor 318 via the cathode of the photoelectric conversion element 311. Therefore, in the second embodiment, a shared block that can significantly relax the restrictions on the potential design will be described with an example.
  • the configuration and operation of the image pickup device and the solid-state image pickup device according to the present embodiment may be the same as the configuration and operation of the image pickup device 100 and the solid-state image pickup device 200 according to the first embodiment described above. A detailed description will be omitted.
  • the shared block 221 according to the first embodiment is replaced with the shared block 621 described later.
  • FIG. 21 is a circuit diagram showing a schematic configuration example of a shared block according to the present embodiment.
  • the logarithmic response unit 310Bn exemplified below is an example of a logarithmic response unit based on the gain boost type logarithmic response unit 310A illustrated in FIG. 7, but is not limited thereto, and is exemplified in FIG. 6, for example.
  • the logarithmic response unit 310B can be configured based on various circuits that generate a voltage signal corresponding to the logarithmic value of the optical current, such as the logarithmic response unit 310 of the source follower type.
  • each shared block 621 includes a total of four logarithmic response units 310Bn of 2 rows ⁇ 2 columns is illustrated, but the present invention is not limited to this, and each shared block 621 has one or more.
  • a logarithmic response unit 310Bn may be included.
  • the logarithmic response units 310B1 to 310B4 are shown in the first embodiment.
  • the switching transistor 319 is further added.
  • the source of the switching transistor 319 is connected, for example, to the drain of the switching transistor 318, and the drain is connected, for example, to the drain of the switching transistor 317, the source of the nMOS transistor 312 and the gate of the nMOS transistor 313.
  • the switching transistor 319 may be an example of a third transistor in the claims.
  • the node connecting the drain of the switching transistor 317, the source of the nMOS transistor 312, and the gate of the nMOS transistor 313 may be an example of the second node in the range of claims, and the drain of the switching transistor 318 is the range of claims. It may be an example of the second node in.
  • FIG. 22 is a plan view showing a layout example of the shared block according to the present embodiment.
  • FIG. 22 shows an example of a schematic layout on the element forming surface side of the semiconductor substrate on which the photoelectric conversion element 311 is formed, and an example of a schematic layout of a part of the wiring layer formed on the element forming surface. Is shown. Further, in FIG. 22, for the sake of clarification, the arrangement of the nMOS transistors 312, 313, 315 and 316 and the switching transistors 317 to 319 are shown with the positions of the gate electrodes. Further, in FIG.
  • the nMOS transistor 312 may be an example of a fourth transistor in the claims
  • the nMOS transistor 313 may be an example of a fifth transistor in the claims
  • the nMOS transistor 315 may be an example of a fifth transistor in the claims.
  • It may be an example of a 6-transistor
  • the nMOS transistor 316 may be an example of a 7th transistor within the scope of the claim.
  • each layout pixel 20 according to the present embodiment has the same configuration as the layout pixel 10 described with reference to FIG. 18 in the first embodiment, and has a switching transistor 317 with respect to the photoelectric conversion element 311.
  • a switching transistor 319 is added to the same side as the side on which the switching transistor is arranged. With such a layout, it is possible to shorten the wiring from the common line 3101 to the switching transistor 319.
  • FIG. 23 is a timing chart showing a control example of the switching transistor in each of the high resolution mode and the binning mode according to the present embodiment.
  • the switching transistors 317 and 319 are turned off and the switching transistors 318 are turned on in the logarithmic response units 310B1 to 310B4.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion elements 311 of the logarithmic response units 310B1 to 310B4 flows into their own logarithmic conversion circuit.
  • the switching transistor 317 of the logarithmic response unit 310B1 is turned on, the switching transistor 318 is turned off, and the switching transistor 319 is turned on.
  • the switching transistor 317 is turned off, the switching transistor 318 is turned on, and the switching transistor 319 is turned off.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion element 311 of each logarithmic response unit 310B1 to 310B4 flows into the logarithmic conversion circuit of the logarithmic response unit 310B1.
  • the optical current flowing through the common line 3101 in the binning mode is the switching transistor 318 of the logarithmic response unit 310B1, the cathode of the photoelectric conversion element 311 and the cathode. Since a current path is formed that flows into the logarithmic conversion circuit of the logarithmic response section 310B1 via the switching transistor 319 of the logarithmic response section 310B1 without going through the switching transistor 317, the potential design from the switching transistor 318 to the switching transistor 317. It is possible to greatly relax the restrictions on the current.
  • the configuration and operation of the image pickup device and the solid-state image pickup device according to the present embodiment may be the same as the configuration and operation of the image pickup device 100 and the solid-state image pickup device 200 according to the first embodiment described above. A detailed description will be omitted.
  • the shared block 221 according to the first embodiment is replaced with the shared block 721 described later.
  • FIG. 24 is a circuit diagram showing a schematic configuration example of the shared block according to the present embodiment.
  • the logarithmic response unit 310Cn exemplified below is an example of a logarithmic response unit based on the gain boost type logarithmic response unit 310A illustrated in FIG. 7, but is not limited thereto, and is exemplified in FIG. 6, for example.
  • the logarithmic response unit 310B can be configured based on various circuits that generate a voltage signal corresponding to the logarithmic value of the optical current, such as the logarithmic response unit 310 of the source follower type.
  • each shared block 721 includes a total of four logarithmic response units 310Cn of 2 rows ⁇ 2 columns is illustrated, but the present invention is not limited to this, and each shared block 721 is 1 or 2 or more.
  • a logarithmic response unit 310Cn may be included.
  • the logarithmic response units 310C1 to 310C4 are shown in the second embodiment.
  • the switching transistor 319 is omitted.
  • the drain of the switching transistor 317 is connected to the source of the nMOS transistor 312, the source is connected to the gate of the nMOS transistor 313 and the cathode of the photoelectric conversion element 311 and the drain of the switching transistor 318 is connected. It is connected to the source of the switching transistor 317, the gate of the nMOS transistor 313, and the cathode of the photoelectric conversion element 311.
  • FIG. 25 is a timing chart showing a control example of a switching transistor in each of the high resolution mode and the binning mode according to the present embodiment.
  • the switching transistor 317 is turned on and the switching transistor 318 is turned off in each of the logarithmic response units 310C1 to 310B4.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion elements 311 of the logarithmic response units 310C1 to 310C4 flows into their own logarithmic conversion circuit.
  • the switching transistors 317 and 318 of the logarithmic response unit 310C1 are both turned on.
  • the switching transistor 317 is turned off and the switching transistor 318 is turned on.
  • a current path is formed in which the photocurrent flowing out of the photoelectric conversion element 311 of each logarithmic response unit 310C1 to 310C4 flows into the logarithmic conversion circuit of the logarithmic response unit 310C1.
  • the switching transistor 319 can be omitted, so that in the pixel area of the logarithmic response unit 310Cn, the switching transistor 319 can be omitted. It is possible to reduce the occupied area. As a result, the area of the light receiving surface of the photoelectric conversion element 311 can be increased, so that the sensitivity of the solid-state image sensor 200 can be improved and the dynamic range can be expanded. Further, since the switching transistor 319 is omitted, the drive current can be further reduced.
  • the configuration in which the solid-state image sensor 200 outputs frame data (corresponding to image data) including a detection signal indicating the presence or absence of an address event for each pixel is exemplified.
  • the solid-state image sensor 200 has image data composed of pixel signals according to the exposure amount of each pixel (hereinafter, gradation image) in addition to image data composed of detection signals for each pixel.
  • gradation image the exposure amount of each pixel
  • the configuration and operation of the image pickup device and the solid-state image pickup device according to the present embodiment may be the same as the configuration and operation of the image pickup device 100 and the solid-state image pickup device 200 according to the first embodiment described above. A detailed description will be omitted.
  • the shared block 221 according to the first embodiment is replaced with the shared block 821 described later, and the detection chip 202 is replaced with the detection chip 802 described later.
  • FIG. 26 is a circuit diagram showing a schematic configuration example of the shared block according to the present embodiment.
  • the shared block 821 exemplified below is based on the shared block 221 exemplified in FIG. 17, but is not limited thereto, and is, for example, the shared block 621 and the third embodiment according to the second embodiment. It is also possible to base on such a shared block 721.
  • the shared block 821 has the same configuration as the shared block 221 described with reference to FIG. 17 in the first embodiment, and has a common read circuit 370 for reading a pixel signal. It has a configuration connected to the wire 3101.
  • the shared block 821 according to the present embodiment can be based on, for example, the shared block 621 described with reference to FIG. 21 in the second embodiment. Even in this case, as shown in FIG. 27, the shared block 821 has the same configuration as the shared block 621 described with reference to FIG. 21 but has a read circuit 370 for reading the pixel signal connected to the common line 3101. To prepare for.
  • FIG. 28 is a circuit diagram showing a schematic configuration example of the readout circuit according to the present embodiment.
  • the read circuit 370 according to the present embodiment includes a reset transistor 373, an amplification transistor 375, and a selection transistor 376.
  • This readout circuit 370 functions as a gradation pixel 810 that generates a pixel signal according to the amount of received light by operating together with the photoelectric conversion element 311 and the switching transistor 318 of the logarithmic response unit 310An. That is, in the present embodiment, the switching transistor 318 of each logarithmic response unit 310An also functions as a transfer transistor in the gradation pixel 810. Further, the node to which the drain of the switching transistor 318, the source of the reset transistor 373, and the gate of the amplification transistor 375 are connected has a floating diffusion region having a current-voltage conversion function for converting the accumulated charge into a voltage according to the amount of the charge. FD) Functions as 374.
  • the drain of the reset transistor 373 and the drain of the amplification transistor 375 are connected to, for example, the power supply voltage VDD. However, the drain of the reset transistor 373 may be connected to a reset voltage different from, for example, the power supply voltage VDD.
  • the source of the amplification transistor 375 is connected to the drain of the selection transistor 376, and the source of the selection transistor 376 is connected to the vertical signal line VSL for inputting an analog pixel signal to the column ADC (Analog to Digital Converter) 270 described later. Will be done.
  • a high-level transfer signal TRG is applied from the row drive circuit 251 to the gate of the switching transistor 318.
  • the switching transistor 318 is turned on, and the electric charge accumulated in the cathode of the photoelectric conversion element 311 is transferred to the floating diffusion region 374 via the switching transistor 318.
  • a pixel signal having a voltage value corresponding to the amount of electric charge stored in the floating diffusion region 374 appears at the source of the amplification transistor 375.
  • the selection signal SEL applied from the row drive circuit 251 to the gate of the selection transistor 376 to a high level, the pixel signal appearing at the source of the amplification transistor 375 appears in the vertical signal line VSL.
  • a high level reset signal RST is applied from the row drive circuit 251 to the gate of the reset transistor 373.
  • the electric charge accumulated in the floating diffusion region 374 is discharged to the power supply side via the reset transistor 373 (FD reset).
  • FD reset the reset transistor 373
  • each shared block 821 the number of photoelectric conversion elements 311 connected to the readout circuit 370 at the same time when reading the gradation image data, that is, the number of switching transistors 318 (transfer transistors) turned on during the same period.
  • the number of switching transistors 318 transistors
  • switching transistors 318 when reading high-resolution gradation image data, switching transistors 318 are connected to the reading circuit 370 in order in time division, and the dynamic range is expanded and read in low illuminance. At the time of execution (during binning), two or more switching transistors 318 may be turned on during the same period.
  • FIG. 29 is an example of a plan view of the detection chip according to the present embodiment.
  • the detection chip 802 according to the present embodiment has the same configuration as the detection chip 202 described with reference to FIG. 4 in the first embodiment, and uses an analog pixel signal output from the gradation pixel 810 as a digital pixel signal. It has a configuration in which a column ADC 270 for reading is added.
  • Each of the gradation pixels 810 supplies an analog pixel signal to the column ADC 270 by causing an analog pixel signal to appear on the vertical signal line VSL according to the control of the row drive circuit 251.
  • the column ADC 270 is provided with an AD converter for each vertical signal line VSL, and performs AD (Analog to Digital) conversion on an analog pixel signal input via each vertical signal line VSL. Then, the column ADC 270 supplies the digital signal after AD conversion to the signal processing circuit 240.
  • the signal processing circuit 240 performs predetermined image processing on the image data composed of those digital signals.
  • the column ADC 270 may include, for example, a CDS (Correlated Double Sampling) circuit to reduce kTC noise included in a digital pixel signal.
  • the reading of the gradation image data may be executed, for example, by reading the pixel signals from all the gradation pixels 810 when the occurrence of the address event is detected in any of the detection pixels 300.
  • the occurrence of the address event may be executed by reading a pixel signal from the gradation pixel 810 belonging to the region, in other words, the region where the object is detected by the detection pixel 300.
  • FIG. 30 shows an operation example in which the object detection mode and the gradation image reading mode according to the present embodiment are switched and executed. In this description, a case where the control unit 130 (see FIG.
  • the present invention is not limited to this, and for example, a signal in the solid-state image pickup device 200 is used.
  • the processing circuit 240 may be configured to control the operating mode. Further, the operation illustrated in FIG. 30 may be terminated by, for example, an interrupt operation for the control unit 130 or the solid-state image pickup device 200.
  • the control unit 130 sets, for example, an object detection mode as the operation mode of the solid-state image sensor 200 (step S201).
  • the object detection mode is an operation mode for detecting the occurrence of an address event, and may be, for example, a mode for executing the operation described with reference to FIG. 20 in the first embodiment.
  • control unit 130 determines whether or not an object has been detected in the object detection mode (step S202), and continues the address event detection mode until the object is detected (NO in step S202).
  • the object detection determination may be, for example, the same as the operation described in steps S102, S105 and S108 of FIG. 20 in the first embodiment.
  • the control unit 130 identifies the area where the object is detected, for example, based on the frame data output from the solid-state image sensor 200 (step S203).
  • the area in which the object is detected may be, for example, an area including pixels in which an on-event (or off-event) is detected.
  • control unit 130 instructs the solid-state image sensor 200 to read the pixel signal for the region where the object is detected (step S204).
  • the solid-state image sensor 200 outputs gradation image data consisting of pixel signals read from the gradation pixels 810 belonging to the region where the object is detected.
  • the configuration and operation of the image pickup device and the solid-state image pickup device according to the present embodiment may be the same as the configuration and operation of the image pickup device 100 and the solid-state image pickup device 200 according to the fourth embodiment described above. A detailed description will be omitted.
  • the shared block 821 according to the fourth embodiment is replaced with the shared block 921 described later.
  • FIG. 31 is a circuit diagram showing a schematic configuration example of the shared block according to the present embodiment.
  • the shared block 921 illustrated below is based on the shared block 221 illustrated in FIG. 17, but is not limited thereto, and is, for example, the shared block 621 and the third embodiment according to the second embodiment. It is also possible to base on such a shared block 721.
  • the shared block 921 has the same configuration as the shared block 221 described with reference to FIG. 17 in the first embodiment, and the photoelectric in two or more or all logarithmic response units 310An.
  • the cathode of the conversion element 311 is connected by a common line 3102 different from the common line 3101.
  • the read circuit 370 is connected to this common line 3102.
  • a switching transistor 377 that also functions as a transfer transistor is provided between the readout circuit 370 and the photoelectric conversion element 311 of each logarithmic response unit 310An, and the connection between the photoelectric conversion element 311 and the readout circuit 370 is this. It is controlled by the switching transistor 377.
  • the common line 3102 may be an example of the second common line in the claims.
  • the shared block 921 according to the present embodiment can be based on, for example, the shared block 621 described with reference to FIG. 21 in the second embodiment. Even in this case, as shown in FIG. 32, the shared block 921 has the same configuration as the shared block 621 described with reference to FIG. 21 and has a common cathode of the photoelectric conversion element 311 in two or more or all logarithmic response units 310An. It is connected by a line 3102, a readout circuit 370 is connected to a common line 3102, and a switching transistor 377 is provided between the readout circuit 370 and the photoelectric conversion element 311 of each logarithmic response unit 310An.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 34 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle outside information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the out-of-vehicle information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the image pickup unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether or not the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a head-up display.
  • FIG. 35 is a diagram showing an example of the installation position of the image pickup unit 12031.
  • the image pickup unit 12101, 12102, 12103, 12104, 12105 is provided.
  • the image pickup units 12101, 12102, 12103, 12104, 12105 are provided, for example, at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100.
  • the image pickup unit 12101 provided in the front nose and the image pickup section 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the image pickup units 12102 and 12103 provided in the side mirror mainly acquire images of the side of the vehicle 12100.
  • the image pickup unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the image pickup unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 35 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging range of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 can be obtained.
  • At least one of the image pickup units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera including a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the image pickup range 12111 to 12114 based on the distance information obtained from the image pickup unit 12101 to 12104, and a temporal change of this distance (relative speed with respect to the vehicle 12100). By obtaining can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the image pickup units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the image pickup units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging unit 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in an image captured by an image pickup unit 12101 to 12104 as an infrared camera, and pattern matching processing is performed on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 determines the square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the image pickup unit 12031 among the configurations described above.
  • the image pickup apparatus 100 of FIG. 1 can be applied to the image pickup unit 12031.
  • the pixels can be miniaturized to obtain a photographed image that is easier to see, so that the driver's fatigue can be reduced.
  • the present technology can have the following configurations. (1) Multiple detection pixels that output the brightness change of the incident light, respectively, A detection circuit that outputs an event signal based on the brightness change output from each of the detection pixels, and a detection circuit.
  • the first common line connecting the plurality of detection pixels and Equipped with Each of the detected pixels Photoelectric conversion element and A logarithmic conversion circuit that converts the photocurrent flowing out of the photoelectric conversion element into a voltage signal corresponding to the logarithmic value of the photocurrent.
  • a first circuit that outputs a change in the luminance of incident light incident on the photoelectric conversion element based on the voltage signal output from the logarithmic conversion circuit.
  • a first transistor connected between the photoelectric conversion element and the logarithmic conversion circuit, and A second transistor connected between the photoelectric conversion element and the first common line, and Equipped with The detection circuit is a solid-state image pickup device including a second circuit that outputs the event signal based on the luminance change output from each of the detection pixels.
  • the third transistor connected between the first node connecting the first transistor and the logarithmic conversion circuit and the second node connecting the second transistor and the first common line is further provided (1).
  • the invention according to any one of (1) to (3), further comprising a read-out circuit connected to the first common line and generating a pixel signal having a voltage value corresponding to the electric charge stored in the photoelectric conversion element.
  • Solid-state image sensor Solid-state image sensor.
  • the read circuit A reset transistor connected between the first common line and the power line, An amplification transistor having a gate connected to the first common line, The solid-state image sensor according to (4) above.
  • Each of the detected pixels The solid-state imaging device according to any one of (1) to (7), further comprising a differentiator that generates a differential signal indicating a conversion amount of the voltage signal output from the logarithmic conversion circuit.
  • the detection circuit A selection unit that selects one of the differential signals output from each of the detection pixels, A comparator that outputs the event signal based on the differential signal and The solid-state image pickup apparatus according to (8) above.
  • the comparator is A first comparator that detects that the voltage value of the differential signal exceeds the first threshold value and outputs the event signal, and A second comparator that detects that the voltage value of the differential signal has fallen below the second threshold value of the voltage level lower than the first threshold value and outputs the event signal.
  • the above (1) to (10) further include an arbiter for arbitrating the request output from at least one of the plurality of detection circuits to determine the reading order of the detection signals for the detection circuit that outputs the request. ).
  • the solid-state image pickup device according to any one of.
  • the (1) further includes a first chip including a light receiving unit in which a plurality of logarithmic response units including the photoelectric conversion element, the logarithmic conversion circuit, the first transistor, and the second transistor are arranged in a two-dimensional lattice. )-(11).
  • the solid-state imaging device according to any one of (11).
  • the logarithmic conversion circuit is A fourth transistor whose source is connected to the first transistor, With the fifth transistor, the gate is connected to the source of the fourth transistor and the source is grounded.
  • the solid-state image sensor according to (12) wherein the gate of the fourth transistor is connected to the drain of the fifth transistor.
  • the logarithmic conversion circuit is A sixth transistor whose source is connected to the drain of the fourth transistor and whose drain is connected to the power line, A seventh transistor having a gate connected to the drain of the fourth transistor and a source connected to the drain of the fifth transistor.
  • the light receiving unit further includes a pixel separation unit extending in a grid pattern.
  • the solid-state image pickup device according to (12), wherein each of the logarithmic response units is provided in each of the pixel regions partitioned by the pixel separation unit in a two-dimensional grid pattern.
  • the first and second transistors, at least two transistors different from the first and second transistors, and the photoelectric conversion element are arranged.
  • the at least two transistors are arranged at positions sandwiching the photoelectric conversion element in the pixel region.
  • a second chip in which the plurality of detection circuits are arranged is provided.
  • the solid-state image sensor according to any one of (1) to (17), A control unit that controls the solid-state image sensor, An image pickup device equipped with.
  • the solid-state image sensor includes a plurality of shared blocks including the plurality of detection pixels.
  • the control unit sets the operation mode of the solid-state image sensor. In at least one of the plurality of shared blocks, the first and second transistors in the detection image of one of the plurality of detection pixels are turned on, and at least one of the plurality of detection pixels is detected.
  • the first mode in which the first transistor in the image is turned off and the second transistor is turned on, A second mode in which the first transistor of each of the plurality of detection pixels is turned on and the second transistor is turned off in all of the plurality of shared blocks.
  • the image pickup apparatus according to (18) above, which is switched to any of the above.
  • the first mode is In all of the plurality of shared blocks, the first and second transistors in the detection image of one of the plurality of detection pixels are turned on, and the other detection image of the plurality of detection pixels has the first and second transistors turned on.
  • a third mode in which the first transistor is turned off and the second transistor is turned on, In a part of the plurality of shared blocks, the first and second transistors in the detection image of one of the plurality of detection pixels are turned on, and the other detection image of the plurality of detection pixels is turned on.
  • the first transistor is turned off and the second transistor is turned on, and in the remaining shared blocks of the plurality of shared blocks, the first transistor of each of the plurality of detection pixels is turned on.
  • Solid-state image sensor 201 Light receiving chip 202, 802, 1002 Detection chip 211, 212, 213, 231, 232, 233 Via arrangement unit 220 Light receiving unit 221, 621, 721, 821, 921 Shared block 240 Signal processing circuit 251 Row drive circuit 252 Column drive circuit 260 Address event detector 270 Column ADC 280 line arbiter 300 detection pixel 305 detection circuit 310, 310A, 310An, 310Bn, 310Cn log response unit 311 photoelectric conversion element 312, 313, 315, 316, 512 nMOS transistor 314, 411, 511 pMOS transistor 314c contact 317 to 319, 377 Switching transistor 320 Detection block 330 Buffer 340 Differentiator 341, 343 Condenser 342 Inverter 344 Switch 360 Transfer circuit 370 Read circuit 373 Reset transistor 374 Floating diffusion region 375 Amplification transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

低照度時でもダイナミックレンジを確保することを可能にする。固体撮像装置（２００）は、それぞれ入射光の輝度変化を出力する複数の検出画素（３００）と、前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路（３０５）と、前記複数の検出画素間を接続する第１共通線（３１０１）とを備え、前記検出画素それぞれは、光電変換素子（３１１）と、前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路（３１２、３１３）と、前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路（３４０）と、前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタ（３１７）と、前記光電変換素子と前記第１共通線との間に接続された第２トランジスタ（３１８）とを備え、前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路（５００）を備えた。

Description

固体撮像装置及び撮像装置
　本開示は、固体撮像装置及び撮像装置に関する。
　従来、撮像装置などにおいて、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像装置が用いられている。この一般的な同期型の固体撮像装置では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとして検出する非同期型の固体撮像装置が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像装置は、ＥＶＳ（Event-based　Vision　Sensor）やＤＶＳ（Dynamic　Vision　Sensor）とも称される。
特許第５２４４５８７号公報
　上述の非同期型の固体撮像装置では、アドレスイベントの検出回路を構成するトランジスタがサブスレッショルド領域で動作するため、低照度時のダイナミックレンジがトランジスタの熱雑音（Ｎ）と光電流（Ｓ）との比（ＳＮ比）に大きく依存する。特に、小型化や高解像度化に伴い画素が微細化された場合では、１画素当たりの光電流が減少するため、ＳＮ比が低下して低照度時のダイナミックレンジが非常に狭くなってしまう。そうすると、アドレスイベントの発生に対する感度の低下や誤検出の増加などの不具合が生じ得る。
　そこで本開示では、低照度時でもダイナミックレンジを確保することを可能にする固体撮像装置及び撮像装置を提案する。
　上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、それぞれ入射光の輝度変化を出力する複数の検出画素と、前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、前記複数の検出画素間を接続する第１共通線とを備え、前記検出画素それぞれは、光電変換素子と、前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路と、前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、前記光電変換素子と前記第１共通線との間に接続された第２トランジスタとを備え、前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路を備えた。
第１の実施形態に係る撮像装置の一構成例を示すブロック図である。 第１の実施形態に係る固体撮像装置の積層構造の一例を示す図である。 第１の実施形態に係る受光チップの平面図の一例である。 第１の実施形態に係る検出チップの平面図の一例である。 第１の実施形態に係るアドレスイベント検出部の平面図の一例である。 第１の実施形態に係る対数応答部の一構成例を示す回路図である。 第１の実施形態に係る対数応答部の他の一構成例を示す回路図である。 第１の実施形態に係る検出ブロックの一構成例を示すブロック図である。 第１の実施形態に係る微分器の一構成例を示す回路図である。 第１の実施形態に係る比較部の一構成例を示す回路図である。 第１の実施形態に係る微分器、セレクタおよびコンパレータの一構成例を示す回路図である。 第１の実施形態に係る行駆動回路の制御の一例を示すタイミングチャートである。 第１の実施形態に係る検出画素および検出回路の一構成例を示すブロック図である。 第１の実施形態に係る固体撮像装置の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の変形例における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第１の実施の形態の変形例における行駆動回路の制御の一例を示すタイミングチャートである。 第１の実施形態に係る共有ブロックの概略構成例を示す回路図である。 第１の実施形態に係る共有ブロックのレイアウト例を示す平面図である。 第１の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。 第１の実施形態に係る撮像装置の一動作例を示すフローチャートである。 第２の実施形態に係る共有ブロックの概略構成例を示す回路図である。 第２の実施形態に係る共有ブロックのレイアウト例を示す平面図である。 第２の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。 第３の実施形態に係る共有ブロックの概略構成例を示す回路図である。 第３の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。 第４の実施形態に係る共有ブロックの概略構成例を示す回路図である。 第４の実施形態の変形例に係る共有ブロックの概略構成例を示す回路図である。 第４の実施形態に係る読出し回路の概略構成例を示す回路図である。 第４の実施形態に係る検出チップの平面図の一例である。 第４の実施形態に係るオブジェクト検出モードと階調画像読出しモードとを切り替えて実行する動作例を示すフローチャートである。 第５の実施形態に係る共有ブロックの概略構成例を示す回路図である。 第５の実施形態の変形例に係る共有ブロックの概略構成例を示す回路図である。 第６の実施形態に係る検出チップの平面図の一例である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
　また、以下に示す項目順序に従って本開示を説明する。
　　１．第１の実施形態
　　　１．１　撮像装置の構成例
　　　１．２　固体撮像装置の構成例
　　　１．３　対数応答部の構成例
　　　　１．３．１　対数応答部の変形例
　　　１．４　検出ブロックの構成例
　　　　１．４．１　微分器、セレクタおよびコンパレータの構成例
　　　１．５　行駆動回路の制御例
　　　１．６　検出画素および検出回路の構成例
　　　　１．６．１　固体撮像装置の動作例
　　　１．７　検出画素および検出回路の変形例
　　　　１．７．１　変形例に係る行駆動回路の制御例
　　　１．８　共有ブロックの構成例
　　　１．９　共有ブロックのレイアウト例
　　　１．１０　動作例
　　　　１．１０．１　タイミングチャート
　　　　１．１０．２　フローチャート
　　　１．１１　作用・効果
　　２．第２の実施形態
　　　２．１　共有ブロックの構成例
　　　２．２　共有ブロックのレイアウト例
　　　２．３　動作例（タイミングチャート）
　　　２．４　作用・効果
　　３．第３の実施形態
　　　３．１　共有ブロックの構成例
　　　３．２　動作例（タイミングチャート）
　　　３．３　作用・効果
　　４．第４の実施形態
　　　４．１　共有ブロックの構成例
　　　　４．１．１　共有ブロックの変形例
　　　４．２　読出し回路の構成例
　　　４．３　検出チップの構成例
　　　４．４　動作例
　　　４．５　作用・効果
　　５．第５の実施形態
　　　５．１　共有ブロックの構成例
　　　　５．１．１　共有ブロックの変形例
　　　５．２　動作例
　　６．第６の実施形態
　　７．移動体への応用例
　１．第１の実施形態
　まず、第１の実施形態について、図面を参照して詳細に説明する。
　１．１　撮像装置の構成例
　図１は、本開示の第１の実施形態に係る撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、光学部１１０、固体撮像装置２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　光学部１１０は、入射光を集光して固体撮像装置２００に導く。固体撮像装置２００は、入射光を光電変換して画像データを生成する。この固体撮像装置２００は、生成した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
　記録部１２０は、例えば、フラッシュメモリなどで構成され、固体撮像装置２００から出力されたデータや制御部１３０から出力されたデータを記録する。
　制御部１３０は、例えば、アプリケーションプロセッサなどの情報処理装置で構成され、固体撮像装置２００を制御して画像データを出力させる。
　１．２　固体撮像装置の構成例
　（スタック構造例）
　図２は、本実施形態に係る固体撮像装置２００の積層構造の一例を示す図である。この固体撮像装置２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。例えば、受光チップ２０１は、請求の範囲における第１チップの一例であってよく、検出チップ２０２は、請求の範囲における第２チップの一例であってよい。
　（受光チップのレイアウト例）
　図３は、本実施形態に係る受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。
　ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数の共有ブロック２２１が配列される。
　共有ブロック２２１のそれぞれには、１又は２以上の対数応答部３１０が配列される。例えば、共有ブロック２２１ごとに、４つの対数応答部３１０が２行×２列で配列される。これらの４つの対数応答部３１０は、検出チップ２０２上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック２２１内の対数応答部３１０の個数は、４つに限定されない。また、各対数応答部３１０における光電変換素子３１１を除く回路構成の一部又は全部は、検出チップ２０２側に配置されてもよい。
　対数応答部３１０は、光電変換素子３１１から流出した光電流をその対数値に応じた電圧信号に変換する。対数応答部３１０のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。なお、本開示における画素とは、後述する後述する光電変換素子３１１を基準とする構成であってよく、本実施形態では、例えば、後述する検出画素３００に相当する構成であってよい。
　（検出チップのレイアウト例）
　図４は、本実施形態に係る検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。
　アドレスイベント検出部２６０は、対数応答部３１０ごとにアドレスイベントの有無を検出し、検出結果を示す検出信号を生成する。
　行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。
　列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。
　信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行する。この信号処理回路２４０は、検出信号を画素の信号として二次元格子状に配列し、画素毎に２ビットの情報を有する画像データを生成する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
　（検出チップのレイアウト例）
　図５は、本実施形態に係るアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、複数の検出ブロック３２０が配列される。検出ブロック３２０は、受光チップ２０１上の共有ブロック２２１ごとに配置される。共有ブロック２２１の個数がＮ（Ｎは、整数）である場合、Ｎ個の検出ブロック３２０が配列される。それぞれの検出ブロック３２０は、対応する共有ブロック２２１と接続される。
　１．３　対数応答部の構成例
　図６は、本実施形態に係る対数応答部の基本構成例を示す回路図である。この対数応答部３１０は、光電変換素子３１１と、ｎＭＯＳ（n-channel　Metal　Oxide　Semiconductor）トランジスタ３１２および３１３とｐＭＯＳ（p-channel　MOS）トランジスタ３１４とを備える。これらのうち、２つのｎＭＯＳトランジスタ３１２および３１３は、例えば、光電変換素子３１１から流れ出した光電流をその対数値に応じた電圧信号に変換する対数変換回路を構成する。また、ｐＭＯＳトランジスタ３１４は、この対数変換回路に対する負荷ＭＯＳトランジスタとして動作する。なお、光電変換素子３１１と、ｎＭＯＳトランジスタ３１２および３１３とは、例えば、受光チップ２０１に配置され、ｐＭＯＳトランジスタ３１４は、検出チップ２０２に配置され得る。
　ｎＭＯＳトランジスタ３１２のソースは光電変換素子３１１のカソードに接続され、ドレインは電源端子に接続される。ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。また、ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３の接続点は、ｎＭＯＳトランジスタ３１２のゲートと検出ブロック３２０の入力端子とに接続される。また、ｐＭＯＳトランジスタ３１４のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。
　ｎＭＯＳトランジスタ３１２および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、光電変換素子３１１からの光電流は、その対数値に応じた電圧信号に変換される。また、ｐＭＯＳトランジスタ３１４は、一定の電流をｎＭＯＳトランジスタ３１３に供給する。
　また、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。
　１．３．１　対数応答部の変形例
　図６では、ソースフォロア型の対数応答部３１０について説明したが、このような構成に限定されない。図７は、本実施形態の変形例に係る対数応答部の基本構成例を示す回路図である。図７に示すように、対数応答部３１０Ａは、例えば、図６に例示したソースフォロア型の回路構成に対し、ｎＭＯＳトランジスタ３１２と電源線との間に直列接続されたｎＭＯＳトランジスタ３１５と、ｎＭＯＳトランジスタ３１３とｐＭＯＳトランジスタ３１４との間に直列接続されたｎＭＯＳトランジスタ３１６とが追加された、所謂ゲインブースト型の回路構成を備える。４つのｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６は、例えば、光電変換素子３１１から流れ出した光電流をその対数値に応じた電圧信号に変換する対数変換回路を構成する。
　このように、ゲインブースト型の対数応答部３１０Ａを用いた場合でも、光電変換素子３１１からの光電流を、その電荷量に応じた対数値の電圧信号に変換することが可能である。
　１．４　検出ブロックの構成例
　図８は、本実施形態に係る検出ブロック３２０の一構成例を示すブロック図である。この検出ブロック３２０は、複数のバッファ３３０と、複数の微分器３４０と、選択部４００と、比較部５００と、転送回路３６０とを備える。バッファ３３０および微分器３４０は、共有ブロック２２１内の対数応答部３１０ごとに配置される。例えば、共有ブロック２２１内の対数応答部３１０が４つである場合、バッファ３３０および微分器３４０は、４つずつ配置される。
　バッファ３３０は、対応する対数応答部３１０からの電圧信号を微分器３４０に出力する。このバッファ３３０により、後段を駆動する駆動力を向上させることができる。また、バッファ３３０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
　微分器３４０は、電圧信号の変化量、すなわち光電変換素子３１１に入射した光の輝度変化を微分信号として求める。この微分器３４０は、対応する対数応答部３１０からの電圧信号をバッファ３３０を介して受け取り、微分により、電圧信号の変化量を求める。そして、微分器３４０は、微分信号を選択部４００に供給する。検出ブロック３２０内のｍ（ｍは、１乃至Ｍの整数）個目の微分信号ＳｉｎをＳｉｎｍとする。この微分器３４０は、例えば、請求の範囲における第一の回路に相当し得る。
　選択部４００は、Ｍ個の微分信号のいずれかを、行駆動回路２５１からの選択信号に従って選択する。この選択部４００は、セレクタ４１０および４２０を備える。
　セレクタ４１０には、Ｍ個の微分信号Ｓｉｎが入力される。セレクタ４１０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ＋として比較部５００に供給する。セレクタ４２０にもＭ個の微分信号Ｓｉｎが入力される。セレクタ４２０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ－として比較部５００に供給する。
　比較部５００は、選択部４００により選択された微分信号（すなわち、変化量）と、所定の閾値とを比較する。この比較部５００は、比較結果を示す信号を検出信号として転送回路３６０に供給する。この比較部５００は、例えば、請求の範囲における第二の回路に相当し得る。
　転送回路３６０は、列駆動回路２５２からの列駆動信号に従って、検出信号を信号処理回路２４０に転送する。
　（微分器の構成例）
　図９は、本実施形態に係る微分器３４０の一構成例を示す回路図である。この微分器３４０は、コンデンサ３４１および３４３と、インバータ３４２と、スイッチ３４４とを備える。
　コンデンサ３４１の一端は、バッファ３３０の出力端子に接続され、他端は、インバータ３４２の入力端子に接続される。コンデンサ３４３は、インバータ３４２に並列に接続される。スイッチ３４４は、コンデンサ３４３の両端を接続する経路を行駆動信号に従って開閉する。
　インバータ３４２は、コンデンサ３４１を介して入力された電圧信号を反転する。このインバータ３４２は反転した信号を選択部４００に出力する。
　スイッチ３４４をオンした際にコンデンサ３４１のバッファ３３０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３４１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ３４１の容量をＣ１とすると、次の式（１）により表される。一方、コンデンサ３４３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ　　　　　　　　　　　　　　・・・（１）
　次に、スイッチ３４４がオフされて、コンデンサ３４１のバッファ３３０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３４１に蓄積される電荷Ｑａｆｔｅｒは、次の式（２）により表される。
　　Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ　　　　　　　　　　　　・・・（２）
　一方、コンデンサ３４３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式（３）により表される。
　　Ｑ２＝-Ｃ２×Ｖｏｕｔ　　　　　　　　　　　　　　　・・・（３）
　このとき、コンデンサ３４１および３４３の総電荷量は変化しないため、次の式（４）が成立する。
　　Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２　　　　　　　　　　　　・・・（４）
　式（４）に式（１）乃至式（３）を代入して変形すると、次の式（５）が得られる。
　　Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）　・・・（５）
　式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに微分器３４０が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、例えば、Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定され、Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
　（比較部の構成例）
　図１０は、本実施形態に係る比較部５００の一構成例を示す回路図である。この比較部５００は、コンパレータ５１０および５２０を備える。
　コンパレータ５１０は、セレクタ４１０からの微分信号Ｓｏｕｔ＋と、所定の上限閾値Ｖｒｅｆｐとを比較する。このコンパレータ５１０は、比較結果を検出信号ＤＥＴ＋として転送回路３６０に供給する。この検出信号ＤＥＴ＋は、オンイベントの有無を示す。ここで、オンイベントは、輝度の変化量が所定の上限閾値を超えた旨を意味する。
　コンパレータ５２０は、セレクタ４２０からの微分信号Ｓｏｕｔ－と、上限閾値Ｖｒｅｆｐより低い下限閾値Ｖｒｅｆｎとを比較する。このコンパレータ５２０は、比較結果を検出信号ＤＥＴ－として転送回路３６０に供給する。この検出信号ＤＥＴ－は、オフイベントの有無を示す。ここで、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。なお、比較部５００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。
　なお、例えば、コンパレータ５１０は、請求の範囲に記載の第１比較器の一例であってよく、コンパレータ５２０は、請求の範囲に記載の第２比較器の一例であってよい。また、例えば、上限閾値は、請求の範囲に記載の第１閾値の一例であってよく、下限閾値は、請求の範囲に記載の第２閾値の一例であってよい。
　１．４．１　微分器、セレクタおよびコンパレータの構成例
　図１１は、本実施形態に係る検出ブロック３２０における微分器３４０、セレクタ４１０およびコンパレータ５１０の一構成例を示す回路図である。
　微分器３４０は、コンデンサ３４１および３４３と、ｐＭＯＳトランジスタ３４５および３４６と、ｎＭＯＳトランジスタ３４７とを備える。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、ｐＭＯＳトランジスタ３４５を電源側として、電源端子と接地端子との間において直列に接続される。これらのｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７のゲートと、バッファ３３０との間にコンデンサ３４１が挿入される。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点は、セレクタ４１０に接続される。この接続構成により、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、インバータ３４２として機能する。
　また、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点と、コンデンサ３４１との間においてコンデンサ３４３とｐＭＯＳトランジスタ３４６とが並列に接続される。このｐＭＯＳトランジスタ３４６は、スイッチ３４４として機能する。
　また、セレクタ４１０には、複数のｐＭＯＳトランジスタ４１１が配置される。ｐＭＯＳトランジスタ４１１は、微分器３４０ごとに配置される。
　ｐＭＯＳトランジスタ４１１は、対応する微分器３４０とコンパレータ５１０との間に挿入される。また、ｐＭＯＳトランジスタ４１１のゲートのそれぞれには、個別に選択信号ＳＥＬが入力される。ｍ個目のｐＭＯＳトランジスタ４１１の選択信号ＳＥＬをＳＥＬｍとする。これらの選択信号ＳＥＬにより、行駆動回路２５１は、Ｍ個のｐＭＯＳトランジスタ４１１のいずれかをオン状態に制御し、残りをオフ状態に制御することができる。そして、オン状態のｐＭＯＳトランジスタ４１１を介して、微分信号Ｓｏｕｔ＋が選択された信号としてコンパレータ５１０に出力される。なお、セレクタ４２０の回路構成は、セレクタ４１０と同様である。
　コンパレータ５１０は、ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２を備える。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２は、電源端子と接地端子との間において直列に接続される。また、ｐＭＯＳトランジスタ５１１のゲートに微分信号Ｓｏｕｔ＋が入力され、ｎＭＯＳトランジスタ５１２のゲートには、上限閾値Ｖｒｅｆｐの電圧が入力される。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２の接続点からは、検出信号ＤＥＴ＋が出力される。なお、コンパレータ５２０の回路構成は、コンパレータ５１０と同様である。
　なお、微分器３４０、セレクタ４１０およびコンパレータ５１０のそれぞれの回路構成は、図８を参照して説明した機能を有するものであれば、図１１に例示したものに限定されない。例えば、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを入れ替えることができる。
　１．５　行駆動回路の制御例
　図１２は、本実施形態に係る行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目を選択し、その行の微分器３４０を駆動する。この行駆動信号Ｌ１により１行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ１により、共有ブロック２２１内の２行×２列のうち左上を一定期間に亘って選択し、選択部４００を駆動する。これにより、１行目の奇数列においてアドレスイベントの有無が検出される。
　次にタイミングＴ１において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ２により、共有ブロック２２１内の２行×２列のうち右上を一定期間に亘って選択する。これにより、１行目の偶数列においてアドレスイベントの有無が検出される。
　タイミングＴ２において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を駆動する。この行駆動信号Ｌ２により２行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ３により、共有ブロック２２１内の２行×２列のうち左下を一定期間に亘って選択する。これにより、２行目の奇数列においてアドレスイベントの有無が検出される。
　続いてタイミングＴ３において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ４により、共有ブロック２２１内の２行×２列のうち右下を一定期間に亘って選択する。これにより、２行目の偶数列においてアドレスイベントの有無が検出される。
　以下、同様に行駆動回路２５１は、対数応答部３１０を配列した行を順に選択し、選択した行を行駆動信号により駆動する。また、行駆動回路２５１は、行を選択するたびに、選択した行の共有ブロック２２１内の検出画素３００のそれぞれを選択信号により順に選択する。例えば、共有ブロック２２１内に２行×２列の検出画素３００が配列される場合、行が選択されるたびに、その行内の奇数列と偶数列とが順に選択される。
　なお、行駆動回路２５１は、共有ブロック２２１を配列した行（言い換えれば、対数応答部３１０の２行分）を順に選択することもできる。この場合には、行が選択されるたびに、その行の共有ブロック２２１内の４つの検出画素が順に選択される。
　１．６　検出画素および検出回路の構成例
　図１３は、本実施形態に係る検出画素３００および検出回路３０５の一構成例を示すブロック図である。共有ブロック２２１内の複数の対数応答部３１０により共有される検出ブロック３２０のうち、選択部４００、比較部５００および転送回路３６０からなる回路を検出回路３０５とする。また、対数応答部３１０、バッファ３３０および微分器３４０からなる回路を、検出画素３００とする。同図に例示するように、複数の検出画素３００により検出回路３０５が共有される。
　検出回路３０５を共有する複数の検出画素３００のそれぞれは、光電流の対数値に応じた電圧信号を生成する。そして、検出画素３００のそれぞれは、行駆動信号に従って電圧信号の変化量を示す微分信号Ｓｉｎを検出回路３０５に出力する。検出画素３００のそれぞれにおいて、対数値に応じた電圧信号は、対数応答部３１０により生成され、微分信号は、微分器３４０により生成される。
　検出回路３０５内のセレクタ４１０および４２０には、選択信号ＳＥＬ１やＳＥＬ２などの選択信号が共通に入力される。検出回路３０５は、複数の検出画素３００のうち、選択信号の示す検出画素の微分信号（すなわち、変化量）を選択し、その変化量が所定の閾値を超えるか否かを検出する。そして、検出回路３０５は、列駆動信号に従って検出信号を信号処理回路２４０に転送する。検出回路３０５において、微分信号は選択部４００により選択され、閾値との比較は、比較部５００により行われる。また、検出信号は、転送回路３６０により転送される。
　ここで、一般的なＤＶＳでは、比較部５００および転送回路３６０は、対数応答部３１０、バッファ３３０および微分器３４０とともに検出画素ごとに配置される。これに対して、比較部５００および転送回路３６０を含む検出回路３０５を複数の検出画素３００が共有する上述の構成では、共有しない場合と比較して、固体撮像装置２００の回路規模を削減することができる。これにより、画素の微細化が容易となる。
　特に、積層構造を採用する場合、検出回路３０５を共有しない一般的な構成では、受光チップ２０１より検出チップ２０２の方が回路規模が大きくなる。このため、検出チップ２０２側の回路により、画素の密度が制限され、画素の微細化が困難となる。しかし、複数の検出画素３００が検出回路３０５を共有することにより、検出チップ２０２の回路規模を削減し、画素を容易に微細化することができる。
　なお、検出画素３００ごとにバッファ３３０を配置しているが、この構成に限定されず、バッファ３３０を設けない構成とすることもできる。
　また、対数応答部３１０の光電変換素子３１１とｎＭＯＳトランジスタ３１２および３１３とを受光チップ２０１に配置し、ｐＭＯＳトランジスタ３１４以降を検出チップ２０２に配置しているが、この構成に限定されない。例えば、光電変換素子３１１のみを受光チップ２０１に配置し、それ以外を検出チップ２０２に配置することもできる。また、対数応答部３１０のみを受光チップ２０１に配置し、バッファ３３０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０およびバッファ３３０を受光チップ２０１に配置し、微分器３４０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０、バッファ３３０および微分器３４０を受光チップ２０１に配置し、検出回路３０５以降を検出チップ２０２に配置することもできる。また、選択部４００までを受光チップ２０１に配置し、比較部５００以降を検出チップ２０２に配置することもできる。
　１．６．１　固体撮像装置の動作例
　図１４は、本実施形態に係る固体撮像装置２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
　行駆動回路２５１は、いずれかの行を選択する（ステップＳ９０１）。そして、行駆動回路２５１は、選択した行において、それぞれの共有ブロック２２１内の検出画素３００のいずれかを選択して駆動する（ステップＳ９０２）。検出回路３０５は、選択された検出画素３００において、アドレスイベントの有無を検出する（ステップＳ９０３）。ステップＳ９０３の後に、固体撮像装置２００は、ステップＳ９０１以降を繰り返し実行する。
　このように、本実施形態では、アドレスイベントの有無を検出する検出回路３０５を複数の検出画素３００が共有するため、検出回路３０５を共有しない場合よりも回路規模を削減することができる。これにより、検出画素３００の微細化が容易となる。
　１．７　検出画素および検出回路の変形例
　上述の第１の実施形態では、固体撮像装置２００は、検出画素３００を１つずつ選択し、その検出画素についてオンイベントおよびオフイベントを同時に検出していた。しかし、固体撮像装置２００は、検出画素を２つ選択し、それらの一方についてオンイベントを検出するとともに他方についてオフイベントを検出することもできる。この第１の実施形態の変形例の固体撮像装置２００は、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出する点において第１の実施に形態と異なる。
　図１５は、本実施形態の変形例における検出画素３００および検出回路３０５の一構成例を示すブロック図である。この第１の実施形態の変形例の検出回路３０５は、セレクタ４１０に、選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどの選択信号が入力され、セレクタ４２０に選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどの選択信号が入力される点において第１の実施形態と異なる。第１の実施形態の変形例において、検出画素３００は２つ選択され、その一方の微分信号をセレクタ４１０が選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどに従って選択する。同時に、他方の微分信号をセレクタ４２０が選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどに従って選択する。
　１．７．１　変形例に係る行駆動回路の制御例
　図１６は、本実施形態の変形例における行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０乃至Ｔ２において、微分信号Ｓｉｎ１を出力する検出画素３００と、微分信号Ｓｉｎ２を出力する検出画素３００の２つが選択されたものとする。タイミングＴ０乃至Ｔ１において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをハイレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをローレベルにする。これにより、微分信号Ｓｉｎ１に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ２に対応する画素についてオフイベントが検出される。
　そして、タイミングＴ１乃至Ｔ２において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをローレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをハイレベルにする。これにより、微分信号Ｓｉｎ２に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ１に対応する画素についてオフイベントが検出される。
　このように、本実施形態の変形例によれば、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出するため、同時刻に、空間的に平行してオンイベントおよびオフイベントを検出することができる。
　１．８　共有ブロックの構成例
　次に、上述した説明における各共有ブロック２２１のより詳細な構成例について、以下に図面を参照して詳細に説明する。なお、以下の説明では、対数応答部３１０として、図７に例示したゲインブースト型の対数応答部３１０Ａを引用するが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路が用いられてよい。また、以下の説明では、１つの共有ブロック２２１が２行×２列の計４つの対数応答部３１０Ａを含む場合を例示するが、これに限定されず、各共有ブロック２２１は１又は２以上の対数応答部３１０Ａを含んでよい。
　図１７は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。図１７に示すように、各共有ブロック２２１は、４つの対数応答部３１０Ａ１～３１０Ａ４を含む。各対数応答部３１０Ａ１～３１０Ａ４（以下、対数応答部３１０Ａ１～３１０Ａ４を区別しない場合、その符号を３１０Ａｎとする）は、図６に例示した対数応答部３１０Ａの基本構成に加え、２つのスイッチングトランジスタ３１７及び３１８が追加された構成を備える。２つのスイッチングトランジスタ３１７及び３１８は、それぞれｎＭＯＳトランジスタであってもｐＭＯＳトランジスタであってもよい。例えば、スイッチングトランジスタ３１７は、請求の範囲における第１トランジスタの一例であってよく、スイッチングトランジスタ３１８は、請求の範囲における第２トランジスタの一例であってよい。
　スイッチングトランジスタ３１７は、例えば、光電変換素子３１１のカソードと、ｎＭＯＳトランジスタ３１２のドレイン及びｎＭＯＳトランジスタ３１３のゲートとの間に接続され、光電変換素子３１１から流れ出した光電流の対数変換回路への流入を制御する。
　スイッチングトランジスタ３１８は、例えば、光電変換素子３１１のカソードと、共通線３１０１との間に接続される。共通線３１０１には、同一の共有ブロック２２１に含まれる全ての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードがスイッチングトランジスタ３１８を介して接続される。例えば、共通線３１０１は、請求の範囲における第１共通線の一例であってよい。
　以上のような構成において、１つの共有ブロック２２１に含まれる対数応答部３１０Ａｎのうちの２以上の対数応答部３１０Ａｎにおけるスイッチングトランジスタ３１８をオン状態にするとともに、この２以上の対数応答部３１０Ａｎのうちの１つの対数応答部３１０Ａｎ（これを対数応答部３１０Ａ１とする）のスイッチングトランジスタ３１７をオン状態とし、他の対数応答部３１０Ａｎのスイッチングトランジスタ３１７をオフ状態とすることで、対数応答部３１０Ａ１の光電変換素子３１１から流れ出した光電流及びスイッチングトランジスタ３１７がオフ状態とされた対数応答部３１０Ａｎの光電変換素子３１１から流れ出した光電流を、対数応答部３１０Ａ１の対数変換回路に集中的に流入させることができる。すなわち、スイッチングトランジスタ３１７がオフ状態、スイッチングトランジスタ３１８がオン状態とされた対数応答部３１０Ａｎの光電変換素子３１１から流出した光電流を、スイッチングトランジスタ３１７及び３１８の両方がオン状態とされた対数応答部３１０Ａｎの対数変換回路に集めることが可能となる。
　このように、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約可能な構成とすることで、より多くの光電流量を確保することが可能となるため、光電流検出におけるダイナミックレンジを広げることが可能となる。それにより、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。
　一方で、十分な照度が得られる場合には、全て又は必要十分な数の対数応答部３１０Ａｎにおいて、スイッチングトランジスタ３１８をオフ状態、スイッチングトランジスタ３１７をオン状態とすることで、この全て又は必要十分な数の対数応答部３１０Ａｎそれぞれを１つのアドレスイベント検出画素として動作させることが可能となるため、高解像度でのアドレスイベントの検出や動作電力の低減などが可能となる。
　１．９　共有ブロックのレイアウト例
　次に、図１７に例示した共有ブロック２２１のレイアウト例について説明する。図１８は、本実施形態に係る共有ブロックのレイアウト例を示す平面図である。なお、図１８には、説明の都合上、光電変換素子３１１が形成される半導体基板の素子形成面側の概略レイアウト例と、素子形成面上に形成された配線層の一部の概略レイアウト例とが示されている。また、図１８では、明確化のため、ゲート電極の位置を以て各ｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７及び３１８の配置が示されている。さらに、図１８には、後述におけるビニングモードの際に形成される電流経路の概要が太線の矢印により示されている。
　ここで、本実施形態において、１つの画素の定義には少なくとも２つが存在する。１つは、受光部２２０の設計において繰り返しのパターンとなるレイアウト上の画素であり、他の１つは、１つの検出画素３００として動作する回路上の画素である。この回路上の画素は、それぞれ１つの対数応答部３１０Ａｎを含んで構成される。以下の説明では、レイアウト上の画素をレイアウト画素と称し、回路上の画素を回路画素と称する。また、検出画素３００のうち、受光部２２０に配置される構成は、対数応答部３１０Ａｎの全部または一部であるため、ここでは対数応答部３１０Ａｎを回路画素として説明する。
　（レイアウト画素）
　図１８に示すように、受光チップ２０１において１つのレイアウト画素１０がそれぞれ配置される画素エリアは、行方向及び列方向に延在する画素分離部１２で区画されている。各レイアウト画素１０は、略中央に配置された光電変換素子３１１と、画素エリアの外周部に沿って配置された、言い換えれば、光電変換素子３１１を少なくとも２方向（図１８では３方向）から囲むように配置された複数のｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７および３１８、並びに、検出チップ２０２側に配置されたｐＭＯＳトランジスタ３１４との接続を形成するためのコンタクト３１４ｃとを含む。
　図１８に示すレイアウト例において、例えば、図１７に例示する各対数応答部３１０Ａｎにおける左列のｎＭＯＳトランジスタ３１２及び３１５は、光電変換素子３１１の左側に配列され、右列のｎＭＯＳトランジスタ３１３及び３１６は、光電変換素子３１１の右側に配列される。また、２つのスイッチングトランジスタ３１７及び３１８は、例えば、光電変換素子３１１の上側又は下側に配置される。このように、光電変換素子３１１が２つずつのｎＭＯＳトランジスタで挟まれた対称性の高いレイアウトとすることで、製造時のプロセス精度や歩留まりを高めることが可能となる。
　また、２つのスイッチングトランジスタ３１７及び３１８は、例えば、奇数行では光電変換素子３１１の下側に配置され、偶数行では光電変換素子３１１の上側に配置される。すなわち、偶数行のレイアウト画素１０は、奇数行のレイアウト画素１０を上下反転させたレイアウトを有する。このようなレイアウトとすることで、１つのレイアウト画素１０のパターンを全てのレイアウト画素１０に流用することが可能となるため、受光部２２０のレイアウト設計を容易化することも可能となる。
　さらに、レイアウト画素１０を奇数行と偶数行とで上下反転させたレイアウトとすることで、１つの共有ブロック２２１を構成する対数応答部３１０Ａｎのスイッチングトランジスタ３１７及び３１８を近接することが可能となるため、共通線３１０１のレイアウト設計の容易化や、共通線３１０１の配線長の短縮等を達成することも可能となる。
　（回路画素）
　一方、回路上では、あるレイアウト画素１０における光電変換素子３１１と、この光電変換素子３１１の左側に配置された２つのｎＭＯＳトランジスタ３１２及び３１５と、このレイアウト画素１０に対して左隣に隣接するレイアウト画素１０における光電変換素子３１１の右側に配置された２つのｎＭＯＳトランジスタ３１３及び３１６とが、１つの回路画素（ここでは対数応答部３１０Ａｎ）を構成する。すなわち、レイアウト上の回路画素（ここでは対数応答部３１０Ａｎ）では、４つのｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６で構成される対数変換回路が、画素分離部１２を跨ぐ構成を有する。
　このように、隣接するレイアウト画素１０間で１つの対数応答部３１０Ａｎにおける対数変換回路を構成することで、レイアウト画素１０の対称性を維持しつつ、対数変換回路の配線長、すなわち、対数変換回路を構成するｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６を接続する配線の長さを短くすることが可能となる。それにより、対数変換回路を構成する配線が形成する時定数を低減して対数変換回路の応答速度を向上させることが可能となる。
　１．１０　動作例
　次に、本実施形態に係る撮像装置１００の動作例について説明する。上述したように、本実施形態では、スイッチングトランジスタ３１７及び３１８のオン／オフを制御することで、１つの対数応答部３１０（対数応答部３１０Ａであってもよい）が１つの画素として動作するモード（以下、高解像度モードという）と、共有ブロック２２１における２以上の対数応答部３１０が１つの画素として動作するモード（以下、ビニングモードという）とを切り替えることが可能である。また、一部の共有ブロック２２１を高解像度モードで駆動し、残りの共有ブロック２２１をビニングモードで駆動するモード（以下、ＲＯＩモードという）を実現することも可能である。例えば、ビニングモード及びＲＯＩモードは、請求の範囲における第１モードの一例であってよく、高解像度モードは、請求の範囲における第２モードの一例であってよい。また、ビニングモードは、請求の範囲における第３モードの一例であってもよく、ＲＯＩモードは、請求の範囲における第４モードの一例であってもよい。
　１．１０．１　タイミングチャート
　図１９は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図１９に示すように、区間Ｔ１０～Ｔ１１に示す高解像度モードでは、各対数応答部３１０Ａ１～３１０Ａ４において、スイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。
　これに対し、区間Ｔ１１～Ｔ１２に示すビニングモードでは、対数応答部３１０Ａ１のスイッチングトランジスタ３１７及び３１８が両方ともオン状態とされる。一方で、対数応答部３１０Ａ２～３１０Ａ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路に流入する電流経路が形成される。
　１．１０．２　フローチャート
　続いて、撮像装置１００の動作例について説明する。図２０は、本実施形態に係る撮像装置の一動作例であって、全画素がビニングモードで動作するモード（以下、全画素ビニングモードという）と、全画素が高解像度モードで動作するモード（以下、全画素高解像度モードという）と、ＲＯＩモードとを切り替える動作例を示すフローチャートである。なお、本説明では、撮像装置１００における制御部１３０（図１参照）が固体撮像装置２００の動作モードを制御する場合を例示するが、これに限定されず、例えば、固体撮像装置２００内の信号処理回路２４０が動作モードを制御するように構成されてもよい。また、図２０に例示する動作は、例えば、制御部１３０や固体撮像装置２００に対する割り込み動作等で終了してもよい。
　図２０に示すように、本動作では、起動後、制御部１３０は、例えば、固体撮像装置２００の動作モードに全画素ビニングモードを設定する（ステップＳ１０１）。全画素ビニングモードでは、上述したように、受光部２２０の全ての共有ブロック２２１がビニングモードで駆動される。その場合、例えば、図１７に示す例では、各共有ブロック２２１における全ての対数応答部３１０Ａ１～３１０Ａ４のスイッチングトランジスタ３１７がオン状態とされるとともに、対数応答部３１０Ａ１のスイッチングトランジスタ３１８がオン状態とされ、対数応答部３１０Ａ２～３１０Ａ４のスイッチングトランジスタ３１８がオフ状態とされる。それにより、全ての対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路に流入する電流経路が形成される。
　次に、制御部１３０は、全画素ビニングモードにおいてオブジェクトが検出されたか否かを判定し（ステップＳ１０２）、オブジェクトが検出されるまで全画素ビニングモードを継続する（ステップＳ１０２のＮＯ）。オブジェクトの検出判定は、例えば、いずれかの共有ブロックにおいてアドレスイベント（オンイベント及び／又はオフイベント）が検出されたか否かや、アドレスイベントが検出された領域がある程度（例えば、予め設定しておいた閾値以上）の面積又は画素数を有しているか否か等に基づいて実行されてよい。また、オブジェクトの検出は、１フレームで判定する必要はなく、連続する数フレームで判定してもよい。なお、１フレームとは、例えば、所定期間内にアドレスイベントが検出された画素のアドレス情報（タイムスタンプを含んでもよい）で構成された画像データであってよい。また、オブジェクトの検出は、画像データに対する物体認識などの処理によって実行されてもよい。
　オブジェクトが検出された場合（ステップＳ１０２のＹＥＳ）、制御部１３０は、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定する（ステップＳ１０３）。なお、広範囲とは、例えば、受光部２２０に対して予め設定しておいた割合（例えば、面積又は画素数の２０％等）以上を占める範囲等であってよい。
　広範囲でないオブジェクトが検出された場合（ステップＳ１０３のＮＯ）、制御部１３０は、例えば、固体撮像装置２００の動作モードにＲＯＩモードを設定する（ステップＳ１０４）。ＲＯＩモードでは、例えば、受光部２２０におけるオブジェクトが検出された領域を含む一部の領域が高解像度モードで駆動され、他の領域がビニングモードで駆動される。
　次に、制御部１３０は、オブジェクトが検出されたか否かを判定し（ステップＳ１０５）、オブジェクトが検出されなければ（ステップＳ１０５のＮＯ）、ステップＳ１０１へ戻り、固体撮像装置２００に全画素ビニングモードを設定し直す。オブジェクトが検出された場合（ステップＳ１０５のＹＥＳ）、制御部１３０は、ステップＳ１０３と同様に、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定し（ステップＳ１０６）、広範囲でなければ（ステップＳ１０６のＮＯ）、ステップＳ１０５へ戻ってＲＯＩモードを継続する。
　ステップＳ１０３又はステップＳ１０６で広範囲のオブジェクトが検出された場合（ステップＳ１０３／Ｓ１０６のＹＥＳ）、制御部１３０は、例えば、固体撮像装置２００の動作モードに全画素高解像度モードを設定する（ステップＳ１０７）。全画素高解像度モードでは、上述したように、受光部２２０の全ての共有ブロック２２１が高解像度モードで駆動される。その場合、例えば、図１７に示す例では、各共有ブロック２２１における全ての対数応答部３１０Ａ１～３１０Ａ４のスイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が自身の対数変換回路に流入する個別の電流経路が形成される。
　次に、制御部１３０は、オブジェクトが検出されたか否かを判定し（ステップＳ１０８）、オブジェクトが検出されなければ（ステップＳ１０８のＮＯ）、ステップＳ１０１へ戻り、固体撮像装置２００に全画素ビニングモードを設定し直す。オブジェクトが検出された場合（ステップＳ１０８のＹＥＳ）、制御部１３０は、ステップＳ１０３と同様に、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定し（ステップＳ１０９）、広範囲であれば（ステップＳ１０９のＹＥＳ）、ステップＳ１０８へ戻って全画素高解像度モードを継続する。一方、検出されたオブジェクトが広範囲又は複数でない場合（ステップＳ１０９のＮＯ）、制御部１３０は、ステップＳ１０４へ移行し、固体撮像装置２００の動作モードにＲＯＩモードを設定して、以降の動作を実行する。
　１．１１　作用・効果
　以上のように、本実施形態によれば、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約可能な構成とすることで、より多くの光電流量を確保することが可能となるため、光電流検出におけるダイナミックレンジを広げることが可能となる。それにより、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。
　一方で、十分な照度が得られる場合には、全て又は必要十分な数の対数応答部３１０Ａｎにおいて、スイッチングトランジスタ３１８をオフ状態、スイッチングトランジスタ３１７をオン状態とすることで、この全て又は必要十分な数の対数応答部３１０Ａｎそれぞれを１つのアドレスイベント検出画素として動作させることが可能となるため、高解像度でのアドレスイベントの検出や動作電力の低減などが可能となる。
　また、ビニングモード時には、共有する対数応答部３１０Ａｎ（例えば、共有ブロック２２１内の全ての対数応答部３１０Ａｎ）のスイッチングトランジスタ３１８を常時オン状態とすることで、各対数応答部３１０Ａ２～３１０Ａｎから対数応答部３１０Ａ１の対数変換回路への電流パスが常に形成された状態となるため、例えば、ＣＭＯＳ型のイメージセンサのような、浮遊拡散領域などの電荷蓄積部を備えることなく、複数の検出画素３００で１つの対数変換回路を共有することが可能となる。
　２．第２の実施形態
　次に、第２の実施形態について、図面を参照して詳細に説明する。本実施形態では、第１の実施形態において図１７を用いて説明した共有ブロック２２１の他の構成について、例を挙げて説明する。
　図１７及び図１８を用いて説明したように、第１の実施形態では、ビニングモード時にスイッチングトランジスタ３１８がオフ状態とされた対数応答部３１０Ａ２～３１０Ａ４の光電変換素子３１１から流出した光電流は、共通線３１０１を介した後、対数応答部３１０Ａ１のスイッチングトランジスタ３１７、光電変換素子３１１のカソード及びスイッチングトランジスタ３１８を介して、対数応答部３１０Ａ１の対数変換回路に流入する。そのため、第１の実施形態では、対数応答部３１０Ａ２～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路にスムーズに流入するように、対数応答部３１０Ａ１のスイッチングトランジスタ３１７から光電変換素子３１１のカソードを経てスイッチングトランジスタ３１８までの電位ポテンシャルをデザインする必要がある。そこで、第２の実施形態では、ポテンシャルデザインに対する制約を大幅に緩和することが可能な共有ブロックについて、例を挙げて説明する。
　なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック６２１に置き換えられる。
　２．１　共有ブロックの構成例
　図２１は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する対数応答部３１０Ｂｎは、図７に例示したゲインブースト型の対数応答部３１０Ａをベースとした対数応答部の例であるが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路をベースとして対数応答部３１０Ｂを構成することができる。また、以下の説明では、１つの共有ブロック６２１が２行×２列の計４つの対数応答部３１０Ｂｎを含む場合を例示するが、これに限定されず、各共有ブロック６２１は１又は２以上の対数応答部３１０Ｂｎを含んでよい。
　図２１に示すように、本実施形態に係る対数応答部３１０Ｂ１～３１０Ｂ４（本説明において、対数応答部３１０Ｂ１～３１０Ｂ４を区別しない場合、その符号を３１０Ｂｎとする）は、第１の実施形態において図１７を用いて説明した対数応答部３１０Ａｎと同様の構成において、スイッチングトランジスタ３１９がさらに追加された構成を備える。スイッチングトランジスタ３１９のソースは、例えば、スイッチングトランジスタ３１８のドレインに接続され、ドレインは、例えば、スイッチングトランジスタ３１７のドレイン、ｎＭＯＳトランジスタ３１２のソース及びｎＭＯＳトランジスタ３１３のゲートに接続される。例えば、スイッチングトランジスタ３１９は、請求の範囲における第３トランジスタの一例であってよい。また、例えば、スイッチングトランジスタ３１７のドレイン、ｎＭＯＳトランジスタ３１２のソース及びｎＭＯＳトランジスタ３１３のゲートを結ぶノードは、請求の範囲における第２ノードの一例であってよく、スイッチングトランジスタ３１８のドレインは、請求の範囲における第２ノードの一例であってよい。
　２．２　共有ブロックのレイアウト例
　次に、図２１に例示した共有ブロック６２１のレイアウト例について説明する。図２２は、本実施形態に係る共有ブロックのレイアウト例を示す平面図である。なお、図２２には、説明の都合上、光電変換素子３１１が形成される半導体基板の素子形成面側の概略レイアウト例と、素子形成面上に形成された配線層の一部の概略レイアウト例とが示されている。また、図２２では、明確化のため、ゲート電極の位置を以て各ｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７～３１９の配置が示されている。さらに、図２２には、後述におけるビニングモードの際に形成される電流経路の概要が太線の矢印により示されている。例えば、ｎＭＯＳトランジスタ３１２は、請求の範囲における第４トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１３は、請求の範囲における第５トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１５は、請求の範囲における第６トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１６は、請求の範囲における第７トランジスタの一例であってよい。
　図２２に示すように、本実施形態に係る各レイアウト画素２０は、第１の実施形態において図１８を用いて説明したレイアウト画素１０と同様の構成において、光電変換素子３１１に対してスイッチングトランジスタ３１７が配置された側と同じ側に、スイッチングトランジスタ３１９が追加された構成を備える。このようなレイアウトとすることで、共通線３１０１からスイッチングトランジスタ３１９までの配線を短くすることが可能となる。
　２．３　動作例（タイミングチャート）
　続いて、対数応答部３１０Ｂｎの動作例について説明する。図２３は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図２３に示すように、区間Ｔ２０～Ｔ２１に示す高解像度モードでは、各対数応答部３１０Ｂ１～３１０Ｂ４において、スイッチングトランジスタ３１７及び３１９がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ｂ１～３１０Ｂ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。
　これに対し、区間Ｔ２１～Ｔ２２に示すビニングモードでは、対数応答部３１０Ｂ１のスイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされるとともに、スイッチングトランジスタ３１９がオン状態とされる。一方で、対数応答部３１０Ｂ２～３１０Ｂ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされるとともに、スイッチングトランジスタ３１９がオフ状態とされる。それにより、各対数応答部３１０Ｂ１～３１０Ｂ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ｂ１の対数変換回路に流入する電流経路が形成される。
　２．４　作用・効果
　以上のように、本実施形態によれば、ビニングモード時に、共通線３１０１を介して流入した光電流が、対数応答部３１０Ｂ１のスイッチングトランジスタ３１８、光電変換素子３１１のカソード及びスイッチングトランジスタ３１７を介さずに、対数応答部３１０Ｂ１のスイッチングトランジスタ３１９を介して、対数応答部３１０Ｂ１の対数変換回路に流入する電流経路が形成されるため、スイッチングトランジスタ３１８からスイッチングトランジスタ３１７までのポテンシャルデザインに対する制約を大幅に緩和することが可能となる。
　その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
　３．第３の実施形態
　次に、第３の実施形態について、図面を参照して詳細に説明する。本実施形態では、第１の実施形態において図１７を用いて説明した共有ブロック２２１のさらに他の構成について、例を挙げて説明する。
　なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック７２１に置き換えられる。
　３．１　共有ブロックの構成例
　図２４は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する対数応答部３１０Ｃｎは、図７に例示したゲインブースト型の対数応答部３１０Ａをベースとした対数応答部の例であるが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路をベースとして対数応答部３１０Ｂを構成することができる。また、以下の説明では、１つの共有ブロック７２１が２行×２列の計４つの対数応答部３１０Ｃｎを含む場合を例示するが、これに限定されず、各共有ブロック７２１は１又は２以上の対数応答部３１０Ｃｎを含んでよい。
　図２４に示すように、本実施形態に係る対数応答部３１０Ｃ１～３１０Ｃ４（本説明において、対数応答部３１０Ｃ１～３１０Ｃ４を区別しない場合、その符号を３１０Ｃｎとする）は、第２の実施形態において図２１を用いて説明した対数応答部３１０Ｂｎと同様の構成において、スイッチングトランジスタ３１９が省略された構成を備える。また、対数応答部３１０Ｃｎでは、スイッチングトランジスタ３１７のドレインがｎＭＯＳトランジスタ３１２のソースに接続され、ソースがｎＭＯＳトランジスタ３１３のゲート及び光電変換素子３１１のカソードに接続されるとともに、スイッチングトランジスタ３１８のドレインが、スイッチングトランジスタ３１７のソース、ｎＭＯＳトランジスタ３１３のゲート及び光電変換素子３１１のカソードに接続されている。
　３．２　動作例（タイミングチャート）
　続いて、対数応答部３１０Ｃｎの動作例について説明する。図２５は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図２５に示すように、区間Ｔ３０～Ｔ３１に示す高解像度モードでは、各対数応答部３１０Ｃ１～３１０Ｂ４において、スイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされる。それにより、各対数応答部３１０Ｃ１～３１０Ｃ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。
　これに対し、区間Ｔ３１～Ｔ３２に示すビニングモードでは、対数応答部３１０Ｃ１のスイッチングトランジスタ３１７及び３１８が共にオン状態とされる。一方で、対数応答部３１０Ｃ２～３１０Ｃ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ｃ１～３１０Ｃ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ｃ１の対数変換回路に流入する電流経路が形成される。
　３．３　作用・効果
　以上のように、本実施形態によれば、例えば第２の実施形態と比較して、スイッチングトランジスタ３１９を省略することが可能となるため、対数応答部３１０Ｃｎの画素エリアにおける占有面積を縮小することが可能となる。それにより、光電変換素子３１１の受光面の面積を増加することが可能となるため、固体撮像装置２００の感度向上やダイナミックレンジ拡大を達成することが可能となる。また、スイッチングトランジスタ３１９が省略されたことで、駆動電流をより低減することも可能となる。
　その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
　４．第４の実施形態
　上述した実施形態では、固体撮像装置２００が画素ごとのアドレスイベントの有無を示す検出信号よりなるフレームデータ（画像データに相当）を出力する構成を例示した。これに対し、第４の実施形態では、固体撮像装置２００が、画素ごとの検出信号よりなる画像データの他に、画素ごとの露光量に応じた画素信号よりなる画像データ（以下、階調画像データともいう）をも出力し得る構成について、例を挙げて説明する。
　なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック８２１に置き換えられるとともに、検出チップ２０２が後述する検出チップ８０２に置き換えられる。
　４．１　共有ブロックの構成例
　図２６は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する共有ブロック８２１は、図１７に例示した共有ブロック２２１をベースとしているが、これに限定されず、例えば、第２の実施形態に係る共有ブロック６２１や第３の実施形態に係る共有ブロック７２１をベースとすることも可能である。
　図２６に示すように、本実施形態に係る共有ブロック８２１は、第１の実施形態において図１７を用いて説明した共有ブロック２２１と同様の構成に、画素信号を読み出すための読出し回路３７０が共通線３１０１に接続された構成を備える。
　４．１．１　共有ブロックの変形例
　また、本実施形態に係る共有ブロック８２１は、例えば、第２の実施形態において図２１を用いて説明した共有ブロック６２１をベースとすることも可能である。この場合でも、図２７に示すように、共有ブロック８２１は、図２１を用いて説明した共有ブロック６２１と同様の構成に、画素信号を読み出すための読出し回路３７０が共通線３１０１に接続された構成を備える。
　４．２　読出し回路の構成例
　図２８は、本実施形態に係る読出し回路の概略構成例を示す回路図である。図２８に示すように、本実施形態に係る読出し回路３７０は、リセットトランジスタ３７３と、増幅トランジスタ３７５と、選択トランジスタ３７６とを備える。
　この読出し回路３７０は、対数応答部３１０Ａｎの光電変換素子３１１及びスイッチングトランジスタ３１８とともに動作することで、受光量に応じた画素信号を生成する階調画素８１０として機能する。すなわち、本実施形態において、各対数応答部３１０Ａｎのスイッチングトランジスタ３１８は、階調画素８１０における転送トランジスタとしても機能する。また、スイッチングトランジスタ３１８のドレイン、リセットトランジスタ３７３のソース及び増幅トランジスタ３７５のゲートが接続されたノードは、蓄積する電荷をその電荷量に応じた電圧に変換する電流電圧変換機能を備える浮遊拡散領域（ＦＤ）３７４として機能する。
　リセットトランジスタ３７３のドレイン及び増幅トランジスタ３７５のドレインは、例えば、電源電圧ＶＤＤに接続される。ただし、リセットトランジスタ３７３のドレインは、例えば、電源電圧ＶＤＤとは異なるリセット電圧に接続されてもよい。増幅トランジスタ３７５のソースは、選択トランジスタ３７６のドレインに接続され、選択トランジスタ３７６のソースは、アナログの画素信号を後述するカラムＡＤＣ（Analog　to　Digital　Converter）２７０へ入力するための垂直信号線ＶＳＬに接続される。
　画素信号を読み出す際、スイッチングトランジスタ３１８のゲートには、行駆動回路２５１からハイレベルの転送信号ＴＲＧが印加される。それにより、スイッチングトランジスタ３１８がオン状態となり、光電変換素子３１１のカソードに蓄積された電荷がスイッチングトランジスタ３１８を介して浮遊拡散領域３７４に転送される。その結果、浮遊拡散領域３７４に蓄積された電荷の電荷量に応じた電圧値の画素信号が増幅トランジスタ３７５のソースに出現する。そして、行駆動回路２５１から選択トランジスタ３７６のゲートに印加される選択信号ＳＥＬをハイレベルとすることで、増幅トランジスタ３７５のソースに出現した画素信号が垂直信号線ＶＳＬに出現する。
　また、浮遊拡散領域３７４に蓄積された電荷を放出して浮遊拡散領域３７４をリセットする際には、行駆動回路２５１からリセットトランジスタ３７３のゲートにハイレベルのリセット信号ＲＳＴが印加される。これにより、浮遊拡散領域３７４に蓄積された電荷がリセットトランジスタ３７３を介して電源側へ放出される（ＦＤリセット）。その際、スイッチングトランジスタ３１８も同期間中にオン状態とすることで、光電変換素子３１１のカソードに蓄積されている電荷を電源側へ放出することも可能である（ＰＤリセット）。
　なお、各共有ブロック８２１において、階調画像データを読み出す際に読出し回路３７０に同時に接続される光電変換素子３１１の数、すなわち、同期間にオン状態とされるスイッチングトランジスタ３１８（転送トランジスタ）の数は、１つに限定されず、複数であってもよい。例えば、各共有ブロック８２１において、高解像度の階調画像データを読み出す際には、スイッチングトランジスタ３１８が時分割で順番に読出し回路３７０に接続され、低照度時などにダイナミックレンジを拡大して読出しを実行する際（ビニング時）には、２以上のスイッチングトランジスタ３１８が同期間にオン状態とされてよい。
　４．３　検出チップの構成例
　図２９は、本実施形態に係る検出チップの平面図の一例である。本実施形態に係る検出チップ８０２は、第１の実施形態において図４を用いて説明した検出チップ２０２と同様の構成に、階調画素８１０から出力されたアナログの画素信号をデジタルの画素信号として読み出すためのカラムＡＤＣ２７０が追加された構成を備える。
　階調画素８１０それぞれは、行駆動回路２５１の制御に従ってアナログの画素信号を垂直信号線ＶＳＬに出現させることで、アナログの画素信号をカラムＡＤＣ２７０に供給する。カラムＡＤＣ２７０は、例えば、垂直信号線ＶＳＬごとにＡＤ変換器を備え、各垂直信号線ＶＳＬを介して入力されたアナログの画素信号に対してＡＤ（Analog　to　Digital）変換を行う。そして、カラムＡＤＣ２７０は、ＡＤ変換後のデジタル信号を信号処理回路２４０に供給する。信号処理回路２４０は、それらのデジタル信号からなる画像データに対して、所定の画像処理を行う。なお、カラムＡＤＣ２７０は、例えば、ＣＤＳ（Correlated　Double　Sampling）回路を備え、デジタルの画素信号に含まれるｋＴＣノイズを低減してもよい。
　４．４　動作例
　階調画像データの読出しは、例えば、いずれかの検出画素３００においてアドレスイベントの発生が検出された場合に全ての階調画素８１０から画素信号を読み出すことで実行されてもよいし、アドレスイベントの発生が領域、言い換えれば、検出画素３００によりオブジェクトが検出された領域に属する階調画素８１０から画素信号を読み出すことで実行されてもよい。図３０に、本実施形態に係るオブジェクト検出モードと階調画像読出しモードとを切り替えて実行する動作例を示す。なお、本説明では、撮像装置１００における制御部１３０（図１参照）が固体撮像装置２００の動作モードを制御する場合を例示するが、これに限定されず、例えば、固体撮像装置２００内の信号処理回路２４０が動作モードを制御するように構成されてもよい。また、図３０に例示する動作は、例えば、制御部１３０や固体撮像装置２００に対する割り込み動作等で終了してもよい。
　図３０に示すように、本動作では、起動後、制御部１３０は、例えば、固体撮像装置２００の動作モードにオブジェクト検出モードを設定する（ステップＳ２０１）。オブジェクト検出モードとは、アドレスイベントの発生を検出する動作モードであり、例えば、第１の実施形態において図２０を用いて説明した動作を実行するモードであってよい。
　次に、制御部１３０は、オブジェクト検出モードにおいてオブジェクトが検出されたか否かを判定し（ステップＳ２０２）、オブジェクトが検出されるまでアドレスイベント検出モードを継続する（ステップＳ２０２のＮＯ）。オブジェクトの検出判定は、例えば、第１の実施形態において図２０のステップＳ１０２、Ｓ１０５及びＳ１０８で説明した動作と同様であってよい。
　オブジェクトが検出された場合（ステップＳ２０２のＹＥＳ）、制御部１３０は、例えば、固体撮像装置２００から出力されたフレームデータに基づいて、オブジェクトが検出された領域を特定する（ステップＳ２０３）。なお、オブジェクトが検出された領域とは、例えば、オンイベント（又はオフイベント）が検出された画素を含む領域であってよい。
　次に、制御部１３０は、固体撮像装置２００に対して、オブジェクトが検出された領域に対する画素信号の読出しを指示する（ステップＳ２０４）。これにより、オブジェクトが検出された領域に属する階調画素８１０から読み出された画素信号よりなる階調画像データが固体撮像装置２００から出力される。
　４．５　作用・効果
　以上のように、本実施形態によれば、アドレスイベントの有無に基づくオブジェクトの検出のみならず、オブジェクトが検出された領域若しくは全画素の階調画像データを取得することも可能となる。
　その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。
　５．第５の実施形態
　上述した第４の実施形態では、オブジェクト検出の他に階調画像データの読出しが可能な構成において、読出し回路３７０が共通線３１０１に接続された構成を例示した。これに対し、第５の実施形態では、共通線３１０１とは別の共通線に読出し回路３７０を接続する場合について、例を挙げて説明する。
　なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第４の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第４の実施形態に係る共有ブロック８２１が後述する共有ブロック９２１に置き換えられる。
　５．１　共有ブロックの構成例
　図３１は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する共有ブロック９２１は、図１７に例示した共有ブロック２２１をベースとしているが、これに限定されず、例えば、第２の実施形態に係る共有ブロック６２１や第３の実施形態に係る共有ブロック７２１をベースとすることも可能である。
　図３１に示すように、本実施形態に係る共有ブロック９２１は、第１の実施形態において図１７を用いて説明した共有ブロック２２１と同様の構成において、２以上又はすべての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードが、共通線３１０１とは別の共通線３１０２により接続された構成を備える。読出し回路３７０は、この共通線３１０２に接続されている。そして、読出し回路３７０と各対数応答部３１０Ａｎの光電変換素子３１１との間には、転送トランジスタとしても機能するスイッチングトランジスタ３７７が設けられており、光電変換素子３１１と読出し回路３７０との接続がこのスイッチングトランジスタ３７７により制御される。例えば、共通線３１０２は、請求の範囲における第２共通線の一例であってよい。
　５．１．１　共有ブロックの変形例
　また、本実施形態に係る共有ブロック９２１は、例えば、第２の実施形態において図２１を用いて説明した共有ブロック６２１をベースとすることも可能である。この場合でも、図３２に示すように、共有ブロック９２１は、図２１を用いて説明した共有ブロック６２１と同様の構成において、２以上又はすべての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードが共通線３１０２により接続され、読出し回路３７０が共通線３１０２に接続され、読出し回路３７０と各対数応答部３１０Ａｎの光電変換素子３１１との間にスイッチングトランジスタ３７７が設けられた構成を備える。
　５．２　動作例
　以上のような構成において、読出し回路３７０を含む階調画素からの画素信号の読出し時には、全ての対数応答部３１０Ａｎのスイッチングトランジスタ３１７及び３１８がオフ状態とされ、対数応答部３１０Ａｎそれぞれに対応する階調画素のスイッチングトランジスタ３７７が時分割で順番に読出し回路３７０に接続される。ただし、ビニング時には、低照度時などにダイナミックレンジを拡大して読出しを実行する際には、２以上のスイッチングトランジスタ３１８が同期間にオン状態とされることで、ダイナミックレンジが拡大された読出しが実行される。
　６．第６の実施形態
　上述した実施形態では、各共有ブロック２２１等から出力された検出信号の読出しを要求するリクエストの調停を必要としない同期型のＥＶＳを固体撮像装置２００に適用した場合が例示されたが、このような構成に限定されるものではない。例えば、図３３に例示する固体撮像装置のように、アドレスイベント検出部２６０の各行から出力されたリクエストを調停して検出信号の読出し行を順番付けする行アービタ２８０を備える非同期型のＥＶＳが適用されてもよい。なお、図３３には、本実施形態に係る固体撮像装置における検出チップ１００２が示されている。
　このように、非同期型のＥＶＳを適用した場合であっても、上述した実施形態と同様に、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約することが可能であるため、より多くの光電流量を確保することが可能となる。それにより、光電流検出におけるダイナミックレンジを広げることが可能となるため、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。
　一方で、十分な照度が得られる場合には、全て又は必要十分な数の対数応答部３１０Ａｎ等において、スイッチングトランジスタ３１８をオフ状態、スイッチングトランジスタ３１７をオン状態とすることで、この全て又は必要十分な数の対数応答部３１０Ａｎ等それぞれを１つのアドレスイベント検出画素として動作させることが可能となるため、高解像度でのアドレスイベントの検出や動作電力の低減などが可能となる。
　その他の構成、動作及び効果は、上述した実施形態と同様で会ってよいため、ここでは詳細な説明を省略する。
　７．移動体への応用例
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図３４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced　Driver　Assistance　System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図３５は、撮像部１２０３１の設置位置の例を示す図である。
　図３５では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図３５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画素を微細化して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）
　それぞれ入射光の輝度変化を出力する複数の検出画素と、
　前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
　前記複数の検出画素間を接続する第１共通線と、
　を備え、
　前記検出画素それぞれは、
　　光電変換素子と、
　　前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
　　前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路と、
　　前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
　　前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
　を備え、
　前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路を備えた
　固体撮像装置。
（２）
　前記検出画素それぞれは、
　　前記第１トランジスタ及び前記対数変換回路を接続する第１ノードと、前記第２トランジスタ及び前記第１共通線を接続する第２ノードとの間に接続された第３トランジスタをさらに備える
　前記（１）に記載の固体撮像装置。
（３）
　前記第２トランジスタは、前記第１共通線と、前記光電変換素子及び前記第１トランジスタを接続するノードとの間に接続されている前記（１）に記載の固体撮像装置。
（４）
　前記第１共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える前記（１）～（３）の何れか１つに記載の固体撮像装置。
（５）
　前記読出し回路は、
　　前記第１共通線と電源線との間に接続されたリセットトランジスタと、
　　前記第１共通線にゲートが接続された増幅トランジスタと、
　を含む前記（４）に記載の固体撮像装置。
（６）
　前記複数の検出画素間を接続する第２共通線と、
　前記検出画素それぞれにおける前記光電変換素子と前記第２共通線との間に接続された複数の第４トランジスタと、
　前記第２共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える前記（１）～（３）の何れか１つに記載の固体撮像装置。
（７）
　前記読出し回路は、
　　前記第２共通線と電源線との間に接続されたリセットトランジスタと、
　　前記第２共通線にゲートが接続された増幅トランジスタと、
　を含む前記（６）に記載の固体撮像装置。
（８）
　前記検出画素それぞれは、
　　前記対数変換回路から出力された前記電圧信号の変換量を示す微分信号を生成する微分器をさらに備える
　前記（１）～（７）の何れか１つに記載の固体撮像装置。
（９）
　前記検出回路は、
　　前記検出画素それぞれから出力された前記微分信号のいずれかを選択する選択部と、
　　前記微分信号に基づいて前記イベント信号を出力する比較器と、
　を備える前記（８）に記載の固体撮像装置。
（１０）
　前記比較器は、
　　前記微分信号の電圧値が第１閾値を超えたことを検出して前記イベント信号を出力する第１比較器と、
　　前記微分信号の電圧値が前記第１閾値よりも低い電圧レベルの第２閾値を下回ったことを検出して前記イベント信号を出力する第２比較器と、
　を含む前記（９）に記載の固体撮像装置。
（１１）
　複数の前記検出回路を備え、
　前記検出回路それぞれは、前記複数の検出画素のうちの少なくとも１つでアドレスイベントを検出した場合に当該検出回路からの検出信号の読出しを要求するリクエストを出力し、
　前記複数の検出回路のうちの少なくとも１つから出力された前記リクエストを調停することで前記リクエストを出力した検出回路に対する前記検出信号の読出し順序を決定するアービタをさらに備える
　前記（１）～（１０）の何れか１つに記載の固体撮像装置。
（１２）
　それぞれ前記光電変換素子と前記対数変換回路と前記第１トランジスタと前記第２トランジスタとを含む複数の対数応答部が２次元格子状に配列された受光部を備える第１チップをさらに備える前記（１）～（１１）の何れか１つに記載の固体撮像装置。
（１３）
　前記対数変換回路は、
　　ソースが前記第１トランジスタに接続された第４トランジスタと、
　　ゲートが前記第４トランジスタの前記ソースに接続され、ソースが接地された第５トランジスタと、
　を含み、
　前記第４トランジスタのゲートは、前記第５トランジスタのドレインに接続されている
　前記（１２）に記載の固体撮像装置。
（１４）
　前記対数変換回路は、
　　ソースが前記第４トランジスタのドレインに接続され、ドレインが電源線に接続された第６トランジスタと、
　　ゲートが前記第４トランジスタの前記ドレインに接続され、ソースが前記第５トランジスタのドレインに接続された第７トランジスタと、
　をさらに含み、
　前記第６トランジスタのゲートは、前記第７トランジスタのドレインに接続されている
　前記（１３）に記載の固体撮像装置。
（１５）
　前記受光部は、格子状に延在する画素分離部をさらに備え、
　前記対数応答部それぞれは、前記画素分離部により前記２次元格子状に区画された画素領域それぞれに設けられている
　前記（１２）に記載の固体撮像装置。
（１６）
　前記画素領域には、前記第１及び第２トランジスタと、前記第１及び第２トランジスタとは異なる少なくとも２つのトランジスタと、前記光電変換素子とが配置され、
　前記少なくとも２つのトランジスタは、前記画素領域において前記光電変換素子を挟む位置に配置され、
　前記対数変換回路は、互いに隣接する２つの前記画素領域それぞれにおける前記少なくとも２つのトランジスタのうちの少なくとも１つずつを用いて構成されている
　前記（１５）に記載の固体撮像装置。
（１７）
　複数の前記検出回路が配置された第２チップをさらに備え、
　前記第１チップと前記第２チップとは、単一の積層チップを構成する
　前記（１２）～（１６）の何れか１つに記載の固体撮像装置。
（１８）
　前記（１）～（１７）の何れか１つに記載の固体撮像装置と、
　前記固体撮像装置を制御する制御部と、
　を備える撮像装置。
（１９）
　前記固体撮像装置は、前記複数の検出画素を含む共有ブロックを複数備え、
　前記制御部は、前記固体撮像装置の動作モードを、
　　前記複数の共有ブロックにおける少なくとも１つにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第１モードと、
　　前記複数の共有ブロックの全てにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第２モードと、
　のうちのいずれかに切り替える
　前記（１８）に記載の撮像装置。
（２０）
　前記第１モードは、
　　前記複数の共有ブロックの全てにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第３モードと、
　　前記複数の共有ブロックの一部において、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とし、前記複数の共有ブロックのうちの残りの共有ブロックにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第４モードと、
　を含み、
　前記制御部は、前記固体撮像装置の前記動作モードを、前記第２モードから前記第４モードのうちのいずれかに切り替える
　前記（１９）に記載の撮像装置。
　１０、２０　レイアウト画素
　１２　画素分離部
　１００　撮像装置
　１１０　光学部
　１２０　記録部
　１３０　制御部
　２００　固体撮像装置
　２０１　受光チップ
　２０２、８０２、１００２　検出チップ
　２１１、２１２、２１３、２３１、２３２、２３３　ビア配置部
　２２０　受光部
　２２１、６２１、７２１、８２１、９２１　共有ブロック
　２４０　信号処理回路
　２５１　行駆動回路
　２５２　列駆動回路
　２６０　アドレスイベント検出部
　２７０　カラムＡＤＣ
　２８０　行アービタ
　３００　検出画素
　３０５　検出回路
　３１０、３１０Ａ、３１０Ａｎ、３１０Ｂｎ、３１０Ｃｎ　対数応答部
　３１１　光電変換素子
　３１２、３１３、３１５、３１６、５１２　ｎＭＯＳトランジスタ
　３１４、４１１、５１１　ｐＭＯＳトランジスタ
　３１４ｃ　コンタクト
　３１７～３１９、３７７　スイッチングトランジスタ
　３２０　検出ブロック
　３３０　バッファ
　３４０　微分器
　３４１、３４３　コンデンサ
　３４２　インバータ
　３４４　スイッチ
　３６０　転送回路
　３７０　読出し回路
　３７３　リセットトランジスタ
　３７４　浮遊拡散領域
　３７５　増幅トランジスタ
　３７６　選択トランジスタ
　４００　選択部
　４１０、４２０　セレクタ
　５００　比較部
　５１０、５２０　コンパレータ
　３１０１、３１０２　共通線

Claims (20)

  1. 　それぞれ入射光の輝度変化を出力する複数の検出画素と、
    　前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
    　前記複数の検出画素間を接続する第１共通線と、
    　を備え、
    　前記検出画素それぞれは、
    　　光電変換素子と、
    　　前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
    　　前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路と、
    　　前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
    　　前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
    　を備え、
    　前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路を備えた
    　固体撮像装置。
  2. 　前記検出画素それぞれは、
    　　前記第１トランジスタ及び前記対数変換回路を接続する第１ノードと、前記第２トランジスタ及び前記第１共通線を接続する第２ノードとの間に接続された第３トランジスタをさらに備える
    　請求項１に記載の固体撮像装置。
  3. 　前記第２トランジスタは、前記第１共通線と、前記光電変換素子及び前記第１トランジスタを接続するノードとの間に接続されている請求項１に記載の固体撮像装置。
  4. 　前記第１共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える請求項１に記載の固体撮像装置。
  5. 　前記読出し回路は、
    　　前記第１共通線と電源線との間に接続されたリセットトランジスタと、
    　　前記第１共通線にゲートが接続された増幅トランジスタと、
    　を含む請求項４に記載の固体撮像装置。
  6. 　前記複数の検出画素間を接続する第２共通線と、
    　前記検出画素それぞれにおける前記光電変換素子と前記第２共通線との間に接続された複数の第４トランジスタと、
    　前記第２共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える請求項１に記載の固体撮像装置。
  7. 　前記読出し回路は、
    　　前記第２共通線と電源線との間に接続されたリセットトランジスタと、
    　　前記第２共通線にゲートが接続された増幅トランジスタと、
    　を含む請求項６に記載の固体撮像装置。
  8. 　前記検出画素それぞれは、
    　　前記対数変換回路から出力された前記電圧信号の変換量を示す微分信号を生成する微分器をさらに備える
    　請求項１に記載の固体撮像装置。
  9. 　前記検出回路は、
    　　前記検出画素それぞれから出力された前記微分信号のいずれかを選択する選択部と、
    　　前記微分信号に基づいて前記イベント信号を出力する比較器と、
    　を備える請求項８に記載の固体撮像装置。
  10. 　前記比較器は、
    　　前記微分信号の電圧値が第１閾値を超えたことを検出して前記イベント信号を出力する第１比較器と、
    　　前記微分信号の電圧値が前記第１閾値よりも低い電圧レベルの第２閾値を下回ったことを検出して前記イベント信号を出力する第２比較器と、
    　を含む請求項９に記載の固体撮像装置。
  11. 　複数の前記検出回路を備え、
    　前記検出回路それぞれは、前記複数の検出画素のうちの少なくとも１つでアドレスイベントを検出した場合に当該検出回路からの検出信号の読出しを要求するリクエストを出力し、
    　前記複数の検出回路のうちの少なくとも１つから出力された前記リクエストを調停することで前記リクエストを出力した検出回路に対する前記検出信号の読出し順序を決定するアービタをさらに備える
    　請求項１に記載の固体撮像装置。
  12. 　それぞれ前記光電変換素子と前記対数変換回路と前記第１トランジスタと前記第２トランジスタとを含む複数の対数応答部が２次元格子状に配列された受光部を備える第１チップをさらに備える請求項１に記載の固体撮像装置。
  13. 　前記対数変換回路は、
    　　ソースが前記第１トランジスタに接続された第４トランジスタと、
    　　ゲートが前記第４トランジスタの前記ソースに接続され、ソースが接地された第５トランジスタと、
    　を含み、
    　前記第４トランジスタのゲートは、前記第５トランジスタのドレインに接続されている
    　請求項１２に記載の固体撮像装置。
  14. 　前記対数変換回路は、
    　　ソースが前記第４トランジスタのドレインに接続され、ドレインが電源線に接続された第６トランジスタと、
    　　ゲートが前記第４トランジスタの前記ドレインに接続され、ソースが前記第５トランジスタのドレインに接続された第７トランジスタと、
    　をさらに含み、
    　前記第６トランジスタのゲートは、前記第７トランジスタのドレインに接続されている
    　請求項１３に記載の固体撮像装置。
  15. 　前記受光部は、格子状に延在する画素分離部をさらに備え、
    　前記対数応答部それぞれは、前記画素分離部により前記２次元格子状に区画された画素領域それぞれに設けられている
    　請求項１２に記載の固体撮像装置。
  16. 　前記画素領域には、前記第１及び第２トランジスタと、前記第１及び第２トランジスタとは異なる少なくとも２つのトランジスタと、前記光電変換素子とが配置され、
    　前記少なくとも２つのトランジスタは、前記画素領域において前記光電変換素子を挟む位置に配置され、
    　前記対数変換回路は、互いに隣接する２つの前記画素領域それぞれにおける前記少なくとも２つのトランジスタのうちの少なくとも１つずつを用いて構成されている
    　請求項１５に記載の固体撮像装置。
  17. 　複数の前記検出回路が配置された第２チップをさらに備え、
    　前記第１チップと前記第２チップとは、単一の積層チップを構成する
    　請求項１２に記載の固体撮像装置。
  18. 　請求項１に記載の固体撮像装置と、
    　前記固体撮像装置を制御する制御部と、
    　を備える撮像装置。
  19. 　前記固体撮像装置は、前記複数の検出画素を含む共有ブロックを複数備え、
    　前記制御部は、前記固体撮像装置の動作モードを、
    　　前記複数の共有ブロックにおける少なくとも１つにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第１モードと、
    　　前記複数の共有ブロックの全てにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第２モードと、
    　のうちのいずれかに切り替える
    　請求項１８に記載の撮像装置。
  20. 　前記第１モードは、
    　　前記複数の共有ブロックの全てにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第３モードと、
    　　前記複数の共有ブロックの一部において、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とし、前記複数の共有ブロックのうちの残りの共有ブロックにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第４モードと、
    　を含み、
    　前記制御部は、前記固体撮像装置の前記動作モードを、前記第２モードから前記第４モードのうちのいずれかに切り替える
    　請求項１９に記載の撮像装置。
PCT/JP2021/016652 2020-06-26 2021-04-26 固体撮像装置及び撮像装置 WO2021261070A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP21829816.4A EP4175287A4 (en) 2020-06-26 2021-04-26 SOLID STATE IMAGING DEVICE AND IMAGING DEVICE
DE112021003436.7T DE112021003436T5 (de) 2020-06-26 2021-04-26 Festkörperbildgebungsvorrichtung und bildgebungsvorrichtung
JP2022532355A JPWO2021261070A1 (ja) 2020-06-26 2021-04-26
KR1020237001908A KR20230028404A (ko) 2020-06-26 2021-04-26 고체 촬상 장치 및 촬상 장치
CN202180043235.7A CN116057956A (zh) 2020-06-26 2021-04-26 固态成像装置和成像装置
US17/928,129 US20230209218A1 (en) 2020-06-26 2021-04-26 Solid-state imaging device and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-110957 2020-06-26
JP2020110957 2020-06-26

Publications (1)

Publication Number Publication Date
WO2021261070A1 true WO2021261070A1 (ja) 2021-12-30

Family

ID=79282416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016652 WO2021261070A1 (ja) 2020-06-26 2021-04-26 固体撮像装置及び撮像装置

Country Status (8)

Country Link
US (1) US20230209218A1 (ja)
EP (1) EP4175287A4 (ja)
JP (1) JPWO2021261070A1 (ja)
KR (1) KR20230028404A (ja)
CN (1) CN116057956A (ja)
DE (1) DE112021003436T5 (ja)
TW (1) TW202205644A (ja)
WO (1) WO2021261070A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199135A1 (en) * 2022-04-15 2023-10-19 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (evs) pixels
US12003870B2 (en) 2022-04-15 2024-06-04 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (EVS) pixels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244587B2 (ja) 2005-06-03 2013-07-24 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019134202A (ja) * 2018-01-29 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像素子の制御方法
JP2020072317A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69118601T2 (de) 1990-07-12 1996-09-19 Daido Machinery Schmiedeschmiermittel und Verfahren zur Herstellung einer Beschichtung aus Schmiermittel auf der Oberfläche eines linearen Materials
JP2020053827A (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244587B2 (ja) 2005-06-03 2013-07-24 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019134202A (ja) * 2018-01-29 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像素子の制御方法
JP2020072317A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4175287A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023199135A1 (en) * 2022-04-15 2023-10-19 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (evs) pixels
US12003870B2 (en) 2022-04-15 2024-06-04 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (EVS) pixels

Also Published As

Publication number Publication date
TW202205644A (zh) 2022-02-01
JPWO2021261070A1 (ja) 2021-12-30
KR20230028404A (ko) 2023-02-28
CN116057956A (zh) 2023-05-02
EP4175287A1 (en) 2023-05-03
EP4175287A4 (en) 2023-08-02
US20230209218A1 (en) 2023-06-29
DE112021003436T5 (de) 2023-04-20

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
CN112913224B (zh) 固态成像元件和成像装置
JP2020072317A (ja) センサ及び制御方法
CN112640428A (zh) 固态成像装置、信号处理芯片和电子设备
JP7489189B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021261069A1 (ja) 固体撮像装置
WO2021215093A1 (ja) 固体撮像素子、および、撮像装置
JP7277106B2 (ja) 固体撮像装置及び撮像装置
CN114365288A (zh) 具有组合的动态视觉传感器功能和成像功能的固态成像器件和成像装置
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
WO2022181099A1 (ja) 固体撮像素子、および、撮像装置
WO2021256031A1 (ja) 固体撮像素子、および、撮像装置
WO2021095560A1 (ja) イベント検出装置
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2022196057A1 (ja) 固体撮像素子
WO2023062962A1 (ja) 固体撮像素子
TW202205645A (zh) 固態攝像裝置
CN116941250A (zh) 固态成像元件、成像装置和固态成像元件的控制方法
CN114424523A (zh) 固态摄像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21829816

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022532355

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2021829816

Country of ref document: EP

Effective date: 20230126