CN116941250A - 固态成像元件、成像装置和固态成像元件的控制方法 - Google Patents

固态成像元件、成像装置和固态成像元件的控制方法 Download PDF

Info

Publication number
CN116941250A
CN116941250A CN202280016997.2A CN202280016997A CN116941250A CN 116941250 A CN116941250 A CN 116941250A CN 202280016997 A CN202280016997 A CN 202280016997A CN 116941250 A CN116941250 A CN 116941250A
Authority
CN
China
Prior art keywords
signal
circuit
level
conversion efficiency
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280016997.2A
Other languages
English (en)
Inventor
朝仓伦丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN116941250A publication Critical patent/CN116941250A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提高了所有像素同时曝光的固态成像元件的图像质量。根据本发明，在前级电路中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率。第一、第二、第三和第四电容元件的各自的一端共同连接到所述前级电路。选择电路选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点。后级电路经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。

Description

固态成像元件、成像装置和固态成像元件的控制方法
技术领域
本技术涉及一种固态成像元件。具体地，本技术涉及一种针对每列执行模数(AD)转换的固态成像元件、成像装置和固态成像元件的控制方法。
背景技术
传统上，对于固态成像元件，为了使像素小型化，已经使用了列模数转换器(ADC)方式，其中，通过在像素阵列单元的外部针对每列配置的ADC，逐行顺次读出像素信号。在该列ADC方式中，在通过逐行开始曝光的滚动快门方式进行曝光的情况下，存在发生滚动快门失真的可能性。因此，为了实现在所有像素中同时开始曝光的全局快门方式，已经提出了其中针对每个像素设置多个电容器并且电容器保持复位电平和信号电平的固态成像元件(例如，参照非专利文献1)。在该固态成像元件中，两个垂直信号线针对每列被配线，同时读出复位电平和信号电平，并且针对每列配置用于获得电平之间的差分的缓冲电路和ADC。
引用文献列表
非专利文献
非专利文献1：Ken Miyauchi等人，A Stacked Back Side-Illuminated VoltageDomain Global Shutter CMOS Image Sensor with a 4.0μm Multiple Gain ReadoutPixel,Sensors 2020,20,486(具有4.0μm多增益读出像素的层叠的背面照射式电压域全局快门CMOS图像传感器，传感器2020，20，486)。
发明内容
发明要解决的问题
在上述的传统技术中，复位电平和信号电平被保持在针对每个像素的多个电容器中，从而实现基于列ADC方式的全局快门方式。然而，由于两个垂直信号线的路径或ADC的偏移分量，像素信号中可能会发生噪声。结果，存在图像数据的图像质量劣化的问题。
鉴于这种情况做出了本技术，因此本技术的目的是提高其中所有像素同时曝光的固态成像元件的图像质量。
问题的解决方案
本技术是为了解决上述问题而提出的，并且本技术的第一方面包括固态成像元件和固态成像元件的控制方法，所述固态成像元件包括前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；和后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。这种构成带来了提高固态成像元件的图像质量的效果。
此外，根据第一方面，所述转换效率控制晶体管可以将转换效率控制为高于预定值的高转换效率或低于预定值的低转换效率，第一电容元件保持当转换效率为高转换效率时的复位电平作为高转换(HC)复位电平，第二电容元件保持当转换效率为高转换效率时的信号电平作为HC信号电平，第三电容元件保持当转换效率为低转换效率时的复位电平作为低转换(LC)复位电平，和第四电容元件保持当转换效率为低转换效率时的信号电平作为LC信号电平。这种构成带来了使得能够进行双增益驱动和全局快门操作的效果。
此外，根据第一方面，可以进一步设置模数转换单元，其将所述HC复位电平、所述HC信号电平、所述LC复位电平和所述LC信号电平中的每一个转换为数字信号；相关双采样处理单元，其算出对应于HC复位电平的数字信号和对应于HC信号电平的数字信号之间的差分作为HC差分数据，并且算出对应于LC复位电平的数字信号和对应于LC信号电平的数字信号之间的差分作为LC差分数据；照度判定单元，其基于所述HC差分数据来判定照度是否高于预定值，并生成判定结果；和后级选择器，其基于所述判定结果来选择所述HC差分数据和所述LC差分数据中的一个。这种构成带来了根据照度来选择转换效率的效果。
此外，根据第一方面，所述后级节点可以包括HC侧后级节点和LC侧后级节点，所述选择电路可以包括HC侧选择电路，其选择第一和第二电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述HC侧后级节点，和LC侧选择电路，其选择第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述LC侧后级节点，和所述后级电路可以包括HC侧后级电路，其从所述HC侧后级节点读出所述HC信号电平和所述HC复位电平，并经由HC侧垂直信号线输出，和LC侧后级电路，其从所述LC侧后级节点读出所述LC信号电平和所述LC复位电平，并经由LC侧垂直信号线输出。这种构成带来了同时读出HC侧信号和LC侧信号的效果。
此外，根据第一方面，可以进一步设置前级选择器，其根据预定的锁存输出信号来选择所述HC侧垂直信号线的电位和所述LC侧垂直信号线的电位中的一个，并将所选择的电位作为输出电位输出；比较器，其将所述输出电位与预定的参考电压进行比较，并输出比较结果；锁存电路，其基于所述比较结果生成所述锁存输出信号；和计数器，其在直到所述比较结果被反转的期间内对计数值进行计数。这种构成带来了基于模拟信号来判定照度的效果。
此外，根据第一方面，可以进一步设置第五、第六、第七和第八电容元件，所述一对浮动扩散层可以包括第一像素内的一对第一浮动扩散层和第二像素内的一对第二浮动扩散层，所述转换效率控制晶体管可以包括第一像素内的第一转换效率控制晶体管和第二像素内的第二转换效率控制晶体管，所述前级电路可以包括第一前级电路，在其中配置有所述一对第一浮动扩散层和第一转换效率控制晶体管，和第二前级电路，在其中配置有所述一对第二浮动扩散层和第二转换效率控制晶体管，第一、第二、第三和第四电容元件的各自的一端共同连接到第一前级电路，和第五、第六、第七和第八电容元件的各自的一端共同连接到第二前级电路。这种构成带来了由两个像素共享选择电路以后的电路的效果。
此外，根据第一方面，所述前级电路可以设置在第一芯片中，和第一、第二、第三和第四电容元件、所述选择电路和所述后级电路可以设置在第二芯片中。这种构成带来了有利于像素小型化的效果。
此外，根据第一方面，可以进一步设置模数转换器，其将所述复位电平和所述信号电平顺次转换为数字信号，和所述模数转换器可以设置在第三芯片中。这种构成带来了有利于像素小型化的效果。
此外，本技术的第二方面是一种成像装置，包括前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得；和信号处理电路，其对所述复位电平和所述信号电平进行处理。这种构成带来了提高成像装置的图像质量的效果。
附图说明
图1是示出本技术第一实施方案中的成像装置的构成例的框图。
图2是示出本技术第一实施方案中的固态成像元件的构成例的框图。
图3是示出本技术第一实施方案中的像素的构成例的电路图。
图4是用于说明本技术第一实施方案中的双增益驱动的特征的图。
图5是示出本技术第一实施方案中的列信号处理电路的构成例的框图。
图6是示出本技术第一实施方案中的数字信号处理单元的构成例的框图。
图7是示出本技术第一实施方案中的全局快门操作的示例的时序图。
图8是示出本技术第一实施方案中的像素的读出操作的示例的时序图。
图9是示出本技术第一实施方案中的像素的读出操作的另一示例的时序图。
图10是示出本技术第一实施方案中的数字增益的校正方法的示意图。
图11是示出比较例中的像素的构成例的电路图。
图12是示出本技术第一实施方案中的在后级节点初始化时和读出复位电平时像素的状态的示例的图。
图13是示出本技术第一实施方案中的在读出信号电平时像素的状态的示例的图。
图14是示出本技术第一实施方案中的固态成像元件的操作的示例的流程图。
图15是示出本技术第一实施方案的第一变形例中的固态成像元件的层叠结构的示例的图。
图16是示出本技术第一实施方案的第一变形例中的像素的构成例的电路图。
图17是示出本技术第一实施方案的第二变形例中的固态成像元件的层叠结构的示例的图。
图18是示出本技术第二实施方案中的固态成像元件的构成例的框图。
图19是示出本技术第二实施方案中的像素块的构成例的框图。
图20是示出本技术第二实施方案中的像素块的构成例的电路图。
图21是示出本技术第二实施方案中的像素的另一构成例的电路图。
图22是示出本技术第二实施方案中的列信号处理电路的构成例的框图。
图23是示出本技术第二实施方案中的锁存电路的操作的示例的图。
图24是示出本技术第二实施方案中的数字信号处理单元的构成例的框图。
图25是示出本技术第二实施方案中的全局快门操作的示例的时序图。
图26是示出本技术第二实施方案中的第一像素的读出操作的示例的时序图。
图27是示出本技术第二实施方案中的第二像素的读出操作的示例的时序图。
图28是示出本技术第二实施方案的变形例中的像素的读出操作的示例的时序图。
图29是示出车辆控制系统的示意性构成例的框图。
图30是示出成像部的安装位置的示例的说明图。
具体实施方式
在下文中，将说明用于实施本技术的模式(在下文中称为实施方案)。将按以下顺序进行说明。
1.第一实施方案(针对每个像素配置四个电容元件的示例)
2.第二实施方案(针对每个像素配置四个电容元件以减少AD转换的次数的示例)
3.移动体的应用例
<1.第一实施方案>
[成像装置的构成例]
图1是示出本技术第一实施方案中的成像装置100的构成例的框图。成像装置100是捕获图像数据的装置，并且包括成像透镜110、固态成像元件200、记录单元120和成像控制单元130。作为成像装置100，假设数字相机和具有成像功能的电子设备(智能手机、个人电脑等)。
固态成像元件200在成像控制单元130的控制下捕获图像数据。固态成像元件200经由信号线209将图像数据供给到记录单元120。
成像透镜110会聚光并将光引导到固态成像元件200。成像控制单元130控制固态成像元件200以捕获图像数据。例如，成像控制单元130经由信号线139将包括垂直同步信号XVS的成像控制信号供给到固态成像元件200。记录单元120记录图像数据。
这里，垂直同步信号XVS是指示成像时机的信号，并且恒定频率(如60赫兹)的周期性信号被用作垂直同步信号XVS。
注意，尽管成像装置100记录图像数据，但是图像数据可以被发送到成像装置100的外部。在这种情况下，进一步设置用于发送图像数据的外部接口。可选择地，成像装置100可以进一步显示图像数据。在这种情况下，进一步设置显示部。
[固态成像元件的构成例]
图2是示出本技术第一实施方案中的固态成像元件200的构成例的框图。固态成像元件200包括垂直扫描电路211、像素阵列单元220、时序控制电路212、数模转换器(DAC)213、负载MOS电路块250和列信号处理电路260。在像素阵列单元220中，诸如像素301等多个像素被配置成二维格子状。此外，固态成像元件200内的各个电路被设置在例如单个半导体芯片中。
时序控制电路212与来自成像控制单元130的垂直同步信号XVS同步地控制垂直扫描电路211、DAC 213和列信号处理电路260中的每一个的操作时机。
DAC 213通过数模(DA)转换生成锯齿波状的斜坡信号。DAC 213将生成的斜坡信号供给到列信号处理电路260。
垂直扫描电路211顺次地选择和驱动行，并输出模拟像素信号。像素对入射光进行光电转换以生成模拟像素信号。该像素经由负载MOS电路块250将像素信号供给到列信号处理电路260。
在负载MOS电路块250中，针对每列设置提供恒定电流的MOS晶体管。
列信号处理电路260针对每列对像素信号执行诸如模数(AD)转换处理和相关双采样(CDS)处理等信号处理。列信号处理电路260将包括处理后的信号的图像数据供给到记录单元120。注意，列信号处理电路260是权利要求中记载的信号处理电路的示例。
[像素的构成例]
图3是示出本技术第一实施方案中的像素301的构成例的电路图。在像素301中，配置有前级电路310、电容元件331～334、选择电路350、后级复位晶体管361和后级电路370。作为电容元件331～334，例如，使用具有金属-绝缘体-金属(MIM)结构的电容器。注意，电容元件331～334是权利要求中记载的第一、第二、第三和第四电容元件的示例。
前级电路310顺次生成复位电平和信号电平，并使电容元件331和332保持复位电平和信号电平。前级电路310包括光电转换元件311、传输晶体管312、浮动扩散部(FD)复位晶体管313、FD 314、前级放大晶体管315和电流源晶体管316。此外，前级电路310还包括转换效率控制晶体管317和FD 318。
光电转换元件311通过光电转换产生电荷。传输晶体管312根据来自垂直扫描电路211的传输信号trg将电荷从光电转换元件311传输到FD 314和318中的至少一个。
FD复位晶体管313根据来自垂直扫描电路211的FD复位信号rst从FD 314和318提取电荷以初始化FD 314和318。FD 314和318累积电荷，并产生与电荷量相对应的电压。
前级放大晶体管315放大FD 314和318中的每一个的电压的电平，并且将放大的电压输出到前级节点330。
转换效率控制晶体管317根据来自垂直扫描电路211的控制信号fdg打开和关闭FD314和FD 318之间的路径。在转换效率控制晶体管317导通的情况下，FD 314和FD 318被连接，并且它们的合成电容大于FD 314的电容。因此，与仅设置FD 314的情况相比，将电荷转换为电压的转换效率降低。此时的转换效率的值在下文中称为“低转换效率”或“低转换(LC)”。
另一方面，在转换效率控制晶体管317断开的情况下，仅通过FD 314将电荷转换为电压，并且转换效率的值高于LC。此时的转换效率的值在下文中称为“高转换效率”或“高转换(HC)”。
FD复位晶体管313和前级放大晶体管315的各自的漏极连接到电源电压VDD。电流源晶体管316连接到前级放大晶体管315的源极。电流源晶体管316在垂直扫描电路211的控制下供给电流id1。
电容元件331～334的各自的一端共同连接到前级节点330，并且各自的另一端连接到选择电路350。
选择电路350包括选择晶体管351～354。选择晶体管351根据来自垂直扫描电路211的选择信号Φph打开和关闭电容元件331与后级节点360之间的路径。选择晶体管352根据来自垂直扫描电路211的选择信号Φdh打开和关闭电容元件332与后级节点360之间的路径。
选择晶体管353根据来自垂直扫描电路211的选择信号Φpl打开和关闭电容元件333与后级节点360之间的路径。选择晶体管354根据来自垂直扫描电路211的选择信号Φdl打开和关闭电容元件334与后级节点360之间的路径。
后级复位晶体管361根据来自垂直扫描电路211的后级复位信号rstb将后级节点360的电平初始化为预定电位Vreg。与电源电压VDD不同的电位(例如，低于VDD的电位)被设定为电位Vreg。
后级电路370包括后级放大晶体管371和后级选择晶体管372。后级放大晶体管371放大后级节点360的电平。后级选择晶体管372根据来自垂直扫描电路211的后级选择信号selb，将由后级放大晶体管371放大的电平的信号作为像素信号输出到垂直信号线309。
注意，例如，n沟道金属氧化物半导体(nMOS)晶体管被用作像素301内的各种晶体管(传输晶体管312等)。
在曝光开始时，垂直扫描电路211向所有行供给高电平的FD复位信号rst、高电平的控制信号fdg和高电平的传输信号trg。因此，光电转换元件311被初始化。这种控制在下文中被称为“PD复位”。
然后，在紧接曝光结束之前，垂直扫描电路211在针对所有行将控制信号fdg、后级复位信号rstb和选择信号Φpl设定为高电平的同时在脉冲期间内供给高电平的FD复位信号rst。因此，LC被设定，并且FD 314和318被初始化。这种控制在下文中被称为“FD复位”。与此时FD(314和318)的电平相对应的电平被保持在电容元件333中
随后，垂直扫描电路211在针对所有行将控制信号fdg设定为低电平的同时将选择信号Φph设定为高电平。因此，HC被设定，并且与FD 314的电平相对应的电平被保持在电容元件331中。
在FD复位时的FD 314和318的电平以及与这些电平相对应的电平(保持在电容元件331和333中的电平和垂直信号线309的电平)在下文中统称为“P相”或“复位电平”。此外，将HC设定时的复位电平在下文中称为“HC复位电平”，并且将LC设定时的复位电平在下文中称为“LC复位电平”。
在曝光结束时，垂直扫描电路211在针对所有行将控制信号fdg设定为低电平并且将后级复位信号rstb设定为高电平的同时在脉冲期间内供给高电平的传输信号trg。因此，HC被设定，并且与曝光量相对应的信号电荷被传输到FD 314。然后，高电平的选择信号Φdh被供给到所有行，并且与此时的FD 314的电平相对应的电平被保持在电容元件332中。
接下来，高电平的控制信号fdg和高电平的选择信号Φdl被供给到所有行。因此，LC被设定，并且与此时FD(314和318)的电平相对应的电平被保持在电容元件334中。
在信号电荷传输时的FD 314和FD 318的电平以及与这些电平相对应的电平(保持在电容元件332和334中的电平和垂直信号线309的电平)在下文中统称为“D相”或“信号电平”。此外，将HC设定时的信号电平在下文中称为“HC信号电平”，并且将LC设定时的复位电平在下文中称为“LC信号电平”。
以这种方式对所有像素同时开始和结束曝光的曝光控制被称为全局快门方式。通过这种曝光控制，所有像素的前级电路310顺次生成LC复位电平、HC复位电平、HC信号电平和LC信号电平。LC复位电平被保持在电容元件333中，并且HC复位电平被保持在电容元件331中。HC信号电平被保持在电容元件332中，并且LC信号电平被保持在电容元件334中。
在曝光结束之后，垂直扫描电路211顺次选择行，并顺次输出该行的HC复位电平、HC信号电平、LC复位电平和LC信号电平。在读出时，垂直扫描电路211在将所选行的后级选择信号selb、FD复位信号rst和控制信号fdg设定为高电平的同时在脉冲期间内向所选行供给高电平的后级复位信号rstb。
然后，垂直扫描电路211在预定期间内供给高电平的选择信号Φph。因此，电容元件331被连接到后级节点360，并且HC复位电平被读出。
接下来，垂直扫描电路211在预定期间内供给高电平的选择信号Φdh。因此，电容元件332被连接到后级节点360，并且HC信号电平被读出。
然后，垂直扫描电路211在预定期间内供给高电平的选择信号Φpl。因此，电容元件333被连接到后级节点360，并且LC复位电平被读出。
接下来，垂直扫描电路211在预定期间内供给高电平的选择信号Φdl。因此，电容元件334被连接到后级节点360，并且LC信号电平被读出。
通过上述的读出控制，所选行的选择电路350执行控制以从后级节点360断开电容元件331～334，并且执行控制以顺次选择电容元件331～334并将其连接到后级节点360。
此外，当电容元件331～334从后级节点360断开时，所选行的后级复位晶体管361初始化后级节点360的电平。此外，所选行的后级电路370经由后级节点360从电容元件331～334顺次读出HC复位电平、HC信号电平、LC复位电平和LC信号电平，并且将其输出到垂直信号线309。
图4是用于说明本技术第一实施方案中的双增益驱动的特征的图。这里，当电压(即，FD输出)与将要传输的信号电荷量(即，FD输入)的比率被定义为增益时，在高转换效率(HC)的情况下增益增大，在低转换效率(LC)的情况下增益减小。
在设置转换效率控制晶体管317和FD 318的情况下，可以通过控制转换效率将增益控制在两个级别。另一方面，在既未设置转换效率控制晶体管317也未设置FD 318的情况下，增益是固定值。前一种像素驱动被称为“双增益驱动”，后一种像素驱动被称为“单增益驱动”。
如图所示，在单增益驱动中，在转换效率固定在相对较低的效率的情况下，可以转换的信号电荷的量Qs增加，但是输入换算的噪声增加，这在低照度下是不利的。此外，在转换效率固定在相对较高的效率的情况下，输入换算的噪声减小，但是Qs减小，这在高照度下是不利的。如上所述，在单增益驱动中，难以实现输入换算的噪声的降低和Qs的增加这二者。
另一方面，在双增益驱动中，在高照度下降低增益和在低照度下增大增益使得可以实现输入换算的噪声的降低和Qs的增加(换句话说，灵敏度的提高)这二者。因此，可以提高图像数据的图像质量。
[列信号处理电路的构成例]
图5是示出本技术第一实施方案中的列信号处理电路260的构成例的框图。
在负载MOS电路块250中，垂直信号线309针对每列配线。在列数为I(I是整数)的情况下，I条垂直信号线309被配线。此外，供给恒定电流id2的负载MOS晶体管251连接到各个垂直信号线309。
在列信号处理电路260中，针对每列配置ADC 270和数字信号处理单元400。
ADC 270使用来自DAC 213的斜坡信号rmp将来自对应列的HC复位电平、HC信号电平、LC复位电平和LC信号电平中的每一个转换为数字信号。ADC 270包括比较器271、自动调零开关272和273以及计数器274。
比较器271将来自垂直信号线309的复位电平和信号电平与作为斜坡信号rmp的电平的参考电压进行比较。比较器271将比较结果VCO供给到计数器274。
自动调零开关272根据来自时序控制电路212的自动调零信号az使比较器271的反相输入端子(-)和输出端子短路。自动调零开关273根据来自时序控制电路212的自动调零信号az使比较器271的非反相输入端子(+)和输出端子短路。
计数器274在直到比较结果VCO被反转的期间内对计数值进行计数。计数器274将指示计数值的数字信号供给到数字信号处理单元400。
数字信号处理单元400对数字信号执行CDS处理、照度判定、数字增益校正等。后面将说明这种处理的细节。数字信号处理单元400将处理后的数据供给到记录单元120。
[数字信号处理单元的构成例]
图6是示出本技术第一实施方案中的数字信号处理单元400的构成例的框图。数字信号处理单元400包括选择器411、存储器412、CDS处理单元420、选择器413、照度判定单元414、存储器415、选择器416和数字增益校正单元417。
选择器411在时序控制电路212的控制下切换来自ADC 270的数字信号的输出目的地。这里，假设对应于HC复位电平的数字信号被表示为DOph，对应于HC信号电平的数字信号被表示为DOdh。对应于LC复位电平的数字信号被表示为DOpl，对应于LC信号电平的数字信号被表示为DOdl。
选择器411将对应于复位电平的数字信号DOph和DOpl输出到存储器412并保持，并且将对应于信号电平的数字信号DOdh和DOdl输出到CDS处理单元420。
CDS处理单元420执行获得复位电平和信号电平之间的差分的CDS处理。CDS处理单元420包括减法器421。
减法器421获得对应于HC复位电平的数字信号DOph和对应于HC信号电平的数字信号DOdh之间的差分，并将该差分作为指示净HC信号电平的数字信号DOh供给到选择器413。此外，减法器421获得对应于LC复位电平的数字信号DOpl和对应于LC信号电平的数字信号DOdl之间的差分，并将该差分作为指示净LC信号电平的数字信号DOl供给到选择器413。
选择器411在时序控制电路212的控制下切换来自减法器421的数字信号的输出目的地。选择器411将HC设定时的数字信号DOh(HC信号电平)供给到照度判定单元414和存储器415。此外，选择器411将LC设定时的数字信号DOl(LC信号电平)供给到选择器416。
照度判定单元414基于HC设定时的数字信号DOh(HC信号电平)来判定照度是否高于预定值。照度判定单元414将数字信号DOh与预定阈值Th进行比较，并且在数字信号DOh高于阈值Th的情况下，判定照度是高于预定值的高照度。另一方面，在数字信号DOh小于或等于阈值Th的情况下，判定照度是小于或等于预定值的低照度。照度判定单元414将判定结果DET供给到选择器416和数字增益校正单元417。
选择器416根据判定结果来选择HC设定时的数字信号DOh(HC信号电平)和LC设定时的数据信号DOl(LC信号电平)中的一个。在判定结果指示高照度的情况下，选择器416从选择器413选择LC设定时的数字信号DOl，并将其供给到数字增益校正单元417。另一方面，在判定结果指示低照度的情况下，选择器416选择保持在存储器415中的HC设定时的数字信号DOh，并将其供给到数字增益校正单元417。注意，选择器416是权利要求中记载的后级选择器的示例。
数字增益校正单元417根据需要校正信号电平。在判定结果指示高照度的情况下，数字增益校正单元417在未校正的情况下将数字信号DOl原样地输出到记录单元120作为像素数据DO。另一方面，在判定结果指示低照度的情况下，数字增益校正单元417校正数字信号DOh以使增益等于LC设定时的值，并将校正后的数字信号DOh输出到记录单元120作为像素数据DO。
注意，数字信号处理单元400的处理的一部分或全部也可以在固态成像元件200的外部执行。例如，数字信号处理单元400的处理的至少一部分可以由数字信号处理(DSP)电路执行。
此外，CDS处理在ADC 270的后级中执行，或者可选择地，ADC 270可以执行CDS处理。在这种情况下，只需要ADC 270内的计数器274在P相转换时和D相转换时改变计数操作。例如，只需要计数器274在P相转换时执行向下计数，在D相转换时进行向上计数。
此外，数字信号处理单元400基于CDS处理后的数字信号DOh(HC信号电平)来判定照度，但是也可以基于CDS处理前的数字信号DOdh(HC信号电平)来判定照度。
[固态成像元件的操作的示例]
图7是示出本技术第一实施方案中的全局快门操作的示例的时序图。在从紧接曝光开始之前的时机T0到脉冲期间经过之后的时机T1的期间内，垂直扫描电路211针对所有行(换句话说，所有像素)供给高电平的FD复位信号rst、高电平的控制信号fdg和高电平的传输信号trg。因此，所有像素都被PD复位，并且在所有行中同时开始曝光。
这里，图中的rst_[n]、fdg_[n]、trg_[n]、rstb_[n]、Φpl_[n]，Φph_[n]和Φdh_[n]指示到在N行之中的第n行的像素的信号。N是指示行的总数的整数，n是从1～N的整数。
在紧接曝光结束之前的时机T2，垂直扫描电路211在将所有行的控制信号fdg、后级复位信号rstb和选择信号Φpl设定为高电平。此外，垂直扫描电路211在从时机T2开始的脉冲期间内向所有行供给高电平的FD复位信号rst。因此，所有像素都被FD复位。
然后，垂直扫描电路211在时机T3将所有行的选择信号Φpl设定为低电平。LC复位电平在从时机T2到时机T3的期间内被采样和保持。
随后，垂直扫描电路211在时机T4将所有行的控制信号fdg设定为低电平，并且在从时机T4到紧接T5之前的期间内将所有行的选择信号Φph设定为高电平。因此，HC复位电平被采样和保持。
垂直扫描电路211在从时机T5开始的脉冲期间内向所有行供给高电平的传输信号trg。因此，所有行的曝光结束。
然后，在从时机T6到时机T7的期间内，所有行的选择信号Φdh被设定为高电平。因此，HC信号电平被采样和保持。
随后，垂直扫描电路211在时机T8将所有行的控制信号fdg设定为高电平，并且在从时机T9到时机T10的期间内将所有行的选择信号Φdl设定为高电平。因此，LC信号电平被采样和保持。
此外，在曝光时，垂直扫描电路211导通所有行的电流源晶体管316以供给电流id1，并且断开所有行的负载MOS晶体管251以停止电流id2。
图8是示出本技术第一实施方案中的像素的读出操作的示例的时序图。图中的读出操作与水平同步信号XHS同步地执行。水平同步信号XHS是频率高于垂直同步信号XVS的时机信号。各行的读出期间的长度对应于水平同步信号XHS的周期。
在第n行的读出开始时的时机T11，垂直扫描电路211将第n行的后级选择信号selb、FD复位信号rst和控制信号fdg设定为高电平，并在脉冲期间内将高电平的后级复位信号rstb供给到第n行。因此，后级节点360的电平被初始化。图中的rstb_[n]表示到在N行之中的第n行的像素的信号。
然后，垂直扫描电路211在从时机T12到紧接时机T13之前的期间内将高电平的选择信号Φph供给到第n行。DAC 213在自动调零期间经过之后的一定期间内逐渐增加斜坡信号rmp的电压(即，参考电压)。因此，经由垂直信号线309读出HC复位电平。
垂直扫描电路211在从时机T13到紧接时机T14之前的期间内将高电平的选择信号Φdh供给到第n行。在参考电压的初始化之后，DAC 213在一定期间内逐渐增加斜坡信号rmp的电压。因此，经由垂直信号线309读出HC信号电平。
随后，垂直扫描电路211在从时机T14到紧接时机T15之前的期间内将高电平的选择信号Φpl供给到第n行。DAC 213在自动调零期间经过之后的一定期间内逐渐增加斜坡信号rmp的电压。因此，经由垂直信号线309读出LC复位电平。
垂直扫描电路211在从时机T15到第n行的读数结束的时机T16的期间内将高电平的选择信号Φdl供给到第n行。在参考电压的初始化之后，DAC 213在一定期间内逐渐增加斜坡信号rmp的电压。因此，经由垂直信号线309读出LC信号电平。
此外，在读出时，垂直扫描电路211断开所有行的电流源晶体管316以停止电流id1，并且导通所有行的负载MOS晶体管251以供给电流id2。
如图所示，固态成像元件200按照HC复位电平(P相)、HC信号电平(D相)、LC复位电平(P相)和LC信号电平(D相)的顺序读出信号，但是读出顺序不限于这样的顺序。
如图9所示，可以按照D相、P相、D相和P相的顺序执行读出。在这种情况下，如图所示，斜坡信号rmp的斜率的倾斜与图8中的相反。
图10是示出本技术第一实施方案中的数字增益的校正方法的示意图。图中的纵轴表示以最低有效位(LSB)为单位的数字信号的值。图中的横轴表示信号电荷的量。
此外，长短虚线表示在低转换效率(LC)设定时的数字值与电荷量之间的关系的示例。长短虚线的斜率对应于LC设定时的增益。细实线表示高转换效率(HC)设定时的校正前的数字值与电荷量之间的关系的示例。细实线的斜率对应于HC设定时的校正前的增益。
在低照度下，数字信号处理单元400选择HC设定时的数字信号DOh(HC信号电平)，并执行校正以使增益等于LC设定时的值。例如，在将LC设定时的增益表示为GL并且将HC设定时的增益表示为GH的情况下，数字信号处理单元400将HC设定时的数字信号DOh乘以GL/GH。
图中的粗实线表示HC设定时的校正后的数字值与电荷量之间的关系的示例。粗实线的斜率对应于HC设定时的校正后的增益。
图11是示出比较例中的像素的构成例的电路图。在该比较例中，未设置选择电路350、转换效率控制晶体管317和FD 319，并且在前级节点330和前级电路之间插入传输晶体管。此外，插入电容器C1和C2来代替电容元件331～334。电容器C1插入在前级节点330和接地端子之间，电容器C2插入在前级节点330和后级节点360之间。
该比较例中的像素的曝光控制和读出控制例如记载在“Jae-kyu Lee,et al.,A2.1e-Temporal Noise and-105dB Parasitic Light Sensitivity Backside-Illuminated 2.3μm-Pixel Voltage-Domain Global Shutter CMOS Image Sensor UsingHigh-Capacity DRAM Capacitor Technology,ISSCC 2020”(Jae-kyu Lee等人，使用高容量DRAM电容器技术的2.1e时间噪声和-105dB寄生光灵敏度背面照射式2.3μm像素电压域全局快门CMOS图像传感器，ISSCC 2020”)的图5.5.2中。在该比较例中，假设电容器C1和C2中的每一个的电容值是C，则曝光和读出时的kTC噪声的电平Vn由下式表示。
Vn ＝ (3*kT/C)1/2 式1
在上式中，k是玻尔兹曼常数，单位例如是焦耳/开尔文(J/k)。T是绝对温度，单位例如是开尔文(K)。此外，Vn的单位例如是伏特(V)，C的单位例如是法拉(F)。
图12是示出本技术第一实施方案中的在初始化后级节点时和读出复位电平时像素块的状态的示例的图。图中的a表示初始化后级节点360时的像素块300的状态，图中的b表示读出复位电平时的像素块300的状态。此外，在图中，为了便于说明，选择晶体管351、选择晶体管352和后级复位晶体管361由开关的图形符号表示。此外，省略了选择晶体管353和354。
如图中的a所示，在紧接读出复位电平之前，垂直扫描电路211打开选择晶体管351～354，并闭合后级复位晶体管361。因此，电容元件331和332从后级节点360断开，并且后级节点360的电平被初始化。
以这种方式与电容元件331和332断开的后级节点360的寄生电容Cp的电容值被假设为与电容元件331和332相比非常小。例如，假设寄生电容Cp是几个毫微微法(fF)，则电容元件331和332为数十个毫微微法的数量级。
然后，如图的b所示，垂直扫描电路211闭合选择晶体管351，并打开选择晶体管352和后级复位晶体管361。因此，经由后级电路370读出HC复位电平。
图13是示出本技术第一实施方案中的在读出信号电平时像素块300的状态的示例的图。
在读出HC复位电平之后，垂直扫描电路211闭合选择晶体管352，并打开选择晶体管351和后级复位晶体管361。因此，经由后级电路370读出HC信号电平。
这里，考虑像素的曝光时的kTC噪声。在曝光时，kTC噪声发生在紧接曝光结束之前的复位电平的采样和信号电平的采样中的每一个中。假设电容元件331～334中的每一个的电容值是C，则曝光时的kTC噪声的电平Vn由下式表示。
Vn ＝ (2*kT/C)1/2 式2
此外，如图12和图13所示，由于在读出时后级复位晶体管361被驱动，所以此时会发生kTC噪声。然而，电容元件331和332在后级复位晶体管361的驱动时断开，并且此时的寄生电容Cp小。因此，与曝光时的kTC噪声相比，可以忽略读出时的kTC噪声。因此，曝光和读出时的kTC噪声由式2表示。
利用式1和式2，在读出时电容器断开的像素块300中，kTC噪声小于在读出时不能断开电容器的比较例中的kTC噪声。因此，可以提高图像数据的图像质量。
图14是示出本技术第一实施方案中的固态成像元件200的操作的示例的流程图。例如，在执行用于捕获图像数据的预定应用的情况下开始操作。
垂直扫描电路211对所有像素进行曝光(步骤S901)。然后，垂直扫描电路211选择将要读出的行(步骤S902)。列信号处理电路260读出该行的高转换效率下的电平(HC复位电平和HC信号电平)(步骤S903)，并执行CDS处理(步骤S904)。接下来，列信号处理电路260读出该行的低转换效率下的电平(LC复位电平和LC信号电平)(步骤S905)，并执行CDS处理(步骤S906)。
列信号处理电路260判定照度是否为每列的高照度(步骤S907)。在某一列具有低照度的情况下(步骤S907：否)，列信号处理电路260选择该列的HC信号电平(步骤S908)并执行增益校正(步骤S909)。在某一列具有高照度的情况下(步骤S907：是)，列信号处理电路260选择该列的LC信号电平(步骤S910)。
在步骤S909或S910之后，固态成像元件200判断是否已经完成了所有行的读出(步骤S911)。在尚未完成所有行的读出的情况下(步骤S911：否)，固态成像元件200重复执行步骤S902和随后的步骤。另一方面，在已经完成所有行的读出的情况下(步骤S911：是)，固态成像元件200执行CDS处理等，并结束用于成像的操作。在连续捕获多个图像数据的情况下，与垂直同步信号同步地重复执行步骤S901～S911。
如上所述，根据本技术的第一实施方案，固态成像元件200通过转换效率控制晶体管317控制转换效率，并在电容元件331～334中保持HC复位电平、HC信号电平、LC复位电平和LC信号电平。因此，在全局快门方式中，可以降低高照度下的增益，并且可以增加低照度下的增益。这种双增益驱动允许通过在增大灵敏度的同时减少输入换算的噪声来提高图像质量。
[第一变形例]
在上述的第一实施方案中，固态成像元件200内的电路被设置在单个半导体芯片中，但是利用这种构成，在像素被小型化的情况下，存在元件不能容纳在半导体芯片内的可能性。第一实施方案的第一变形例的固态成像元件200与第一实施方案的不同之处在于，固态成像元件200内的电路分散地配置在两个半导体芯片中。
图15是示出本技术第一实施方案的第一变形例中的固态成像元件200的层叠结构的示例的图。第一实施方案的第一变形例的固态成像元件200包括电路芯片202和层叠在电路芯片202上的像素芯片201。这些芯片通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，还可以通过过孔或凸块进行连接。
上侧像素阵列单元221配置在像素芯片201中。下侧像素阵列单元222和列信号处理电路260配置在电路芯片202中。对于像素阵列单元220内的每个像素，像素的一部分配置在上侧像素阵列单元221中，其余配置在下侧像素阵列单元222中。
此外，在电路芯片202中，还配置有垂直扫描电路211、时序控制电路212、DAC 213和负载MOS电路块250。在附图中省略了这些电路。
此外，像素芯片201例如通过像素专用的工艺制造，电路芯片202例如通过互补MOS(CMOS)工艺制造。注意，像素芯片201是权利要求中记载的第一芯片的示例，电路芯片202是权利要求中记载的第二芯片的示例。
图16是示出本技术第一实施方案的第一变形例中的像素301的构成例的电路图。在像素301中，前级电路310配置在像素芯片201中，并且其他电路和元件(如电容元件331～334)配置在电路芯片202中。注意，电流源晶体管316可以进一步配置在电路芯片202中。如图所示，通过将像素301内的元件分散地配置在层叠的像素芯片201和电路芯片202中，可以减小像素面积，并且有利于像素小型化。
如上所述，根据本技术第一实施方案的第一变形例，由于像素块300内的电路和元件分散地配置在两个半导体芯片中，因此有利于像素小型化。
[第二变形例]
在上述第一实施方案的第一变形例中，像素301的一部分和周边电路(如列信号处理电路260)设置在下侧的电路芯片202中。然而，利用这种构成，电路芯片202侧的电路和元件的配置面积比像素芯片201的配置面积大了周边电路，并且存在着在像素芯片201中产生没有电路和元件的不必要的空间的可能性。第一实施方案的第二变形例的固态成像元件200与第一实施方案的第一变形例的不同之处在于，固态成像元件200内的电路分散地配置在三个半导体芯片中。
图17是示出本技术第一实施方案的第二变形例中的固态成像元件200的层叠结构的示例的图。第一实施方案的第二变形例的固态成像元件200包括上侧像素芯片203、下侧像素芯片204和电路芯片202。这些芯片是层叠的，并且通过例如Cu-Cu接合进行电气连接。注意，除了Cu-Cu接合之外，还可以通过过孔或凸块进行连接。
上侧像素阵列单元221配置在上侧像素芯片203中。下侧像素阵列单元222配置在下侧像素芯片204中。对于像素阵列单元220内的每个像素，像素的一部分配置在上侧像素阵列单元221中，其余配置在下侧像素阵列单元222中。
此外，在电路芯片202中，配置有列信号处理电路260、垂直扫描电路211、时序控制电路212、DAC 213和负载MOS电路块250。在图中省略了除了列信号处理电路260之外的电路。
注意，上侧像素芯片203是权利要求中记载的第一芯片的示例，下侧像素芯片204是权利要求中记载的第二芯片的示例。电路芯片202是权利要求书中记载的第三芯片的示例。
通过采用如图所示的三层构成，与两层构成相比，可以减少不必要的空间并进一步使像素小型化。此外，作为第一层的下侧像素芯片204可以通过用于电容器和开关的专用工艺来制造。
如上所述，在本技术第一实施方案的第二变形例中，由于固态成像元件200内的电路分散地配置在三个半导体芯片中，因此与电路被分散地配置在两个半导体芯片中的情况相比，像素可以进一步小型化。
<2.第二实施方案>
在上述的第一实施方案中，照度是在HC复位电平、HC信号电平、LC复位电平和LC信号电平针对每行顺次进行AD转换之后判定的，但是在这种构成中，读出速度可能不足。第二实施方案的固态成像元件200与第一实施方案的不同之处在于，通过在AD转换之前判定照度来减少AD转换的次数并且提高读出速度。
图18是示出本技术第二实施方案中的固态成像元件200的构成例的框图。在第二实施方案的像素阵列单元220中，配置有多个像素块300。在每个像素块300中，配置有像素301和像素302。像素301和302例如在垂直方向上配置。注意，像素块300内的像素可以沿着水平方向或沿着倾斜方向配置。
图19是示出本技术第二实施方案中的像素块300的构成例的框图。在像素块300内，配置有前级电路310和510、电容元件331～334、电容元件531～534、选择电路350、后级复位晶体管361和366以及后级电路370。
在选择电路350中，配置有HC侧选择电路355和LC侧选择电路356。此外，在后级电路370中，配置有HC侧后级电路375和LC侧后级电路376。
电容元件331和332的各自的一端经由前级节点330共同连接到前级电路310，并且各自的另一端连接到HC侧选择电路355。电容元件333和334的各自的一端经由前级节点330共同连接到前级电路310，并且各自的另一端连接到LC侧选择电路356。
电容元件531和532的各自的一端经由前级节点530共同连接到前级电路510，并且各自的另一端连接到HC侧选择电路355。电容元件533和534的各自的一端经由前级节点530共同连接到前级电路510，并且各自的另一端连接到LC侧选择电路356。
此外，HC侧选择电路355经由后级节点360连接到HC侧后级电路375，并且LC侧选择电路356经由后级节点365连接到LC侧后级电路376。
后级复位晶体管361根据后级复位信号rstb来初始化后级节点360，并且后级复位晶体管366根据后级复位信号rstb来初始化后级节点365。
此外，在像素阵列单元220中，垂直信号线308和309针对像素块300的每列被配线。HC侧后级电路375经由垂直信号线309输出信号，LC侧后级电路376经由垂直信号线308输出信号。垂直信号线308的电位被表示为vsll，垂直信号线309的电位被表示为vslh。
图中的包括前级电路310、电容元件331～334、选择电路350、后级复位晶体管361和366以及后级电路370的电路用作像素301。此外，包括前级电路510、电容元件531～534、选择电路350、后级复位晶体管361和366以及后级电路370的电路用作像素302。像素301和302共享选择电路350和以后的部分，使得与不共享的情况相比，可以减小电路规模。
图20是示出本技术第二实施方案中的像素块300的构成例的电路图。第二实施方案的前级电路310的构成类似于第一实施方案的构成。
前级电路510包括光电转换元件511、传输晶体管512、FD复位晶体管513、FD 514、前级放大晶体管515、电流源晶体管516、转换效率控制晶体管517和FD 518。这些元件的连接构成类似于前级电路310内的元件的连接构成。
在HC侧选择电路355中，配置有选择晶体管351、352、551和552。在LC侧选择电路356中，配置有选择晶体管353、354、553和554。在HC侧后级电路375中，配置有后级放大晶体管371和后级选择晶体管372，并且在LC侧后级电路376中，配置有后级放大晶体管377和后级选择晶体管378。
第二实施方案的选择晶体管351～354以及后级放大晶体管371和后级选择晶体管372的连接构成类似于第一实施方案的连接构成。然而，选择信号Φph1、Φdh1、Φpl1和Φdl1被供给到选择晶体管351、352、353和354。
选择晶体管551根据来自垂直扫描电路211的选择信号Φph2打开和关闭电容元件531与后级节点360之间的路径。选择晶体管552根据来自垂直扫描电路211的选择信号Φdh2打开和关闭电容元件532与后级节点360之间的路径。
选择晶体管553根据来自垂直扫描电路211的选择信号Φpl2打开和关闭电容元件533与后级节点365之间的路径。选择晶体管554根据来自垂直扫描电路211的选择信号Φdl2打开和关闭电容元件534与后级节点365之间的路径。
后级放大晶体管377和后级选择晶体管378的连接构成类似于后级放大晶体管371和后级选择晶体管372的连接构成。
利用图中所示的电路构成，HC复位电平和HC信号电平从垂直信号线309输出。此外，LC复位电平和LC信号电平从垂直信号线308输出。HC侧和LC侧分别设置有电路和垂直信号线的构成允许并行地读出HC侧信号(复位电平和信号电平)和LC侧信号。
注意，前级电路310和510是权利要求中记载的第一和第二前级电路的示例。FD314和318是权利要求中记载的一对第一浮动扩散层的示例。FD 514和518是权利要求中记载的一对第二浮动扩散层的示例。转换效率控制晶体管317和517是权利要求中记载的第一转换效率控制晶体管和第二转换效率控制晶体管的示例。电容元件531、532、533和534是权利要求中记载的第五、第六、第七和第八电容元件的示例。
此外，像素301和302可以共享选择电路350和以后的部分，但是可以不共享选择电路35和以后的部分。在这种情况下，如图21所示，通过从像素块300去除前级电路510、电容元件531～534和选择晶体管551～554而获得的电路被配置在像素301内。
图22是示出本技术第二实施方案中的列信号处理电路260的构成例的框图。在第二实施方案的列信号处理电路260中，除了针对像素块300的每列的ADC 270和数字信号处理单元400之外，还配置有选择器261和锁存电路262。
选择器261根据来自锁存电路262的锁存输出信号LTO来选择LC侧垂直信号线308的电位vsll和HC侧垂直信号线309的电位vslh中的一个。选择器261将所选择的电位作为输出电位vslo输出到ADC 270内的比较器271。注意，选择器261是权利要求中记载的前级选择器的示例。
此外，锁存电路262基于比较结果VCO生成锁存输出信号LTO。除了比较结果VCO之外，复位信号L_rst、置位信号L_set和锁存信号LT从时序控制电路212输入到锁存电路262。此外，锁存电路262将锁存输出信号LTO输出到选择器261和数字信号处理单元400。
图23是示出本技术第二实施方案中的锁存电路262的操作的示例的图。在复位信号L_rst处于高电平的情况下，无论置位信号L_set、锁存信号LT和比较结果VCO(输入)如何，锁存输出信号LTO都被复位到低电平。
在复位信号L_rst和置位信号L_set之中只有置位信号L_set处于高电平的情况下，无论锁存信号LT和比较结果VCO如何，锁存输出信号LTO都被设定为高电平。
在复位信号L_rst、置位信号L_set和锁存信号LT之中只有锁存信号LT处于高电平的情况下，比较结果VCO原样地作为锁存输出信号LTO直通输出。
在复位信号L_rst、置位信号L_set和锁存信号LT处于低电平的情况下，锁存电路262进入锁存状态，并且上次值作为锁存输出信号LTO输出。
图24是示出本技术第二实施方案中的数字信号处理单元400的构成例的框图。第二实施方案的数字信号处理单元400与第一实施方案的不同之处在于，没有配置选择器413、照度判定单元414、存储器415和选择器416。
在第二实施方案中，CDS处理单元420将差分的数字信号供给到数字增益校正单元417。此外，数字增益校正单元417基于锁存输出信号LTO来校正高照度下的数字信号。
图25是示出本技术第二实施方案中的全局快门操作的示例的时序图。如何控制第二实施方案的FD复位信号rst、控制信号fdg和传输信号trg与第一实施方案的类似。
垂直扫描电路211在从时机T2到时机T3的期间内将选择信号Φpl1和Φpl2设定为高电平。然后，垂直扫描电路211在从时机T4到紧接T5之前的期间内将选择信号Φph1和Φph2设定为高电平。
垂直扫描电路211在从时机T6到时机T7的期间内将选择信号Φdh1和Φdh2设定为高电平。然后，垂直扫描电路211在从时机T9到时机T10的期间内将选择信号Φdl1和Φdl2设定为高电平。
图26是示出本技术第二实施方案中的第一像素301的读出操作的示例的时序图。假设像素301属于第n行，并且像素302属于第(n+1)行。
在从第n行的读出开始时的时机T11到时机T12的期间内，垂直扫描电路211将高电平的后级复位信号rstb供给到第n行，并且时序控制电路212供给高电平的置位信号L_set。因此，后级节点360被初始化。
垂直扫描电路211在时机T12将选择信号Φdh1设定为高电平，并且在时机T13将选择信号设定为高电平。
此外，比较器271在从时机T11到时机T13的期间内执行自动调零操作。在该自动调零期间中，垂直信号线308和309的各自电位vsll和vslh以取决于照度的方式增加。在图中，实线表示在低照度下的电位vsll和vslh的变化，虚线表示在高照度下的电位vsll和vslh的变化。
此外，锁存电路262在自动调零期间内供给高电平的锁存输出信号LTO。此外，选择器261在自动调零期间内选择LC侧电位vsll，在自动调零期间经过之后的判定期间内选择HC侧电位vslh，并且输出这些电位作为输出电位vslo。
时序控制电路212在从时机T13开始的脉冲期间内供给高电平的复位信号L_rst，并且在从时机T14到时机T15的期间内供给高电平的锁存信号LT。因此，锁存电路262在被复位之后在时机T14迁移到直通状态，并且在时机T15锁存比较结果VCO。
此外，在从时机T14到时机T15的期间内，斜坡信号rmp增大了阈值th。比较器271将斜坡信号rmp与输出电位vslo进行比较。在时机T15锁存的比较结果VCO指示照度是否高于与阈值th相对应的预定值。
在照度是小于或等于预定值的低照度的情况下，比较器271输出低电平的比较结果VCO，锁存电路262锁存该值，并且选择器261根据锁存的输出来选择HC侧电位vslh。图中的实线表示在低照度下的锁存输出信号LTO的变化。
另一方面，在照度是高照度的情况下，比较器271输出高电平的比较结果VCO，锁存电路262锁存该值，并且选择器261根据锁存的输出来选择LC侧电位vsll。图中的虚线表示在高照度下的锁存信号LTO的变化。
如上所述，在第二实施方案中，比较器271基于AD转换前的模拟信号(vslo)来判定照度是否为高照度。
垂直扫描电路211在照度判定之后的时机T16将第n行的选择信号Φdl1设定为低电平，并且将选择信号Φdh1设定为低电平。斜坡信号rmp的参考电压在从照度判定之后的预定时机到时机T16的期间内逐渐增加。因此，LC信号电平和HC信号电平之中的所选择的一个(D相)被进行AD转换。
垂直扫描电路211在从紧接时机T16之后到时机T17的期间内将高电平的选择信号Φpl1和Φdph1供给到第n行。斜坡信号rmp的参考电压在从时机T16之后的预定时机到时机T17的期间内逐渐增加。因此，LC复位电平和HC复位电平之中的所选择的一个(P相)被进行AD转换。
如图所示，由于比较器271在AD转换之前判定照度，并且选择器261切换垂直信号线，因此信号电平和复位电平中的每一个的AD转换只需要执行一次。因此，与信号电平和复位电平中的每一个执行两次AD转换的第一实施方案相比，可以提高读出速度。
注意，时序控制电路212还可以在已经判定照度的时机T15之后的读出期间中停止供给与垂直信号线308和309之中的未被选择的一个相对应的电流id2。在这种情况下，时序控制电路212在从读出开始到时机T15的期间内供给LC侧和HC侧二者的电流id2。然后，当在时机T15判定照度是高照度时，HC侧负载MOS晶体管251被控制以停止HC侧电流id2的供给。另一方面，当判定照度是低照度时，时序控制电路212控制LC侧负载MOS晶体管251以停止LC侧电流id2的供给。通过这种控制，可以进一步降低功耗。
图27是示出本技术第二实施方案中的第二像素302的读出操作的示例的时序图。由于像素302属于第(n+1)行，因此如图所示，垂直扫描电路211驱动第(n+1)行。驱动方法与第n行的驱动方法类似。
注意，第一实施方案的第一和第二变形例可以适用于第二实施方案。
如上所述，根据本技术的第二实施方案，由于比较器271在AD转换之前判定照度，并且选择器261切换垂直信号线，因此可以减少AD转换的次数。因此，可以提高读出速度。
[变形例]
在上述的第二实施方案中，固态成像元件200顺次读出像素块300内的两个像素中的每一个的像素信号，但是利用这种构成，存在读出速度不足的可能性。第二实施方案的变形例的固态成像元件200与第一实施方案的固态成像元件的不同之处在于，执行像素相加。
图28是示出本技术第一实施方案的变形例中的像素的读出操作的示例的时序图。在第二实施方案的变形例的固态成像元件200中，设定包括不执行像素相加的非相加模式和执行像素相加的相加模式的多个模式中的任何一个。非相加模式下的全局快门操作和读出操作与第二实施方案中的类似。相加模式下的全局快门操作与非相加模式下的类似。
在相加模式执行读出的情况下，如图所示，垂直扫描电路211在与选择信号Φdh1、Φdl1、Φpl1和Φph1相同的时机控制选择信号Φdh2、Φdl2、Φpl2和Φph2。
具体地，在从时机T12到时机T16的期间内，垂直扫描电路211将高电平的选择信号Φdh1和Φdh2供给到第n行和第(n+1)行。在从时机T13到时机T16的期间内，垂直扫描电路211将高电平的选择信号Φdl1和Φdl2供给到第n行和第(n+1)行。
然后，在从紧接时机T16之后到时机T17的期间内，垂直扫描电路211将高电平的选择信号Φpl1、Φph1、Φpl2和Φph2供给到第n行和第(n+1)行。
通过上述控制，两个像素的像素信号被相加。通过这种像素相加，与不进行相加的情况相比，可以提高灵敏度和读出速度。此外，由于通过像素相加而将要读出的行的数量减少，因此可以降低功耗。
如上所述，根据本技术第二实施方案的变形例，由于垂直扫描电路211在与像素302的选择信号相同的时机控制像素301的选择信号，所以可以将两个像素的各自像素信号相加。因此，与不进行相加的情况相比，可以提高灵敏度和读出速度，并且可以降低功耗。
<3.移动体的应用例>
根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开实施方案的技术可以被实现为安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人飞行器、船舶、机器人等各种类型的移动体上的装置。
图29是示出作为根据本公开实施方案的技术可适用的移动体控制系统的示例的车辆控制系统的示意性构成例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图29所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型算出机12051、声音/图像输出单元12052和车载网络接口(I/F)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、用于调整车辆的转向角的转向机构、用于产生车辆的制动力的制动装置等的控制装置。
主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、转向信号灯或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式装置传递的无线电波或各种开关的信号可以输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。
车外信息检测单元12030检测安装车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031拍摄车辆外部的图像并接收所拍摄的图像。基于接收到的图像，车外信息检测单元12030可以执行诸如人、汽车、障碍物、标志、道路上的文字等物体检测处理或距离检测处理。例如，车外信息检测单元12030对接收到的图像实施图像处理，并且基于图像处理的结果执行物体检测处理或距离检测处理。
成像部12031是接收光并输出对应于受光量的电气信号的光学传感器。成像部12031可以输出电气信号作为图像或可以输出电气信号作为测距信息。此外，由成像部12031接收的光可以是可见光或诸如红外线等不可见光。
车内信息检测单元12040检测车内的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测单元12041连接。例如，驾驶员状态检测单元12041包括拍摄驾驶员的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以算出驾驶员的疲劳度或集中度，或者可以判断驾驶员是否打瞌睡。
例如，微型算出机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来算出驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型算出机12051可以执行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告、车辆的车道偏离警告等的高级驾驶员辅助系统(ADAS)的功能。
此外，微型算出机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等来进行协调控制，以实现其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等。
此外，微型算出机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型算出机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，以实现诸如将远光灯切换为近光灯等防止眩光。
声音/图像输出单元12052将声音和图像输出信号中的至少一种传递到能够在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图29的示例中，作为输出装置，音频扬声器12061、显示单元12062和仪表板12063被示出。例如，显示单元12062可以包括车载显示器和平视显示器中的至少一种。
图30是示出成像部12031的安装位置的示例的图。
在图30中，成像部12031包括成像部12101、12102、12103、12104和12105。
成像部12101、12102、12103、12104和12105被配置在例如车辆12100的车头、侧视镜、后保险杠、后门、车内的挡风玻璃的上侧等位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上侧的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。设置在车内的挡风玻璃上侧的成像部12105主要用于检测前方车辆、行人、障碍物、交通信号、交通标志、车道等。
顺便提及，图30示出了成像部12101至12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101至12104拍摄的图像数据被彼此叠加，可以获得车辆12100的从上方看到的鸟瞰图像。
成像部12101至12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101至12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有相位差检测用的像素的成像元件。
例如，微型算出机12051可以基于从成像部12101至12104获得的距离信息确定距各成像范围12111至12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，从而可以提取位于车辆12100的行驶路线上的特别是最靠近的立体物且在与车辆12100的大致相同的方向上以预定速度(例如，0km/h以上)行驶的立体物作为前方车辆。此外，微型算出机12051可以设定在前方车辆的跟前预先确保的车辆之间的距离，并且可以进行自动制动控制(包括追踪行驶停止控制)、自动加速控制(包括追踪行驶开始控制)等。因此可以执行车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。
例如，微型算出机12051可以基于从成像部12101至12104获得的距离信息通过将立体物分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物，提取关于立体物的立体物数据，并利用提取的数据自动避开障碍物。例如，微型算出机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以视觉识别的障碍物。然后，微型算出机12051判断指示与各障碍物碰撞的危险度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞的可能性时，微型算出机12051可以通过经由音频扬声器12061和显示单元12062向驾驶者输出警告或者经由驱动系统控制单元12010进行强制减速或回避转向，从而能够进行碰撞避免的驾驶辅助。
成像部12101至12104中的至少一个可以是用于检测红外线的红外相机。例如，微型算出机12051可以通过判断行人是否存在于成像部12101至12104的拍摄图像中来识别行人。例如，通过提取作为红外相机的成像部12101至12104的拍摄图像中的特征点的过程以及对指示物体的轮廓的一系列特征点进行图案匹配处理以判断该物体是否为行人的过程来进行行人的识别。当微型算出机12051判断行人存在于成像部12101至12104的拍摄图像中并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使其显示叠加的四边形轮廓线以强调所识别的行人。此外，声音/图像输出单元12052可以控制显示单元12062，使其在期望的位置显示指示行人的图标等。
上面已经说明了根据本公开实施方案的技术可以适用的车辆控制系统的示例。根据本公开的技术可以例如适用于上述构成之中的成像部12031。具体地，图1中的成像装置100可以适用于成像部12031。通过将根据本公开实施方案的技术适用于成像部12031，作为实现噪声降低和灵敏度提高的结果，可以获得更容易观看的捕获图像，从而可以减少驾驶员的疲劳。
注意，上述实施方案示出了用于实施本技术的示例，并且实施方案中的事项和权利要求中指定发明的事项具有对应关系。类似地，权利要求中指定发明的事项和本技术的实施方案中具有相同名称的事项具有对应关系。然而，本技术不限于实施方案，并且可以在不偏离其要旨的情况下通过对实施方案进行各种变形来实施。
注意，本说明书中记载的效果只是例示而不是限制性的，并且可以提供其他的效果。
注意，本技术还可以具有以下构成。
(1)一种固态成像元件，包括：
前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；
第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；
选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；和
后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。
(2)根据(1)中所述的固态成像元件，其中
所述转换效率控制晶体管将转换效率控制为高于预定值的高转换效率或低于预定值的低转换效率，
第一电容元件保持当转换效率为高转换效率时的复位电平作为高转换(HC)复位电平，
第二电容元件保持当转换效率为高转换效率时的信号电平作为HC信号电平，
第三电容元件保持当转换效率为低转换效率时的复位电平作为低转换(LC)复位电平，和
第四电容元件保持当转换效率为低转换效率时的信号电平作为LC信号电平。
(3)根据(2)中所述的固态成像元件，还包括：
模数转换单元，其将所述HC复位电平、所述HC信号电平、所述LC复位电平和所述LC信号电平中的每一个转换为数字信号；
相关双采样处理单元，其算出对应于HC复位电平的数字信号和对应于HC信号电平的数字信号之间的差分作为HC差分数据，并且算出对应于LC复位电平的数字信号和对应于LC信号电平的数字信号之间的差分作为LC差分数据；
照度判定单元，其基于所述HC差分数据来判定照度是否高于预定值，并生成判定结果；和
后级选择器，其基于所述判定结果来选择所述HC差分数据和所述LC差分数据中的一个。
(4)根据(2)或(3)中所述的固态成像元件，其中
所述后级节点包括HC侧后级节点和LC侧后级节点，
所述选择电路包括
HC侧选择电路，其选择第一和第二电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述HC侧后级节点，和
LC侧选择电路，其选择第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述LC侧后级节点，和
所述后级电路包括
HC侧后级电路，其从所述HC侧后级节点读出所述HC信号电平和所述HC复位电平，并经由HC侧垂直信号线输出，和
LC侧后级电路，其从所述LC侧后级节点读出所述LC信号电平和所述LC复位电平，并经由LC侧垂直信号线输出。
(5)根据(4)中所述的固态成像元件，还包括：
前级选择器，其根据预定的锁存输出信号来选择所述HC侧垂直信号线的电位和所述LC侧垂直信号线的电位中的一个，并将所选择的电位作为输出电位输出；
比较器，其将所述输出电位与预定的参考电压进行比较，并输出比较结果；
锁存电路，其基于所述比较结果生成所述锁存输出信号；和
计数器，其在直到所述比较结果被反转的期间内对计数值进行计数。
(6)根据(4)或(5)中所述的固态成像元件，还包括
第五、第六、第七和第八电容元件，其中
所述一对浮动扩散层包括第一像素内的一对第一浮动扩散层和第二像素内的一对第二浮动扩散层，
所述转换效率控制晶体管包括第一像素内的第一转换效率控制晶体管和第二像素内的第二转换效率控制晶体管，
所述前级电路包括
第一前级电路，在其中配置有所述一对第一浮动扩散层和第一转换效率控制晶体管，和
第二前级电路，在其中配置有所述一对第二浮动扩散层和第二转换效率控制晶体管，
第一、第二、第三和第四电容元件的各自的一端共同连接到第一前级电路，和
第五、第六、第七和第八电容元件的各自的一端共同连接到第二前级电路。
(7)根据(1)～(6)中任一项所述的固态成像元件，其中
所述前级电路设置在第一芯片中，和
第一、第二、第三和第四电容元件、所述选择电路和所述后级电路设置在第二芯片中。
(8)根据(7)中所述的固态成像元件，还包括
模数转换器，其将所述复位电平和所述信号电平顺次转换为数字信号，和
所述模数转换器设置在第三芯片中。
(9)一种成像装置，包括：
前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；
第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；
选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；
后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得；和
信号处理电路，其对所述复位电平和所述信号电平进行处理。
(10)一种固态成像元件的控制方法，包括：
选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点，第一、第二、第三和第四电容元件的各自的一端共同连接到前级电路，在所述前级电路中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；和
经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。
附图标记列表
100成像装置 110成像透镜
120记录单元 130成像控制单元
200固态成像元件 201像素芯片
202电路芯片 203上侧像素芯片
204下侧像素芯片 211垂直扫描电路
212时序控制电路 213DAC
220像素阵列单元 221上侧像素阵列单元
222下侧像素阵列单元 250负载MOS电路块
251,252负载MOS晶体管2 60列信号处理电路
261,411,413,416选择器 262锁存电路
270ADC 271比较器
272,273自动调零开关 274计数器
300像素块 301,302像素
310,510前级电路 311,511光电转换元件
312,512传输晶体管 313,513FD复位晶体管
314,318,514,518FD 315,515前级放大晶体管
316,516电流源晶体管 317,517转换效率控制晶体管
331～334,531～534电容元件 350选择电路
351～354,551～554选择晶体管 355HC侧选择电路
356LC侧选择电路 361,366后级复位晶体管
370后级电路 371,377后级放大晶体管
372,378后级选择晶体管 375HC侧后级电路
376LC侧后级电路 400数字信号处理单元
412,415存储器 414照度判定单元
417数字增益校正单元 420CDS处理单元
421减法器 12031成像部

Claims (10)

1.一种固态成像元件，包括：
前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；
第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；
选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；和
后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。
2.根据权利要求1所述的固态成像元件，其中
所述转换效率控制晶体管将转换效率控制为高于预定值的高转换效率或低于预定值的低转换效率，
第一电容元件保持当转换效率为高转换效率时的复位电平作为高转换(HC)复位电平，
第二电容元件保持当转换效率为高转换效率时的信号电平作为HC信号电平，
第三电容元件保持当转换效率为低转换效率时的复位电平作为低转换(LC)复位电平，和
第四电容元件保持当转换效率为低转换效率时的信号电平作为LC信号电平。
3.根据权利要求2所述的固态成像元件，还包括：
模数转换单元，其将所述HC复位电平、所述HC信号电平、所述LC复位电平和所述LC信号电平中的每一个转换为数字信号；
相关双采样处理单元，其算出对应于HC复位电平的数字信号和对应于HC信号电平的数字信号之间的差分作为HC差分数据，并且算出对应于LC复位电平的数字信号和对应于LC信号电平的数字信号之间的差分作为LC差分数据；
照度判定单元，其基于所述HC差分数据来判定照度是否高于预定值，并生成判定结果；和
后级选择器，其基于所述判定结果来选择所述HC差分数据和所述LC差分数据中的一个。
4.根据权利要求2所述的固态成像元件，其中
所述后级节点包括HC侧后级节点和LC侧后级节点，
所述选择电路包括
HC侧选择电路，其选择第一和第二电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述HC侧后级节点，和
LC侧选择电路，其选择第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到所述LC侧后级节点，和
所述后级电路包括
HC侧后级电路，其从所述HC侧后级节点读出所述HC信号电平和所述HC复位电平，并经由HC侧垂直信号线输出，和
LC侧后级电路，其从所述LC侧后级节点读出所述LC信号电平和所述LC复位电平，并经由LC侧垂直信号线输出。
5.根据权利要求4所述的固态成像元件，还包括：
前级选择器，其根据预定的锁存输出信号来选择所述HC侧垂直信号线的电位和所述LC侧垂直信号线的电位中的一个，并将所选择的电位作为输出电位输出；
比较器，其将所述输出电位与预定的参考电压进行比较，并输出比较结果；
锁存电路，其基于所述比较结果生成所述锁存输出信号；和
计数器，其在直到所述比较结果被反转的期间内对计数值进行计数。
6.根据权利要求4所述的固态成像元件，还包括
第五、第六、第七和第八电容元件，其中
所述一对浮动扩散层包括第一像素内的一对第一浮动扩散层和第二像素内的一对第二浮动扩散层，
所述转换效率控制晶体管包括第一像素内的第一转换效率控制晶体管和第二像素内的第二转换效率控制晶体管，
所述前级电路包括
第一前级电路，在其中配置有所述一对第一浮动扩散层和第一转换效率控制晶体管，和
第二前级电路，在其中配置有所述一对第二浮动扩散层和第二转换效率控制晶体管，
第一、第二、第三和第四电容元件的各自的一端共同连接到第一前级电路，和
第五、第六、第七和第八电容元件的各自的一端共同连接到第二前级电路。
7.根据权利要求1所述的固态成像元件，其中
所述前级电路设置在第一芯片中，和
第一、第二、第三和第四电容元件、所述选择电路和所述后级电路设置在第二芯片中。
8.根据权利要求7所述的固态成像元件，还包括
模数转换器，其将所述复位电平和所述信号电平顺次转换为数字信号，和
所述模数转换器设置在第三芯片中。
9.一种成像装置，包括：
前级电路，在其中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；
第一、第二、第三和第四电容元件，其各自的一端共同连接到所述前级电路；
选择电路，其选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点；
后级电路，其经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得；和
信号处理电路，其对所述复位电平和所述信号电平进行处理。
10.一种固态成像元件的控制方法，包括：
选择第一、第二、第三和第四电容元件的各自的另一端中的一个，并将所选择的另一端连接到预定的后级节点，第一、第二、第三和第四电容元件的各自的一端共同连接到前级电路，在所述前级电路中配置有一对浮动扩散层和转换效率控制晶体管，所述一对浮动扩散层将传输的电荷转换为电压，所述转换效率控制晶体管通过打开和关闭所述一对浮动扩散层之间的路径来控制将电荷转换为电压的转换效率；和
经由所述后级节点读出复位电平和信号电平，所述复位电平通过放大所述一对浮动扩散层被初始化时的电压而获得，所述信号电平通过放大电荷被传输时的电压而获得。
CN202280016997.2A 2021-03-30 2022-01-13 固态成像元件、成像装置和固态成像元件的控制方法 Pending CN116941250A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021057205 2021-03-30
JP2021-057205 2021-03-30
PCT/JP2022/000866 WO2022209126A1 (ja) 2021-03-30 2022-01-13 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Publications (1)

Publication Number Publication Date
CN116941250A true CN116941250A (zh) 2023-10-24

Family

ID=83458495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280016997.2A Pending CN116941250A (zh) 2021-03-30 2022-01-13 固态成像元件、成像装置和固态成像元件的控制方法

Country Status (4)

Country Link
US (1) US20240171884A1 (zh)
CN (1) CN116941250A (zh)
DE (1) DE112022001831T5 (zh)
WO (1) WO2022209126A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096669A (ja) * 2012-11-08 2014-05-22 Canon Inc 光電変換装置の駆動方法、光電変換装置、光電変換システム
JP7072362B2 (ja) * 2017-09-26 2022-05-20 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7033932B2 (ja) * 2018-01-17 2022-03-11 キヤノン株式会社 放射線撮像装置、放射線撮像装置の制御方法およびプログラム

Also Published As

Publication number Publication date
US20240171884A1 (en) 2024-05-23
DE112022001831T5 (de) 2024-02-15
WO2022209126A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
WO2021215105A1 (ja) 固体撮像素子
CN110710197B (zh) 模拟数字转换器、固态成像元件和模拟数字转换器的控制方法
JP2019092143A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021215093A1 (ja) 固体撮像素子、および、撮像装置
WO2022181099A1 (ja) 固体撮像素子、および、撮像装置
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
CN116941250A (zh) 固态成像元件、成像装置和固态成像元件的控制方法
JP2022123205A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062935A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN116965053A (zh) 固态成像元件
WO2023062940A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024042849A1 (ja) 固体撮像素子、および、固体撮像素子の制御方法
WO2024116605A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20240187752A1 (en) Solid-state imaging element
WO2024004370A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062947A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023157489A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023007772A1 (ja) 固体撮像素子
WO2023067961A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023062962A1 (ja) 固体撮像素子
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法
CN117917093A (zh) 固态成像元件、成像装置和固态成像元件的控制方法
CN117941372A (zh) 摄像装置和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination