KR20230028404A - 고체 촬상 장치 및 촬상 장치 - Google Patents

고체 촬상 장치 및 촬상 장치 Download PDF

Info

Publication number
KR20230028404A
KR20230028404A KR1020237001908A KR20237001908A KR20230028404A KR 20230028404 A KR20230028404 A KR 20230028404A KR 1020237001908 A KR1020237001908 A KR 1020237001908A KR 20237001908 A KR20237001908 A KR 20237001908A KR 20230028404 A KR20230028404 A KR 20230028404A
Authority
KR
South Korea
Prior art keywords
transistor
detection
circuit
imaging device
photoelectric conversion
Prior art date
Application number
KR1020237001908A
Other languages
English (en)
Inventor
타쿠야 마루야마
츠토무 이모토
아츠미 니와
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230028404A publication Critical patent/KR20230028404A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

저조도 시에도 다이나믹 레인지를 확보하는 것을 가능하게 한다. 고체 촬상 장치(200)는, 각각 입사광의 휘도 변화를 출력하는 복수의 검출 화소(300)와, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 이벤트 신호를 출력하는 검출 회로(305)와, 상기 복수의 검출 화소간을 접속하는 제1 공통선(3101)을 구비하고, 상기 검출 화소 각각은, 광전 변환 소자(311)와, 상기 광전 변환 소자로부터 유출된 광전류를 해당 광전류의 대수값에 따른 전압신호로 변환하는 대수 변환 회로(312, 313)와, 상기 대수 변환 회로로부터 출력된 상기 전압신호에 기초하여 상기 광전 변환 소자에 입사한 입사광의 휘도 변화를 출력하는 제1 회로(340)와, 상기 광전 변환 소자와 상기 대수 변환 회로와의 사이에 접속된 제1 트랜지스터(317)와, 상기 광전 변환 소자와 상기 제1 공통선과의 사이에 접속된 제2 트랜지스터(318)를 구비하고, 상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 상기 이벤트 신호를 출력하는 제2 회로(500)를 구비한다.

Description

고체 촬상 장치 및 촬상 장치
본 개시는, 고체 촬상 장치 및 촬상 장치에 관한 것이다.
종래, 촬상 장치 등에 있어서, 수직 동기 신호 등의 동기 신호에 동기하여 화상 데이터(프레임)를 촬상하는 동기형의 고체 촬상 장치가 사용되고 있다. 이 일반적인 동기형 고체 촬상 장치에서는, 동기 신호의 주기(예를 들면, 1/60초)에서만 화상 데이터를 취득할 수 있기 때문에, 교통이나 로봇 등에 관한 분야에서, 보다 고속의 처리가 요구된 경우에 대응하는 것이 곤란하게 된다. 이에, 화소 어드레스마다, 그 화소의 휘도 변화량이 임계값을 초과하였음을 어드레스 이벤트로서 검출하는 비동기형 고체 촬상 장치가 제안되어 있다(예를 들면, 특허문헌 1 참조). 이와 같이, 화소마다 어드레스 이벤트를 검출하는 고체 촬상 장치는, EVS(Event-based Vision Sensor)나 DVS(Dynamic Vision Sensor)이라고도 칭해진다.
특허문헌 1: 특허 제5244587호 공보
상술한 비동기형의 고체 촬상 장치로는, 어드레스 이벤트의 검출 회로를 구성하는 트랜지스터가 서브 스레시홀드 영역에서 동작하기 때문에, 저조도시의 다이나믹 레인지가 트랜지스터의 열잡음(N)과 광전류(S)와의 비(SN비)에 크게 의존한다. 특히, 소형화나 고해상도화에 따라 화소가 미세화되었을 경우에서는, 1화소당의 광전류가 감소하기 때문에, SN비가 저하되어서 저조도시의 다이나믹 레인지가 대단히 좁아져 버린다. 이로 인해, 어드레스 이벤트의 발생에 대한 감도의 저하나 오검출의 증가 등의 불량이 생길 수 있다.
이에 본 개시에서는, 저조도시라도 다이나믹 레인지를 확보하는 것을 가능하게 하는 고체 촬상 장치 및 촬상 장치를 제안한다.
상기의 과제를 해결하기 위해서, 본 개시에 관한 일 형태의 고체 촬상 장치는, 각각 입사광의 휘도 변화를 출력하는 복수의 검출 화소와, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 이벤트 신호를 출력하는 검출 회로와, 상기 복수의 검출 화소간을 접속하는 제1 공통선을 구비하고, 상기 검출 화소 각각은, 광전 변환 소자와, 상기 광전 변환 소자로부터 유출된 광전류를 해당 광전류의 대수값에 따른 전압신호로 변환하는 대수 변환 회로와, 상기 대수 변환 회로로부터 출력된 상기 전압신호에 기초하여 상기 광전 변환 소자에 입사한 입사광의 휘도 변화를 출력하는 제1 회로와, 상기 광전 변환 소자와 상기 대수 변환 회로와의 사이에 접속된 제1 트랜지스터와, 상기 광전 변환 소자와 상기 제1 공통선과의 사이에 접속된 제2 트랜지스터를 구비하고, 상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 상기 이벤트 신호를 출력하는 제2 회로를 구비한다.
본 발명에 의하면, 저조도시라도 다이나믹 레인지를 확보하는 것을 가능하게 하는 고체 촬상 장치 및 촬상 장치을 구현할 수 있다.
도 1은 제1 실시형태에 관한 촬상 장치의 일 구성예를 나타내는 블록도이다.
도 2는 제1 실시형태에 관한 고체 촬상 장치의 적층구조의 일 예를 제시하는 도면이다.
도 3은 제1 실시형태에 관한 수광 칩의 평면도의 일 예이다.
도 4는 제1 실시형태에 관한 검출 칩의 평면도의 일 예이다.
도 5는 제1 실시형태에 관한 어드레스 이벤트 검출부의 평면도의 일 예이다.
도 6은 제1 실시형태에 관한 대수응답부의 일 구성예를 나타내는 회로도이다.
도 7은 제1 실시형태에 관한 대수응답부의 다른 일 구성예를 나타내는 회로도이다.
도 8은 제1 실시형태에 관한 검출 블록의 일 구성예를 나타내는 블록도이다.
도 9는 제1 실시형태에 관한 미분기의 일 구성예를 나타내는 회로도이다.
도 10은 제1 실시형태에 관한 비교부의 일 구성예를 나타내는 회로도이다.
도 11은 제1 실시형태에 관한 미분기, 선택기 및 비교기의 일 구성예를 나타내는 회로도이다.
도 12는 제1 실시형태에 관한 행구동 회로의 제어의 일 예를 제시하는 타이밍 차트이다.
도 13은 제1 실시형태에 관한 검출 화소 및 검출 회로의 일 구성예를 나타내는 블록도이다.
도 14는 제1 실시형태에 관한 고체 촬상 장치의 동작의 일 예를 제시하는 플로우차트이다.
도 15는 본 기술의 제1 실시형태의 변형예에 있어서의 검출 화소 및 검출 회로의 일 구성예를 나타내는 블록도이다.
도 16은 본 기술의 제1 실시형태의 변형예에 있어서의 행구동 회로의 제어의 일 예를 제시하는 타이밍 차트이다.
도 17은 제1 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 18은 제1 실시형태에 관한 공유 블록의 레이아웃예를 나타내는 평면도이다.
도 19는 제1 실시형태에 관한 고해상도 모드와 비닝모드 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다.
도 20은 제1 실시형태에 관한 촬상 장치의 일 동작예를 나타내는 플로우차트이다.
도 21은 제2 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 22는 제2 실시형태에 관한 공유 블록의 레이아웃예를 나타내는 평면도이다.
도 23은 제2 실시형태에 관한 고해상도 모드와 비닝모드 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다.
도 24는 제3 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 25는 제3 실시형태에 관한 고해상도 모드와 비닝모드 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다.
도 26은 제4 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 27은 제4 실시형태의 변형예에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 28은 제4 실시형태에 관한 독출 회로의 개략적 구성예를 나타내는 회로도이다.
도 29는 제4 실시형태에 관한 검출 칩의 평면도의 일 예이다.
도 30은 제4 실시형태에 관한 오브젝트 검출 모드와 계조 화상 독출 모드를 전환해서 실행하는 동작예를 제시하는 플로우차트이다.
도 31은 제5 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 32는 제5 실시형태의 변형예에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다.
도 33은 제6 실시형태에 관한 검출 칩의 평면도의 일 예이다.
도 34는 차량제어시스템의 개략적인 구성의 일 예를 제시하는 블록도이다.
도 35는 차외정보검출부 및 촬상부의 설치 위치의 일 예를 제시하는 설명도이다.
이하에, 본 개시의 일 실시형태에 대해서 도면에 기초하여 상세히 설명한다. 한편, 이하의 실시형태에 있어서, 동일한 부위에는 동일한 부호를 붙이는 것에 의해 중복되는 설명을 생략한다.
또한, 이하에 나타내는 항목순서를 따라서 본 개시를 설명한다.
　　1. 제1 실시형태
　　　1.1 촬상 장치의 구성예
　　　1.2 고체 촬상 장치의 구성예
　　　1.3 대수응답부의 구성예
　　　　1.3.1 대수응답부의 변형예
　　　1.4 검출 블록의 구성예
　　　　1.4.1 미분기, 선택기 및 비교기의 구성예
　　　1.5 행구동 회로의 제어예
　　　1.6 검출 화소 및 검출 회로의 구성예
　　　　1.6.1 고체 촬상 장치의 동작예
　　　1.7 검출 화소 및 검출 회로의 변형예
　　　　1.7.1 변형예에 관한 행구동 회로의 제어예
　　　1.8 공유 블록의 구성예
　　　1.9 공유 블록의 레이아웃예
　　　1.10 동작예
　　　　1.10.1 타이밍 차트
　　　　1.10.2 플로우차트
　　　1.11 작용·효과
　　2. 제2 실시형태
　　　2.1 공유 블록의 구성예
　　　2.2 공유 블록의 레이아웃예
　　　2.3 동작예(타이밍 차트)
　　　2.4 작용·효과
　　3. 제3 실시형태
　　　3.1 공유 블록의 구성예
　　　3.2 동작예(타이밍 차트)
　　　3.3 작용·효과
　　4. 제4 실시형태
　　　4.1 공유 블록의 구성예
　　　　4.1.1 공유 블록의 변형예
　　　4.2 독출 회로의 구성예
　　　4.3 검출 칩의 구성예
　　　4.4 동작예
　　　4.5 작용·효과
　　5. 제5 실시형태
　　　5.1 공유 블록의 구성예
　　　　5.1.1 공유 블록의 변형예
　　　5.2 동작예
　　6. 제6 실시형태
　　7. 이동체에의 응용예
1. 제1 실시형태
먼저, 제1 실시형태에 대해서, 도면을 참조해서 상세하게 설명한다.
1.1 촬상 장치의 구성예
도 1은, 본 개시의 제1 실시형태에 있어서의 촬상 장치(100)의 일 구성예를 나타내는 블록도이다. 이 촬상 장치(100)는, 광학부(110), 고체 촬상 장치(200), 기록부(120) 및 제어부(130)를 구비한다. 촬상 장치(100)로서는, 산업용 로봇에 탑재되는 카메라나, 차량용 카메라 등이 상정된다.
광학부(110)는, 입사광을 집광하여 고체 촬상 장치(200)로 가이드하는 것이다. 고체 촬상 장치(200)는, 입사광을 광전 변환하여 화상 데이터를 촬상하는 것이다. 이 고체 촬상 장치(200)는, 생성된 화상 데이터에 대해, 화상 인식 처리 등의 소정의 신호 처리를 화상 데이터에 대해 실행하고, 그 처리 후의 데이터를 기록부(120)에 신호선(209)을 통해 출력한다.
기록부(120)는, 예를 들면, 플래시 메모리 등에서 구성되며, 고체 촬상 장치(200)로부터 출력된 데이터나 제어부(130)로부터 출력된 데이터를 기록한다.
제어부(130)는, 예를 들면, 어플리케이션 프로세서 등의 정보처리 장치로 구성되며, 고체 촬상 장치(200)를 제어해서 화상 데이터를 출력시킨다.
1.2 고체 촬상 장치의 구성예
(스택 구조예)
도 2는, 본 실시형태에 있어서의 고체 촬상 장치(200)의 적층 구조의 일례를 나타내는 도면이다. 이 고체 촬상 장치(200)는, 검출 칩(202)과, 그 검출 칩(202)에 적층된 수광 칩(201)을 구비한다. 이들 칩은, 비아 등의 접속부를 통해 전기적으로 접속된다. 한편, 비아 외에, Cu-Cu 접합이나 범프에 의해 접속할 수도 있다. 예를 들면, 수광 칩(201)은, 청구 범위에 있어서의 제1 칩의 일 예이고, 검출 칩(202)은, 청구 범위에 있어서의 제2 칩의 일 예이다.
(수광 칩의 레이아웃예)
도 3은, 본 실시형태에 있어서의 수광 칩(201)의 평면도의 일례이다. 수광 칩(201)에는, 수광부(220)와, 비아 배치부(211, 212 및 213)가 설치된다.
비아 배치부(211, 212 및 213)에는, 검출 칩(202)과 접속되는 비아가 배치된다. 또한, 수광부(220)에는, 2차원 격자 형상으로 복수의 공유 블록(221)이 배열된다.
공유 블록(221)의 각각에는, 하나 또는 둘 이상의 대수응답부(310)가 배열된다. 예를 들면, 공유 블록(221)마다, 4개의 대수응답부(310)가 2행×2열로 배열된다. 이들 4개의 대수응답부(310)는, 검출 칩(202) 상의 회로를 공유한다. 공유하는 회로의 상세에 대해서는 후술한다. 한편, 공유 블록(221) 내의 대수응답부(310)의 개수는, 4개로 한정되지 않는다. 또한, 각 대수응답부(310)에 있어서의 광전 변환 소자(311)를 제외한 회로 구성의 일부 또는 전부는, 검출 칩(202)측에 배치되어도 된다.
대수응답부(310)는, 광전 변환 소자(311)로부터 유출된 광전류를 그 대수값에 따른 전압신호로 변환한다. 대수응답부(310)의 각각은, 행 어드레스 및 열 어드레스로 이루어지는 화소 어드레스가 할당되어 있다. 한편, 본 개시에 있어서의 화소란, 후술하는 광전 변환 소자(311)를 기준으로 하는 구성이면 되고, 본 실시형태에서는, 예를 들면, 후술하는 검출 화소(300)에 상당하는 구성이된 된다.
(검출 칩의 레이아웃예)
도 4는, 본 실시형태에 있어서의 검출 칩(202)의 평면도의 일례이다. 이 검출 칩(202)에는, 비아 배치부(231, 232 및 233)와, 신호 처리 회로(240)와, 행 구동 회로(251)와, 열 구동 회로(252)와, 어드레스 이벤트 검출부(260)가 설치된다. 비아 배치부(231, 232 및 233)에는, 수광 칩(201)과 접속되는 비아가 배치된다.
어드레스 이벤트 검출부(260)는, 대수응답부(310)마다 어드레스 이벤트의 유무를 검출하고, 검출 결과를 나타내는 검출 신호를 생성한다.
행 구동 회로(251)는, 행 어드레스를 선택하고, 그 행 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시킨다.
열 구동 회로(252)는, 열 어드레스를 선택하고, 그 열 어드레스에 대응하는 검출 신호를 어드레스 이벤트 검출부(260)에 출력시킨다.
신호 처리 회로(240)는, 어드레스 이벤트 검출부(260)로부터의 검출 신호에 대해 소정의 신호 처리를 실행한다. 이 신호 처리 회로(240)는, 검출 신호를 화소의 신호로서 2차원 격자 형상으로 배열하고, 화소마다 2비트의 정보를 갖는 화상 데이터를 생성한다. 그리고, 신호 처리 회로(240)는, 그 화상 데이터에 대해 화상 인식 처리 등의 신호 처리를 실행한다.　
(검출 칩의 레이아웃예)
도 5는, 본 실시형태에 관한 어드레스 이벤트 검출부(260)의 평면도의 일례이다. 이 어드레스 이벤트 검출부(260)에는, 복수의 검출 블록(320)이 배열된다. 검출 블록(320)은, 수광 칩(201) 상의 공유 블록(221)마다 배치된다. 공유 블록(221)의 개수가 N(N은 정수)인 경우, N개의 검출 블록(320)이 배열된다. 각각의 검출 블록(320)은, 대응하는 공유 블록(221)과 접속된다.
1.3 대수응답부의 구성예
도 6은, 본 실시형태에 있어서의 대수응답부의 기본구성예를 나타내는 회로도이다. 이 대수응답부(310)는, 광전 변환 소자(311)와, nMOS(n-channel Metal Oxide Semiconductor) 트랜지스터(312 및 313)와 pMOS(p-channel MOS)트랜지스터(314)를 구비한다. 이들 중, 2개의 nMOS 트랜지스터(312 및 313)는, 예를 들면, 광전 변환 소자(311)로부터 유출된 광전류를 그 대수값에 따른 전압신호로 변환하는 대수 변환 회로를 구성한다. 또한, pMOS 트랜지스터(314)는, 이 대수 변환 회로에 대한 부하 MOS 트랜지스터로서 동작한다. 한편, 이들 중 광전 변환 소자(311)와, nMOS 트랜지스터(312 및 313)는, 예를 들면, 수광 칩(201)에 배치되고, pMOS 트랜지스터(314)는, 검출 칩(202)에 배치될 수 있다.
nMOS 트랜지스터(312)의 소스는 광전 변환 소자(311)의 캐소드에 접속되고, 드레인은 전원 단자에 접속된다. pMOS 트랜지스터(314) 및 nMOS 트랜지스터(313)는, 전원 단자와 접지 단자의 사이에서, 직렬로 접속된다. 또한, pMOS 트랜지스터(314) 및 nMOS 트랜지스터(313)의 접속점은, nMOS 트랜지스터(312)의 게이트와 검출 블록(320)의 입력 단자에 접속된다. 또한, pMOS 트랜지스터(314)의 게이트에는, 소정의 바이어스 전압(Vbias1)이 인가된다.
nMOS 트랜지스터(312 및 313)의 드레인은 전원측에 접속되어 있고, 이러한 회로는 소스 팔로워라고 불린다. 이들 루프 형상으로 접속된 2개의 소스 팔로워에 의해, 광전 변환 소자(311)로부터의 광전류는, 그 대수값에 따른 전압 신호로 변환된다. 또한, pMOS 트랜지스터(314)는, 일정한 전류를 nMOS 트랜지스터(313)에 공급한다.
또한, 수광 칩(201)의 그라운드와 검출 칩(202)의 그라운드는, 간섭 대책을 위해 서로 분리되어 있다.
1.3.1 대수응답부의 변형예
도 6에서는, 소스 팔로워형의 대수응답부(310)에 대해서 설명했지만, 이러한 구성에 한정되지 않는다. 도 7은, 본 실시형태의 변형예에 관한 대수응답부의 기본구성예를 나타내는 회로도이다. 도 7에 나타낸 바와 같이, 대수응답부(310A)는, 예를 들면, 도 6에 예시한 소스 팔로워형의 회로 구성에 대하여, nMOS 트랜지스터(312)와 전원선과의 사이에 직렬접속된 nMOS 트랜지스터(315)와, nMOS 트랜지스터(313)와 pMOS 트랜지스터(314)와의 사이에 직렬접속된 nMOS 트랜지스터(316)가 추가된, 소위 게인 부스트형의 회로 구성을 구비한다. 4개의 nMOS 트랜지스터(312, 313, 315 및 316)는, 예를 들면, 광전 변환 소자(311)로부터 흘러나온 광전류를 그 대수값에 따른 전압신호로 변환하는 대수 변환 회로를 구성한다.
이렇게, 게인 부스트형의 대수응답부(310A)를 사용한 경우라도, 광전 변환 소자(311)로부터의 광전류를, 그 전하량에 따른 대수값의 전압신호로 변환하는 것이 가능하다.
1.4 검출 블록의 구성예
도 8은, 본 실시형태에 있어서의 검출 블록(320)의 일 구성예를 나타내는 블록도이다. 이 검출 블록(320)은, 복수의 버퍼(330)와, 복수의 미분기(340)와, 선택부(400)와, 비교부(500)와, 전송 회로(360)를 구비한다. 버퍼(330) 및 미분기(340)는, 공유 블록(221) 내의 대수응답부(310)마다 배치된다. 예를 들면, 공유 블록(221) 내의 대수응답부(310)가 4개인 경우, 버퍼(330) 및 미분기(340)는, 4개씩 배치된다.
버퍼(330)는, 대응하는 대수응답부(310)로부터의 전압 신호를 미분기(340)에 출력한다. 이 버퍼(330)에 의해, 후단을 구동하는 구동력을 향상시킬 수 있다. 또한, 버퍼(330)에 의해, 후단의 스위칭 동작에 따른 노이즈의 아이솔레이션(isolation)을 확보할 수 있다.
미분기(340)는, 전압 신호의 변화량을, 즉 광전 변환 소자(311)에 입사한 광의 휘도 변화를 미분 신호로서 구하는 것이다. 이 미분기(340)는, 대응하는 대수응답부(310)로부터의 전압 신호를 버퍼(330)를 통해 수취하고, 미분에 의해, 전압 신호의 변화량을 구한다. 그리고, 미분기(340)는, 미분 신호를 선택부(400)에 공급한다. 검출 블록(320) 내의 m(m은 1 내지 M의 정수)개째의 미분 신호(Sin)를 Sinm으로 한다. 이 미분기(340)는, 예를 들면, 청구 범위에 있어서의 제1 회로에 상당할 수 있다.
선택부(400)는, M개의 미분 신호 중 어느 하나를, 행 구동 회로(251)로부터의 선택 신호에 따라 선택한다. 이 선택부(400)는, 선택기(410 및 420)를 구비한다.
선택기(410)에는, M개의 미분 신호(Sin)가 입력된다. 선택기(410)는, 선택 신호에 따라, 이들 미분 신호(Sin) 중 어느 하나를 선택하고, Sout+로서 비교부(500)에 공급한다. 선택기(420)에도 M개의 미분 신호(Sin)가 입력된다. 선택기(420)는, 선택 신호에 따라, 이들 미분 신호(Sin) 중 어느 하나를 선택하고, Sout-로서 비교부(500)에 공급한다.
비교부(500)는, 선택부(400)에 의해 선택된 미분 신호(즉, 변화량)와, 소정의 임계값을 비교한다. 이 비교부(500)는, 비교 결과를 나타내는 신호를 검출 신호로서 전송 회로(360)에 공급한다. 이 비교부(500)는, 예를 들면, 청구 범위에 있어서의 제2 회로에 상당할 수 있다.
전송 회로(360)는, 열 구동 회로(252)로부터의 열 구동 신호에 따라, 검출 신호를 신호 처리 회로(240)로 전송한다.
(미분기의 구성예)
도 9는, 본 실시형태에 있어서의 미분기(340)의 일 구성예를 나타내는 회로도이다. 이 미분기(340)는, 콘덴서(341 및 343)와, 인버터(342)와, 스위치(344)를 구비한다.
콘덴서(341)의 일단은 버퍼(330)의 출력 단자에 접속되고, 타단은, 인버터(342)의 입력 단자에 접속된다. 콘덴서(343)는, 인버터(342)에 병렬로 접속된다. 스위치(344)는, 콘덴서(343)의 양단을 접속하는 경로를 행 구동 신호에 따라 개폐한다.
인버터(342)는, 콘덴서(341)를 통해 입력된 전압 신호를 반전하는 것이다. 이 인버터(342)는 반전한 신호를 선택부(400)에 출력한다.
스위치(344)를 온 하였을 때에 콘덴서(341)의 버퍼(330) 측에 전압 신호(Vinit)가 입력되고, 그 반대측은 가상 접지 단자가 된다. 이 가상 접지 단자의 전위를 편의상, 제로로 한다. 이 때, 콘덴서(341)에 축적되어 있는 전위(Qinit)는, 콘덴서(341)의 용량을 C1로 하면, 다음 식(1)에 의해 표현된다. 한편, 콘덴서(343)의 양단은, 단락되어 있기 때문에, 그 축적 전하는 제로가 된다.
Qinit=C1×Vinit … 식(1)
다음으로, 스위치(344)가 오프되고, 콘덴서(341)의 버퍼(330)측의 전압이 변화되어 Vafter로 된 경우를 생각하면, 콘덴서(341)에 축적되는 전하(Qafter)는, 다음 식(2)에 의해 표현된다.
Qafter=C1×Vafter … 식(2)
한편, 콘덴서(343)에 축적되는 전하(Q2)는, 출력 전압을 Vout로 하면, 다음 식(3)에 의해 표현된다.
Q2=-C2×Vout … 식(3)
이 때, 콘덴서(341 및 343)의 총 전하량은 변화하지 않기 때문에, 다음 식(4)이 성립한다.
Qinit=Qafter+Q2 … 식(4)
식(4)에 식(1) 내지 식(3)을 대입하여 변형하면, 다음 식(5)이 얻어진다.
Vout=-(C1/C2)×(Vafter-Vinit) … 식(5)
식(5)은, 전압 신호의 감산 동작을 나타내고, 감산 결과의 이득은 C1/C2가 된다. 통상, 이득을 최대화하는 것이 바람직하기 때문에, C1을 크게, C2를 작게 설계하는 것이 바람직하다. 한편, C2가 지나치게 작으면, kTC 노이즈가 증대하고, 노이즈 특성이 악화될 우려가 있기 때문에, C2의 용량 삭감은, 노이즈를 허용할 수 있는 범위로 제한된다. 또한, 화소마다 미분기(340)가 탑재되기 때문에, 용량(C1과 C2)에는, 면적 상의 제약이 있다. 이들을 고려하여, 예를 들면, C1은, 20 내지 200 펨토패럿(fF)의 값으로 설정되고, C2는, 1 내지 20 펨토패럿(fF)의 값으로 설정된다.
(비교부의 구성예)
도 10은, 본 실시형태에 있어서의 비교부(500)의 일 구성예를 나타내는 회로도이다. 이 비교부(500)는, 비교기(510 및 520)를 구비한다.
비교기(510)는, 선택기(410)로부터의 미분 신호(Sout+)와, 소정의 상한 임계값(Vrefp)을 비교한다. 이 비교기(510)는, 비교 결과를 검출 신호(DET+)로서 전송 회로(360)에 공급한다. 이 검출 신호(DET+)는, 온 이벤트의 유무를 나타낸다. 여기에서, 온 이벤트는, 휘도의 변화량이 소정의 상한 임계값을 초과하였음을 의미한다.
비교기(520)는, 선택기(420)로부터의 미분 신호(Sout-)와, 상한 임계값(Vrefp)보다 낮은 하한 임계값(Vrefn)을 비교한다. 이 비교기(520)는, 비교 결과를 검출 신호(DET-)로서 전송 회로(360)에 공급한다. 이 검출 신호(DET-)는, 오프 이벤트의 유무를 나타낸다. 여기서, 오프 이벤트는, 휘도의 변화량이 소정의 하한 임계값을 하회하였음을 의미한다. 한편, 비교부(500)는, 온 이벤트 및 오프 이벤트의 양쪽의 유무를 검출하고 있지만, 일방만을 검출할 수도 있다.
한편, 예들 들어, 비교기(510)는, 청구 범위에 기재된 제1 비교기의 일례이어도 되고, 비교기(520)는, 청구 범위에 기재된 제2 비교기의 일례이어도 된다. 또한, 예를 들면, 상한 임계값은, 청구 범위에 기재된 제1 임계값의 일 예이도 되고, 하한 임계값은, 청구 범위에 기재된 제2 임계값의 일 예이도 된다.
1.4.1 미분기, 선택기 및 비교기의 구성예
도 11은, 본 실시형태에 관한 검출 블록(329)에 있어서의 미분기(340), 선택기(410) 및 비교기(510)의 일 구성예를 나타내는 회로도이다.
미분기(340)는, 콘덴서(341 및 343)와, pMOS 트랜지스터(345 및 346)와, nMOS 트랜지스터(347)를 구비한다. pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)는, pMOS 트랜지스터(345)를 전원측으로 하여, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 이들 pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 게이트와, 버퍼(330)의 사이에 콘덴서(341)가 삽입된다. pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 접속점은, 선택기(410)에 접속된다. 이 접속 구성에 의해, pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)는, 인버터(342)로서 기능한다.
또한, pMOS 트랜지스터(345) 및 nMOS 트랜지스터(347)의 접속점과, 콘덴서(341)의 사이에서 콘덴서(343)와 pMOS 트랜지스터(346)가 병렬로 접속된다. 이 pMOS 트랜지스터(346)는, 스위치(344)로서 기능한다.
또한, 선택기(410)에는, 복수의 pMOS 트랜지스터(411)가 배치된다. pMOS 트랜지스터(411)는, 미분기(340)마다 배치된다.
pMOS 트랜지스터(411)는, 대응하는 미분기(340)와 비교기(510)의 사이에 삽입된다. 또한, pMOS 트랜지스터(411)의 게이트의 각각은, 개별로 선택 신호(SEL)가 입력된다. m개째의 pMOS 트랜지스터(411)의 선택 신호(SEL)를 SELm으로 한다. 이들 선택 신호(SEL)에 의해, 행 구동 회로(251)는, M개의 pMOS 트랜지스터(411) 중 어느 하나를 온 상태로 제어하고, 나머지를 오프 상태로 제어할 수 있다. 그리고, 온 상태의 pMOS 트랜지스터(411)를 통해, 미분 신호(Sout+)가 선택된 신호로서 비교기(510)에 출력된다. 한편, 선택기(420)의 회로 구성은, 선택기(410)와 마찬가지이다.
비교기(510)는, pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)를 구비한다. pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)는, 전원 단자와 접지 단자의 사이에서 직렬로 접속된다. 또한, pMOS 트랜지스터(511)의 게이트에 미분 신호(Sout+)가 입력되고, nMOS 트랜지스터(512)의 게이트에는, 상한 임계값(Vrefp)의 전압이 입력된다. pMOS 트랜지스터(511) 및 nMOS 트랜지스터(512)의 접속점으로부터는, 검출 신호(DET+)가 출력된다. 한편, 비교기(520)의 회로 구성은, 비교기(510)와 마찬가지이다.
한편, 미분기(340), 선택기(410) 및 비교기(510)의 각각의 회로 구성은, 도 8을 참조하여 설명한 기능을 갖는 것이라면, 도 11에 예시한 것에 한정되지 않는다. 예를 들면, nMOS 트랜지스터와 pMOS 트랜지스터를 바꾸어 넣을 수 있다.
1.5 행구동 회로의 제어예
도 12는, 본 실시형태에 있어서의 행 구동 회로(251)의 제어의 일례를 나타내는 타이밍 차트이다. 타이밍(T0)에서, 행 구동 회로(251)는, 행 구동 신호(L1)에 의해, 1행째를 선택하고, 그 행의 미분기(340)를 구동한다. 이 행 구동 신호(L1)에 의해 1행째의 미분기(340) 내의 콘덴서(343)가 초기화된다. 또한, 행 구동 회로(251)는, 선택 신호(SEL1)에 의해, 공유 블록(221) 내의 2행×2열 중 좌상을 일정 기간에 걸쳐 선택하고, 선택부(400)를 구동한다. 이에 의해, 1행째의 홀수열에 있어서 어드레스 이벤트의 유무가 검출된다.
다음으로 타이밍(T1)에서, 행 구동 회로(251)는, 행 구동 신호(L1)에 의해, 1행째의 미분기(340)를 다시 구동한다. 또한, 행 구동 회로(251)는, 선택 신호(SEL2)에 의해, 공유 블록(221) 내의 2행×2열 중 우상을 일정 기간에 걸쳐 선택한다. 이에 의해, 1행째의 짝수열에 있어서 어드레스 이벤트의 유무가 검출된다.
타이밍(T2)에서, 행 구동 회로(251)는, 행 구동 신호(L2)에 의해, 2행째의 미분기(340)를 구동한다. 이 행 구동 신호(L2)에 의해 2행째의 미분기(340) 내의 콘덴서(343)가 초기화된다. 또한, 행 구동 회로(251)는, 선택 신호(SEL3)에 의해, 공유 블록(221) 내의 2행×2열 중 좌하를 일정 기간에 걸쳐 선택한다. 이에 의해, 2행째의 홀수열에 있어서 어드레스 이벤트의 유무가 검출된다.
계속하여 타이밍(T3)에서, 행 구동 회로(251)는, 행 구동 신호(L2)에 의해, 2행째의 미분기(340)를 다시 구동한다. 또한, 행 구동 회로(251)는, 선택 신호(SEL4)에 의해, 공유 블록(221) 내의 2행×2열 중 우하를 일정 기간에 걸쳐 선택한다. 이에 의해, 2행째의 짝수열에 있어서 어드레스 이벤트의 유무가 검출된다.
이하, 마찬가지로 행 구동 회로(251)는, 대수응답부(310)를 배열한 행을 순차로 선택하고, 선택한 행을 행 구동 신호에 의해 구동한다. 또한, 행 구동 회로(251)는, 행을 선택할 때마다, 선택한 행의 공유 블록(221) 내의 검출 화소(300)의 각각을 선택 신호에 의해 순차로 선택한다. 예를 들면, 공유 블록(221) 내에 2행×2열의 검출 화소(300)가 배열되는 경우, 행이 선택될 때마다, 그 행 내의 홀수열과 짝수열이 순차로 선택된다.
한편, 행 구동 회로(251)는, 공유 블록(221)을 배열한 행(바꾸어 말하면, 대수응답부(310)에 2행 분)을 순차로 선택할 수도 있다. 이 경우에는, 행이 선택될 때마다, 그 행의 공유 블록(221) 내의 4개의 검출 화소가 순차로 선택된다.
1.6 검출 화소 및 검출 회로의 구성예
도 13은, 본 실시형태에 있어서의 검출 화소(300) 및 검출 회로(305)의 일 구성예를 나타내는 블록도이다. 공유 블록(221) 내의 복수의 대수응답부(310)에 의해 공유되는 검출 블록(320) 중, 선택부(400), 비교부(500) 및 전송 회로(360)로 이루어지는 회로를 검출 회로(305)로 한다. 또한, 대수응답부(310), 버퍼(330) 및 미분기(340)로 이루어지는 회로를, 검출 화소(300)로 한다. 동 도면에 예시하는 바와 같이, 복수의 검출 화소(300)에 의해 검출 회로(305)가 공유된다.
검출 회로(305)를 공유하는 복수의 검출 화소(300)의 각각은, 광전류의 대수값에 따른 전압 신호를 생성한다. 그리고, 검출 화소(300)의 각각은, 행 구동 신호에 따라 전압 신호의 변화량을 나타내는 미분 신호(Sin)를 검출 회로(305)에 출력한다. 검출 화소(300)의 각각에 있어서, 대수값에 따른 전압 신호는, 대수응답부(310)에 의해 생성되고, 미분 신호는, 미분기(340)에 의해 생성된다.
검출 회로(305) 내의 선택기(410 및 420)에는, 선택 신호 SEL1 SEL2 등의 선택 신호가 공통으로 입력된다. 검출 회로(305)는, 복수의 검출 화소(300) 중, 선택 신호가 나타내는 검출 화소의 미분 신호(즉, 변화량)를 선택하고, 그 변화량이 소정의 임계값을 초과하였는지 여부를 검출한다. 그리고, 검출 회로(305)는, 열 구동 신호에 따라 검출 신호를 신호 처리 회로(240)에 전송한다. 검출 회로(305)에 있어서, 미분 신호는 선택부(400)에 의해 선택되고, 임계값과의 비교는, 비교부(500)에 의해 행해진다. 또한, 검출 신호는, 전송 회로(360)에 의해 전송된다.
여기서, 일반적인 DVS에서는, 비교부(500) 및 전송 회로(360)는, 대수응답부(310), 버퍼(330) 및 미분기(340)와 함께 검출 화소마다 배치된다. 이에 대해, 비교부(500) 및 전송 회로(360)를 포함하는 검출 회로(305)를 복수의 검출 화소(300)가 공유하는 상술한 구성에서는, 공유하지 않는 경우와 비교하여, 고체 촬상 장치(200)의 회로 규모를 삭감할 수 있다. 이에 의해, 화소의 미세화가 용이하게 된다.
특히, 적층 구조를 채용하는 경우, 검출 회로(305)를 공유하지 않는 일반적인 구성에서는, 수광 칩(201)보다 검출 칩(202) 쪽이 회로 규모가 커진다. 이 때문에, 검출 칩(202) 측의 회로에 의해, 화소의 밀도가 제한되어, 화소의 미세화가 곤란하게 된다. 그러나, 복수의 검출 화소(300)가 검출 회로(305)를 공유함으로써, 검출 칩(202)의 회로 규모를 삭감하고, 화소를 용이하게 미세화할 수 있다.
한편, 검출 화소(300)마다 버퍼(330)를 배치하고 있으나, 이 구성에 한정되지 않고, 버퍼(330)를 설치하지 않는 구성으로 할 수도 있다.
또한, 대수응답부(310)의 광전 변환 소자(311)와 nMOS 트랜지스터(312 및 313)를 수광 칩(201)에 배치하고, pMOS 트랜지스터(314) 이후를 검출 칩(202)에 배치하고 있으나, 이 구성에 한정되지 않는다. 예를 들면, 광전 변환 소자(311)만을 수광 칩(201)에 배치하고, 그 이외를 검출 칩(202)에 배치할 수도 있다. 또한, 대수응답부(310)만을 수광 칩(201)에 배치하고, 버퍼(330) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 대수응답부(310) 및 버퍼(330)를 수광 칩(201)에 배치하고, 미분기(340) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 대수응답부(310), 버퍼(330) 및 미분기(340)를 수광 칩(201)에 배치하고, 검출 회로(305) 이후를 검출 칩(202)에 배치할 수도 있다. 또한, 선택부(400)까지를 수광 칩(201)에 배치하고, 비교부(500) 이후를 검출 칩(202)에 배치할 수도 있다.
1.6.1 고체 촬상 장치의 동작예
도 14는, 본 실시형태에 관한 고체 촬상 장치(200)의 동작의 일례를 나타내는 플로우차트이다. 이 동작은, 예를 들면, 어드레스 이벤트의 유무를 검출하기 위한 소정의 어플리케이션이 실행되었을 때에 개시된다.
행 구동 회로(251)는, 어느 하나의 행을 선택한다(스텝(S901)). 그리고, 행 구동 회로(251)는, 선택한 행에서, 각각의 공유 블록(221) 내의 검출 화소(300) 중 어느 하나를 선택하여 구동한다(스텝(S902)). 검출 회로(305)는, 선택된 검출 화소(300)에서, 어드레스 이벤트의 유무를 검출한다(스텝(S903)). 스텝(S903)의 이후, 고체 촬상 장치(200)는, 스텝(S901) 이후를 반복하여 실행한다.
이와 같이, 본 실시형태에서는, 어드레스 이벤트의 유무를 검출하는 검출 회로(305)를 복수의 검출 화소(300)가 공유하기 때문에, 검출 회로(305)를 공유하지 않는 경우보다 회로 규모를 삭감할 수 있다. 이에 의해, 검출 화소(300)의 미세화가 용이하게 된다.
1.7 검출 화소 및 검출 회로의 변형예
상술한 제1 실시형태에서는, 고체 촬상 장치(200)는, 검출 화소(300)를 1개씩 선택하여, 그 검출 화소에 대해 온 이벤트 및 오프 이벤트를 동시에 검출하고 있었다. 그러나, 고체 촬상 장치(200)는, 검출 화소를 2개 선택하여, 이들의 일방에 대해 온 이벤트를 검출하고 타방에 대해 오프 이벤트를 검출할 수도 있다. 이 제1 실시형태의 변형예의 고체 촬상 장치(200)는, 2개의 검출 화소 중 일방에 대해 온 이벤트를 검출하고 타방에 대해 오프 이벤트를 검출하는 점에서 제1 실시 형태와 다르다.
도 15는, 본 실시형태의 변형예에 있어서의 검출 화소(300) 및 검출 회로(305)의 일 구성예를 나타내는 블록도이다. 이 제1 실시형태의 변형예의 검출 회로(305)는, 선택기(410)에, 선택 신호 SEL1p, SEL2p 등의 선택 신호가 입력되고, 선택기(420)에 선택 신호 SEL1n, SEL2n 등의 선택 신호가 입력되는 점에서 제1 실시형태와 다르다. 제1 실시형태의 변형예에 있어서, 검출 화소(300)는 2개 선택되고, 그 일방의 미분 신호를 선택기(410)가 선택 신호 SEL1p, SEL2p 등에 따라 선택한다. 동시에, 타방의 미분 신호를 선택기(420)가 선택 신호 SEL1n, SEL2n 등에 따라 선택한다.
1.7.1 변형예에 관한 행구동 회로의 제어예
도 16은, 본 실시형태의 변형예에 있어서의 행 구동 회로(251)의 제어의 일례를 나타내는 타이밍 차트이다. 타이밍(T0 내지 T2)에 있어서, 미분 신호(Sin1)를 출력하는 검출 화소(300)와, 미분 신호(Sin2)를 출력하는 검출 화소(300)의 2개가 선택된 것으로 한다. 타이밍(T0 내지 T1)에 있어서, 행 구동 회로(251)는, 선택 신호(SEL1p 및 SEL2n)를 하이 레벨로 하고, 선택 신호(SEL2p 및 SEL1n)를 로우 레벨로 한다. 이에 의해, 미분 신호(Sin1)에 대응하는 화소에 대해 온 이벤트가 검출되고, 미분 신호(Sin2)에 대응하는 화소에 대해 오프 이벤트가 검출된다.
그리고, 타이밍(T1 내지 T2)에 있어서, 행 구동 회로(251)는, 선택 신호(SEL1p 및 SEL2n)를 로우 레벨로 하고, 선택 신호(SEL2p 및 SEL1n)를 하이 레벨로 한다. 이에 의해, 미분 신호(Sin2)에 대응하는 화소에 대해, 온 이벤트가 검출되고, 미분 신호(Sin1)에 대응하는 화소에 대해 오프 이벤트가 검출된다.
이와 같이, 본 실시형태의 변형예에 의하면, 2개의 검출 화소 중 일방에 대해 온 이벤트를 검출함과 함께 타방에 대해 오프 이벤트를 검출하기 때문에, 동(同) 시각에, 공간적으로 병행하여 온 이벤트 및 오프 이벤트를 검출할 수 있다.
1.8 공유 블록의 구성예
다음으로, 상술한 설명에 있어서의 각 공유 블록(221)의 보다 상세한 구성예에 대해서, 이하에 도면을 참조해서 상세하게 설명한다. 한편, 이하의 설명에서는, 대수응답부(310)로서, 도 7에 예시한 게인 부스트형의 대수응답부(310A)를 인용하지만, 이에 한정되지 않고, 예를 들면, 도 6에 예시한 소스 팔로워형의 대수응답부(310) 등, 광전류의 대수값에 따른 전압신호를 생성하는 다양한 회로가 사용되어도 된다. 또한, 이하의 설명에서는, 1개의 공유 블록(221)이 2줄×2열의 총 4개의 대수응답부(310A)를 포함할 경우를 예시하지만, 이에 한정되지 않고, 각 공유 블록(221)은 1 또는 2 이상의 대수응답부(310A)를 포함해도 된다.
도 17은, 본 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다. 도 17에 나타낸 바와 같이, 각 공유 블록(221)은, 4개의 대수응답부(310A1∼310A4)를 포함한다. 각 대수응답부(310A1∼310A4)(이하, 대수응답부(310A1∼310A4)를 구별하지 않을 경우, 그 부호를 310An으로 한다)는, 도 6에 예시한 대수응답부(310A)의 기본구성에 더하여, 2개의 스위칭 트랜지스터(317 및 318)가 추가된 구성을 구비한다. 2개의 스위칭 트랜지스터(317 및 318)는, 각각 nMOS 트랜지스터이여도 pMOS 트랜지스터이어도 된다. 예를 들면, 스위칭 트랜지스터(317)는, 청구 범위에 있어서의 제1 트랜지스터의 일 예이여도 되고, 스위칭 트랜지스터(318)는, 청구 범위에 있어서의 제2 트랜지스터의 일 예이여도 된다.
스위칭 트랜지스터(317)는, 예를 들면, 광전 변환 소자(311)의 캐소드와, nMOS 트랜지스터(312)의 드레인 및 nMOS 트랜지스터(313)의 게이트와의 사이에 접속되어, 광전 변환 소자(311)로부터 흘러 나간 광전류의 대수 변환 회로로의 유입을 제어한다.
스위칭 트랜지스터(318)는, 예를 들면, 광전 변환 소자(311)의 캐소드와, 공통선(3101)과의 사이에 접속된다. 공통선(3101)에는, 동일한 공유 블록(221)에 포함되는 모든 대수응답부(310An)에 있어서의 광전 변환 소자(311)의 캐소드가 스위칭 트랜지스터(318)를 통해서 접속된다. 예를 들면, 공통선(3101)은, 청구 범위에 있어서의 제1 공통선의 일 예이어도 된다.
이상과 같은 구성에 있어서, 1개의 공유 블록(221)에 포함되는 대수응답부(310An)중 2 이상의 대수응답부(310An)에 있어서의 스위칭 트랜지스터(318)를 온 상태로 하는 동시에, 이 2 이상의 대수응답부(310An)중 1개의 대수응답부(310An)(이를 대수응답부(310A1)로 한다)의 스위칭 트랜지스터(317)를 온 상태로 하고 다른 대수응답부(310An)의 스위칭 트랜지스터(317)를 오프 상태로 함으로써, 대수응답부(310A1)의 광전 변환 소자(311)로부터 흘러 나간 광전류 및 스위칭 트랜지스터(317)가 오프 상태로 된 대수응답부(310An)의 광전 변환 소자(311)로부터 흘러 나간 광전류를, 대수응답부(310A1)의 대수 변환 회로에 집중적으로 유입시킬 수 있다. 즉, 스위칭 트랜지스터(317)가 오프 상태, 스위칭 트랜지스터(318)가 온 상태로 된 대수응답부(310An)의 광전 변환 소자(311)로부터 유출된 광전류를, 스위칭 트랜지스터(317 및 318)의 양쪽이 온 상태로 된 대수응답부(310An)의 대수 변환 회로로 모으는 것이 가능해진다.
이렇게, 복수의 광전 변환 소자(311)로부터 유출된 광전류를 1개의 대수 변환 회로에 집약가능한 구성으로 함으로써, 보다 많은 광전류량을 확보하는 것이 가능해지기 때문에, 광전류 검출에 있어서의 다이나믹 레인지를 넓히는 것이 가능해진다. 그에 의하여, 저조도시 등에서도 충분한 넓이의 다이나믹 레인지를 확보하는 것이 가능해진다.
한편, 충분한 조도가 얻어질 경우에는, 모든 또는 필요 충분한 수의 대수응답부(310An)에 있어서, 스위칭 트랜지스터(318)를 오프 상태, 스위칭 트랜지스터(317)를 온 상태로 함으로써, 이 모든 또는 필요 충분한 수의 대수응답부(310An) 각각을 1개의 어드레스 이벤트 검출 화소로서 동작시키는 것이 가능해지기 때문에, 고해상도에서의 어드레스 이벤트의 검출이나 동작 전력의 저감 등이 가능해진다.
1.9 공유 블록의 레이아웃예
다음으로, 도 17에 예시한 공유 블록(221)의 레이아웃예에 대해서 설명한다. 도 18은, 본 실시형태에 관한 공유 블록의 레이아웃예를 나타내는 평면도이다. 한편, 도 18에는, 설명의 편의상, 광전 변환 소자(311)가 형성된 반도체 기판의 소자 형성면측의 개략적 레이아웃예와, 소자 형성면 위에 형성된 배선층의 일부의 개략적 레이아웃예가 나타내져 있다. 또한, 도 18에서는, 명확화를 위해, 게이트 전극의 위치에 의해 각 nMOS 트랜지스터(312, 313, 315 및 316) 및 스위칭 트랜지스터(317 및 318)의 배치가 나타내져 있다. 게다가, 도 18에는, 후술하는 비닝모드 시에 형성되는 전류경로의 개요가 굵은 선의 화살표에 의해 나타내져 있다.
여기에서, 본 실시형태에 있어서, 1개의 화소의 정의에는 적어도 2 가지가 존재한다. 1개는, 수광부(220)의 설계에 있어서 반복의 패턴이 되는 레이아웃상의 화소이며, 다른 1개는, 1개의 검출 화소(300)로서 동작하는 회로상의 화소이다. 이 회로상의 화소는, 각각 1개의 대수응답부(310An)를 포함해서 구성된다. 이하의 설명에서는, 레이아웃상의 화소를 레이아웃 화소라고 칭하고, 회로상의 화소를 회로 화소라고 칭한다. 또한, 검출 화소(300) 가운데, 수광부(220)에 배치되는 구성은, 대수응답부(310An)의 전부 또는 일부이기 때문에, 여기에서는 대수응답부(310An)를 회로 화소로서 설명한다.
(레이아웃 화소)
도 18에 나타낸 바와 같이, 수광 칩(201)에 있어서 1개의 레이아웃 화소(10)가 각각 배치되는 화소 에리어는, 행방향 및 열방향으로 연재하는 화소 분리부(12)로 구획되어 있다. 각 레이아웃 화소(10)는, 대략 중앙에 배치된 광전 변환 소자(311)와, 화소 에리어의 외주부를 따라 배치된, 바꿔 말하면, 광전 변환 소자(311)를 적어도 2방향(도 18에서는 3방향)으로부터 둘러싸게 배치된 복수의 nMOS 트랜지스터(312, 313, 315 및 316) 및 스위칭 트랜지스터(317 및 318), 및, 검출 칩(202)측에 배치된 pMOS 트랜지스터(314)와의 접속을 형성하기 위한 컨택트(314c)를 포함한다.
도 18에 나타내는 레이아웃예에 있어서, 예를 들면, 도 17에 예시하는 각 대수응답부(310An)에 있어서의 좌열의 nMOS 트랜지스터(312 및 315)는, 광전 변환 소자(311)의 좌측에 배열되며, 우열의 nMOS 트랜지스터(313 및 316)는, 광전 변환 소자(311)의 우측에 배열된다. 또한, 2개의 스위칭 트랜지스터(317 및 318)는, 예를 들면, 광전 변환 소자(311)의 상측 또는 하측에 배치된다. 이렇게, 광전 변환 소자(311)가 2개씩의 nMOS 트랜지스터로 끼워져 있는 대칭성이 높은 레이아웃으로 함으로써, 제조시의 프로세스 정밀도나 수율을 높이는 것이 가능해진다.
또한, 2개의 스위칭 트랜지스터(317 및 318)는, 예를 들면, 홀수행에서는 광전 변환 소자(311)의 하측에 배치되고, 짝수행에서는 광전 변환 소자(311)의 상측에 배치된다. 즉, 짝수행의 레이아웃 화소(10)는, 홀수행의 레이아웃 화소(10)를 상하 반전시킨 레이아웃을 가진다. 이러한 레이아웃으로 함으로써, 1개의 레이아웃 화소(10)의 패턴을 모든 레이아웃 화소(10)에 유용하는 것이 가능해지기 때문에, 수광부(220)의 레이아웃 설계를 용이화하는 것도 가능해진다.
게다가, 레이아웃 화소(10)를 홀수행과 짝수행에서 상하 반전시킨 레이아웃으로 함으로써, 1개의 공유 블록(221)을 구성하는 대수응답부(310An)의 스위칭 트랜지스터(317 및 318)를 근접시키는 것이 가능해지기 때문에, 공통선(3101)의 레이아웃 설계의 용이화나, 공통선(3101)의 배선길이 단축 등을 달성하는 것도 가능해진다.
(회로 화소)
한편, 회로상에서는, 어떤 레이아웃 화소(10)에 있어서의 광전 변환 소자(311)와, 이 광전 변환 소자(311)의 좌측에 배치된 2개의 nMOS 트랜지스터(312 및 315)와, 이 레이아웃 화소(10)에 대하여 왼쪽 옆에 인접하는 레이아웃 화소(10)에 있어서의 광전 변환 소자(311)의 우측에 배치된 2개의 nMOS 트랜지스터(313 및 316)가, 1개의 회로 화소(여기서는 대수응답부(310An))를 구성한다. 즉, 레이아웃상의 회로 화소(여기서는 대수응답부(310An))에서는, 4개의 nMOS 트랜지스터(312, 313, 315 및 316)로 구성되는 대수 변환 회로가, 화소 분리부(12)에 걸친 구성을 가진다.
이렇게, 인접하는 레이아웃 화소(10) 사이에서 1개의 대수응답부(310An)에 있어서의 대수 변환 회로를 구성함으로써, 레이아웃 화소(10)의 대칭성을 유지하면서, 대수 변환 회로의 배선길이, 즉, 대수 변환 회로를 구성하는 nMOS 트랜지스터(312, 313, 315 및 316)를 접속하는 배선의 길이를 짧게 하는 것이 가능해진다. 그에 의하여, 대수 변환 회로를 구성하는 배선이 형성하는 시정수를 저감해서 대수 변환 회로의 응답 속도를 향상시키는 것이 가능해진다.
1.10 동작예
다음으로, 본 실시형태에 관한 촬상 장치(100)의 동작예에 대해서 설명한다. 상술한 바와 같이, 본 실시형태에서는, 스위칭 트랜지스터(317 및 318)의 온/오프를 제어함으로써, 1개의 대수응답부(310)(대수응답부(310A)이어도 된다)가 1개의 화소로서 동작하는 모드(이하, 고해상도 모드라고 한다)와, 공유 블록(221)에 있어서의 2이상의 대수응답부(310)가 1개의 화소로서 동작하는 모드(이하, 비닝모드라고 한다)를 전환하는 것이 가능하다. 또한, 일부의 공유 블록(221)을 고해상도 모드로 구동하고, 나머지의 공유 블록(221)을 비닝모드에서 구동하는 모드(이하, ROI모드라고 한다)를 실현하는 것도 가능하다. 예를 들면, 비닝모드 및 ROI모드는, 청구 범위에 있어서의 제1 모드의 일 예이어도 되고, 고해상도 모드는, 청구 범위에 있어서의 제2 모드의 일 예일 수 있다. 또한, 비닝모드는, 청구 범위에 있어서의 제3 모드의 일 예이여도 되고, ROI모드는, 청구 범위에 있어서의 제4 모드의 일 예이여도 된다.
1.10.1 타이밍 차트
도 19는, 본 실시형태에 관한 고해상도 모드와 비닝모드와의 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다. 도 19에 나타낸 바와 같이, 구간 T10∼T11에 나타내는 고해상도 모드에서는, 각 대수응답부(310A1∼310A4)에 있어서, 스위칭 트랜지스터(317)가 온 상태로 되고, 스위칭 트랜지스터(318)가 오프 상태로 된다. 그에 의하여, 각 대수응답부(310A1∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류가 각자의 대수 변환 회로에 유입하는 전류경로가 형성된다.
이에 대하여, 구간 T11∼T12에 나타내는 비닝모드에서는, 대수응답부(310A1)의 스위칭 트랜지스터(317 및 318)가 양쪽 모두 온 상태로 된다. 한편, 대수응답부(310A2∼310A4)에서는, 스위칭 트랜지스터(317)가 오프 상태로 되고, 스위칭 트랜지스터(318)가 온 상태로 된다. 그에 의하여, 각 대수응답부(310A1∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류가 대수응답부(310A1)의 대수 변환 회로에 유입하는 전류경로가 형성된다.
1.10.2 플로우차트
계속해서, 촬상 장치(100)의 동작예에 대해서 설명한다. 도 20은, 본 실시형태에 관한 촬상 장치의 일 동작예이며, 전화소가 비닝모드에서 동작하는 모드(이하, 전화소 비닝모드라고 한다)와, 전화소가 고해상도 모드로 동작하는 모드(이하, 전화소 고해상도 모드라고 한다)와, ROI모드를 전환하는 동작예를 제시하는 플로우차트이다. 한편, 본 설명에서는, 촬상 장치(100)에 있어서의 제어부(130)(도 1 참조)가 고체 촬상 장치(200)의 동작 모드를 제어할 경우를 예시하지만, 이에 한정되지 않고, 예를 들면, 고체 촬상 장치(200)내의 신호처리회로(240)가 동작 모드를 제어하게 구성되어도 된다. 또한, 도 20에 예시하는 동작은, 예를 들면, 제어부(130)나 고체 촬상 장치(200)에 대한 인터럽트 동작 등으로 종료되어도 된다.
도 20에 나타낸 바와 같이, 본 동작에서는, 기동후, 제어부(130)는, 예를 들면, 고체 촬상 장치(200)의 동작 모드에 전화소 비닝모드를 설정한다(스텝 S101). 전화소 비닝모드에서는, 상술한 바와 같이, 수광부(220)의 모든 공유 블록(221)이 비닝모드에서 구동된다. 그 경우, 예를 들면, 도 17에 나타내는 예에서는, 각 공유 블록(221)에 있어서의 모든 대수응답부(310A1∼310A4)의 스위칭 트랜지스터(317)가 온 상태로 되는 동시에, 대수응답부(310A1)의 스위칭 트랜지스터(318)가 온 상태로 되고, 대수응답부(310A2∼310A4)의 스위칭 트랜지스터(318)가 오프 상태로 된다. 그에 의하여, 모든 대수응답부(310A1∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류가 대수응답부(310A1)의 대수 변환 회로에 유입하는 전류경로가 형성된다.
다음으로, 제어부(130)는, 전화소 비닝모드에 있어서 오브젝트가 검출되었는가 아닌가를 판정하고(스텝 S102), 오브젝트가 검출될 때까지 전화소 비닝모드를 계속한다(스텝 S102의 NO). 오브젝트의 검출 판정은, 예를 들면, 어느 쪽인가의 공유 블록에 있어서 어드레스 이벤트(온 이벤트 및/또는 오프 이벤트)가 검출되었는가 아닌가나, 어드레스 이벤트가 검출된 영역이 어느 정도(예를 들면, 미리 설정해 둔 임계값 이상)의 면적 또는 화소수를 가지고 있는가 아닌가 등에 기초하여 실행되어도 된다. 또한, 오브젝트의 검출은, 1프레임으로 판정할 필요는 없고, 연속하는 수의 프레임으로 판정해도 된다. 한편, 1프레임이란, 예를 들면, 소정기간내에 어드레스 이벤트가 검출된 화소의 어드레스 정보(타임 스탬프를 포함해도 된다)로 구성된 화상 데이터이면 된다. 또한, 오브젝트의 검출은, 화상 데이터에 대한 물체 인식 등의 처리에 의해 실행되어도 된다.
오브젝트가 검출되었을 경우(스텝 S102의 YES), 제어부(130)는, 예를 들면, 검출된 오브젝트가 광범위한 오브젝트인가 아닌가나 복수의 오브젝트인가 아닌가 등을 판정한다(스텝 S103). 한편, 광범위란, 예를 들면, 수광부(220)에 대하여 미리 설정해 둔 비율(예를 들면, 면적 또는 화소수의 20% 등) 이상을 차지하는 범위 등이면 된다.
광범위하지 않은 오브젝트가 검출되었을 경우(스텝 S103의 NO), 제어부(130)는, 예를 들면, 고체 촬상 장치(200)의 동작 모드에 ROI모드를 설정한다(스텝 S104). ROI모드에서는, 예를 들면, 수광부(220)에 있어서의 오브젝트가 검출된 영역을 포함하는 일부의 영역이 고해상도 모드로 구동되고, 다른 영역이 비닝모드로 구동된다.
다음으로, 제어부(130)는, 오브젝트가 검출되었는가 아닌가를 판정해(스텝 S105), 오브젝트가 검출되지 않으면(스텝 S105의 NO), 스텝 S101으로 돌아가고, 고체 촬상 장치(200)에 전화소 비닝모드를 다시 설정한다. 오브젝트가 검출되었을 경우(스텝 S105의 YES), 제어부(130)는, 스텝 S103과 마찬가지로, 예를 들면, 검출된 오브젝트가 광범위한 오브젝트인가 아닌가나 복수의 오브젝트인가 아닌가 등을 판정해(스텝 S106), 광범위하지 않으면(스텝 S106의 NO), 스텝 S105로 돌아가서 ROI모드를 계속한다.
스텝 S103 또는 스텝 S106에서 광범위한 오브젝트가 검출되었을 경우(스텝 S103/S106의 YES), 제어부(130)는, 예를 들면, 고체 촬상 장치(200)의 동작 모드에 전화소 고해상도 모드를 설정한다(스텝 S107). 전화소 고해상도 모드에서는, 상술한 바와 같이, 수광부(220)의 모든 공유 블록(221)이 고해상도 모드로 구동된다. 그 경우, 예를 들면, 도 17에 나타내는 예에서는, 각 공유 블록(221)에 있어서의 모든 대수응답부(310A1∼310A4)의 스위칭 트랜지스터(317)가 오프 상태로 되고, 스위칭 트랜지스터(318)가 온 상태로 된다. 그에 의하여, 각 대수응답부(310A1∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류가 자신의 대수 변환 회로로 유입되는 개별의 전류경로가 형성된다.
다음으로, 제어부(130)는, 오브젝트가 검출되었는가 아닌가를 판정해(스텝 S108), 오브젝트가 검출되지 않으면(스텝 S108의 NO), 스텝 S101에 돌아가고, 고체 촬상 장치(200)에 전화소 비닝모드를 다시 설정한다. 오브젝트가 검출되었을 경우(스텝 S108의 YES), 제어부(130)는, 스텝 S103과 마찬가지로, 예를 들면, 검출된 오브젝트가 광범위한 오브젝트인가 아닌가나 복수의 오브젝트인가 아닌가 등을 판정해(스텝 S109), 광범위하면(스텝 S109의 YES), 스텝 S108로 돌아가서 전화소 고해상도 모드를 계속한다. 한편, 검출된 오브젝트가 광범위 또는 복수가 아닐 경우(스텝 S109의 NO), 제어부(130)는, 스텝 S104로 이행하고, 고체 촬상 장치(200)의 동작 모드에 ROI모드를 설정하고, 이후의 동작을 실행한다.
1.11 작용·효과
이상과 같이, 본 실시형태에 의하면, 복수의 광전 변환 소자(311)로부터 유출된 광전류를 1개의 대수 변환 회로에 집약가능한 구성으로 함으로써, 보다 많은 광전류량을 확보하는 것이 가능해지기 때문에, 광전류 검출에 있어서의 다이나믹 레인지를 넓히는 것이 가능해진다. 그에 의하여, 저조도시 등에서도 충분한 넓이의 다이나믹 레인지를 확보하는 것이 가능해진다.
한편, 충분한 조도가 얻어질 경우에는, 모든 또는 필요 충분한 수의 대수응답부(310An)에 있어서, 스위칭 트랜지스터(318)를 오프 상태, 스위칭 트랜지스터(317)를 온 상태로 함으로써, 이 모든 또는 필요 충분한 수의 대수응답부(310An) 각각을 1개의 어드레스 이벤트 검출 화소로서 동작시키는 것이 가능해지기 때문에, 고해상도에서의 어드레스 이벤트의 검출이나 동작 전력의 저감 등이 가능해진다.
또한, 비닝모드 시에는, 공유하는 대수응답부(310An)(예를 들면, 공유 블록(221)안의 모든 대수응답부(310An))의 스위칭 트랜지스터(318)를 상시 온 상태로 함으로써, 각 대수응답부(310A2∼310An)로부터 대수응답부(310A1)의 대수 변환 회로로의 전류 패스가 항상 형성된 상태가 되기 때문에, 예를 들면, CMOS형의 이미지 센서와 같은, 부유 확산 영역 등의 전하축적부를 구비하지 않고, 복수의 검출 화소(300)로 1개의 대수 변환 회로를 공유하는 것이 가능해진다.
2. 제2 실시형태
다음으로, 제2 실시형태에 대해서, 도면을 참조해서 상세히 설명한다. 본 실시형태에서는, 제1 실시형태에 있어서 도 17을 사용해서 설명한 공유 블록(221)의 다른 구성에 대해서, 예를 들어 설명한다.
도 17 및 도 18을 사용해서 설명한 바와 같이, 제1 실시형태에서는, 비닝모드 시에 스위칭 트랜지스터(318)가 오프 상태로 된 대수응답부(310A2∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류는, 공통선(3101)을 통과한 후, 대수응답부(310A1)의 스위칭 트랜지스터(317), 광전 변환 소자(311)의 캐소드 및 스위칭 트랜지스터(318)를 통하여, 대수응답부(310A1)의 대수 변환 회로에 유입된다. 그 때문에, 제1 실시형태에서는, 대수응답부(310A2∼310A4)의 광전 변환 소자(311)로부터 유출된 광전류가 대수응답부(310A1)의 대수 변환 회로에 원활하게 유입되도록, 대수응답부(310A1)의 스위칭 트랜지스터(317)로부터 광전 변환 소자(311)의 캐소드를 거쳐 스위칭 트랜지스터(318)까지의 전위 포텐셜을 디자인할 필요가 있다. 이에, 제2 실시형태에서는, 포텐셜 디자인에 대한 제약을 대폭으로 완화하는 것이 가능한 공유 블록에 대해서, 예를 들어 설명한다.
한편, 본 실시형태에 관한 촬상 장치 및 고체 촬상 장치의 구성 및 동작은, 상술한 제1 실시형태에 관한 촬상 장치(100) 및 고체 촬상 장치(200)의 구성 및 동작과 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다. 단, 본 실시형태에서는, 제1 실시형태에 관한 공유 블록(221)이 후술하는 공유 블록(621)으로 치환된다.
2.1 공유 블록의 구성예
도 21은, 본 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다. 한편, 이하에서 예시하는 대수응답부(310Bn)는, 도 7에 예시한 게인 부스트형의 대수응답부(310A)를 베이스로 한 대수응답부의 예이지만, 이에 한정되지 않고, 예를 들면, 도 6에 예시한 소스 팔로워형의 대수응답부(310) 등, 광전류의 대수값에 따른 전압신호를 생성하는 다양한 회로를 베이스로서 대수응답부(310B)를 구성할 수 있다. 또한, 이하의 설명에서는, 1개의 공유 블록(621)이 2줄×2열의 총 4개의 대수응답부(310Bn)를 포함할 경우를 예시하지만, 이에 한정되지 않고, 각 공유 블록(621)은 1 또는 2이상의 대수응답부(310Bn)를 포함해도 된다.
도 21에 나타낸 바와 같이, 본 실시형태에 관한 대수응답부(310B1∼310B4)(본 설명에 있어서, 대수응답부(310B1∼310B4)를 구별하지 않을 경우, 그 부호를 310Bn으로 한다)는, 제1 실시형태에 있어서 도 17을 사용해서 설명한 대수응답부(310An)와 마찬가지의 구성에 있어서, 스위칭 트랜지스터(319)가 더욱 추가된 구성을 구비한다. 스위칭 트랜지스터(319)의 소스는, 예를 들면, 스위칭 트랜지스터(318)의 드레인에 접속되고, 드레인은, 예를 들면, 스위칭 트랜지스터(317)의 드레인, nMOS 트랜지스터(312)의 소스 및 nMOS 트랜지스터(313)의 게이트에 접속된다. 예를 들면, 스위칭 트랜지스터(319)는, 청구 범위에 있어서의 제3 트랜지스터의 일 예일 수 있다. 또한, 예를 들면, 스위칭 트랜지스터(317)의 드레인, nMOS 트랜지스터(312)의 소스 및 nMOS 트랜지스터(313)의 게이트를 잇는 노드는, 청구 범위에 있어서의 제2 노드의 일 예이고, 스위칭 트랜지스터(318)의 드레인은, 청구 범위에 있어서의 제2 노드의 일 예일 수 있다.
2.2 공유 블록의 레이아웃예
다음으로, 도 21에 예시한 공유 블록(621)의 레이아웃예에 대해서 설명한다. 도 22는, 본 실시형태에 관한 공유 블록의 레이아웃예를 나타내는 평면도이다. 한편, 도 22에는, 설명의 편의상, 광전 변환 소자(311)가 형성되는 반도체 기판의 소자 형성면측의 개략적 레이아웃예와, 소자 형성면 위에 형성된 배선층의 일부의 개략적 레이아웃예가 나타내져 있다. 또한, 도 22에서는, 명확화를 위해, 게이트 전극의 위치에 의해 각nMOS 트랜지스터(312, 313, 315 및 316) 및 스위칭 트랜지스터(317∼319)의 배치가 나타내져 있다. 게다가, 도 22에는, 후술하는 비닝모드 시에 형성되는 전류경로의 개요가 굵은 선의 화살표에 의해 나타내져 있다. 예를 들면, nMOS 트랜지스터(312)는, 청구 범위에 있어서의 제4 트랜지스터의 일 예이고, nMOS 트랜지스터(313)는, 청구 범위에 있어서의 제5 트랜지스터의 일 예이고, nMOS 트랜지스터(315)는, 청구 범위에 있어서의 제6 트랜지스터의 일 예이고, nMOS 트랜지스터(316)는, 청구 범위에 있어서의 제7 트랜지스터의 일 예일 수 있다.
도 22에 나타낸 바와 같이, 본 실시형태에 관한 각 레이아웃 화소(20)는, 제1 실시형태에 있어서 도 18을 사용해서 설명한 레이아웃 화소(10)와 마찬가지인 구성에 있어서, 광전 변환 소자(311)에 대하여 스위칭 트랜지스터(317)가 배치된 측과 동일한 측에, 스위칭 트랜지스터(319)가 추가된 구성을 구비한다. 이러한 레이아웃으로 함으로써, 공통선(3101)으로부터 스위칭 트랜지스터(319)까지의 배선을 짧게 하는 것이 가능해진다.
2.3 동작예(타이밍 차트)
계속해서, 대수응답부(310Bn)의 동작예에 대해서 설명한다. 도 23은, 본 실시형태에 관한 고해상도 모드와 비닝모드의 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다. 도 23에 나타낸 바와 같이, 구간 T20∼T21에 나타내는 고해상도 모드에서는, 각 대수응답부(310B1∼310B4)에 있어서, 스위칭 트랜지스터(317 및 319)이 오프 상태로 되고, 스위칭 트랜지스터(318)가 온 상태로 된다. 그에 의하여, 각 대수응답부(310B1∼310B4)의 광전 변환 소자(311)로부터 유출된 광전류가 각자의 대수 변환 회로로 유입되는 전류경로가 형성된다.
이에 대하여, 구간 T21∼T22에 나타내는 비닝모드에서는, 대수응답부(310B1)의 스위칭 트랜지스터(317)가 온 상태로 되고, 스위칭 트랜지스터(318)가 오프 상태로 되는 동시에, 스위칭 트랜지스터(319)가 온 상태로 된다. 한편, 대수응답부(310B2∼310B4)에서는, 스위칭 트랜지스터(317)가 오프 상태로 되고, 스위칭 트랜지스터(318)가 온 상태로 되는 동시에, 스위칭 트랜지스터(319)가 오프 상태로 된다. 그에 의하여, 각 대수응답부(310B1∼310B4)의 광전 변환 소자(311)로부터 유출된 광전류가 대수응답부(310B1)의 대수 변환 회로로 유입되는 전류경로가 형성된다.
2.4 작용·효과
이상과 같이, 본 실시형태에 의하면, 비닝모드 시에, 공통선(3101)을 통해서 유입된 광전류가, 대수응답부(310B1)의 스위칭 트랜지스터(318), 광전 변환 소자(311)의 캐소드 및 스위칭 트랜지스터(317)를 거치지 않고, 대수응답부(310B1)의 스위칭 트랜지스터(319)을 통하여, 대수응답부(310B1)의 대수 변환 회로에 유입하는 전류경로가 형성되기 때문, 스위칭 트랜지스터(318)로부터 스위칭 트랜지스터(317)까지의 포텐셜 디자인에 대한 제약을 대폭으로 완화하는 것이 가능해진다.
기타의 구성, 동작 및 효과는, 상술한 실시형태와 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다.
3. 제3 실시형태
다음으로, 제3 실시형태에 대해서, 도면을 참조해서 상세하게 설명한다. 본 실시형태에서는, 제1 실시형태에 있어서 도 17을 사용해서 설명한 공유 블록(221)의 더욱 다른 구성에 대해서, 예를 들어 설명한다.
한편, 본 실시형태에 관한 촬상 장치 및 고체 촬상 장치의 구성 및 동작은, 상술한 제1 실시형태에 관한 촬상 장치(100) 및 고체 촬상 장치(200)의 구성 및 동작과 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다. 단, 본 실시형태에서는, 제1 실시형태에 관한 공유 블록(221)이 후술하는 공유 블록(721)으로 치환된다.
3.1 공유 블록의 구성예
도 24는, 본 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다. 한편, 이하로 예시하는 대수응답부(310Cn)는, 도 7에 예시한 게인 부스트형의 대수응답부(310A)를 베이스로 한 대수응답부의 예이지만, 이에 한정되지 않고, 예를 들면, 도 6에 예시한 소스 팔로워형의 대수응답부(310) 등, 광전류의 대수값에 따른 전압신호를 생성하는 다양한 회로를 베이스로서 대수응답부(310B)를 구성할 수 있다. 또한, 이하의 설명에서는, 1개의 공유 블록(721)이 2줄×2열의 총 4개의 대수응답부(310Cn)를 포함할 경우를 예시하지만, 이에 한정되지 않고, 각 공유 블록(721)은 1 또는 2이상의 대수응답부(310Cn)를 포함해도 된다.
도 24에 나타낸 바와 같이, 본 실시형태에 관한 대수응답부(310C1∼310C4)(본 설명에 있어서, 대수응답부(310C1∼310C4)를 구별하지 않을 경우, 그 부호를 310Cn으로 한다)는, 제2 실시형태에 있어서 도 21을 사용해서 설명한 대수응답부(310Bn)와 마찬가지의 구성에 있어서, 스위칭 트랜지스터(319)가 생략된 구성을 구비한다. 또한, 대수응답부(310Cn)에서는, 스위칭 트랜지스터(317)의 드레인이 nMOS 트랜지스터(312)의 소스에 접속되고, 소스가 nMOS 트랜지스터(313)의 게이트 및 광전 변환 소자(311)의 캐소드에 접속되는 동시에, 스위칭 트랜지스터(318)의 드레인이, 스위칭 트랜지스터(317)의 소스, nMOS 트랜지스터(313)의 게이트 및 광전 변환 소자(311)의 캐소드에 접속되고 있다.
3.2 동작예(타이밍 차트)
계속해서, 대수응답부(310Cn)의 동작예에 대해서 설명한다. 도 25는, 본 실시형태에 관한 고해상도 모드와 비닝모드의 각각에 있어서의 스위칭 트랜지스터의 제어예를 나타내는 타이밍 차트이다. 도 25에 나타낸 바와 같이, 구간 T30∼T31에 나타내는 고해상도 모드에서는, 각 대수응답부(310C1∼310B4)에 있어서, 스위칭 트랜지스터(317)가 온 상태로 되고, 스위칭 트랜지스터(318)가 오프 상태로 된다. 그에 의하여, 각 대수응답부(310C1∼310C4)의 광전 변환 소자(311)로부터 유출된 광전류가 각자의 대수 변환 회로에 유입하는 전류경로가 형성된다.
이에 대하여, 구간 T31∼T32에 나타내는 비닝모드에서는, 대수응답부(310C1)의 스위칭 트랜지스터(317 및 318)가 모두 온 상태로 된다. 한편, 대수응답부(310C2∼310C4)에서는, 스위칭 트랜지스터(317)가 오프 상태로 되고, 스위칭 트랜지스터(318)가 온 상태로 된다. 그에 의하여, 각 대수응답부(310C1∼310C4)의 광전 변환 소자(311)로부터 유출된 광전류가 대수응답부(310C1)의 대수 변환 회로로 유입하는 전류경로가 형성된다.
3.3 작용·효과
이상과 같이, 본 실시형태에 의하면, 예를 들면 제2 실시형태와 비하여, 스위칭 트랜지스터(319)를 생략하는 것이 가능해지기 때문에, 대수응답부(310Cn)의 화소 에리어에 있어서의 점유 면적을 축소하는 것이 가능해진다. 그에 의하여, 광전 변환 소자(311)의 수광면의 면적을 증가하는 것이 가능해지기 위해서, 고체 촬상 장치(200)의 감도향상이나 다이나믹 레인지 확대를 달성하는 것이 가능해진다. 또한, 스위칭 트랜지스터(319)가 생략됨으로써, 구동 전류를 보다 저감하는 것도 가능해진다.
기타의 구성, 동작 및 효과는, 상술한 실시형태와 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다.
4. 제4 실시형태
상술한 실시형태에서는, 고체 촬상 장치(200)가 화소마다의 어드레스 이벤트의 유무를 나타내는 검출 신호로 된 프레임 데이터(화상 데이터에 상당)를 출력하는 구성을 예시했다. 이에 대하여, 제4 실시형태에서는, 고체 촬상 장치(200)가, 화소마다의 검출 신호로 된 화상 데이터의 이외에, 화소마다의 노광량에 따른 화소 신호로 된 화상 데이터(이하, 계조 화상 데이터라고도 말한다)도 출력할 수 있는 구성에 대해서, 예를 들어 설명한다.
한편, 본 실시형태에 관한 촬상 장치 및 고체 촬상 장치의 구성 및 동작은, 상술한 제1 실시형태에 관한 촬상 장치(100) 및 고체 촬상 장치(200)의 구성 및 동작과 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다. 단, 본 실시형태에서는, 제1 실시형태에 관한 공유 블록(221)이 후술하는 공유 블록(821)으로 치환되는 동시에, 검출 칩(202)이 후술하는 검출 칩(802)으로 치환된다.
4.1 공유 블록의 구성예
도 26은, 본 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다. 한편, 이하에서 예시하는 공유 블록(821)은, 도 17에 예시한 공유 블록(221)을 베이스로 하고 있지만, 이에 한정되지 않고, 예를 들면, 제2 실시형태에 관한 공유 블록(621)이나 제3 실시형태에 관한 공유 블록(721)을 베이스로 하는 것도 가능하다.
도 26에 나타낸 바와 같이, 본 실시형태에 관한 공유 블록(821)은, 제1 실시형태에 있어서 도 17을 사용해서 설명한 공유 블록(221)과 마찬가지의 구성에, 화소 신호를 독출하기 위한 독출 회로(370)가 공통선(3101)에 접속된 구성을 구비한다.
4.1.1 공유 블록의 변형예
또한, 본 실시형태에 관한 공유 블록(821)은, 예를 들면, 제2 실시형태에 있어서 도 21을 사용해서 설명한 공유 블록(621)을 베이스로 하는 것도 가능하다. 이 경우라도, 도 27에 나타낸 바와 같이, 공유 블록(821)은, 도 21을 사용해서 설명한 공유 블록(621)과 마찬가지의 구성에, 화소 신호를 독출하기 위한 독출 회로(370)가 공통선(3101)에 접속된 구성을 구비한다.
4.2 독출 회로의 구성예
도 28은, 본 실시형태에 관한 독출 회로의 개략적 구성예를 나타내는 회로도이다. 도 28에 나타낸 바와 같이, 본 실시형태에 관한 독출 회로(370)는, 리셋 트랜지스터(373)와, 증폭 트랜지스터(375)와, 선택 트랜지스터(376)를 구비한다.
이 독출 회로(370)는, 대수응답부(310An)의 광전 변환 소자(311) 및 스위칭 트랜지스터(318)와 함께 동작하는 것으로, 수광량에 따른 화소 신호를 생성하는 계조 화소(810)로서 기능한다. 즉, 본 실시형태에 있어서, 각 대수응답부(310An)의 스위칭 트랜지스터(318)는, 계조 화소(810)에 있어서의 전송 트랜지스터로서도 기능한다. 또한, 스위칭 트랜지스터(318)의 드레인, 리셋 트랜지스터(373)의 소스 및 증폭 트랜지스터(375)의 게이트가 접속된 노드는, 축적되는 전하를 그 전하량에 따른 전압으로 변환하는 전류전압변환 기능을 갖추는 부유 확산 영역(FD)(374)으로서 기능한다.
리셋 트랜지스터(373)의 드레인 및 증폭 트랜지스터(375)의 드레인은, 예를 들면, 전원 전압(VDD)에 접속된다. 단, 리셋 트랜지스터(373)의 드레인은, 예를 들면, 전원 전압(VDD)과는 다른 리셋 전압에 접속되어도 된다. 증폭 트랜지스터(375)의 소스는, 선택 트랜지스터(376)의 드레인에 접속되며, 선택 트랜지스터(376)의 소스는, 아날로그의 화소 신호를 후술하는 컬럼ADC(Analog to Digital Converter)(270)에 입력하기 위한 수직신호선(VSL)에 접속된다.
화소 신호를 독출할 때, 스위칭 트랜지스터(318)의 게이트에는, 행구동 회로(251)로부터 하이 레벨의 전송 신호(TRG)가 인가된다. 그에 의하여, 스위칭 트랜지스터(318)가 온 상태가 되고, 광전 변환 소자(311)의 캐소드에 축적된 전하가 스위칭 트랜지스터(318)를 통해서 부유 확산 영역(374)에 전송된다. 그 결과, 부유 확산 영역(374)에 축적된 전하의 전하량에 따른 전압값의 화소 신호가 증폭 트랜지스터(375)의 소스에 출현한다. 그리고, 행구동 회로(251)로부터 선택 트랜지스터(376)의 게이트에 인가되는 선택 신호(SEL)를 하이 레벨로 함으로써, 증폭 트랜지스터(375)의 소스에 출현한 화소 신호가 수직신호선(VSL)에 출현한다.
또한, 부유 확산 영역(374)에 축적된 전하를 방출해서 부유 확산 영역(374)을 리셋하는 때는, 행구동 회로(251)로부터 리셋 트랜지스터(373)의 게이트에 하이 레벨의 리셋 신호(RST)가 인가된다. 이에 의해, 부유 확산 영역(374)에 축적된 전하가 리셋 트랜지스터(373)를 통해서 전원측에 방출된다(FD리셋). 그 때, 스위칭 트랜지스터(318)도 마찬가지의 기간중에 온 상태로 함으로써, 광전 변환 소자(311)의 캐소드에 축적되어 있는 전하를 전원측에 방출하는 것도 가능하다(PD리셋).
한편, 각 공유 블록(821)에 있어서, 계조 화상 데이터를 독출할 때에 독출 회로(370)에 동시에 접속되는 광전 변환 소자(311)의 수, 즉, 동일한 기간에 온 상태로 되는 스위칭 트랜지스터(318)(전송 트랜지스터)의 수는, 1개에 한정되지 않고, 복수 이어도 된다. 예를 들면, 각 공유 블록(821)에 있어서, 고해상도의 계조 화상 데이터를 독출하는 때는, 스위칭 트랜지스터(318)가 시분할로 차레로 독출 회로(370)에 접속되어, 저조도시 등에 다이나믹 레인지를 확대해서 독출을 실행할 때(비닝 때)에는, 2이상의 스위칭 트랜지스터(318)가 동일한 기간에 온 상태로 되어도 된다.
4.3 검출 칩의 구성예
도 29는, 본 실시형태에 관한 검출 칩의 평면도의 일 예이다. 본 실시형태에 관한 검출 칩(802)은, 제1 실시형태에 있어서 도 4를 사용해서 설명한 검출 칩(202)과 마찬가지의 구성에, 계조 화소(810)로부터 출력된 아날로그의 화소 신호를 디지털의 화소 신호로서 독출하기 위한 컬럼ADC(270)가 추가된 구성을 구비한다.
계조 화소(810) 각각은, 행구동 회로(251)의 제어에 따라 아날로그의 화소 신호를 수직신호선(VSL)에 출현시키는 것으로, 아날로그의 화소 신호를 컬럼ADC(270)에 공급한다. 컬럼ADC(270)는, 예를 들면, 수직신호선(VSL)마다 AD변환기를 구비하고, 각 수직신호선(VSL)을 통해서 입력된 아날로그의 화소 신호에 대하여 AD(Analog to Digital)변환을 행한다. 그리고, 컬럼ADC(270)는, AD변환후의 디지털 신호를 신호처리회로(240)에 공급한다. 신호처리회로(240)는, 그들의 디지털 신호로 이루어지는 화상 데이터에 대하여, 소정의 화상 처리를 행한다. 한편, 컬럼ADC(270)는, 예를 들면, CDS(Correlated Double Sampling)회로를 구비하고, 디지털의 화소 신호에 포함되는 kTC노이즈를 저감해도 된다.
4.4 동작예
계조 화상 데이터의 독출은, 예를 들면, 어느쪽인가의 검출 화소(300)에 있어서 어드레스 이벤트의 발생이 검출되었을 경우에 모든 계조 화소(810)로부터 화소 신호를 독출하는 것으로 실행되어도 되고, 어드레스 이벤트의 발생이 영역, 바꿔 말하면, 검출 화소(300)에 의해 오브젝트가 검출된 영역에 속하는 계조 화소(810)로부터 화소 신호를 독출하는 것으로 실행되어도 된다. 도 30에, 본 실시형태에 관한 오브젝트 검출 모드와 계조 화상 독출 모드를 전환해서 실행하는 동작예를 제시한다. 한편, 본 설명에서는, 촬상 장치(100)에 있어서의 제어부(130)(도 1 참조)가 고체 촬상 장치(200)의 동작 모드를 제어할 경우를 예시하지만, 이에 한정되지 않고, 예를 들면, 고체 촬상 장치(200)내의 신호처리회로(240)가 동작 모드를 제어하게 구성되어도 된다. 또한, 도 30에 예시하는 동작은, 예를 들면, 제어부(130)나 고체 촬상 장치(200)에 대한 인터럽트 동작 등에 의해 종료되어도 된다.
도 30에 나타낸 바와 같이, 본 동작에서는, 기동후, 제어부(130)는, 예를 들면, 고체 촬상 장치(200)의 동작 모드로 오브젝트 검출 모드를 설정한다(스텝 S201). 오브젝트 검출 모드란, 어드레스 이벤트의 발생을 검출하는 동작 모드이며, 예를 들면, 제1 실시형태에 있어서 도 20을 사용해서 설명한 동작을 실행하는 모드일 수 있다.
다음으로, 제어부(130)는, 오브젝트 검출 모드에 있어서 오브젝트가 검출되었는가 아닌가를 판정해(스텝 S202), 오브젝트가 검출될 때까지 어드레스 이벤트 검출 모드를 계속한다(스텝 S202의 NO). 오브젝트의 검출 판정은, 예를 들면, 제1 실시형태에 있어서 도 20의 스텝 S102, S105 및 S108로 설명한 동작과 마찬가지일 수 있다.
오브젝트가 검출되었을 경우(스텝 S202의 YES), 제어부(130)는, 예를 들면, 고체 촬상 장치(200)로부터 출력된 프레임 데이터에 기초하여 오브젝트가 검출된 영역을 특정한다(스텝 S203). 한편, 오브젝트가 검출된 영역이란, 예를 들면, 온 이벤트(또는 오프 이벤트)가 검출된 화소를 포함하는 영역일 수 있다.
다음으로, 제어부(130)는, 고체 촬상 장치(200)에 대하여, 오브젝트가 검출된 영역에 대한 화소 신호의 독출을 지시한다(스텝 S204). 이에 의해, 오브젝트가 검출된 영역에 속하는 계조 화소(810)로부터 독출된 화소 신호로 된 계조 화상 데이터가 고체 촬상 장치(200)로부터 출력된다.
4.5 작용·효과
이상과 같이, 본 실시형태에 의하면, 어드레스 이벤트의 유무에 기초한 오브젝트의 검출뿐만 아니라, 오브젝트가 검출된 영역 또는 전화소의 계조 화상 데이터를 취득하는 것도 가능해진다.
기타의 구성, 동작 및 효과는, 상술한 실시형태와 마찬가지며 좋기 때문, 여기에서는 상세한 설명을 생략한다.
5. 제5 실시형태
상술한 제4 실시형태에서는, 오브젝트 검출의 이외에 계조 화상 데이터의 독출이 가능한 구성에 있어서, 독출 회로(370)가 공통선(3101)에 접속된 구성을 예시했다. 이에 대하여, 제5 실시형태에서는, 공통선(3101)과는 다른 공통선에 독출 회로(370)를 접속할 경우에 대해서, 예를 들어 설명한다.
한편, 본 실시형태에 관한 촬상 장치 및 고체 촬상 장치의 구성 및 동작은, 상술한 제4 실시형태에 관한 촬상 장치(100) 및 고체 촬상 장치(200)의 구성 및 동작과 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다. 단, 본 실시형태에서는, 제4 실시형태에 관한 공유 블록(821)이 후술하는 공유 블록(921)으로 치환된다.
5.1 공유 블록의 구성예
도 31은, 본 실시형태에 관한 공유 블록의 개략적 구성예를 나타내는 회로도이다. 한편, 이하에 예시하는 공유 블록(921)은, 도 17에 예시한 공유 블록(221)을 베이스로 하고 있지만, 이에 한정되지 않고, 예를 들면, 제2 실시형태에 관한 공유 블록(621)이나 제3 실시형태에 관한 공유 블록(721)을 베이스로 하는 것도 가능하다.
도 31에 나타낸 바와 같이, 본 실시형태에 관한 공유 블록(921)은, 제1 실시형태에 있어서 도 17을 사용해서 설명한 공유 블록(221)과 마찬가지의 구성에 있어서, 2이상 또는 모든 대수응답부(310An)에 있어서의 광전 변환 소자(311)의 캐소드가, 공통선(3101)과는 다른 공통선(3102)에 의해 접속된 구성을 구비한다. 독출 회로(370)는, 이 공통선(3102)에 접속되어 있다. 그리고, 독출 회로(370)와 각 대수응답부(310An)의 광전 변환 소자(311)와의 사이에는, 전송 트랜지스터로서도 기능하는 스위칭 트랜지스터(377)가 설치되고 있어, 광전 변환 소자(311)와 독출 회로(370)와의 접속이 이 스위칭 트랜지스터(377)에 의해 제어된다. 예를 들면, 공통선(3102)은, 청구 범위에 있어서의 제2 공통선의 일 예일 수 있다.
5.1.1 공유 블록의 변형예
또한, 본 실시형태에 관한 공유 블록(921)은, 예를 들면, 제2 실시형태에 있어서 도 21을 사용해서 설명한 공유 블록(621)을 베이스로 하는 것도 가능하다. 이 경우라도, 도 32에 나타낸 바와 같이, 공유 블록(921)은, 도 21을 사용해서 설명한 공유 블록(621)과 마찬가지의 구성에 있어서, 2이상 또는 모든 대수응답부(310An)에 있어서의 광전 변환 소자(311)의 캐소드가 공통선(3102)에 의해 접속되며, 독출 회로(370)가 공통선(3102)에 접속되고, 독출 회로(370)와 각 대수응답부(310An)의 광전 변환 소자(311)와의 사이에 스위칭 트랜지스터(377)가 설치된 구성을 구비한다.
5.2 동작예
이상과 같은 구성에 있어서, 독출 회로(370)를 포함하는 계조 화소로부터의 화소 신호의 독출 시에는, 모든 대수응답부(310An)의 스위칭 트랜지스터(317 및 318)가 오프 상태로 되고, 대수응답부(310An) 각각에 대응하는 계조 화소의 스위칭 트랜지스터(377)가 시분할로 차례로 독출 회로(370)에 접속된다. 단, 비닝 시에는, 저조도시 등의 다이나믹 레인지를 확대해서 독출을 실행하는 때에는, 2이상의 스위칭 트랜지스터(318)가 동일한 기간에 온 상태로 됨으로써, 다이나믹 레인지가 확대된 독출이 실행된다.
6. 제6 실시형태
상술한 실시형태에서는, 각 공유 블록(221) 등으로부터 출력된 검출 신호의 독출을 요구하는 리퀘스트의 조정을 필요로 하지 않는 동기형의 EVS를 고체 촬상 장치(200)에 적용했을 경우가 예시되었지만, 이러한 구성에 한정되는 것이 아니다. 예를 들면, 도 33에 예시하는 고체 촬상 장치와 같이, 어드레스 이벤트 검출부(260)의 각 행으로부터 출력된 리퀘스트를 조정해서 검출 신호의 독출행의 순서를 부여하는 행 아비터(280)를 구비하는 비동기형의 EVS가 적용되어도 된다. 한편, 도 33에는, 본 실시형태에 관한 고체 촬상 장치에 있어서의 검출 칩(1002)이 나타내져 있다.
이렇게, 비동기형의 EVS를 적용했을 경우에도, 상술한 실시형태와 마찬가지로, 복수의 광전 변환 소자(311)로부터 유출된 광전류를 1개의 대수 변환 회로에 집약하는 것이 가능하기 때문에, 보다 많은 광전류량을 확보하는 것이 가능해진다. 그에 의하여, 광전류 검출에 있어서의 다이나믹 레인지를 넓히는 것이 가능해지기 때문에, 저조도시 등에서도 충분한 넓이의 다이나믹 레인지를 확보하는 것이 가능해진다.
한편, 충분한 조도가 얻어질 경우에는, 모든 또는 필요 충분한 수의 대수응답부(310An)등에 있어서, 스위칭 트랜지스터(318)를 오프 상태, 스위칭 트랜지스터(317)를 온 상태로 함으로써, 이 모든 또는 필요 충분한 수의 대수응답부(310An) 등 각각을 1개의 어드레스 이벤트 검출 화소로서 동작시키는 것이 가능해지기 때문에, 고해상도에서의 어드레스 이벤트의 검출이나 동작 전력의 저감 등이 가능해진다.
기타의 구성, 동작 및 효과는, 상술한 실시형태와 동일하여도 되기 때문에, 여기에서는 상세한 설명을 생략한다.
7. 이동체에의 응용예
본 개시에 따른 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 따른 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 34는 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 거쳐 접속된 복수의 전자 제어 유닛을 구비한다. 도 34에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052), 및 차재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련하는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 보디계 제어 유닛(12020)은 키리스 엔트리(keyless entry) 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 깜빡이 또는 안개등 등의 각종 램프의 제어장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 수신하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차 밖의 화상을 촬상시키고, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면, 운전자를 촬상하는 카메라를 포함한다. 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 차선 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 따라 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 눈부심 방지를 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력장치로 음성 및 화상 중 적어도 일방의 출력 신호를 송신한다. 도 35의 예에서는, 출력장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되고 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 35는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 35에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104 및 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노즈, 사이드 미러, 리어범퍼, 백 도어 및 차실내의 프런트 글래스의 상부 등의 위치에 설치된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 35에는 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 나타낸다. 촬상 범위(12112, 12113)는, 각각 사이드 미러에 설치된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 된다. 예를 들면, 촬상부(12101 내지 12104) 중 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 가지는 촬상 소자여도 된다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어지는 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물로, 차량(12100)과 대략 같은 방향으로 소정의 속도(예를 들면, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차와의 사이에서 미리 확보해야 하는 차간거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형차량, 보행자, 전신주 등 그 외의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로컴퓨터(12051)는, 차량(12100) 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하거나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들면, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 아닌지를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면, 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 절차와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 아닌지를 판별하는 절차에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일 예에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1의 촬상 장치(100)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 화소를 미세화하고, 보다 보기 쉬운 촬영 화상을 얻을 수 있기 때문에, 드라이버의 피로를 경감하는 것이 가능하게 된다.
한편, 상술한 실시 형태는 본 기술을 구현하기 위한 일 예를 제시한 것이며, 실시 형태에 있어서의 사항과, 청구 범위에 있어서의 발명 특정 사항은 각각 대응 관계를 가진다. 마찬가지로, 청구 범위에 있어서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시 형태에 있어서의 사항과는 각각 대응 관계를 가진다. 단, 본 기술은 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에 있어서 실시 형태에 다양한 변형을 실시함으로써 구현할 수 있다.
한편, 본 명세서에 기재된 효과는 어디까지나 예시이며, 한정되는 것은 아니고, 다른 효과가 있어도 된다.
한편, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 각각 입사광의 휘도 변화를 출력하는 복수의 검출 화소와,
상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 이벤트 신호를 출력하는 검출 회로와,
상기 복수의 검출 화소간을 접속하는 제1 공통선을 구비하고,
상기 검출 화소 각각은,
광전 변환 소자와,
상기 광전 변환 소자로부터 유출된 광전류를 해당 광전류의 대수값에 따른 전압신호로 변환하는 대수 변환 회로와,
상기 대수 변환 회로로부터 출력된 상기 전압신호에 기초하여 상기 광전 변환 소자에 입사한 입사광의 휘도 변화를 출력하는 제1 회로와,
상기 광전 변환 소자와 상기 대수 변환 회로와의 사이에 접속된 제1 트랜지스터와,
상기 광전 변환 소자와 상기 제1 공통선과의 사이에 접속된 제2 트랜지스터를 구비하고,
상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 상기 이벤트 신호를 출력하는 제2 회로를 구비한, 고체 촬상 장치.
(2) 상기 검출 화소 각각은, 상기 제1 트랜지스터와 상기 대수 변환 회로를 접속하는 제1 노드와, 상기 제2 트랜지스터와 상기 제1 공통선을 접속하는 제2 노드와의 사이에 접속된 제3 트랜지스터를 더 구비하는, 상기 (1)에 기재된 고체 촬상 장치.
(3) 상기 제2 트랜지스터는, 상기 제1 공통선과, 상기 광전 변환 소자와 상기 제1 트랜지스터를 접속하는 노드와의 사이에 접속되어 있는 상기 (1)에 기재된 고체 촬상 장치.
(4) 상기 제1 공통선에 접속되며, 상기 광전 변환 소자에 축적된 전하에 따른 전압값의 화소 신호를 생성하는 독출 회로를 더 구비하는, 상기 (1)∼(3) 중 어느 하나에 기재된 고체 촬상 장치.
(5) 상기 독출 회로는, 상기 제1 공통선과 전원선과의 사이에 접속된 리셋 트랜지스터와, 상기 제1 공통선에 게이트가 접속된 증폭 트랜지스터를 포함하는 상기 (4)에 기재된 고체 촬상 장치.
(6) 상기 복수의 검출 화소간을 접속하는 제2 공통선과,
상기 검출 화소 각각에 있어서의 상기 광전 변환 소자와 상기 제2 공통선과의 사이에 접속된 복수의 제4 트랜지스터와,
상기 제2 공통선에 접속되며, 상기 광전 변환 소자에 축적된 전하에 따른 전압값의 화소 신호를 생성하는 독출 회로를 더 구비하는, 상기 (1)∼(3) 중 어느 하나에 기재된 고체 촬상 장치.
(7) 상기 독출 회로는, 상기 제2 공통선과 전원선과의 사이에 접속된 리셋 트랜지스터와, 상기 제2 공통선에 게이트가 접속된 증폭 트랜지스터를 포함하는 상기 (6)에 기재된 고체 촬상 장치.
(8) 상기 검출 화소 각각은, 상기 대수 변환 회로로부터 출력된 상기 전압신호의 변환량을 나타내는 미분 신호를 생성하는 미분기를 더 구비하는, 상기 (1)∼(7) 중 어느 하나에 기재된 고체 촬상 장치.
(9) 상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 미분 신호 중 어느 하나를 선택하는 선택부와, 상기 미분 신호에 기초하여 상기 이벤트 신호를 출력하는 비교기를 구비하는 상기 (8)에 기재된 고체 촬상 장치.
(10) 상기 비교기는,
상기 미분 신호의 전압값이 제1 임계값을 넘은 것을 검출하여 상기 이벤트 신호를 출력하는 제1 비교기와,
상기 미분 신호의 전압값이 상기 제1 임계값보다도 낮은 전압의 제2 임계값을 하회한 것을 검출하여 상기 이벤트 신호를 출력하는 제2 비교기를 포함하는 상기 (9)에 기재된 고체 촬상 장치.
(11) 복수의 상기 검출 회로를 구비하고,
상기 검출 회로 각각은, 상기 복수의 검출 화소 중 적어도 1개에 의해 어드레스 이벤트를 검출했을 경우에 해당 검출 회로로부터의 검출 신호의 독출을 요구하는 리퀘스트를 출력하고,
상기 복수의 검출 회로 중 적어도 1개로부터 출력된 상기 리퀘스트를 조정함으로써 상기 리퀘스트를 출력한 검출 회로에 대한 상기 검출 신호의 독출 순서를 결정하는 아비터를 더 구비하는, 상기 (1)∼ (10) 중 어느 하나에 기재된 고체 촬상 장치.
(12) 각각의 상기 광전 변환 소자와 상기 대수 변환 회로와 상기 제1 트랜지스터와 상기 제2 트랜지스터를 포함하는 복수의 대수응답부가 2차원 격자 형상으로 배열된 수광부를 구비하는 제1 칩을 더 구비하는, 상기 (1)∼ (11) 중 어느 하나에 기재된 고체 촬상 장치.
(13) 상기 대수 변환 회로는,
소스가 상기 제1 트랜지스터에 접속된 제4 트랜지스터와,
게이트가 상기 제4 트랜지스터의 상기 소스에 접속되며, 소스가 접지된 제5 트랜지스터를 포함하고,
상기 제4 트랜지스터 게이트는, 상기 제5 트랜지스터의 드레인에 접속되어 있는, 상기 (12)에 기재된 고체 촬상 장치.
(14) 상기 대수 변환 회로는,
소스가 상기 제4 트랜지스터의 드레인에 접속되며, 드레인이 전원선에 접속된 제6 트랜지스터와,
게이트가 상기 제4 트랜지스터의 상기 드레인에 접속되며, 소스가 상기 제5 트랜지스터의 드레인에 접속된 제7 트랜지스터를 더 포함하고,
상기 제6 트랜지스터의 게이트는, 상기 제7 트랜지스터의 드레인에 접속되어 있는, 상기 (13)에 기재된 고체 촬상 장치.
(15) 상기 수광부는, 격자 형상으로 연재하는 화소분리부를 더 구비하고,
상기 대수응답부 각각은, 상기 화소분리부에 의해 상기 2차원 격자 형상으로 구획된 화소영역 각각에 설치되어 있는, 상기 (12)에 기재된 고체 촬상 장치.
(16) 상기 화소영역에는, 상기 제1 및 제2 트랜지스터와, 상기 제1 및 제2 트랜지스터와는 다른 적어도 2개의 트랜지스터와, 상기 광전 변환 소자가 배치되며,
상기 적어도 2개의 트랜지스터는, 상기 화소영역에 있어서 상기 광전 변환 소자를 사이에 두는 위치에 배치되고,
상기 대수 변환 회로는, 서로 인접하는 2개의 상기 화소영역 각각에 있어서의 상기 적어도 2개의 트랜지스터 중 적어도 1개씩을 사용하여 구성되는, 상기 (15)에 기재된 고체 촬상 장치.
(17) 복수의 상기 검출 회로가 배치된 제2 칩을 더 구비하고,
상기 제1 칩과 상기 제2 칩은, 단일의 적층 칩을 구성하는, 상기 (12)∼(16) 중 어느 하나에 기재된 고체 촬상 장치.
(18) 상기 (1)∼(17) 중 어느 하나에 기재된 고체 촬상 장치와, 상기 고체 촬상 장치를 제어하는 제어부를 구비하는 촬상 장치.
(19) 상기 고체 촬상 장치는, 상기 복수의 검출 화소를 포함하는 공유 블록을 복수 가지며,
상기 제어부는, 상기 고체 촬상 장치의 동작 모드를,
상기 복수의 공유 블록에 있어서의 적어도 1개에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하는 제1 모드와,
상기 복수의 공유 블록의 모두에 있어서, 상기 복수의 검출 화소 각각의 상기 제1 트랜지스터를 온 상태로 하고 상기 제2 트랜지스터를 오프 상태로 하는 제2 모드　중 어느 하나로 전환하는, 상기 (18)에 기재된 촬상 장치.
(20) 상기 제1 모드는,
상기 복수의 공유 블록의 모두에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하는 제3 모드와,
상기 복수의 공유 블록의 일부에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하며, 상기 복수의 공유 블록 중 나머지의 공유 블록에 있어서, 상기 복수의 검출 화소의 각각의 상기 제1 트랜지스터를 온 상태로 하고, 상기 제2 트랜지스터를 오프 상태로 하는 제4 모드를 포함하고,
상기 제어부는, 상기 고체 촬상 장치의 상기 동작 모드를, 상기 제2 모드 내지 상기 제4 모드 중 어느 하나로 전환하는, 상기 (19)에 기재된 촬상 장치.
10, 20 레이아웃 화소
12 화소분리부
100 촬상 장치
110 광학부
120 기록부
130 제어부
200 고체 촬상 장치
201 수광 칩
202, 802, 1002 검출 칩
211, 212, 213, 231, 232, 233 비아 배치부
220 수광부
221, 621, 721, 821, 921 공유 블록
240 신호처리회로
251 행구동 회로
252 열구동 회로
260 어드레스 이벤트 검출부
270 컬럼ADC
280 행 아비터
300 검출 화소
305 검출 회로
310, 310A, 310An, 310Bn, 310Cn 대수응답부
311 광전 변환 소자
312, 313, 315, 316, 512 nMOS 트랜지스터
314, 411, 511 pMOS 트랜지스터
314c 컨택트
317∼319, 377 스위칭 트랜지스터
320 검출 블록
330 버퍼
340 미분기
341, 343 콘덴서
342 인버터
344 스위치
360 전송 회로
370 독출 회로
373 리셋 트랜지스터
374 부유 확산 영역
375 증폭 트랜지스터
376 선택 트랜지스터
400 선택부
410, 420 선택기
500 비교부
510, 520 비교기
3101, 3102 공통선

Claims (20)

  1. 각각 입사광의 휘도 변화를 출력하는 복수의 검출 화소와,
    상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 이벤트 신호를 출력하는 검출 회로와,
    상기 복수의 검출 화소간을 접속하는 제1 공통선을 구비하고,
    상기 검출 화소 각각은,
    광전 변환 소자와,
    상기 광전 변환 소자로부터 유출된 광전류를 해당 광전류의 대수값에 따른 전압신호로 변환하는 대수 변환 회로와,
    상기 대수 변환 회로로부터 출력된 상기 전압신호에 기초하여 상기 광전 변환 소자에 입사한 입사광의 휘도 변화를 출력하는 제1 회로와,
    상기 광전 변환 소자와 상기 대수 변환 회로와의 사이에 접속된 제1 트랜지스터와,
    상기 광전 변환 소자와 상기 제1 공통선과의 사이에 접속된 제2 트랜지스터를 구비하고,
    상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 휘도 변화에 기초하여 상기 이벤트 신호를 출력하는 제2 회로를 구비한, 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 검출 화소 각각은, 상기 제1 트랜지스터와 상기 대수 변환 회로를 접속하는 제1 노드와, 상기 제2 트랜지스터와 상기 제1 공통선을 접속하는 제2 노드와의 사이에 접속된 제3 트랜지스터를 더 구비하는, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 제2 트랜지스터는, 상기 제1 공통선과, 상기 광전 변환 소자와 상기 제1 트랜지스터를 접속하는 노드와의 사이에 접속되어 있는, 고체 촬상 장치.
  4. 제1항에 있어서,　
    상기 제1 공통선에 접속되며, 상기 광전 변환 소자에 축적된 전하에 따른 전압값의 화소 신호를 생성하는 독출 회로를 더 구비하는, 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 독출 회로는, 상기 제1 공통선과 전원선과의 사이에 접속된 리셋 트랜지스터와, 상기 제1 공통선에 게이트가 접속된 증폭 트랜지스터를 포함하는, 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 복수의 검출 화소간을 접속하는 제2 공통선과,
    상기 검출 화소 각각에 있어서의 상기 광전 변환 소자와 상기 제2 공통선과의 사이에 접속된 복수의 제4 트랜지스터와,
    상기 제2 공통선에 접속되며, 상기 광전 변환 소자에 축적된 전하에 따른 전압값의 화소 신호를 생성하는 독출 회로를 더 구비하는, 고체 촬상 장치. 　
  7. 제6항에 있어서,
    상기 독출 회로는, 상기 제2 공통선과 전원선과의 사이에 접속된 리셋 트랜지스터와, 상기 제2 공통선에 게이트가 접속된 증폭 트랜지스터를 포함하는, 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 검출 화소 각각은, 상기 대수 변환 회로로부터 출력된 상기 전압신호의 변환량을 나타내는 미분 신호를 생성하는 미분기를 더 구비하는, 고체 촬상 장치.
  9. 제8항에 있어서,
    상기 검출 회로는, 상기 검출 화소 각각으로부터 출력된 상기 미분 신호 중 어느 하나를 선택하는 선택부와, 상기 미분 신호에 기초하여 상기 이벤트 신호를 출력하는 비교기를 구비하는, 고체 촬상 장치.
  10. 제9항에 있어서,
    상기 비교기는,
    상기 미분 신호의 전압값이 제1 임계값을 넘은 것을 검출하여 상기 이벤트 신호를 출력하는 제1 비교기와,
    상기 미분 신호의 전압값이 상기 제1 임계값보다도 낮은 전압의 제2 임계값을 하회한 것을 검출하여 상기 이벤트 신호를 출력하는 제2 비교기를 포함하는, 고체 촬상 장치.
  11. 제1항에 있어서,
    복수의 상기 검출 회로를 구비하고,
    상기 검출 회로 각각은, 상기 복수의 검출 화소 중 적어도 1개에 의해 어드레스 이벤트를 검출했을 경우에 해당 검출 회로로부터의 검출 신호의 독출을 요구하는 리퀘스트를 출력하고,
    상기 복수의 검출 회로 중 적어도 1개로부터 출력된 상기 리퀘스트를 조정함으로써 상기 리퀘스트를 출력한 검출 회로에 대한 상기 검출 신호의 독출 순서를 결정하는 아비터를 더 구비하는, 고체 촬상 장치.
  12. 제1항에 있어서,
    각각의 상기 광전 변환 소자와 상기 대수 변환 회로와 상기 제1 트랜지스터와 상기 제2 트랜지스터를 포함하는 복수의 대수응답부가 2차원 격자 형상으로 배열된 수광부를 구비하는 제1 칩을 더 구비하는, 고체 촬상 장치.
  13. 제12항에 있어서,
    상기 대수 변환 회로는,
    소스가 상기 제1 트랜지스터에 접속된 제4 트랜지스터와,
    게이트가 상기 제4 트랜지스터의 상기 소스에 접속되며, 소스가 접지된 제5 트랜지스터를 포함하고,
    상기 제4 트랜지스터 게이트는, 상기 제5 트랜지스터의 드레인에 접속되어 있는, 고체 촬상 장치.
  14. 제13항에 있어서,
    상기 대수 변환 회로는,
    소스가 상기 제4 트랜지스터의 드레인에 접속되며, 드레인이 전원선에 접속된 제6 트랜지스터와,
    게이트가 상기 제4 트랜지스터의 상기 드레인에 접속되며, 소스가 상기 제5 트랜지스터의 드레인에 접속된 제7 트랜지스터를 더 포함하고,
    상기 제6 트랜지스터의 게이트는, 상기 제7 트랜지스터의 드레인에 접속되어 있는, 고체 촬상 장치.
  15. 제12항에 있어서,
    상기 수광부는, 격자 형상으로 연재하는 화소분리부를 더 구비하고,
    상기 대수응답부 각각은, 상기 화소분리부에 의해 상기 2차원 격자 형상으로 구획된 화소영역의 각각에 설치되어 있는, 고체 촬상 장치.
  16. 제15항에 있어서,
    상기 화소영역에는, 상기 제1 및 제2 트랜지스터와, 상기 제1 및 제2 트랜지스터와는 다른 적어도 2개의 트랜지스터와, 상기 광전 변환 소자가 배치되며,
    상기 적어도 2개의 트랜지스터는, 상기 화소영역에 있어서 상기 광전 변환 소자를 사이에 두는 위치에 배치되고,
    상기 대수 변환 회로는, 서로 인접하는 2개의 상기 화소영역의 각각에 있어서의 상기 적어도 2개의 트랜지스터 중 적어도 1개씩을 사용하여 구성되는, 고체 촬상 장치.　
  17. 제12항에 있어서,
    복수의 상기 검출 회로가 배치된 제2 칩을 더 구비하고,
    상기 제1 칩과 상기 제2 칩은, 단일의 적층 칩을 구성하는, 고체 촬상 장치.
  18. 제1항에 기재된 고체 촬상 장치와, 상기 고체 촬상 장치를 제어하는 제어부를 구비하는 촬상 장치.
  19. 제18항에 있어서,
    상기 고체 촬상 장치는, 상기 복수의 검출 화소를 포함하는 공유 블록을 복수 가지며,
    상기 제어부는, 상기 고체 촬상 장치의 동작 모드를,
    상기 복수의 공유 블록에 있어서의 적어도 1개에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하는 제1 모드와,
    상기 복수의 공유 블록의 모두에 있어서, 상기 복수의 검출 화소 각각의 상기 제1 트랜지스터를 온 상태로 하고 상기 제2 트랜지스터를 오프 상태로 하는 제2 모드　중 어느 하나로 전환하는, 촬상 장치.
  20. 제19항에 있어서,
    상기 복수의 공유 블록의 모두에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하는 제3 모드와,
    상기 복수의 공유 블록의 일부에 있어서, 상기 복수의 검출 화소 중 1개의 검출 화상에 있어서의 상기 제1 및 제2 트랜지스터를 온 상태로 하고, 상기 복수의 검출 화소 중 다른 적어도 하나의 검출 화상에 있어서의 상기 제1 트랜지스터를 오프 상태로 하는 동시에 상기 제2 트랜지스터를 온 상태로 하며, 상기 복수의 공유 블록 중 나머지의 공유 블록에 있어서, 상기 복수의 검출 화소의 각각의 상기 제1 트랜지스터를 온 상태로 하고, 상기 제2 트랜지스터를 오프 상태로 하는 제4 모드를 포함하고,
    상기 제어부는, 상기 고체 촬상 장치의 상기 동작 모드를, 상기 제2 모드 내지 상기 제4 모드 중 어느 하나로 전환하는, 촬상 장치.
KR1020237001908A 2020-06-26 2021-04-26 고체 촬상 장치 및 촬상 장치 KR20230028404A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-110957 2020-06-26
JP2020110957 2020-06-26
PCT/JP2021/016652 WO2021261070A1 (ja) 2020-06-26 2021-04-26 固体撮像装置及び撮像装置

Publications (1)

Publication Number Publication Date
KR20230028404A true KR20230028404A (ko) 2023-02-28

Family

ID=79282416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237001908A KR20230028404A (ko) 2020-06-26 2021-04-26 고체 촬상 장치 및 촬상 장치

Country Status (8)

Country Link
US (1) US20230209218A1 (ko)
EP (1) EP4175287A4 (ko)
JP (1) JPWO2021261070A1 (ko)
KR (1) KR20230028404A (ko)
CN (1) CN116057956A (ko)
DE (1) DE112021003436T5 (ko)
TW (1) TW202205644A (ko)
WO (1) WO2021261070A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12003870B2 (en) 2022-04-15 2024-06-04 Sony Semiconductor Solutions Corporation Binning in hybrid pixel structure of image pixels and event vision sensor (EVS) pixels

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244587A (en) 1990-07-12 1993-09-14 Daido Machinery, Ltd. Forging lubricant and a method for forming a lubricant coat on the surface of a linear material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101204079B (zh) 2005-06-03 2011-07-27 苏黎世大学 用于检测与时间相关的图像数据的光敏元件阵列
TW202408216A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置
JP2019134202A (ja) * 2018-01-29 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像素子の制御方法
JP2020053827A (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP2020072317A (ja) * 2018-10-30 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法
JP2020088676A (ja) * 2018-11-28 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 センサ及び制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244587A (en) 1990-07-12 1993-09-14 Daido Machinery, Ltd. Forging lubricant and a method for forming a lubricant coat on the surface of a linear material

Also Published As

Publication number Publication date
DE112021003436T5 (de) 2023-04-20
TW202205644A (zh) 2022-02-01
CN116057956A (zh) 2023-05-02
JPWO2021261070A1 (ko) 2021-12-30
EP4175287A1 (en) 2023-05-03
US20230209218A1 (en) 2023-06-29
EP4175287A4 (en) 2023-08-02
WO2021261070A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
US11523079B2 (en) Solid-state imaging element and imaging device
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
JP2020072317A (ja) センサ及び制御方法
CN112640428A (zh) 固态成像装置、信号处理芯片和电子设备
JP7489189B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20230247314A1 (en) Solid-state imaging device
US11974057B2 (en) Solid-state imaging element and imaging device
KR20230028404A (ko) 고체 촬상 장치 및 촬상 장치
EP4300944A1 (en) Solid-state imaging element and imaging device
WO2021095560A1 (ja) イベント検出装置
KR102673021B1 (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TW202205645A (zh) 固態攝像裝置
CN116965053A (zh) 固态成像元件
CN114424523A (zh) 固态摄像装置