JP2021040294A - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
JP2021040294A
JP2021040294A JP2019223130A JP2019223130A JP2021040294A JP 2021040294 A JP2021040294 A JP 2021040294A JP 2019223130 A JP2019223130 A JP 2019223130A JP 2019223130 A JP2019223130 A JP 2019223130A JP 2021040294 A JP2021040294 A JP 2021040294A
Authority
JP
Japan
Prior art keywords
detection
solid
signal
change
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019223130A
Other languages
English (en)
Other versions
JP7489189B2 (ja
Inventor
篤親 丹羽
Atsumi Niwa
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2021040294A publication Critical patent/JP2021040294A/ja
Application granted granted Critical
Publication of JP7489189B2 publication Critical patent/JP7489189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/702SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/79Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アドレスイベントの有無を検出する固体撮像素子において、画素の微細化を容易にする。
【解決手段】固体撮像素子は、複数の検出画素と検出回路とを具備する。複数の検出画素と検出回路とを具備する固体撮像素子において、複数の検出画素の各々は、光電流の対数値に応じた電圧信号を生成する。また、複数の検出画素と検出回路とを具備する固体撮像素子において、検出回路は、複数の検出画素のうち、入力された選択信号の示す検出画素の電圧信号の変化量が所定の閾値を超えたか否かを検出する。
【選択図】図12

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、輝度の変化量を閾値と比較する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
従来、撮像装置などにおいて、垂直同期信号などの同期信号に同期して画像データ(フレーム)を撮像する同期型の固体撮像素子が用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期(例えば、1/60秒)ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとして検出する非同期型の固体撮像素子が提案されている(例えば、特許文献1参照。)。このように、画素毎にアドレスイベントを検出する固体撮像素子は、DVS(Dynamic Vision Sensor)と呼ばれる。
特許5244587号
上述の非同期型の固体撮像素子では、アドレスイベントの有無の検出により、画像認識などの処理の高速化を図っている。しかしながら、アドレスイベントの有無を検出するには、対数応答部、バッファ、微分器や比較器などの多数の回路を画素毎に配置する必要があり、同期型の固体撮像素子と比較して、画素毎の回路規模が増大する。このため、画素の微細化が困難になるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントの有無を検出する固体撮像素子において、画素の微細化を容易にすることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、上記複数の検出画素のうち、入力された選択信号の示す検出画素の上記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路とを具備する固体撮像素子、および、その制御方法である。これにより、固体撮像素子の回路規模が削減されるという作用をもたらす。
また、この第1の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記電圧信号のいずれかを選択する選択部と、上記選択された電圧信号の変化量を求めて出力する微分器と、上記出力された変化量と上記閾値とを比較する比較部とを具備してもよい。これにより、微分器以降の回路規模が削減されるという作用をもたらす。
また、この第1の側面において、上記微分器は、上記選択された変化量を保持して上記比較部に出力してもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記微分器は、上記複数の検出画素のそれぞれの上記変化量を保持して上記選択された検出画素に対応する上記変化量を上記比較部に出力してもよい。これにより、アドレスイベントの検出漏れが抑制されるという作用をもたらす。
また、この第1の側面において、上記複数の検出画素のそれぞれは、上記電圧信号を生成する対数応答部と、上記生成された電圧信号の変化量を求めて上記検出回路に出力する微分器とを備えてもよい。これにより、比較部以降の回路規模が削減されるという作用をもたらす。
また、この第1の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量のいずれかを選択して当該選択した変化量と上記閾値とを比較する比較部を備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量のいずれかを選択する選択部と、上記選択された変化量と上記閾値とを比較する比較部とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、上記上限閾値と上記変化量とを比較する上限側コンパレータと、上記下限閾値と上記変化量とを比較する下限側コンパレータとを備えてもよい。これにより、オンイベントおよびオフイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、上記上限閾値および下限閾値の一方を選択する選択スイッチと、上記選択された閾値と上記変化量とを比較するコンパレータとを備えてもよい。これにより、比較部の回路規模が削減されるという作用をもたらす。
また、この第1の側面において、露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備してもよい。これにより、より情報量の多い画像が得られるという作用をもたらす。
また、この第1の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、2つの検出画素の一方の上記変化量を選択する上限側セレクタと、上記2つの検出画素の他方の上記変化量を選択する下限側セレクタと、上記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、上記選択された他方の変化量と上限閾値とを比較する下限側コンパレータとを備えてもよい。これにより、オンイベントとオフイベントが同時に検出されるという作用をもたらす。
また、この第1の側面において、上記検出回路は、互いに異なる検出画素の上記変化量を閾値と比較する複数のコンパレータと、上記コンパレータのいずれかの比較結果を選択する選択部と、上記選択された比較結果を出力するバッファとを備えてもよい。これにより、バッファが複数の検出画素に共有されるという作用をもたらす。
また、この第1の側面において、上記複数の検出画素と上記検出回路との一部は、所定の受光チップに配置され、上記複数の検出画素と上記検出回路との残りは、所定の検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。
また、この第1の側面において、転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、上記複数の検出画素のそれぞれは、上記電圧信号を生成する対数応答部と、所定の転送信号に従って上記対数応答部から上記階調信号生成部へ上記電荷を転送する転送トランジスタとを備えてもよい。これにより、階調信号生成部が複数の画素に共有されるという作用をもたらす。
また、この第1の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量を求めるとともに上記変化量のいずれかを選択して当該選択した変化量と上記閾値とを比較する比較部と、上記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記比較部は、上記変化量のいずれかを上記選択信号に従って選択するセレクタと、上記選択された変化量と上記閾値とを比較する閾値比較回路とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第1の側面において、上記変化量が上記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備してもよい。これにより、アービタ方式により検出信号が読み出されるという作用をもたらす。
また、この第1の側面において、上記検出画素の行を順に選択し、上記変化量が上記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備してもよい。これにより、スキャン方式により検出信号が読み出されるという作用をもたらす。
また、本技術の第2の側面は、光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、上記複数の検出画素のうち、入力された選択信号の示す検出画素の上記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、上記検出回路の検出結果を示す検出信号を処理する信号処理回路とを具備する撮像装置である。これにより、撮像装置の回路規模が削減されるという作用をもたらす。
ある。
本技術の第1の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第1の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第1の実施の形態における受光チップの平面図の一例である。 本技術の第1の実施の形態における検出チップの平面図の一例である。 本技術の第1の実施の形態におけるアドレスイベント検出部の平面図の一例である。 本技術の第1の実施の形態における対数応答部の一構成例を示す回路図である。 本技術の第1の実施の形態における検出ブロックの一構成例を示すブロック図である。 本技術の第1の実施の形態における微分器の一構成例を示す回路図である。 本技術の第1の実施の形態における比較部の一構成例を示す回路図である。 本技術の第1の実施の形態における微分器、セレクタおよびコンパレータの一構成例を示す回路図である。 本技術の第1の実施の形態における行駆動回路の制御の一例を示すタイミングチャートである。 本技術の第1の実施の形態における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第1の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第1の実施の形態の変形例における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第1の実施の形態の変形例における行駆動回路の制御の一例を示すタイミングチャートである。 本技術の第2の実施の形態における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第3の実施の形態における微分器の一構成例を示す回路図である。 本技術の第3の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第4の実施の形態における比較部の一構成例を示す回路図である。 本技術の第5の実施の形態における微分器およびコンパレータの一構成例を示す回路図である。 本技術の第6の実施の形態における受光チップの平面図の一例である。 本技術の第6の実施の形態における検出チップの平面図の一例である。 本技術の第6の実施の形態における階調画素の一構成例を示す回路図である。 本技術の第7の実施の形態における比較部の一構成例を示す回路図である。 本技術の第8の実施の形態における検出チップの一構成例を示すブロック図である。 本技術の第8の実施の形態における共有ブロックの一構成例を示すブロック図である。 本技術の第8の実施の形態における対数応答部の一構成例を示す回路図である。 本技術の第8の実施の形態における検出ブロックの一構成例を示すブロック図である。 本技術の第8の実施の形態における比較部の一構成例を示すブロック図である。 本技術の第8の実施の形態における出力切替回路の一構成例を示すブロック図である。 本技術の第8の実施の形態における階調信号生成部、検出画素および検出回路の一構成例を示すブロック図である。 本技術の第9の実施の形態における検出チップの一構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(複数の検出画素が検出回路を共有する例)
2.第2の実施の形態(複数の検出画素が、微分器を含む検出回路を共有する例)
3.第3の実施の形態(複数の検出画素が検出回路を共有し、微分器が複数の変化量を保持する例)
4.第4の実施の形態(複数の検出画素が検出回路を共有し、閾値を切り替える例)
5.第5の実施の形態(複数の検出画素が検出回路を共有し、コンパレータが切り替えを行う例)
6.第6の実施の形態(複数の検出画素が検出回路を共有し、階調画素を配置した例)
7.第7の実施の形態(複数の検出画素が検出回路を共有し、検出回路内に2段の素子が設けられる例)
8.第8の実施の形態(複数の検出画素が検出回路を共有し、階調信号生成部を共有する例)
9.第9の実施の形態(複数の検出画素が検出回路を共有し、同期型を用いる例)
10.移動体への応用例
<1.第1の実施の形態>
[撮像装置の構成例]
図1は、本技術の第1の実施の形態における撮像装置100の一構成例を示すブロック図である。この撮像装置100は、光学部110、固体撮像素子200、記録部120および制御部130を備える。撮像装置100としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
光学部110は、入射光を集光して固体撮像素子200に導くものである。固体撮像素子200は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子200は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部120に信号線209を介して出力する。
記録部120は、固体撮像素子200からのデータを記録するものである。制御部130は、固体撮像素子200を制御して画像データを撮像させるものである。
[固体撮像素子の構成例]
図2は、本技術の第1の実施の形態における固体撮像素子200の積層構造の一例を示す図である。この固体撮像素子200は、検出チップ202と、その検出チップ202に積層された受光チップ201とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Cu−Cu接合やバンプにより接続することもできる。
図3は、本技術の第1の実施の形態における受光チップ201の平面図の一例である。受光チップ201には、受光部220と、ビア配置部211、212および213とが設けられる。
ビア配置部211、212および213には、検出チップ202と接続されるビアが配置される。また、受光部220には、二次元格子状に複数の共有ブロック221が配列される。
共有ブロック221のそれぞれには、複数の対数応答部310が配列される。例えば、共有ブロック221ごとに、4つの対数応答部310が2行×2列で配列される。これらの4つの対数応答部310は、検出チップ202上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック221内の対数応答部310の個数は、4つに限定されない。
対数応答部310は、光電流の対数値に応じた電圧信号を生成するものである。対数応答部310のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。
図4は、本技術の第1の実施の形態における検出チップ202の平面図の一例である。この検出チップ202には、ビア配置部231、232および233と、信号処理回路240と、行駆動回路251と、列駆動回路252と、アドレスイベント検出部260とが設けられる。ビア配置部231、232および233には、受光チップ201と接続されるビアが配置される。
アドレスイベント検出部260は、対数応答部310ごとにアドレスイベントの有無を検出し、検出結果を示す検出信号を生成するものである。
行駆動回路251は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部260に出力させるものである。
列駆動回路252は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部260に出力させるものである。
信号処理回路240は、アドレスイベント検出部260からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路240は、検出信号を画素の信号として二次元格子状に配列し、画素毎に2ビットの情報を有する画像データを取得する。そして、信号処理回路240は、その画像データに対して画像認識処理などの信号処理を実行する。
図5は、本技術の第1の実施の形態におけるアドレスイベント検出部260の平面図の一例である。このアドレスイベント検出部260には、複数の検出ブロック320が配列される。検出ブロック320は、受光チップ201上の共有ブロック221ごとに配置される。共有ブロック221の個数がN(Nは、整数)である場合、N個の検出ブロック320が配列される。それぞれの検出ブロック320は、対応する共有ブロック221と接続される。
[対数応答部の構成例]
図6は、本技術の第1の実施の形態における対数応答部310の一構成例を示す回路図である。この対数応答部310は、光電変換素子311と、nMOS(n-channel Metal Oxide Semiconductor)トランジスタ312および313とpMOS(p-channel MOS)トランジスタ314とを備える。これらのうち光電変換素子311と、nMOSトランジスタ312および313とは、例えば、受光チップ201に配置され、pMOSトランジスタ314は、検出チップ202に配置される。
nMOSトランジスタ312のソースは光電変換素子311のカソードに接続され、ドレインは電源端子に接続される。pMOSトランジスタ314およびnMOSトランジスタ313は、電源端子と接地端子との間において、直列に接続される。また、pMOSトランジスタ314およびnMOSトランジスタ313の接続点は、nMOSトランジスタ312のゲートと検出ブロック320の入力端子とに接続される。また、pMOSトランジスタ314のゲートには、所定のバイアス電圧Vbias1が印加される。
nMOSトランジスタ312および313のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された2つのソースフォロワにより、光電変換素子311からの光電流は、その対数値に応じた電圧信号に変換される。また、pMOSトランジスタ314は、一定の電流をnMOSトランジスタ313に供給する。
また、受光チップ201のグランドと検出チップ202のグランドとは、干渉対策のために互いに分離されている。
[検出ブロックの構成例]
図7は、本技術の第1の実施の形態における検出ブロック320の一構成例を示すブロック図である。この検出ブロック320は、複数のバッファ330と、複数の微分器340と、選択部400と、比較部500と、転送回路360とを備える。バッファ330および微分器340は、共有ブロック221内の対数応答部310ごとに配置される。例えば、共有ブロック221内の対数応答部310が4つである場合、バッファ330および微分器340は、4つずつ配置される。
バッファ330は、対応する対数応答部310からの電圧信号を微分器340に出力するものである。このバッファ330により、後段を駆動する駆動力を向上させることができる。また、バッファ330により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分器340は、電圧信号の変化量を微分信号として求めるものである。この微分器340は、対応する対数応答部310からの電圧信号をバッファ330を介して受け取り、微分により、電圧信号の変化量を求める。そして、微分器340は、微分信号を選択部400に供給する。検出ブロック320内のm(mは、1乃至Mの整数)個目の微分信号SinをSinmとする。
選択部400は、M個の微分信号のいずれかを、行駆動回路251からの選択信号に従って選択するものである。この選択部400は、セレクタ410および420を備える。
セレクタ410には、M個の微分信号Sinが入力される。セレクタ410は、選択信号に従って、これらの微分信号Sinのいずれかを選択し、Sout+として比較部500に供給する。セレクタ420にもM個の微分信号Sinが入力される。セレクタ420は、選択信号に従って、これらの微分信号Sinのいずれかを選択し、Sout−として比較部500に供給する。
比較部500は、選択部400により選択された微分信号(すなわち、変化量)と、所定の閾値とを比較するものである。この比較部500は、比較結果を示す信号を検出信号として転送回路360に供給する。
転送回路360は、列駆動回路252からの列駆動信号に従って、検出信号を信号処理回路240に転送するものである。
[微分器の構成例]
図8は、本技術の第1の実施の形態における微分器340の一構成例を示す回路図である。この微分器340は、コンデンサ341および343と、インバータ342と、スイッチ344とを備える。
コンデンサ341の一端は、バッファ330の出力端子に接続され、他端は、インバータ342の入力端子に接続される。コンデンサ343は、インバータ342に並列に接続される。スイッチ344は、コンデンサ343の両端を接続する経路を行駆動信号に従って開閉するものである。
インバータ342は、コンデンサ341を介して入力された電圧信号を反転するものである。このインバータ342は反転した信号を選択部400に出力する。
スイッチ344をオンした際にコンデンサ341のバッファ330側に電圧信号Vinitが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ341に蓄積されている電位Qinitは、コンデンサ341の容量をC1とすると、次の式により表される。一方、コンデンサ343の両端は、短絡されているため、その蓄積電荷はゼロとなる。
init=C1×Vinit ・・・式1
次に、スイッチ344がオフされて、コンデンサ341のバッファ330側の電圧が変化してVafterになった場合を考えると、コンデンサ341に蓄積される電荷Qafterは、次の式により表される。
after=C1×Vafter ・・・式2
一方、コンデンサ343に蓄積される電荷Q2は、出力電圧をVoutとすると、次の式により表される。
Q2=-C2×Vout ・・・式3
このとき、コンデンサ341および343の総電荷量は変化しないため、次の式が成立する。
init=Qafter+Q2 ・・・式4
式4に式1乃至式3を代入して変形すると、次の式が得られる。
out=−(C1/C2)×(Vafter−Vinit) ・・・式5
式5は、電圧信号の減算動作を表し、減算結果の利得はC1/C2となる。通常、利得を最大化することが望まれるため、C1を大きく、C2を小さく設計することが好ましい。一方、C2が小さすぎると、kTCノイズが増大し、ノイズ特性が悪化するおそれがあるため、C2の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに微分器340が搭載されるため、容量C1やC2には、面積上の制約がある。これらを考慮して、例えば、C1は、20乃至200フェムトファラッド(fF)の値に設定され、C2は、1乃至20フェムトファラッド(fF)の値に設定される。
[比較部の構成例]
図9は、本技術の第1の実施の形態における比較部500の一構成例を示す回路図である。この比較部500は、コンパレータ510および520を備える。
コンパレータ510は、セレクタ410からの微分信号Sout+と、所定の上限閾値Vrefpとを比較するものである。このコンパレータ510は、比較結果を検出信号DET+として転送回路360に供給する。この検出信号DET+は、オンイベントの有無を示す。ここで、オンイベントは、輝度の変化量が所定の上限閾値を超えた旨を意味する。
コンパレータ520は、セレクタ420からの微分信号Sout−と、上限閾値Vrefpより低い下限閾値Vrefnとを比較するものである。このコンパレータ520は、比較結果を検出信号DET−として転送回路360に供給する。この検出信号DET−は、オフイベントの有無を示す。ここで、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。なお、比較部500は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。
なお、コンパレータ510は、特許請求の範囲に記載の上限側コンパレータの一例であり、コンパレータ520は、特許請求の範囲に記載の下限側コンパレータの一例である。
図10は、本技術の第1の実施の形態における微分器340、セレクタ410およびコンパレータ510の一構成例を示す回路図である。
微分器340は、コンデンサ341および343と、pMOSトランジスタ345および346と、nMOSトランジスタ347とを備える。pMOSトランジスタ345およびnMOSトランジスタ347は、pMOSトランジスタ345を電源側として、電源端子と接地端子との間において直列に接続される。これらのpMOSトランジスタ345およびnMOSトランジスタ347のゲートと、バッファ330との間にコンデンサ341が挿入される。pMOSトランジスタ345およびnMOSトランジスタ347の接続点は、セレクタ410に接続される。この接続構成により、pMOSトランジスタ345およびnMOSトランジスタ347は、インバータ342として機能する。
また、pMOSトランジスタ345およびnMOSトランジスタ347の接続点と、コンデンサ341との間においてコンデンサ343とpMOSトランジスタ346とが並列に接続される。このpMOSトランジスタ346は、スイッチ344として機能する。
また、セレクタ410には、複数のpMOSトランジスタ411が配置される。pMOSトランジスタ411は、微分器340ごとに配置される。
pMOSトランジスタ411は、対応する微分器340とコンパレータ510との間に挿入される。また、pMOSトランジスタ411のゲートのそれぞれには、個別に選択信号SELが入力される。m個目のpMOSトランジスタ411の選択信号SELをSELmとする。これらの選択信号SELにより、行駆動回路251は、M個のpMOSトランジスタ411のいずれかをオン状態に制御し、残りをオフ状態に制御することができる。そして、オン状態のpMOSトランジスタ411を介して、微分信号Sout+が選択された信号としてコンパレータ510に出力される。なお、セレクタ420の回路構成は、セレクタ410と同様である。
コンパレータ510は、pMOSトランジスタ511およびnMOSトランジスタ512を備える。pMOSトランジスタ511およびnMOSトランジスタ512は、電源端子と接地端子との間において直列に接続される。また、pMOSトランジスタ511のゲートに微分信号Sout+が入力され、nMOSトランジスタ512のゲートには、上限閾値Vrefpの電圧が入力される。pMOSトランジスタ511およびnMOSトランジスタ512の接続点からは、検出信号DET+が出力される。なお、コンパレータ520の回路構成は、コンパレータ510と同様である。
なお、微分器340、セレクタ410およびコンパレータ510のそれぞれの回路構成は、図7を参照して説明した機能を有するものであれば、図10に例示したものに限定されない。例えば、nMOSトランジスタとpMOSトランジスタとを入れ替えることができる。
図11は、本技術の第1の実施の形態における行駆動回路251の制御の一例を示すタイミングチャートである。タイミングT0において、行駆動回路251は、行駆動信号L1により、1行目を選択し、その行の微分器340を駆動する。この行駆動信号L1により1行目の微分器340内のコンデンサ343が初期化される。また、行駆動回路251は、選択信号SEL1により、共有ブロック221内の2行×2列のうち左上を一定期間に亘って選択し、選択部400を駆動する。これにより、1行目の奇数列においてアドレスイベントの有無が検出される。
次にタイミングT1において、行駆動回路251は、行駆動信号L1により、1行目の微分器340を再度、駆動する。また、行駆動回路251は、選択信号SEL2により、共有ブロック221内の2行×2列のうち右上を一定期間に亘って選択する。これにより、1行目の偶数列においてアドレスイベントの有無が検出される。
タイミングT2において、行駆動回路251は、行駆動信号L2により、2行目の微分器340を駆動する。この行駆動信号L2により2行目の微分器340内のコンデンサ343が初期化される。また、行駆動回路251は、選択信号SEL3により、共有ブロック221内の2行×2列のうち左下を一定期間に亘って選択する。これにより、2行目の奇数列においてアドレスイベントの有無が検出される。
続いてタイミングT3において、行駆動回路251は、行駆動信号L2により、2行目の微分器340を再度、駆動する。また、行駆動回路251は、選択信号SEL4により、共有ブロック221内の2行×2列のうち右下を一定期間に亘って選択する。これにより、2行目の偶数列においてアドレスイベントの有無が検出される。
以下、同様に行駆動回路251は、対数応答部310を配列した行を順に選択し、選択した行を行駆動信号により駆動する。また、行駆動回路251は、行を選択するたびに、選択した行の共有ブロック221内の検出画素300のそれぞれを選択信号により順に選択する。例えば、共有ブロック221内に2行×2列の検出画素300が配列される場合、行が選択されるたびに、その行内の奇数列と偶数列とが順に選択される。
なお、行駆動回路251は、共有ブロック221を配列した行(言い換えれば、対数応答部310の2行分)を順に選択することもできる。この場合には、行が選択されるたびに、その行の共有ブロック221内の4つの検出画素が順に選択される。
図12は、本技術の第1の実施の形態における検出画素300および検出回路305の一構成例を示すブロック図である。共有ブロック221内の複数の対数応答部310により共有される検出ブロック320のうち、選択部400、比較部500および転送回路360からなる回路を検出回路305とする。また、対数応答部310、バッファ330および微分器340からなる回路を、検出画素300とする。同図に例示するように、複数の検出画素300により検出回路305が共有される。
検出回路305を共有する複数の検出画素300のそれぞれは、光電流の対数値に応じた電圧信号を生成する。そして、検出画素300のそれぞれは、行駆動信号に従って電圧信号の変化量を示す微分信号Sinを検出回路305に出力する。検出画素300のそれぞれにおいて、対数値に応じた電圧信号は、対数応答部310により生成され、微分信号は、微分器340により生成される。
検出回路305内のセレクタ410および420には、選択信号SEL1やSEL2などの選択信号が共通に入力される。検出回路305は、複数の検出画素300のうち、選択信号の示す検出画素の微分信号(すなわち、変化量)を選択し、その変化量が所定の閾値を超えるか否かを検出する。そして、検出回路305は、列駆動信号に従って検出信号を信号処理回路240に転送する。検出回路305において、微分信号は選択部400により選択され、閾値との比較は、比較部500により行われる。また、検出信号は、転送回路360により転送される。
ここで、一般的なDVSでは、比較部500および転送回路360は、対数応答部310、バッファ330および微分器340とともに検出画素ごとに配置される。これに対して、比較部500および転送回路360を含む検出回路305を複数の検出画素300が共有する上述の構成では、共有しない場合と比較して、固体撮像素子200の回路規模を削減することができる。これにより、画素の微細化が容易となる。
特に、積層構造を採用する場合、検出回路305を共有しない一般的な構成では、受光チップ201より検出チップ202の方が回路規模が大きくなる。このため、検出チップ202側の回路により、画素の密度が制限され、画素の微細化が困難となる。しかし、複数の検出画素300が検出回路305を共有することにより、検出チップ202の回路規模を削減し、画素を容易に微細化することができる。
なお、検出画素300ごとにバッファ330を配置しているが、この構成に限定されず、バッファ330を設けない構成とすることもできる。
また、対数応答部310の光電変換素子311とnMOSトランジスタ312および313とを受光チップ201に配置し、pMOSトランジスタ314以降を検出チップ202に配置しているが、この構成に限定されない。例えば、光電変換素子311のみを受光チップ201に配置し、それ以外を検出チップ202に配置することもできる。また、対数応答部310のみを受光チップ201に配置し、バッファ330以降を検出チップ202に配置することもできる。また、対数応答部310およびバッファ330を受光チップ201に配置し、微分器340以降を検出チップ202に配置することもできる。また、対数応答部310、バッファ330および微分器340を受光チップ201に配置し、検出回路305以降を検出チップ202に配置することもできる。また、選択部400までを受光チップ201に配置し、比較部500以降を検出チップ202に配置することもできる。
[固体撮像素子の動作例]
図13は、本技術の第1の実施の形態における固体撮像素子200の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
行駆動回路251は、いずれかの行を選択する(ステップS901)。そして、行駆動回路251は、選択した行において、それぞれの共有ブロック221内の検出画素300のいずれかを選択して駆動する(ステップS902)。検出回路305は、選択された検出画素300において、アドレスイベントの有無を検出する(ステップS903)。ステップS903の後に、固体撮像素子200は、ステップS901以降を繰り返し実行する。
このように、本技術の第1の実施の形態では、アドレスイベントの有無を検出する検出回路305を複数の検出画素300が共有するため、検出回路305を共有しない場合よりも回路規模を削減することができる。これにより、検出画素300の微細化が容易となる。
[変形例]
上述の第1の実施の形態では、固体撮像素子200は、検出画素を1つずつ選択し、その検出画素についてオンイベントおよびオフイベントを同時に検出していた。しかし、固体撮像素子200は、検出画素を2つ選択し、それらの一方についてオンイベントを検出するとともに他方についてオフイベントを検出することもできる。この第1の実施の形態の変形例の固体撮像素子200は、2つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出する点において第1の実施に形態と異なる。
図14は、本技術の第1の実施の形態の変形例における検出画素300および検出回路305の一構成例を示すブロック図である。この第1の実施の形態の変形例の検出回路305は、セレクタ410に、選択信号SEL1pやSEL2pなどの選択信号が入力され、セレクタ420に選択信号SEL1nやSEL2nなどの選択信号が入力される点において第1の実施の形態と異なる。第1の実施の形態の変形例において、検出画素300は2つ選択され、その一方の微分信号をセレクタ410が選択信号SEL1pやSEL2pなどに従って選択する。同時に、他方の微分信号をセレクタ420が選択信号SEL1nやSEL2nなどに従って選択する。
図15は、本技術の第1の実施の形態の変形例における行駆動回路251の制御の一例を示すタイミングチャートである。タイミングT0乃至T2において、微分信号Sin1を出力する検出画素300と、微分信号Sin2を出力する検出画素300の2つが選択されたものとする。タイミングT0乃至T1において、行駆動回路251は、選択信号SEL1pおよびSEL2nをハイレベルにし、選択信号SEL2pおよびSEL1nをローレベルにする。これにより、微分信号Sin1に対応する画素について、オンイベントが検出され、微分信号Sin2に対応する画素についてオフイベントが検出される。
そして、タイミングT1乃至T2において、行駆動回路251は、選択信号SEL1pおよびSEL2nをローレベルにし、選択信号SEL2pおよびSEL1nをハイレベルにする。これにより、微分信号Sin2に対応する画素について、オンイベントが検出され、微分信号Sin1に対応する画素についてオフイベントが検出される。
このように、本技術の第1の実施の形態の変形例によれば、2つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出するため、同時刻に、空間的に平行してオンイベントおよびオフイベントを検出することができる。
<2.第2の実施の形態>
上述の第1の実施の形態では、比較部500および転送回路360を複数の検出画素300が共有していたが、画素数が多くなるほど、回路規模が増大する。この第2の実施の形態の固体撮像素子200は、比較部500および転送回路360に加えて微分器340を複数の検出画素300が共有することにより、回路規模を削減した点において第1の実施の形態と異なる。
図16は、本技術の第2の実施の形態における検出画素300および検出回路305の一構成例を示すブロック図である。この第2の実施の形態の検出回路305は、微分器340をさらに備える点において第1の実施の形態と異なる。一方、第2の実施の形態の検出画素300のそれぞれには、微分器340が設けられない。
また、第2の実施の形態の選択部400は、複数のスイッチ431を備える。スイッチ431は、検出画素300ごとに配置される。スイッチ431は、対応する検出画素300と、微分器340との間の経路を選択信号SELに従って開閉するものである。これらのスイッチ431により、複数の検出画素300のそれぞれの電圧信号のいずれかが選択される。後段の微分器340は、選択された電圧信号の変化量を求めて比較部500に出力する。
同図に例示したように、複数の検出画素300が比較部500および転送回路360に加えて微分器340を共有するため、微分器340を共有しない場合と比較して検出回路305の回路規模を削減することができる。
このように、本技術の第2の実施の形態では、複数の検出画素300が微分器340をさらに共有するため、微分器340を共有しない第1の実施の形態と比較して検出回路305の回路規模を削減することができる。
<3.第3の実施の形態>
上述の第2の実施の形態では、微分器340は、選択された検出画素300の変化量のみを保持していたが、この構成では、選択されていない検出画素300にアドレスイベントが生じた際に、そのアドレスイベントを検出することができないおそれがある。この第3の実施の形態の固体撮像素子200は、選択されていない検出画素300の変化量も保持し、アドレスイベントの検出漏れを抑制する点において第2の実施の形態と異なる。
図17は、本技術の第3の実施の形態における微分器340の一構成例を示す回路図である。この第3の実施の形態の微分器340において、前段側には、コンデンサ341の代わりに、コンデンサ351および352などの複数のコンデンサが設けられる。これらのコンデンサは、検出画素300ごとに配置される。また、後段側には、コンデンサ343の代わりに、スイッチ353および354などの複数のスイッチと、コンデンサ355および356などの複数のコンデンサとが設けられる。これらのコンデンサおよびスイッチは、検出画素300ごとに配置される。同図において、3つ目以降の検出画素300に対応するコンデンサおよびスイッチは、省略されている。
前段側のコンデンサ351および352のそれぞれの一端は、対応するスイッチ431に接続され、他端は、インバータ342の入力端子に共通に接続される。スイッチ353およびコンデンサ355は、インバータ342の入力端子と出力端子との間において直列に接続される。スイッチ354およびコンデンサ356も、インバータ342の入力端子と出力端子との間において直列に接続される。スイッチ344の接続構成は、第1の実施の形態と同様である。
行駆動回路251は、選択信号SEL1によりスイッチ353を開閉し、選択信号SEL2によりスイッチ354を開閉する。3つ目以降のスイッチについても同様に選択信号SEL3以降により開閉される。
なお、対数応答部310と、前段側のコンデンサ(コンデンサ351など)との間に、選択するためのスイッチ431を配置しているが、それらのコンデンサと対数応答部310との間にスイッチ431を配置することもできる。
図18は、本技術の第3の実施の形態における固体撮像素子200の動作の一例を示すタイミングチャートである。
行駆動回路251は、タイミングT0から所定のパルス期間に亘って行駆動信号L1を供給する。これにより、1行目のコンデンサ355が初期化される。また、行駆動回路251は、選択信号SEL1により、共有ブロック221内の2行×2列のうち左上(奇数列)を一定期間に亘って選択する。この1行目の奇数列の選択期間において、その奇数列の光電変換素子311の光電流PX1に変化がなかったものとする。このため、1行目の微分器340の微分信号は中間電位のままとなり、アドレスイベントが検出されない。
そして、行駆動回路251は、タイミングT1からパルス期間に亘って再度、行駆動信号L1を供給する。また、行駆動回路251は、選択信号L2により、共有ブロック221内の2行×2列のうち右上(偶数列)を一定期間に亘って選択する。
1行目の偶数列の選択期間内のタイミングT2において、選択されていない奇数列の光電流PX1に変化があり、レベルが低下したものとする。一方、その選択期間内のタイミングT3において、選択された偶数列の光電流PX2にも変化があり、レベルが上昇したものとする。微分器340は、選択された方の光電流PX2の変化量をコンデンサ352および356により保持し、中間電位より低いレベルの微分信号を出力する。これにより、選択された偶数列の検出画素300についてオフイベントが検出される。
行駆動回路251は、偶数列の選択期間の経過したタイミングT4から一定期間に亘って、選択信号L1により、奇数列を再度選択する。ただし、その選択期間内に行駆動信号L1は供給されない。微分器340は、奇数列が選択されていない期間に生じた光電流PX1の変化量を微分器340内のコンデンサ351および355により保持し、中間電位より高いレベルの微分信号を出力する。これにより、奇数列の検出画素300について、選択されていない期間に生じていたオンイベントが検出される。
ここで、第1の実施の形態のように、微分器340内にコンデンサ341および343しか設けていない場合、同図に例示した制御を行っても、アドレスイベントの検出漏れが生じる。第1の実施の形態の構成では、タイミングT2乃至T4の期間内に、コンデンサ341および343には、光電流PX2の変化に応じた電荷が保持される。これらのコンデンサは、タイミングT4においてリセットされないため、タイミングT4以降に、タイミングT2で生じた光電流PX1の変化量が保持されず、微分信号が十分に変化しない。同図における太い点線は、第1の実施の形態の微分信号のレベルを示す。この結果、第1の実施の形態の構成では、選択されていない期間のアドレスイベントが生じても、その検出に失敗することがある。
これに対して、第3の実施の形態では、検出画素300ごとにコンデンサを設けたため、検出画素300ごとに変化量を保持させることができる。これにより、同図に例示したように、選択されていない期間のアドレスイベントの検出漏れを抑制することができる。
なお、1行目の2回目の奇数列の選択期間が経過した後は、2行目が選択される。2行目以降の制御は、1行目と同様である。
このように、本技術の第3の実施の形態によれば、複数の検出画素300のそれぞれの変化量を微分器340が保持するため、アドレスイベントの検出漏れを抑制することができる。
<4.第4の実施の形態>
上述の第1の実施の形態では、比較部500内に、オンイベントを検出するためのコンパレータ510と、オフイベントを検出するためのコンパレータ520との両方を配置していたが、この構成では、画素数の増大に伴い、回路規模が増大する。この第4の実施の形態の固体撮像素子200は、閾値を切り替えるスイッチを追加して、コンパレータを削減した点において第1の実施の形態と異なる。
図19は、本技術の第4の実施の形態における比較部500の一構成例を示す回路図である。この第4の実施の形態の比較部500は、コンパレータ520の代わりに、スイッチ530を備える点において第1の実施の形態と異なる。また、第4の実施の形態の選択部400は、セレクタ420が配置されない点において第1の実施の形態と異なる。
スイッチ530は、上限閾値Vrefpおよび下限閾値Vrefnのいずれかを選択信号SELvに従って選択してコンパレータ510に供給するものである。そして、コンパレータ510は、選択された閾値と、セレクタ410からの微分信号Soutとを比較する。
行駆動回路251は、検出画素300を選択するたびに、選択信号SELvにより上限閾値Vrefpおよび下限閾値Vrefnを順に選択させる。また、コンパレータ510は、上限閾値Vrefpが選択された際にオンイベントの有無を示す検出信号DET+を出力し、下限閾値Vrefnが選択された際にオフイベントの有無を示す検出信号DET−を出力する。
同図に例示したように、スイッチ530が閾値を切り替えてコンパレータ510に供給するため、コンパレータ520を配置する必要が無くなり、比較部500の回路規模を削減することができる。
なお、第4の実施の形態の固体撮像素子200に、第2および第3の実施の形態のそれぞれを適用することもできる。
このように、本技術の第4の実施の形態によれば、スイッチ530が、上限閾値および下限閾値のいずれかを選択してコンパレータ510に供給するため、コンパレータ520を削減することができる。これにより、検出回路305の回路規模を削減することができる。
<5.第5の実施の形態>
上述の第1の実施の形態では、コンパレータ510および520の前段に、微分信号を選択するためのpMOSトランジスタ411を配置していた。しかし、微分信号を選択するためのpMOSトランジスタは、コンパレータ内に配置することもできる。この第5の実施の形態の固体撮像素子200は、微分信号を選択するためのpMOSトランジスタをコンパレータ内に配置した点において第1の実施の形態と異なる。
図20は、本技術の第5の実施の形態における微分器340およびコンパレータ510の一構成例を示す回路図である。第5の実施の形態のコンパレータ510は、複数のpMOSトランジスタ511と、複数のpMOSトランジスタ513と、nMOSトランジスタ512とを備える。
pMOSトランジスタ511および513のそれぞれは、微分器340ごとに配置される。共有ブロック221内に2行×2列の検出画素300が配列される場合、pMOSトランジスタ511および513の組が4つ設けられる。これらの4組は、電源端子とnMOSトランジスタ512との間において、並列に接続される。また、組のそれぞれにおいて、pMOSトランジスタ511および513は、直列に接続される。pMOSトランジスタ511のゲートには、対応する微分器340からの微分信号が入力される。pMOSトランジスタ513のゲートには、対応する検出画素300の選択信号SELが入力される。
なお、コンパレータ520の回路構成は、コンパレータ510と同様である。
同図に例示した回路構成により、コンパレータ510は、選択信号SELに従って、複数の微分器340のそれぞれの微分信号(変化量)のいずれかを選択し、その変化量と閾値とを比較する。コンパレータ520についても同様である。
なお、第5の実施の形態の固体撮像素子200に、第2乃至第4の実施の形態のそれぞれを適用することもできる。
このように、本技術の第5の実施の形態では、微分信号を選択するためのpMOSトランジスタ513を、コンパレータ510内に配置したため、コンパレータ510の前段に選択部400を配置する必要が無くなる。
<6.第6の実施の形態>
上述の第1の実施の形態では、検出画素300を配置し、画素毎にアドレスイベントの有無を検出していたが、露光量に応じた画素信号を生成することができない。この第6の実施の形態の固体撮像素子200は、露光量に応じた画素信号を生成する階調画素をさらに配置した点において第1の実施の形態と異なる。
図21は、本技術の第6の実施の形態における受光チップ201の平面図の一例である。この第6の実施の形態の受光チップ201には、共有ブロック221内に階調画素370がさらに配置される点において第1の実施の形態と異なる。
また、共有ブロック221は、複数の検出領域に分割される。同図における太い点線で囲まれた領域は、検出領域を示す。検出領域のそれぞれには、複数の階調画素370と1つの検出画素300とが配置される。例えば、検出領域には、2行×2列の画素が配置され、それらのうち1つが検出画素300で、残りの3つが階調画素370である。共有ブロック221内の複数の検出画素300は、第1の実施の形態と同様に検出回路305を共有する。
なお、厳密には、検出画素300内の回路のうち対数応答部310の一部のみが受光チップ201に配置されるが、同図においては、説明の便宜上、受光チップ201内に検出画素300を記載している。
階調画素370は、露光量に応じたアナログ信号を画素信号として生成するものである。
行駆動回路251は、例えば、検出画素300の行を順に駆動する。そして、アドレスイベントの生じた検出画素300があれば、その検出画素300に対応する検出領域内の3つの階調画素370を駆動し、画素信号を出力させる。
図22は、本技術の第6の実施の形態における検出チップ202の平面図の一例である。この第6の実施の形態の検出チップ202は、カラムADC(Analog to Digital Converter)270がさらに配置される点において第1の実施の形態と異なる。
階調画素370のそれぞれは、行駆動回路251の制御に従ってアナログの画素信号をカラムADC270に供給する。カラムADC270は、画素毎に、画素信号に対してAD(Analog to Digital)変換を行うものである。このカラムADC270は、AD変換後のデジタル信号を信号処理回路240に供給する。信号処理回路240は、それらのデジタル信号からなる画像データに対して、所定の画像処理を行う。
図23は、本技術の第6の実施の形態における階調画素370の一構成例を示す回路図である。この階調画素370は、光電変換素子371、転送トランジスタ372、リセットトランジスタ373、浮遊拡散層374、増幅トランジスタ375および選択トランジスタ376を備える。
光電変換素子371は、光電変換により電荷を生成するものである。転送トランジスタ372は、行駆動回路251からの転送信号TRGに従って、光電変換素子371から浮遊拡散層374へ電荷を転送するものである。
リセットトランジスタ373は、行駆動回路251からのリセット信号RSTに従って、浮遊拡散層374から電荷を引き抜いて初期化するものである。浮遊拡散層374は、転送された電荷を蓄積し、電荷量に応じた電圧を生成するものである。
増幅トランジスタ375は、浮遊拡散層374の電圧を増幅するものである。選択トランジスタ376は、行駆動回路251からの選択信号SELpに従って、増幅された電圧の信号を画素信号SIGとしてカラムADC270に供給するものである。この画素信号SIGは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を2ビットとすると、画素信号SIGは、3ビット以上(16ビットなど)のデジタル信号に変換される。これにより、信号処理回路240は、アドレスイベントの生じた領域について、より情報量の多い画像を取得することができる。
なお、第6の実施の形態の固体撮像素子200に、第2乃至第5の実施の形態のそれぞれを適用することもできる。
このように、本技術の第6の実施の形態によれば、露光量に応じた画素信号を生成する階調画素370をさらに配置したため、アドレスイベントの生じた領域について、より情報量の多い画像を取得することができる。
<7.第7の実施の形態>
上述の第1の実施の形態では、比較部500内にコンパレータ510および520を配置していたが、比較部500内に2段の素子を配置し、後段の素子を共有することもできる。この第7の実施の形態は、比較部500内に2段の素子を配置し、後段の素子を共有する点において第1の実施の形態と異なる。
図24は、本技術の第7の実施の形態における比較部500の一構成例を示す回路図である。この第7の実施の形態の比較部500内には、複数の容量541と、複数のコンパレータ542と、複数のスイッチ543と、バッファ544と、スイッチ551乃至553とが配置される。容量541、コンパレータ542、スイッチ543は、検出画素300ごとに配置される。また、第7の実施の形態において、検出画素300内に微分器340は配置されない。
容量541は、対応するバッファ330とコンパレータ542の非反転入力端子(+)との間に挿入される。スイッチ543は、対応する選択信号SELに従って、対応するコンパレータ542の出力端子と、バッファ544との間の経路を開閉する。スイッチ551乃至553は、選択信号SELvに従って、上限閾値Vrefp、下限閾値Vrefnおよびリセット電圧Vrstのいずれかをコンパレータ542のそれぞれの反転入力端子(−)に供給する。同図に例示したように、コンパレータ542およびバッファ544の2段のうち、後段が複数の検出画素300により共有される。
このように、本技術の第7の実施の形態によれば、コンパレータ542およびバッファ544の2段のうち、後段のバッファ544が共有されるため、共有しない場合と比較して回路規模を削減することができる。
<8.第8の実施の形態>
上述の第1の実施の形態では、検出画素300を配置し、画素ごとにアドレスイベントの有無を検出していたが、露光量に応じた画素信号を生成することができない。この第8の実施の形態の固体撮像素子200は、露光量に応じた画素信号を生成する点において第1の実施の形態と異なる。
図25は、本技術の第8の実施の形態における検出チップ202の一構成例を示すブロック図である。この第8の検出チップ202は、行駆動回路251および列駆動回路252が駆動回路250内に配置され、アービタ611およびカラムADC270がさらに設けられた点において第1の実施の形態と異なる。なお、同図において、ビア配置部231乃至233は省略されている。第8の実施の形態のカラムADC270の構成は、第6の実施の形態と同様である。
アービタ611は、アドレスイベント検出部260からのリクエストを調停し、その応答を信号処理回路240に供給するものである。
図26は、本技術の第8の実施の形態における共有ブロック221の一構成例を示すブロック図である。第8の実施の形態の共有ブロック221には、複数の対数応答部310の他に、複数の転送トランジスタ621と、階調信号生成部630とがさらに配置される。転送トランジスタ621は、対数応答部310ごとに設けられる。また、m個目の対数応答部310には、駆動回路250からの排出信号OFGmが入力される。対数応答部310は、その排出信号OFGmに従って光電流の対数値に応じた電圧信号を生成する。
階調信号生成部630は、転送トランジスタ621により転送された電荷の量に応じた階調信号を生成するものである。この階調信号生成部630は、リセットトランジスタ631、浮遊拡散層632、増幅トランジスタ633および選択トランジスタ634を備える。これらの素子の構成は、図23に例示した第6の実施の形態の階調画素370内の同名の素子と同じである。ただし、浮遊拡散層632は、複数の転送トランジスタ621のそれぞれに共通に接続されている。m個目の転送トランジスタ621は、駆動回路250からの転送信号TRGmに従って、対応する対数応答部310内の光電変換素子311から浮遊拡散層632へ電荷を転送する。
同図に例示したように、複数の対数応答部310により、階調信号生成部630が共有されている。この階調信号生成部630は、生成した階調信号をカラムADC270に供給する。また、カラムADC270には、階調信号生成部630の列ごとにADCが配置される。
図27は、本技術の第8の実施の形態における対数応答部310の一構成例を示す回路図である。この第8の実施の形態の対数応答部310は、nMOSトランジスタ315および316と、OFGトランジスタ317とをさらに備える点において第1の実施の形態と異なる。nMOSトランジスタ315は、電源とnMOSトランジスタ312との間に挿入され、nMOSトランジスタ316は、pMOSトランジスタ314とnMOSトランジスタ313との間に挿入される。OFGトランジスタ317は、nMOSトランジスタ312と光電変換素子311との間に挿入される。
また、nMOSトランジスタ315のゲートは、pMOSトランジスタ314およびnMOSトランジスタ316の接続ノードに接続される。nMOSトランジスタ316のゲートは、nMOSトランジスタ315およびnMOSトランジスタ312の接続ノードに接続される。OFGトランジスタ317のゲートには、排出信号OFGmが入力される。同図に例示した構成により対数応答部310は、排出信号OFGmが供給された際に、光電流の対数値に応じた電圧信号を生成する。一方、転送信号TRGmが供給された際に光電変換素子311からの電荷が階調信号生成部630に転送され、階調信号が生成される。
また、同図に例示するように、ループ状に接続されたnMOSトランジスタ312および313と、ループ状に接続されたnMOSトランジスタ315および316とからなる2段のループ回路が設けられている。これにより、ループ回路が1段の場合と比較して、電流を電圧に変換する際の変換ゲインを向上させることができる。
図28は、本技術の第8の実施の形態における検出ブロック320の一構成例を示すブロック図である。この第8の実施の形態の検出ブロック320には、複数のバッファ330と、比較部500と、出力切替回路680とが設けられる。バッファ330は、対数応答部310ごとに設けられ、比較部500に電圧信号を出力する。
比較部500は、比較結果を示す信号を検出信号として出力切替回路680に供給する。
出力切替回路680は、駆動回路250の制御に従って、アービタ611および信号処理回路240のいずれかへ検出信号を出力するものである。ここで、検出信号の読出しは、非同期型のアービタ方式と、同期型のスキャン方式のいずれかを用いることができる。アービタ方式を用いる場合、アービタ611が設けられ、出力切替回路680の出力先はアービタに設定される。一方、スキャン方式を用いる場合、出力切替回路680の出力先は信号処理回路240に設定される。第8の実施の形態においては、アービタ方式が用いられるものとする。
図29は、本技術の第8の実施の形態における比較部500の一構成例を示すブロック図である。同図に例示するように、第8の実施の形態の比較部500の回路構成は、検出画素300ごとに、コンパレータ542の代わりに、nMOSトランジスタ545、547および548とAND(論理積)ゲート546とが設けられる点において図24に例示した比較部500と異なる。m個目のANDゲート546には、出力切替回路680からの帰還信号FBmと、駆動回路250からのリセット信号RSTcmとが入力される。m個目のANDゲート546は、それらの論理積を、m個目のnMOSトランジスタ545のゲートに供給する。m個目のnMOSトランジスタ546および547は、電源端子と接地端子との間に直列に接続され、それらの接続ノードは、m個目のスイッチ543に接続される。m個目のnMOSトランジスタ546のゲートは、m個目のコンデンサ541に接続され、m個目のnMOSトランジスタ547のゲートは、スイッチ551、552および553の一端に共通に接続される。m個目のnMOSトランジスタ545は、m個目のnMOSトランジスタ547のゲートと、m個目のnMOSトランジスタ547および548の接続ノードとの間に挿入される。
図30は、本技術の第8の実施の形態における出力切替回路680の一構成例を示すブロック図である。この出力切替回路680には、複数の出力回路690と、nMOSトランジスタ681とが設けられる。出力回路690は、微分回路650ごとに設けられる。出力回路690内には、ラッチ回路691と、nMOSトランジスタ692乃至694とが配置される。
ラッチ回路691は、閾値比較回路670からの検出信号DETを保持するものである。このラッチ回路691は、保持した検出信号DETをnMOSトランジスタ693および694のゲートに供給するとともに、帰還信号FBmとして対応する微分回路650に帰還させる。
nMOSトランジスタ692および693は、信号処理回路240と接地端子との間において直列に接続される。m個目のnMOSトランジスタ692のゲートには、駆動回路250からの選択信号SELoutmが入力される。複数のnMOSトランジスタ694は、nMOSトランジスタ681のソースと接地端子との間において並列に接続される。nMOSトランジスタ681は、nMOSトランジスタ694のドレインとアービタ611との間に挿入され、そのゲートには、駆動回路250からのイネーブル信号ArbENが入力される。
アービタ方式を用いる場合、駆動回路250は、ハイレベルのイネーブル信号ArbENを供給し、選択信号SELoutmのそれぞれをローレベルにする。これにより、検出信号DETは、リクエストとしてアービタ611に供給される。一方、スキャン方式を用いる場合、駆動回路250はローレベルのイネーブル信号ArbENを供給し、所定の順序で選択信号SELoutmをハイレベルにする。これにより、選択された出力回路690から検出信号がDmとして信号処理回路240へ出力される。
図31は、本技術の第1の実施の形態における階調信号生成部630、検出画素300および検出回路305の一構成例を示すブロック図である。m個目の転送トランジスタ621、対数応答部310およびバッファ330は、m個目の検出画素300として機能する。また、比較部500および出力切替回路680は、検出回路305内に配置される。また、複数の検出画素300により階調信号生成部630が共有される。m個目の検出画素300と、階調信号生成部630とは、m個目の階調画素としても機能する。浮遊拡散層等を設けた階調信号生成部630を複数の画素が共有することにより、画素ごとに、浮遊拡散層等を配置した第6の実施の形態と比較して、回路規模を削減することができる。
このように、本技術の第8の実施の形態によれば、複数の画素が、浮遊拡散層等を設けた階調信号生成部630を共有するため、浮遊拡散層などを共有しない第6の実施の形態と比較して回路規模を削減することができる。
<9.第9の実施の形態>
上述の第8の実施の形態では、検出信号の読出しの際にアービタ方式を用いていたが、アービタ方式の代わりにスキャン方式を用いることもできる。この第9の実施の形態の固体撮像素子200は、スキャン方式を用いる点において第8の実施の形態と異なる。
図32は、本技術の第9の実施の形態における検出チップ202の一構成例を示すブロック図である。この第9の実施の形態の検出チップ202は、駆動回路250の代わりに行選択回路253が配置され、アービタ611が設けられない点において第8の実施の形態と異なる。行選択回路253は、検出画素の行を順に選択して検出信号を出力させる。
このように、本技術の第9の実施の形態によれば、行を順に選択する行選択回路253を配置したため、スキャン方式により、検出信号を読み出すことができる。
<10.移動体への応用例>
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図33は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図33に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図35の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図34は、撮像部12031の設置位置の例を示す図である。
図34では、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図34には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部12031に適用され得る。具体的には、図1の撮像装置100は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、画素を微細化して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
(1)光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と
を具備する固体撮像素子。
(2)前記検出回路は、
前記複数の検出画素のそれぞれの前記電圧信号のいずれかを選択する選択部と、
前記選択された電圧信号の変化量を求めて出力する微分器と、
前記出力された変化量と前記閾値とを比較する比較部と
を具備する前記(1)記載の固体撮像素子。
(3)前記微分器は、前記選択された変化量を保持して前記比較部に出力する
前記(2)記載の固体撮像素子。
(4)前記微分器は、前記複数の検出画素のそれぞれの前記変化量を保持して前記選択された検出画素に対応する前記変化量を前記比較部に出力する
前記(2)記載の固体撮像素子。
(5)前記複数の検出画素のそれぞれは、
前記電圧信号を生成する対数応答部と、
前記生成された電圧信号の変化量を求めて前記検出回路に出力する微分器と
を備える前記(1)から(4)のいずれかに記載の固体撮像素子。
(6)前記検出回路は、前記複数の検出画素のそれぞれの前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部を備える前記(5)記載の固体撮像素子。
(7)前記検出回路は、
前記複数の検出画素のそれぞれの前記変化量のいずれかを選択する選択部と、
前記選択された変化量と前記閾値とを比較する比較部と
を備える前記(5)記載の固体撮像素子。
(8)前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
前記上限閾値と前記変化量とを比較する上限側コンパレータと、
前記下限閾値と前記変化量とを比較する下限側コンパレータと
を備える前記(7)記載の固体撮像素子。
(9)前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
前記上限閾値および下限閾値の一方を選択する選択スイッチと、
前記選択された閾値と前記変化量とを比較するコンパレータと
を備える前記(7)記載の固体撮像素子。
(10)露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備する前記(1)から(9)のいずれかに記載の固体撮像素子。
(11)前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
2つの検出画素の一方の前記変化量を選択する上限側セレクタと、
前記2つの検出画素の他方の前記変化量を選択する下限側セレクタと、
前記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、
前記選択された他方の変化量と上限閾値とを比較する下限側コンパレータと
を備える前記(1)記載の固体撮像素子。
(12)前記検出回路は、
互いに異なる検出画素の前記変化量を閾値と比較する複数のコンパレータと、
前記コンパレータのいずれかの比較結果を選択する選択部と、
前記選択された比較結果を出力するバッファと
を備える前記(1)記載の固体撮像素子。
(13)前記複数の検出画素と前記検出回路との一部は、所定の受光チップに配置され、
前記複数の検出画素と前記検出回路との残りは、所定の検出チップに配置される
前記(1)から(11)のいずれかに記載の固体撮像素子。
(14)転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、
前記複数の検出画素のそれぞれは、
前記電圧信号を生成する対数応答部と、
所定の転送信号に従って前記対数応答部から前記階調信号生成部へ前記電荷を転送する転送トランジスタと
を備える
前記(1)記載の固体撮像素子。
(15)前記検出回路は、
前記複数の検出画素のそれぞれの前記変化量を求めるとともに前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部と、
前記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路と
を備える
前記(14)記載の固体撮像素子。
(16)前記比較部は、

前記変化量のいずれかを前記選択信号に従って選択するセレクタと、
前記選択された変化量と前記閾値とを比較する閾値比較回路と
を備える前記(15)記載の固体撮像素子。
(17)前記変化量が前記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備する
前記(14)から(16)のいずれかに記載の固体撮像素子。
(18)前記検出画素の行を順に選択し、前記変化量が前記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備する
前記(14)から(16)のいずれかに記載の固体撮像素子。
(19)光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
前記検出回路の検出結果を示す検出信号を処理する信号処理回路と
を具備する撮像装置。
(20)複数の検出画素の各々が、光電流の対数値に応じた電圧信号を生成する電圧信号生成手順と、
検出回路が、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出手順と
を具備する固体撮像素子の制御方法。
100 撮像装置
110 光学部
120 記録部
130 制御部
200 固体撮像素子
201 受光チップ
202 検出チップ
211〜213、231〜233 ビア配置部
220 受光部
221 共有ブロック
240 信号処理回路
250 駆動回路
251 行駆動回路
252 列駆動回路
253 行選択回路
260アドレスイベント検出部
270 カラムADC
300 検出画素
305 検出回路
310 対数応答部
311、371 光電変換素子
312、313、315、316、347、512、545、547、548、652、655、661、674、675、681、692〜694 nMOSトランジスタ
314、345、346、411、511、513、653、662、671、672 pMOSトランジスタ
317 OFGトランジスタ
320 検出ブロック
330、544 バッファ
340 微分器
341、343、351、352、355、356、651、654 コンデンサ
342 インバータ
344、353、354、431、530、543、551〜553、673 スイッチ
360 転送回路
370 階調画素
372、621 転送トランジスタ
373、631 リセットトランジスタ
374、632 浮遊拡散層
375、633 増幅トランジスタ
376、634 選択トランジスタ
400 選択部
410、420 セレクタ
500 比較部
510、520、542 コンパレータ
541 容量
546 AND(論理積)ゲート
611 アービタ
630 階調信号生成部
640 比較部
650 微分回路
656 AND(論理積)ゲート
660 セレクタ
670 閾値比較回路
680 出力切替回路
690 出力回路
691 ラッチ回路
12031 撮像部

Claims (20)

  1. 光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
    前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と
    を具備する固体撮像素子。
  2. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記電圧信号のいずれかを選択する選択部と、
    前記選択された電圧信号の変化量を求めて出力する微分器と、
    前記出力された変化量と前記閾値とを比較する比較部と
    を具備する請求項1記載の固体撮像素子。
  3. 前記微分器は、前記選択された変化量を保持して前記比較部に出力する
    請求項2記載の固体撮像素子。
  4. 前記微分器は、前記複数の検出画素のそれぞれの前記変化量を保持して前記選択された検出画素に対応する前記変化量を前記比較部に出力する
    請求項2記載の固体撮像素子。
  5. 前記複数の検出画素のそれぞれは、
    前記電圧信号を生成する対数応答部と、
    前記生成された電圧信号の変化量を求めて前記検出回路に出力する微分器と
    を備える請求項1記載の固体撮像素子。
  6. 前記検出回路は、前記複数の検出画素のそれぞれの前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部を備える請求項5記載の固体撮像素子。
  7. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記変化量のいずれかを選択する選択部と、
    前記選択された変化量と前記閾値とを比較する比較部と
    を備える請求項5記載の固体撮像素子。
  8. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    前記上限閾値と前記変化量とを比較する上限側コンパレータと、
    前記下限閾値と前記変化量とを比較する下限側コンパレータと
    を備える請求項7記載の固体撮像素子。
  9. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    前記上限閾値および下限閾値の一方を選択する選択スイッチと、
    前記選択された閾値と前記変化量とを比較するコンパレータと
    を備える請求項7記載の固体撮像素子。
  10. 露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備する請求項1記載の固体撮像素子。
  11. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    2つの検出画素の一方の前記変化量を選択する上限側セレクタと、
    前記2つの検出画素の他方の前記変化量を選択する下限側セレクタと、
    前記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、
    前記選択された他方の変化量と上限閾値とを比較する下限側コンパレータと
    を備える請求項1記載の固体撮像素子。
  12. 前記検出回路は、
    互いに異なる検出画素の前記変化量を閾値と比較する複数のコンパレータと、
    前記コンパレータのいずれかの比較結果を選択する選択部と、
    前記選択された比較結果を出力するバッファと
    を備える請求項1記載の固体撮像素子。
  13. 前記複数の検出画素と前記検出回路との一部は、所定の受光チップに配置され、
    前記複数の検出画素と前記検出回路との残りは、所定の検出チップに配置される
    請求項1記載の固体撮像素子。
  14. 転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、
    前記複数の検出画素のそれぞれは、
    前記電圧信号を生成する対数応答部と、
    所定の転送信号に従って前記対数応答部から前記階調信号生成部へ前記電荷を転送する転送トランジスタと
    を備える
    請求項1記載の固体撮像素子。
  15. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記変化量を求めるとともに前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部と、
    前記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路と
    を備える
    請求項14記載の固体撮像素子。
  16. 前記比較部は、
    前記変化量のいずれかを前記選択信号に従って選択するセレクタと、
    前記選択された変化量と前記閾値とを比較する閾値比較回路と
    を備える請求項15記載の固体撮像素子。
  17. 前記変化量が前記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備する
    請求項14記載の固体撮像素子。
  18. 前記検出画素の行を順に選択し、前記変化量が前記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備する
    請求項14記載の固体撮像素子。
  19. 光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
    前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
    前記検出回路の検出結果を示す検出信号を処理する信号処理回路と
    を具備する撮像装置。
  20. 複数の検出画素の各々が、光電流の対数値に応じた電圧信号を生成する電圧信号生成手順と、
    検出回路が、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出手順と
    を具備する固体撮像素子の制御方法。
JP2019223130A 2019-08-30 2019-12-10 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Active JP7489189B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019158769 2019-08-30
JP2019158769 2019-08-30

Publications (2)

Publication Number Publication Date
JP2021040294A true JP2021040294A (ja) 2021-03-11
JP7489189B2 JP7489189B2 (ja) 2024-05-23

Family

ID=74685841

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019223130A Active JP7489189B2 (ja) 2019-08-30 2019-12-10 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021542603A Pending JPWO2021039142A1 (ja) 2019-08-30 2020-07-08

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021542603A Pending JPWO2021039142A1 (ja) 2019-08-30 2020-07-08

Country Status (7)

Country Link
US (1) US11936996B2 (ja)
EP (1) EP4024850B1 (ja)
JP (2) JP7489189B2 (ja)
KR (1) KR20220053562A (ja)
CN (1) CN114245986A (ja)
TW (1) TW202119805A (ja)
WO (1) WO2021039142A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024203289A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021038749A1 (ja) 2019-08-28 2021-03-04 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
WO2021038751A1 (ja) * 2019-08-28 2021-03-04 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
EP4175287A4 (en) * 2020-06-26 2023-08-02 Sony Semiconductor Solutions Corporation SOLID STATE IMAGING DEVICE AND IMAGING DEVICE
US12060010B2 (en) 2021-06-15 2024-08-13 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-sided display for a vehicle
US12030382B2 (en) * 2021-06-15 2024-07-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-sided display for a vehicle
US12092529B2 (en) 2021-11-29 2024-09-17 Toyota Motor Engineering & Manufacturing North America, Inc. Window-based object detection and/or identification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Samsung Electronics Co.,Ltd. イベント基盤センサ及びイベント基盤センサのピクセル
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244587B2 (ja) 1974-05-02 1977-11-09
CN105706439B (zh) * 2013-09-16 2019-06-28 超龙凯姆公司 动态、单个光电二极管像素电路及其操作方法
US10098443B2 (en) * 2016-06-16 2018-10-16 Sinergy, Llc Arm worn hydration device
JP2019134271A (ja) 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
IL262372B (en) * 2018-10-14 2020-05-31 Semi Conductor Devices An Elbit Systems Rafael Partnership Pixel reading circuit and imaging method
JP2020088480A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
CN113615152B (zh) * 2019-03-27 2024-05-28 索尼集团公司 成像设备和成像系统
CN114270808A (zh) * 2019-07-26 2022-04-01 苹果公司 具有共享光电检测器的光强度和对比度变化检测能力的像素读出电路
US11869273B2 (en) * 2019-10-30 2024-01-09 Sony Group Corporation Object recognition with removal of event as noise when the event is detected for a group of pixels exceeding a threshold
JP2023110108A (ja) * 2020-06-18 2023-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
KR20220096978A (ko) * 2020-12-31 2022-07-07 삼성전자주식회사 다이나믹 비전 센서 및 그 이미지 처리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Samsung Electronics Co.,Ltd. イベント基盤センサ及びイベント基盤センサのピクセル
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024203289A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN114245986A (zh) 2022-03-25
WO2021039142A1 (ja) 2021-03-04
US11936996B2 (en) 2024-03-19
US20220264036A1 (en) 2022-08-18
KR20220053562A (ko) 2022-04-29
EP4024850A1 (en) 2022-07-06
JP7489189B2 (ja) 2024-05-23
TW202119805A (zh) 2021-05-16
EP4024850A4 (en) 2022-09-14
EP4024850B1 (en) 2024-05-15
JPWO2021039142A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
US11659304B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11832013B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11582406B2 (en) Solid-state image sensor and imaging device
US11523079B2 (en) Solid-state imaging element and imaging device
JP2020072317A (ja) センサ及び制御方法
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
WO2021095560A1 (ja) イベント検出装置
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法
JP2022096480A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513

R150 Certificate of patent or registration of utility model

Ref document number: 7489189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150