JP2021040294A - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
JP2021040294A
JP2021040294A JP2019223130A JP2019223130A JP2021040294A JP 2021040294 A JP2021040294 A JP 2021040294A JP 2019223130 A JP2019223130 A JP 2019223130A JP 2019223130 A JP2019223130 A JP 2019223130A JP 2021040294 A JP2021040294 A JP 2021040294A
Authority
JP
Japan
Prior art keywords
detection
solid
signal
change
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019223130A
Other languages
English (en)
Other versions
JP7489189B2 (ja
Inventor
篤親 丹羽
Atsumi Niwa
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2021040294A publication Critical patent/JP2021040294A/ja
Application granted granted Critical
Publication of JP7489189B2 publication Critical patent/JP7489189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】アドレスイベントの有無を検出する固体撮像素子において、画素の微細化を容易にする。
【解決手段】固体撮像素子は、複数の検出画素と検出回路とを具備する。複数の検出画素と検出回路とを具備する固体撮像素子において、複数の検出画素の各々は、光電流の対数値に応じた電圧信号を生成する。また、複数の検出画素と検出回路とを具備する固体撮像素子において、検出回路は、複数の検出画素のうち、入力された選択信号の示す検出画素の電圧信号の変化量が所定の閾値を超えたか否かを検出する。
【選択図】図１２

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、輝度の変化量を閾値と比較する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
従来、撮像装置などにおいて、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとして検出する非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
特許５２４４５８７号
上述の非同期型の固体撮像素子では、アドレスイベントの有無の検出により、画像認識などの処理の高速化を図っている。しかしながら、アドレスイベントの有無を検出するには、対数応答部、バッファ、微分器や比較器などの多数の回路を画素毎に配置する必要があり、同期型の固体撮像素子と比較して、画素毎の回路規模が増大する。このため、画素の微細化が困難になるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントの有無を検出する固体撮像素子において、画素の微細化を容易にすることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、上記複数の検出画素のうち、入力された選択信号の示す検出画素の上記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路とを具備する固体撮像素子、および、その制御方法である。これにより、固体撮像素子の回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記電圧信号のいずれかを選択する選択部と、上記選択された電圧信号の変化量を求めて出力する微分器と、上記出力された変化量と上記閾値とを比較する比較部とを具備してもよい。これにより、微分器以降の回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記微分器は、上記選択された変化量を保持して上記比較部に出力してもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記微分器は、上記複数の検出画素のそれぞれの上記変化量を保持して上記選択された検出画素に対応する上記変化量を上記比較部に出力してもよい。これにより、アドレスイベントの検出漏れが抑制されるという作用をもたらす。
また、この第１の側面において、上記複数の検出画素のそれぞれは、上記電圧信号を生成する対数応答部と、上記生成された電圧信号の変化量を求めて上記検出回路に出力する微分器とを備えてもよい。これにより、比較部以降の回路規模が削減されるという作用をもたらす。
また、この第１の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量のいずれかを選択して当該選択した変化量と上記閾値とを比較する比較部を備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量のいずれかを選択する選択部と、上記選択された変化量と上記閾値とを比較する比較部とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、上記上限閾値と上記変化量とを比較する上限側コンパレータと、上記下限閾値と上記変化量とを比較する下限側コンパレータとを備えてもよい。これにより、オンイベントおよびオフイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、上記上限閾値および下限閾値の一方を選択する選択スイッチと、上記選択された閾値と上記変化量とを比較するコンパレータとを備えてもよい。これにより、比較部の回路規模が削減されるという作用をもたらす。
また、この第１の側面において、露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備してもよい。これにより、より情報量の多い画像が得られるという作用をもたらす。
また、この第１の側面において、上記閾値は、互いに異なる上限閾値および下限閾値を含み、上記検出回路は、２つの検出画素の一方の上記変化量を選択する上限側セレクタと、上記２つの検出画素の他方の上記変化量を選択する下限側セレクタと、上記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、上記選択された他方の変化量と上限閾値とを比較する下限側コンパレータとを備えてもよい。これにより、オンイベントとオフイベントが同時に検出されるという作用をもたらす。
また、この第１の側面において、上記検出回路は、互いに異なる検出画素の上記変化量を閾値と比較する複数のコンパレータと、上記コンパレータのいずれかの比較結果を選択する選択部と、上記選択された比較結果を出力するバッファとを備えてもよい。これにより、バッファが複数の検出画素に共有されるという作用をもたらす。
また、この第１の側面において、上記複数の検出画素と上記検出回路との一部は、所定の受光チップに配置され、上記複数の検出画素と上記検出回路との残りは、所定の検出チップに配置されてもよい。これにより、検出チップの回路規模が削減されるという作用をもたらす。
また、この第１の側面において、転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、上記複数の検出画素のそれぞれは、上記電圧信号を生成する対数応答部と、所定の転送信号に従って上記対数応答部から上記階調信号生成部へ上記電荷を転送する転送トランジスタとを備えてもよい。これにより、階調信号生成部が複数の画素に共有されるという作用をもたらす。
また、この第１の側面において、上記検出回路は、上記複数の検出画素のそれぞれの上記変化量を求めるとともに上記変化量のいずれかを選択して当該選択した変化量と上記閾値とを比較する比較部と、上記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記比較部は、上記変化量のいずれかを上記選択信号に従って選択するセレクタと、上記選択された変化量と上記閾値とを比較する閾値比較回路とを備えてもよい。これにより、選択された検出画素のアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記変化量が上記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備してもよい。これにより、アービタ方式により検出信号が読み出されるという作用をもたらす。
また、この第１の側面において、上記検出画素の行を順に選択し、上記変化量が上記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備してもよい。これにより、スキャン方式により検出信号が読み出されるという作用をもたらす。
また、本技術の第２の側面は、光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、上記複数の検出画素のうち、入力された選択信号の示す検出画素の上記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、上記検出回路の検出結果を示す検出信号を処理する信号処理回路とを具備する撮像装置である。これにより、撮像装置の回路規模が削減されるという作用をもたらす。
ある。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における受光チップの平面図の一例である。 本技術の第１の実施の形態における検出チップの平面図の一例である。 本技術の第１の実施の形態におけるアドレスイベント検出部の平面図の一例である。 本技術の第１の実施の形態における対数応答部の一構成例を示す回路図である。 本技術の第１の実施の形態における検出ブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態における微分器の一構成例を示す回路図である。 本技術の第１の実施の形態における比較部の一構成例を示す回路図である。 本技術の第１の実施の形態における微分器、セレクタおよびコンパレータの一構成例を示す回路図である。 本技術の第１の実施の形態における行駆動回路の制御の一例を示すタイミングチャートである。 本技術の第１の実施の形態における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の変形例における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第１の実施の形態の変形例における行駆動回路の制御の一例を示すタイミングチャートである。 本技術の第２の実施の形態における検出画素および検出回路の一構成例を示すブロック図である。 本技術の第３の実施の形態における微分器の一構成例を示す回路図である。 本技術の第３の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第４の実施の形態における比較部の一構成例を示す回路図である。 本技術の第５の実施の形態における微分器およびコンパレータの一構成例を示す回路図である。 本技術の第６の実施の形態における受光チップの平面図の一例である。 本技術の第６の実施の形態における検出チップの平面図の一例である。 本技術の第６の実施の形態における階調画素の一構成例を示す回路図である。 本技術の第７の実施の形態における比較部の一構成例を示す回路図である。 本技術の第８の実施の形態における検出チップの一構成例を示すブロック図である。 本技術の第８の実施の形態における共有ブロックの一構成例を示すブロック図である。 本技術の第８の実施の形態における対数応答部の一構成例を示す回路図である。 本技術の第８の実施の形態における検出ブロックの一構成例を示すブロック図である。 本技術の第８の実施の形態における比較部の一構成例を示すブロック図である。 本技術の第８の実施の形態における出力切替回路の一構成例を示すブロック図である。 本技術の第８の実施の形態における階調信号生成部、検出画素および検出回路の一構成例を示すブロック図である。 本技術の第９の実施の形態における検出チップの一構成例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（複数の検出画素が検出回路を共有する例）
２．第２の実施の形態（複数の検出画素が、微分器を含む検出回路を共有する例）
３．第３の実施の形態（複数の検出画素が検出回路を共有し、微分器が複数の変化量を保持する例）
４．第４の実施の形態（複数の検出画素が検出回路を共有し、閾値を切り替える例）
５．第５の実施の形態（複数の検出画素が検出回路を共有し、コンパレータが切り替えを行う例）
６．第６の実施の形態（複数の検出画素が検出回路を共有し、階調画素を配置した例）
７．第７の実施の形態（複数の検出画素が検出回路を共有し、検出回路内に２段の素子が設けられる例）
８．第８の実施の形態（複数の検出画素が検出回路を共有し、階調信号生成部を共有する例）
９．第９の実施の形態（複数の検出画素が検出回路を共有し、同期型を用いる例）
１０．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、光学部１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
光学部１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。
ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数の共有ブロック２２１が配列される。
共有ブロック２２１のそれぞれには、複数の対数応答部３１０が配列される。例えば、共有ブロック２２１ごとに、４つの対数応答部３１０が２行×２列で配列される。これらの４つの対数応答部３１０は、検出チップ２０２上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック２２１内の対数応答部３１０の個数は、４つに限定されない。
対数応答部３１０は、光電流の対数値に応じた電圧信号を生成するものである。対数応答部３１０のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。
図４は、本技術の第１の実施の形態における検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。
アドレスイベント検出部２６０は、対数応答部３１０ごとにアドレスイベントの有無を検出し、検出結果を示す検出信号を生成するものである。
行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素の信号として二次元格子状に配列し、画素毎に２ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
図５は、本技術の第１の実施の形態におけるアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、複数の検出ブロック３２０が配列される。検出ブロック３２０は、受光チップ２０１上の共有ブロック２２１ごとに配置される。共有ブロック２２１の個数がＮ（Ｎは、整数）である場合、Ｎ個の検出ブロック３２０が配列される。それぞれの検出ブロック３２０は、対応する共有ブロック２２１と接続される。
［対数応答部の構成例］
図６は、本技術の第１の実施の形態における対数応答部３１０の一構成例を示す回路図である。この対数応答部３１０は、光電変換素子３１１と、ｎＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタ３１２および３１３とｐＭＯＳ（p-channel MOS）トランジスタ３１４とを備える。これらのうち光電変換素子３１１と、ｎＭＯＳトランジスタ３１２および３１３とは、例えば、受光チップ２０１に配置され、ｐＭＯＳトランジスタ３１４は、検出チップ２０２に配置される。
ｎＭＯＳトランジスタ３１２のソースは光電変換素子３１１のカソードに接続され、ドレインは電源端子に接続される。ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。また、ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３の接続点は、ｎＭＯＳトランジスタ３１２のゲートと検出ブロック３２０の入力端子とに接続される。また、ｐＭＯＳトランジスタ３１４のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。
ｎＭＯＳトランジスタ３１２および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、光電変換素子３１１からの光電流は、その対数値に応じた電圧信号に変換される。また、ｐＭＯＳトランジスタ３１４は、一定の電流をｎＭＯＳトランジスタ３１３に供給する。
また、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。
［検出ブロックの構成例］
図７は、本技術の第１の実施の形態における検出ブロック３２０の一構成例を示すブロック図である。この検出ブロック３２０は、複数のバッファ３３０と、複数の微分器３４０と、選択部４００と、比較部５００と、転送回路３６０とを備える。バッファ３３０および微分器３４０は、共有ブロック２２１内の対数応答部３１０ごとに配置される。例えば、共有ブロック２２１内の対数応答部３１０が４つである場合、バッファ３３０および微分器３４０は、４つずつ配置される。
バッファ３３０は、対応する対数応答部３１０からの電圧信号を微分器３４０に出力するものである。このバッファ３３０により、後段を駆動する駆動力を向上させることができる。また、バッファ３３０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
微分器３４０は、電圧信号の変化量を微分信号として求めるものである。この微分器３４０は、対応する対数応答部３１０からの電圧信号をバッファ３３０を介して受け取り、微分により、電圧信号の変化量を求める。そして、微分器３４０は、微分信号を選択部４００に供給する。検出ブロック３２０内のｍ（ｍは、１乃至Ｍの整数）個目の微分信号ＳｉｎをＳｉｎｍとする。
選択部４００は、Ｍ個の微分信号のいずれかを、行駆動回路２５１からの選択信号に従って選択するものである。この選択部４００は、セレクタ４１０および４２０を備える。
セレクタ４１０には、Ｍ個の微分信号Ｓｉｎが入力される。セレクタ４１０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ＋として比較部５００に供給する。セレクタ４２０にもＭ個の微分信号Ｓｉｎが入力される。セレクタ４２０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ−として比較部５００に供給する。
比較部５００は、選択部４００により選択された微分信号（すなわち、変化量）と、所定の閾値とを比較するものである。この比較部５００は、比較結果を示す信号を検出信号として転送回路３６０に供給する。
転送回路３６０は、列駆動回路２５２からの列駆動信号に従って、検出信号を信号処理回路２４０に転送するものである。
［微分器の構成例］
図８は、本技術の第１の実施の形態における微分器３４０の一構成例を示す回路図である。この微分器３４０は、コンデンサ３４１および３４３と、インバータ３４２と、スイッチ３４４とを備える。
コンデンサ３４１の一端は、バッファ３３０の出力端子に接続され、他端は、インバータ３４２の入力端子に接続される。コンデンサ３４３は、インバータ３４２に並列に接続される。スイッチ３４４は、コンデンサ３４３の両端を接続する経路を行駆動信号に従って開閉するものである。
インバータ３４２は、コンデンサ３４１を介して入力された電圧信号を反転するものである。このインバータ３４２は反転した信号を選択部４００に出力する。
スイッチ３４４をオンした際にコンデンサ３４１のバッファ３３０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３４１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ３４１の容量をＣ１とすると、次の式により表される。一方、コンデンサ３４３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・式１
次に、スイッチ３４４がオフされて、コンデンサ３４１のバッファ３３０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３４１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・式２
一方、コンデンサ３４３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
Ｑ２＝-Ｃ２×Ｖｏｕｔ ・・・式３
このとき、コンデンサ３４１および３４３の総電荷量は変化しないため、次の式が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・式４
式４に式１乃至式３を代入して変形すると、次の式が得られる。
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ−Ｖｉｎｉｔ） ・・・式５
式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに微分器３４０が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、例えば、Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定され、Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
［比較部の構成例］
図９は、本技術の第１の実施の形態における比較部５００の一構成例を示す回路図である。この比較部５００は、コンパレータ５１０および５２０を備える。
コンパレータ５１０は、セレクタ４１０からの微分信号Ｓｏｕｔ＋と、所定の上限閾値Ｖｒｅｆｐとを比較するものである。このコンパレータ５１０は、比較結果を検出信号ＤＥＴ＋として転送回路３６０に供給する。この検出信号ＤＥＴ＋は、オンイベントの有無を示す。ここで、オンイベントは、輝度の変化量が所定の上限閾値を超えた旨を意味する。
コンパレータ５２０は、セレクタ４２０からの微分信号Ｓｏｕｔ−と、上限閾値Ｖｒｅｆｐより低い下限閾値Ｖｒｅｆｎとを比較するものである。このコンパレータ５２０は、比較結果を検出信号ＤＥＴ−として転送回路３６０に供給する。この検出信号ＤＥＴ−は、オフイベントの有無を示す。ここで、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。なお、比較部５００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。
なお、コンパレータ５１０は、特許請求の範囲に記載の上限側コンパレータの一例であり、コンパレータ５２０は、特許請求の範囲に記載の下限側コンパレータの一例である。
図１０は、本技術の第１の実施の形態における微分器３４０、セレクタ４１０およびコンパレータ５１０の一構成例を示す回路図である。
微分器３４０は、コンデンサ３４１および３４３と、ｐＭＯＳトランジスタ３４５および３４６と、ｎＭＯＳトランジスタ３４７とを備える。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、ｐＭＯＳトランジスタ３４５を電源側として、電源端子と接地端子との間において直列に接続される。これらのｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７のゲートと、バッファ３３０との間にコンデンサ３４１が挿入される。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点は、セレクタ４１０に接続される。この接続構成により、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、インバータ３４２として機能する。
また、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点と、コンデンサ３４１との間においてコンデンサ３４３とｐＭＯＳトランジスタ３４６とが並列に接続される。このｐＭＯＳトランジスタ３４６は、スイッチ３４４として機能する。
また、セレクタ４１０には、複数のｐＭＯＳトランジスタ４１１が配置される。ｐＭＯＳトランジスタ４１１は、微分器３４０ごとに配置される。
ｐＭＯＳトランジスタ４１１は、対応する微分器３４０とコンパレータ５１０との間に挿入される。また、ｐＭＯＳトランジスタ４１１のゲートのそれぞれには、個別に選択信号ＳＥＬが入力される。ｍ個目のｐＭＯＳトランジスタ４１１の選択信号ＳＥＬをＳＥＬｍとする。これらの選択信号ＳＥＬにより、行駆動回路２５１は、Ｍ個のｐＭＯＳトランジスタ４１１のいずれかをオン状態に制御し、残りをオフ状態に制御することができる。そして、オン状態のｐＭＯＳトランジスタ４１１を介して、微分信号Ｓｏｕｔ＋が選択された信号としてコンパレータ５１０に出力される。なお、セレクタ４２０の回路構成は、セレクタ４１０と同様である。
コンパレータ５１０は、ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２を備える。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２は、電源端子と接地端子との間において直列に接続される。また、ｐＭＯＳトランジスタ５１１のゲートに微分信号Ｓｏｕｔ＋が入力され、ｎＭＯＳトランジスタ５１２のゲートには、上限閾値Ｖｒｅｆｐの電圧が入力される。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２の接続点からは、検出信号ＤＥＴ＋が出力される。なお、コンパレータ５２０の回路構成は、コンパレータ５１０と同様である。
なお、微分器３４０、セレクタ４１０およびコンパレータ５１０のそれぞれの回路構成は、図７を参照して説明した機能を有するものであれば、図１０に例示したものに限定されない。例えば、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを入れ替えることができる。
図１１は、本技術の第１の実施の形態における行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目を選択し、その行の微分器３４０を駆動する。この行駆動信号Ｌ１により１行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ１により、共有ブロック２２１内の２行×２列のうち左上を一定期間に亘って選択し、選択部４００を駆動する。これにより、１行目の奇数列においてアドレスイベントの有無が検出される。
次にタイミングＴ１において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ２により、共有ブロック２２１内の２行×２列のうち右上を一定期間に亘って選択する。これにより、１行目の偶数列においてアドレスイベントの有無が検出される。
タイミングＴ２において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を駆動する。この行駆動信号Ｌ２により２行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ３により、共有ブロック２２１内の２行×２列のうち左下を一定期間に亘って選択する。これにより、２行目の奇数列においてアドレスイベントの有無が検出される。
続いてタイミングＴ３において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ４により、共有ブロック２２１内の２行×２列のうち右下を一定期間に亘って選択する。これにより、２行目の偶数列においてアドレスイベントの有無が検出される。
以下、同様に行駆動回路２５１は、対数応答部３１０を配列した行を順に選択し、選択した行を行駆動信号により駆動する。また、行駆動回路２５１は、行を選択するたびに、選択した行の共有ブロック２２１内の検出画素３００のそれぞれを選択信号により順に選択する。例えば、共有ブロック２２１内に２行×２列の検出画素３００が配列される場合、行が選択されるたびに、その行内の奇数列と偶数列とが順に選択される。
なお、行駆動回路２５１は、共有ブロック２２１を配列した行（言い換えれば、対数応答部３１０の２行分）を順に選択することもできる。この場合には、行が選択されるたびに、その行の共有ブロック２２１内の４つの検出画素が順に選択される。
図１２は、本技術の第１の実施の形態における検出画素３００および検出回路３０５の一構成例を示すブロック図である。共有ブロック２２１内の複数の対数応答部３１０により共有される検出ブロック３２０のうち、選択部４００、比較部５００および転送回路３６０からなる回路を検出回路３０５とする。また、対数応答部３１０、バッファ３３０および微分器３４０からなる回路を、検出画素３００とする。同図に例示するように、複数の検出画素３００により検出回路３０５が共有される。
検出回路３０５を共有する複数の検出画素３００のそれぞれは、光電流の対数値に応じた電圧信号を生成する。そして、検出画素３００のそれぞれは、行駆動信号に従って電圧信号の変化量を示す微分信号Ｓｉｎを検出回路３０５に出力する。検出画素３００のそれぞれにおいて、対数値に応じた電圧信号は、対数応答部３１０により生成され、微分信号は、微分器３４０により生成される。
検出回路３０５内のセレクタ４１０および４２０には、選択信号ＳＥＬ１やＳＥＬ２などの選択信号が共通に入力される。検出回路３０５は、複数の検出画素３００のうち、選択信号の示す検出画素の微分信号（すなわち、変化量）を選択し、その変化量が所定の閾値を超えるか否かを検出する。そして、検出回路３０５は、列駆動信号に従って検出信号を信号処理回路２４０に転送する。検出回路３０５において、微分信号は選択部４００により選択され、閾値との比較は、比較部５００により行われる。また、検出信号は、転送回路３６０により転送される。
ここで、一般的なＤＶＳでは、比較部５００および転送回路３６０は、対数応答部３１０、バッファ３３０および微分器３４０とともに検出画素ごとに配置される。これに対して、比較部５００および転送回路３６０を含む検出回路３０５を複数の検出画素３００が共有する上述の構成では、共有しない場合と比較して、固体撮像素子２００の回路規模を削減することができる。これにより、画素の微細化が容易となる。
特に、積層構造を採用する場合、検出回路３０５を共有しない一般的な構成では、受光チップ２０１より検出チップ２０２の方が回路規模が大きくなる。このため、検出チップ２０２側の回路により、画素の密度が制限され、画素の微細化が困難となる。しかし、複数の検出画素３００が検出回路３０５を共有することにより、検出チップ２０２の回路規模を削減し、画素を容易に微細化することができる。
なお、検出画素３００ごとにバッファ３３０を配置しているが、この構成に限定されず、バッファ３３０を設けない構成とすることもできる。
また、対数応答部３１０の光電変換素子３１１とｎＭＯＳトランジスタ３１２および３１３とを受光チップ２０１に配置し、ｐＭＯＳトランジスタ３１４以降を検出チップ２０２に配置しているが、この構成に限定されない。例えば、光電変換素子３１１のみを受光チップ２０１に配置し、それ以外を検出チップ２０２に配置することもできる。また、対数応答部３１０のみを受光チップ２０１に配置し、バッファ３３０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０およびバッファ３３０を受光チップ２０１に配置し、微分器３４０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０、バッファ３３０および微分器３４０を受光チップ２０１に配置し、検出回路３０５以降を検出チップ２０２に配置することもできる。また、選択部４００までを受光チップ２０１に配置し、比較部５００以降を検出チップ２０２に配置することもできる。
［固体撮像素子の動作例］
図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
行駆動回路２５１は、いずれかの行を選択する（ステップＳ９０１）。そして、行駆動回路２５１は、選択した行において、それぞれの共有ブロック２２１内の検出画素３００のいずれかを選択して駆動する（ステップＳ９０２）。検出回路３０５は、選択された検出画素３００において、アドレスイベントの有無を検出する（ステップＳ９０３）。ステップＳ９０３の後に、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。
このように、本技術の第１の実施の形態では、アドレスイベントの有無を検出する検出回路３０５を複数の検出画素３００が共有するため、検出回路３０５を共有しない場合よりも回路規模を削減することができる。これにより、検出画素３００の微細化が容易となる。
［変形例］
上述の第１の実施の形態では、固体撮像素子２００は、検出画素を１つずつ選択し、その検出画素についてオンイベントおよびオフイベントを同時に検出していた。しかし、固体撮像素子２００は、検出画素を２つ選択し、それらの一方についてオンイベントを検出するとともに他方についてオフイベントを検出することもできる。この第１の実施の形態の変形例の固体撮像素子２００は、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出する点において第１の実施に形態と異なる。
図１４は、本技術の第１の実施の形態の変形例における検出画素３００および検出回路３０５の一構成例を示すブロック図である。この第１の実施の形態の変形例の検出回路３０５は、セレクタ４１０に、選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどの選択信号が入力され、セレクタ４２０に選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどの選択信号が入力される点において第１の実施の形態と異なる。第１の実施の形態の変形例において、検出画素３００は２つ選択され、その一方の微分信号をセレクタ４１０が選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどに従って選択する。同時に、他方の微分信号をセレクタ４２０が選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどに従って選択する。
図１５は、本技術の第１の実施の形態の変形例における行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０乃至Ｔ２において、微分信号Ｓｉｎ１を出力する検出画素３００と、微分信号Ｓｉｎ２を出力する検出画素３００の２つが選択されたものとする。タイミングＴ０乃至Ｔ１において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをハイレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをローレベルにする。これにより、微分信号Ｓｉｎ１に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ２に対応する画素についてオフイベントが検出される。
そして、タイミングＴ１乃至Ｔ２において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをローレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをハイレベルにする。これにより、微分信号Ｓｉｎ２に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ１に対応する画素についてオフイベントが検出される。
このように、本技術の第１の実施の形態の変形例によれば、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出するため、同時刻に、空間的に平行してオンイベントおよびオフイベントを検出することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、比較部５００および転送回路３６０を複数の検出画素３００が共有していたが、画素数が多くなるほど、回路規模が増大する。この第２の実施の形態の固体撮像素子２００は、比較部５００および転送回路３６０に加えて微分器３４０を複数の検出画素３００が共有することにより、回路規模を削減した点において第１の実施の形態と異なる。
図１６は、本技術の第２の実施の形態における検出画素３００および検出回路３０５の一構成例を示すブロック図である。この第２の実施の形態の検出回路３０５は、微分器３４０をさらに備える点において第１の実施の形態と異なる。一方、第２の実施の形態の検出画素３００のそれぞれには、微分器３４０が設けられない。
また、第２の実施の形態の選択部４００は、複数のスイッチ４３１を備える。スイッチ４３１は、検出画素３００ごとに配置される。スイッチ４３１は、対応する検出画素３００と、微分器３４０との間の経路を選択信号ＳＥＬに従って開閉するものである。これらのスイッチ４３１により、複数の検出画素３００のそれぞれの電圧信号のいずれかが選択される。後段の微分器３４０は、選択された電圧信号の変化量を求めて比較部５００に出力する。
同図に例示したように、複数の検出画素３００が比較部５００および転送回路３６０に加えて微分器３４０を共有するため、微分器３４０を共有しない場合と比較して検出回路３０５の回路規模を削減することができる。
このように、本技術の第２の実施の形態では、複数の検出画素３００が微分器３４０をさらに共有するため、微分器３４０を共有しない第１の実施の形態と比較して検出回路３０５の回路規模を削減することができる。
＜３．第３の実施の形態＞
上述の第２の実施の形態では、微分器３４０は、選択された検出画素３００の変化量のみを保持していたが、この構成では、選択されていない検出画素３００にアドレスイベントが生じた際に、そのアドレスイベントを検出することができないおそれがある。この第３の実施の形態の固体撮像素子２００は、選択されていない検出画素３００の変化量も保持し、アドレスイベントの検出漏れを抑制する点において第２の実施の形態と異なる。
図１７は、本技術の第３の実施の形態における微分器３４０の一構成例を示す回路図である。この第３の実施の形態の微分器３４０において、前段側には、コンデンサ３４１の代わりに、コンデンサ３５１および３５２などの複数のコンデンサが設けられる。これらのコンデンサは、検出画素３００ごとに配置される。また、後段側には、コンデンサ３４３の代わりに、スイッチ３５３および３５４などの複数のスイッチと、コンデンサ３５５および３５６などの複数のコンデンサとが設けられる。これらのコンデンサおよびスイッチは、検出画素３００ごとに配置される。同図において、３つ目以降の検出画素３００に対応するコンデンサおよびスイッチは、省略されている。
前段側のコンデンサ３５１および３５２のそれぞれの一端は、対応するスイッチ４３１に接続され、他端は、インバータ３４２の入力端子に共通に接続される。スイッチ３５３およびコンデンサ３５５は、インバータ３４２の入力端子と出力端子との間において直列に接続される。スイッチ３５４およびコンデンサ３５６も、インバータ３４２の入力端子と出力端子との間において直列に接続される。スイッチ３４４の接続構成は、第１の実施の形態と同様である。
行駆動回路２５１は、選択信号ＳＥＬ１によりスイッチ３５３を開閉し、選択信号ＳＥＬ２によりスイッチ３５４を開閉する。３つ目以降のスイッチについても同様に選択信号ＳＥＬ３以降により開閉される。
なお、対数応答部３１０と、前段側のコンデンサ（コンデンサ３５１など）との間に、選択するためのスイッチ４３１を配置しているが、それらのコンデンサと対数応答部３１０との間にスイッチ４３１を配置することもできる。
図１８は、本技術の第３の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
行駆動回路２５１は、タイミングＴ０から所定のパルス期間に亘って行駆動信号Ｌ１を供給する。これにより、１行目のコンデンサ３５５が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ１により、共有ブロック２２１内の２行×２列のうち左上（奇数列）を一定期間に亘って選択する。この１行目の奇数列の選択期間において、その奇数列の光電変換素子３１１の光電流ＰＸ１に変化がなかったものとする。このため、１行目の微分器３４０の微分信号は中間電位のままとなり、アドレスイベントが検出されない。
そして、行駆動回路２５１は、タイミングＴ１からパルス期間に亘って再度、行駆動信号Ｌ１を供給する。また、行駆動回路２５１は、選択信号Ｌ２により、共有ブロック２２１内の２行×２列のうち右上（偶数列）を一定期間に亘って選択する。
１行目の偶数列の選択期間内のタイミングＴ２において、選択されていない奇数列の光電流ＰＸ１に変化があり、レベルが低下したものとする。一方、その選択期間内のタイミングＴ３において、選択された偶数列の光電流ＰＸ２にも変化があり、レベルが上昇したものとする。微分器３４０は、選択された方の光電流ＰＸ２の変化量をコンデンサ３５２および３５６により保持し、中間電位より低いレベルの微分信号を出力する。これにより、選択された偶数列の検出画素３００についてオフイベントが検出される。
行駆動回路２５１は、偶数列の選択期間の経過したタイミングＴ４から一定期間に亘って、選択信号Ｌ１により、奇数列を再度選択する。ただし、その選択期間内に行駆動信号Ｌ１は供給されない。微分器３４０は、奇数列が選択されていない期間に生じた光電流ＰＸ１の変化量を微分器３４０内のコンデンサ３５１および３５５により保持し、中間電位より高いレベルの微分信号を出力する。これにより、奇数列の検出画素３００について、選択されていない期間に生じていたオンイベントが検出される。
ここで、第１の実施の形態のように、微分器３４０内にコンデンサ３４１および３４３しか設けていない場合、同図に例示した制御を行っても、アドレスイベントの検出漏れが生じる。第１の実施の形態の構成では、タイミングＴ２乃至Ｔ４の期間内に、コンデンサ３４１および３４３には、光電流ＰＸ２の変化に応じた電荷が保持される。これらのコンデンサは、タイミングＴ４においてリセットされないため、タイミングＴ４以降に、タイミングＴ２で生じた光電流ＰＸ１の変化量が保持されず、微分信号が十分に変化しない。同図における太い点線は、第１の実施の形態の微分信号のレベルを示す。この結果、第１の実施の形態の構成では、選択されていない期間のアドレスイベントが生じても、その検出に失敗することがある。
これに対して、第３の実施の形態では、検出画素３００ごとにコンデンサを設けたため、検出画素３００ごとに変化量を保持させることができる。これにより、同図に例示したように、選択されていない期間のアドレスイベントの検出漏れを抑制することができる。
なお、１行目の２回目の奇数列の選択期間が経過した後は、２行目が選択される。２行目以降の制御は、１行目と同様である。
このように、本技術の第３の実施の形態によれば、複数の検出画素３００のそれぞれの変化量を微分器３４０が保持するため、アドレスイベントの検出漏れを抑制することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、比較部５００内に、オンイベントを検出するためのコンパレータ５１０と、オフイベントを検出するためのコンパレータ５２０との両方を配置していたが、この構成では、画素数の増大に伴い、回路規模が増大する。この第４の実施の形態の固体撮像素子２００は、閾値を切り替えるスイッチを追加して、コンパレータを削減した点において第１の実施の形態と異なる。
図１９は、本技術の第４の実施の形態における比較部５００の一構成例を示す回路図である。この第４の実施の形態の比較部５００は、コンパレータ５２０の代わりに、スイッチ５３０を備える点において第１の実施の形態と異なる。また、第４の実施の形態の選択部４００は、セレクタ４２０が配置されない点において第１の実施の形態と異なる。
スイッチ５３０は、上限閾値Ｖｒｅｆｐおよび下限閾値Ｖｒｅｆｎのいずれかを選択信号ＳＥＬｖに従って選択してコンパレータ５１０に供給するものである。そして、コンパレータ５１０は、選択された閾値と、セレクタ４１０からの微分信号Ｓｏｕｔとを比較する。
行駆動回路２５１は、検出画素３００を選択するたびに、選択信号ＳＥＬｖにより上限閾値Ｖｒｅｆｐおよび下限閾値Ｖｒｅｆｎを順に選択させる。また、コンパレータ５１０は、上限閾値Ｖｒｅｆｐが選択された際にオンイベントの有無を示す検出信号ＤＥＴ＋を出力し、下限閾値Ｖｒｅｆｎが選択された際にオフイベントの有無を示す検出信号ＤＥＴ−を出力する。
同図に例示したように、スイッチ５３０が閾値を切り替えてコンパレータ５１０に供給するため、コンパレータ５２０を配置する必要が無くなり、比較部５００の回路規模を削減することができる。
なお、第４の実施の形態の固体撮像素子２００に、第２および第３の実施の形態のそれぞれを適用することもできる。
このように、本技術の第４の実施の形態によれば、スイッチ５３０が、上限閾値および下限閾値のいずれかを選択してコンパレータ５１０に供給するため、コンパレータ５２０を削減することができる。これにより、検出回路３０５の回路規模を削減することができる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、コンパレータ５１０および５２０の前段に、微分信号を選択するためのｐＭＯＳトランジスタ４１１を配置していた。しかし、微分信号を選択するためのｐＭＯＳトランジスタは、コンパレータ内に配置することもできる。この第５の実施の形態の固体撮像素子２００は、微分信号を選択するためのｐＭＯＳトランジスタをコンパレータ内に配置した点において第１の実施の形態と異なる。
図２０は、本技術の第５の実施の形態における微分器３４０およびコンパレータ５１０の一構成例を示す回路図である。第５の実施の形態のコンパレータ５１０は、複数のｐＭＯＳトランジスタ５１１と、複数のｐＭＯＳトランジスタ５１３と、ｎＭＯＳトランジスタ５１２とを備える。
ｐＭＯＳトランジスタ５１１および５１３のそれぞれは、微分器３４０ごとに配置される。共有ブロック２２１内に２行×２列の検出画素３００が配列される場合、ｐＭＯＳトランジスタ５１１および５１３の組が４つ設けられる。これらの４組は、電源端子とｎＭＯＳトランジスタ５１２との間において、並列に接続される。また、組のそれぞれにおいて、ｐＭＯＳトランジスタ５１１および５１３は、直列に接続される。ｐＭＯＳトランジスタ５１１のゲートには、対応する微分器３４０からの微分信号が入力される。ｐＭＯＳトランジスタ５１３のゲートには、対応する検出画素３００の選択信号ＳＥＬが入力される。
なお、コンパレータ５２０の回路構成は、コンパレータ５１０と同様である。
同図に例示した回路構成により、コンパレータ５１０は、選択信号ＳＥＬに従って、複数の微分器３４０のそれぞれの微分信号（変化量）のいずれかを選択し、その変化量と閾値とを比較する。コンパレータ５２０についても同様である。
なお、第５の実施の形態の固体撮像素子２００に、第２乃至第４の実施の形態のそれぞれを適用することもできる。
このように、本技術の第５の実施の形態では、微分信号を選択するためのｐＭＯＳトランジスタ５１３を、コンパレータ５１０内に配置したため、コンパレータ５１０の前段に選択部４００を配置する必要が無くなる。
＜６．第６の実施の形態＞
上述の第１の実施の形態では、検出画素３００を配置し、画素毎にアドレスイベントの有無を検出していたが、露光量に応じた画素信号を生成することができない。この第６の実施の形態の固体撮像素子２００は、露光量に応じた画素信号を生成する階調画素をさらに配置した点において第１の実施の形態と異なる。
図２１は、本技術の第６の実施の形態における受光チップ２０１の平面図の一例である。この第６の実施の形態の受光チップ２０１には、共有ブロック２２１内に階調画素３７０がさらに配置される点において第１の実施の形態と異なる。
また、共有ブロック２２１は、複数の検出領域に分割される。同図における太い点線で囲まれた領域は、検出領域を示す。検出領域のそれぞれには、複数の階調画素３７０と１つの検出画素３００とが配置される。例えば、検出領域には、２行×２列の画素が配置され、それらのうち１つが検出画素３００で、残りの３つが階調画素３７０である。共有ブロック２２１内の複数の検出画素３００は、第１の実施の形態と同様に検出回路３０５を共有する。
なお、厳密には、検出画素３００内の回路のうち対数応答部３１０の一部のみが受光チップ２０１に配置されるが、同図においては、説明の便宜上、受光チップ２０１内に検出画素３００を記載している。
階調画素３７０は、露光量に応じたアナログ信号を画素信号として生成するものである。
行駆動回路２５１は、例えば、検出画素３００の行を順に駆動する。そして、アドレスイベントの生じた検出画素３００があれば、その検出画素３００に対応する検出領域内の３つの階調画素３７０を駆動し、画素信号を出力させる。
図２２は、本技術の第６の実施の形態における検出チップ２０２の平面図の一例である。この第６の実施の形態の検出チップ２０２は、カラムＡＤＣ（Analog to Digital Converter）２７０がさらに配置される点において第１の実施の形態と異なる。
階調画素３７０のそれぞれは、行駆動回路２５１の制御に従ってアナログの画素信号をカラムＡＤＣ２７０に供給する。カラムＡＤＣ２７０は、画素毎に、画素信号に対してＡＤ（Analog to Digital）変換を行うものである。このカラムＡＤＣ２７０は、ＡＤ変換後のデジタル信号を信号処理回路２４０に供給する。信号処理回路２４０は、それらのデジタル信号からなる画像データに対して、所定の画像処理を行う。
図２３は、本技術の第６の実施の形態における階調画素３７０の一構成例を示す回路図である。この階調画素３７０は、光電変換素子３７１、転送トランジスタ３７２、リセットトランジスタ３７３、浮遊拡散層３７４、増幅トランジスタ３７５および選択トランジスタ３７６を備える。
光電変換素子３７１は、光電変換により電荷を生成するものである。転送トランジスタ３７２は、行駆動回路２５１からの転送信号ＴＲＧに従って、光電変換素子３７１から浮遊拡散層３７４へ電荷を転送するものである。
リセットトランジスタ３７３は、行駆動回路２５１からのリセット信号ＲＳＴに従って、浮遊拡散層３７４から電荷を引き抜いて初期化するものである。浮遊拡散層３７４は、転送された電荷を蓄積し、電荷量に応じた電圧を生成するものである。
増幅トランジスタ３７５は、浮遊拡散層３７４の電圧を増幅するものである。選択トランジスタ３７６は、行駆動回路２５１からの選択信号ＳＥＬｐに従って、増幅された電圧の信号を画素信号ＳＩＧとしてカラムＡＤＣ２７０に供給するものである。この画素信号ＳＩＧは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号ＳＩＧは、３ビット以上（１６ビットなど）のデジタル信号に変換される。これにより、信号処理回路２４０は、アドレスイベントの生じた領域について、より情報量の多い画像を取得することができる。
なお、第６の実施の形態の固体撮像素子２００に、第２乃至第５の実施の形態のそれぞれを適用することもできる。
このように、本技術の第６の実施の形態によれば、露光量に応じた画素信号を生成する階調画素３７０をさらに配置したため、アドレスイベントの生じた領域について、より情報量の多い画像を取得することができる。
＜７．第７の実施の形態＞
上述の第１の実施の形態では、比較部５００内にコンパレータ５１０および５２０を配置していたが、比較部５００内に２段の素子を配置し、後段の素子を共有することもできる。この第７の実施の形態は、比較部５００内に２段の素子を配置し、後段の素子を共有する点において第１の実施の形態と異なる。
図２４は、本技術の第７の実施の形態における比較部５００の一構成例を示す回路図である。この第７の実施の形態の比較部５００内には、複数の容量５４１と、複数のコンパレータ５４２と、複数のスイッチ５４３と、バッファ５４４と、スイッチ５５１乃至５５３とが配置される。容量５４１、コンパレータ５４２、スイッチ５４３は、検出画素３００ごとに配置される。また、第７の実施の形態において、検出画素３００内に微分器３４０は配置されない。
容量５４１は、対応するバッファ３３０とコンパレータ５４２の非反転入力端子（＋）との間に挿入される。スイッチ５４３は、対応する選択信号ＳＥＬに従って、対応するコンパレータ５４２の出力端子と、バッファ５４４との間の経路を開閉する。スイッチ５５１乃至５５３は、選択信号ＳＥＬｖに従って、上限閾値Ｖｒｅｆｐ、下限閾値Ｖｒｅｆｎおよびリセット電圧Ｖｒｓｔのいずれかをコンパレータ５４２のそれぞれの反転入力端子（−）に供給する。同図に例示したように、コンパレータ５４２およびバッファ５４４の２段のうち、後段が複数の検出画素３００により共有される。
このように、本技術の第７の実施の形態によれば、コンパレータ５４２およびバッファ５４４の２段のうち、後段のバッファ５４４が共有されるため、共有しない場合と比較して回路規模を削減することができる。
＜８．第８の実施の形態＞
上述の第１の実施の形態では、検出画素３００を配置し、画素ごとにアドレスイベントの有無を検出していたが、露光量に応じた画素信号を生成することができない。この第８の実施の形態の固体撮像素子２００は、露光量に応じた画素信号を生成する点において第１の実施の形態と異なる。
図２５は、本技術の第８の実施の形態における検出チップ２０２の一構成例を示すブロック図である。この第８の検出チップ２０２は、行駆動回路２５１および列駆動回路２５２が駆動回路２５０内に配置され、アービタ６１１およびカラムＡＤＣ２７０がさらに設けられた点において第１の実施の形態と異なる。なお、同図において、ビア配置部２３１乃至２３３は省略されている。第８の実施の形態のカラムＡＤＣ２７０の構成は、第６の実施の形態と同様である。
アービタ６１１は、アドレスイベント検出部２６０からのリクエストを調停し、その応答を信号処理回路２４０に供給するものである。
図２６は、本技術の第８の実施の形態における共有ブロック２２１の一構成例を示すブロック図である。第８の実施の形態の共有ブロック２２１には、複数の対数応答部３１０の他に、複数の転送トランジスタ６２１と、階調信号生成部６３０とがさらに配置される。転送トランジスタ６２１は、対数応答部３１０ごとに設けられる。また、ｍ個目の対数応答部３１０には、駆動回路２５０からの排出信号ＯＦＧｍが入力される。対数応答部３１０は、その排出信号ＯＦＧｍに従って光電流の対数値に応じた電圧信号を生成する。
階調信号生成部６３０は、転送トランジスタ６２１により転送された電荷の量に応じた階調信号を生成するものである。この階調信号生成部６３０は、リセットトランジスタ６３１、浮遊拡散層６３２、増幅トランジスタ６３３および選択トランジスタ６３４を備える。これらの素子の構成は、図２３に例示した第６の実施の形態の階調画素３７０内の同名の素子と同じである。ただし、浮遊拡散層６３２は、複数の転送トランジスタ６２１のそれぞれに共通に接続されている。ｍ個目の転送トランジスタ６２１は、駆動回路２５０からの転送信号ＴＲＧｍに従って、対応する対数応答部３１０内の光電変換素子３１１から浮遊拡散層６３２へ電荷を転送する。
同図に例示したように、複数の対数応答部３１０により、階調信号生成部６３０が共有されている。この階調信号生成部６３０は、生成した階調信号をカラムＡＤＣ２７０に供給する。また、カラムＡＤＣ２７０には、階調信号生成部６３０の列ごとにＡＤＣが配置される。
図２７は、本技術の第８の実施の形態における対数応答部３１０の一構成例を示す回路図である。この第８の実施の形態の対数応答部３１０は、ｎＭＯＳトランジスタ３１５および３１６と、ＯＦＧトランジスタ３１７とをさらに備える点において第１の実施の形態と異なる。ｎＭＯＳトランジスタ３１５は、電源とｎＭＯＳトランジスタ３１２との間に挿入され、ｎＭＯＳトランジスタ３１６は、ｐＭＯＳトランジスタ３１４とｎＭＯＳトランジスタ３１３との間に挿入される。ＯＦＧトランジスタ３１７は、ｎＭＯＳトランジスタ３１２と光電変換素子３１１との間に挿入される。
また、ｎＭＯＳトランジスタ３１５のゲートは、ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１６の接続ノードに接続される。ｎＭＯＳトランジスタ３１６のゲートは、ｎＭＯＳトランジスタ３１５およびｎＭＯＳトランジスタ３１２の接続ノードに接続される。ＯＦＧトランジスタ３１７のゲートには、排出信号ＯＦＧｍが入力される。同図に例示した構成により対数応答部３１０は、排出信号ＯＦＧｍが供給された際に、光電流の対数値に応じた電圧信号を生成する。一方、転送信号ＴＲＧｍが供給された際に光電変換素子３１１からの電荷が階調信号生成部６３０に転送され、階調信号が生成される。
また、同図に例示するように、ループ状に接続されたｎＭＯＳトランジスタ３１２および３１３と、ループ状に接続されたｎＭＯＳトランジスタ３１５および３１６とからなる２段のループ回路が設けられている。これにより、ループ回路が１段の場合と比較して、電流を電圧に変換する際の変換ゲインを向上させることができる。
図２８は、本技術の第８の実施の形態における検出ブロック３２０の一構成例を示すブロック図である。この第８の実施の形態の検出ブロック３２０には、複数のバッファ３３０と、比較部５００と、出力切替回路６８０とが設けられる。バッファ３３０は、対数応答部３１０ごとに設けられ、比較部５００に電圧信号を出力する。
比較部５００は、比較結果を示す信号を検出信号として出力切替回路６８０に供給する。
出力切替回路６８０は、駆動回路２５０の制御に従って、アービタ６１１および信号処理回路２４０のいずれかへ検出信号を出力するものである。ここで、検出信号の読出しは、非同期型のアービタ方式と、同期型のスキャン方式のいずれかを用いることができる。アービタ方式を用いる場合、アービタ６１１が設けられ、出力切替回路６８０の出力先はアービタに設定される。一方、スキャン方式を用いる場合、出力切替回路６８０の出力先は信号処理回路２４０に設定される。第８の実施の形態においては、アービタ方式が用いられるものとする。
図２９は、本技術の第８の実施の形態における比較部５００の一構成例を示すブロック図である。同図に例示するように、第８の実施の形態の比較部５００の回路構成は、検出画素３００ごとに、コンパレータ５４２の代わりに、ｎＭＯＳトランジスタ５４５、５４７および５４８とＡＮＤ（論理積）ゲート５４６とが設けられる点において図２４に例示した比較部５００と異なる。ｍ個目のＡＮＤゲート５４６には、出力切替回路６８０からの帰還信号ＦＢｍと、駆動回路２５０からのリセット信号ＲＳＴｃｍとが入力される。ｍ個目のＡＮＤゲート５４６は、それらの論理積を、ｍ個目のｎＭＯＳトランジスタ５４５のゲートに供給する。ｍ個目のｎＭＯＳトランジスタ５４６および５４７は、電源端子と接地端子との間に直列に接続され、それらの接続ノードは、ｍ個目のスイッチ５４３に接続される。ｍ個目のｎＭＯＳトランジスタ５４６のゲートは、ｍ個目のコンデンサ５４１に接続され、ｍ個目のｎＭＯＳトランジスタ５４７のゲートは、スイッチ５５１、５５２および５５３の一端に共通に接続される。ｍ個目のｎＭＯＳトランジスタ５４５は、ｍ個目のｎＭＯＳトランジスタ５４７のゲートと、ｍ個目のｎＭＯＳトランジスタ５４７および５４８の接続ノードとの間に挿入される。
図３０は、本技術の第８の実施の形態における出力切替回路６８０の一構成例を示すブロック図である。この出力切替回路６８０には、複数の出力回路６９０と、ｎＭＯＳトランジスタ６８１とが設けられる。出力回路６９０は、微分回路６５０ごとに設けられる。出力回路６９０内には、ラッチ回路６９１と、ｎＭＯＳトランジスタ６９２乃至６９４とが配置される。
ラッチ回路６９１は、閾値比較回路６７０からの検出信号ＤＥＴを保持するものである。このラッチ回路６９１は、保持した検出信号ＤＥＴをｎＭＯＳトランジスタ６９３および６９４のゲートに供給するとともに、帰還信号ＦＢｍとして対応する微分回路６５０に帰還させる。
ｎＭＯＳトランジスタ６９２および６９３は、信号処理回路２４０と接地端子との間において直列に接続される。ｍ個目のｎＭＯＳトランジスタ６９２のゲートには、駆動回路２５０からの選択信号ＳＥＬｏｕｔｍが入力される。複数のｎＭＯＳトランジスタ６９４は、ｎＭＯＳトランジスタ６８１のソースと接地端子との間において並列に接続される。ｎＭＯＳトランジスタ６８１は、ｎＭＯＳトランジスタ６９４のドレインとアービタ６１１との間に挿入され、そのゲートには、駆動回路２５０からのイネーブル信号ＡｒｂＥＮが入力される。
アービタ方式を用いる場合、駆動回路２５０は、ハイレベルのイネーブル信号ＡｒｂＥＮを供給し、選択信号ＳＥＬｏｕｔｍのそれぞれをローレベルにする。これにより、検出信号ＤＥＴは、リクエストとしてアービタ６１１に供給される。一方、スキャン方式を用いる場合、駆動回路２５０はローレベルのイネーブル信号ＡｒｂＥＮを供給し、所定の順序で選択信号ＳＥＬｏｕｔｍをハイレベルにする。これにより、選択された出力回路６９０から検出信号がＤｍとして信号処理回路２４０へ出力される。
図３１は、本技術の第１の実施の形態における階調信号生成部６３０、検出画素３００および検出回路３０５の一構成例を示すブロック図である。ｍ個目の転送トランジスタ６２１、対数応答部３１０およびバッファ３３０は、ｍ個目の検出画素３００として機能する。また、比較部５００および出力切替回路６８０は、検出回路３０５内に配置される。また、複数の検出画素３００により階調信号生成部６３０が共有される。ｍ個目の検出画素３００と、階調信号生成部６３０とは、ｍ個目の階調画素としても機能する。浮遊拡散層等を設けた階調信号生成部６３０を複数の画素が共有することにより、画素ごとに、浮遊拡散層等を配置した第６の実施の形態と比較して、回路規模を削減することができる。
このように、本技術の第８の実施の形態によれば、複数の画素が、浮遊拡散層等を設けた階調信号生成部６３０を共有するため、浮遊拡散層などを共有しない第６の実施の形態と比較して回路規模を削減することができる。
＜９．第９の実施の形態＞
上述の第８の実施の形態では、検出信号の読出しの際にアービタ方式を用いていたが、アービタ方式の代わりにスキャン方式を用いることもできる。この第９の実施の形態の固体撮像素子２００は、スキャン方式を用いる点において第８の実施の形態と異なる。
図３２は、本技術の第９の実施の形態における検出チップ２０２の一構成例を示すブロック図である。この第９の実施の形態の検出チップ２０２は、駆動回路２５０の代わりに行選択回路２５３が配置され、アービタ６１１が設けられない点において第８の実施の形態と異なる。行選択回路２５３は、検出画素の行を順に選択して検出信号を出力させる。
このように、本技術の第９の実施の形態によれば、行を順に選択する行選択回路２５３を配置したため、スキャン方式により、検出信号を読み出すことができる。
＜１０．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３４は、撮像部１２０３１の設置位置の例を示す図である。
図３４では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画素を微細化して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と
を具備する固体撮像素子。
（２）前記検出回路は、
前記複数の検出画素のそれぞれの前記電圧信号のいずれかを選択する選択部と、
前記選択された電圧信号の変化量を求めて出力する微分器と、
前記出力された変化量と前記閾値とを比較する比較部と
を具備する前記（１）記載の固体撮像素子。
（３）前記微分器は、前記選択された変化量を保持して前記比較部に出力する
前記（２）記載の固体撮像素子。
（４）前記微分器は、前記複数の検出画素のそれぞれの前記変化量を保持して前記選択された検出画素に対応する前記変化量を前記比較部に出力する
前記（２）記載の固体撮像素子。
（５）前記複数の検出画素のそれぞれは、
前記電圧信号を生成する対数応答部と、
前記生成された電圧信号の変化量を求めて前記検出回路に出力する微分器と
を備える前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記検出回路は、前記複数の検出画素のそれぞれの前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部を備える前記（５）記載の固体撮像素子。
（７）前記検出回路は、
前記複数の検出画素のそれぞれの前記変化量のいずれかを選択する選択部と、
前記選択された変化量と前記閾値とを比較する比較部と
を備える前記（５）記載の固体撮像素子。
（８）前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
前記上限閾値と前記変化量とを比較する上限側コンパレータと、
前記下限閾値と前記変化量とを比較する下限側コンパレータと
を備える前記（７）記載の固体撮像素子。
（９）前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
前記上限閾値および下限閾値の一方を選択する選択スイッチと、
前記選択された閾値と前記変化量とを比較するコンパレータと
を備える前記（７）記載の固体撮像素子。
（１０）露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備する前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）前記閾値は、互いに異なる上限閾値および下限閾値を含み、
前記検出回路は、
２つの検出画素の一方の前記変化量を選択する上限側セレクタと、
前記２つの検出画素の他方の前記変化量を選択する下限側セレクタと、
前記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、
前記選択された他方の変化量と上限閾値とを比較する下限側コンパレータと
を備える前記（１）記載の固体撮像素子。
（１２）前記検出回路は、
互いに異なる検出画素の前記変化量を閾値と比較する複数のコンパレータと、
前記コンパレータのいずれかの比較結果を選択する選択部と、
前記選択された比較結果を出力するバッファと
を備える前記（１）記載の固体撮像素子。
（１３）前記複数の検出画素と前記検出回路との一部は、所定の受光チップに配置され、
前記複数の検出画素と前記検出回路との残りは、所定の検出チップに配置される
前記（１）から（１１）のいずれかに記載の固体撮像素子。
（１４）転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、
前記複数の検出画素のそれぞれは、
前記電圧信号を生成する対数応答部と、
所定の転送信号に従って前記対数応答部から前記階調信号生成部へ前記電荷を転送する転送トランジスタと
を備える
前記（１）記載の固体撮像素子。
（１５）前記検出回路は、
前記複数の検出画素のそれぞれの前記変化量を求めるとともに前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部と、
前記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路と
を備える
前記（１４）記載の固体撮像素子。
（１６）前記比較部は、

前記変化量のいずれかを前記選択信号に従って選択するセレクタと、
前記選択された変化量と前記閾値とを比較する閾値比較回路と
を備える前記（１５）記載の固体撮像素子。
（１７）前記変化量が前記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備する
前記（１４）から（１６）のいずれかに記載の固体撮像素子。
（１８）前記検出画素の行を順に選択し、前記変化量が前記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備する
前記（１４）から（１６）のいずれかに記載の固体撮像素子。
（１９）光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
前記検出回路の検出結果を示す検出信号を処理する信号処理回路と
を具備する撮像装置。
（２０）複数の検出画素の各々が、光電流の対数値に応じた電圧信号を生成する電圧信号生成手順と、
検出回路が、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出手順と
を具備する固体撮像素子の制御方法。
１００ 撮像装置
１１０ 光学部
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 検出チップ
２１１〜２１３、２３１〜２３３ ビア配置部
２２０ 受光部
２２１ 共有ブロック
２４０ 信号処理回路
２５０ 駆動回路
２５１ 行駆動回路
２５２ 列駆動回路
２５３ 行選択回路
２６０アドレスイベント検出部
２７０ カラムＡＤＣ
３００ 検出画素
３０５ 検出回路
３１０ 対数応答部
３１１、３７１ 光電変換素子
３１２、３１３、３１５、３１６、３４７、５１２、５４５、５４７、５４８、６５２、６５５、６６１、６７４、６７５、６８１、６９２〜６９４ ｎＭＯＳトランジスタ
３１４、３４５、３４６、４１１、５１１、５１３、６５３、６６２、６７１、６７２ ｐＭＯＳトランジスタ
３１７ ＯＦＧトランジスタ
３２０ 検出ブロック
３３０、５４４ バッファ
３４０ 微分器
３４１、３４３、３５１、３５２、３５５、３５６、６５１、６５４ コンデンサ
３４２ インバータ
３４４、３５３、３５４、４３１、５３０、５４３、５５１〜５５３、６７３ スイッチ
３６０ 転送回路
３７０ 階調画素
３７２、６２１ 転送トランジスタ
３７３、６３１ リセットトランジスタ
３７４、６３２ 浮遊拡散層
３７５、６３３ 増幅トランジスタ
３７６、６３４ 選択トランジスタ
４００ 選択部
４１０、４２０ セレクタ
５００ 比較部
５１０、５２０、５４２ コンパレータ
５４１ 容量
５４６ ＡＮＤ（論理積）ゲート
６１１ アービタ
６３０ 階調信号生成部
６４０ 比較部
６５０ 微分回路
６５６ ＡＮＤ（論理積）ゲート
６６０ セレクタ
６７０ 閾値比較回路
６８０ 出力切替回路
６９０ 出力回路
６９１ ラッチ回路
１２０３１ 撮像部

Claims (20)

  1. 光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
    前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と
    を具備する固体撮像素子。
  2. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記電圧信号のいずれかを選択する選択部と、
    前記選択された電圧信号の変化量を求めて出力する微分器と、
    前記出力された変化量と前記閾値とを比較する比較部と
    を具備する請求項１記載の固体撮像素子。
  3. 前記微分器は、前記選択された変化量を保持して前記比較部に出力する
    請求項２記載の固体撮像素子。
  4. 前記微分器は、前記複数の検出画素のそれぞれの前記変化量を保持して前記選択された検出画素に対応する前記変化量を前記比較部に出力する
    請求項２記載の固体撮像素子。
  5. 前記複数の検出画素のそれぞれは、
    前記電圧信号を生成する対数応答部と、
    前記生成された電圧信号の変化量を求めて前記検出回路に出力する微分器と
    を備える請求項１記載の固体撮像素子。
  6. 前記検出回路は、前記複数の検出画素のそれぞれの前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部を備える請求項５記載の固体撮像素子。
  7. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記変化量のいずれかを選択する選択部と、
    前記選択された変化量と前記閾値とを比較する比較部と
    を備える請求項５記載の固体撮像素子。
  8. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    前記上限閾値と前記変化量とを比較する上限側コンパレータと、
    前記下限閾値と前記変化量とを比較する下限側コンパレータと
    を備える請求項７記載の固体撮像素子。
  9. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    前記上限閾値および下限閾値の一方を選択する選択スイッチと、
    前記選択された閾値と前記変化量とを比較するコンパレータと
    を備える請求項７記載の固体撮像素子。
  10. 露光量に応じた画素信号を各々が生成する複数の階調画素をさらに具備する請求項１記載の固体撮像素子。
  11. 前記閾値は、互いに異なる上限閾値および下限閾値を含み、
    前記検出回路は、
    ２つの検出画素の一方の前記変化量を選択する上限側セレクタと、
    前記２つの検出画素の他方の前記変化量を選択する下限側セレクタと、
    前記選択された一方の変化量と上限閾値とを比較する上限側コンパレータと、
    前記選択された他方の変化量と上限閾値とを比較する下限側コンパレータと
    を備える請求項１記載の固体撮像素子。
  12. 前記検出回路は、
    互いに異なる検出画素の前記変化量を閾値と比較する複数のコンパレータと、
    前記コンパレータのいずれかの比較結果を選択する選択部と、
    前記選択された比較結果を出力するバッファと
    を備える請求項１記載の固体撮像素子。
  13. 前記複数の検出画素と前記検出回路との一部は、所定の受光チップに配置され、
    前記複数の検出画素と前記検出回路との残りは、所定の検出チップに配置される
    請求項１記載の固体撮像素子。
  14. 転送された電荷の量に応じた階調信号を生成する階調信号生成部をさらに具備し、
    前記複数の検出画素のそれぞれは、
    前記電圧信号を生成する対数応答部と、
    所定の転送信号に従って前記対数応答部から前記階調信号生成部へ前記電荷を転送する転送トランジスタと
    を備える
    請求項１記載の固体撮像素子。
  15. 前記検出回路は、
    前記複数の検出画素のそれぞれの前記変化量を求めるとともに前記変化量のいずれかを選択して当該選択した変化量と前記閾値とを比較する比較部と、
    前記比較部の比較結果をアービタおよび信号処理部のいずれかに出力する出力切替回路と
    を備える
    請求項１４記載の固体撮像素子。
  16. 前記比較部は、
    前記変化量のいずれかを前記選択信号に従って選択するセレクタと、
    前記選択された変化量と前記閾値とを比較する閾値比較回路と
    を備える請求項１５記載の固体撮像素子。
  17. 前記変化量が前記閾値を超えたか否かを示す検出信号を調停するアービタをさらに具備する
    請求項１４記載の固体撮像素子。
  18. 前記検出画素の行を順に選択し、前記変化量が前記閾値を超えたか否かを示す検出信号を出力させる行選択回路をさらに具備する
    請求項１４記載の固体撮像素子。
  19. 光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
    前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
    前記検出回路の検出結果を示す検出信号を処理する信号処理回路と
    を具備する撮像装置。
  20. 複数の検出画素の各々が、光電流の対数値に応じた電圧信号を生成する電圧信号生成手順と、
    検出回路が、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出手順と
    を具備する固体撮像素子の制御方法。
JP2019223130A 2019-08-30 2019-12-10 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Active JP7489189B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019158769 2019-08-30
JP2019158769 2019-08-30

Publications (2)

Publication Number Publication Date
JP2021040294A true JP2021040294A (ja) 2021-03-11
JP7489189B2 JP7489189B2 (ja) 2024-05-23

Family

ID=74685841

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019223130A Active JP7489189B2 (ja) 2019-08-30 2019-12-10 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021542603A Pending JPWO2021039142A1 (ja) 2019-08-30 2020-07-08

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021542603A Pending JPWO2021039142A1 (ja) 2019-08-30 2020-07-08

Country Status (7)

Country Link
US (1) US11936996B2 (ja)
EP (1) EP4024850B1 (ja)
JP (2) JP7489189B2 (ja)
KR (1) KR20220053562A (ja)
CN (1) CN114245986A (ja)
TW (1) TW202119805A (ja)
WO (1) WO2021039142A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024203289A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021038749A1 (ja) 2019-08-28 2021-03-04 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
WO2021038751A1 (ja) * 2019-08-28 2021-03-04 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
EP4175287A4 (en) * 2020-06-26 2023-08-02 Sony Semiconductor Solutions Corporation SOLID STATE IMAGING DEVICE AND IMAGING DEVICE
US12060010B2 (en) 2021-06-15 2024-08-13 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-sided display for a vehicle
US12030382B2 (en) * 2021-06-15 2024-07-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-sided display for a vehicle
US12092529B2 (en) 2021-11-29 2024-09-17 Toyota Motor Engineering & Manufacturing North America, Inc. Window-based object detection and/or identification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベント基盤センサ及びイベント基盤センサのピクセル
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5244587B2 (ja) 1974-05-02 1977-11-09
CN105706439B (zh) * 2013-09-16 2019-06-28 超龙凯姆公司 动态、单个光电二极管像素电路及其操作方法
US10098443B2 (en) * 2016-06-16 2018-10-16 Sinergy, Llc Arm worn hydration device
JP2019134271A (ja) 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
IL262372B (en) * 2018-10-14 2020-05-31 Semi Conductor Devices An Elbit Systems Rafael Partnership Pixel reading circuit and imaging method
JP2020088480A (ja) * 2018-11-19 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
CN113615152B (zh) * 2019-03-27 2024-05-28 索尼集团公司 成像设备和成像系统
CN114270808A (zh) * 2019-07-26 2022-04-01 苹果公司 具有共享光电检测器的光强度和对比度变化检测能力的像素读出电路
US11869273B2 (en) * 2019-10-30 2024-01-09 Sony Group Corporation Object recognition with removal of event as noise when the event is detected for a group of pixels exceeding a threshold
JP2023110108A (ja) * 2020-06-18 2023-08-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
KR20220096978A (ko) * 2020-12-31 2022-07-07 삼성전자주식회사 다이나믹 비전 센서 및 그 이미지 처리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508085A (ja) * 2005-06-03 2009-02-26 ウニヴェルズィテート チューリッヒ 時間依存性の画像データを検出するフォトアレイ
JP2017050853A (ja) * 2015-09-01 2017-03-09 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベント基盤センサ及びイベント基盤センサのピクセル
WO2019146527A1 (ja) * 2018-01-23 2019-08-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026524A1 (ja) * 2021-08-26 2023-03-02 ソニーセミコンダクタソリューションズ株式会社 光検出デバイスおよび光検出装置
WO2023248855A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024203289A1 (ja) * 2023-03-29 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN114245986A (zh) 2022-03-25
WO2021039142A1 (ja) 2021-03-04
US11936996B2 (en) 2024-03-19
US20220264036A1 (en) 2022-08-18
KR20220053562A (ko) 2022-04-29
EP4024850A1 (en) 2022-07-06
JP7489189B2 (ja) 2024-05-23
TW202119805A (zh) 2021-05-16
EP4024850A4 (en) 2022-09-14
EP4024850B1 (en) 2024-05-15
JPWO2021039142A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
US11659304B2 (en) Solid-state imaging element, imaging device, and control method of solid-state imaging element
WO2021039142A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11832013B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11582406B2 (en) Solid-state image sensor and imaging device
US11523079B2 (en) Solid-state imaging element and imaging device
JP2020072317A (ja) センサ及び制御方法
WO2021261070A1 (ja) 固体撮像装置及び撮像装置
WO2021095560A1 (ja) イベント検出装置
CN117957854A (zh) 固态图像传感器、成像设备和固态图像传感器的控制方法
JP2022096480A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240513

R150 Certificate of patent or registration of utility model

Ref document number: 7489189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150