TW202247639A - 攝像裝置及電子機器 - Google Patents

攝像裝置及電子機器 Download PDF

Info

Publication number
TW202247639A
TW202247639A TW111116368A TW111116368A TW202247639A TW 202247639 A TW202247639 A TW 202247639A TW 111116368 A TW111116368 A TW 111116368A TW 111116368 A TW111116368 A TW 111116368A TW 202247639 A TW202247639 A TW 202247639A
Authority
TW
Taiwan
Prior art keywords
photoelectric conversion
unit
region
mentioned
area
Prior art date
Application number
TW111116368A
Other languages
English (en)
Inventor
永野川晴久
梅田謙吾
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202247639A publication Critical patent/TW202247639A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本揭示之目的在於削減於積層之複數基板或複數層間收發之信號之數量。 本揭示之攝像裝置具備：複數個像素，其等分別具有光電轉換部；類比-數位轉換部，其按各包含複數個像素內之2個以上像素之區域像素設置，將與經2個以上像素光電轉換之電荷對應之信號轉換為數位信號；浮動擴散區，其輸出經像素內之光電轉換部光電轉換之電荷；複數個區域，其等積層，供複數個像素內之複數個光電轉換部、複數個類比-數位轉換部及複數個浮動擴散區配置；及信號傳輸部，其於複數個區域間進行信號收發。供區域像素內之複數個光電轉換部配置之區域、與供類比-數位轉換部配置之區域經由同一信號傳輸部，收發複數個浮動擴散區之電荷。

Description

攝像裝置及電子機器
本揭示係關於一種攝像裝置及電子機器。
先前之影像感測器將由各像素之光電轉換部光電轉換後之攝像信號以行單位進行類比-數位轉換(以下為AD(Analog Digital)轉換)。因此，有讀取像素陣列部內之所有像素時耗費時間之問題。 因此，提案有按各像素設置AD轉換器，且按各像素進行AD轉換之像素AD方式之攝像裝置(參照專利文獻1)。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2018-148528號公報
[發明所欲解決之問題]
然而，由於像素AD方式之攝像裝置按各像素設置AD轉換部，故配線數增加，且消耗電力亦增大，不容易製造高解析度之攝像裝置。
因此，將配置光電轉換部之基板與配置AD轉換部之基板分開設置，而使積層該等基板之攝像裝置實用化。於積層之2塊基板間，以凸塊或通孔等收發各種信號。然而，若於2塊基板間收發之信號數量較多，則有致使設置於各基板之配線區域變大，光電轉換部之面積比例減少，且開口率降低之虞。
因此，本揭示中，提供一種可削減於積層之複數基板或複數層間收發之信號之數量之攝像裝置及電子機器。 [解決問題之技術手段]
為了解決上述問題，根據本揭示，提供一種攝像裝置，其具備：複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素內之複數個上述光電轉換部、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域分開設置； 供上述區域像素內之上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域經由同一上述信號傳輸部，收發上述複數個浮動擴散區之電荷。
亦可為，上述光電轉換部具有矽之半導體層、或矽以外之半導體層。
亦可為，上述矽以外之半導體層為包含有機半導體材料之半導體層。
亦可為，具備：記憶部，其按上述各像素設置，累積經上述光電轉換部光電轉換之電荷； 第1傳輸電晶體，其按上述各像素設置，切換控制是否將經上述光電轉換部光電轉換之電荷累積於上述記憶部；及 第2傳輸電晶體，其按上述各像素設置，切換控制是否將累積於上述記憶部之電荷傳輸至上述浮動擴散區。
亦可為，上述記憶部配置於上述複數個區域中，供上述光電轉換部配置之區域。
亦可為，上述記憶部配置於與上述光電轉換部相同層，或配置於供上述光電轉換部配置之層所積層的層。
亦可為，上述記憶部配置於上述複數個區域中，與供上述類比-數位轉換部配置之區域不同之區域。
亦可為，上述不同區域具有電性連接於上述浮動擴散區之配線層； 上述記憶部配置於與上述配線層相同之層。
亦可為，上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器、上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之同一區域。
亦可為，上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器與上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之互不相同之區域。
亦可為，上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器及上述比較輸出處理部與上述波形整形部配置於上述複數個區域中之互不相同之區域。
亦可為，具有：第1區域，其供上述光電轉換部配置；及 第2區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部於上述第1區域及上述第2區域間，收發上述浮動擴散區之電荷。
亦可為，上述光電轉換部具有： 第1光電轉換部；及 第2光電轉換部；且 上述浮動擴散區具有： 第1浮動擴散區，其累積經上述第1光電轉換部光電轉換之電荷；及 第2浮動擴散區，其累積經上述第2光電轉換部光電轉換之電荷；且 上述複數個區域具有： 第1區域，其供上述第1光電轉換部配置； 第2區域，其供上述第2光電轉換部配置；及 第3區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部具有： 第1信號傳輸部，其於上述第1區域及上述第3區域間，收發上述第1浮動擴散區之電荷；及 第2信號傳輸部，其於上述第2區域及上述第3區域間，收發上述第2浮動擴散區之電荷。
亦可為，上述第1光電轉換部及上述第2光電轉換部之一者具有矽之半導體層，上述第1光電轉換部及上述第2光電轉換部之另一者具有矽以外之半導體層。
亦可為，具備：第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷；且 上述第1記憶部配置於上述第1區域； 上述第2記憶部配置於上述第2區域； 上述第1浮動擴散區累積與記憶於上述第1記憶部之電荷對應之電荷； 上述第2浮動擴散區累積與記憶於上述第2記憶部之電荷對應之電荷。
亦可為，具備記憶部，其按上述各像素設置，累積經上述第1光電轉換部及上述第2光電轉換部之任一者光電轉換之電荷； 上述記憶部配置於上述第2區域； 上述第1浮動擴散區及上述第2浮動擴散區之任一者累積與記憶於上述記憶部之電荷對應之電荷，上述第1浮動擴散區及上述第2浮動擴散區之另一者累積未記憶於上述記憶部、經上述第1光電轉換部或上述第2光電轉換部光電轉換之電荷。
亦可為，上述第1光電轉換部及上述第2光電轉換部之兩者具有矽之半導體層，或矽以外之半導體層。
亦可為，具備：第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷。
亦可為，上述第1記憶部及上述第2記憶部之至少一者跨及上述第1區域及上述第2區域設置。
根據本揭示，提供一種電子機器，其具備：攝像裝置，其輸出光電轉換後之各像素之數位信號；及 信號處理部，其對上述數位信號進行信號處理；且 上述攝像裝置具備： 複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為上述數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述光電轉換部配置之區域，與供上述類比-數位轉換部配置之區域分開設置； 上述信號傳輸部於供上述光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域間，收發上述浮動擴散區之電荷。
以下，參照圖式，針對攝像裝置及電子機器之實施形態進行說明。以下，以攝像裝置及電子機器之主要構成部分為中心進行說明，但攝像裝置及電子機器中，可能存在未圖示或說明之構成部分或功能。以下之說明並非排除未圖示或說明之構成部分或功能者。
[攝像裝置之構成] 圖1係顯示本技術之一實施形態之攝像裝置1之構成例之圖。該攝像裝置1具備像素陣列部10、時刻碼產生部20、參照信號產生部30、垂直驅動部40及水平控制部50。
像素陣列部10具備複數個區域像素100，按各區域像素100將像素信號進行類比-數位轉換(以下為AD轉換)。區域像素100具有複數個像素。各像素具有光電轉換部。如後述，區域像素100具有1個類比-數位轉換部(以下為AD轉換部)。AD轉換部將由區域像素100內之各像素拍攝之類比之像素信號依序進行AD轉換，輸出對應之數位信號。另，亦可將區域像素100稱為像素，將像素內之各光電轉換部稱為子像素或色彩像素。
像素陣列部10具備：區域像素100，其2維矩陣狀配置，產生像素信號；及複數個時刻碼傳輸部200，其等配置於行方向上所配置之複數個區域像素100間。區域像素100輸出將各像素之類比之像素信號進行像素信號AD轉換之結果即時刻碼。時刻碼傳輸部200於行方向依序傳輸該時刻碼。傳輸之時刻碼輸入至水平控制部50。信號線101係連接區域像素100與時刻碼傳輸部200之信號線。對於區域像素100及時刻碼傳輸部200之構成之細節，於下文敘述。
時刻碼產生部20產生時刻碼，對時刻碼傳輸部200輸出。此處，時刻碼意指顯示區域像素100中開始AD轉換後之經過時間之碼。該時刻碼係與轉換後之數位之像素信號之位元數相等之尺寸，例如可使用格雷碼。時刻碼經由信號線21對時刻碼傳輸部200輸出。
參照信號產生部30產生參照信號，對區域像素100輸出。該參照信號係成為區域像素100中之AD轉換之基準之信號，例如可使用電壓隨時間線性降低之信號(斜坡信號)。該參照信號經由信號線31輸出。又，時刻碼產生部20之時刻碼之產生及輸出與參照信號產生部30之參照信號之產生及輸出同步執行。藉此，自時刻碼產生部20及參照信號產生部30輸出之時刻碼及參照信號1對1對應，可自時刻碼取得參照信號之電壓。後述之時刻碼解碼部52藉由自時刻碼取得參照信號之電壓而進行解碼。
垂直驅動部40產生並輸出區域像素100之控制信號等。該控制信號經由信號線41輸出至區域像素100。對於垂直驅動部40之構成之細節，於下文敘述。
水平控制部50對由時刻碼傳輸部200傳輸之時刻碼進行處理。時刻碼經由信號線11輸入至水平控制部50。對於水平控制部50之構成之細節，於下文敘述。另，水平控制部50為申請專利範圍所記載之處理電路之一例。
[垂直控制部之構成] 圖2係顯示本技術之一實施形態之垂直驅動部40之構成例之圖。該垂直驅動部40具備控制信號產生部42與電源部43。
控制信號產生部42產生並輸出區域像素100之控制信號。電源部43供給區域像素100之動作所需之電源。該等控制信號及電源藉由信號線41傳遞。如同圖所示，信號線41由複數信號線(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、Vb、INI、WORD)及複數電源線(VDDH、VBIAS)構成。信號線(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、Vb、INI、WORD)連接於控制信號產生部42，傳遞區域像素100之控制信號。另一方面，電源線(VDDH、VBIAS)連接於電源部43，且用於電源供給。對於該等信號線之細節，於下文敘述。
[水平控制部之構成] 圖3係顯示本技術之一實施形態之水平控制部50之構成例之圖。該水平控制部50具備時刻碼解碼部52、行信號處理部53及時脈信號產生部54。
時刻碼解碼部52將時刻碼解碼。藉由該解碼，產生AD轉換之結果即數位之像素信號。該時刻碼解碼部52於水平控制部50配置有複數個，與配置於像素陣列部10之時刻碼傳輸部200，1對1對應。自對應之時刻碼傳輸部200，對該等時刻碼解碼部52同時輸入時刻碼。該輸入之時刻碼之解碼藉由該等時刻碼解碼部52同時並行進行。其後，將經解碼之複數個數位之像素信號輸入至行信號處理部53。
行信號處理部53對由時刻碼解碼部52輸出之數位之像素信號進行處理。作為該處理，可進行後述之相關雙重取樣(Correlated Double Sampling：CDS)。又，行信號處理部53對處理後之數位之像素信號進行水平傳輸。其依序傳輸並輸出與由複數個時刻碼解碼部52同時輸入之複數個數位之像素信號對應之已處理之像素信號。自行信號處理部53輸出之像素信號為攝像裝置1之輸出信號，相當於數位像素信號。
[像素之構成] 圖4A係顯示本技術之一實施形態之區域像素100之構成例之圖。該區域像素100具備與4個像素對應之4個光電轉換部110(110a、110b、110c、110d)與AD轉換部190。4個光電轉換部110之輸出即各浮動擴散區FD連接於AD轉換部190之共通之輸入節點。藉此，可削減4個光電轉換部110與AD轉換部190之信號傳輸部91之數量。
光電轉換部110按各像素進行光電轉換，產生並保持與入射光對應之類比之像素信號。又，光電轉換部110由垂直驅動部40控制，將保持之類比之像素信號以電荷之狀態保持於浮動擴散區FD。該電荷經由信號傳輸部91供給至AD轉換部190之比較部150。對於光電轉換部110等之構成之細節，於下文敘述。4個光電轉換部110之各浮動擴散區FD集中於一個部位，與AD轉換部190間進行電荷收發，藉此可削減信號傳輸部91之數量。
AD轉換部190將由光電轉換部110等產生之類比之像素信號進行AD轉換。該AD轉換部190具備比較部150、比較輸出處理部160及轉換結果保持部170。
比較部150將由參照信號產生部30產生之參照信號、與由光電轉換部110等輸出之類比之像素信號比較。比較結果經由信號線106對比較輸出處理部160輸出。該比較部150進行自光電轉換部110等輸出之複數個類比之像素信號中之1個與參照信號之比較。即，進行由信號線102至105中之1條信號線傳遞之類比之像素信號的電壓與參照信號的電壓之比較。比較結果作為電性信號輸出。例如，可輸出類比之像素信號之電壓小於參照信號之電壓之時值「1」、類比之像素信號之電壓大於參照信號之電壓之時值「0」之信號。對於比較部150之構成之細節，於下文敘述。
比較輸出處理部160對由比較部150輸出之比較結果進行處理，將已處理之比較結果對轉換結果保持部170輸出。將已處理之比較結果經由信號線107，對轉換結果保持部170輸出。作為該處理，例如可進行位準轉換或波形整形。
轉換結果保持部170保持基於由比較輸出處理部160輸出之已處理之比較結果，自時刻碼傳輸部200輸出之時刻碼，作為AD轉換之結果。該轉換結果保持部170於比較結果之值例如自「1」變化為「0」時，保持自時刻碼傳輸部200輸出之時刻碼。此時之時刻碼係由時刻碼產生部20產生，由時刻碼傳輸部200傳輸至區域像素100之時刻碼。其後，轉換結果保持部170藉由垂直驅動部40之控制，對時刻碼傳輸部200輸出所保持之時刻碼。時刻碼傳輸部200將該輸出之時刻碼傳輸至水平控制部50之時刻碼解碼部52。
如上所述，可使用自高電壓至低電壓斜坡狀變化之信號作為參照信號，且將該參照信號之電壓自較類比之像素信號之電壓更高的狀態轉移至更低的狀態時之時刻碼，保持於轉換結果保持部170。即，將類比之像素信號與參照信號變為大致相等時之時刻碼，保持於轉換結果保持部170。保持之時刻碼轉換為顯示時刻碼解碼部52中對應之時刻之參照信號之電壓的數位之信號。藉此，可進行由光電轉換部110產生之類比之像素信號之AD轉換。
圖4A之區域像素100係與滾動快門方式對應者，亦可採取與全域快門方式對應之區域像素100之構成，該全域快門方式將全像素之像素信號記憶於記憶部113後，依序傳輸至AD轉換部190，進行AD轉換。圖4B係顯示與全域快門方式對應之區域像素100之概略構成之方塊圖。圖4B之區域像素100與圖4A之區域像素100之不同在於，光電轉換部110之內部構成。圖4B之光電轉換部110具有電荷產生部111(111a、111b、111c、111d)、記憶部113(113a、113b、113c、113d)、及傳輸電晶體504(504a、504b、504c、504d)。
由區域像素100內之4個光電轉換部110光電轉換後之像素信號全像素同時記憶於記憶部113。其後，各像素之傳輸電晶體504依序接通，將與記憶於記憶部113之像素信號對應之電荷經由浮動擴散區FD與信號傳輸部91，輸入至AD轉換部190。AD轉換部190之內部構成與圖4A同樣。
[光電轉換部之構成] 圖5A係顯示本技術之一實施形態之光電轉換部110之構成例之圖。該光電轉換部110具有電荷產生部111。又，電荷產生部111具備MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體502及504、光電二極體501。此處，於MOS電晶體502及504，可使用N通道MOS電晶體。又，於光電轉換部110連接複數條信號線(OFD、OFG、TX)。溢流汲極信號線OFD(Overflow Drain)係供給光電二極體501之重設電壓VOFG之信號線。溢流閘極信號線OFG(Overflow Gate)係對MOS電晶體502傳遞控制信號之信號線。傳輸信號線TX係對MOS電晶體504傳遞控制信號之信號線。如同圖所示，溢流閘極信號線OFG及傳輸信號線TX分別連接於MOS電晶體502、504之閘極。若通過該等信號線輸入閘極及源極間之閾值電壓以上之電壓(以下，稱為接通信號)，則該MOS電晶體成為導通狀態。
MOS電晶體502之汲極及閘極分別連接於溢流汲極信號線OFD及溢流閘極信號線OFG。MOS電晶體502之源極連接於光電二極體501之陰極及MOS電晶體503之源極。光電二極體501之陽極接地。MOS電晶體504之閘極連接於傳輸信號線TX，汲極連接於光電二極體501之陰極及浮動擴散區FD。
光電二極體501產生與照射之光量對應之電荷，保持產生之電荷。MOS電晶體502將由光電二極體501過度產生之電荷排出。又，該MOS電晶體502進而進行藉由使光電二極體501與溢流汲極信號線OFD之間導通，而排出累積於光電二極體501之電荷。即，進而進行光電二極體501之重設。MOS電晶體504將由光電二極體501產生之電荷傳輸至浮動擴散區FD。
由於光電二極體110b、110c及110d之構成與光電轉換部110a之構成同樣，故省略說明。將與由光電轉換部110(110a～110d)產生之類比之像素信號對應之電荷供給至4像素共通之浮動擴散區FD。
圖5B係全域快門方式之光電轉換部110之電路圖。圖5B之光電轉換部110除圖5A之電路構成外，具有電晶體(第1傳輸電晶體)503與記憶部113。電晶體503設置於電荷產生部111之內部。電晶體(第2傳輸電晶體)504連接於浮動擴散區FD與電晶體503之間。由各像素之光電二極體501光電轉換後之像素信號，全像素同時經由電晶體503，於記憶部113記憶。其後，將記憶於記憶部113之電荷按各像素依序經由電晶體504與浮動擴散區FD，傳送至AD轉換部190。
[比較部之構成] 圖6係顯示本技術之一實施形態之比較部150之構成例之圖。該比較部150具備信號輸入電晶體12、參照輸入電晶體157、及MOS電晶體13、151、152。此處，於MOS電晶體151及152，可使用P通道MOS電晶體。於MOS電晶體12、157，可使用N通道MOS電晶體。
又，於比較部150，除上述信號線102等以外，連接複數條信號線(Vb、REF)與電源線VDDH。偏壓信號線Vb(Bias)係對MOS電晶體158供給偏壓電壓之信號線。參照信號線REF(Reference)係對參照輸入電晶體157傳遞參照信號之信號線。電源線VDDH係供給比較部150之電源之電源線。
MOS電晶體151及152之源極共通連接於電源線VDDH。MOS電晶體151之閘極連接於MOS電晶體152之閘極及汲極、以及參照輸入電晶體157之汲極。MOS電晶體151之汲極連接於信號輸入電晶體12之汲極及信號線106。信號輸入電晶體12之源極及參照輸入電晶體157之源極共通連接於MOS電晶體158之汲極。MOS電晶體158之閘極連接於偏壓信號線Vb，源極接地。MOS電晶體12之閘極連接於信號線102。MOS電晶體13於重設信號RST為高位準時，使MOS電晶體12之閘極與汲極短路。參照輸入電晶體157之閘極連接於參照信號線REF。
信號輸入電晶體12係將輸入信號輸入至控制端子即閘極之MOS電晶體。對同圖之信號輸入電晶體12輸入作為輸入信號之類比之像素信號。
參照輸入電晶體157係將參照信號輸入至控制端子即閘極之MOS電晶體。該參照輸入電晶體157與信號輸入電晶體12構成差動對。藉由該差動對，進行輸入信號及參照信號之比較。具體而言，輸入信號小於參照信號之情形時，流通於參照輸入電晶體157之電流大於流通於信號輸入電晶體12之電流。相反，輸入信號大於參照信號之情形時，流通於參照輸入電晶體157之電流小於流通於信號輸入電晶體12之電流。如此，與輸入信號及參照信號之差量對應之電流流通於構成差動對之信號輸入電晶體12及參照輸入電晶體157。
MOS電晶體151於信號輸入電晶體12及參照輸入電晶體157之任一者中流通之電流根據輸入信號及參照信號之差量變化時，將該電流之變化轉換為電壓之變化。又，MOS電晶體152將流通於參照輸入電晶體157之電流之變化，轉換為電壓之變化。該等MOS電晶體151及152構成電流鏡電路。該電流鏡電路以使與流通於參照輸入電晶體157之電流相等之電流，流通於信號輸入電晶體12之方式作用。藉此，可高速進行輸入信號及參照信號之比較。
MOS電晶體158控制流通於構成差動對之信號輸入電晶體12及參照輸入電晶體157中之電流。藉由偏壓信號線Vb，對該MOS電晶體158之閘極供給特定之偏壓電壓。藉此，MOS電晶體158作為恆定電流電源動作。
如此，同圖之比較部150可進行輸入至信號輸入電晶體12之閘極之像素信號、與輸入至參照輸入電晶體157之閘極之參照信號之比較動作。
[選擇方法] 首先，將參照信號線REF之電壓設為0 V。藉此，參照輸入電晶體157成為非導通狀態。如此，信號輸入電晶體12之汲極因由信號輸入電晶體12、參照輸入電晶體157及MOS電晶體158構成之差動放大電路之作用，而變為0 V附近之電壓。接著，將重設信號RST設為高位準，使MOS電晶體13接通。藉此，形成反饋電路，信號輸入電晶體12之汲極變為約0 V之電壓。如此，連接於信號線102之光電轉換部之浮動擴散區FD放電，信號線102之電壓變為0 V。
包含MOS電晶體151及152之電流鏡電路可進而提高將信號輸入電晶體12之汲極設為0 V之作用。即，將參照信號線REF之電壓設為0 V時，流通於MOS電晶體152之電流變為約0 A。由於MOS電晶體151構成MOS電晶體152與電流鏡電路，故流通於MOS電晶體151中之電流亦變為約0 A。因此，可更正確地將信號輸入電晶體12之汲極之電壓設為0 V。
另，MOS電晶體13進而具備重設浮動擴散區FD之功能。該重設可如下述般進行。首先，對參照信號線REF施加相當於浮動擴散區FD之重設電壓之電壓。藉此，參照輸入電晶體157成為導通狀態。藉由上述差動放大電路及電流鏡電路之作用，MOS電晶體13之汲極之電壓亦變為與重設電壓大致相等之值。接著，將重設信號RST設為高位準，將MOS電晶體13設為導通狀態。藉此，可對光電轉換部之浮動擴散區FD施加重設電壓，進行重設。
如此，本技術之一實施形態中，藉由MOS電晶體13，進行浮動擴散區FD之重設。藉此，可簡化AD轉換部190之構成。又，藉由使用電流鏡電路，可提高差動放大電路之增益，且可更正確進行浮動擴散區FD之重設。
另，比較部150之構成不限於該例。例如，亦可使用電阻負荷或恆定電流電源，取代構成電流鏡電路之MOS電晶體151及152。此時，電阻負荷等可連接於差動對中之信號輸入電晶體12、及參照輸入電晶體157之任一者或兩者。
[比較輸出處理部之構成] 圖7係顯示本技術之一實施形態之比較輸出處理部160之構成例之圖。該比較輸出處理部160具備MOS電晶體511至517。此處，MOS電晶體511、513及515可由P通道MOS電晶體構成。又，MOS電晶體512、514、516及517可由N通道MOS電晶體構成。另，MOS電晶體511構成前置放大部161。MOS電晶體512構成位準轉換部162。MOS電晶體513至517構成波形整形部163。又，於比較輸出處理部160，除上述信號線106及107外，連接初始化信號線INI(Initialize)及電源線(VDDH及VBIAS)。初始化信號線INI係對MOS電晶體513及516傳遞控制信號之信號線。電源線VDDH及VBIAS係對比較輸出處理部160供給電源之電源線。
MOS電晶體511之源極及閘極分別連接於電源線VDDH及信號線106。MOS電晶體511之汲極連接於MOS電晶體512之汲極。MOS電晶體512之閘極連接於電源線VBIAS，源極連接於MOS電晶體514及516之汲極、以及MOS電晶體515及517之閘極。MOS電晶體513及516之閘極共通連接於初始化信號線INI。MOS電晶體513之源極及汲極分別連接於電源線VBIAS及MOS電晶體514之源極。MOS電晶體516之源極接地。MOS電晶體514之閘極連接於MOS電晶體515及517之汲極、以及信號線107。MOS電晶體515之源極連接於電源線VBIAS，MOS電晶體517之源極接地。
前置放大部161將與由比較部150輸出之比較結果對應之信號放大。該前置放大部161對位準轉換部162輸出經放大之信號。該放大由MOS電晶體511進行。
位準轉換部162進行由前置放大部161輸出之信號之位準轉換。於圖6中說明之比較部150及前置放大部161，連接有電源線VDDH。比較部150及前置放大部161中，為了獲得高增益，需將由該電源線VDDH供給之電源設為較高之電壓。另一方面，為了後段之轉換結果保持部170等處理數位信號，可供給較低電壓之電源。該較低之電源由電源線VBIAS供給。藉此，可減少轉換結果保持部170等之消耗電力，且對轉換結果保持部170等使用低耐壓之電晶體。如此，為了於供給不同電壓之電源之電路間進行信號傳遞，而配置位準轉換部162。藉此，對波形整形部163輸出進行位準轉換之信號。同圖之位準轉換部162可將信號位準限制為自利用電源線VBIAS供給之電源電壓減去MOS電晶體512之閾值電壓後之電壓。
波形整形部163將由位準轉換部162輸出之信號整形為變化急遽之信號。對於該波形整形部163之動作進行說明。於初始狀態下，位準轉換部162之輸出值為「0」。於該狀態下，自初始化信號線INI輸入值為「1」之信號，MOS電晶體516成為導通狀態。藉此，MOS電晶體517成為非導通狀態，且MOS電晶體515成為導通狀態，對信號線107輸出值「1」。此時，MOS電晶體513及514成為非導通狀態。其後，對初始化信號線INI輸入值為「0」之信號。藉此，MOS電晶體513成為導通狀態，MOS電晶體516成為非導通狀態。由於MOS電晶體514為非導通狀態，位準轉換部162之輸出信號值為「0」，故MOS電晶體515及517之狀態不變化。
接著，若位準轉換部162之輸出信號之值自「0」變為「1」，則MOS電晶體517轉移至導通狀態，MOS電晶體515轉移至非導通狀態。藉此，信號線107之電壓降低。因此，MOS電晶體514轉移至導通狀態，MOS電晶體515及517之閘極電壓進而上升。藉由此種正反饋作用，信號線107之電壓急劇降低。藉此，可進行波形之整形。
[轉換結果保持部之構成] 圖8係顯示本技術之一實施形態之轉換結果保持部170之構成例之圖。該轉換結果保持部170具備記憶控制部171與記憶部172至179。此處，為方便起見，設想8位元之尺寸之資料，作為AD轉換後之數位之像素信號。因此，時刻碼之尺寸亦變為8位元。另，轉換後之數位之像素信號及時刻碼之尺寸亦可配合對系統之要求而變更。例如，亦可設為15位元之尺寸。
又，於轉換結果保持部170，除信號線107外，連接複數條信號線(WORD、CODE1至8)。字元信號線WORD(Word)係傳遞記憶部172至179之控制信號之信號線。碼信號線CODE(Code)1至8係於雙向傳遞時刻碼之信號線。該複數條碼信號線CODE1至8構成信號線101。
記憶部172至179記憶自時刻碼傳輸部200輸入之時刻碼。該記憶部172至179分別記憶1位元之時刻碼。對於該記憶部172至179之構成，列舉記憶部172為例進行說明。該記憶部172具備位元記憶部522與雙向開關523。
雙向開關523連接於信號線526與碼信號線CODE1之間，於雙向傳遞資料。又，該雙向開關523具備控制輸入端子。於該控制輸入端子連接信號線524。若經由信號線524對控制輸入端子輸入值「1」，則雙向開關523成為導通狀態，可於信號線526與碼信號線CODE1間，於雙向進行資料傳遞。另一方面，若對控制輸入端子輸入值「0」，則雙向開關523成為非導通狀態。
位元記憶部522係記憶1位元之資料之記憶裝置。該位元記憶部522具備輸入輸出端子及控制輸入端子，分別連接信號線526及107。若經由信號線107將值為「1」之信號輸入至控制輸入端子，則位元記憶部522記憶經由信號線526自雙向開關523傳遞之信號即1位元之時刻碼。此時，1位元之時刻碼變化之情形時，改寫記憶於位元記憶部522之資料。其後，若輸入至控制輸入端子之信號之值自「1」轉變為「0」，則記憶於位元記憶部522之資料保持不變。即，不進行上述資料之改寫，直至後續輸入至控制輸入端子之信號之值變為「1」為止。又，位元記憶部522於輸入至控制輸入端子之信號之值為「0」時，對信號線526輸出保持之資料。
記憶控制部171經由信號線524輸出控制信號，控制記憶部172至179。該記憶控制部171例如可產生藉由利用字元信號線WORD及信號線107輸入之2個信號之邏輯和獲得之信號並予輸出，作為雙向開關523之控制信號。其可藉由OR閘極521進行。
[時刻碼傳輸部之構成] 圖9係顯示本技術之一實施形態之時刻碼傳輸部200之構成例之圖。該時刻碼傳輸部200具備碼保持部210及230、與時脈緩衝器220及240。該時刻碼傳輸部200具有與配置於圖1中說明之像素陣列部10之區域像素100之列數同數之碼保持部及時脈緩衝器。為方便起見，列舉碼保持部210及230、以及時脈緩衝器220及240為例進行說明。
碼保持部210保持時刻碼。該碼保持部210由正反器211至218構成。該正反器211等基於自時脈緩衝器220輸出之時脈信號，保持時刻碼中之1位元。具體而言，時脈信號之值為「0」時，將自時刻碼產生部20輸出，且輸入至同圖之D輸入端子之時刻碼保持於內部節點，且將Q輸出端子設為高阻抗狀態。接著，若時脈信號之值變為「1」，則自Q輸出端子輸出保持於內部節點之時刻碼。該輸出之時刻碼經由信號線101輸入至碼保持部230。如此，時刻碼傳輸部200將複數個時刻碼保持部作為位移暫存器而動作，進行時刻碼之傳輸。
時脈緩衝器220對碼保持部210且對下段之時脈緩衝器，輸出由圖3中說明之時脈信號產生部54產生之時脈信號。該時脈緩衝器220由複數個反轉閘極221至224構成，作為將劣化之時脈信號整形之中繼器動作。又，該時脈緩衝器220於時刻碼傳輸部200中，朝與時刻碼相反之方向依序傳輸。即，時脈緩衝器240對碼保持部230輸出時脈信號，且對時脈緩衝器220輸出時脈信號。藉此，輸入至碼保持部210之時脈信號與輸入至碼保持部230之時脈信號相比，具有相當於2個反轉閘極量之傳播延遲時間、與直至反轉閘極224為止之配線引起之延遲的時間延遲。如此，時脈緩衝器220進而具備使時脈信號延遲之功能。 如上述，正反器211等於時脈信號之值為「0」時，將輸入之時刻碼保持於內部節點。該保持時，需確保所謂設置時間之特定時間。因由時脈緩衝器220產生之時脈信號之延遲，碼保持部230中，時脈信號之值轉變為「0」時，輸入至碼保持部210之時脈信號之值保持「1」不變。即，停留於輸出內部節點所保持之時刻碼之狀態。藉此，於碼保持部230中，可確保設置時間，且可進行時刻碼之傳遞。
對碼保持部210之輸出與碼保持部230之輸入，分別連接碼信號線CODE1至8。藉此，由時刻碼產生部20產生，於碼保持部210中保持之時刻碼經由該等碼信號線CODE1至8，對轉換結果保持部170輸出。又，於AD轉換後，保持於轉換結果保持部170之時刻碼經由該等碼信號線CODE1至8，對碼保持部230輸出。如此，時刻碼傳輸部200進行時刻碼之傳輸。 接著，對於區域像素100之內部構成進行說明。由於區域像素100之內部構成具有各種候補，故以下依序說明代表性之內部構成。
(攝像裝置之攝像時序) 圖10係本揭示之攝像裝置之1訊框期間之時序圖。圖10係顯示全域快門方式之攝像裝置1(具備圖4B之區域像素100與圖5B之光電轉換部110之攝像裝置1)之時序圖。圖10之上半部分顯示時刻T1開始曝光後1訊框期間(時刻T1～T6)之時序。圖10之下半部分係詳細顯示時刻T3～T4之動作之時序圖。
時刻T1～T2為曝光期間。於時刻T1之前，OFG信號變為高位準，電晶體502接通，光電二極體501內之電荷經由溢流汲極信號線OFD排出。於曝光期間T1～T2內，光電二極體501繼續進行光電轉換，累積電荷。於時刻T2，傳輸信號TXG變為高位準，電晶體503接通，經光電二極體501光電轉換之電荷保持於記憶部113。全像素同時進行對記憶部113之保持動作。
其後，依序進行區域像素內之4個像素之讀取。於圖10之時刻T2～T3中，進行區域像素內之像素A之讀取，於時刻T3～T4中，進行區域像素內之像素B之讀取，於時刻T4～T5中，進行區域像素內之像素C之讀取，於時刻T5～T6中，進行區域像素內之像素D之讀取。信號TX_A、TX_B、TX_C、TX_D分別為區域像素內之像素A、B、C、D之電晶體504之閘極信號。若該閘極信號變為高位準，則電晶體504接通，與記憶於記憶部113之像素信號對應之電荷傳輸至浮動擴散區FD。
以下，詳細說明像素B之讀取動作。圖10之下半部分之時序圖中之信號RST為輸入至像素B之電晶體13之閘極之重設信號RST。
若於時刻t1，重設信號RST變為高位準，則AD轉換部190內之電晶體13變為導通狀態，重設浮動擴散區FD之電壓。時刻t1～t6之期間係將P相信號與參照信號比較，將P相信號轉換為數位信號之期間。
於時刻t2～t4期間，將包含信號位準線性變化之斜波之參照信號REF輸入至電晶體157之閘極。若P相信號之信號位準超過參照信號REF之信號位準，則差動對之電晶體12之汲極電壓降低，電晶體511之汲極電壓變高，AD轉換部190之輸出信號VCO變為低位準(時刻t3)。
時刻t7～t11係將D相信號與參照信號比較，將D相信號轉換為數位信號之期間。若於時刻t7，傳輸信號TX_B變為高位準，則電晶體504接通，保持於記憶部113之電荷傳輸至浮動擴散區FD。浮動擴散區FD之電荷經由信號傳輸部91，作為D相信號供給至AD轉換部190內之電晶體12之閘極。
於該期間內，將信號位準線性變化之包含斜波之參照信號REF輸入至電晶體157之閘極。若D相信號之信號位準超過參照信號REF之信號位準，則差動對之電晶體12之汲極電壓降低，電晶體151之汲極電壓變高，AD轉換部190之輸出信號VCO變為低位準(時刻t8)。
如此，AD轉換部190中，將記憶於記憶部113之P相信號或D相信號與參照信號比較，輸出顯示與參照信號一致之時序之信號VCO。信號VCO輸入至圖8所示之轉換結果保持部170，產生時刻碼。
(區域像素100之第1例) 圖11係第1例之區域像素100之電路圖，圖12係第1例之區域像素100之剖視圖，圖13A係圖12之A-A線方向之俯視圖，圖13B係圖12之B-B線方向之俯視圖。圖11、圖12、圖13A及圖13B係顯示區域像素100具有4個像素之例。
第1例之區域像素100具備4個像素，各像素不具有記憶部。藉此，具有第1例之區域像素100之攝像裝置1以滾動快門方式進行拍攝。如圖11所示，光電轉換部110具有電晶體502、504與光電二極體501。
具有第1例之區域像素100之攝像裝置1如圖11所示，具備第1區域AR1與第2區域AR2。於第1區域AR1，配置有將矽作為材料之光電轉換部110。於區域像素100內設有與4個像素對應之4個光電轉換部110，皆配置於第1區域AR1。於第2區域AR2配置有將矽作為材料之AD轉換部190。
具有第1例之區域像素100之攝像裝置1積層第1區域AR1與第2區域AR2，盡可能減少於第1區域AR1與第2區域AR2間收發之信號線之數量。
第1例之區域像素100中，將區域像素100內之所有光電轉換部110之浮動擴散區FD之電荷經由同一信號傳輸部91，供給至AD轉換部190。因此，接收該電荷之差動對之電晶體12僅1個即可。於該電晶體12之閘極，連接有用以將閘極電壓設定為重設電壓之電晶體13。該電晶體13於重設信號RST為高位準時，使電晶體12之汲極與閘極短路。電晶體12之汲極經由電晶體151連接於電源電壓VDDH，重設信號RST為高位準時，電晶體12之閘極電壓設定為特定之重設電壓。
於第1基板SUB1，積層有配線層71、光電轉換部110、彩色濾光片72及晶載透鏡73。於像素間配置有元件分離層74。於第2基板SUB2，積層有配線層75、AD轉換部190及保護層76。圖12所示之第1基板SUB1與第2基板SUB2之層構成為一例，考慮各種變化例。
如圖12所示，第1區域AR1配置於第1基板SUB1上。第2區域AR2配置於第2基板SUB2上。第1區域AR1與第2區域AR2例如經由包含Cu-Cu連接91a之信號傳輸部91，收發光電轉換部110之浮動擴散區FD之電荷。區域像素100內之4個光電轉換部110經由同一個信號傳輸部91，收發各光電轉換部110之浮動擴散區FD之電荷。第1區域AR1具有第1基板SUB1之基板面之全域之面積，第2區域AR2具有第2基板SUB2之基板面之全域之面積。第1區域AR1與第2區域AR2具有相同面積。
如圖13A與圖13B所示，於第1區域AR1之全域配置有光電轉換部110，於第2區域AR2之全域配置有AD轉換部190。如上述，由於第1區域AR1與第2區域AR2經由於積層方向延伸之信號傳輸部91，收發區域像素100內之各光電轉換部110之浮動擴散區FD之電荷，故可削減信號傳輸部91之數量。藉此，可擴大光電轉換部110與AD轉換部190之配置面積，可提高光電轉換部110之開口率，且可使區域像素100更細微化，可增加攝像裝置1之像素數。
(區域像素100之第2例) 圖14係第2例之區域像素100之電路圖，圖15係第2例之區域像素100之剖視圖，圖16A係圖15之A-A線方向之俯視圖，圖16B係圖15之B-B線方向之俯視圖，圖16C係圖15之C-C線方向之俯視圖。以下，以與第1例之區域像素100之不同點為中心進行說明。
具有第2例之區域像素100之攝像裝置1具備第1區域AR1、第2區域AR2及第3區域AR3。第2例之區域像素100與第1例之不同點在於，將AD轉換部190分割配置於第2區域AR2與第3區域AR3。
於第1區域AR1配置有光電轉換部110。於第2區域AR2與第3區域AR3，分割配置有AD轉換部190。以下，將配置於第2區域AR2之AD轉換部190之一部分稱為第1分割AD轉換部190a，將配置於第3區域AR3之AD轉換部190之一部分稱為第2分割AD轉換部190b。
第1分割AD轉換部190a具有AD轉換部190內之電晶體12、13、157、158。第2分割AD轉換部190b具有AD轉換部190內之剩餘部分，具體而言為電晶體151、152、511～517。第1分割AD轉換部190a與第2分割AD轉換部190b收發差動對即電晶體12、157之兩汲極信號。
第1區域AR1與第2區域AR2以包含通道91b之同一信號傳輸部91，依序收發4像素內之4個浮動擴散區FD之電荷。第2區域AR2與第3區域AR3以包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第1區域AR1配置於第1基板SUB1上，第2區域AR2配置於第2基板SUB2上，第3區域AR3配置於第3基板SUB3上。
如圖16B與圖16C所示，由於將AD轉換部190分開配置於第2區域AR2與第3區域AR3，故可確保用以配置AD轉換部190之足夠的區域。
(區域像素100之第3例) 圖17係第3例之區域像素100之電路圖，圖18係第3例之區域像素100之剖視圖，圖19A係圖18之A-A線方向之俯視圖，圖19B係圖18之B-B線方向之俯視圖，圖19C係圖18之C-C線方向之俯視圖。以下，以與第2例之區域像素100之不同點為中心進行說明。
第3例之區域像素100與第2例之不同在於，AD轉換部190之分割方法將AD轉換部190內之直至輸出比較結果輸出信號之電晶體512為止的部分，包含於第1分割AD轉換部190a且配置於第2區域AR2，將電晶體512之後段側之第2分割AD轉換部190b配置於第3區域AR3。其他與第2例同樣，於第2區域AR2配置第1分割AD轉換部190a，於第3區域AR3配置第2分割AD轉換部190b。因此，圖18所示之第3例之剖視圖與圖15所示之第2例之剖視圖同樣，圖19所示之第3例之俯視圖與圖16所示之第2例之俯視圖同樣。
如後述，將AD轉換部190分割成2個之方法並非限定於圖14與圖17者，期望由第1分割AD轉換部190a與第2分割AD轉換部190b收發之信號之數量盡可能少。
(區域像素100之第1例～第3例之匯總) 圖20係匯集第1例～第3例之區域像素100之特徵之圖。第1例～第3例之背面側皆為光照射面。第1例～第3例中，光電轉換部110以矽形成，光電轉換部110配置於第1區域AR1。第1例中，AD轉換部190配置於第2區域AR2。第2例與第3例中，AD轉換部190分割配置於第2區域AR2與第3區域AR3。第1例中，第1區域AR1與第2區域AR2經由包含Cu-Cu連接91a之信號傳輸部91，收發光電轉換部110之浮動擴散區FD之電荷。第2例與第3例之第1區域AR1與第2區域AR2中，經由包含通孔91b之信號傳輸部91，收發光電轉換部110之浮動擴散區FD之電荷。第2例之第2區域AR2與第3區域AR3中，經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第3例之第2區域AR2與第3區域AR3中，經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之比較結果信號。
(區域像素100之第4例) 圖21係第4例之區域像素100之電路圖，圖22係第4例之區域像素100之剖視圖，圖23A係圖22之A-A線方向之俯視圖，圖23B係圖22之B-B線方向之俯視圖。圖21、圖22、圖23A及圖23B係顯示區域像素100具有4個像素之例。
第4例之區域像素100與第1例～第3例同樣，係於光電轉換部110未連接記憶部者，使用於滾動快門方式之攝像裝置1。
第4例之區域像素100具有將矽以外者作為材料之光電轉換部110。矽以外之材料例如為有機半導體材料。如此，第4例之光電轉換部110具有包含矽以外之材料(以下，有時稱為非矽)之半導體層。更詳細而言，第4例之光電轉換部110具有積層有上部電極層11a、光電轉換層11b、絕緣層11d、下部電極層11e之構造。
具有第4例之區域像素100之攝像裝置1如圖21與圖22所示，具備積層之第1區域AR1及第2區域AR2。第1區域AR1與第2區域AR2配置於同一基板上之不同層。於第1區域AR1配置有光電轉換部110。配置光電轉換部110之層係將矽以外者作為材料之半導體層。更具體而言，於第1區域AR1，積層有將矽以外者作為材料之上部電極層11a、光電轉換層11b、絕緣層11d及下部電極層11e。上部電極層11a與下部電極層11e之材料例如為ITO(Indium Tin Oxide：氧化銦錫)或IZO(Indium zinc oxide：氧化銦鋅)等。
於第2區域AR2，配線層71與AD轉換部190分別配置於不同層。供AD轉換部190配置之層係將矽作為材料之半導體層。於第2區域AR2，配置有AD轉換部190與配線層71。
第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。
具有第4例之區域像素100之攝像裝置1於前步驟中，於支持基板上配置將矽作為材料之半導體層，依序形成AD轉換部190與配線層71，於其後之後步驟中，形成非矽半導體層，且形成光電轉換部110。
如此，第4例之區域像素100具有於同一基板上，積層有包含矽之AD轉換部190、及將矽以外作為材料之光電轉換部110之構造。區域像素100內之4個光電轉換部110與AD轉換部190經由包含通孔91b之同一信號傳輸部91，依序收發浮動擴散區FD之電荷，故可削減通孔91b之數量，並相應地可擴大光電轉換部110或AD轉換部190之面積，且可將區域像素100細微化。
(區域像素100之第5例) 圖24係第5例之區域像素100之電路圖，圖25係第5例之區域像素100之剖視圖，圖26A係圖25之A-A線方向之俯視圖，圖26B係圖25之B-B線方向之俯視圖，圖26C係圖25之C-C線方向之俯視圖。圖24、圖25、圖26A及圖26B係顯示區域像素100具有4個像素之例。以下，以與第4例之區域像素100之不同點為中心進行說明。
第5例之區域像素100與第3例同樣，係於光電轉換部110未連接記憶部者，使用於滾動快門方式之攝像裝置1。
具有第5例之區域像素100之攝像裝置1如圖24及圖25所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1，配置有將矽以外者作為材料之光電轉換部110。AD轉換部190分割為第1分割AD轉換部190a與第2分割AD轉換部190b。第1分割AD轉換部190a與光電轉換部110收發浮動擴散區FD之電荷。第1分割AD轉換部190a具有AD轉換部190內之差動對之電晶體12、157與電晶體13、158。第2分割AD轉換部190b具有AD轉換部190內之剩餘部分，具體而言為電晶體151、152、511～517。於第2區域AR2配置第1分割AD轉換部190a，於第3區域AR3配置第2分割AD轉換部190b。第1區域AR1與第2區域AR2積層於第1基板SUB1上。第3區域AR3配置於第2基板SUB2上。
第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發差動對之電晶體12、157之汲極信號。
如圖26B及圖26C所示，由於第1分割AD轉換部190a與第2分割AD轉換部190b分別配置於各區域之全域，故可確保配置AD轉換部190所需之足夠之面積，且可細微加工。
(區域像素100之第6例) 圖27係第6例之區域像素100之電路圖，圖28係第6例之區域像素100之剖視圖，圖29A係圖28之A-A線方向之俯視圖，圖29B係圖28之B-B線方向之俯視圖，圖29C係圖28之C-C線方向之俯視圖。圖27、圖28、圖29A及圖29B係顯示區域像素100具有4個像素之例。以下，以與第4例之區域像素100之不同點為中心進行說明。
第6例之區域像素100與第3例同樣，係於光電轉換部110未連接記憶部者，使用於滾動快門方式之攝像裝置1。
第6例之第1分割AD轉換部190a具有AD轉換部190內之電晶體12、13、151、152、157、158、511、512。第2分割AD轉換部190b具有AD轉換部190內之電晶體513～517。即，AD轉換部190以輸出像素信號與參照信號之比較結果信號之電晶體512之源極節點分割。第1分割AD轉換部190a與第2分割AD轉換部190b經由包含Cu-Cu連接91a之信號傳輸部91，收發比較結果輸出信號。輸出比較結果輸出信號之電晶體512構成位準轉換部。
(區域像素100之第4例～第6例之匯總) 圖30係匯集第4例～第6例之區域像素100之特徵之圖。第4例～第6例中，光電轉換部110以矽以外之半導體層形成，AD轉換部190以矽之半導體層形成。第4例～第6例中，光電轉換部110配置於第1區域AR1。第4例之AD轉換部190配置於第2區域AR2。第5例與第6例之AD轉換部190分割配置於第2區域AR2與第3區域AR3。第4例～第6例中，第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。第5例之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第6例之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之比較結果信號。
(區域像素100之第7例) 圖31係第7例之區域像素100之電路圖，圖32係第7例之區域像素100之剖視圖，圖33A係圖32之A-A線方向之俯視圖，圖33B係圖32之B-B線方向之俯視圖，圖33C係圖32之C-C線方向之俯視圖。圖31、圖32、圖33A及圖33B係顯示區域像素100具有4個像素之例。
第7例之區域像素100與第4例同樣，係於光電轉換部110未連接記憶部者，使用於滾動快門方式之攝像裝置1。
第7例之區域像素100具有將矽以外者作為材料之光電轉換部110(第1光電轉換部110a)、及將矽作為材料之光電轉換部110(第2光電轉換部110b)。矽以外之材料例如包含有機半導體材料。第1光電轉換部110a例如進行綠色之光電轉換，第2光電轉換部110b例如進行紅色與藍色之光電轉換。
如圖31所示，於AD轉換部190內之電晶體12之閘極與電晶體13之源極，連接有第1光電轉換部110a之浮動擴散區FD、及第2光電轉換部110b之浮動擴散區FD。
具有第7例之區域像素100之攝像裝置1如圖31與圖32所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。第1區域AR1與第2區域AR2積層於第1基板SUB1上。第3區域AR3配置於第2基板SUB2上。於第1區域AR1，以矽以外之材料配置有第1光電轉換部110a。於第2區域AR2，配置有將矽作為材料之第2光電轉換部110b。於第3區域AR3，配置有將矽作為材料之AD轉換部190。
第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖33A與圖33B所示，由於第1光電轉換部110a與第2光電轉換部110b配置於各區域之全域，故可提高開口率，且區域像素100亦可細微化。
如此，第7例之區域像素100具有2種光電轉換部110(110a、110b)，將各光電轉換部110(110a、110b)之浮動擴散區FD之電荷經由通孔91b與Cu-Cu連接91a傳輸至AD轉換部190。由於將各光電轉換部110(110a、110b)配置於不同層之全域，故即使設置二種光電轉換部110(110a、110b)，亦可確保各光電轉換部110之足夠之配置面積。
(區域像素100之第8例) 圖34係第8例之區域像素100之電路圖，圖35係第8例之區域像素100之剖視圖，圖36A係圖35之A-A線方向之俯視圖，圖36B係圖35之B-B線方向之俯視圖，圖36C係圖35之C-C線方向之俯視圖。圖34、圖35、圖36A及圖36B係顯示區域像素100具有4個像素之例。
第8例之區域像素100與第7例同樣，係於光電轉換部110未連接記憶部者，使用於滾動快門方式之攝像裝置1。
第8例之區域像素100與第7例不同，具有接收第1光電轉換部110a之浮動擴散區FD之電荷之第1AD轉換部190a、及接收第2光電轉換部110b之浮動擴散區FD之電荷之第2AD轉換部190b。如此，第8例之區域像素100較第7例之AD轉換部190之數量更多。
如圖34及圖35所示，於第1區域AR1，配置有將矽以外者作為材料之第1光電轉換部110a。於第2區域AR2，配置有將矽作為材料之第2光電轉換部110b。於第3區域AR3，將矽作為材料之第1AD轉換部190a與第2AD轉換部190b配置於同一層。第1區域AR1與第2區域AR2積層於第1基板SUB1上，第3區域AR3配置於第2基板SUB2上。第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖36A所示，第1光電轉換部110a配置於第1區域AR1之全域。如圖36B所示，第2光電轉換部110b配置於第2區域AR2之全域。又，如圖36C所示，第1AD轉換部190a與第2AD轉換部190b配置於第3區域AR3，第1AD轉換部190a以包圍第2AD轉換部190b之方式配置。
第8例之區域像素100中，由於具備第1光電轉換部110a用之第1AD轉換部190a、及第2光電轉換部110b用之第2AD轉換部190b，故第1AD轉換部190a與第2AD轉換部190b可同時並行進行AD轉換，且可縮短AD轉換處理時間。
(區域像素100之第7例～第8例之匯總) 圖37係匯集上述第7例與第8例之區域像素100之特徵之圖。第7例與第8例中，背面側為光照射面，第1光電轉換部110a以矽以外之半導體層形成，第2光電轉換部110b以矽之半導體層形成。第1光電轉換部110a配置於第1區域AR1，第2光電轉換部110b配置於第2區域AR2。第7例之AD轉換部190配置於第3區域AR3。第8例具有2個AD轉換部190(第1AD轉換部190a與第2AD轉換部190b)。第1AD轉換部190a與第2AD轉換部190b配置於第3區域AR3。第7例與第8例中，第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。又，第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
(區域像素100之第9例) 圖38係第9例之區域像素100之電路圖，圖39係第9例之區域像素100之剖視圖，圖40A係圖39之A-A線方向之俯視圖，圖40B係圖39之B-B線方向之俯視圖，圖40C係圖39之C-C線方向之俯視圖。圖38、圖39、圖40A及圖40B係顯示區域像素100具有4個像素之例。
由於第9例之區域像素100於各像素之光電轉換部110未連接記憶部，故具有第9例之區域像素100之攝像裝置1以滾動快門方式進行拍攝。
第9例之區域像素100如圖38所示，於各像素具有第1光電轉換部110a與第2光電轉換部110b。第1光電轉換部110a與第2光電轉換部110b皆具有將矽作為材料之半導體層。
具有第9例之區域像素100之攝像裝置1具備第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1配置有第1光電轉換部110a。於第2區域AR2配置有第2光電轉換部110b。於第3區域AR3配置有AD轉換部190。
第1區域AR1與第2區域AR2積層於第1基板SUB1上。第3區域AR3配置於第2基板SUB2上。
第1基板SUB1與第2基板SUB2經由包含Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷、及第2光電轉換部110b之浮動擴散區FD之電荷。
(區域像素100之第10例) 圖41係第10例之區域像素100之電路圖，圖42係第10例之區域像素100之剖視圖，圖43A係圖42之A-A線方向之俯視圖，圖43B係圖42之B-B線方向之俯視圖，圖43C係圖42之C-C線方向之俯視圖。以下，以與第9例之不同點為中心進行說明。
第10例之區域像素100與第9例之共通點在於，於各像素具有第1光電轉換部110a與第2光電轉換部110b，但第10例之第1光電轉換部110a與第2光電轉換部110b皆具有將矽以外者作為材料之半導體層，例如以有機半導體材料構成。第1光電轉換部110a與第2光電轉換部110b例如進行互不相同之顏色波長之光電轉換。
如圖41所示，於第1區域AR1配置有第1光電轉換部110a。於第2區域AR2配置有第2光電轉換部110b。第1區域AR1與第2區域AR2皆具有將矽以外者作為材料之半導體層。
於第3區域AR3配置有將矽作為材料之AD轉換部190。第1區域AR1、第2區域AR2及第3區域AR3積層於同一基板上。第1區域AR1與第3區域AR3經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。同樣，第2區域AR2與第3區域AR3經由包含通孔91b之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖43A、圖43B及圖43C所示，由於第1光電轉換部110a配置於第1區域AR1之全域，第2光電轉換部110b配置於第2區域AR2之全域，AD轉換部190配置於第3區域AR3之全域，故即使具有二種光電轉換部110a、110b，亦可確保各光電轉換部之配置面積足夠。
(區域像素100之第11例) 圖44係第11例之區域像素100之電路圖，圖45係第11例之區域像素100之剖視圖，圖46A係圖45之A-A線方向之俯視圖，圖46B係圖45之B-B線方向之俯視圖，圖46C係圖45之C-C線方向之俯視圖，圖46D係圖45之D-D線方向之俯視圖。以下，以與第10例之不同點為中心進行說明。
由於第11例之區域像素100之各像素不具有記憶部，故具有第11例之區域像素100之攝像裝置1以滾動快門方式進行拍攝。
於第1區域AR1，配置有將矽以外者作為材料之第1光電轉換部110a。於第2區域AR2，配置有將矽以外者作為材料之第2光電轉換部110b。
第11例之區域像素100與第10例之不同點在於，AD轉換部190分割成二個。第11例之AD轉換部190分割成第1分割AD轉換部190a與第2分割AD轉換部190b。第1分割AD轉換部190a與第2分割AD轉換部190b收發AD轉換部190內之差動對之電晶體12、157之汲極信號。第1分割AD轉換部190a配置於第3區域AR3，第2分割AD轉換部190b配置於第4區域AR4。
第1區域AR1、第2區域AR2及第3區域AR3積層於第1基板SUB1上。第4區域AR4配置於第2基板SUB2上。
第1區域AR1內之第1光電轉換部110a與第1分割AD轉換部190a經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。又，第2區域AR2內之第2光電轉換部110b與第1分割AD轉換部190a經由包含通孔91b之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。第3區域AR3與第4區域AR4經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。
(區域像素100之第9例～第11例之匯總) 圖47係匯集上述第9例～第11例之區域像素100之特徵之圖。第9例與第11例之背面側為光照射面，相對於此，第10例之正面側為光照射面。第9例之第1光電轉換部110與第2光電轉換部110皆具有將矽作為材料之半導體層，相對於此，第10例與第11例之第1光電轉換部110與第2光電轉換部110皆具有將矽以外者作為材料之半導體層。第9例～第11例中，第1光電轉換部110及第2光電轉換部110配置於第1基板SUB1上。第9例與第10例中，AD轉換部190配置於第2區域AR2。第11例中，第1分割AD轉換部190a配置於第1區域AR1，第2分割AD轉換部190b配置於第2區域AR2。
第9例中，第1區域AR1與第2區域AR2經由包含Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110與第2光電轉換部110之浮動擴散區FD之電荷。第10例中，第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110與第2光電轉換部110之浮動擴散區FD之電荷。第11例中，第3區域AR3與第4區域AR4經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。
如此，具有第9例～第11例之區域像素100之攝像裝置1按各區域像素100具備：複數個像素，其等具有複數個光電轉換部110；浮動擴散區FD；及AD轉換部190。AD轉換部190按各包含複數個像素內之2個以上像素之區域像素100設置，將與以2個以上像素光電轉換之電荷對應之信號轉換為數位信號。浮動擴散區FD輸出經像素內之光電轉換部110光電轉換之電荷。
複數個像素內之複數個光電轉換部110、複數個AD轉換部190及複數個浮動擴散區FD配置於積層之複數個區域。信號傳輸部91於複數個區域間進行信號收發。複數個區域中，供複數個光電轉換部110配置之區域、與供AD轉換部190配置之區域分開設置。供區域像素100內之複數個光電轉換部110配置之區域、與供AD轉換部190配置之區域經由同一信號傳輸部91，收發複數個浮動擴散區FD之電荷。
(區域像素100之第12例) 圖48係第12例之區域像素100之電路圖，圖49係第12例之區域像素100之剖視圖，圖50A係圖49之A-A線方向之俯視圖，圖50B係圖49之B-B線方向之俯視圖。圖48、圖49、圖50A及圖50B係顯示區域像素100具有4個像素之例。具有第12例之區域像素100之攝像裝置1採用全域快門方式，於各像素內之光電轉換部110連接有記憶部113。另，本說明書及圖式之一部分中，將光電轉換部110與記憶部113分開說明，但如圖48所示，記憶部113亦可視為構成光電轉換部110之一部分之零件。以下，以與第1例之區域像素100之不同點為中心進行說明。
如圖48所示，光電轉換部110除圖11之光電轉換部110之構成外，具有記憶部113與電晶體503。由光電二極體501光電轉換後之像素信號藉由全像素同時接通電晶體503，而以相同時序記憶於對應之記憶部113。與記憶於記憶部113之像素信號對應之電荷藉由根據各像素之讀取時序，依序接通對應之電晶體504，而經由浮動擴散區FD傳輸至AD轉換部190，進行向時刻碼之轉換。
第12例之區域像素100具備第1區域AR1與第2區域AR2。於第1區域AR1配置有將矽作為材料之複數個光電轉換部110與複數個記憶部113。於第2區域AR2配置有將矽作為材料之AD轉換部190。第1區域AR1配置於第1基板SUB1上，第2區域AR2配置於第2基板SUB2上。第1基板SUB1與第2基板SUB2例如經由包含Cu-Cu連接91a之信號傳輸部91，收發光電轉換部110之浮動擴散區FD之電荷。
如圖48所示，區域像素100內之複數個光電轉換部110之各浮動擴散區FD連接於同一信號傳輸部91。藉此，第1區域AR1與第2區域AR2按第1區域AR1內之各區域像素100，經由1個信號傳輸部91收發各區域像素100內之複數個光電轉換部110之浮動擴散區FD之電荷。更具體而言，信號傳輸部91將區域像素100內之4個像素之4個浮動擴散區FD之電荷依序傳輸至AD轉換部190。
如圖49所示，攝像裝置1具備積層之第1基板SUB1與第2基板SUB2。第1基板SUB1與第2基板SUB2以包含Cu-Cu連接91a之信號傳輸部91，收發浮動擴散區FD之電荷。於第1基板SUB1，積層有配線層71、光電轉換部110、記憶部113、彩色濾光片72、及晶載透鏡73。於像素間配置有元件分離層74。於第2基板SUB2，積層有配線層75、AD轉換部190及保護層76。
圖49之例中，光電轉換部110與記憶部113配置於第1基板SUB1上之同一層，於其下方之層配置有配線層71。第2基板SUB2中，於配線層75之下方配置有AD轉換部190。第1基板SUB1之配線層71與第2基板SUB2之配線層75對向配置，以包含Cu-Cu連接91a之信號傳輸部91進行各種信號之收發。
圖50A及圖50B係顯示一個區域像素100之平面佈局。如圖50A所示，於第1基板SUB1，配置有區域像素100內之4個像素內之4個光電轉換部110與4個記憶部113。4個光電轉換部110沿區域像素100之區域內之四角配置，於由4個光電轉換部110夾著之部分配置有4個記憶部113。
如圖50B所示，於第2基板SUB2，於區域像素100之區域內之全域配置有AD轉換部190。
如此，第12例之區域像素100中，由於將光電轉換部110與記憶部113配置於第1基板SUB1，將AD轉換部190配置於第2基板SUB2，故可擴大光電轉換部110之面積，謀求開口率或解析度之提高。又，由於第1基板SUB1將複數個光電轉換部110之浮動擴散區FD之電荷以同一信號傳輸部91傳輸至第2基板SUB2，故可減少第1基板SUB1與第2基板SUB2之信號傳輸部91之數量，相應地可減少第1基板SUB1與第2基板SUB2之配線數。又，由於使用Cu-Cu連接91a作為信號傳輸部91，故可抑制信號傳播損失。
(區域像素100之第13例) 圖51係第13例之區域像素100之電路圖，圖52係第13例之區域像素100之剖視圖，圖53A係圖52之A-A線方向之俯視圖，圖53B係圖52之B-B線方向之俯視圖，圖53C係圖52之C-C線方向之俯視圖。以下，以與第12例之區域像素100之不同點為中心進行說明。
具有第13例之區域像素100之攝像裝置1如圖52所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1配置有光電轉換部110與記憶部113。於第2區域AR2與第3區域AR3，將AD轉換部190分割為第1分割AD轉換部190a與第2分割AD轉換部190b之兩者而配置。
第1分割AD轉換部190a具有AD轉換部190內之電晶體12、13、157、158。第2分割AD轉換部190b具有AD轉換部190內之剩餘部分，具體而言，電晶體151、152、511～517。第1分割AD轉換部190a與第2分割AD轉換部190b收發差動對即電晶體12、157之兩汲極信號。
第1區域AR1與第2區域AR2以包含通孔91b之信號傳輸部91，依序收發4像素內之4個浮動擴散區FD之電荷。第2區域AR2與第3區域AR3以包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第1區域AR1配置於第1基板SUB1上，第2區域AR2配置於第2基板SUB2上，第3區域AR3配置於第3基板SUB3上。
圖53A所示之第1區域AR1內之平面佈局與圖50A同樣。於圖53B所示之第2區域AR2之全域，配置第1分割AD轉換部190a。於第2區域AR2之大致中央部，配置有於第1區域AR1與第2區域AR2間用以收發浮動擴散區FD之電荷之通孔。於圖53C所示之第3區域AR3之全域，配置第2分割AD轉換部190b。
如此，由於第13例之區域像素100將AD轉換部190分開配置於第2區域AR2與第3區域AR3，故可擴大AD轉換部190之配置面積。由於第2區域AR2與第3區域AR3以Cu-Cu連接91a進行信號收發，故可高速收發信號。又，第1區域AR1配置於第1基板SUB1上，第2區域AR2配置於第2基板SUB2上，經由包含通孔91b之信號傳輸部91進行信號收發。藉此，可擴大光電轉換部110與AD轉換部190(190a、190b)之配置面積。
(區域像素100之第14例) 圖54係第14例之區域像素100之電路圖，圖55係第14例之區域像素100之剖視圖，圖56A係圖55之A-A線方向之俯視圖，圖56B係圖55之B-B線方向之俯視圖，圖56C係圖55之C-C線方向之俯視圖。以下，以與第14例之區域像素100之不同點為中心進行說明。
具有第14例之區域像素100之攝像裝置1如圖55所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。第14例之區域像素100與第13例之不同在於，配置於第2區域AR2與第3區域AR3之AD轉換部190之分割方法。
第14例之第1分割AD轉換部190a具有AD轉換部190內之電晶體12、13、151、152、157、158、511、512。第2分割AD轉換部190b具有AD轉換部190內之電晶體513～517。即，AD轉換部190以輸出像素信號與參照信號之比較結果信號之電晶體512之源極節點分割。第1分割AD轉換部190a與第2分割AD轉換部190b經由包含Cu-Cu連接91a之信號傳輸部91，收發比較結果輸出信號。輸出比較結果輸出信號之電晶體512構成位準轉換部。
第14例之區域像素100之圖55所示之剖視圖、圖56A及圖56B所示之俯視圖，與第13例之區域像素100同樣。
(區域像素100之第12例～第14例之匯總) 圖57係匯集上述之第12例～第14例之區域像素100之特徵之圖。第12例～第14例之背面側皆為光照射面。第12例～第14例之區域像素100內之光電轉換部110與記憶部113配置於將矽作為材料之第1區域AR1。第12例之區域像素100內之AD轉換部190配置於將矽作為材料之第2區域AR2。第13例與第14例之區域像素100內之AD轉換部190分割配置於將矽作為材料之第2區域AR2與第3區域AR3。第12例～第14例之區域像素100內之第1區域AR1與第2區域AR2經由信號傳輸部91收發浮動擴散區FD之電荷。第12例之區域像素100內之信號傳輸部91為Cu-Cu連接91a。第13例與第14例之攝像裝置1內之第1區域AR1與第2區域AR2按各像素100，經由包含通孔91b之信號傳輸部91，收發4個像素內之4個浮動擴散區FD之電荷。第13例之攝像裝置1內之第2區域AR2與第3區域AR3按各區域像素100，經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第14例之攝像裝置1內之第2區域AR2與第3區域AR3按各區域像素100，經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之比較結果輸出信號。
(區域像素100之第15例) 圖58係第15例之區域像素100之電路圖，圖59係第15例之區域像素100之剖視圖，圖60A係圖59之A-A線方向之俯視圖，圖60B係圖59之B-B線方向之俯視圖，圖60C係圖59之C-C線方向之俯視圖。圖58、圖59、圖60A、圖60B及圖60C係顯示區域像素100具有4個像素之例。
具有第15例之區域像素100之攝像裝置1如圖58與圖59所示，具備積層之第1區域AR1及第2區域AR2。第1區域AR1係將矽作為材料之第1基板SUB1，第2區域AR2係將矽作為材料之第2基板SUB2。於第1區域AR1，積層有光電轉換部110、記憶部113及配線層。於第2區域AR2，積層有配線層與AD轉換部190。
如圖60A與圖60B所示，光電轉換部110與記憶部113配置於第1區域AR1之互不相同之層之全域。藉此，可較第12例～第14例擴大光電轉換部110與記憶部113之配置面積。又，AD轉換部190配置於與第2區域AR2之配線層不同層之全域。
第1區域AR1與第2區域AR2經由包含Cu-Cu連接91a之信號傳輸部91，收發浮動擴散區FD之電荷。
如此，第15例之區域像素100中，由於將記憶部113配置於與光電轉換部110不同之層，故可擴大記憶部113與光電轉換部110之面積，可提高光電轉換部110之開口率，且可增加記憶部113之記憶容量。又，亦可細微化。
(區域像素100之第16例) 圖61係第16例之區域像素100之電路圖，圖62係第16例之區域像素100之剖視圖，圖63A係圖62之A-A線方向之俯視圖，圖63B係圖62之B-B線方向之俯視圖，圖63C係圖62之C-C線方向之俯視圖，圖63D係圖62之D-D線方向之俯視圖。以下，以與第13例及第15例之區域像素100之不同點為中心進行說明。
具有第16例之區域像素100之攝像裝置1如圖61及圖62所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1，積層有光電轉換部110與記憶部113。AD轉換部190與圖51同樣，分割為第1分割AD轉換部190a與第2分割AD轉換部190b。於第2區域AR2配置有第1分割AD轉換部190a，於第3區域AR3配置有第2分割AD轉換部190b。
第16例之區域像素100除第1區域AR1之層構成不同以外，與第13例之區域像素100相同，因而省略共通部分之說明。
(區域像素100之第17例) 圖64係第17例之區域像素100之電路圖，圖65係第17例之區域像素100之剖視圖，圖66A係圖65之A-A線方向之俯視圖，圖66B係圖65之B-B線方向之俯視圖，圖66C係圖65之C-C線方向之俯視圖，圖66D係圖65之D-D線方向之俯視圖。以下，以與第14例及第16例之區域像素100之不同點為中心進行說明。
具有第17例之區域像素100之攝像裝置1如圖64及圖65所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1，積層有光電轉換部110與記憶部113。AD轉換部190與圖56同樣，分割為第1分割AD轉換部190a與第2分割AD轉換部190b。於第2區域AR2配置有第1分割AD轉換部190a，於第3區域AR3配置有第2分割AD轉換部190b。
第17例之區域像素100除第1區域AR1之層構成不同以外，與第14例之區域像素100同樣，因而省略共通部分之說明。
(區域像素100之第15例～第17例之匯總) 圖67係匯集上述第15例～第17例之區域像素100之特徵之圖。第15例～第17例之背面側皆為光照射面。第15例～第17例之區域像素100內之光電轉換部110與記憶部113積層配置於將矽作為材料之第1區域AR1。第15例之區域像素100內之AD轉換部190配置於將矽作為材料之第2區域AR2。第16例與第17例之區域像素100內之AD轉換部190分割配置於將矽作為材料之第2區域AR2與第3區域AR3。第15例～第17例之區域像素100內之第1區域AR1與第2區域AR2經由信號傳輸部91，收發浮動擴散區FD之電荷。第15例之區域像素100內之信號傳輸部91為Cu-Cu連接91a。第16例與第17例之區域像素100內之第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。第16例之區域像素100內之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第17例之區域像素100內之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之比較結果輸出信號。
(區域像素100之第18例) 圖68係第18例之區域像素100之電路圖，圖69係第18例之區域像素100之剖視圖，圖70A係圖69之A-A線方向之俯視圖，圖70B係圖69之B-B線方向之俯視圖。圖68、圖69、圖70A及圖70B係顯示區域像素100具有4個像素之例。
第18例之區域像素100具有將矽以外者作為材料之光電轉換部110。矽以外之材料例如為有機半導體材料。如此，第18例之光電轉換部110具有包含矽以外之材料之半導體層。更詳細而言，第18例之光電轉換部110具有積層有上部電極層11a、光電轉換層11b、電荷累積層11c、絕緣層11d、下部電極層11e之構造。電荷累積層11c作為記憶部113發揮功能。
具有第18例之區域像素100之攝像裝置1如圖68與圖69所示，具備積層之第1區域AR1及第2區域AR2。第1區域AR1與第2區域AR2配置於同一基板上之不同層。於第1區域AR1，光電轉換部110與記憶部113分別配置於不同層。供光電轉換部110與記憶部113配置之各層係將矽以外者作為材料之半導體層。更具體而言，於第1區域AR1，積層有將矽以外者作為材料之光電轉換層11b、電荷累積層11c、及絕緣層11d。
於第2區域AR2，配線層75與AD轉換部190分別配置於不同層。供AD轉換部190配置之層係將矽作為材料之半導體層。
圖70A係光電轉換部110與記憶部113之邊界附近之俯視圖。如上述，光學轉換部110與記憶部113分別配置於不同層，但光電轉換部110與記憶部113之至少一者之一部分亦可遍及二層配置。
第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。
具有第18例之區域像素100之攝像裝置1於前步驟中，於支持基板上配置將矽作為材料之半導體層，依序形成AD轉換部190與配線層，於其後之後步驟中，形成非矽半導體層，依序形成記憶部113與光電轉換部110。
如此，第18例之區域像素100具有於同一基板上，積層有包含矽之AD轉換部190、將矽以外者作為材料之記憶部113及光電轉換部110之構造。由於光電轉換部110與AD轉換部190經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷，故可削減通孔之數量，相應地可擴大光電轉換部110或AD轉換部190之面積。
(區域像素100之第19例) 圖71係第19例之區域像素100之電路圖，圖72係第19例之區域像素100之剖視圖，圖73A係圖72之A-A線方向之俯視圖，圖73B係圖72之B-B線方向之俯視圖，圖73C係圖72之C-C線方向之俯視圖。以下，以與第13例及第15例之區域像素100之不同點為中心進行說明。
具有第19例之區域像素100之攝像裝置1如圖71及圖72所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。於第1區域AR1，積層有將矽以外者作為材料之光電轉換部110與記憶部113。AD轉換部190分割為第1分割AD轉換部190a與第2分割AD轉換部190b。第1分割AD轉換部190a與光電轉換部110收發浮動擴散區FD之電荷。第1分割AD轉換部190a具有AD轉換部190內之差動對之電晶體12、157與電晶體13、158。第2分割AD轉換部190b具有AD轉換部190內之剩餘部分，具體而言為電晶體151、152、511～517。於第2區域AR2配置有第1分割AD轉換部190a，於第3區域AR3配置有第2分割AD轉換部190b。第1區域AR1與第2區域AR2積層於第1基板SUB1上。第3區域AR3配置於第2基板SUB2上。
第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發差動對之電晶體12、157之汲極信號。
如圖73B及圖73C所示，由於第1分割AD轉換部190a與第2分割AD轉換部190b分別配置於各區域之全域，故可擴大AD轉換部190之配置面積。
(區域像素100之第20例) 圖74係第20例之區域像素100之電路圖，圖75係第20例之區域像素100之剖視圖，圖76A係圖75之A-A線方向之俯視圖，圖76B係圖75之B-B線方向之俯視圖，圖76C係圖75之C-C線方向之俯視圖。以下，以與第19例之區域像素100之不同點為中心進行說明。
第20例之區域像素100與第19例之不同在於，AD轉換部190內之分割場所。第20例之AD轉換部190分割為與圖64同樣之第1分割AD轉換部190a與第2分割AD轉換部190b。其他與第19例同樣，圖75之剖視圖及圖76A～圖76C之俯視圖，與圖72之剖視圖及圖73A～圖73C之俯視圖同樣。
(區域像素100之第18例～第20例之匯總) 圖77係匯集上述第18例～第20例之區域像素100之特徵之圖。第18例之正面側為光照射面，相對於此，第19例與第20例之背面側為光照射面。第18例～第20例之區域像素100內之光電轉換部110與記憶部113積層配置於將矽以外者作為材料之第1區域AR1。第18例之區域像素100內之AD轉換部190配置於將矽作為材料之第2區域AR2。第19例與第20例之區域像素100內之AD轉換部190分割配置於將矽作為材料之第2區域AR2與第3區域AR3。第18例～第20例之區域像素100內之第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發浮動擴散區FD之電荷。第19例之區域像素100內之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。第20例之區域像素100內之第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之比較結果輸出信號。
(區域像素100之第21例) 圖78係第21例之區域像素100之電路圖，圖79係第21例之區域像素100之剖視圖，圖80A係圖79之A-A線方向之俯視圖，圖80B係圖79之B-B線方向之俯視圖，圖80C係圖79之C-C線方向之俯視圖。圖78、圖79、圖80A、圖80B及圖80C係顯示區域像素100具有4個像素之例。 第21例之區域像素100具有將矽以外者作為材料之光電轉換部110(第1光電轉換部110a)、及將矽作為材料之光電轉換部110(第2光電轉換部110b)。矽以外之材料例如包含有機半導體材料。第1光電轉換部110a例如進行綠色之光電轉換，第2光電轉換部110b例如進行紅色與藍色之光電轉換。
如圖78所示，於AD轉換部190內之電晶體12之閘極與電晶體13之源極，連接有第1光電轉換部110a之浮動擴散區FD、及第2光電轉換部110b之浮動擴散區FD。 具有第21例之區域像素100之攝像裝置1如圖78與圖79所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。第1區域AR1與第2區域AR2積層於第1基板SUB1上。第3區域AR3配置於第2基板SUB2上。於第1區域AR1，以矽以外之材料積層有第1光電轉換部110a與記憶部113。於第2區域AR2，配置有將矽作為材料之第2光電轉換部110b。於第3區域AR3，配置有將矽作為材料之AD轉換部190。
第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖80A與圖80B所示，由於第1光電轉換部110a與第2光電轉換部110b配置於各區域之全域，故可提高開口率。 如此，第21例之區域像素100具有2種光電轉換部110(110a、110b)，將各光電轉換部110之浮動擴散區FD之電荷經由通孔91b與Cu-Cu連接91a傳輸至AD轉換部190。由於將各光電轉換部110配置於不同層之全域，故可確保各光電轉換部110之配置面積足夠。
(區域像素100之第22例) 圖81係第22例之區域像素100之電路圖，圖82係第22例之區域像素100之剖視圖，圖83A係圖82之A-A線方向之俯視圖，圖83B係圖82之B-B線方向之俯視圖，圖83C係圖82之C-C線方向之俯視圖。以下，以與第13例及第15例之區域像素100之不同點為中心進行說明。
具有第22例之區域像素100之攝像裝置1如圖81及圖82所示，具備積層之第1區域AR1、第2區域AR2及第3區域AR3。第22例之區域像素100與第21例同樣，具有將矽以外者作為材料之第1光電轉換部110a、及將矽作為材料之第2光電轉換部110b。於第21例之第2光電轉換部110b未連接記憶部，但於第22例之第2光電轉換部110b連接有第2記憶部113b。此處，將連接於第1光電轉換部110a之記憶部113稱為第1記憶部113a，將連接於第2光電轉換部110b之記憶部113稱為第2記憶部113b。
於第1區域AR1，積層有將矽以外者作為材料之第1光電轉換部110a與第1記憶部113a。於第2區域AR2，將矽作為材料之第2光電轉換部110b與第2記憶部113b配置於同一層。於第3區域AR3配置有將矽作為材料之AD轉換部190。第1區域AR1與第2區域AR2積層於第1基板SUB1上，第3區域AR3配置於第2基板SUB2上。
第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如此，由於第22例之區域像素100於第1光電轉換部110a連接有第1記憶部113a，於第2光電轉換部110b連接有第2記憶部113b，故可以全域快門方式進行拍攝。
(區域像素100之第23例) 圖84係第23例之區域像素100之電路圖，圖85係第23例之區域像素100之剖視圖，圖86A係圖85之A-A線方向之俯視圖，圖86B係圖85之B-B線方向之俯視圖，圖86C係圖85之C-C線方向之俯視圖。以下，以與第23例之區域像素100之不同點為中心進行說明。
第23例之區域像素100如圖85所示，與第22例之不同點在於，於第2區域AR2積層有第2光電轉換部110b與第2記憶部113b。圖86B之俯視圖為第2光電轉換部110b與第2記憶部113b之邊界附近之俯視圖，第2光電轉換部110b與第2記憶部113b分別配置於各區域之全域。第23例之第2區域AR2以外之構成與第22例相同。
(區域像素100之第21例～第23例之匯總) 圖87係匯集第21例～第23例之區域像素100之特徵之圖。第21例～第23例之背面側皆為光照射面。第21例～第23例中，第1光電轉換部110a與第1記憶部113a配置於將矽以外者作為材料之第1區域AR1。第22例及第23例之第2光電轉換部110b與第2記憶部113b配置於將矽作為材料之第2區域AR2。第21例～第23例之AD轉換部190配置於將矽作為材料之第3區域AR3。第21例～第23例中，第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第21例～第23例中，第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
(區域像素100之第24例) 圖88係第24例之區域像素100之電路圖，圖89係第24例之區域像素100之剖視圖，圖90A係圖89之A-A線方向之俯視圖，圖90B係圖89之B-B線方向之俯視圖，圖90C係圖89之C-C線方向之俯視圖。圖88、圖89、圖90A、圖90B及圖90C係顯示區域像素100具有4個像素之例。 第24例之區域像素100與第23例同樣，具備：第1光電轉換部110a，其將矽以外者作為材料；第2光電轉換部110b，其將矽作為材料；第1記憶部113a，其連接於第1光電轉換部110a，將矽以外者作為材料；及第2記憶部113b，其連接於第2光電轉換部110b，將矽作為材料。
第24例之區域像素100與第23例不同，具有接收第1光電轉換部110a之浮動擴散區FD之電荷之第1AD轉換部190a、及接收第2光電轉換部110b之浮動擴散區FD之電荷之第2AD轉換部190b。如此，第24例之區域像素100與第23例相比，AD轉換部190之數量較多。
如圖88及圖89所示，於第1區域AR1，積層有將矽以外者作為材料之第1光電轉換部110a與第1記憶部113a。於第2區域AR2，將矽作為材料之第2光電轉換部110b與第2記憶部113b配置於同一層。於第3區域AR3，將矽作為材料之第1AD轉換部190a與第2AD轉換部190b配置於同一層。第1區域AR1與第2區域AR2積層於第1基板SUB1上，第3區域AR3配置於第2基板SUB2上。第1區域AR1與第3區域AR3經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖90A所示，第1光電轉換部110a與第1記憶部113a配置於各區域之全域。如圖90B所示，由於第2光電轉換部110b與第2記憶部113b配置於同一層，故第2光電轉換部110b之配置面積小於第1光電轉換部110a，且第2記憶部113b之配置面積小於第2記憶部113b。如圖90C所示，第1AD轉換部190a以包圍第2AD轉換部190b之方式配置。
第24例之區域像素100中，由於具備第1光電轉換部110a用之第1AD轉換部190a、及第2光電轉換部110b用之第2AD轉換部190b，故第1AD轉換部190a與第2AD轉換部190b可同時並行進行AD轉換，可縮短AD轉換處理時間。
(區域像素100之第25例) 圖91係第25例之區域像素100之電路圖，圖92係第25例之區域像素100之剖視圖，圖93A係圖92之A-A線方向之俯視圖，圖93B係圖92之B-B線方向之俯視圖，圖93C係圖92之C-C線方向之俯視圖。以下，以與第24例之不同點為中心進行說明。
第25例之區域像素100中，與第24例之不同在於第2區域AR2之構成。於第25例之第2區域AR2，如圖92所示，積層有第2光電轉換部110b與第2記憶部113b。藉此，如圖93B所示，第2光電轉換部110b與第2記憶部113b配置於各區域之全域。
(區域像素100之第24例與第25例之匯總) 圖94係匯集第24例與第25例之區域像素100之特徵之圖。第24例與第25例之背面側皆為光照射面。第24例與第25例中，第1光電轉換部110a與第1記憶部113a以矽以外之材料形成，第2光電轉換部110b與第2記憶部113b以矽形成。第24例與第25例中，第1光電轉換部110a與第1記憶部113a配置於第1區域AR1，第2光電轉換部110b與第2記憶部113b配置於第2區域AR2。第1光電轉換部110a與第1記憶部113a於第24例中配置於第1區域AR1之同一層，於第25例中積層於第1區域AR1。第24例與第25例中，第1區域AR1與第2區域AR2經由包含通孔91b與Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。第2區域AR2與第3區域AR3經由包含Cu-Cu連接91a之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
(區域像素100之第23例) 圖95係第23例之區域像素100之電路圖，圖96係第23例之區域像素100之剖視圖，圖97A係圖96之A-A線方向之俯視圖，圖97B係圖96之B-B線方向之俯視圖，圖97C係圖96之C-C線方向之俯視圖。圖95、圖96、圖97A及圖97B係顯示區域像素100具有4個像素之例。
第23例之區域像素100如圖95所示，每個像素具有第1光電轉換部110a與第2光電轉換部110b。第1光電轉換部110a與第2光電轉換部110b皆具有將矽作為材料之半導體層。又，於第1光電轉換部110a連接有第1記憶部113a，於第2光電轉換部110b連接有第2記憶部113b。藉此，具有第23例之區域像素100之攝像裝置1以全域快門方式進行拍攝。
具有第23例之區域像素100之攝像裝置1具備第1區域AR1及第2區域AR2。於第1區域AR1，積層有第1光電轉換部110a與第1記憶部113a，且積層有第2光電轉換部110b與第2記憶部113b。圖96中，顯示有於第1光電轉換部110a下之層配置有第2光電轉換部110b，於第2光電轉換部110b下之層配置有第2記憶部113b，以跨越第2光電轉換部110b之層與第2記憶部113b之層之方式配置有第1記憶部113a之例，但第1光電轉換部110a、第1記憶部113a、第2光電轉換部110b及第2記憶部113b之配置順序或配置場所為任意。第1區域AR1配置於第1基板SUB1上。
於第2區域AR2配置有AD轉換部190。第2區域AR2配置於第2基板SUB2上。
第1基板SUB1與第2基板SUB2經由包含Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷、及第2光電轉換部110b之浮動擴散區FD之電荷。
(區域像素100之第27例) 圖98係第27例之區域像素100之電路圖，圖99係第27例之區域像素100之剖視圖，圖100A係圖99之A-A線方向之俯視圖，圖100B係圖99之B-B線方向之俯視圖，圖100C係圖99之C-C線方向之俯視圖。以下，以與第23例之不同點為中心進行說明。
第27例之區域像素100與第23例之共通點在於，每個像素具有第1光電轉換部110a與第2光電轉換部110b，但第27例之第1光電轉換部110a與第2光電轉換部110b皆具有將矽以外作為材料之半導體層，例如以有機半導體材料構成。
如圖99所示，於第1區域AR1積層有第1光電轉換部110a與第1記憶部113a，且積層有第2光電轉換部110b與第2記憶部113b。圖99中，自上向下依序積層有第1光電轉換部110a、第1記憶部113a、第2光電轉換部110b及第2記憶部113b，但積層順序為任意。
於第2區域AR2配置有將矽作為材料之AD轉換部190。第1區域AR1與第2區域AR2積層於同一基板上。第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷，且經由包含其他通孔91b之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。
如圖100A、圖100B及圖100C所示，由於第1光電轉換部110a、第1記憶部113a、第2光電轉換部110b、第2記憶部113b及AD轉換部190分別配置於各區域之全域，故即使每個像素具有第1光電轉換部110a與第2光電轉換部110b，亦無開口率降低之虞。
(區域像素100之第28例) 圖101係第28例之區域像素100之電路圖，圖102係第28例之區域像素100之剖視圖，圖103A係圖102之A-A線方向之俯視圖，圖103B係圖102之B-B線方向之俯視圖，圖103C係圖102之C-C線方向之俯視圖，圖103D係圖102之D-D線方向之俯視圖。以下，以與第27例之不同點為中心進行說明。
第28例之區域像素100與第27例同樣，具備具有矽以外之半導體層之第1光電轉換部110a與第2光電轉換部110b。第28例之區域像素100與第27例之不同點在於，將AD轉換部190分割為第1分割AD轉換部190a與第2分割AD轉換部190b，且分開配置於第3區域AR3與第4區域AR4。
於第1區域AR1積層有第1光電轉換部110a與第1記憶部113a。於第2區域AR2積層有第2光電轉換部110b與第2記憶部113b。第1區域AR1、第2區域AR2及第3區域AR3積層於第1基板SUB1上。第4區域AR4配置於第2基板SUB2上。
第1區域AR1內之第1光電轉換部110a與第1分割AD轉換部190a經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110a之浮動擴散區FD之電荷。又，第2區域AR2之第2光電轉換部110b與第1分割AD轉換部190a經由包含通孔91b之信號傳輸部91，收發第2光電轉換部110b之浮動擴散區FD之電荷。第3區域AR3與第4區域AR4經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。
由於第28例之區域像素100將AD轉換部190分割為2個，且分別配置於不同層，故可較第27例擴大AD轉換部190之配置面積。
(區域像素100之第23例～第28例之匯總) 圖104係匯集上述第26例～第28例之區域像素100之特徵之圖。第26例與第28例之背面側為光照射面，相對於此，第27例之正面側為光照射面。第26例之第1光電轉換部110a與第2光電轉換部110b皆具有將矽作為材料之半導體層，相對於此，第27例與第28例之第1光電轉換部110a與第2光電轉換部110b皆具有將矽以外者作為材料之半導體層。第26例～第28例中，第1光電轉換部110a、第1記憶部113a、第2光電轉換部110b及第1記憶部113a配置於第1基板SUB1。第26例與第27例中，AD轉換部190配置於第2區域AR2。第28例中，第1分割AD轉換部190a配置於第1區域AR1，第2分割AD轉換部190b配置於第2區域AR2。
第26例中，第1區域AR1與第2區域AR2經由包含Cu-Cu連接91a之信號傳輸部91，收發第1光電轉換部110a與第2光電轉換部110b之浮動擴散區FD之電荷。第27例中，第1區域AR1與第2區域AR2經由包含通孔91b之信號傳輸部91，收發第1光電轉換部110a與第2光電轉換部110b之浮動擴散區FD之電荷。第28例中，第3區域AR3與第4區域AR4經由包含Cu-Cu連接91a之信號傳輸部91，收發AD轉換部190內之差動對之汲極信號。
(區域像素100之其他變化例) 上述第26例～第28例之區域像素100中，第1光電轉換部110a與第2光電轉換部110b共用一個AD轉換部190，但如第24例或第25例所示，亦可設置與第1光電轉換部110a對應之第1AD轉換部190a、及與第2光電轉換部110b對應之第2AD轉換部190b。
第11例與第28例中，於第1區域AR1與第2區域AR2收發AD轉換部190內之差動對之汲極信號，亦可於第1區域AR1與第2流域收發AD轉換部190內之比較結果輸出信號。
上述第3例、第6例、第9例、第14例及第17例中，如圖105之上半部分之電路圖所示，將AD轉換部190內之直至輸出比較結果信號之電晶體512為止之部分，設為第1分割AD轉換部190a，將電晶體512之後段側設為第2分割AD轉換部190b，將AD轉換部190分割成二個，分別配置於不同區域。第1分割AD轉換部190a與第2分割AD轉換部190b之邊界無需為電晶體512之汲極節點，例如圖105之下半部分之電路圖所示，亦可為AD轉換部190內之電晶體152之汲極節點。
＜對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人行動載具、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖106係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖106所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及統合控制單元12050。又，作為統合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010依照各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等之控制裝置發揮功能。
車體系統控制單元12020依照各種程式，控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙啟動系統、智慧鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈具之控制裝置發揮功能。該情形時，可對車體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈具等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係受光且輸出對應於該光之受光量的電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距資訊輸出。又，攝像部12031受光之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。對車內資訊檢測單元12040，連接有例如檢測駕駛者的狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或精神集中程度，亦可判斷駕駛者是否在打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含迴避車輛碰撞或緩和衝擊、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告或車輛偏離車道警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12030輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制頭燈，進行將遠光燈切換成近光燈等以謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一種輸出信號。於圖106之例中，作為輸出裝置，例示擴音器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖107係顯示攝像部12031之設置位置之例之圖。
於圖107中，具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、側視鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。裝備於前保險桿之攝像部12101及裝備於車廂內之擋風玻璃之上部之攝像部12105主要取得車輛12100前方之圖像。裝備於側視鏡之攝像部12102、12103主要取得車輛12100側方之圖像。裝備於後保險桿或尾門之攝像部12104主要取得車輛12100後方之圖像。裝備於車廂內之擋風玻璃之上部之攝像部12105主要使用於檢測前方車輛或行人、障礙物、號誌機、交通標識或車道線等。
另，圖107中顯示攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由將攝像部12101至12104拍攝之圖像資料重合，而可獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內與各立體物之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可尤其擷取在車輛12100之行進路上某最接近之立體物、且於與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物作為前方車。再者，微電腦12051可設定於近前應與前方車預先確保之車間距離，進行自動剎車控制(亦包含停止追隨控制)或自動加速控制(亦包含追隨起步控制)等。可如此地進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，且使用於自動迴避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當碰撞風險為設定值以上而有可能發生碰撞之狀況時，經由擴音器12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理判別是否為行人之順序而進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且辨識為行人，則聲音圖像輸出部12052以對該經辨識之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，針對可適用本揭示之技術之車輛控制系統之一例進行了說明。本揭示之技術可適用於以上說明之構成中之攝像部12031等。具體而言，本揭示之攝像裝置1可適用於攝像部12031。藉由對攝像部12031適用本揭示之技術，可獲得更清晰之攝影圖像，故可減輕駕駛者之疲勞。
另，本技術可採取如下之構成。 (1)一種攝像裝置，其具備： 複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素內之複數個上述光電轉換部、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域分開設置； 供上述區域像素內之上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域經由同一上述信號傳輸部，收發上述複數個浮動擴散區之電荷。 (2)如(1)之攝像裝置，其中上述光電轉換部具有矽之半導體層、或矽以外之半導體層。 (3)如(2)之攝像裝置，其中上述矽以外之半導體層為包含有機半導體材料之半導體層。 (4)如(1)至(3)中任一項之攝像裝置，其具備：記憶部，其按上述各像素設置，累積經上述光電轉換部光電轉換之電荷； 第1傳輸電晶體，其按上述各像素設置，切換控制是否將經上述光電轉換部光電轉換之電荷累積於上述記憶部；及 第2傳輸電晶體，其按上述各像素設置，切換控制是否將累積於上述記憶部之電荷傳輸至上述浮動擴散區。 (5)如(4)之攝像裝置，其中上述記憶部配置於上述複數個區域中，供上述光電轉換部配置之區域。 (6)如(5)之攝像裝置，其中上述記憶部配置於與上述光電轉換部相同層，或配置於供上述光電轉換部配置之層所積層的層。 (7)如(4)之攝像裝置，其中上述記憶部配置於上述複數個區域中，與供上述類比-數位轉換部配置之區域不同之區域。 (8)如(7)之攝像裝置，其中上述不同區域具有電性連接於上述浮動擴散區之配線層； 上述記憶部配置於與上述配線層相同之層。 (9)如(1)至(8)中任一項之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器、上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之同一區域。 (10)如(1)至(8)中任一項之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器與上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之互不相同之區域。 (11)如(1)至(8)中任一項之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器及上述比較輸出處理部與上述波形整形部配置於上述複數個區域中之互不相同之區域。 (12)如(1)至(11)中任一項之攝像裝置，其具有：第1區域，其供上述光電轉換部配置；及 第2區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部於上述第1區域及上述第2區域間，收發上述浮動擴散區之電荷。 (13)如(1)至(11)中任一項之攝像裝置，其中上述光電轉換部具有： 第1光電轉換部；及 第2光電轉換部；且 上述浮動擴散區具有： 第1浮動擴散區，其累積經上述第1光電轉換部光電轉換之電荷；及 第2浮動擴散區，其累積經上述第2光電轉換部光電轉換之電荷；且 上述複數個區域具有： 第1區域，其供上述第1光電轉換部配置； 第2區域，其供上述第2光電轉換部配置；及 第3區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部具有： 第1信號傳輸部，其於上述第1區域及上述第3區域間，收發上述第1浮動擴散區之電荷；及 第2信號傳輸部，其於上述第2區域及上述第3區域間，收發上述第2浮動擴散區之電荷。 (14)如(13)之攝像裝置，其中上述第1光電轉換部及上述第2光電轉換部之一者具有矽之半導體層，上述第1光電轉換部及上述第2光電轉換部之另一者具有矽以外之半導體層。 (15)如(13)或(14)之攝像裝置，其具備： 第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷；且 上述第1記憶部配置於上述第1區域； 上述第2記憶部配置於上述第2區域； 上述第1浮動擴散區累積與記憶於上述第1記憶部之電荷對應之電荷； 上述第2浮動擴散區累積與記憶於上述第2記憶部之電荷對應之電荷。 (16)如(13)或(14)之攝像裝置，其具備記憶部，其按上述各像素設置，累積經上述第1光電轉換部及上述第2光電轉換部之任一者光電轉換之電荷； 上述記憶部配置於上述第2區域； 上述第1浮動擴散區及上述第2浮動擴散區之任一者累積與記憶於上述記憶部之電荷對應之電荷，上述第1浮動擴散區及上述第2浮動擴散區之另一者累積未記憶於上述記憶部、經上述第1光電轉換部或上述第2光電轉換部光電轉換之電荷。 (17)如(13)之攝像裝置，其中上述第1光電轉換部及上述第2光電轉換部之兩者具有矽之半導體層，或矽以外之半導體層。 (18)如(17)之攝像裝置，其具備：第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷。 (19)如(18)之攝像裝置，其中上述第1記憶部及上述第2記憶部之至少一者跨及上述第1區域及上述第2區域設置。 (20)一種電子機器，其具備： 攝像裝置，其輸出光電轉換後之各像素之數位信號；及 信號處理部，其對上述數位信號進行信號處理；且 上述攝像裝置具備： 複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為上述數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述光電轉換部配置之區域，與供上述類比-數位轉換部配置之區域分開設置； 上述信號傳輸部於供上述光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域間，收發上述浮動擴散區之電荷。
本揭示之態樣並非限定於上述各個實施形態，亦包含熟知本技藝者可想到之各種變化者，本揭示之效果亦不限定於上述內容。即，於不脫離自申請專利範圍所規定之內容及其均等物導出之本揭示之概念性思想與主旨之範圍內，可進行各種追加、變更或部分刪除。
1:攝像裝置 10:像素陣列部 11:信號線 11a:上部電極層 11b:光電轉換層 11c:電荷累積層 11d:絕緣層 11e:下部電極層 11e:下部電極 12:信號輸入電晶體 13:MOS電晶體 20:時刻碼產生部 21:信號線 22:信號線 23:時脈信號 30:參照信號產生部 31:信號線 40:垂直驅動部 41:信號線 42:控制信號產生部 43:電源部 50:水平控制部 51:圖像信號 52:時刻碼解碼部 53:行信號處理部 54:時脈信號產生部 71:配線層 72:彩色濾光片 73:晶載透鏡 74:元件分離層 75:配線層 76:保護層 91:信號傳輸部 91a:Cu-Cu連接 91b:通孔 100:區域像素 101～107:信號線 110:光電轉換部 110a:第1光電轉換部 110b:第2光電轉換部 110c:第3光電轉換部 110d:第4光電轉換部 111:電荷產生部 111a～111d:電荷產生部 113:記憶部 113a:第1記憶部 113b:第2記憶部 113c:第3記憶部 113d:第4記憶部 150:比較部 151:MOS電晶體 152:MOS電晶體 157:參照輸入電晶體 158:MOS電晶體 160:比較輸出處理部 161:前置放大部 162:位準轉換部 163:波形整形部 170:轉換結果保持部 171:記憶控制部 172:記憶部 173:記憶部 179:記憶部 190:AD轉換部 190a:第1AD轉換部 190b:第2AD轉換部 200:時刻碼傳輸部 210:碼保持部 211:正反器 212:正反器 218:正反器 220:時脈緩衝器 221～224:反轉閘極 230:碼保持部 240:時脈緩衝器 501:光電二極體 502:MOS電晶體 503:MOS電晶體 504:MOS電晶體 504a～504d:傳輸電晶體 511～517:MOS電晶體 521:OR閘極 522:位元記憶部 523:雙向開關 524:信號線 526:信號線 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:統合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:擴音器 12062:顯示部 12063:儀表板 12100:車輛 12101～12105:攝像部 12111～12114:攝像範圍 AR1:第1區域 AR2:第1區域 AR3:第3區域 CODE1～CODE8:信號線 FD:浮動擴散區 INI:信號線 OFD:信號線 OFG:信號線 REF:信號線 RST:重設信號 SEL1～SEL4:信號線 SUB1:第1基板 SUB2:第2基板 SUB3:第3基板 t1～t11:時刻 T1～T6:時刻 TX:信號線 TX_A:信號 TX_B:信號 TX_C:信號 TX_D:信號 TXG:傳輸信號 Vb:傳輸信號 VBIAS:電源線 VCO:輸出信號 VDDH:電源線 VOFG:重設電壓 WORD:信號線
圖1係顯示本技術之一實施形態之攝像裝置之構成例之圖。 圖2係顯示本技術之一實施形態之垂直驅動部之構成例之圖。 圖3係顯示本技術之一實施形態之水平控制部之構成例之圖。 圖4A係顯示本技術之一實施形態之區域像素之構成例之圖。 圖4B係顯示與全域快門方式對應之區域像素之概略構成之方塊圖。 圖5A係顯示本技術之一實施形態之光電轉換部之構成例之圖。 圖5B係全域快門方式之光電轉換部之電路圖。 圖6係顯示本技術之一實施形態之比較部之構成例之圖。 圖7係顯示本技術之一實施形態之比較輸出處理部之構成例之圖。 圖8係顯示本技術之一實施形態之轉換結果保持部之構成例之圖。 圖9係顯示本技術之一實施形態之時刻碼傳輸部之構成例之圖。 圖10係本揭示之攝像裝置之1訊框期間之時序圖。 圖11係第1例之區域像素之電路圖。 圖12係第1例之區域像素之剖視圖。 圖13A係圖12之A-A線方向之俯視圖。 圖13B係圖12之B-B線方向之俯視圖。 圖14係第2例之區域像素之電路圖。 圖15係第2例之區域像素之剖視圖。 圖16A係圖15之A-A線方向之俯視圖。 圖16B係圖15之B-B線方向之俯視圖。 圖16C係圖15之C-C線方向之俯視圖。 圖17係第3例之區域像素之電路圖。 圖18係第3例之區域像素之剖視圖。 圖19A係圖18之A-A線方向之俯視圖。 圖19B係圖18之B-B線方向之俯視圖。 圖19C係圖18之C-C線方向之俯視圖。 圖20係匯集第1例～第3例之區域像素之特徵之圖。 圖21係第4例之區域像素之電路圖。 圖22係第4例之區域像素之剖視圖。 圖23A係圖22之A-A線方向之俯視圖。 圖23B係圖22之B-B線方向之俯視圖。 圖24係第5例之區域像素之電路圖。 圖25係第5例之區域像素之剖視圖。 圖26A係圖25之A-A線方向之俯視圖。 圖26B係圖25之B-B線方向之俯視圖。 圖26C係圖25之C-C線方向之俯視圖。 圖27係第6例之區域像素之電路圖。 圖28係第6例之區域像素之剖視圖。 圖29A係圖28之A-A線方向之俯視圖。 圖29B係圖28之B-B線方向之俯視圖。 圖29C係圖28之C-C線方向之俯視圖。 圖30係匯集第4例～第6例之區域像素之特徵之圖。 圖31係第7例之區域像素之電路圖。 圖32係第7例之區域像素之剖視圖。 圖33A係圖32之A-A線方向之俯視圖。 圖33B係圖32之B-B線方向之俯視圖。 圖33C係圖32之C-C線方向之俯視圖。 圖34係第8例之區域像素之電路圖。 圖35係第8例之區域像素之剖視圖。 圖36A係圖35之A-A線方向之俯視圖。 圖36B係圖35之B-B線方向之俯視圖。 圖36C係圖35之C-C線方向之俯視圖。 圖37係匯集第7例與第8例之區域像素之特徵之圖。 圖38係第9例之區域像素之電路圖。 圖39係第9例之區域像素之剖視圖。 圖40A係圖39之A-A線方向之俯視圖。 圖40B係圖39之B-B線方向之俯視圖。 圖40C係圖39之C-C線方向之俯視圖。 圖41係第10例之區域像素之電路圖。 圖42係第10例之區域像素之剖視圖。 圖43A係圖42之A-A線方向之俯視圖。 圖43B係圖42之B-B線方向之俯視圖。 圖43C係圖42之C-C線方向之俯視圖。 圖44係第11例之區域像素之電路圖。 圖45係第11例之區域像素之剖視圖。 圖46A係圖45之A-A線方向之俯視圖。 圖46B係圖45之B-B線方向之俯視圖。 圖46C係圖45之C-C線方向之俯視圖。 圖46D係圖45之D-D線方向之俯視圖。 圖47係匯集第9例～第11例之區域像素之特徵之圖。 圖48係第12例之區域像素之電路圖。 圖49係第12例之區域像素之剖視圖。 圖50A係圖49之A-A線方向之俯視圖。 圖50B係圖49之B-B線方向之俯視圖。 圖51係第13例之區域像素之電路圖。 圖52係第13例之區域像素之剖視圖。 圖53A係圖52之A-A線方向之俯視圖。 圖53B係圖52之B-B線方向之俯視圖。 圖53C係圖52之C-C線方向之俯視圖。 圖54係第14例之區域像素之電路圖。 圖55係第14例之區域像素之剖視圖。 圖56A係圖55之A-A線方向之俯視圖。 圖56B係圖55之B-B線方向之俯視圖。 圖56C係圖55之C-C線方向之俯視圖。 圖57係匯集第12例～第14例之區域像素之特徵之圖。 圖58係第15例之區域像素之電路圖。 圖59係第15例之區域像素之剖視圖。 圖60A係圖59之A-A線方向之俯視圖。 圖60B係圖59之B-B線方向之俯視圖。 圖60C係圖59之C-C線方向之俯視圖。 圖61係第16例之區域像素之電路圖。 圖62係第16例之區域像素之剖視圖。 圖63A係圖62之A-A線方向之俯視圖。 圖63B係圖62之B-B線方向之俯視圖。 圖63C係圖62之C-C線方向之俯視圖。 圖63D係圖62之D-D線方向之俯視圖。 圖64係第17例之區域像素之電路圖。 圖65係第17例之區域像素之剖視圖。 圖66A係圖65之A-A線方向之俯視圖。 圖66B係圖65之B-B線方向之俯視圖。 圖66C係圖65之C-C線方向之俯視圖。 圖66D係圖65之D-D線方向之俯視圖。 圖67係匯集第15例～第17例之區域像素之特徵之圖。 圖68係第18例之區域像素之電路圖。 圖69係第18例之區域像素之剖視圖。 圖70A係圖69之A-A線方向之俯視圖。 圖70B係圖69之B-B線方向之俯視圖。 圖71係第19例之區域像素之電路圖。 圖72係第19例之區域像素之剖視圖。 圖73A係圖72之A-A線方向之俯視圖。 圖73B係圖72之B-B線方向之俯視圖。 圖73C係圖72之C-C線方向之俯視圖。 圖74係第20例之區域像素之電路圖。 圖75係第20例之區域像素之剖視圖。 圖76A係圖75之A-A線方向之俯視圖。 圖76B係圖75之B-B線方向之俯視圖。 圖76C係圖75之C-C線方向之俯視圖。 圖77係匯集第18例～第20例之區域像素之特徵之圖。 圖78係第21例之區域像素之電路圖。 圖79係第21例之區域像素之剖視圖。 圖80A係圖79之A-A線方向之俯視圖。 圖80B係圖79之B-B線方向之俯視圖。 圖80C係圖79之C-C線方向之俯視圖。 圖81係第22例之區域像素之電路圖。 圖82係第22例之區域像素之剖視圖。 圖83A係圖82之A-A線方向之俯視圖。 圖83B係圖82之B-B線方向之俯視圖。 圖83C係圖82之C-C線方向之俯視圖。 圖84係第23例之區域像素之電路圖。 圖85係第23例之區域像素之剖視圖。 圖86A係圖85之A-A線方向之俯視圖。 圖86B係圖85之B-B線方向之俯視圖。 圖86C係圖85之C-C線方向之俯視圖。 圖87係匯集第21例～第23例之區域像素之特徵之圖。 圖88係第24例之區域像素之電路圖。 圖89係第24例之區域像素之剖視圖。 圖90A係圖89之A-A線方向之俯視圖。 圖90B係圖89之B-B線方向之俯視圖。 圖90C係圖89之C-C線方向之俯視圖。 圖91係第25例之區域像素之電路圖。 圖92係第25例之區域像素之剖視圖。 圖93A係圖92之A-A線方向之俯視圖。 圖93B係圖92之B-B線方向之俯視圖。 圖93C係圖92之C-C線方向之俯視圖。 圖94係匯集第24例與第25例之區域像素之特徵之圖。 圖95係第23例之區域像素之電路圖。 圖96係第23例之區域像素之剖視圖。 圖97A係圖96之A-A線方向之俯視圖。 圖97B係圖96之B-B線方向之俯視圖。 圖97C係圖96之C-C線方向之俯視圖。 圖98係第27例之區域像素之電路圖。 圖99係第27例之區域像素之剖視圖。 圖100A係圖99之A-A線方向之俯視圖。 圖100B係圖99之B-B線方向之俯視圖。 圖100C係圖99之C-C線方向之俯視圖。 圖101係第28例之區域像素之電路圖。 圖102係第28例之區域像素之剖視圖。 圖103A係圖99之A-A線方向之俯視圖。 圖103B係圖99之B-B線方向之俯視圖。 圖103C係圖99之C-C線方向之俯視圖。 圖103D係圖102之D-D線方向之俯視圖。 圖104係匯集第26例～第28例之區域像素之特徵之圖。 圖105係顯示AD轉換部內之比較結果輸出信號之電路圖。 圖106係顯示車輛控制系統之概略構成之一例之方塊圖。 圖107係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
12:信號輸入電晶體
13:MOS電晶體
91:信號傳輸部
110:光電轉換部
151:MOS電晶體
152:MOS電晶體
157:參照輸入電晶體
158:MOS電晶體
190:AD轉換部
501:光電二極體
502:MOS電晶體
504:MOS電晶體
511~517:MOS電晶體
AR1:第1區域
AR2:第1區域
FD:浮動擴散區
INI:信號線
OFG:信號線
REF:信號線
RST:重設信號
TX:信號線
Vb:傳輸信號
VBIAS:電源線
VCO:輸出信號
VDDH:電源線
VOFG:重設電壓

Claims (20)

  1. 一種攝像裝置，其具備： 複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素內之複數個上述光電轉換部、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域分開設置； 供上述區域像素內之上述複數個光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域經由同一上述信號傳輸部，收發上述複數個浮動擴散區之電荷。
  2. 如請求項1之攝像裝置，其中上述光電轉換部具有矽之半導體層、或矽以外之半導體層。
  3. 如請求項2之攝像裝置，其中上述矽以外之半導體層為包含有機半導體材料之半導體層。
  4. 如請求項1之攝像裝置，其具備：記憶部，其按上述各像素設置，累積經上述光電轉換部光電轉換之電荷； 第1傳輸電晶體，其按上述各像素設置，切換控制是否將經上述光電轉換部光電轉換之電荷累積於上述記憶部；及 第2傳輸電晶體，其按上述各像素設置，切換控制是否將累積於上述記憶部之電荷傳輸至上述浮動擴散區。
  5. 如請求項4之攝像裝置，其中上述記憶部配置於上述複數個區域中，供上述光電轉換部配置之區域。
  6. 如請求項5之攝像裝置，其中上述記憶部配置於與上述光電轉換部相同層，或配置於供上述光電轉換部配置之層所積層的層。
  7. 如請求項5之攝像裝置，其中上述記憶部配置於上述複數個區域中，與供上述類比-數位轉換部配置之區域不同之區域。
  8. 如請求項7之攝像裝置，其中上述不同區域具有電性連接於上述浮動擴散區之配線層； 上述記憶部配置於與上述配線層相同之層。
  9. 如請求項1之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器、上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之同一區域。
  10. 如請求項1之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器與上述比較輸出處理部及上述波形整形部配置於上述複數個區域中之互不相同之區域。
  11. 如請求項1之攝像裝置，其中上述類比-數位轉換部具有： 比較器，其將對應於上述電荷之類比信號與參照信號進行比較； 比較輸出處理部，其輸出上述比較器之比較結果；及 波形整形部，其將上述比較輸出處理部之輸出信號波形整形；且 上述比較器及上述比較輸出處理部與上述波形整形部配置於上述複數個區域中之互不相同之區域。
  12. 如請求項1之攝像裝置，其具有： 第1區域，其供上述光電轉換部配置；及 第2區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部於上述第1區域及上述第2區域間，收發上述浮動擴散區之電荷。
  13. 如請求項1之攝像裝置，其中上述光電轉換部具有： 第1光電轉換部；及 第2光電轉換部；且 上述浮動擴散區具有： 第1浮動擴散區，其累積經上述第1光電轉換部光電轉換之電荷；及 第2浮動擴散區，其累積經上述第2光電轉換部光電轉換之電荷；且 上述複數個區域具有： 第1區域，其供上述第1光電轉換部配置； 第2區域，其供上述第2光電轉換部配置；及 第3區域，其供上述類比-數位轉換部之至少一部分配置；且 上述信號傳輸部具有： 第1信號傳輸部，其於上述第1區域及上述第3區域間，收發上述第1浮動擴散區之電荷；及 第2信號傳輸部，其於上述第2區域及上述第3區域間，收發上述第2浮動擴散區之電荷。
  14. 如請求項13之攝像裝置，其中上述第1光電轉換部及上述第2光電轉換部之一者具有矽之半導體層，上述第1光電轉換部及上述第2光電轉換部之另一者具有矽以外之半導體層。
  15. 如請求項13之攝像裝置，其具備： 第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷；且 上述第1記憶部配置於上述第1區域； 上述第2記憶部配置於上述第2區域； 上述第1浮動擴散區累積與記憶於上述第1記憶部之電荷對應之電荷； 上述第2浮動擴散區累積與記憶於上述第2記憶部之電荷對應之電荷。
  16. 如請求項13之攝像裝置，其具備：記憶部，其按上述各像素設置，累積經上述第1光電轉換部及上述第2光電轉換部之任一者光電轉換之電荷； 上述記憶部配置於上述第2區域； 上述第1浮動擴散區及上述第2浮動擴散區之任一者累積與記憶於上述記憶部之電荷對應之電荷，上述第1浮動擴散區及上述第2浮動擴散區之另一者累積未記憶於上述記憶部、經上述第1光電轉換部或上述第2光電轉換部光電轉換之電荷。
  17. 如請求項13之攝像裝置，其中上述第1光電轉換部及上述第2光電轉換部之兩者具有矽之半導體層，或矽以外之半導體層。
  18. 如請求項17之攝像裝置，其具備：第1記憶部，其按上述各像素設置，累積經上述第1光電轉換部光電轉換之電荷；及 第2記憶部，其按上述各像素設置，累積經上述第2光電轉換部光電轉換之電荷。
  19. 如請求項18之攝像裝置，其中上述第1記憶部及上述第2記憶部之至少一者跨及上述第1區域及上述第2區域設置。
  20. 一種電子機器，其具備： 攝像裝置，其輸出光電轉換後之各像素之數位信號；及 信號處理部，其對上述數位信號進行信號處理；且 上述攝像裝置具備： 複數個像素，其等分別具有光電轉換部； 類比-數位轉換部，其按各包含上述複數個像素內之2個以上之上述像素之區域像素設置，將與經上述2個以上像素光電轉換之電荷對應之信號轉換為上述數位信號； 浮動擴散區，其輸出經上述像素內之上述光電轉換部光電轉換之電荷； 複數個區域，其等積層，且供上述複數個像素、複數個上述類比-數位轉換部及複數個上述浮動擴散區配置；及 信號傳輸部，其於上述複數個區域間進行信號收發；且 上述複數個區域中，供上述光電轉換部配置之區域，與供上述類比-數位轉換部配置之區域分開設置； 上述信號傳輸部於供上述光電轉換部配置之區域、與供上述類比-數位轉換部配置之區域間，收發上述浮動擴散區之電荷。
TW111116368A 2021-05-25 2022-04-29 攝像裝置及電子機器 TW202247639A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021087988 2021-05-25
JP2021-087988 2021-05-25

Publications (1)

Publication Number Publication Date
TW202247639A true TW202247639A (zh) 2022-12-01

Family

ID=84228757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116368A TW202247639A (zh) 2021-05-25 2022-04-29 攝像裝置及電子機器

Country Status (7)

Country Link
US (1) US20240187759A1 (zh)
EP (1) EP4351127A1 (zh)
JP (1) JPWO2022249731A1 (zh)
KR (1) KR20240011679A (zh)
CN (1) CN117337579A (zh)
TW (1) TW202247639A (zh)
WO (1) WO2022249731A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148528A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2019216379A (ja) * 2018-06-14 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2021184510A (ja) * 2018-08-31 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
US20240187759A1 (en) 2024-06-06
WO2022249731A1 (ja) 2022-12-01
JPWO2022249731A1 (zh) 2022-12-01
KR20240011679A (ko) 2024-01-26
CN117337579A (zh) 2024-01-02
EP4351127A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
TWI820078B (zh) 固體攝像元件
US20230043681A1 (en) Solid-state imaging device
US11523079B2 (en) Solid-state imaging element and imaging device
US11950009B2 (en) Solid-state image sensor
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
JP2020072317A (ja) センサ及び制御方法
CN112585954B (zh) 固态成像元件与成像装置
CN114303367A (zh) 具有共享电路元件的固态摄像装置和摄像装置
US20230379600A1 (en) Solid-state imaging device
CN111758251A (zh) 传感器元件和电子器件
US20230108619A1 (en) Imaging circuit and imaging device
TW202247639A (zh) 攝像裝置及電子機器
TW202205644A (zh) 固態攝像裝置及攝像裝置
CN115885517A (zh) 固态摄像元件
US20240121531A1 (en) Image capturing apparatus and electronic device
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2023058345A1 (ja) 撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
US20240022837A1 (en) Solid-state imaging element
WO2024095630A1 (ja) 撮像装置
WO2023026565A1 (ja) 撮像装置及び電子機器
CN114424523A (zh) 固态摄像装置
CN116195268A (zh) 固态摄像装置