CN117413529A - 图像捕获装置及电子设备 - Google Patents

图像捕获装置及电子设备 Download PDF

Info

Publication number
CN117413529A
CN117413529A CN202280036188.8A CN202280036188A CN117413529A CN 117413529 A CN117413529 A CN 117413529A CN 202280036188 A CN202280036188 A CN 202280036188A CN 117413529 A CN117413529 A CN 117413529A
Authority
CN
China
Prior art keywords
region
units
unit
photoelectric conversion
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280036188.8A
Other languages
English (en)
Inventor
永野川晴久
梅田谦吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN117413529A publication Critical patent/CN117413529A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

[问题]提供一种成像装置和电子设备，以避免减小孔径比，同时实现尺寸减小。[解决方案]一种成像装置，包括：多个像素，每个像素包括光电转换部；浮动扩散，输出与在所述像素内的所述光电转换部中通过光电转换获得的电荷对应的电压；电流放大部，用于放大与所述浮动扩散的电压相对应的电流；存储部，用于存储与由电流放大部放大的电流对应的信号；模数转换器，被设置用于由多个像素内的两个以上像素组成的每个区域像素，并且模数转换器将存储在对应于区域像素中的两个以上像素的两个以上存储部中的信号转换成数字信号；多个层叠区域，其中设置有多个像素中的多个光电转换部、多个模数转换器、多个浮动扩散、多个电流放大部和多个存储部；以及信号传输部，用于在多个区域之间发送和接收信号。区域像素内设置有多个光电转换部的区域和设置有多个电流放大部的区域经由分别对应的信号传输部发送和接收多个浮动扩散的电压。

Description

图像捕获装置及电子设备
技术领域
本公开涉及图像捕获装置和电子设备。
背景技术
传统的图像传感器通常使用卷帘快门方法，其中，在逐列的基础上对在每个像素的光电转换单元中光电转换的捕获图像信号进行模数转换(“AD转换”，在下文中)，但是存在由于每列的读出时间的偏移而发生图像失真的问题。因此，已经提出了全局快门型图像传感器，其中，为每个像素设置AD转换单元并且所有像素同时执行AD转换(参见专利文献1)。
现有技术文献
专利文献
专利文献1：JP 2018-148528A
发明内容
[技术问题]
然而，全局快门型图像传感器为每个像素设置AD转换单元，这增加了像素的尺寸并且因此使得难以减小像素的尺寸。因此，已经提出了一种执行区域AD转换的图像捕获装置，其中，多个像素共享AD转换单元。
最近，如专利文献1中所述，光电转换单元和AD转换单元设置在单独的基板上或单独的层中，并且通过通孔、Cu-Cu连接等在基板或多个层之间传输信号的技术已经投入实际使用。然而，随着在多个基板或层之间发送和接收的信号的数量增加，每个基板或层上的布线的数量增加，这减少了分配给光电转换单元、AD转换单元等的表面积。如果分配给光电转换单元、AD转换单元等的表面积减小，则在光电转换单元处的孔径比也减小，使得难以减小光电转换单元、AD转换单元等的尺寸并且导致诸如不能增加像素数的问题。
当在多个基板或多个层上设置执行区域AD转换的图像捕获装置时，必须避免上述问题。
因此，本公开提供能够抑制孔径比的下降并且实现更小尺寸的图像捕获装置和电子设备。
[问题的解决方案]
为了解决上述问题，根据本公开的图像捕获装置包括：
多个像素，各自具有光电转换单元；
浮动扩散，输出根据从由所述像素内的所述光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的电压的电流；
存储单元，存储根据由电流放大单元放大的电流的信号；
模数转换器，为由多个像素内的两个以上像素构成的每个区域像素而设置，模数转换器将存储在对应于所述区域像素中的两个以上像素的两个以上存储单元中的信号转换为数字信号；
层叠的多个区域，在所述多个区域中设置有多个像素中的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在所述多个区域之间发送和接收信号，
其中，所述多个区域中设置有多个光电转换单元的区域被设置为与设置有多个电流放大单元的区域分离，并且
区域像素内的设置有多个光电转换单元的区域与区域像素内的设置有多个电流放大单元的区域通过信号传输单元中对应的信号传输单元发送和接收多个浮动扩散的电压。
多个电流放大单元、多个存储单元和多个模数转换器可设置在多个区域中的同一区域中。
多个电流放大单元、多个存储单元和多个模数转换器可设置在同一区域内的同一层中。
属于同一区域像素的两个以上电流放大单元和两个以上存储单元可沿着模数转换器中对应的模数转换器的相对两边对称设置。
多个电流放大单元、多个模数转换器和多个存储单元可设置在同一区域内的彼此不同的层中。
多个存储单元可以设置在同一区域内的布线层中。
图像捕获装置可包括：第一区域，多个光电转换单元设置在第一区域中；以及
第二区域，多个电流放大单元、多个存储单元和多个模数转换器设置在第二区域中，
并且对于像素中的每个像素，第一区域和第二区域可以通过信号传输单元中相互不同的信号传输单元发送和接收多个浮动扩散的电压。
图像捕获装置可包括：第一基板，具有第一区域；以及
第二基板，具有所述第二区域，
并且对于每个像素，第一基板和第二基板可通过信号传输单元中相互不同的信号传输单元发送和接收浮动扩散的电压。
(9)根据(1)所述的图像捕获装置，其中，所述多个光电转换单元、所述多个电流放大单元和所述多个存储单元，以及所述多个模数转换器设置在多个区域的相互不同的区域中。
在图像捕获装置中，多个区域可包括：
第一区域，多个光电转换单元设置在第一区域中；
第二区域，多个电流放大单元和多个存储单元设置在第二区域中；以及
第三区域，多个模数转换器设置在第三区域中，
并且对于像素中的每个像素，第一区域和第二区域可以通过信号传输单元中相互不同的信号传输单元发送和接收多个浮动扩散的电压。
(11)根据(10)所述的图像捕获装置，其中多个电流放大单元和多个存储单元设置在所述第二区中内在同一层中。
图像捕获装置可包括：第一基板，第一区域和第二区域层叠在该第一基板上；以及
第二基板，具有所述第三区域，
并且对于每个像素，第一基板和第二基板可通过信号传输单元中相互不同的信号传输单元发送和接收存储在存储单元中的信号。
多个光电转换单元、多个电流放大单元、多个存储单元和多个模数转换器可设置在多个区域中的彼此不同的区域中。
在图像捕获装置中，多个区域可包括：
第一区域，多个光电转换单元设置在第一区域中；
第二区域，多个电流放大单元设置在第二区域中；
第三区域，所述多个存储单元设置在第三区域中；以及
第四区域，多个模数转换器设置在第四区域中；
并且对于像素中的每个像素，第一区域和第二区域可以通过信号传输单元中相互不同的信号传输单元发送和接收多个浮动扩散的电压。
图像捕获装置可包括：第一基板，第一区域、第二区域和第三区域层叠在第一基板上；以及
第二基板，具有所述第四区域，
并且对于像素中的每个像素，第一基板和第二基板可以通过信号传输单元中相互不同的信号传输单元发送和接收在多个存储单元中存储的信号。
图像捕获装置可包括：第一基板，第一区域和第二区域层叠在该第一基板上；以及
第二基板，具有第三区域和第四区域，
并且对于像素中的每个像素，第一基板和第二基板可通过信号传输单元中相互不同的信号传输单元发送和接收由多个电流放大单元放大的电流。
多个光电转换单元、多个电流放大单元以及多个存储单元和多个模数转换器可设置在多个区域中的相互不同的区域中。
在图像捕获装置中，多个区域可包括：
第一区域，多个光电转换单元设置在第一区域中；
第二区域，多个电流放大单元设置在所述第二区域中；以及
第三区域，多个存储单元和所述多个模数转换器设置在第三区域中，
并且对于像素中的每个像素，第一区域和第二区域可以通过信号传输单元中相互不同的信号传输单元发送和接收多个浮动扩散的电压。
图像捕获装置可包括：第一基板，第一区域和第二区域层叠在该第一基板上；以及
第二基板，具有第三区域，
并且对于每个像素，第一基板和第二基板可通过信号传输单元中相互不同的信号传输单元发送和接收通过多个电流放大器放大的电流。
多个光电转换单元、多个电流放大单元和多个模数转换器、以及多个存储单元可设置在多个区域中的相互不同的区域中。
第一区域、第二区域和第三区域可层叠在同一基板上。
光电转换单元可以具有由硅形成的半导体层或由除了硅之外的材料形成的半导体层。
信号传输单元可以通过通孔、凸块或Cu-Cu连接发送和接收信号。
根据本公开，提供了一种电子设备，该电子设备包括：
图像捕获装置，输出通过光电转换获得针对每个像素的的数字信号；以及
信号处理单元，对所述数字信号执行信号处理，
其中，所述图像捕获装置包括：
多个像素，各自具有光电转换单元；
浮动扩散，输出根据从由所述像素内的光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的电压的电流；
存储单元，存储根据由所述电流放大单元放大的电流的信号；
模数转换器，为由多个像素内的两个以上像素构成的每个区域像素而设置，所述模数转换器将存储在对应于区域像素中的两个以上像素的两个以上存储单元中的信号转换为数字信号；
层叠的多个区域，在多个区域中设置有多个像素内的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在多个区域之间发送和接收信号，
其中，所述多个区域中，其中设置所述多个光电转换单元的区域被设置为与其中设置所述多个电流放大单元的区域分离，并且
区域像素内的设置有多个光电转换单元的区域以及区域像素内的设置有多个电流放大单元的区域通过信号传输单元中对应的信号传输单元发送和接收多个浮动扩散的电压。
附图说明
图1是示出根据本技术的实施方式的图像捕获装置的配置的实例的示图。
图2是示出根据本技术的实施方式的垂直驱动单元的配置的实例的示图。
图3是示出根据本技术的实施方式的水平控制单元的配置的实例的示图。
图4是示出根据本技术的实施方式的区域像素的配置的实例的示图。
图5是示出根据本技术的实施方式的光电转换单元的配置的实例的示图。
图6是示出根据本技术的实施方式的比较单元的配置的实例的示图。
图7是示出根据本技术的实施方式的比较输出处理单元的配置的实例的示图。
图8是示出根据本技术的实施方式的转换结果保持单元的配置的实例的示图。
图9是示出根据本技术的实施方式的时间码传输单元的配置的实例的示图。
图10是示出根据本公开的图像捕获装置的一个帧周期的时序图。
图11是示出根据第一实例的区域像素的电路图。
图12是示出根据第一实例的区域像素的截面图。
图13A是示出图12中的线A-A方向上的平面图。
图13B是示出图12中的B-B线方向的平面图。
图14是示出根据第二实例的区域像素的电路图。
图15是示出根据第二实例的区域像素的截面图。
图16A是示出图15中的线A-A方向上的平面图。
图16B是示出在图15中的线B-B的方向上的平面图。
图17是示出根据第三实例的区域像素的电路图。
图18是示出根据第三实例的区域像素的截面图。
图19A是示出图18的A-A线方向的平面图。
图19B是示出图18的B-B线方向的平面图。
图20是示出根据第四实例的区域像素的电路图。
图21是示出根据第四实例的区域像素的截面图。
图22A是示出图21中的A-A线方向的平面图。
图22B是示出图21的B-B线方向的平面图。
图23是示出根据第五实例的区域像素的电路图。
图24是示出根据第五实例的区域像素的截面图。
图25A是示出图24中的A-A线方向的平面图。
图25B是示出图24的B-B线方向的平面图。
图25C是示出图24的C-C线方向的平面图。
图26是示出根据第六实例的区域像素的电路图。
图27是示出根据第六实例的区域像素的截面图。
图28A是示出图27的A-A线方向的平面图。
图28B是示出图27的B-B线方向的平面图。
图28C是示出图27的C-C线方向的平面图。
图29是示出根据第七实例的区域像素的电路图。
图30是示出根据第七实例的区域像素的截面图。
图31A是示出图30中的A-A线方向的平面图。
图31B是示出图30的B-B线方向的平面图。
图31C是示出图30的C-C线方向的平面图。
图32是示出根据第八实例的区域像素的电路图。
图33是示出根据第八实例的区域像素的截面图。
图34A是示出图33中的A-A线方向的平面图。
图34B是示出图33中的B-B线方向的平面图。
图34C是示出图33中的C-C线方向的平面图。
图35A是示出根据第一变形例的光电转换单元、电流放大单元和存储单元的电路图。
图35B是示出根据第二变形例的光电转换单元、电流放大单元和存储单元的电路图。
图35C是示出根据第三变形例的光电转换单元、电流放大单元和存储单元的电路图。
图35D是示出根据第四变形例的光电转换单元、电流放大单元和存储单元的电路图。
图36是示出车辆控制系统的总体配置的实例的框图。
图37是示出车外信息检测单元和图像捕获单元的设置位置的例子的说明图。
具体实施方式
以下将参考附图描述图像捕获装置和电子装置的实施例。尽管以下描述将集中于图像捕获装置和电子装置的主要组件，但是图像捕获装置和电子装置可包括未示出或描述的组件和功能。以下描述不排除未示出或描述的组件或功能。
[图像捕获装置的配置]
图1是示出根据本技术的实施方式的图像捕获装置1的配置的实例的示图。图像捕获装置1包括像素阵列单元10、时间码生成单元20、参考信号生成单元30、垂直驱动单元40和水平控制单元50。
像素阵列单元10包括多个区域像素100，并且针对每个区域像素100对像素信号进行模数转换(“AD转换”，在下文中)。每个区域像素100包括多个像素。每个像素具有光电转换单元。如下面将描述的，每个区域像素100具有一个模数转换单元(在下文中，“AD转换单元”)。AD转换单元依次地对由区域像素100内的每个像素捕获的模拟像素信号进行AD转换并且输出对应的数字信号。区域像素100可被称为像素，像素内的每个光电转换单元可被称为子像素或色像素。
像素阵列单元10包括：以二维矩阵布置的生成像素信号的多个区域像素100，以及平行于其列方向布置在多个区域像素100之间的多个时间码传送单元200。每个区域像素100输出时间码，该时间码是对来自每个像素的模拟像素信号进行AD转换的结果。每个时间码传送单元200在列方向上依次传送这些时间码。传送的时间码被输入到水平控制单元50。信号线101是连接区域像素100和时间码传送单元200的信号线。关于区域像素100和时间码传送单元200的配置，将在后面详细说明。
时间码生成单元20生成时间码并向时间码传送单元200输出。此处，“时间码”是指示从区域像素100中的AD转换开始所经过的时间的码。该时间码具有与转换后数字像素信号中的位数相等的大小，并且例如可以使用格雷码。时间码通过信号线21输出到时间码传送单元200。
参考信号生成单元30生成参考信号并且将参考信号输出至区域像素100。该参考信号是用作区域像素100中的AD转换的参考的信号，例如，可使用电压随时间线性减小的信号(斜坡信号)。该参考信号通过信号线31输出。时间码生成单元20的时间码的生成与输出与参考信号生成单元30的参考信号的生成和输出同步进行。由此，从时间码生成单元20和参考信号生成单元30输出的时间码和参考信号分别一对一地对应，能够从时间码得到参考信号的电压。时间码解码单元52(将在后面描述)通过从时间码获得参考信号的电压来执行解码。
垂直驱动单元40产生并输出区域像素100的控制信号等。这些控制信号通过信号线41被输出到区域像素100。稍后将详细描述垂直驱动单元40的配置。
水平控制单元50对由时间码传送单元200传送的时间码进行处理。时间码通过信号线11输入到水平控制单元50。后面将详细描述水平控制单元50的配置。
[垂直控制单元的配置]
图2是示出根据本技术的实施方式的垂直驱动单元40的配置实例的示图。垂直驱动单元40包括控制信号生成单元42和电源单元43。
控制信号生成单元42生成并输出区域像素100的控制信号。电源单元43提供区域像素100的操作所需的电源。控制信号和电源由信号线41承载。如图所示，每个信号线41由多条信号线(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、Vb、INI和字)和多条电源线(VDDH和VBIAS)构成。信号线(OFG、OFD、TX、SEL1、SEL2、SEL3、SEL4、Vb、INI和字)连接到控制信号生成单元42，并传递用于区域像素100的控制信号。另一方面，电源线(VDDH和VBIAS)连接到电源单元43，并用于供电。稍后将详细描述这些信号线。
[水平控制单元的配置]
图3是示出根据本技术的实施方式的水平控制单元50的配置的实例的示图。水平控制单元50包括时间码解码单元52、列信号处理单元53、以及时钟信号生成单元54。
时间码解码单元52对时间码进行解码。作为该解码的结果，生成作为AD转换的结果的数字像素信号。多个时间码解码单元52设置在水平控制单元50中，并且与设置在像素阵列单元10中的时间码传送单元200一一对应。来自对应的时间码传送单元200的时间码被同时输入到时间码解码单元52。输入的时间码的解码由时间码解码单元52同时并行进行。然后，将解码的多个数字像素信号输入至列信号处理单元53。
列信号处理单元53对时间码解码单元52输出的数字像素信号进行处理。稍后将描述的相关双采样(CDS)可以用于该处理。列信号处理单元53还对处理后的数字像素信号执行水平传送。由此，依次传送并输出与由多个时间码解码单元52同时输入的多个数字像素信号对应的处理后的像素信号。从列信号处理单元53输出的像素信号是图像捕获装置1的输出信号，并且相当于数字像素信号。
[像素的配置]
图4是示出根据本技术的实施方式的区域像素100的配置的实例的示图。每个区域像素100包括与四个像素对应的四个光电转换单元110(110a、110b、110c和110d)、四个电流放大单元90(90a、90b、90c和90d)、四个存储单元92(92a、92b、92c和92d)和AD转换单元(AD转换单元)190。如图11等所示并且稍后描述，每个存储单元92具有存储P相信号的存储单元19和存储D相信号的存储单元23。
每个光电转换单元110对每个像素执行光电转换，以生成并保持与入射光对应的模拟像素信号。光电转换单元110由垂直驱动单元40控制，并且将保持的模拟像素信号输入至相应的电流放大单元90。每个电流放大单元90放大模拟像素信号并且将与放大的电压对应的电荷存储在对应的存储单元92中。对应于存储在存储单元92中的电荷的电压通过信号线102被提供给AD转换单元190的比较单元150。稍后将详细描述光电转换单元110的配置。比较单元150具有一个输入节点，并且与存储在与四个像素对应的四个存储单元92中的电荷对应的电压被依次输入到比较单元150。
AD转换单元190对由光电转换单元110生成的模拟像素信号进行AD转换。AD转换单元190包括比较单元150、比较输出处理单元160和转换结果保持单元170。
比较单元150对由参考信号生成单元30生成的参考信号与由光电转换单元110输出的模拟像素信号进行比较。比较结果通过信号线106输出至比较输出处理单元160。比较单元150对从光电转换单元110输出的多个模拟像素信号中的一个与参考信号进行比较。换言之，将通过信号线102至105之一传输的模拟像素信号的电压与参考信号的电压进行比较。比较结果作为电信号被输出。例如，当模拟像素信号的电压低于参考信号的电压时，可以输出具有值“1”的信号，并且当模拟像素信号的电压高于参考信号的电压时，可以输出具有值“0”的信号。稍后将详细描述比较单元150的配置。
比较输出处理单元160处理比较单元150所输出的比较结果，并且将处理后的比较结果输出至转换结果保持单元170。处理后的比较结果通过信号线107被输出到转换结果保持单元170。该处理可以包括例如电平转换、波形整形等。
转换结果保持单元170基于由比较输出处理单元160输出的处理后的比较结果保持从时间码传送单元200输出的时间码作为AD转换的结果。当比较结果例如从值“1”改变为“0”时，转换结果保持单元170保持从时间码传送单元200输出的时间码。此时的时间码是由时间码生成单元20生成并由时间码传送单元200向区域像素100传送的时间码。转换结果保持单元170然后在垂直驱动单元40的控制下将保持的时间码输出到时间码传送单元200。时间码传送单元200将输出时间码传输至水平控制单元50的时间码解码单元52。
如上所述，从高电压到低电压的斜坡形式改变的信号可用作参考信号，并且当该参考信号的电压从高于模拟像素信号的电压的电压偏移到低电压时，时间码可保持在转换结果保持单元170中。换言之，当模拟像素信号和参考信号变得大致相等时的时间码被保持在转换结果保持单元170中。所保持的时间码在时间码解码单元52中被转换为表示对应时间的基准信号的电压的数字信号。这使得可以对由光电转换单元110生成的模拟像素信号进行AD转换。
[光电转换单元的配置]
图5是示出区域像素100中的每个像素中的光电转换单元110、电流放大单元90和存储单元92的内部配置的实例的电路图。图5中的光电转换单元110、电流放大单元90和存储单元92对应于一个像素的内部配置，并且在区域像素中设置图5中示出的相同电路图中的四个像素。
光电转换单元110具有光电二极管501和晶体管502和503。晶体管502进行用于通过具有OFG信号的溢出漏极信号线OFD释放由光电二极管501生成的过量电荷的控制。晶体管503利用TXG信号控制是否在浮动扩散FD中暂时累积由光电二极管501生成的电荷。
电流放大单元90具有晶体管14至16和电流源17。晶体管14利用RST信号控制是否将连接至用于电荷-电压转换的晶体管15的栅极的浮置扩散FD重置为重置电压。因此，晶体管15的栅极和晶体管14的源极连接的节点是浮动扩散FD。如下面将描述的，设置有光电转换单元110的区域与设置有电流放大单元90的区域不同，并且在这些区域中发送和接收多个浮动扩散FD的电压。
晶体管15基于浮动扩散FD中的电压，将由光电二极管501产生的电荷转换成电压。选择晶体管16连接到晶体管15的源极。电流源17连接到选择晶体管16的源极。
存储单元92具有由电容器构成的存储单元19和23、连接到存储单元19的晶体管18和连接到存储单元23的晶体管22。选择晶体管16的源极连接到存储单元19和23的一端。晶体管18的漏极连接到存储单元19的另一端，并且晶体管22的漏极连接到存储单元23的另一端。晶体管18和22的源极均连接至AD转换单元190的输入节点和晶体管13的源极，如图6中所示并且稍后描述。晶体管18通过信号S1控制导通或截止，并且晶体管22通过信号S2控制导通或截止。
存储单元19被用于保持光电转换单元110的P相水平。存储单元23用于保持光电二极管的D相电平。所有像素的存储单元19和存储单元23同时存储P相位电平和D相位电平。这能够实现全局快门。
[比较单元的配置]
图6是示出根据本技术的实施方式的比较单元150的配置的实例的示图。比较单元150包括信号输入晶体管12、参考输入晶体管157以及MOS晶体管13、151和152。这里，P沟道MOS晶体管可以用作MOS晶体管151和152。N沟道MOS晶体管可以用作MOS晶体管12和157。
除了上述信号线102等以外，多个信号线(Vb和REF)和电源线VDDH连接到比较单元150。偏置信号线Vb(Bias)是向MOS晶体管158提供偏置电压的信号线。参考信号线REF(Reference)是将参考信号传送到参考输入晶体管157的信号线。电源线VDDH是向比较单元150供电的电源线。
MOS晶体管151和152的源极共同连接到电源线VDDH。MOS晶体管151的栅极连接到MOS晶体管152的栅极和漏极，并且连接到参考输入晶体管157的漏极。MOS晶体管151的漏极连接到信号输入晶体管12的漏极，并且连接到信号线106。信号输入晶体管12的源极和参考输入晶体管157的源极共同连接到MOS晶体管158的漏极。MOS晶体管158的栅极与偏置信号线Vb连接，源极接地。MOS晶体管12的栅极连接到信号线102。MOS晶体管13在复位信号RST为高电平时使MOS晶体管12的栅极和漏极短路。参考输入晶体管157的栅极连接到参考信号线REF。
信号输入晶体管12是输入信号被输入到作为控制端子的栅极的MOS晶体管。模拟像素信号作为输入信号被输入到该图中示出的信号输入晶体管12的栅极。
参考输入晶体管157是MOS晶体管，其中，参考信号被输入到作为控制端子的栅极。参考输入晶体管157与信号输入晶体管12形成差动对。参考信号中的输入信号由这个差动对进行比较。具体地，当输入信号低于参考信号时，在参考输入晶体管157中流动的电流大于在信号输入晶体管12中流动的电流。相反，当输入信号高于参考信号时，在参考输入晶体管157中流动的电流小于在信号输入晶体管12中流动的电流。以这种方式，根据输入信号和参考信号之间的差分的电流在形成差动对的信号输入晶体管12和参考输入晶体管157中流动。
当在信号输入晶体管12和参考输入晶体管157的任一个中流动的电流根据输入信号和参考信号之间的差分而变化时，MOS晶体管151将该电流变化转换为电压变化。MOS晶体管152将流过参考输入晶体管157的电流的变化转换为电压变化。MOS晶体管151和152因此形成电流镜电路。该电流镜电路的作用使得与在参考输入晶体管157中流动的电流相等的电流在信号输入晶体管12中流动。这使得可以快速地将输入信号与参考信号进行比较。
MOS晶体管158控制在形成差动对的信号输入晶体管12和参考输入晶体管157中流动的电流。通过偏置信号线Vb向MOS晶体管158的栅极提供预定的偏置电压。因此，MOS晶体管158作为恒流电源工作。
以这种方式，可以使在附图中示出的比较单元150执行将输入到信号输入晶体管12的栅极的像素信号与输入到参考输入晶体管157的栅极的参考信号进行比较的操作。
[选择方法]
首先，参考信号线REF上的电压被设置为0V。这使参考输入晶体管157处于非导通状态。然后，由于由信号输入晶体管12、参考输入晶体管157和MOS晶体管158构成的差分放大器电路的作用，信号输入晶体管12的漏极变为接近0V的电压。接着，使复位信号RST为高电平，使MOS晶体管13导通。这形成反馈电路，并且信号输入晶体管12的漏极变成大约0V的电压。然后，连接到信号线102的光电转换单元110的浮动扩散FD被放电，并且信号线102上的电压变为0V。
由MOS晶体管151和152构成的电流镜电路可以进一步改善使信号输入晶体管12的漏极达到0V的作用。即，当使参考信号线REF的电压为0V时，在MOS晶体管152中流动的电流约为0A。因为MOS晶体管151和MOS晶体管152构成电流镜电路，所以在MOS晶体管151中流动的电流也变成大约0A。因此，可以更准确地使信号输入晶体管12的漏极处的电压达到0V。
注意，MOS晶体管13可以进一步具有用于重置光电转换单元110的浮动扩散FD的功能。该重置可以如下进行。首先，等于浮动扩散FD的复位电压的电压施加到参考信号线REF。这使参考输入晶体管157进入导通状态。上述差分放大器电路和电流镜电路的作用还使MOS晶体管13的漏极处的电压变成基本上等于复位电压的值。接着，使复位信号RST为高电平，使MOS晶体管13成为导通状态。结果，复位电压施加到光电转换单元110的浮动扩散FD，并因此可执行复位。
以这种方式，在本技术的一个实施方式中，使用MOS晶体管13重置浮动扩散FD。这使得可以简化AD转换单元190的配置。此外，使用电流镜电路使得可以改善差分放大器电路中的增益，这又使得可以更精确地重置浮动扩散FD。
注意，比较单元150的配置不限于该实例。例如，也可以使用电阻负载或恒流电源代替构成电流镜电路的MOS晶体管151、152。在这种情况下，电阻负载等可连接至差动对中的信号输入晶体管12和参考输入晶体管157中的一个或两个。
[比较输出处理单元的结构]
图7是示出根据本技术的实施方式的比较输出处理单元160的配置的实例的示图。比较输出处理单元160包括MOS晶体管511至517。这里，MOS晶体管511、513和515可以由P沟道MOS晶体管构成。MOS晶体管512、514、516和517可以由N沟道MOS晶体管构成。MOS晶体管511构成前置放大器单元161。MOS晶体管512构成电平转换单元162。MOS晶体管513至517构成波形整形单元163。除了上述信号线106和107之外，初始化信号线INI(Initialize)和电源线(VDDH和VBIAS)连接到比较输出处理单元160。初始化信号线INI是承载到MOS晶体管513和516的控制信号的信号线。电源线VDDH和VBIAS是向比较输出处理单元160供电的电源线。
MOS晶体管511的源极和栅极分别连接到电源线VDDH和信号线106。MOS晶体管511的漏极连接到MOS晶体管512的漏极。MOS晶体管512的栅极连接到电源线VBIAS，并且源极连接到MOS晶体管514和516的漏极以及MOS晶体管515和517的栅极。MOS晶体管513和516的栅极共同连接到初始化信号线INI。MOS晶体管513的源极和漏极分别连接到电源线VBIAS和MOS晶体管514的源极。MOS晶体管516的源极接地。MOS晶体管514的栅极连接到MOS晶体管515和517的漏极，以及连接到信号线107。MOS晶体管515的源极连接到电源线VBIAS，MOS晶体管517的源极接地。
前置放大器单元161对与比较单元150输出的比较结果对应的信号进行放大。前置放大器单元161将放大的信号输出至电平转换单元162。由MOS晶体管511执行该放大。
电平转换单元162转换由前置放大器单元161输出的信号的电平。电源线VDDH连接至参照图6描述的比较单元150和前置放大器单元161。为了在比较单元150和前置放大器单元161中获得高增益，需要将电源线VDDH供应的电源设定为相对高的电压。另一方面，转换结果保持单元170等在以后级中处理数字信号，并且因此能够以相对低的电压供电。这个相对低的电压电力由电力线VBIAS供应。这减少了由转换结果保持单元170等消耗的功率，并且还使得可以将低击穿电压晶体管用于转换结果保持单元170等。以这种方式，电平转换单元162被设置为在不同电压被供电的电路之间承载信号。结果，电平已被转换的信号被输出到波形整形单元163。该图中的电平转换单元162能够将信号电平限制为通过从由电力线VBIAS供应的电源的电压中减去MOS晶体管512的阈值电压而获得的电压。
波形整形单元163将电平转换单元162输出的信号整形为具有急剧变化的信号。稍后将描述波形整形单元163的操作。在初始状态下，电平转换单元162的输出具有值“0”。在这种状态下，从初始化信号线INI输入具有值“1”的信号，并且MOS晶体管516进入导通状态。因此，MOS晶体管517进入非导通状态，MOS晶体管515进入导通状态，并且值“1”被输出到信号线107。此时，MOS晶体管513和514进入非导通状态。此后，具有值“0”的信号被输入到初始化信号线INI。结果，MOS晶体管513进入导通状态，并且MOS晶体管516进入非导通状态。MOS晶体管514处于非导通状态，并且来自电平转换单元162的输出信号具有值“0”，因此MOS晶体管515和517的状态不改变。
接下来，当来自电平转换单元162的输出信号的值从“0”变成“1”时，MOS晶体管517转变成导通状态，并且MOS晶体管515转变成非导通状态。因此，信号线107上的电压下降。这使得MOS晶体管514转变到导通状态，并且因此MOS晶体管515和517的栅极处的电压进一步升高。该正反馈效应导致信号线107上的电压急剧下降。这使得可以对波形进行整形。
[转换结果保持单元的配置]
图8是示出根据本技术的实施方式的转换结果保持单元170的配置的实例的示图。该转换结果保持单元170包括存储控制单元171和存储单元172至179。为了方便起见，具有8位的大小的数据被假定为AD转换后数字像素信号。因此，时间码的大小也为8位。后转换数字像素信号的大小和时间码可以根据系统的要求而改变。例如，也可以使用15位的大小。
除了信号线107之外，多个信号线(WORD和CODE1至CODE8)连接至转换结果保持单元170。字线WORD(字)是承载存储单元172至179的控制信号的信号线。码信号线CODE(码)1至CODE8是在两个方向上承载时间码的信号线。多个码信号线CODE1至CODE8构成信号线101。
存储单元172至179存储从时间码转送单元200输入的时间码。存储单元172至179均存储1位时间码。将使用存储单元172作为实例来描述存储单元172至179的配置。存储单元172包括位存储单元522和双向开关523。
双向开关523连接在信号线526和码信号线CODE1之间，双向传送数据。该双向开关523还包括控制输入端子。在该控制输入端子上连接有信号线524。当值“1”通过信号线524输入到控制输入端子时，双向开关523进入导通状态，并且数据可通过信号线526和码信号线CODE1沿两个方向承载。另一方面，当控制输入端子被输入“0”的值时，双向开关523进入非导通状态。
位存储单元522是存储1位数据的存储设备。位存储单元522包括信号线526和107分别连接到的输入/输出端子和控制输入端子。当具有值“1”的信号通过信号线107输入到控制输入端子时，位存储单元522存储1位时间码，其是通过信号线526从双向开关523传输的信号。此时，如果1位时间码改变，则存储在位存储单元522中的数据被覆写。然后，当输入至控制输入端子的信号从值“1”转变至“0”时，存储在位存储单元522中的数据保持原样。换言之，直到下一次输入到控制输入端的信号具有值“1”才执行所述的数据覆写。当输入至控制输入端子的信号具有值“0”时，位存储单元522将保持的数据输出至信号线526。
存储控制单元171通过信号线524输出控制信号以控制存储单元172至179。存储控制单元171可以生成并输出例如通过由字信号线WORD和信号线107输入的两个信号的逻辑OR获得的信号，作为用于双向开关523的控制信号。这可以通过OR门521执行。
[时间码传送单元的结构]
图9是示出根据本技术的实施方式的时间码传送单元200的配置的实例的示图。每个时间码传送单元200包括码保持单元210和230以及时钟缓冲器220和240。时间码传送单元200具有与设置在参考图1所描述的像素阵列单元10中的区域像素100的行数相同数量的码保持单元和时钟缓冲器。为了方便起见，码保持单元210和230以及时钟缓冲器220和240将作为实例进行描述。
码保持单元210保持时间码。码保持单元210包括触发器211至218。触发器211等基于从时钟缓冲器220输出的时钟信号保持时间码的一位。具体而言，当时钟信号具有值“0”时，从时间码生成单元20输出并且输入到图中的D输入端子的时间码保持在内部节点中，并且Q输出端子进入高阻抗状态。接下来，当时钟信号具有值“1”时，从Q输出端子输出保持在内部节点中的时间码。输出时间码通过信号线101被输入到码保持单元230。这样，时间码传送单元200通过将多个时间码保持单元作为移位寄存器进行动作来传送时间码。
时钟缓冲器220将由参照图3描述的时钟信号生成单元54生成的时钟信号输出至码保持单元210以及下一级中的时钟缓冲器。时钟缓冲器220由多个反相门221至224构成，并且用作中继器以整形降级的时钟信号。时钟缓冲器220在时间码传送单元200中以与时间码相反的方向依次传输。换言之，时钟缓冲器240将时钟信号输出至码保持单元230，并且将时钟信号输出至时钟缓冲器220。因此，与输入至码保持单元230的时钟信号相比，输入至代码保持单元210的时钟信号具有与两个反相栅极的传播延迟时间相等的时间延迟以及由至反相门224的布线产生的延迟。以这种方式，时钟缓冲器220进一步具有用于延迟时钟信号的功能。
如上所述，当时钟信号具有值“0”时，触发器211等将输入时间码保持在内部节点中。当在此时保持时，需要提供被称为“设置时间”的预定时间量。由于由时钟缓冲器220产生的时钟信号的延迟，当时钟信号在代码保持单元230中转变成值“0”时，输入到代码保持单元210的时钟信号保持在值“1”。换言之，保持在内部节点中的时间码保持被输出。这使得可以在代码保持单元230中提供设置时间，并且使得可以传输时间码。
码信号线CODE1至CODE8分别连接至码保持单元210的输出和码保持单元230的输入。结果，由时间码生成单元20生成并保持在码保持单元210中的时间码然后通过码信号线CODE1至CODE8被输出到转换结果保持单元170。在AD转换之后在转换结果保持单元170中保持的时间码通过码信号线CODE1至CODE8被输出至码保持单元230。这样，时间码传送单元200传送时间码。
下面将描述区域像素100的内部配置。因为存在用于区域像素100的内部配置的各种候选，所以下面将按顺序描述典型的内部配置。
(图像捕获装置的图像捕获定时)
图10是示出根据本公开的图像捕获装置的一个帧周期的时序图。根据本公开的图像捕获装置使用全局快门方法同时曝光所有像素，以区域像素为单位对从曝光获得的像素信号进行AD转换，并且输出所产生的信号。图10的上半部分示出了在时刻T1开始曝光之后的一个帧周期(时刻T3至T7)的时序。图10的下半部分是示出从时刻T4至T5的操作的细节的时序图。
时刻T1至T2是曝光周期。就在时刻T1之前，OFG信号变为高电平，晶体管502导通，光电二极管501中的电荷通过溢出漏极信号线OFD放电。在T1至T2的曝光周期内，光电二极管501连续地执行光电转换并且累积电荷。在时刻T2，传输信号TXG变为高电平，晶体管503导通，由光电二极管501中的光电转换产生的电荷被保持在浮动扩散FD中。对于所有像素同时执行用于将电荷保持在浮动扩散FD中的操作。
然后，依次读出区域像素中的四个像素。在图10中的时刻T3至T4，读出区域像素中的像素A；在时刻T4至T5，读出区域像素的像素B；在时刻T5至T6，读出区域像素中的像素C；在时刻T6至T7，读出区域像素中的像素D。
以下将详细描述像素B的读出操作。图10的下半部分的时序图中的信号RB是输入至像素B中的晶体管13的栅极的复位信号RST。信号SEL_B是输入到像素B中的晶体管16的栅极的选择信号SW。信号S1_B是输入到像素B中的晶体管18的栅极的信号S1。信号S2_B是输入到像素B中的晶体管23的栅极的信号S2。
当在时刻t1信号RB变为高电平时，初始化AD转换单元190中的晶体管12的漏极电压。在像素B的读出期间(时刻t1至t11)，晶体管16导通。然后，信号S1_B变为高电平，晶体管18导通，并且P相信号被存储在存储单元19中。存储在存储单元19中的P相信号被输入到晶体管12的栅极。从时刻t1至t6的时段是将P相信号与参考信号进行比较并且将P相信号转换成数字信号的时段。
在时刻t2和t4之间，向晶体管157的栅极输入作为具有线性改变的信号电平的斜波的参考信号REF。当P相信号的信号电平超过参考信号REF的信号电平时，差动对中的晶体管12的漏极电压下降，晶体管151的漏极电压上升，并且来自AD转换单元的输出信号VCO变为低电平(时刻t3)。
然后，在时刻t6，当信号RB变成高电平时，初始化AD转换单元中的晶体管12的漏极电压。信号S2_B然后变为高电平，晶体管23导通，并且D相信号被存储在存储单元23中。
从时刻t7至t11的时段是D相信号与参考信号相比较并且D相信号被转换成数字信号的时段。在时刻t7和t9之间，向晶体管157的栅极输入作为具有线性改变的信号电平的斜波的参考信号REF。当D相信号的信号电平超过参考信号REF的信号电平时，差动对中的晶体管12的漏极电压下降，晶体管151的漏极电压上升，并且来自AD转换单元的输出信号VCO变为低电平(时刻t8)。
以这种方式，AD转换单元将存储在存储单元19中的P相信号和存储在存储单元23中的D相信号与参考信号进行比较，并且输出指示信号与参考信号匹配的定时的信号VCO。
(区域像素100的第一实例)
图11是示出根据第一实例的区域像素100的电路图；图12是根据第一实例的区域像素100的横截面图；图13A是图12中的线A-A方向上的平面图；图13B是图12中的B-B线方向的平面图。图11、图12、图13A和图13B示出了具有四个像素的区域像素100的实例。包括根据第一实例的区域像素100的图像捕获装置1使用全局快门系统，并且存储单元19和23连接到每个像素中的光电转换单元110。
图11中的区域像素100具有多个光电转换单元110、多个电流放大单元90、多个存储单元19和23、以及AD转换单元190。多个光电转换单元110、多个电流放大单元90以及多个存储单元19和23共享单个AD转换单元190。图11中的区域像素100内的电路配置与图5和图6中的电路配置相同。
图11中的区域像素100中的每个光电转换单元110具有光电二极管501和晶体管502和503，如在图5中。电流放大单元90具有晶体管14至17和电流源17。晶体管15的栅极连接至浮动扩散FD。存储单元19用于存储P相信号。存储单元23用于存储D相信号。
如图12所示，包括根据第一实例的区域像素100的图像捕获装置1具有设置有光电转换单元110的第一区域AR1，以及设置有电流放大单元90、存储单元19和23以及AD转换单元190的第二区域AR2。第一区域AR1和第二区域AR2均具有由硅构成的半导体层。第一区域AR1位于第一基板SUB1上。第二区域AR2位于第二基板SUB2上。第一区域AR1占据第一基板SUB1的基板表面的整个表面面积，并且第二区域AR2占据第二基板SUB2的基板表面的整个表面面积。第一区域AR1和第二区域AR2具有相同的表面积。
如图12所示，布线层71、光电转换单元110、滤色器72、以及片上透镜73层叠在第一基板SUB1上。元件分离层74设置在像素之间。布线层75、电流放大单元90、AD转换单元190以及保护层76层叠在第二基板SUB2上。在图12中示出的第一基板SUB1和第二基板SUB2的层配置是实例，并且可以想到许多变形。
如图12和图13A所示，多个光电转换单元110设置在第一区域AR1中。光电转换单元110设置在第一区域AR1的整个区域。如图11所示，来自浮动扩散FD的电压信号从第一区域AR1输出并且被输入到第二区域AR2。
如图12和图13B中所示，存储单元19和23、电流放大单元90和AD转换单元190设置在第二区域AR2中。在第二区域AR2中，存储单元19和23以及电流放大单元90逐像素地设置，而AD转换单元190由多个像素共享。存储单元19和23设置在第二基板SUB2上与设置有电流放大单元90和AD转换单元190的层不同的层中。这样，第二区域AR2由层叠的多个层形成。如图13B所示，在设置有多个电流放大单元90和AD转换单元190的层中，多个电流放大单元90被设置为彼此相距一距离，并且AD转换单元190被设置在未设置多个电流放大单元90的区域中。
第一区域AR1和第二区域AR2经由在层叠方向上延伸的信号传输单元91来发送和接收各种信号。信号传输单元91例如利用Cu-Cu连接91a对第一基板AR1和第二基板AR2之间的浮动扩散电压进行发送和接收。代替Cu-Cu连接，信号传输单元91可以使用诸如凸块的其他接合装置来发送和接收浮动扩散电压。
以这种方式，在根据第一实例的区域像素100中，光电转换单元110设置在第一区域AR1中；存储单元19和23、电流放大单元90和AD转换单元190被设置在第二区域AR2中；第一区域AR1和第二区域AR2发送和接收来自浮动扩散FD的电压。因为第一区域AR1的整体用作设置光电转换单元110的区域，所以可扩大光电转换单元110的表面积，这使得可通过减小面积像素100的尺寸来增加数值孔径、提高分辨率等。
此外，第二区域AR2使用层叠结构使得可以扩大设置存储单元19和23、电流放大单元90和AD转换单元190的表面积。
(区域像素100的第二实例)
图14是示出根据第二实例的区域像素100的电路图；图15是示出根据第二实例的区域像素100的横截面图；图16A是图15中的线A-A方向上的平面图；以及图16B是沿图15中的线B-B方向的平面图。以下将集中于与根据第一实例的区域像素100的差异。
第二实例的区域像素100具备层叠的第一区域AR1和第二区域AR2，在第一区域AR1中设置光电转换单元110这一点与第一实例相同。在第二区域AR2的布局配置方面，第二实例与第一实例不同。根据第二实施例的图14中的电路图与根据第一实例的图11中的电路图相似，但是第二实例中的截面结构和平面配置不同于第一实例中的截面结构和平面配置。
如图15和图16B所示，存储单元19和23、电流放大单元90和AD转换单元190被设置在第二区域AR2内的同一层中。如图16B所示，用于四个像素的电流放大单元90以及存储单元19和23沿着区域像素100的矩形范围的相对两边对称布置，并且AD转换单元190布置在其间的中央区域中。虽然在图15的截面图中未示出AD转换单元190，但是如图16B所示，AD转换单元190实际上设置在图15的截面的后面。
同样在根据第二实例的区域像素100中，第一区域AR1位于第一基板SUB1上，并且第二区域AR2位于第二基板SUB2上。第一基板SUB1和第二基板SUB2通过由Cu-Cu连接91a构成的信号传输单元91发送和接收光电转换单元110的浮动扩散FD的电压。
(区域像素100的第三实例)
图17是示出根据第三实例的区域像素100的电路图；图18是示出根据第三实例的区域像素100的横截面图；图19A是图18中线A-A方向的平面图；图19B是图18的B-B线方向的平面图。图17、图18、图19A和图19B示出了具有四个像素的区域像素100的实例。
根据第三实例的区域像素100具有由硅以外的材料形成的光电转换单元110。硅以外的材料例如是有机材料。以这种方式，第三实例的光电转换单元110具有包含不同于硅的材料的半导体层。更具体地，如图18所示，第三实例的光电转换单元110具有层叠上部电极层11a、光电转换层11b、绝缘层11d和下部电极层11e的结构。上部电极层11a和下部电极层11e的材料例如是ITO(氧化铟锡)、IZO(氧化铟锌)等。
除了光电转换单元110的类型不同之外，图17中的电路图与图11中的电路图相同。
第三实例涉及的区域像素100具有层叠的第1区域AR1和第2区域AR2。由硅以外的材料形成的光电转换单元110设置在第一区域AR1中。由硅形成的存储单元19和23、电流放大单元90和AD转换单元190被设置在第二区域AR2中。如图18所示，电流放大单元90、存储单元19和23以及AD转换单元190被设置在同一层中。布线层71设置在该层下方，并且保护层76设置在布线层71下方。
第一区域AR1和第二区域AR2层叠在同一基板上。在第二区域AR2中，存储单元19和23以及电流放大单元90逐像素地设置，而AD转换单元190由多个像素共享。
对于区域像素100中的各像素，第一区域AR1和第二区域AR2通过由通孔91b构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。
如图19A所示，设置在第一区域AR1中的光电转换单元110被设置成位于区域像素100的整个矩形范围内。如图19B所示，在第二区域AR2中，用于四个像素的电流放大单元90以及存储单元19和23沿着区域像素100的矩形范围的相对两边对称布置，并且AD转换单元190布置在其间的中央区域中。
(区域像素100的第四实例)
图20是示出根据第四实例的区域像素100的电路图；图21是示出根据第四实例的区域像素100的横截面图；图22A是图21中线A-A方向上的平面图；以及图22B是图21中的B-B线方向的平面图。以下将集中于与根据第三实例的区域像素100的差异。
根据第四实例的图20中的电路图与根据第三实例的图17中的电路图相同。第四实例涉及的区域像素100具有层叠配置的第一区域AR1、第二区域AR2和第三区域AR3。由硅以外的材料形成的光电转换单元110设置在第一区域AR1中。由硅形成的电流放大单元90和AD转换单元190被设置在第二区域AR2中。在第三区域AR3中设置有由硅构成的存储单元19、23。
第一区域AR1、第二区域AR2以及第三区域AR3层叠在同一基板上。第一区域AR1和第二区域AR2针对每个像素通过由通孔91b构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。第二区域AR2和第三区域AR3，按每个区域像素100，通过由过孔91b构成的信号传输单元91，收发存储单元19、23的两端的电压。
在第四实例中，存储单元19和23设置在第三区域AR3中，第三区域AR3不同于设置有AD转换单元190和电流放大单元90的第二区域AR2，这使得可以扩大设置AD转换单元190和电流放大单元90的表面积。
(区域像素100的第五实例)
图23是示出根据第五实例的区域像素100的电路图；图24是根据第五实例的区域像素100的横截面图；图25A是图24中的线A-A方向上的平面图；图25B是图24中的线B-B方向的平面图；图25C是图24的C-C线方向的平面图。图23、图24、图25A和图25B示出了具有四个像素的区域像素100的实例。
与第三实例和第四实例相似，根据第五实例的区域像素100具有由不同于硅的材料形成的光电转换单元110。光电转换单元110的层配置也与在第三实例和第四实例中相同。在第五实例中的图23中的电路图与在第四实例中的图20中的电路图的不同之处在于，发送和接收信号的信号传输单元91被设置在存储单元19和23与AD转换单元190之间。
如图24所示，第五实例的区域像素100具有层叠配置的第一区域AR1、第二区域AR2和第三区域AR3。由硅以外的材料形成的光电转换单元110设置在第一区域AR1中。由硅形成的电流放大单元90以及存储单元19和23被布置在第二区域AR2中。由硅形成的AD转换单元190布置在第三区域AR3中。在第二区域AR2中，存储单元19和23以及电流放大单元90逐像素地设置，而AD转换单元190由多个像素共享。第一区域AR1和第二区域AR2层叠在第一基板SUB1上。第三区域AR3层叠在第二基板SUB2上。
以这种方式，在根据第五实例的区域像素100中，布置在第二区域AR2和第三区域AR3中的电路与根据第三实例和第四实例的区域像素100不同。
第一区域AR1和第二区域AR2针对每个像素通过由通孔91b构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。第二区域AR2和第三区域AR3经由由Cu-Cu连接91a构成的信号传输单元91，针对每个区域像素100发送和接收根据存储单元19和23中存储的电荷的电压。
以这种方式，在根据第五实例的区域像素100中，AD转换单元190布置在第三区域AR3中，这使得可以扩大用于设置AD转换单元190的表面积。
(区域像素100的第六实例)
图26是示出根据第六实例的区域像素100的电路图；图27是根据第六实例的区域像素100的横截面图；图28A是图27中线A-A方向上的平面图；图28B是图27中的线B-B方向的平面图；图28C是图27的C-C线方向的平面图。以下将集中于与根据第五实例的区域像素100的差异。
图26中的根据第六实例的电路图与图23中的根据第五实例的电路图相同。第六实例涉及的区域像素100具有第一区域AR1、第二区域AR2、第三区域AR3、第四区域AR4。由硅以外的材料形成的光电转换单元110设置在第一区域AR1中。由硅形成的电流放大单元90被设置在第二区域AR2中。在第三区域AR3中设置有由硅构成的存储单元19、23。由硅形成的AD转换单元190设置在第四区域AR4中。第一区域AR1、第二区域AR2、以及第三区域AR3层叠在第一基板SUB1上。第四区域AR4位于第二基板SUB2上。
以这种方式，根据第六实例的区域像素100与第四实例的不同之处在于，电流放大单元90和存储单元19和23布置在分开的区域中。
第一区域AR1和第二区域AR2针对每个像素通过由通孔91b构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。第二区域AR2和第三区域AR3针对每个区域像素100，通过由过孔91b构成的信号传输单元91，发送和接收存储单元19、23的一端的电压。第三区域AR3和第四区域AR4针对每个区域像素100经由由Cu-Cu连接91a构成的信号传输单元91发送和接收存储单元19、23的另一端的电压。
以这种方式，在根据第六实例的区域像素100中，电流放大单元90和存储单元19和23被设置在分开的区域中，这使得可以扩大用于设置电流放大单元90和存储单元19和23的表面积。
(区域像素100的第七实例)
图29是示出根据第七实例的区域像素100的电路图；图30是根据第七实例的区域像素100的横截面图；图31A是在图30中的线A-A的方向上的平面图；图31B是图30中B-B线方向的平面图；图31C是图30中C-C线方向的平面图。以下将集中于与根据第六实例的区域像素100的差异。
与第六实例同样地，第七实例的区域像素100具有第一区域AR1、第二区域AR2、第三区域AR3、第四区域AR4。另外，设置在第一区域ARl至第四区域AR4中的电路部与第六实例相同，但是在电流放大单元90与存储单元19、23之间通过信号传输单元91进行信号的发送和接收这一点上与第六实例不同。
根据第七实例的区域像素100具有与第六实例中的区域像素不同的基板配置。根据第七实例的区域像素100包括第一基板SUB1和第二基板SUB2，在第一基板SUB1上层叠第一区域AR1和第二区域AR2，在第二基板SUB2上层叠第三区域AR3和第四区域AR4。
第一区域AR1和第二区域AR2针对每个像素通过由通孔91b构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。第二区域AR2和第三区域AR3对于每个像素经由由Cu-Cu连接91a构成的信号传输单元91，发送和接收存储单元19、23的一端的电压。第三区域AR3和第四区域AR4对于每个区域像素100经由由通孔91b构成的信号传输单元91，发送和接收存储单元19、23的另一端的电压。
(区域像素100的第八实例)
图32是示出根据第八示例的区域像素100的电路图；图33是根据第八实例的区域像素100的横截面图；图34A是在图33中的线A-A的方向上的平面图；图34B是在图33中的线B-B的方向上的平面图；图34C是图33中的C-C线方向的平面图。以下将集中于与根据第七示例的区域像素100的差异。
图32的根据第八示例的电路图与图29中的根据第七示例的电路图相同。第八实例涉及的区域像素100具有第一区域AR1、第二区域AR2和第三区域AR3。由硅以外的材料形成的光电转换单元110设置在第一区域AR1中。由硅形成的电流放大单元90被设置在第二区域AR2中。由硅形成的存储单元19和23和AD转换单元190设置在第三区域AR3中。第一区域AR1和第二区域AR2层叠在第一基板SUB1上，并且第三区域AR3位于第二基板SUB2上。第一区域AR1和第二区域AR2针对每个像素通过由通孔构成的信号传输单元91来发送和接收光电转换单元110的浮动扩散FD的电压。第二区域AR2和第三区域AR3通过由Cu-Cu连接构成的信号传输单元91来发送和接收存储单元19、23的一端的电压。
根据第八实例的区域像素100与第七实例的区域像素的不同之处在于存储单元19和23以及AD转换单元190均设置在第三区域AR3中。与第七实例相比，这减少了区域的数量并且简化了制造过程。
(区域像素100的第一至第八实例的概述)
根据本公开的区域像素100包括多个像素。区域像素100包括多个光电转换单元110、多个浮动扩散FD、多个电流放大单元90和AD转换单元190。每个浮动扩散FD输出根据从由相应像素内的光电转换单元110进行光电转换获得的电荷的电压。AD转换单元190为由区域像素100中的多个像素之中的两个以上像素构成的每个区域像素100而设置，并且将存储在与区域像素100内的两个以上像素对应的两个以上存储单元19和23中的信号转换为数字信号。
多个像素中的多个光电转换单元110、多个AD转换器190、多个浮动扩散FD、多个电流放大单元90以及多个存储单元19和23设置在多个层叠区域中。信号传输单元91在多个区域之间发送和接收信号。在多个区域中，设置有多个光电转换单元110的区域被设置为与设置有多个电流放大单元90的区域分离。区域像素100内的设置多个光电转换单元110的区域与设置多个电流放大单元90的区域通过对应的信号传输单元91发送和接收多个浮动扩散FD的电压。
根据第一实例至第八实例的区域像素100具有单独设置的用于P相信号的存储单元19和用于D相信号的存储单元23。用于实现全局快门的光电转换单元110、电流放大单元90以及存储单元19和23的电路配置不限于上面描述的那些。以下将描述用于实现全局快门的光电转换单元110、电流放大单元90以及存储单元19和23的其他代表性电路配置。
(光电转换单元110、电流放大单元90及存储单元19、23的第一变形例)
图35A是示出根据第一变形例的光电转换单元110、电流放大单元90以及存储单元19和23的电路图。图35A所示的光电转换单元110具有光电二极管501和晶体管503。图35A所示的电流放大单元90具有晶体管14、15、18、22、56、57、59和60以及电流源17、58和61。晶体管18控制是否将P相信号存储在存储单元19中。晶体管22控制是否将D相信号存储在存储单元23中。
图35B是示出根据第二变形例的光电转换单元110、电流放大单元90以及存储单元19和23的电路图。图35B所示的光电转换单元110具有光电二极管501和晶体管503。图35B所示的电流放大单元90具有晶体管14、15、18、22、56和57以及电流源17和58。存储单元23存储与P相信号和D相信号之间的差分对应的信号。
图35C是示出根据第三变形例的光电转换单元110、电流放大单元90以及存储单元19和23的电路图。图35C所示的光电转换单元110具有光电二极管501和晶体管503。图35C所示的电流放大单元90具有晶体管14、15、18、22、56、57和电流源17、58。晶体管18控制是否将P相信号存储在电容器19中。晶体管22控制是否在电容器23中存储D相信号。
图35D是示出根据第四变形例的光电转换单元110、电流放大单元90以及存储单元19和23的电路图。图35D中的电路图示出了用于在全局快门方法和滚动快门方法之间进行选择的功能。图35D中示出的光电转换单元110具有光电二极管501和晶体管503。图35D中示出的电流放大单元90具有晶体管14、15、18、22、56和57。
当选择卷帘快门方法时，晶体管62导通并且晶体管63截止。这使得晶体管62的源极电压根据浮动扩散FD的电压而变化。
当选择全局快门方法时，晶体管63导通并且晶体管62截止。这使晶体管63的源极电压根据存储P相信号的电容器19和存储D相信号的电容器23的电压而变化。
<移动体中的应用的实例>
根据本公开的技术(本技术)可以应用于各种产品中。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如，汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动装置、飞机、无人机、船舶、机器人等)上的装置。
图36是示意性地示出车辆控制系统的配置实例的框图，车辆控制系统是可以应用根据本公开的技术的移动体控制系统的实例。
车辆控制系统12000包括通过通信网络12001彼此连接的多个电子控制单元。在图36所示的例子中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。微型计算机12051、声音/图像输出单元12052和车载网络I/F(接口)12053被示出为集成控制单元12050的功能配置。
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作控制装置，诸如用于产生车辆的驱动力的驱动力产生装置，诸如内燃机或驱动电动机；驱动力传递机构，用于向车轮传递驱动力；转向机构，用于调整车辆的转向角；制动装置，产生所述车辆的制动力；等等。
车身系统控制单元12020根据各种程序来控制安装在车身中的各种装置的操作。例如，车身系统控制单元12020用作用于无钥匙输入系统、智能钥匙系统、电动车窗装置或诸如前灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制装置。在这种情况下，可以向车身系统控制单元12020输入从替代键的便携式设备发射的无线电波或者来自各种开关的信号。车身系统控制单元12020接收无线电波或信号的输入并且控制车辆的门锁装置、电动车窗装置、灯等。
车外信息检测单元12030检测安装有车辆控制系统12000的车辆的外部的信息。例如，在车外信息检测单元12030上连接有图像捕获单元12031。车外信息检测单元12030使图像捕获单元12031捕获车外的图像，接收捕获的图像。车外信息检测单元12030可以基于接收到的图像来执行对于人、汽车、障碍物、标志、道路上的字母等的物体检测处理或距离检测处理。
图像捕获单元12031是接收光并输出根据所接收的光的强度的电信号的光学传感器。另外，图像捕获单元12031也可以将电信号作为图像输出，也可以作为测距信息输出。另外，图像捕获单元12031接收到的光可以是可见光，也可以是红外光等不可见光。
车内信息检测单元12040检测车内的信息。例如，在车内信息检测单元12040上连接有检测驾驶员的状态的驾驶员状态检测单元12041。驾驶员状态检测单元12041包括例如捕获驾驶员的图像的摄像机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳或注意力的水平，或者可以确定驾驶员是否打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆的内外信息，计算驱动力产生装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行协调控制，以实现高级驾驶员辅助系统(ADAS)的功能，包括车辆碰撞避免、冲击减轻、基于车辆间距离的行驶、恒定车辆速度驾驶、车辆碰撞警告和车道偏离警告。
另外，微型计算机12051基于由车外信息检测单元12030或车内信息检测单元12040取得的车辆周边的信息，对驱动力产生装置、转向机构、制动装置等进行控制，由此，能够进行不需要驾驶者的操作而自主行驶的自动驾驶等的协调控制。
另外，微型计算机12051可以基于由车外信息检测单元12030取得的车外信息，向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以通过根据由车外信息检测单元12030检测到的前方车辆或对面车辆的位置控制前照灯，来执行用于抑制眩光的协调控制，例如从远光切换到近光。
声音/图像输出单元12052将声音和图像中的至少一个的输出信号发送到能够视觉地或听觉地向乘员或车辆的外部提供信息的输出装置。在图36中所示的实例中，音频扬声器12061、显示单元12062和仪表板12063被示出为输出装置的实例。例如，显示单元12062可包括板上显示器和平视显示器中的至少一个。
图37是表示图像捕获单元12031的设置位置的一例的图。
在图37中，图像捕获单元12031包括图像捕获单元12101、12102、12103、12104和12105。
例如，图像捕获单元12101、12102、12103、12104和12105被设置在车辆12100的前鼻部、侧视镜、后保险杠、后备箱门、车厢内的挡风玻璃的上部等的位置处。设置在车室内的前鼻部的图像捕获单元12101和设置在挡风玻璃的上部的图像捕获单元12105主要从车辆12100的前方获取图像。设置在侧视镜中的图像捕获单元12102和12103主要从车辆12100的侧面获得图像。设置在后保险杠或后备箱门上的图像捕获单元12104主要获得车辆12100后面的区域的图像。设置在车厢内的挡风玻璃的上部的图像捕获单元12105主要用于检测前面车辆、行人、障碍物、交通信号、交通标志、车道等。
图37示出图像捕获单元12101至12104的图像捕获范围的实例。图像捕获范围12111指示设置在前鼻子上的图像捕获单元12101的图像捕获范围；图像捕获范围12112和12113分别表示设置在侧视镜中的图像捕获单元12102和12103的图像捕获范围；图像捕获范围12114指示设置在后保险杠或后备箱门上的图像捕获单元12104的图像捕获范围。例如，通过重叠由图像捕获单元12101至12104捕获到的图像数据，能够获得从车辆12100的上方观察到的俯瞰图像。
图像捕获单元12101至12104中的至少一个可以具有用于获得距离信息的功能。例如，图像捕获单元12101至12104中的至少一个可以是由多个图像传感器构成的立体相机，或者可以是具有用于相位差检测的像素的图像传感器。
例如，微型计算机12051可以通过基于从图像捕获单元12101至12104获得的距离信息获得到图像捕获范围12111至12114中的每个三维物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，来特别地提取车辆12100行进通过的路径上的最近的三维物体(即，在与车辆12100大致相同的方向上以预定速度(例如，0km/h或更高)行进的三维物体)作为前面车辆。微型计算机12051还可以预先设定与前行车辆的跟随距离以保持，并且执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随起动控制)。因此，为了例如不需要驾驶员进行操作的自动驾驶，可以进行协调控制，在自动驾驶中，车辆以自动方式行驶。
例如，微型计算机12051可以基于从图像捕获单元12101至12104获得的距离信息，将关于三维物体的三维数据分类并提取为二轮车、普通车辆、大型车辆、行人和其他三维物体(诸如电极)，并且可以使用该三维数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物分类为车辆12100的驾驶员可见的障碍物和难以看见的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞的风险的程度的碰撞风险，并且当碰撞风险至少是设定值且存在碰撞的可能性时，通过音频扬声器12061或显示单元12062向驾驶员输出警报，通过驱动系统控制单元12010执行强制减速或躲避转向，使得可以提供用于防碰撞的驾驶辅助。
图像捕获单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在由图像捕获单元12101至12104捕获的图像中是否存在行人来识别行人。这样的行人识别通过例如提取由作为红外照相机的图像捕获单元12101至12104捕获的图像中的特征点的步骤和对表示对象的轮廓的一系列特征点执行图案匹配处理以确定对象是否是行人的步骤来执行。当微型计算机12051确定在由图像捕获单元12101至12104捕获的图像中存在行人并且识别出行人时，声音/图像输出单元12052控制显示单元12062，使得在识别出的行人上重叠并显示用于强调的正方形轮廓线。另外，声音/图像输出单元12052可控制显示单元12062，使得在期望的位置处显示指示行人等的图标。
到目前为止，已经描述了可以应用根据本公开的技术的车辆控制系统的实例。根据本公开的技术可应用于上述配置之中的图像捕获单元12031等。具体地，本公开的图像捕获装置1可应用于图像捕获单元12031。通过将根据本公开内容的技术应用于图像捕获单元12031，可以获得更清晰的捕获图像，使得可以减轻驾驶员疲劳。
应注意，本技术还可采取以下配置。
(1)一种图像捕获装置，包括：
多个像素，各自具有光电转换单元；
浮动扩散输出根据从由所述像素内的所述光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的电压的电流；
存储单元，存储根据由所述电流放大单元放大的所述电流的信号；
模数转换器，为由所述多个像素内的两个以上像素构成的每个区域像素而设置，所述模数转换器将存储在对应于所述区域像素中的两个以上像素的两个以上存储单元中的信号转换为数字信号；
层叠的多个区域在所述多个区域中设置有多个像素中的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在所述多个区域之间发送和接收信号，
其中，所述多个区域中，设置有所述多个光电转换单元的区域被设置为与设置有所述多个电流放大单元的区域分离，并且
区域像素内的设置有多个光电转换单元的区域与区域像素内的设置有多个电流放大单元的区域通过信号传输单元中对应的信号传输单元发送和接收多个浮动扩散的电压。
(2)根据(1)所述的图像捕获装置，
其中，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在所述多个区域中的同一区域中。
(3)根据(2)所述的图像捕获装置，
其中，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在同一区域内的同一层中。
(4)根据(3)所述的图像捕获装置，
其中，属于同一区域像素的两个以上所述电流放大单元和两个以上所述存储单元沿着所述模数转换器中对应的模数转换器的相对的两边对称设置。
(5)根据(2)所述的图像捕获装置，
其中，多个电流放大单元、多个模数转换器和多个存储单元设置在同一区域内的相互不同的层中。
(6)根据(5)所述的图像捕获装置，
其中，所述多个存储单元设置在同一区域内的布线层中。
(7)根据(1)至(6)中任一项所述的图像捕获装置，包括：
第一区域，多个光电转换单元设置在第一区域中；以及
第二区域，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在所述第二区域中，
其中，对于所述像素中的每个像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
(8)根据(7)所述的图像捕获装置，包括：
第一基板，具有所述第一区域；以及
第二基板，具有所述第二区域，
其中，对于每个像素，第一基板和第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收浮动扩散的电压。
(9)根据(1)所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元和所述多个存储单元，以及所述多个模数转换器设置在所述多个区域中相互不同的区域中。
(10)根据(9)所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，多个光电转换单元设置在所述第一区域中；
第二区域，所述多个电流放大单元和所述多个存储单元设置在所述第二区域中；以及
第三区域，多个模数转换器设置在所述第三区域中，
其中，对于所述像素中的每个像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
(11)根据(10)所述的图像捕获装置，
其中，所述多个电流放大单元和所述多个存储单元设置在所述第二区内的同一层中。
(12)根据(10)或(11)所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域，
其中，对于每个像素，第一基板和第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收在多个存储单元中存储的信号。
(13)根据(1)所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元、所述多个存储单元和所述多个模数转换器布置在所述多个区域中的相互不同的区域中。
(14)根据(13)所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，多个光电转换单元设置在第一区域中；
第二区域，所述多个电流放大单元设置在所述第二区域中；
第三区域，所述多个存储单元设置在所述第三区域中；以及
第四区域，多个模数转换器设置在第四区域中；
其中，对于所述像素中的每个像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
(15)根据(14)所述的图像捕获装置，包括：
第一基板，所述第一区域、所述第二区域以及所述第三区域层叠在所述第一基板上；以及
第二基板，具有所述第四区域，
其中，对于每个像素，第一基板和第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收在多个存储单元中存储的信号。
(16)根据(15)所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域和所述第四区域，
其中，对于每个像素，第一基板和第二基板通过信号传输单元中相互不同的信号传输单元发送和接收由多个电流放大单元放大的电流。
(17)根据(1)所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元、以及所述多个存储单元和所述多个模数转换器被设置在所述多个区域中的相互不同的区域中。
(18)根据(17)所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，多个光电转换单元设置在第一区域中；
第二区域，所述多个电流放大单元设置在所述第二区域中；以及
第三区域，所述多个存储单元和所述多个模数转换器设置在所述第三区域中，
其中，对于所述像素中的每个像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
(19)根据(18)所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域，
其中，对于每个像素，第一基板和第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收由多个电流放大器放大的电流。
(20)根据(1)所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元和所述多个模数转换器、以及所述多个存储单元设置在所述多个区域中的相互不同的区域中。
(21)根据(18)所述的图像捕获装置，
其中，所述第一区域、所述第二区域以及所述第三区域层叠在同一基板上。
(22)根据(1)至(21)中任一项所述的图像捕获装置，
其中，所述光电转换单元具有由硅形成的半导体层或由硅以外的材料形成的半导体层。
(23)根据(1)至(22)中任一项所述的图像捕获装置，
其中，所述信号传输单元通过通孔、凸块或Cu-Cu连接发送和接收所述信号。
(24)一种电子设备，包括：
图像捕获装置，输出通过光电转换获得针对每个像素的数字信号；以及
信号处理单元，对所述数字信号执行信号处理，
其中，所述图像捕获装置包括：
多个像素，各自具有光电转换单元；
浮动扩散，输出根据从由所述像素内的所述光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的电压的电流；
存储单元，存储根据由所述电流放大单元放大的所述电流的信号；
模数转换器，为由所述多个像素内的两个以上像素构成的每个区域像素而设置，所述模数转换器将存储在对应于所述区域像素中的两个以上像素的两个以上存储单元中的信号转换为数字信号；
层叠的多个区域，在所述多个区域中设置多个像素内的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在所述多个区域之间发送和接收信号，
其中，所述多个区域中，设置有所述多个光电转换单元的区域被设置为与设置有所述多个电流放大单元的区域分离，并且
区域像素内的设置有多个光电转换单元的区域与区域像素内的设置有多个电流放大单元的区域通过信号传输单元中对应的信号传输单元发送和接收多个浮动扩散的电压。
本公开的各方面不限于前述各实施例，并且包括本领域技术人员可实现的各种修改，并且本公开的效果也不限于上述细节。换言之，在不背离可从权利要求及其等同物中限定的细节中得出的本公开的概念构思和精神的情况下，可进行各种添加、修改、以及部分删除。
[符号说明]
1图像捕获装置10像素阵列单元11信号线11a上部电极层11a上部电极11b光电转换层11d绝缘层11e下部电极层
12信号输入晶体管16选择晶体管17电流源19存储单元
20时间码生成单元23存储单元30参考信号生成单元
40垂直驱动单元42控制信号生成单元43电源单元
50水平控制单元52时间码解码单元53列信号处理单元
54时钟信号生成单元58电流源61电流源71布线层72滤色器
73片上透镜74元件分离层75布线层76保护层90电流放大单元91信号传输单元91aCu-Cu连接91b通孔92存储单元
100区域像素110光电转换单元150比较单元160比较输出处理单元161前置放大器单元162电平转换单元163波形成形单元
170转换结果保持单元171存储控制单元172存储单元
190AD转换单元200时间码传送单元210代码保持单元。

Claims (24)

1.一种图像捕获装置，包括：
多个像素，各自具有光电转换单元；
浮动扩散，输出根据从由所述像素内的所述光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的所述电压的电流；
存储单元，存储根据由所述电流放大单元放大的所述电流的信号；
模数转换器，为由所述多个像素内的两个以上像素构成的每个区域像素而设置，所述模数转换器将存储在对应于所述区域像素中的两个以上像素的两个以上所述存储单元中的信号转换为数字信号；
层叠的多个区域，在所述多个区域中设置有多个像素中的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在所述多个区域之间发送和接收信号，
其中，所述多个区域中设置有所述多个光电转换单元的区域被设置为与设置有所述多个电流放大单元的区域分离，并且
区域像素内的设置有所述多个光电转换单元的区域与区域像素内的设置有所述多个电流放大单元的区域通过所述信号传输单元中对应的信号传输单元发送和接收所述多个浮动扩散的电压。
2.根据权利要求1所述的图像捕获装置，
其中，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在所述多个区域中的同一区域中。
3.根据权利要求2所述的图像捕获装置，
其中，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在同一区域内的同一层中。
4.根据权利要求3所述的图像捕获装置，
其中，属于同一区域像素的两个以上所述电流放大单元和两个以上所述存储单元沿着所述模数转换器中对应的模数转换器的相对的两边对称设置。
5.根据权利要求2所述的图像捕获装置，
其中，所述多个电流放大单元、所述多个模数转换器和所述多个存储单元设置在同一区域内的相互不同的层中。
6.根据权利要求5所述的图像捕获装置，
其中，所述多个存储单元设置在同一区域内的布线层中。
7.根据权利要求1所述的图像捕获装置，包括：
第一区域，所述多个光电转换单元设置在所述第一区域中；以及
第二区域，所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在所述第二区域中，
其中，对于每个所述像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
8.根据权利要求7所述的图像捕获装置，包括：
第一基板，具有所述第一区域；以及
第二基板，具有所述第二区域，
其中，对于每个所述像素，所述第一基板和所述第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收所述浮动扩散的电压。
9.根据权利要求1所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元和所述多个存储单元，以及所述多个模数转换器设置在所述多个区域中的相互不同的区域中。
10.根据权利要求9所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，所述多个光电转换单元设置在所述第一区域中；
第二区域，所述多个电流放大单元和所述多个存储单元设置在所述第二区域中；以及
第三区域，所述多个模数转换器设置在所述第三区域中，以及对于每个所述像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
11.根据权利要求10所述的图像捕获装置，
其中，所述多个电流放大单元和所述多个存储单元设置在所述第二区域内的同一层中。
12.根据权利要求10所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域，
其中，对于每个所述像素，所述第一基板和所述第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收在所述多个存储单元中存储的信号。
13.根据权利要求1所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元、所述多个存储单元和所述多个模数转换器设置在所述多个区域中的相互不同的区域中。
14.根据权利要求13所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，所述多个光电转换单元设置在所述第一区域中；
第二区域，所述多个电流放大单元设置在所述第二区域中；
第三区域，所述多个存储单元设置在所述第三区域中；以及
第四区域，所述多个模数转换器设置在所述第四区域中；以及
对于每个所述像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
15.根据权利要求14所述的图像捕获装置，包括：
第一基板，所述第一区域、所述第二区域以及所述第三区域层叠在所述第一基板上；以及
第二基板，具有所述第四区域，
其中，对于每个像素，所述第一基板和所述第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收在所述多个存储单元中存储的信号。
16.根据权利要求14所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域和所述第四区域，
其中，对于每个像素，所述第一基板和所述第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收由所述多个电流放大单元放大的电流。
17.根据权利要求1所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元、以及所述多个存储单元和所述多个模数转换器被设置在所述多个区域中的相互不同的区域中。
18.根据权利要求17所述的图像捕获装置，
其中，所述多个区域包括：
第一区域，所述多个光电转换单元设置在所述第一区域中；
第二区域，所述多个电流放大单元设置在所述第二区域中；以及
第三区域，所述多个存储单元和所述多个模数转换器设置在所述第三区域中，以及
对于每个所述像素，所述第一区域和所述第二区域通过所述信号传输单元中相互不同的信号传输单元来发送和接收所述多个浮动扩散的电压。
19.根据权利要求18所述的图像捕获装置，包括：
第一基板，所述第一区域和所述第二区域层叠在所述第一基板上；以及
第二基板，具有所述第三区域，
其中，对于每个所述像素，所述第一基板和所述第二基板通过所述信号传输单元中相互不同的信号传输单元发送和接收由所述多个电流放大器放大的电流。
20.根据权利要求1所述的图像捕获装置，
其中，所述多个光电转换单元、所述多个电流放大单元和所述多个模数转换器、以及所述多个存储单元设置在所述多个区域中的相互不同的区域中。
21.根据权利要求18所述的图像捕获装置，
其中，所述第一区域、所述第二区域以及所述第三区域层叠在同一基板上。
22.根据权利要求1所述的图像捕获装置，
其中，所述光电转换单元具有由硅形成的半导体层或由硅以外的材料形成的半导体层。
23.根据权利要求1所述的图像捕获装置，
其中，所述信号传输单元通过通孔、凸块或Cu-Cu连接发送和接收所述信号。
24.一种电子设备，包括：
图像捕获装置，输出通过光电转换获得的针对每个像素的数字信号；以及
信号处理单元，对所述数字信号执行信号处理，
其中，所述图像捕获装置包括：
多个像素，各自具有光电转换单元；
浮动扩散，输出根据从由所述像素内的所述光电转换单元进行的光电转换所获得的电荷的电压；
电流放大单元，放大根据所述浮动扩散的所述电压的电流；
存储单元，存储根据由所述电流放大单元放大的所述电流的信号；
模数转换器，为由所述多个像素内的两个以上像素构成的每个区域像素而设置，所述模数转换器将存储在对应于所述区域像素中的两个以上像素的两个以上所述存储单元中的信号转换为数字信号；
层叠的多个区域，在所述多个区域中设置有多个像素内的多个光电转换单元、多个模数转换器、多个浮动扩散、多个电流放大单元和多个存储单元；以及
信号传输单元，在所述多个区域之间发送和接收信号，
其中，所述多个区域中设置有所述多个光电转换单元的区域被设置为与设置有所述多个电流放大单元的区域分离，并且
区域像素内的设置有所述多个光电转换单元的区域与区域像素内设置有所述多个电流放大单元的区域通过信号传输单元中对应的信号传输单元发送和接收所述多个浮动扩散的电压。
CN202280036188.8A 2021-05-25 2022-03-29 图像捕获装置及电子设备 Pending CN117413529A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-087990 2021-05-25
JP2021087990 2021-05-25
PCT/JP2022/015491 WO2022249736A1 (ja) 2021-05-25 2022-03-29 撮像装置および電子機器

Publications (1)

Publication Number Publication Date
CN117413529A true CN117413529A (zh) 2024-01-16

Family

ID=84228754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280036188.8A Pending CN117413529A (zh) 2021-05-25 2022-03-29 图像捕获装置及电子设备

Country Status (7)

Country Link
US (1) US20240121531A1 (zh)
EP (1) EP4351128A1 (zh)
JP (1) JPWO2022249736A1 (zh)
KR (1) KR20240011708A (zh)
CN (1) CN117413529A (zh)
TW (1) TW202304187A (zh)
WO (1) WO2022249736A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148528A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2021184510A (ja) * 2018-08-31 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Also Published As

Publication number Publication date
JPWO2022249736A1 (zh) 2022-12-01
KR20240011708A (ko) 2024-01-26
WO2022249736A1 (ja) 2022-12-01
US20240121531A1 (en) 2024-04-11
TW202304187A (zh) 2023-01-16
EP4351128A1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
US11895422B2 (en) Solid-state imaging device
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
CN110710197B (zh) 模拟数字转换器、固态成像元件和模拟数字转换器的控制方法
JP2018148528A (ja) 固体撮像装置および電子機器
JP2020145427A (ja) 固体撮像装置、および、撮像システム
KR20220053562A (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
CN111758251B (zh) 传感器元件和电子器件
US20230379600A1 (en) Solid-state imaging device
JP2021170691A (ja) 撮像素子、制御方法、および電子機器
EP4351128A1 (en) Imaging device and electronic apparatus
KR20220089698A (ko) 센싱 디바이스, 전자 기기 및 센싱 디바이스의 제어 방법
US20240187759A1 (en) Imaging device and electronic apparatus
WO2023058345A1 (ja) 撮像装置
WO2021192576A1 (ja) 固体撮像素子、および、撮像装置
WO2023062944A1 (ja) 光検出素子、および、光検出装置
WO2023013178A1 (ja) 固体撮像装置及び電子機器
WO2023112594A1 (ja) 物理量検出装置及び撮像装置
WO2022254832A1 (ja) 撮像装置、電子機器、および撮像方法
US20240179432A1 (en) Solid-state imaging element and solid-state imaging device
CN116325781A (zh) 固态成像元件和成像装置
CN114424523A (zh) 固态摄像装置
CN117981346A (zh) 固态成像元件、固态成像元件的控制方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination