CN117981346A - 固态成像元件、固态成像元件的控制方法和电子装置 - Google Patents

Abstract

本发明提高了使用间接ToF方法的固态成像元件中的图像质量。该固态成像元件设置有像素信号生成单元、第一采样保持电路和第二采样保持电路。像素信号生成单元生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号。第一采样保持电路保持第一像素信号。第二采样保持电路保持第二像素信号。

Description

固态成像元件、固态成像元件的控制方法和电子装置

技术领域

本技术涉及固态成像元件。具体地，本技术涉及用于测量距离的固态成像元件、用于控制固态成像元件的方法以及电子装置。

背景技术

常规地，在具有测距功能的电子装置中，已经使用被称为间接ToF(飞行时间)系统的测距系统。间接ToF系统是通过与用于驱动光源的时钟信号同步地执行曝光来获取多个曝光量并且根据该曝光量间接确定光的飞行时间的系统。在间接ToF系统中，提出了固态成像元件以在电荷从光电转换元件传送到浮置扩散层之前将电荷暂时保持在晶体管的栅极电容中(例如，参见专利文献1)。

引用列表

专利文献

专利文献1：JP 2020-13985A。

发明内容

技术问题

在常规技术中，通过在栅极电容中保持电荷来降低读取噪声。然而，在固态成像元件中，信号在曝光累积期间从栅极电容泄漏可能劣化寄生光灵敏度(PLS)特性。此外，饱和电荷量由栅极电容速率确定，并且因此可能导致不足的动态范围。PLS特性的劣化和不足的动态范围可能不利地降低深度图的图像质量。

鉴于这种情况已经构思了本技术。本技术的目的是在使用间接ToF系统的固态成像元件中提高图像质量。

问题的解决方案

已经设计了本技术以解决该问题。本技术的第一方面是一种固态成像元件和用于控制固态成像元件的方法，该固态成像元件包括：像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与对从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；第一采样保持电路，保持第一像素信号；以及第二采样保持电路，保持第二像素信号。这提供了提高帧的图像质量的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括：第一电容元件；第二电容元件，其一端连接至第一电容元件；第一采样晶体管，打开或关闭第一电容元件和第二电容元件的连接节点与像素信号生成单元之间的路径；前级放大晶体管；以及第二采样晶体管，打开或关闭第二电容元件的另一端与预定参考电压之间的路径。这提供了在第二电容元件中保持像素信号的效果。

在第一方面中，第一采样保持电路和第二采样保持电路中的一个可以进一步包括用于依次读取第一像素信号和第二像素信号的读取电路，并且第一采样保持电路和第二采样保持电路可以共享读取电路。这提供了减小电路尺寸的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括：第一电容元件；第一采样晶体管，打开或关闭第一电容元件的一端与像素信号生成单元之间的路径；第二电容元件；以及第二采样晶体管，打开或关闭第二电容元件的一端与像素信号生成单元之间的路径。这提供了提高读取速度的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括：第一电容元件；第一采样晶体管，打开或关闭第一电容元件的一端与像素信号生成单元之间的路径；第二电容元件；以及第二采样晶体管，打开或关闭第一电容元件的一端与第二电容元件的一端之间的路径。这提供了消除对参考电压的需要的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括：第一电容元件，其一端连接至像素信号生成单元；第二电容元件；第一采样晶体管，打开或关闭第一电容元件的另一端与第二电容元件的一端之间的路径；以及第二采样晶体管，打开或关闭第二电容元件的一端与预定电源容量之间的路径。这提供了消除对参考电压的需要的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括：第一电容元件和第二电容元件，第一电容元件的一端和第二电容元件的一端共同连接至像素信号生成单元；第一采样晶体管，打开或关闭第一电容元件的另一端与预定节点之间的路径；第二采样晶体管，打开或关闭第二电容元件的另一端与预定节点之间的路径；以及第三采样晶体管，打开或关闭预定节点与预定电源电压之间的路径。这提供了降低噪声的效果。

第一方面可以进一步包括驱动预定数量的像素的垂直扫描电路，其中，像素信号生成单元以及第一采样保持电路和第二采样保持电路可以设置在像素中的每一个中，并且垂直扫描电路可以同时暴露所有像素，保持第一像素信号和第二像素信号，并且针对每行输出第一像素信号和第二像素信号。这提供了根据全局快门系统的曝光的效果。

在第一方面中，第一像素信号和第二像素信号可以分别包括复位电平和信号电平，并且垂直扫描电路可以在曝光之前输出复位电平。这提供了提高读取速度的效果。

在第一方面中，垂直扫描电路可以在曝光期间输出第一像素信号和第二像素信号。这提供了以非破坏性方式读取像素信号的效果。

第一方面可以进一步包括：曝光时间控制单元，基于在曝光期间输出的第一像素信号和第二像素信号控制曝光时间。这提供了设置适当的曝光时间的效果。

第一方面可以进一步包括：模拟数字转换器，对第一像素信号和第二像素信号执行模拟数字转换；以及增益控制单元，基于在曝光期间输出的第一像素信号和第二像素信号来控制模拟数字转换器的模拟增益。这提供了设置适当的模拟增益的效果。

在第一方面中，像素信号生成单元的一部分可以设置在第一芯片中，并且像素信号生成单元的另一部分以及第一采样保持电路和第二采样保持电路可以设置在第二芯片中。这提供了增大光电转换元件和晶体管的面积的效果。

在第一方面中，像素信号生成单元以及第一采样保持电路和第二采样保持电路的各自的一部分可以设置在第一芯片中，并且第一采样保持电路和第二采样保持电路的各自的另一部分可以设置在第二芯片中。这提供了减小第二芯片的电路尺寸的效果。

在第一方面中，像素信号生成单元以及第一采样保持电路和第二采样保持电路可以分别包括源极跟随器电路。这提供了通过源极跟随器电路读取信号的效果。

在第一方面中，像素信号生成单元以及第一采样保持电路和第二采样保持电路可以分别包括源极接地电路。这提供了通过源极接地电路读取信号的效果。

在第一方面中，第一采样保持电路和第二采样保持电路可以分别包括预定数量的电容元件，并且电容元件中的每一个可以是金属-绝缘体-金属(MIM)电容器、金属-氧化物-金属(MOM)电容器、金属氧化物半导体(MOS)电容器、动态随机存取存储器(DRAM)单元电容器和电容深沟槽隔离(CDTI)中的一个。这提供了在MIM电容器等中保持像素信号的效果。

本技术的第二方面是一种电子装置，包括：像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；第一采样保持电路，保持第一像素信号；第二采样保持电路，保持第二像素信号；以及测距操作单元，基于第一像素信号和第二像素信号生成距离信息。

这提供了提高深度图的图像质量的效果。

附图说明

图1是示出根据本技术的第一实施方式的测距模块的配置示例的框图。

图2是示出根据本技术的第一实施方式的固态成像元件的配置示例的框图。

图3是示出根据本技术的第一实施方式的像素的配置示例的框图。

图4是示出根据本技术的第一实施方式的像素信号生成单元的配置示例的电路图。

图5是示出根据本技术的第一实施方式的采样保持电路的配置示例的电路图。

图6是示出根据本技术的第一实施方式的源极接地的像素信号生成单元的配置示例的电路图。

图7是示出根据本技术的第一实施方式的源极接地的采样保持电路的配置示例的电路图。

图8是示出根据本技术的第一实施方式的固态成像元件的操作的示例的时序图。

图9是示出根据本技术的第一实施方式的非破坏性读取的时序图的示例。

图10是示出根据本技术的第一实施方式的调整曝光时间的方法的说明图。

图11是示出根据本技术的第一实施方式的调整模拟增益的方法的说明图。

图12是示出根据本技术的第一实施方式的固态成像元件在正常模式下的操作的示例的流程图。

图13是示出根据本技术的第一实施方式的修改示例的固态成像元件的操作的示例的时序图。

图14是示出根据本技术的第一实施方式的修改示例的固态成像元件的操作的示例的流程图。

图15是示出根据本技术的第一实施方式的修改示例的流水线处理的示例的时序图。

图16是示出根据本技术的第二实施方式的左侧的采样保持电路的配置示例的电路图。

图17是示出根据本技术的第二实施方式的右侧的采样保持电路的配置示例的电路图。

图18是示出根据本技术的第二实施方式的第一修改示例的采样保持电路的配置示例的电路图。

图19是示出根据本技术的第二实施方式的第二修改示例的采样保持电路的配置示例的电路图。

图20是示出根据本技术的第二实施方式的第三修改示例的采样保持电路的配置示例的电路图。

图21是示出根据本技术的第三实施方式的像素的配置示例的电路图。

图22是示出根据本技术的第三实施方式的固态成像元件的截面图的示例。

图23是示出根据本技术的第三实施方式的修改示例的像素的配置示例的电路图。

图24是示出根据本技术的第三实施方式的修改示例的对应于第二实施方式的左侧的采样保持电路的配置示例的电路图。

图25是示出根据本技术的第三实施方式的修改示例的与第二实施方式相对应的右侧的采样保持电路的配置示例的电路图。

图26是示出根据本技术的第三实施方式的修改示例的与第二实施方式的第一修改示例相对应的采样保持电路的配置示例的电路图。

图27是示出根据本技术的第三实施方式的修改示例的与第二实施方式的第二修改示例相对应的采样保持电路的配置示例的电路图。

图28是示出根据本技术的第三实施方式的修改示例的与第二实施方式的第三修改示例相对应的采样保持电路的配置示例的电路图。

图29是示出根据本技术的第三实施方式的修改示例的固态成像元件的截面图的示例。

图30是示出根据本技术的第四实施方式的采样保持电路的配置示例的电路图。

图31是示出车辆控制系统的示意性配置示例的框图。

图32是示出成像单元的安装位置的示例的说明图。

具体实施方式

下面将描述用于执行本技术的模式(在下文中，也被称为“实施方式”)。将按照以下顺序给出描述。

1.第一实施方式(针对每个像素设置采样保持电路的示例)

2.第二实施方式(针对每个像素设置有不同电路配置的采样保持电路的示例)

3.第三实施方式(在层叠结构中针对每个像素设置采样保持电路的示例)

4.第四实施方式(针对每个像素设置共享电路的多个采样保持电路的示例)

5.移动体的应用示例

<1.第一实施方式>

[测距模块的配置示例]

图1是示出根据本技术的第一实施方式的测距模块100的配置示例的框图。测距模块100被配置为通过间接ToF系统测量距离，并且包括发光单元110、发光控制单元120、固态成像元件200和测距操作单元130。测距模块100是权利要求中所描述的电子装置的示例。

发光单元110被配置为发射具有周期性波动的亮度的照射光并且用该照射光来照射对象。发光单元110例如与矩形波的发光控制信号CLKp同步地生成照射光。例如，发光二极管用作发光单元110，并且近红外光等用作照射光。如果发光控制信号CLKp是周期信号，则发光控制信号CLKp不限于矩形波。例如，发光控制信号CLKp可以是正弦波。

发光控制单元120被配置为控制发光单元110。发光控制单元120生成发光控制信号CLKp并且将该信号提供给发光单元110和固态成像元件200。发光控制信号CLKp的频率例如是20兆赫(MHz)。发光控制信号CLKp的频率不限于20兆赫(MHz)，并且可以例如是5兆赫(MHz)。

固态成像元件200被配置为接收从对象反射的光并与垂直同步信号VSYNC同步地捕获图像数据的图像。例如，60赫兹(Hz)的周期信号被用作垂直同步信号VSYNC。固态成像元件200将图像数据(帧)的捕获图像提供给测距操作单元130。垂直同步信号VSYNC的频率不限于60赫兹(Hz)，并且可以是30赫兹(Hz)或120赫兹(Hz)。

测距操作单元130被配置为根据间接ToF系统基于图像信号测量到对象的距离。测距操作单元130测量每个像素电路的距离，并且针对每个像素生成指示到对象的距离作为灰度值的深度图。该深度图用于例如用于模糊到与距离相对应的程度的图像处理或用于根据距离确定聚焦透镜的焦点的自动聚焦(AF)处理。

[固态成像元件的配置示例]

图2是示出根据本技术的第一实施方式的固态成像元件200的配置示例的框图。固态成像元件200包括垂直扫描电路211、像素阵列部220和水平扫描电路212。此外，固态成像元件200包括数字到模拟转换器(DAC)231、多个模拟到数字转换器(ADC)232以及多个开关。此外，固态成像元件200包括信号量预测电路251、适当增益计算电路252、曝光量计算电路253、输出电平调整电路254、信号处理电路255和帧存储器256。这些电路设置在单个半导体芯片中。

在像素阵列部220中，以二维网格图案布置多个像素300。在下文中，布置在预定方向上的像素300的集合将被称为“行”，并且布置在垂直于行的方向上的像素300的集合将被称为“列”。在像素阵列部220中，针对每列设置两条垂直信号线。此外，每列设置有两个ADC232和两个开关233。

在这种情况下，针对固态成像元件200设置正常模式或非破坏性读取模式。

垂直扫描电路211被配置为在正常模式下在由曝光量计算电路253设置的曝光时段内同时曝光所有行，并且在完成曝光之后依次选择行以输出像素信号。如果设置非破坏性读取模式，则垂直扫描电路211进一步在曝光期间以预定定时从所有行输出像素信号。换句话说，在曝光期间读取像素信号。读取不初始化(即，破坏)像素中的曝光累积中的电荷量。在下文中，曝光期间的读取将被称为“非破坏性读取”。

像素300被配置为在垂直扫描电路211的控制下接收反射光并且根据曝光量生成像素信号。像素300分别生成一对模拟像素信号并且将该信号输出至对应列的一对垂直信号线。

ADC 232被配置为对对应列的像素信号执行模拟到数字(AD)转换。作为ADC 232，使用包括比较器234和计数器235的单斜ADC。比较器234被配置为将来自DAC 231的斜坡信号与对应像素信号进行比较，并且将比较结果输出至计数器235。计数器235被配置为在比较结果被反转之前的时段内对计数器值进行计数，并且将指示该值的数字信号输出至开关233。

在下文中，初始化像素300时的像素信号的电平将被称为“复位电平”，并且根据曝光量的像素信号的电平将被称为“信号电平”。除了AD转换之外，ADC 232还执行用于确定复位电平与信号电平之间的差的相关双采样(CDS)处理。例如，计数器235在复位电平被转换时向下计数，而计数器235在信号电平被转换时向上计数。通过该控制执行CDS处理。可替代地，计数器235可以仅向上计数或向下计数，并且计数器235下游的电路(例如，信号处理电路255)可以执行CDS处理。

DAC 231被配置为生成斜坡信号，并且将该信号提供给ADC 232中的每一个。斜坡信号的斜率越平缓，ADC 232的模拟增益越大。控制斜坡信号的斜率以将ADC 232的模拟增益设置为由适当增益计算电路252设置的值。

开关233被配置为在水平扫描电路212的控制下将数字信号提供给信号量预测电路251和输出电平调整电路254。

水平扫描电路212被配置为依次驱动多个开关233并且输出数字信号。

信号量预测电路251被配置为当设置非破坏性读取模式时，根据在曝光期间输出的信号电平预测在曝光完成时的信号电平。信号量预测电路251将所预测的信号电平提供给适当增益计算电路252和曝光量计算电路253。

适当增益计算电路252被配置为基于在曝光期间输出的信号电平来计算适当模拟增益。适当增益计算电路252将所计算的值设置为另一模拟增益，并且将该模拟增益提供给DAC 231和输出电平调整电路254。适当增益计算电路252是权利要求中所描述的模拟增益控制单元的示例。

曝光量计算电路253基于在曝光期间输出的信号电平来计算适当曝光时间。例如，计算时间，使得在曝光完成之前信号电平不饱和。曝光量计算电路253将所计算的时间设置为另一曝光时间，并且将该曝光时间提供给垂直扫描电路211。曝光量计算电路253是权利要求中所描述的曝光时间控制单元的示例。

输出电平调整电路254被配置为基于由适当增益计算电路252设置的模拟增益来调整数字信号的电平。输出电平调整电路254将调整后的数字信号提供给信号处理电路255。

信号处理电路255被配置为对数字信号执行包括暗电流校正的各种类型的信号处理。信号处理电路255将排列有处理后的数字信号的图像数据(帧)提供给帧存储器256和测距操作单元130。

帧存储器256被配置为暂时保持帧。

计算适当的模拟增益和适当的曝光时间两者的固态成像元件200可以仅计算模拟增益和曝光时间中的一个。在这种情况下，不需要适当增益计算电路252和曝光量计算电路253中的一个。

在曝光期间以非破坏性读取模式读取信号电平的固态成像元件200可以被配置为在曝光期间不读取信号电平。在这种情况下，信号量预测电路251、适当增益计算电路252、曝光量计算电路253和输出电平调整电路254不是必需的。

[像素的配置示例]

图3是示出根据本技术的第一实施方式的像素300的配置示例的框图。像素300包括像素信号生成单元310和采样保持电路340和360。

像素信号生成单元310被配置为生成用于用作传送目的地的不同浮置扩散层的像素信号S1和S2。像素信号生成单元310将像素信号S1提供给采样保持电路340，并且将像素信号S2提供给采样保持电路360。

采样保持电路340被配置为保持像素信号S1。采样保持电路340在垂直扫描电路211的控制下将所保持的像素信号S1输出至垂直信号线306。采样保持电路360被配置为保持像素信号S2。采样保持电路360在垂直扫描电路211的控制下将所保持的像素信号S2输出至垂直信号线308。采样保持电路340和360是权利要求中所描述的第一采样保持电路和第二采样保持电路的示例。

[像素信号生成单元的配置示例]

图4是示出根据本技术的第一实施方式的像素信号生成单元310的配置示例的电路图。像素信号生成单元310包括放电晶体管311、光电转换元件312、传送晶体管313和314、前级复位晶体管315和316以及转换效率控制晶体管317和318。此外，像素信号生成单元310包括浮置扩散层319和320、前级放大晶体管321和322以及前级电流源晶体管323和324。作为像素信号生成单元310中的晶体管，例如，使用n沟道金属氧化物半导体(nMOS)晶体管。

放电晶体管311被配置为根据来自垂直扫描电路211的放电信号OFG从光电转换元件312放电电荷。光电转换元件312被配置为将所接收的反射光转换为电荷。

传送晶体管313被配置为根据来自垂直扫描电路211的传送信号TX1将电荷从光电转换元件312传送到浮置扩散层319。传送晶体管314被配置为根据来自垂直扫描电路211的传送信号TX2将电荷从光电转换元件312传送到浮置扩散层320。

前级复位晶体管315被配置为根据来自垂直扫描电路211的复位信号RX初始化浮置扩散层319。前级复位晶体管316被配置为根据来自垂直扫描电路211的复位信号RX初始化浮置扩散层320。

转换效率控制晶体管317和318被配置为根据来自垂直扫描电路211的放电信号FDG以两个步骤切换充电到电压转换效率。如果不需要转换效率的切换，则可以消除转换效率控制晶体管317和318的设置。浮置扩散层319和320被配置为将电荷转换为电压。

前级放大晶体管321被配置为放大浮置扩散层319的电压，并且将该电压作为像素信号S1输出至采样保持电路340。前级放大晶体管322被配置为放大浮置扩散层320的电压，并且将该电压作为像素信号S2输出至采样保持电路360。前级放大晶体管321和322的漏极连接至电源电压，并且充当源极跟随器电路。

前级电流源晶体管323和324被配置为提供与控制信号PC相对应的电流。

利用上述电路配置，像素信号生成单元310生成与从光电转换元件312传送到浮置扩散层319的电荷量相对应的像素信号S1和与从光电转换元件312传送到浮置扩散层320的电荷量相对应的像素信号S2。浮置扩散层319和320是权利要求中所描述的第一浮置扩散层和第二浮置扩散层的示例。

[采样保持电路的配置示例]

图5是示出根据本技术的第一实施方式的采样保持电路340和360的配置示例的电路图。采样保持电路340包括电容元件341和342、采样晶体管351和352、后级放大晶体管354、选择晶体管355以及后级电流源晶体管356。作为采样保持电路340中的晶体管，例如，使用nMOS晶体管。

作为电容元件341和342，例如，使用金属-绝缘体-金属(MIM)电容器。除了MIM电容器之外，还可以使用金属氧化物半导体(MOS)电容器或动态随机存取存储器(DRAM)单元电容器。可替代地，可以使用电容深沟槽隔离(CDTI)。在这种情况下，DRAM单元电容器指示DRAM的存储器单元中的电容器。此外，电容元件341和342是权利要求中所描述的第一电容元件和第二电容元件的示例。

电容元件341插入在电容元件342的一端与接地端子之间。电容元件342的另一端连接至后级放大晶体管354的栅极。

采样晶体管351根据来自垂直扫描电路211的控制信号SW1打开或关闭像素信号生成单元310与电容元件341和342的连接节点之间的路径。采样晶体管352根据来自垂直扫描电路211的控制信号SW2打开或关闭电容元件342的另一端与参考电压Vref之间的路径。采样晶体管351和352是权利要求中所描述的第一采样晶体管和第二采样晶体管的示例。

后级放大晶体管354、选择晶体管355以及后级电流源晶体管356串联插入在电源电压与接地端子之间。后级放大晶体管354的漏极连接至电源电压，并且充当源极跟随器电路。

选择晶体管355根据来自垂直扫描电路211的选择信号SEL将保持在电容元件342中的像素信号S1提供给垂直信号线306。

采样保持电路360包括电容元件361和362、采样晶体管371和372、后级放大晶体管374、选择晶体管375和后级电流源晶体管376。采样保持电路360的电路配置与采样保持电路340的电路配置相同。然而，像素信号S2被输入到采样保持电路360，并且所保持的像素信号S2被输出到垂直信号线308。

如图4和图5所示，电压保持在电容元件341或342中，并且因此实现适当的PLS特性。这减少了由劣化的PLS引起的测距误差。此外，电荷保持在浮置扩散层319和320中而不使用栅极电容，使得饱和电荷量不由栅极电容速率确定，从而促进动态范围的扩展。PLS特性的提高和动态范围的扩展增强了深度图的图像质量。

在图4和图5中，源极跟随器电路设置在像素中。可以设置源极接地电路来代替源极跟随器电路。在这种情况下，如图6所示，前级放大晶体管321和322的源极接地，并且充当源极接地电路。如图7所示，后级放大晶体管354和374的源极接地，并且充当源极接地电路。

[固态成像元件的操作示例]

图8是示出根据本技术的第一实施方式的固态成像元件200的操作的示例的时序图。在图8中，假设设置不涉及非破坏性读取的正常模式。

在定时T1，垂直扫描电路211在所有行中将放电信号OFG、复位信号RX、控制信号FDG、传送信号TX1和传送信号TX2从高电平切换至低电平。此时，将所有行中的控制信号PC、SW1和SW2设置为高电平。在该控制下，电容元件342和362由复位电平和参考电压Vref充电。紧接在定时T1之后，控制信号SW2在所有行中被控制为低电平，并且复位电平经受采样和保持。

在从定时T2到曝光时间流逝的时段内，垂直扫描电路211在所有行中周期性地接通或断开传送信号TX1和TX2。例如，在曝光时间内，提供具有与发光控制信号CLKp相同频率和相位差为0°的周期信号作为传送信号TX1。此外，在曝光时间内，提供具有与发光控制信号CLKp相同频率和相位差为180°的周期信号作为传送信号TX2。因此，所有行(所有像素)被曝光并且电荷随着曝光时间的经过而累积。电荷被分配给浮置扩散层319和320，并且像素信号S1和S2的电平根据电荷量降低。

在紧接在曝光完成之后的定时T3，垂直扫描电路211将控制信号PC和SW1设置为低电平。因此，源极跟随器电路(后级放大晶体管354和374)的栅极具有(Vref-Vsig)的电位，其中，Vsig指示通过稍后将描述的CDS处理获得的净信号电平。此外，(Vref-Vsig-Vth)的信号电平被保持并且从垂直信号线306和308输出。Vth指示后级放大晶体管354和374的阈值电压。紧接在定时T3之后，放电信号OFG被控制在高电平。

在用于曝光所有像素的全局操作之后，执行滚动操作以依次读取行。在滚动操作中，预定的所选择的行的读取时段是从定时T4至T7的时段。

在从定时T4至T7的时段内，垂直扫描电路211在所选择的行中将选择信号SEL和控制信号PC设置为高电平。此外，在从定时T4至T5的时段内，每列的ADC 232将垂直信号线的(Vref-Vsig-Vth)转换为数字信号作为信号电平。因此，读取该信号电平。

在从定时T5起的预定时段内，垂直扫描电路211将复位信号RX和控制信号FDG设置为高电平。在定时T6，垂直扫描电路211将控制信号SW1和SW2设置为高电平，并且紧接在设置为高电平之后将控制信号SW2和SW1依次设置为低电平。每列的ADC 232将垂直信号线的(Vref-Vth)转换为数字信号作为复位电平。因此，读取该复位电平。

ADC 232执行用于将复位电平与信号电平之间的差确定为净信号电平Vsig的CDS处理。当与传送信号TX1相对应的信号电平Vsig被表示为Q1并且与传送信号TX2相对应的信号电平Vsig被表示为Q2时，包括Q1和Q2的图像数据针对每个像素被输出到测距操作单元130。

测距操作单元130根据以下公式确定每个像素的距离d：

d＝(c×L_PW/2)×{Q1/(Q1+Q2)}

在该公式中，c是光速，并且L_PW是照射光的脉冲宽度。

如上所述，通过2个传送信号分配电荷的方法被称为2相方法。此外，可以替代地使用通过4个传送信号分配电荷的4相方法。当使用4相方法时，浮置扩散层和除放电晶体管311和光电转换元件312之外的晶体管用作像素300中的四系统。

此外，利用用于在采样保持电路中保持电压的电路配置，固态成像元件200还可以在曝光期间执行非破坏性读取。

图9示出了根据本技术的第一实施方式的非破坏性读取的时序图的示例。当设置非破坏性读取模式时，垂直扫描电路211在曝光期间依次选择行。例如，在曝光期间的定时T2，将选择信号SEL提供给预定的所选择的行。此后，固态成像元件200读取所选择的行的复位电平和信号电平并执行CDS处理。因此，信号量预测电路251可以预测曝光完成时的信号电平。基于该预测值，适当增益计算电路252和曝光量计算电路253可以计算适当的模拟增益和适当的曝光时间。

图10是示出根据本技术的第一实施方式的调整曝光时间的方法的说明图。图10中的“a”示出了在正常模式下曝光时间与信号量之间的关系的示例。信号量指示信号电平的降低。图10中的“b”示出了在非破坏性读取模式下曝光时间和信号量之间的关系的示例。在图10的“a”和“b”中，垂直轴指示信号量，并且水平轴指示曝光时间。

如图10的“a”所示，在Q0或更小的信号量的范围内，信号量与曝光时间成比例地增加。t0表示信号量达到Q0时的曝光时间。在t0或更大的时间范围内，信号量不超过Q0并且变得饱和。接收光的量根据环境而波动，使得时间t0不总是保持恒定。因此，例如，如果在正常模式下，时间t0或更大的时间范围被用作曝光时间，则曝光时间和信号量彼此不成比例。这可能导致测量值的误差。

因此，如图10的“b”所示，在非破坏性读取模式下，信号量预测电路251根据曝光期间的信号量预测曝光完成时的信号量，并且曝光量计算电路253调整曝光时间以防止曝光完成时的信号量饱和。这可以抑制信号量的饱和并减少测距误差。

图11是示出根据本技术的第一实施方式的调整模拟增益的方法的说明图。图11中的“a”示出了在正常模式下曝光时间与信号量之间的关系的示例。图11中的“b”示出在非破坏性读取模式下曝光时间与信号量之间的关系的示例。在图11的“a”和“b”中，垂直轴指示信号量，并且水平轴指示曝光时间。细线指示模拟增益具有初始值时的特性，并且粗线指示调整模拟增益时的特性。

如图11的“a”所示，当模拟增益具有初始值时，信号量在短曝光时间内可能较小，并且因此，信号-噪声(SN)可能降低。

因此，如图11的“b”所示，在非破坏性读取模式下，信号量预测电路251预测曝光完成时的信号量，并且适当增益计算电路252增大模拟增益以获得足够大的信号量。这可以增加信号量，并且提高S/N比。

如果增大模拟增益，则每单位时间的信号量的增加(换句话说，曲线图的斜率)变得更大。因此，输出电平调整电路254根据增大的模拟增益的值与初始值的比率调整信号电平。这可以保持线性。

图12是示出根据本技术的第一实施方式的固态成像元件200在正常模式下的操作的示例的流程图。例如，当执行用于生成测距图像的预定应用程序时，开始该操作。

垂直扫描电路211复位所有行的FD(步骤S901)。然后，采样保持电路340和360采样并保持所有行的复位电平(步骤S902)。在所有行的曝光之后(步骤S903)，所有行中的采样保持电路340和360采样并保持信号电平(步骤S904)。

固态成像元件200以预定顺序选择行，并且读取所选择的行的信号电平(步骤S905)。垂直扫描电路211复位所选择的行的FD(步骤S906)。然后，所有行中的采样保持电路340和360采样并保持复位电平(步骤S907)。固态成像元件200读取所选择的行的复位电平(步骤S908)，并对所选择的行执行CDS处理(步骤S909)。

固态成像元件200确定所选择的行是否是最后一行(步骤S910)。如果所选择的行不是最后一行(步骤S910：否)，则固态成像元件200重复步骤S905和后续步骤。如果所选择的行是最后一行(步骤S910：是)，则固态成像元件200终止用于成像的操作。

如上所述，根据本技术的第一实施方式，采样保持电路340和360针对每个像素保持像素信号S1和S2，使得PLS特性得到提高并且深度图的动态范围容易扩展。因此，可以提高深度图的信号质量。

[修改示例]

在上述第一实施方式中，固态成像元件200在曝光完成之后读取信号电平和复位电平。在该配置中，读取速度难以增加。根据第一实施方式的修改示例的固态成像元件200与第一实施方式的不同之处在于在曝光之前读取复位电平。

图13是示出根据本技术的第一实施方式的修改示例的固态成像元件200的操作的示例的时序图。在开始曝光之前，固态成像元件200将放电信号OFG、复位信号RX、控制信号FDG、传送信号TX1和传送信号TX2设置为高电平。因此，浮置扩散层319和320被复位。在开始曝光之前，固态成像元件200依次选择行，读取所选择的行的(Vref-Vth)作为复位电平，将复位电平转换为数字信号，并且将该数字信号保持在帧存储器256中。

在定时T1，垂直扫描电路211在所有行中将放电信号OFG、复位信号RX、控制信号FDG、传送信号TX1和传送信号TX2从高电平切换至低电平。

在从定时T2到曝光时间流逝的时段内，垂直扫描电路211在所有行中周期性地接通或断开传送信号TX1和TX2。

紧接在定时T3之前，垂直扫描电路211将放电信号OFG设置为高电平。在定时T3，垂直扫描电路211将控制信号SW1和SW2设置为高电平，然后在设置为高电平之后立即将控制信号SW2和SW1依次切换至低电平。因此，在所有行中保持信号电平。

在紧接定时T3之后的定时T4的预定时段内，垂直扫描电路211提供高电平的复位信号RX和控制信号FDG。这将所有行中的浮置扩散层319和320复位。

在用于曝光所有像素的全局操作之后，执行滚动操作以依次读取行。在滚动操作中，预定的所选择的行的读取时段是从定时T5至T7的时段。

在从定时T5至T7的时段内，垂直扫描电路211在所选择的行中将选择信号SEL和控制信号PC设置为高电平。此外，在定时T6和在定时T6之后，每列的ADC 232将所选择的行中的垂直信号线的(Vref-Vsig-Vth)转换为数字信号作为信号电平。因此，读取所选择的行的信号电平。

信号处理电路255从帧存储器256读取所选择的行的复位电平，并执行用于确定所选择的行的信号电平与复位电平之间的差的CDS处理。

如上所述，复位电平被预先读取并且经受AD转换，从而消除在曝光完成之后读取复位电平和AD转换的需要。

图14是示出根据本技术的第一实施方式的修改示例的固态成像元件200的操作的示例的流程图。在曝光之前，垂直扫描电路211选择行，并复位所选择的行的浮置扩散层319和320(步骤S921)。所选择的行的采样保持电路340和360采样并保持复位电平(步骤S922)。固态成像元件200读取所选择的行的复位电平并将该复位电平转换为数字信号(步骤S923)，并且然后固态成像元件200将该数字信号写入帧存储器256(步骤S924)。

固态成像元件200确定所选择的行是否是最后一行(步骤S925)。如果所选择的行不是最后一行(步骤S925：否)，则固态成像元件200重复步骤S921和后续步骤。

如果所选择的行是最后一行(步骤S925：是)，则垂直扫描电路211复位所有行的浮置扩散层319和320(步骤S926)。所有行的采样保持电路340和360采样并保持复位电平(步骤S927)。在所有行的曝光之后(步骤S928)，所有行的采样保持电路340和360采样并保持信号电平(步骤S929)。

固态成像元件200以预定顺序选择行，并读取所选择的行的信号电平(步骤S930)。此外，固态成像元件200从帧存储器256读取所选择的行的复位电平(步骤S931)，并对所选择的行执行CDS处理(步骤S932)。

固态成像元件200确定所选择的行是否是最后一行(步骤S933)。如果所选择的行不是最后一行(步骤S933：否)，则固态成像元件200重复步骤S930和后续步骤。如果所选择的行是最后一行(步骤S933：是)，则固态成像元件200终止用于成像的操作。

如上所述，根据第一实施方式的修改示例的固态成像元件200消除了在曝光之后复位浮置扩散层319和320以及读取复位水平的需要。因此，在多个帧的成像期间，可以在第一帧的读取时段内开始第二帧的曝光。

图15是示出根据本技术的第一实施方式的修改示例的流水线处理的示例的时序图。在从定时T10至T11的时段内，固态成像元件200预先读取第一帧的复位电平。在从定时T11至T12的时段内，固态成像元件200曝光第一帧的所有像素。

此后，在从定时T12至T14的时段内，固态成像元件200依次选择行并且读取第一帧的信号电平。在该时段中的定时T13，固态成像元件200开始曝光第二帧的所有像素，并且在定时T14终止曝光。

此后，在定时T14和稍后，固态成像元件200依次选择行并读取第二帧的信号电平和复位电平。在完成第二帧的读取之后，针对第三帧开始曝光。此后，如第一实施方式中一样，依次执行曝光和读取。

如图15所示，曝光和读取经受流水线处理，从而实现比在依次处理中更高的读取速度。

如上所述，根据本技术的第一实施方式的修改示例，固态成像元件200在曝光之前读取复位电平，从而消除在曝光之后读取复位电平的需要。因此，可以在多个帧的成像期间对曝光和读取进行流水线处理。

<2.第二实施方式>

在第一实施方式中，设置具有图5所示的电路配置的采样保持电路340和360。采样保持电路340和360不限于该电路配置。根据第二实施方式的固态成像元件200在采样保持电路340和360的电路配置中不同于第一实施方式。

图16是示出根据本技术的第二实施方式的左侧的采样保持电路340的配置示例的电路图。第二实施方式的采样保持电路340与第一实施方式的不同之处在于进一步设置后级放大晶体管357、选择晶体管358、以及后级电流源晶体管359。

在第二实施方式中，针对每列设置四条垂直信号线，并且针对每列设置4个ADC232(未示出)。

在采样保持电路340中，电容元件341的一端连接至后级放大晶体管354的栅极，并且采样晶体管351打开或关闭电容元件341的一端与像素信号生成单元310之间的路径。电容元件341保持复位电平。

电容元件342的一端连接至后级放大晶体管357的栅极，并且采样晶体管352打开或关闭电容元件342的一端与像素信号生成单元310之间的路径。电容元件342保持信号电平。

后级放大晶体管357、选择晶体管358以及后级电流源晶体管359串联插入在电源电压与接地端子之间。后级放大晶体管357的漏极连接至电源电压，并用作源极跟随器电路。

选择晶体管355将保持在电容元件341中的复位电平提供给垂直信号线306，并且选择晶体管358将保持在电容元件342中的信号电平提供给垂直信号线307。

图17是示出根据本技术的第二实施方式的右侧的采样保持电路360的配置示例的电路图。第二实施方式的采样保持电路360与第一实施方式的不同之处在于进一步设置后级放大晶体管377、选择晶体管378以及后级电流源晶体管379。

在采样保持电路360中，电容元件361的一端连接至后级放大晶体管374的栅极，并且采样晶体管371打开或关闭电容元件361的一端与像素信号生成单元310之间的路径。电容元件361保持复位电平。

电容元件362的一端连接至后级放大晶体管377的栅极，并且采样晶体管372打开或关闭电容元件362的一端与像素信号生成单元310之间的路径。电容元件362保持信号电平。

后级放大晶体管377、选择晶体管378和后级电流源晶体管379串联插入在电源电压与接地端子之间。

选择晶体管375将保持在电容元件361中的复位电平提供给垂直信号线309，并且选择晶体管378将保持在电容元件362中的信号电平提供给垂直信号线308。

例如，JP 2002-344809A中具体描述了用于控制图16和图17所示的电路的方法。

复位电平和信号电平保持在不同的电容元件中，并且针对每列设置4个ADC，使得可以同时读取复位电平和信号电平。这可以实现比第一实施方式中更高的读取速度。

如上所述，根据本技术的第二实施方式，信号电平和复位电平被保持在不同的电容元件中，从而提高读取速度。

[第一修改示例]

在第二实施方式中，设置具有图16和图17所示的电路配置的采样保持电路340和360。采样保持电路340和360不限于该电路配置。根据第二实施方式的第一修改示例的固态成像元件200在采样保持电路340和360的电路配置中不同于第二实施方式。

图18是示出根据本技术的第二实施方式的第一修改示例的采样保持电路340和360的配置示例的电路图。在根据第二实施方式的第一修改示例的采样保持电路340中，未设置后级放大晶体管357、选择晶体管358以及后级电流源晶体管359。在根据第二实施方式的第一修改示例的采样保持电路360中，未设置后级放大晶体管377、选择晶体管378以及后级电流源晶体管379。

在采样保持电路340中，采样晶体管351打开或关闭电容元件341的一端与像素信号生成单元310之间的路径。电容元件342的一端连接至后级放大晶体管354的栅极，并且采样晶体管352打开或关闭电容元件342的一端与电容元件341的一端之间的路径。

在采样保持电路360中，采样晶体管371打开或关闭电容元件361的一端与像素信号生成单元310之间的路径。电容元件362的一端连接至后级放大晶体管374的栅极，并且采样晶体管372打开或关闭电容元件362的一端与电容元件361的一端之间的路径。

例如，在“Chen Xu,et al.,A Stacked Global-Shutter CMOS Imager with SC-Type Hybrid-GS Pixel and Self-Knee Point Calibration Single-Frame HDR and On-Chip Binarization Algorithm for Smart Vision Applications,ISSCC2019”中具体描述了用于控制图18所示的电路的方法。

根据图18所示的电路，像素信号被保持在电容元件341和342中，从而不同于第一实施方式，消除了提供参考电压Vref的需要。

如上所述，根据本技术的第二实施方式的第一修改示例，像素信号在图18所示的电路中被保持在电容元件341和342中，从而消除了提供参考电压Vref的需要。

[第二修改示例]

在第二实施方式中，设置具有图16和图17所示的电路配置的采样保持电路340和360。采样保持电路340和360不限于该电路配置。根据第二实施方式的第二修改示例的固态成像元件200在采样保持电路340和360的电路配置中不同于第二实施方式。

图19是示出根据本技术的第二实施方式的第二修改示例的采样保持电路340和360的配置示例的电路图。在根据第二实施方式的第二修改示例的采样保持电路340中，未设置后级放大晶体管357、选择晶体管358以及后级电流源晶体管359。在根据第二实施方式的第二修改示例的采样保持电路360中，未设置后级放大晶体管377、选择晶体管378以及后级电流源晶体管379。

在采样保持电路340中，电容元件341的一端连接至像素信号生成单元310。采样晶体管351打开或关闭电容元件341的另一端与电容元件342的一端之间的路径。电容元件342的一端连接至后级放大晶体管354的栅极。采样晶体管352打开或关闭电容元件342的一端与电源电压之间的路径。

在采样保持电路360中，电容元件361的一端连接至像素信号生成单元310。采样晶体管371打开或关闭电容元件361的另一端与电容元件362的一端之间的路径。电容元件362的一端连接至后级放大晶体管374的栅极。采样晶体管372打开或关闭电容元件362的一端与电源电压之间的路径。

例如，在“Toru Kondo et al.,A 3D stacked CMOS image sensor with16Mpixelglobal-shutter mode using 4million interconnections,2015Symposium on VLSICircuits(VLSI Circuits)”和JP 2012-248952 A中具体描述了用于控制图19所示的电路的方法。

根据图19所示的电路，像素信号被保持在电容元件341和342中，从而不同于第一实施方式，消除了提供参考电压Vref的需要。

如上所述，根据本技术的第二实施方式的第二修改示例，像素信号在图19所示的电路中被保持在电容元件341和342中，从而消除了提供参考电压Vref的需要。

[第三修改示例]

在第二实施方式中，设置具有图16和图17所示的电路配置的采样保持电路340和360。采样保持电路340和360不限于该电路配置。根据第二实施方式的第三修改示例的固态成像元件200在采样保持电路340和360的电路配置中不同于第二实施方式。

图20是示出根据本技术的第二实施方式的第三修改示例的采样保持电路340和360的配置示例的电路图。在根据第二实施方式的第三修改示例的采样保持电路340中，未设置后级放大晶体管357、选择晶体管358以及后级电流源晶体管359。在根据第二实施方式的第三修改示例的采样保持电路360中，未设置后级放大晶体管377、选择晶体管378以及后级电流源晶体管379。根据第二实施方式的第三修改示例的采样保持电路340和360进一步包括采样晶体管353和373。作为这些晶体管，例如，使用nMOS晶体管。

在采样保持电路340中，电容元件341和342的一端共同连接至像素信号生成单元310。采样晶体管351打开或关闭电容元件341的另一端与连接至后级放大晶体管354的栅极的下游节点之间的路径。采样晶体管352打开或关闭电容元件342的另一端与下游节点之间的路径。采样晶体管353根据来自垂直扫描电路211的控制信号SW3打开或关闭下游节点与电源电压之间的路径。

在采样保持电路360中，电容元件361和362的一端共同连接至像素信号生成单元310。采样晶体管371打开或关闭电容元件361的另一端与连接至后级放大晶体管374的栅极的下游节点之间的路径。采样晶体管372打开或关闭电容元件362的另一端与下游节点之间的路径。采样晶体管373根据来自垂直扫描电路211的控制信号SW3打开或关闭下游节点与电源电压之间的路径。

采样晶体管353和373是权利要求中所描述的第三采样晶体管的示例。

紧接在曝光完成之前，垂直扫描电路211在预定时段内将控制信号SW3设定为高电平。在预定时段内，垂直扫描电路211在脉冲时段内仅将控制信号SW1设置为高电平，暂时将控制信号SW1和SW2设置为低电平，并且在提供传送信号TX1的同时，在脉冲时段内仅将控制信号SW2设置为高电平。

此外，在所选择的行的选择信号SEL被设置为高电平的时段内，垂直扫描电路211在预定时段内仅将控制信号SW1设置为高电平，在预定时段内仅将控制信号SW3设置为高电平，并且然后在预定时段内仅将控制信号SW2设置为高电平。

根据该控制，当通过控制信号SW3复位下游节点时，电容元件341和342与下游节点分离，从而抑制复位时的kTC噪声。

如上所述，根据本技术的第二实施方式的第三修改示例，当复位下游节点时，电容元件341和342与下游节点分离，从而降低kTC噪声。

<3.第三实施方式>

在第一实施方式中，固态成像元件200中的电路设置在单个半导体芯片中。该配置使得难以增大光电转换元件和晶体管的面积。根据第三实施方式的固态成像元件200与第一实施方式的不同之处在于固态成像元件200具有层叠结构。

图21是示出根据本技术的第三实施方式的像素300的配置示例的电路图。根据第三实施方式的固态成像元件200具有层叠在彼此顶部的上部芯片201和下部芯片202。这些芯片通过Cu-Cu接合、通孔或凸块连接。上部芯片201和下部芯片202是权利要求中所描述的第一芯片和第二芯片的示例。

在像素信号生成单元310中的元件中，除了前级电流源晶体管323和324之外的元件设置在上部芯片201中。前级电流源晶体管323和324、采样保持电路340和360、以及固态成像元件200中的其他电路(包括ADC 232)设置在下部芯片202中。

同时示出的层叠结构允许芯片的光电转换元件和晶体管具有比第一实施方式中的面积更大的面积。

图22示出了根据本技术的第三实施方式的固态成像元件200的截面图的示例。因为采样保持电路340和360设置在下部芯片202中，所以电路中的电容元件341和342设置在下部芯片202中。

在图22中，微透镜502设置在像素300上。此外，电路501和用于外部连接的焊盘503设置在像素300的周围。电路501包括垂直扫描电路211和ADC 232。

此外，第一实施方式的修改示例可以应用于第三实施方式。此外，第二实施方式或第二实施方式的第一修改示例、第二修改示例和第三修改示例可以应用于第三实施方式。

如上所述，根据本技术的第三实施方式，电路以分布方式设置在上部芯片201和下部芯片202，从而增大光电转换元件和晶体管的面积。

[修改示例]

在上述第三实施方式中，电容元件341和342设置在下部芯片202中。该配置使得难以减小下部芯片202的电路尺寸。根据第三实施方式的修改示例的固态成像元件200与第三实施方式的不同之处在于电容元件341等设置在上部芯片201中。

图23是示出根据本技术的第三实施方式的修改示例的像素300的配置示例的电路图。在第三实施方式的修改示例中，像素信号生成单元310和采样保持电路340和360中的除了后级电流源晶体管356和376之外的元件设置在上部芯片201中。后级电流源晶体管356和376以及其他电路设置在下部芯片202中。

此外，第一实施方式的修改示例可以应用于第三实施方式的修改示例。

如图24和图25所示，第二实施方式也可以应用于第三实施方式的修改示例。

如图26所示，第二实施方式的第一修改示例也可以应用于第三实施方式的修改示例。

如图27所示，第二实施方式的第二修改示例也可以应用于第三实施方式的修改示例。

如图28所示，第二实施方式的第三修改示例也可以应用于第三实施方式的修改示例。

图29示出根据本技术的第三实施方式的固态成像元件200的截面图的示例。电容元件341和342设置在上部芯片201中。因此，可以减小下部芯片202的电路尺寸。

如上所述，根据本技术的第三实施方式的修改示例，电容元件341等设置在上部芯片201中，从而减小下部芯片202的电路尺寸。

<4.第四实施方式>

在上述第一实施方式中，针对每个像素设置采样保持电路340和360，并且针对每列设置两条垂直信号线。该配置使得难以进一步减小布线或电路尺寸。根据第四实施方式的固态成像元件200与第一实施方式的不同之处在于采样保持电路340和360共享一些电路。

图30是示出根据本技术的第四实施方式的采样保持电路340和360的配置示例的电路图。第四实施方式的采样保持电路360与第一实施方式的不同之处在于未设置后级放大晶体管374、选择晶体管375以及后级电流源晶体管376。

在第四实施方式中，针对每列设置垂直信号线，并且针对每列设置ADC 232。

在采样保持电路340中，包括后级放大晶体管354、选择晶体管355和后级电流源晶体管356的电路将被称为读取电路350。电容元件362的另一端连接至后级放大晶体管354的栅极。利用该连接，读取电路350被采样保持电路340和360共享。通过共享读取电路350，可以减小垂直信号线的数量和采样保持电路360的电路尺寸。

在读取期间，垂直扫描电路211驱动采样保持电路340和360中的一个以输出信号电平和复位电平，并且然后驱动另一个以输出信号电平和复位电平。

第一实施方式的修改示例、第三实施方式以及第三实施方式的修改示例可以应用于第四实施方式。

如上所述，根据本技术的第四实施方式，采样保持电路340和360共享读取电路350，从而与不共享读取电路350的情况相比，实现了更少数量的布线和更小的电路尺寸。

<5.移动体的应用示例>

根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术可以实现为配备在任何类型的移动体(诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性装置、飞机、无人机、船舶或机器人)中的装置。

图31是示出作为可应用根据本公开的技术的移动体控制系统的示例的车辆控制系统的示意性配置示例的框图。

车辆控制系统12000包括经由通信网络12001连接的多个电子控制单元。在图31所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能配置，示出了微型计算机12051、音频/图像输出单元12052和车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010用作用于生成车辆的驱动力的驱动力生成设备(诸如内燃机或驱动电机)、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构以及诸如生成车辆的制动力的制动设备的控制设备。

车身系统控制单元12020根据各种程序来控制安装在车身中的各种装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后备灯、制动灯、转向信号和雾灯的各种灯的控制装置。在这种情况下，从作为钥匙的替代物的便携式装置发送的无线电波或各种开关的信号可以被输入到车身系统控制单元12020。车身系统控制单元12020接收无线电波或信号的输入，并且控制车辆的门锁装置、电动车窗装置和灯。

车外信息检测单元12030检测关于安装有车辆控制系统12000的车辆的外部的信息。例如，成像单元12031连接至车外信息检测单元12030。车外信息检测单元12030使成像单元12031捕获车辆的外部的图像并接收所捕获的图像。车外信息检测单元12030可以基于所接收的图像对人、汽车、障碍物、标志和道路上的文字执行对象检测处理或距离检测处理。

成像单元12031是接收光并输出与所接收的光量相对应的电信号的光学传感器。成像单元12031也可以将电信号作为图像或者关于距离测量的信息输出。另外，由成像单元12031接收的光可以是可见光，或诸如红外光的不可见光。

车内信息检测单元12040检测关于车辆的内部的信息。例如，检测驾驶员的状态的驾驶员状态检测单元12041连接至车内信息检测单元12040。驾驶员状态检测单元12041例如包括捕获驾驶员的图像的相机，并且车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息计算驾驶员的疲劳度或集中度，或者可以确定驾驶员是否打瞌睡。

微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆内部或外部信息，计算驱动力生成器、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微计算机12051可以执行以实现包括车辆防碰撞、冲击缓解、基于车间距离的跟随驾驶、车速维持驾驶、车辆碰撞警告或车道偏离警告的高级驾驶员辅助系统(ADAS)的功能为目的的协作控制。

另外，微型计算机12051基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆周围的信息，通过控制驱动力生成器、转向机构或制动装置，可以执行以自动驾驶等为目的的协作控制，该自动驾驶不依靠驾驶员的操作进行。

另外，微型计算机12051可以基于由车辆外部的车外信息检测单元12030获取的信息，向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以通过根据由车外信息检测单元12030检测的前方车辆或对面车辆的位置控制前照灯，来执行以防止眩光为目的的协作控制，诸如从远光切换为近光。

音频/图像输出单元12052将声音和图像中的至少一个的输出信号发送到能够视觉地或听觉地向乘客或车辆外部通知信息的输出装置。在图31的示例中，音频扬声器12061、显示单元12062和仪表面板12063被示出为输出装置的示例。显示单元12062可以例如包括板载显示器和平视显示器中的至少一个。

图32示出了成像单元12031的安装位置的示例。

在图32中，成像单元12101、12102、12103、12104和12105被包括作为成像单元12031。

成像单元12101、12102、12103、12104和12105设置在诸如车辆12100的前鼻、侧视镜、后保险杠和后门的位置以及车辆中的挡风玻璃的上部。设置在前鼻的成像单元12101和设置在车辆中的挡风玻璃的上部的成像单元12105主要获取车辆12100前方的图像。设置在侧视镜的成像单元12102和12103主要获取车辆12100的侧面的图像。设置在后保险杠或后门的成像单元12104主要获取车辆12100的后面的图像。设置在车辆中的挡风玻璃的上部的成像单元12105主要用于检测例如前方车辆、行人、障碍物、交通信号、交通标志或车道。

图32示出了成像单元12101至12104的成像范围的示例。成像范围12111指示设置在前鼻的成像单元12101的成像范围，成像范围12112和12113指示设置在侧视镜的成像单元12102和12103的成像范围，并且成像范围12114指示设置在后保险杠或后门的成像单元12104的成像范围。例如，通过叠加由成像单元12101至12104捕获的图像数据，获得车辆12100的俯瞰图像。

成像单元12101至12104中的至少一个可以具有获得距离信息的功能。例如，成像单元12101至12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有用于相位差检测的像素的成像元件。

例如，微型计算机12051可以通过基于从成像单元12101至12104获得的距离信息获取至成像范围12111至12114中的每个三维对象的距离以及该距离的时间变化(相对于车辆12100的相对速度)，可以特别地提取在沿着车辆12100行驶的路径上的最近的三维对象，即，在与车辆12100大致相同的方向上以预定速度(例如，0km/h或更高)行驶的三维对象作为前方车辆。另外，微型计算机12051可以相对于前方车辆预先设置要确保与前方车辆的车间距离，并且可以执行自动制动控制(也包括跟随停止控制)或自动加速控制(也包括跟随起动控制)。以这种方式，可以以车辆自主行驶而不依靠驾驶员的操作的自主驾驶等为目的执行协作控制。

例如，微型计算机12051可以基于从成像单元12101至12104获得的距离信息提取关于三维对象的三维对象数据并将其分类为两轮车辆、普通车辆、大型车辆、行人以及诸如电线杆的其他三维对象，并且可以使用该三维对象数据来自动躲避障碍物。例如，微型计算机12051将车辆12100的周围障碍物分类为车辆12100的驾驶员可见的障碍物和几乎不可见的障碍物。然后，微型计算机12051确定指示与每个障碍物碰撞的风险的程度的碰撞风险。当碰撞风险等于或高于设定值并且存在碰撞的可能性时，通过经由音频扬声器12061或显示单元12062向驾驶员输出警报或者通过驱动系统控制单元12010执行强制减速或躲避转向，可以提供用于防碰撞的驾驶支持。

成像单元12101至12104中的至少一个可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在成像单元12101至12104的捕获图像中是否存在行人来识别行人。行人的这种识别例如通过提取作为红外相机的成像单元12101至12104的捕获图像中的特征点的步骤和对指示对象的轮廓的一系列特征点执行图案匹配以确定对象是否是行人的步骤来执行。当微型计算机12051确定在成像单元12101至12104的捕获图像中存在行人并且识别行人时，音频/图像输出单元12052控制显示单元12062，使得在所识别的行人上叠加用于强调的方形轮廓线。另外，音频/图像输出单元12052可以控制显示单元12062，使得在期望的位置处显示指示行人的图标等。

上面已经描述了可以应用根据本公开的技术的车辆控制系统的示例。根据本公开的技术可以例如应用于上述配置之中的车外信息检测单元12030。具体地，图1的测距模块100可以应用于车外信息检测单元12030。将根据本公开的技术应用于车外信息检测单元12030可以提高深度图的图像质量和系统的安全性。

应注意，上述实施方式示出了用于实现本技术的示例，并且实施方式中的事项和权利要求中指定本发明的事项彼此相关。同样，权利要求中指定本发明的事项与本技术的实施方式中具有相同名称的事项彼此相关。然而，本技术不限于实施方式，并且可以在不脱离其主旨的情况下通过对实施方式应用各种修改来实现。

本说明书中描述的效果仅是示例并且不旨在进行限制，并且可以获得其他效果。

本技术还可以具有以下配置。

(1)一种固态成像元件，包括：像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与对从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样保持电路，保持第一像素信号；以及

第二采样保持电路，保持第二像素信号。

(2)根据(1)的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括：

第一电容元件；

第二电容元件，其一端连接至第一电容元件；

第一采样晶体管，打开或关闭第一电容元件和第二电容元件的连接节点与像素信号生成单元之间的路径；

前级放大晶体管；以及

第二采样晶体管，打开或关闭第二电容元件的另一端与预定参考电压之间的路径。

(3)根据(2)的固态成像元件，其中，第一采样保持电路和第二采样保持电路中的一个进一步包括用于依次读取第一像素信号和第二像素信号的读取电路，并且

第一采样保持电路和第二采样保持电路共享读取电路。

(4)根据(1)的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括：

第一电容元件；

第一采样晶体管，打开或关闭第一电容元件的一端与像素信号生成单元之间的路径；

第二电容元件；以及

第二采样晶体管，打开或关闭第二电容元件的一端与像素信号生成单元之间的路径。

(5)根据(1)的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括：

第一电容元件；

第一采样晶体管，打开或关闭第一电容元件的一端与像素信号生成单元之间的路径；

第二电容元件；以及

第二采样晶体管，打开或关闭第一电容元件的一端与第二电容元件的一端之间的路径。

(6)根据(1)的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括：

第一电容元件，其一端连接至像素信号生成单元；

第二电容元件；

第一采样晶体管，打开或关闭第一电容元件的另一端与第二电容元件的一端之间的路径；以及

第二采样晶体管，打开或关闭第二电容元件的一端与预定电源电压之间的路径。

(7)根据(1)的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括：

第一电容元件和第二电容元件，该第一电容元件的一端和该第二电容元件的一端共同连接至像素信号生成单元；

第一采样晶体管，打开或关闭第一电容元件的另一端与预定节点之间的路径；

第二采样晶体管，打开或关闭第二电容元件的另一端与预定节点之间的路径；以及

第三采样晶体管，打开或关闭预定节点与预定电源电压之间的路径。

(8)根据(1)至(7)中任一项的固态成像元件，进一步包括：垂直扫描电路，驱动预定数量的像素，

其中，像素信号生成单元以及第一采样保持电路和第二采样保持电路设置在每个像素中，并且

垂直扫描电路同时曝光所有像素，保持第一像素信号和第二像素信号，并且针对每行输出第一像素信号和第二像素信号。

(9)根据(8)的固态成像元件，其中，第一像素信号和第二像素信号分别包括复位电平和信号电平，并且

垂直扫描电路在曝光之前输出复位电平。

(10)根据(8)或(9)的固态成像元件，其中，垂直扫描电路在曝光期间输出第一像素信号和第二像素信号。

(11)根据(10)的固态成像元件，进一步包括：曝光时间控制单元，基于在曝光期间输出的第一像素信号和第二像素信号来控制曝光时间。

(12)根据(10)或(11)的固态成像元件，进一步包括：模拟数字转换器，对第一像素信号和第二像素信号执行模拟数字转换；以及

增益控制单元，基于在曝光期间输出的第一像素信号和第二像素信号来控制模拟数字转换器的模拟增益。

(13)根据(1)至(12)中任一项的固态成像元件，其中，像素信号生成单元的一部分设置在第一芯片中，并且像素信号生成单元的另一部分以及第一采样保持电路和第二采样保持电路设置在第二芯片中。

(14)根据(1)至(12)中任一项的固态成像元件，其中，像素信号生成单元以及第一采样保持电路和第二采样保持电路的各自的一部分设置在第一芯片中，并且第一采样保持电路和第二采样保持电路的各自的另一部分设置在第二芯片中。

(15)根据(1)至(14)中任一项的固态成像元件，其中，像素信号生成单元以及第一采样保持电路和第二采样保持电路分别包括源极跟随器电路。

(16)根据(1)至(14)中任一项的固态成像元件，其中，像素信号生成单元以及第一采样保持电路和第二采样保持电路分别包括源极接地电路。

(17)根据(1)至(16)中任一项的固态成像元件，其中，第一采样保持电路和第二采样保持电路分别包括预定数量的电容元件，并且

每个电容元件是金属-绝缘体-金属(MIM)电容器、金属-氧化物-金属(MOM)电容器、金属氧化物半导体(MOS)电容器、动态随机存取存储器(DRAM)单元电容器和电容深沟槽隔离(CDTI)中的一个。

(18)一种用于控制固态成像元件的方法，该方法包括：像素信号生成步骤，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样和保持步骤，通过第一采样保持电路保持第一像素信号；以及

第二采样和保持步骤，通过第二采样保持电路保持第二像素信号。

(19)一种电子装置，包括：像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样保持电路，保持第一像素信号；

第二采样保持电路，保持第二像素信号；以及

测距操作单元，基于第一像素信号和第二像素信号生成距离信息。

参考标记列表

100 测距模块

110 发光单元

120 发光控制单元

130 测距操作单元

200 固态成像元件

201 上部芯片

202 下部芯片

211 垂直扫描电路

212 水平扫描电路

220 像素阵列部

231 DAC

232 ADC

233 开关

234 比较器

235 计数器

251 信号量预测电路

252 适当增益计算电路

253 曝光量计算电路

254 输出电平调整电路

255 信号处理电路

256 帧存储器

300 像素

310 像素信号生成单元

311 放电晶体管

312 光电转换元件

313、314 传送晶体管

315、316 前置复位晶体管

317、318 转换效率控制晶体管

319、320 浮置扩散层

321、322 前级放大晶体管

323、324 前级电流源晶体管

340、360 采样保持电路

341、342、361、362 电容元件

350 读取电路

351、352、353、371、372、373 采样晶体管

354、357、374、377 后级放大晶体管

355、358、375、378 选择晶体管

356、359、376、379 后级电流源晶体管

501 电路

502 微透镜

503 焊盘

12030 车外信息检测单元。

Claims (19)

1.一种固态成像元件，包括：

像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与对从所述光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样保持电路，保持所述第一像素信号；

第二采样保持电路，保持所述第二像素信号。

2.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括：

第一电容元件；

第二电容元件，所述第二电容元件的一端连接至所述第一电容元件；

第一采样晶体管，打开或关闭所述第一电容元件和所述第二电容元件的连接节点与所述像素信号生成单元之间的路径；

前级放大晶体管；以及

第二采样晶体管，打开或关闭所述第二电容元件的另一端与预定参考电压之间的路径。

3.根据权利要求2所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路中的一个进一步包括用于依次读取所述第一像素信号和所述第二像素信号的读取电路，并且

所述第一采样保持电路和所述第二采样保持电路共享所述读取电路。

4.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括：

第一电容元件；

第一采样晶体管，打开或关闭所述第一电容元件的一端与所述像素信号生成单元之间的路径；

第二电容元件；以及

第二采样晶体管，打开或关闭所述第二电容元件的一端与所述像素信号生成单元之间的路径。

5.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括：

第一电容元件；

第一采样晶体管，打开或关闭所述第一电容元件的一端与所述像素信号生成单元之间的路径；

第二电容元件；以及

第二采样晶体管，打开或关闭所述第一电容元件的一端与所述第二电容元件的一端之间的路径。

6.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括：

第一电容元件，所述第一电容元件的一端连接至所述像素信号生成单元；

第二电容元件；

第一采样晶体管，打开或关闭所述第一电容元件的另一端与所述第二电容元件的一端之间的路径；以及

第二采样晶体管，打开或关闭所述第二电容元件的一端与预定电源电压之间的路径。

7.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括：

第一电容元件和第二电容元件，所述第一电容元件的一端和所述第二电容元件的一端共同连接至所述像素信号生成单元；

第一采样晶体管，打开或关闭所述第一电容元件的另一端与预定节点之间的路径；

第二采样晶体管，打开或关闭所述第二电容元件的另一端与所述预定节点之间的路径；以及

第三采样晶体管，打开或关闭所述预定节点与预定电源电压之间的路径。

8.根据权利要求1所述的固态成像元件，进一步包括：

垂直扫描电路，驱动预定数量的像素，

其中，所述像素信号生成单元以及所述第一采样保持电路和所述第二采样保持电路设置在每个所述像素中，并且

所述垂直扫描电路同时曝光所有所述像素，保持所述第一像素信号和所述第二像素信号，并且针对每行输出所述第一像素信号和所述第二像素信号。

9.根据权利要求8所述的固态成像元件，其中，

所述第一像素信号和所述第二像素信号分别包括复位电平和信号电平，并且

所述垂直扫描电路在曝光之前输出所述复位电平。

10.根据权利要求8所述的固态成像元件，其中，

所述垂直扫描电路在曝光期间输出所述第一像素信号和所述第二像素信号。

11.根据权利要求10所述的固态成像元件，进一步包括：曝光时间控制单元，基于在曝光期间输出的所述第一像素信号和所述第二像素信号来控制曝光时间。

12.根据权利要求10所述的固态成像元件，进一步包括：

模拟数字转换器，对所述第一像素信号和所述第二像素信号执行模拟数字转换；以及

增益控制单元，基于在曝光期间输出的所述第一像素信号和所述第二像素信号来控制所述模拟数字转换器的模拟增益。

13.根据权利要求1所述的固态成像元件，其中，所述像素信号生成单元的一部分设置在第一芯片中，并且所述像素信号生成单元的另一部分以及所述第一采样保持电路和所述第二采样保持电路设置在第二芯片中。

14.根据权利要求1所述的固态成像元件，其中，所述像素信号生成单元以及所述第一采样保持电路和所述第二采样保持电路的各自的一部分设置在第一芯片中，并且所述第一采样保持电路和所述第二采样保持电路的各自的另一部分设置在第二芯片中。

15.根据权利要求1所述的固态成像元件，其中，所述像素信号生成单元以及所述第一采样保持电路和所述第二采样保持电路分别包括源极跟随器电路。

16.根据权利要求1所述的固态成像元件，其中，所述像素信号生成单元以及所述第一采样保持电路和所述第二采样保持电路分别包括源极接地电路。

17.根据权利要求1所述的固态成像元件，其中，

所述第一采样保持电路和所述第二采样保持电路分别包括预定数量的电容元件，并且

每个所述电容元件是金属-绝缘体-金属(MIM)电容器、金属-氧化物-金属(MOM)电容器、金属氧化物半导体(MOS)电容器、动态随机存取存储器(DRAM)单元电容器和电容深沟槽隔离(CDTI)中的一个。

18.一种用于控制固态成像元件的方法，所述方法包括：

像素信号生成步骤，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从所述光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样和保持步骤，通过第一采样保持电路保持所述第一像素信号；以及

第二采样和保持步骤，通过第二采样保持电路保持所述第二像素信号。

19.一种电子装置，包括：

像素信号生成单元，生成与从光电转换元件传送到第一浮置扩散层的电荷量相对应的第一像素信号和与从所述光电转换元件传送到第二浮置扩散层的电荷量相对应的第二像素信号；

第一采样保持电路，保持所述第一像素信号；

第二采样保持电路，保持所述第二像素信号；以及

测距操作单元，基于所述第一像素信号和所述第二像素信号生成距离信息。