JP2020145427A - 固体撮像装置、および、撮像システム - Google Patents

固体撮像装置、および、撮像システム Download PDF

Info

Publication number
JP2020145427A
JP2020145427A JP2020033700A JP2020033700A JP2020145427A JP 2020145427 A JP2020145427 A JP 2020145427A JP 2020033700 A JP2020033700 A JP 2020033700A JP 2020033700 A JP2020033700 A JP 2020033700A JP 2020145427 A JP2020145427 A JP 2020145427A
Authority
JP
Japan
Prior art keywords
circuit
dummy
solid
pad
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020033700A
Other languages
English (en)
Inventor
智美 伊藤
Tomomi Ito
智美 伊藤
和芳 山下
Kazuyoshi Yamashita
和芳 山下
敦 正垣
Atsushi Masagaki
敦 正垣
忍 朝山
Shinobu Asayama
忍 朝山
真也 伊藤
Shinya Ito
真也 伊藤
遥之 中川
Haruyuki Nakagawa
遥之 中川
恭平 水田
Kyohei Mizuta
恭平 水田
進 大木
Susumu Oki
進 大木
治 岡
Osamu Oka
治 岡
員人 神村
Kazuto Kamimura
員人 神村
松本　拓治
Takuji Matsumoto
拓治 松本
健樹 西木戸
Kenju Nishikido
健樹 西木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2020145427A publication Critical patent/JP2020145427A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/70—Structure, shape, material or disposition of the connectors after the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】複数の半導体基板を積層した固体撮像装置において、画像データの画質の低下を抑制する。【解決手段】シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で接合された第１および第２の半導体基板のうち第１の半導体基板に複数の第１の回路が設けられる。第２の半導体基板に第２の回路が設けられる。第１のビアは、複数の第１の回路の一部と接合面内の所定の接合領域とを接続する。第２のビアは、第２の回路と第１のビアとを接続する。第３のビアは、複数の第１の回路の残りと接合面内の前記接合領域に該当しないダミー領域とを接続する。【選択図】図８

Description

本技術は、固体撮像装置、および、撮像システムに関する。詳しくは、暗電流によるノイズが生じる固体撮像装置、および、撮像システムに関する。
従来より、半導体基板当たりの回路の規模や面積を削減するために、複数の半導体基板を積層して接合する技術が、固体撮像装置において用いられている。例えば、一対の半導体基板のそれぞれの接合面で銅の電極パッドを露出させ、電極パッド同士を接合して電気的導通も行う固体撮像装置が提案されている（例えば、特許文献１参照。）。このように、銅の電極パッド同士を接合する接合方法は、Ｃｕ（Cupper）−Ｃｕ接合と呼ばれる。また、上述の固体撮像装置では、複数の画素回路の下部の接合面において、電極パッドの他、電気的導通に用いられないパッドが、ダミーパッドとしてさらに設けられる。
特開２０１２−１６４８７０号公報
上述の従来技術では、電極パッドに加え、ダミーパッド同士も接合することにより、接合強度の向上を図っている。しかしながら、電極パッド上の画素回路の暗電流と、ダミーパッド上の画素回路の暗電流との間に差異が生じ、その差異に起因して画像データにノイズが発生して画質が低下してしまうという問題がある。このように暗電流に差異が生じるのは、電極パッド上の画素回路への水素供給量と、ダミーパッド上の画素回路への水素供給量とに差異があることが原因の一つと推測されている。
本技術はこのような状況に鑑みて生み出されたものであり、複数の半導体基板を積層し、ダミーパッドを設けた固体撮像装置において、画像データの画質の低下を抑制することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、複数の光電変換部と第１の配線層を有する第１の半導体基板と、第２の配線層と信号処理回路を有する第２の半導体基板と、を備え、上記第１の配線層は、第１の電極パッドと、上記第１の電極パッドに接続される第１のビアと、第２の電極パッドと、を有し、上記第２の配線層は、第３の電極パッドと、第４の電極パッドと、上記第３の電極パッドに接続される第２のビアと、を有し、上記第１の配線層または上記第２の配線層は、上記第２の電極パッドと上記第４の電極パッドのいずれか一方に接続される第３のビアを有し、上記第１の電極パッドの一部と上記第３の電極パッドの一部が互いに接合され、上記第２の電極パッドの一部と上記第４の電極パッドの一部が互いに接合され、上記第１のビアと、上記第１の電極パッドと、上記第３の電極パッドと、上記第３のビアとを介して、上記複数の光電変換部の少なくとも１つで生成された画素信号を上記信号処理回路に伝送し、上記第３のビアに接続された上記第２の電極パッドまたは上記第４の電極パッドは、上記第３のビアを介して任意の電位に電気的に接続された固体撮像素子である。これにより、第１および第３のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第１の側面において上記第１の半導体基板は、転送トランジスタとフローティングディフュージョンを有してもよい。これにより、転送トランジスタ等を含む画素のそれぞれへ水素が均一に供給されるという作用をもたらす。
また、この第１の側面において上記第１の半導体基板は、リセットトランジスタと増幅トランジスタとを有してもよい。これにより、リセットトランジスタと増幅トランジスタとを含む画素のそれぞれへ水素が均一に供給されるという作用をもたらす。
また、この第１の側面において上記信号処理回路は、アナログーデジタル信号変換回路を含むものであってもよい。これにより、信号処理回路によりアナログ信号がデジタル信号に変換されるという作用をもたらす。
また、この第１の側面において上記第１の配線層は、上記第２の電極パッドに接続される上記第３のビアを有し、上記第２の配線層は、上記第４の電極パッドに接続される第４のビアを有してもよい。これにより、配線層に設けられたビアを介して水素が均一に供給されるという作用をもたらす。
また、本技術の第２の側面は、シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で 接合された第１および第２の半導体基板のうち上記第１の半導体基板に設けられた複数の第１の回路と、上記第２の半導体基板に設けられた第２の回路と、上記複数の第１の回路の一部と上記接合面内の所定の接合領域とを接続する第１のビアと、上記第２の回路と上記接合領域とを接続する第２のビアと、上記複数の第１の回路の残りと上記接合面内の上記接合領域に該当しないダミー領域とを接続する第３のビアとである。これにより、第１および第３のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記接合領域には電極パッドが配置され、上記ダミー領域にはダミーパッドが配置され、上記第１のビアは、上記複数の第１の回路の一部と上記接合領域とを上記電極パッドを介して接続し、上記第３のビアは、上記複数の第１の回路の残りと上記ダミー領域とを上記ダミーパッドを介して接続してもよい。これにより、電極パッド、ダミーパッド、第１および第３のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記電極パッドには所定数の上記第１のビアが接続され、上記ダミーパッドには上記所定数と異なる数の上記第３のビアが接続されてもよい。これにより、個数の異なる第１および第３のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記電極パッドには所定数の上記第１のビアが接続され、上記ダミーパッドには上記所定数の上記第３のビアが接続されてもよい。これにより、同じ個数の第１および第３のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記ダミーパッドは、上記第３のビアが接続されない第１のダミーパッドと上記第３のビアが接続される第２のダミーパッドとを含んでもよい。これにより、ダミー領域の水素供給量が均一になるように調整されるという作用をもたらす。
また、この第２の側面において、上記ダミーパッドは、互いに異なる個数の上記第３のビアが接続される第１および第２のダミーパッドを含んでもよい。これにより、ダミー領域の水素供給量が均一になるように調整されるという作用をもたらす。
また、この第２の側面において、上記第３のビアの断面積は、上記第１のビアの断面積と異なってもよい。これにより、第１および第３のビアを介した水素供給量が調整されるという作用をもたらす。
また、この第２の側面において、上記第１および第３のビアの断面形状は、円形または矩形であってもよい。これにより、円形または矩形のビアを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記第３のビアは、上記原子を伝送する所定の媒体と上記ダミーパッドとを介して上記複数の第１の回路の残りと上記ダミー領域とを接続してもよい。これにより、所定の媒体とダミーパッドとを介して水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記複数の第１の回路のそれぞれは、所定の画素信号を生成する画素回路であり、上記第２の回路は、上記画素信号を処理する回路であり、上記第１の半導体基板は、受光基板であってもよい。これにより、複数の画素回路へ水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、第４のビアをさらに具備し、上記第２の半導体基板は、回路基板であり、上記ダミーパッドは、上記受光基板に配置された受光側ダミーパッドと上記回路基板に配置された回路側ダミーパッドとを含み、上記第３のビアは、上記受光側ダミーパッドに接続され、上記第４のビアは、上記回路側ダミーパッドに接続されてもよい。これにより、回路側からも水素が供給されるという作用をもたらす。
また、この第２の側面において、上記第２の回路は、所定の画素信号を生成する画素回路であり、上記複数の第１の回路のそれぞれは、上記画素信号を処理する回路であり、上記第１の半導体基板は、回路基板であってもよい。これにより、回路側の複数の回路へ水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、ダミーパッドを介さずに上記第３のビアに接続された第４のビアをさらに具備し、上記第１および第２のビアは、電極パッドを介さずに接続されてもよい。これにより、パッドを介さずに水素が均一に供給されるという作用をもたらす。
また、この第２の側面において、上記接合領域には、窒化シリコン膜と当該窒化シリコン膜を貫通する電極パッドが形成され、上記ダミー領域には、上記窒化シリコン膜と当該窒化シリコン膜を貫通するダミーパッドが形成されてもよい。これにより、水素の供給量が増大するという作用をもたらす。
また、本技術の第３の側面は、シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で接合された第１および第２の半導体基板のうち上記第１の半導体基板に設けられた複数の第１の回路と、上記第２の半導体基板に設けられた第２の回路と、上記複数の第１の回路の一部と上記接合面内の所定の接合領域とを接続する第１のビアと、上記第２の回路と上記接合領域とを接続する第２のビアと、上記複数の第１の回路の残りと上記接合面内の上記接合領域に該当しないダミー領域とを接続する第３のビアと、上記第２の回路により生成された信号に対して所定の信号処理を行う信号処理回路とを具備する撮像システムである。これにより、第１および第３のビアを介して水素が均一に供給され、信号処理が行われるという作用をもたらす。
本技術の第１の実施の形態における撮像システムの一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像装置の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における受光基板の接合面の一例を示す平面図である。 本技術の第１の実施の形態におけるＶＳＬ（Vertical Signal Line）接合領域上の画素回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるダミー領域上の画素回路の一構成例を示す回路図である。 本技術の第１の実施の形態におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第１の実施の形態における固体撮像装置の断面図の一例である。 比較例の固体撮像装置の断面図の一例である。 本技術の第１の実施の形態と比較例とにおける接合面近傍の一例を示す拡大図である。 本技術の第１の実施の形態および比較例における画像データの一例を示す図である。 本技術の第１の実施の形態の第１の変形例におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第１の実施の形態の第２の変形例におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第１の実施の形態の第２の変形例における固体撮像装置の断面図の一例である。 本技術の第１の実施の形態の第３の変形例におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第１の実施の形態の第３の変形例における固体撮像装置の断面図の一例である。 本技術の第２の実施の形態におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第２の実施の形態の変形例におけるダミー領域の一例を示す平面図である。 本技術の第３の実施の形態におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第３の実施の形態における固体撮像装置の断面図の一例である。 本技術の第４の実施の形態におけるＶＳＬ接合領域およびダミー領域の一例を示す平面図である。 本技術の第５の実施の形態における固体撮像装置の断面図の一例である。 本技術の第６の実施の形態における固体撮像装置の断面図の一例である。 本技術の第７の実施の形態における固体撮像装置の断面図の一例である。 本技術の第８の実施の形態における固体撮像装置の断面図の一例である。 本技術の第９の実施の形態における固体撮像装置の断面図の一例である。 本技術の第１０の実施の形態における受光基板の接合面の一例を示す平面図である。 本技術の第１１の実施の形態における固体撮像装置の構成について説明するための図である。 本技術の第１１の実施の形態における受光基板と回路基板に配置される回路について説明するための図である 本技術の第１１の実施の形態における受光基板の接合面の一例を示す平面図である。 本技術の第１１の実施の形態における固体撮像装置の回路構成を示す図である 本技術の第１２の実施の形態における固体撮像装置の断面図の一例である。 本技術の第１３の実施の形態における固体撮像装置の断面図の一例である。 本技術の第１４の実施の形態における固体撮像装置の斜視図の一例である。 本技術の第１４の実施の形態における受光基板の接合面の一例を示す平面図である。 本技術の第１４の実施の形態における固体撮像装置の斜視図の別の例である。 本技術の第１４の実施の形態における受光基板の接合面の別の例を示す平面図である。 本技術の第１４の実施の形態における固体撮像装置の斜視図の別の一例である。 本技術の第１４の実施の形態における固体撮像装置の斜視図の別の例である。 本技術の実施の形態と比較例とにおける接合面近傍の一例を示す拡大図である。 本技術の第１５の実施の形態における固体撮像装置の断面図の一例である。 本技術の第１６の実施の形態における固体撮像装置の断面図の一例である。 本技術の第１６の実施の形態における固体撮像装置の断面図の別の例である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ビアを介して水素を均一に供給する例）
２．第２の実施の形態（ダミーパッドの一部にビアを接続し、水素を均一に供給する例）
３．第３の実施の形態（断面積の異なる複数のビアを介して水素を均一に供給する例）
４．第４の実施の形態（円形のビアを介して水素を均一に供給する例）
５．第５の実施の形態（ビアを介して回路側へ水素を均一に供給する例）
６．第６の実施の形態（受光側および回路側のビアを介して水素を均一に供給する例）
７．第７の実施の形態（媒体とビアとを介して水素を均一に供給する例）
８．第８の実施の形態（接合面を貫通するビアを介して水素を均等に供給する例）
９・第９の実施の形態（画素領域以外にもビアを介して水素を均一に供給する例）
１０．第１０の実施の形態（画素領域内にダミーパッドを配置し、ビアを介して水素を均一に供給する例）
１１．第１１の実施の形態（エリア毎にアナログデジタル変換し、ビアを介して水素を均一に供給する例）
１２．第１２の実施の形態（メモリ基板を含む３層積層構造において、ビアを介して水素を均一に供給する例）
１３．第１３の実施の形態（画素基板を含む３層積層構造において、ビアを介して水素を均一に供給する例）
１４．第１４の実施の形態（複数の垂直駆動回路を配置し、ビアを介して水素を均一に供給する例）
１５．第１５の実施の形態（画素アレイ部以外にも電極パッドを配置し、ビアを介して水素を均一に供給する例）
１６．第１６の実施の形態（３層積層構造において、ビアを介して水素を均一に供給する例）
１７．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像システム１００の一構成例を示すブロック図である。この撮像システム１００は、画像データを撮像するためのものであり、光学部１１０、固体撮像装置２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像システム１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像システム１００としては、スマートフォンに搭載されるカメラや、車載カメラなどが想定される。
光学部１１０は、被写体からの光を集光して固体撮像装置２００に導くものである。固体撮像装置２００は、光電変換により画像データを生成するものである。この固体撮像装置２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。
ＤＳＰ回路１２０は、画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。なお、ＤＳＰ回路１２０は、特許請求の範囲に記載の信号処理回路の一例である。
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
バス１５０は、光学部１１０、固体撮像装置２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像装置２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
［固体撮像装置の構成例］
図２は、本技術の第１の実施の形態における固体撮像装置２００の積層構造の一例を示す図である。この固体撮像装置２００は、回路基板２０２と、その回路基板２０２に積層された受光基板２０１とを備える。
以下、受光基板２０１および回路基板２０２の基板平面に平行な所定の軸をＸ軸とし、基板平面に垂直な軸をＺ軸とする。また、Ｘ軸およびＺ軸に垂直な軸をＹ軸とする。
受光基板２０１には、Ｙ軸方向に沿って複数の垂直信号線ＶＳＬが配線される。これらの垂直信号線ＶＳＬは、ビアを介して、Ｃｕ−Ｃｕ接合により回路基板２０２内の回路と電気的に接続される。
図３は、本技術の第１の実施の形態における固体撮像装置２００の一構成例を示すブロック図である。この固体撮像装置２００は、垂直駆動回路２１０、タイミング制御回路２２０、北側水平駆動回路２３１、北側カラム信号処理回路２４１、画素アレイ部２５０、南側カラム信号処理回路２４２および南側水平駆動回路２３２を備える。また、固体撮像装置２００電源供給回路２７０および出力部２８０をさらに備える。
画素アレイ部２５０には、複数の画素回路２６０が二次元格子状に配列される。Ｘ軸方向に配列された画素回路２６０の集合を以下、「行」と称し、Ｙ軸方向に配列された画素回路２６０の集合を以下、「列」と称する。
画素回路２６０は、入射光に対する光電変換により画素信号を生成するものである。
垂直駆動回路２１０は、行を順に選択して駆動し、画素信号を出力させるものである。奇数行および偶数行の一方（奇数行など）の画素回路２６０は、北側カラム信号処理回路２４１に画素信号を出力し、他方（偶数行など）の画素回路２６０は、南側カラム信号処理回路２４２に画素信号を出力する。
タイミング制御回路２２０は、垂直駆動回路２１０、北側水平駆動回路２３１、北側カラム信号処理回路２４１、南側カラム信号処理回路２４２および南側水平駆動回路２３２のそれぞれの動作タイミングを制御するものである。
北側カラム信号処理回路２４１は、対応する行（奇数行など）からの画素信号に対して、ＡＤ（Analog to Digital）変換処理やＣＤＳ（Correlated Double Sampling）処理などの信号処理を列ごとに行うものである。この北側カラム信号処理回路２４１は、処理後の画素信号を北側水平駆動回路２３１の制御に従って出力部２８０に出力する。
南側カラム信号処理回路２４２は、対応する行（偶数行など）からの画素信号に対して、ＡＤ変換処理やＣＤＳ処理などの信号処理を列ごとに行うものである。この南側カラム信号処理回路２４２は、処理後の画素信号を南側水平駆動回路２３２の制御に従って出力部２８０に出力する。
北側水平駆動回路２３１は、北側カラム信号処理回路２４１を制御して行内の画素信号を順に出力させるものである。南側水平駆動回路２３２は、南側カラム信号処理回路２４２を制御して行内の画素信号を順に出力させるものである。
電源供給回路２７０は、画素アレイ部２５０などに電源を供給するものである。出力部２８０は、画素信号を配列した画像データをＤＳＰ回路１２０に出力するものである。
また、画素アレイ部２５０は、受光基板２０１に配置され、それ以外の垂直駆動回路２１０などの回路は、回路基板２０２に配置される。同図における一点鎖線は、それらの基板の接合面を示す。なお、画素アレイ部２５０を受光基板２０１に、それ以外の回路を回路基板２０２に配置しているが、それぞれの基板に配置する回路は、この構成に限定されない。例えば、北側カラム信号処理回路２４１や南側カラム信号処理回路２４２内の比較器までを受光基板２０１に配置することもできる。
また、北側カラム信号処理回路２４１および南側カラム信号処理回路２４２の両方を配置しているが、一方のみを配置することもできる。この場合には、北側水平駆動回路２３１および南側水平駆動回路２３２についても、対応する一方のみが配置される。
図４は、本技術の第１の実施の形態における受光基板２０１の接合面の一例を示す平面図である。ここで、受光基板２０１の両面のうち、接合面に対向する面を以下、「受光面」とする。この受光面に、前述した複数の画素回路２６０が配列される。
受光基板２０１の接合面には、駆動線接合領域３１１および３１２と、電源線接合領域３１３および３１６と、ＶＳＬ接合領域３１４と、ダミー領域３２１および３２２とが設けられる。ＶＳＬ接合領域３１４はダミー領域３２１および３２２の間に配置される。また、受光面側を上側として、画素アレイ部２５０の下部に、ＶＳＬ接合領域３１４と、ダミー領域３２１および３２２とが配置される。回路基板２０２の接合面の構成は、受光基板２０１の接合面と同じである。
ＶＳＬ接合領域３１４には、例えば、銅製の複数の電極パッド４３１が配列される。それぞれの電極パッド４３１は、互いに異なる画素回路２６０の下部に配置される。また、電極パッド４３１は、垂直信号線および電源線とビアを介して接続される。さらに電極パッド４３１は、回路基板２０２側の電極パッドと接合され、これらの電極パッドを介して、受光基板２０１と回路基板２０２とが電気的に接続される。北側カラム信号処理回路２４１および南側カラム信号処理回路２４２は、ＶＳＬ接合領域３１４の電極パッド４３１に接続される。なお、電極パッドの材料は、銅に限定されず、金などの他の金属材料、導電性材料であってもよい。また、Ｘ方向から見た同図においてパッドよりもビアの径の方が小さいが、この構成に限定されない。Ｘ方向やＹ方向から見て、パッドよりもビアの径が大きくても、同一でもよく、小さくてもよい。
駆動線接合領域３１１および３１２にも複数の電極パッドが形成され、それらの電極パッドは、駆動線とビアを介して接続される。ここで、駆動線は、画素回路２６０を駆動するための駆動信号を伝送する信号線である。
電源線接合領域３１３および３１６にも複数の電極パッドが形成され、それらの電極パッドは、電源線および接地線とビアを介して接続される。
ダミー領域３２１および３２２のそれぞれには、銅製の複数のダミーパッド４４１が配列される。それぞれのダミーパッド４４１は、互いに異なる画素回路２６０の下部に配置される。また、ダミーパッド４４１は、回路基板２０２側のダミーパッドと接合されるが、電極パッド４３１と異なり、受光基板２０１と回路基板２０２との電気的接続には用いられない。ダミーパッド４４１はＶＤＤやグラウンド電源といったＶＳＬ以外の電位に固定されることも可能であり、電気的にフローティングな状態も可能である。ダミーパッド４４１は、電気的接続には用いられないものの、電極パッド４３１に加えて、ダミーパッド４４１同士を接合することにより、接合強度を向上させ、基板の反りを防止することができる。
［画素回路の構成例］
図５は、本技術の第１の実施の形態におけるＶＳＬ接合領域３１４上の画素回路２６０の一構成例を示す回路図である。この画素回路２６０は、光電変換素子２６１、転送トランジスタ２６２、リセットトランジスタ２６３、浮遊拡散層２６４、増幅トランジスタ２６５および選択トランジスタ２６６を備える。
また、画素アレイ部２５０の受光面には、列ごとにＹ軸方向に沿って一対の垂直信号線ＶＳＬが配線される。一対の垂直信号線ＶＳＬの一方は、奇数行に接続され、他方は偶数行に接続される。また、画素アレイ部２５０の受光面には、行ごとにＸ軸方向に沿って、駆動線２１７乃至２１９が配線される。
光電変換素子２６１は、入射光を光電変換して電荷を生成するものである。転送トランジスタ２６２は、駆動信号ＴＲＧに従って、光電変換素子２６１から浮遊拡散層２６４へ電荷を転送するものである。この駆動信号ＴＲＧは、駆動線２１８を介して垂直駆動回路２１０から供給される。
リセットトランジスタ２６３は、駆動信号ＲＳＴに従って、浮遊拡散層２６４から電荷を引き抜いて初期化するものである。この駆動信号ＲＳＴは、駆動線２１７を介して垂直駆動回路２１０から供給される。
浮遊拡散層２６４は、電荷を蓄積し、電荷量に応じた電圧を生成するものである。増幅トランジスタ２６５は、浮遊拡散層２６４の電圧を増幅するものである。
選択トランジスタ２６６は、駆動信号ＳＥＬに従って、増幅された電圧の信号を画素信号として、北側カラム信号処理回路２４１や南側カラム信号処理回路２４２へ垂直信号線ＶＳＬを介して出力するものである。この駆動信号ＳＥＬは、駆動線２１９を介して垂直駆動回路２１０から供給される。
また、ＶＳＬ接合領域３１４上の画素回路２６０は、垂直信号線ＶＳＬおよびビアを介して電極パッド４３１に接続される。この電極パッド４３１は、回路基板２０２側の電極パッド４３２と接合される。これらのパッドやビアを介して、一対の垂直信号線ＶＳＬの一方は、北側カラム信号処理回路２４１に接続され、他方は、南側カラム信号処理回路２４２に接続される。なお、北側カラム信号処理回路２４１および南側カラム信号処理回路２４２の一方のみを設ける場合には、垂直信号線ＶＳＬは列ごとに１本のみ配線される。
また、電源電圧ＶＤＤを供給する電源線２７９と画素回路２６０との接続ノードは、ビアと電極パッド４３１および電極パッド４３２とを介して、回路基板２０２側の電源供給回路２７０と接続される。
図６は、本技術の第１の実施の形態におけるダミー領域３２２上の画素回路２６０の一構成例を示す回路図である。このダミー領域３２２の上部の画素回路２６０と垂直信号線ＶＳＬとの接続ノードにもビアが配置されている。しかし、このダミー領域３２２のビアは、ＶＳＬ接合領域３１４のビアと異なり、回路基板２０２に電気的に接続されていない。
また、ダミー領域３２２上の画素回路２６０は、電源線２７９およびビアを介してダミーパッド４４１と接続される。このダミーパッド４４１は、回路基板２０２側のダミーパッド４４２と接合される。なお、画素回路２６０の構成は、図５や図６に例示した回路に限定されない。例えば、画素回路２６０内に選択トランジスタを配置しない構成とすることもできる。
図７は、本技術の第１の実施の形態におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。ＶＳＬ接合領域３１４には、複数の電極パッド４３１が配列され、それぞれの電極パッド４３１には、所定数（例えば、４本）のビア４２３が接続される。なお、電極パッド４３１ごとのビア４２３の個数は、４本に限定されない。
一方、ダミー領域３２２には、複数のダミーパッド４４１が配列され、それぞれのダミーパッド４４１には、電極パッド４３１と異なる個数（２本など）のビア４２４が接続される。
また、全てのダミーパッド４４１について、接続するビア数は同一である。また、ビア４２３および４２４のそれぞれの断面積および断面形状は同一である。例えば、断面形状は、全て矩形である。
受光基板２０１において複数の膜を積層する際、その膜自体が水素を含むことがある。また、水素シンター工程で水素が混入することがある。それらの状況に応じて、電極パッド４３１やダミーパッド４４１のビア数は、複数の画素回路２６０のそれぞれへの水素供給量が均等になるように調整される。
図８は、本技術の第１の実施の形態における固体撮像装置２００の断面図の一例である。図８の断面図は、図７の線分Ｙ１−Ｙ２に沿って固体撮像装置２００を切断した際の断面図である。
受光基板２０１において、受光面側を上側として、電極パッド４３１の上部には配線層４２０が設けられる。配線層４２０は、単層または複数層の絶縁膜と、単層または複数層の配線からなる。電極パッド同士が接合されていない領域では、上下の絶縁膜同士が接続される。また、配線層４２０において、Ｙ軸方向に沿って垂直信号線や電源線などのメタル配線４２１が配線され、また、転送トランジスタなどのトランジスタ４１７が配置される。また、垂直信号線等と電極パッド４３１とがビア４２３により接続される。また、ビア４２３の上部には、フォトダイオード４１５が形成され、その上部にカラーフィルタ４１３が形成される。カラーフィルタ４１３の上部にはオンチップレンズ４１１が形成される。フォトダイオード４１５やトランジスタ４１７により画素回路２６０が形成される。
一方、ダミーパッド４４１の上部にも配線層４２０が設けられる。この配線層４２０において、Ｙ軸方向やＸ軸方向に沿って電源線などのメタル配線４２２が配線され、転送トランジスタなどのトランジスタ４１８が配置される。また、電源線とダミーパッド４４１とがビア４２４により接続される。また、ビア４２４の上部には、フォトダイオード４１６が形成され、その上部にカラーフィルタ４１４が形成される。カラーフィルタ４１４の上部にはオンチップレンズ４１２が形成される。フォトダイオード４１６やトランジスタ４１８により画素回路２６０が形成される。
回路基板２０２において、受光面側を上側として、電極パッド４３２の下部には配線層４５０が設けられる。この配線層４５０において、メタル配線４５１が配線され、トランジスタ４５６が設けられる。電極パッド４３２にはビア４５３が接続される。また、ビア４５３の下部に、北側カラム信号処理回路２４１内のＡＤＣなどの後段回路４６１が配置される。ビア４５３は、電極パッド４３２と後段回路４６１などの回路とを接続する。
一方、ダミーパッド４４２の下部にも配線層４５０が設けられる。この配線層４５０において、メタル配線４５２が配線され、トランジスタ４５６およびビア４５４が配置される。ただし、ビア４５４は、ダミーパッド４４２に接続されない。また、ビア４５４の下部に、北側カラム信号処理回路２４１内のＡＤＣなどの後段回路４６２が配置される。
上述したように、受光基板２０１の両面のうち接合面に対向する受光面には、複数の画素回路２６０が配列される。ここで、受光基板２０１と回路基板２０２とを接合する際の工程（水素シンター工程など）により、接合面の近傍に水素等が混入することがある。この水素等は、特開２００１−２６７５４７号公報に記載されているように、シリコンのダングリングボンドを終端させることが知られている。この性質により、画素回路２６０内の半導体素子（光電変換素子やトランジスタ）に水素等が供給されると、その画素回路２６０で生じる暗電流が、その供給量に応じて抑制される。
そして、同図に例示したように、ビア４２３は、電極パッド４３１と、その上部の画素回路２６０とを接続して画素信号を伝送し、ビア４２４は、ダミーパッド４４１と、その上部の画素回路２６０とを接続する。言い換えれば、ビア４２３は、電極パッド４３１を介して、その上部の画素回路２６０と接合面のＶＳＬ接合領域３１４とを接続し、ビア４２４は、ダミーパッド４４１を介して、その上部の画素回路２６０と接合面のダミー領域３２２とを接続する。
接合面の近傍には接合時の工程により水素が含まれるため、ビア４２３を介して電極パッド４３１の上部の画素回路２６０に水素が供給され、さらに、ビア４２４を介してダミーパッド４４１の上部の画素回路２６０にも水素が供給される。これにより、複数の画素回路２６０のそれぞれの水素供給量が均一になり、それぞれの回路の暗電流の発生量が均一になる。また、ビア４２４もダミーパッド４４１に接続することにより、ビアの開口の均一性が向上し、プロセスばらつきを抑制することができる。また、プラズマダメージを抑制し、歩留まりを向上させることができる。
さらに、ダミー接合用の電極パッドは、ビアを設けなければ、フローティングになる。ビアを追加配置することで、ダミー接合用の電極パッド（ダミーパッド４４１など）を例えば固定電位（ＶＤＤ）や任意の電位、接地電位（ＧＮＤ）などに接続することが可能になる。これにより、ダミー接合用の電極も電位的に安定にすることができ、電気的特性も改善される。固定電位や任意の電位、接地電位と接続する方法としては、ビアが直接それらの電位に接続されても良い。また、ビアを追加配置することで、ビアを介して電極パッドを別の配線と接続することができる。ビアのコンタクト端子のうち、電極パッドと反対側の端子に接続された配線が任意の電位に接続されることで、ビアを介して電極パッドがそれらの電位に接続される構成も可能である。
なお、受光基板２０１は、特許請求の範囲に記載の第１の半導体基板の一例であり、回路基板２０２は、特許請求の範囲に記載の第２の半導体基板の一例である。画素回路２６０は、特許請求の範囲に記載の第１の回路の一例である。後段回路４６１は、特許請求の範囲に記載の第２の回路の一例である。電極パッド４３１は、特許請求の範囲に記載の第１の電極パッドの一例であり、ダミーパッド４４１は、第２の電極パッドの一例である。電極パッド４３２は、特許請求の範囲に記載の第３の電極パッドの一例であり、ダミーパッド４４２は、第４の電極パッドの一例である。配線層４２０は、特許請求の範囲に記載の第１の配線層の一例であり、配線層４５０は、第２の配線層の一例である。ビア４２３は、特許請求の範囲に記載の第１のビアの一例であり、ビア４５３は、特許請求の範囲に記載の第２のビアの一例である。ビア４２４は、特許請求の範囲に記載の第３のビアの一例である。
また、シリコンのダングリングボンドを終端させる原子として水素を想定しているが、水素以外の原子がシリコンのダングリングボンドを終端させる性質を有することもある。このため、シリコンのダングリングボンドを終端させる、水素以外の原子の供給量が均一になるようにビア数を調整することもできる。シリコンのダングリングボンドを終端させる原子として、例えば、水素(Ｈ)、フッ素(Ｆ)、窒素(Ｎ)、酸素（Ｏ）、炭素(Ｃ)などの元素が挙げられる。他にも、元素周期表１３族乃至１７族の元素などが挙げられるが、これらに限定されない。
次に、ビア４２４がダミーパッド４４１に接続されていない比較例について考える。
図９は、比較例の固体撮像装置の断面図の一例である。同図に例示したように、ビア４２４がダミーパッド４４１に接続されていない場合、ダミーパッド４４１の上部の画素回路２６０への水素の供給量が、電極パッド４３１の上部と比較して少なくなる。このため、複数の画素回路２６０のそれぞれの水素供給量が不均一になり、それぞれの回路の暗電流の発生量に差が生じる。この結果、暗電流の差に起因するノイズが生じて画像データの画質が低下する。
図１０は、本技術の第１の実施の形態と比較例とにおける接合面近傍の一例を示す拡大図である。同図におけるａは、本技術の第１の実施の形態とにおける接合面近傍の一例を示す拡大図であり、同図におけるｂは、比較例における接合面近傍の一例を示す拡大図である。
同図におけるａに例示するように、受光側の接合面には、受光基板２０１の反りを防止するためにＳｉＮ（Silicon Nitride）膜４７１が形成される。電極パッド４３１は、ＳｉＮ膜４７１をブレイクスルーして形成される。言い換えれば、電極パッド４３１は、ＳｉＮ膜４７１を貫通している。
回路側においても同様にＳｉＮ膜４７２が形成され、電極パッド４３２は、ＳｉＮ膜４７２をブレイクスルーして形成される。
特開２０１８−０７８３０５号公報に記載されているように、ＳｉＮ膜４７１および４７２は、反りを防止するために用いられる。しかし、このＳｉＮ膜４７１等は、特開２００４−１６５２３６号公報に記載されているように、水素をブロックする性質を有する。このため、同図におけるｂに例示するように、ＳｉＮ膜４７２等をブレイクスルーしない構成とした場合、水素が画素回路２６０に供給されず、暗電流が十分に抑制されないおそれがある。したがって、ＳｉＮ膜を形成する場合には、電極パッドが、そのＳｉＮ膜をブレイクスルーすることが好ましい。
図１１は、本技術の第１の実施の形態および比較例における画像データの一例を示す図である。同図におけるａは、本技術の第１の実施の形態における、暗状態で撮像された画像データ５００の一例を示す図である。同図におけるｂは、ビアがダミーパッドに接続されていない比較例における、暗状態で撮像された画像データ５０１の一例を示す図である。
ビアがダミーパッドに接続される場合、ビアを介して、その上部の画素回路２６０にも水素が供給されるため、複数の画素回路２６０のそれぞれの水素供給量が均一になり、それぞれの回路の暗電流の発生量が均一になる。これにより、同図におけるａに例示するように、画像データ５００に筋が生じず、画質を向上させることができる。
これに対して、ビアがダミーパッドに接続されない場合、その上部の画素回路２６０には水素が供給されないため、複数の画素回路２６０のそれぞれの水素供給量が不均一になり、それぞれの回路の暗電流の発生量が不均一になる。これにより、同図におけるｂに例示するように、画像データ５０１に、ＶＳＬ接合領域３１４の個所に筋状のノイズが生じ、画質が低下してしまう。
このように、本技術の第１の実施の形態によれば、ビア４２４がダミーパッド４４１を介して、その上部の画素回路２６０と接合面のダミー領域３２２とを接続するため、複数の画素回路２６０のそれぞれへの水素供給量を均一にすることができる。これにより、暗電流の発生量が均一になり、画像データの画質を向上させることができる。
［第１の変形例］
上述の第１の実施の形態では、ダミーパッド４４１のビア数を２本にして水素供給量を均一にしていたが、ビア数が２本では、水素供給量が過剰となることがある。この第１の実施の形態の第１の変形例における固体撮像装置２００は、ダミーパッド４４１のビア数を削減して水素供給量を減少させた点において第１の実施の形態と異なる。
図１２は、本技術の第１の実施の形態の第１の変形例におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。この第１の実施の形態の変形例の固体撮像装置２００は、ダミーパッド４４１のビア数が１本である点において異なる。ダミーパッド４４１のビア数を１本削減することにより、その上の画素回路２６０への水素供給量を減少させることができる。
このように、本技術の第１の実施の形態の第１の変形例によれば、ダミーパッド４４１のビア数を削減したため、ダミーパッド４４１の上部の画素回路２６０への水素供給量を減少させることができる。
［第２の変形例］
上述の第１の実施の形態では、ダミーパッド４４１のビア数を２本にして水素供給量を均一にしていたが、ビア数が２本では、水素供給量が不足することがある。この第１の実施の形態の第２の変形例における固体撮像装置２００は、ダミーパッド４４１のビア数を増加して水素供給量を増大させた点において第１の実施の形態と異なる。
図１３は、本技術の第１の実施の形態の第２の変形例におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。
図１４は、本技術の第１の実施の形態の第２の変形例における固体撮像装置２００の断面図の一例である。
図１３および図１４に例示したように、第１の実施の形態の第２の変形例の固体撮像装置２００は、ダミーパッド４４１のビア数が、電極パッド４３１と同様に４本である点において異なる。ダミーパッド４４１のビア数を増加することにより、その上の画素回路２６０への水素供給量を増大させることができる。
なお、ダミーパッド４４１当たりのビア数は、１本、２本や４本に限定されず、３本であってもよい。
このように、本技術の第１の実施の形態の第２の変形例によれば、ダミーパッド４４１のビア数を増加したため、ダミーパッド４４１の上部の画素回路２６０への水素供給量を増大させることができる。
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、ダミーパッド４４１のビア数を４本に増大していたが、ビア数が４本では、水素供給量が不足することがある。この第１の実施の形態の第３の変形例における固体撮像装置２００は、ダミーパッド４４１のビア数をさらに増加した点において第１の実施の形態の第２の変形例と異なる。
図１５は、本技術の第１の実施の形態の第３の変形例におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。
図１６は、本技術の第１の実施の形態の第３の変形例における固体撮像装置２００の断面図の一例である。
図１５および図１６に例示したように、第１の実施の形態の変形例の固体撮像装置２００は、ダミーパッド４４１のビア数が、９本である点において異なる。ダミーパッド４４１のビア数を増加することにより、その上の画素回路２６０への水素供給量を増大させることができる。
なお、ダミーパッド４４１当たりのビア数は、１本乃至４本や９本に限定されず、５乃至８本などであってもよい。
このように、本技術の第１の実施の形態の第３の変形例によれば、ダミーパッド４４１のビア数をさらに増加したため、ダミーパッド４４１の上部の画素回路２６０への水素供給量をさらに増大させることができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、全てのダミーパッド４４１について接続するビア数を同一にしていたが、ダミーパッドの位置によっては、ビアが不要なこともある。この第２の実施の形態における固体撮像装置２００は、ビアが接続されないダミーパッドとビアが接続されるダミーパッドとを配置した点において第１の実施の形態と異なる。
図１７は、本技術の第２の実施の形態におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。この第２の実施の形態のダミー領域３２２は、複数のダミーパッド４４１と複数のダミーパッド４４２とが配列される点において第１の実施の形態と異なる。
ダミーパッド４４１の位置は、水素供給が不要であり、このパッドにはビアが接続されない。一方、ダミーパッド４４２の位置は水素供給を要し、このパッドのビア数は、４本などである。このように、ビア数を調整することにより、水素供給量を均一にすることができる。
なお、ダミーパッド４４１は、特許請求の範囲に記載の第１のダミーパッドの一例であり、ダミーパッド４４２は、特許請求の範囲に記載の第２のダミーパッドの一例である。
このように、本技術の第２の実施の形態によれば、ビアが接続されないダミーパッド４４１と、ビアが接続されるダミーパッド４４２とを配列したため、水素供給量を調整して均一にすることができる。
［変形例］
上述の第２の実施の形態では、ビアが接続されないダミーパッドと、ビアが接続されるダミーパッドとを配列していたが、ビアが接続されないダミーパッドの水素供給量が不足するおそれがある。この第２の実施の形態の変形例における固体撮像装置２００は、互いにビア数の異なる２種類以上のダミーパッドを配列した点において第２の実施の形態と異なる。
図１８は、本技術の第２の実施の形態の変形例におけるダミー領域３２１、３２２および３２３の一例を示す平面図である。同図におけるａは、ダミー領域３２１の一例を示す平面図である。同図におけるｂは、ダミー領域３２２の一例を示す平面図である。同図におけるｃは、ダミー領域３２３の一例を示す平面図である。
ダミーパッドごとのビア数は、水素供給量が均一になるように調整される。例えば、同図におけるａに例示するように、ダミー領域３２１には、ダミーパッド４４１および４４２が配列される。ダミーパッド４４１に接続されるビア数は例えば、４本であり、ダミーパッド４４２に接続されるビア数は、それと異なる本数（１本など）である。
なお、ダミーパッド４４１は、特許請求の範囲に記載の第１のダミーパッドの一例であり、ダミーパッド４４２は、特許請求の範囲に記載の第２のダミーパッドの一例である。
同図におけるｂに例示するように、ダミー領域３２２には、ダミーパッド４４３および４４４が配列される。ダミーパッド４４３に接続されるビア数は例えば、１本であり、ダミーパッド４４４に接続されるビア数は、それと異なる本数（２本など）である。
同図におけるｃに例示するように、ダミー領域３２３には、ダミーパッド４４５および４４６が配列される。ダミーパッド４４５にはビアが接続されず、ダミーパッド４４６のビア数は、１本などである。
このように、本技術の第２の実施の形態の変形例によれば、互いに異なる個数のビアが接続される複数の種類のダミーパッドを配列したため、ビア数の調整により水素供給量を均一にすることができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、電極パッド４３１のビア４２３の断面積と、ダミーパッド４４１のビア４２４の断面積とを同一にしていたが、この構成では、それぞれの水素供給量が不均一になることがある。この第３の実施の形態の固体撮像装置２００は、電極パッド４３１のビア４２３の断面積と、ダミーパッド４４１のビア４２４の断面積とが異なる点において第１の実施の形態と異なる。
図１９は、本技術の第３の実施の形態におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。
図２０は、本技術の第３の実施の形態における固体撮像装置２００の断面図の一例である。
図１９および図２０に例示したように、電極パッド４３１のビア４２３の断面積と、ダミーパッド４４１のビア４２４の断面積とが異なる。例えば、ビア４２４の方がビア４２３より断面積が大きい。また、電極パッド４３１のビア数は４本で、ダミーパッド４４１のビア数は１本である。ビア４２３および４２４のそれぞれの個数や断面積は、水素供給量が均一となるように調整される。
このように、本技術の第３の実施の形態によれば、電極パッド４３１のビア４２３の断面積と、ダミーパッド４４１のビア４２４の断面積とが異なるため、断面積の調整により水素供給量を均一にすることができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、断面形状が矩形のビアを用いていたが、ビアの断面形状は矩形に限定されず、円形であってもよい。この第４の実施の形態の固体撮像装置２００は、断面形状が円形のビアを用いる点において第１の実施の形態と異なる。
図２１は、本技術の第４の実施の形態におけるＶＳＬ接合領域３１４およびダミー領域３２２の一例を示す平面図である。この第４の実施の形態のビア４２３および４２４は、それらの断面形状が円形である点において第１の実施の形態と異なる。なお、ビアの断面形状は、円形や矩形に限定されない。例えば、楕円形状であってもよい。
このように、本技術の第４の実施の形態によれば、ビアの断面形状が円形であるため、円形のビアにより水素を供給して暗電流を均一にすることができる。
＜５．第５の実施の形態＞
上述の第１の実施の形態では、受光側の複数の画素回路２６０のそれぞれの暗電流を均一にしていたが、回路側の複数の回路（ＡＤＣなど）の暗電流が不均一になることもある。この第５の実施の形態の固体撮像装置２００は、回路側のビアとダミーパッドとを接続して回路側の暗電流を均一にする点において第１の実施の形態と異なる。
図２２は、本技術の第５の実施の形態における固体撮像装置２００の断面図の一例である。この第５の実施の形態の固体撮像装置２００は、受光側のダミーパッド４４１にビア４２４が接続されず、回路側のダミーパッド４４２にビア４５４が接続される点において第１の実施の形態と異なる。なお、受光側のダミーパッド４４１にビア４２４を接続しなくとも、受光側の暗電流は均一であるものとする。
回路基板２０２の両面のうち、接合面に対向する平面には、前述したように後段回路４６１や４６２などの複数の回路が配列される。ビア４５３は、後段回路４６１と電極パッド４３２とを接続し、ビア４５４は、後段回路４６２とダミーパッド４４２とを接続する。後段回路４６１および４６２は、例えば、ＡＤＣである。これにより、回路側の後段回路４６１等のそれぞれへの水素供給量を均一にし、回路側の暗電流を均一にすることができる。
このように、本技術の第５の実施の形態によれば、回路側のビア４５４が、後段回路４６２とダミーパッド４４２とを接続するため、回路側の複数の回路のそれぞれへの水素供給量を均一にすることができる。これにより、暗電流の発生量が均一になり、画像データの画質を向上させることができる。
＜６．第６の実施の形態＞
上述の第１の実施の形態では、回路側のダミーパッドはビアに接続されていなかったが、この構成では、水素供給量が不足するおそれがある。この第６の実施の形態の固体撮像装置２００は、回路側のダミーパッドにさらにビアを接続して水素供給量を増大させる点において第１の実施の形態と異なる。
図２３は、本技術の第６の実施の形態における固体撮像装置２００の断面図の一例である。この第６の実施の形態の固体撮像装置２００は、回路側のダミーパッド４４２にもビア４５４が接続される点において第１の実施の形態と異なる。ただし、ビア４５４は、電源供給回路２７０に接続されておらず、ダミーパッド４４１および４４２は電気的接続に用いられていない。
同図に例示したように、受光側のダミーパッド４４１のみならず、回路側のダミーパッド４４２にもビアを接続することにより、回路基板２０２内の水素も、その上部の画素回路２６０に供給することができる。これにより、受光側のダミーパッド４４１のみにビアを接続する場合と比較して、水素供給量を増大することができる。
なお、ダミーパッド４４１は、特許請求の範囲に記載の受光側ダミーパッドの一例であり、ダミーパッド４４２は、特許請求の範囲に記載の回路側ダミーパッドの一例である。また、ビア４５４は、特許請求の範囲に記載の第４のビアの一例である。
このように、本技術の第６の実施の形態によれば、回路側のダミーパッド４４２にもビアを接続したため、受光側のダミーパッド４４１のみにビアを接続する場合と比較して、水素供給量を増大することができる。
＜７．第７の実施の形態＞
上述の第１の実施の形態では、ビア４２４を直接にダミーパッド４４１に接続していたが、水素は気化するため、空洞の経路を介して供給することもできる。この第７の実施の形態の固体撮像装置２００は、空洞の経路を介して水素を供給する点において第１の実施の形態と異なる。
図２４は、本技術の第７の実施の形態における固体撮像装置２００の断面図の一例である。この第７の実施の形態の固体撮像装置２００は、ビア４２４と、ダミーパッド４４１とが、空洞の経路である空洞部４２５により接続されている点において第１の実施の形態と異なる。言い換えれば、ビア４２４は、空洞部４２５内の空気（水素を伝送する媒体）とダミーパッド４４１とを介して接合面と画素回路２６０とを接続する。これにより、空洞部４２５の分、ビア４２４の長さを短くすることができる。なお、空洞部４２５には、水素を伝送することができる媒体であれば、有機物などの充填物を充填することもできる。
このように、本技術の第７の実施の形態によれば、ビア４２４が、空洞部４２５とダミーパッド４４１とを介して接合面と画素回路２６０とを接続するため、空洞部４２５の分、ビア４２４の長さを短くすることができる。
＜８．第８の実施の形態＞
上述の第１の実施の形態では、画素回路２６０ごとにパッドを接合面に設けてパッド同士を接合していたが、貼り合わせる位置の精度が十分に高い場合には、パッドが不要となる。この第８の実施の形態の固体撮像装置２００は、接合面を貫通するビアにより、水素を供給することによってパッドを不要とした点において第１の実施の形態と異なる。
図２５は、本技術の第８の実施の形態における固体撮像装置２００の断面図の一例である。この第８の実施において、受光側のビア４２４は、ダミーパッドを介さずに、回路側のビア４５４と接続される。ただし、ビア４２４の一端は、受光側の電源線に接続されるが、他端には回路が接続されず、このビアは電気的な接続に用いられない。
また、また、受光側のビア４２３も、電極パッドを介さずに回路側のビア４５３と接続される。
ダミー領域３２２およびＶＳＬ接合領域３１４のそれぞれにビアが配置されるため、それらのビアを介して上部の複数の画素回路２６０へ水素を均一に供給することができる。
このように、本技術の第８の実施の形態によれば、受光側のビアと回路側のビアとが直接接続されるため、パッドを用いずに水素の供給量を均一にすることができる。
＜９．第９の実施の形態＞
上述の第１の実施の形態では、画素回路２６０を配置する画素領域内にダミーパッド４４１およびビア４２４を配置していたが、それらを画素領域外にも配置することができる。この第９の実施の形態の固体撮像装置２００は、画素領域外にもダミーパッド４４１およびビア４２４を配置する点において第１の実施の形態と異なる。
図２６は、本技術の第９の実施の形態における固体撮像装置の断面図の一例である。第９の実施の形態の画素領域の構成は、第１の実施の形態と同様である。同図に例示するように、第９の実施の形態の固体撮像装置２００は、画素領域外にもダミーパッド４４１およびビア４２４が配置される点において第１の実施の形態と異なる。
このように、本技術の第９の実施の形態では、画素領域外にもダミーパッド４４１およびビア４２４が配置される。
＜１０．第１０の実施の形態＞
上述の第１の実施の形態では、ＶＳＬ接合領域３１４が、画素回路２６０を配置した画素領域内に配置されていたが、この構成に限定されない。この第１０の実施の形態の固体撮像装置２００は、ＶＳＬ接合領域３１４を、画素領域外に配置した点において第１の実施の形態と異なる。
図２７は、本技術の第１０の実施の形態における受光基板の接合面の一例を示す平面図である。第１０の実施の形態の受光基板２０１の接合面には、電源線・駆動線接合領域３１８および３１９と、ＶＳＬ接合領域３１４および３１５と、ダミー領域３２１とが設けられる。また、受光面側を上側として、画素アレイ部２５０（画素領域）の下部に、ダミー領域３２１とが配置される。回路基板２０２の接合面の構成は、受光基板２０１の接合面と同じである。
また、ＶＳＬ接合領域３１４および３１５は、画素領域外に設けられる。
このように、本技術の第１０の実施の形態では、ＶＳＬ接合領域３１４および３１５が画素領域外に配置される。
＜１１．第１１の実施の形態＞
上述の第１の実施の形態では、カラム毎にＡＤ変換を行っていたが、複数の画素回路２６０からなるエリアごとにＡＤ変換を行うこともできる。この第１１の実施の形態の固体撮像装置２００は、エリアごとにＡＤ変換を行う点において第１の実施の形態と異なる。
図２８は、本技術の第１１の実施の形態における固体撮像装置２００の構成を示す図である。本技術は、積層型の撮像装置に適用できる。積層型の撮像装置は、画素の部分の支持基板の代わりに信号処理回路が形成されたチップを用い、その上に画素部分を重ね合わせる構造とされている。このような構成とすることで、撮像装置の小型化が可能となる。
同図に示すように、受光基板１０には、画素２１がマトリクス状に配置され、それぞれの画素２１を駆動するための画素駆動回路２２が配置されている。下基板１１には、画素２１に対応する位置に、ＡＤＣ（A/D Converter）３１がマトリクス状に配置されている。同図に示した例では、２×２＝４個の画素を１ブロック（エリア）とし、１個のＡＤＣ３１は、１ブロック分の４個の画素２１を処理する構成を示している。このような構成の場合、ＡＤＣ３１を並列動作させ、各ＡＤＣ３１は、４個の画素を走査しながらＡＤ変換する。
回路基板１１には、出力回路３２、センスアンプ３３、Ｖ走査回路３４、タイミング生成回路３５、およびＤＡＣ（D/A Converter）も搭載されている。ＡＤＣ３１からの出力は、センスアンプ３３と出力回路３２を介して、外部に出力されるように構成されている。画素２１からの読み出しに係わる処理は、画素駆動回路２２とＶ走査回路３４により行われ、タイミング生成回路３５により発生されるタイミングにより制御される。またＤＡＣ３６は、ランプ信号を生成する回路である。
ランプ信号は、ＡＤＣ３１の比較器に供給される信号である。図２を参照し、ＡＤＣ３１の内部構成について説明する。図２９は、１ブロック（エリア）分の画素２１と、ＡＤＣ３１の構成を示すブロック図である。２×２の４画素で構成される１ブロック分の画素２１からの信号は、ＡＤＣ３１の比較器５１で、ランプ信号のランプ電圧と比較される。
ランプ電圧は、所定の電圧から、徐々に小さくなる電圧であり、そのランプ電圧の降下が開始され、画素２１からの信号が横切ったとき（画素２１からの信号の電圧とランプ電圧が同一の電圧になったとき）、比較器５１の出力が反転するように構成されている。比較器５１の出力はラッチ回路５２に入力される。ラッチ回路５２には、その時の時刻を示すコード値が入力され、比較器５１の出力が反転したときのコード値が保持され、その後
読み出される構成とされている。
図３０は、本技術の第１１の実施の形態における受光基板の接合面の一例を示す平面図である。接合面においてブロック（エリア）ごとに、画素数と同じ個数のパッドが配置される。２×２画素を１エリアとする場合、４つのパッドが配置される。これらのうち１つが電極パッド４３１であり、残りの３つがダミーパッド４４１である。
図３１に、ＡＤＣ３１を含む撮像装置の回路図を示す。図３では、図１に示した受光基板１０と回路基板１１にそれぞれ含まれる回路を図示してある。受光基板１０には、画素２１が含まれ、その回路は、図３の左部に示すような構成となっている。ここでは、４画素で１つのＦＤ（フローティングディフュージョン）を共有する構成を例にあげて説明する。
光電変換部としてのフォトダイオード（ＰＤ）１０１―１乃至１０１―４は、それぞれ転送トランジスタ（Trf）１０２−１乃至１０２−４に接続されている。以下、フォトダイオード１０１−１乃至１０１−４を個々に区別する必要がない場合、単に、フォトダイオード１０１と記述する。他の部分に関しても同様に記述する。
転送トランジスタ１０２−１乃至１０２−４は、それぞれフローティングディフュージョン（ＦＤ）１０３に接続されている。転送トランジスタ１０２は、フォトダイオード１０１で光電変換され、蓄積された信号電荷を、転送パルスが与えられたタイミングで、フローティングディフュージョン１０３に転送する。
フローティングディフュージョン１０３は、信号電荷を電圧信号に変換する電荷電圧変換部として機能する。リセットトランジスタ（Rst）１０４は、電源電圧Ｖｄｄの画素電源にドレイン電極が、フローティングディフュージョン１０３にソース電極がそれぞれ接続されている。リセットトランジスタ１０４は、フォトダイオード１０１からフローティングディフュージョン１０３への信号電荷の転送に先立って、ゲート電極にリセットパルスＲＳＴを与え、フローティングディフュージョン１０３の電圧をリセット電圧にリセットする。
増幅トランジスタ（Amp）１０５は、フローティングディフュージョン１０３にゲート電極が、電源電圧Ｖｄｄの画素電源にドレイン電極がそれぞれ接続されている。リセットトランジスタ１０４によってリセットされた後のフローティングディフュージョン１０３の電圧をリセットレベルとして出力し、さらに転送トランジスタ１０２によって信号電荷が転送された後のフローティングディフュージョン１０３の電圧を信号レベルとして出力する。
増幅トランジスタ１０５と下基板１１に設けられている負荷ＭＯＳ１２１との組で、ソースフォロアとして動作し、フローティングディフュージョン１０３の電圧を表すアナログ信号を、下基板１１の比較器５１に転送する。
比較器５１は、差動増幅回路で構成することができる。トランジスタ１４１，１４４を有する差動トランジスタ対部と、差動トランジスタ対部の出力負荷となるトランジスタ１４２，１４３を有する電源側に配された負荷トランジスタ対部と、一定の動作電流を供給する接地（ＧＮＤ）側に配された電流源部１４５とを備えている。
トランジスタ１４１，１４４の各ソースが共通に、電流源部１４５のトランジスタのドレインと接続され、トランジスタ１４１，１４４の各ドレイン（出力端子）に負荷トランジスタ対部の対応するトランジスタ１４２，１４３のドレインが接続されている。
差動トランジスタ対部の出力（図示した例ではトランジスタ１４４のドレイン）は、バッファ１４６を経て、十分な増幅がなされた後、ラッチ回路５２に出力されるようになっている。
トランジスタ１４１のゲート（入力端子）には、画素２１から転送されてくる画素信号が供給され、トランジスタ１４４のゲート（入力端子）には、ＤＡＣ３６からランプ信号が供給されるようになっている。
ラッチ回路５２は、１０個のラッチ列１６１−１乃至１６１−１０から構成されている。ラッチ列１６１−１乃至１６１−１０には、それぞれCodeＤ０乃至Ｄ９（以下、コード値Ｄと記述する）が入力される。このコード値Ｄ０乃至Ｄ９は、その時の時刻を示すコード値である。
各ラッチ列１６１は、小型化のために、ダイナミック回路とされている。また各ラッチ列１６１をオン、オブするトランジスタ１７１のゲートには、比較器５１からの出力が力される。このようなラッチ回路５２においては、比較器５１の出力が反転したときのコド値が保持され、その後読み出され、センスアンプ３３（図１）に出力されるように構成れている。
このような構成においては、受光基板１０に画素２１が配置され、回路基板１１に回路が配置されている。受光基板１０と回路基板１１は、例えば、Cu−Cu接合により接合することができる。このCu−Cu接合は、本出願人が先に出願した特開2011−54637号公報で開示されている技術を用いることができる。
このように、本技術の第１１の実施の形態では、エリアごとにＡＤ変換を行うため、カラムごとにＡＤ変換を行う第１の実施の形態と比較して画像データの読出し速度を向上させることができる。
＜１２．第１２の実施の形態＞
上述の第１の実施の形態では、固体撮像装置２００は、受光基板２０１および回路基板２０２に回路を配置する２層積層構造であったが、３層積層構造を用いることもできる。この第１２の実施の形態の固体撮像装置２００は、３層積層構造である点において第１の実施の形態と異なる。
図３２は、本技術の第１２の実施の形態における固体撮像装置２００の断面図の一例である。第１２の実施の形態では、受光基板２０１および回路基板２０２の間に、メモリ基板２０３が挿入される。ダミーパッドおよび電極パッドは、受光基板２０１とメモリ基板２０３とのＣｕ−Ｃｕ接続に用いられる。また、メモリ基板には、画像データを保持するメモリが配置される。
このように、本技術の第１２の実施の形態では、３層積層構造が適用される。
＜１３．第１３の実施の形態＞
上述の第１の実施の形態では、固体撮像装置２００は、受光基板２０１および回路基板２０２に回路を配置する２層積層構造であったが、３層積層構造を用いることもできる。この第１２の実施の形態の固体撮像装置２００は、３層積層構造である点において第１の実施の形態と異なる。
図３３は、本技術の第１２の実施の形態における固体撮像装置２００の断面図の一例である。第１２の実施の形態では、受光基板２０１および回路基板２０２の間に、画素基板２０４が挿入される。ダミーパッドおよび電極パッドは、画素基板２０４と回路基板２０２とのＣｕ−Ｃｕ接続に用いられる。また、受光基板２０１には、フォトダイオード４１５やカラーフィルタ４１３およびオンチップレンズ４１１など、フォトダイオードと、その上部の光学系とが配置される。画素基板２０４には、画素回路２６０内のフォトダイオード以外の各種のトランジスタが配置される。フォトダイオードは、同図に例示するように配線を介してトランジスタなどに接続される。
このように、本技術の第１３の実施の形態では、３層積層構造が適用される。
＜１４．第１４の実施の形態＞
上述の第１の実施の形態では、固体撮像装置２００内に、垂直駆動回路を１つのみ配置していたが、より多くの垂直駆動回路を配置することもできる。この第１４の実施の形態の固体撮像素子２００は、複数の垂直駆動回路を配置した点において第１の実施の形態と異なる。
図３４は、本技術の第１４の実施の形態における固体撮像装置２００の斜視図の一例である。第１４の実施の形態の回路基板２０２には、垂直駆動回路２１１乃至２１４と、複数のＡＤ部２４３と複数のメモリ部２４４とが配置される。また、回路基板２０１と受光基板２０２との間の面は、接合面を表す。この接合面の平面図は、図４に例示したものと同様である。さらに、ＡＤ部２４３とメモリ部２４４は回路部のペアを構成する。図３４に示す通り、メモリ部２４４−ａとＡＤ部２４３−ａは回路部のペアを構成している。同様に隣り合った回路部はＡＤ部２４３−ｂとメモリ部２４４−ｂのペアを構成している。垂直信号線ＶＳＬはＡＤユニット部に最初に接続されている。同様のＡＤ部２４３とメモリ部２４４の構成が図３６，３８および３９に図示されている。第１４の実施形態において、図示しない制御回路または処理回路などの他の回路部を回路基板２０２に配置することが可能である。
ＡＤ部２４３内には、所定数のＡＤＣが配置される。メモリ部２４４には、ＡＤ部からのデジタル信号を保持する所定数のメモリが配置される。これらのメモリとして、ＳＲＡＭ（Static Random Access Memory）などが用いられる。
図３４に例示するように、ＶＳＬ接合領域３１４を固体撮像装置２００の中央部に配置することにより、端部と中央部との容量差を軽減し、シェーディングの発生を抑制することができる。また、デバイスの特性変動を抑制することも可能である。また、垂直駆動回路を４つにすることで、高速駆動や複雑な駆動が可能となる。
図３５は、本技術の第１４の実施の形態における受光基板２０１の接合面の別の例を示す平面図である。同図に例示するように、中央部は、ＶＳＬ接合領域３１４および３１５を配置し、それらの間には、ダミー領域３２４を配置することもできる。
図３６は、図３５に対応する斜視図である。
図３７は、本技術の第１４の実施の形態における受光基板２０１の接合面の別の例を示す平面図である。同図に例示するように、図３５の各領域を２つに分割することもできる。例えば、駆動線接合領域３１１−１および３１１−２の間において、ダミー領域３２１−１、ＶＳＬ接合領域３１４−１、ダミー領域３２３−１、ＶＳＬ接合領域３１５−１およびダミー領域３２２−１を、この順に配置することができる。さらに駆動線接合領域３１２−１および３１２−２の間において、ダミー領域３２１−２、ＶＳＬ接合領域３１４−２、ダミー領域３２３−２、ＶＳＬ接合領域３１５−２およびダミー領域３２２−２を、この順に配置することができる。
図３８は、図３７に対応する斜視図である。
図３９は、本技術の第１４の実施の形態における固体撮像装置の斜視図の別の例である。同図に例示するように、垂直駆動回路を２つ配置することもできる。
ここで、第１の実施の形態におけるダミーパッドが配置される接合面に関して補足する。図４０は、本技術の第１の実施の形態と比較例とにおけるダミーパッドが配置される接合面近傍の一例を示す拡大図である。同図におけるａは、本技術の第１の実施の形態における接合面近傍の一例を示す拡大図であり、同図におけるｂは、比較例における接合面近傍の一例を示す拡大図である。同図におけるａに例示するように、ダミーパッドも電極パッドと同様に、ＳｉＮ膜４７１をブレイクスルーして形成される。第２の実施の形態以降の各実施の形態についても同様である。
このように、本技術の第１４の実施の形態では、垂直駆動回路２１１乃至２１４を配置したため、高速駆動や複雑な駆動が可能となる。
＜１５．第１５の実施の形態＞
上述の第１の実施の形態では、画素アレイ部２５０に電極パッドを配置していたが、画素アレイ部２５０以外の領域に電極パッドを配置することもできる。この第１５の実施の形態は、画素アレイ部２５０以外の領域にも電極パッドを配置した点において第１の実施の形態と異なる。
図４１は、本技術の第１５の実施の形態における固体撮像装置２００の断面図の一例である。この第１５の実施の形態の固体撮像装置２００では、画素アレイ部２５０以外の領域にも電極パッド４３１や４３２が配置される。例えば、画素アレイ部２５０から、その外部の領域へ信号線を引き出して配線することができる。
このように、本技術の第１５の実施の形態では、画素アレイ部２５０以外の領域にも電極パッドが配置される。
＜１６．第１６の実施の形態＞
上述の第１の実施の形態では、固体撮像装置２００は、受光基板２０１および回路基板２０２に回路を配置する２層積層構造であったが、３層積層構造を用いることもできる。この第１６の実施の形態の固体撮像装置２００は、３層積層構造である点において第１の実施の形態と異なる。
図４２は、本技術の第１６の実施の形態における固体撮像装置２００の断面図の一例である。第１６の実施の形態では、受光基板２０１および回路基板２０２の間に、メモリ基板２０３が挿入される。同図に例示するように、基板間は、Ｃｕ−Ｃｕ接続と、ＴＳＶ（Through Silicon Via）とにより接続される。例えば、回路基板２０２とメモリ基板２０３とは、Ｃｕ−Ｃｕ接続より接合される。回路基板２０２と受光基板２０１とは、ＴＳＶ４８１により接続され、回路基板２０２とメモリ基板２０３とは、ＴＳＶ４８２により接続される。
図４３は、本技術の第１６の実施の形態における固体撮像装置２００の断面図の別の例である。同図に例示するように、ＴＳＶを用いず、Ｃｕ−Ｃｕ接続のみにより基板間を接合することもできる。
このように、本技術の第１６の実施の形態では、３層積層構造が適用され、ＴＳＶなどにより基板が接合される。
＜１７．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図４４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図４４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図４５は、撮像部１２０３１の設置位置の例を示す図である。
図４５では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図４５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像システム１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、暗電流に起因するノイズを低減して、より見やすい撮影画像を生成することができるため、ドライバの疲労を軽減することが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）複数の光電変換部と第１の配線層を有する第１の半導体基板と、
第２の配線層と信号処理回路を有する第２の半導体基板と、
を備え、
前記第１の配線層は、第１の電極パッドと、前記第１の電極パッドに接続される第１のビアと、第２の電極パッドと、
を有し、
前記第２の配線層は、第３の電極パッドと、第４の電極パッドと、前記第３の電極パッドに接続される第２のビアと、
を有し、
前記第１の配線層または前記第２の配線層は、前記第２の電極パッドと前記第４の電極パッドのいずれか一方に接続される第３のビアを有し、
前記第１の電極パッドの一部と前記第３の電極パッドの一部が互いに接合され、
前記第２の電極パッドの一部と前記第４の電極パッドの一部が互いに接合され、
前記第１のビアと、前記第１の電極パッドと、前記第３の電極パッドと、前記第２のビアとを介して、前記複数の光電変換部の少なくとも１つで生成された画素信号を前記信号処理回路に伝送し、
前記第３のビアに接続された前記第２の電極パッドまたは前記第４の電極パッドは、前記第３のビアを介して任意の電位に電気的に接続された固体撮像素子。
（２）前記第１の半導体基板は、転送トランジスタとフローティングディフュージョンを有する
前記（１）に記載の固体撮像素子。
（３）前記第１の半導体基板は、リセットトランジスタと増幅トランジスタとを有する
前記（２）に記載の固体撮像素子。
（４）前記信号処理回路は、アナログーデジタル信号変換回路を含む
前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）前記第１の配線層は、前記第２の電極パッドに接続される前記第３のビアを有し、
前記第２の配線層は、前記第４の電極パッドに接続される第４のビアを有する前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で 接合された第１および第２の半導体基板のうち前記第１の半導体基板に設けられた複数の第１の回路と、
前記第２の半導体基板に設けられた第２の回路と、
前記複数の第１の回路の一部と前記接合面内の所定の接合領域とを接続する第１のビアと、
前記第２の回路と前記接合領域とを接続する第２のビアと、
前記複数の第１の回路の残りと前記接合面内の前記接合領域に該当しないダミー領域とを接続する第３のビアと
を具備する固体撮像装置。
（７）前記接合領域には電極パッドが配置され、
前記ダミー領域にはダミーパッドが配置され、
前記第１のビアは、前記複数の第１の回路の一部と前記接合領域とを前記電極パッドを介して接続し、
前記第３のビアは、前記複数の第１の回路の残りと前記ダミー領域とを前記ダミーパッドを介して接続する
前記（６）記載の固体撮像装置。
（８）前記電極パッドには所定数の前記第１のビアが接続され、
前記ダミーパッドには前記所定数と異なる数の前記第３のビアが接続される
前記（７）記載の固体撮像装置。
（９）前記電極パッドには所定数の前記第１のビアが接続され、
前記ダミーパッドには前記所定数の前記第３のビアが接続される
前記（７）記載の固体撮像装置。
（１０）前記ダミーパッドは、前記第３のビアが接続されない第１のダミーパッドと前記第３のビアが接続される第２のダミーパッドとを含む
前記（７）に記載の固体撮像装置。
（１１）前記ダミーパッドは、互いに異なる個数の前記第３のビアが接続される第１および第２のダミーパッドを含む
前記（７）記載の固体撮像装置。
（１２）前記第３のビアの断面積は、前記第１のビアの断面積と異なる
前記（７）から（１１）のいずれかに記載の固体撮像装置。
（１３）前記第１および第３のビアの断面形状は、円形または矩形である
前記（７）から（１２）のいずれかに記載の固体撮像装置。
（１４）前記第３のビアは、前記原子を伝送する所定の媒体と前記ダミーパッドとを介して前記複数の第１の回路の残りと前記ダミー領域とを接続する
前記（７）から（１３）のいずれかに記載の固体撮像装置。
（１５）前記複数の第１の回路のそれぞれは、所定の画素信号を生成する画素回路であり、
前記第２の回路は、前記画素信号を処理する回路であり、
前記第１の半導体基板は、受光基板である
前記（７）から（１４）のいずれかに記載の固体撮像装置。
（１６）第４のビアをさらに具備し、
前記第２の半導体基板は、回路基板であり、
前記ダミーパッドは、前記受光基板に配置された受光側ダミーパッドと前記回路基板に配置された回路側ダミーパッドとを含み、
前記第３のビアは、前記受光側ダミーパッドに接続され、
前記第４のビアは、前記回路側ダミーパッドに接続される
前記（１５）記載の固体撮像装置。
（１７）前記第２の回路は、所定の画素信号を生成する画素回路であり、
前記複数の第１の回路のそれぞれは、前記画素信号を処理する回路であり、
前記第１の半導体基板は、回路基板である
前記（６）記載の固体撮像装置。
（１８）ダミーパッドを介さずに前記第３のビアに接続された第４のビアをさらに具備し、
前記第１および第２のビアは、電極パッドを介さずに接続される
前記（６）記載の固体撮像装置。
（１９）前記接合領域には、窒化シリコン膜と当該窒化シリコン膜を貫通する電極パッドが形成され、
前記ダミー領域には、前記窒化シリコン膜と当該窒化シリコン膜を貫通するダミーパッドが形成される
前記（６）記載の固体撮像装置。
（２０）シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で接合された第１および第２の半導体基板のうち前記第１の半導体基板に設けられた複数の第１の回路と、
前記第２の半導体基板に設けられた第２の回路と、
前記複数の第１の回路の一部と前記接合面内の所定の接合領域とを接続する第１のビアと、
前記第２の回路と前記接合領域とを接続する第２のビアと、
前記複数の第１の回路の残りと前記接合面内の前記接合領域に該当しないダミー領域とを接続する第３のビアと、
前記第２の回路により生成された信号に対して所定の信号処理を行う信号処理回路と
を具備する撮像システム。
１００ 撮像システム
１１０ 光学部
１２０ ＤＳＰ回路
１３０ 表示部
１４０ 操作部
１５０ バス
１６０ フレームメモリ
１７０ 記憶部
１８０ 電源部
２００ 固体撮像装置
２０１ 受光基板
２０２ 回路基板
２１０ 垂直駆動回路
２２０ タイミング制御回路
２３１ 北側水平駆動回路
２３２ 南側水平駆動回路
２４１ 北側カラム信号処理回路
２４２ 南側カラム信号処理回路
２５０ 画素アレイ部
２６０ 画素回路
２６１ 光電変換素子
２６２ 転送トランジスタ
２６３ リセットトランジスタ
２６４ 浮遊拡散層
２６５ 増幅トランジスタ
２６６ 選択トランジスタ
２７０ 電源供給回路
２８０ 出力部
３１１、３１２、３１１−１、３１１−２、３１２−１、３１２−２ 駆動線接合領域
３１３、３１６ 電源線接合領域
３１４、３１５、３１４−１、３１４−２、３１５−１、３１５−２ ＶＳＬ接合領域
３２１〜３２３、３２１−１、３２１−２、３２２−１、３２２−２、３２３−１、３２３−２ ダミー領域
４１１、４１２ オンチップレンズ
４１３、４１４ カラーフィルタ
４１５、４１６ フォトダイオード
４１７、４１８、４５５、４５６ トランジスタ
４２０ 配線層
４２１、４２２、４５１、４５２ メタル配線
４２３、４２４、４５３、４５４ ビア
４２５ 空洞部
４３１、４３２ 電極パッド
４４１〜４４６ ダミーパッド
４５０ 配線層
４６１、４６２ 後段回路
４７１、４７２ ＳｉＮ（Silicon Nitride）膜
１２０３１ 撮像部

Claims (20)

  1. 複数の光電変換部と第１の配線層を有する第１の半導体基板と、
    第２の配線層と信号処理回路を有する第２の半導体基板と、
    を備え、
    前記第１の配線層は、第１の電極パッドと、前記第１の電極パッドに接続される第１のビアと、第２の電極パッドと、
    を有し、
    前記第２の配線層は、第３の電極パッドと、第４の電極パッドと、前記第３の電極パッドに接続される第２のビアと、
    を有し、
    前記第１の配線層または前記第２の配線層は、前記第２の電極パッドと前記第４の電極パッドのいずれか一方に接続される第３のビアを有し、
    前記第１の電極パッドの一部と前記第３の電極パッドの一部が互いに接合され、
    前記第２の電極パッドの一部と前記第４の電極パッドの一部が互いに接合され、
    前記第１のビアと、前記第１の電極パッドと、前記第３の電極パッドと、前記第２のビアとを介して、前記複数の光電変換部の少なくとも１つで生成された画素信号を前記信号処理回路に伝送し、
    前記第３のビアに接続された前記第２の電極パッドまたは前記第４の電極パッドは、前記第３のビアを介して任意の電位に電気的に接続された固体撮像素子。
  2. 前記第１の半導体基板は、転送トランジスタとフローティングディフュージョンを有する
    請求項１に記載の固体撮像素子。
  3. 前記第１の半導体基板は、リセットトランジスタと増幅トランジスタとを有する
    請求項２に記載の固体撮像素子。
  4. 前記信号処理回路は、アナログーデジタル信号変換回路を含む
    請求項１に記載の固体撮像素子。
  5. 前記第１の配線層は、前記第２の電極パッドに接続される前記第３のビアを有し、
    前記第２の配線層は、前記第４の電極パッドに接続される第４のビアを有する請求項１に記載の固体撮像素子。
  6. シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で接合された第１および第２の半導体基板のうち前記第１の半導体基板に設けられた複数の第１の回路と、
    前記第２の半導体基板に設けられた第２の回路と、
    前記複数の第１の回路の一部と前記接合面内の所定の接合領域とを接続する第１のビアと、
    前記第２の回路と前記接合領域とを接続する第２のビアと、
    前記複数の第１の回路の残りと前記接合面内の前記接合領域に該当しないダミー領域とを接続する第３のビアと
    を具備する固体撮像装置。
  7. 前記接合領域には電極パッドが配置され、
    前記ダミー領域にはダミーパッドが配置され、
    前記第１のビアは、前記複数の第１の回路の一部と前記接合領域とを前記電極パッドを介して接続し、
    前記第３のビアは、前記複数の第１の回路の残りと前記ダミー領域とを前記ダミーパッドを介して接続する
    請求項６記載の固体撮像装置。
  8. 前記電極パッドには所定数の前記第１のビアが接続され、
    前記ダミーパッドには前記所定数と異なる数の前記第３のビアが接続される
    請求項２記載の固体撮像装置。
  9. 前記電極パッドには所定数の前記第１のビアが接続され、
    前記ダミーパッドには前記所定数の前記第３のビアが接続される
    請求項７記載の固体撮像装置。
  10. 前記ダミーパッドは、前記第３のビアが接続されない第１のダミーパッドと前記第３のビアが接続される第２のダミーパッドとを含む
    請求項７記載の固体撮像装置。
  11. 前記ダミーパッドは、互いに異なる個数の前記第３のビアが接続される第１および第２のダミーパッドを含む
    請求項２記載の固体撮像装置。
  12. 前記第３のビアの断面積は、前記第１のビアの断面積と異なる
    請求項７記載の固体撮像装置。
  13. 前記第１および第３のビアの断面形状は、円形または矩形である
    請求項７記載の固体撮像装置。
  14. 前記第３のビアは、前記原子を伝送する所定の媒体と前記ダミーパッドとを介して前記複数の第１の回路の残りと前記ダミー領域とを接続する
    請求項７記載の固体撮像装置。
  15. 前記複数の第１の回路のそれぞれは、所定の画素信号を生成する画素回路であり、
    前記第２の回路は、前記画素信号を処理する回路であり、
    前記第１の半導体基板は、受光基板である
    請求項７記載の固体撮像装置。
  16. 第４のビアをさらに具備し、
    前記第２の半導体基板は、回路基板であり、
    前記ダミーパッドは、前記受光基板に配置された受光側ダミーパッドと前記回路基板に配置された回路側ダミーパッドとを含み、
    前記第３のビアは、前記受光側ダミーパッドに接続され、
    前記第４のビアは、前記回路側ダミーパッドに接続される
    請求項１５記載の固体撮像装置。
  17. 前記第２の回路は、所定の画素信号を生成する画素回路であり、
    前記複数の第１の回路のそれぞれは、前記画素信号を処理する回路であり、
    前記第１の半導体基板は、回路基板である
    請求項６記載の固体撮像装置。
  18. ダミーパッドを介さずに前記第３のビアに接続された第４のビアをさらに具備し、
    前記第１および第２のビアは、電極パッドを介さずに接続される
    請求項６記載の固体撮像装置。
  19. 前記接合領域には、窒化シリコン膜と当該窒化シリコン膜を貫通する電極パッドが形成され、
    前記ダミー領域には、前記窒化シリコン膜と当該窒化シリコン膜を貫通するダミーパッドが形成される
    請求項６記載の固体撮像装置。
  20. シリコンのダングリングボンドを終端させる原子が近傍に含まれる接合面で接合された第１および第２の半導体基板のうち前記第１の半導体基板に設けられた複数の第１の回路と、
    前記第２の半導体基板に設けられた第２の回路と、
    前記複数の第１の回路の一部と前記接合面内の所定の接合領域とを接続する第１のビアと、
    前記第２の回路と前記接合領域とを接続する第２のビアと、
    前記複数の第１の回路の残りと前記接合面内の前記接合領域に該当しないダミー領域とを接続する第３のビアと、
    前記第２の回路により生成された信号に対して所定の信号処理を行う信号処理回路と
    を具備する撮像システム。
JP2020033700A 2019-02-28 2020-02-28 固体撮像装置、および、撮像システム Pending JP2020145427A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019036818 2019-02-28
JP2019036818 2019-02-28

Publications (1)

Publication Number Publication Date
JP2020145427A true JP2020145427A (ja) 2020-09-10

Family

ID=69844873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020033700A Pending JP2020145427A (ja) 2019-02-28 2020-02-28 固体撮像装置、および、撮像システム

Country Status (7)

Country Link
US (1) US20220139992A1 (ja)
EP (1) EP3931871A2 (ja)
JP (1) JP2020145427A (ja)
KR (1) KR20210129066A (ja)
CN (1) CN113272961A (ja)
TW (1) TW202101750A (ja)
WO (1) WO2020175712A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616925B2 (en) 2021-02-25 2023-03-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
WO2023106316A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置
WO2023248606A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 パッケージ、半導体装置およびパッケージの製造方法
WO2024101203A1 (ja) * 2022-11-10 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び積層基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210046885A (ko) * 2019-10-18 2021-04-29 삼성전자주식회사 이미지 센서, 카메라 모듈, 및 전자 기기
JP2021141252A (ja) * 2020-03-06 2021-09-16 キオクシア株式会社 半導体装置およびその製造方法
JP7171649B2 (ja) * 2020-05-15 2022-11-15 キヤノン株式会社 撮像装置および撮像システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390822B1 (ko) 1999-12-28 2003-07-10 주식회사 하이닉스반도체 이미지센서에서의 암전류 감소 방법
JP2004165236A (ja) 2002-11-11 2004-06-10 Sony Corp 固体撮像装置の製造方法
JP2011054637A (ja) 2009-08-31 2011-03-17 Sony Corp 半導体装置およびその製造方法
JP5696513B2 (ja) 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
EP2717300B1 (en) * 2011-05-24 2020-03-18 Sony Corporation Semiconductor device
US9318640B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP2019036818A (ja) 2017-08-14 2019-03-07 株式会社豊田中央研究所 出力回路
US10157867B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
JP2018078305A (ja) 2017-12-07 2018-05-17 ソニー株式会社 固体撮像装置及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616925B2 (en) 2021-02-25 2023-03-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
WO2023106316A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 受光装置
WO2023248606A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 パッケージ、半導体装置およびパッケージの製造方法
WO2024101203A1 (ja) * 2022-11-10 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び積層基板

Also Published As

Publication number Publication date
WO2020175712A2 (en) 2020-09-03
US20220139992A1 (en) 2022-05-05
TW202101750A (zh) 2021-01-01
CN113272961A (zh) 2021-08-17
EP3931871A2 (en) 2022-01-05
WO2020175712A3 (en) 2021-03-25
KR20210129066A (ko) 2021-10-27

Similar Documents

Publication Publication Date Title
JP2020145427A (ja) 固体撮像装置、および、撮像システム
TWI820078B (zh) 固體攝像元件
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
JP2020068483A (ja) 固体撮像装置及び撮像装置
WO2020045142A1 (ja) 撮像装置および電子機器
WO2021117448A1 (ja) 固体撮像装置および電子機器
WO2021256031A1 (ja) 固体撮像素子、および、撮像装置
JP7129983B2 (ja) 撮像装置
TW202133411A (zh) 攝像裝置及電子機器
TW202127643A (zh) 成像裝置
WO2021085025A1 (ja) 固体撮像装置
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2023013178A1 (ja) 固体撮像装置及び電子機器
US20240171881A1 (en) Solid-state imaging element
US12003878B2 (en) Imaging device
WO2022249736A1 (ja) 撮像装置および電子機器
US20240022837A1 (en) Solid-state imaging element
WO2020149181A1 (ja) 撮像装置
TW202247639A (zh) 攝像裝置及電子機器
JP2024032194A (ja) 光検出素子及び電子機器
KR20230065286A (ko) 고체 촬상 장치
TW202015395A (zh) 固態攝像裝置及其驅動方法以及電子機器
TW202220434A (zh) 固態攝像裝置及電子機器
JP2022107232A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240426