TW202015395A - 固態攝像裝置及其驅動方法以及電子機器 - Google Patents

固態攝像裝置及其驅動方法以及電子機器 Download PDF

Info

Publication number
TW202015395A
TW202015395A TW108128413A TW108128413A TW202015395A TW 202015395 A TW202015395 A TW 202015395A TW 108128413 A TW108128413 A TW 108128413A TW 108128413 A TW108128413 A TW 108128413A TW 202015395 A TW202015395 A TW 202015395A
Authority
TW
Taiwan
Prior art keywords
substrate
solid
imaging device
pixel
state imaging
Prior art date
Application number
TW108128413A
Other languages
English (en)
Other versions
TWI837162B (zh
Inventor
米本和也
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202015395A publication Critical patent/TW202015395A/zh
Application granted granted Critical
Publication of TWI837162B publication Critical patent/TWI837162B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本技術係關於以複數個像素單位具備AD轉換電路之固體攝像裝置中，可降低比較器之雜訊之固體攝像裝置及其驅動方法以及電子機器。 固體攝像裝置積層有至少3片基板，於包含複數個像素之像素區塊單位中，第1基板於每一像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；第2基板具備1個將對應於浮動擴散區之電壓之信號及參照信號進行比較的比較器；複數個像素共用比較器；第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶編碼；及時序控制電路，其控制使編碼記憶至記憶部之時序；且該固體攝像裝置具備排列有複數個像素區塊之像素陣列。本技術可應用於例如固體攝像裝置等。

Description

固態攝像裝置及其驅動方法以及電子機器
本技術係關於一種固體攝像裝置及其驅動方法以及電子機器，尤其係關於在複數個像素單位中具備AD(Analog-to-Digital，類比數位)轉換電路之固體攝像裝置中，可降低比較器之雜訊之固體攝像裝置及其驅動方法以及電子機器。
已知有一種以複數個半導體基板之積層構造實現固體攝像裝置之技術。例如，有如下之積層構造之固體攝像裝置：將光電轉換部及傳輸電晶體等像素電路設置於第1半導體基板，將對自像素電路輸出之像素信號進行AD轉換之AD轉換電路設置於第2半導體基板(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-103771號公報
[發明所欲解決之問題]
然而，若欲以2層積層構造實現於複數個像素單位設置AD轉換電路之固體攝像裝置，則比較器尺寸變小，雜訊性能惡化。
本技術係鑒於此種狀況而完成者，係於在複數個像素單位具備AD轉換電路之固體攝像裝置中，可降低比較器之雜訊者。 [解決問題之技術手段]
本技術之第1態樣之固體攝像裝置積層有至少3片基板，於包含複數個像素之像素區塊單位中，第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器；上述複數個像素共用上述比較器；第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。
本技術之第2態樣之固體攝像裝置之驅動方法中，該固體攝像裝置積層有至少3片基板，且於包含複數個像素之像素區塊單位中，第1基板係每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器；且上述複數個像素共用上述比較器，第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列；該固體攝像裝置之、上述第1基板之各像素將對應於上述浮動擴散區之電壓之信號輸出至上述比較器，上述第2基板之上述比較器將上述信號與上述參照信號進行比較，上述第3基板之記憶部依照基於上述比較器之比較結果之上述時序，記憶自上述編碼產生電路供給之上述編碼。
本技術之第3態樣之電子機器係具備固體攝像裝置，該固體攝像裝置至少積層有3片基板，且於包含複數個像素之像素區塊單位中，第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器；且上述複數個像素共用上述比較器，第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。
本技術之第1至第3態樣中，至少積層有3片基板，且於包含複數個像素之像素區塊單位中，對於第1基板，於每一上述像素設置產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；於第2基板設置1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器；上述複數個像素共用上述比較器，於第3基板設置：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且設置排列有複數個上述像素區塊之像素陣列。
固體攝像元件及電子機器可為獨立之裝置，亦可為組入於其他裝置之模組。 [發明之效果]
根據本技術之第1至第3態樣，可降低比較器之雜訊。
另，此處所記載之效果並非限定於此，亦可為本揭示中記載之任一種效果。
以下，針對用以實施本技術之形態(以下，稱為實施形態)進行說明。另，說明依照以下順序進行。 1.固體攝像裝置之全體構成例 2.第1實施形態之電路構成 3.第2實施形態之電路構成 4.第3實施形態之電路構成 5.第4實施形態之電路構成 6.第5實施形態之電路構成 7.第3基板之第1構成例 8.第3基板之第2構成例 9.第3基板之第3構成例 10.像素陣列之剖面構造例 11.像素陣列之平面構造例 12.3層之各區塊之外形關係 13.3層之各區塊之位置關係 14.格雷編碼產生電路之配置例 15.向電子機器之應用例 16.向移動體之應用例
＜1.固體攝像裝置之全體構成例＞ 圖1係表示應用本技術之固體攝像裝置之概略構成之剖面圖。
圖1所示之固體攝像裝置1將以圖中之箭頭方向入射於裝置之光或電磁波轉換成電性信號。以下，為方便起見，作為轉換成電性信號之對象，使用以將光轉換成電性信號之裝置為例進行說明。
固體攝像裝置1具備像素矩陣狀2維配置之像素陣列，輸出以各像素之光電二極體PD將入射光進行光電轉換所得之像素信號。
固體攝像裝置1係藉由貼合有第1基板11A、第2基板11B及第3基板11C之3層之積層構造而構成。上下連接之2片基板之配線彼此，即第1基板11A與第2基板11B之配線，及第2基板11B與第3基板11C之配線係分別藉由Cu-Cu等金屬接合而電性連接。以下，無需特別區分第1基板11A、第2基板11B及第3基板11C各者之情形時，簡稱為基板11。
於第1基板11A，於列方向及行方向矩陣狀2維配置有將入射光轉換成電性信號之像素。於第1基板11A之各像素，設有例如用以進行光電轉換之光電二極體PD、及向光電二極體PD聚光入射光之微透鏡12等。
於第2基板11B及第3基板11C，形成有處理自第1基板11A之各像素輸出之像素信號Vsig之信號處理電路。
＜2.第1實施形態之電路構成＞ 圖2係表示以3層基板11構成之固體攝像裝置1之第1實施形態之電路構成。
第1基板11A具備將複數個像素PX設為1個像素區塊21之複數個像素區塊21、及垂直掃描電路22。複數個像素區塊21矩陣狀排列複數個而構成像素陣列，但於圖2中，僅圖示1個像素區塊21。本實施形態中，針對以4個像素PX構成像素區塊21之例進行說明，但構成像素區塊21之像素數不限於4個。
第1基板11A之各像素區塊21中，光電二極體PD及傳輸電晶體MT係設置於像素PX單位，浮動擴散區FD、重設電晶體MR、放大電晶體MA及負載電晶體ML係於像素區塊21單位設置。
即，以4像素構成之1個像素區塊21具備4個光電二極體PD及傳輸電晶體MT、各1個之浮動擴散區FD、重設電晶體MR、放大電晶體MA及負載電晶體ML。浮動擴散區FD、重設電晶體MR、放大電晶體MA及負載電晶體ML係由4像素共用。
若將構成1個像素區塊21之4個像素PX與像素PX1至PX4予以區別，則像素PX1具備光電二極體PD1及傳輸電晶體MT1，像素PX2具備光電二極體PD2及傳輸電晶體MT2，像素PX3具備光電二極體PD3及傳輸電晶體MT3，像素PX4具備光電二極體PD4及傳輸電晶體MT4。
光電二極體PD產生並儲存對應於入射光之電荷(電子)。傳輸電晶體MT於藉由傳輸信號
Figure 02_image001
T而成為導通狀態時，讀出以光電二極體PD產生之電荷(電子)，並傳輸至浮動擴散區FD。浮動擴散區FD係於直至讀出自光電二極體PD傳輸之電荷為止之期間，暫時保持電荷之電荷保持部。
重設電晶體MR於藉由重設控制信號
Figure 02_image001
R而成為導通狀態時，藉由將保持於浮動擴散區FD之電荷排出至電源電壓VDD，而重設浮動擴散區FD之電位。
放大電晶體MA輸出對應於浮動擴散區FD之電位之像素信號Vsig。即，放大電晶體MA與作為恆定電流源之負載電晶體ML構成源極跟隨器電路，自放大電晶體MA輸出表示與保持於浮動擴散區FD之電荷對應之位準之像素信號Vsig。
垂直掃描電路22係控制各像素PX之光電轉換動作或讀出經光電轉換之電性信號之動作之驅動控制部，將傳輸信號
Figure 02_image001
T及重設控制信號
Figure 02_image001
R供給於各像素區塊21。
第2基板11B具備複數個ADC類比區塊31及斜坡信號產生電路32。圖2中，圖示1個ADC類比區塊31及斜坡信號產生電路32。
ADC類比區塊31係與形成於第1基板11A之像素區塊21一對一地對應設置。換言之，於第2基板11B，設有與形成於第1基板11A之像素區塊21之數量相同數量之ADC類比區塊31。
ADC類比區塊31具備比較器(comparator)41、電容器(電容元件)42及開關43。
比較器41將自斜坡信號產生電路32作為參照信號供給之斜坡信號VRAMP 、及自像素區塊21供給之像素信號Vsig進行比較，並將表示其比較結果之比較結果信號輸出至第3基板11C。於比較器41中，與參照信號即斜坡信號VRAMP 比較大小之像素信號Vsig係重設位準之信號與光信號(光電二極體PD之光電轉換結果產生之電荷之信號)之2者。重設位準之信號係剛重設浮動擴散區FD後之像素信號Vsig，光信號係將儲存於光電二極體PD之信號電荷傳輸至浮動擴散區FD後之像素信號Vsig。比較結果信號例如於斜坡信號VRAMP 大於像素信號Vsig之情形時為Hi(High，高)信號，於斜坡信號VRAMP 小於像素信號Vsig之情形時為Lo(Low，低)信號。
電容器42及開關43進行藉由使比較器41之輸入端子及輸出端子短路而重設比較器41之基準位準之自動歸零動作。
斜坡信號產生電路32產生位準(電壓)對應於時間經過而階梯狀變化之斜坡信號VRAMP ，並供給於各ADC類比區塊31之比較器41。
第3基板11C具備複數個ADC數位記憶體區塊51、格雷編碼產生電路52、水平掃描電路53、感測放大器部54、ALU(Arithmetic Logical Unit，算術邏輯單元)55及輸入輸出電路56。
ADC數位記憶體區塊51係與形成於第2基板11B之ADC類比區塊31一對一地對應設置。換言之，於第3基板11C，設有與第1基板11A之像素區塊21及第2基板11B之ADC類比區塊31之數量相同數量之ADC數位記憶體區塊51。圖2中，圖示1個ADC數位記憶體區塊51。
ADC數位記憶體區塊51具備脈衝產生電路61、及記憶體部62(鎖存記憶部)。
於比較器41中，將2種像素信號Vsig(重設位準之信號及光信號)分別與參照信號即斜坡信號VRAMP 進行大小比較，以像素信號Vsig與參照信號之大小關係反轉之各個時序，將比較結果信號自比較器41輸入至脈衝產生電路61。脈衝產生電路61(時序控制電路)根據比較器41之輸出即比較結果信號之反轉時序而產生脈衝，並供給於記憶體部62。記憶體部62以自脈衝產生電路61供給之脈衝之時序，記憶自格雷編碼產生電路52供給之格雷編碼。作為格雷編碼記憶於記憶體部62之信號為重設位準之信號及光信號之2者。記憶於記憶體部62之該等2個格雷編碼為了進行CDS(Correlated Double Sampling；相關雙取樣)，而於後述之ALU55中進行減算處理。
為了對自比較器41開始斜坡信號VRAMP 與像素信號Vsig之大小比較直至大小關係反轉為止所需要之時間進行計數，而格雷編碼產生電路52產生計數器信號即格雷編碼(計數器之編碼)，並供給於記憶體部62。另，圖2中，格雷編碼產生電路52係設置於ADC數位記憶體區塊61之外，但如後述，亦有格雷編碼產生電路52設置於ADC數位記憶體區塊51內之情形。
以第2基板11B之ADC類比區塊31及對應於其之第3基板11C之ADC數位記憶體區塊51，構成ADC(analog to digital converter，類比數位轉換器)。
水平掃描電路53依序選擇於水平方向排列之複數個ADC數位記憶體區塊51，將記憶於ADC數位記憶體區塊51之記憶體部62之格雷編碼輸出至感測放大器部54。
感測放大器部54將自水平掃描電路53供給之格雷編碼(之信號)放大並輸出至ALU55。
ALU55將對應於重設位準之信號及光信號之2個格雷編碼轉換成二進制編碼，進行自光信號減去重設位準之信號之CDS運算。又，ALU55亦可進行加算複數個訊框之像素信號之訊框加算處理，或加算1個訊框或複數個訊框之鄰接之複數個同色像素之像素信號之同色像素加算處理等。
輸入輸出電路56將CDS運算後之各像素PX之像素信號向裝置外輸出，或受理控制固體攝像裝置1之指令之輸入。
根據如上構成之第1實施形態之電路構成，包含複數個像素PX之1個像素區塊21係設置於第1基板11A，對應於該像素區塊21之ADC類比區塊31係設置於第2基板11B，對應於該像素區塊21之ADC數位記憶體區塊51係設置於第3基板11C。藉由如此分開配置於3片基板11，而可以像素區塊21單位，設置1個ADC類比區塊31及ADC數位記憶體區塊51。本實施形態中，由於對4像素設置1個比較器41，故可較大地確保比較器41之形成面積，可降低比較器41之雜訊。
＜3.第2實施形態之電路構成＞ 圖3係表示以3層基板11構成之固體攝像裝置1之第2實施形態之電路構成。
圖3中，針對與圖2之第1實施形態對應之部分標註同一符號，適當省略該部分之說明。
圖3之第2實施形態中，第1基板11A之像素區塊21之構成與圖2所示之第1實施形態不同，其他構成與圖2所示之第1實施形態共通。
圖2所示之第1實施形態中，光電二極體PD及傳輸電晶體MT係設置於像素PX單位，浮動擴散區FD、重設電晶體MR、放大電晶體MA及負載電晶體ML係於像素區塊21單位設置。
相對於此，第2實施形態之像素區塊21中，光電二極體PD、傳輸電晶體MT、浮動擴散區FD、重設電晶體MR、放大電晶體MA及選擇電晶體MS係設置於像素PX單位，僅負載電晶體ML設置於像素區塊21單位。
更詳細而言，例如像素PX1具備光電二極體PD1、傳輸電晶體MT1、浮動擴散區FD1、重設電晶體MR1、放大電晶體MA1及選擇電晶體MS1。像素PX2具備光電二極體PD2、傳輸電晶體MT2、浮動擴散區FD2、重設電晶體MR2、放大電晶體MA2及選擇電晶體MS2。對於像素PX3及PX4亦同樣。
選擇電晶體MS不存在於第1實施形態之像素PX中，而於第2實施形態之像素PX中新追加。選擇電晶體MS於藉由選擇信號
Figure 02_image001
S而選擇像素PX時成為導通狀態，將像素PX之像素信號Vsig輸出至第2基板11B。選擇信號
Figure 02_image001
S亦係藉由垂直掃描電路22控制。
第1實施形態中，各像素PX之像素信號Vsig輸出至第2基板11B之比較器41之時序係傳輸電晶體MT成為導通狀態(接通)時，於像素區塊21內之4個像素PX中需要依序接通傳輸電晶體MT。因此，於4個像素PX於曝光時間產生略微偏差。
另一方面，第2實施形態中，由於藉由選擇電晶體MS而切換像素信號Vsig向比較器41之輸出，故於像素PX1至PX4中，可使接通傳輸電晶體MT之時序一致。
因此，第2實施形態中，可於像素陣列之全像素進行使曝光時間相同之完全的全域快門動作。
又，第2實施形態之電路構成中，與第1實施形態相同，藉由分成3片基板11而配置電路，可較大地確保比較器41之形成面積，可降低雜訊。
＜4.第3實施形態之電路構成＞ 圖4係表示以3層基板11構成之固體攝像裝置1之第3實施形態之電路構成。
圖4中，針對與上述第1及第2實施形態對應之部分標註同一符號，適當省略該部分之說明。
圖4之第3實施形態於如下方面與圖3之第2實施形態共通：光電二極體PD、傳輸電晶體MT、浮動擴散區FD、重設電晶體MR、放大電晶體MA及選擇電晶體MS係設置於像素PX單位，僅負載電晶體ML設置於像素區塊21單位。
然而，圖3之第2實施形態中，如下方面與圖3之第2實施形態不同：配置於第1基板11A內之像素PX單位之選擇電晶體MS，及像素區塊21單位之負載電晶體ML係配置於第2基板11B。
換言之，圖4之第3實施形態係將圖3之第2實施形態之選擇電晶體MS及負載電晶體ML移動至第2基板11B之構成。
如此，由於藉由將選擇電晶體MS及負載電晶體ML移動至第2基板11B，而像素PX內之元件數減少，故與第2實施形態相比，可較大地形成光電二極體PD，可增大飽和電子數。
又，第3實施形態之電路構成中，與第1實施形態相同，藉由分成3片基板11而配置電路，可較大地確保比較器41之形成面積，可降低雜訊。
＜5.第4實施形態之電路構成＞ 圖5係表示以3層基板11構成之固體攝像裝置1之第4實施形態之電路構成。
圖5中，針對與上述第1至第3實施形態對應之部分標註同一符號，適當省略該部分之說明。
圖5之第4實施形態於如下方面與圖3之第2實施形態共通：光電二極體PD、傳輸電晶體MT、浮動擴散區FD、重設電晶體MR、放大電晶體MA及選擇電晶體MS係設置於像素PX單位，僅負載電晶體ML設置於像素區塊21單位。
然而，圖5之第4實施形態於如下兩方面與圖3之第2實施形態不同：重設電晶體MR、放大電晶體MA、選擇電晶體MS及像素區塊21單位之負載電晶體ML係配置於第2基板11B；及浮動擴散區FD係形成於第1基板11A及第2基板11B之兩者，且2者間電性連接。
換言之，圖5之第4實施形態係將圖3之第2實施形態之重設電晶體MR、放大電晶體MA及選擇電晶體MS移動至第2基板11B之構成。
與圖4之第3實施形態相比，圖5之第4實施形態係將重設電晶體MR及放大電晶體MA移動至第2基板11B之ADC類比區塊31之構成。將該等電晶體移動至第2基板11B之ADC類比區塊31，結果與像素區塊21一對一地對應配置於第2基板11B之ADC類比區塊31成為不僅具備ADC之類比電路，亦具備複數個像素電晶體之類比電路區塊。以下，亦將ADC類比區塊31稱為類比電路區塊31。
如此，藉由將重設電晶體MR、放大電晶體MA、選擇電晶體MS及負載電晶體ML移動至第2基板11B，而於第1基板11A中設置於像素PX單位之元件僅為光電二極體PD、傳輸電晶體MT及浮動擴散區FD。藉此，可進而增大光電二極體PD之飽和電子數，可提高感度。
又，第4實施形態之電路構成中，與第1實施形態相同，藉由分成3片基板11而配置電路，可較大地確保比較器41之形成面積，可降低雜訊。
再者，第4實施形態之電路構成與其他實施形態相比，設置於第1基板11A之電晶體僅為傳輸電晶體MT而較少。因此，與其他實施形態相比，於像素內配置傳輸電晶體MT時，其佈局之自由度較高。其結果，例如帶來可使用進一步改善像素特性之佈局之效果。
＜第4實施形態之變化例＞ 圖6係表示第4實施形態之第1變化例。
圖6所示之第1變化例係類比電路區塊31內之電路構成與圖5所示之第4實施形態不同。第1變化例中，於每一像素自第1基板11A連接至第2基板11B之浮動擴散區FD於第2基板11B內互相連接。並且，相對於該互相連接之浮動擴散區FD，於類比電路區塊31內連接有1組像素電晶體(重設電晶體MR、放大電晶體MA及選擇電晶體MS)及負載電晶體ML。因此，1組像素電晶體(重設電晶體MR、放大電晶體MA及選擇電晶體MS)及負載電晶體ML係由複數個像素PX共用。將放大電晶體MA之輸出經由選擇電晶體MS向比較器41輸入。第1變化例中，與圖5之第4實施形態相比，類比電路區塊31所具備之電晶體較少，藉此，可較大地確保比較器41之形成面積，可降低比較器41之雜訊。
圖7係表示第4實施形態之第2變化例。
圖7所示之第2變化例係類比電路區塊31內之電路構成與圖6所示之第1變化例不同。第2變化例中，於每一像素自第1基板11A連接至第2基板11B之浮動擴散區FD於第2基板11B內互相連接。並且，該互相連接之浮動擴散區FD係連接於1條共通配線40，共通配線40不經由主動元件而連接於比較器41。於共通配線40及浮動擴散區FD亦連接有重設電晶體MR。該第2變化例中，與第1變化例相比，類比電路區塊31所具備之電晶體更少，藉此，可更大地確保比較器41之形成面積，可進而降低比較器41之雜訊。
圖8係表示第4實施形態之第3變化例。
圖8所示之第3變化例係浮動擴散區FD之構成與圖6所示之第1變化例不同。第3變化例中，每一像素所具備之浮動擴散區FD係藉由第1基板11A內之共通配線34而互相連接。並且，浮動擴散區FD互相連接之第1基板11A之共通配線23係與第2基板11B之配線33連接，且於第2基板11B之類比電路區塊31內，與1組像素電晶體(重設電晶體MR、放大電晶體MA及選擇電晶體MS)及負載電晶體ML連接。因此，1組像素電晶體(重設電晶體MR、放大電晶體MA及選擇電晶體MS)及負載電晶體ML係由複數個像素PX共用。將放大電晶體MA之輸出經由選擇電晶體MS向比較器41輸入。第3變化例中，與第1變化例相比，自第1基板11A連接至第2基板11B之浮動擴散區FD之個數較少，藉此削減浮動擴散區FD之寄生電容。其結果，浮動擴散區FD之轉換增益(將1個電荷轉換成電壓時所得之輸出電壓)較高，可獲得SN比較高之信號。
圖9係表示第4實施形態之第4變化例。
圖9所示之第4變化例係類比電路區塊31內之電路構成與圖8所示之第3變化例不同。第4變化例中，每一像素所具備之浮動擴散區FD係藉由第1基板11A內之共通配線23而互相連接。並且，浮動擴散區FD互相連接之第1基板11A之共通配線23係與第2基板11B之1條共通配線40連接。並且，該1條共通配線40係不經由主動元件而連接於比較器41。於共通配線40亦連接有重設電晶體MR。該第4變化例中，與第3變化例相比，類比電路區塊31所具備之電晶體更少，藉此，可更大地確保比較器41之形成面積，可進而降低比較器41之雜訊。
＜6.第5實施形態之電路構成＞ 圖10係表示以3層基板11構成之固體攝像裝置1之第5實施形態之電路構成。
圖10中，針對與上述第1至第4實施形態對應之部分標註同一符號，適當省略該部分之說明。
圖10之第5實施形態於如下方面與圖3之第2實施形態共通：於第1基板11A內，光電二極體PD、傳輸電晶體MT、浮動擴散區FD、重設電晶體MR及放大電晶體MA係設置於像素PX單位，僅負載電晶體ML設置於像素區塊21單位。
另一方面，圖10之第5實施形態於如下方面與圖3之第2實施形態不同：於第2基板11B之ADC類比區塊31內，比較器41、電容器42及開關43係設置於每一像素PX。因此，圖10之第5實施形態中，比較器41、電容器42及開關43係於ADC類比區塊31內設有4組。
藉由第2基板11B內之比較器41與第1基板11A內之像素PX一對一設置，而於像素PX單位無需選擇電晶體MS，故於圖10之第5實施形態中，省略選擇電晶體MS。
＜7.第3基板之第1構成例＞ 上述第1至第5實施形態主要針對第1基板11A及第2基板11B之詳細構成進行說明。接著，針對第3基板11C之詳細構成進行說明。
圖11係表示第3基板11C之第1構成例。
ADC數位記憶體區塊51具備脈衝產生電路61及記憶體部62。記憶體部62係以例如DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)構成。DRAM之各胞係以MOS電晶體及電容器或3個MOS電晶體構成。
脈衝產生電路61根據比較器41之輸出即比較結果信號之反轉時序而產生脈衝，且供給至記憶體部62即DRAM之特定字元線81。
記憶體部62之DRAM之1字元與ADC之轉換位元數一致，字元數與構成像素區塊21之像素數之2倍一致。記憶體部62記憶複數個訊框之像素信號之情形時，字元數成為將訊框數乘以像素數之2倍所得之數。具體而言，若設為像素區塊21內之像素數NP 、ADC之轉換位元數NADC 、記憶於記憶體部62之訊框數NFRM ，則記憶體部62以NP xNADC xNFRM x2位元構成。將字元數設為像素數之2倍係為了同時記憶重設位準之信號與光信號兩者。
另，重設位準之信號之1字元之ADC之轉換位元數，可較光信號之1字元之ADC之轉換位元數少數位元。例如，若將光信號與重設位元之信號之位元數之差設為NREM ，將運算所需要之冗長位元數設為NALU ，則記憶體部62以NP xNADC x((NFRM ＋NALU )x2－NREM )位元構成。
記憶體部62以自脈衝產生電路61供給脈衝之時序，記憶自格雷編碼產生電路52經由位元線82供給之格雷編碼。又，記憶體部62依照水平掃描電路53之控制，將所記憶之格雷編碼經由位元線82輸出至感測放大器部54。
水平掃描電路53具有複數條匯流排線91、及對應於各匯流排線91之個數之開關92及93。水平掃描電路53控制開關92及93，將格雷編碼產生電路52所產生之格雷編碼供給至記憶體部62。又，水平掃描電路53控制開關93，將記憶於記憶體部62之格雷編碼輸出至感測放大器部54。
感測放大器部54將經由水平掃描電路53自記憶體部62供給之、重設位準之信號及光信號各者之格雷編碼(之信號)放大，且輸出至ALU55。
ALU55將對應於重設位準之信號及光信號之2個格雷編碼轉換成二進制編碼，進行自光信號減去重設位準之信號之CDS運算。
輸入輸出電路56將CDS運算後之各像素PX之像素信號向裝置外輸出。
第3基板11C之第1構成例如上述般構成。
另，圖11中，因紙面之限制而以1維掃描記憶體部62即DRAM之方式記載，但DRAM一般而言係2維展開，水平掃描電路53可進行2維掃描。
＜8.第3基板之第2構成例＞ 圖12係表示第3基板11C之第2構成例。
圖12中，針對與圖11之第1構成例對應之部分標註同一符號，適當省略該部分之說明。
第3基板11C之第2構成例係格雷編碼產生電路52之配置與圖11之第1構成例不同。
即，圖11之第1構成例中，格雷編碼產生電路52係與複數個ADC數位記憶體區塊51及水平掃描電路53分開設置，但圖12之第2構成例中，係設置於ADC數位記憶體區塊51內。因此，第2構成例中，格雷編碼產生電路52係設置於複數個ADC數位記憶體區塊51之各者，作為ADC數位記憶體區塊51之一構成。換言之，第1構成例中，格雷編碼產生電路52係由所有ADC數位記憶體區塊51共用，相對於此，第2構成例中，格雷編碼產生電路52係以ADC數位記憶體區塊51單位構成。又，隨著格雷編碼產生電路52之移動，開關92亦於ADC數位記憶體區塊51內移動，格雷編碼產生電路52及位元線82經由開關92連接。
第3基板11C之第2構成例係如上述般構成。
如第2構成例，藉由針對每一ADC數位記憶體區塊51設置格雷編碼產生電路52，而可抑制因匯流排線91所致之配線延遲，抑制因匯流排線91之寄生電容所致之消耗電力。另一方面，如第1構成例，由所有ADC數位記憶體區塊51共用格雷編碼產生電路52之情形時，僅1個格雷編碼產生電路52足矣，故可削減全體之元件數。
進而，如第2構成例，針對每一ADC數位記憶體區塊51設置格雷編碼產生電路52之情形時，可進行數位CDS(數位相關雙取樣)處理。此處，所謂數位CDS處理，係如下之方法：首先，一面遞減計數格雷編碼，一面檢測重設位準之信號大小，以檢測出重設位準之信號大小時之格雷編碼計數值為起點，一面遞增計數格雷編碼，一面檢測光信號之大小。若使用該方法，則檢測出光信號大小之時點之格雷編碼計數值變為自光信號之大小減去重設位準之信號大小所得之值，故無需另外具備用以自光信號之大小減去重設位準之信號大小之ALU55。藉此，亦可使用將ALU55自圖12所示之構成削除之構成。
另，第2構成例中，相對於1個ADC數位記憶體區塊51設有1個格雷編碼產生電路52，但亦可相對於複數個ADC數位記憶體區塊51設置1個格雷編碼產生電路52。
＜9.第3基板之第3構成例＞ 圖13係表示第3基板11C之第3構成例。
圖13中，針對與圖11之第1構成例對應之部分標註同一符號，適當省略該部分之說明。
第3基板11C之第3構成例係對於圖11之第1構成例，進而追加連接ALU55及特定之匯流排線91之開關94之構成。連接匯流排線91及ALU55之各開關94係藉由例如水平掃描電路53控制。
記憶體部62可記憶複數個訊框之信號之情形時，藉由接通開關94，而可將以ALU55運算後之像素信號返回至記憶體部62而記憶。該第3構成例於例如於訊框間進行像素信號之減算而算出移動矢量之資料等進行複數個訊框之運算之情形時較為有效。
＜10.像素陣列之剖面構造例＞ 圖14係表示固體攝像裝置1之像素陣列之剖面構造例之圖。
圖14係表示對應於圖5所示之第4實施形態之電路構成，即光電二極體PD、傳輸電晶體MT及浮動擴散區FD形成於第1基板11A內，重設電晶體MR、放大電晶體MA、選擇電晶體MS及負載電晶體ML形成於第2基板11B之構成之剖面構造。
第1基板11A中，於使用例如矽(Si)等作為半導體之半導體基板111之背面側及正面側，分別形成有絕緣膜112及113。於半導體基板111之背面側之絕緣膜112之上側，依序形成有彩色濾光片114、微透鏡12。形成有微透鏡12之半導體基板111之背面側成為光入射側。因此，固體攝像裝置1為背面照射型固體攝像裝置。
絕緣膜112及113之材料係使用例如氧化矽(SiO2 )等。於半導體基板111之光入射側，除了絕緣膜112外，亦可形成具備氮化矽(SiN)、氧化鉿(HfO2 )等之抗反射膜或固定電荷膜等。
彩色濾光片114成為例如R(紅色)、G(綠色)或B(藍色)之拜耳排列。彩色濾光片114係藉由例如將包含顏料或染料等色素之感光性樹脂旋轉塗佈而形成。微透鏡12係以例如苯乙烯系樹脂、丙烯酸系樹脂、苯乙烯-丙烯酸共聚物系樹脂、或矽氧烷系樹脂等樹脂系材料形成。
於半導體基板111，於像素PX之邊界部分，藉由氧化矽(SiO2 )等絕緣膜而形成有將鄰接像素彼此電性分離之DTI(Deep Trench Isolation，深溝槽隔離)121。並且，於以像素邊界部分之DTI121包圍之像素中心側，形成有具備N型半導體區域123及P型半導體區域124之光電二極體PD。對入射光進行光電轉換而得之電子儲存於N型半導體區域123。
於半導體基板111之正面側界面，形成有成為傳輸電晶體MT及浮動擴散區FD之高濃度N型半導體區域125A。
成為浮動擴散區FD之高濃度N型半導體區域123A周圍除了成為電荷(電子)之傳輸通路之路徑之N型半導體區域123外，係由P型半導體區域124包圍。
於較形成於半導體基板111之正面側之傳輸電晶體MT之閘極電極MT_G更靠第2基板11B側，形成有向傳輸電晶體MT之閘極電極MT_G連接之閘極電極MT_G之控制信號線130，進而於第2基板11B側，形成有以鎢(W)、鋁(Al)、銅(Cu)等金屬材料形成之遮光膜127。遮光膜127係以自半導體基板111之背面側入射之光不到達第2基板11B之方式進行遮光。藉此，抑制寄生受光感度(PLS: Parasitic Light Sensitivity)。
於第2基板11B，於使用例如矽(Si)等作為半導體之半導體基板131之第1基板11A側及第3基板11C側，分別形成有絕緣膜132及133。
於半導體基板131之第1基板11A側(例如基板正面側)之界面，形成有複數個MOS電晶體TR。形成於半導體基板131之MOS電晶體例如為重設電晶體MR、放大電晶體MA、選擇電晶體MS或負載電晶體ML等。
形成於第1基板11A之正面側(第2基板11B側)之浮動擴散區FD與形成於第2基板11B之電路連接。其具體連接目的地為放大電晶體MA之閘極電極、成為重設電晶體MR之源極區域之N型半導體區域、與重設電晶體MR之源極區域不同之N型半導體區域且向重設電晶體MR之源極區域電性連接之N型半導體區域、或比較器(比較器)41之輸入部。該等閘極電極、N型半導體區域或輸入部，及形成於第1基板11A之浮動擴散區FD係藉由形成於絕緣膜113之積層方向(基板深度方向)之導電性連接部126與形成於第2基板11B之絕緣膜132之積層方向之導電性連接部129的接合，而電性或物理性連接。導電性連接部126及129之材料例如為Cu、Al等。另，將上述閘極電極、N型半導體區域或輸入部與形成於第1基板11A之浮動擴散區FD之間電性或物理性連接之導電性連接部，不限於導電性連接部126及129之2個，亦可藉由更多之導電性連接部連接。
又，於導電性連接部126及129周圍，形成有氣隙(Air Gap)128。藉由於導電性連接部126及129周圍設置氣隙128，而可降低產生於導電性連接部126及129周圍之邊緣電容。又，若將於平面方向鄰接之2個導電性連接部126及129稱為第1導電性連接部126及129、第2導電性連接部126及129，則藉由於該等第1及第2導電性連接部126及129間存在氣隙128，而可降低第1與第2導電性連接部126及129間之串擾。另，取代氣隙128，低介電常數絕緣膜(Low_k絕緣膜)亦可降低邊緣電容。
形成於半導體基板131之第1基板11A側之電路係經由貫通半導體基板131之貫通電極、及導電性連接部135，而與形成於第3基板11C之半導體基板141之第2基板11B側之電路電性連接。貫通電極134及導電性連接部135亦藉由使用Cu、Al等金屬材料之金屬接合而連接。
＜11.像素陣列之平面構造例＞ 圖15係形成有傳輸電晶體MT之第1基板11A之半導體基板111之正面側(第2基板11B側)之相當於2x2之4像素之俯視圖。
圖15所示之4像素中，上段之2像素表示第1基板11A之半導體基板111之正面側之傳輸電晶體MT之閘極電極MT_G之形狀。圖15所示之4像素中，下段之2像素表示第1基板11A之半導體基板111之正面側之傳輸電晶體MT之閘極電極MT_G，及連接於其之閘極電極MT_G之控制信號線130之形狀。
圖15中虛線所示之X-X線表示圖14所示之剖面圖之剖面線。
如圖15所示，傳輸電晶體MT之閘極電極MT_G及作為浮動擴散區FD之N型半導體區域125A係以相對於矩形像素PX之光電轉換區域(N型半導體區域123及P型半導體區域124)而光學性對稱配置之方式形成。
具體而言，矩形像素PX之俯視時，像素PX所具備之矩形光電轉換區域係其中心與像素PX之中心對準而配置。於該像素PX及光電轉換區域之中心部，配置作為浮動擴散區FD之N型半導體區域125A，且以包圍浮動擴散區FD之方式環狀配置傳輸電晶體MT之閘極電極MT_G。藉此，浮動擴散區FD及傳輸電晶體MT配置於相對於像素PX及光電轉換區域之各部而光學性對稱之位置。藉此，可均一地保持像素內之光學特性(例如受光感度)或電荷之傳輸特性，進而可於像素陣列所具備之複數個像素間均一地保持該等像素特性。
另，如圖15，傳輸電晶體MT之閘極電極MT_G及浮動擴散區FD係光學對稱配置，但如圖14所示，為了設置電荷之傳輸通路，N型半導體區域125A周圍之P型半導體區域124係光學非對稱地形成。
因此，例如如圖16所示，藉由於N型半導體區域125A周圍均一地配置低濃度之P－ 型半導體區域124'，而可光學對稱地形成。再者，電荷之傳輸通路亦可藉由改變P－ 型半導體區域124'之光學對稱之特定方向(路徑)之P型雜質濃度，而光學對稱地形成。
傳輸電晶體MT之閘極電極MT_G及作為浮動擴散區FD之N型半導體區域125A較佳為如圖15般實現光學對稱配置，且配置於像素中央部，但亦可為其他配置。例如，可如圖17A所示，配置於矩形像素PX之光電轉換區域(N型半導體區域123及P型半導體區域124)之角部，或亦可如圖17B所示，配置於矩形之特定之一邊。
＜12.3層之各區塊之外形關係＞ 此處，說明設置於第1基板11A之像素區塊21、與像素區塊21一對一地對應而設置於第2基板11B之電路(以下，亦稱為第2電路。)、及與像素區塊21一對一地對應而設置於第3基板11C之電路(以下，亦稱為第3電路。)之外形關係。 (1)像素區塊21之外形、第2電路之外形及第3電路之外形亦可為相同面積之正方形。 (2)亦可像素區塊21之外形為正方形，且第2電路之外形及第3電路之外形之至少一者為長方形，且其面積與像素區塊21相同。 (3)像素區塊21之外形亦可為長方形。作為一例，1個像素區塊21包含4個像素之情形時，像素區塊21亦可為將4個像素排列成1行之長方形。作為其他例，1個像素區塊21包含8個像素之情形時，像素區塊21亦可為將8個像素以縱2個×橫4個或縱4個×橫2個之方式，以於縱及橫之各者成為複數個像素之陣列狀排列之長方形。並且，如該等例，像素區塊21之外形為長方形之情形時，第2電路之外形及第3電路之外形亦可為長方形，且其面積及縱橫比(長邊之長度/短邊之長度)與像素區塊21相同。 (4)與上述(3)相同，像素區塊21之外形為長方形之情形時，第2電路之外形及第3電路之外形之至少一者亦可為長方形，且其面積與像素區塊21相同，且縱橫比(長邊之長度/短邊之長度)大於像素區塊21。 (5)與上述(3)相同，像素區塊21之外形為長方形之情形時，第2電路之外形及第3電路之外形之至少一者亦可為長方形，且其面積與像素區塊21相同，且縱橫比(長邊之長度/短邊之長度)小於像素區塊21。 (6)與上述(3)相同，像素區塊21之外形為長方形之情形時，第2電路之外形及第3電路之外形之至少一者亦可為正方形，且其面積與像素區塊21相同。
＜13.3層之各區塊之位置關係＞ 接著，針對對應之像素區塊21、ADC類比區塊31及ADC數位記憶體區塊51之平面位置關係進行說明。
對應之各區塊之平面位置關於3層基板11可相同，亦可不同。又，對應之各區塊之平面區域之形狀及尺寸可相同，亦可不同。
例如，圖18係表示第1基板11A之像素區塊21與第2基板11B之ADC類比區塊31之平面位置偏移，第2基板11B之ADC類比區塊31與第3基板11C之ADC數位記憶體區塊51之平面位置一致之例。
圖19係表示第1基板11A之像素區塊21與第2基板11B之ADC類比區塊31之平面位置偏移，第2基板11B之ADC類比區塊31與第3基板11C之ADC數位記憶體區塊51之平面位置亦偏移之例。
圖20係表示第1基板11A之像素區塊21與第2基板11B之ADC類比區塊31之平面位置偏移，第2基板11B之ADC類比區塊31與第3基板11C之ADC數位記憶體區塊51之平面位置亦偏移，且ADC類比區塊31與ADC數位記憶體區塊51之形狀亦不同之例。
＜14.格雷編碼產生電路之配置例＞ 接著，針對第3基板11C之格雷編碼產生電路52之配置例進行說明。
格雷編碼產生電路52可如圖11所示，構成為相對於第3基板11C之所有ADC數位記憶體區塊51僅設置一個，亦可如圖12所示，構成為相對於ADC數位記憶體區塊51一對一設置。又，作為該等之中間構成，亦可為相對於複數個ADC數位記憶體區塊51設置1個格雷編碼產生電路52之構成。
格雷編碼產生電路52之配置可為例如圖21A至D所示之各種配置。
圖21A係表示於ADC數位記憶體區塊51單位設置1個格雷編碼產生電路52之情形之格雷編碼產生電路52之配置例。格雷編碼產生電路52係於ADC數位記憶體區塊51之水平方向或垂直方向鄰接配置。圖21A係於垂直方向鄰接配置之例。
圖21B係表示於複數個ADC數位記憶體區塊51單位設置1個格雷編碼產生電路52之情形之格雷編碼產生電路52之配置例。格雷編碼產生電路52係於複數個ADC數位記憶體區塊51之水平方向或垂直方向鄰接配置。圖21B係於垂直方向鄰接配置之例。
另，圖21B中，相對於2x2之4個ADC數位記憶體區塊51配置有1個格雷編碼產生電路52，但不限於4個之例。又，水平方向及垂直方向之ADC數位記憶體區塊51之數亦可不為同數。
圖21C係表示於複數行ADC數位記憶體區塊51單位設置1個格雷編碼產生電路52之情形之格雷編碼產生電路52之配置例。圖21C中，相對於4行ADC數位記憶體區塊51而配置有1個格雷編碼產生電路52，但可為4行以外之複數行，亦可為1行。
圖21D係表示於複數列ADC數位記憶體區塊51單位設置1個格雷編碼產生電路52之情形之格雷編碼產生電路52之配置例。圖21D中，相對於3列ADC數位記憶體區塊51而配置有1個格雷編碼產生電路52，但可為3列以外之複數列，亦可為1列。
＜15.向電子機器之應用例＞ 本技術並非限定於向固體攝像裝置之應用。即，本技術可應用於數位靜態相機或攝像機等攝像裝置、具有攝像功能之便攜式終端裝置、或於圖像讀取部使用固體攝像裝置之複印機等、於圖像取得部(光電轉換部)使用固體攝像裝置之電子機器全體。固體攝像元件可為形成為單晶片之形態，亦可為彙集並封裝攝像部、信號處理部或光學系統而成之具有攝像功能之模組狀之形態。
圖22係表示作為應用本技術之電子機器之攝像裝置之構成例之方塊圖。
圖22之攝像裝置200具備具備透鏡群等之光學部201、採用圖1之固體攝像裝置1之構成之固體攝像裝置(攝像裝置)202、及作為相機信號處理電路之DSP(Digital Signal Processor，數位信號處理器)電路203。又，攝像裝置200亦具備訊框記憶體204、顯示部205、記錄部206、操作部207及電源部208。DSP電路203、訊框記憶體204、顯示部205、記錄部206、操作部207及電源部208係經由匯流排線209而互相連接。
光學部201取入來自被攝體之入射光(像光)並成像於固體攝像裝置202之攝像面上。固體攝像裝置202將藉由光學部201成像於攝像面上之入射光之光量以像素單位轉換成電性信號並作為像素信號輸出。作為該固體攝像裝置202，可使用圖1之固體攝像裝置1，即，將複數個像素設為1個像素區塊21，且將對應於像素區塊21之ADC類比區塊31及ADC數位記憶體區塊51之各者配置於不同基板，具有3層積層構造之固體攝像裝置。
顯示部205係以例如LCD(Liquid Crystal Display，液晶顯示器)或有機EL(Electro Luminescence，電致發光)顯示器等薄型顯示器構成，顯示以固體攝像裝置202拍攝之動態圖像或靜態圖像。記錄部206將固體攝像裝置202所拍攝之動態圖像或靜態圖像記錄於硬碟或半導體記憶體等記錄媒體。
操作部207於使用者之操作下，對攝像裝置200具有之各種功能發出操作指令。電源部208將成為DSP電路203、訊框記憶體204、顯示部205、記錄部206及操作部207之動作電源之各種電源適當供給於該等供給對象。
如上所述，藉由使用於像素區塊21單位具備比較器41及記憶體部62之固體攝像裝置1作為固體攝像裝置202，且藉由將類比電路及數位電路適當配置於3層之基板11，而可產生降低雜訊之圖像。因此，於攝像機或數位靜態相機、進而可攜式電話機等行動機器用之相機模組等攝像裝置200中，亦可謀求攝像圖像之高畫質化。
＜影像感測器之使用例＞ 圖23係表示使用上述固體攝像裝置1之影像感測器之使用例之圖。
使用上述固體攝像裝置1之影像感測器例如可於如下般感測可見光、紅外光、紫外光、X射線等光之各種實例中使用。
·數位相機、或具相機功能之行動機器等之拍攝供鑒賞用之圖像之裝置 ·用於自動停止等安全駕駛、或識別駕駛者之狀態等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛間等之測距之測距感測器等之供交通用之裝置 ·用以拍攝使用者之手勢而進行遵照該手勢之機器操作，而供用於TV(television，電視)、冰箱、空調等家電之裝置 ·內視鏡、或利用紅外光之受光進行血管拍攝之裝置等之供醫療或保健用之裝置 ·防盜用途之監視相機、或人物認證用途之相機等供保全用之裝置 ·拍攝皮膚之皮膚檢測器、或拍攝頭皮之顯微鏡等之供美容用之裝置 ·適於運動用途等之運動相機或穿戴式相機等之供運動用之裝置 ·用於監視農田或作物之狀態之相機等之供農業用之裝置
＜16.向移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人行動車、飛機、無人機、船舶、機器人等任一種類之移動體之裝置而實現。
圖24表示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖24示之例中，車輛控制系統12000具備驅動系統控制單元12010、本體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及統合控制單元12050。又，作為統合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface：介面)12053。
驅動系統控制單元12010依照各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等之用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳達至車輪之驅動力傳達機構、調節車輛舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
本體系統控制單元12020依照各種程式，控制裝備於車體之各種裝置之動作。例如，本體系統控制單元12020作為無鑰匙門禁系統、智能鑰匙系統、電動窗裝置、或頭燈、尾燈、剎車燈、方向燈或霧燈等各種燈之控制裝置發揮功能。該情形時，可對本體系統控制單元12020輸入自代替鑰匙之可攜帶式機器發送之電波或各種開關之信號。本體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，並且接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出對應於該光之受光量的電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等非可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040連接有例如檢測駕駛者的狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞程度或精神集中程度，亦可判斷駕駛者是否在打瞌睡。
微電腦12051可基於利用車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含回避車輛碰撞或緩和衝擊、基於車間距離之追隨行駛、維持車速行駛、車輛之碰撞警告或車輛偏離車道警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051藉由基於利用車外資訊檢測單元12030或車內資訊檢測單元12040所取得之車輛周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不拘於駕駛者之操作而自動行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於利用車外資訊檢測單元12030所取得之車外之資訊，對本體系統控制單元12020輸出控制指令。例如，微電腦12051可根據利用車外資訊檢測單元12030偵測到之前方車或對向車之位置而控制頭燈，進行以謀求將遠光燈切換成近光燈等防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少任一種輸出信號。於圖24之例中，作為輸出裝置，例示音響12061、顯示部12062及儀錶板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖25係表示攝像部12031之設置位置之例之圖。
於圖25中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前鼻、側視鏡、後保險桿、尾門及車室內之擋風玻璃之上部等位置。前鼻所具備之攝像部12101及車室內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或尾門所具備之攝像部12104主要取得車輛12100後方之圖像。攝像部12101及12105所取得之前方圖像之攝像部12105主要使用於前方車輛或行人、障礙物、號志機、交通標識或車道線等之檢測。
另，圖25中表示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設於前鼻之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由使利用攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少一者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少一者可為具備複數個攝像元件之攝錄影機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得攝像範圍12111至12114內之與各立體物之距離，及該距離之時間變化(相對於車輛12100之相對速度)，藉此可擷取尤其位於車輛12100之行進路上之最近之立體物、且在與車輛12100大致相同之方向以特定速度(例如為0 km/h以上)行駛之立體物作為前方車。再者，微電腦12051可預先設定與前方車之近前應確保之車間距離，進行自動剎車控制(亦包含停止追隨控制)或自動加速控制(亦包含追隨起動控制)等。可如此地進行不拘於駕駛者之操作而以自動行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104所得之距離資訊，將關於立體物之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，使用於自動回避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛者可視認之障礙物與難以視認之障礙物。而且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當碰撞風險為設定值以上而為有碰撞可能性之狀況時，經由音響12061或顯示部12062對駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或回避轉向，藉此可進行用以避免碰撞之駕駛支援。
攝像部12101至12104之至少一者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而識別行人。該行人之識別係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之步驟、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之步驟而進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且識別出行人，則聲音圖像輸出部12052以於該識別出之行人重疊顯示用以強調之方形輪廓線之方式，控制顯示部12062。另，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於期望之位置之方式控制顯示部12062。
以上，已針對可應用本揭示技術之車輛控制系統之一例進行了說明。本揭示之技術可應用於以上說明之構成中之攝像部12031等。具體而言，可應用上述固體攝像裝置1作為攝像部12031。藉由將本揭示之技術應用於攝像部12031，而可產生低雜訊之圖像。又，可使用所得之圖像，減輕駕駛者之疲勞，或提高駕駛者或車輛之安全度。
又，本技術未限定於向偵測可見光之入射光量之分佈且作為圖像拍攝之固體攝像裝置之應用，可應用於將紅外線或X射線、或粒子等之入射量之分佈作為圖像拍攝之固體攝像裝置、或廣義而言偵測壓力或靜電電容等其他物理量之分佈並作為圖像拍攝之指紋檢測感測器等之固體攝像裝置(物理量分佈偵測裝置)全體。
本技術之實施形態並非限定於上述實施形態，可於不脫離本技術之主旨之範圍內進行各種變更。
上述實施形態中，針對積層3片基板(半導體基板)之構成進行了說明，但積層之基板之片數不限於3片，亦可為4片以上。例如，可於第4片基板形成記憶體部(DRAM)，增加固體攝像裝置1可記憶之訊框數。
例如，可採用組合上述複數個實施形態之全部或一部分之形態。
再者，本說明書所記載之效果僅為例示而非限定性者，亦可具有本說明書所記載者以外之效果。
另，本技術亦可採取如下構成。 (1) 一種固體攝像裝置， 其積層有至少3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區；且 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器； 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且 該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。 (2) 如上述(1)之固體攝像裝置，其中 上述浮動擴散區及上述傳輸電晶體之閘極電極係於俯視時配置於上述像素及上述光電轉換部之中心。 (3) 如上述(1)或(2)之固體攝像裝置，其中 上述傳輸電晶體之閘極電極係包圍上述浮動擴散區之全周之環狀閘極電極。 (4) 如上述(1)至(3)中任一項之固體攝像裝置，其中 上述像素區塊於上述第2基板且於每一上述像素進而具備重設電晶體、放大電晶體及選擇電晶體。 (5) 如上述(1)至(3)中任一項之固體攝像裝置，其中 上述像素區塊於上述第2基板，進而具備各1個之重設電晶體及放大電晶體， 上述複數個像素共用上述重設電晶體及放大電晶體。 (6) 如上述(1)至(3)中任一項之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一個之配線係連接至1條共通配線， 上述共通配線不經由主動元件地連接於上述第2基板所具備之上述比較器。 (7) 如上述(5)或(6)之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一者之配線係於每一上述浮動擴散區連接至上述第2基板，且於上述第2基板內連接至1條共通配線。 (8) 如上述(5)或(6)之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一者之配線係於上述第1基板內連接至1條共通配線， 上述1條共通配線連接至上述第2基板。 (9) 如上述(1)至(8)中任一項之固體攝像裝置，其中 上述編碼產生電路係如下中之任一者：由所有上述像素區塊共用； 以1個或複數個上述像素區塊單位配置；或 以1列以上之列或1行以上之行之上述像素區塊單位配置。 (10) 如上述(1)至(9)中任一項之固體攝像裝置，其中 上述第1至第3基板各者之上述像素區塊之外形為矩形， 上述第2或第3基板之至少一者之上述像素區塊之外形之縱橫比，與上述第1基板之上述像素區塊之外形之縱橫比不同。 (11) 如上述(1)至(10)中任一項之固體攝像裝置，其中 於上述第1基板與上述第2基板間，進而具備遮光膜。 (12) 如上述(1)至(11)中任一項之固體攝像裝置，其中 於將配置於上述第1基板之電路及配置於上述第2基板之電路連接之連接部之周圍，進而具備氣隙。 (13) 如上述(1)至(12)中任一項之固體攝像裝置，其中 上述浮動擴散區於形成有上述浮動擴散區之半導體基板內，除向光電轉換區域延伸之一部分N型半導體區域以外，由P型半導體區域包圍。 (14) 如上述(1)至(12)中任一項之固體攝像裝置，其中 上述浮動擴散區於形成有上述浮動擴散區之半導體基板內，全域由較配置於光電轉換區域之像素周邊部分之P型半導體區域更低濃度之P型半導體區域包圍。 (15) 如上述(1)至(14)中任一項之固體攝像裝置，其中 上述第1基板於每一上述像素進而具備重設電晶體、放大電晶體及選擇電晶體。 (16) 如上述(1)至(15)中任一項之固體攝像裝置，其中 上述第1基板進而具備由上述像素區塊所具備之複數個像素共用之重設電晶體及放大電晶體。 (17) 如上述(1)至(16)中任一項之固體攝像裝置，其中 上述第1基板於每一上述像素進而具備重設電晶體及放大電晶體， 上述第2基板於每一上述像素進而具備選擇電晶體。 (18) 一種固體攝像裝置之驅動方法，該固體攝像裝置： 積層有至少3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區； 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器， 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列；該固體攝像裝置之、 上述第1基板之各像素將對應於上述浮動擴散區之電壓之信號輸出至上述比較器， 上述第2基板之上述比較器將上述信號與上述參照信號進行比較， 上述第3基板之上述記憶部依照基於上述比較器之比較結果之上述時序，記憶自上述編碼產生電路供給之上述編碼。 (19) 一種電子機器，其具備固體攝像裝置，該固體攝像裝置： 積層有至少3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區； 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器， 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且 該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。
1:固體攝像裝置 11A:第1基板 11B:第2基板 11C:第3基板 12:微透鏡 21:像素區塊 22:垂直掃描電路 23:共通配線 31:ADC類比區塊 32:斜坡信號產生電路 40:共通配線 41:比較器 42:電容器 43:開關 51:ADC數位記憶體區塊 52:格雷編碼產生電路 53:水平掃描電路 54:感測放大器部 55:ALU 56:輸入輸出電路 61:脈衝產生電路 62:記憶體部 81:字元線 82:位元線 91:匯流排線 92、93:開關 111:半導體基板 112、113:絕緣膜 114:彩色濾光片 121:DTI 123:N型半導體區域 124:P型半導體區域 125A:N型半導體區域 126、129:導電性連接部 127:遮光膜 128:氣隙 130:控制信號線 132、133:絕緣膜 134:貫通電極 135:導電性連接部 141:半導體基板 200:攝像裝置 201:光學部 202:固體攝像裝置 203:DSP電路 204:訊框記憶體 205:顯示部 206:記錄部 207:操作部 208:電源部 209:匯流排線 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:本體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:統合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音響 12062:顯示部 12063:儀錶板 12100:車輛 12101～12105:攝像部 12111～12114:攝像範圍 FD:浮動擴散區 MA:放大電晶體 ML:負載電晶體 MR:重設電晶體 MS:選擇電晶體 MT:傳輸電晶體 MT_G:閘極電極 MT1～MT4:傳輸電晶體 PD:光電二極體 PD1～PD4:光電二極體 PX:像素 PX1～PX4:像素 TR:MOS電晶體 VDD:電源電壓 VRAMP:斜坡信號
Figure 02_image001
R:重設控制信號
Figure 02_image001
T1～
Figure 02_image001
T4:傳輸信號
圖1係表示應用本技術之固體攝像裝置之概略構成之剖面圖。 圖2係表示圖1之固體攝像裝置之第1實施形態之電路構成之圖。 圖3係表示圖1之固體攝像裝置之第2實施形態之電路構成之圖。 圖4係表示圖1之固體攝像裝置之第3實施形態之電路構成之圖。 圖5係表示圖1之固體攝像裝置之第4實施形態之電路構成之圖。 圖6係表示第4實施形態之第1變化例之電路構成之圖。 圖7係表示第4實施形態之第2變化例之電路構成之圖。 圖8係表示第4實施形態之第3變化例之電路構成之圖。 圖9係表示第4實施形態之第4變化例之電路構成之圖。 圖10係表示圖1之固體攝像裝置之第5實施形態之電路構成之圖。 圖11係表示第3基板之第1構成例之圖。 圖12係表示第3基板之第2構成例之圖。 圖13係表示第3基板之第3構成例之圖。 圖14係表示像素陣列之剖面構造例之圖。 圖15係表示像素陣列之平面構造例之圖。 圖16係表示像素陣列之其他剖面構造例之圖。 圖17A、B係表示像素陣列之其他平面構造例之圖。 圖18係表示3層之各區塊之第1位置關係例之圖。 圖19係表示3層之各區塊之第2位置關係例之圖。 圖20係表示3層之各區塊之第3位置關係例之圖。 圖21A-D係表示格雷編碼產生電路之配置例之圖。 圖22係表示作為應用本技術之電子機器之攝像裝置之構成例之方塊圖。 圖23係說明影像感測器之使用例之圖。 圖24係表示車輛控制系統之概略構成之一例之方塊圖。 圖25係表示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
11A:第1基板
11B:第2基板
11C:第3基板
21:像素區塊
22:垂直掃描電路
31:ADC類比區塊
32:斜坡信號產生電路
41:比較器
42:電容器
43:開關
51:ADC數位記憶體區塊
52:格雷編碼產生電路
53:水平掃描電路
54:感測放大器部
55:ALU
56:輸入輸出電路
61:脈衝產生電路
62:記憶體部
FD:浮動擴散區
MA:放大電晶體
ML:負載電晶體
MR:重設電晶體
MT1~MT4:傳輸電晶體
PD1~PD4:光電二極體
PX1~PX4:像素
TR:MOS電晶體
VDD:電源電壓
VRAMP:斜坡信號
Figure 108128413-A0304-11-0002-26
R:重設控制信號
Figure 108128413-A0304-11-0002-27
T1~
Figure 108128413-A0304-11-0002-28
T4:傳輸信號

Claims (19)

  1. 一種固體攝像裝置， 其積層有至少3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區； 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器， 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且 該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。
  2. 如請求項1之固體攝像裝置，其中 上述浮動擴散區及上述傳輸電晶體之閘極電極於俯視時配置於上述像素及上述光電轉換部之中心。
  3. 如請求項1之固體攝像裝置，其中 上述傳輸電晶體之閘極電極係包圍上述浮動擴散區之全周之環狀閘極電極。
  4. 如請求項1之固體攝像裝置，其中 上述像素區塊於上述第2基板且於每一上述像素進而具備重設電晶體、放大電晶體及選擇電晶體。
  5. 如請求項1之固體攝像裝置，其中 上述像素區塊於上述第2基板進而具備各1個之重設電晶體及放大電晶體， 上述複數個像素共用上述重設電晶體及放大電晶體。
  6. 如請求項1之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一者之配線係連接至1條共通配線， 上述共通配線不經由主動元件地連接於上述第2基板所具備之上述比較器。
  7. 如請求項5之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一者之配線係於每一上述浮動擴散區連接至上述第2基板，且於上述第2基板內連接至1條共通配線。
  8. 如請求項5之固體攝像裝置，其中 上述像素區塊之連接於複數個上述浮動擴散區之每一者之配線係於上述第1基板內連接至1條共通配線， 上述1條共通配線連接至上述第2基板。
  9. 如請求項1之固體攝像裝置，其中 上述編碼產生電路係如下之任一者：由所有上述像素區塊共用； 以1個或複數個上述像素區塊單位配置；或 以1列以上之列或1行以上之行之上述像素區塊單位配置。
  10. 如請求項1之固體攝像裝置，其中 上述第1至第3基板各者之上述像素區塊之外形為矩形， 上述第2或第3基板之至少一者之上述像素區塊之外形之縱橫比，與上述第1基板之上述像素區塊之外形之縱橫比不同。
  11. 如請求項1之固體攝像裝置，其中 於上述第1基板與上述第2基板間，進而具備遮光膜。
  12. 如請求項1之固體攝像裝置，其中 於將配置於上述第1基板之電路及配置於上述第2基板之電路連接之連接部之周圍，進而具備氣隙。
  13. 如請求項1之固體攝像裝置，其中 上述浮動擴散區於形成有上述浮動擴散區之半導體基板內，除向光電轉換區域延伸之一部分N型半導體區域以外，由P型半導體區域包圍。
  14. 如請求項1之固體攝像裝置，其中 上述浮動擴散區於形成有上述浮動擴散區之半導體基板內，全域由較配置於光電轉換區域之像素周邊部分之P型半導體區域更低濃度之P型半導體區域包圍。
  15. 如請求項1之固體攝像裝置，其中 上述第1基板於每一上述像素進而具備重設電晶體、放大電晶體及選擇電晶體。
  16. 如請求項1之固體攝像裝置，其中 上述第1基板進而具備由上述像素區塊所具備之複數個像素共用之重設電晶體及放大電晶體。
  17. 如請求項1之固體攝像裝置，其中 上述第1基板於每一上述像素進而具備重設電晶體及放大電晶體， 上述第2基板於每一上述像素進而具備選擇電晶體。
  18. 一種固體攝像裝置之驅動方法，該固體攝像裝置： 積層有至少3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區； 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器， 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列；該固體攝像裝置之、 上述第1基板之各像素將對應於上述浮動擴散區之電壓之信號輸出至上述比較器， 上述第2基板之上述比較器將上述信號與上述參照信號進行比較， 上述第3基板之上述記憶部依照基於上述比較器之比較結果之上述時序，記憶自上述編碼產生電路供給之上述編碼。
  19. 一種電子機器，其具備固體攝像裝置，該固體攝像裝置： 至少積層有3片基板， 於包含複數個像素之像素區塊單位中， 第1基板於每一上述像素具備產生對應於入射光之電荷的光電轉換部、傳輸電晶體、及浮動擴散區； 第2基板具備1個將對應於上述浮動擴散區之電壓之信號與參照信號進行比較的比較器， 上述複數個像素共用上述比較器， 第3基板具備：編碼產生電路，其產生計數器之編碼；記憶部，其記憶上述編碼；及時序控制電路，其控制使上述編碼記憶至上述記憶部之時序；且 該固體攝像裝置具備排列有複數個上述像素區塊之像素陣列。
TW108128413A 2018-08-31 2019-08-08 固態攝像裝置及電子機器 TWI837162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-163988 2018-08-31
JP2018163988A JP2021184510A (ja) 2018-08-31 2018-08-31 固体撮像装置およびその駆動方法、並びに電子機器

Publications (2)

Publication Number Publication Date
TW202015395A true TW202015395A (zh) 2020-04-16
TWI837162B TWI837162B (zh) 2024-04-01

Family

ID=69644303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128413A TWI837162B (zh) 2018-08-31 2019-08-08 固態攝像裝置及電子機器

Country Status (4)

Country Link
US (1) US11336860B2 (zh)
JP (1) JP2021184510A (zh)
TW (1) TWI837162B (zh)
WO (1) WO2020045122A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7419013B2 (ja) * 2019-10-11 2024-01-22 キヤノン株式会社 光電変換装置及び撮像システム
JPWO2021193121A1 (zh) * 2020-03-26 2021-09-30
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
CN117337579A (zh) * 2021-05-25 2024-01-02 索尼半导体解决方案公司 成像装置和电子设备
EP4351128A1 (en) * 2021-05-25 2024-04-10 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
US20230092325A1 (en) * 2021-09-23 2023-03-23 Meta Platforms Technologies, Llc Digital pixel sensor
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2024101204A1 (ja) * 2022-11-10 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び積層基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9728575B1 (en) * 2016-02-08 2017-08-08 Semiconductor Components Industries, Llc Pixel and circuit design for image sensors with hole-based photodiodes
US10720465B2 (en) 2016-03-31 2020-07-21 Nikon Corporation Image sensor and image capture device
EP3503535B1 (en) 2016-08-22 2022-02-23 Sony Semiconductor Solutions Corporation Comparator, ad converter, solid state imaging device, electronic apparatus, and comparator control method
US10201139B2 (en) 2017-07-06 2019-02-12 Monsanto Technology Llc Soybean variety 01068144
KR102524415B1 (ko) * 2018-03-21 2023-04-24 에스케이하이닉스 주식회사 Pd 바이어스 패턴들을 갖는 이미지 센서

Also Published As

Publication number Publication date
US11336860B2 (en) 2022-05-17
TWI837162B (zh) 2024-04-01
WO2020045122A1 (ja) 2020-03-05
US20210314516A1 (en) 2021-10-07
JP2021184510A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US20210313362A1 (en) Solid-state imaging device and electronic apparatus
TWI837162B (zh) 固態攝像裝置及電子機器
WO2019093150A1 (ja) 撮像素子、電子機器
US20230238404A1 (en) Solid-state imaging device and electronic apparatus
TW202101750A (zh) 固態成像裝置及成像系統
US20220159208A1 (en) Imaging device and electronic apparatus
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2020045142A1 (ja) 撮像装置および電子機器
US11997400B2 (en) Imaging element and electronic apparatus
WO2019078291A1 (ja) 撮像装置
WO2021095285A1 (en) Imaging device
WO2023032416A1 (ja) 撮像装置
WO2023132151A1 (ja) 撮像素子および電子機器
US12003878B2 (en) Imaging device
WO2023079840A1 (ja) 撮像装置および電子機器
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2023210324A1 (ja) 固体撮像装置および電子機器
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
WO2023053531A1 (ja) 固体撮像装置および電子機器
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2022201898A1 (ja) 撮像素子および撮像装置
JP2022142865A (ja) 固体撮像装置および電子機器