JP2022142865A - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
JP2022142865A
JP2022142865A JP2021043102A JP2021043102A JP2022142865A JP 2022142865 A JP2022142865 A JP 2022142865A JP 2021043102 A JP2021043102 A JP 2021043102A JP 2021043102 A JP2021043102 A JP 2021043102A JP 2022142865 A JP2022142865 A JP 2022142865A
Authority
JP
Japan
Prior art keywords
substrate
imaging device
solid
semiconductor substrate
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021043102A
Other languages
English (en)
Inventor
祐輔 高塚
Yusuke Takatsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021043102A priority Critical patent/JP2022142865A/ja
Priority to PCT/JP2022/003769 priority patent/WO2022196141A1/ja
Priority to US18/549,906 priority patent/US20240170518A1/en
Publication of JP2022142865A publication Critical patent/JP2022142865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画質の劣化を抑制しつつ、高感度な画素を有する固体撮像装置および電子機器を提供する。【解決手段】本開示の一側面の固体撮像装置は、第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、第１半導体基板の第１面に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、第１面側において第１基板に貼合され、複数の画素から出力された電荷に基づく画素信号を出力する読出し回路を備える第２基板、を備える。【選択図】図７

Description

本開示は、固体撮像装置および電子機器に関する。
固体撮像装置としてＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ、ＣＣＤ（Charge Coupled Device）は、光電変換を行う光検出素子に単結晶シリコンで構成される。シリコンは、近赤外線の波長に対する感度を有しているものの、高感度を得るためにはシリコン層の膜厚を厚くする必要があった。しかしながら、シリコン層の厚みを厚くすることは、隣接画素間での混色が増加し、画質を劣化させる原因となる。
特開２０１８－８８５３２号公報 特開２０２０－８８３８０号公報 特開２０２０－４７７３４号公報 特開２０２０－８０３４２号公報
画質の劣化を抑制しつつ、高感度な画素を有する固体撮像装置および電子機器を提供する。
本開示の一側面の固体撮像装置は、第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、第１半導体基板の第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、第１面側において第１基板に貼合され、複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える。
第１半導体基板の第２面側に設けられ該第１半導体基板とは異なる材料からなる第２凹凸構造をさらに備える。
画素は、光電変換素子と、光電変換素子と電気的に接続された転送トランジスタと、転送トランジスタを介して光電変換素子から出力された電荷を一時的に保持するフローティングディフュージョンとを備え、画素トランジスタは、フローティングディフュージョンに保持された電荷に応じた電圧信号を画素信号として生成する増幅トランジスタと、増幅トランジスタからの画素信号の出力タイミングを制御する選択トランジスタとを備える。
第１半導体基板において隣接する画素間に設けられた素子分離構造をさらに備える。
光の入射方向から見た平面視において、転送トランジスタは、複数の画素のそれぞれにおいてほぼ同じ位置に配置されている。
転送トランジスタは、第１半導体基板内に埋め込まれた埋込みゲート電極を有する。
埋込みゲート電極の側面の一部に設けられた第１絶縁膜は、該ゲート電極の側面の他の部分に設けられた第２絶縁膜よりも膜厚において薄い。
画素トランジスタの少なくとも一部は、素子分離構造の下方に設けられている。
光の入射方向から見た平面視において、画素トランジスタの少なくとも一部は、素子分離構造に重複している。
光の入射方向から見た平面視において、第２基板の第１配線層は、第１方向に延伸し、該第１方向に直交する第２方向に配列された複数の第１配線を含む。
第１面に対する垂直断面において、第１または第２凹凸構造は、略三角形、略台形または略長方形の形状を有する。
第１または第２凹凸構造は、略四角錘、略円錐台、略角錐台、略円柱または略角柱の形状を有する。
光の入射方向から見た平面視において、複数の第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向にマトリクス状に配列されている。
光の入射方向から見た平面視において、複数の第１または第２凹凸構造は、第１方向に延伸し、該第１方向に直交する第２方向に配列され、ストライプ状に構成されている。
光の入射方向から見た平面視において、第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向に延伸する十字形を有する。
第１凹凸構造と第２基板との間に設けられた反射部材をさらに備える。
第１基板と第２基板との間に設けられた電極プラグをさらに備えている。
第１基板と第２基板との貼合によって、第１基板の配線と第２基板の配線とが接合されている。
第２基板に貼合され、画素信号を処理するロジック回路を有する第３基板をさらに備えている。
本開示の一側面の電子機器は、第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、第１半導体基板の第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、第１面側において第１基板に貼合され、複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える固体撮像装置を有する。
第１実施形態による撮像装置の構成例を示す概略図。 画素および読出し回路の一例を示す回路図。 画素および読出し回路の一例を示す回路図。 画素および読出し回路の一例を示す回路図。 画素および読出し回路の一例を示す回路図。 複数の読出し回路と、複数の垂直信号線との接続態様の一例を示す図。 撮像装置の垂直方向の断面構成の一例を示す図。 第１凹凸構造および転送トランジスタの平面レイアウトの一例を示す平面図。 第２凹凸構造の平面レイアウトの一例を示す平面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第１実施形態による撮像装置の製造方法の一例を示す断面図。 第２実施形態による撮像装置の構成例を示す断面図。 第２実施形態による撮像装置の構成例を示す平面図。 第２実施形態による撮像装置の構成例を示す平面図。 第３実施形態による撮像装置の構成例を示す断面図。 第４実施形態による撮像装置の構成例を示す断面図。 変形例１による第１凹凸構造および転送トランジスタの平面レイアウトの一例を示す平面図。 変形例１による第１凹凸構造および転送トランジスタの平面レイアウトの一例を示す平面図。 変形例２による第１および第２凹凸構造、転送トランジスタおよび読出し回路の配置を示す平面図。 変形例２による第１および第２凹凸構造、転送トランジスタおよび読出し回路の配置を示す平面図。 変形例３による第２基板の配線層の構成例を示す平面図。 変形例３による第２基板の配線層の構成例を示す平面図。 第５実施形態による撮像装置の構成例を示す断面図。 第６実施形態による撮像装置の構成例を示す断面図。 第７実施形態による撮像装置の構成例を示す断面図。 第８実施形態による撮像装置の構成例を示す断面図。 第９実施形態による撮像装置の構成例を示す断面図。 第１面側の第１凹凸構造の構成例を示す平面図。 第１面側の第１凹凸構造の構成例を示す平面図。 第１面側の第１凹凸構造の構成例を示す平面図。 第１面側の第１凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第２面Ｆ２側の第２凹凸構造の構成例を示す平面図。 第１または第２凹凸構造の構成例を示す平面図。 第１または第２凹凸構造の構成例を示す平面図。 第１または第２凹凸構造の構成例を示す平面図。 第１または第２凹凸構造の構成例を示す平面図。 第１または第２凹凸構造の構成例を示す平面図。 第１０実施形態による撮像装置の構成例を示す断面図。 反射部材の構成例を示す平面図。 反射部材の構成例を示す平面図。 反射部材の構成例を示す平面図。 反射部材の構成例を示す平面図。 第１１実施形態による撮像装置の構成例を示す断面図。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。 撮像部の設置位置の例を示す図。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による撮像装置１の構成例を示す概略図である。撮像装置１は、第１基板１０と、第２基板２０と、第３基板３０とを備えている。撮像装置１は、第１～第３基板１０、２０、３０を貼り合わせて構成された３次元構造となっている。第１基板１０、第２基板２０および第３基板３０は、この順に積層されている。
第１基板１０は、半導体基板１１に、光電変換を行う複数の画素１２を有している。半導体基板１１は、例えば、シリコン基板である。複数の画素１２は、第１基板１０における画素領域１３内に行列状に設けられている。第２基板２０は、半導体基板２１に、画素１２から出力された電荷に基づく画素信号を出力する読出し回路２２を、４つの画素１２ごとに１つずつ有している。半導体基板２１は、例えば、シリコン基板である。第２基板２０は、行方向に延在する複数の画素駆動線２３と、列方向に延在する複数の垂直信号線２４とを有している。第３基板３０は、半導体基板３１に、画素信号を処理するロジック回路３２を有している。半導体基板３１は、例えば、シリコン基板である。ロジック回路３２は、例えば、垂直駆動回路３３、カラム信号処理回路３４、水平駆動回路３５およびシステム制御回路３６を有している。ロジック回路３２（具体的には水平駆動回路３５）は、画素１２ごとの出力電圧Ｖｏｕｔを外部に出力する。ロジック回路３２では、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、ＣｏＳｉ２やＮｉＳｉなどのシリサイドからなる低抵抗領域が形成されていてもよい。
垂直駆動回路３３は、例えば、複数の画素１２を行単位で順に選択する。カラム信号処理回路３４は、例えば、垂直駆動回路３３によって選択された行の各画素１２から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路３４は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各画素１２の受光量に応じた画素データを保持する。水平駆動回路３５は、例えば、カラム信号処理回路３４に保持されている画素データを順次、外部に出力する。システム制御回路３６は、例えば、ロジック回路３２内の各ブロック（垂直駆動回路３３、カラム信号処理回路３４および水平駆動回路３５）の駆動を制御する。
図２は、画素１２および読出し回路２２の一例を示す回路図である。以下では、図２に示したように、４つの画素１２が１つの読出し回路２２を共有している場合について説明する。ここで、「共有」とは、４つの画素１２の出力が共通の読出し回路２２に入力されることを指している。
各画素１２は、互いに共通の構成要素を有している。図２には、各画素１２の構成要素を互いに区別するために、各画素１２の構成要素の符号の末尾に識別番号（１，２，３，４）が付与されている。以下では、各画素１２の構成要素を互いに区別する必要のある場合には、各画素１２の構成要素の符号の末尾に識別番号を付与するが、各画素１２の構成要素を互いに区別する必要のない場合には、各画素１２の構成要素の符号の末尾の識別番号を省略する。
各画素１２は、例えば、フォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲを介してフォトダイオードＰＤから出力された電荷を一時的に保持するフローティングディフュージョンＦＤとを有している。フォトダイオードＰＤは、本開示の「光電変換素子」の一具体例に相当する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤのカソードが転送トランジスタＴＲのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンド）に電気的に接続されている。転送トランジスタＴＲのドレインがフローティングディフュージョンＦＤに電気的に接続され、転送トランジスタＴＲのゲートは画素駆動線２３に電気的に接続されている。転送トランジスタＴＲは、例えば、ＣＭＯＳトランジスタである。
１つの読出し回路２２を共有する各画素１２のフローティングディフュージョンＦＤは、互いに電気的に接続されるとともに、共通の読出し回路２２の入力端に電気的に接続されている。読出し回路２２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。なお、選択トランジスタＳＥＬは、必要に応じて省略してもよい。リセットトランジスタＲＳＴのソース（読出し回路２２の入力端）がフローティングディフュージョンＦＤに電気的に接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに電気的に接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線２３（図１参照）に電気的に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。選択トランジスタＳＥＬのソース（読出し回路２２の出力端）が垂直信号線２４に電気的に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線２３（図１参照）に電気的に接続されている。
転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読出し回路２２からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷量に応じた電圧信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷量に応じた電圧の画素信号を出力する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線２４を介してカラム信号処理回路３４に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、ＣＭＯＳトランジスタである。
なお、図３に示したように、選択トランジスタＳＥＬが、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。また、図４、図５に示したように、ＦＤ転送トランジスタＦＤＧが、リセットトランジスタＲＳＴのソースと増幅トランジスタＡＭＰのゲートとの間に設けられていてもよい。
ＦＤ転送トランジスタＦＤＧは、変換効率を切り替える際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、フローティングディフュージョンＦＤの容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際のＦＤ電圧Ｖが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが小さいと、フローティングディフュージョンＦＤで、フォトダイオードＰＤの電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、ＦＤ転送トランジスタＦＤＧをオンにしたときには、ＦＤ転送トランジスタＦＤＧ分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、ＦＤ転送トランジスタＦＤＧをオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、ＦＤ転送トランジスタＦＤＧをオン／オフに切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。
図６は、複数の読出し回路２２と、複数の垂直信号線２４との接続態様の一例を示す図である。複数の読出し回路２２が、垂直信号線２４の延在方向（例えば列方向）に並んで配置されている場合、複数の垂直信号線２４は、読出し回路２２ごとに１つずつ割り当てられていてもよい。例えば、図６に示したように、４つの読出し回路２２が、垂直信号線２４の延在方向（例えば列方向）に並んで配置されている場合、４つの垂直信号線２４が、読出し回路２２ごとに１つずつ割り当てられていてもよい。
図７は、撮像装置１の垂直方向の断面構成の一例を示す図である。図７には、撮像装置１において、画素１２と対向する箇所の断面構成が例示されている。撮像装置１は、第１基板１０、第２基板２０および第３基板３０をこの順に積層して構成されている。なお、図７では、第１および第２基板１０、２０は、第１面Ｆ１および第３面Ｆ３（表面）側を－Ｚ方向（下方）に向けて配置されている。一方、第３基板３０は、第５面Ｆ５（表面）側を＋Ｚ方向（上方）に向けて配置されている。従って、第１および第２基板１０、２０と第３基板３０とで、上下の説明が逆となる場合がある。
第１基板１０は、第１半導体基板としての半導体基板１１を備えている。半導体基板１１には、例えば、ｐ型シリコン基板が用いられ、あるいは、ｐ型ウェルが設けられている。半導体基板１１の第２面Ｆ２には、カラーフィルタ４０および受光レンズ５０が設けられている。半導体基板１１の第２面（裏面）Ｆ２は、光を入射する光入射面である。カラーフィルタ４０および受光レンズ５０は、それぞれ、例えば、画素１２ごとに１つずつ設けられている。このように、撮像装置１は、裏面照射型ＣＩＳとなっている。
一方、半導体基板１１の第１面（表面）Ｆ１上には、絶縁層４６が設けられている。絶縁層４６は、半導体基板１１と半導体基板２１との間に設けられている。絶縁層４６には、例えば、シリコン酸化膜等の絶縁材料が用いられる。
半導体基板１１内には、画素１２ごとに、ｎ型のＰＤ（Photo Diode）４１が設けられている。ＰＤ４１は、ｎ型半導体領域で構成されている。さらに、半導体基板１１の第１面Ｆ１側には、フローティングディフュージョンＦＤが設けられている。フローティングディフュージョンＦＤは、例えば、ｎ型半導体領域で構成されている。また、半導体基板１１の第１面Ｆ１側には、転送トランジスタＴＲが設けられている。転送トランジスタＴＲは、ＰＤ４１およびフローティングディフュージョンＦＤの近傍に配置され、ＰＤ４１に蓄積された電荷をフローティングディフュージョンＦＤへ転送する。
第１基板１０は、フォトダイオードＰＤ、転送トランジスタＴＲおよびフローティングディフュージョンＦＤを画素１２ごとに有している。第１基板１０は、第２面（光入射面）Ｆ２とは反対の第１面Ｆ１側に、転送トランジスタＴＲおよびフローティングディフュージョンＦＤを有する。第１基板１０は、互いに隣接する画素１２同士を電気的に分離する素子分離部４３を有している。素子分離部４３は、互いに隣接する２つの画素１２の間に設けられている。素子分離部４３は、半導体基板１１の第１面Ｆ１または第２面Ｆ２に対して垂直方向（光の入射方向：Ｚ方向）に延在している。素子分離部４３は、例えば、半導体基板１１の第２面Ｆ２から所定の深さまで形成されたＤＴＩ（Deep Trench Isolation）である。ただし、素子分離部４３は、半導体基板１１の第２面Ｆ２から第１面Ｆ１まで半導体基板１１を貫通していてもよい。素子分離部４３には、例えば、シリコン酸化膜等の絶縁材料が用いられる。
図示しないが、第１基板１０は、例えば、素子分離部４３の側面に設けられたｐ型ピニング層、および、半導体基板１１の第２面Ｆ２に接する負の固定電荷膜を有してもよい。固定電荷膜は、半導体基板１１の受光面側の界面準位に起因する暗電流の発生を抑制するため、負に帯電している。
第２基板２０は、半導体基板２１を備えている。半導体基板２１には、例えば、ｐ型シリコン基板が用いられ、あるいは、ｐ型ウェルが設けられている。半導体基板２１の第４面（裏面）Ｆ４は、第１基板１０の第１面（表面）Ｆ１側の絶縁層４６と貼合している。即ち、第２基板２０は、第１基板１０に対して、フェイストゥーバックで貼り合わされている。
一方、半導体基板２１の第３面（表面）Ｆ３側には、層間絶縁膜５１および配線層５５が設けられている。層間絶縁膜５１および配線層５５は、半導体基板２１と半導体基板３１との間において積層されており、多層配線層として構成されている。層間絶縁膜５１には、例えば、シリコン酸化膜等の絶縁材料が用いられる。配線層５５には、例えば、銅等の低抵抗金属材料が用いられる。
第２基板２０は、例えば、４つの画素１２ごとに、１つの読出し回路２２を有している。第２基板２０は、半導体基板２１の第３面Ｆ３上に読出し回路２２を有する。読出し回路２２は、例えば、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等を含む。これにより、読出し回路２２は、複数の画素１２から出力された電荷に基づく画素信号を第３基板３０のロジック回路３２へ出力することができる。
第１基板１０と第２基板２０との間には、電極プラグ５４が設けられている。電極プラグ５４は、例えば、第２基板２０の配線層５５の一部と第１基板１０のフローティングディフュージョンＦＤとの間、あるいは、第２基板２０の配線層５５の一部と第１基板１０の転送トランジスタＴＲのゲート電極ＴＧとの間に接続されている。電極プラグ５４は、層間絶縁膜５１および絶縁層４６をＺ方向に貫通して第１基板１０と第２基板２０との間を電気的に接続することができる。
第２基板２０の層間絶縁膜５１内には、電極プラグ５６が設けられている。電極プラグ５６は、層間絶縁膜５１内をＺ方向に延伸しており、例えば、読出し回路２２を構成する増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等のゲート、ソースまたはドレインと配線層５５のいずれかとの間を接続する。電極プラグ５４、５６には、例えば、銅、タングステン等の低抵抗金属材料が用いられる。
配線層５５は、例えば、複数の画素駆動線および複数の垂直信号線を含む。従って、転送トランジスタＴＲは、配線層５５から電極プラグ５４を介して転送トランジスタＴＲのゲート電極ＴＧに接続される。
また、読出し回路２２が４つの画素１２ごとに１つずつ設けられている場合、配線層５５は、４つのフローティングディフュージョンＦＤと１つの増幅トランジスタＡＭＰとの間を接続する配線を含む。
複数のパッド電極５８が配線層５５の一部として第３基板３０側に設けられており、第２基板２０の層間絶縁膜５１から露出している。各パッド電極５８には、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの低抵抗金属材料が用いられる。各パッド電極５８は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。
第３基板３０は、半導体基板３１を備えている。半導体基板３１には、例えば、ｐ型シリコン基板が用いられ、あるいは、ｐ型ウェルが設けられている。半導体基板３１の第５面（表面）Ｆ５は、層間絶縁膜６１および配線層６５が設けられている。層間絶縁膜６１および配線層６５は、半導体基板３１と第２基板２０との間において積層されており、多層配線層として構成されている。層間絶縁膜６１には、例えば、シリコン酸化膜等の絶縁材料が用いられる。配線層６５には、例えば、銅等の低抵抗金属材料が用いられる。
また、第３基板３０の第５面（表面）側の層間絶縁膜６１は、第２基板２０の第３面（表面）Ｆ３側の層間絶縁膜５１と貼合している。即ち、第３基板３０は、第２基板２０に対して、フェイストゥーフェイスで貼り合わされている。
第３基板３０は、半導体基板３１の第５面Ｆ５上に設けられたロジック回路３２を有する。複数のパッド電極６８が配線層６５の一部として第２基板２０側に設けられており、第３基板の層間絶縁膜６１から露出している。各パッド電極６８には、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）などの低抵抗金属材料が用いられる。各パッド電極６８は、第２基板２０と第３基板３０との電気的な接続と、第２基板２０と第３基板３０との貼り合わせに用いられる。第２基板２０および第３基板３０は、パッド電極５８とパッド電極６８との接合によって、互いに電気的に接続されている。パッド電極６８は、他の配線層６５を介してロジック回路３２に電気的に接続されている。従って、読出し回路２２は、電極プラグ５４、配線層５５、パッド電極５８、６８、配線層６５を介して、ロジック回路３２のいずれかに電気的に接続されている。例えば、転送トランジスタＴＲ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴの各ゲート電極は、電極プラグ５４、配線層５５、パッド電極５８、６８、配線層６５を介して、ロジック回路３２のいずれかに電気的に接続されている。
ここで、第１基板１０の半導体基板１１の第１表面Ｆ１には、第１凹凸構造１０１がＰＤ４１に向かってＺ方向に突出するように設けられている。第１凹凸構造１０１は、半導体基板１１とは異なる材料からなる。例えば、半導体基板１１にシリコン単結晶が用いられている場合、第１凹凸構造１０１には、シリコン酸化膜等の半導体基板１１よりも屈折率の低い材料が望まれる。これにより、第２面Ｆ２から画素１２へ入射した光が半導体基板１１と第１凹凸構造１０１との間の界面において回折または反射しやすくなる。
また、半導体基板１１の第２表面Ｆ２には、第２凹凸構造１０２がＰＤ４１に向かって－Ｚ方向に突出するように設けられている。第２凹凸構造１０２も、半導体基板１１とは異なる材料からなる。例えば、半導体基板１１にシリコン単結晶が用いられている場合、第２凹凸構造１０２には、シリコン酸化膜等の半導体基板１１よりも屈折率の低い材料が望まれる。これにより、第２面Ｆ２から画素１２へ光が入射しやすく、かつ、半導体基板１１と第２凹凸構造１０２との間の界面において回折または反射しやすくなる。
このように、半導体基板１１と第１凹凸構造１０１との間の界面および半導体基板１１の第２凹凸構造１０２との間の界面において、光を回折または反射し合うことによって、ＰＤ４１における光電変換効率が向上する。また、半導体基板１１と第１凹凸構造１０１との間の界面において、より多くの光を回折または反射するほど、第２および第３基板２０、３０へ進入する光が少なくなる。これにより、第２基板２０の読出し回路２２における暗電流およびノイズを抑制し、あるいは、第３基板３０のロジック回路３２における誤動作の抑制につながる。
図８は、第１凹凸構造１０１および転送トランジスタＴＲの平面レイアウトの一例を示す平面図である。図８は、光の入射方向（Ｚ方向）から見た平面視における第１凹凸構造１０１および転送トランジスタＴＲの配置を示す。
図８には、４つの画素１２に対応する第１凹凸構造１０１が示されている。１つの画素１２には、複数の第１凹凸構造１０１が配置されており、端部に転送トランジスタＴＲが配置されている。第１凹凸構造１０１は、図７に示すように、第１面Ｆ１に対する垂直断面（Ｚ方向の切断面）において、略台形を有し、図８に示すように、Ｚ方向からの平面視において略四角形を有する。従って、第１凹凸構造１０１は、略四角形の錘台形状に形成されている。第１実施形態では、第１凹凸構造１０１は、Ｘ方向とＸ方向に直交するＹ方向に配列されており、マトリクス状に二次元配置されている。例えば、１つの画素１２内において、第１凹凸構造１０１は、転送トランジスタＴＲ以外の領域に、３行３列に配置されている。第１凹凸構造１０１の配列や個数は、特に限定されず、２行以下または４行以上、２列以下または４列以上に配列されていてもよい。
互いに隣接する画素１２間には、素子分離部４３が格子状に設けられている。素子分離部４３は、隣接する画素１２間を光学的および電気的に分離し、画素１２を区画している。素子分離部４３は、図７に示すように、第２面Ｆ２から形成されたＤＴＩである。
図８に示すように、Ｚ方向から見た平面視において、転送トランジスタＴＲは、画素１２を平行移動させたときにほぼ同じ位置に配置される。即ち、転送トランジスタＴＲは、各画素１２内においてほぼ同じ位置に配置される。これにより、画素１２の光学的な対称性が良好になり、各画素１２における特性や感度のばらつきが抑制され得る。
図９は、第２凹凸構造１０２の平面レイアウトの一例を示す平面図である。図９は、光の入射方向（Ｚ方向）から見た平面視における第２凹凸構造１０２の配置を示す。
図９には、４つの画素１２に対応する第２凹凸構造１０２が示されている。１つの画素１２には、複数の第２凹凸構造１０２が配置されている。第２凹凸構造１０２は、図７に示すように、第２面Ｆ２に対する垂直断面（Ｚ方向の切断面）において、略三角形を有し、図９に示すように、Ｚ方向からの平面視において略四角形を有する。従って、第２凹凸構造１０２は、略四角錘に形成されている。第１実施形態では、第２凹凸構造１０２は、Ｘ方向とＸ方向に直交するＹ方向に配列されており、マトリクス状に二次元配置されている。例えば、１つの画素１２内において、第２凹凸構造１０２は、３行３列に配置されている。第２凹凸構造１０２の配列や個数は、特に限定されず、２行以下または４行以上、２列以下または４列以上に配列されていてもよい。
このような構成により、半導体基板１１と第１凹凸構造１０１との間の界面および半導体基板１１の第２凹凸構造１０２との間の界面において、光を回折または反射し合うことによって、ＰＤ４１における光電変換効率を向上させることができる。本実施形態による撮像装置１は、特に、近赤外光（ＮＩＲ(Near InfraRed)）であっても、第１および第２凹凸構造１０１、１０２によってＰＤ４１の光電変換効率を上昇させることによって、高感度に検出することができる。また、半導体基板１１と第１凹凸構造１０１との間の界面から第２および第３基板２０、３０へ進入する光が少なくなるので、第２基板２０の読出し回路２２における暗電流およびノイズを抑制し、あるいは、第３基板３０のロジック回路３２における誤動作を抑制することができる。
本実施形態によれば、読出し回路２２の画素トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等）は、画素１２を備えた第１基板１０とは別の第２基板２０に設けられている。このように、基板１０、２０を積層構造にすることによって、半導体基板１１の第１面Ｆ１に第１凹凸構造１０１を設けるスペースができる。これにより、第１面Ｆ１において、第１凹凸構造１０１を広いスペースに形成することができる。その結果、光をＰＤ４１へ十分に回折または反射し、ＰＤ４１における光電変換効率を向上させることができ、かつ、第２および第３基板２０、３０へ進入する光を抑制することができる。
また、第１および第２凹凸構造１０１、１０２が各画素１２において略均等に配置されているこれにより、各画素１２における光学的な対称性を向上させることができる。
次に、第１実施形態による撮像装置１の製造方法について説明する。
図１０～図１５は、第１実施形態による撮像装置１の製造方法の一例を示す断面図である。尚、図１０では、第１基板１０を図７に示す第１基板１０とは上下反転して表示している。
まず、第１面Ｆ１と第１面Ｆ１に対して反対側にある第２面Ｆ２とを有する半導体基板１１を準備する。半導体基板１１には、例えば、ｐ型シリコン等の半導体が用いられる。
次に、リソグラフィ技術およびインプラント技術を用いて、半導体基板１１内に、例えば、ｎ型不純物が導入され、ＰＤ４１を半導体基板１１内に形成する。
次に、リソグラフィ技術およびエッチング技術を用いて、第１面Ｆ１の第１凹凸構造１０１の形成領域にトレンチを形成する。次に、ＣＶＤ（Chemical Vapor Deposition）法等を用いてシリコン酸化膜等の絶縁材料をこのトレンチ内に埋め込む。これにより、第１凹凸構造１０１が形成される。
次に、転送トランジスタＴＲのゲート電極ＴＧの材料（例えば、ポリシリコン）を堆積し、リソグラフィ技術およびエッチング技術を用いて、ゲート電極ＴＧの材料を加工する。これにより、ゲート電極ＴＧが形成される。必要に応じてゲート電極ＴＧの側面および上面にスペーサ（例えば、シリコン酸化膜）を形成する。
次に、リソグラフィ技術およびインプラント技術を用いて、半導体基板１１の第１面Ｆ１にｎ型不純物を導入し、フローティングディフュージョンＦＤを形成する。
次に、シリコン酸化膜等の絶縁層４６を第１面Ｆ１上に堆積する。これにより、図１０に示す構造が得られる。
次に、第３面Ｆ３と第３面Ｆ３に対して反対側にある第４面Ｆ４とを有する半導体基板２１を準備する。半導体基板２１には、例えば、ｐ型シリコン等の半導体が用いられる。
次に、絶縁層４６上に半導体基板２１の第４面Ｆ４を貼合する。次に、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、図１１に示すように、半導体基板２１を薄化する。
次に、図１２に示すように、半導体基板２１の第３面Ｆ３上に、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ等を含む読出し回路２２を形成する。読出し回路２２の製造方法は、既知の半導体ウェハプロセスを用いればよい。
次に、層間絶縁膜５１を第３面Ｆ３上に堆積し、読出し回路２２を層間絶縁膜５１で被覆する。次に、リソグラフィ技術およびエッチング技術を用いて、層間絶縁膜５１を貫通するように、電極プラグ５６の形成領域にコンタクトホールを形成する。これにより、コンタクトホールが、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ等のゲート電極、ソースまたはドレインに達するように形成される。次に、そのコンタクトホールに金属（例えば、銅、タングステン等）を埋め込む。これにより、図１２に示すように、電極プラグ５６が形成される。
次に、層間絶縁膜５１あるいは電極プラグ５６上に配線層５５が形成される。
このように、層間絶縁膜５１、電極プラグ５６および配線層５５の形成を繰り返すことによって、図１２に示すような層間絶縁膜５１および配線層５５からなる多層配線層が形成される。また、層間絶縁膜５１内に配線層５５と読出し回路２２との間を接続する電極プラグ５６が形成される。
次に、第５面Ｆ５と第５面Ｆ５に対して反対側にある第６面Ｆ６とを有する半導体基板３１を準備する。半導体基板３１には、例えば、ｐ型シリコン等の半導体が用いられる。次に、図１３に示すように、半導体基板３１の第５面Ｆ５上に、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路等を含むロジック回路３２を形成する。ロジック回路３２の製造方法は、既知の半導体ウェハプロセスを用いればよい。
次に、第５面Ｆ５上に層間絶縁膜６１および配線層６５を形成する。また、必要に応じてコンタクトプラグが層間絶縁膜６１に形成される。これにより、図１３に示すような層間絶縁膜５１および配線層５５からなる多層配線層が形成される。
次に、図１４に示すように、第２基板２０の層間絶縁膜５１の表面と第３基板３０の層間絶縁膜６１の表面とを張り合わせる。これにより、第２基板２０のパッド電極５８の露出面と第３基板３０の配線層６５の露出面とが接合し、パッド電極５８と配線層６５とが電気的に接続される。
次に、リソグラフィ技術およびエッチング技術を用いて、素子分離部４３の形成領域にトレンチを形成する。次に、そのトレンチ内に絶縁材料（例えば、シリコン酸化膜）充填される。これにより、図１５に示すように、素子分離部４３が形成される。
次に、リソグラフィ技術およびエッチング技術を用いて、半導体基板１１の第２面Ｆ２に第２凹凸構造１０２の各形成領域を加工する。このとき、半導体基板１１は、第２面Ｆ２から等方的にウェットエッチングされて第２凹凸構造１０２の各形成領域に略四角錘の窪みを形成する。次に、シリコン酸化膜等の絶縁材料を窪みに充填することによって、図７～図９に示す第２凹凸構造１０２が形成される。
次に、半導体基板１１の第２面Ｆ２上にカラーフィルタ４０および受光レンズ５０を形成する。これにより、本実施形態による撮像装置１が完成する。
このように、本実施形態によれば、画素１２および転送トランジスタを第１基板１０に形成し、読出し回路２２の画素トランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ等）を別の第２基板２０に形成し、その後、第１基板１０と第２基板２０を貼り合わせる。これにより、第１基板１０には、画素トランジスタを形成する必要がなく、半導体基板１１の第１面Ｆ１に第１凹凸構造１０１を設けるスペースができる。これにより、第１面Ｆ１のＰＤ４１に対応する領域に第１凹凸構造１０１を形成することができる。これにより、光をＰＤ４１へ十分に反射し、ＰＤ４１における光電変換効率を向上させることができ、かつ、第２および第３基板２０、３０へ進入する光を抑制することができる。
本実施形態では、第２面Ｆ２に第２凹凸構造１０２がさらに設けられている。従って、第１凹凸構造１０１と第２凹凸構造１０２との間で、光を回折または反射し合うことによって、ＰＤ４１における光電変換効率をさらに向上させることができる。従って、本実施形態による撮像装置１は、特に、近赤外光であっても、高感度に検出することができる。
（第２実施形態）
図１６は、第２実施形態による撮像装置１の構成例を示す断面図である。第２実施形態によれば、素子分離部４３が第１面Ｆ１と第２面Ｆ２との間に亘ってＺ方向に貫通するように設けられている。即ち、素子分離部４３は、ＦＴＩ（Full Trench Isolation）でもよい。素子分離部４３の平面レイアウトは、第１実施形態のそれと同じでよい。第２実施形態のその他の構成は、第１実施形態の構成と同様でよい。
第２実施形態によれば、素子分離部４３が第１面Ｆ１と第２面Ｆ２との間の全体に亘って設けられているので、光が、隣接する画素１２へ漏洩し難くなる。従って、互いに隣接する画素１２間におけるクロストークが抑制され、かつ、画素１２における光電変換効率が向上する。
第２実施形態による撮像装置１の製造方法は、図１０の第１凹凸構造１０１の形成前または形成後において、素子分離部４３を形成すればよい。例えば、図１０の第１凹凸構造１０１の形成前に、リソグラフィ技術およびエッチング技術を用いて、素子分離部４３の形成領域に半導体基板１１を貫通するトレンチを形成し、そのトレンチ内に絶縁材料（例えば、シリコン酸化膜）を充填する。
あるいは、図１５に示す素子分離部４３の形成工程において、素子分離部４３のトレンチが第１面Ｆ１に達するように深く形成すればよい。このようにしても、第２実施形態による素子分離部４３は形成され得る。第２実施形態のその他の製造方法は、第１実施形態の製造方法と同様でよい。これにより、第２実施形態による撮像装置１が完成する。
図１７および図１８は、本明細書内の実施形態による撮像装置１の構成例を示す平面図である。図１７および図１８は、Ｚ方向から見た平面視において、４つの画素１２における第１および第２凹凸構造１０１、１０２、転送トランジスタＴＲおよび読出し回路２２の配置を示す。第１および第２凹凸構造１０１、１０２、転送トランジスタＴＲおよび素子分離部４３は、第１基板１０に形成されている。読出し回路２２を構成する増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびダミートランジスタＤＭＹ（以下、画素トランジスタともいう）は、第２基板２０に形成されている。尚、上述の通り、４つの画素１２に対して１つの読出し回路２２が共有されているものとする。
図１７に示す例では、読出し回路２２を構成する増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびダミートランジスタＤＭＹの４つの画素トランジスタは、対応する４つの画素１２において、それぞれ異なる画素１２内に配置されている。ダミートランジスタＤＭＹは、４つの画素１２の光学対称性を互いにほぼ等しくするために設けられており、実際には、読出し回路２２の画素トランジスタとしては機能しない。増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびダミートランジスタＤＭＹは、それぞれの画素１２においてほぼ同じ位置に略均等に配置されている。また、第１および第２凹凸構造１０１、１０２および転送トランジスタＴＲもそれぞれの画素１２においてほぼ同じ位置に配置されている。これにより、４つの画素１２の光学対称性が互いにほぼ等しくなる。
図１８に示す例では、読出し回路２２を構成する増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびダミートランジスタＤＭＹの４つの画素トランジスタは、素子分離部４３の下方に配置されている。即ち、図１８に示すように、Ｚ方向から見た平面視において、４つの画素トランジスタは、素子分離部４３に重複している。また、４つの画素トランジスタは、それらに対応する４つの画素１２に略均等になるように分散配置されている。また、第１および第２凹凸構造１０１、１０２は、それぞれの画素１２においてほぼ同じ位置に配置されている。転送トランジスタＴＲは、４つの画素１２が共有する頂点Ｐに近接するように設けられ、頂点Ｐに対して対称となるように配置されている。これにより、４つの画素１２の光学対称性が互いにほぼ等しくなる。
また、図１８の例では、光の入射方向（Ｚ方向）から見た平面視において、読出し回路２２の４つの画素トランジスタが素子分離部４３に重複している。よって、各画素１２内において第１および第２凹凸構造１０１、１０２の面積を大きくすることができる。それとともに、光が第１基板１０から第２基板２０へ或る程度漏洩しても、読出し回路２２は、その光の影響を受け難くなる。
（第３実施形態）
図１９は、第３実施形態による撮像装置１の構成例を示す断面図である。第３実施形態によれば、転送トランジスタＴＲが、第１面Ｆ１から半導体基板１１内に埋め込まれた埋込みゲート電極ＴＧを有する。埋込みゲート電極ＴＧは、ゲート絶縁膜ＧＩを介して半導体基板１１から電気的に絶縁されている。埋込みゲート電極ＴＧは、その側面に対向する半導体基板１１にチャネル領域を有する。埋込みゲート電極ＴＧの側面が傾斜している場合には、その傾斜した側面に沿って傾斜チャネルが形成される。埋込みゲート電極ＴＧの側面がＺ方向に延伸している場合には、その側面に沿ってＺ方向に縦型チャネルが形成される。従って、ゲート電極ＴＧは、縦型ゲート電極とも呼ばれる。これにより、転送トランジスタＴＲは、ＰＤ４１とフローティングディフュージョンＦＤとの間にチャネルを形成することができ、電荷を効率的に転送することができる。
また、埋込みゲート電極ＴＧは、第１凹凸構造１０１の一部としての機能も兼ねてよい。これにより、光電変換効率をさらに向上させ、かつ、第２および第３基板２０、３０への光の進入をさらに抑制することができる。第１凹凸構造１０１の光学的な対称性も向上する。
第３実施形態のその他の構成は、第１実施形態の構成と同様でよい。従って、第３実施形態は、第１実施形態と同様の効果も得ることができる。
埋込みゲート電極ＴＧの形成方法は以下のとおりである。転送トランジスタＴＲの形成の際に、半導体基板１１の第１面Ｆ１からトレンチを形成する。次に、そのトレンチの内壁にゲート絶縁膜ＧＩを形成し、さらにトレンチ内にポリシリコン等の導電性材料を埋め込む。これにより、埋込みゲート電極ＴＧが形成される。第３実施形態のその他の製造方法は、第１実施形態の製造方法と同様でよい。
尚、第３実施形態は、第２実施形態に適用してもよい。この場合、第３実施形態は、第２実施形態と同様の効果を得ることができる。
（第４実施形態）
図２０は、第４実施形態による撮像装置１の構成例を示す断面図である。第４実施形態は、転送トランジスタＴＲが埋込みゲート電極ＴＧを有する点で第３実施形態と同じである。しかし、ゲート絶縁膜ＧＩの厚みがフローティングディフュージョンＦＤ側（以下、第１側面ともいう）とそれ以外（以下、第２側面ともいう）とで異なっている。例えば、埋込みゲート電極ＴＧの側面のうち、第１側面に設けられたゲート絶縁膜（第１絶縁膜）の厚みは、比較的薄い。一方、埋込みゲート電極ＴＧの側面のうち、第１側面とは反対側の第２側面に設けられたゲート絶縁膜（第２絶縁膜）の厚みは、第１絶縁膜よりも厚い。これにより、チャネルは、埋込みゲート電極ＴＧの第１側面に形成されやすくなり、第２側面には形成され難くなる。第１側面以外の埋込みゲート電極ＴＧの第２側面は、電荷転送に寄与しない。従って、第１絶縁膜よりも第２絶縁膜を厚くすることによって、電荷転送にほとんど寄与しない埋込みゲート電極ＴＧの部分の容量を低減することができる。その結果、埋込みゲート電極ＴＧの電界が第１側面側のチャネル領域に集中的に印加され、第１側面側の半導体基板１１において容易にかつ高速にチャネルが形成され得る。これは、転送トランジスタＴＲの動作電圧の低減および動作速度の高速化につながる。第４実施形態のその他の構成は、第３実施形態の構成と同様でよい。従って、第４実施形態は、第３実施形態の効果も得ることができる。
第４実施形態のゲート絶縁膜ＧＩは以下のように形成する。ゲート絶縁膜ＧＩの成膜後、リソグラフィ技術およびエッチング技術を用いて、第１側面のゲート絶縁膜ＧＩを選択的にエッチングする。これにより、第１絶縁膜が第２絶縁膜よりも薄く形成され得る。その後、ゲート絶縁膜ＴＧを埋め込む。第４実施形態のその他の製造方法は、第３実施形態の対応する製造方法と同様でよい。
（変形例１）
図２１および図２２は、変形例１による第１凹凸構造１０１および転送トランジスタＴＲの平面レイアウトの一例を示す平面図である。図２１および図２２は、光の入射方向（Ｚ方向）から見た平面視における第１凹凸構造１０１および転送トランジスタＴＲの配置を示す。また、図２１および図２２に示す４つの画素１２は、読出し回路２２を共有する画素である。
図８に示すように、転送トランジスタＴＲは、各画素１２においてほぼ同じ位置に配置されていてもよい。しかし、光学的対称性または配線の引きやすさを考慮して、図２１または図２２示すように、転送トランジスタＴＲを配置してもよい。
例えば、図２１では、転送トランジスタＴＲは、Ｘ方向に隣接する画素１２間の素子分離部４３（Ｙ軸）に対して対称の位置に配置されている。図２２では、転送トランジスタＴＲは、Ｘ方向に隣接する画素１２間の素子分離部４３（Ｙ軸）に対して対称であり、かつ、Ｙ方向に隣接する画素１２間の素子分離部４３（Ｘ軸）に対しても対称の位置に配置されている。転送トランジスタＴＲは、４つの画素１２が共有する頂点Ｐに近接するように設けられ、頂点Ｐに対して対称となるように配置されている。
図８、図２１、図２２の配置を比較すると、４つの画素１２において光学的対称は、図８の配置が最もよく、図２１、図２２の順に低くなる。一方、転送トランジスタＴＲからの配線の引きやすさは、図２２の配置が最も容易であり、図２１、図８の順に難しくなる。図２２の配置において、４つ画素１２の転送トランジスタＴＲは、１つの頂点Ｐにまとまって設けられているからである。
変形例１は、本明細書の任意の実施形態に適用してよい。
（変形例２）
図２３および図２４は、変形例２による第１および第２凹凸構造１０１、１０２、転送トランジスタＴＲおよび読出し回路２２の配置を示す平面図である。第１および第２凹凸構造１０１、１０２、転送トランジスタＴＲおよび素子分離部４３は、第１基板１０に形成されている。読出し回路２２を構成する画素トランジスタ（ＡＭＰ、ＳＥＬ、ＲＳＴ、ＤＭＹ）は、第２基板２０に形成されている。尚、図２３および図２４に示す４つの画素は、読出し回路２２を共有する画素である。
図１７および図１８に示すように、読出し回路２２の画素トランジスタは、各画素１２において配置されていてもよい。しかし、光学的対称性を考慮して、図２３または図２４示すように、読出し回路２２の画素トランジスタを配置してもよい。
例えば、図２３の画素トランジスタの配置は、図１７のそれに対して、画素トランジスタの向きがＸ方向とＹ方向とで９０度回転している。図２３のその他の配置は、図１７の配置と同じでよい。図２３の配置であっても、図１７の配置と同様の光学対称性が得られる。
図２４の画素トランジスタは、Ｚ方向から見た平面視において素子分離部４３に重複しているが、その位置が図１８の配置と異なる。図２４では、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、転送トランジスタＴＲの両側にある素子分離部４３に重複するように配置される。リセットトランジスタＲＳＴおよびダミートランジスタＤＭＹは、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬに対して画素１２の対辺に設けられている。図２４の配置であっても、図１８の配置と同様の効果が得られる。
変形例２は、本明細書の任意の実施形態に適用してよい。
（変形例３）
図２５および図２６は、変形例３による第２基板２０の配線層５５の構成例を示す平面図である。第２基板２０の配線層５５は、複数の配線層５５ａ、５５ｂを備える。図２５には、Ｚ方向から見た平面視における１層目の配線層（第１配線層）５５ａのレイアウトを示す。図２６には、Ｚ方向から見た平面視における２層目の配線層（第２配線層）５５ｂのレイアウトを示す。配線層５５ａ、５５ｂは、Ｚ方向に積層されており、それらの間に層間絶縁膜５１が設けられている。尚、平面図においては、読出し回路２２を共有する４つの画素１２に対応する素子分離部４３を便宜的に示している。
複数の配線層５５ａは、Ｙ方向に延伸しており、Ｘ方向に配列されている。即ち、複数の配線層５５ａは、ストライプ状に配置されている。複数の配線層５５ｂは、Ｘ方向に延伸しており、Ｙ方向に配列されている。即ち、複数の配線層５５ｂは、配線層５５ａに対して略直交するようにストライプ状に配置されている。
配線層５５ａ、５５ｂがストライプ状に配置されることによって、第１基板１０に入射した光が第２基板２０へ漏洩しても、さらに、その光が第２基板２０から第３基板３０へ通過することを抑制することができる。つまり、配線層５５ａ、５５ｂは、配線としての機能と遮光膜としての機能を兼ね備える。配線層５５ａ、５５ｂには、例えば、銅等の遮光性の高い金属材料が用いられる。
また、Ｚ方向から見た平面視において、配線層５５ａと配線層５５ｂとが互いに略直交するように交差することによって、配線層５５ｂは、互いに隣接する配線層５５ａ間を通過する光をさらに遮光することができる。従って、配線層５５ａおよび配線層５５ｂを組み合わせることによって、第２基板２０における遮光性がさらに向上する。配線層５５ａ、５５ｂのそれぞれの配線間のピッチは、遮光性を考慮すると狭いことが好ましい。
配線層５５ａ、５５ｂは、電極プラグ５４、５６に接続されて配線として用いられる配線部分と、実際には配線としては用いられないダミー部分とを含む。配線部分とダミー部分とは電気的に分離されている。これにより、配線部分の誤接続を抑制し、かつ、配線部分の寄生容量を上昇させない。また、ダミー部分を残置させることによって、遮光性を維持することができる。
変形例３は、本明細書の任意の実施形態に適用してよい。
（第５実施形態）
図２７は、第５実施形態による撮像装置１の構成例を示す断面図である。第５実施形態では、第１凹凸構造１０１が略四角錘に形成されており、第２凹凸構造１０２が略四角形の錘台形状に形成されている。第５実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第５実施形態は、第１実施形態と同様の効果を得ることができる。
（第６実施形態）
図２８は、第６実施形態による撮像装置１の構成例を示す断面図である。第６実施形態では、第１および第２凹凸構造１０１、１０２がともに略四角錘に形成されている。第６実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第６実施形態は、第１実施形態と同様の効果を得ることができる。
（第７実施形態）
図２９は、第７実施形態による撮像装置１の構成例を示す断面図である。第７実施形態では、第１および第２凹凸構造１０１、１０２がともに略四角形の錘台形状に形成されている。第７実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第７実施形態は、第１実施形態と同様の効果を得ることができる。
（第８実施形態）
図３０は、第８実施形態による撮像装置１の構成例を示す断面図である。第８実施形態では、第１凹凸構造１０１は設けられているが、第２凹凸構造１０２が省略されている。第１凹凸構造１０１は、略四角形の錘台形状に形成されている。第１凹凸構造１０１は、入射した光をＰＤ４１へ反射することができるとともに、光が第２基板２０および第３基板３０へ漏洩することを抑制することができる。このように、第１凹凸構造１０１が設けられているだけでも、光電変換効率の向上の効果を或る程度得ることができる。それとともに、第２基板２０の読出し回路２２における暗電流およびノイズの抑制、および、第３基板３０のロジック回路３２の誤動作を抑制する効果を得ることができる。さらに、第２凹凸構造１０２からの反射光が無いので、読出し回路２２における暗電流およびノイズはさらに抑制され、かつ、ロジック回路３２の誤動作は、さらに抑制され得る。
第８実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第８実施形態は、第１実施形態と同様の効果を得ることができる。
（第９実施形態）
図３１は、第９実施形態による撮像装置１の構成例を示す断面図である。第９実施形態では、第２凹凸構造１０２が省略されている点で第８実施形態と同じである。しかし、第９実施形態では、第１凹凸構造１０１が略四角錘に形成されている。第９実施形態のその他の構成は、第８実施形態の対応する構成と同様でよい。これにより、第９実施形態は、第８実施形態と同様の効果を得ることができる。
（変形例４）
図３２～図３５は、第１面Ｆ１側の第１凹凸構造１０１の構成例を示す平面図である。図３２～図３５では、第１凹凸構造１０１は、図２９に示すように、略四角形の錘台形状に形成されているものとする。図８に示す第１凹凸構造１０１は、ドット状に形成されており、マトリクス状に配列されている。
これに対し、図３２に示す複数の第１凹凸構造１０１は、Ｙ方向に延伸しており、Ｘ方向に配列されている。即ち、複数の第１凹凸構造１０１は、縦ストライプ状に配置されている。
図３３に示す複数の第１凹凸構造１０１は、ＸおよびＹ方向に対して傾斜方向に延伸しており、その傾斜方向に略直交する方向に配列されている。即ち、複数の第１凹凸構造１０１は、画素１２の辺または素子分離部４３に対して傾斜する方向にストライプ状に配置されている。
図３４に示す複数の第１凹凸構造１０１は、Ｘ方向に延伸しており、Ｙ方向に配列されている。即ち、複数の第１凹凸構造１０１は、横ストライプ状に配置されている。
図３５に示す複数の第１凹凸構造１０１は、縦ストライプ状の構造と横ストライプ状の構造との組み合わせである。即ち、複数の第１凹凸構造１０１は、縦ストライプ状の構造に横ストライプの構造が重複するように短冊状に配置されている。尚、複数の第１凹凸構造１０１は、横ストライプ状の構造に縦ストライプの構造が重複するように短冊状に配置されてもよい。
第１凹凸構造１０１は、これらに限定されず、様々な構造にすることができる。変形例４は、本明細書の任意の実施形態に適用することができる。
（変形例５）
図３６～図４１は、第２面Ｆ２側の第２凹凸構造１０２の構成例を示す平面図である。図３６～図４１では、第２凹凸構造１０２は、図２９に示すように、略四角形の錘台形状に形成されているものとする。
図３６に示す第２凹凸構造１０２は、画素１２に対して１つずつ設けられている。
図３７に示す第２凹凸構造１０２は、ドット状に形成され、Ｙ方向およびＸ方向にマトリクス状に配列されている。
図３８に示す複数の第２凹凸構造１０２は、Ｙ方向に延伸しており、Ｘ方向に配列されている。即ち、複数の第２凹凸構造１０２は、縦ストライプ状に配置されている。
図３９に示す複数の第２凹凸構造１０２は、Ｘ方向に延伸しており、Ｙ方向に配列されている。即ち、複数の第２凹凸構造１０２は、横ストライプ状に配置されている。
図４０に示す第２凹凸構造１０２は、Ｙ方向に延伸した構造とＸ方向に延伸した構造とを略直交するように交差して構成されており、略十字形状を有する。
図４１に示す第２凹凸構造１０２は、図４０に示す十字形状に、ＸおよびＹ方向に対して傾斜する方向に延伸する構造を組み合わせている。即ち、第２凹凸構造１０２は、アスタリスク状に構成されてもよい。
第２凹凸構造１０２は、これらに限定されず、様々な構造にすることができる。変形例５は、本明細書の任意の実施形態に適用することができる。
（変形例６）
図４２～図４６は、第１または第２凹凸構造１０１または１０２の構成例を示す平面図である。図４２～図４６では、第１または第２凹凸構造１０１または１０２は、図２８に示すように、略四角錘に形成されているものとする。以下、第２凹凸構造１０２の構成について説明する。第１凹凸構造１０１の構成は、第２凹凸構造１０２と同じ構成とすることができるので、その説明を省略する。
図４２に示す第２凹凸構造１０２は、画素１２に対して４つずつ設けられている。第２凹凸構造１０２は、ドット状に形成され、Ｙ方向およびＸ方向にマトリクス状に配列されている。
図４３に示す複数の第２凹凸構造１０２は、Ｙ方向に延伸しており、Ｘ方向に配列されている。即ち、複数の第２凹凸構造１０２は、縦ストライプ状に配置されている。
図４４に示す複数の第２凹凸構造１０２は、ＸおよびＹ方向に対して傾斜方向に延伸しており、その傾斜方向に略直交する方向に配列されている。即ち、複数の第２凹凸構造１０２は、画素１２の辺または素子分離部４３に対して傾斜する方向にストライプ状に配置されている。
図４５に示す複数の第２凹凸構造１０２は、Ｘ方向に延伸しており、Ｙ方向に配列されている。即ち、複数の第２凹凸構造１０２は、横ストライプ状に配置されている。
図４６に示す第２凹凸構造１０２は、画素１２に対して４つずつ設けられている。第２凹凸構造１０２は、ドット状に形成され、Ｙ方向およびＸ方向に対して傾斜する方向マトリクス状に配列されている。
第１および第２凹凸構造１０１、１０２は、これらに限定されず、様々な構造にすることができる。変形例６は、本明細書の任意の実施形態に適用することができる。
（第１０実施形態）
図４７は、第１０実施形態による撮像装置１の構成例を示す断面図である。第１０実施形態では、第１基板１０の絶縁層４６内に反射部材１１０が設けられている。反射部材１１０は、第１基板１０の第１凹凸構造１０１と第２基板２０の読出し回路２２の画素トランジスタ（ＡＭＰ、ＳＥＬ、ＲＳＴ）との間に設けられている。反射部材１１０は、画素１２に入射した光が第２基板１０の読出し回路２２へ通過することを抑制し、かつ、その光をＰＤ４１へ反射する機能を有する。これにより、画素１２における光電変換効率を向上させるとともに、読出し回路２２における暗電流やノイズを抑制することができる。
反射部材１１０には、例えば、銅、タングステンまたはアルミニウム等の金属材料が用いられる。反射部材１１０は、配線層５５、６５と同じ材料で構成されてもよい。尚、本実施形態において、反射部材１１０は、配線としては機能しないが、配線として機能させてもよい。
図４８～図５１は、反射部材１１０の構成例を示す平面図である。図４８～図５１では、Ｚ方向から見た平面視における反射部材１１０の構成を示す。尚、図４８～図５１では、読出し回路２２を共有する４つの画素１２に対応する素子分離部４３を便宜的に示している。
図４８では、Ｚ方向から見た平面視において、反射部材１１０は、第１凹凸構造１０１の全体および／または読出し回路２２の全体に重複するように設けられている。反射部材１１０は、各画素１２に対して１つずつ設けられている。これにより、反射部材１１０は、入射光が読出し回路２２へ進入することを抑制し、かつ、その光をＰＤ４１へ反射することができる。
図４９に示す反射部材１１０は、Ｘ方向に延伸しており、Ｙ方向に配列されている。即ち、複数の反射部材１１０がストライプ状に配置されている。
図５０に示す反射部材１１０は、Ｙ方向に延伸しており、Ｘ方向に配列されている。即ち、複数の反射部材１１０がストライプ状に配置されている。
図５１に示す反射部材１１０は、ＸおよびＹ方向に対して傾斜方向に延伸しており、その傾斜方向に略直交する方向に配列されている。即ち、複数の第１凹凸構造１０１は、画素１２の辺または素子分離部４３に対して傾斜する方向にストライプ状に配置されている。
このように、反射部材１１０は、ストライプ状に構成されても、入射光の読出し回路２２への進入を抑制し、かつ、その光をＰＤ４１へ反射することができる。隣接する反射部材１１０間のピッチは、反射性および遮光性を考慮すると狭いことが好ましい。
（第１１実施形態）
図５２は、第１１実施形態による撮像装置１の構成例を示す断面図である。第１１実施形態では、第１基板１０と第２基板２０とが配線同士で接合している。また、第２基板２０の上下方向が、図７に示す第２基板２０と反転している。従って、第２基板２０は、第１基板１０とフェイストゥーフェイスで貼り合わされ、第３基板３０とバックトゥーフェイスで貼り合わされている。第１基板１０の絶縁層４６と第２基板２０の層間絶縁膜５１とが貼合することによって、第２基板２０のパッド電極５８は、第１基板１０のパッド電極４８と接合する（Ｃｕ－Ｃｕ接合）。第２基板２０の絶縁層４６と第２基板２０の層間絶縁膜５１とが貼合することによって、第２基板２０のパッド電極５８は、第１基板１０のパッド電極４８と接合する。このように、第１基板１０と第２基板２０との間に電極プラグ５６を用いずに、第１基板１０および第２基板２０の配線同士を直接接合（Ｃｕ－Ｃｕ接合）してもよい。
第１１実施形態のその他の構成は、第１実施形態のそれと同じでよい。従って、第１１実施形態は、第１実施形態の効果を得ることができる。また、第１１実施形態は、その他の実施形態にと組み合わせてもよい。
上記実施形態において、第１および第２凹凸構造１０１、１０２は、略四角錘または略四角形の錘台形状である。しかし、第１および第２凹凸構造１０１、１０２は、これらに限定されず、略円錘形、略円形の錘台、略三角錘、略三角形の錘台、略多角錘、略多角形の錘台でもよい。この場合、Ｚ方向から見た平面視において、第１および第２凹凸構造１０１、１０２は、略円形、略多角形の形状を有する。第１面Ｆ１に対する垂直断面において、第１および第２凹凸構造１０１、１０２は、略三角形、略台形、略四角形（例えば、略長方形）の形状を有する。
また、第１および第２凹凸構造１０１、１０２は、略円柱または略角柱であってもよい。この場合、Ｚ方向から見た平面視において、第１および第２凹凸構造１０１、１０２は、略円形、略多角形の形状を有する。第１面Ｆ１に対する垂直断面において、第１および第２凹凸構造１０１、１０２は、略四角形（例えば、略長方形）の形状を有する。
第１および第２凹凸構造１０１、１０２の形状および平面レイアウトは、光学的な回折効果が最も得られるものを選択すればよい。
本技術は、撮像機能を有する様々な電気機器（例えば、カメラ、スマートフォン、自動車等）に適用することができる。
＜移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図５３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図５４は、撮像部１２０３１の設置位置の例を示す図である。
図５４では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図５４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。
なお、本技術は、以下のような構成をとることができる。
（１）
第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、前記第１半導体基板の前記第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、
前記第１面側において前記第１基板に貼合され、前記複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える固体撮像装置。
（２）
前記第１半導体基板の前記第２面側に設けられ該第１半導体基板とは異なる材料からなる第２凹凸構造をさらに備える、（１）に記載の固体撮像装置。
（３）
前記画素は、光電変換素子と、前記光電変換素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記光電変換素子から出力された電荷を一時的に保持するフローティングディフュージョンとを備え、
前記画素トランジスタは、前記フローティングディフュージョンに保持された電荷に応じた電圧信号を前記画素信号として生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを備える、（１）または（２）に記載の固体撮像装置。
（４）
前記第１半導体基板において隣接する前記画素間に設けられた素子分離構造をさらに備える、（１）から（３）のいずれか一項に記載の固体撮像装置。
（５）
前記光の入射方向から見た平面視において、前記転送トランジスタは、前記複数の画素のそれぞれにおいてほぼ同じ位置に配置されている、（３）に記載の固体撮像装置。
（６）
前記転送トランジスタは、前記第１半導体基板内に埋め込まれた埋込みゲート電極を有する、（３）に記載の固体撮像装置。
（７）
前記埋込みゲート電極の側面の一部に設けられた第１絶縁膜は、該ゲート電極の側面の他の部分に設けられた第２絶縁膜よりも膜厚において薄い、（６）に記載の固体撮像装置。
（８）
前記画素トランジスタの少なくとも一部は、前記素子分離構造の下方に設けられている、（４）に記載の固体撮像装置。
（９）
前記光の入射方向から見た平面視において、前記画素トランジスタの少なくとも一部は、前記素子分離構造に重複している、（４）に記載の固体撮像装置。
（１０）
前記光の入射方向から見た平面視において、前記第２基板の第１配線層は、第１方向に延伸し、該第１方向に直交する第２方向に配列された複数の第１配線を含む、（１）から（９）のいずれか一項に記載の固体撮像装置。
（１１）
前記第１面に対する垂直断面において、前記第１または第２凹凸構造は、略三角形、略台形または略長方形の形状を有する、（２）に記載の固体撮像装置。
（１２）
前記第１または第２凹凸構造は、略四角錘、略円錐台、略角錐台、略円柱または略角柱の形状を有する、（１１）に記載の固体撮像装置。
（１３）
前記光の入射方向から見た平面視において、複数の前記第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向にマトリクス状に配列されている、（２）に記載の固体撮像装置。
（１４）
前記光の入射方向から見た平面視において、複数の前記第１または第２凹凸構造は、第１方向に延伸し、該第１方向に直交する第２方向に配列され、ストライプ状に構成されている、（２）に記載の固体撮像装置。
（１５）
前記光の入射方向から見た平面視において、前記第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向に延伸する十字形を有する、（２）に記載の固体撮像装置。
（１６）
前記第１凹凸構造と前記第２基板との間に設けられた反射部材をさらに備える、（１）から（１５）のいずれか一項に記載の固体撮像装置。
（１７）
前記第１基板と前記第２基板との間に設けられた電極プラグをさらに備えている、（１）から（１６）のいずれか一項に記載の固体撮像装置。
（１８）
前記第１基板と前記第２基板との貼合によって、前記第１基板の配線と前記第２基板の配線とが接合されている、（１）から（１６）のいずれか一項に記載の固体撮像装置。
（１９）
前記第２基板に貼合され、前記画素信号を処理するロジック回路を有する第３基板をさらに備えてる、（１）から（１６）のいずれか一項に記載の固体撮像装置。
（２０）
第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、前記第１半導体基板の前記第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、
前記第１面側において前記第１基板に貼合され、前記複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える固体撮像装置を有する電子機器。
尚、本開示は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
１ 撮像装置、１０ 第１基板、２０ 第２基板、３０ 第３基板、１１，２１，３１ 半導体基板、１２ 画素、２２ 読出し回路、３２ ロジック回路、４１ ＰＤ、４３ 素子分離部、５５，６５ 配線層、５８，６８ パッド電極、ＴＲ 転送トランジスタ、ＦＤ フローティングディフュージョン、１０１ 第１凹凸構造、１０２ 第２凹凸構造

Claims (20)

  1. 第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、前記第１半導体基板の前記第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、
    前記第１面側において前記第１基板に貼合され、前記複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える固体撮像装置。
  2. 前記第１半導体基板の前記第２面側に設けられ該第１半導体基板とは異なる材料からなる第２凹凸構造をさらに備える、請求項１に記載の固体撮像装置。
  3. 前記画素は、光電変換素子と、前記光電変換素子と電気的に接続された転送トランジスタと、前記転送トランジスタを介して前記光電変換素子から出力された電荷を一時的に保持するフローティングディフュージョンとを備え、
    前記画素トランジスタは、前記フローティングディフュージョンに保持された電荷に応じた電圧信号を前記画素信号として生成する増幅トランジスタと、前記増幅トランジスタからの前記画素信号の出力タイミングを制御する選択トランジスタとを備える、請求項１に記載の固体撮像装置。
  4. 前記第１半導体基板において隣接する前記画素間に設けられた素子分離構造をさらに備える、請求項１に記載の固体撮像装置。
  5. 前記光の入射方向から見た平面視において、前記転送トランジスタは、前記複数の画素のそれぞれにおいてほぼ同じ位置に配置されている、請求項３に記載の固体撮像装置。
  6. 前記転送トランジスタは、前記第１半導体基板内に埋め込まれた埋込みゲート電極を有する、請求項３に記載の固体撮像装置。
  7. 前記埋込みゲート電極の側面の一部に設けられた第１絶縁膜は、該ゲート電極の側面の他の部分に設けられた第２絶縁膜よりも膜厚において薄い、請求項６に記載の固体撮像装置。
  8. 前記画素トランジスタの少なくとも一部は、前記素子分離構造の下方に設けられている、請求項４に記載の固体撮像装置。
  9. 前記光の入射方向から見た平面視において、前記画素トランジスタの少なくとも一部は、前記素子分離構造に重複している、請求項４に記載の固体撮像装置。
  10. 前記光の入射方向から見た平面視において、前記第２基板の第１配線層は、第１方向に延伸し、該第１方向に直交する第２方向に配列された複数の第１配線を含む、請求項１に記載の固体撮像装置。
  11. 前記第１面に対する垂直断面において、前記第１または第２凹凸構造は、略三角形、略台形または略長方形の形状を有する、請求項２に記載の固体撮像装置。
  12. 前記第１または第２凹凸構造は、略四角錘、略円錐台、略角錐台、略円柱または略角柱の形状を有する、請求項１１に記載の固体撮像装置。
  13. 前記光の入射方向から見た平面視において、複数の前記第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向にマトリクス状に配列されている、請求項２に記載の固体撮像装置。
  14. 前記光の入射方向から見た平面視において、複数の前記第１または第２凹凸構造は、第１方向に延伸し、該第１方向に直交する第２方向に配列され、ストライプ状に構成されている、請求項２に記載の固体撮像装置。
  15. 前記光の入射方向から見た平面視において、前記第１または第２凹凸構造は、第１方向および該第１方向に直交する第２方向に延伸する十字形を有する、請求項２に記載の固体撮像装置。
  16. 前記第１凹凸構造と前記第２基板との間に設けられた反射部材をさらに備える、請求項１に記載の固体撮像装置。
  17. 前記第１基板と前記第２基板との間に設けられた電極プラグをさらに備えている、請求項１に記載の固体撮像装置。
  18. 前記第１基板と前記第２基板との貼合によって、前記第１基板の配線と前記第２基板の配線とが接合されている、請求項１に記載の固体撮像装置。
  19. 前記第２基板に貼合され、前記画素信号を処理するロジック回路を有する第３基板をさらに備えている、請求項１に記載の固体撮像装置。
  20. 第１面および該第１面に対して反対側にあり光を入射する第２面を有する第１半導体基板と、該第１半導体基板内に設けられ光電変換を行う複数の画素と、前記第１半導体基板の前記第１面側に設けられ該第１半導体基板とは異なる材料からなる第１凹凸構造とを備える第１基板、および、
    前記第１面側において前記第１基板に貼合され、前記複数の画素から出力された電荷に基づく画素信号を出力する画素トランジスタを備える第２基板、を備える固体撮像装置を有する電子機器。
JP2021043102A 2021-03-17 2021-03-17 固体撮像装置および電子機器 Pending JP2022142865A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021043102A JP2022142865A (ja) 2021-03-17 2021-03-17 固体撮像装置および電子機器
PCT/JP2022/003769 WO2022196141A1 (ja) 2021-03-17 2022-02-01 固体撮像装置および電子機器
US18/549,906 US20240170518A1 (en) 2021-03-17 2022-02-01 Solid-state imaging device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021043102A JP2022142865A (ja) 2021-03-17 2021-03-17 固体撮像装置および電子機器

Publications (1)

Publication Number Publication Date
JP2022142865A true JP2022142865A (ja) 2022-10-03

Family

ID=83320285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021043102A Pending JP2022142865A (ja) 2021-03-17 2021-03-17 固体撮像装置および電子機器

Country Status (3)

Country Link
US (1) US20240170518A1 (ja)
JP (1) JP2022142865A (ja)
WO (1) WO2022196141A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073840A (ja) * 2008-09-18 2010-04-02 Sony Corp 固体撮像素子及びその製造方法
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
CN112424928A (zh) * 2018-07-24 2021-02-26 索尼半导体解决方案公司 半导体装置
JP2020174157A (ja) * 2019-04-12 2020-10-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2022108744A (ja) * 2019-05-20 2022-07-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
TW202118026A (zh) * 2019-06-26 2021-05-01 日商索尼半導體解決方案公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20240170518A1 (en) 2024-05-23
WO2022196141A1 (ja) 2022-09-22

Similar Documents

Publication Publication Date Title
KR102470701B1 (ko) 수광 소자, 거리측정 모듈, 및, 전자 기기
CN109997019B (zh) 摄像元件和摄像装置
JPWO2018008614A1 (ja) 撮像素子、撮像素子の製造方法、及び、電子機器
CN112789725B (zh) 固态成像单元和电子设备
JP2022549577A (ja) 受光素子、測距モジュール、および、電子機器
TW202133410A (zh) 攝像裝置及其製造方法以及電子機器
JP2022131910A (ja) 撮像装置および電子機器
WO2020045142A1 (ja) 撮像装置および電子機器
US20220159208A1 (en) Imaging device and electronic apparatus
TW202127648A (zh) 固體攝像裝置及電子機器
TW202137528A (zh) 固體攝像裝置及其製造方法
WO2022113757A1 (ja) 固体撮像装置及びその製造方法
WO2021095285A1 (en) Imaging device
WO2022196141A1 (ja) 固体撮像装置および電子機器
WO2020202888A1 (ja) センサチップおよび測距装置
JP7281895B2 (ja) 撮像素子および電子機器
JP7261168B2 (ja) 固体撮像装置及び電子機器
WO2024128103A1 (en) Light sensing device
WO2022209326A1 (ja) 光検出装置
WO2023132052A1 (ja) 光検出素子
WO2021153030A1 (ja) 固体撮像装置およびその製造方法
WO2022163373A1 (ja) 光検出装置および測距装置
WO2023090053A1 (ja) 光検出装置及び電子機器
WO2023181657A1 (ja) 光検出装置及び電子機器
WO2024127854A1 (ja) 撮像素子、撮像素子の製造方法、電子機器