CN112424928A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112424928A
CN112424928A CN201980047035.1A CN201980047035A CN112424928A CN 112424928 A CN112424928 A CN 112424928A CN 201980047035 A CN201980047035 A CN 201980047035A CN 112424928 A CN112424928 A CN 112424928A
Authority
CN
China
Prior art keywords
substrate
layer
front surface
memory element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980047035.1A
Other languages
English (en)
Inventor
清水完
末光克巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112424928A publication Critical patent/CN112424928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供具有适合于高集成化的构造的半导体装置。该半导体装置设置有：第一基板，其具有第一前表面；和第二基板，其具有将与所述第一前表面接合的第二前表面。第一基板包括包含第一配线的第一配线层和第一半导体层，这两层从靠近第二基板的位置依次堆叠，并且第二基板包括包含存储元件的存储元件层和第二半导体层，这两层从靠近第一基板的位置依次堆叠。

Description

半导体装置
技术领域
本发明涉及包括存储元件的半导体装置。
背景技术
在包括互补金属氧化物半导体(CMOS：Complementary Metal OxideSemiconductor)晶体管的半导体集成电路中，已经考虑到更高的集成化和更高的操作速度。近来，就低功耗而言，已经考虑将易失性存储器转换为非易失性存储器，并且例如已经开发了磁阻随机存取存储器(MRAM：Magnetoresistive Random Access Memories)(例如，参考专利文献1)。
引用列表
专利文献
专利文献1：日本未审查专利申请特开第2015-65407号
发明内容
顺便地，在包括这种半导体集成电路的半导体装置中，还期望更高的集成化。因此，期望提供一种具有适于更高集成化的构造的半导体装置。
作为本发明的实施例的半导体装置包括：第一基板，其具有第一前表面；和第二基板，其具有与第一前表面接合的第二前表面。第一基板包括从靠近第二基板的位置依次堆叠的第一配线层和第一半导体层，其中第一配线层包括第一配线。第二基板包括从靠近第一基板的位置依次堆叠的存储元件层和第二半导体层，其中存储元件层包括存储元件。
在作为本发明的实施例的半导体装置中，第一基板中的第一配线层与第二基板中的存储元件之间的距离近。
根据本发明的实施例的半导体装置，半导体装置适于更高集成化。应当注意，本发明的效果不限于此，并且可以是以下说明的任何效果。
附图说明
图1是根据本发明的第一实施例的摄像装置的构造例的截面图。
图2是图1所示的摄像装置的主要部分构造例的放大截面图。
图3是作为本发明的第一变形例的摄像装置的整体构造例的截面图。
图4是作为本发明的第三变形例的摄像装置的整体构造例的截面图。
图5是作为本发明的第四变形例的摄像装置的主要部分构造例的放大截面图。
图6是作为本发明的第五变形例的摄像装置的主要部分构造例的放大截面图。
图7是根据本发明的第二实施例的摄像装置的构造例的截面图。
图8是作为本发明的第五变形例的摄像装置的整体构造例的截面图。
图9是作为本发明的第六变形例的摄像装置的整体构造例的截面图。
图10是作为本发明的第七变形例的摄像装置的整体构造例的截面图。
图11是作为本发明的第八变形例的摄像装置的整体构造例的截面图。
图12是根据本发明的第三实施例的电子设备的整体构造例的示意图。
图13是示出车辆控制系统的示意性构造例的框图。
图14是辅助说明车外信息检测部和摄像部的安装位置的示例的图。
图15是作为本发明的第九变形例的摄像装置的整体构造例的截面图。
图16是作为本发明的第十变形例的摄像装置的整体构造例的截面图。
图17是作为本发明的第十一变形例的摄像装置的整体构造例的截面图。
图18是作为本发明的第十二变形例的摄像装置的整体构造例的截面图。
图19是作为本发明的第十三变形例的摄像装置的整体构造例的截面图。
图20是作为本发明的第十四变形例的摄像装置的整体构造例的截面图。
图21是示出作为本发明的第十五变形例的摄像装置的示意性构造例的框图。
具体实施方式
下面参照附图详细说明本发明的实施例。应注意，按以下顺序给出说明。
1.第一实施例(具有两层构造的摄像装置的示例)
1-1.基本实施例
1-2.第一变形例
1-3.第二变形例
1-4.第三变形例
1-5.第四变形例
2.第二实施例(具有三层构造的摄像装置的示例)
2-1.基本实施例
2-2.第五变形例
2-3.第六变形例
2-4.第七变形例
2-5.第八变形例
3.第三实施例(对于电子设备的应用例)
4.移动体的应用例
5.其他变形例
<1.第一实施例>
<<1-1.基本实施例>>
[摄像装置1的构造]
图1是作为根据本发明的第一实施例的半导体装置的摄像装置1的整体构造例的示意性截面图。
如图1所示，摄像装置1具有两层结构，其中，作为具有前表面10S的第一基板的传感器基板10和作为具有前表面20S的第二基板的电路基板20被堆叠。在摄像装置1中，前表面10S和前表面20S在位置P1处接合在一起。在本实施例中，将传感器基板10和电路基板20的堆叠方向定义为Z轴方向，并且将传感器基板10和电路基板20分别扩展的平面定义为XY平面。摄像装置1是所谓的背面照射型图像传感器装置。
(传感器基板10)
传感器基板10包括从靠近电路基板20的位置开始依次堆叠的具有第一配线的配线层11和半导体层12。传感器基板10的配线层11包括电极13和配线14。电极13和配线14例如由Cu(铜)等高导电性的非磁性材料形成，并且被埋入于例如包括SiO2等的绝缘层11Z中。然而，电极13的一部分从前表面10S露出。半导体层12的示例包括Si(硅)基板。
传感器基板10还包括绝缘层15、半导体层16、彩色滤光器层17和微透镜层18，当从半导体层12观察时，绝缘层15、半导体层16、彩色滤光器层17和微透镜层18依次堆叠在与配线层11相反的一侧。在半导体层16中，例如，埋入有使用CMOS的固体摄像元件IS。例如，绝缘层15也包括SiO2等。
(电路基板20)
电路基板20包括从靠近传感器基板10的位置开始依次堆叠的配线层21、存储元件层22和半导体层23。
在配线层21中，配线26-1至26-6、过孔27-1至27-6以及电极28被埋入例如包括SiO2等的绝缘层21Z中。然而，电极28的一部分从前表面20S露出，并且与从前表面10S露出的电极13接合并形成接合部CS。应注意，传感器基板10包括其中布置有多个固体摄像元件IS的像素区域R1和围绕该像素区域R1的外围区域R2，并且只要沿传感器基板10和电路基板20的堆叠方向(Z轴方向)在与像素区域R1重叠的位置处形成接合部CS即可。然而，接合部CS也可以形成在外围区域R2中。另外，电极28、配线26-1至26-6以及过孔27-1至27-6例如分别使用诸如Cu(铜)等的高导电性的非磁性材料形成。例如，电极13和电极28通过Cu-Cu接合而形成接合部CS，在Cu-Cu接合中，电极13中包含的Cu和电极28中包含的Cu直接接合在一起。电极13和电极28之间的导电性通过上述Cu-Cu接合来确保。另外，配线26-1至26-6和过孔27-1至27-6从存储元件层22侧依次交替地堆叠。应注意，在下面的说明中，有时将配线26-1至26-6统称为“配线26”，并且将过孔27-1至27-6统称为“过孔27”。
存储元件层22包括晶体管20Tr、存储元件24、接触层25A和接触层25B。晶体管20Tr设置在存储元件24与半导体层23之间，例如半导体层23的前表面附近。接触层25A包括连接至存储元件24以及晶体管20Tr中的源极电极和漏极电极中的一者的导电层。另外，接触层25B包括连接至存储元件24和配线26-1的导电层。此外，晶体管20Tr中的源极电极和漏极电极中的另一者经由接触层22C1和接触层22C2连接至另一配线26-1。晶体管20Tr、存储元件24、接触层25A和接触层25B等被埋入绝缘层22Z中。
[存储元件24附近的详细构造]
接下来，将参照图2说明存储元件24附近的构造。图2是图1所示的存储元件24附近的放大细节的放大截面图。
如图2所示，在电路基板20中的存储元件24附近设置有绝缘侧壁部SW和防止H2(氢气)透过的氢阻挡层29。侧壁部SW以在XY平面上包围端面24T的方式覆盖存储元件24的端面24T。侧壁部SW的材料包括含有Ti(钛)、Zr(锆)或Hf(铪)的第4族元素的导电材料、含有V(钒)、Nb(铌)或Ta(钽)的第5族元素的导电材料、第4族元素的氮化物或第5族元素的氮化物。还可以使用诸如Al2O3(氧化铝)、ZnO2(过氧化锌)或SiN(氮化硅)等的非导电材料作为侧壁部SW的材料。氢阻挡层29进一步覆盖侧壁部SW的外表面的至少一部分。氢阻挡层29例如包括例如由溅射法形成的薄膜，并且只要氢阻挡层29以在XY平面内包围外表面的方式覆盖侧壁部SW的外表面即可。氢阻挡层29包括例如存储氢的诸如Ti(钛)等金属材料，并且只要氢阻挡层29除氢气外还阻挡O2(氧气)、H2O(水)和氢自由基透过即可。氢气、氧气、水和氢自由基都是可能导致存储元件24的性能劣化的劣化致因材料。在摄像装置1的制造过程中，具体地，当将前表面10S和前表面20S接合在一起时，以及当在配线层21中形成配线26和过孔27等时，都可能会产生这种劣化致因材料。氢阻挡层29的存在使得上述劣化致因材料不易到达存储元件24。
存储元件24的示例包括堆叠体，该堆叠体包括例如在Z轴方向上堆叠的多个磁性层，例如，诸如磁隧道结(MTJ)元件等，并且存储元件24供给有Z轴方向上的感应电流以执行信息的写入和信息的读取。存储元件24在堆叠方向(Z轴方向)上被夹在接触层25A与接触层25B之间。电路基板20还包括：作为第一端子被设置在接触层25A与存储元件24之间的下部电极BE；和作为第二端子被设置在存储元件24与接触层25B之间的上部电极TE。下部电极BE和上部电极TE可以包括例如含有Ti、TiN(氮化钛)、Ta(钽)、TaN(氮化钽)、W(钨)、Cu和Al(铝)中的一种或多种的高导电材料。下部电极BE和上部电极TE可以具有堆叠有多个导电层的堆叠构造，而并不限于单层构造。此外，期望上部电极TE的厚度ZTE大于下部电极BE的厚度ZBE。其原因在于，上述劣化致因材料不易到达存储元件24。
接触层25A例如具有包括芯25A1和覆盖该芯25A1的周围的障壁层25A2的两层构造。类似地，接触层25B具有包括芯25B1和覆盖该芯25B1的周围的障壁层25B2的两层构造。芯25A1和芯25B1例如包括主要含有诸如Cu、W或Al等高导电材料的材料。障壁层25A2和25B2包括主要含有元素Ti、元素Ta(钽)或含有Ti和Ta中的至少一者的合金的材料。
存储元件24的优选示例是自旋转移扭矩-磁性隧道结型存储元件(STT-MTJ：SpinTransfer Torque-Magnetic Tunnel Junctions)，其通过自旋注入来反转稍后说明的存储层的磁化方向，由此存储信息。由于STT-MTJ能够进行高速写入和读取，因此STT-MTJ是一种有望代替易失性存储器的非易失性存储器。
存储元件24例如具有如下堆叠构造：从靠近接触层25A的侧起依次堆叠有基底层、磁化固定层、绝缘层、存储层和覆盖层。在存储元件24中，通过改变具有单轴各向异性的存储层的磁化方向来存储信息。信息"0"或"1"由存储层的磁化与磁化固定层的磁化之间的相对角度(平行或反平行)确定。
存储元件24中的基底层和覆盖层分别包括例如含有Ta或Ru等的金属膜或其堆叠膜。
存储元件24中的磁化固定层是作为存储层的存储信息(磁化方向)的参考的参考层。磁化固定层包括具有磁矩的铁磁材料，其中，磁化方向被固定于垂直于膜表面的方向。磁化固定层包括例如Co-Fe-B。
虽然通过写入或读取来改变磁化固定层的磁化方向是不令人满意的，但是磁化固定层的磁化方向并非必须固定在特定方向上。其原因在于，与存储层的磁化方向相比，磁化固定层的磁化方向不易变动。例如，与存储层相比，只要磁化固定层具有更大的矫顽力、更大的磁膜厚度或更大的磁阻尼常数即可。为了固定磁化固定层的磁化方向，例如，只要将诸如PtMn或IrMn等反铁磁材料设置成与磁化固定层接触即可。可替代地，与这种反铁磁材料接触的磁性材料可以通过诸如Ru等非磁性材料磁性地耦接至磁化固定层，以间接地固定磁化固定层的磁化方向。
存储元件24中的绝缘层是用作隧道障壁层(隧道绝缘层)的中间层，并且例如包括氧化铝或氧化镁(MgO)。特别地，绝缘层优选包括氧化镁。其原因在于，氧化镁可以增加磁阻比(MR比)，并且可以提高自旋注入效率，从而减小了用于反转存储层的磁化方向的电流密度。
存储元件24中的存储层包括具有磁矩的铁磁材料，其中，磁化固定层的磁化方向在垂直于膜表面的方向上自由地变化。存储层包括例如Co-Fe-B。
[摄像装置1的作用和效果]
如上所述，根据本实施例的摄像装置1具有两层构造，在该两层构造中，传感器基板10的前表面10S和电路基板20的前表面20S彼此贴合在一起。传感器基板10包括从靠近电路基板20的位置依次堆叠的配线层11和半导体层12。电路基板20包括从靠近传感器基板10的位置依次堆叠的配线层21、存储元件层22和半导体层23。因此，传感器基板10中的配线层11与电路基板20中的存储元件24之间的距离近。这使得可以缩短将传感器基板10中的配线层11的电极13和电路基板20中的存储元件24彼此连接的配线26和通孔27的长度，并且可以减小配线26等的电阻以及可以实现制造过程的简化。另外，这使得可以抑制向XY面内方向的扩展，并且可以节省空间，从而有助于减小整个摄像装置1的尺寸。因此，根据本实施例的摄像装置1适于更高的集成化。
另外，在根据本实施例的摄像装置1中，氢阻挡层29设置在存储元件24周围，从而可以防止在摄像装置1的制造过程中产生的诸如氢气等的劣化致因材料到达存储元件24。这使得可以有效地抑制存储元件24的性能劣化。此外，在摄像装置1中，在被设置成沿Z轴方向夹持存储元件24的下部电极BE和上部电极TE包括钛的情况下，可以更有效地防止上述劣化致因材料到达存储元件24。特别地，在使上部电极TE的厚度ZTE大于下部电极BE的厚度ZBE的情况下，也可以更有效地防止劣化致因材料进入存储元件24中。另外，通过使上部电极TE的厚度ZTE大于下部电极BE的厚度ZBE，在形成存储元件24之后的其他过程中，例如在形成侧壁部SW的开口以将接触层25B和上部电极TE连接的钻孔过程中，可以减小对存储元件24的损坏。
另外，在摄像装置1中，接触层25A具有包括芯25A1和障壁层25A2的两层构造。因此，例如，通过用CVD方法使用W(钨)来形成芯25A1，接触层25A可以具有在Z轴方向上延伸的细长形状。这使得可以应对在狭窄区域中布置大量存储元件24的情况，从而有助于更高的集成化。这里，W(钨)往往与绝缘层20Z的材料(例如，SiO2)的粘合性低；因此，通过在芯25A1与绝缘层20Z之间夹设障壁层25A2，可以提高接触层25A与绝缘层20Z之间的粘合性。障壁层25A2可以具有包含覆盖芯25A1的TiN膜和覆盖TiN膜的Ti膜的堆叠层。在这种情况下，TiN膜与W(钨)的粘合性特别优异，并且Ti膜与SiO2的粘合性特别优异，从而可以进一步提高接触层25A与绝缘层20Z之间的粘合性。另外，在障壁层25A2包括Ti(钛)的情况下，可以存储诸如氢自由基等的劣化致因材料，从而可以进一步降低存储元件24的性能劣化的可能性。
应注意，在根据本实施例的摄像装置1中，可以进一步以覆盖各配线26和各过孔27的方式形成包含Ti(钛)的障壁层。这使得可以更有效地防止诸如氢自由基等的劣化致因材料到达存储元件24。
<<1-2.第一变形例>>
在根据上述第一实施例的摄像装置1中，从前表面10S露出的电极13和从前表面20S露出的电极28通过Cu-Cu接合而接合；然而，本发明并不限于此。本发明是包括图3所示的作为本发明的第一变形例的摄像装置1A的概念。在摄像装置1A中，传感器基板10的配线14和电路基板20的配线26-6经由贯穿前表面10S和前表面20S的过孔V彼此连接。另外，在摄像装置1A中，不存在从前表面10S露出的电极13和从前表面20S露出的电极28。除了上述这些方面之外，摄像装置1A具有与根据上述第一实施例的摄像装置1基本相同的构造。
<<1-3.第二变形例>>
本发明是包括图4所示的作为本发明的第二变形例的摄像装置1B的概念。摄像装置1B包括：从配线26-6贯穿前表面20S、前表面10S、配线层11和半导体层12并到达半导体层16的过孔V1；设置在绝缘层15中并连接至过孔V1的配线19；以及从配线19贯穿半导体层12并到达配线14的过孔V2。另外，在摄像装置1B中，与摄像装置1A同样地，不存在从前表面10S露出的电极13和从前表面20S露出的电极28。除了上述那些方面之外，摄像装置2B具有与根据上述第一实施例的摄像装置1基本相同的构造。
<<1-4.第三变形例>>
图5是作为本发明的第三变形例的摄像装置1C中的存储元件24附近的放大细节的放大截面图。如图5所示，在摄像装置1C中，在XY面内方向上，接触层25B的障壁层25B2的外径Φ25B大于存储元件24的外径Φ24，并且与侧壁部SW的外径ΦSW基本一致。因此，接触层25B的障壁层25B2连接至氢阻挡层29。这使得可以防止从障壁层25B2与氢阻挡层29之间的间隙经由侧壁部SW进入存储元件24。应注意，接触层25A的障壁层25A2和氢阻挡层29被侧壁部SW彼此电隔离。因此，接触层25A和接触层25B不会经由氢阻挡层29被短路。
<<1-5.第四变形例>>
图6是作为本发明的第四变形例的摄像装置1D中的存储元件24附近的放大细节的放大截面图。如图6所示，在摄像装置1D中，在XY面内方向上，上部电极TE的外径ΦTE大于存储元件24的外径Φ24。在摄像装置1D中，这样的构造使得在形成接触层25B的情况下易于调节接触层25B相对于上部电极TE的位置。另外，在XY面内方向上具有较大尺寸的上部电极TE会覆盖存储元件24，从而可以有效地防止来自存储元件24上方的层(即，配线层21等)的劣化致因材料进入存储元件24。
<2.第二实施例>
<<2-1.基本实施例>>
[摄像装置2的构造]
图7示出了作为本发明的第二实施例的摄像装置2的截面构造。在上述第一实施例中，以具有两层构造的摄像装置1为例进行了说明，在该两层构造中，包括固体摄像元件IS的传感器基板10的前表面10S和包括存储元件24的电路基板20的前表面20S被接合在一起。相比之下，如图7所示，根据第二实施例的摄像装置2具有逻辑基板40、中间基板50和传感器基板10依次堆叠的三层构造。摄像装置2的传感器基板10与根据上述第一实施例的摄像装置1的传感器基板10基本相同，因此省略了其说明。应注意，在摄像装置2中，逻辑基板40是与本发明的“第一基板”相对应的具体示例，中间基板50是与本发明的“第二基板”相对应的具体示例，传感器基板10是与本发明的“第三基板”相对应的具体示例。
在摄像装置2中，逻辑基板40的前表面40S和中间基板50的前表面50S1在位置P1处接合在一起，并且中间基板50的后表面50S2和传感器基板10的前表面10S在位置P1处接合在一起。
(逻辑基板40)
逻辑基板40包括从靠近中间基板50的位置依次堆叠的配线层41和半导体层42。在配线层41中，例如，形成有诸如信号处理电路等的逻辑电路。
在配线层41中，配线46-1至46-6、过孔47-1至47-6、晶体管40Tr和电极48被埋入例如包含SiO2等的绝缘层41Z中。然而，电极48的一部分从前表面40S露出。另外，电极48、配线46-1至46-6以及过孔47-1至47-6例如都由诸如Cu(铜)等高导电性的非磁性材料形成。另外，从半导体层42侧开始依次交替地堆叠配线46-1至46-6和过孔47-1至47-6。应注意，在下面的说明中，有时将配线46-1至46-6统称为“配线46”，并且将过孔47-1至47-6统称为“过孔47”。
(中间基板50)
中间基板50包括从靠近逻辑基板40的位置依次堆叠的配线层51、半导体层52和配线层53。
配线层51包括电极54、配线55、存储元件56、接触层57A、接触层57B和晶体管50Tr。电极54、配线55、存储元件56、接触层57A、接触层57B和晶体管50Tr被埋入例如包括SiO2等的绝缘层51Z中。然而，电极54的一部分从前表面50S1露出，并且接合到从前表面40S露出的电极48并形成接合部CS1。另外，电极54、配线55以及接触层57A和57B例如分别由诸如Cu(铜)等高导电性的非磁性材料形成。存储元件56具有与根据上述第一实施例的摄像装置1中的存储元件24基本相同的构造。晶体管50Tr设置在存储元件56与半导体层52之间，例如，半导体层52的前表面附近。接触层57A包括连接至存储元件56以及晶体管50Tr中的源极电极和漏极电极中的一者的导电层。另外，接触层57B包括连接至存储元件56和配线55的导电层。此外，晶体管50Tr中的源极电极和漏极电极中的另一者经由接触层57C1和接触层57C2连接至另一配线55。半导体层52的示例包括Si(硅)基板。
配线层53包括电极58和绝缘层53Z，并且电极58的周围填充有绝缘层53Z。电极58通过接触层59连接至配线层51中的配线55。此外，电极58的一部分从后表面50S2露出，并且接合至从前表面10S露出的电极13并形成接合部CS2。电极54和接触层59B例如分别由诸如Cu(铜)等高导电性的非磁性材料形成。
应注意，在摄像装置2中，只要在沿堆叠方向(Z轴方向)与像素区域R1重叠的位置处形成接合部CS1和CS2即可。然而，接合部CS1和CS2也可以形成在外围区域R2中。另外，电极54和电极48例如通过Cu-Cu接合形成接合部CS1，在Cu-Cu接合中，电极54中包含的Cu和电极48中包含的Cu直接接合在一起。电极54和电极48之间的导电性通过上述Cu-Cu接合来确保。类似地，电极58和电极13例如通过Cu-Cu接合形成接合部CS2，在Cu-Cu接合中，电极58中包含的Cu和电极13中包含的Cu直接接合在一起。电极58和电极13之间的导电性通过上述Cu-Cu接合来确保。
[摄像装置2的作用和效果]
如上所述，根据本实施例的摄像装置2具有三层构造，在该三层构造中，逻辑基板40、中间基板50和传感器基板10依次堆叠。这里，逻辑基板40的前表面40S和中间基板50的前表面50S1以彼此相对的方式彼此贴合在一起。逻辑基板40包括从靠近中间基板50的位置依次堆叠的配线层41和半导体层42。中间基板50包括从靠近逻辑基板40的位置依次堆叠的包括存储元件56的配线层51和半导体层52。因此，逻辑基板40中的配线层41与中间基板50中的存储元件56之间的距离近。这使得可以缩短将设置于逻辑基板40的配线层41中的电极48和中间基板50中的存储元件56彼此连接的配线等的长度，并且可以减小配线等的电阻以及可以实现制造过程的简化。另外，这使得可以抑制向XY面内方向的扩展，并且可以节省空间，从而有助于减小整个摄像装置1的尺寸。因此，根据本实施例的摄像装置2适于更高的集成化。
另外，即使在根据本实施例的摄像装置2中，通过在存储元件56周围设置氢阻挡层，也可以防止在摄像装置2的制造过程中产生的诸如氢气等的劣化致因材料到达存储元件56。因此，可以避免存储元件56的性能劣化。
<<2-2.第五变形例>>
在根据上述第二实施例的摄像装置2中，在中间基板50和传感器基板10之间的界面处，从后表面50S2露出的电极58和从前表面10S露出的电极13通过Cu-Cu接合而接合在一起；然而，本发明不限于此。本发明是包括图8所示的作为本发明的第五变形例的摄像装置2A的概念。在摄像装置2A中，接触层59A代替接触层59贯穿后表面50S2、前表面10S、配线层11和半导体层12，并且传感器基板10的配线14和中间基板50的配线55通过接触层59A彼此连接。另外，在摄像装置2A中，不存在从前表面10S露出的电极13和从后表面50S2露出的电极58。除了上述那些方面之外，摄像装置2A具有与根据上述第二实施例的摄像装置2基本相同的构造。
<<2-3.第六变形例>>
本发明是包括作为本发明的第六变形例的摄像装置2B的概念。摄像装置2B包括接触层59B。接触层59B被设置成从配线46-6贯穿前表面40S、前表面50S1、配线层51、半导体层52、配线层53、后表面50S2、前表面10S、配线层11、半导体层12和绝缘层15并到达半导体层16。另外，在摄像装置2B中，不存在从前表面10S露出的电极13、从后表面50S2露出的电极58、从前表面50S1露出的电极54和从前表面40S露出的电极48。除了上述这些方面之外，摄像装置2B具有与根据上述第二实施例的摄像装置2基本相同的构造。
<<2-4.第七变形例>>
本发明是包括图10所示的作为本发明的第七变形例的摄像装置2C的概念。摄像装置2C包括接触层59C、配线19A和过孔V2。接触层59C从配线46-6贯穿前表面40S、前表面40S1、配线层51、半导体层52、配线层53、后表面50S2、前表面10S、配线层11、半导体层12和绝缘层15并到达半导体层16。配线19A设置于绝缘层15中并连接至接触层59C。过孔V2从配线19A贯穿半导体层12并到达配线14。另外，摄像装置2C还包括配线19B和过孔V3。配线19B埋入配线层53中并连接至接触层59C，并且过孔V3从配线19B贯穿半导体层52和绝缘层51Z并到达配线55。应注意，在摄像装置2C中，与摄像装置2B同样地，不存在从前表面10S露出的电极13、从后表面50S2露出的电极58、从前表面50S1露出的电极54和从前表面40S露出的电极48。除了上述这些方面之外，摄像装置2C具有与根据上述第二实施例的摄像装置2基本相同的构造。
<<2-5.第八变形例>>
本发明是包括图11所示的作为本发明的第八变形例的摄像装置2D的概念。摄像装置2D包括代替逻辑基板40的逻辑基板40A和代替中间基板50的中间基板50A。除了上述这些方面之外，摄像装置2D具有与根据上述第二实施例的摄像装置2基本相同的构造。具体地，如图7所示，在上述摄像装置2中，存储元件56设置在中间基板50中。相比之下，如图11所示，在摄像装置2D中，中间基板50A不包括存储元件，并且存储元件49设置在逻辑基板40A中。
<3.第三实施例：对于电子设备的应用例)
图12是示出作为应用了本技术的电子设备的相机2000的构造例的框图。
相机2000包括：包括透镜组等的光学部2001；应用了上述摄像装置1、1A至1D、2、2A至2D等(以下称为摄像装置1等)中的任一种的摄像装置(摄像器件)2002；以及作为相机信号处理电路的数字信号处理器(DSP：Digital Signal Processor)电路2003。此外，相机2000还包括帧存储器2004、显示部2005、记录部2006、操作部2007和电源部2008。DSP电路2003、帧存储器2004、显示部2005、记录部2006、操作部2007和电源部2008通过总线2009彼此连接。
光学部2001获取来自被摄体的入射光(图像光)，并且在摄像装置2002的成像平面上形成图像。摄像装置2002逐像素地将由光学部2001在成像平面上形成图像的入射光的光量转换为电信号，并且将该电信号作为像素信号输出。
显示部2005包括例如诸如液晶面板和有机EL面板等的面板型显示装置，并且显示部2005显示出由摄像装置2002拍摄的运动图像或静止图像。记录部2006将由摄像装置2002拍摄的运动图像或静止图像记录在诸如硬盘或半导体存储器等记录介质上。
操作部2007由用户操作，以发出用于相机2000的各种功能的操作指令。电源部2008适当地向DSP电路2003、帧存储器2004、显示部2005、记录部2006和操作部2007提供各种类型的电力以操作这些供电目标。
如上所述，通过使用上述摄像装置1等作为摄像装置2002，可以有望获得良好的图像。
<4.移动体的应用例>
根据本发明的技术(本技术)适用于各种产品。例如，根据本发明的技术可以被实现为安装在下列任何类型的移动体上的装置，所述移动体例如是：汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、轮船或机器人。
图13是示出作为能够应用根据本发明实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造例的框图。
车辆控制系统12000包括通过通信网络12001连接的多个电子控制单元。在图13所示的示例中，车辆控制系统12000包括：驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出部12052以及车载网络接口(I/F：interface)12053。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010起到下述各设备的控制装置的作用，这些设备是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序来控制安装在车体上的各种设备的操作。例如，车身系统控制单元12020起到下述各设备的控制装置的作用，这些设备是：无钥匙进入系统；智能钥匙系统；自动车窗装置；或者诸如前灯、后灯、刹车灯、转向信号灯或雾灯等各种灯。在这种情况下，能够将从代替钥匙的移动设备发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、自动车窗装置或灯等。
车外信息检测单元12030检测包括车辆控制系统12000的车辆的外部信息。例如，车外信息检测单元12030连接到摄像部12031。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对诸如行人、车辆、障碍物、交通标志、或路面上的字母等物体执行检测处理或执行到这些物体的距离检测处理。
摄像部12031是用于接收光并且输出与所接收的光量对应的电信号的光学传感器。摄像部12031能够将该电信号作为图像输出，或者能够将该电信号作为距离测量信息输出。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外光等非可见光。
车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040连接到用于检测驾驶员状态的驾驶员状态检测部12041。例如，驾驶员状态检测部12041包括用于拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或专注程度，或者可以判定驾驶员是否在打瞌睡。
微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车外或车内的信息来计算驱动力产生设备、转向机构、或制动设备的控制目标值，并且能够向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行旨在实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助系统功能包括：车辆的碰撞避免或撞击减轻、基于跟随距离的跟随行驶、车速保持行驶、车辆的碰撞警告、或车辆的车道偏离警告等。
另外，微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息来控制驱动力产生设备、转向机构、或制动设备等，从而执行旨在不依赖驾驶员的操作而使车辆自主行驶的自动驾驶等的协同控制。
另外，基于由车外信息检测单元12030获取的车辆外部信息，微型计算机12051能够向车身系统控制单元12020输出控制命令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前车或对面来车的位置来控制前灯并将远光灯切换到近光灯，从而执行旨在防眩光的协调控制。
声音/图像输出部12052将声音和图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或在听觉上向车上的乘客或车辆外部通知信息。在图13的示例中，作为输出设备，示出了音频扬声器12061、显示部12062和仪表板12063。例如，显示部12062可以包括车载显示器和平视显示器中的至少一者。
图14是示出摄像部12031的安装位置的示例的图。
在图14中，摄像部12031包括摄像部12101、12102、12103、12104和12105。
例如，摄像部12101、12102、12103、12104和12105被设置于如下位置：车辆12100的前鼻、后视镜、后保险杠和后门、以及车内的挡风玻璃的上部。设置于前鼻的摄像部12101和设置于车内的挡风玻璃的上部的摄像部12105主要获取车辆12100前方的图像。设置于后视镜的摄像部12102和12103主要获取车辆12100侧面的图像。设置于后保险杠或后门的摄像部12104主要获取车辆12100后方的图像。设置于车内的挡风玻璃的上部的摄像部12105主要用于检测前车、行人、障碍物、交通信号灯、交通标志、或车道等。
顺便提及，图14示出了摄像部12101～12104的拍摄范围的示例。摄像范围12111表示设置于前鼻的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置于后视镜的摄像部12102和12103的摄像范围。摄像范围12114表示设置于后保险杠或后门的摄像部12104的摄像范围。例如，通过叠加由摄像部12101～12104成像的图像数据，获得了从上方观看到的车辆12100的鸟瞰图像。
摄像部12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像部12101～12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051能够基于从摄像部12101～12104获得的距离信息来确定与摄像范围12111～12114内的每个三维物体的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而能够将如下三维物体提取为前车：特别地，所述三维物体在车辆12100的行驶道路上最靠近该车辆，并且在与车辆12100基本相同的方向上以预定速度(例如，大于或等于0km/h)行驶。此外，微型计算机12051能够预先设定前车的前方要保持的跟随距离，并且能够执行自动制动控制(包括跟随停止控制)或自动加速控制(包括跟随起动控制)等。因此，可以执行旨在不依赖驾驶员的操作等而使车辆自主行驶的自动驾驶的协同控制。
例如，基于从摄像部12101～12104获得的距离信息，微型计算机12051能够将关于三维物体的三维物体数据分类为两轮车辆、普通车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取所分类的三维物体数据，并且使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员在视觉上能够识别的障碍物和在视觉上难以识别的障碍物。然后，微型计算机12051判断用于表示与各个障碍物发生碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并因此存在碰撞可能性的情况下，微型计算机12051通过音频扬声器12061或显示部12062向驾驶员输出警告，并且通过驱动系统控制单元12010执行强制减速或避让转向。从而微型计算机12051能够辅助驾驶以避免碰撞。
摄像部12101～12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051能够通过判定摄像部12101～12104的拍摄图像中是否存在行人来识别出该行人。例如，通过以下步骤来执行行人的这种识别：在作为红外相机的摄像部12101～12104的拍摄图像中提取特征点的步骤；以及通过对表示物体轮廓的一系列特征点进行图案匹配处理来判定是否为行人的步骤。当微型计算机12051判定摄像部12101～12104的拍摄图像中存在行人并因此识别出该行人时，声音/图像输出部12052以使在识别出的行人上叠加并显示用于强调的矩形轮廓线的方式来控制显示部12062。声音/图像输出部12052也可以以使在所期望的位置处显示表示行人的图标等的方式来控制显示部12062。
上面已经说明了可以应用根据本发明的技术的车辆控制系统的一个示例。根据本发明的技术可以应用于上述部件中的摄像部12031。具体地，图1等所示的摄像装置1等适用于摄像部12031。通过将根据本发明的技术应用于摄像部12031，可以期望车辆控制系统的优异操作。
<5.其他变形例>
尽管已经参考一些实施例和变形例说明了本发明，但是本发明不限于上述实施例等，并且可以以各种方式进行修改。例如，与图15所示的摄像装置3同样地，可以在电路基板20中的存储元件24与前表面20S之间进一步设置附加氢阻挡层60。图15是作为本发明的第九变形例的摄像装置3的整体构造例的截面图。除了上述方面之外，摄像装置3具有与图1所示的摄像装置1基本相同的构造。此外，通过像摄像装置3那样设置附加氢阻挡层60，可以充分地防止在摄像装置3的制造过程中产生的诸如氢气等劣化致因材料到达存储元件24。应注意，虽然附加氢阻挡层60较佳地完全设置在像素区域R1和外围区域R2两者上方，但是也可以选择性地设置在像素区域R1和外围区域R2的部分区域中。在将附加氢阻挡层60选择性地设置在XY平面的部分区域中的情况下，只要将附加氢阻挡层60设置在堆叠方向(Z轴方向)上与存储元件重叠的位置处即可。另外，附加氢阻挡层60也可以用作配线的一部分。
另外，在本发明中，例如，与图16至图18所示的具有包括电路基板20和传感器基板10的两层构造的摄像装置1E至1G同样地，可以在电路基板20中的前表面20S与最靠近前表面20S的配线26-6之间进一步分别设置附加阻挡层61至63。图16至图18分别是作为本发明的第十至第十二变形例的摄像装置1E至1G的整体构造例的截面图。除了进一步设置有附加阻挡层61至63之外，摄像装置1E至1G分别具有与图1、图3和图4所示的摄像装置1、1A和1B基本相同的构造。同样，例如，与图19所示的具有包括逻辑基板40、中间基板50和传感器基板10的三层构造的摄像装置2E同样地，可以在逻辑基板40中的前表面40S与最靠近前表面40S的配线46-6之间进一步设置附加阻挡层64。图19是作为本发明的第十三变形例的摄像装置2E的整体构造例的截面图。除了进一步设置有附加阻挡层64之外，摄像装置2E具有与图11所示的摄像装置2D基本相同的构造。应注意，铝(Al)适合作为配线26-6和配线46-6的材料。另外，例如，SiN(氮化硅)适合作为附加阻挡层61至64的材料。此外，附加阻挡层61至64理想地在XY平面内覆盖除形成有过孔27-6、V、V1和47-6的区域以外的整个区域。然而，与图20所示的摄像装置2F同样地，可以仅在像素区域R1中设置附加阻挡层65。图20是作为本发明的第十四变形例的摄像装置2F的整体构造例的截面图。
通过与摄像装置1E至1G、2E和2F同样地进一步设置附加阻挡层61至65，可以充分地防止在摄像装置1E至1G、2E和2F的制造过程中产生的诸如氢气等劣化致因材料到达存储元件24或存储元件49。在摄像装置1E至1G、2E和2F中，附加阻挡层61至65被分别设置成沿着XY平面分隔绝缘层21Z，该绝缘层21Z作为覆盖配线26-6和通孔27-6的周围的层间绝缘膜。与其他部分相比，绝缘层21Z具有较高的水含量。水可以变成氢气、氧气、氢自由基的产生源，氢气、氧气、氢自由基是可能使存储元件24和49的性能劣化的劣化致因材料。因此，通过设置附加阻挡层61至65，可以有效地保护存储元件24和49不受上述劣化致因材料的影响。
另外，根据本发明的半导体装置例如适用于图21所示的固体摄像装置1010A。
图21所示的固体摄像装置1010A具有传感器基板1020和电路基板1030被垂直堆叠的构造。根据本发明的半导体装置适于用作例如图21所示的存储器部1032中包括的半导体装置。
图21所示的传感器基板1020例如包括传感器部1021和行选择器1025。传感器部1021包括以矩阵方式布置的多个传感器1040。传感器1040例如分别包括光电二极管1041、传输晶体管(也被称为传输栅极)1042、复位晶体管1043、放大晶体管1044、选择晶体管1045和浮动扩散区域部(FD)1046。行选择器1025基于从电路基板1030侧提供的地址信号，逐行选择传感器部1021的各个传感器1040。应注意，虽然行选择器1025设置在传感器基板1020中，但是也可以将行选择器1025设置在电路基板1030中。
图21所示的电路基板1030例如包括信号处理器1031、存储器部1032、数据处理器1033、控制器1034、电流源1035、解码器1036、行解码器1037和接口(IF)部1038等。另外，设置有驱动传感器部1021的各个传感器1040的传感器驱动器(未示出)。
信号处理器1031可以被构造为对由例如从传感器部1021的各个传感器1040就各传感器行读取的模拟信号以传感器列为单位并行(列并行)执行包括数字化(AD转换)的预定信号处理。然后，信号处理器1031包括模数转换器(AD转换器)1050，该模数转换器1050将从传感器部1021的各个传感器1040读取到信号线1026的模拟信号数字化，并且将AD转换后的图像数据(数字数据)传输到存储器部1032。
包括用于各传感器行的行控制线和用于各传感器列的列信号线(垂直信号线)的信号线1026被布线在包括以矩阵方式布置的传感器1040的传感器部1021中。
应注意，信号处理器1031还可以包括参考电压发生器1054，该参考电压发生器1054产生将用于AD转换器1050中的AD转换的参考电压。虽然参考电压发生器1054可以使用DA转换器(数模转换器)来构造，但是不限于此。
AD转换器1050包括例如比较器(comparator)1051和计数器部1052。比较器1051使用通过信号线1026从传感器部1021的各传感器1040读取的模拟信号作为比较输入，并且使用从参考电压发生器1054提供的参考电压作为参考输入，然后比较这两个输入。例如，将双向计数器(up-down counter)用作计数器部1052。在与向比较器1051提供参考电压的开始时刻相同的时刻，向计数器部1052提供时钟CK。作为双向计数器的计数器部1052与时钟CK同步地执行递减计数或递增计数，从而测量比较器1051的输出脉冲的脉冲宽度的时段，该时段是从比较操作开始到比较操作结束的比较时段。然后，计数器部1052的计数结果(计数值)变成通过将模拟信号数字化而获得的数字值(图像数据)。
数据锁存部1055锁存由AD转换器1050数字化的图像数据。存储器部1032存储已经经过信号处理器1031中的预定信号处理的图像数据。数据处理器1033按预定的顺序读取存储在存储器部1032中的图像数据，并且对图像数据进行各种处理，然后通过接口(IF)1038将图像数据输出至芯片外部。
控制器1034基于例如从芯片外部提供的水平同步信号XHS、垂直同步信号XVS和诸如主时钟MCK等参考信号，来控制传感器驱动器(未示出)和诸如存储器部1032和数据处理器1033等的信号处理器1031的各操作。此时，控制器1034在使传感器基板1020侧的电路(诸如行选择器1025和传感器部1021等)和电路基板1030侧的信号处理器1031(诸如存储器部1032和数据处理器1033等)同步的同时进行控制。
电流源1035连接至信号线1026各者，例如，从传感器部1021的各传感器1040就每个传感器列向各个信号线1026读取模拟信号。电流源1035具有包括MOS晶体管的所谓的负载MOS电路的构造，在该MOS晶体管中，以向信号线1026提供一定恒定的电流的方式将栅极电位偏置到恒定电位。包括负载MOS电路的电流源1035将恒定电流提供给选定行中包括的传感器1040的放大晶体管1044，从而使放大晶体管1044用作源极跟随器。
在逐行选择传感器部1021的各个传感器1040的情况下，在控制器1034的控制下，解码器1036向行选择器1025提供指定选定行的地址的地址信号。在控制器1034的控制下，行解码器1037指定在图像数据将被写入存储器部1032或将从存储器部1032读取的情况下的行地址。
传感器基板1020和电路基板1030通过例如贯穿半导体基板的诸如TSV(Through-Silicon Via：硅贯通孔)等接合部彼此电连接。针对使用TSV进行连接，例如，可以使用所谓的双TSV系统和所谓的共享TSV系统，其中，在双TSV系统中，两个TSV(即设置在传感器基板1020中的TSV和从传感器基板1020向电路基板1030设置的TSV)在芯片外部彼此连接，而在共享TSV系统中，传感器基板1020和电路基板1030通过从传感器基板1020贯穿到电路基板1030的TSV等彼此连接。
另外，传感器基板1020和电路基板1030通过诸如所谓的金属接合等的接合部彼此电连接，在该金属接合中，例如，在传感器基板1020和电路基板1030的接合面上形成的电极垫彼此贴合在一起。此时，电极垫由诸如铜等金属形成，并且接合部也称为Cu-Cu接合。可替代地，针对传感器基板1020与电路基板1030之间的接合部，也可以使用凸块接合等。
另外，在上述实施例等中，已经以摄像装置为例进行了说明；然而，根据本发明的半导体装置并不限于此。
应注意，本说明书中描述的效果仅是说明性的而非限制性的，并且可以有其他效果。另外，本技术可以具有以下构造。
(1)
一种半导体装置，其包括：
第一基板，其具有第一前表面；和
第二基板，其具有与所述第一前表面接合的第二前表面，
所述第一基板包括从靠近所述第二基板的位置依次堆叠的第一配线层和第一半导体层，所述第一配线层包括第一配线，并且
所述第二基板包括从靠近所述第一基板的位置依次堆叠的存储元件层和第二半导体层，所述存储元件层包括存储元件。
(2)
根据(1)所述的半导体装置，其中，
所述第一基板包括从所述第一前表面露出的第一电极，并且
所述第二基板包括从所述第一前表面露出并与所述第一电极接合的第二电极。
(3)
根据(1)或(2)所述的半导体装置，其中，所述第二基板还包括第二配线层，所述第二配线层从所述存储元件层观察时位于所述第二半导体层的相反侧，所述第二配线层包括第二配线。
(4)
根据(3)所述的半导体装置，其中，
所述第二基板还包括：
晶体管，其设置在所述存储元件与所述第二半导体层之间，并且包括源极电极和漏极电极，
第一接触层，其将所述存储元件和所述源极电极或所述漏极电极彼此连接，以及
第二接触层，其将所述存储元件和所述第二配线彼此连接。
(5)
根据(4)所述的半导体装置，其中，
所述第二基板还包括：
保护膜，其覆盖所述存储元件的端面，以及
氢阻挡层，其覆盖所述保护膜的外表面的至少一部分，并且
所述存储元件在所述第一基板和所述第二基板的堆叠方向上被夹在所述第一接触层与所述第二接触层之间。
(6)
根据(5)所述的半导体装置，其中，
所述第二基板还包括：
第一端子，其设置在所述第一接触层与所述存储元件之间，以及
第二端子，其设置在所述第二接触层与所述存储元件之间，并且，
所述第二端子的厚度大于所述第一端子的厚度。
(7)
根据(6)所述的半导体装置，其中，所述第二端子包含钛。
(8)
根据(6)或(7)所述的半导体装置，其中，所述第二端子在面内方向上的尺寸大于所述存储元件在所述面内方向上的尺寸。
(9)
根据(5)至(8)中任一项所述的半导体装置，其中，所述氢阻挡层包含钛。
(10)
根据(9)所述的半导体装置，其中，所述第二接触层覆盖有与所述氢阻挡层连接的含钛层。
(11)
根据(1)至(10)中任一项所述的半导体装置，其中，所述第一基板还包括从所述第一半导体层观察时设置在所述第一配线层的相反侧的摄像元件。
(12)
根据(11)所述的半导体装置，其中，
所述第一基板包括从所述第一前表面露出的第一电极，并且
所述第二基板包括从所述第一前表面露出并与所述第一电极接合的第二电极。
(13)
根据(12)所述的半导体装置，其中，
所述第一基板包括布置有多个所述摄像元件的像素区域和围绕所述像素区域的外围区域，并且
在所述第一基板和所述第二基板的堆叠方向上，在与所述像素区域重叠的位置处形成有所述第一电极与所述第二电极之间的接合部。
(14)
根据(1)至(13)中任一项所述的半导体装置，还包括第三基板，当从所述第二基板观察时所述第三基板设置在所述第一基板的相反侧，并且所述第三基板具有第三前表面，所述第三前表面接合到所述第二基板的位于所述第二前表面的相反侧的第二后表面。
(15)
根据(1)至(13)中任一项所述的半导体装置，还包括第三基板，当从所述第一基板观察时所述第三基板设置在所述第二基板的相反侧，并且所述第三基板具有第三前表面，所述第三前表面接合到所述第一基板的位于所述第一前表面的相反侧的第一后表面。
(16)
根据(1)至(15)中任一项所述的半导体装置，其中，所述第二基板还包括附加氢阻挡层，所述附加氢阻挡层位于所述存储元件与所述第二前表面之间。
本申请要求于2018年7月24日向日本专利局提交的日本优先权专利申请JP2018-138609的权益，其全部内容通过引用合并于此。
本领域技术人员应当理解，根据设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (16)

1.一种半导体装置，其包括：
第一基板，其具有第一前表面；和
第二基板，其具有与所述第一前表面接合的第二前表面，
所述第一基板包括从靠近所述第二基板的位置依次堆叠的第一配线层和第一半导体层，所述第一配线层包括第一配线，并且
所述第二基板包括从靠近所述第一基板的位置依次堆叠的存储元件层和第二半导体层，所述存储元件层包括存储元件。
2.根据权利要求1所述的半导体装置，其中
所述第一基板包括从所述第一前表面露出的第一电极，并且
所述第二基板包括从所述第一前表面露出并与所述第一电极接合的第二电极。
3.根据权利要求1所述的半导体装置，其中，所述第二基板还包括第二配线层，所述第二配线层从所述存储元件层观察时位于所述第二半导体层的相反侧，所述第二配线层包括第二配线。
4.根据权利要求3所述的半导体装置，其中，
所述第二基板还包括：
晶体管，其设置在所述存储元件与所述第二半导体层之间，并且包括源极电极和漏极电极，
第一接触层，其将所述存储元件和所述源极电极或所述漏极电极彼此连接，以及
第二接触层，其将所述存储元件和所述第二配线彼此连接。
5.根据权利要求4所述的半导体装置，其中，
所述第二基板还包括：
保护膜，其覆盖所述存储元件的端面，以及
氢阻挡层，其覆盖所述保护膜的外表面的至少一部分，并且
所述存储元件在所述第一基板和所述第二基板的堆叠方向上被夹在所述第一接触层与所述第二接触层之间。
6.根据权利要求5所述的半导体装置，其中，
所述第二基板还包括：
第一端子，其设置在所述第一接触层与所述存储元件之间，以及
第二端子，其设置在所述第二接触层与所述存储元件之间，并且，
所述第二端子的厚度大于所述第一端子的厚度。
7.根据权利要求6所述的半导体装置，其中，所述第二端子包含钛。
8.根据权利要求6所述的半导体装置，其中，所述第二端子在面内方向上的尺寸大于所述存储元件在所述面内方向上的尺寸。
9.根据权利要求5所述的半导体装置，其中，所述氢阻挡层包含钛。
10.根据权利要求9所述的半导体装置，其中，所述第二接触层覆盖有与所述氢阻挡层连接的含钛层。
11.根据权利要求1所述的半导体装置，其中，所述第一基板还包括从所述第一半导体层观察时设置在所述第一配线层的相反侧的摄像元件。
12.根据权利要求11所述的半导体装置，其中，
所述第一基板包括从所述第一前表面露出的第一电极，并且
所述第二基板包括从所述第一前表面露出并与所述第一电极接合的第二电极。
13.根据权利要求12所述的半导体装置，其中，
所述第一基板包括布置有多个所述摄像元件的像素区域和围绕所述像素区域的外围区域，并且
在所述第一基板和所述第二基板的堆叠方向上，在与所述像素区域重叠的位置处形成有所述第一电极与所述第二电极之间的接合部。
14.根据权利要求1所述的半导体装置，还包括第三基板，当从所述第二基板观察时所述第三基板设置在所述第一基板的相反侧，并且所述第三基板具有第三前表面，所述第三前表面接合到所述第二基板的位于所述第二前表面的相反侧的第二后表面。
15.根据权利要求1所述的半导体装置，还包括第三基板，当从所述第一基板观察时所述第三基板设置在所述第二基板的相反侧，并且所述第三基板具有第三前表面，所述第三前表面接合到所述第一基板的位于所述第一前表面的相反侧的第一后表面。
16.根据权利要求1所述的半导体装置，其中，所述第二基板还包括附加氢阻挡层，所述附加氢阻挡层位于所述存储元件与所述第二前表面之间。
CN201980047035.1A 2018-07-24 2019-07-24 半导体装置 Pending CN112424928A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018138609 2018-07-24
JP2018-138609 2018-07-24
PCT/JP2019/028995 WO2020022375A1 (ja) 2018-07-24 2019-07-24 半導体装置

Publications (1)

Publication Number Publication Date
CN112424928A true CN112424928A (zh) 2021-02-26

Family

ID=69182190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980047035.1A Pending CN112424928A (zh) 2018-07-24 2019-07-24 半导体装置

Country Status (6)

Country Link
US (1) US20210273002A1 (zh)
EP (1) EP3828921A4 (zh)
JP (1) JPWO2020022375A1 (zh)
KR (1) KR20210033950A (zh)
CN (1) CN112424928A (zh)
WO (1) WO2020022375A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022142865A (ja) * 2021-03-17 2022-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2023132810A (ja) * 2022-03-11 2023-09-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2024024573A1 (ja) * 2022-07-27 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425496A (zh) * 2013-09-02 2015-03-18 索尼公司 半导体装置及半导体装置制造方法
CN104425439A (zh) * 2013-09-02 2015-03-18 索尼公司 半导体装置、半导体装置制造方法和半导体单元
CN106992162A (zh) * 2016-01-19 2017-07-28 三星电子株式会社 具有tsv结构的多重堆叠器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011204829A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
TN2016000490A1 (en) 2014-06-03 2018-04-04 Novartis Ag Naphthyridinedione derivatives.
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
CN107924873A (zh) * 2015-09-01 2018-04-17 索尼公司 层叠体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425496A (zh) * 2013-09-02 2015-03-18 索尼公司 半导体装置及半导体装置制造方法
CN104425439A (zh) * 2013-09-02 2015-03-18 索尼公司 半导体装置、半导体装置制造方法和半导体单元
CN106992162A (zh) * 2016-01-19 2017-07-28 三星电子株式会社 具有tsv结构的多重堆叠器件

Also Published As

Publication number Publication date
TW202008465A (zh) 2020-02-16
US20210273002A1 (en) 2021-09-02
EP3828921A4 (en) 2021-09-08
WO2020022375A1 (ja) 2020-01-30
KR20210033950A (ko) 2021-03-29
EP3828921A1 (en) 2021-06-02
JPWO2020022375A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US11798968B2 (en) Image pickup device and electronic apparatus
CN112424928A (zh) 半导体装置
JP2021184510A (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US20230107566A1 (en) Imaging unit, method for manufacturing the same, and electronic apparatus
CN111886855B (zh) 摄像装置和电子设备
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2020045142A1 (ja) 撮像装置および電子機器
WO2018163720A1 (ja) 撮像素子および撮像装置
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
US20220159208A1 (en) Imaging device and electronic apparatus
US20220392936A1 (en) Solid-state imaging device and method of producing the same
JPWO2019078291A1 (ja) 撮像装置
TWI840389B (zh) 半導體裝置
WO2024084865A1 (ja) 半導体装置
CN114008783A (zh) 摄像装置
US20230395638A1 (en) Photoelectric conversion apparatus, method for manufacturing photoelectric conversion apparatus, device, and substrate
WO2024048301A1 (ja) 光検出素子及び電子機器
WO2023210324A1 (ja) 固体撮像装置および電子機器
TWI837162B (zh) 固態攝像裝置及電子機器
WO2022196188A1 (ja) 撮像装置、撮像装置の製造方法、および電子機器
WO2023195235A1 (en) Photodetector and distance measurement apparatus
WO2022249575A1 (ja) 固体撮像素子、固体撮像素子の製造方法および電子機器
US20230326938A1 (en) Solid-state imaging device and recognition system
WO2022004445A1 (ja) 撮像素子、撮像装置、電子機器
WO2020045143A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination