KR20210033950A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20210033950A
KR20210033950A KR1020207037293A KR20207037293A KR20210033950A KR 20210033950 A KR20210033950 A KR 20210033950A KR 1020207037293 A KR1020207037293 A KR 1020207037293A KR 20207037293 A KR20207037293 A KR 20207037293A KR 20210033950 A KR20210033950 A KR 20210033950A
Authority
KR
South Korea
Prior art keywords
substrate
layer
memory element
electrode
imaging device
Prior art date
Application number
KR1020207037293A
Other languages
English (en)
Inventor
칸 시미즈
카츠미 스에미츠
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210033950A publication Critical patent/KR20210033950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

고집적화에 적합한 구조의 반도체 장치를 제공한다. 이 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며, 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다.

Description

반도체 장치
본 개시는 기억 소자를 갖는 반도체 장치에 관한 것이다.
종래, CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터를 포함하는 반도체 집적 회로에서, 그 고집적화나 동작 속도의 고속화가 검토되어지고 있다. 근래에는 저소비 전력의 관점에서 휘발성 메모리로부터 불휘발성 메모리로의 전환이 검토되어지고 있고, 예를 들면 MRAM(Magnetoresistive Random Access Memory)의 개발이 진행되어지고 있다(예를 들면 특허 문헌 1 참조).
특허 문헌 1: 일본 특개2015-65407호 공보
그런데, 이와 같은 반도체 집적 회로를 갖는 반도체 장치에서는, 한층 더 고집적화가 요구되어지고 있다. 따라서 고집적화에 적합한 구조를 갖는 반도체 장치를 제공하는 것이 바람직하다.
본 개시의 한 실시 형태로서의 반도체 장치는, 제1의 표면을 포함하는 제1 기판과, 그 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비한다. 제1 기판은 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 갖는다. 제2 기판은 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는다.
본 개시의 한 실시 형태로서의 반도체 장치에서는, 제1 기판에서의 제1 배선층과 제2 기판에서의 기억 소자의 거리가 접근한 상태가 된다.
본 개시의 한 실시 형태로서의 반도체 장치에 의하면 고집적화에 적합하다. 또한, 본 개시의 효과는 이것으로 한정되는 것이 아니고, 이하의 기재된 어느 효과라도 좋다.
도 1은 본 개시의 제1의 실시 형태에 관한 촬상 장치의 한 구성례를 도시하는 단면도.
도 2는 도 1에 도시한 촬상 장치의 주요부 구성례를 확대하여 도시하는 단면도.
도 3은 본 개시의 제1의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 4는 본 개시의 제3의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 5는 본 개시의 제4의 변형례로서의 촬상 장치의 주요부 구성례를 확대하여 도시하는 단면도.
도 6은 본 개시의 제5의 변형례로서의 촬상 장치의 주요부 구성례를 확대하여 도시하는 단면도.
도 7은 본 개시의 제2의 실시 형태에 관한 촬상 장치의 한 구성례를 도시하는 단면도.
도 8은 본 개시의 제5의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 9는 본 개시의 제6의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 10은 본 개시의 제7의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 11은 본 개시의 제8의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 12는 본 개시의 제3의 실시 형태에 관한 전자 기기의 전체 구성례를 도시하는 개략도.
도 13은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 14는 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 15는 본 개시의 제9의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 16은 본 개시의 제10의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 17은 본 개시의 제11의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 18은 본 개시의 제12의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 19는 본 개시의 제13의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 20은 본 개시의 제14의 변형례로서의 촬상 장치의 전체 구성례를 도시하는 단면도.
도 21은 본 개시의 제15의 변형례로서의 촬상 장치의 개략 구성례를 도시하는 블록도.
이하, 본 개시의 실시 형태에 관해 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시 형태(2층 구조의 촬상 장치의 예)
1-1. 기본 형태
1-2. 제1의 변형례
1-3. 제2의 변형례
1-4. 제3의 변형례
1-5. 제4의 변형례
2. 제2의 실시 형태(3층 구조의 촬상 장치의 예)
2-1. 기본 형태
2-2. 제5의 변형례
2-3. 제6의 변형례
2-4. 제7의 변형례
2-5. 제8의 변형례
3. 제3의 실시 형태(전자 기기에의 적용례)
4. 이동체에의 응용례
5. 그 밖의 변형례
<1. 제1의 실시 형태>
≪1-1. 기본 형태≫
[촬상 장치(1)의 구성]
도 1은 본 개시의 제1의 실시 형태에 관한 반도체 장치로서의 촬상 장치(1)의 전체 구성례를 모식적으로 도시한 단면도이다.
도 1에 도시한 바와 같이 촬상 장치(1)는 표면(10S)을 포함하는 제1 기판으로서의 센서 기판(10)과 표면(20S)을 포함하는 제2 기판으로서의 회로 기판(20)이 적층된 2층 구조를 갖고 있다. 촬상 장치(1)에서는, 위치(P1)에서, 표면(10S)과 표면(20S)이 접합되어 있다. 본 실시 형태에서는, 센서 기판(10)과 회로 기판(20)의 적층 방향을 Z축 방향으로 하고, 센서 기판(10) 및 회로 기판(20)이 각각 넓어지는 면을 XY면으로 한다. 이 촬상 장치(1)는 이른바 이면 조사형의 이미지 센서 디바이스이다.
(센서 기판(10))
센서 기판(10)은 회로 기판(20)에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 배선층(11)과 반도체층(12)을 갖는다. 센서 기판(10)의 배선층(11)에는 전극(13)과 배선(14)이 포함되어 있다. 전극(13) 및 배선(14)은 예를 들면 Cu(구리) 등의 고도전성 비자성 재료에 의해 형성되어 있고, 예를 들면 SiO2 등으로 이루어지는 절연층(11Z)에 매설되어 있다. 단, 전극(13)의 일부는 표면(10S)에 노출하여 있다. 반도체층(12)은 예를 들면 Si(실리콘) 기판이다.
센서 기판(10)은 반도체층(12)에서 보아 배선층(11)과 반대측에서 차례로 적층된 절연층(15)과 반도체층(16)과 컬러 필터층(17)과 마이크로 렌즈층(18)을 또한 갖고 있다. 반도체층(16)에는 예를 들면 CMOS를 이용한 고체 촬상 소자(IS)가 매설되어 있다. 절연층(15)도 예를 들면 SiO2 등으로 이루어진다.
(회로 기판(20))
회로 기판(20)은 센서 기판(10)에 가까운 위치로부터 차례로 적층된 배선층(21)과 기억 소자층(22)과 반도체층(23)을 갖는다.
배선층(21)에서, 배선(26-1∼26-6)과 비아(27-1∼27-6)와 전극(28)이 예를 들면 SiO2 등으로 이루어지는 절연층(21Z)에 매설되어 있다. 단, 전극(28)의 일부는 표면(20S)에 노출하여 있고, 표면(10S)에 노출하여 있는 전극(13)과 접합되어 접합부(CS)를 형성하고 있다. 또한, 센서 기판(10)은 고체 촬상 소자(IS)가 복수 배치된 화소 영역(R1)과 그 화소 영역(R1)을 둘러싸는 주변 영역(R2)을 포함하고 있고, 센서 기판(10)과 회로 기판(20)의 적층 방향(Z축 방향)에서 화소 영역(R1)과 겹쳐지는 위치에 접합부(CS)가 형성되어 있으면 좋다. 단, 접합부(CS)는 주변 영역(R2)에 형성되어 있어도 좋다. 또한, 전극(28), 배선(26-1∼26-6) 및 비아(27-1∼27-6)는 모두 예를 들면 Cu(구리) 등의 고도전성 비자성 재료에 의해 형성되어 있다. 전극(13)과 전극(28)은 예를 들면 전극(13)을 구성하는 Cu와 전극(28)을 구성하는 Cu가 직접 접합되는 Cu-Cu 접합에 의해 접합부(CS)를 형성하고 있다. 이 Cu-Cu 접합에 의해, 전극(13)과 전극(28)의 전기적 도통이 확보되어 있다. 또한, 배선(26-1∼26-6)과 비아(27-1∼27-6)는 기억 소자층(22)의 측부터 차례로 교대로 적층되어 있다. 또한, 이하의 설명에서는, 배선(26-1∼26-6)을 포괄적으로 배선(26)이라고 하고, 비아(27-1∼27-6)를 포괄적으로 비아(27)라고 하는 경우가 있다.
기억 소자층(22)은 트랜지스터(20Tr)와 기억 소자(24)와 콘택트층(25A)과 콘택트층(25B)을 갖고 있다. 트랜지스터(20Tr)는 기억 소자(24)와 반도체층(23)의 사이 예를 들면 반도체층(23)의 표면 근방에 마련되어 있다. 콘택트층(25A)은 기억 소자(24)와 트랜지스터(20Tr)에서의 소스 전극 또는 드레인 전극 중의 어느 일방과를 접속하는 도전층이다. 또한, 콘택트층(25B)은 기억 소자(24)와 배선(26-1)을 접속하는 도전층이다. 또한, 트랜지스터(20Tr)에서의 소스 전극 또는 드레인 전극 중의 타방은 콘택트층(22C1)과 콘택트층(22C2)을 통하여 다른 배선(26-1)과 접속되어 있다. 이들의 트랜지스터(20Tr), 기억 소자(24), 콘택트층(25A) 및 콘택트층(25B) 등은 절연층(22Z)에 매설되어 있다.
[기억 소자(24) 근방의 상세한 구성]
다음에, 도 2를 참조하여, 기억 소자(24) 근방에서의 구성에 관해 설명한다. 도 2는, 도 1에 도시한 기억 소자(24)의 근방을 확대하여 상세를 도시한 확대 단면도이다.
도 2에 도시한 바와 같이 회로 기판(20)에서의 기억 소자(24)의 근방에는 절연성의 측벽부(SW)와 H2(수소 가스) 등의 투과를 방지하는 수소 블록층(29)이 마련되어 있다. 측벽부(SW)는 기억 소자(24)의 단면(24T)을 XY면 내에서 둘러싸도록 덮고 있다. 측벽부(SW)의 구성 재료로서는, Ti(티탄), Zr(지르코늄) 또는 Hf(하프늄)의 제4족 원소를 포함하는 도전성 재료, V(바나듐), Nb(니오브) 또는 Ta(탄탈)의 제5족 원소를 포함하는 도전성 재료, 또는, 그들 제4족 원소의 질화물 또는 제5족 원소의 질화물을 들 수 있다. 또한, 측벽부(SW)의 구성 재료로서는, Al2O3(알루미나), ZnO2(과산화아연) 또는 SiN(질화규소) 등의 비도전성 재료를 이용할 수도 있다. 수소 블록층(29)은 측벽부(SW)의 외면의 적어도 일부를 더 덮고 있다. 수소 블록층(29)은 예를 들면 스퍼터링법에 의해 형성되는 박층이고, 측벽부(SW)의 외면을 XY면 내에서 둘러싸도록 덮고 있으면 좋다. 수소 블록층(29)은 예를 들면 Ti(티탄) 등의 수소를 흡장하는 금속재료를 포함하고 있고, 수소 가스 외에, O2(산소 가스)나 H2O(물) 및 수소 래디칼 등의 투과를 블록하면 좋다. 수소 가스, 산소 가스, 물 및 수소 래디칼은 모두 기억 소자(24)의 성능 열화를 야기할 가능성을 갖는 열화 원인 물질이다. 이와 같은 열화 원인 물질은 촬상 장치(1)의 제조 공정, 특히, 표면(10S)과 표면(20S)의 접합시나, 배선층(21)에서의 배선(26) 및 비아(27) 등의 형성시에 발생하는 경우가 있다. 수소 블록층(29)의 존재에 의해, 상기한 열화 원인 물질이 기억 소자(24)에 도달하기 어려워진다.
기억 소자(24)는 예를 들면 자기 터널 접합(MTJ) 소자 등의 예를 들면 Z축 방향에서 적층된 복수의 자성층을 포함하는 적층체이고, Z축 방향으로 센스 전류가 공급됨에 의해, 정보의 기록 및 그 정보의 판독이 이루어지게 되어 있다. 기억 소자(24)는 적층 방향(Z축 방향)에서 콘택트층(25A)과 콘택트층(25B)의 사이에 끼여 있다. 회로 기판(20)은 콘택트층(25A)과 기억 소자(24)의 사이에 마련된 제1 단자로서의 하부 전극(BE)과 기억 소자(24)와 콘택트층(25B)의 사이에 마련된 제2 단자로서의 상부 전극(TE)을 또한 가진다. 하부 전극(BE) 및 상부 전극(TE)은 예를 들면 Ti, TiN(질화티탄), Ta(탄탈), TaN(질화탄탈), W(텅스텐), Cu 및 Al(알루미늄) 중의 1종 이상을 포함하는 고도전성 재료에 의해 구성되어 있어도 좋다. 하부 전극(BE) 및 상부 전극(TE)은 단층 구조로 한정되지 않고, 복수의 도전층이 적층된 적층 구조를 갖고 있어도 좋다. 또한, 하부 전극(BE)의 두께(ZBE)보다도 상부 전극(TE)의 두께(ZTE)가 큰 것이 바람직하다. 상기한 열화 원인 물질이 기억 소자(24)에 의해 도달하기 어려워지기 때문이다.
콘택트층(25A)은 예를 들면 코어(25A1)와 그 코어(25A1)의 주위를 덮는 배리어층(25A2)의 2층 구조를 갖는다. 마찬가지로, 콘택트층(25B)은 코어(25B1)와 그 코어(25B1)의 주위를 덮는 배리어층(25B2)의 2층 구조를 갖는다. 코어(25A1, 25B1)은 예를 들면 Cu, W 또는 Al 등의 고도전성 재료를 주체로 하는 재료로 이루어진다. 배리어층(25A2, 25B2)은 Ti의 단체 또는 Ta(탄탈)의 단체, 또는 그들 Ti 및 Ta의 적어도 일방을 포함하는 합금 등을 주체로 하는 재료로 이루어진다.
기억 소자(24)는 예를 들면, 스핀 주입에 의해 후술하는 기억층의 자화 방향을 반전시켜서 정보의 기억을 행하는, 스핀 주입 자화 반전형 기억 소자(STT-MTJ;Spin Transfer Torque-Magnetic Tunnel Junctions)인 것이 바람직하다. STT-MTJ는 고속 기록 판독이 가능하기 때문에, 휘발성 메모리로 치환되는 불휘발성 메모리로서 유망시 되고 있다.
기억 소자(24)는 예를 들면, 콘택트층(25A)에 가까운 쪽부터 차례로, 하지층과, 자화 고정층과, 절연층과, 기억층과, 캡층이 적층된 적층 구조를 갖는다. 기억 소자(24)에서는, 1축 이방성을 갖는 기억층의 자화 방향을 변화시킴에 의해 정보의 기억이 행해진다. 기억층의 자화와 자화 고정층의 자화의 상대적인 각도(평행 또는 반평행)에 의해 정보의 「0」 또는 「1」이 규정된다.
기억 소자(24)에서의 하지층 및 캡층은 예를 들면 Ta, Ru 등의 금속막 또는 그 적층막에 의해 구성되어 있다.
기억 소자(24)에서의 자화 고정층은 기억층의 기억 정보(자화 방향)의 기준이 되는 리퍼런스층이다. 자화 고정층은 그 자화의 방향이 막면 수직 방향에 고정된 자기 모멘트를 갖는 강자성체에 의해 구성되어 있다. 자화 고정층은 예를 들면 Co-Fe-B에 의해 구성되어 있다.
자화 고정층의 자화의 방향은 기록이나 판독에 의해 변화하는 것은 바람직하지 않지만, 반드시 특정한 방향에 고정되어 있을 필요는 없다. 기억층의 자화의 방향보다도 자화 고정층의 자화의 방향이 움직이기 어려워지도록 하면 좋기 때문이다. 예를 들면, 자화 고정층이 기억층과 비교하여, 보다 큰 보자력을 가지며, 보다 큰 자기막 두께를 가지며, 또는, 보다 큰 자기 덤핑 정수를 갖도록 하면 좋다. 자화 고정층의 자화의 방향을 고정하려면, 예를 들면 PtMn이나 IrMn 등의 반강자성체를 자화 고정층에 접촉시켜서 마련하면 좋다. 또는, 그와 같은 반강자성체에 접촉한 자성체를 Ru 등의 비자성체를 통하여 자기적으로 자화 고정층과 결합시킴으로써, 자화 고정층의 자화의 방향을 간접적으로 고정해도 좋다.
기억 소자(24)에서의 절연층은 터널 배리어층(터널 절연층)이 되는 중간층이고, 예를 들면, 산화알루미늄 또는 산화마그네슘(MgO)에 의해 구성되어 있다. 그 중에서도, 이 절연층은 산화마그네슘에 의해 구성되어 있는 것이 바람직하다. 자기 저항 변화율(MR비)을 높게 하는 것이 가능해지고, 스핀 주입의 효율을 향상시켜서, 기억층의 자화 방향을 반전시키기 위한 전류 밀도를 저감하는 것이 가능해지기 때문이다.
기억 소자(24)에서의 기억층은 자화 고정층의 자화의 방향이 막면 수직 방향으로 자유롭게 변화한 자기 모멘트를 갖는 강자성체에 의해 구성되어 있다. 기억층은 예를 들면 Co-Fe-B에 의해 구성되어 있다.
[촬상 장치(1)의 작용 효과]
이상 설명한 바와 같이 본 실시 형태의 촬상 장치(1)는 센서 기판(10)의 표면(10S)과 회로 기판(20)의 표면(20S)이 첩합(貼合)된 2층 구조를 갖는다. 센서 기판(10)은 회로 기판(20)에 가까운 위치로부터 차례로 적층된 배선층(11)과 반도체층(12)을 갖는다. 회로 기판(20)은 센서 기판(10)에 가까운 위치로부터 차례로 적층된 배선층(21)과 기억 소자층(22)과 반도체층(23)을 갖는다. 이 때문에, 센서 기판(10)에서의 배선층(11)과 회로 기판(20)에서의 기억 소자(24)의 거리가 접근한 상태가 된다. 따라서, 센서 기판(10)에서의 배선층(11)의 전극(13)과 회로 기판(20)에서의 기억 소자(24)를 연결하는 배선(26) 및 비아(27)의 길이를 단축할 수 있고, 배선(26) 등의 전기 저항을 저감할 수 있는데다, 제조 프로세스의 간소화를 도모할 수 있다. 게다가, XY면내 방향으로의 퍼짐을 억제하여, 스페이스 절약화를 실현할 수 있고, 촬상 장치(1) 전체의 치수를 축소화 하는데 기여한다. 따라서 본 실시 형태에서의 촬상 장치(1)는 고집적화에 적합하다.
또한, 본 실시 형태의 촬상 장치(1)에서는, 기억 소자(24)의 주위에 수소 블록층(29)을 마련하도록 했기 때문에, 촬상 장치(1)의 제조 과정에서 발생하는 수소 가스 등의 열화 원인 물질이 기억 소자(24)에 도달하는 것을 막을 수 있다. 이 때문에, 기억 소자(24)의 성능 열화를 효과적으로 억제할 수 있다. 또한, 촬상 장치(1)에서는, 기억 소자(24)를 Z축 방향에서 끼우도록 마련된 하부 전극(BE) 및 상부 전극(TE)에 티탄을 함유시키도록 하면, 상기한 열화 원인 물질이 기억 소자(24)에 도달하는 것을 보다 효과적으로 막을 수 있다. 특히, 하부 전극(BE)의 두께(ZBE)보다도 상부 전극(TE)의 두께(ZTE)를 크게 한 경우에는 기억 소자(24)에의 열화 원인 물질의 진입을 보다 더 효과적으로 막을 수 있다. 또한, 하부 전극(BE)의 두께(ZBE)보다도 상부 전극(TE)의 두께(ZTE)를 크게 함에 의해, 기억 소자(24) 형성 후에 있어서의 다른 공정, 예를 들면, 콘택트층(25B)을 상부 전극(TE)과 접속하기 위한 측벽부(SW)의 개구를 형성한 구멍 뚫기 공정 등에서의 기억 소자(24)에의 데미지를 완화할 수 있다.
또한, 촬상 장치(1)에서는, 콘택트층(25A)을 코어(25A1)와 배리어층(25A2)의 2층 구조에 의해 구성하도록 했다. 이 때문에, 예를 들면 코어(25A1)를 W(텅스텐)를 이용하여 CVD법에 의해 형성함에 의해, Z축 방향으로 가늘고 길게 연재되는 형상의 콘택트층(25A)을 실현할 수 있다. 따라서, 좁은 영역 내에 다수의 기억 소자(24)를 배열한 경우에도 대응할 수 있고, 고집적화에 이바지한다. 여기서, W(텅스텐)는 절연층(20Z)의 구성 재료, 예를 들면 SiO2와의 밀착성이 약한 경향에 있기 때문에, 배리어층(25A2)을 코어(25A1)와 절연층(20Z)의 사이에 개재시킴에 의해, 콘택트층(25A)과 절연층(20Z)의 밀착성을 높일 수 있다. 배리어층(25A2)은 코어(25A1)를 덮는 TiN막과 그 TiN막을 덮는 Ti막의 적층막이라도 좋다. 그 경우, TiN막은 W(텅스텐)와의 밀착성에 특히 우수하고, Ti막은 SiO2와의 밀착성에 특히 우수하기 때문에, 콘택트층(25A)과 절연층(20Z)의 밀착성을 보다 더 높일 수 있다. 또한, 배리어층(25A2)이 Ti(티탄)을 함유하는 경우에는 수소 래디칼 등의 열화 원인 물질을 흡장할 수 있기 때문에, 기억 소자(24)의 성능 열화의 가능성을 보다 더 저감할 수 있다.
또한, 본 실시 형태의 촬상 장치(1)에서는, 각 배선(26)이나 각 비아(27)를 덮도록 Ti(티탄)를 함유하는 배리어층을 더 형성하도록 하여도 좋다. 수소 래디칼 등의 열화 원인 물질이 기억 소자(24)에 도달하는 것을 보다 효과적으로 방지할 수 있기 때문이다.
≪1-2. 제1의 변형례≫
상기 제1의 실시 형태의 촬상 장치(1)에서는, 표면(10S)에 노출한 전극(13)과 표면(20S)에 노출한 전극(28)이 Cu-Cu 접합되도록 했지만, 본 개시는 이것으로 한정되는 것이 아니다. 본 개시는, 도 3에 도시한, 본 개시의 제1의 변형례로서의 촬상 장치(1A)도 포함하는 개념이다. 촬상 장치(1A)에서는, 표면(10S) 및 표면(20S)을 관통하는 비아(V)에 의해, 센서 기판(10)의 배선(14)과 회로 기판(20)의 배선(26-6)이 접속되어 있다. 또한, 촬상 장치(1A)에서는, 표면(10S)에 노출한 전극(13) 및 표면(20S)에 노출한 전극(28)은 존재하지 않는다. 촬상 장치(1A)는 이들의 점을 제외하고, 그밖에는 상기 제1의 실시 형태의 촬상 장치(1)와 실질적으로 같은 구성을 갖는다.
≪1-3. 제2의 변형례≫
본 개시는, 도 4에 도시한, 본 개시의 제2의 변형례로서의 촬상 장치(1B)도 포함하는 개념이다. 촬상 장치(1B)에서는, 배선(26-6)으로부터 표면(20S), 표면(10S), 배선층(11) 및 반도체층(12)을 관통하여 반도체층(16)에 도달하는 관통 비아(V1)와 절연층(15)에 마련되고 비아(V1)와 접속된 배선(19)과 그 배선(19)으로부터 반도체층(12)을 관통하여 배선(14)에 도달하는 비아(V2)가 마련되어 있다. 또한, 촬상 장치(1B)에서는, 촬상 장치(1A)와 마찬가지로 표면(10S)에 노출한 전극(13) 및 표면(20S)에 노출한 전극(28)은 존재하지 않는다. 촬상 장치(2B)는 이들의 점을 제외하고, 그밖에는 상기 제1의 실시 형태의 촬상 장치(1)와 실질적으로 같은 구성을 갖는다.
≪1-4. 제3의 변형례≫
도 5는, 본 개시의 제3의 변형례로서의 촬상 장치(1C)에서의 기억 소자(24)의 근방을 확대하여 상세를 도시한 확대 단면도이다. 도 5에 도시한 바와 같이 촬상 장치(1C)에서는, XY면내 방향에서, 콘택트층(25B)의 배리어층(25B2)의 외경(Φ25B)이 기억 소자(24)의 외경(Φ24)보다도 크고, 측벽부(SW)의 외경(ΦSW)과 거의 일치하고 있다. 이 때문에, 콘택트층(25B)의 배리어층(25B2)이 수소 블록층(29)과 접속되어 있다. 이 때문에, 배리어층(25B2)과 수소 블록층(29)의 간극으로부터 측벽부(SW)를 통하여 기억 소자(24)에 진입하는 것을 막을 수 있다. 또한, 콘택트층(25A)의 배리어층(25A2)과 수소 블록층(29)은 측벽부(SW)에 의해 전기적으로 분리되어 있다. 따라서 수소 블록층(29)을 경유하여 콘택트층(25A)과 콘택트층(25B)이 단락하는 일은 없다.
≪1-5. 제4의 변형례≫
도 6은 본 개시의 제4의 변형례로서의 촬상 장치(1D)에서의 기억 소자(24)의 근방을 확대하여 상세를 도시한 확대 단면도이다. 도 6에 도시한 바와 같이 촬상 장치(1D)에서는, XY면내 방향에서 상부 전극(TE)의 외경(ΦTE)이 기억 소자(24)의 외경(Φ24)보다도 크다. 촬상 장치(1D)에서는, 이와 같은 구성에 의해, 콘택트층(25B)을 형성할 때의 상부 전극(TE)에 대한 콘택트층(25B)의 위치맞춤이 용이해진다. 또한, XY면내 방향에서 보다 큰 치수를 갖는 상부 전극(TE)을 기억 소자(24)에 씌움에 의해, 기억 소자(24)의 상층, 즉 배선층(21) 등으로부터의 열화 원인 물질이 기억 소자(24)에 진입하는 것을 효과적으로 막을 수 있다.
<2. 제2의 실시 형태>
≪2-1. 기본 형태≫
[촬상 장치(2)의 구성]
도 7은 본 개시의 제2의 실시 형태로서의 촬상 장치(2)의 단면 구성을 도시한 것이다. 상기 제1의 실시 형태에서는, 고체 촬상 소자(IS)를 포함하는 센서 기판(10)의 표면(10S)과 기억 소자(24)를 포함하는 회로 기판(20)의 표면(20S)을 접합한 2층 구조의 촬상 장치(1)를 예시하여 설명했다. 이에 대해, 제2의 실시 형태에 관한 촬상 장치(2)는 도 7에 도시한 바와 같이 로직 기판(40)과 중간 기판(50)과 센서 기판(10)이 차례로 적층된 3층 구조를 갖는다. 촬상 장치(2)의 센서 기판(10)은 상기 제1의 실시 형태에서의 촬상 장치(1)의 센서 기판(10)과 실질적으로 같기 때문에, 그 설명을 생략한다. 또한, 촬상 장치(2)에서는, 로직 기판(40)이 본 개시의 「제1 기판」에 대응하는 한 구체례이고, 중간 기판(50)이 본 개시의 「제2 기판」에 대응하는 한 구체례이고, 센서 기판(10)이 본 개시의 「제3 기판」에 대응하는 한 구체례이다.
촬상 장치(2)에서는, 로직 기판(40)의 표면(40S)과 중간 기판(50)의 표면(50S1)이 위치(P1)에 있어서 접합되어 있고, 중간 기판(50)의 이면(50S2)과 센서 기판(10)의 표면(10S)이 위치(P2)에 있어서 접합되어 있다.
(로직 기판(40))
로직 기판(40)은 중간 기판(50)에 가까운 위치로부터 차례로 적층된 배선층(41)과 반도체층(42)을 갖는다. 배선층(41)에는 예를 들면 신호 처리 회로 등의 로직 회로가 형성되어 있다.
배선층(41)에서, 로직 회로를 구성하는 배선(46-1∼46-6), 비아(47-1∼47-6), 트랜지스터(40Tr) 및 전극(48)이 예를 들면 SiO2 등으로 이루어지는 절연층(41Z)에 매설되어 있다. 단, 전극(48)의 일부는 표면(40S)에 노출되어 있다. 또한, 전극(48), 배선(46-1∼46-6) 및 비아(47-1∼47-6)는 모두 예를 들면 Cu(구리) 등의 고도전성 비자성 재료에 의해 형성되어 있다. 또한, 배선(46-1∼46-6)과 비아(47-1∼47-6)는 반도체층(42)의 측부터 차례로 교대로 적층되어 있다. 또한, 이하의 설명에서는, 배선(46-1∼46-6)을 포괄적으로 배선(46)이라고 하고, 비아(47-1∼47-6)를 포괄적으로 비아(47)라고 하는 경우가 있다. 또한, 반도체층(42)은 예를 들면 Si(실리콘) 기판이다.
(중간 기판(50))
중간 기판(50)은 로직 기판(40)에 가까운 위치로부터 차례로 적층된 배선층(51)과 반도체층(52)과 배선층(53)을 갖는다.
배선층(51)은 전극(54)과 배선(55)과 기억 소자(56)와 콘택트층(57A)과 콘택트층(57B)과 트랜지스터(50Tr)를 갖고 있다. 전극(54), 배선(55), 기억 소자(56), 콘택트층(57A), 콘택트층(57B) 및 트랜지스터(50Tr)는 예를 들면 SiO2 등으로 이루어지는 절연층(51Z)에 매설되어 있다. 단, 전극(54)의 일부는 표면(50S1)에 노출하여 있고, 표면(40S)에 노출하여 있는 전극(48)과 접합되어 접합부(CS1)를 형성하고 있다. 또한, 전극(54), 배선(55) 및 콘택트층(57A, 57B)은 모두 예를 들면 Cu(구리) 등의 고도전성 비자성 재료에 의해 형성되어 있다. 기억 소자(56)는 상기 제1의 실시 형태의 촬상 장치(1)에서의 기억 소자(24)와 실질적으로 같은 구성을 갖는다. 트랜지스터(50Tr)는 기억 소자(56)와 반도체층(52)의 사이 예를 들면 반도체층(52)의 표면 근방에 마련되어 있다. 콘택트층(57A)은 기억 소자(56)와 트랜지스터(50Tr)에서의 소스 전극 또는 드레인 전극 중 어느 일방과 접속하는 도전층이다. 또한, 콘택트층(57B)은 기억 소자(56)와 배선(55)을 접속하는 도전층이다. 또한, 트랜지스터(50Tr)에서의 소스 전극 또는 드레인 전극 중의 타방은 콘택트층(57C1)과 콘택트층(57C2)을 통하여 다른 배선(55)과 접속되어 있다. 반도체층(52)은 예를 들면 Si(실리콘) 기판이다.
배선층(53)은 전극(58)과 그 전극(58)의 주위를 충전한 절연층(53Z)을 갖고 있다. 전극(58)은 콘택트층(59)에 의해, 배선층(51)에서의 배선(55)과 접속되어 있다. 또한, 전극(58)의 일부는 이면(50S2)에 노출하여 있고, 표면(10S)에 노출하여 있는 전극(13)과 접합되어 접합부(CS2)를 형성하고 있다. 전극(54) 및 콘택트층(59B)은 모두 예를 들면 Cu(구리) 등의 고도전성 비자성 재료에 의해 형성되어 있다.
또한, 촬상 장치(2)에서는, 적층 방향(Z축 방향)에서 화소 영역(R1)과 겹쳐지는 위치에 접합부(CS1, CS2)가 형성되어 있으면 좋다. 단, 접합부(CS1, CS2)는 주변 영역(R2)에 형성되어 있어도 좋다. 또한, 전극(54)과 전극(48)은 예를 들면 전극(54)을 구성하는 Cu와 전극(48)을 구성하는 Cu가 직접 접합되는 Cu-Cu 접합에 의해 접합부(CS1)를 형성하고 있다. 이 Cu-Cu 접합에 의해, 전극(54)과 전극(48)의 전기적 도통이 확보되어 있다. 마찬가지로, 전극(58)과 전극(13)은 예를 들면 전극(58)을 구성하는 Cu와 전극(13)을 구성하는 Cu가 직접 접합되는 Cu-Cu 접합에 의해 접합부(CS2)를 형성하고 있다. 이 Cu-Cu 접합에 의해, 전극(58)과 전극(13)의 전기적 도통이 확보되어 있다.
[촬상 장치(2)의 작용 효과]
이상 설명한 바와 같이 본 실시 형태의 촬상 장치(2)는 로직 기판(40)과 중간 기판(50)과 센서 기판(10)이 차례로 적층된 3층 구조를 갖는다. 여기서, 로직 기판(40)의 표면(40S)과 중간 기판(50)의 표면(50S1)이 대향하도록 첩합되어 있다. 로직 기판(40)은 중간 기판(50)에 가까운 위치로부터 차례로 적층된 배선층(41)과 반도체층(42)을 갖는다. 중간 기판(50)은 로직 기판(40)에 가까운 위치로부터 차례로 적층된 기억 소자(56)를 포함하는 배선층(51)과 반도체층(52)을 갖는다. 이 때문에, 로직 기판(40)에서의 배선층(41)과 중간 기판(50)에서의 기억 소자(56)의 거리가 접근한 상태가 된다. 따라서, 로직 기판(40)에서의 배선층(41)에 마련된 전극(48)과 중간 기판(50)에서의 기억 소자(56)를 연결하는 배선 등의 길이를 단축할 수 있고, 그 배선 등의 전기 저항을 저감할 수 있는데다가, 제조 프로세스의 간소화를 도모할 수 있다. 게다가, XY면내 방향으로의 퍼짐을 억제하고, 스페이스 절약화를 실현할 수 있고, 촬상 장치(2) 전체의 치수를 축소화 하는데 기여한다. 따라서 본 실시 형태에서의 촬상 장치(2)는 고집적화에 적합하다.
또한, 본 실시 형태의 촬상 장치(2)에서도, 기억 소자(56)의 주위에 수소 블록층을 마련하도록 하면, 촬상 장치(2)의 제조 과정에서 발생하는 수소 가스 등의 열화 원인 물질이 기억 소자(56)에 도달하는 것을 막을 수 있다. 그 결과, 기억 소자(56)의 성능 열화를 회피할 수 있다.
≪2-2. 제5의 변형례≫
상기 제2의 실시 형태의 촬상 장치(2)에서는, 중간 기판(50)과 센서 기판(10)의 계면에 있어서, 이면(50S2)에 노출한 전극(58)과 표면(10S)에 노출한 전극(13)이 Cu-Cu 접합되도록 했지만, 본 개시는 이것으로 한정되는 것이 아니다. 본 개시는, 도 8에 도시한, 본 개시의 제5의 변형례로서의 촬상 장치(2A)도 포함하는 개념이다. 촬상 장치(2A)에서는, 콘택트층(59) 대신의 콘택트층(59A)이 이면(50S2), 표면(10S), 배선층(11) 및 반도체층(12)을 관통하고 있고, 이 콘택트층(59A)에 의해, 센서 기판(10)의 배선(14)과 중간 기판(50)의 배선(55)이 접속되어 있다. 또한, 촬상 장치(2A)에서는, 표면(10S)에 노출한 전극(13) 및 이면(50S2)에 노출한 전극(58)은 존재하지 않는다. 촬상 장치(2A)는 이들의 점을 제외하고, 그밖에는 상기 제2의 실시 형태의 촬상 장치(2)와 실질적으로 같은 구성을 갖는다.
≪2-3. 제6의 변형례≫
본 개시는, 도 9에 도시한, 본 개시의 제6의 변형례로서의 촬상 장치(2B)도 포함하는 개념이다. 촬상 장치(2B)에서는, 콘택트층(59B)이 마련되어 있다. 콘택트층(59B)은 배선(46-6)으로부터 표면(40S), 표면(50S1), 배선층(51), 반도체층(52), 배선층(53), 이면(50S2), 표면(10S), 배선층(11), 반도체층(12) 및 절연층(15)을 관통하여 반도체층(16)에 도달하도록 마련되어 있다. 또한, 촬상 장치(2B)에서는, 표면(10S)에 노출한 전극(13), 이면(50S2)에 노출한 전극(58), 표면(50S1)에 노출한 전극(54) 및 표면(40S)에 노출한 전극(48)은 존재하지 않는다. 촬상 장치(2B)는 이들의 점을 제외하고, 그밖에는 상기 제2의 실시 형태의 촬상 장치(2)와 실질적으로 같은 구성을 갖는다.
≪2-4. 제7의 변형례≫
본 개시는, 도 10에 도시한, 본 개시의 제7의 변형례로서의 촬상 장치(2C)도 포함하는 개념이다. 촬상 장치(2C)에서는, 배선(46-6)으로부터 표면(40S), 표면(40S1), 배선층(51), 반도체층(52), 배선층(53), 이면(50S2), 표면(10S), 배선층(11), 반도체층(12) 및 절연층(15)을 관통하여 반도체층(16)에 도달하는 콘택트층(59C)과 절연층(15)에 마련되어 콘택트층(59C)과 접속된 배선(19A)과 그 배선(19A)으로부터 반도체층(12)을 관통하여 배선(14)에 도달하는 비아(V2)가 마련되어 있다. 또한, 촬상 장치(2C)에서는, 배선층(53)에 매설되어 콘택트층(59C)과 접속된 배선(19B)과 그 배선(19B)으로부터 반도체층(52) 및 절연층(51Z)을 관통하여 배선(55)에 도달하는 비아(V3)가 또한 마련되어 있다. 또한, 촬상 장치(2C)에서는, 촬상 장치(2B)와 마찬가지로 표면(10S)에 노출한 전극(13), 이면(50S2)에 노출한 전극(58), 표면(50S1)에 노출한 전극(54) 및 표면(40S)에 노출한 전극(48)은 존재하지 않는다. 촬상 장치(2C)는 이들의 점을 제외하고, 그밖에는 상기 제2의 실시 형태의 촬상 장치(2)와 실질적으로 같은 구성을 갖는다.
≪2-5. 제8의 변형례≫
본 개시는, 도 11에 도시한, 본 개시의 제8의 변형례로서의 촬상 장치(2D)도 포함하는 개념이다. 촬상 장치(2D)는 로직 기판(40) 대신에 로직 기판(40A)을 구비하고, 중간 기판(50) 대신에 중간 기판(50A)을 구비하도록 했다. 촬상 장치(2D)는 이들의 점을 제외하고, 그밖에는 상기 제2의 실시 형태의 촬상 장치(2)와 실질적으로 같은 구성을 갖는다. 구체적으로는, 상기 촬상 장치(2)에서는, 도 7에 도시한 바와 같이 중간 기판(50)에 기억 소자(56)를 마련하도록 했다. 이에 대해, 촬상 장치(2D)에서는, 도 11에 도시한 바와 같이 중간 기판(50A)은 기억 소자를 포함하지 않고, 로직 기판(40A)에 기억 소자(49)을 마련하도록 했다.
<3. 제3의 실시 형태: 전자 기기에의 적용례>
도 12는, 본 기술을 적용한 전자 기기로서의 카메라(2000)의 구성례를 도시하는 블록도이다.
카메라(2000)는 렌즈군 등으로 이루어지는 광학부(2001), 상술한 촬상 장치(1, 1A∼1D, 2, 2A∼2D)(이하, 촬상 장치(1) 등이라고 한다) 등이 적용되는 촬상 장치(촬상 디바이스)(2002) 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(2003)를 구비한다. 또한, 카메라(2000)는 프레임 메모리(2004), 표시부(2005), 기록부(2006), 조작부(2007) 및 전원부(2008)도 구비한다. DSP 회로(2003), 프레임 메모리(2004), 표시부(2005), 기록부(2006), 조작부(2007) 및 전원부(2008)는 버스 라인(2009)을 통하여 상호 접속되어 있다.
광학부(2001)는 피사체로부터의 입사광(상광)을 취입하여 촬상 장치(2002)의 촬상면상에 결상한다. 촬상 장치(2002)는 광학부(2001)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
표시부(2005)는 예를 들면, 액정 패널이나 유기 EL 패널 등의 패널형 표시 장치로 이루어지고, 촬상 장치(2002)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(2006)는 촬상 장치(2002)로 촬상된 동화 또는 정지화를 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(2007)는 유저에 의한 조작하에, 카메라(2000)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(2008)는 DSP 회로(2003), 프레임 메모리(2004), 표시부(2005), 기록부(2006) 및 조작부(2007)의 동작 전원이 되는 각종의 전원을 이들 공급 대상에 대해 적절히 공급한다.
상술한 바와 같이 촬상 장치(2002)로서, 상술한 촬상 장치(1) 등을 이용함으로써, 양호한 화상의 취득을 기대할 수 있다.
<4. 이동체에의 응용례>
본 개시에 관한 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 13은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 13에 도시한 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는 키를 대체하는 휴대기로부터 발신된 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은 이들의 전파 또는 신호의 입력을 접수하고, 차량의 도어락 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 좋다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광한 광은 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별해도 좋다.
마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차내외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030)으로 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030)으로 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하고, 하이 빔을 로 빔에 전환한 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 13의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 14는, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 14에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는 주로 차량(12100)의 후방의 화상을 취득한다. 차실내의 프런트글라스의 상부에 구비되는 촬상부(12105)는 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 14에는 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)은 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합됨에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는 선행차와 내차의 사이에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량(12100)의 주변의 장애물을 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행해진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어해도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명했다. 본 개시에 관한 기술은 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 1 등에 도시한 촬상 장치(1) 등을 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해, 차량 제어 시스템의 우수한 동작이 기대될 수 있다.
<5. 그 밖의 변형례>
이상, 몇 가지의 실시 형태 및 변형례를 들어 본 개시를 설명했지만, 본 개시는 상기 실시 형태 등으로 한정되는 것이 아니고, 여러가지의 변형이 가능하다. 예를 들면 도 15에 도시한 촬상 장치(3)와 같이 회로 기판(20)에서의 기억 소자(24)와 표면(20S)의 사이에 추가 수소 블록층(60)을 더 마련하도록 하여도 좋다. 도 15는, 본 개시의 제9의 변형례로서의 촬상 장치(3)의 전체 구성례를 도시하는 단면도이다. 촬상 장치(3)는 그 점을 제외하고, 그밖에는 도 1에 도시한 촬상 장치(1)와 실질적으로 같은 구성을 갖는다. 촬상 장치(3)와 같이 추가 수소 블록층(60)을 더 마련함으로써, 촬상 장치(3)의 제조 과정에서 발생하는 수소 가스 등의 열화 원인 물질이 기억 소자(24)에 도달하는 것을 충분히 막을 수 있다. 또한, 추가 수소 블록층(60)은 화소 영역(R1) 및 주변 영역(R2)의 쌍방에 걸쳐 전면적으로 마련되어 있는 것이 바람직하지만, 화소 영역(R1) 및 주변 영역(R2) 중의 일부의 영역에 선택적으로 마련되어 있어도 좋다. 추가 수소 블록층(60)을 XY면내의 일부 영역에 선택적으로 마련하는 경우는, 적층 방향(Z축 방향)에서 기억 소자와 맞겹치는 위치에 마련하도록 하면 좋다. 또한, 추가 수소 블록층(60)은 배선의 일부와 겸용하도록 하여도 좋다.
또한, 본 개시에서는, 예를 들면 도 16∼18에 각각 도시한 회로 기판(20)과 센서 기판(10)의 2층 구조를 갖는 촬상 장치(1E∼1G)와 같이 회로 기판(20)에서의 표면(20S)과 가장 표면(20S)에 가까운 배선(26-6)의 사이에 추가 블록층(61∼63)을 더 마련하도록 하여도 좋다. 도 16∼18은 각각, 본 개시의 제10∼12의 변형례로서의 촬상 장치(1E∼1G)의 전체 구성례를 도시하는 단면도이다. 촬상 장치(1E∼1G)는 각각, 추가 블록층(61∼63)을 더 마련하도록 한 점을 제외하고, 그밖에는 도 1, 3, 4에 도시한 촬상 장치(1, 1A, 1B)와 실질적으로 같은 구성을 갖는다. 마찬가지로, 예를 들면 도 19에 도시한 로직 기판(40)과 중간 기판(50)과 센서 기판(10)의 3층 구조를 갖는 촬상 장치(2E)와 같이 로직 기판(40)에서의 표면(40S)과 가장 표면(40S)에 가까운 배선(46-6)의 사이에 추가 블록층(64)을 더 마련하도록 하여도 좋다. 도 19는, 본 개시의 제13의 변형례로서의 촬상 장치(2E)의 전체 구성례를 도시하는 단면도이다. 촬상 장치(2E)는 추가 블록층(64)을 더 마련하도록 한 점을 제외하고, 그밖에는 도 11에 도시한 촬상 장치(2D)와 실질적으로 같은 구성을 갖는다. 또한, 배선(26-6) 및 배선(46-6)의 구성 재료로서는, 알루미늄(Al)이 알맞다. 또한, 추가 블록층(61∼64)의 구성 재료로서는, 예를 들면 SiN(질화규소)가 알맞다. 또한, 추가 블록층(61∼64)은 XY면 내에서, 예를 들면 비아(27-6, V, V1, 47-6)가 형성된 영역 이외를 전면적으로 덮고 있는 것이 바람직하다. 단, 도 20에 도시한 촬상 장치(2F)와 같이 화소 영역(R1)에만 추가 블록층(65)을 마련하도록 하여도 좋다. 도 20은 본 개시의 제14의 변형례로서의 촬상 장치(2F)의 전체 구성례를 도시하는 단면도이다.
도 16∼20에 각각 도시한 촬상 장치(1E∼1G, 2E, 2F)와 같이 추가 블록층(61∼65)을 더 마련함으로써, 촬상 장치(1E∼1G, 2E, 2F)의 제조 과정에서 발생하는 수소 가스 등의 열화 원인 물질이 기억 소자(24) 또는 기억 소자(49)에 도달하는 것을 충분히 막을 수 있다. 촬상 장치(1E∼1G, 2E, 2F)에서는, 배선(26-6) 및 비아(27-6)의 주위를 덮는 층간 절연막인 절연층(21Z)을 XY면에 따라 구획하도록, 추가 블록층(61∼65)을 각각 마련하도록 하고 있다. 절연층(21Z)은 기억 소자(24, 49)의 성능 열화를 일으킬 가능성이 있는 열화 원인 물질인 수소 가스, 산소 가스 및 수소 래디칼의 발생원이 될 수 있는 수분의 함유율이 다른 부분보다도 높다. 따라서 추가 블록층(61∼65)을 마련함에 의해, 상술한 열화 원인 물질로부터 기억 소자(24, 49)을 효과적으로 보호할 수 있다.
또한, 본 개시의 반도체 장치는, 예를 들면 도 21에 도시한 고체 촬상 장치(1010A)에 적용 가능하다.
도 21에 도시한 고체 촬상 장치(1010A)는 예를 들면 센서 기판(1020)과 회로 기판(1030)이 상하로 적층된 구조를 구비한다. 본 개시의 반도체 장치는, 예를 들면 도 21에 도시한 메모리부(1032)를 구성하는 반도체 장치로서 적용 가능하다.
도 21에 도시한 센서 기판(1020)은 예를 들면 센서부(1021)와 행 선택부(1025)를 구비한다. 센서부(1021)는 행렬형상으로 배치된 복수의 센서(1040)를 갖는다. 센서(1040)는 예를 들면 포토 다이오드(1041), 전송 트랜지스터(전송 게이트라고도 한다)(1042), 리셋 트랜지스터(1043), 증폭 트랜지스터(1044), 선택 트랜지스터(1045), 부유 확산 영역부(FD)(1046)를 갖는다. 행 선택부(1025)는 회로 기판(1030)측에서 주어지는 어드레스 신호를 기초로, 센서부(1021)의 각 센서(1040)를 행 단위로 선택한다. 또한, 여기서는, 행 선택부(1025)를 센서 기판(1020)에 마련했지만, 회로 기판(1030)에 마련하는 것도 가능하다.
도 21에 도시한 회로 기판(1030)은 예를 들면 신호 처리부(1031), 메모리부(1032), 데이터 처리부(1033), 제어부(1034), 전류원(1035), 디코더(1036), 행 디코더(1037) 및 인터페이스(IF)부(1038) 등을 구비한다. 또한, 센서부(1021)의 각 센서(1040)를 구동하는 센서 구동부(도시 생략)가 마련되어 있다.
신호 처리부(1031)는 예를 들면 센서부(1021)의 각 센서(1040)로부터 센서행마다 판독된 아날로그 신호에 대해, 센서열 단위로 병렬(열 병렬)로 디지털화(AD 변환)를 포함하는 소정의 신호 처리를 행하는 구성으로 할 수 있다. 그리고, 신호 처리부(1031)는 센서부(1021)의 각 센서(1040)로부터 신호선(1026)에 판독된 아날로그 신호를 디지털화하는 아날로그-디지털 변환기(AD 변환기)(1050)를 갖고 있고, AD 변환된 화상 데이터(디지털 데이터)를 메모리부(1032)에 전송한다.
신호선(1026)은 예를 들면 행렬형상으로 센서(1040)가 배열된 센서부(1021)에 대해, 센서행마다 행 제어선, 센서열마다 열 신호선(수직 신호선)이 배선되어 있다.
또한, 신호 처리부(1031)는 또한, AD 변환기(1050)에서의 AD 변환할 때에 이용하는 참조 전압을 생성하는 참조 전압 생성부(1054)를 가져도 좋다. 참조 전압 생성부(1054)는 예를 들면, DA 변환기(디지털-아날로그 변환기)를 이용하여 구성할 수 있는데, 이것으로 한정하는 것은 아니다.
AD 변환기(1050)는 예를 들면 비교기(콤퍼레이터)(1051) 및 카운터부(1052)를 갖는다. 비교기(1051)는 센서부(1021)의 각 센서(1040)로부터 신호선(1026)을 통하여 판독된 아날로그 신호를 비교 입력으로 하고, 참조 전압 생성부(1054)로부터 공급되는 참조 전압을 기준 입력으로 하여, 양 입력을 비교한다. 카운터부(1052)로서, 예를 들면, 업/다운 카운터가 이용된다. 카운터부(1052)에는 비교기(1051)에 대한 참조 전압의 공급 시작 타이밍과 같은 타이밍에 클록(CK)이 주어진다. 업/다운 카운터인 카운터부(1052)는 클록(CK)에 동기하여 다운 카운트, 또는, 업 카운트를 행함으로써, 비교기(1051)의 출력 펄스의 펄스 폭의 기간, 즉, 비교 동작의 시작으로부터 비교 동작의 종료까지의 비교 기간을 계측한다. 그리고, 카운터부(1052)의 카운트 결과(카운트 값)가, 아날로그 신호를 디지털화한 디지털 값(화상 데이터)이 된다.
데이터 래치부(1055)는 AD 변환기(1050)에서 디지털화된 화상 데이터를 래치한다. 메모리부(1032)는 신호 처리부(1031)에서 소정의 신호 처리가 시행된 화상 데이터를 격납한다. 데이터 처리부(1033)는 메모리부(1032)에 격납된 화상 데이터를 소정의 순번대로 판독하고, 여러가지의 처리를 행하여, 인터페이스(IF)(1038)를 통하여 칩 밖으로 출력한다.
제어부(1034)는 예를 들면 칩 밖으로부터 주어지는 수평 동기 신호(XHS), 수직 동기 신호(XVS) 및 마스터 클록(MCK) 등의 기준 신호에 의거하여, 센서 구동부(도시 생략)나, 메모리부(1032), 데이터 처리부(1033) 등의 신호 처리부(1031)의 각 동작의 제어를 행한다. 이때, 제어부(1034)는 센서 기판(1020)측의 회로(행 선택부(1025)나 센서부(1021))와 회로 기판(1030)측의 신호 처리부(1031)(메모리부(1032), 데이터 처리부(1033) 등)와의 동기를 취하면서, 제어를 행한다.
전류원(1035)에는 예를 들면 센서부(1021)의 각 센서(1040)로부터 센서열마다 아날로그 신호가 판독되는 신호선(1026)의 각각이 접속되어 있다. 전류원(1035)은 예를 들면, 신호선(1026)에 어떤 일정한 전류를 공급하도록, 게이트 전위가 일정 전위에 바이어스된 MOS 트랜지스터로 이루어지다, 이른바, 부하 MOS 회로 구성을 갖는다. 이 부하 MOS 회로로 이루어지는 전류원(1035)은 선택된 행에 포함되는 센서(1040)의 증폭 트랜지스터(1044)에 정전류를 공급함에 의해, 증폭 트랜지스터(1044)를 소스 폴로워로서 동작시킨다.
디코더(1036)는 제어부(1034)의 제어하에, 센서부(1021)의 각 센서(1040)를 행 단위로 선택할 때에, 그 선택행의 어드레스를 지정하는 어드레스 신호를 행 선택부(1025)에 대해 준다. 행 디코더(1037)는 제어부(1034)의 제어하에, 메모리부(1032)에 화상 데이터를 기록하거나, 메모리부(1032)로부터 화상 데이터를 판독하거나 할 때의 행 어드레스를 지정한다.
센서 기판(1020)과 회로 기판(1030)은 예를 들면 반도체 기판을 관통하는 TSV(Through-Silicon Via) 등의 접속부를 통하여 전기적으로 접속된다. TSV를 이용한 접속에는 예를 들면, 센서 기판(1020)에 마련된 TSV와 센서 기판(1020)으로부터 회로 기판(1030)에 걸쳐서 마련된 TSV의 2개의 TSV를 칩 외표(外表)에서 접속하는, 이른바 Twin TSV 방식이나, 센서 기판(1020)으로부터 회로 기판(1030)까지 관통하는 TSV로 양자를 접속하는, 이른바 Shared TSV 방식 등을 이용할 수 있다.
또한, 센서 기판(1020)과 회로 기판(1030)은 예를 들면 서로의 접합면에 형성된 전극 패드끼리를 첩합하는, 이른바 금속 접합 등의 접속부를 통하여 전기적으로 접속된다. 이때, 전극 패드는 구리 등의 금속으로 형성되고, Cu-Cu 접합이라고도 한다. 그 밖에, 센서 기판(1020)과 회로 기판(1030)의 접속부에는 범프 접합 등을 이용할 수도 있다.
또한, 상기 실시 형태 등에서는 촬상 장치를 예시하도록 했지만, 본 개시의 반도체 장치는 이것으로 한정되는 것이 아니다.
또한, 본 명세서 중에 기재된 효과는 어디까지나 예시이고 그 기재로 한정되는 것이 아니고, 다른 효과가 있어도 좋다. 또한, 본 기술은 이하와 같은 구성을 취할 수 있는 것이다.
(1) 제1의 표면을 포함하는 제1 기판과,
상기 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비하고,
상기 제1 기판은 상기 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며,
상기 제2 기판은 상기 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는 반도체 장치.
(2) 상기 제1 기판은 상기 제1의 표면에 노출한 제1 전극을 포함하고,
상기 제2 기판은 상기 제1의 표면에 노출하여 상기 제1 전극과 접합되는 제2 전극을 포함하는 상기 (1) 기재의 반도체 장치.
(3) 상기 제2 기판은 상기 기억 소자층에서 보아 상기 제2 반도체층과 반대측에 위치하는, 제2 배선을 포함하는 제2 배선층을 더 갖는 상기 (1) 또는 (2)에 기재된 반도체 장치.
(4) 상기 제2 기판은 상기 기억 소자와 상기 제2 반도체층의 사이에 마련된 소스 전극 및 드레인 전극을 포함하는 트랜지스터와 상기 기억 소자와 상기 소스 전극 또는 상기 드레인 전극을 접속하는 제1 콘택트층과,
상기 기억 소자와 상기 제2 배선을 접속하는 제2 콘택트층을 더 갖는 상기 (3) 기재의 반도체 장치.
(5) 상기 제2 기판은 상기 기억 소자의 단면을 덮는 보호막과,
상기 보호막의 외면의 적어도 일부를 덮는 수소 블록층을 더 가지며,
상기 기억 소자는, 상기 제1 기판과 상기 제2 기판의 적층 방향에서 상기 제1 콘택트층과 상기 제2 콘택트층의 사이에 끼여 있는 상기 (4) 기재의 반도체 장치.
(6) 상기 제2 기판은 상기 제1 콘택트층과 상기 기억 소자의 사이에 마련된 제1 단자와,
상기 제2 콘택트층과 상기 기억 소자의 사이에 마련된 제2 단자를 더 구비하고,
상기 제1 단자의 두께보다도 상기 제2 단자의 두께가 큰 상기 (5) 기재의 반도체 장치.
(7) 상기 제2 단자는 티탄을 함유하는 상기 (6) 기재의 반도체 장치.
(8) 상기 제2 단자의 면내 방향의 치수가 상기 기억 소자의 면내 방향의 치수보다도 큰 상기 (6) 또는 (7)에 기재된 반도체 장치.
(9) 상기 수소 블록층은 티탄을 포함하는 상기 (5) 내지 (8) 중 어느 하나에 기재된 반도체 장치.
(10) 상기 제2 콘택트층은 상기 수소 블록층과 접속된 티탄 함유층에 의해 덮여 있는 상기 (9) 기재의 반도체 장치.
(11) 상기 제1 기판은 상기 제1 반도체층에서 보아 상기 제1 배선층과 반대측에 마련된 촬상 소자를 더 갖는 상기 (1) 내지 (10) 중 어느 하나에 기재된 반도체 장치.
(12) 상기 제1 기판은 상기 제1의 표면에 노출한 제1 전극을 포함하고,
상기 제2 기판은 상기 제1의 표면에 노출하여 상기 제1 전극과 접합되는 제2 전극을 포함하는 상기 (11) 기재의 반도체 장치.
(13) 상기 제1 기판은 상기 촬상 소자가 복수 배치된 화소 영역과, 상기 화소 영역을 둘러싸는 주변 영역을 포함하고,
상기 제1 기판과 상기 제2 기판의 적층 방향에서 상기 화소 영역과 겹쳐지는 위치에 상기 제1 전극과 상기 제2 전극의 접합부가 형성되어 있는 상기 (12)에 기재된 반도체 장치.
(14) 상기 제2 기판에서 보아 상기 제1 기판과 반대측에 마련되고, 상기 제2 기판에서의 상기 제2의 표면과 반대측의 제2의 이면과 접합된 제3의 표면을 포함하는 제3 기판을 더 구비한 상기 (1) 내지 (13) 중 어느 하나에 기재된 반도체 장치.
(15) 상기 제1 기판에서 보아 상기 제2 기판과 반대측에 마련되고, 상기 제1 기판에서의 상기 제1의 표면과 반대측의 제1의 이면과 접합된 제3의 표면을 포함하는 제3 기판을 더 구비한 상기 (1) 내지 (13) 중 어느 하나에 기재된 반도체 장치.
(16) 상기 제2 기판은 상기 기억 소자와 상기 제2의 표면의 사이에 추가 수소 블록층을 더 갖는 상기 (1) 내지 (15) 중 어느 하나에 기재된 반도체 장치.
본 출원은 일본 특허청에서 2018년 7월 24일에 출원된 일본 특허출원 번호 2018-138609호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그것들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (16)

  1. 제1의 표면을 포함하는 제1 기판과,
    상기 제1의 표면과 접합되는 제2의 표면을 포함하는 제2 기판을 구비하고,
    상기 제1 기판은 상기 제2 기판에 가까운 위치로부터 차례로 적층된 제1 배선을 포함하는 제1 배선층과 제1 반도체층을 가지며,
    상기 제2 기판은 상기 제1 기판에 가까운 위치로부터 차례로 적층된 기억 소자를 포함하는 기억 소자층과 제2 반도체층을 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 기판은 상기 제1의 표면에 노출한 제1 전극을 포함하고,
    상기 제2 기판은 상기 제1의 표면에 노출하여 상기 제1 전극과 접합되는 제2 전극을 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제2 기판은 상기 기억 소자층에서 보아 상기 제2 반도체층과 반대측에 위치하는, 제2 배선을 포함하는 제2 배선층을 더 갖는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 제2 기판은 상기 기억 소자와 상기 제2 반도체층의 사이에 마련된 소스 전극 및 드레인 전극을 포함하는 트랜지스터와,
    상기 기억 소자와 상기 소스 전극 또는 상기 드레인 전극을 접속하는 제1 콘택트층과,
    상기 기억 소자와 상기 제2 배선을 접속하는 제2 콘택트층을 더 갖는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 제2 기판은 상기 기억 소자의 단면을 덮는 보호막과,
    상기 보호막의 외면의 적어도 일부를 덮는 수소 블록층을 더 가지며,
    상기 기억 소자는, 상기 제1 기판과 상기 제2 기판의 적층 방향에서 상기 제1 콘택트층과 상기 제2 콘택트층의 사이에 끼여 있는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 제2 기판은 상기 제1 콘택트층과 상기 기억 소자의 사이에 마련된 제1 단자와,
    상기 제2 콘택트층과 상기 기억 소자의 사이에 마련된 제2 단자를 더 구비하고,
    상기 제1 단자의 두께보다도 상기 제2 단자의 두께가 큰 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서,
    상기 제2 단자는 티탄을 함유하는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서,
    상기 제2 단자의 면내 방향의 치수가 상기 기억 소자의 면내 방향의 치수보다도 큰 것을 특징으로 하는 반도체 장치.
  9. 제5항에 있어서,
    상기 수소 블록층은 티탄을 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제2 콘택트층은 상기 수소 블록층과 접속된 티탄 함유층에 의해 덮여 있는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 제1 기판은 상기 제1 반도체층에서 보아 상기 제1 배선층과 반대측에 마련된 촬상 소자를 더 갖는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 제1 기판은 상기 제1의 표면에 노출한 제1 전극을 포함하고,
    상기 제2 기판은 상기 제1의 표면에 노출하여 상기 제1 전극과 접합되는 제2 전극을 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서,
    상기 제1 기판은 상기 촬상 소자가 복수 배치된 화소 영역과, 상기 화소 영역을 둘러싸는 주변 영역을 포함하고,
    상기 제1 기판과 상기 제2 기판의 적층 방향에서 상기 화소 영역과 겹쳐지는 위치에 상기 제1 전극과 상기 제2 전극의 접합부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  14. 제1항에 있어서,
    상기 제2 기판에서 보아 상기 제1 기판과 반대측에 마련되고, 상기 제2 기판에서의 상기 제2의 표면과 반대측의 제2의 이면과 접합된 제3의 표면을 포함하는 제3 기판을 더 구비한 것을 특징으로 하는 반도체 장치.
  15. 제1항에 있어서,
    상기 제1 기판에서 보아 상기 제2 기판과 반대측에 마련되고, 상기 제1 기판에서의 상기 제1의 표면과 반대측의 제1의 이면과 접합된 제3의 표면을 포함하는 제3 기판을 더 구비한 것을 특징으로 하는 반도체 장치.
  16. 제1항에 있어서,
    상기 제2 기판은 상기 기억 소자와 상기 제2의 표면의 사이에 추가 수소 블록층을 더 가지는 것을 특징으로 하는 반도체 장치.
KR1020207037293A 2018-07-24 2019-07-24 반도체 장치 KR20210033950A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-138609 2018-07-24
JP2018138609 2018-07-24
PCT/JP2019/028995 WO2020022375A1 (ja) 2018-07-24 2019-07-24 半導体装置

Publications (1)

Publication Number Publication Date
KR20210033950A true KR20210033950A (ko) 2021-03-29

Family

ID=69182190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037293A KR20210033950A (ko) 2018-07-24 2019-07-24 반도체 장치

Country Status (6)

Country Link
US (1) US20210273002A1 (ko)
EP (1) EP3828921A4 (ko)
JP (1) JPWO2020022375A1 (ko)
KR (1) KR20210033950A (ko)
CN (1) CN112424928A (ko)
WO (1) WO2020022375A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022142865A (ja) * 2021-03-17 2022-10-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2023132810A (ja) * 2022-03-11 2023-09-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
TW202410687A (zh) * 2022-07-27 2024-03-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
WO2024111457A1 (ja) * 2022-11-25 2024-05-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置、その製造方法、及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065407A (ja) 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
JP2015050339A (ja) * 2013-09-02 2015-03-16 ソニー株式会社 半導体装置およびその製造方法
ES2731802T3 (es) 2014-06-03 2019-11-19 Novartis Ag Derivados de naftiridinodiona como supresores de mutaciones sin sentido
WO2017038403A1 (ja) * 2015-09-01 2017-03-09 ソニー株式会社 積層体
KR102473664B1 (ko) * 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065407A (ja) 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット

Also Published As

Publication number Publication date
WO2020022375A1 (ja) 2020-01-30
JPWO2020022375A1 (ja) 2021-08-02
US20210273002A1 (en) 2021-09-02
EP3828921A4 (en) 2021-09-08
EP3828921A1 (en) 2021-06-02
CN112424928A (zh) 2021-02-26
TW202008465A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
KR20210033950A (ko) 반도체 장치
JP7362198B2 (ja) 受光素子、測距モジュール、および、電子機器
US11798968B2 (en) Image pickup device and electronic apparatus
JP2018117117A (ja) 受光素子、撮像素子、および、撮像装置
JP2018148116A (ja) 固体撮像装置、および電子機器
WO2020045122A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2020017338A1 (ja) 受光素子および測距モジュール
TW202013704A (zh) 半導體裝置
WO2018163720A1 (ja) 撮像素子および撮像装置
JP2020162100A (ja) 受光装置および測距モジュール
KR20230073185A (ko) 고체 촬상 장치 및 전자 기기
US11670625B2 (en) Imaging unit having a stacked structure and electronic apparatus including the imaging unit
US11362126B2 (en) Light reception device and distance measurement module
US20230361145A1 (en) Semiconductor device, method of manufacturing semiconductor device, and imaging element
JPWO2019078291A1 (ja) 撮像装置
US20220159208A1 (en) Imaging device and electronic apparatus
JP2020035916A (ja) 撮像装置および電子機器
TWI840389B (zh) 半導體裝置
TWI843744B (zh) 半導體裝置
WO2024084865A1 (ja) 半導体装置
TWI837162B (zh) 固態攝像裝置及電子機器
US20230326938A1 (en) Solid-state imaging device and recognition system
WO2020045143A1 (ja) 半導体装置
US20230316693A1 (en) Solid-state imaging device and recognition system
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application