KR20230073185A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230073185A
KR20230073185A KR1020237008143A KR20237008143A KR20230073185A KR 20230073185 A KR20230073185 A KR 20230073185A KR 1020237008143 A KR1020237008143 A KR 1020237008143A KR 20237008143 A KR20237008143 A KR 20237008143A KR 20230073185 A KR20230073185 A KR 20230073185A
Authority
KR
South Korea
Prior art keywords
pixel
semiconductor layer
photoelectric conversion
pixels
unit
Prior art date
Application number
KR1020237008143A
Other languages
English (en)
Inventor
도모키 히라마츠
히데아키 도가시
노부히로 가와이
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230073185A publication Critical patent/KR20230073185A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/601—Assemblies of multiple devices comprising at least one organic radiation-sensitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

양자 효율의 향상을 가능하게 한다. 실시 형태에 따른 고체 촬상 장치는, 행렬상으로 배열되는 복수의 화소(110)를 구비하고, 상기 화소 각각은 제1 반도체층(35)과, 상기 제1 반도체층의 제1 면측에 배치된 광전 변환부(PD1)와, 상기 제1 반도체층에 있어서의 상기 제1 면과 반대측인 제2 면측에 근접 배치된 축적 전극(37)과, 상기 제1 반도체층의 상기 제2 면으로부터 연장 돌출되는 배선(61, 62, 63, 64)과, 상기 배선을 통해 상기 제1 반도체층에 접속된 부유 확산 영역(FD1)과, 상기 배선에 근접 배치된 제1 게이트 전극을 구비한다.

Description

고체 촬상 장치 및 전자 기기
본 개시는 고체 촬상 장치 및 전자 기기에 관한 것이다.
근년, 복수의 광전 변환 소자를 반도체 기판의 기판 두께 방향으로 적층한 적층형 이미지 센서가 제안되어 있다. 예를 들어, 특허문헌 1에는, 위조색을 해결하는 방법으로서, 동일한 화소의 세로 방향으로 그린, 블루 및 레드 각각의 파장의 광을 광전 변환하는 광전 변환 영역을 적층하고, 그린의 광전 변환 영역은 유기 광전 변환막으로 구성한다고 하는 적층형 고체 촬상 장치가 제안되어 있다. 또한, 특허문헌 2에는, 광전 변환으로 발생해서 축적 전극의 상측에 고인 전하를, 축적 전극의 하방에 설치한 포집 전극으로 세로 방향으로 전송하는 구조도 제안되어 있다.
일본특허공개 제2017-157816호 공보 일본특허공개 제2016-63156호 공보
그러나, 종래의 적층형 고체 촬상 장치에서는, 유기 광전 변환막에 발생한 전하를 유기 광전 변환막의 하층에 위치하는 반도체층에 효율적으로 축적해 둘 수 없고, 그에 따라, 양자 효율이 저하되어버린다고 하는 과제가 존재했다.
그래서 본 개시는 양자 효율의 향상을 가능하게 하는 고체 촬상 장치 및 전자 기기를 제안한다.
상기의 과제를 해결하기 위해서, 본 개시에 관한 일 형태의 고체 촬상 장치는, 행렬상으로 배열되는 복수의 화소를 구비하고, 상기 화소 각각은, 제1 반도체층과, 상기 제1 반도체층의 제1 면측에 배치된 광전 변환부와, 상기 제1 반도체층에 있어서의 상기 제1 면과 반대측인 제2 면측에 근접 배치된 축적 전극과, 상기 제1 반도체층의 상기 제2 면으로부터 연장 돌출되는 배선과, 상기 배선을 통해 상기 제1 반도체층에 접속된 부유 확산 영역과, 상기 배선에 근접 배치된 제1 게이트 전극을 구비한다.
도 1은 일 실시 형태에 따른 전자 기기의 개략 구성예를 도시하는 모식도이다.
도 2는 일 실시 형태에 따른 전자 기기를 사용한 측거 장치의 개략 구성예를 도시하는 블록도이다.
도 3은 일 실시 형태에 이미지 센서의 개략 구성예를 도시하는 블록도이다.
도 4는 일 실시 형태에 따른 이미지 센서의 적층 구조예를 도시하는 도면이다.
도 5는 일 실시 형태에 따른 화소 어레이부의 개략 구성예를 도시하는 모식도이다.
도 6은 일 실시 형태에 따른 단위 화소의 개략 구성예를 도시하는 회로도이다.
도 7은 일 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 회로도이다.
도 8은 일 실시 형태에 따른 이미지 센서의 단면 구조예를 도시하는 단면도이다.
도 9는 일 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 모식도이다.
도 10은 일 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 회로도이다.
도 11은 일 실시 형태의 변형예에 관한 이미지 센서의 단면 구조예를 도시하는 단면도이다.
도 12는 일 실시 형태의 제1 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 13은 도 12에 있어서의 A-A 단면을 나타내는 수평 단면도이다.
도 14는 도 12에 있어서의 A-A 단면의 다른 예를 나타내는 수평 단면도이다.
도 15는 도 12에 있어서의 A-A 단면의 또 다른 예를 나타내는 수평 단면도이다.
도 16은 일 실시 형태의 제2 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 17은 일 실시 형태의 제3 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 18은 일 실시 형태의 제4 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 19는 일 실시 형태의 제5 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 20은 도 19에 있어서의 B-B 단면을 나타내는 수평 단면도이다.
도 21은 일 실시 형태의 제6 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 22는 일 실시 형태의 제7 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 23은 도 22에 있어서의 C-C 단면을 나타내는 수평 단면도이다.
도 24는 일 실시 형태의 제8 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 25는 일 실시 형태의 제9 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 26은 일 실시 형태의 제10 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 27은 일 실시 형태의 제11 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 28은 일 실시 형태의 제12 예에 관한 화소의 단면 구조예를 나타내는 수직 단면도이다.
도 29는 일 실시 형태의 제13 예에 관한 화소의 단면 구조예를 나타내는 수직 단면도이다.
도 30은 일 실시 형태의 제13 예에 관한 화소의 다른 단면 구조예를 나타내는 수직 단면도이다.
도 31은 일 실시 형태의 제14 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 32는 도 31에 있어서의 D-D 단면을 나타내는 수평 단면도이다.
도 33은 일 실시 형태의 제15 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 34는 일 실시 형태의 제16 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 35는 일 실시 형태의 제17 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 36은 일 실시 형태의 제18 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 37은 일 실시 형태의 제19 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 38은 일 실시 형태의 제20 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 39는 일 실시 형태의 제20 예에 관한 화소의 다른 단면 구조를 나타내는 수직 단면도이다.
도 40은 일 실시 형태의 제1 구동예를 설명함에 있어서 인용하는 화소의 단면 구조예를 나타내는 수직 단면도이다.
도 41은 도 40에 있어서의 E-E면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 1).
도 42는 도 40에 있어서의 E-E면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 2).
도 43은 도 40에 있어서의 E-E면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 2의 2).
도 44는 일 실시 형태의 제2 구동예를 설명함에 있어서 인용하는 화소의 단면 구조예를 나타내는 수직 단면도이다.
도 45는 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 1).
도 46은 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 2).
도 47은 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 3).
도 48은 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 4).
도 49는 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 2의 2).
도 50은 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다(그 4의 2).
도 51은 본 개시의 제1 베리에이션에 관한 이미지 센서의 단면 구조예를 나타내는 수직 단면도이다.
도 52는 도 51에 있어서의 I-I 단면을 나타내는 수평 단면도이다.
도 53은 본 개시의 제2 베리에이션에 관한 이미지 센서의 단면 구조예를 나타내는 수직 단면도이다.
도 54는 도 53에 있어서의 II-II 단면을 나타내는 수평 단면도이다.
도 55는 본 개시를 적용한 전자 기기로서의 촬상 장치의 일 실시 형태의 구성예를 도시하는 블록도이다.
도 56은 차량 제어 시스템의 개략적인 구성의 일례를 도시하는 블록도이다.
도 57은 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 도시하는 설명도이다.
도 58은 내시경 수술 시스템의 개략적인 구성의 일례를 도시하는 도면이다.
도 59는 카메라 헤드 및 CCU의 기능 구성의 일례를 도시하는 블록도이다.
이하에, 본 개시의 실시 형태에 대해서 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 있어서, 동일한 부위에는 동일한 번호를 붙임으로써 중복된 설명을 생략한다.
또한, 이하에 나타내는 항목 순서에 따라 본 개시를 설명한다.
1. 일 실시 형태
1.1 시스템 구성예
1.2 고체 촬상 장치의 구성예
1.3 고체 촬상 장치의 적층 구조예
1.4 단위 화소의 구성예
1.5 단위 화소의 회로 구성예
1.5.1 회로 구성의 변형예
1.6 단위 화소의 단면 구조예
1.7 각 층의 재료
1.8 단위 화소의 변형예
1.8.1 단위 화소의 구성예
1.8.2 단위 화소의 회로 구성예
1.8.3 단위 화소의 단면 구조예
1.9 양자 효율의 향상
1.9.1 제1 예
1.9.2 제2 예
1.9.3 제3 예
1.9.4 제4 예
1.9.5 제5 예
1.9.6 제6 예
1.9.7 제7 예
1.9.8 제8 예
1.9.9 제9 예
1.9.10 제10 예
1.9.11 제11 예
1.9.12 제12 예
1.9.13 제13 예
1.9.14 제14 예
1.9.15 제15 예
1.9.16 제16 예
1.9.17 제17 예
1.9.18 제18 예
1.9.19 제19 예
1.9.20 제20 예
1.10 화소 구동예
1.10.1 제1 구동예
1.10.2 제2 구동예
1.10.3 제3 구동예
1.11 정리
2. 단면 구조의 베리에이션
2.1 제1 베리에이션
2.2 제2 베리에이션
3. 촬상 장치의 구성예
4. 이동체에의 응용예
5. 내시경 수술 시스템에의 응용예
1. 일 실시 형태
먼저, 일 실시 형태에 따른 고체 촬상 장치(이하, 이미지 센서라고 한다), 전자 기기 및 인식 시스템에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 본 실시 형태에서는, CMOS(Complementary Metal-Oxide Semiconductor)형의 이미지 센서에 본 실시 형태에 따른 기술을 적용한 경우를 예시하지만, 이것에 한정되지 않고, 예를 들어 CCD(Charge-Coupled Device)형의 이미지 센서나 ToF(Time-of-Flight) 센서나 동기형 또는 비동기형의 EVS(Event Visio Sensor) 등, 광전 변환 소자를 구비하는 다양한 센서에 본 실시 형태에 따른 기술을 적용하는 것이 가능하다. 또한, CMOS형의 이미지 센서란, CMOS 프로세스를 응용해서, 또는 부분적으로 사용해서 작성된 이미지 센서여도 된다.
1.1 시스템 구성예
도 1은 본 실시 형태에 따른 전자 기기의 개략 구성예를 도시하는 모식도이고, 도 2는 본 실시 형태에 따른 전자 기기를 사용한 측거 장치의 개략 구성예를 도시하는 블록도이다.
도 1에 도시한 바와 같이, 본 실시 형태에 따른 전자 기기(1)는 레이저 광원(1010)과, 조사 렌즈(1030)와, 촬상 렌즈(1040)와, 이미지 센서(100)와, 시스템 제어부(1050)를 구비한다.
레이저 광원(1010)은, 도 2에 도시한 바와 같이, 예를 들어 수직 공진기형 면발광 레이저(VCSEL)(1012)와, VCSEL(1012)을 구동하는 광원 구동부(1011)로 구성된다. 단, VCSEL(1012)에 한정되지 않고, LED(Light Emitting Diode) 등의 다양한 광원이 사용되어도 된다. 또한, 레이저 광원(1010)은 점 광원, 면 광원, 선 광원의 어느 것이어도 된다. 면 광원 또는 선 광원의 경우, 레이저 광원(1010)은, 예를 들어 복수의 점 광원(예를 들어 VCSEL)이 1차원 또는 2차원으로 배열된 구성을 구비해도 된다. 또한, 본 실시 형태에 있어서, 레이저 광원(1010)은, 예를 들어 적외(IR)광 등, 가시광의 파장대와는 다른 파장대의 광을 출사해도 된다.
조사 렌즈(1030)는 레이저 광원(1010)의 출사면측에 배치되고, 레이저 광원(1010)으로부터 출사한 광을 소정의 확대각의 조사광으로 변환한다.
촬상 렌즈(1040)는 이미지 센서(100)의 수광면측에 배치되고, 입사광에 의한 상을 이미지 센서(100)의 수광면에 결상한다. 입사광에는, 레이저 광원(1010)으로부터 출사해서 피사체(901)에서 반사한 반사광도 포함될 수 있다.
이미지 센서(100)는, 그 상세에 대해서는 후술하지만, 도 2에 도시한 바와 같이, 예를 들어 복수의 화소가 2차원 격자상으로 배열되는 수광부(1022)와, 수광부(1022)를 구동해서 화상 데이터를 생성하는 센서 제어부(1021)로 구성된다. 수광부(1022)에 배치되는 화소에는, 예를 들어 가시광의 파장대의 광을 검출하는 화소나, 가시광 이외의 파장대의 광, 예를 들어 적외광의 파장대의 광을 검출하는 화소 등이 포함되어도 된다. 그 때, 가시광 이외의 파장대의 광을 검출하는 화소는, 가시광 이외의 파장대의 광의 화상 데이터를 생성하기 위한 화소(이미지 센서용)여도 되고, 물체까지의 거리를 측정하기 위한 화소(ToF 센서용)여도 되고, 휘도 변화를 검출하기 위한 화소(EVS용)여도 된다. 이하, 설명의 간략화를 위해, 수광부(1022)의 각 화소로부터 읽어내어져서 생성된 데이터를 모두 화상 데이터라고 칭한다.
시스템 제어부(1050)는 예를 들어 프로세서(CPU)에 의해 구성되고, 광원 구동부(1011)를 통해 VCSEL(1012)을 구동한다. 또한, 시스템 제어부(1050)는 이미지 센서(100)를 제어함으로써, 화상 데이터를 취득한다. 그 때, 시스템 제어부(1050)는 레이저 광원(1010)에 대한 제어와 동기해서 이미지 센서(100)를 제어함으로써, 레이저 광원(1010)으로부터 출사된 조사광의 반사광을 검출함으로써 얻어진 화상 데이터를 취득해도 된다.
예를 들어, 레이저 광원(1010)으로부터 출사한 조사광은, 조사 렌즈(1030)를 투과하여 피사체(측정 대상물 또는 물체라고도 한다)(901)에 투영된다. 이 투영된 광은 피사체(901)에서 반사된다. 그리고, 피사체(901)에서 반사된 광은, 촬상 렌즈(1040)를 비쳐서 이미지 센서(100)로 입사한다. 이미지 센서(100)에 있어서의 수광부(1022)는 피사체(901)에서 반사한 반사광을 수광해서 화상 데이터를 생성한다. 이미지 센서(100)에서 생성된 화상 데이터는 전자 기기(1)의 애플리케이션 프로세서(1100)에 공급된다. 애플리케이션 프로세서(1100)는 이미지 센서(100)로부터 입력받은 화상 데이터에 대하여 인식 처리나 연산 처리 등의 각종 처리를 실행할 수 있다.
1.2 고체 촬상 장치의 구성예
도 3은 본 실시 형태에 이미지 센서의 개략 구성예를 도시하는 블록도이다. 도 3에 도시한 바와 같이, 이미지 센서(100)는, 예를 들어 화소 어레이부(101)와, 수직 구동 회로(102)와, 신호 처리 회로(103)와, 수평 구동 회로(104)와, 시스템 제어 회로(105)와, 데이터 처리부(108)와, 데이터 저장부(109)를 구비한다. 이하의 설명에 있어서, 수직 구동 회로(102), 신호 처리 회로(103), 수평 구동 회로(104), 시스템 제어 회로(105), 데이터 처리부(108) 및 데이터 저장부(109)는, 주변 회로라고도 칭해진다.
화소 어레이부(101)는 수광한 광량에 따른 전하를 생성하고 또한 축적하는 광전 변환 소자를 갖는 화소(이하, 단위 화소라고 한다)(110)가 행 방향 및 열 방향으로, 즉 2차원 격자상(이하, 행렬상이라고도 한다)으로 배치된 구성을 갖는다. 여기서, 행 방향이란 화소행의 화소의 배열 방향(도면 중, 가로 방향)을 말하고, 열 방향이란 화소열의 화소의 배열 방향(도면 중, 세로 방향)을 말한다.
화소 어레이부(101)에서는, 행렬상의 화소 배열에 대하여, 화소행마다 화소 구동선(LD)이 행 방향을 따라 배선되고, 화소열마다 수직 신호선(VSL)이 열 방향을 따라 배선되어 있다. 화소 구동선(LD)은 화소로부터 신호를 읽어낼 때의 구동을 행하기 위한 구동 신호를 전송한다. 도 3에서는, 화소 구동선(LD)이 1개씩의 배선으로서 나타나 있지만, 1개씩으로 한정되는 것은 아니다. 화소 구동선(LD)의 일단부는 수직 구동 회로(102)의 각 행에 대응한 출력단에 접속되어 있다.
수직 구동 회로(102)는 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(101)의 각 화소를 전체 화소 동시 혹은 행 단위 등으로 구동한다. 즉, 수직 구동 회로(102)는 당해 수직 구동 회로(102)를 제어하는 시스템 제어 회로(105)와 함께, 화소 어레이부(101)의 각 화소의 동작을 제어하는 구동부를 구성하고 있다. 이 수직 구동 회로(102)는 그 구체적인 구성에 대해서는 도시를 생략하지만, 일반적으로, 읽어내기 주사계와 스위프 주사계의 2개의 주사계를 구비하고 있다.
읽어내기 주사계는 단위 화소(110)의 각 화소로부터 신호를 읽어내기 위해서, 화소 어레이부(101)의 단위 화소(110)의 각 화소를 행 단위로 순서대로 선택 주사한다. 단위 화소(110)의 각 화소로부터 읽어내어지는 신호는 아날로그 신호이다. 스위프 주사계는 읽어내기 주사계에 의해 읽어내기 주사가 행해지는 읽어내기행에 대하여, 그 읽어내기 주사보다 노광 시간분만큼 선행해서 스위프 주사를 행한다.
이 스위프 주사계에 의한 스위프 주사에 의해, 읽어내기행의 단위 화소(110)의 각 화소의 광전 변환 소자로부터 불필요한 전하가 스위프됨으로써 당해 광전 변환 소자가 리셋된다. 그리고, 이 스위프 주사계에서 불필요 전하를 스위프(리셋)함으로써, 소위 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 전하를 버리고, 새롭게 노광을 개시하는(전하의 축적을 개시하는) 동작을 의미한다.
읽어내기 주사계에 의한 읽어내기 동작에 의해 읽어내어지는 신호는, 그 직전의 읽어내기 동작 또는 전자 셔터 동작 이후에 수광한 광량에 대응하고 있다. 그리고, 직전의 읽어내기 동작에 의한 읽어내기 타이밍 또는 전자 셔터 동작에 의한 스위프 타이밍으로부터, 금회의 읽어내기 동작에 의한 읽어내기 타이밍까지의 기간이, 단위 화소(110)의 각 화소에 있어서의 전하의 축적 기간(노광 기간이라고도 한다)이 된다.
수직 구동 회로(102)에 의해 선택 주사된 화소행의 각 단위 화소(110)로부터 출력되는 신호는 화소열마다 수직 신호선(VSL)의 각각을 통해서 신호 처리 회로(103)에 입력된다. 신호 처리 회로(103)는 화소 어레이부(101)의 화소열마다, 선택행의 각 화소로부터 수직 신호선(VSL)을 통해서 출력되는 신호에 대하여 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 신호 처리 회로(103)는 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들어 CDS(Correlated Double Sampling: 상관 이중 샘플링) 처리나, DDS(Double Data Sampling) 처리를 행한다. 예를 들어, CDS 처리에 의해, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 역치 변동 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 신호 처리 회로(103)는 그 밖에도, 예를 들어 AD(아날로그-디지털) 변환 기능을 구비하고, 광전 변환 소자로부터 읽어내질 수 있었던 아날로그의 화소 신호를 디지털 신호로 변환해서 출력한다.
수평 구동 회로(104)는 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 신호 처리 회로(103)의 화소열에 대응하는 읽어내기 회로(이하, 화소 회로라고 한다)를 차례로 선택한다. 이 수평 구동 회로(104)에 의한 선택 주사에 의해, 신호 처리 회로(103)에 있어서 화소 회로마다 신호 처리된 화소 신호가 차례로 출력된다.
시스템 제어 회로(105)는 각종 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 당해 타이밍 제너레이터에서 생성된 각종 타이밍을 기초로, 수직 구동 회로(102), 신호 처리 회로(103) 및 수평 구동 회로(104) 등의 구동 제어를 행한다.
데이터 처리부(108)는 적어도 연산 처리 기능을 갖고, 신호 처리 회로(103)로부터 출력되는 화소 신호에 대하여 연산 처리 등의 다양한 신호 처리를 행한다. 데이터 저장부(109)는 데이터 처리부(108)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 저장한다.
또한, 데이터 처리부(108)로부터 출력된 화상 데이터는, 예를 들어 이미지 센서(100)를 탑재하는 전자 기기(1)에 있어서의 애플리케이션 프로세서(1100) 등에 있어서 소정의 처리가 실행되거나, 소정의 네트워크를 통해서 외부로 송신되어도 된다.
1.3 고체 촬상 장치의 적층 구조예
도 4는 본 실시 형태에 따른 이미지 센서의 적층 구조예를 도시하는 도면이다. 도 4에 도시한 바와 같이, 이미지 센서(100)는 수광 칩(121)과 회로 칩(122)이 상하로 적층된 스택 구조를 구비한다. 수광 칩(121)은, 예를 들어 복수의 단위 화소(110)가 행렬상으로 배열되는 화소 어레이부(101)를 구비하는 반도체 칩이며, 회로 칩(122)은, 예를 들어 도 3에 있어서의 주변 회로 등을 구비하는 반도체 칩이어도 된다.
수광 칩(121)과 회로 칩(122)의 접합에는, 예를 들어 각각의 접합면을 평탄화해서 양자를 전자간력으로 접합하는, 소위 직접 접합을 사용할 수 있다. 단, 이에 한정되지 않고, 예를 들어 서로의 접합면에 형성된 구리(Cu)제의 전극 패드끼리를 본딩하는, 소위 Cu-Cu 접합이나, 기타, 범프 접합 등을 사용하는 것도 가능하다.
또한, 수광 칩(121)과 회로 칩(122)은, 예를 들어 반도체 기판을 관통하는 TSV(Through-Silicon Via) 등의 접속부를 통해 전기적으로 접속된다. TSV를 사용한 접속에는, 예를 들어 수광 칩(121)에 마련된 TSV와 수광 칩(121)으로부터 회로 칩(122)에 걸쳐서 마련된 TSV와의 2개의 TSV를 칩 외표에서 접속하는, 소위 트윈TSV 방식이나, 수광 칩(121)으로부터 회로 칩(122)까지 관통하는 TSV에서 양자를 접속하는, 소위 셰어드 TSV 방식 등을 채용할 수 있다.
단, 수광 칩(121)과 회로 칩(122)의 접합에 Cu-Cu 접합이나 범프 접합을 사용한 경우에는, Cu-Cu 접합부나 범프 접합부를 통해 양자가 전기적으로 접속된다.
1.4 단위 화소의 구성예
이어서, 단위 화소(110)의 구성예에 대해서 설명한다. 또한, 여기에서는, 단위 화소(110)가 RGB 삼원색에 있어서의 각 색 성분을 검출하는 화소(이하, RGB 화소(10)라고도 한다)와, 적외(IR)광을 검출하는 화소(이하, IR 화소(20)라고도 한다)를 포함하는 경우를 예시로 들 수 있다. 또한, 도 5 및 이하에서는, RGB 삼원색을 구성하는 각 색 성분의 광을 투과시키는 컬러 필터(31r, 31g 또는 31b)를 구별하지 않는 경우, 그 부호가 31로 되어 있다.
도 5는 본 실시 형태에 따른 화소 어레이부의 개략 구성예를 도시하는 모식도이다. 도 5에 도시한 바와 같이, 화소 어레이부(101)는 RGB 화소(10)와 IR 화소(20)로 이루어지는 단위 화소(110)가 광의 입사 방향을 따라서 배열된 구조를 구비하는 단위 화소(110)가 2차원 격자상으로 배열된 구성을 구비한다. 즉, 본 실시 형태에서는, RGB 화소(10)와 IR 화소(20)가 단위 화소(110)의 배열 방향(평면 방향)에 대하여 수직 방향으로 위치되어 있고, 입사광의 광로에 있어서의 상류측에 위치하는 RGB 화소(10)를 투과한 광이, 이 RGB 화소(10)의 하류측에 위치하는 IR 화소(20)에 입사하도록 구성되어 있다. 이와 같은 구성에 따르면, RGB 화소(10)의 광전 변환부(PD1)에 있어서의 입사광의 입사면과 반대측인 면측에 IR 화소(20)의 광전 변환부(PD2)가 배치된다. 그에 의해, 본 실시 형태에서는, 광의 입사 방향을 따라서 배열되는 RGB 화소(10)와 IR 화소(20)의 입사광의 광축이 일치하거나 또는 대략 일치하고 있다.
또한, 본 실시 형태에서는, RGB 화소(10)를 구성하는 광전 변환부(PD1)를 유기 재료로 구성하고, IR 화소(20)를 구성하는 광전 변환부(PD2)를 실리콘 등의 반도체 재료로 구성하는 경우를 예시하지만, 이에 한정되는 것은 아니다. 예를 들어, 광전 변환부(PD1)와 광전 변환부(PD2)의 양쪽이 반도체 재료로 구성되어도 되고, 광전 변환부(PD1)와 광전 변환부(PD2)의 양쪽이 유기 재료로 구성되어도 되고, 광전 변환부(PD1)가 반도체 재료로 구성되고, 광전 변환부(PD2)가 유기 재료로 구성되어도 된다. 혹은, 광전 변환부(PD1)와 광전 변환부(PD2)의 적어도 한쪽이 유기 재료 및 반도체 재료와는 다른 광전 변환 재료로 구성되어도 된다.
1.5 단위 화소의 회로 구성예
이어서, 단위 화소(110)의 회로 구성예에 대해서 설명한다. 도 6은 본 실시 형태에 따른 단위 화소의 개략 구성예를 도시하는 회로도이다. 도 6에 도시한 바와 같이, 본 예에서는, 단위 화소(110)는 RGB 화소(10)와, IR 화소(20)를 1개씩 구비한다.
(RGB 화소(10))
RGB 화소(10)는, 예를 들어 광전 변환부(PD1)와, 전송 게이트(11)와, 부유 확산 영역(FD1)과, 리셋 트랜지스터(12)와, 증폭 트랜지스터(13)와, 선택 트랜지스터(14)를 구비한다.
선택 트랜지스터(14)의 게이트에는, 화소 구동선(LD)에 포함되는 선택 제어선이 접속되고, 리셋 트랜지스터(12)의 게이트에는, 화소 구동선(LD)에 포함되는 리셋 제어선이 접속되고, 전송 게이트(11)의 후술하는 축적 전극(후술에 있어서 설명하는 도 8의 축적 전극(37) 참조)에는, 화소 구동선(LD)에 포함되는 전송 제어선이 접속된다. 또한, 증폭 트랜지스터(13)의 드레인에는, 신호 처리 회로(103)에 일단부가 접속되는 수직 신호선(VSL1)이 선택 트랜지스터(14)를 통해 접속된다.
이하의 설명에 있어서, 리셋 트랜지스터(12), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)는, 통합해서 화소 회로라고도 칭해진다. 이 화소 회로에는, 부유 확산 영역(FD1) 및/또는 전송 게이트(11)가 포함되어도 된다.
광전 변환부(PD1)는, 예를 들어 유기 재료로 구성되며, 입사한 광을 광전 변환한다. 전송 게이트(11)는 광전 변환부(PD1)에 발생한 전하를 전송한다. 부유 확산 영역(FD1)은, 전송 게이트(11)가 전송한 전하를 축적한다. 증폭 트랜지스터(13)는 부유 확산 영역(FD1)에 축적된 전하에 따른 전압값의 화소 신호를 수직 신호선(VSL1)에 출현시킨다. 리셋 트랜지스터(12)는 부유 확산 영역(FD1)에 축적된 전하를 방출한다. 선택 트랜지스터(14)는, 읽어내기 대상의 RGB 화소(10)를 선택한다.
광전 변환부(PD1)의 애노드는, 접지되어 있고, 캐소드는 전송 게이트(11)에 접속된다. 광전 변환부(PD1)에는, 그 상세에 대해서는 후술에 있어서 도 8을 사용해서 설명하지만, 예를 들어 축적 전극(37)이 근접 배치된다. 노광 시에는, 광전 변환부(PD1)에 발생한 전하를 축적 전극(37)의 근방의 반도체층(35)에 모으기 위한 전압이, 전송 제어선을 통해 축적 전극(37)에 인가된다. 읽어낼 때에는, 축적 전극(37)의 근방의 반도체층(35)에 모인 전하를 읽어내기 전극(36)을 통해 유출시키기 위한 전압이, 전송 제어선을 통해 축적 전극(37)에 인가된다.
읽어내기 전극(36)을 통해 유출된 전하는, 읽어내기 전극(36)과, 리셋 트랜지스터(12)의 소스와, 증폭 트랜지스터(13)의 게이트를 접속하는 배선 구조에 의해 구성되는 부유 확산 영역(FD1)에 축적된다. 또한, 리셋 트랜지스터(12)의 드레인은, 예를 들어 전원 전압(VDD)이나 전원 전압(VDD)보다 낮은 리셋 전압이 공급되는 전원선에 접속되어도 된다.
증폭 트랜지스터(13)의 소스는, 예를 들어 도시하지 않은 정전류 회로 등을 통해 전원선에 접속되어도 된다. 증폭 트랜지스터(13)의 드레인은, 선택 트랜지스터(14)의 소스에 접속되고, 선택 트랜지스터(14)의 드레인은, 수직 신호선(VSL1)에 접속된다.
부유 확산 영역(FD1)은, 축적하고 있는 전하를 그 전하량에 따른 전압값의 전압으로 변환한다. 또한, 부유 확산 영역(FD1)은, 예를 들어 대접지 용량이어도 된다. 단, 이것에 한정되지 않고, 부유 확산 영역(FD1)은, 전송 게이트(11)의 드레인과 리셋 트랜지스터(12)의 소스와 증폭 트랜지스터(13)의 게이트가 접속하는 노드에 캐패시터 등을 의도적으로 접속함으로써 부가된 용량 등이어도 된다.
수직 신호선(VSL1)은, 신호 처리 회로(103)에 있어서 칼럼마다(즉, 수직 신호선(VSL1)마다) 마련된 AD(Analog-to-Digital) 변환 회로(103a)에 접속된다. AD 변환 회로(103a)는, 예를 들어 비교기와 카운터를 구비하여, 외부의 기준 전압 생성 회로(DAC(Digital-to-Analog Converter))로부터 입력받은 싱글 로프나 램프 형상 등의 기준 전압과, 수직 신호선(VSL1)에 출현한 화소 신호를 비교함으로써, 아날로그의 화소 신호를 디지털의 화소 신호로 변환한다. 또한, AD 변환 회로(103a)는, 예를 들어 CDS(Correlated Double Sampling) 회로 등을 구비하고, kTC 노이즈 등을 저감 가능하게 구성되어 있어도 된다.
(IR 화소(20))
IR 화소(20)는, 예를 들어 광전 변환부(PD2)와, 전송 트랜지스터(21)와, 부유 확산 영역(FD2)과, 리셋 트랜지스터(22)와, 증폭 트랜지스터(23)와, 선택 트랜지스터(24)와, 배출 트랜지스터(25)를 구비한다. 즉, IR 화소(20)에서는, RGB 화소(10)에 있어서의 전송 게이트(11)가 전송 트랜지스터(21)로 치환됨과 함께, 배출 트랜지스터(25)가 추가되고 있다.
전송 트랜지스터(21)에 대한 부유 확산 영역(FD2), 리셋 트랜지스터(22) 및 증폭 트랜지스터(23)의 접속 관계는, RGB 화소(10)에 있어서의 전송 게이트(11)에 대한 부유 확산 영역(FD1), 리셋 트랜지스터(12) 및 증폭 트랜지스터(13)의 접속 관계와 마찬가지여도 된다. 또한, 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 수직 신호선(VSL2)의 접속 관계도, RGB 화소(10)에 있어서의 증폭 트랜지스터(13)와 선택 트랜지스터(14)와 수직 신호선(VSL1)의 접속 관계와 마찬가지여도 된다.
전송 트랜지스터(21)의 소스는, 예를 들어 광전 변환부(PD2)의 캐소드에 접속되고, 드레인은 부유 확산 영역(FD2)에 접속된다. 또한, 전송 트랜지스터(21)의 게이트에는, 화소 구동선(LD)에 포함되는 전송 제어선이 접속된다.
배출 트랜지스터(25)의 소스는, 예를 들어 광전 변환부(PD2)의 캐소드에 접속되고, 드레인은 전원 전압(VDD)이나 전원 전압(VDD)보다 낮은 리셋 전압이 공급되는 전원선에 접속되어도 된다. 또한, 배출 트랜지스터(25)의 게이트에는, 화소 구동선(LD)에 포함되는 배출 제어선이 접속된다.
이하의 설명에 있어서, 리셋 트랜지스터(22), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)는, 통합해서 화소 회로라고도 칭해진다. 이 화소 회로에는, 부유 확산 영역(FD2), 전송 트랜지스터(21) 및 배출 트랜지스터(25) 중 1개 이상이 포함되어도 된다.
광전 변환부(PD2)는, 예를 들어 반도체 재료로 구성되고, 입사한 광을 광전 변환한다. 전송 트랜지스터(21)는 광전 변환부(PD2)에 발생한 전하를 전송한다. 부유 확산 영역(FD2)은 전송 트랜지스터(21)가 전송한 전하를 축적한다. 증폭 트랜지스터(23)는 부유 확산 영역(FD2)에 축적된 전하에 따른 전압값의 화소 신호를 수직 신호선(VSL2)에 출현시킨다. 리셋 트랜지스터(22)는 부유 확산 영역(FD2)에 축적된 전하를 방출한다. 선택 트랜지스터(24)는 읽어내기 대상의 IR 화소(20)를 선택한다.
광전 변환부(PD2)의 애노드는 접지되어 있고, 캐소드는 전송 트랜지스터(21)에 접속된다. 전송 트랜지스터(21)의 드레인은 리셋 트랜지스터(22)의 소스 및 증폭 트랜지스터(23)의 게이트에 접속되어 있고, 이들을 접속하는 배선 구조가 부유 확산 영역(FD2)을 구성한다. 광전 변환부(PD2)로부터 전송 트랜지스터(21)를 통해 유출된 전하는 부유 확산 영역(FD2)에 축적된다.
부유 확산 영역(FD2)은 축적하고 있는 전하를 그 전하량에 따른 전압값의 전압으로 변환한다. 또한, 부유 확산 영역(FD2)은, 예를 들어 대접지 용량이어도 된다. 단, 이것에 한정되지 않고, 부유 확산 영역(FD2)은, 전송 트랜지스터(21)의 드레인과 리셋 트랜지스터(22)의 소스와 증폭 트랜지스터(23)의 게이트가 접속하는 노드에 캐패시터 등을 의도적으로 접속함으로써 부가된 용량 등이어도 된다.
배출 트랜지스터(25)는 광전 변환부(PD2)에 축적된 전하를 배출하여, 광전 변환부(PD2)를 리셋할 때에 온 상태로 된다. 그에 의해, 광전 변환부(PD2)에 축적된 전하가 배출 트랜지스터(25)를 통해 전원선으로 유출되고, 광전 변환부(PD2)가 노광되어 있지 않은 상태로 리셋된다.
수직 신호선(VSL2)은 수직 신호선(VSL1)과 마찬가지로, IR 신호 처리 회로(103B)에 있어서 칼럼마다(즉, 수직 신호선(VSL2)마다) 마련된 AD 변환 회로(103a)에 접속된다.
1.5.1 회로 구성의 변형예
여기서, 화소 어레이부(101)에 있어서의 RGB 화소(10)에 대하여 소위 글로벌 셔터 방식의 읽어내기 구동을 가능하게 하는 회로 구성을, 변형예로서 설명한다. 도 7은 본 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 회로도이다. 도 7에 도시한 바와 같이, 본 변형예에서는, 각 단위 화소(110)에 있어서의 RGB 화소(10A)가, 메모리(MEM)와 전송 트랜지스터(15)를 더 구비한다.
메모리(MEM)는 전송 게이트(11)에 접속되고, 광전 변환부(PD1)로부터 유출된 전하를 일시 유지한다. 전송 트랜지스터(15)의 소스는, 메모리(MEM)에 접속되고, 드레인은 부유 확산 영역(FD1)에 접속된다. 전송 트랜지스터(15)의 게이트는 화소 구동선(LD)의 1개인 전송 제어선에 접속되고, 수직 구동 회로(102)로부터의 제어에 따라, 메모리(MEM)에 유지되어 있는 전하를 부유 확산 영역(FD1)으로 전송한다.
노광 후의 전하 전송 시에는, 화소 어레이부(101)에 있어서의 모든 RGB 화소(10)의 전송 게이트(11)가 일제히 온 상태로 된다. 이에 의해, 동일 기간 중에 각 RGB 화소(10)의 광전 변환부(PD1)에서 발생한 전하가 각 RGB 화소(10)의 메모리(MEM)로 전송되어 유지된다. 메모리(MEM)에 유지된 전하에 기초하는 화소 신호의 읽어내기는, 소위 롤링 셔터 방식의 읽어내기 구동과 마찬가지여도 된다.
1.6 단위 화소의 단면 구조예
이어서, 도 8을 참조하여, 일 실시 형태에 따른 이미지 센서(100)의 단면 구조예를 설명한다. 도 8은 본 실시 형태에 따른 이미지 센서의 단면 구조예를 도시하는 단면도이다. 여기에서는, 단위 화소(110)에 있어서의 광전 변환부(PD1 및 PD2)가 형성된 반도체 칩에 착안해서 그 단면 구조예를 설명한다.
또한, 이하의 설명에서는, 광의 입사면이 반도체 기판(50)의 이면측(소자 형성면과 반대측)인, 소위 이면 조사형의 단면 구조를 예시하지만, 이것에 한정되지 않고, 광의 입사면이 반도체 기판(50)의 표면측(소자 형성면측)인, 소위 표면 조사형의 단면 구조여도 된다. 또한, 본 설명에서는, RGB 화소(10)의 광전 변환부(PD1)에 유기 재료가 사용된 경우를 예시하지만, 상술한 바와 같이, 광전 변환부(PD1 및 PD2) 각각의 광전 변환 재료에는, 유기 재료 및 반도체 재료(무기 재료라고도 한다) 중 한쪽 혹은 양쪽이 사용되어도 된다.
또한, 광전 변환부(PD1)의 광전 변환 재료 및 광전 변환부(PD2)의 광전 변환 재료의 양쪽에 반도체 재료를 사용하는 경우, 이미지 센서(100)는 광전 변환부(PD1)와 광전 변환부(PD2)가 동일한 반도체 기판(50)에 만들어진 단면 구조를 가져도 되고, 광전 변환부(PD1)가 만들어진 반도체 기판과 광전 변환부(PD2)가 만들어진 반도체 기판이 접합된 단면 구조를 가져도 되고, 광전 변환부(PD1 및 PD2) 중 한쪽이 반도체 기판(50)에 만들어지고, 다른 쪽이 반도체 기판(50)의 이면 또는 표면 상에 형성된 반도체층에 만들어진 단면 구조를 가져도 된다.
도 8에 도시한 바와 같이, 본 실시 형태에서는, 반도체 기판(50)에 IR 화소(20)의 광전 변환부(PD2)가 형성되고, 반도체 기판(50)의 이면측(소자 형성면과 반대측)의 면 상에, RGB 화소(10)의 광전 변환부(PD1)가 마련된 구조를 구비한다. 또한, 도 8에서는 설명의 사정상, 반도체 기판(50)의 이면이 지면 중 상측에 위치하고, 표면이 하측에 위치하고 있다.
반도체 기판(50)에는, 예를 들어 실리콘(Si) 등의 반도체 재료가 사용되어도 된다. 단, 이것에 한정되지 않고, GaAs, InGaAs, InP, AlGaAs, InGaP, AlGaInP, InGaAsP 등의 화합물 반도체를 포함하는 다양한 반도체 재료가 사용되어도 된다.
(RGB 화소(10))
RGB 화소(10)의 광전 변환부(PD1)는 절연층(53)을 사이에 두고, 반도체 기판(50)의 이면측에 마련되어 있다. 광전 변환부(PD1)는, 예를 들어 유기 재료에 의해 구성된 광전 변환막(34)과, 광전 변환막(34)을 사이에 두도록 배치된 투명 전극(33) 및 반도체층(35)을 구비한다. 광전 변환막(34)에 대하여 지면 중 상측(이후, 지면 중 상측을 상면측이라 하고, 하측을 하면측이라 한다)에 마련된 투명 전극(33)은, 예를 들어 광전 변환부(PD1)의 애노드로서 기능하고, 하면측에 마련된 반도체층(35)은 광전 변환부(PD1)의 캐소드로서 기능한다.
캐소드로서 기능하는 반도체층(35)은 절연층(53) 중에 형성된 읽어내기 전극(36)에 전기적으로 접속된다. 읽어내기 전극(36)은 절연층(53) 및 반도체 기판(50)을 관통하는 배선(61, 62, 63 및 64)에 접속함으로써, 반도체 기판(50)의 표면(하면)측에까지 전기적으로 인출되어 있다. 또한, 도 8에는 도시되어 있지 않았지만, 배선(64)은 도 6에 도시한 부유 확산 영역(FD1)에 전기적으로 접속되어 있다.
캐소드로서 기능하는 반도체층(35)의 하면측에는, 절연층(53)을 사이에 두고 축적 전극(37)이 병설된다. 도 8에는 도시되어 있지 않았지만, 축적 전극(37)은 화소 구동선(LD1)에 있어서의 전송 제어선에 접속되어 있고, 상술한 바와 같이, 노광 시에는 광전 변환부(PD1)에 발생한 전하를 축적 전극(37)의 근방의 반도체층(35)에 모으기 위한 전압이 인가되고, 읽어낼 때에는, 축적 전극(37)의 근방의 반도체층(35)에 모인 전하를 읽어내기 전극(36)을 통해 유출시키기 위한 전압이 인가된다.
읽어내기 전극(36) 및 축적 전극(37)은 투명 전극(33)과 마찬가지로, 투명한 도전막이어도 된다. 투명 전극(33) 그리고 읽어내기 전극(36) 및 축적 전극(37)에는, 예를 들어 산화인듐주석(ITO)이나 산화아연(IZO) 등의 투명 도전막이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 도전막이면, 다양한 도전막이 사용되어도 된다.
또한, 반도체층(35)에는, 예를 들어 IGZO 등의 투명한 반도체층이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 반도체층이면, 다양한 반도체층이 사용되어도 된다.
또한, 절연층(53)은, 예를 들어 실리콘 산화막(SiO2)이나 실리콘 질화막(SiN) 등의 절연막이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 절연막이면, 다양한 절연막이 사용되어도 된다.
애노드로서 기능하는 투명 전극(33)의 상면측에는, 밀봉막(32)을 사이에 두고 컬러 필터(31)가 마련된다. 밀봉막(32)은, 예를 들어 질화 실리콘(SiN) 등의 절연 재료로 구성되고, 투명 전극(33)으로부터 알루미늄(Al)이나 티타늄(Ti) 등의 원자가 확산하는 것을 방지하기 위해서, 이들 원자를 포함할 수 있다.
컬러 필터(31)의 배열에 대해서는 후술에 있어서 설명하지만, 예를 들어 1개의 RGB 화소(10)에 대해서는, 특정한 파장 성분의 광을 선택적으로 투과시키는 컬러 필터(31)가 마련된다. 단, 색정보를 취득하는 RGB 화소(10) 대신에 휘도 정보를 취득하는 모노크롬 화소를 마련하는 경우에는, 컬러 필터(31)가 생략되어도 된다.
(IR 화소(20))
IR 화소(20)의 광전 변환부(PD2)는, 예를 들어 반도체 기판(50)에 있어서의 p웰 영역(42)에 형성된 p형 반도체 영역(43)과, p형 반도체 영역(43)의 중앙 부근에 형성된 n형 반도체 영역(44)을 구비한다. n형 반도체 영역(44)은, 예를 들어 광전 변환에 의해 발생한 전하(전자)를 축적하는 전하 축적 영역으로서 기능하고, p형 반도체 영역(43)은 광전 변환에 의해 발생한 전하를 n형 반도체 영역(44) 내에 모으기 위한 전위 구배를 형성하는 영역으로서 기능한다.
광전 변환부(PD2)의 광 입사면측에는, 예를 들어 IR 광을 선택적으로 투과시키는 IR 필터(41)가 배치된다. IR 필터(41)는, 예를 들어 반도체 기판(50)의 이면측에 마련된 절연층(53) 내에 배치되어도 된다. IR 필터(41)를 광전 변환부(PD2)의 광 입사면에 배치함으로써, 광전 변환부(PD2)으로의 가시광의 입사를 억제하는 것이 가능해지기 때문에, 가시광에 대한 IR 광의 S/N비를 개선할 수 있다. 그에 의해, IR 광의 보다 정확한 검출 결과를 얻는 것이 가능해진다.
반도체 기판(50)의 광 입사면에는, 입사광(본 예에서는 IR 광)의 반사를 억제하기 위해서, 예를 들어 미세한 요철 구조가 마련되어 있다. 이 요철 구조는, 소위 모스아이 구조라 칭해지는 구조여도 되고, 모스아이 구조와는 사이즈나 피치가 다른 요철 구조여도 된다.
반도체 기판(50)의 표면(지면중 하면)측, 즉 소자 형성면측에는, 전송 트랜지스터(21)로서 기능하는 종형 트랜지스터(45)가 마련된다. 종형 트랜지스터(45)의 게이트 전극은 반도체 기판(50)의 표면으로부터 n형 반도체 영역(44)에까지 달하고 있고, 층간 절연막(56)에 형성된 배선(65 및 66)(화소 구동선(LD2)의 전송 제어선의 일부)을 통해 수직 구동 회로(102)에 접속되어 있다.
종형 트랜지스터(45)를 통해 유출된 전하는, 부유 확산 영역(FD2)에 축적된다. 부유 확산 영역(FD2)은 층간 절연막(56)에 형성된 도시하지 않은 배선을 통해, 리셋 트랜지스터(22)의 소스 및 증폭 트랜지스터(23)의 게이트에 접속된다. 또한, 부유 확산 영역(FD2), 리셋 트랜지스터(22), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)는 반도체 기판(50)의 소자 형성면에 마련되어도 되고, 반도체 기판(50)과는 다른 반도체 기판에 마련되어도 된다.
또한, 본 설명에서는, 입사광에 대하여 상류에 위치하는 RGB 화소(10)가 RGB의 화상 신호를 생성하고, 하류에 위치하는 IR 화소(20)가 IR 광에 기초하는 화상 신호를 생성하는 경우를 예시했지만, 이와 같은 구성에 한정되지 않는다. 예를 들어, 상류측의 화소(RGB 화소(10)에 상당)에서 녹색에 상당하는 파장 성분의 광에 기초하는 화상 신호를 생성하고, 하류측의 화소(IR 화소(20)에 상당)에서 적색에 상당하는 파장 성분의 광에 기초하는 화상 신호 및 청색에 상당하는 파장 성분의 광에 기초하는 화상 신호를 생성하도록 구성되어도 된다. 그 경우, 광전 변환막(34)에 녹색에 상당하는 파장 성분을 선택적으로 흡수하는 재료가 사용됨과 함께, IR 필터(41) 대신에, 적색에 상당하는 파장 성분을 선택적으로 투과시키는 컬러 필터 및 청색에 상당하는 파장 성분을 선택적으로 투과시키는 컬러 필터가 행렬상으로 배열될 수 있다. 또한 이 구성에서는, 컬러 필터(31)를 생략하는 것도 가능하다. 이와 같이 구성함으로써, 컬러 화상을 구성하는 RGB 삼원색(CMY 삼원색 등이어도 된다) 각각의 파장 성분을 검출하는 화소의 수광 면적을 확대하는 것이 가능해지기 때문에, 양자 효율의 증가에 의한 S/N비의 향상을 달성하는 것이 가능해진다.
(화소 분리 구조)
반도체 기판(50)에는, 복수의 단위 화소(110) 사이를 전기적으로 분리하는 화소 분리부(54)가 마련되어 있고, 이 화소 분리부(54)로 구획된 각 영역 내에, 광전 변환부(PD2)가 마련된다. 예를 들어, 반도체 기판(50)의 이면(도면 중 상면)측에서 이미지 센서(100)를 본 경우, 화소 분리부(54)는, 예를 들어 복수의 단위 화소(110) 사이에 개재하는 격자 형상을 갖고 있고, 각 광전 변환부(PD2)는 이 화소 분리부(54)로 구획된 각 영역 내에 형성되어 있다.
화소 분리부(54)에는, 예를 들어 텅스텐(W)이나 알루미늄(Al) 등의 광을 반사하는 반사막이 사용되어도 된다. 그에 의해, 광전 변환부(PD2) 내에 진입한 입사광을 화소 분리부(54)에서 반사시키는 것이 가능해지기 때문에, 광전 변환부(PD2) 내에서의 입사광의 광로 길이를 길게 하는 것이 가능해진다. 이에 더해서, 화소 분리부(54)를 광 반사 구조로 함으로써, 인접 화소로의 광의 새어 들어감을 저감하는 것이 가능해지기 때문에, 화질이나 측거 정밀도 등을 더욱 향상시키는 것도 가능해진다. 또한, 화소 분리부(54)를 광 반사 구조로 하는 구성은, 반사막을 사용하는 구성에 한정되지 않고, 예를 들어 화소 분리부(54)에 반도체 기판(50)과는 다른 굴절률의 재료를 사용함으로써도 실현할 수 있다.
반도체 기판(50)과 화소 분리부(54) 사이에는, 예를 들어 고정 전하막(55)이 마련된다. 고정 전하막(55)은, 예를 들어 반도체 기판(50)과의 계면 부분에 있어서 양전하(홀) 축적 영역이 형성되어 암전류의 발생이 억제되도록, 부의 고정 전하를 갖는 고유전체를 사용해서 형성되어 있다. 고정 전하막(55)이 부의 고정 전하를 갖도록 형성되어 있는 점에서, 그 부의 고정 전하에 의해, 반도체 기판(50)과의 계면에 전계가 가해지고, 양전하(홀) 축적 영역이 형성된다.
고정 전하막(55)은, 예를 들어 하프늄 산화막(HfO2막)으로 형성할 수 있다. 또한, 고정 전하막(55)은 기타, 예를 들어 하프늄, 지르코늄, 알루미늄, 탄탈, 티타늄, 마그네슘, 이트륨, 란타노이드 원소 등의 산화물의 적어도 1개를 포함하도록 형성할 수 있다.
또한, 도 8에는 화소 분리부(54)가 반도체 기판(50)의 표면부터 이면에까지 달하는, 소위 FTI(Full Trench Isolation) 구조를 갖는 경우가 예시되어 있지만, 이에 한정되지 않고, 예를 들어 화소 분리부(54)가 반도체 기판(50)의 이면 또는 표면으로부터 반도체 기판(50)의 중간 부근까지 형성된, 소위 DTI(Deep Trench Isolation) 구조 등, 다양한 소자 분리 구조를 채용하는 것이 가능하다.
(퓨필 보정)
컬러 필터(31)의 상면 상에는, 실리콘 산화막이나 실리콘 질화막 등에 의한 평탄화막(52)이 마련된다. 평탄화막(52)의 상면 상은, 예를 들어 CMP(Chemical Mechanical Polishing)에 의해 평탄화되고, 이 평탄화된 상면 상에는, 단위 화소(110)마다의 온 칩 렌즈(51)가 마련된다. 각 단위 화소(110)의 온 칩 렌즈(51)는, 입사광을 광전 변환부(PD1 및 PD2)에 모으는 곡률을 구비하고 있다. 또한, 각 단위 화소(110)에 있어서의 온 칩 렌즈(51), 컬러 필터(31), IR 필터(41), 광전 변환부(PD2)의 위치 관계는, 예를 들어 화소 어레이부(101)의 중심으로부터의 거리(상고)에 따라서 조절되어 있어도 된다(퓨필 보정).
또한, 도 8에 도시한 구조에 있어서, 비스듬히 입사한 광이 인접 화소로 새어 들어가는 것을 방지하기 위한 차광막이 마련되어도 된다. 차광막은 반도체 기판(50)의 내부에 마련된 화소 분리부(54)의 상방(입사광의 광로에 있어서의 상류측)에 위치할 수 있다. 단, 퓨필 보정을 하는 경우, 차광막의 위치는, 예를 들어 화소 어레이부(101)의 중심으로부터의 거리(상고)에 따라서 조절되어 있어도 된다. 이러한 차광막은, 예를 들어 밀봉막(32) 내나 평탄화막(52) 내에 마련되어도 된다. 또한, 차광막의 재료에는, 예를 들어 알루미늄(Al)이나 텅스텐(W) 등의 차광 재료가 사용되어도 된다.
1.7 각 층의 재료
일 실시 형태에 있어서, 광전 변환막(34)의 재료에 유기계 반도체를 사용하는 경우, 광전 변환막(34)의 층 구조는, 이하와 같은 구조로 하는 것이 가능하다. 단, 적층 구조의 경우, 그 적층순은 적절히 교체하는 것이 가능하다.
(1) p형 유기 반도체의 단층 구조
(2) n형 유기 반도체의 단층 구조
(3-1) p형 유기 반도체층/n형 유기 반도체층의 적층 구조
(3-2) p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)/n형 유기 반도체층의 적층 구조
(3-3) p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)의 적층 구조
(3-4) n형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)의 적층 구조
(4) p형 유기 반도체와 p형 유기 반도체의 혼합층(벌크 헤테로 구조)
여기서, p형 유기 반도체로서는, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노 벤조티오펜 유도체, 트리알릴 아민 유도체, 카르바졸 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 들 수 있다.
n형 유기 반도체로서는, 풀러렌 및 풀러렌 유도체<예를 들어, C60이나, C70, C74 등의 풀러렌(고차 풀러렌, 내포 풀러렌 등) 또는 풀러렌 유도체(예를 들어, 풀러렌 불화물이나 PCBM 풀러렌 화합물, 풀러렌 다량체 등)>, p형 유기 반도체보다 HOMO 및 LUMO가 큰(깊은) 유기 반도체, 투명한 무기 금속 산화물을 들 수 있다.
n형 유기 반도체로서, 구체적으로는, 질소 원자, 산소 원자, 황 원자를 함유하는 복소환 화합물, 예를 들어 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체를 들 수 있다.
풀러렌 유도체에 포함되는 기 등으로서, 할로겐 원자; 직쇄, 분지 혹은 환상의 알킬기 혹은 페닐기; 직쇄 혹은 축환한 방향족 화합물을 갖는 기; 할로겐화물을 갖는 기; 파셜 플루오로알킬기; 퍼플루오로알킬기; 실릴알킬기; 실릴알콕시기; 아릴실릴기; 아릴술파닐기; 알킬술파닐기; 아릴술포닐기; 알킬술포닐기; 아릴술피드기; 알킬술피드기 ; 아미노기; 알킬아미노기; 아릴아미노기; 히드록시기; 알콕시기; 아실아미노기; 아실옥시기; 카르보닐기; 카르복시기; 카르보키소 아미드기; 카르보알콕시기; 아실기; 술포닐기; 시아노기; 니트로기; 칼코겐화물을 갖는 기; 포스핀기; 포스폰기; 이들의 유도체를 들 수 있다.
이상과 같은 유기계 재료로 구성된 광전 변환막(34)의 막 두께로서는, 다음 값에 한정되는 것은 아니지만, 예를 들어 1×10-8m(미터) 내지 5×10-7m, 바람직하게는 2.5×10-8m 내지 3×10-7m, 보다 바람직하게는, 2.5×10-8m 내지 2×10-7m, 한층 바람직하게는, 1×10-7m 내지 1.8×10-7m을 예시할 수 있다. 또한, 유기 반도체는, p형, n형과 분류되는 경우가 많지만, p형이란 정공을 수송하기 쉽다고 하는 의미이고, n형이란 전자를 수송하기 쉽다고 하는 의미이고, 무기 반도체와 같이 열 여기의 다수 캐리어로서 정공 또는 전자를 갖고 있다고 하는 해석에 한정되는 것은 아니다.
녹색의 파장의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 로다민계 색소, 멜라시아닌계 색소, 퀴나크리돈 유도체, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체) 등을 들 수 있다.
또한, 청색의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 쿠마린산 색소, 트리스-8-히드록시퀴놀린알루미늄(Alq3), 멜라시아닌계 색소 등을 들 수 있다.
또한, 적색의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 프탈로시아닌계 색소, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체)를 들 수 있다.
또한, 광전 변환막(34)으로서는, 자외 영역에서 적색 영역에 걸쳐서 대략 모든 가시광에 대하여 감광하는 팬크로마틱한 감광성 유기 광전 변환막을 사용하는 것도 가능하다.
한편, 반도체층(35)을 구성하는 재료에는, 밴드 갭의 값이 크고(예를 들어, 3.0eV(전자 볼트) 이상의 밴드 갭의 값), 게다가, 광전 변환막(34)을 구성하는 재료보다 높은 이동도를 갖는 재료가 사용되는 것이 바람직하다. 구체적으로는, IGZO 등의 산화물 반도체 재료, 전이 금속 다이 칼코게나이드, 실리콘 카바이드, 다이아몬드, 그래핀, 카본 나노튜브, 축합 다환 탄화수소 화합물이나 축합 복소환 화합물 등의 유기 반도체 재료 등을 들 수 있다.
혹은, 광전 변환막(34)에서 발생하는 전하가 전자인 경우, 반도체층(35)을 구성하는 재료에는, 광전 변환막(34)을 구성하는 재료의 이온화 포텐셜보다 큰 이온화 포텐셜을 갖는 재료를 사용할 수 있다. 한편, 전하가 정공인 경우, 반도체층(35)을 구성하는 재료에는, 광전 변환막(34)을 구성하는 재료의 전자 친화력보다 작은 전자 친화력을 갖는 재료를 사용할 수 있다.
또한, 반도체층(35)을 구성하는 재료에 있어서의 불순물 농도는 1×1018㎝-3 이하인 것이 바람직하다. 또한, 광전 변환 성능과 이동도 성능을 충족하는 것이 가능하면, 광전 변환막(34)과 반도체층(35)을 동일한 재료로 구성하는 것도 가능하다.
또한, 투명 전극(33), 읽어내기 전극(36), 반도체층(35) 및 축적 전극(37) 각각의 재료에는, 투명 재료가 사용되는 것이 바람직하다. 구체적으로는, Al-Nd(알루미늄 및 네오디뮴의 합금) 또는 ASC(알루미늄, 사마륨 및 구리의 합금)로 이루어지는 재료를 사용할 수 있다.
또한, 투명 도전 재료의 밴드 갭 에너지는, 2.5eV 이상, 바람직하게는 3.1eV 이상인 것이 바람직하다.
한편, 투명 전극(33), 읽어내기 전극(36) 및 축적 전극(37)을 투명 전극으로 하는 경우에는, 그들을 구성하는 투명 도전 재료로서는, 도전성이 있는 금속 산화물을 들 수 있다.
구체적으로는, 산화인듐, 인듐-주석 산화물(ITO(Indium Tin Oxide), Sn 도프의 In2O3, 결정성 ITO 및 비정질 ITO를 포함한다), 산화아연에 도펀트로서 인듐을 첨가한 인듐-아연 산화물(IZO(Indium Zinc Oxide)), 산화갈륨에 도펀트로서 인듐을 첨가한 인듐-갈륨 산화물(IGO), 산화아연에 도펀트로서 인듐과 갈륨을 첨가한 인듐-갈륨-아연 산화물(IGZO(In-GaZnO4)), 산화아연에 도펀트로서 인듐과 주석을 첨가한 인듐-주석-아연 산화물(ITZO), IFO(F 도프의 In2O3), 산화주석(SnO2), ATO(Sb 도프의 SnO2), FTO(F 도프의 SnO2), 산화아연(타 원소를 도프한 ZnO를 포함한다), 산화아연에 도펀트로서 알루미늄을 첨가한 알루미늄-아연 산화물(AZO), 산화아연에 도펀트로서 갈륨을 첨가한 갈륨-아연 산화물(GZO), 산화티타늄(TiO2), 산화티타늄에 도펀트로서 니오븀을 첨가한 니오븀-티타늄 산화물(TNO), 산화안티몬, 스피넬형 산화물, YbFe2O4 구조를 갖는 산화물을 예시할 수 있다.
혹은, 갈륨 산화물, 티타늄 산화물, 니오븀 산화물, 니켈 산화물 등을 모층으로 하는 투명 전극을 들 수도 있다.
또한, 투명 전극의 두께로서는, 2×10-8m 내지 2×10-7m, 바람직하게는 3×10-8m 내지 1×10-7m을 들 수 있다.
1.8 단위 화소의 변형예
상술에서는, 1개의 단위 화소가 1개의 RGB 화소(10)와 1개의 IR 화소(20)를 구비하는 경우를 예시했지만, 이와 같은 구성에 한정되지 않는다. 즉, 각 단위 화소(110)는 N개(N은 1 이상의 정수)의 RGB 화소(10)와 M개(M은 1 이상의 정수)의 IR 화소(20)를 구비하고 있어도 된다. 그 때, N개의 RGB 화소(10)는, 화소 회로의 일부를 공유해도 되고, 마찬가지로, M개의 IR 화소(20)는 화소 회로의 일부를 공유해도 된다.
1.8.1 단위 화소의 구성예
도 9는 본 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 모식도이다. 도 9에 도시한 바와 같이, 단위 화소(110A)는 2행 2열로 배열된 4개의 RGB 화소(10)에 대하여 1개의 IR 화소(20)가, 광의 입사 방향으로 배치된 구조를 구비한다. 즉, 본 변형예에서는, 4개의 RGB 화소(10)에 대하여 1개의 IR 화소(20)가, 단위 화소(110A)의 배열 방향(평면 방향)에 대하여 수직 방향으로 위치되어 있고, 입사광의 광로에 있어서의 상류측에 위치하는 4개의 RGB 화소(10)를 투과한 광이, 이들 4개의 RGB 화소(10)의 하류측에 위치하는 1개의 IR 화소(20)에 입사하도록 구성되어 있다. 따라서, 본 변형예에서는, 4개의 RGB 화소(10)로 구성된 베이어 배열의 단위 배열과 IR 화소(20)과의 입사광의 광축이 일치하거나 또는 대략 일치하고 있다.
1.8.2 단위 화소의 회로 구성예
도 10은 본 실시 형태의 변형예에 관한 단위 화소의 개략 구성예를 도시하는 회로도이다. 도 10에 도시한 바와 같이, 단위 화소(110A)는 복수의 RGB 화소(10-1 내지 10-N)(도 10에서는, N은 4)와, 1개의 IR 화소(20)를 구비한다. 이와 같이, 1개의 단위 화소(110A)가 복수의 RGB 화소(10)를 구비하는 경우, 복수의 RGB 화소(10)에서 1개의 화소 회로(리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14))를 공유하는 것이 가능하다(화소 공유). 그래서, 본 변형예에서는, 복수의 RGB 화소(10-1 내지 10-N)가, 리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)로 이루어지는 화소 회로를 공유한다. 즉, 본 변형예에서는, 공통의 부유 확산 영역(FD1)에 복수의 광전 변환부(PD1) 및 전송 게이트(11)가 접속되어 있다.
1.8.3 단위 화소의 단면 구조예
도 11은 본 실시 형태의 변형예에 관한 이미지 센서의 단면 구조예를 도시하는 단면도이다. 또한, 본 설명에서는, 도 8과 마찬가지로, 각 단위 화소(110A)가 2행 2열로 배열된 4개의 RGB 화소(10)와, 1개의 IR 화소(20)로 구성되어 있는 경우를 예로 든다. 또한, 이하의 설명에서는, 도 8과 마찬가지로, 단위 화소(110A)에 있어서의 광전 변환부(PD1 및 PD2)가 형성된 반도체 칩에 착안해서 그 단면 구조예를 설명한다. 또한, 이하의 설명에 있어서, 도 8을 사용해서 설명한 이미지 센서(100)의 단면 구조와 마찬가지 구조에 대해서는, 그들을 인용함으로써, 중복된 설명을 생략한다.
도 11에 도시한 바와 같이, 본 변형예에서는, 도 8에 예시한 단면 구조와 마찬가지 단면 구조에 있어서, 온 칩 렌즈(51)와, 컬러 필터(31)와, 축적 전극(37)이, 2행 2열의 4개(단, 도 11에서는 4개 중 2개가 나타나 있다)로 분할되고, 그에 의해, 4개의 RGB 화소(10)가 구성되어 있다. 또한, 각 단위 화소(110A)에 있어서의 4개의 RGB 화소(10)는, 베이어 배열의 기본 배열을 구성해도 된다.
1.9 양자 효율의 향상
계속해서, 상기와 같은 기본 구성을 구비하는 단위 화소(110)(또는 단위 화소(110A). 이하 동일함)에 있어서, 양자 효율을 높이는 구성에 대해서, 몇 가지 예를 들어 설명한다. 또한, 이하에서는, 명확화를 위해, 광전 변환부가 유기 광전 변환막으로 구성된 화소(본 예에서는, RGB 화소(10))에 착안하고, 광전 변환부가 반도체로 구성된 화소(본 예에서는, IR 화소(20))의 도시 및 그 설명을 생략한다. 또한, 설명의 간략화를 위해, RGB 화소(10)의 단면 구조에 있어서, 컬러 필터(31)보다 상층의 구성, 및, 읽어내기 전극(36)보다 하층의 구성에 대해서는, 도시 및 그 설명을 생략한다. 또한, 이하의 설명에서는, RGB 화소(10)를 단순히 화소(10)라고도 칭한다. 또한, 이하의 설명에 있어서, 부유 확산 영역(FD1)에 전기적으로 접속하는 읽어내기 전극(36)을 부유 확산 영역(FD1)의 일부로서 설명한다. 또한, 이하의 설명에서는, 광전 변환막(34)이 광전 변환에 의해 발생하는 전하가 부의 전하(즉, 전자)인 경우를 예시한다. 단, 광전 변환막(34)이 광전 변환에 의해 발생하는 전하는, 정의 전하(즉, 정공)여도 된다. 또한, 각 예에서 설명한 구조 및 효과는, 특별히 언급되지 않는 경우, 다른 예에 대해서도 마찬가지여도 된다.
1.9.1 제1 예
도 12는 본 실시 형태의 제1 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 13은 도 12에 있어서의 A-A 단면을 나타내는 수평 단면도이다. 또한, 여기에서의 수직이란, 반도체 기판(50)의 소자 형성면에 대하여 수직인 것을 의미하고, 수평이란, 소자 형성면에 대하여 수평인 것을 의미한다.
도 12 및 도 13에 도시한 바와 같이, 제1 예에 관한 화소(10)에서는, 광전 변환막(34)의 바로 아래에 위치하는 반도체층(35)의 일부가, 광전 변환막(34)과는 반대측으로 돌출되어 읽어내기 전극(36)에 접속된다. 이하의 설명에서는, 이 돌출된 부분을 반도체 배선(60)이라고 한다.
반도체 배선(60)에 있어서의 반도체층(35)측에는, 중앙이 개구된 축적 전극(37)이 반도체 배선(60)을 둘러싸도록 배치된다. 축적 전극(37)과 반도체 배선(60) 사이는, 절연층(53)이 개재됨으로써, 전기적으로 분리된다.
또한, 반도체 배선(60)에 있어서의 읽어내기 전극(36)측에는, 전송 게이트(11)가 배치된다. 전송 게이트(11)의 게이트 전극은 축적 전극(37)과 마찬가지로, 중앙이 개구된 형상을 갖고, 반도체 배선(60)을 둘러싸도록 배치된다. 전송 게이트(11)의 게이트 전극과 반도체 배선(60) 사이는, 절연층(53)이 개재됨으로써, 전기적으로 분리되어 있다. 또한, 이하의 설명에서는, 간략화를 위해, 전송 게이트(11)의 게이트 전극을 단순히 전송 게이트(11)라 칭하는 경우가 있다.
또한, 단위 화소(110)가 도 11에 예시한 바와 같은 화소 회로의 일부를 공유하는 화소 공유의 구성을 구비하는 경우, 반도체 배선(60)에 대하여 배치되는 축적 전극(37) 및 전송 게이트(11)는 화소(10)마다 분할되어 있어도 된다.
이러한 구조에 있어서, 예를 들어 광전 변환부(PD1)에 있어서 발생하는 전하가 전자인 경우, 노광 기간 중, 축적 전극(37)에는, 이 축적 전극(37) 근방의 반도체층(35)에 있어서의 전위를 낮추는 구동 신호(제어 전압이라고도 한다)가 수직 구동 회로(102)로부터 인가된다. 한편, 예를 들어 광전 변환부(PD1)에 있어서 발생하는 전하가 정공인 경우, 노광 기간 중, 축적 전극(37)에는, 이 축적 전극(37) 근방의 반도체층(35)에 있어서의 전위를 높이는 구동 신호가 수직 구동 회로(102)로부터 인가된다. 따라서, 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하(58)는, 반도체층(35)에 있어서의 축적 전극(37) 근방의 영역에 고인다. 그 때, 전송 게이트(11)를 오프 상태로 하고, 전하가 축적된 영역과 전송 게이트(11) 사이의 반도체 배선(60)에 전위 장벽을 형성해 둠으로써, 축적된 전하가 읽어내기 전극(36)측으로 누출되는 것을 억제할 수 있다. 그에 의해, 양자 효율을 향상시키는 것이 가능해진다. 또한, 이하의 설명에서는, 광전 변환부(PD1 및 PD2)가 광전 변환에 의해 발생시키는 전하가 전자인 경우를 예시하지만, 이것에 한정되지 않고, 정공인 경우에도, 전위 제어의 방향을 반전시킴으로써, 본 개시에 관한 기술을 마찬가지로 적용하는 것이 가능하다.
또한, 제1 예에서는, 각 화소(10)의 축적 전극(ASE;37)의 주위를 둘러싸도록, 실드 전극(SLD;57)이 배치된다. 실드 전극(57)은 화소 구동선(LD)의 1개인 도시하지 않은 배선을 통해 수직 구동 회로(102)에 접속된다. 수직 구동 회로(102)는 각 화소(10)를 개별로 구동하는 경우, 실드 전극(57)에 구동 신호를 인가함으로써, 인접하는 화소(10) 사이에 위치하는 반도체층(35)에 전위 장벽을 형성한다. 그에 의해, 어떤 화소(10)의 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하가 인접의 화소(10)로 유출되는 것이 억제되기 때문에, 화소(10)의 양자 효율을 보다 향상시키는 것이 가능해진다.
또한, 도 13에서는, 반도체 배선(60)의 수평 단면 그리고 축적 전극(37) 및 전송 게이트(11)의 개구 형상이 원형인 경우를 예시했지만, 예를 들어 도 14나 도 15에 도시한 바와 같이, 사각형이나 정팔각형 등의 다각형이나 타원 등의 여러가지 형상으로 변경되어도 된다. 이것은 후술하는 다른 예에 대해서도 마찬가지이다.
1.9.2 제2 예
도 16은 본 실시 형태의 제2 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 16에 도시한 바와 같이, 제2 예에 관한 화소(10)는 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 전송 게이트(11)가 축적 전극(37)의 내측에 배치된 구조를 구비한다. 즉, 제2 예에서는, 축적 전극(37)의 개구가 직경 확대되고, 축적 전극(37)과 동일 평면에 전송 게이트(11)가 배치되고 있다.
이러한 구조에 의하면, 반도체 배선(60)의 길이를 짧게 하는 것이 가능해지기 때문에, 이미지 센서(100)의 저배화, 나아가서는 소형화가 가능해진다.
1.9.3 제3 예
도 17은 본 실시 형태의 제3 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 17에 도시한 바와 같이, 제3 예에 관한 화소(10)는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 반도체 배선(60)이, 읽어내기 전극(36)에 가까워짐에 따라서 가늘어지는 테이퍼 형상을 갖는다.
이러한 구조에 의하면, 반도체층(35)측의 반도체 배선(60)의 직경이 넓어지기 때문에, 반도체층(35)에 축적된 전하의 읽어내기 전극(36)측으로의 전송을 원활하게 행하는 것이 가능해진다.
또한, 읽어내기 전극(36)측의 반도체 배선(60)의 직경이 좁아지기 때문에, 읽어내기 전극(36)과의 접촉 면적이 작아지고, 그에 따라, 읽어내기 전극(36)의 축소가 가능해진다. 그 결과, 읽어내기 전극(36)보다 하층으로 전반하는 광의 양을 증가시키는 것이 가능해지기 때문에, 예를 들어 화소(10)의 하층에 IR 화소(20)의 광전 변환부(PD2)를 배치한 경우의 IR 화소(20)의 양자 효율을 보다 높이는 것이 가능해진다.
1.9.4 제4 예
도 18은 본 실시 형태의 제4 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 18에 도시한 바와 같이, 제4 예에 관한 화소(10)는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 인접하는 화소(10)사이에서 읽어내기 전극(36)(및 부유 확산 영역(FD))이 공유된 구조를 구비한다.
이와 같이, 읽어내기 전극(36) 및 부유 확산 영역(FD)이 공유화되고, 전송 게이트(11)를 사용해서 각 화소(10)로부터 부유 확산 영역(FD)으로의 전하의 전송이 제어 가능한 구조에 의하면, 화소(10)마다의 읽어내기와, 복수의 화소(10)로부터의 동시 읽어내기를 전환하는 것이 가능해진다.
1.9.5 제5 예
도 19는 본 실시 형태의 제5 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 20은 도 19에 있어서의 B-B 단면을 나타내는 수평 단면도이다. 또한, 도 19에서는 설명의 사정상, 컬러 필터(31)보다 상층의 구성이 나타나 있다.
도 19 및 도 20에 도시한 바와 같이, 제5 예에 관한 화소(10)는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 복수(본 예에서는 2개)의 화소(10)에 대하여 1개의 온 칩 렌즈(51)가 마련된 구조를 구비한다.
이러한 구조에 의하면, 1개의 온 칩 렌즈(51)을 공유하는 화소(10) 사이에서 상면 위상차 정보를 취득하는 것이 가능해지기 때문에, 이미지 센서(100)를 제어하는 시스템 제어부(1050)에 있어서 상면 위상차 정보에 기초한 오토 포커스 등의 제어를 실행하는 것이 가능해진다.
1.9.6 제6 예
제6 예에서는, 도 7에 예시한 글로벌 셔터 방식의 읽어내기 구동이 가능한 화소(10)에 대해서 설명한다. 도 21은 본 실시 형태의 제6 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 21에 나타내는 바와 같이, 제6 예에 관한 화소(10)는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 전송 게이트(11)와 읽어내기 전극(36) 사이에, 메모리(MEM)를 구성하는 메모리 전극(16)과 전송 트랜지스터(15)가 순서대로 배치된 구조를 구비한다.
전송 트랜지스터(15)는 반도체 배선(60)에 있어서의 가장 읽어내기 전극(36)에 가까운 측에 배치된다. 전송 트랜지스터(15)의 게이트 전극은 축적 전극(37)과 마찬가지로, 중앙이 개구된 형상을 갖고, 반도체 배선(60)을 둘러싸도록 배치된다. 전송 트랜지스터(15)의 게이트 전극과 반도체 배선(60) 사이는, 절연층(53)이 개재됨으로써, 전기적으로 분리되어 있다. 또한, 이하의 설명에서는, 간략화를 위해, 전송 트랜지스터(15)의 게이트 전극을 단순히 전송 트랜지스터(15)라 칭하는 경우가 있다.
메모리 전극(16)은 전송 게이트(11)와 전송 트랜지스터(15) 사이에 배치된다. 또한, 메모리 전극(16)은 축적 전극(37)과 마찬가지로, 중앙이 개구된 형상을 갖고, 반도체 배선(60)을 둘러싸도록 배치된다.
이러한 구조에 의하면, 반도체층(35)으로부터 전송 게이트(11)를 통해 전송된 전하를, 반도체 배선(60)에 있어서의 메모리 전극(16) 근방의 영역에 일시 유지하는 것이 가능해진다. 그에 의해, 글로벌 셔터 방식의 읽어내기 구동이 가능해진다.
1.9.7 제7 예
제7 예에서는, 제6 예에서 설명한 글로벌 셔터 방식의 읽어내기 구동이 가능한 화소(10)에 있어서의 배선예에 대해서 설명한다. 도 22는 본 실시 형태의 제7 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 23은 도 22에 있어서의 C-C 단면을 나타내는 수평 단면도이다.
글로벌 셔터 방식의 읽어내기 구동의 경우, 모든 화소(10)에 있어서의 전송 게이트(11)가 동시에 구동된다. 그 때문에, 도 22 및 도 23에 나타내는 바와 같이, 화소 어레이부(101)에 있어서의 모든 화소(10)의 전송 게이트(11)는 배선(71)에 의해 결합되어 있어도 된다. 마찬가지로, 화소 어레이부(101)에 있어서의 모든 화소(10)의 메모리 전극(16)도, 배선(72)에 의해 결합되어 있어도 된다. 또한, 화소 어레이부(101)에 있어서의 모든 화소(10)의 축적 전극(37)도, 배선(73)을 통해 서로 결합되어 있어도 된다.
1.9.8 제8 예
제8 예에서는, 글로벌 셔터 방식의 읽어내기 구동이 가능한 화소(10)의 다른 단면 구조예에 대해서 설명한다. 도 24는 본 실시 형태의 제8 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다.
도 24에 나타내는 바와 같이, 제8 예에 관한 화소(10)는 상술에 있어서 도 21을 사용해서 설명한 제6 예에 관한 화소(10)와 마찬가지 단면 구조에 있어서, 반도체층(35)이 제1 반도체층(35A)과 제2 반도체층(35B)의 2층으로 나뉜 구조를 갖는다. 제1 반도체층(35A)과 제2 반도체층(35B) 사이에는, 절연층(53)이 개재된다. 반도체 배선(60)은 제1 반도체층(35A)으로부터 제2 반도체층(35B)을 관통해서 읽어내기 전극(36)까지 달하고 있다.
축적 전극(37), 전송 게이트(11) 및 실드 전극(57)은, 제6 예와 마찬가지로, 제1 반도체층(35A)과 제2 반도체층(35B) 사이의 절연층(53)에 배치된다. 한편, 메모리 전극(16) 및 전송 트랜지스터(15)는, 제2 반도체층(35B)과 읽어내기 전극(36) 사이의 절연층(53)에 배치된다. 보다 구체적으로는, 메모리 전극(16)은 제2 반도체층(35B)과 읽어내기 전극(36) 사이의 반도체 배선(60)에 있어서의 제2 반도체층(35B)측에 배치되고, 전송 트랜지스터(15)의 게이트 전극은 제2 반도체층(35B)과 읽어내기 전극(36) 사이의 반도체 배선(60)에 있어서의 읽어내기 전극(36)측에 배치된다.
또한, 제8 예에서는, 제2 반도체층(35B)에 있어서의 메모리 전극(16)의 근방의 영역에 유지된 전하가 인접하는 화소(10)로 유출되는 것을 억제하기 위해서, 인접하는 화소(10)의 메모리 전극(16) 사이에, 실드 전극(57)과 마찬가지인 실드 전극(57B)이 마련된다. 실드 전극(57B)은 화소 구동선(LD)의 1개인 도시하지 않은 배선을 통해 수직 구동 회로(102)에 접속된다. 수직 구동 회로(102)는, 각 화소(10)를 개별로 구동하는 경우, 실드 전극(57)에 구동 신호를 인가함으로써, 인접하는 화소(10) 사이에 위치하는 제2 반도체층(35B)에 전위 장벽을 형성한다. 그에 의해, 어떤 화소(10)의 메모리(MEM)에 유지된 전하가 인접의 화소(10)의 메모리(MEM)로 유출되는 것이 억제되기 때문에, 화소(10)의 양자 효율을 보다 향상시키는 것이 가능해진다.
1.9.9 제9 예
제9 예에서는 글로벌 셔터 방식의 구동예를 설명한다. 또한, 본 예에서는, 제6 예에 있어서 도 21을 사용해서 설명한 화소(10)의 구동예를 설명하지만, 이것에 한정되지 않고, 글로벌 셔터 방식의 구동(이하, 글로벌 셔터 구동이라고 한다)이 가능한 다른 예에 대해서도 마찬가지로 적용하는 것이 가능하다.
도 25는 본 실시 형태의 제9 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 25에 나타내는 바와 같이, 제9 예에 관한 글로벌 셔터 구동에서는, 인접하는 2개의 화소(10a 및 10b) 중, 한쪽의 화소(10)가 노광 동작을 실행하고 있는 기간, 다른 쪽의 화소(10)에서는 노광 동작이 실행되지 않는다. 또한, 2개의 화소(10a 및 10b)는, 각각 상술한 화소(10)와 마찬가지 구성이어도 된다.
구체적으로는, 예를 들어 화소(10b)가 노광 동작을 실행 중, 이 화소(10b)의 축적 전극(37)이 온 상태로 되고, 화소(10a)의 축적 전극(37)이 오프 상태로 된다. 또한, 이들 2개의 화소(10a 및 10b) 사이에 위치하는 실드 전극(57)은, 오프 상태로 된다. 또한, 화소(10a)의 전송 게이트(11) 및 전송 트랜지스터(15), 그리고 화소(10b)의 전송 게이트(11), 메모리 전극(16) 및 전송 트랜지스터(15)는 오프 상태로 되고, 화소(10a)의 메모리 전극(16)은 온 상태로 된다. 또한, 축적 전극(37), 실드 전극(57) 및 메모리 전극(16)이 온 상태란, 수직 구동 회로(102)로부터 각 전극에 구동 신호가 공급되고 있는 상태를 말하며, 오프 상태란, 수직 구동 회로(102)로부터 구동 신호가 공급되고 있지 않은 상태를 한다.
이러한 상태에서는, 화소(10a 및 10b) 각각의 광전 변환부(PD1)에 상당하는 광전 변환막(34)에 발생한 전하(58)가 화소(10b)의 축적 전극(37)으로 가까이 끌어당겨지고, 그에 따라, 광전 변환막(34)에 발생한 전하(58)가 화소(10b)에 있어서의 축적 전극(37) 근방의 반도체층(35)에 고인다. 또한, 화소(10b)에 있어서의 축적 전극(37) 근방의 반도체층(35)으로부터 오버플로우된 전하(58)의 유출처는, 화소(10b)의 읽어내기 전극(36)에 접속된 부유 확산 영역(FD)이어도 된다.
한편, 화소(10a)에서는, 전 프레임에서 축적 전극(37) 근방의 반도체층(35)에 축적된 전하(59)가 메모리(MEM)에 유지되어 있다. 메모리(MEM)에 축적되어 있는 전하(59)는 화소(10b)에 대한 노광 중에 병행하여 실행되는 화소(10a)에 대한 읽어내기 동작에 의해, 순차 읽어내어져서, 화소 신호의 생성에 사용된다.
이상과 같은 동작을 실행함으로써, 반도체층(35) 내의 축적 전극(37)에 의한 축적 영역으로부터 오버플로우된 전하가 메모리(MEM)에 유입되는 것에 의한 기생 수광 감도의 저하를 억제하는 것이 가능해진다.
1.9.10 제10 예
제10 예는 제9 예에서 예시한 글로벌 셔터 구동을 실현하기 위한 화소(10)의 변형예에 대해서 설명한다. 도 26은 본 실시 형태의 제10 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 상술한 제9 예에서는, 글로벌 셔터 구동을 실행 중, 페어를 형성하는 2개의 화소(10a 및 10b) 사이에 위치하는 실드 전극(57)이 오프 상태로 되었다. 그에 대하여, 제10 예에서는, 도 26에 예시한 바와 같이, 페어를 형성하는 2개의 화소(10a 및 10b) 사이의 실드 전극(57)이 생략되어 있다. 그에 의해, 실드 전극(57)을 구동하기 위한 구성을 생략할 수 있기 때문에, 실드 전극(57) 및 실드 전극(57)을 구동하기 위한 화소 구동선(LD)의 생략에 의한 소형화나, 글로벌 셔터 구동 시의 소비 전력의 저감 등의 효과가 얻어진다.
1.9.11 제11 예
제11 예는 제9 예에서 예시한 글로벌 셔터 구동을 실현하기 위한 화소(10)의 다른 변형예에 대해서 설명한다. 도 27은 본 실시 형태의 제11 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 27에 나타내는 바와 같이, 제11 예에서는, 페어를 형성하는 2개의 화소(10a 및 10b)의 읽어내기 전극(36) 및 부유 확산 영역(FD)이 공통화된다. 이와 같이, 페어를 형성하는 2개의 화소(10a 및 10b)에서 읽어내기 전극(36) 및 부유 확산 영역(FD)이 공유하는 경우에도, 제9 예에서 설명한 구동에 의해, 글로벌 셔터 구동을 실현할 수 있다.
1.9.12 제12 예
도 28은 본 실시 형태의 제12 예에 관한 화소의 단면 구조예를 나타내는 수직 단면도이다. 도 28에 나타내는 바와 같이, 상술한 및 후술하는 각 예에 있어서의 반도체층(35)(제8 예에서 설명한 제1 반도체층(35A) 및 제2 반도체층(35B)을 포함한다)은 제1 층(35a)과 제2 층(35b)의 2층으로 구성되어 있어도 된다. 제2 층(35b)은, 예를 들어 반도체층(35)에 있어서의 절연층(53)과 접촉하는 면에 마련된다.
제2 층(35b)은 절연층(53)과 제1 층(35a) 사이에 형성되는 계면 트랩 준위를 저감할 목적으로 형성된 막이어도 된다. 또한, 제1 층(35a) 및 제2 층(35b) 각각을 구성하는 재료에는, 예를 들어 상술한 반도체층(35)과 마찬가지 재료가 사용되어도 된다. 단, 제1 층(35a)과 제2 층(35b)은, 예를 들어 조성 등의 상이에 따라 다른 성질을 구비하고 있어도 된다.
이와 같이, 절연층(53)과 제1 층(35a) 사이에, 계면 트랩 준위를 저감하기 위한 제2 층(35b)을 마련함으로써, 절연층(53)과 제1 층(35a) 사이에 형성되는 계면 트랩 준위가 저감되기 때문에, 프레임간에서 발생하는 잔상을 저감하는 것이 가능해진다.
1.9.13 제13 예
제13 예에서는, 상술한 또는 후술하는 각 예에 있어서의 컬러 필터(31)의 위치에 대해서, 몇 가지 예를 든다. 상술하거나 또는 후술하는 각 예에 있어서, 컬러 필터(31)는 도 29에 예시한 바와 같이, 광전 변환막(34)보다 광의 입사면측(온 칩 렌즈(51)측)에 배치되어도 되고, 도 30에 예시한 바와 같이, 광전 변환막(34)보다 광의 입사면과 반대측(도시하지 않은 회로 칩(122)측)에 배치되어도 된다. 컬러 필터(31)를 광전 변환막(34)보다 광의 입사면과 반대측에 배치하는 경우에는, 도 30에 예시한 바와 같이, 컬러 필터(31)는, 예를 들어 절연층(53) 내에 배치되어도 된다.
1.9.14 제14 예
상술한 각 예에서는, 화소(10)사이에서의 전하의 누출(블루밍)을 방지하기 위해서, 화소(10) 사이에 실드 전극(57)(및 실드 전극(57B))이 배치된 구성을 예시했다. 이에 대해, 제14 예에서는, 실드 전극(57)(및 실드 전극(57B)) 대신에 화소(10) 사이에 전하와 동일한 극성을 갖는 고정 전하막을 배치함으로써, 화소(10)사이에서의 전하의 누출(블루밍)을 방지하는 구성에 대해서 설명한다. 또한, 이하에서는, 제1 예에서 설명한 화소(10)를 베이스로 한 경우를 설명하지만, 베이스가 되는 화소(10)는 제1 예에 관한 화소(10)에 한정되지 않고, 다른 예에 관한 화소(10)여도 된다. 고정 전하막의 재료로서는, 고정 전하막(55)과 마찬가지로, 하프늄 산화막(HfO2막)이나, 기타, 예를 들어 하프늄, 지르코늄, 알루미늄, 탄탈, 티타늄, 마그네슘, 이트륨, 란타노이드 원소 등의 산화물의 적어도 1개를 포함하도록 형성할 수 있다.
도 31은 본 실시 형태의 제14 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 32는 도 31에 있어서의 D-D 단면을 나타내는 수평 단면도이다. 도 31 및 도 32에 나타내는 바와 같이, 제14 예에 관한 화소(10)에서는, 인접하는 화소(10) 사이에 실드 전하막(67)이 배치되어 있다. 실드 전하막(67)은 광전 변환막(34)에서 발생하는 전하와 동일한 극성을 갖는 고정 전하막으로 구성되어 있어도 된다. 제14 예에서는, 실드 전하막(67)은 축적 전극(37)이 배치된 면과 동일한 면에 배치된다. 또한, 실드 전하막(67)은 축적 전극(37)의 측면에 접촉해도 되고, 축적 전극(37)의 측면으로부터 이격해도 된다.
이러한 구조에 의해서도, 어떤 화소(10)의 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하가 인접의 화소(10)로 유출되는 것이 억제되기 때문에, 화소(10)의 양자 효율을 보다 향상시키는 것이 가능해진다.
또한, 본 예에 의하면, 실드 전극(57)을 구동하기 위한 구성을 생략할 수 있기 때문에, 실드 전극(57) 및 실드 전극(57)을 구동하기 위한 화소 구동선(LD)의 생략에 의한 소형화가 가능해진다. 또한, 제14 예에서는, 축적 전극(37)을 실드 전하막(67)으로부터 이격할 필요가 없기 때문에, 축적 전극(37)을 확대하는 것이 가능해진다. 그에 의해, 축적 전극(37) 근방의 반도체층(35)에 의해 효율적으로 전하를 모으는 것이 가능해지기 때문에, 양자 효율의 가일층의 향상을 기대할 수 있다.
이하의 예에서는, 실드 전하막(67)의 위치의 변형예에 대해서 설명한다.
1.9.15 제15 예
도 33은 본 실시 형태의 제15 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 33에 나타내는 바와 같이, 실드 전하막(67)은 인접하는 화소(10)사이의 경계 부분이며, 절연층(53)에 있어서의 축적 전극(37)의 상면이 배치된 면과 반도체층(35)(반도체 배선(60) 이외)의 하면과의 사이에 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다.
1.9.16 제16 예
도 34는 본 실시 형태의 제16 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 34에 나타내는 바와 같이, 실드 전하막(67)은 인접하는 화소(10)사이의 경계 부분이며, 반도체층(35)의 하층 부분, 즉 반도체층(35)에 있어서의 절연층(53)과 접하는 영역에 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다.
1.9.17 제17 예
도 35는 본 실시 형태의 제17 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 35에 나타내는 바와 같이, 실드 전하막(67)은 인접하는 화소(10)사이의 경계 부분에, 이 부분의 반도체층(35)을 치환하도록 해서 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다.
1.9.18 제18 예
도 36은 본 실시 형태의 제18 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 36에 나타내는 바와 같이, 실드 전하막(67)은, 인접하는 화소(10)사이의 경계 부분이며, 광전 변환막(34)의 하층 부분, 즉 광전 변환막(34)에 있어서의 반도체층(35)와 접하는 영역에 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다.
1.9.19 제19 예
도 37은 본 실시 형태의 제19 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 37에 나타내는 바와 같이, 실드 전하막(67)은 인접하는 화소(10)사이의 경계 부분에, 이 부분의 광전 변환막(34)을 치환하도록 해서 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다.
1.9.20 제20 예
도 38 및 도 39는 본 실시 형태의 제20 예에 관한 화소의 단면 구조를 나타내는 수직 단면도이다. 도 38 및 도 39에 나타내는 바와 같이, 실드 전하막(67)은 인접하는 화소(10) 사이의 경계 부분이며, 절연층(53)에 있어서의 축적 전극(37)의 하면보다 하측(읽어내기 전극(36)측)에 배치되어도 된다. 그 때, 실드 전하막(67)에 있어서의 개구 주변의 영역은 수직 방향에 있어서 축적 전극(37)의 외주 부분과 중첩해도 된다. 또한, 실드 전하막(67)에 있어서의 개구 주변의 영역과 축적 전극(37)의 외주 부분은, 도 38에 나타내는 바와 같이, 접촉해도 되고, 도 39에 나타내는 바와 같이, 수직 방향으로 이격해도 된다.
1.10 화소 구동예
계속해서, 상술한 화소(10)의 구동 방법에 대해서, 몇 가지 예를 들어 설명한다.
1.10.1 제1 구동예
먼저, 글로벌 셔터 구동을 위한 메모리(MEM)를 갖지 않는 화소(10)의 구동예에 대해서 설명한다. 본 설명에서는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)의 구동 방법을 예시하지만, 제1 예에 한정되지 않고, 다른 예에 관한 화소(10)에 대해서도, 마찬가지 구동 방법을 적용하는 것이 가능하다.
도 40은 제1 구동예를 설명함에 있어서 인용하는 화소의 단면 구조예를 나타내는 수직 단면도이다. 도 40에 예시하는 화소(10)의 단면 구조는, 상술에 있어서 도 12를 사용해서 설명한 제1 예에 관한 화소(10)의 단면 구조와 마찬가지여도 된다. 또한, 도 41 내지 도 43은, 도 40에 있어서의 E-E면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다. 또한, 도 41 내지 도 43에 있어서, 종축은 포텐셜을 나타내고, 횡축은 E-E면을 따른 위치를 나타낸다. 또한, 도 41 내지 도 43 및 후술하는 구동예에서는, 전송 게이트(11)에 의해 전위가 제어되는 반도체 배선(60)의 영역(게이트 영역이라고도 한다)을 'TG'로 나타내고, 축적 전극(37)에 의해 전위가 제어되는 반도체층(35)의 영역(축적 영역이라고도 한다)을 'ASE'로 나타내고, 실드 전극(57)에 의해 전위가 제어되는 반도체층(35)의 영역(실드 영역이라고도 한다)을 "SLD"로 나타낸다.
도 40에 나타내는 구조에 있어서, 화소(10)의 노광 기간 동안(노광 스텝), 도 41에 나타내는 바와 같이, 전송 게이트(11)는 오프 상태(OFF)로 되고, 축적 전극(37)은 온 상태(ON)로 된다. 그에 의해, 축적 영역(ASE)의 전위를 낮출 수 있음과 함께, 게이트 영역(TG)에 높은 전위 장벽이 형성된다. 그 결과, 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하(58)가 축적 영역(ASE)에 고인다. 그 때, 실드 전극(57)을 오프 상태로 해 둠으로써, 실드 영역(SLD)을 개재한 인접 화소로의 전하(58)의 누출을 억제할 수 있다. 또한, 실드 전극(57)이 오프 상태일 때의 실드 영역(SLD)의 전위는, 전송 게이트(11)가 오프 상태일 때의 게이트 영역(TG)의 전위보다 높은 것이 바람직하다.
이어서, 노광 스텝에서 축적 영역(ASE)에 축적된 전하(58)를 부유 확산 영역(FD)으로 전송하는 기간 중(전송 스텝), 도 42에 나타내는 바와 같이, 축적 전극(37)이 오프 상태로 된다. 축적 전극(37)이 오프 상태일 때의 축적 영역(ASE)의 전위는, 전송 게이트(11)가 오프 상태일 때의 게이트 영역(TG)의 전위보다 높고, 실드 전극(57)이 오프 상태일 때의 실드 영역(SLD)의 전위보다 낮은 전위로 설정되어도 된다. 그에 의해, 축적 영역(ASE)에 축적된 전하(58)를, 게이트 영역(TG)을 통해 부유 확산 영역(FD)으로 유출시키는 것이 가능해진다. 또한, 이 구동예에서는, 전송 게이트(11)가 오프 상태를 유지하기 때문에, 전하 전송 시의 제어를 용이화할 수 있다.
그 외, 도 43에 나타내는 바와 같이, 전송 스텝에서는, 전송 게이트(11)가 온 상태로 되어도 된다. 그에 의해, 축적 영역(ASE)으로부터 부유 확산 영역(FD)에 의해 원활하게 전하(58)를 전송하는 것이 가능해진다. 또한, 축적 전극(37)이 오프 상태일 때의 축적 영역(ASE)의 전위를 낮게 하는 것이나, 축적 전극(37)을 온 상태로 할 때의 축적 영역(ASE)의 전위의 변화량을 작게 하는 것도 가능해진다.
1.10.2 제2 구동예
이어서, 글로벌 셔터 구동이 가능한 화소(10)의 구동예에 대해서 설명한다. 본 설명에서는, 상술에 있어서 도 21을 사용해서 설명한 제6 예에 관한 화소(10)의 구동 방법을 예시하지만, 제6 예에 한정되지 않고, 메모리(MEM)를 구비하는 다른 예에 관한 화소(10)에 대해서도, 마찬가지 구동 방법을 적용하는 것이 가능하다.
도 44는 제2 구동예를 설명함에 있어서 인용하는 화소의 단면 구조예를 나타내는 수직 단면도이다. 도 44에 예시하는 화소(10)의 단면 구조는, 상술에 있어서 도 21을 사용해서 설명한 제6 예에 관한 화소(10)의 단면 구조와 마찬가지여도 된다. 또한, 도 45 내지 도 48은 도 44에 있어서의 F-F면을 따른 구동 스텝마다의 포텐셜을 나타내는 밴드도이다. 또한, 도 45 내지 도 48에 있어서, 종축은 포텐셜을 나타내고, 횡축은 F-F면을 따른 위치를 나타낸다. 또한, 도 44 내지 도 48 및 후술하는 구동예에서는, 메모리 전극(16)에 의해 전위가 제어되는 반도체 배선(60)의 영역(메모리(MEM)에 상당. 메모리 영역이라고도 한다)을 "MEM"으로 나타내고, 전송 트랜지스터(15)에 의해 전위가 제어되는 반도체 배선(60)의 영역(게이트 영역이라고도 한다)을 "TX"로 나타낸다.
도 44에 나타내는 구조에 있어서, 화소(10)의 노광 기간 동안(노광 스텝), 도 45에 나타내는 바와 같이, 전송 게이트(11) 및 전송 트랜지스터(15)는 오프 상태(OFF)로 되고, 축적 전극(37) 및 메모리(MEM)는 온 상태(ON)로 된다. 그에 의해, 축적 영역(ASE) 및 메모리 영역(MEM)의 전위를 낮출 수 있음과 함께, 게이트 영역(TG 및 TX)에 높은 전위 장벽이 형성된다. 그 결과, 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하(58)가 축적 영역(ASE)에 고인다. 그 때, 실드 전극(57)을 오프 상태로 해 둠으로써, 실드 영역(SLD)을 개재한 인접 화소로의 전하(58)의 누출을 억제할 수 있다. 또한, 실드 전극(57)이 오프 상태일 때의 실드 영역(SLD)의 전위는, 전송 트랜지스터(15)가 오프 상태일 때의 게이트 영역(TX)의 전위보다 높은 것이 바람직하다.
이어서, 노광 스텝에서 축적 영역(ASE)에 축적된 전하(58)를 메모리(MEM)에 전송하는 기간 중(전송 스텝), 도 46에 나타내는 바와 같이, 축적 전극(37)이 오프 상태로 된다. 축적 전극(37)이 오프 상태일 때의 축적 영역(ASE)의 전위는, 전송 트랜지스터(15)가 오프 상태일 때의 게이트 영역(TX)의 전위보다 높고, 실드 전극(57)이 오프 상태일 때의 실드 영역(SLD)의 전위보다 낮은 전위로 설정되어도 된다. 그에 의해, 축적 영역(ASE)에 축적된 전하(58)를, 게이트 영역(TX)을 통해 메모리(MEM)로 유출시키는 것이 가능해진다.
이어서, 도 47에 나타내는 바와 같이, 축적 전극(37)을 다시 온 상태로 함으로써, 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하(59)를 축적 영역(ASE)에 축적한다.
이어서, 도 48에 나타내는 바와 같이, 축적 전극(37)의 온 상태를 유지하면서, 메모리(MEM)를 오프 상태로 한다. 그에 의해, 노광 동작을 계속하면서, 메모리(MEM)에 유지된 전하(59)를 부유 확산 영역(FD)으로 전송하는 것이 가능해진다.
1.10.3 제3 구동예
계속해서, 제2 구동예의 변형예를, 제3 구동예로서 이하에 설명한다. 본 설명에서는, 제2 구동예와 마찬가지로, 제6 예에 관한 화소(10)의 구동 방법을 예시하지만, 제6 예에 한정되지 않고, 메모리(MEM)를 구비하는 다른 예에 관한 화소(10)에 대해서도, 마찬가지 구동 방법을 적용하는 것이 가능하다. 또한, 제3 구동예를 설명함에 있어서 인용되는 화소(10)의 단면 구조예는, 도 44에 예시한 화소(10)의 단면 구조와 마찬가지여도 된다.
제3 구동예에 있어서, 광전 변환막(34)에서 발생한 전하를 축적 영역(ASE)에 축적하는 노광 스텝은, 제2 구동예에 있어서 도 45를 사용해서 설명한 동작과 마찬가지여도 된다.
이어서, 노광 스텝에서 축적 영역(ASE)에 축적된 전하(58)를 메모리(MEM)에 전송하는 전송 스텝에서는, 도 49에 나타내는 바와 같이, 축적 전극(37)이 오프 상태로 됨과 함께, 전송 게이트(11)가 온 상태로 된다. 그에 의해, 축적 영역(ASE)로부터 메모리(MEM)에 의해 원활하게 전하(58)를 전송하는 것이 가능해진다. 또한, 축적 전극(37)이 오프 상태일 때의 축적 영역(ASE)의 전위를 낮게 하는 것이나, 축적 전극(37)을 온 상태로 할 때의 축적 영역(ASE)의 전위의 변화량을 작게 하는 것도 가능해진다.
이어서, 제2 구동예에 있어서 도 47을 사용해서 설명한 구동과 마찬가지로, 축적 전극(37)을 다시 온 상태로 함으로써, 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하(58)를 축적 영역(ASE)에 축적한다. 또한, 본 구동에서는, 전송 게이트(11)가 온 상태로부터 오프 상태로 전환된다.
이어서, 도 50에 나타내는 바와 같이, 축적 전극(37)의 온 상태를 유지하면서, 메모리(MEM)를 오프 상태로 함과 함께, 전송 트랜지스터(15)를 온 상태로 한다. 그에 의해, 노광 동작을 계속하면서, 메모리(MEM)에 유지된 전하(59)를 부유 확산 영역(FD)으로 전송하는 것이 가능해진다. 또한, 메모리(MEM)로부터 부유 확산 영역(FD)에 의해 원활하게 전하(59)를 전송하는 것이 가능해진다. 또한, 메모리(MEM)가 오프 상태일 때의 메모리 영역(MEM)의 전위를 낮게 하는 것이나, 메모리(MEM)를 온 상태로 할 때의 메모리 영역(MEM)의 전위의 변화량을 작게 하는 것도 가능해진다.
1.11 정리
이상과 같이, 본 실시 형태에 따르면, 축적 전극(37)과 읽어내기 전극(36) 사이의 전위 장벽이 전송 게이트(11)를 사용해서 제어된다. 그에 의해, 축적 전극(37) 근방의 반도체층(35)에 축적된 전하가 읽어내기 전극(36)측으로 누출되는 것을 억제하는 것이 가능해지기 때문에, 양자 효율을 향상시키는 것이 가능해진다. 또한, 인접하는 화소(10)사이의 전위 장벽이 실드 전극(57) 또는 실드 전하막(67)을 사용해서 제어된다. 그에 의해, 어떤 화소(10)의 광전 변환막(34)에서 발생해서 반도체층(35)으로 진입한 전하가 인접의 화소(10)로 유출되는 것(블루밍)이 억제되기 때문에, 화소(10)의 양자 효율을 보다 향상시키는 것이 가능해진다.
2. 단면 구조의 베리에이션
여기서, 상술한 실시 형태에 따른 이미지 센서(100)의 단면 구조에 대해서, 몇 가지의 베리에이션을 설명한다. 또한, 이하의 설명에 있어서 특별히 한정되어 있지 않은 구조에 대해서는, 상술에 있어서 설명한 단면 구조와 마찬가지 구조여도 된다.
2.1 제1 베리에이션
도 51은 제1 베리에이션에 관한 이미지 센서의 단면 구조예를 나타내는 수직 단면도이다. 도 52는 도 51에 있어서의 I-I 단면을 나타내는 수평 단면도이다. 도 51 및 도 52에 나타내는 바와 같이, 이미지 센서(100)는, 예를 들어 입사광에 대하여 상류측에 배치된 RGB 화소(10)와 하류측에 배치된 IR 화소(20)가 적층된 적층형의 촬상 소자이다. 상류측에서는, 예를 들어 적색광(R)을 선택적으로 투과시키는 컬러 필터(31r)를 구비하는 1개의 RGB 화소(10)와, 녹색 광(G)을 선택적으로 투과시키는 컬러 필터(31g)를 구비하는 2개의 RGB 화소(10)와, 청색광(B)을 선택적으로 투과시키는 컬러 필터(31b)를 구비하는 1개의 RGB 화소(10)의 4개의 RGB 화소(10)가, 베이어 배열에 있어서의 2줄×2열의 단위 배열을 구성하도록 배치된다. 화소 어레이부(101)에서는, 이 단위 배열이 반복 단위가 되고, 행 방향과 열 방향으로 이루어지는 어레이상으로 반복해서 배치되어 있다.
2줄×2열로 배치된 4개의 RGB 화소(10)로 이루어지는 단위 배열에 있어서, 녹색 광(G)을 선택적으로 투과시키는 2개의 컬러 필터(31g)가 대각선 상에 배치되고, 적색광(R) 및 청색광(B)을 선택적으로 투과시키는 컬러 필터(31r 및 31b)가, 직교하는 대각선 상에 1개씩 배치된다. 컬러 필터(31r, 31g 및 31b) 중 1개가 마련된 각 RGB 화소(10)의 광전 변환막(34)은 각 컬러 필터(31)에 대응하는 색광을 광전 변환해서 전하를 발생시킨다.
컬러 필터(31)를 투과한 광 중, 가시광 영역의 광(적색광(R), 녹색 광(G) 및 청색광(B))은, 각각 각 컬러 필터(31)가 마련된 RGB 화소(10)의 광전 변환막(34)으로 흡수되고, 그 이외의 광, 예를 들어 적외광 영역(예를 들어, 700㎚ 이상 1000㎚ 이하)의 광(IR 광)은, 광전 변환막(34)을 투과한다. 이 광전 변환막(34)을 투과한 IR 광은, 각 RGB 화소(10)에 대하여 하류에 배치된 IR 화소(20)의 광전 변환부(PD1)에 있어서 검출된다. 이와 같이, 제1 베리에이션에 관한 이미지 센서(100)에서는, 가시광 화상 및 적외광 화상의 양쪽을 동시에 생성 가능하게 되어 있다.
2.2 제2 베리에이션
도 53은 제2 베리에이션에 관한 이미지 센서의 단면 구조예를 나타내는 수직 단면도이다. 도 54는 도 53에 있어서의 II-II 단면을 나타내는 수평 단면도이다. 상술한 제1 베리에이션에서는, 적색광(R), 녹색 광(G) 및 청색광(B)을 선택적으로 투과시키는 컬러 필터(31)가 광전 변환막(34)의 상방(광 입사측)에 마련된 예를 나타냈지만, 컬러 필터(31)는, 예를 들어 도 53에 도시한 바와 같이, 광전 변환부(PD1)와 광전 변환부(PD2) 사이에 마련하도록 해도 된다.
제2 베리에이션에서는, 예를 들어 컬러 필터(31)가, 적어도 적색광(R)을 선택적으로 투과시키는 컬러 필터(31r)와, 적어도 청색광(B)을 선택적으로 투과시키는 컬러 필터(31b)가 서로 대각선 상에 배치된 구성을 갖고 있다. 입사광에 대하여 상류측에 위치하는 광전 변환막(34)은, 예를 들어 녹색 광에 대응하는 파장을 선택적으로 흡수하도록 구성되어 있다. 이에 의해, 상류측의 광전 변환부(PD1) 및 컬러 필터(31r 및 31b)의 하방에 각각 배치된 하류측의 광전 변환부(PD2)에 있어서, RGB 삼원색에 대응하는 신호를 취득하는 것이 가능해진다. 제2 베리에이션에서는, 일반적인 베이어 배열을 갖는 촬상 소자보다 RGB 삼원색 각각의 광전 변환부(PD1 및 PD2)의 수광 면적을 확대할 수 있기 때문에, S/N비를 향상시키는 것이 가능해진다.
3. 촬상 장치의 구성예
도 55는 본 개시를 적용한 전자 기기로서의 촬상 장치의 일 실시 형태의 구성예를 도시하는 블록도이다.
도 55의 촬상 장치(2000)는 비디오 카메라나 디지털 스틸 카메라 등이다. 촬상 장치(2000)는 렌즈군(2001), 고체 촬상 장치(2002), DSP 회로(2003), 프레임 메모리(2004), 표시부(2005), 기록부(2006), 조작부(2007) 및 전원부(2008)로 이루어진다. DSP 회로(2003), 프레임 메모리(2004), 표시부(2005), 기록부(2006), 조작부(2007) 및 전원부(2008)는, 버스 라인(2009)을 통해 서로 접속되어 있다.
렌즈군(2001)은 피사체로부터의 입사광(상광)을 도입해서 고체 촬상 장치(2002)의 촬상면 상에 결상한다. 고체 촬상 장치(2002)는 상술한 실시 형태에 따른 이미지 센서(100)여도 된다. 고체 촬상 장치(2002)는 렌즈군(2001)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환해서 화소 신호로서 DSP 회로(2003)에 공급한다.
DSP 회로(2003)는 고체 촬상 장치(2002)로부터 공급되는 화소 신호에 대하여 소정의 화상 처리를 행하여, 화상 처리 후의 화상 신호를 프레임 단위로 프레임 메모리(2004)에 공급하고, 일시적으로 기억시킨다.
표시부(2005)는, 예를 들어 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 프레임 메모리(2004)에 일시적으로 기억된 프레임 단위의 화소 신호에 기초하여, 화상을 표시한다.
기록부(2006)는 DVD(Digital Versatile Disk), 플래시 메모리 등으로 이루어지고, 프레임 메모리(2004)에 일시적으로 기억된 프레임 단위의 화소 신호를 읽어내고, 기록한다.
조작부(2007)는 유저에 의한 조작 하에, 촬상 장치(2000)가 갖는 여러 기능에 대해서 조작 지령을 발한다. 전원부(2008)는, 전원을, DSP 회로(2003), 프레임 메모리(2004), 표시부(2005), 기록부(2006) 및 조작부(2007)에 대하여 적절히 공급한다.
본 기술을 적용하는 전자 기기는, 화상 도입부(광전 변환부)에 이미지 센서를 사용하는 장치이면 되고, 촬상 장치(2000) 외에, 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 이미지 센서를 사용하는 복사기 등이 있다.
4. 이동체에의 응용예
본 개시에 관한 기술(본 기술)은, 여러가지 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 것의 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 56은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 56에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들의 전파 또는 신호의 입력을 접수하고, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은 수신한 화상에 기초하여, 사람, 차, 장해물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는 전기 신호를 화상으로 해서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력받은 검출 정보에 기초하여, 운전자의 피로도 또는 집중도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위의 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차외 정보 검출 유닛(12030)로 검지한 선행 차 또는 대향 차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모할 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차외에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 56의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이의 적어도 1개를 포함하고 있어도 된다.
도 57은 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 57에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드미러, 리어범퍼, 백도어 및 차 실내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방 화상을 취득한다. 리어범퍼 또는 백도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방 화상을 취득한다. 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는 주로 선행 차량 또는, 보행자, 장해물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 57에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 나타나 있다. 촬상 범위(12111)는 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어범퍼 또는 백도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터를 중첩할 수 있음으로써, 차량(12100)을 상방에서 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 1개는, 거리 정보를 취득하는 기능을 가져도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 1개는 복수의 촬상 소자로 이루어지는 스테레오 카메라여도 되고, 위상차 검출용 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)에서 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물에서, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행 차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는 선행 차의 바로 앞에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수 있다. 이와 같이 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)에서 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 이륜차, 보통 차량, 대형 차량, 보행자, 전주 등 기타 입체물로 분류해서 추출하고, 장해물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량(12100)의 주변 장해물을, 차량(12100)의 드라이버가 시인 가능한 장해물과 시인 곤란한 장해물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장해물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 1개는, 적외선을 검출하는 적외선 카메라이여도 된다. 예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자의 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해서 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031) 등에 적용될 수 있다. 도 57에 예시하는 촬상부(12101, 12102, 12103, 12104, 12105) 등으로서, 차량(12100)에 탑재되어도 된다. 촬상부(12101, 12102, 12103, 12104, 12105) 등에 본 개시에 관한 기술을 적용함으로써, 촬상부(12031)의 감도를 향상시키는 것이 가능해지기 때문에, 보다 선명한 화상을 드라이버 등에 표시할 수 있을 뿐 아니라, 촬상부(12031)에서 취득된 화상을 사용한 각종 처리의 정밀도를 향상시키는 것도 가능해진다.
5. 내시경 수술 시스템에의 응용예
본 개시에 관한 기술(본 기술)은 여러 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은 내시경 수술 시스템에 적용되어도 된다.
도 58은 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 도시하는 도면이다.
도 58에서는 수술자(의사)(11131)가 내시경 수술 시스템(11000)을 사용하여, 환자 침대(11133) 위의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 바와 같이, 내시경 수술 시스템(11000)은 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 기타 수술 도구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 소위 경성 거울로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은 연성의 경통을 갖는 소위 연성 겨울로서 구성되어도 된다.
경통(11101)의 선단에는 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장 설치되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통해 환자(11132)의 체강 내 관찰 대상을 향해서 조사된다. 또한, 내시경(11100)은 직시 거울이어도 되고, 사시 거울 또는 측시 거울이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는 RAW 데이터로서 카메라 콘트롤 유닛(CCU: Camera Control Unit)(11201)으로 송신된다.
CCU(11201)는 CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등으로 구성되며, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여, 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 기초하는 화상을 표시하기 위한 각종 화상 처리를 실시한다.
표시 장치(11202)는 CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(light emitting diode) 등의 광원으로 구성되며, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는 입력 장치(11204)를 통해, 내시경 수술 시스템(11000)에 대하여 각종 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들어, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경한다는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는 조직의 소작, 절개 또는 혈관의 밀봉 등을 위한 에너지 처치구(11112) 의 구동을 제어한다. 기복 장치(11206)는 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀게 하기 위해, 기복 튜브(11111)를 통해 당해 체강 내에 가스를 보낸다. 레코더(11207)는 수술에 관한 각종 정보를 기록 가능한 장치이다. 프린터(11208)는 수술에 관한 각종 정보를, 텍스트, 화상 또는 그래프 등 각종 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상으로 조사하고, 그 조사 타이밍에 동기해서 카메라 헤드(11102)의 촬상 소자 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기해서 카메라 헤드(11102)의 촬상 소자의 구동을 제어해서 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 소위 흑색 포화 및 백색 날림이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 된다. 특수광 관찰에서는, 예를 들어 체조직에 있어서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 소위 협대역광 관찰(Narrow Band Imaging)이 행해진다. 혹은, 특수광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌 그린(ICG) 등의 시약을 체조직에 국주함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하고 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이러한 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 59는 도 58에 나타내는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 도시하는 블록도이다.
카메라 헤드(11102)는 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 도입된 관찰광은, 카메라 헤드(11102)까지 도광되고, 당해 렌즈 유닛(11401)으로 입사한다. 렌즈 유닛(11401)은 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)를 구성하는 촬상 소자는 1개(소위 단판식)여도 되고, 복수(소위 다판식)여도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨으로써 컬러 화상이 얻어져도 된다. 혹은 촬상부(11402)는 3D(dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 수술자(11131)는 수술부에 있어서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는 반드시 카메라 헤드(11102)에 마련되지 않아도 된다. 예를 들어, 촬상부(11402)는 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 된다.
구동부(11403)는 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는 CCU(11201)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는 촬상부(11402)에서 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해 CCU(11201)로 송신한다.
또한, 통신부(11404)는 CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들어 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출값을 지정하는 취지의 정보, 그리고/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 소위 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는 통신부(11404)를 통해 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는 카메라 헤드(11102)와의 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는 카메라 헤드(11102)에 대하여, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는 전기 통신이나 광 통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종 화상 처리를 실시한다.
제어부(11413)는 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종 제어를 행한다. 예를 들어, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는 각종 화상 인식 기술을 사용해서 촬상 화상 내에 있어서의 각종 물체를 인식해도 된다. 예를 들어, 제어부(11413)는 촬상 화상에 포함되는 물체의 에지 형상이나 색 등을 검출함으로써, 겸자 등의 수술 도구, 특정한 생체 부위, 출혈, 에너지 처치구(11112) 의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 사용하여, 각종 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되고, 수술자(11131)에게 제시됨으로써, 수술자(11131)의 부담을 경감시키는 것이나, 수술자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은 전기 신호의 통신에 대응한 전기 신호 케이블, 광 통신에 대응한 광 파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 사용해서 유선으로 통신이 행해지고 있었지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대해서 설명했다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 예를 들어 내시경(11100)이나, 카메라 헤드(11102)(의 촬상부(11402)), CCU(11201)(의 화상 처리부(11412)) 등)에 적용될 수 있다. 이들의 구성에 본 개시에 관한 기술을 적용함으로써, 수술자에 대하여 보다 선명한 화상을 표시하는 것이 가능해지는 등의 효과를 얻을 수 있다.
또한, 여기에서는, 일례로서 내시경 수술 시스템에 대해서 설명했지만, 본 개시에 관한 기술은, 그 외, 예를 들어 현미경 수술 시스템 등에 적용되어도 된다.
이상, 본 개시의 실시 형태에 대해서 설명했지만, 본 개시의 기술적 범위는, 상술한 실시 형태 그대로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다. 또한, 다른 실시 형태 및 변형예에 걸치는 구성 요소를 적절히 조합해도 된다.
또한, 본 명세서에 기재된 각 실시 형태에 있어서의 효과는 어디까지나 예시이며 한정되는 것이 아니고, 다른 효과가 있어도 된다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
행렬상으로 배열되는 복수의 화소를 구비하고,
상기 화소 각각은,
제1 반도체층과,
상기 제1 반도체층의 제1 면측에 배치된 광전 변환부와,
상기 제1 반도체층에 있어서의 상기 제1 면과 반대측인 제2 면측에 근접 배치된 축적 전극과,
상기 제1 반도체층의 상기 제2 면으로부터 연장 돌출되는 배선과,
상기 배선을 통해 상기 제1 반도체층에 접속된 부유 확산 영역과,
상기 배선에 근접 배치된 제1 게이트 전극
을 구비하는 고체 촬상 장치.
(2)
상기 축적 전극은 상기 제1 게이트 전극보다 상기 제1 반도체층에 근접해서 배치되는
상기 (1)에 기재된 고체 촬상 장치.
(3)
상기 축적 전극 및 상기 제1 게이트 전극은 동일 평면에 배치되는
상기 (1)에 기재된 고체 촬상 장치.
(4)
상기 복수의 화소 중 인접하는 화소는, 공통의 상기 부유 확산 영역에 접속되는
상기 (1) 내지 (3)의 어느 하나에 기재된 고체 촬상 장치.
(5)
상기 화소 각각은,
상기 제1 게이트 전극보다 상기 부유 확산 영역에 가까운 위치에서 상기 배선에 근접 배치된 제2 게이트 전극과,
상기 제1 게이트 전극과 상기 제2 게이트 전극 사이의 위치에서 상기 배선에 근접 배치된 메모리 전극
을 더 구비하는 상기 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 장치.
(6)
상기 제1 게이트 전극은 상기 복수의 화소 사이에서 결선되고,
상기 메모리 전극은 상기 복수의 화소 사이에서 결선되는
상기 (5)에 기재된 고체 촬상 장치.
(7)
상기 화소 각각은, 상기 제1 반도체층과 상기 부유 확산 영역 사이에 위치하는 제2 반도체층을 더 구비하고,
상기 배선은,
상기 제1 반도체층으로부터 연장 돌출해서 상기 제2 반도체층에 접속하는 제1 배선과,
상기 제2 반도체층으로부터 연장 돌출해서 상기 부유 확산 영역에 접속하는 제2 배선
을 구비하고,
상기 제1 게이트 전극은 상기 제1 배선에 근접 배치되고,
상기 메모리 전극은 상기 제2 반도체층에 근접 배치되고,
상기 제2 게이트 전극은 상기 제2 배선에 근접 배치되는
상기 (5) 또는 (6)에 기재된 고체 촬상 장치.
(8)
상기 제1 게이트 전극은 상기 배선의 측면을 둘러싸는 위치에 배치되는
상기 (1) 내지 (7)의 어느 하나에 기재된 고체 촬상 장치.
(9)
상기 축적 전극은 상기 배선의 측면을 둘러싸는 위치에 배치되는
상기 (1) 내지 (8)의 어느 하나에 기재된 고체 촬상 장치.
(10)
상기 배선의 단면은, 원형 또는 다각형인
상기 (1) 내지 (9)의 어느 하나에 기재된 고체 촬상 장치.
(11)
상기 배선은, 상기 제1 반도체층으로부터 상기 부유 확산 영역에 걸쳐서 직경 축소되는 테이퍼 형상을 구비하는
상기 (1) 내지 (10)의 어느 하나에 기재된 고체 촬상 장치.
(12)
상기 광전 변환부에 대하여 상기 제1 반도체층과 반대측에 배치된 복수의 온 칩 렌즈를 구비하고,
상기 복수의 온 칩 렌즈 중 적어도 1개는, 상기 복수의 화소 중 인접하는 적어도 2개의 화소를 걸치도록(stradddle) 배치되는
상기 (1) 내지 (11)의 어느 하나에 기재된 고체 촬상 장치.
(13)
상기 화소 각각은, 상기 광전 변환부에 있어서의 광의 입사면측에 배치된 컬러 필터를 더 구비하는
상기 (1) 내지 (12)의 어느 하나에 기재된 고체 촬상 장치.
(14)
상기 화소 각각은, 상기 제1 반도체층을 사이에 두고 상기 광전 변환부와 반대측에 배치된 컬러 필터를 더 구비하는
상기 (1) 내지 (12)의 어느 하나에 기재된 고체 촬상 장치.
(15)
상기 광전 변환부는 유기막인
상기 (1) 내지 (14)의 어느 하나에 기재된 고체 촬상 장치.
(16)
상기 제1 반도체층은,
상기 광전 변환부에 접촉하는 제1 층과,
상기 제1 층을 사이에 두고 상기 광전 변환부와 반대측에 위치하는 제2 층을 구비하는
상기 (1) 내지 (15)의 어느 하나에 기재된 고체 촬상 장치.
(17)
상기 화소 각각은, 인접하는 화소와의 경계에 배치된 실드 전극을 더 구비하는
상기 (1) 내지 (16)의 어느 하나에 기재된 고체 촬상 장치.
(18)
상기 화소 각각은, 인접하는 화소와의 경계에 배치된 고정 전하막을 더 구비하는
상기 (1) 내지 (16)의 어느 하나에 기재된 고체 촬상 장치.
(19)
상기 고정 전하막은, 상기 광전 변환부가 광전 변환에 의해 발생하는 전하와 동일한 극성을 구비하는
상기 (18)에 기재된 고체 촬상 장치.
(20)
상기 (1) 내지 (19)의 어느 하나에 기재된 고체 촬상 장치와,
상기 고체 촬상 장치에 입사광의 상을 결상하는 렌즈와,
상기 고체 촬상 장치로부터 출력된 신호에 대하여 소정의 처리를 실행하는 처리 회로
를 구비하는 전자 기기.
1: 전자 기기
10, 10-1 내지 10-N, 10a, 10b: RGB 화소(화소)
11: 전송 게이트
12, 22: 리셋 트랜지스터
13, 23: 증폭 트랜지스터
14, 24: 선택 트랜지스터
15, 21: 전송 트랜지스터
16: 메모리 전극
20: IR 화소
25: 배출 트랜지스터
31, 31r, 31g, 31b: 컬러 필터
32: 밀봉막
33: 투명 전극
34: 광전 변환막
35: 반도체층
35A: 제1 반도체층
35B: 제2 반도체층
35a: 제1 층
35b: 제2 층
36: 읽어내기 전극
37: 축적 전극
41: IR 필터
42: p웰 영역
43: p형 반도체 영역
44: n형 반도체 영역
45: 종형 트랜지스터
50: 반도체 기판
51: 온 칩 렌즈
52: 평탄화막
53: 절연층
54: 화소 분리부
55: 고정 전하막
56: 층간 절연막
57, 57B: 실드 전극
58, 59: 전하
60: 반도체 배선
61 내지 66, 71, 72, 73: 배선
67: 실드 전하막
100: 이미지 센서
101: 화소 어레이부
102: 수직 구동 회로
103: 신호 처리 회로
103a: AC 변환 회로
104: 수평 구동 회로
105: 시스템 제어 회로
108: 데이터 처리부
109: 데이터 저장부
110, 110A: 단위 화소
121: 수광 칩
122: 회로 칩
901: 피사체
1010: 레이저 광원
1011: 광원 구동부
1012: VCSEL
1021: 센서 제어부
1022: 수광부
1030: 조사 렌즈
1040: 촬상 렌즈
1050: 시스템 제어부
1100: 애플리케이션 프로세서
ASE: 축적 영역
LD, LD1, LD2: 화소 구동선
MEM: 메모리(메모리 영역)
PD1, PD2: 광전 변환부
SLD: 실드 영역
TG, TX: 게이트 영역
VSL, VSL1, VSL2: 수직 신호선

Claims (20)

  1. 행렬상으로 배열되는 복수의 화소를 구비하고,
    상기 화소 각각은,
    제1 반도체층과,
    상기 제1 반도체층의 제1 면측에 배치된 광전 변환부와,
    상기 제1 반도체층에 있어서의 상기 제1 면과 반대측인 제2 면측에 근접 배치된 축적 전극과,
    상기 제1 반도체층의 상기 제2 면으로부터 연장 돌출되는 배선과,
    상기 배선을 통해 상기 제1 반도체층에 접속된 부유 확산 영역과,
    상기 배선에 근접 배치된 제1 게이트 전극
    을 구비하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 축적 전극은 상기 제1 게이트 전극보다 상기 제1 반도체층에 근접해서 배치되는, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 축적 전극 및 상기 제1 게이트 전극은 동일 평면에 배치되는, 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 복수의 화소 중 인접하는 화소는, 공통의 상기 부유 확산 영역에 접속되는, 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 화소 각각은,
    상기 제1 게이트 전극보다 상기 부유 확산 영역에 가까운 위치에서 상기 배선에 근접 배치된 제2 게이트 전극과,
    상기 제1 게이트 전극과 상기 제2 게이트 전극 사이의 위치에서 상기 배선에 근접 배치된 메모리 전극
    을 더 구비하는, 고체 촬상 장치.
  6. 제5항에 있어서,
    상기 제1 게이트 전극은 상기 복수의 화소 사이에서 결선되고,
    상기 메모리 전극은 상기 복수의 화소 사이에서 결선되는, 고체 촬상 장치.
  7. 제5항에 있어서,
    상기 화소 각각은, 상기 제1 반도체층과 상기 부유 확산 영역 사이에 위치하는 제2 반도체층을 더 구비하고,
    상기 배선은,
    상기 제1 반도체층으로부터 연장 돌출해서 상기 제2 반도체층에 접속하는 제1 배선과,
    상기 제2 반도체층으로부터 연장 돌출해서 상기 부유 확산 영역에 접속하는 제2 배선
    을 구비하고,
    상기 제1 게이트 전극은 상기 제1 배선에 근접 배치되고,
    상기 메모리 전극은 상기 제2 반도체층에 근접 배치되고,
    상기 제2 게이트 전극은 상기 제2 배선에 근접 배치되는, 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 제1 게이트 전극은 상기 배선의 측면을 둘러싸는 위치에 배치되는, 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 축적 전극은 상기 배선의 측면을 둘러싸는 위치에 배치되는, 고체 촬상 장치.
  10. 제1항에 있어서,
    상기 배선의 단면은 원형 또는 다각형인, 고체 촬상 장치.
  11. 제1항에 있어서,
    상기 배선은, 상기 제1 반도체층으로부터 상기 부유 확산 영역에 걸쳐서 직경 축소되는 테이퍼 형상을 구비하는, 고체 촬상 장치.
  12. 제1항에 있어서,
    상기 광전 변환부에 대하여 상기 제1 반도체층과 반대측에 배치된 복수의 온 칩 렌즈를 구비하고,
    상기 복수의 온 칩 렌즈 중 적어도 1개는, 상기 복수의 화소 중 인접하는 적어도 2개의 화소를 걸치도록 배치되는, 고체 촬상 장치.
  13. 제1항에 있어서,
    상기 화소 각각은, 상기 광전 변환부에 있어서의 광의 입사면측에 배치된 컬러 필터를 더 구비하는, 고체 촬상 장치.
  14. 제1항에 있어서,
    상기 화소 각각은, 상기 제1 반도체층을 사이에 두고 상기 광전 변환부와 반대측에 배치된 컬러 필터를 더 구비하는, 고체 촬상 장치.
  15. 제1항에 있어서,
    상기 광전 변환부는 유기막인, 고체 촬상 장치.
  16. 제1항에 있어서,
    상기 제1 반도체층은,
    상기 광전 변환부에 접촉하는 제1 층과,
    상기 제1 층을 사이에 두고 상기 광전 변환부와 반대측에 위치하는 제2 층을 구비하는, 고체 촬상 장치.
  17. 제1항에 있어서,
    상기 화소 각각은, 인접하는 화소와의 경계에 배치된 실드 전극을 더 구비하는, 고체 촬상 장치.
  18. 제1항에 있어서,
    상기 화소 각각은, 인접하는 화소와의 경계에 배치된 고정 전하막을 더 구비하는, 고체 촬상 장치.
  19. 제18항에 있어서,
    상기 고정 전하막은, 상기 광전 변환부가 광전 변환에 의해 발생하는 전하와 동일한 극성을 구비하는, 고체 촬상 장치.
  20. 제1항에 기재된 고체 촬상 장치와,
    상기 고체 촬상 장치에 입사광의 상을 결상하는 렌즈와,
    상기 고체 촬상 장치로부터 출력된 신호에 대하여 소정의 처리를 실행하는 처리 회로
    를 구비하는 전자 기기.
KR1020237008143A 2020-09-25 2021-09-15 고체 촬상 장치 및 전자 기기 KR20230073185A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020161366 2020-09-25
JPJP-P-2020-161366 2020-09-25
PCT/JP2021/033897 WO2022065153A1 (ja) 2020-09-25 2021-09-15 固体撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
KR20230073185A true KR20230073185A (ko) 2023-05-25

Family

ID=80845400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237008143A KR20230073185A (ko) 2020-09-25 2021-09-15 고체 촬상 장치 및 전자 기기

Country Status (7)

Country Link
US (1) US20230403871A1 (ko)
EP (1) EP4220721A4 (ko)
JP (1) JPWO2022065153A1 (ko)
KR (1) KR20230073185A (ko)
CN (1) CN116325163A (ko)
TW (1) TW202232743A (ko)
WO (1) WO2022065153A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023248618A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
TWI826139B (zh) * 2022-11-22 2023-12-11 力晶積成電子製造股份有限公司 背照式影像感測器及其製造方法
WO2024116633A1 (ja) * 2022-11-30 2024-06-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063156A (ja) 2014-09-19 2016-04-25 株式会社東芝 撮像素子及び固体撮像装置
JP2017157816A (ja) 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711573B2 (ja) * 2015-08-10 2020-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6885344B2 (ja) * 2016-01-20 2021-06-16 ソニーグループ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
US11621290B2 (en) * 2017-08-31 2023-04-04 Sony Semiconductor Solutions Corporation Imaging element, laminated imaging element, and solid-state imaging device
WO2019058994A1 (ja) * 2017-09-20 2019-03-28 ソニー株式会社 光電変換素子および撮像装置
JP2019114576A (ja) * 2017-12-20 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置
WO2019151049A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子、固体撮像装置及び電子装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063156A (ja) 2014-09-19 2016-04-25 株式会社東芝 撮像素子及び固体撮像装置
JP2017157816A (ja) 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法

Also Published As

Publication number Publication date
US20230403871A1 (en) 2023-12-14
CN116325163A (zh) 2023-06-23
EP4220721A1 (en) 2023-08-02
TW202232743A (zh) 2022-08-16
EP4220721A4 (en) 2024-03-20
JPWO2022065153A1 (ko) 2022-03-31
WO2022065153A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
US11792541B2 (en) Solid-state imaging device and method of controlling solid-state imaging device
KR102651629B1 (ko) 광전변환 소자 및 고체 촬상 장치
JP7486417B2 (ja) 固体撮像素子および固体撮像装置
US20230403871A1 (en) Solid-state imaging device and electronic apparatus
US11990497B2 (en) Solid-state imaging element and electronic device
US20230230999A1 (en) Solid-state imaging device and electronic apparatus
WO2023248618A1 (ja) 固体撮像装置
WO2024106013A1 (ja) 固体撮像装置
WO2023100725A1 (ja) 光検出装置、電子機器及び光検出システム
WO2024048488A1 (ja) 固体撮像装置
WO2024106235A1 (ja) 光検出装置および光検出装置の製造方法ならびに電子機器
WO2024070293A1 (ja) 光電変換素子および光検出装置
WO2023223801A1 (ja) 光電変換素子および光検出装置ならびに電子機器
US20230316693A1 (en) Solid-state imaging device and recognition system
WO2023037622A1 (ja) 撮像素子および撮像装置
WO2023176551A1 (ja) 光電変換素子および光検出装置
WO2024100993A1 (ja) 固体撮像装置
WO2023181919A1 (ja) 撮像素子および撮像素子の製造方法ならびに光検出装置
WO2023153308A1 (ja) 光電変換素子および光検出装置
US20230326938A1 (en) Solid-state imaging device and recognition system
US20240031703A1 (en) Light detection apparatus, light detection system, electronic equipment, and mobile body
TW202418569A (zh) 固態攝像裝置