JP6711573B2 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP6711573B2
JP6711573B2 JP2015158109A JP2015158109A JP6711573B2 JP 6711573 B2 JP6711573 B2 JP 6711573B2 JP 2015158109 A JP2015158109 A JP 2015158109A JP 2015158109 A JP2015158109 A JP 2015158109A JP 6711573 B2 JP6711573 B2 JP 6711573B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
interlayer insulating
photoelectric conversion
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015158109A
Other languages
English (en)
Other versions
JP2017037952A (ja
Inventor
山口　哲司
哲司 山口
聡志 慶野
聡志 慶野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2015158109A priority Critical patent/JP6711573B2/ja
Priority to US15/747,274 priority patent/US10504965B2/en
Priority to CN201680045325.9A priority patent/CN107924928B/zh
Priority to PCT/JP2016/003580 priority patent/WO2017026109A1/en
Publication of JP2017037952A publication Critical patent/JP2017037952A/ja
Application granted granted Critical
Publication of JP6711573B2 publication Critical patent/JP6711573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Description

本開示は、例えば有機光電変換膜を用いた固体撮像素子に関する。
近年、ＣＣＤ（Charge Coupled Device）、あるいはＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子では、画素サイズの微細化に伴って、感度の低下が懸念されている。そこで、シリコン基板の上層に光電変換層を形成することで、光電変換領域の開口率を拡大し、感度向上を実現することが可能な固体撮像素子が提案されている。
このような固体撮像素子では、一対の電極間に光電変換膜が形成されるが、この光電変換膜を画素毎に物理的に分離することが困難な場合がある。この場合、一対の電極のうちの少なくとも一方の電極を画素ごとに物理的に分離することで、光電変換膜を分離することなく、電気的な素子分離が可能となる。
ところが、この構造では、画素サイズの微細化に伴って、画素毎に分離された電極（以下、画素電極という）同士の間の距離が短くなる。このため、隣接画素間において、隣り合う画素電極間に電位差がつくと、光電変換膜を介した容量結合により電気的なリークを生じる。これにより、隣接画素間において、信号のクロストークが発生する。
このクロストーク抑制の対策としては、隣接する画素電極間にポテンシャル制御用の配線と絶縁膜とを形成して、ポテンシャル制御用の配線による電界効果で光電変換膜中のポテンシャル障壁を大きくしてリークを抑制する手法がある（特許文献１）。また、隣接画素間にシールド配線を形成して画素電極間の容量結合を低減する手法が提案されている（特許文献２）。
特開２００８−１１２９０７号公報 国際公開第２０１３／００１８０９号
上記特許文献１の手法では、製造プロセスが複雑であり、工程数も増加する。また、上記特許文献２の手法のようにシールド電極を用いた場合には、画素電極とシールド電極との間にリーク電流が生じることがある。したがって、上記特許文献１，２とは異なる手法で、隣接画素間でのリーク電流等に起因する信号のクロストークを抑制することが望まれている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、隣接画素間での信号のクロストークを抑制することが可能な固体撮像素子を提供することにある。
本開示の第１の固体撮像素子は、複数の画素と、各々が画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、複数の第１電極上に、層間絶縁膜に接して形成された光電変換層と、光電変換層上に配置された第２電極とを備える。基板は、光電変換層と層間絶縁膜とを間にして第２電極と対向し、層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、低誘電率層または空隙は、第１電極同士の間隙に対応する領域に設けられるものである。
本開示の第１の固体撮像素子では、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられている。ここで、第２電極への電圧印加により、隣り合う第１電極間での電荷障壁が増大するが、層間絶縁膜が第１電極同士の間隙に対応する領域に比誘電率が３．６以下の低誘電率層を含むことにより、低誘電率層を含まない場合に比べ、電荷障壁をより増大させることができる。これにより、第１電極間でのリーク電流の発生が抑制される。あるいは、層間絶縁膜が第１電極同士の間隙に対応する領域に空隙を含んでいてもよく、この場合、層間絶縁膜の誘電率が実効的に下がることから、低誘電率層を含む場合と同様、第１電極間でのリーク電流が抑制される。
本開示の第２の固体撮像素子は、複数の画素と、各々が画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、複数の第１電極上に、層間絶縁膜に接して形成された光電変換層と、光電変換層上に配置された第２電極と、層間絶縁膜上の第１電極同士の間隙に設けられた第３電極とを備える。基板は、その少なくとも一部において光電変換層と層間絶縁膜とを間にして第２電極と対向し、基板の層間絶縁膜側の面のうちの第１電極及び第３電極の間に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有するものである。
本開示の第２の固体撮像素子では、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられ、層間絶縁膜上の第１電極同士の間隙に第３電極が設けられている。基板の層間絶縁膜側の面のうちの第１電極及び第３電極の間に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有することにより、光電変換層のうちの隣接画素間に対応する部分に印加される電圧が小さくなる。これにより、第１電極間でのリーク電流が抑制される。
また、上記本開示の第１の固体撮像素子は、隣り合う第１電極間に第３電極を備えるようにしてもよく、この場合には、第１電極と第３電極との間のリーク電流の発生を抑制することができる。
本開示の第３の固体撮像素子は、複数の画素と、各々が画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、複数の第１電極上に形成された光電変換層と、光電変換層上に配置された第２電極と、層間絶縁膜上の第１電極同士の間隙に設けられると共に、第１電極とは異なる仕事関数を有する第３電極とを備え、層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、低誘電率層または空隙は、第１電極同士の間隙に対応する領域に設けられ、第１電極を通じて信号電荷が読み出されると共に、信号電荷が正孔の場合には、第３電極の仕事関数は、第１電極の仕事関数よりも小さく、信号電荷が電子の場合には、第３電極の仕事関数は、第１電極の仕事関数よりも大きいものである。
本開示の第３の固体撮像素子では、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられている。層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、低誘電率層または空隙は、第１電極同士の間隙に対応する領域に設けられる。層間絶縁膜上の第１電極同士の間隙に、第１電極とは異なる仕事関数を有する第３電極が設けられることにより、第２電極と第１電極との間の電荷取り出しのための電界は保ちつつ、第３電極から光電変換層への電荷注入が抑制される。第１電極と第３電極との間のリーク電流が抑制される。
本開示の第１の固体撮像素子によれば、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられている。層間絶縁膜が第１電極同士の間隙に対応する領域に比誘電率が３．６以下の低誘電率層を含むことにより、第２電極への電圧印加による隣り合う第１電極間の電荷障壁を増大し易くなり、第１電極間でのリーク電流を抑制できる。あるいは、層間絶縁膜が第１電極同士の間隙に対応する領域に空隙を含んでいてもよく、この場合には、層間絶縁膜の誘電率を実効的に下げることができ、これにより第１電極間でのリーク電流等を抑制できる。よって、隣接画素間でのリーク電流に起因する信号のクロストークを抑制することが可能となる。
本開示の第２の固体撮像素子によれば、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられ、層間絶縁膜上の第１電極同士の間隙に第３電極が設けられている。基板の層間絶縁膜側の面のうちの第１電極及び第３電極の間に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有することにより、光電変換層のうちの隣接画素間に対応する部分に印加される電圧を小さくすることができる。これにより、第１電極間でのリーク電流を抑制できる。よって、隣接画素間でのリーク電流に起因する信号のクロストークを抑制することが可能となる。
本開示の第３の固体撮像素子によれば、基板上に層間絶縁膜を介して画素毎に第１電極が設けられ、この第１電極上に、光電変換層および第２電極が設けられている。層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、低誘電率層または空隙は、第１電極同士の間隙に対応する領域に設けられる。層間絶縁膜上の第１電極同士の間隙に、第１電極とは異なる仕事関数を有する第３電極が設けられることにより、第１電極と第３電極との間のリーク電流を抑制できる。よって、隣接画素間でのリーク電流に起因する信号のクロストークを抑制することが可能となる。尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の第１の実施形態に係る固体撮像素子の構成を表す断面図である。 図１に示した第１電極およびシールド電極の配置構成を表す平面模式図である。 図１に示した固体撮像素子の製造方法を表す流れ図である。 比較例に係る固体撮像素子の構成を表す断面模式図である。 図４に示したＡ１００−Ａ１０１線およびＢ１００−Ｂ１０１線における断面のポテンシャル図である。 図４に示したＣ１００−Ｃ１０１線における断面のポテンシャル図である。 電圧印加時におけるＡ１００−Ａ１０１線およびＢ１００−Ｂ１０１線における断面のポテンシャル図である。 電圧印加時におけるＣ１００−Ｃ１０１線における断面のポテンシャル図である。 図１に示した固体撮像素子の概要について説明するための断面模式図である。 図７に示したＡ１１−Ａ１２線における断面のポテンシャル図である。 図７に示したＢ１１−Ｂ１２線における断面のポテンシャル図である。 図１および図７に示した固体撮像素子の構成例を表す断面模式図である。 図９に示したＡ２１−Ａ２２線における断面のポテンシャル図である。 図９に示したＢ２１−Ｂ２２線における断面のポテンシャル図である。 変形例１−１に係る固体撮像素子の要部構成を表す断面模式図である。 変形例１−２に係る固体撮像素子の要部構成を表す断面模式図である。 本開示の第２の実施形態に係る固体撮像素子の要部構成を表す断面模式図である。 図３に示したＡ２１−Ａ２２線における断面のポテンシャル図である。 図１３に示したＡ３１−Ａ３２線における断面のポテンシャル図である。 図１３に示したＢ３１−Ｂ３２線における断面のポテンシャル図である。 変形例２に係る固体撮像素子の要部構成を表す断面模式図である。 本開示の第３の実施形態に係る固体撮像素子の要部構成を表す断面模式図である。 図１６に示したＡ４１−Ａ４２線およびＢ４１−Ｂ４２線における断面のポテンシャル図である。 図１６に示したＣ４１−Ｃ４２線における断面のポテンシャル図である。 変形例３に係る固体撮像素子の構成を表す断面図である。 変形例４に係る固体撮像素子の構成を表す断面図である。 変形例５−１に係る固体撮像素子の構成を表す断面図である。 変形例５−２に係る固体撮像素子の構成を表す断面図である。 変形例５−３に係る固体撮像素子の構成を表す断面図である。 固体撮像素子を含む撮像装置の全体構成を表すブロック図である。 固体撮像素子を備えた電子機器の一例を表すブロック図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．第１の実施形態（層間絶縁膜に低誘電率材料を用いた固体撮像素子の例）
２．変形例１−１（層間絶縁膜の一部を低誘電率層とした例）
３．変形例１−２（層間絶縁膜が空隙を含む例）
４．第２の実施形態（基板の一面側に凹部を設けることにより層間絶縁膜の厚みを変化させた固体撮像素子の例）
５．変形例２（基板の一面側に低キャリア密度領域を設けた例）
６．第３の実施形態（第１電極と異なる仕事関数をもつシールド電極を設けた固体撮像素子の例）
７．変形例３（カラーフィルタ層を用いた固体撮像素子の例）
８．変形例４（カラーフィルタ層を用いた他の固体撮像素子の例）
９．変形例５−１〜５−３（シールド電極を設けない場合の例）
１０．適用例１（撮像装置全体の機能構成例）
１１．適用例２（電子機器（カメラ）の例）
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施形態の固体撮像素子（固体撮像素子１）の断面構成を表したものである。固体撮像素子１は、例えばＣＣＤまたはＣＭＯＳイメージセンサなどに適用されるものである。尚、図１では、後述の画素部（図２３に示した画素部１０）のうちの３画素に相当する領域を示している。
固体撮像素子１では、基板１１上に、層間絶縁膜１２を介して、複数の光電変換素子１０ａが形成されている。これらの光電変換素子１０ａ上（第２電極１６上）には、保護膜（または平坦化膜）１３０が形成されている。保護膜１３０上には、画素Ｐ毎にオンチップレンズ（レンズ１７）が形成されている。
この固体撮像素子１は、互いに異なる波長域の光を選択的に検出して光電変換を行う光電変換素子を縦方向に積層した構造を有している。具体的には、固体撮像素子１では、基板１１上に、例えば光電変換素子１０ａ（有機光電変換素子）が設けられると共に、基板１１内には、例えば２つの光電変換素子１１０Ｂ，１１０Ｒ（フォトダイオード）が形成されている。これらの光電変換素子１０Ａ，１１０Ｂ，１１０Ｒの積層構造により、例えば赤（Ｒ），緑（Ｇ），青（Ｂ）の各色光を、カラーフィルタを用いることなく分光することができ、１つの画素Ｐから複数種類の色信号を得ることができる。
基板１１は、例えばシリコン（Ｓｉ）等の半導体（導電体）から構成され、その上面側の層（シリコン層１１ａ）内に、例えば光電変換素子１１０Ｂ，１１０Ｒが埋め込み形成されている。この基板１１は、光電変換層１５（後述）と層間絶縁膜１２とを間にして第２電極１６と対向して配置されている。本実施の形態では、第１電極１３同士の間隙に対応する領域（第１電極１３の配置されていない領域、第１電極１３に非対向の領域）の少なくとも一部において、基板１１の一部（シリコン層１１ａの一部）が、第２電極１６と対向し、電気的に結合（容量結合）している。光電変換素子１１０Ｂ，１１０Ｒはそれぞれ、例えばｐｎ接合を有するフォトダイオード（Photo Diode）であり、光入射側から順に光電変換素子１１０Ｂ，１１０Ｒの順に形成されている。基板１１の回路形成面には、光電変換素子１０ａ，１１０Ｂ，１１０Ｒのそれぞれから信号読み出しを行うための駆動素子として、例えば複数の画素トランジスタが設けられている。具体的には、転送トランジスタ（ＴＲＦ）、リセットトランジスタ（ＲＳＴ）、増幅トランジスタ（ＡＭＰ）および選択トランジスタ（ＳＥＬ）等が挙げられる。
光電変換素子１１０Ｂは、例えば青色（例えば波長４５０ｎｍ〜４９５ｎｍ）の光を選択的に吸収して電荷を生じるものである。光電変換素子１１０Ｒは、例えば赤色光（例えば波長６２０ｎｍ〜７５０ｎｍ）を選択的に吸収して電荷を生じるものである。これらの光電変換素子１１０Ｂ，１１０Ｒはそれぞれ、図示しないフローティングディフュージョン（ＦＤ）を介して上記の転送トランジスタに接続されている。
この基板１１には、光電変換素子１０ａにより生成された信号電荷を蓄積する電荷蓄積層１１２が形成されている。電荷蓄積層１１２は、例えばｎ型またはｐ型の不純物拡散層であり、第１電極１３と電気的に接続されている。具体的には、これらの電荷蓄積層１１２と第１電極１３とは、貫通配線１１１および配線層１２１等を介して接続されている。これにより、第１電極１３に収集された信号電荷は、基板１１へ転送されるように構成されている。
層間絶縁膜１２内には、１または複数の層にわたって配線層１２１，１２２等が形成されている。この層間絶縁膜１２上に、複数の光電変換素子１０ａ（第１電極１３）が配置されている。層間絶縁膜１２は、単層膜であってもよいし、２以上の層を含む積層膜であってもよい。本実施の形態では、詳細は後述するが、この層間絶縁膜１２が、隣り合う第１電極１３間における電荷障壁を増大させるように構成されている。
（光電変換素子１０ａ）
光電変換素子１０ａは、例えば有機半導体を用いて、選択的な波長の光（例えば波長４９５ｎｍ〜５７０ｎｍ程度の緑色光）を吸収して、電子・ホール対を発生させる有機光電変換素子である。光電変換素子１０ａは、電荷を取り出すための一対の電極としての第１電極１３と第２電極１６との間に、光電変換層１５を挟み込んだ構成を有している。光電変換層１５は、全画素Ｐに共通する連続膜として設けられているが、第１電極１３は、画素Ｐ毎に複数配置されている。この第１電極１３の離散配置（画素電極の分離）によって、光電変換領域が画素Ｐ毎に電気的に分離される。本実施の形態では、層間絶縁膜１２上の、隣り合う第１電極１３同士の間隙（第１電極１３の形成されていない領域）に、シールド電極１４（第３電極）が設けられている。以下、各構成要素について具体的に説明する。
第１電極１３は、画素毎に設けられており、この第１電極１３を通じて電荷（例えば正孔または電子，光電変換キャリア）が信号電荷として読み出される。第１電極１３は、上記のように、基板１１内に形成された電荷蓄積層１１２に電気的に接続されている。この第１電極１３は、ここでは光透過性を有する導電膜（透明導電膜）により構成されている。透明導電膜としては、例えば、ＩＴＯ（インジウム錫酸化物）が挙げられる。但し、第１電極１３の構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩｎ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等が用いられてもよい。
シールド電極１４は、例えば第１電極１３と同一の材料から構成されていてもよいし、第１電極１３とは異なる材料から構成されていてもよい。本実施の形態では、第１電極１３が光透過性を有する材料から構成されるが、シールド電極１４では光透過性は問われず、光透過性をもたない材料、例えばアルミニウム（Ａｌ）、タングステン（Ｗ）等の金属から構成されていても構わない。
図２は、第１電極１３とシールド電極１４との平面構成を表したものである。このように、シールド電極１４は、平面式的には、第１電極１３の周囲を囲むように配置されている。層間絶縁膜１２上において、第１電極１３が例えばマトリクス状に２次元配置されている場合には、シールド電極１４は、例えば全体として格子状を成すように配置されている。
光電変換層１５は、選択的な波長（例えば緑色）の光を光電変換するものであり、ｐ型およびｎ型の有機半導体のうちの一方または両方を含むことが望ましい。有機半導体としては、例えばキナクリドン、ナフタレン、アントラセン、フェナントレン、テトラセン、ピレン、ペリレンおよびフルオランテン等（いずれも誘導体を含む）のうちの少なくとも１種を用いることができる。あるいは、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレンおよびジアセチレンのうちの少なくとも１種、またはそれらの重合体もしくは誘導体が用いられていてもよい。加えて、金属錯体色素、シアニン系色素、メロシアニン系色素、フェニルキサンテン系色素、トリフェニルメタン系色素、ロダシアニン系色素、キサンテン系色素、大環状アザアヌレン系色素、アズレン系色素、ナフトキノン系色素およびアントラキノン系色素などの色素を用いることもできる。尚、金属錯体色素としては、例えばジチオール金属錯体系色素、金属フタロシアニン色素、金属ポルフィリン色素、またはルテニウム錯体色素が挙げられる。
尚、光電変換層１５と第１電極１３との間、および光電変換層１５と第２電極１６との間にはそれぞれ、図示しない他の層が設けられていてもよい。例えば、電子ブロッキング膜、正孔ブロッキング膜および仕事関数調整膜等が必要に応じて形成されていてもよい。
第２電極１６は、光透過性を有する導電膜（透明導電膜）により構成されている。透明導電膜としては、例えば、ＩＴＯ（インジウム錫酸化物）が挙げられる。但し、第２電極１６の構成材料としては、このＩＴＯの他にも、ドーパントを添加した酸化スズ（ＳｎＯ2）系材料、あるいはアルミニウム亜鉛酸化物（ＺｎＯ）にドーパントを添加してなる酸化亜鉛系材料を用いてもよい。酸化亜鉛系材料としては、例えば、ドーパントとしてアルミニウム（Ａｌ）を添加したアルミニウム亜鉛酸化物（ＡＺＯ）、ガリウム（Ｇａ）添加のガリウム亜鉛酸化物（ＧＺＯ）、インジウム（Ｉｎ）添加のインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。また、この他にも、ＣｕＩ、ＩｎＳｂＯ4、ＺｎＭｇＯ、ＣｕＩｎＯ2、ＭｇＩｎ2Ｏ4、ＣｄＯ、ＺｎＳｎＯ3等が用いられてもよい。尚、第１電極１３から取り出される電荷を信号として読み出す場合には、第２電極１６から取り出される電荷は排出されるので、この第２電極１６は、各画素Ｐに共通の電極として連続的に形成されている。但し、第２電極１６は、画素Ｐ毎に分離されていても構わない。
図３は、上記のような固体撮像素子１の製造方法を説明するための流れ図である。このように、固体撮像素子１は、基板１１の形成（ステップＳ１１）、層間絶縁膜１２の形成（ステップＳ１２）、第１電極１３およびシールド電極１４の形成（ステップＳ１３）、光電変換層１５の形成（ステップＳ１４）、第２電極１６の形成（ステップＳ１５）、保護膜１３０の形成（ステップＳ１６）およびレンズ１７の形成（ステップＳ１７）の各工程を順に経ることにより、製造することができる。
［要部の構成および作用］
本実施の形態の固体撮像素子１では、第２電極１６への電圧印加によって、第１電極１３およびシールド電極１４間に生じる電荷（ポテンシャル）障壁（障壁Ｅ）が増大するように構成されている。
ここで、図４〜図６Ｂを参照して、シールド電極と第１電極との間のリーク電流の発生原因について説明する。図４〜図６Ｂは、比較例に係る固体撮像素子の断面図およびポテンシャル図であり、図５Ａおよび図５Ｂは、電極等にバイアス電圧を印加していない状態を、図６Ａおよび図６Ｂは、電極等にバイアス電圧を印加した状態（駆動状態）をそれぞれ表している。この固体撮像素子では、光電変換素子１０１Ｂ，１０１Ｒを含むシリコン層１０１ａ上に、層間絶縁膜１０２を介して、第１電極１０３、光電変換層１０５および第２電極１０６が形成されている。層間絶縁膜１０２上の第１電極１０３同士の間隙には、シールド電極１０４が配置されている。尚、ここでは、信号電荷として正孔（ホール）を第１電極１０３に収集するものとする。信号電荷として電子を第１電極１０３に収集する場合には、仕事関数の大小関係やバイアス電圧の極性を反転して考えればよい。
第１電極１０３とシールド電極１０４は、例えば同じ仕事関数をもつ材料により構成されている。第２電極１０６は、第１電極１０３よりも仕事関数が小さい材料で構成されている。これにより、第２電極１０６から第１電極１３に向けてホールが流れやすい内部電界が生じ易くなる。この構成では、シールド電極１０４と第１電極１０３は同じ仕事関数を有しているため、図５Ａに示したように、バイアス電圧を印加していない状態（第２電極１０６の電位ａ１と、第１電極１０３の電位ａ２と、シールド電極１０４の電位ａ３とが等しい状態）では、図５Ｂに示したように、第１電極１０３およびシールド電極１０４の光電変換層１０５へのホールに対する障壁Ｅは等しくなる。
一方、図６Ａに示したように、第２電極１０６およびシールド電極１０４に電圧を印加した駆動状態（第２電極１０６の電位をＶ１、シールド電極１０４の電位をＶ３とした状態）について考える。ここでは第２電極１０６から第１電極１０３へ向けてホールが流れるように、第２電極１０６には正（プラス）の電圧を印加している。また、シールド電極１０４にホールが流入して第１電極１０３に収集されるホールの数が減少しないように、シールド電極１０４には、第２電極１０６と同じ極性（プラス）の電圧を印加している。このような電圧印加状況下では、シールド電極１０４から第１電極１０３へホールが流れると共に、第１電極１０３からシールド電極１０４へ電子が流れる方向に電界が生じる。このため、第１電極１０３とシールド電極１０４との間でリークが生じ易くなる。また、第１電極１０３とシールド電極１０４との間の光電変換層１０５では、第２電極１０６の電圧Ｖ１に起因して、ホールに対する障壁Ｅが増大し、ホール電流が抑制される。なお、この構成では、光電変換キャリアのうちホールを第１電極１０３に収集するために、第１電極１０３に仕事関数の大きな材料を用いることを想定している。このため、リーク電流成分はホール電流が支配的となる。
上記のメカニズムに基づくと、リーク電流を抑制するためには、第２電極１０６への電圧印加による障壁Ｅをより増大させることが望まれる。詳細には、第２電極１０６への電圧印加によって生じる電界で、シールド電極１０４から第１電極１０３へ流れるホールに対する障壁Ｅを大きくする。
そこで、本実施の形態の固体撮像素子１では、層間絶縁膜１２が以下のように構成されている。即ち、第２電極１６への電圧印加によって生じる障壁Ｅをより大きくするために、光電変換層１５と、その下方に形成された層間絶縁膜１２との容量を考慮し、より光電変換層１５側での電圧降下が小さくなるように構成されている。
図７は、本実施の形態の固体撮像素子１の概要を説明するための断面模式図である。図８Ａは、第１電極１３とシールド電極１４との間の、第２電極１６、光電変換層１５、層間絶縁膜１２および基板１１を通る断面（Ａ１１−Ａ１２線における断面）のポテンシャル図である。図８Ｂは、Ｂ１１−Ｂ１２線における断面のポテンシャル図である。
まず、第２電極１６に電圧Ｖ１を、シールド電極１４に電圧Ｖ３を印加すると、図８Ａに示したように、この電圧Ｖ１は光電変換層１５と層間絶縁膜１２とに分配される。そして、光電変換層１５と層間絶縁膜１２との境界となる点（Ａ１１−Ａ１２線とＢ１１−Ｂ１２線との交点）Ｅ１のポテンシャルが、図８Ｂにおける、ホールに対する障壁Ｅとなる。つまり、図８Ａでは、点Ｅ１のポテンシャルが、第２電極１６に近いほど、リーク抑制に効果的である。
また、光電変換層１５および層間絶縁膜１２における電圧の分配比は、光電変換層１５の容量と層間絶縁膜１２の容量との比に基づいて決まる。即ち、光電変換層１５での電圧降下をできる限り抑制することが可能な層間絶縁膜１２を用いることが、リーク抑制に効果的である。本実施の形態では、そのような観点から、層間絶縁膜１２の構成（材料、厚み、積層構造等）が設計されている。
その一例を図９に示す。図９は、固体撮像素子１の要部構成例を表す断面模式図である。また、図１０Ａに、第１電極１３とシールド電極１４との間の、第２電極１６、光電変換層１５、層間絶縁膜１２および基板１１を通る断面（Ａ２１−Ａ２２線における断面）のポテンシャル図を示す。図１０Ｂに、Ｂ２１−Ｂ２２線における断面のポテンシャル図を示す。この例では、第１電極１３同士の間隙、具体的には、第１電極１３とシールド電極１４との間隙に対応する領域（領域Ｄａ）において、基板１１（シリコン層１１ａ）が、層間絶縁膜１２（低誘電率層１２Ａ）と光電変換層１５とを介して第２電極１６と対向している。これにより、領域Ｄａにおいて、基板１１は第２電極１６と電気的に結合している。このように、層間絶縁膜１２として、基板１１上に、低誘電率（比誘電率の小さい）材料（Low-k材料）からなる低誘電率層１２Ａが形成されている（低誘電率層１２Ａが基板１１の全域にわたって形成されている）。具体的には、低誘電率層１２Ａは、比誘電率が３．６以下であることが望ましい。
低誘電率層１２Ａの構成材料としては、例えば酸化ケイ素（ＳｉＯx）に少なくとも、炭素（Ｃ）、水素（Ｈ）、フッ素（Ｆ）、ホウ素（Ｂ）および窒素（Ｎ）のうちのいずれかの元素が混合された材料が挙げられる。あるいは、低誘電率層１２Ａは、炭素（Ｃ），窒素（Ｎ），酸素（Ｏ），水素（Ｈ），フッ素（Ｆ）およびホウ素（Ｂ）のうちのいずれかを組成に含む有機膜であってもよいし、空孔を有する膜であってもよい。尚、低誘電率層１２Ａは、ここでは単層膜として示しているが、２層あるいは３層以上からなる積層膜であってもよい。また、積層膜の場合、全ての層が上記のような低誘電率材料から構成されていてもよいし、任意の選択的な層にのみ低誘電率材料が用いられていてもよい。選択的な層にのみ低誘電率材料を用いた場合であっても、層間絶縁膜１２全体としての比誘電率を下げることができる。
層間絶縁膜１２として低誘電率層１２Ａを用いることで、光電変換層１５での電圧低下が抑えられ、上記比較例に比べ、第２電極１６への電圧印加による障壁Ｅの上昇が大きくなり（図１０Ｂ）、リーク電流が抑制され易い。
［効果］
上記のような固体撮像素子１では、レンズ１７を介して光電変換素子１０ａへ光が入射すると、入射した光の一部（例えば緑色光）が、光電変換層１５において吸収される。これにより、光電変換層１５では、電子および正孔（ホール）の対が発生し（光電変換され）、それらのうちの一方が、例えば第１電極１３の側に収集され、基板１１内の電荷蓄積層１１２に蓄積される。電荷蓄積層１１２に蓄積された電荷は、図示しない画素回路を介して電気信号として読み出される。一方で、光電変換層１５によって吸収されなかった光（例えば、青色光，赤色光）は、基板１１内の光電変換素子１１０Ｂ，１１０Ｒにおいて順に吸収されて、光電変換され、色毎に電気信号として読み出される。
ここで、有機半導体を用いた光電変換素子１０ａは、第１電極１３と第２電極１６との間に光電変換層１５を有するが、この光電変換層１５を画素Ｐ毎に物理的に分離することが困難な場合がある。このような場合、第１電極１３と第２電極１６とのうちの少なくとも一方の電極を画素Ｐ毎に物理的に分離することで、光電変換層１５を分離することなく、電気的な素子分離が可能となる。
ところが、このような素子構造では、画素サイズの微細化に伴って、隣り合う第１電極１３同士の間（あるいは第１電極１３とシールド電極１４との間）の距離が短くなる。このため、隣接画素間において、第１電極１３同士の間（あるいは第１電極１３とシールド電極１４との間）に電位差が生じると、光電変換層１５を介してリーク電流を生じる。また、容量結合も発生する。これにより、隣接画素間において、信号のクロストークが発生する。
ここで、上述したように、第２電極１６への電圧印加に伴って、シールド電極１４から第１電極１３への障壁Ｅが生じるが、この障壁Ｅをより大きくすることで、効果的にリーク電流を抑制することができる。
そこで、本実施の形態の固体撮像素子１では、層間絶縁膜１２において、その障壁Ｅを増大させるような構成、即ち光電変換層１５における電圧降下を抑制し得る構成を採用する。具体的には、層間絶縁膜１２を低誘電率層１２Ａとすることで、層間絶縁膜１２の比誘電率を下げて、光電変換層１５における電圧降下を抑制することができる。これにより、第１電極１３およびシールド電極１４間におけるリーク電流の発生を抑制することができる。
また、本実施の形態では、層間絶縁膜１２上の第１電極１３同士の間隙に、シールド電極１４が形成されている。即ち、シールド電極１４が、第１電極１３と同一平面上に形成されている。加えて、これらの第１電極１３およびシールド電極１４の両方が、光電変換層１５に接した構成となっている。これにより、次のような効果もある。即ち、光電変換層１５は、その下地に段差があるとカバレッジ性が低下し、第１電極１３および第２電極１６間でのリーク発生の要因となることがある。本実施の形態のように、シールド電極１４が、第１電極１３と同一平面上に形成され、かつ第１電極１３およびシールド電極１４の両方が光電変換層１５に接することで、光電変換層１５の下地層の平坦性を確保し易くなる。また、シールド電極１４が配置されることで、第１電極１３同士の間における容量結合の発生を抑制することができる。
ところが、この一方で、第１電極１３とシールド電極１４との両方が光電変換層１５に接すると、光電変換層１５を介して第１電極１３とシールド電極１４との間でリーク電流が発生し易くなる。本実施の形態では、上述したように、このリーク電流を、ポテンシャルにおける障壁Ｅを増大させることで抑制することができる。即ち、本実施の形態では、光電変換層１５の下地層の平坦性を確保しつつ、第１電極１３およびシールド電極１４間のリーク電流を抑制可能である。
尚、ポテンシャル障壁を制御するために、画素電極（第１電極１３に相当）間に制御用の配線層を形成し、さらにこの配線層上に絶縁膜を形成する手法もある。この手法では、制御用の配線層を画素電極より下方に形成することから、作製のプロセスが複雑であり、工程数が増加する。
以上説明したように本実施の形態では、基板１１上に層間絶縁膜１２を介して第１電極１３、光電変換層１５および第２電極１６が設けられ、基板１１（導電体）が、それらの光電変換層１５と層間絶縁膜１２とを間にして第２電極１６と対向するように配置されている。詳細には、基板１１は、第１電極１３同士の間隙に対応する領域（第１電極１３とシールド電極１４との間隙に対応する領域）において、第２電極１６と電気的に結合している。ここで、第２電極１６への電圧印加により、隣り合う第１電極１３間での障壁Ｅが増大するが、層間絶縁膜１２が低誘電率層１２Ａから構成されることにより、低誘電率材料を含まない場合に比べ、障壁Ｅをより増大させることができる。これにより、第１電極１３およびシールド電極１４間でのリーク電流の発生が抑制される。
次に、上記第１の実施の形態の他の実施の形態および変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜変形例１−１＞
図１１は、変形例１−１に係る固体撮像素子の要部構成を表したものである。上記第１の実施の形態では、層間絶縁膜１２の全域を低誘電率層１２Ａとした構成を例示したが、低誘電率材料は、層間絶縁膜１２の一部に設けられていてもよい。例えば、本変形例のように、層間絶縁膜１２のうちの第１電極１３とシールド電極１４との間隙に対応する領域Ｄａにのみ選択的に低誘電率層１２Ａ１が形成されていてもよい。この例では、領域Ｄａにおいて、基板１１（シリコン層１１ａ）が、層間絶縁膜１２（低誘電率層１２Ａ１）と光電変換層１５とを介して、第２電極１６と対向し、電気的に結合している。
低誘電率層１２Ａ１は、上記第１の実施の形態の低誘電率層１２Ａと同等の材料から構成されている。この低誘電率層１２Ａ１は、第１電極１３とシールド電極１４との間隙に対応する領域Ｄａのうちの少なくとも一部に形成されていればよい。層間絶縁膜１２のうちの低誘電率層１２Ａ１以外の部分は、例えば酸化ケイ素等から構成されている。
このように、低誘電率層１２Ａ１を、層間絶縁膜１２の選択的な領域にのみ形成してもよく、その場合であっても、上記第１の実施の形態と同様に、第２電極１６への電圧印加による障壁Ｅの増大効果をより大きくすることができる。また、比誘電率の低い材料では、酸化ケイ素等の一般的な層間絶縁膜材料に比べ、機械強度が弱いこと、プロセス中のガスによるダメージを受け易いこと、耐湿性等に代表される信頼性が低いことなどが課題となる。そのため、低誘電率材料を使用する領域を限定して、他の領域を酸化ケイ素等からなる層間絶縁膜１２とすることで、上記の機械的強度等の低下を抑えつつ、リーク電流を抑制することができる。
＜変形例１−２＞
図１２は、変形例１−２に係る固体撮像素子の要部構成を表したものである。上記第１の実施の形態では、層間絶縁膜１２に低誘電率材料を用いた構成を例示したが、必ずしも低誘電率材料を用いなくともよい。例えば、本変形例のように、層間絶縁膜１２の一部に、空隙（エアーギャップ）１２Ｂが設けられていてもよい。この例では、領域Ｄａにおいて、基板１１（シリコン層１１ａ）が、層間絶縁膜１２のうちの空隙１２Ｂと光電変換層１５とを介して、第２電極１６と対向し、電気的に結合している。
空隙１２Ｂは、第１電極１３とシールド電極１４との間隙に対応する領域Ｄａのうちの少なくとも一部に形成されていればよい。この空隙１２Ｂは、第１電極１３とシールド電極１４との間に所定のアスペクト比でトレンチ（溝、凹部）を形成し、このトレンチ内に、意図的に埋め込み性の良くないＣＶＤ成膜を用いて、絶縁膜材料を埋め込むことで形成することができる。
このように、層間絶縁膜１２の一部に空隙１２Ｂを形成してもよく、この場合にも、実効的に層間絶縁膜１２の比誘電率を下げることができる。よって、第１電極１３とシールド電極１４との間のリーク電流を抑制することができる。即ち、層間絶縁膜１２に低誘電率材料を用いた上記第１の実施の形態と同等の効果を得ることができる。
＜第２の実施形態＞
図１３は、本開示の第２の実施の形態に係る固体撮像素子の要部構成を表したものである。図１４Ａは、図１３のＡ３１−Ａ３２線における断面のポテンシャル図である。図１４Ｂは、図１３のＢ３１−Ｂ３２線における断面のポテンシャル図である。本実施の形態の固体撮像素子も、上記第１の実施の形態の固体撮像素子１と同様、例えばＣＣＤまたはＣＭＯＳイメージセンサなどに適用されるものであり、光電変換素子１１０Ｂ，１１０Ｒを含む基板１１上に、層間絶縁膜１２を介して、複数の光電変換素子１０ａ（第１電極１３、光電変換層１５、第２電極１６）が形成されている。層間絶縁膜１２上の第１電極１３同士の間隙には、シールド電極１４が設けられている。また、図１３には図示しないが、光電変換素子１０ａ上には、保護膜１３０およびレンズ１７が形成されている。
このような構成において、本実施の形態においても、上記第１の実施の形態と同様、第２電極１６への電圧印加によって生じる障壁Ｅをより増大させるように構成されている。但し、上記第１の実施の形態と異なり、基板１１が局所的に厚みの薄い部分（周辺領域よりも厚みの薄い部分）を有している。一例としては、図１３に示したように、基板１１の層間絶縁膜１２側の面（シリコン層１１ａの表面）に凹部１２Ｃが形成されている。この例では、領域Ｄａにおいて、基板１１（シリコン層１１ａ）が、層間絶縁膜１２と光電変換層１５とを介して、第２電極１６と対向し、電気的に結合している。
凹部１２Ｃは、第１電極１３とシールド電極１４との間隙に対応する領域Ｄａのうちの少なくとも一部に形成されていればよい。この凹部１２Ｃを埋め込むように、層間絶縁膜１２が形成されている。
このように、基板１１が周辺領域よりも厚みの薄い部分（例えば凹部１２Ｃ）を有していてもよい。この凹部１２Ｃを、層間絶縁膜１２が埋め込むことで、第２電極１６から基板１１の表面までの距離（領域Ｄａにおける層間絶縁膜１２の厚み）が、凹部１２Ｃが形成されていない場合（図１４Ａ）に比べ、大きくなる（図１４Ｂ）。そのため、第２電極１６および光電変換層１５によって形成される容量と、層間絶縁膜１２および基板１１によって形成される容量のうち、層間絶縁膜１２に起因する容量が小さくなる。その結果、シールド電極１４と第１電極１３との間の光電変換層１５にかかる電圧が小さくなり、シールド電極１４と第１電極１３と間のリーク電流が抑制される。よって、本実施の形態においても、上記第１の実施の形態と同様、隣接画素間でのリーク電流に起因する信号のクロストークを抑制することが可能となる。
＜変形例２＞
図１５は、変形例２に係る固体撮像素子の要部構成を表したものである。上記第２の実施の形態では、基板１１の一面側に、周辺領域よりも厚みの薄い部分を形成したが、本変形例では、基板１１の層間絶縁膜１２の側の面（シリコン層１１ａの表面）に、低キャリア密度領域１２Ｄが形成されていてもよい。この例では、領域Ｄａにおいて、基板１１（シリコン層１１ａ）が、層間絶縁膜１２と光電変換層１５とを介して、第２電極１６と対向し、電気的に結合している。
低キャリア密度領域１２Ｄは、シリコン層１１ａの表面において、第１電極１３とシールド電極１４との間隙に対応する領域Ｄａのうちの少なくとも一部に形成されていればよい。この低キャリア密度領域１２Ｄは、その周辺領域よりもキャリア密度が低い（不純物濃度が低い）領域である。
このように、基板１１が周辺領域よりもキャリア密度が低い領域（低キャリア密度領域１２Ｄ）を有していてもよい。キャリア密度が低いと、キャリア密度が高い場合と比較して、基板１１の表面にかかる電圧が大きくなる。このため、第２電極１６および光電変換層１５によって形成される容量と、層間絶縁膜１２および基板１１によって形成される容量とにおいて、光電変換層１５にかかる電圧が小さくなる。その結果、シールド電極１４と第１電極１３と間のリーク電流が抑制される。よって、上記第１および第２の実施の形態と同等の効果を得ることができる。
＜第３の実施形態＞
図１６は、本開示の第３の実施の形態に係る固体撮像素子の要部構成を表したものである。図１７Ａは、図１６のＡ４１−Ａ４２線およびＢ４１−Ｂ４２線における断面のポテンシャル図である。図１７Ｂは、図１６のＣ４１−Ｃ４２線における断面のポテンシャル図である。本実施の形態の固体撮像素子も、上記第１の実施の形態の固体撮像素子１と同様、例えばＣＣＤまたはＣＭＯＳイメージセンサなどに適用されるものであり、光電変換素子１１０Ｂ，１１０Ｒを含む基板１１上に、層間絶縁膜１２を介して、複数の光電変換素子１０ａ（第１電極１３、光電変換層１５、第２電極１６）が形成されている。層間絶縁膜１２上の第１電極１３同士の間隙には、シールド電極（シールド電極１４Ａ）が設けられている。また、図１６には図示しないが、光電変換素子１０ａ上には、保護膜１３０およびレンズ１７が形成されている。
このような構成において、本実施の形態では、シールド電極１４Ａ（第３電極）の仕事関数と、第１電極１３の仕事関数とが異なっている。例えば、第１電極１３から読み出す信号電荷が正孔（ホール）の場合には、シールド電極１４Ａの構成材料として、第１電極１３よりも小さな仕事関数をもつ材料が用いられる。具体的には、第１電極１３の構成材料としてインジウム（Ｉｎ）および錫（Ｓｎ）を含む酸化物半導体が挙げられ、シールド電極１４Ａの構成材料としては、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含む酸化物半導体が挙げられる。
一方で、第１電極１３から読み出す信号電荷が電子の場合には、シールド電極１４Ａの構成材料として、第１電極１３よりも大きな仕事関数をもつ材料が用いられる。具体的には、第１電極１３の構成材料としてインジウム（Ｉｎ）および亜鉛（Ｚｎ）を含む酸化物半導体が挙げられ、シールド電極１４Ａの構成材料としては、インジウム（Ｉｎ）および錫（Ｓｎ）を含む酸化物半導体が挙げられる。
本実施の形態では、上記のように、シールド電極１４Ａとして、第１電極１３と異なる仕事関数をもつ材料が用いられる。これにより、図１７Ａの左図に示したように、第２電極１６および第１電極１３間の電荷取り出しのための電界を保ちながら、図１７Ａの右図および図１７Ｂに示したように、シールド電極１４Ａから光電変換層１５への電荷（ここではホール）注入の障壁Ｅ２を大きくすることができる。このため、シールド電極１４Ａから光電変換層１５への電荷注入を抑制でき、第１電極１３とシールド電極１４Ａとの間のリーク電流が抑制される。よって、上記第１の実施の形態と同様、隣接画素間における信号のクロストークを抑制することが可能である。
＜変形例３＞
図１８は、変形例３に係る固体撮像素子（固体撮像素子１Ａ）の構成を表したものである。上記第１の実施の形態等では、１画素Ｐ内に、光電変換素子１１０Ｂ，１１０Ｒと光電変換素子１０ａとを形成した、いわゆる縦方向分光型の素子構造を例示したが、本開示は、上述した縦方向分光型以外の素子構造にも適用可能である。以下にその一例を示す。
固体撮像素子１Ａは、上記第１の実施の形態の固体撮像素子１と同様、例えばＣＣＤまたはＣＭＯＳイメージセンサなどに適用されるものであり、基板１１上に、層間絶縁膜１２を介して、複数の光電変換素子１０ａ（第１電極１３、光電変換層１５、第２電極１６）が形成されている。層間絶縁膜１２上の第１電極１３同士の間には、シールド電極１４が設けられている。また、光電変換素子１０ａ上には、保護膜１３０およびレンズ１７が形成されている。
但し、本変形例では、上記第１の実施の形態と異なり、光電変換素子１０ａの光入射側に、カラーフィルタ層１８が設けられている。
カラーフィルタ層１８は、例えば赤色光を選択的に透過するカラーフィルタ１８Ｒと、緑色光を選択的に透過するカラーフィルタ１８Ｇと、青色光を選択的に透過するカラーフィルタ１８Ｂとを含んでいる。これらのカラーフィルタ１８Ｒ，１８Ｇ，１８Ｂはそれぞれ画素Ｐ（光電変換素子１０ａ）毎に設けられている。カラーフィルタ１８Ｒ，１８Ｇ，１８Ｂの配列は、例えばいわゆるベイヤー配列とすることができる。尚、本変形例では、光電変換層１５は、例えば可視光を吸収して電荷を生じるように構成されている。また、基板１１には、光電変換素子１１０Ｂ，１１０Ｒが形成されていない。
このように、カラーフィルタ層１８を用いて分光が行われるものであってもよい。この構成では、画素Ｐにおいて、Ｒ，Ｇ，Ｂのいずれかの色光に対応する信号を取得することができる。
＜変形例４＞
図１９は、変形例４に係る固体撮像素子（固体撮像素子１Ｂ）の構成を表したものである。上記第１の実施の形態等では、１画素Ｐ内に、光電変換素子１１０Ｂ，１１０Ｒと光電変換素子１０ａとを形成した、いわゆる縦方向分光型の素子構造を例示したが、本開示は、本変形例のような素子構造にも適用可能である。
固体撮像素子１Ｂは、上記第１の実施の形態の固体撮像素子１と同様、例えばＣＣＤまたはＣＭＯＳイメージセンサなどに適用されるものであり、基板１１上に、層間絶縁膜１２を介して、複数の光電変換素子１０ａ（第１電極１３、光電変換層１５、第２電極１６）が形成されている。層間絶縁膜１２上の第１電極１３同士の間隙には、シールド電極１４が設けられている。また、光電変換素子１０ａ上には、保護膜１３０およびレンズ１７が形成されている。
但し、本変形例では、上記第１の実施の形態と異なり、光電変換素子１０ａの光入射側に、カラーフィルタ１８Ｃ，１８Ｍが設けられている。また、基板１１のシリコン層１１ａ内には、光電変換素子１１０Ｂが形成されている。光電変換層１５は、例えば可視光を吸収して電荷を生じるように構成されている。カラーフィルタ１８Ｃ，１８Ｍは、例えば補色フィルタであり、カラーフィルタ１８Ｃは例えば青色光および緑色光を、カラーフィルタ１８Ｍは、例えば緑色光および赤色光を、それぞれ選択的に透過するように構成されている。カラーフィルタ１８Ｃの配置された光電変換素子１０ａの下方のシリコン層１１ａには、光電変換素子１１０Ｂが形成されている。カラーフィルタ１８Ｍの配置された光電変換素子１０ａの下方のシリコン層１１ａには、光電変換素子１１０Ｒが形成されている。
このように、補色に対応するカラーフィルタ１８Ｃ，１８Ｍを用いることで、カラーフィルタ１８Ｃを透過した緑色光および青色光のうちの緑色光は、光電変換素子１０ａにおいて選択的に吸収され、青色光は、基板１１内の光電変換素子１１０Ｂにおいて吸収される。また、カラーフィルタ１８Ｍを透過した緑色光および赤色光のうちの緑色光は、光電変換素子１０ａにおいて選択的に吸収され、赤色光は、基板１１内の光電変換素子１１０Ｒにおいて吸収される。このような素子構造とすることもできる。
＜変形例５−１＞
図２０は、変形例５−１に係る固体撮像素子（固体撮像素子１Ｃ）の構成を表したものである。上記第１の実施の形態等では、隣り合う第１電極１３同士の間隙に、シールド電極１４が設けられた構成を挙げたが、本変形例のように、シールド電極１４は配置されていなくともよい。例えば、第１電極１３間の容量結合が許容できる場合等には、シールド電極１４は形成されていなくともよい。
本変形例の固体撮像素子１Ｃでは、隣接画素間において、第１電極１３同士が隣り合うことから、これらの第１電極１３同士の間に光電変換層１５を介してリーク電流が生じ得る。このため、例えば、層間絶縁膜１２を低誘電率層１２Ａとすることにより、上記第１の実施の形態と同様の理由から、第１電極１３間における光電変換層１５での電圧低下が抑えられ、第２電極１６への電圧印加による障壁Ｅの上昇が大きくなる。このため、リーク電流の発生が抑制される。よって、第１電極１３間におけるリーク電流の発生を抑制して、隣接画素間での信号のクロストークを抑制することができる。
＜変形例５−２＞
図２１は、変形例５−２に係る固体撮像素子（固体撮像素子１Ｄ）の構成を表したものである。本変形例の固体撮像素子１Ｄでは、上記変形例３に記載したようなカラーフィルタ層１８を備えつつ、シールド電極１４が配置されていない構成となっている。上述した内容は、このような構成の固体撮像素子１Ｄにも適用可能である。
＜変形例５−３＞
図２２は、変形例５−３に係る固体撮像素子の要部構成を表したものである。上記変形例５−１，５−２のように、シールド電極１４を形成しない場合には、層間絶縁膜１２内の第１電極１３同士の間隙に対応する領域に、ビア１２２ａおよび配線層１２２ｂを形成しておくとよい。工程数を増やさずに、光電変換層１５のポテンシャルを制御することができる。ビア１２２ａおよび配線層１２２ｂが積層されていることで、配線層１２２ｂの電位を固定すれば、ビア１２２ａよりも配線層１２２ｂに到達するまでの層間絶縁膜１２の膜厚が大きくなるので、上記第２の実施の形態と同様の理由から、リーク電流を抑制することができる。配線層１２２ｂは、層間絶縁膜１２と光電変換層１５とを介して第２電極１６と対向し、電気的に結合している。尚、この配線層１２２ｂが、本開示の「導電体」の一具体例に相当する。
＜適用例１＞
図２３は、上記第１の実施の形態等において説明した固体撮像素子（固体撮像素子１を例に挙げる）を画素部１０に用いた撮像装置全体の構成を表したものである。この撮像装置は、撮像エリアとしての画素部１０を有すると共に、この画素部１０の周辺領域に、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２からなる周辺回路部２０を有している。
画素部１０は、例えば行列状に２次元配置された複数の画素Ｐを有している。この画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１０の各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して基板１１の外部へ伝送される。
行走査部１３１、水平選択部１３３、列走査部１３４および水平信号線１３５からなる回路部分は、基板１１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、それらの回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、固体撮像素子１の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの周辺回路の駆動制御を行う。
＜適用例２＞
上述の固体撮像素子１は、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図２４に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像素子１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
光学系３１０は、被写体からの像光（入射光）を固体撮像素子１へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像素子１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像素子１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像素子１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
以上、実施の形態および変形例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、基板１１上に形成される光電変換素子において、第１電極（画素電極）を画素毎に分離して設け、この第１電極側から信号電荷を読み出す場合を例に挙げて説明したが、これに限らず、第２電極（上部電極）を画素毎に分離し、第２電極側から信号電荷を読み出す構成であってもよい。
更に、上記実施の形態等では、縦方向分光型の固体撮像素子として、基板１１上に緑色光を吸収する有機半導体を用いた光電変換素子１０ａを形成し、基板１１内に青色光および赤色光をそれぞれ吸収する光電変換素子１１０Ｂ，１１Ｒを形成したが、本開示の固体撮像素子の素子構造は、これに限定されるものではない。即ち、基板１１上に互いに異なる波長を光電変換する２種以上の有機半導体を用いた光電変換素子を積層してもよいし、基板１１内に、１種または３種以上のフォトダイオードを形成してもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
複数の画素と、
各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、
前記複数の第１電極上に、前記層間絶縁膜に接して形成された光電変換層と、
前記光電変換層上に配置された第２電極と
を備え、
前記基板は、前記光電変換層と前記層間絶縁膜とを間にして前記第２電極と対向し、
前記層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、前記低誘電率層または前記空隙は、前記第１電極同士の間隙に対応する領域に設けられる
固体撮像素子。
（２）
前記低誘電率層は、酸化ケイ素（ＳｉＯx）と炭素（Ｃ），水素（Ｈ），フッ素（Ｆ），ホウ素（Ｂ）および窒素（Ｎ）のうちの少なくとも１つとを含む膜であるか、炭素，窒素，酸素（Ｏ），水素，フッ素およびホウ素のうちの少なくとも１つを含む有機膜であるか、または空孔を有する膜である
上記（１）に記載の固体撮像素子。
（３）
前記基板の前記層間絶縁膜側の面のうちの前記第１電極同士の間隙に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有する
上記（１）又は（２）に記載の固体撮像素子。
（４）
前記層間絶縁膜上の前記第１電極同士の間隙に、第３電極を更に備えた
上記（１）〜（３）のいずれか１つに記載の固体撮像素子。
（５）
前記第３電極の仕事関数は、前記第１電極の仕事関数と異なるものである
上記（４）に記載の固体撮像素子。
（６）
前記層間絶縁膜内に、前記第２電極と容量結合にて電気的に結合する配線層が設けられている
上記（１）〜（５）のいずれか１つに記載の固体撮像素子。
（７）
前記基板は、前記第１電極同士の間隙に対応する領域のうちの少なくとも一部において、前記第２電極と容量結合にて電気的に結合する
上記（１）〜（６）のいずれか１つに記載の固体撮像素子。
（８）
前記基板内に、前記第１電極に電気的に接続された電荷蓄積層を有する
上記（１）〜（７）のいずれか１つに記載の固体撮像素子。
（９）
前記基板内に、１または２以上の色光を吸収する他の光電変換層を更に備えた
上記（１）〜（８）のいずれか１つに記載の固体撮像素子。
（１０）
前記光電変換層よりも光入射側に、１または２以上の色光を選択的に透過させるカラーフィルタ層を更に備えた
上記（１）〜（９）のいずれか１つに記載の固体撮像素子。
（１１）
複数の画素と、
各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、
前記複数の第１電極上に、前記層間絶縁膜に接して形成された光電変換層と、
前記光電変換層上に配置された第２電極と、
前記層間絶縁膜上の前記第１電極同士の間隙に設けられた第３電極と
を備え、
前記基板は、前記光電変換層と前記層間絶縁膜とを間にして前記第２電極と対向し、
前記基板の前記層間絶縁膜側の面のうちの前記第１電極及び前記第３電極の間に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有する
固体撮像素子。
（１２）
前記基板は、前記層間絶縁膜側の面に凹部を有し、
前記層間絶縁膜は、前記凹部を埋め込んで形成されている
上記（１１）に記載の固体撮像素子。
（１３）
複数の画素と、
各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の
第１電極と、
前記複数の第１電極上に形成された光電変換層と、
前記光電変換層上に配置された第２電極と、
前記層間絶縁膜上の前記第１電極同士の間隙に設けられると共に、前記第１電極とは異
なる仕事関数を有する第３電極と
を備え、
前記層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、前記低誘電率層または前記空隙は、前記第１電極同士の間隙に対応する領域に設けられ、
前記第１電極を通じて信号電荷が読み出されると共に、前記信号電荷が正孔の場合には、前記第３電極の仕事関数は、前記第１電極の仕事関数よりも小さく、
前記信号電荷が電子の場合には、前記第３電極の仕事関数は、前記第１電極の仕事関数よりも大きい
固体撮像素子。
１，１Ａ〜１Ｄ…固体撮像素子、１０ａ，１１０Ｂ，１１０Ｒ…光電変換素子、１１…基板、１１ａ…シリコン層、１２…層間絶縁膜、１２Ａ，１２Ａ１…低誘電率層、１２Ｂ…空隙、１２Ｃ…凹部、１２Ｄ…低キャリア密度領域、１３…第１電極、１４，１４Ａ…シールド電極、１５…光電変換層、１６…第２電極、１７…レンズ、１８…カラーフィルタ層、１８Ｒ，１８Ｇ，１８Ｂ…カラーフィルタ。

Claims (13)

  1. 複数の画素と、
    各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、
    前記複数の第１電極上に、前記層間絶縁膜に接して形成された光電変換層と、
    前記光電変換層上に配置された第２電極と
    を備え、
    前記基板は、前記光電変換層と前記層間絶縁膜とを間にして前記第２電極と対向し、
    前記層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、前記低誘電率層または前記空隙は、前記第１電極同士の間隙に対応する領域に設けられる
    固体撮像素子。
  2. 前記低誘電率層は、酸化ケイ素（ＳｉＯx）と炭素（Ｃ），水素（Ｈ），フッ素（Ｆ），ホウ素（Ｂ）および窒素（Ｎ）のうちの少なくとも１つとを含む膜であるか、炭素，窒素，酸素（Ｏ），水素，フッ素およびホウ素のうちの少なくとも１つを含む有機膜であるか、または空孔を有する膜である
    請求項１に記載の固体撮像素子。
  3. 前記基板の前記層間絶縁膜側の面のうちの前記第１電極同士の間隙に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有する
    請求項１に記載の固体撮像素子。
  4. 前記層間絶縁膜上の前記第１電極同士の間隙に、第３電極を更に備えた
    請求項１に記載の固体撮像素子。
  5. 前記第３電極の仕事関数は、前記第１電極の仕事関数と異なるものである
    請求項４に記載の固体撮像素子。
  6. 前記層間絶縁膜内に、前記第２電極と容量結合にて電気的に結合する配線層が設けられている
    請求項１に記載の固体撮像素子。
  7. 前記基板は、前記第１電極同士の間隙に対応する領域のうちの少なくとも一部において、前記第２電極と容量結合にて電気的に結合する
    請求項１に記載の固体撮像素子。
  8. 前記基板内に、前記第１電極に電気的に接続された電荷蓄積層を有する
    請求項１に記載の固体撮像素子。
  9. 前記基板内に、１または２以上の色光を吸収する他の光電変換層を更に備えた
    請求項１に記載の固体撮像素子。
  10. 前記光電変換層よりも光入射側に、１または２以上の色光を選択的に透過させるカラーフィルタ層を更に備えた
    請求項１に記載の固体撮像素子。
  11. 複数の画素と、
    各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、
    前記複数の第１電極上に、前記層間絶縁膜に接して形成された光電変換層と、
    前記光電変換層上に配置された第２電極と、
    前記層間絶縁膜上の前記第１電極同士の間隙に設けられた第３電極と
    を備え、
    前記基板は、前記光電変換層と前記層間絶縁膜とを間にして前記第２電極と対向し、
    前記基板の前記層間絶縁膜側の面のうちの前記第１電極及び前記第３電極の間に対応する領域に、周辺領域よりも厚みの薄い領域またはキャリア密度の低い領域を有する
    固体撮像素子。
  12. 前記基板は、前記層間絶縁膜側の面に凹部を有し、
    前記層間絶縁膜は、前記凹部を埋め込んで形成されている
    請求項１１に記載の固体撮像素子。
  13. 複数の画素と、
    各々が前記画素毎に設けられると共に、基板上に層間絶縁膜を介して配置された複数の第１電極と、
    前記複数の第１電極上に形成された光電変換層と、
    前記光電変換層上に配置された第２電極と、
    前記層間絶縁膜上の前記第１電極同士の間隙に設けられると共に、前記第１電極とは異なる仕事関数を有する第３電極と
    を備え、
    前記層間絶縁膜は、比誘電率が３．６以下の低誘電率層または空隙を含み、前記低誘電率層または前記空隙は、前記第１電極同士の間隙に対応する領域に設けられ、
    前記第１電極を通じて信号電荷が読み出されると共に、前記信号電荷が正孔の場合には、前記第３電極の仕事関数は、前記第１電極の仕事関数よりも小さく、
    前記信号電荷が電子の場合には、前記第３電極の仕事関数は、前記第１電極の仕事関数よりも大きい
    固体撮像素子。
JP2015158109A 2015-08-10 2015-08-10 固体撮像素子 Active JP6711573B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015158109A JP6711573B2 (ja) 2015-08-10 2015-08-10 固体撮像素子
US15/747,274 US10504965B2 (en) 2015-08-10 2016-08-03 Solid-state imaging device
CN201680045325.9A CN107924928B (zh) 2015-08-10 2016-08-03 固体摄像器件、电子设备和用于形成图像传感器的方法
PCT/JP2016/003580 WO2017026109A1 (en) 2015-08-10 2016-08-03 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158109A JP6711573B2 (ja) 2015-08-10 2015-08-10 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2017037952A JP2017037952A (ja) 2017-02-16
JP6711573B2 true JP6711573B2 (ja) 2020-06-17

Family

ID=56738150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158109A Active JP6711573B2 (ja) 2015-08-10 2015-08-10 固体撮像素子

Country Status (4)

Country Link
US (1) US10504965B2 (ja)
JP (1) JP6711573B2 (ja)
CN (1) CN107924928B (ja)
WO (1) WO2017026109A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102577844B1 (ko) * 2016-08-09 2023-09-15 삼성전자주식회사 이미지 센서
JP6907029B2 (ja) * 2017-05-31 2021-07-21 キヤノン株式会社 撮像装置
JP7026336B2 (ja) * 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
JP6920110B2 (ja) * 2017-06-13 2021-08-18 ルネサスエレクトロニクス株式会社 固体撮像素子およびその製造方法
CN109300923B (zh) * 2017-07-25 2023-11-17 松下知识产权经营株式会社 摄像装置
KR102008933B1 (ko) * 2017-08-29 2019-08-08 현대오트론 주식회사 근적외선 이미지 센서 및 그 제조 방법
JP7164532B2 (ja) * 2017-08-31 2022-11-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、積層型撮像素子及び固体撮像装置
KR102421726B1 (ko) * 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
KR102510520B1 (ko) * 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
FR3076082B1 (fr) * 2017-12-21 2020-01-24 Isorg Capteur d'image
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
TW202018927A (zh) * 2018-06-15 2020-05-16 日商索尼股份有限公司 固體攝像元件、固體攝像裝置、電子機器及固體攝像元件之製造方法
TW202008572A (zh) * 2018-07-26 2020-02-16 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之讀出方法
JP2020077848A (ja) * 2018-11-07 2020-05-21 パナソニックＩｐマネジメント株式会社 撮像装置
FR3093233B1 (fr) * 2019-02-25 2021-03-05 Isorg Dispositif matriciel pour capteur d'image, à transistors en couches minces et photodiodes organiques
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
JP2020161717A (ja) * 2019-03-27 2020-10-01 キヤノン株式会社 半導体装置、光検出システム、発光システム、および移動体
JPWO2020203249A1 (ja) * 2019-03-29 2020-10-08
JP2022177339A (ja) * 2019-10-30 2022-12-01 パナソニックＩｐマネジメント株式会社 撮像素子
KR20210074654A (ko) * 2019-12-12 2021-06-22 에스케이하이닉스 주식회사 이미지 센싱 장치
DE112021005042T5 (de) * 2020-09-25 2023-09-21 Sony Semiconductor Solutions Corporation Festkörperbildgebungsvorrichtung und elektronische einrichtung
TW202232743A (zh) * 2020-09-25 2022-08-16 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
WO2022074972A1 (ja) * 2020-10-07 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2023038415A (ja) * 2021-09-07 2023-03-17 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513748A (ja) * 1991-07-03 1993-01-22 Canon Inc 固体撮像素子
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6100158A (en) * 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
US6051867A (en) * 1999-05-06 2000-04-18 Hewlett-Packard Company Interlayer dielectric for passivation of an elevated integrated circuit sensor structure
JP2004320178A (ja) * 2003-04-14 2004-11-11 Fuji Photo Film Co Ltd 固体電子撮像素子の制御装置および方法
US7038232B2 (en) * 2003-09-24 2006-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Quantum efficiency enhancement for CMOS imaging sensor with borderless contact
JP2008112907A (ja) * 2006-10-31 2008-05-15 Powerchip Semiconductor Corp イメージセンサー及びその製作方法
JP2008172108A (ja) * 2007-01-12 2008-07-24 Nikon Corp 固体撮像素子
JP2009135208A (ja) * 2007-11-29 2009-06-18 Fujifilm Corp 固体撮像素子および撮像装置
JP5366396B2 (ja) 2007-12-28 2013-12-11 キヤノン株式会社 光電変換装置の製造方法、半導体装置の製造方法、光電変換装置、及び撮像システム
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011211121A (ja) * 2010-03-30 2011-10-20 Fujifilm Corp 固体撮像素子、撮像装置、固体撮像素子の駆動方法、及び固体撮像素子の製造方法
JP2013140190A (ja) * 2010-04-21 2013-07-18 Sharp Corp 表示装置
JPWO2012117670A1 (ja) * 2011-03-01 2014-07-07 パナソニック株式会社 固体撮像装置
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
WO2013001809A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 固体撮像装置
US9911772B2 (en) * 2012-06-29 2018-03-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102149937B1 (ko) * 2013-02-22 2020-09-01 삼성전자주식회사 광전 소자 및 이미지 센서
KR102083550B1 (ko) * 2013-03-15 2020-04-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP6285667B2 (ja) * 2013-09-03 2018-02-28 キヤノン株式会社 固体撮像装置の製造方法
TWI505455B (zh) * 2013-09-27 2015-10-21 Maxchip Electronics Corp 光感測器

Also Published As

Publication number Publication date
CN107924928A (zh) 2018-04-17
US10504965B2 (en) 2019-12-10
US20180219046A1 (en) 2018-08-02
WO2017026109A1 (en) 2017-02-16
CN107924928B (zh) 2022-08-16
JP2017037952A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6711573B2 (ja) 固体撮像素子
US10608051B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
KR102517997B1 (ko) 고체 촬상 소자 및 전자 기기
US9614010B2 (en) Solid-state image sensing device having an organic photoelectric conversion section fills a depression section and solid-state image pickup unit including same
US9786708B2 (en) Unit pixel having an insulated contact penetrating a charge accumulation region, solid-state image pickup unit including the same, and method of manufacturing the unit pixel
JP6136663B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
CN104247021B (zh) 固态摄像装置及其制造方法以及电子设备
JP2013135123A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
US11127910B2 (en) Imaging device and electronic apparatus
WO2017061176A1 (ja) 固体撮像素子および固体撮像素子の製造方法
KR101676972B1 (ko) 고체 촬상 소자 및 촬상 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160831

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200528

R150 Certificate of patent or registration of utility model

Ref document number: 6711573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150