CN109300923B - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN109300923B
CN109300923B CN201810573429.8A CN201810573429A CN109300923B CN 109300923 B CN109300923 B CN 109300923B CN 201810573429 A CN201810573429 A CN 201810573429A CN 109300923 B CN109300923 B CN 109300923B
Authority
CN
China
Prior art keywords
electrode
charge accumulation
accumulation region
photoelectric conversion
pixel unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810573429.8A
Other languages
English (en)
Other versions
CN109300923A (zh
Inventor
小日向恭祐
宍戸三四郎
佐藤好弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109300923A publication Critical patent/CN109300923A/zh
Application granted granted Critical
Publication of CN109300923B publication Critical patent/CN109300923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

提供一种摄像装置，具备半导体基板和第1像素单元及第2像素单元；第1像素单元包括：第1光电变换部，位于半导体基板的上方，包括第1电极、对置于第1电极的第2电极、和位于第1电极与第2电极之间并将入射光变换为第1电荷的第1光电变换层；以及半导体基板内的第1电荷积蓄区域，与第2电极电连接；第2像素单元包括：第2光电变换部，位于半导体基板的上方，包括第3电极、对置于第3电极的第4电极、和位于第3电极与第4电极之间并将入射光变换为第2电荷的第2光电变换层；以及半导体基板内的第2电荷积蓄区域，与第4电极电连接；第2电极的面积比第4电极的面积大；在平面视中，第1电荷积蓄区域及第2电荷积蓄区域与第2电极重叠。

Description

摄像装置
技术领域
本申请涉及摄像装置。
背景技术
存在于自然界的被摄体的动态范围较宽。例如在车载用途中，由于被摄体的明亮度时时刻刻变化，所以要求将亮的被摄体和暗的被摄体同时摄像、所谓的高动态范围摄影。例如，专利文献1公开了一种通过将由灵敏度不同的2个像素同时摄像的图像进行合成、能够没有时间差地进行高动态范围摄影的摄像装置。
此外，作为将高速移动的物体进行摄像的技术，有全局快门方式。在全局快门方式的CMOS(Complementary Metal Oxide Semiconductor)型固体摄像装置中，如果在快门没有打开时光入射到电荷积蓄区域，则画质劣化。这是因为，入射光在电荷积蓄区域中被光电变换，所产生的电荷成为伪信号。例如，专利文献2公开了一种具备具有上部电极、下部电极及被它们夹着的光电变换膜的光电变换部、在相邻的下部电极之间设有由黑遮光(blackresist)材料构成的遮光膜的固体摄像元件。在专利文献2中公开的固体摄像元件通过遮光膜抑制了光向电荷积蓄区域的入射。
专利文献1：日本特开2016－076921号公报
专利文献2：日本特开2011－238781号公报
发明内容
在摄像装置中，希望减少光向电荷积蓄区域漏入的情况，抑制画质的劣化。
有关本申请的一技术方案的摄像装置，具备半导体基板和第1像素单元及第2像素单元；上述第1像素单元包括：第1光电变换部，位于上述半导体基板的上方，包括第1电极、对置于上述第1电极的第2电极、和位于上述第1电极与上述第2电极之间并将入射光变换为第1电荷的第1光电变换层；以及上述半导体基板内的第1电荷积蓄区域，与上述第2电极电连接；上述第2像素单元包括：第2光电变换部，位于上述半导体基板的上方，包括第3电极、对置于上述第3电极的第4电极、和位于上述第3电极与上述第4电极之间并将入射光变换为第2电荷的第2光电变换层；以及上述半导体基板内的第2电荷积蓄区域，与上述第4电极电连接；上述第2电极的面积大于上述第4电极的面积；在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域与上述第2电极重叠。
发明效果
根据本申请，能够提供一种能够减少光向电荷积蓄区域漏入的情况，抑制画质的劣化的摄像装置。
附图说明
图1是有关参考例的摄像装置的概略剖视图。
图2是示意地表示有关实施方式的摄像装置的电荷积蓄区域的配置的平面图。
图3是图2的III－III线的概略剖视图。
图4是示意地表示有关实施方式的摄像装置的平面图。
图5是图4的V－V线的概略剖视图。
图6是表示有关实施方式的摄像装置的电路结构的图。
图7是表示实施方式的单位像素的电路结构的图。
图8是示意地表示有关实施方式的变形例的摄像装置的电荷积蓄区域的配置的平面图。
图9是图8的IX－IX线的概略剖视图。
标号说明
1、101 上部电极
2、102 半导体基板
3、103 光电变换层
4、104 层间绝缘层
5 受光区域
10A、10B 区域
11 第1电极
12、112 第2电极
13 第1光电变换层
14、114 第1光电变换部
15、115 第1电荷积蓄区域
16、26、116、126 布线层
17 第1栅极
18 第1扩散区域
21 第3电极
22、122 第4电极
23 第2光电变换层
24、124 第2光电变换部
25、125 第2电荷积蓄区域
27 第2栅极
28 第2扩散区域
30、30a、130 像素(单位像素)
31、131 第1像素单元
32、132 第2像素单元
33 第5电极
40A、40B 放大晶体管
41A 第1晶体管
41B 第2晶体管
42A、42B 地址晶体管
43 电容元件
45A、45B 垂直信号线
46A、46B 电源布线
47A、47B 复位信号线
48A、48B 地址信号线
49A、49B 反馈信号线
50A、50B 反馈放大器
51A 第1电荷检测电路
51B 第2电荷检测电路
52A 第1垂直扫描电路
52B 第2垂直扫描电路
53A 第1水平扫描电路
53B 第2水平扫描电路
54A 第1列AD变换电路
54B 第2列AD变换电路
55A、55B 复位电压产生电路
100、100a、110 摄像装置
具体实施方式
(达到本申请的认识)
层叠型CMOS传感器在半导体基板上方具有光电变换层。在层叠型CMOS传感器中，为了实现高动态范围摄影并且进行高速移动的物体的摄像，可以将单位像素用灵敏度不同的2个像素单元构成，并且使用全局快门方式。但是，如上述那样，在全局快门方式的摄像装置中，如果在快门没有打开时光入射到电荷积蓄区域，则在电荷积蓄区域中发生光电变换，所产生的电荷成为伪信号，所以画质有可能劣化。因此，需要进行减少向电荷积蓄区域的光的漏入的研究。另外，将这样的针对在快门没有打开时漏入的光的受光灵敏度称作寄生受光灵敏度。此外，寄生受光灵敏度也有称作PLS(Parasitic Light Sensitivity)、寄生灵敏度或寄生光灵敏度的情况。
向电荷积蓄区域的光的漏入通过没有被光电变换层吸收的入射光从下部电极(也称作像素电极)间的间隙向下层入射而发生。当从相对于半导体基板垂直的方向观察时，越是处于距下部电极间的间隙近的位置的区域则光越容易照到，越是距下部电极的中心部近的区域则光越不易照到。因此，在专利文献2中，将电荷积蓄区域配置于在平面视中距下部电极的中心部近的区域。
另一方面，在专利文献1的结构中，单位像素具备面积不同的2个下部电极，在平面视中，以与各自的下部电极重叠的方式配置电荷积蓄区域。以在平面视中与面积不同的2个下部电极中的面积较小的下部电极重叠的方式配置的电荷积蓄区域，与以在平面视中与面积较大的下部电极重叠的方式配置的电荷积蓄区域相比，从下部电极间的间隙漏入的光更容易入射到电荷积蓄区域。因此，在专利文献1的结构中，有以下问题：由于漏入的光入射到一方的电荷积蓄区域而在电荷积蓄区域中发生光电变换，即寄生受光灵敏度变高。
以下，对没有应用本申请的结构的有关参考例的摄像装置的问题进行说明。在有关参考例的摄像装置中，单位像素由灵敏度不同的2个像素单元构成，并且采用全局快门方式。
图1是有关参考例的摄像装置110的概略剖视图。
摄像装置110具有多个像素130。多个像素130分别具有第1像素单元131、和与第1像素单元131不同的第2像素单元132。
第1像素单元131具备第1光电变换部114和第1电荷积蓄区域115。第1光电变换部114具备上部电极101、对置于上部电极101的第2电极112、和配置在上部电极101与第2电极112之间并将入射光变换为电荷的光电变换层103。第1电荷积蓄区域115经由布线层116电连接于第2电极112。此外，第1电荷积蓄区域115形成在半导体基板102内。
此外，第2像素单元132具备第2光电变换部124和第2电荷积蓄区域125。第2光电变换部124具备上部电极101、对置于上部电极101的第4电极122、和配置在上部电极101与第4电极122之间并将入射光变换为电荷的光电变换层103。第4电极122比第2电极112面积小。第2电荷积蓄区域125经由布线层126电连接于第4电极122。此外，第2电荷积蓄区域125形成在半导体基板102内。
如图1所示，在有关参考例的摄像装置110中，第1电荷积蓄区域115以在平面视中与第1像素单元131的第2电极112的中心部重叠的方式配置。此外，第2电荷积蓄区域125以在平面视中与第4电极122的中心部重叠的方式配置。
作为像素电极的第2电极112及第4电极122例如由钛(Ti)、铝(Al)等的遮光性强的金属构成。因此，在入射到光电变换层103中的光照在了第2电极112及第4电极122上的情况下，光不透射这些电极，所以不会到达半导体基板102。另一方面，从第2电极112及第4电极122之间漏入到层间绝缘层104的入射光在向第2电极112及第4电极122的下方进入最多的情况下，例如在图1中到达半导体基板102的由虚线包围的区域。这样，将当从第2电极112及第4电极122之间漏入到层间绝缘层104的入射光到达半导体基板102时、入射光所照到的区域称作半导体基板102的受光区域5。此时，在图1中，在面积比第2电极112小的第4电极122中，在平面视中，受光区域5与第2电荷积蓄区域125一部分重叠。即，到达了受光区域5的光入射到第2电荷积蓄区域125的一部分。因此，通过入射的光，在第2电荷积蓄区域125中发生光电变换。即，第2电荷积蓄区域125的寄生受光灵敏度变高。
在摄像装置中，希望减少光漏入到电荷积蓄区域中的情况，抑制画质的劣化。
本发明人想到了具备新的构造的摄像装置。本申请的一技术方案的概要如以下的项目中记载。
有关本申请的一技术方案的摄像装置，具备半导体基板和第1像素单元及第2像素单元；上述第1像素单元包括：第1光电变换部，位于上述半导体基板的上方，包括第1电极、对置于上述第1电极的第2电极、和位于上述第1电极与上述第2电极之间并将入射光变换为第1电荷的第1光电变换层；以及上述半导体基板内的第1电荷积蓄区域，与上述第2电极电连接；上述第2像素单元包括：第2光电变换部，位于上述半导体基板的上方，包括第3电极、对置于上述第3电极的第4电极、和位于上述第3电极与上述第4电极之间并将入射光变换为第2电荷的第2光电变换层；以及上述半导体基板内的第2电荷积蓄区域，与上述第4电极电连接；上述第2电极的面积比上述第4电极的面积大；在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域与上述第2电极重叠。
这样，通过以在平面视中与面积大的第2电极重叠的方式配置第1电荷积蓄区域及第2电荷积蓄区域，从第2电极及第4电极之间漏入的光不易入射到第1电荷积蓄区域及第2电荷积蓄区域。由此，能够减少对于在第1电荷积蓄区域及第2电荷积蓄区域中漏入的光发生光电变换的情况，能够降低寄生受光灵敏度。因此，能够抑制画质的劣化。
例如也可以是，在平面视中，上述第1电荷积蓄区域的整体及上述第2电荷积蓄区域的整体与上述第2电极重叠。
例如也可以是，上述第1电极及上述第3电极构成1个电极；上述第1光电变换层及上述第2光电变换层构成1个光电变换层。
由此，能够使制造工序简便化。
例如也可以是，在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域不与上述第4电极重叠。
这样，通过以在平面视中不与面积小的第4电极重叠、并且与面积大的第2电极重叠的方式配置第1电荷积蓄区域及第2电荷积蓄区域，从第2电极及第4电极之间漏入的光难以入射到第1电荷积蓄区域及第2电荷积蓄区域。由此，能够降低寄生受光灵敏度，能够抑制画质的劣化。
例如也可以是，上述第1像素单元包括第1晶体管；上述第2像素单元包括第2晶体管；上述第1晶体管中，作为源极及漏极的一方而包括上述第1电荷积蓄区域，作为源极及漏极的另一方而包括第1扩散区域；上述第2晶体管中，作为源极及漏极的一方而包括上述第2电荷积蓄区域，作为源极及漏极的另一方而包括第2扩散区域；在平面视中，上述第1扩散区域及上述第2扩散区域与上述第2电极重叠。
这样，通过以在平面视中与面积大的第2电极重叠的方式配置第1晶体管及第2晶体管，从第2电极及第4电极之间漏入的光难以照到第1晶体管及第2晶体管。由此，能够减少在第1晶体管及第2晶体管中发生光电变换的情况，能够降低寄生受光灵敏度。因此，能够降低引起画质的劣化的噪声。
例如也可以是，在平面视中，上述第1扩散区域及上述第2扩散区域不与上述第4电极重叠。
这样，通过以在平面视中不与面积小的第4电极重叠、并且与面积大的第2电极重叠的方式配置第1晶体管及第2晶体管的源极及漏极的另一方，能够减少在第1晶体管及第2晶体管中发生光电变换的情况，能够降低寄生受光灵敏度。因此，能够降低引起画质的劣化的噪声。
例如也可以是，上述第1晶体管包括第1栅极电极；上述第2晶体管包括第2栅极电极；上述第1栅极电极及上述第2栅极电极与上述第2电极重叠。
例如也可以是，具备第5电极，该第5电极位于上述第2电极与上述第4电极之间，并且位于上述第2电极及上述第4电极相同的层；上述第5电极没有与上述第1电荷积蓄区域及上述第2电荷积蓄区域的任何一方电连接。
由此，例如在第5电极作为电荷排出电极发挥功能的情况下，限制在光电变换层中产生的电荷在相邻像素间往返，能够将不需要的电荷向光电变换层之外、例如向电荷排出区域排出。由此，能够抑制相邻像素彼此在电气上影响，所以能够减少向相邻像素的混色。此外，由于第5电极配置在第2电极及第4电极之间，所以也能够作为遮光层发挥功能。因此，能够使从第2电极及第4电极之间向下层漏入的光量减少。
例如也可以是，上述第1电荷积蓄区域与上述第2电荷积蓄区域之间的距离是0.1μm以上。
由此，能够保持第1电荷积蓄区域与第2电荷积蓄区域在电气上独立的状态。
以下，参照附图对实施方式进行说明。
另外，以下说明的实施方式都表示包含性或具体的例子。以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等是一例，不是限定本申请的意思。并且，关于以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在各图中，对于实质上相同的结构赋予相同的标号，有将重复的说明省略或简略化的情况。
此外，图中表示的各种要素只不过是为了本申请的理解而示意地表示的，尺寸比及外观等可以与实物不同。
(实施方式)
首先，对有关本实施方式的摄像装置的电荷积蓄区域的配置进行说明。图2是示意地表示有关实施方式的摄像装置100的电荷积蓄区域15及25的配置的平面图。但是，在图2中，为了使说明变容易，将作为像素电极的第2电极12及第4电极22用实线表示。图3是图2的III－III线的概略剖视图。在图3中，将第1像素单元31及第2像素单元32排列的方向上的光电变换部的边界用单点划线表示。
如图2所示，摄像装置100具备多个像素30，多个像素30分别具有第1像素单元31和与第1像素单元31不同的第2像素单元32。
第1像素单元31是与低噪声对应的像素单元，第2像素单元32是与高饱和对应的像素单元。典型的是，第1像素单元31作为高灵敏度用的像素单元发挥功能，第2像素单元32作为低灵敏度用的像素单元发挥功能。
如图3所示，在有关本实施方式的摄像装置100中，单位像素30由第1像素单元31及第2像素单元32构成。另外，在本实施方式中，作为上部电极的第1电极11及第3电极21构成1个电极(以下称作上部电极1)，作为光电变换层的第1光电变换层13及第2光电变换层23构成1个光电变换层(以下称作光电变换层3)。上部电极1例如也可以是ITO(Indium TinOxide，氧化铟锡)等的透明电极。
第1像素单元31具备：第1光电变换部14，具有上部电极1、对置于上部电极1的第2电极12、和配置在上部电极1与第2电极12之间并将入射光变换为第1电荷的光电变换层3；以及第1电荷积蓄区域15，经由布线层16电连接于第2电极12。
此外，第2像素单元32具备：第2光电变换部24，具有上部电极1、对置于上部电极1的第4电极22、和配置在上部电极1与第4电极22之间并将入射光变换为第2电荷的光电变换层3；以及第2电荷积蓄区域25，经由布线层26电连接于第4电极22。
由第1像素单元31的光电变换层3生成的第1电荷从第2电极12经由布线层16被积蓄到第1电荷积蓄区域15中。由第2像素单元32的光电变换层3生成的第2电荷从第4电极22经由布线层26被积蓄到第2电荷积蓄区域25中。
此外，布线层16及26被层间绝缘层4覆盖。
在如本申请那样具备光电变换层被配置在上部电极及下部电极(也称作像素电极)之间的光电变换部的摄像装置中，与在半导体基板内具备光电变换部的摄像装置不同，光电变换部与电荷积蓄区域经由布线层电连接。
另外，布线层16及26例如由铜(Cu)等的金属布线构成。在本实施方式中，表示了布线层16及26由3层Cu布线构成的多层布线构造，但根据需要也可以适当选择布线材料、布线层的数量等。
第2电极12的面积比第4电极22的面积大。当从相对于光电变换层3垂直的方向、即与半导体基板102的表面垂直的方向观察时，第1电荷积蓄区域15及第2电荷积蓄区域25与第2电极12重叠。即，在第1像素单元31的半导体基板2，形成有第1电荷积蓄区域15及第2电荷积蓄区域25。由此，能够减少光漏入到第1电荷积蓄区域15及第2电荷积蓄区域25的情况，所以能够抑制画质的劣化。另外，这些电荷积蓄区域通过对半导体基板2掺杂杂质而形成。第1电荷积蓄区域15及第2电荷积蓄区域25例如包含相同导电型的杂质。此外，第1电荷积蓄区域15及第2电荷积蓄区域25也可以以不与第4电极22重叠的方式配置。
在图2中，带有阴影线的区域以外的区域表示从第1像素单元31的第2电极12及第2像素单元32的第4电极22之间漏入的入射光到达半导体基板2时入射光所照到的区域，即半导体基板2的受光区域5。受光区域5在平面视中形成在第2电极12及第4电极22之间的间隙、以及距这些电极的端部有某一定的距离内的区域。
此外，在图2中，带有阴影线的区域10A及10B表示即使从第2电极12及第4电极22之间漏入的入射光到达半导体基板2、入射光也不会照到的区域。第2像素单元32的区域10B的面积比第1像素单元31的区域10A的面积小。因此，例如如果将第2电荷积蓄区域25配置在区域10B中，则第2电荷积蓄区域25没有完全包含在区域10B内。在此情况下，从第2电极12及第4电极22之间漏入的光入射到第2电荷积蓄区域25。由此，对于在第2电荷积蓄区域25中漏入的光发生光电变换，所以有可能带来画质的劣化。
这里，再次参照图1，具体地说明上述现象。如图1所示，在有关参考例的摄像装置110中，将第1电荷积蓄区域115以在平面视中与第2电极112的中央部重叠的方式配置。此外，将第2电荷积蓄区域125以在平面视中与第4电极122的中央部重叠的方式配置。在该图中，如上述那样，表示了入射光向第2电极112及第4电极122的下方进入最多时的受光区域5。此时，在平面视中，低灵敏度侧的像素单元即第2像素单元132的第2电荷积蓄区域125与受光区域5一部分重叠。由此，对于漏入到第2电荷积蓄区域125的入射光发生光电变换，所以画质有可能劣化。
另一方面，在有关本实施方式的摄像装置100中，如图2所示，第1像素单元31的作为电荷积蓄区域的第1电荷积蓄区域15及第2像素单元32的作为电荷积蓄区域的第2电荷积蓄区域25都配置在第1像素单元31的半导体基板2的区域10A内。此时，如图2及图3所示，第1电荷积蓄区域15及第2电荷积蓄区域25与受光区域5在平面视中不重叠。由此，能够减少光漏入到第1电荷积蓄区域15及第2电荷积蓄区域25中的情况，所以能够抑制画质的劣化。
再次参照图2及图3，关于第1像素单元31和第2像素单元32举例进行说明。
第1像素单元31构成为高灵敏度的像素单元。此外，第2像素单元32构成为低灵敏度的像素单元。关于属于第1像素单元31的第2电极12和第2像素单元32的第4电极22的面积，根据灵敏度比的设定来决定大小。作为一例，假设单位像素30在平面视中拥有相对于x方向及y方向分别为2μm×2μm的区域(图2的由单点划线包围的区域)，设区域的某个顶点为E，设顶点E的对顶点为F，则线段EF的长度为2√2≈2.8μm。此时，如果设由第2电极12及第4电极22的面积差带来的灵敏度差为10倍，则第4电极22与第2电极12相比，在线段EF上的长度中为1/(√10)≈0.32倍的长度。如果设第2电极12与第4电极22的间隙的长度为0.4μm，则图3中的相对于水平方向的第4电极22的长度为约0.5μm，第2电极12的长度为约1.5μm。
这里，当从相对于光电变换层3垂直的方向观察时，第1电荷积蓄区域15及第2电荷积蓄区域25分别例如是0.3μm×0.1μm左右的区域。在图2及图3中没有图示晶体管的结构，但为了使这些电荷积蓄区域作为后述的晶体管的漏极区域发挥功能，需要该程度的大小。因此，电荷积蓄区域的大小与在上述的一例中表示的第4电极22的大小(这里，一边的长度是约0.5μm)相比较也不特别小。因而，即使如图2所示以这些电荷积蓄区域在平面视中与第4电极22重叠、并且位于漏入光照不到的半导体基板2的区域10B的中央部的方式配置，这些电荷积蓄区域也不完全包含在区域10B内。因此，即使将这些电荷积蓄区域配置在区域10B，漏入光也会入射到电荷积蓄区域。另一方面，如果将电荷积蓄区域的大小与第2电极12的大小(一边的长度是约1.5μm)比较，则电荷积蓄区域充分小。因此如果以这些电荷积蓄区域在平面视中与第2电极重叠、并且位于半导体基板2的区域10A的中央部的方式配置，则能够减少漏入光的入射。
另外，这些数值是一例，可以根据设定的第1像素单元31及第2像素单元32的灵敏度差及单位像素30的大小而变化。如果使单位像素30的大小变大，则能够使第2电极12及第4电极22变大。此外，如果使第2电极及第4电极的面积差变小，则能够使比第2电极12小的第4电极22的面积变大。
为了减小来自第2电极12及第4电极22之间的漏入光的影响，需要将第1电荷积蓄区域15及第2电荷积蓄区域25配置到漏入光难以到达的区域。在此情况下，最优选的是以这些电荷积蓄区域在平面视中与面积比第4电极22大的第2电极12重叠、并且位于半导体基板2的区域10A的中心部附近的方式配置。
在有关本实施方式的摄像装置100中，第1电荷积蓄区域15及第2电荷积蓄区域25都在平面视中与第2电极12重叠，并且配置在半导体基板2的区域10A中。由此，实现寄生受光灵敏度的减小。另外，如果第1电荷积蓄区域15及第2电荷积蓄区域25以在平面视中与第2电极12重叠的方式配置，则能得到上述效果。例如，第1电荷积蓄区域15及第2电荷积蓄区域25也可以并不一定以与半导体基板2的区域10A重叠的方式配置。此外，也可以以第1电荷积蓄区域15的整体及第2电荷积蓄区域25的整体在平面视中与第2电极12重叠的方式配置。另外，为了保证第1电荷积蓄区域15及第2电荷积蓄区域25在半导体基板2中的电分离，第1电荷积蓄区域15和第2电荷积蓄区域25也可以离开0.1μm以上。
关于第2像素单元32的布线层26的配置，通过将布线层26从第4电极22向第2电极12侧伸展，来将第4电极22与第2电荷积蓄区域25电连接。另外，在图中，将布线层26中的最靠第4电极22侧的第3层延伸到第2电极12侧。但是，也可以将布线层26的其他层例如第2层等延伸，也可以将布线层26的多个层例如第1层与第3层组合而延伸。
接着，使用有关本实施方式的摄像装置100的平面图对摄像装置100的结构进行说明。图4是示意地表示有关本实施方式的摄像装置100的平面图。
如图4所示，在摄像装置100中，第1像素单元31具备作为源极及漏极的一方而具有第1电荷积蓄区域15的第1晶体管41A。第1晶体管41A由第1电荷积蓄区域15、第1栅极17及第1扩散区域18构成。此外，第2像素单元32具备作为源极及漏极的一方而具有第2电荷积蓄区域25的第2晶体管41B。第2晶体管41B由第2电荷积蓄区域25、第2栅极27及第2扩散区域28构成。
此外，当从相对于光电变换层3垂直的方向观察时，作为第1晶体管41A的源极及漏极的另一方的第1扩散区域18和作为第2晶体管41B的源极及漏极的另一方的第2扩散区域28也可以与第2电极12重叠。此外，当从相对于光电变换层3垂直的方向观察时，第1扩散区域18及第2扩散区域28也可以以不与第4电极22重叠的方式配置。另外，在本实施方式中，第1像素单元31的第1晶体管41A及第2像素单元32的第2晶体管41B配置在半导体基板2的区域10A内。
图5是图4的V－V线的概略剖视图。在图5中，关于与图4相同的构成要素使用相同的标号而省略说明。这里，对第1晶体管41A及第2晶体管41B的结构进行说明。
如图5所示，在有关本实施方式的摄像装置100中，以与第1电荷积蓄区域15接触的方式配置有第1栅极17。第1栅极17例如由多晶硅形成。多晶硅是在通常的CMOS制造工艺中使用的材料。因此，如果将第1栅极17用多晶硅形成，则有追加设备或工序的需要较小的优点。此外，在隔着第1栅极17而与第1电荷积蓄区域15相反一侧配置有第1扩散区域18。第1扩散区域18通过对半导体基板2掺杂杂质而形成。第1扩散区域18包含与第1电荷积蓄区域15相同的导电型的杂质。
第1电荷积蓄区域15、第1栅极17及第1扩散区域18构成MOS(Metal OxideSemiconductor)晶体管(以下称作第1晶体管41A)。根据对第1栅极17施加的偏压，第1晶体管41A成为导通状态，第1电荷积蓄区域15与第1扩散区域18被电连接。由于形成第1栅极17的多晶硅不容易使光透射，所以如果漏入光照在第1栅极17上，则漏入光透射第1栅极17而照到半导体基板2的沟道。由此，在第1晶体管41A的沟道中发生光电变换。如果通过光电变换产生的电荷到达第1电荷积蓄区域15，则作为伪信号而成为画质劣化的原因。同样，在第1晶体管41A为导通状态时即使漏入光入射到第1扩散区域18，由于第1扩散区域18与第1电荷积蓄区域15电连接，所以也有可能伪信号到达第1电荷积蓄区域15而画质劣化。即，根据第1晶体管41A的动作状态，漏入光入射到第1栅极17及第1扩散区域18也成为寄生受光灵敏度恶化的原因。因而，需要有减少这样的漏入光的入射的对策。
同样，以与第2电荷积蓄区域25接触的方式配置有第2栅极27及第2扩散区域28。第2电荷积蓄区域25、第2栅极27及第2扩散区域28构成MOS晶体管(以下称作第2晶体管41B)。因为与关于第1晶体管41A叙述的理由同样的理由，在第2晶体管41B中，也需要有不仅是向第2电荷积蓄区域25的漏入光、还减少向第2栅极27及第2扩散区域28的漏入光的入射的对策。
根据以上，在本实施方式中，当从相对于光电变换层3垂直的方向观察时，第1晶体管41A优选的是以除了第1电荷积蓄区域15以外、第1栅极17及第1扩散区域18也与第2电极12重叠的方式配置。此外，在本实施方式中，当从相对于光电变换层3垂直的方向观察时，第2晶体管41B优选的是以除了第2电荷积蓄区域25以外、第2栅极27及第2扩散区域28也与第2电极12重叠的方式配置。此外，当从相对于光电变换层3垂直的方向观察时，第1晶体管41A及第2晶体管41B也可以以不与第4电极22重叠的方式配置。例如，如图4及图5所示，第1晶体管41A及第2晶体管41B可以都配置在第1像素单元31的半导体基板2的区域10A中，并且以在平面视中不与受光区域5重叠的方式配置。由此，能够减少向第1晶体管41A及第2晶体管41B的漏入光的入射，能够减少寄生受光灵敏度及伪信号。
再次参照图4，对第1晶体管41A及第2晶体管41B的配置举一例进行说明。如参照图2及图3叙述的一例那样，假设单位像素30在平面视中具有相对于x方向及y方向分别为2μm×2μm的区域(图4的由单点划线包围的区域)，设第2电极12与第4电极22之间的间隙的距离为0.4μm。此外，假设相对于图3中的水平方向的第4电极22的长度为约0.5μm，第2电极12的长度为约1.5μm。此外，如果假设当从相对于光电变换层3垂直的方向观察时第1电荷积蓄区域15及第2电荷积蓄区域25分别是0.3μm×0.1μm左右的区域，则第1扩散区域18及第2扩散区域28成为与第1电荷积蓄区域15及第2电荷积蓄区域25大致同等的大小。此外，第1栅极17及第2栅极27比这些电荷积蓄区域稍大地形成，所以例如为0.5μm×0.3μm。
这里，对将第2晶体管41B配置在第2像素单元32的半导体基板2的情况进行说明。如果当从相对于光电变换层3垂直的方向观察时，以将第2电荷积蓄区域25(0.3μm×0.1μm左右)包含在与第4电极22重叠的半导体基板2的区域(一边的长度是约0.5μm)中的方式配置，则第2栅极27及第2扩散区域28没有完全包含在上述区域内。因此，从第2电极12及第4电极22之间漏入的光容易入射到第2栅极27及第2扩散区域28。因此，根据第2晶体管的动作状态，有可能伪信号到达第2电荷积蓄区域25而画质劣化。
参照图6说明有关实施方式的摄像装置的构造。图6是表示有关实施方式的摄像装置100的电路结构的图。
如图6所示，有关本实施方式的摄像装置100具备二维地排列的多个单位像素30。另外，实际上，二维地排列着几百万个单位像素30。图6表示其中的以2×2的矩阵状配置的单位像素30。此外，摄像装置100也可以是线传感器。在此情况下，多个单位像素30以一维、例如以行方向或列方向的线状排列。
单位像素30具有第1像素单元31及第2像素单元32。如上述那样，第1像素单元31作为高灵敏度用的摄像单元发挥功能，第2像素单元32作为低灵敏度用的摄像单元发挥功能。
摄像装置100具备按每个行配置的多个复位信号线47A及多个地址信号线48A、和按每个列配置的多个垂直信号线45A、电源布线46A及多个反馈信号线49A。复位信号线47A、地址信号线48A、垂直信号线45A、电源布线46A及反馈信号线49A连接于第1像素单元31。
此外，摄像装置100具备按每个行配置的多个复位信号线47B及多个地址信号线48B、和按每个列配置的多个垂直信号线45B、电源布线46B及多个反馈信号线49B。复位信号线47B、地址信号线48B、垂直信号线45B、电源布线46B及反馈信号线49B连接于第2像素单元32。
在摄像装置100中，分别单独地设有将来自第1像素单元31的信号进行处理的第1周边电路、和将来自第2像素单元32的信号进行处理的第2周边电路。第1周边电路具有第1垂直扫描电路52A、第1水平扫描电路53A及第1列AD变换电路54A，第2周边电路具有第2垂直扫描电路52B、第2水平扫描电路53B及第2列AD变换电路54B。但是，第1像素单元31及第2像素单元32的地址信号线48A及48B可以根据像素的结构而共通。
这里，如果着眼于第2像素单元32，则第2垂直扫描电路52B控制多个复位信号线47B及多个地址信号线48B。垂直信号线45B连接于第2水平扫描电路53B，将像素信号传递给第2水平扫描电路53B。电源布线46B对全部的单位像素30的第2像素单元32供给电源电压。反馈信号线49B将来自基于垂直信号线45B的电压和基准电压而产生复位电压的复位电压产生电路55B的反馈信号向单位像素30的第2像素单元32传递。在第1像素单元31中，也与第2像素单元32同样地配布有各种信号线，各个电路控制各信号线。
接着，参照图7说明第1像素单元31及第2像素单元32的电路结构的一例。图7是表示实施方式的单位像素30的电路结构的图。另外，第1像素单元31及第2像素单元32分别具有独立的实质上相同的电路结构。
第2像素单元32包括第2光电变换部24及第2电荷检测电路51B，第1像素单元31包括第1光电变换部14及第1电荷检测电路51A。以下，着眼于第2像素单元32而说明电路结构。
第2电荷检测电路51B包括放大晶体管40B、复位晶体管41B、地址晶体管42B和电容元件43。电容元件43例如是MOM电容。同样，第1像素单元31的第1电荷检测电路51A包括放大晶体管40A、复位晶体管41A和地址晶体管42A。
第2光电变换部24与复位晶体管41B的漏极电极及放大晶体管40B的栅极电极电连接，将入射到第2像素单元32的光(入射光)进行光电变换。第2光电变换部24生成与入射光的光量对应的信号电荷。所生成的信号电荷由第2电荷积蓄区域25积蓄。同样，第1像素单元31的第1光电变换部14与复位晶体管41A的漏极电极及放大晶体管40A的栅极电极电连接，与入射光的光量对应地生成的信号电荷由第1电荷积蓄区域15积蓄。
电源布线46B连接于放大晶体管40B的源极电极。电源布线46B在列方向上被布线。这基于以下的理由。第2像素单元32被以行单位选择。因此，如果将电源布线46B在行方向上布线，则一行的像素驱动电流全部流过1条电源布线46B而电压下降变大。通过电源布线46B，对摄像装置100中的全部的第2像素单元32内的放大晶体管40B施加共通的源极跟随器电源电压。同样，电源布线46A连接于放大晶体管40A的源极电极，通过电源布线46A对摄像装置100中的全部的第1像素单元31内的放大晶体管40A施加共通的源极跟随器电源电压。
放大晶体管40A及40B分别将与积蓄在第1电荷积蓄区域15及第2电荷积蓄区域25中的信号电荷的量对应的信号电压进行放大。
复位晶体管41B的栅极电极经由复位信号线47B连接于第2垂直扫描电路52B，源极电极连接于反馈信号线49B。复位晶体管41B将积蓄在第2电荷积蓄区域25中的电荷复位(初始化)。换言之，复位晶体管41B将放大晶体管40B的栅极电极的电位复位。同样，复位晶体管41A的栅极电极经由复位信号线47A连接于第1垂直扫描电路52A，源极电极连接于反馈信号线49A，将积蓄在第1电荷积蓄区域15中的电荷复位。
地址晶体管42B的栅极电极经由地址信号线48B连接于第2垂直扫描电路52B，漏极电极经由垂直信号线45B连接于第2水平扫描电路53B。地址晶体管42B将放大晶体管40B的输出电压有选择地向垂直信号线45B输出。同样，地址晶体管42A的栅极电极经由地址信号线48A连接于第1垂直扫描电路52A，漏极电极经由垂直信号线45A连接于第1水平扫描电路53A，将放大晶体管40A的输出电压有选择地向垂直信号线45A输出。
第1垂直扫描电路52A将控制地址晶体管42A的导通及截止的行选择信号向地址晶体管42A的栅极电极施加。第2垂直扫描电路52B将控制地址晶体管42B的导通及截止的行选择信号向地址晶体管42B的栅极电极施加。由此，在垂直方向(列方向)上扫描读出对象的行，选择读出对象的行。从所选择的行的单位像素30向垂直信号线45A及45B读出信号电压。此外，第1垂直扫描电路52B将控制复位晶体管41A的导通及截止的复位信号向复位晶体管41A的栅极电极施加。第2垂直扫描电路52B将控制复位晶体管41B的导通及截止的复位信号向复位晶体管41B的栅极电极施加。由此，选择作为复位动作的对象的单位像素30的第1像素单元31及第2像素单元32的行。
复位电压产生电路55A将使用被输出到垂直信号线45A中的信号来产生复位电压的情况、和使用一定电压来产生复位电压的情况进行切换。复位电压产生电路55B将使用被输出到垂直信号线45B中的信号来产生复位电压的情况、和使用一定电压来产生复位电压的情况进行切换。另外，复位电压产生电路55A的反馈放大器50A是将垂直信号线45A的电压与基准电压的差进行放大而输出的放大器，复位电压产生电路55B的反馈放大器50B是将垂直信号线45B的电压与基准电压的差进行放大而输出的放大器。
第1列AD变换电路54A对于按每个行从第1像素单元31读出到垂直信号线45A中的信号，进行例如以相关双采样为代表的噪声抑制信号处理及模拟－数字变换(也称作AD变换)。第2列AD变换电路54B对于按每个行从第2像素单元32读出到垂直信号线45B中的信号，例如进行以相关双采样为代表的噪声抑制信号处理及模拟－数字变换(也称作AD变换)。第1水平扫描电路53A及第2水平扫描电路53B分别驱动由第1列AD变换电路54A及第2列AD变换电路54B处理后的信号的读出。
根据以上，在有关本实施方式的摄像装置100中，能够不追加新的元件而降低寄生受光灵敏度。因此，能够抑制生产成本的上升并且使摄像装置的性能提高。
(变形例)
以下，参照图8及图9，对有关实施方式的变形例的摄像装置100a的结构进行说明。图8是示意地表示有关实施方式的变形例的摄像装置100a的电荷积蓄区域的配置的平面图。图9是图8的IX－IX线的概略剖视图。
在本变形例中，仅对与有关实施方式的摄像装置100的差异点进行说明。如图8及图9所示，有关本变形例的摄像装置100a具有位于与第2电极12及第4电极22相同的层中的第5电极33。第5电极33没有与第1电荷积蓄区域15及第2电荷积蓄区域25电连接。
第5电极33也可以被用作电荷排出电极。在此情况下，能够限制由光电变换层3产生的电荷在相邻的2个像素单元31及32之间、以及相邻的多个单位像素30a之间往返，将不需要的电荷向光电变换层3的外部排出。由此，能够抑制向相邻像素的混色。此外，第5电极33配置在作为下部电极的第2电极12及第4电极22之间，所以还作为遮光层发挥功能。为了使得作为遮光层发挥功能，第5电极33也可以由包括金属或黑遮光材料的导电性树脂等构成。这样，通过使第5电极33作为遮光层发挥功能，能够减少从第2电极12及第4电极22之间漏入到半导体基板2的光量。由此，与不具有第5电极33的摄像装置100相比，能够进一步减少光漏入到第1电荷积蓄区域15及第2电荷积蓄区域25的情况，能够抑制画质的劣化。
再次参照图8，对第5电极33、第2电极12及第4电极22的配置举一例进行说明。第5电极33配置在与第2电极12及第4电极22相同的层中。这里，如在实施方式中已叙述的一例那样，单位像素30a在平面视中具有相对于x方向及y方向分别是2μm×2μm的区域(从容易观察的观点出发，在图8中没有图示)，使第2电极12与第4电极22之间的间隙的长度为0.4μm。在此情况下，从保证电极彼此的电分离的观点出发，第5电极33的IX－IX线方向的长度例如可以设为0.1μm。此时，第5电极33与第2电极12及第4电极22的距离分别为0.15μm。
此外，为了减少来自第2电极12及第4电极22之间的漏入光的影响，需要将第1电荷积蓄区域15及第2电荷积蓄区域25配置在漏入光难以到达的区域。在此情况下，最优选的是以在平面视中这些电荷积蓄区域与面积比第4电极22大的第2电极12重叠、并且位于半导体基板2的区域10A的中心部附近的方式配置。
以上，关于有关本申请的摄像装置，基于实施方式及变形例进行了说明，但本申请并不限定于这些实施方式及变形例。只要不脱离本申请的主旨，对实施方式及变形例实施了本领域技术人员想到的各种变形的形态、或将实施方式及变形例的一部分的构成要素组合而构建的其他形态也包含在本申请的范围中。
另外，在有关实施方式及变形例的摄像装置100及100a中，第1像素单元31及第2像素单元32具备共通的上部电极1及光电变换层3。但是，第1像素单元31及第2像素单元32也可以具备作为分别独立的上部电极的第1电极11及第3电极21、以及作为独立的光电变换层的第1光电变换层13及第2光电变换层23。在此情况下，也可以在第1像素单元31的第1光电变换部14与第2像素单元32的第2光电变换部24之间设置绝缘层。由此，第1像素单元31及第2像素单元32在电气上独立，所以相邻像素及相邻像素单元间的电荷的往返被限制。由此，能够抑制向相邻像素及相邻像素单元的混色。
此外，设置在第1像素单元31的第1光电变换部14与第2像素单元32的第2光电变换部24之间的绝缘层也可以包含黑遮光材料。由此，上述绝缘层还作为遮光层发挥功能，所以能够减少入射光从第1光电变换部14与第2光电变换部24之间漏入到半导体基板2的情况。
另外，在有关实施方式及变形例的摄像装置100及100a中，第1光电变换部14具备上部电极1、光电变换层3和第2电极12，第2光电变换部24具备上部电极1、光电变换层3和第4电极22。但是，也可以还具备电子阻挡层及/或空穴阻挡层。由此，来自光电变换层3的电荷的引出变得顺畅，光电变换率提高。例如在使用空穴作为信号电荷的情况下，能够将电子阻挡层配置在光电变换层3与第2电极之间，将空穴阻挡层配置在光电变换层3与上部电极之间。
另外，在本实施方式中，第1电荷积蓄区域15及第2电荷积蓄区域25分别被兼用作第1晶体管41A及第2晶体管41B的漏极区域，但也可以不兼用。在此情况下，也可以与这些电荷积蓄区域另外地设置晶体管，将第1电荷积蓄区域15与晶体管的源极或漏极区域连接。
本申请的摄像装置对于例如在数字相机及车载相机等相机中使用的图像传感器有用。

Claims (9)

1.一种摄像装置，其特征在于，
具备半导体基板和第1像素单元及第2像素单元；
上述第1像素单元包括：
第1光电变换部，位于上述半导体基板的上方，包括第1电极、与上述第1电极对置的第2电极、以及位于上述第1电极与上述第2电极之间并将入射光变换为第1电荷的第1光电变换层；以及
上述半导体基板内的第1电荷积蓄区域，与上述第2电极电连接；
上述第2像素单元包括：
第2光电变换部，位于上述半导体基板的上方，包括第3电极、与上述第3电极对置的第4电极、以及位于上述第3电极与上述第4电极之间并将入射光变换为第2电荷的第2光电变换层；以及
上述半导体基板内的第2电荷积蓄区域，与上述第4电极电连接；
上述第2电极的面积大于上述第4电极的面积；
在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域与上述第2电极重叠；
上述第1电极及上述第3电极构成1个电极。
2.一种摄像装置，其特征在于，
具备半导体基板和第1像素单元及第2像素单元；
上述第1像素单元包括：
第1光电变换部，位于上述半导体基板的上方，包括第1电极、与上述第1电极对置的第2电极、以及位于上述第1电极与上述第2电极之间并将入射光变换为第1电荷的第1光电变换层；以及
上述半导体基板内的第1电荷积蓄区域，与上述第2电极电连接；
上述第2像素单元包括：
第2光电变换部，位于上述半导体基板的上方，包括第3电极、与上述第3电极对置的第4电极、以及位于上述第3电极与上述第4电极之间并将入射光变换为第2电荷的第2光电变换层；以及
上述半导体基板内的第2电荷积蓄区域，与上述第4电极电连接；
上述第2电极的面积大于上述第4电极的面积；
在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域与上述第2电极重叠；
在平面视中，上述第1电荷积蓄区域及上述第2电荷积蓄区域不与上述第4电极重叠。
3.如权利要求1或2所述的摄像装置，其特征在于，
在平面视中，上述第1电荷积蓄区域的整体及上述第2电荷积蓄区域的整体与上述第2电极重叠。
4.如权利要求1或2所述的摄像装置，其特征在于，
上述第1光电变换层及上述第2光电变换层构成1个光电变换层。
5.如权利要求1或2所述的摄像装置，其特征在于，
上述第1像素单元包括第1晶体管；
上述第2像素单元包括第2晶体管；
上述第1晶体管包括上述第1电荷积蓄区域作为源极及漏极中的一方，包括第1扩散区域作为源极及漏极中的另一方；
上述第2晶体管包括上述第2电荷积蓄区域作为源极及漏极中的一方，包括第2扩散区域作为源极及漏极中的另一方；
在平面视中，上述第1扩散区域及上述第2扩散区域与上述第2电极重叠。
6.如权利要求5所述的摄像装置，其特征在于，
在平面视中，上述第1扩散区域及上述第2扩散区域不与上述第4电极重叠。
7.如权利要求5所述的摄像装置，其特征在于，
上述第1晶体管包括第1栅极电极；
上述第2晶体管包括第2栅极电极；
上述第1栅极电极及上述第2栅极电极与上述第2电极重叠。
8.如权利要求1或2所述的摄像装置，其特征在于，
具备第5电极，该第5电极位于上述第2电极与上述第4电极之间，并且位于与上述第2电极及上述第4电极相同的层；
上述第5电极没有与上述第1电荷积蓄区域及上述第2电荷积蓄区域中的任何一方电连接。
9.如权利要求1或2所述的摄像装置，其特征在于，
上述第1电荷积蓄区域与上述第2电荷积蓄区域之间的距离是0.1μm以上。
CN201810573429.8A 2017-07-25 2018-06-06 摄像装置 Active CN109300923B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-144023 2017-07-25
JP2017144023 2017-07-25

Publications (2)

Publication Number Publication Date
CN109300923A CN109300923A (zh) 2019-02-01
CN109300923B true CN109300923B (zh) 2023-11-17

Family

ID=63035942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810573429.8A Active CN109300923B (zh) 2017-07-25 2018-06-06 摄像装置

Country Status (4)

Country Link
US (2) US10825846B2 (zh)
EP (1) EP3435417B1 (zh)
JP (1) JP7145445B2 (zh)
CN (1) CN109300923B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115803886A (zh) * 2020-08-04 2023-03-14 松下知识产权经营株式会社 摄像装置
JPWO2022070815A1 (zh) * 2020-09-29 2022-04-07

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145153A1 (ja) * 2010-05-17 2011-11-24 パナソニック株式会社 固体撮像装置
CN103620783A (zh) * 2011-06-23 2014-03-05 松下电器产业株式会社 固体摄像装置
CN104380467A (zh) * 2012-06-27 2015-02-25 松下知识产权经营株式会社 固体摄像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204450A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 固体撮像装置
JP4500574B2 (ja) 2004-03-30 2010-07-14 富士フイルム株式会社 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ
JP4533667B2 (ja) * 2004-05-28 2010-09-01 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP2011238781A (ja) 2010-05-11 2011-11-24 Panasonic Corp 固体撮像素子及びその製造方法
JP5530839B2 (ja) * 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置
TWI467751B (zh) 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP6108172B2 (ja) * 2013-09-02 2017-04-05 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP6213743B2 (ja) 2014-10-08 2017-10-18 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
JP6562250B2 (ja) 2015-06-08 2019-08-21 パナソニックＩｐマネジメント株式会社 撮像装置および撮像モジュール
JP6711573B2 (ja) 2015-08-10 2020-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145153A1 (ja) * 2010-05-17 2011-11-24 パナソニック株式会社 固体撮像装置
CN103620783A (zh) * 2011-06-23 2014-03-05 松下电器产业株式会社 固体摄像装置
CN104380467A (zh) * 2012-06-27 2015-02-25 松下知识产权经营株式会社 固体摄像装置

Also Published As

Publication number Publication date
US11646328B2 (en) 2023-05-09
US20210013252A1 (en) 2021-01-14
CN109300923A (zh) 2019-02-01
EP3435417B1 (en) 2021-09-01
JP2019029656A (ja) 2019-02-21
US20190035832A1 (en) 2019-01-31
US10825846B2 (en) 2020-11-03
EP3435417A3 (en) 2019-02-27
JP7145445B2 (ja) 2022-10-03
EP3435417A2 (en) 2019-01-30

Similar Documents

Publication Publication Date Title
US20220320166A1 (en) Solid-state imaging device and electronic apparatus
JP6003291B2 (ja) 固体撮像装置及び電子機器
US8687101B2 (en) Solid-state imaging device and camera
JP5458690B2 (ja) 固体撮像装置およびカメラ
KR101951496B1 (ko) 고체 촬상 장치, 그의 구동 방법, 그의 제조 방법 및 전자 기기
JP5970834B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP5476745B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP2011216673A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5407761B2 (ja) 固体撮像装置、電子機器
CN104009051B (zh) 图像传感器和电子装置
JP2011216672A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2015056878A (ja) 固体撮像装置
JP2011204992A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP6399488B2 (ja) 撮像装置および画像取得装置
US20070126039A1 (en) Solid state imaging apparatus
KR20070093335A (ko) 고체 촬상장치 및 그 구동방법
CN109300923B (zh) 摄像装置
JP2013008989A (ja) 固体撮像装置及び固体撮像システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant