WO2011145153A1 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- WO2011145153A1 WO2011145153A1 PCT/JP2010/005969 JP2010005969W WO2011145153A1 WO 2011145153 A1 WO2011145153 A1 WO 2011145153A1 JP 2010005969 W JP2010005969 W JP 2010005969W WO 2011145153 A1 WO2011145153 A1 WO 2011145153A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- signal
- imaging device
- state imaging
- solid
- photoelectric conversion
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 69
- 238000006243 chemical reaction Methods 0.000 claims abstract description 131
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000035945 sensitivity Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000003595 spectral effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 36
- 239000003086 colorant Substances 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Definitions
- the technology disclosed in the present invention relates to a photoelectric conversion film stack type solid-state imaging device in which a photoelectric conversion film that generates a signal charge corresponding to the amount of received light is stacked on a semiconductor substrate, and in particular, a photoelectric conversion film.
- the present invention relates to a photoelectric conversion film stack type solid-state imaging device that reads out a signal corresponding to the amount of signal charges generated in step 1 to the outside by a MOS (Metal Oxide Semiconductor) type transistor circuit formed on a semiconductor substrate.
- MOS Metal Oxide Semiconductor
- CMOS Complementary Metal Oxide Semiconductor
- a large number of photoelectric conversion elements (photographs) serving as light receiving portions are formed on the surface of a semiconductor substrate.
- the signal readout circuit is constituted by a charge transfer circuit and a transfer electrode
- CMOS type solid-state imaging device it is constituted by a MOS circuit and a signal wiring.
- each of the light receiving units is stacked on each light receiving unit, and each of the light receiving units. Is configured to detect an optical signal of one color. For this reason, for example, a blue light signal and a green light signal at the position of the light receiving unit that detects red light are obtained by interpolating the detection signals at the respective light receiving units that detect blue light and green light in the vicinity thereof. Yes. As a result, this causes a false color and causes a decrease in resolution.
- the blue light and the green light that have entered the light receiving unit on which the red color filter is formed are absorbed as heat by the color filter without contributing to photoelectric conversion. For this reason, there is also a problem that light utilization efficiency is poor and sensitivity is low.
- a P well layer 20 is formed in the semiconductor substrate 10, and an STI (Shallow) is formed on the surface of the semiconductor substrate 10 so that an element formation region is separated for each color to be detected.
- a device isolation region 21 having a (Trench Isolation) type structure is formed.
- a gate electrode 17 is formed on the semiconductor substrate 10, and a source region 16 and a drain region 18 made of an N + diffusion layer are formed below the side of the gate electrode 17 in the P well layer 20.
- An insulating film 15 is formed on the semiconductor substrate 10, and in the insulating film 15, a red detecting photosensitive layer 11r, a green detecting photosensitive layer 11g, and a blue detecting photosensitive layer 11b are formed.
- the photosensitive layers 11r, 11g, and 11b are light receiving portions. Common electrodes 12r, 12g, and 12b are formed on the upper surfaces of the photosensitive layers 11r, 11g, and 11b, and pixel electrodes 13r, 13g, and 13b are formed on the lower surfaces. Each of the pixel electrodes 13r, 13g, and 13b is connected to a source region 16 in a corresponding element formation region separated for each color through a source wiring. Further, output signal lines 19 are formed in the drain regions 18 in the element formation regions separated for each color.
- each photosensitive layer 11r, 11g, 11b by applying a potential difference between the pixel electrodes 13r, 13g, 13b and the upper common electrodes 12r, 12g, 12b, each photosensitive layer 11r, 11g, 11b.
- the photoelectric conversion signal charges obtained in (1) are sent from the pixel electrodes 13r, 13g, and 13b to the source region 16 of the reading transistor through the source wiring.
- Such an operation is equivalent to that of a MOS type image sensor in which the source region 16 in the element formation region for each color separated by the element isolation region 21 is a photodiode, and the gate electrode 17 of the read transistor is moved at the read timing.
- the signal charge accumulated in the source region 16 of the read transistor is sent to the drain region 18 of the read transistor, and a signal is sent to the signal processing circuit via the output signal line 19.
- the conventional solid-state imaging device having the photoelectric conversion film laminated structure it is not necessary to provide a light receiving portion on the surface of the semiconductor substrate.
- the light utilization efficiency of light is improved and the sensitivity is improved.
- charge accumulation is performed by the pixel electrodes 13b, 13g, and 13r, the wiring 14, and the source region 16 of the readout transistor. Electrons generated due to the interface state between Si and Si are accumulated in the charge accumulating portion. In addition, electrons due to dark current due to etching damage or contamination when the wiring 14 is formed are also accumulated in the charge accumulation portion. Since these electrons are noise signals unrelated to the optical signal, the S / N of the image is lowered.
- an object of the present invention is to provide a photoelectric conversion film stacked type solid-state imaging device having a structure in which these noise signals are not mixed during charge accumulation.
- a solid-state imaging device is formed on a semiconductor substrate, converts a incident light into a signal charge, and reads out the signal charge and outputs it as a pixel signal.
- a signal readout circuit, and the signal readout circuit includes a signal conversion transistor whose gate electrode is connected to the photoelectric conversion unit.
- the photoelectric conversion unit includes a photoelectric conversion film formed in an insulating film on a semiconductor substrate, an upper electrode film formed on an upper surface of the first photoelectric conversion film, and photoelectric conversion.
- the signal conversion transistor includes a first semiconductor layer of a first conductivity type provided in the semiconductor substrate, and a gate formed on the first semiconductor layer.
- An electrode and a first diffusion layer of a second conductivity type provided below the side of the gate electrode in the first semiconductor layer, and the first lower electrode film and the gate electrode are formed in the insulating film
- the signal charges may be connected via a wiring that guides the signal charges to the gate electrode.
- one end may further include a MOS capacitor connected to the photoelectric conversion unit and the gate electrode.
- the MOS capacitor includes a second conductivity type second diffusion layer provided in a second conductivity type second semiconductor layer in the semiconductor substrate, and a second semiconductor.
- a capacitor electrode formed on the layer so as to extend from the gate electrode may be included.
- the source region further includes a row selection transistor connected to the drain region of the signal conversion transistor, and a reset region connected to the drain region of the signal conversion transistor. It may be.
- the area of the signal conversion transistor may be larger than any of the area of the row selection transistor and the area of the reset transistor.
- the first conductivity type may be an N type and the second conductivity type may be a P type.
- a plurality of light receiving units including a plurality of photoelectric conversion units are arranged in an array, and the plurality of photoelectric conversion units included in each of the plurality of light receiving units have spectral sensitivity characteristics.
- a first photoelectric conversion unit that detects light whose peak position exists in red a second photoelectric conversion unit that detects light whose peak position of spectral sensitivity characteristics exists in green, and a peak position of spectral sensitivity characteristics as blue
- a third photoelectric conversion unit that detects light existing in the light source.
- a plurality of signal readout circuits may be provided below the light receiving unit corresponding to each of the plurality of photoelectric conversion units.
- the solid-state imaging device may further include an analog / digital conversion unit that converts a pixel signal output from the signal readout circuit from an analog signal to a digital signal and outputs the converted signal.
- the signal readout is controlled by switching the source potential of the signal conversion transistor and the gate of the signal conversion transistor is changed by the charge generated in the photoelectric conversion film.
- Each pixel circuit outputs a signal corresponding to the position of each pixel, using the drain potential of the signal conversion transistor corresponding to the potential as a pixel signal.
- the read operation of the signal read circuit for example, the read operation is performed by the same operation as the pixel read operation when the drain region of the signal conversion transistor is regarded as the floating diffusion of the CMOS sensor.
- the pixel signal reset operation is performed, for example, by applying a high electric field to the MOS capacitor connected to the gate electrode of the signal conversion transistor and extracting the charge from the gate electrode to the diffusion layer by a tunnel current. Reset the potential. Further, the drain region of the signal conversion transistor is reset by turning on the reset transistor and setting the drain potential of the signal conversion transistor to the power supply potential.
- the solid-state imaging device employs a structure in which a charge accumulation unit that accumulates charges generated by photoelectric conversion is provided on the gate electrode of the signal conversion transistor. For this reason, since a silicon substrate is not used as the charge storage section, charges can be stored without being affected by dark current generated by interface states or contamination, and as a result, a pixel signal with less noise can be obtained. it can.
- FIG. 1 is a plan view schematically showing the structure of a photoelectric conversion film laminated solid-state imaging device according to an embodiment of the present invention.
- FIG. 2 is an enlarged view schematically showing a light receiving portion and a signal readout circuit portion in a photoelectric conversion film stacked solid-state imaging device according to an embodiment of the present invention.
- FIG. 3 is a signal readout circuit diagram of the pixel portion in the photoelectric conversion film stack type solid-state imaging device according to the embodiment of the present invention.
- FIG. 4 is a cross-sectional view showing a structure of a photoelectric conversion film stacked solid-state imaging device according to an embodiment of the present invention, and specifically, a cross-sectional view corresponding to line IV-IV shown in FIG. .
- FIG. 1 is a plan view schematically showing the structure of a photoelectric conversion film laminated solid-state imaging device according to an embodiment of the present invention.
- FIG. 2 is an enlarged view schematically showing a light receiving portion and a signal readout circuit portion in
- FIG. 5 is a cross-sectional view showing a structure of a photoelectric conversion film laminated solid-state imaging device according to an embodiment of the present invention, and specifically, a cross-sectional view corresponding to the line VV shown in FIG.
- FIG. 6 is a timing chart showing drive timings and potential fluctuation diagrams in the photoelectric conversion film stacked solid-state imaging device according to the embodiment of the present invention.
- FIG. 7 is a cross-sectional view showing the structure of a conventional photoelectric conversion film laminated solid-state imaging device.
- FIG. 1 shows a planar structure of a photoelectric conversion film laminated solid-state imaging device according to an embodiment of the present invention.
- the solid-state imaging device of this embodiment shown in FIG. 1 includes a plurality of light receiving units 101, a row selection operation circuit 102, and an image signal processing unit 103 which are formed on a semiconductor substrate (not shown) and arranged in an array, for example. I have. On the semiconductor substrate, a signal readout circuit composed of a MOS transistor circuit, which will be described in detail later, is formed below each of the plurality of light receiving units (pixel units) 101.
- a row selection signal is given from the row selection scanning circuit 102 via the row selection signal line 111, and a reset signal is sent via the in-pixel circuit reset signal line 112.
- the power supply voltage is supplied through the power supply line 113, the charge storage unit reset signal is supplied through the charge storage unit reset signal line 114, and the read signal is supplied from the read signal line 115.
- a signal readout circuit provided for each light receiving unit 101 operates by taking in a row selection signal, a reset signal, a power supply voltage, and a charge storage unit reset signal, and outputs a pixel signal obtained by photoelectric conversion to an output signal line 110r, Output to 110g and 110b.
- the image signal processing unit 103 takes in the output signal lines 110 r, 110 g, and 110 b, processes the pixel signal, and outputs it as an output signal 104.
- the image signal processing unit 103 may have a circuit configuration that outputs the captured pixel signal as an analog signal, or becomes an analog / digital conversion unit that digitally converts the image signal and outputs the digital signal. It may be a circuit configuration.
- FIG. 2 schematically shows one of the light receiving units 101 and the signal reading circuit portion in order to explain the configuration of the plurality of light receiving units 101 shown in FIG. 1 and the signal reading circuit provided corresponding to each. It is enlarged to show.
- the light receiving unit 101 uses three MOS transistors and one MOS capacitor for one color pixel.
- red (R) red (R)
- green In order to realize a configuration for detecting three colors of (G) and blue (B), a total of nine MOS transistors and three MOS capacitors are used. That is, each light receiving unit 101 detects a signal conversion transistor 116r for detecting red incident light, a row selection transistor 117r, a reset transistor 118r, a charge storage unit reset MOS capacitor 119r, and green incident light.
- FIG. 3 shows a circuit configuration of a signal readout circuit provided in the lower part of each of the plurality of light receiving units 101 shown in FIGS. 1 and 2.
- the signal readout circuit provided below the light receiving unit 101 includes three photoelectric conversion units 120r, 120g, 120b, and 3 corresponding to the colors red, green, and blue, respectively.
- one ends of the photoelectric conversion units 120r, 120g, and 120b are grounded, and the other ends are connected to one ends of the charge storage unit reset MOS capacitors 119r, 119g, and 119b, and the signal conversion transistor 116r. , 116g, 116b are connected to the gate electrodes via charge storage portion wirings 144r, 144g, 144b.
- the diffusion layer which is the other end of the charge storage unit reset MOS capacitors 119r, 119g, and 119b is connected to the charge storage unit reset signal line 114.
- the drain regions of the signal conversion transistors 116r, 116g, and 116b are connected to the source regions of the row selection transistors 117r, 117g, and 117b via the pixel circuit signal holding portion wirings 150r, 150g, and 150b, and the reset transistor 118r. , 118g, 118b are connected to the source region. The source regions of the signal conversion transistors 116r, 116g, and 116b are connected to the read signal line 115.
- the gate electrodes of the row selection transistors 117r, 117g, and 117b are connected to the row selection signal line 111, and the drain regions of the row selection transistors 117r, 117g, and 117b are connected to the output signal lines 110r, 110g, and 110b. .
- the gate electrodes of the reset transistors 118r, 118g, and 118b are connected to the reset signal line 112 in the pixel circuit, and the drain regions of the row selection transistors 118r, 118g, and 118b are connected to the power supply line 113.
- FIG. 4 shows a cross-sectional configuration corresponding to the IV-IV line in the light receiving unit 101 according to the present embodiment shown in FIG.
- three photoelectric conversion units 120r, 120g, and 120b are formed in the transparent insulating film 124 on the signal readout circuit 125 including the above-described three signal conversion transistors 116r, 116g, and 116b. Yes.
- a P well layer 131 is formed in the n-type semiconductor substrate 130, and a TI is formed on the surface portion of the n-type semiconductor substrate 131 so that an element formation region is separated for each color to be detected.
- An element isolation region 151 having a (Shallow Trench Isolation) type structure is formed.
- gate electrodes 143r, 143g, and 143b are formed via a gate insulating film 132 formed on the surface thereof, and the sides of the gate electrodes 143r, 143g, and 143b in the P well layer 20 are formed.
- source regions 141r, 141g, 141b and drain regions 142r, 142g, 142b made of an N + diffusion layer are formed.
- the three signal conversion transistors 116r, 116g, and 116b constituting the signal readout circuit 125 are formed.
- the readout signal line 115 is provided so as to be connected to the source regions 141r, 141g, and 141b, and the pixel circuit signal holding portion wirings 150r, 150g, and 150b are respectively connected to the drain regions 142r, 142g, and 142b. Connected and provided.
- the drain regions 142r, 142g, and 142b are connected to the row selection transistors 117r, 117g, and 117b via the pixel circuit signal holding unit wirings 150r, 150g, and 150b.
- a transparent insulating film 124 is laminated on the n-type semiconductor substrate 130 so as to cover the three signal conversion transistors 116r, 116g, and 116b.
- Photoelectric converters 120r, 120g, and 120b are provided. That is, here, the three photoelectric conversion units 120r, 120g, and 120b are formed in this order from the bottom, and between the signal conversion transistors 116r, 116g, and 116b and the photoelectric conversion unit 120r, the photoelectric conversion unit 120r and the photoelectric conversion unit.
- a transparent insulating film 124 is stacked between the photoelectric conversion unit 120g and the photoelectric conversion unit 120b.
- Each of the three photoelectric conversion units 120r, 120g, and 120b includes pixel electrode films 121r, 121g, and 121b that are divided and formed for each light receiving unit 101, and red that is formed on the pixel electrode films 121r, 121g, and 121b.
- the photoelectric conversion films 123r, 123g, and 123b do not need to be provided separately for each light receiving unit 101, and may be provided in a single sheet configuration on the entire light receiving surface where the light receiving units 101 are assembled. Further, the common electrode films 122r, 122g, and 122b do not need to be provided separately for each light receiving unit 101, and may be provided in a single sheet configuration over the entire light receiving surface where the light receiving units 101 are gathered.
- the photoelectric conversion films 123r, 123g, and 123b may be formed of a single layer film or a multilayer film, and include an inorganic material such as silicon or a compound semiconductor, an organic semiconductor, an organic dye, or the like. Various materials such as an organic material and a quantum dot deposited film composed of nanoparticles are used.
- the pixel electrode films 121r, 121g, 121b and the common electrode films 122r, 122g, 122b are preferably made of a homogeneous transparent material or a material with little light absorption.
- tin oxide SnO 2
- titanium oxide TiO 2
- indium oxide InO 2
- ITO indium tin oxide
- the charge storage portion wirings 144r, 144g, and 144b which are columnar electrodes, are provided in the transparent insulating film 124 with the gate electrodes 143r and 143g of the signal conversion transistors 116r, 116g, and 116b. , 143b and the pixel electrodes 121r, 120g, 120b constituting the photoelectric conversion units 120r, 120g, 120b.
- charge accumulation is performed in regions connected to the charge accumulation portion wirings 144r, 144g, and 144b in the gate electrodes 143r, 143g, and 143b.
- a light shielding film 133 is embedded in the insulating film 124 above the gate insulating film 132. Thereby, photoelectric conversion in the semiconductor substrate 130 is suppressed.
- the light shielding film 133 may not be provided.
- FIG. 5 shows a cross-sectional configuration corresponding to the line V-V in the light receiving unit 101 according to the present embodiment shown in FIG.
- the signal readout circuit 125 includes a charge storage unit reset MOS capacitor 119b formed adjacent to the signal conversion transistor 116b.
- FIG. 5 shows only the configuration of the portion for detecting the blue pixel as the configuration of the signal readout circuit 125, but the configuration of the portion for detecting the green pixel and the red pixel is also a portion for detecting the pixel by blue. Since the structure is the same as that of the above configuration, only the configuration of the portion for detecting the blue pixel will be described as an example here.
- an N-well layer 160 is formed in the n-type semiconductor substrate 130, and a P-type layer 162b constituting a MOS capacitor capacitance is formed in the N-well layer 160.
- a P + contact layer 161b connected to the charge storage portion reset signal line 114 is formed in the layer 162b.
- the charge storage unit reset MOS capacitor 119b includes a P-type layer 162b and an electrode portion formed by extending the gate electrode 143b of the signal conversion transistor 116b.
- FIG. 6 shows a drive timing and potential variation diagram in the photoelectric conversion film laminated solid-state imaging device according to one embodiment of the present invention.
- pixel signals are generated by the same operation for all of red, green, and blue. Therefore, here, taking the case of a blue pixel as an example, a row selection signal line 111 to which a row selection signal is input, a reset signal line 112 in a pixel circuit to which a reset signal is input, and a power supply line to which a power supply voltage is input 113, a charge storage unit reset signal line 114 to which a charge storage unit reset signal is input, a read signal line 115 to which a read signal is input, a charge storage unit wiring 144b, a signal holding unit 150b in a pixel circuit, and an output signal line 110b It shows the fluctuation.
- the reset time is set as High, and a potential fluctuation from High due to an increase in electrons is used as a signal.
- the charge storage unit wiring 144b, the pixel circuit signal holding unit 150b, and the output signal line 110b are in a state in which signals from the previous frame remain.
- the time after resetting the charge storage portion wiring 144b is set as a charge storage time, and this time is set to a sufficiently long period with respect to the pulse intervals of other drive timings.
- the output signal line 110 b also becomes High with the same potential as the power supply line 113 and is reset.
- the pixel circuit reset signal line 112 is set to Low so that the connection between the pixel circuit signal holding unit 150b and the power supply line 113 is disconnected.
- the readout signal line 115 is set to Low, thereby providing a potential difference with respect to the pixel circuit signal holding unit 150b and injecting electrons into the pixel circuit signal holding unit 150b. Fluctuate. Since the potential of the charge storage portion wiring 144b is determined according to the amount of optical signal, the amount of potential fluctuation of the signal holding portion 150b in the pixel circuit becomes a potential according to the amount of optical signal. At this time, since the row selection signal line 111 is High, the potential of the signal holding unit 150b in the pixel circuit is transmitted to the output signal line 110b via the row selection transistor 117b and is transmitted to the pixel signal processing unit 103 as a pixel signal. It is done.
- the photoelectric conversion is performed on the gate electrodes 143r, 143g, and 143b of the signal conversion transistors 116r, 116g, and 116b via the charge storage portion wirings 144r, 144g, and 144b. It has a structure provided with a charge accumulating portion for accumulating charges generated by the conversion. For this reason, since a silicon substrate is not used as a charge storage portion as in the conventional example, charges can be stored without being affected by dark current generated due to interface states or contamination, resulting in a pixel with low noise. A signal can be obtained.
- the pixel electrode films 121r, 121g, and 121b provided for each light receiving unit 101 are provided in alignment with the incident light direction. That is, the photoelectric conversion film stacked solid-state imaging device 100 according to the present embodiment is configured to detect three colors of red, green, and blue by one light receiving unit 101. For this reason, the sensitivity is at least three times that of a semiconductor substrate photoelectric conversion type surface irradiation type sensor or backside irradiation type sensor in which only one color pixel can be formed in one light receiving portion as in the conventional example. Even in a Bayer array having a large green sensitivity, double the green sensitivity can be realized. In other words, the cell size for obtaining the same sensitivity can be reduced to 1/3 and 1/2, respectively.
- the solid-state imaging device according to the present embodiment requires three MOS transistors and one MOS capacitor for each color, in the case of three colors of red, green, and blue, one light receiving unit For every 101, a total of 12 elements are required. Therefore, when using the 32 nm CMOS manufacturing technology, assuming that the area per element including element isolation is about 150 nm ⁇ 150 nm, an area of 0.27 ⁇ m 2 is sufficient for 12 transistors. For this reason, the solid-state imaging device according to the present embodiment is realized by using the 32 nm CMOS manufacturing technology even in a cell having a side length of less than a green wavelength such that the light receiving unit 101 has an area of 0.5 ⁇ m ⁇ 0.5 ⁇ m. Is done.
- the area of the signal conversion transistors 116r, 116g, and 116b is any of the area of the row selection transistors 117r, 117g, and 117b and the area of the reset transistors 118r, 118g, and 118b. You may comprise so that it may become larger. Since the signal conversion transistors 116r, 116g, and 116b are the first transistors that perform signal conversion, variations in transistor characteristics become noise. Therefore, the area of the signal conversion transistors 116r, 116g, and 116b is reduced to the row selection transistors 117r, 117g, and 116b. By making it larger than the area of 117b and the areas of the reset transistors 118r, 118g, and 118b, variation in the threshold voltage Vt can be suppressed and noise can be reduced.
- the present invention is not limited thereto. It is not a thing.
- a fourth photoelectric conversion film that detects an intermediate color between green and blue may be provided to detect incident light divided into four colors. In this way, color separation becomes finer, so that color reproducibility is improved.
- a total of 12 MOS transistors and a total of 4 MOS capacitors are required for the four colors.
- the structure in which the photoelectric conversion films 123r, 123g, and 123b for detecting each color of blue, green, and red, in which the wavelength of incident light is short is provided in order from the top to the bottom of the structure of the solid-state imaging device.
- the present invention is not limited to this.
- the configuration in which the common electrode films 122r, 122g, and 122b and the pixel electrode films 121r, 121g, and 121b are provided so as to sandwich the photoelectric conversion films 123r, 123g, and 123b has been described. It is not limited.
- the common electrode films 122r, 122g, and 122b may not be provided above the photoelectric conversion films 123r, 123g, and 123b, and may be provided below the photoelectric conversion films 123r, 123g, and 123b.
- a configuration in which the n-type and the p-type are interchanged can be used with respect to the conductivity type of each layer and each region.
- the solid-state imaging device can naturally have the same electronic shutter function as a normal CMOS image sensor.
- the photoelectric conversion film laminated solid-state imaging device according to the present invention is useful as a device that replaces a conventional CCD type or CMOS type image sensor. Furthermore, since there is an advantage that signals of three colors of red, green, and blue can be obtained without using a color filter in one pixel, it is useful to mount the digital camera or the like.
- Photoelectric Conversion Layer Stacked Solid-State Imaging Device 101 Light Receiving Unit (Pixel) 102 row selection scanning circuit 103 pixel signal processing unit 104 output signals 110r, 110g, 110b output signal line 111 row selection signal line 112 pixel circuit reset signal line 113 power supply line 114 charge storage unit reset wiring 115 read signal line 116r, 116g, 116b Signal conversion transistors 117r, 117g, 117b Row selection transistors 118r, 118g, 118b Reset transistors 119r, 119g, 119b Charge storage unit reset MOS capacitors 120r, 120g, 120b Photoelectric conversion units 121r, 121g, 121b Pixel electrode films 122r, 122g, 122b Common electrode films 123r, 123g, 123b Photoelectric conversion film 124 Transparent insulating film 125 Signal readout circuit 130 n-type semiconductor substrate 131 P-well layer 132 Gate insulating film 133 Shielding films 141r, 141g, and 141b
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
固体撮像装置は、半導体基板上に形成され、入射光を信号電荷に変換する光電変換部と、信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えている。信号読み出し回路は、ゲート電極が、光電変換部に接続された信号変換トランジスタを含んでいる。
Description
本発明に開示する技術は、半導体基板上に、受光量に応じた信号電荷を発生する光電変換膜が半導体基板上に積層された光電変換膜積層型の固体撮像装置に関し、特に、光電変換膜で発生した信号電荷量に応じた信号を半導体基板上に形成されたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタ回路によって外部に読み出す光電変換膜積層型の固体撮像装置に関する。
デジタルカメラに搭載されているＣＣＤ（Ｃｏｕｐｌｅｄ Ｃｈａｒｇｅ Ｄｅｖｉｃｅ）型の固体撮像装置又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置では、半導体基板の表面に、受光部となる多数の光電変換素子（フォトダイオード）と、各光電変換素子で得られた光電変換信号を外部に読み出す信号読出回路が形成されている。信号読出回路は、ＣＣＤ型の固体撮像装置の場合には電荷転送回路と転送電極とによって構成されており、ＣＭＯＳ型の固体撮像装置の場合にはＭＯＳ回路と信号配線とによって構成されている。
このように、従来の固体撮像装置では、同一の半導体基板の表面に、多数の受光部及び信号読出回路が形成されるので、受光部の面積を広く確保することができないという問題がある。
また、従来の単板式の固体撮像装置では、各受光部に、例えば赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）のカラーフィルタのうちの１つが積層されており、受光部の各々は一色の光信号を検出する構成になっている。このため、例えば赤色の光を検出する受光部位置における青色光の信号及び緑色光の信号は、その周辺の青色光及び緑色光を検出する各受光部における検出信号を補間演算して求められている。その結果、これが、偽色の原因となっており、解像度の低下を招いている。しかも、赤色のカラーフィルタが形成された受光部に入射した青色光及び緑色光は、光電変換に寄与することなくカラーフィルタに熱として吸収されてしまう。このため、光利用効率が悪く、感度が低いという問題もある。
従来の固体撮像装置は、上述したように、様々な問題を抱えている。その一方で、現在、多画素化の進展により、数百万画素という多数の受光部を１チップの半導体基板上に集積するため、１画素当たりの面積が縮小しており、１つ１つの受光部の開口寸法が波長オーダに近づいている。したがって、ＣＣＤ型の固体撮像装置及びＣＭＯＳ型の固体撮像装置では、上述した各問題を解決して画質及び感度の点でより優れたイメージセンサを実現することが困難となっている。
これらの点に鑑みて、光電変換膜積層型の固体撮像装置が新たに提案されている（例えば、特許文献１参照）。
図７に示すように、半導体基板１０内にはＰウェル層２０が形成されており、半導体基板１０の表面部には、検出する各色毎に素子形成領域が分離されるように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型構造の素子分離領域２１が形成されている。半導体基板１０上には、ゲート電極１７が形成されており、Ｐウェル層２０におけるゲート電極１７の側方下にはＮ＋拡散層からなるソース領域１６及びドレイン領域１８が形成されている。半導体基板１０上には絶縁膜１５が形成されており、該絶縁膜１５中には、赤色検出用の感光層１１ｒと、緑色検出用の感光層１１ｇと、青色検出用の感光層１１ｂとが間隔を置いて積層されており、これらの感光層１１ｒ、１１ｇ、１１ｂの各々が受光部となる。感光層１１ｒ、１１ｇ、１１ｂのそれぞれの上面には共通電極１２ｒ、１２ｇ、１２ｂが形成されており、また、それぞれの下面には画素電極１３ｒ、１３ｇ、１３ｂが形成されている。画素電極１３ｒ、１３ｇ、１３ｂの各々は、各色毎に分離された対応する素子形成領域におけるソース領域１６に、ソース配線１４を介してそれぞれ接続されている。また、各色毎に分離された素子形成領域におけるドレイン領域１８には、出力信号線１９がそれぞれ形成されている。
以上の構造を有する図７に示した固体撮像装置において、画素電極１３ｒ、１３ｇ、１３ｂと上部の共通電極１２ｒ、１２ｇ、１２ｂとの間に電位差をかけることにより、各感光層１１ｒ、１１ｇ、１１ｂで得られた光電変換信号電荷は、画素電極１３ｒ、１３ｇ、１３ｂからソース配線１４を介して、読み出しトランジスタのソース領域１６へ送られる。このような動作は、素子分離領域２１で分離された各色毎の素子形成領域におけるソース領域１６をフォトダイオードとしたＭＯＳ型イメージセンサと同等の動作となり、読み出しのタイミングで読み出しトランジスタのゲート電極１７をＯＮにすることにより、読み出しトランジスタのソース領域１６に蓄積された信号電荷を読み出しトランジスタのドレイン領域１８へ送り、出力信号線１９を介して、信号処理回路へ信号が送られる。
このように、光電変換膜積層型の構造を有する従来の固体撮像装置によると、半導体基板の表面に受光部を設ける必要がないため、信号読出回路の設計上の制約が大幅になくなると共に、入射光の光利用効率が向上して感度が向上する。さらに、一画素で赤色、緑色、及び青色の三原色の光を検出できるため、解像度が向上すると共に偽色もなくなる。その結果、従来のＣＣＤ型の固体撮像装置及びＣＭＯＳ型の固体撮像装置が抱える上述の問題の解決が可能となっている。
また、近年では、光電変換膜で発生した電荷信号をスムーズに転送できる構造を備えた光電変換膜積層型の固体撮像装置も提案されている（例えば、特許文献２参照）。
しかしながら、上述した従来の光電変換膜積層型の固体撮像装置では、電荷の蓄積は、画素電極１３ｂ、１３ｇ、１３ｒと配線１４と読み出しトランジスタのソース領域１６とで行われるため、電荷蓄積時に酸化膜とＳｉの界面準位に起因して発生する電子が電荷蓄積部に蓄積されてしまう。また、配線１４を形成する際のエッチングダメージや汚染などによる暗電流による電子もまた電荷蓄積部に蓄積されてしまう。これらの電子は光信号とは関係がないノイズ信号であるため、画像のＳ／Ｎが低下してしまう。
上記に鑑み、本発明の目的は、電荷蓄積時にこれらのノイズ信号が混入されない構造を有する光電変換膜積層型の固体撮像装置を提供することである。
上記の目的を達成するために、本発明の一側面の固体撮像装置は、半導体基板上に形成され、入射光を信号電荷に変換する光電変換部と、信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えており、信号読み出し回路は、ゲート電極が、光電変換部に接続された信号変換トランジスタを含んでいる。
本発明の一側面の固体撮像装置において、光電変換部は、半導体基板上の絶縁膜中に形成された光電変換膜と、第１の光電変換膜の上面に形成された上部電極膜及び光電変換膜の下面に形成された下部電極膜とを含み、信号変換トランジスタは、半導体基板内に設けられた第１導電型の第１の半導体層と、第１の半導体層の上に形成されたゲート電極と、第１の半導体層におけるゲート電極の側方下に設けられた第２導電型の第１の拡散層とを含み、第１の下部電極膜とゲート電極とは、絶縁膜中に形成され、信号電荷をゲート電極へ導く配線を介して接続されていてもよい。
本発明の一側面の固体撮像装置において、一端が、光電変換部及びゲート電極に接続されたＭＯＳキャパシタをさらに備えていてもよい。
本発明の一側面の固体撮像装置において、ＭＯＳキャパシタは、半導体基板内の第２導電型の第２の半導体層内に設けられた第２導電型の第２の拡散層と、第２の半導体層上に、ゲート電極から延長して形成された容量電極とを含んでもよい。
本発明の一側面の固体撮像装置において、ソース領域が、信号変換トランジスタのドレイン領域に接続された行選択トランジスタと、ソース領域が、信号変換トランジスタのドレイン領域に接続されたリセットトランジスタとをさらに備えていてもよい。
本発明の一側面の固体撮像装置において、信号変換トランジスタの面積は、行選択トランジスタの面積及びリセットトランジスタの面積のいずれの面積よりも大きくてもよい。
本発明の一側面の固体撮像装置において、第１導電型がＮ型であり、第２導電型がＰ型であってもよい。
本発明の一側面の固体撮像装置において、複数の光電変換部を含む受光部がアレイ状に複数配置されており、複数の受光部の各々に含まれる複数の光電変換部は、分光感度特性のピーク位置が赤色に存在する光を検出する第１の光電変換部と、分光感度特性のピーク位置が緑色に存在する光を検出する第２の光電変換部と、分光感度特性のピーク位置が青色に存在する光を検出する第３の光電変換部とを含んでいてもよい。
本発明の一側面の固体撮像装置において、信号読み出し回路は、受光部の下部に、複数の光電変換部の各々に対応して複数設けられていてもよい。
本発明の一側面の固体撮像装置において、信号読み出し回路から出力される画素信号をアナログ信号からデジタル信号に変換して出力するアナログ／デジタル変換部をさらに備えていてもよい。
また、本発明の一側面の固体撮像装置の駆動方法としては、例えば、信号変換トランジスタのソース電位の切り替えにより信号読み出しを制御し、光電変換膜にて発生した電荷によって変化した信号変換トランジスタのゲート電位に応じた信号変換トランジスタのドレイン電位を画素信号として、各画素回路により各画素の位置に対応する信号を出力する。
また、信号読出回路の読み出し動作としては、例えば、信号変換トランジスタのドレイン領域をＣＭＯＳセンサのフローティングディフュージョンと見なした場合の画素読み出し動作と同じ動作により読み出しを行う。
また、画素信号のリセット動作は、例えば、信号変換トランジスタのゲート電極と接続したＭＯＳキャパシタに高電界をかけ、ゲート電極からトンネル電流にて電荷を拡散層へ抜くことにより、信号変換トランジスタのゲート電極の電位をリセットする。また、信号変換トランジスタのドレイン領域はリセットトランジスタをＯＮにすることにより、信号変換トランジスタのドレイン電位を電源電位にすることでリセットする。
以上のように、本発明の一側面に係る固体撮像装置によると、信号変換トランジスタのゲート電極に、光電変換で発生した電荷を蓄積する電荷蓄積部を設けた構造を採用している。このため、電荷蓄積部としてシリコン基板が用いられないので、界面準位や汚染などによって発生する暗電流の影響を受けることなく電荷を蓄積することができる結果、ノイズの少ない画素信号を得ることができる。
以下、本発明の一実施形態について図面を参照しながら説明する。なお、以下では、図面及び詳細な説明をもって本発明の技術的思想を明確に説明するものであり、当該技術分野におけるいずれの当業者であれば、本発明の好ましい実施例を理解した後に、本発明が開示する技術により、変更及び付加を加えることが可能であり、これは本発明の技術的思想及び範囲を逸脱するものではない。
図１は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置の平面構造を示している。
図１に示す本実施形態の固体撮像装置は、図示しない半導体基板上に形成され、例えばアレイ状に配置された複数の受光部１０１と、行選択操作回路１０２と、画像信号処理部１０３とを備えている。また、半導体基板上には、複数の受光部（画素部）１０１の各々の下側に、後述で詳説するが、ＭＯＳトランジスタ回路で構成された信号読出回路が形成されている。
各受光部１０１毎に設けられた信号読出回路には、行選択走査回路１０２から、行選択信号が行選択信号線１１１を介して与えられ、リセット信号が画素回路内リセット信号線１１２を介して与えられ、電源電圧が電源線１１３を介して与えられ、電荷蓄積部リセット信号が電荷蓄積部リセット信号線１１４を介して与えられ、読み出し信号が読み出し信号線１１５から与えられる。
各受光部１０１毎に設けられた信号読出回路は、行選択信号、リセット信号、電源電圧、電荷蓄積部リセット信号を取り込んで動作することにより、光電変換により得た画素信号を出力信号線１１０ｒ、１１０ｇ、及び１１０ｂへ出力する。画像信号処理部１０３は、出力信号線１１０ｒ、１１０ｇ、及び１１０ｂを介して取り込んで画素信号を信号処理して、出力信号１０４として出力する。ここで、画像信号処理部１０３は、取り込んだ画素信号をアナログ信号として出力する回路構成であってもよいし、また、画像信号をデジタル変換してデジタル信号として出力するアナログ／デジタル変換部となる回路構成であってもよい。
図２は、図１に示した複数の受光部１０１とその各々に対応して設けられた信号読み出し回路の構成を説明するために、その受光部１０１の１つと信号読み出し回路部分とを模式的に拡大して示している。
図２に示すように、受光部１０１には、１つの色画素に対して３個のＭＯＳトランジスタと１個のＭＯＳキャパシタが用いられ、ここでは、各受光部１０１にて赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）の３色を検出する構成を実現するため、合計９個のＭＯＳトランジスタと３個のＭＯＳキャパシタとが用いられている。すなわち、各々の受光部１０１には、赤色の入射光を検出するための信号変換トランジスタ１１６ｒ、行選択トランジスタ１１７ｒ、リセットトランジスタ１１８ｒ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒと、緑色の入射光を検出するための信号変換トランジスタ１１６ｇ、行選択トランジスタ１１７ｇ、リセットトランジスタ１１８ｇ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｇと、青色の入射光を検出するための信号変換トランジスタ１１６ｂ、行選択トランジスタ１１７ｂ、リセットトランジスタ１１８ｇ及び電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｂとが形成されている。
図３は、図１及び図２に示した複数の受光部１０１の各々における下部に設けられた信号読出回路の回路構成を示している。
図３に示すように、受光部１０１の下部に設けられた信号読出回路には、赤色、緑色、及び青色の各色それぞれに対応するように、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂと、３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂと、３つの行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂと、３つのリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂと、３つの電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂとが設けられている。
具体的には、光電変換部１２０ｒ、１２０ｇ、１２０ｂの一端は、接地されており、その他端は、電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂの一端と接続すると共に、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極に電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂを介して接続されている。電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｒ、１１９ｇ、１１９ｂの他端である拡散層は、電荷蓄積部リセット信号線１１４に接続されている。
信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのドレイン領域は、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂを介して、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのソース領域に接続されていると共に、リセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂのソース領域に接続されている。信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのソース領域は、読み出し信号線１１５に接続されている。
行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのゲート電極は、行選択信号線１１１に接続されており、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂのドレイン領域は、出力信号線１１０ｒ、１１０ｇ、１１０ｂに接続されている。また、リセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂのゲート電極は、画素回路内リセット信号線１１２に接続されており、行選択トランジスタ１１８ｒ、１１８ｇ、１１８ｂのドレイン領域は、電源線１１３に接続されている。
図４は、図２に示した本実施形態に係る受光部１０１におけるIV-IV線に対応する断面構成を示している。
図４に示すように、上述した３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂを含む信号読出回路１２５の上には、透明絶縁膜１２４中に３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが形成されている。
具体的には、ｎ型半導体基板１３０内にはＰウェル層１３１が形成されており、ｎ型半導体基板１３１の表面部には、検出する各色毎に素子形成領域が分離されるように、ＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）型構造の素子分離領域１５１が形成されている。ｎ型半導体基板１３０上には、その表面に形成されたゲート絶縁膜１３２を介してゲート電極１４３ｒ、１４３ｇ、１４３ｂが形成されており、Ｐウェル層２０におけるゲート電極１４３ｒ、１４３ｇ、１４３ｂの側方下にはＮ＋拡散層からなるソース領域１４１ｒ、１４１ｇ、１４１ｂ及びドレイン領域１４２ｒ、１４２ｇ、１４２ｂが形成されている。このように、信号読出回路１２５を構成する３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂが形成されている。また、読み出し信号線１１５が、ソース領域１４１ｒ、１４１ｇ、１４１ｂのそれぞれに接続して設けられており、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂが、ドレイン領域１４２ｒ、１４２ｇ、１４２ｂのそれぞれに接続して設けられている。このように、ドレイン領域１４２ｒ、１４２ｇ、１４２ｂは、画素回路内信号保持部配線１５０ｒ、１５０ｇ、１５０ｂを介して行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂに接続されている。
また、ｎ型半導体基板１３０上には、３つの信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂを覆うように、透明絶縁膜１２４が積層して設けられており、該透明絶縁膜１２４中には、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが設けられている。すなわち、ここでは、３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂが下からこの順に形成されており、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂと光電変換部１２０ｒとの間、光電変換部１２０ｒと光電変換部１２０ｇとの間、光電変換部１２０ｇと光電変換部１２０ｂとの間に、透明絶縁膜１２４が積層されている。
３つの光電変換部１２０ｒ、１２０ｇ、１２０ｂのそれぞれは、受光部１０１毎に区分けされて形成された画素電極膜１２１ｒ、１２１ｇ、１２１ｂと、該画素電極膜１２１ｒ、１２１ｇ、１２１ｂ上に形成された赤色検出用の光電変換膜１２３ｒ、１２３ｇ、１２３ｂ、緑色検出用の光電変換膜１２３ｇ、及び青色検出用の光電変換膜１２３ｂと、該光電変換膜１２３ｒ、１２３ｇ、１２３ｂ上に形成された共通電極膜１２２ｒ、１２２ｇ、１２２ｂとを備えている。ここで、光電変換膜１２３ｒ、１２３ｇ、１２３ｂは、受光部１０１毎に区分けして設ける必要はなく、各受光部１０１が集合する受光面の全面に対して１枚構成で設ければよい。また、共通電極膜１２２ｒ、１２２ｇ、１２２ｂもまた、受光部１０１毎に区分けして設ける必要はなく、各受光部１０１が集合する受光面の全面に対して１枚構成で設ければよい。
ここで、光電変換膜１２３ｒ、１２３ｇ、１２３ｂは、単層膜から構成されていても、多層膜から構成されていてもよく、シリコン若しくは化合物半導体などの無機材料、有機半導体、有機色素などを含む有機材料、ナノ粒子で構成した量子ドット堆積膜などの種々の材料が用いられる。また、画素電極膜１２１ｒ、１２１ｇ、１２１ｂ、共通電極膜１２２ｒ、１２２ｇ、１２２ｂは、均質な透明材料又は光吸収が少ない材料から構成されていることが好ましく、例えば酸化錫（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化インジウム（ＩｎＯ２）、又は酸化インジウム－錫（ＩＴＯ：Ｉｎｄｉｕｍ－Ｔｉｎ Ｏｘｉｄｅ）が用いられるが、これらに限定されるものではない。例えば、ｎ型半導体基板１３０に最も近い下層に位置する画素電極膜１２１ｒ及び共通電極膜１２２ｒのみを不透明な材料から構成されるようにすることもできる。
さらに、上記図３を用いて説明したように、柱状の電極である電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂが、透明絶縁膜１２４中に、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極１４３ｒ、１４３ｇ、１４３ｂと、光電変換部１２０ｒ、１２０ｇ、１２０ｂを構成する画素電極１２１ｒ、１２０ｇ、１２０ｂとを接続するように設けられている。本実施形態において、電荷蓄積は、ゲート電極１４３ｒ、１４３ｇ、１４３ｂにおける電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂに接続された領域で行われる。
また、ゲート絶縁膜１３２の上部の絶縁膜１２４中には、光遮蔽膜１３３が埋設されている。これにより、半導体基板１３０内における光電変換が抑制されている。なお、本実施形態は、光遮蔽膜１３３を設けない構成であってもかまわない。
図５は、図２に示した本実施形態に係る受光部１０１におけるV-V線に対応する断面構成を示している。
図５に示すように、信号読出回路１２５は、信号変換トランジスタ１１６ｂの隣りに形成された電荷蓄積部リセット用のＭＯＳキャパシタ１１９ｂを含んでいる。なお、図５は、信号読出回路１２５の構成として、青色画素を検出する部分の構成のみを示しているが、緑色画素及び赤色画素を検出する部分の構成も、この青色が画素を検出する部分の構成と同一構造であるから、ここでは、青色画素を検出する部分の構成のみを例に挙げて説明する。
具体的には、ｎ型半導体基板１３０内にはＮウェル層１６０が形成されており、該Ｎウェル層１６０内には、ＭＯＳキャパシタ容量を構成するＰ型層１６２ｂが形成されており、Ｐ型層１６２ｂ内には、電荷蓄積部リセット信号線１１４と接続されたＰ＋コンタクト層１６１ｂが形成されている。電荷蓄積部リセット用ＭＯＳキャパシタ１１９ｂは、Ｐ型層１６２ｂと信号変換トランジスタ１１６ｂのゲート電極１４３ｂが延長して形成された電極部分とによって構成されている。なお、図５に示すその他の構成部分は、図４を用いて説明した通りである。
図６は、本発明の一実施形態に係る光電変換膜積層型の固体撮像装置における駆動タイミングと電位変動図を示している。なお、赤色、緑色、及び青色のいずれについても、同一の動作により画素信号を生成するものである。したがって、ここでは、青色画素の場合を例に挙げて、行選択信号が入力される行選択信号線１１１、リセット信号が入力される画素回路内リセット信号線１１２、電源電圧が入力される電源線１１３、電荷蓄積部リセット信号が入力される電荷蓄積部リセット信号線１１４、読み出し信号が入力される読み出し信号線１１５、電荷蓄積部配線１４４ｂ、画素回路内信号保持部１５０ｂ、出力信号線１１０ｂにおける電位変動を示している。
図６に示すように、まず、画素信号処理部１０３へ出力信号が出力された後を最初の時間ｔ＝０としている。本実施形態では、光電変換により発生した電子による信号を扱うため、リセット時をＨｉｇｈとして、電子増加によるＨｉｇｈからの電位変動分を信号としている。時間ｔ＝０の時は、電荷蓄積部配線１４４ｂ、画素回路内信号保持部１５０ｂ、及び出力信号線１１０ｂは、前フレームでの信号が残っている状態である。
次に、時間ｔ＝１にて、電荷蓄積部リセット信号線１１４を十分に低いＬｏｗ電圧にすることにより、電荷蓄積部リセット用ＭＯＳキャパシタ１１９ｂに高電界をかける。これにより、ゲート電極１４３ｂとＰ型層１６２ｂとの間にトンネル電流を発生させ、電荷蓄積部配線１４４ｂに存在する電子をゲート電極１４３ｂからＰ型層１６２へ移動させる。その結果、電荷蓄積部配線１４４ｂの電位がＨｉｇｈとなってリセットされる。
次に、リセットが終了したｔ＝２にて、電荷蓄積部リセット信号線１１４をＨｉｇｈに戻すことにより、上記トンネル電流を止める。
電荷蓄積部配線１４４ｂのリセット後からの時間を電荷蓄積時間とし、この時間は、他の駆動タイミングのパルス間隔に対して十分長い期間とする。
電荷蓄積時間が経過して、読み出し動作を開始する時間ｔ＝１０１では、光電変換膜１２３ｂにおいて発生した電子が電荷蓄積部配線１４４ｂに蓄積されており、光信号量に応じて電位がＨｉｇｈから低下している。この電位変化量が信号となる。この時間ｔ＝１０１にて、画素回路部リセット信号線１１２をＨｉｇｈにすることにより、画素回路内信号保持部１５０ｂを電源線１１３の電位と同電位にしてＨｉｇｈにリセットする。
次に、時間ｔ＝１０２にて、行選択信号線１１１をＨｉｇｈにすることにより、出力信号線１１０ｂも電源線１１３と同電位のＨｉｇｈとなり、リセットされる。
次に、時間ｔ＝１０３にて、画素回路部リセット信号線１１２をＬｏｗにすることにより、画素回路内信号保持部１５０ｂと電源線１１３との接続を切断する。なお、ここでは、時間ｔ＝１０２にて、行選択信号線１１１をＨｉｇｈにした後に、時間ｔ＝１０３にて、画素回路部リセット信号線１１２をＬｏｗにする動作について説明したが、これに限定されるものではなく、時間ｔ＝１０２にて、画素回路部リセット信号線１１２をＬｏｗにした後に、時間ｔ＝１０３にて、行選択信号線１１１をＨｉｇｈにする動作でもかまわない。
次に、時間ｔ＝１０４にて、読み出し信号線１１５をＬｏｗにすることにより、画素回路内信号保持部１５０ｂに対して電位差を設けて、画素回路内信号保持部１５０ｂへ電子を注入して電位を変動させる。電荷蓄積部配線１４４ｂは、光信号量に応じて電位が決定されるため、画素回路内信号保持部１５０ｂの電位変動量は、光信号量に応じた電位となる。このとき、行選択信号線１１１はＨｉｇｈであるため、画素回路内信号保持部１５０ｂの電位は、行選択トランジスタ１１７ｂを介して、出力信号線１１０ｂへ伝わり、画素信号処理部１０３へ画素信号として送られる。
以上のように、本発明の一側面に係る固体撮像装置によると、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂのゲート電極１４３ｒ、１４３ｇ、１４３ｂに、電荷蓄積部配線１４４ｒ、１４４ｇ、１４４ｂを介して、光電変換で発生した電荷を蓄積する電荷蓄積部を設けた構造を有している。このため、従来例のように電荷蓄積部としてシリコン基板が用いられないので、界面準位や汚染などによって発生する暗電流の影響を受けることなく電荷を蓄積することができる結果、ノイズの少ない画素信号を得ることができる。
また、各受光部１０１毎に設けられた画素電極膜１２１ｒ、１２１ｇ、１２１ｂは、入射光方向に整列して設けられている。すなわち、本実施形態に係る光電変換膜積層型の固体撮像装置１００は、１つの受光部１０１で赤色、緑色、及び青色の３色を検出する構成である。このため、従来例のように１つの受光部に１つの色画素しか形成することができない半導体基板光電変換型の表面照射型センサ又は裏面照射型センサと比べて、最低でも３倍の感度を実現することができ、緑色の感度が大きいベイヤ配列においても、２倍の緑色の感度を実現することができる。言い換えると、同一感度を得るためのセルサイズは、それぞれ１／３、１／２に低減することができる。
また、本実施形態に係る固体撮像装置では、一つの色毎に３個のＭＯＳトランジスタと１つのＭＯＳキャパシタが必要であるため、赤色、緑色、及び青色の３つの色の場合、１つの受光部１０１毎に合計１２個の素子が必要である。したがって、３２ｎｍＣＭＯＳ製造技術を使用した場合、素子分離を含めて素子一つ当たりが約１５０ｎｍ×１５０ｎｍの面積であると考えると、１２個のトランジスタでは０．２７μｍ２の面積で足りる。このため、受光部１０１が面積０．５μｍ×０．５μｍのように一辺の長さが緑の波長以下のセルにおいても、３２ｎｍＣＭＯＳ製造技術を用いることにより、本実施形態に係る固体撮像装置が実現される。
また、本実施形態において、図３に示すように、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂの面積が、行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂの面積及びリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂの面積のいずれの面積よりも大きくなうように構成してもよい。信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂは、信号変換を行う最初のトランジスタであるため、トランジスタ特性のばらつきがノイズになることから、信号変換トランジスタ１１６ｒ、１１６ｇ、１１６ｂの面積を行選択トランジスタ１１７ｒ、１１７ｇ、１１７ｂの面積及びリセットトランジスタ１１８ｒ、１１８ｇ、１１８ｂの面積よりも大きくすることにより、閾値電圧Ｖｔのばらつきを抑制して、ノイズを低減することができる。
なお、以上の実施形態では、３つの光電変換膜１２３ｒ、１２３ｇ、１２３ｂが設けられ、入射光を赤色、緑色、及び青色の３原色に分けて検出する構成について説明したが、これに限定されるものではない。例えば、赤色、緑色、及び青色の他に、緑色と青色の中間色を検出する４番目の光電変換膜を設け、入射光を４色に分けて検出する構成とすることもできる。このようにすると、色分解が細かくなるため、色の再現性が向上する。この場合、４色の各色毎に３個のＭＯＳトランジスタ及び１個のＭＯＳキャパシタが必要であるため、４色合計としてＭＯＳトランジスタが合計１２個、ＭＯＳキャパシタが合計４個必要となる。このように色分解を細かくしていく構成であっても、従来のＣＭＯＳ型イメージセンサと異なり、半導体基板上に受光部を設ける必要がないため、多数のトランジスタを基板上に設けることができるので、問題はない。
また、以上の実施形態では、固体撮像装置の構造の上部から下部に向かって順に、入射光の波長が短い青色、緑色、赤色の各色検出用の光電変換膜１２３ｒ、１２３ｇ、１２３ｂを設けた構成について説明したが、これに限定されるものではない。
また、以上の実施形態では、各光電変換膜１２３ｒ、１２３ｇ、１２３ｂを挟むように共通電極膜１２２ｒ、１２２ｇ、１２２ｂと画素電極膜１２１ｒ、１２１ｇ、１２１ｂとを設けた構成について説明したが、これに限定されるものではない。例えば、共通電極膜１２２ｒ、１２２ｇ、１２２ｂは、光電変換膜１２３ｒ、１２３ｇ、１２３ｂの上側に設けなくてもよく、光電変換膜１２３ｒ、１２３ｇ、１２３ｂの下側に設ける構成であってもよい。
なお、以上の一実施形態に係る固体撮像装置において、各層及び各領域の導電型に関して、ｎ型とｐ型とを入れ替える構成を用いることもできる。
なお、以上の一実施形態に係る固体撮像装置に対して、通常のＣＭＯＳ型イメージセンサと同様な電子シャッタ機能を持たせることは当然に可能である。
本発明に係る光電変換膜積層型の固体撮像装置は、従来のＣＣＤ型又はＣＭＯＳ型のイメージセンサに代替する装置として有用である。さらに、一画素にて赤色、緑色、青色の３色の信号をカラーフィルタを用いることなく得ることができるという利点があるため、デジタルカメラなどに搭載することが有用である。
１００ 光電変換膜積層型の固体撮像装置
１０１ 受光部（画素）
１０２ 行選択走査回路
１０３ 画素信号処理部
１０４ 出力信号
１１０ｒ、１１０ｇ、１１０ｂ 出力信号線
１１１ 行選択信号線
１１２ 画素回路内リセット信号線
１１３ 電源線
１１４ 電荷蓄積部リセット配線
１１５ 読み出し信号線
１１６ｒ、１１６ｇ、１１６ｂ 信号変換トランジスタ
１１７ｒ、１１７ｇ、１１７ｂ 行選択トランジスタ
１１８ｒ、１１８ｇ、１１８ｂ リセットトランジスタ
１１９ｒ、１１９ｇ、１１９ｂ 電荷蓄積部リセットＭＯＳキャパシタ
１２０ｒ、１２０ｇ、１２０ｂ 光電変換部
１２１ｒ、１２１ｇ、１２１ｂ 画素電極膜
１２２ｒ、１２２ｇ、１２２ｂ 共通電極膜
１２３ｒ、１２３ｇ、１２３ｂ 光電変換膜
１２４ 透明絶縁膜
１２５ 信号読出回路
１３０ ｎ型半導体基板
１３１ Ｐウェル層
１３２ ゲート絶縁膜
１３３ 光遮蔽膜
１４１ｒ、１４１ｇ、１４１ｂ 信号変換トランジスタのソース領域
１４２ｒ、１４２ｇ、１４２ｂ 信号変換トランジスタのドレイン領域
１４３ｒ、１４３ｇ、１４３ｂ 信号変換トランジスタのゲート電極
１４４ｒ、１４４ｇ、１４４ｂ 電荷蓄積部配線
１５０ｒ、１５０ｇ、１５０ｂ 画素回路内信号保持部
１５１ 素子分離領域（ＳＴＩ）
１６０ Ｎウェル層
１６１ｂ Ｐ＋コンタクト層
１６２ｂ Ｐ型層
１０１ 受光部（画素）
１０２ 行選択走査回路
１０３ 画素信号処理部
１０４ 出力信号
１１０ｒ、１１０ｇ、１１０ｂ 出力信号線
１１１ 行選択信号線
１１２ 画素回路内リセット信号線
１１３ 電源線
１１４ 電荷蓄積部リセット配線
１１５ 読み出し信号線
１１６ｒ、１１６ｇ、１１６ｂ 信号変換トランジスタ
１１７ｒ、１１７ｇ、１１７ｂ 行選択トランジスタ
１１８ｒ、１１８ｇ、１１８ｂ リセットトランジスタ
１１９ｒ、１１９ｇ、１１９ｂ 電荷蓄積部リセットＭＯＳキャパシタ
１２０ｒ、１２０ｇ、１２０ｂ 光電変換部
１２１ｒ、１２１ｇ、１２１ｂ 画素電極膜
１２２ｒ、１２２ｇ、１２２ｂ 共通電極膜
１２３ｒ、１２３ｇ、１２３ｂ 光電変換膜
１２４ 透明絶縁膜
１２５ 信号読出回路
１３０ ｎ型半導体基板
１３１ Ｐウェル層
１３２ ゲート絶縁膜
１３３ 光遮蔽膜
１４１ｒ、１４１ｇ、１４１ｂ 信号変換トランジスタのソース領域
１４２ｒ、１４２ｇ、１４２ｂ 信号変換トランジスタのドレイン領域
１４３ｒ、１４３ｇ、１４３ｂ 信号変換トランジスタのゲート電極
１４４ｒ、１４４ｇ、１４４ｂ 電荷蓄積部配線
１５０ｒ、１５０ｇ、１５０ｂ 画素回路内信号保持部
１５１ 素子分離領域（ＳＴＩ）
１６０ Ｎウェル層
１６１ｂ Ｐ＋コンタクト層
１６２ｂ Ｐ型層
Claims (10)
- 半導体基板上に形成され、入射光を信号電荷に変換する光電変換部と、
前記信号電荷を読み出して画素信号として出力する信号読み出し回路とを備えており、
前記信号読み出し回路は、
ゲート電極が、前記光電変換部に接続された信号変換トランジスタを含んでいる、
ことを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
前記光電変換部は、
前記半導体基板上の絶縁膜中に形成された光電変換膜と、
前記第１の光電変換膜の上面に形成された上部電極膜及び前記光電変換膜の下面に形成された下部電極膜とを含み、
前記信号変換トランジスタは、
前記半導体基板内に設けられた第１導電型の第１の半導体層と、
前記第１の半導体層の上に形成された前記ゲート電極と、
前記第１の半導体層における前記ゲート電極の側方下に設けられた第２導電型の第１の拡散層とを含み、
前記第１の下部電極膜と前記ゲート電極とは、前記絶縁膜中に形成され、前記信号電荷を前記ゲート電極へ導く配線を介して接続されている、
ことを特徴とする固体撮像装置。 - 請求項１又は２に記載の固体撮像装置において、
一端が、前記光電変換部及び前記ゲート電極に接続されたＭＯＳキャパシタをさらに備えている、
ことを特徴とする固体撮像装置。 - 請求項３に記載の固体撮像装置において、
前記ＭＯＳキャパシタは、
前記半導体基板内の第２導電型の第２の半導体層内に設けられた第２導電型の第２の拡散層と、
前記第２の半導体層上に、前記ゲート電極から延長して形成された容量電極とを含む、
ことを特徴とする固体撮像装置。 - 請求項１～４のうちのいずれか１項に記載の固体撮像装置において、
ソース領域が、前記信号変換トランジスタのドレイン領域に接続された行選択トランジスタと、
ソース領域が、前記信号変換トランジスタのドレイン領域に接続されたリセットトランジスタとをさらに備えている、
ことを特徴とする固体撮像装置。 - 請求項５に記載の固体撮像装置において、
前記信号変換トランジスタの面積は、前記行選択トランジスタの面積及び前記リセットトランジスタの面積のいずれの面積よりも大きい、
ことを特徴とする固体撮像装置。 - 請求項１～６のうちのいずれか１項に記載の固体撮像装置において、
前記第１導電型がＮ型であり、前記第２導電型がＰ型である、
ことを特徴とする固体撮像装置。 - 請求項１～７のうちのいずれか１項に記載の固体撮像装置において、
複数の前記光電変換部を含む受光部がアレイ状に複数配置されており、
前記複数の受光部の各々に含まれる前記複数の光電変換部は、
分光感度特性のピーク位置が赤色に存在する光を検出する第１の光電変換部と、
分光感度特性のピーク位置が緑色に存在する光を検出する第２の光電変換部と、
分光感度特性のピーク位置が青色に存在する光を検出する第３の光電変換部とを含んでいる、
ことを特徴とする固体撮像装置。 - 請求項８に記載の固体撮像装置において、
前記信号読み出し回路は、前記受光部の下部に、前記複数の光電変換部の各々に対応して複数設けられている、
ことを特徴とする固体撮像装置。 - 請求項１～９のうちのいずれか１項に記載の固体撮像装置において、
前記信号読み出し回路から出力される前記画素信号をアナログ信号からデジタル信号に変換して出力するアナログ／デジタル変換部をさらに備えている、
ことを特徴とする固体撮像装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010113503A JP2011243704A (ja) | 2010-05-17 | 2010-05-17 | 固体撮像装置 |
| JP2010-113503 | 2010-05-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011145153A1 true WO2011145153A1 (ja) | 2011-11-24 |
Family
ID=44991280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2010/005969 WO2011145153A1 (ja) | 2010-05-17 | 2010-10-05 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2011243704A (ja) |
| WO (1) | WO2011145153A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300923A (zh) * | 2017-07-25 | 2019-02-01 | 松下知识产权经营株式会社 | 摄像装置 |
| WO2022102343A1 (ja) * | 2020-11-13 | 2022-05-19 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| WO2022102342A1 (ja) * | 2020-11-13 | 2022-05-19 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8569806B2 (en) * | 2011-09-02 | 2013-10-29 | Hoon Kim | Unit pixel of image sensor and photo detector thereof |
| JP6277954B2 (ja) * | 2012-03-30 | 2018-02-14 | 株式会社ニコン | 撮像ユニット、撮像装置および撮像制御プログラム |
| JP6179865B2 (ja) | 2012-06-26 | 2017-08-16 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置及びその製造方法 |
| KR102129147B1 (ko) | 2012-06-29 | 2020-07-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 |
| WO2015045828A1 (ja) | 2013-09-27 | 2015-04-02 | 富士フイルム株式会社 | 撮像装置及び撮像方法 |
| JP6157341B2 (ja) * | 2013-12-19 | 2017-07-05 | 野洲メディカルイメージングテクノロジー株式会社 | アクティブマトリクスアレイ基板、信号処理装置、受光装置及び表示装置 |
| US10158041B2 (en) | 2014-07-09 | 2018-12-18 | Hoon Kim | Unit pixel of image sensor and photo detector using the same |
| JP6389685B2 (ja) * | 2014-07-30 | 2018-09-12 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| JP6541313B2 (ja) | 2014-07-31 | 2019-07-10 | キヤノン株式会社 | 光電変換装置、及び撮像システム |
| US9735188B2 (en) | 2015-01-15 | 2017-08-15 | Hoon Kim | Image sensor with solar cell function |
| JP2017103420A (ja) * | 2015-12-04 | 2017-06-08 | 株式会社ニコン | 撮像素子 |
| DE112017006908T5 (de) * | 2017-01-24 | 2019-10-02 | Sony Semiconductor Solutions Corporation | Lichtempfangselement, verfahren zum produzieren eines lichtempfangselements, bildgebungselement und elektronische vorrichtung |
| JP2019165250A (ja) * | 2019-06-10 | 2019-09-26 | キヤノン株式会社 | 光電変換装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083946A (ja) * | 2000-09-07 | 2002-03-22 | Nippon Hoso Kyokai <Nhk> | イメージセンサ |
| JP2002305688A (ja) * | 2000-12-29 | 2002-10-18 | Eastman Kodak Co | 能動ピクセル画像センサ |
| JP2003249638A (ja) * | 2002-01-11 | 2003-09-05 | Hynix Semiconductor Inc | イメージセンサ |
| JP2007201009A (ja) * | 2006-01-24 | 2007-08-09 | Fujifilm Corp | 固体撮像素子 |
| JP2007329161A (ja) * | 2006-06-06 | 2007-12-20 | Fujifilm Corp | 光電変換膜積層型固体撮像素子 |
-
2010
- 2010-05-17 JP JP2010113503A patent/JP2011243704A/ja not_active Withdrawn
- 2010-10-05 WO PCT/JP2010/005969 patent/WO2011145153A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083946A (ja) * | 2000-09-07 | 2002-03-22 | Nippon Hoso Kyokai <Nhk> | イメージセンサ |
| JP2002305688A (ja) * | 2000-12-29 | 2002-10-18 | Eastman Kodak Co | 能動ピクセル画像センサ |
| JP2003249638A (ja) * | 2002-01-11 | 2003-09-05 | Hynix Semiconductor Inc | イメージセンサ |
| JP2007201009A (ja) * | 2006-01-24 | 2007-08-09 | Fujifilm Corp | 固体撮像素子 |
| JP2007329161A (ja) * | 2006-06-06 | 2007-12-20 | Fujifilm Corp | 光電変換膜積層型固体撮像素子 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300923A (zh) * | 2017-07-25 | 2019-02-01 | 松下知识产权经营株式会社 | 摄像装置 |
| EP3435417A3 (en) * | 2017-07-25 | 2019-02-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US10825846B2 (en) | 2017-07-25 | 2020-11-03 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| US11646328B2 (en) | 2017-07-25 | 2023-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| CN109300923B (zh) * | 2017-07-25 | 2023-11-17 | 松下知识产权经营株式会社 | 摄像装置 |
| WO2022102343A1 (ja) * | 2020-11-13 | 2022-05-19 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| WO2022102342A1 (ja) * | 2020-11-13 | 2022-05-19 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011243704A (ja) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011145153A1 (ja) | 固体撮像装置 | |
| US11282881B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| KR102076422B1 (ko) | 고체 촬상 소자와 그 제조 방법, 고체 촬상 장치 및 촬상 장치 | |
| KR102129147B1 (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 | |
| KR102327240B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 및 전자 기기 | |
| JP5564847B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| WO2013054663A1 (ja) | 固体撮像装置、撮像装置 | |
| JP2016127264A (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| JP6186205B2 (ja) | 撮像素子および撮像装置 | |
| JP7354315B2 (ja) | 固体撮像素子及び電子機器 | |
| JP2005268479A (ja) | 光電変換膜積層型固体撮像装置 | |
| JP2013012551A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| WO2016104177A1 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| JP4751576B2 (ja) | 光電変換膜積層型固体撮像装置 | |
| JP2005268476A (ja) | 光電変換膜積層型固体撮像装置 | |
| JP2012015133A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10851717 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 10851717 Country of ref document: EP Kind code of ref document: A1 |