JP6562250B2 - 撮像装置および撮像モジュール - Google Patents

撮像装置および撮像モジュール Download PDF

Info

Publication number
JP6562250B2
JP6562250B2 JP2015115746A JP2015115746A JP6562250B2 JP 6562250 B2 JP6562250 B2 JP 6562250B2 JP 2015115746 A JP2015115746 A JP 2015115746A JP 2015115746 A JP2015115746 A JP 2015115746A JP 6562250 B2 JP6562250 B2 JP 6562250B2
Authority
JP
Japan
Prior art keywords
electrode
pixel cell
imaging device
pixel
sensitivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015115746A
Other languages
English (en)
Other versions
JP2017005051A5 (ja
JP2017005051A (ja
Inventor
康夫 三宅
康夫 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015115746A priority Critical patent/JP6562250B2/ja
Priority to CN201610023434.2A priority patent/CN106254726B/zh
Priority to US15/166,134 priority patent/US10199408B2/en
Publication of JP2017005051A publication Critical patent/JP2017005051A/ja
Publication of JP2017005051A5 publication Critical patent/JP2017005051A5/ja
Application granted granted Critical
Publication of JP6562250B2 publication Critical patent/JP6562250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像装置および撮像モジュールに関する。
近年、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサおよびＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）イメージセンサなどの撮像装置において、撮像領域内に高感度画素セルと低感度画素セルとを配置することによってダイナミックレンジを拡大する技術が提案されている。例えば特許文献１が、ダイナミックレンジを拡大できる撮像装置を開示している。その撮像装置では高感度画素セルには面積が大きいフォトダイオードが配置され、低感度画素セルには面積が小さいフォトダイオードが配置されている。
特許第４０１８８２０号
しかしながら、低感度画素セル内で発生した電荷が飽和してしまう程照度が高い場合、感度を動的に下げて飽和を抑制することが難しく、ダイナミックレンジは低下してしまう。本願の限定的ではないある例示的な一実施形態は、広ダイナミックレンジ撮影が可能な撮像装置を提供する。
上記課題を解決するために、本開示の一態様に係る撮像装置は、複数の画素セルが配置された撮像装置であって、複数の画素セルは、複数の第１画素セルおよび複数の第２画素セルを有し、複数の第１画素セルの各々は、第１電極と、第１電極の周囲に連続的又は非連続的に設けられた第２電極と、第１電極および第２電極に接する第１光電変換膜と、第１光電変換膜における第１電極および第２電極に接する面と反対側の面に設けられた第１対向電極と、を含み、複数の第２画素セルの各々は、第３電極と、第３電極の周囲に連続的又は非連続的に設けられた第４電極と、第３電極および第４電極に接する第２光電変換膜と、第２光電変換膜における第３電極および第４電極に接する面と反対側の面に設けられた第２対向電極と、を含み、第２電極と第４電極とは電気的に分離されている。
本開示の一態様によれば、高照度時における低感度画素セルの飽和を抑制し、広ダイナミックレンジ撮影が可能な撮像装置が提供される。
図１は、例示的な第１の実施形態に係る撮像装置１の構成を示す模式図である。 図２Ａは、第１画素セル１００の第１電極１０２および第２電極１０３のレイアウト例を示す模式図である。 図２Ｂは、第２画素セル１０１の第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図２Ｃは、第１画素セル１００のデバイス構造の模式断面図である。 図２Ｄは、第２画素セル１０１のデバイス構造の模式断面図である。 図３Ａは、第１画素セル１００の第１電極１０２および第２電極１０３の他のレイアウト例を示す模式図である。 図３Ｂは、第２画素セル１０１の第３電極１０６および第４電極１０７の他のレイアウト例を示す模式図である。 図３Ｃは、第１電極１０２および第３電極１０６を連続的に囲んだ場合の実効感度領域１２０および１２１と、隣接する画素セルからの漏れ込み電荷１６０との様子を示す図である。 図４は、第１画素セル１００の第２電極１０３および第２画素セル１０１の第４電極１０７の電気的な接続関係を示す模式図である。 図５は、第２電極１０３および第４電極１０７に印加される電圧と感度出力との関係を模式的に示すグラフである。 図６Ａは、第１画素セル１００における、矩形以外の形状を有する第１電極１０２および第２電極１０３のレイアウト例を示す模式図である。 図６Ｂは、第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図６Ｃは、第１画素セル１００のデバイス構造の模式断面図である。 図６Ｄは、第２画素セル１０１のデバイス構造の模式的な断面図である。 図７は、図６Ａから図６Ｄに示す形状を有する第１画素セル１００および第２画素セル１０１を撮像領域２００に配置するレイアウト例を示す模式図である。 図８Ａは、第１画素セル１００における、第１電極１０２および第２電極１０３のレイアウト例を示す模式図である。 図８Ｂは、第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図８Ｃは、第１画素セル１００のデバイス構造の模式断面図である。 図８Ｄは、第２画素セル１０１のデバイス構造の模式断面図である。 図９は、図８Ａに示す第１画素セル１００および図８Ｂに示す第２画素セル１０１のレイアウト例を示す模式図である。 図１０Ａは、第１カラーフィルタ１７０を含む第１画素セル１００における、第１電極１０２および第２電極１０３のレイアウト例を示す模式図である。 図１０Ｂは、第２カラーフィルタ１７１を含む第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図１０Ｃは、第１カラーフィルタ１７０を含む第１画素セル１００のデバイス構造の模式断面図である。 図１０Ｄは、第２カラーフィルタ１７１を含む第２画素セル１０１のデバイス構造の模式断面図である。 図１１Ａは、画素電極が左側に設けられた第２画素セル（低感度画素）１０１における第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図１１Ｂは、画素電極が右側に設けられた第２画素セル１０１における第３電極１０６および第４電極１０７のレイアウト例を示す模式図である。 図１１Ｃは、画素電極が左側に設けられた第２画素セル１０１のデバイス構造の模式断面図である。 図１１Ｄは、画素電極が右側に設けられた第２画素セル１０１のデバイス構造の模式断面図である。 図１２は位相検出時の印加電圧の切換タイミングを示す図である。 図１３は、第１画素セル１００の第２電極１０３および第２画素セル１０１の第４電極１０７と電圧印加回路１３０との電気的な接続関係を示す模式図である。 図１４は、第１画素セル１００および第２画素セル１０１のそれぞれの模式断面図である。 図１５は、照度レベルに応じて印加電圧Ｖ１およびＶ２のそれぞれを切替えるタイミングを示す図である。 図１６は、隣接する第１画素セル１００および第２画素セル１０１の模式断面図である。 図１７は、隣接する第１画素セル１００および第２画素セル１０１の模式断面図である。 図１８は、隣接する第１画素セル１００および第２画素セル１０１の模式断面図である。 図１９は、撮像モジュール４のブロック構成を模式的に示すブロック図である。
本開示は、下記の項目に記載の撮像装置および撮像モジュールを含んでいる。
〔項目１〕
複数の画素セルが配置された撮像装置であって、
複数の画素セルは、複数の第１画素セルおよび複数の第２画素セルを有し、
複数の第１画素セルの各々は、
第１電極と、
第１電極の周囲に連続的又は非連続的に設けられた第２電極と、
第１電極および第２電極に接する第１光電変換膜と、
第１光電変換膜における第１電極および第２電極に接する面と反対側の面に設けられた第１対向電極と、
を含み、
複数の第２画素セルの各々は、
第３電極と、
第３電極の周囲に連続的又は非連続的に設けられた第４電極と、
第３電極および第４電極に接する第２光電変換膜と、
第２光電変換膜における第３電極および第４電極に接する面と反対側の面に設けられた第２対向電極と、
を含み、
第２電極と第４電極とは電気的に分離されている、撮像装置。
項目１に記載の撮像装置によると、第２電極と第４電極とに個別の電圧を印加することができ、また、第２電極と第４電極とが電気的に接続されている場合に比べ、第２電極および第４電極のそれぞれの容量が低下するので、第２電極および第４電極のそれぞれに印加する電圧を高速に変化させることができる。
〔項目２〕
第１電極の面積は、第３電極の面積よりも大きい、項目１に記載の撮像装置。
項目２に記載の撮像装置によると、複数の第１画素セルは高感度画素セルとして機能し、複数の第２画素セルは低感度画素セルとして機能する。複数の第１画素セルの感度は、複数の第２画素セルの感度よりも大きくなるので、ダイナミックレンジを拡大することができる。
〔項目３〕
複数の第１画素セルの各々における第１電極と第２電極との間の間隔は、複数の第２画素セルの各々における第３電極と第４電極との間の間隔よりも大きい、項目１に記載の撮像装置。
項目３に記載の撮像装置によると、複数の第１画素セルは高感度画素セルとして機能し、複数の第２画素セルは低感度画素セルとして機能する。複数の第１画素セルにおける、第２電極による感度の低下を抑制でき、且つ、複数の第２画素セルにおける、第４電極による感度の低下を増大させることができるので、ダイナミックレンジを拡大することができる。
〔項目４〕
第２電極および第４電極のそれぞれに個別の電圧を印加する電圧印加回路をさらに有する、項目１から３のいずれかに記載の撮像装置。
項目４に記載の撮像装置によると、電圧印加回路を外部に接続する必要がなくなるので、撮像装置などから構成される撮像モジュールを小型化できる。
〔項目５〕
電圧印加回路は、第２電極および第４電極の一方に印加する電圧よりも低い電圧を他方に印加する、項目４に記載の撮像装置。
項目５に記載の撮像装置によると、複数の第１画素セルにおける、第２電極による感度の低下を抑制でき、且つ、複数の第２画素セルにおける、第４電極による感度の低下を増大させることができるので、ダイナミックレンジを拡大することができる。
〔項目６〕
第１電極、第２電極、第３電極および第４電極は同一平面内にある、項目１から５のいずれかに記載の撮像装置。
項目６に記載の撮像装置によると、各電極を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
〔項目７〕
第１光電変換膜と第２光電変換膜とは、一体的に形成されている、項目１から６のいずれかに記載の撮像装置。
項目７に記載の撮像装置によると、電光電変換膜を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
〔項目８〕
第１対向電極と第２対向電極とは、一体的に形成されている、項目１から７のいずれかに記載の撮像装置。
項目８に記載の撮像装置によると、対向電極を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
〔項目９〕
第２電極は第１電極を連続的に囲み、第４電極は第３電極を連続的に囲んでいる、項目１から８のいずれかに記載の撮像装置。
項目９に記載の撮像装置によると、第２電極および第４電極による感度の可変範囲を広くすることができるので、ダイナミックレンジを拡大することができる。また、第１電極と第３電極の間の電気的カップリング作用を抑えることができる。隣接画素からの漏れ込み電荷を低減できるので、混色および解像度劣化を効果的に抑制できる。
〔項目１０〕
第２電極は第１電極とは異なる機能を有し、第４電極は第３電極とは異なる機能を有している、項目１から９のいずれかに記載の撮像装置。
〔項目１１〕
複数の第１画素セルは高感度画素セルであり、複数の第２画素セルは低感度画素セルである、項目１に記載の撮像装置。
〔項目１２〕
項目１から１１のいずれかに記載の撮像装置と、
撮像装置からの画像信号を処理して、画像データを生成するカメラ信号処理部と、
を備える、撮像モジュール。
項目１２に記載の撮像装置によると、低感度画素の飽和を抑制することで広ダイナミックレンジ撮影が可能な撮像モジュールを提供できる。
上述した本開示の一態様によれば、第２電極と第４電極とは電気的に分離されているので、第２電極と第４電極とに個別の電圧を印加することができる。例えば、第２電極および第４電極を画素セル毎に制御することができるし、複数の第１画素セルおよび第２画素セルをグループ化して、グループ単位で各画素セルを制御することもできる。
以下、図面を参照しながら、本開示による実施形態を説明する。なお、本開示は、以下の実施形態に限定されない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、一の実施形態と他の実施形態とを組み合わせることも可能である。以下の説明において、同一または類似する構成要素については同一の参照符号を付している。また、重複する説明は省略する場合がある。
（第１の実施形態）
図１から図１２を参照しながら、第１の実施形態に係る撮像装置１の構造および機能を説明する。
（撮像装置１の構造）
図１は、本実施形態による撮像装置１の構成を模式的に示す。撮像装置１は典型的には、撮像領域２００内に行列状に配置された複数の第１画素セル１００および複数の第２画素セル１０１と、行走査回路２０１と、制御部２０２と、信号処理回路２０３と、出力回路２０４とを備えている。以下、複数の第１画素セル１００および複数の第２画素セル１０１（つまり、撮像領域２００内の全画素セル）を「複数の画素セル」と称する場合がある。
図示するように、例えば複数の第１画素セル１００は偶数列毎に配置され、複数の第２画素セル１０１は奇数列毎に配置される。また、本実施形態においては、複数の第１画素セル１００は高感度画素セルとして機能し、複数の第２画素セル１０１は低感度画素セルとして機能する。なお、複数の画素セルは、１次元に配列されていてもよい。その場合、撮像装置１は、ラインセンサであり得る。
行走査回路２０１は、垂直走査回路とも呼ばれる。行走査回路２０１は、各種の制御線を介して複数の第１画素セル１００および複数の第２画素セル１０１に接続されている。行走査回路２０１は、各行に配置された複数の画素セルを行単位で選択し、信号電圧の読み出しおよび画素セル内の画素セル電極の電位のリセットを行う。制御部２０２は撮像装置１全体を制御する。
信号処理回路２０３は、各画素セルから読み出された画素セル信号の信号処理を行う。具体的に説明すると、信号処理回路２０３は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。
出力回路２０４は、信号処理回路２０３により処理された信号を撮像装置１の外部に出力する。
（各画素セルのデバイス構造）
図２Ａは、第１画素セル１００の第１電極１０２および第２電極１０３のレイアウト例を模式的に示し、図２Ｂは、第２画素セル１０１の第３電極１０６および第４電極１０７のレイアウト例を模式的に示している。また、図２Ｃは、第１画素セル１００のデバイス構造の模式的な断面図であり、図２Ｄは、第２画素セル１０１のデバイス構造の模式的な断面図である。
上述したように、第１画素セル１００は高感度画素セルである。第１画素セル１００は、半導体基板（不図示）と、読み出し回路２１１と、第１光電変換部１１５とを含んでいる。半導体基板は、例えば、ｐ型シリコン基板である。読み出し回路２１１は、第１電極１０２によって捕捉された信号電荷を検出し、その信号電荷に応じた信号電圧を出力する。読み出し回路２１１は、典型的には増幅トランジスタ、リセットトランジスタ、およびアドレストランジスタなどを含み、半導体基板３１に形成されている。
半導体基板の表面には層間絶縁層２１０が積層されている。層間絶縁層２１０中には、読み出し回路２１１と第１電極１０２とを電気的に接続するコンタクトプラグ１１６および各種配線などが埋設されている。
第１光電変換部１１５は、層間絶縁層２１０上に設けられている。第１光電変換部１１５は、第１電極１０２と、第２電極１０３と、第１対向電極１０５と、第１光電変換膜１０４とを含む。第１光電変換膜１０４は、層間絶縁層２１０上に設けられた、第１電極１０２および第２電極１０３に接している。第１光電変換膜１０４において、第１電極１０２および第２電極１０３に接する面と反対側の面に第１対向電極１０５が設けられている。第１光電変換膜１０４は、第１対向電極１０５と第１電極１０２および第２電極１０３とによって挟まれている。
第１対向電極１０５は、例えば、ＩＴＯ等の導電性透明材料によって形成される。第１電極１０２および第２電極１０３は、アルミニウム、銅等の金属や不純物がドープされ導電性が付与されたポリシリコン等によって形成される。図示されていないが、第１画素セル１００は、第１対向電極１０５上に光を集光するマイクロレンズを有していてもよい。
図２Ａに示されるように、第１電極１０２は矩形形状を有し、第２電極１０３は、第１電極１０２を囲むリング状の矩形形状を有している。このように本実施形態では、第１電極１０２を囲むように第２電極１０３が連続的に形成されている。また、第１電極１０２と第２電極１０３とは、間隙を介して所定の距離だけ離れている。
図２Ｂおよび図２Ｄに示される第２画素セル１０１は低感度画素セルである。第２画素セル１０１は、第１画素セル１００と実質的に同一の構造を有している。具体的に説明すると、第２画素セル１０１は、半導体基板（不図示）と、読み出し回路２１１と、第２光電変換部１１７とを含んでいる。
半導体基板の表面には層間絶縁層２１０が積層されている。層間絶縁層２１０中には、読み出し回路２１１と第３電極１０６とを電気的に接続するコンタクトプラグ１１６および各種配線などが埋設されている。
第２光電変換部１１７は、層間絶縁層２１０上に設けられている。第２光電変換部１１７は、第３電極１０６と、第４電極１０７と、第２対向電極１０９と、第２光電変換膜１０８とを含む。第２光電変換膜１０８は、層間絶縁層２１０上に設けられた、第３電極１０６および第４電極１０７に接している。第２光電変換膜１０８において、第３電極１０６および第４電極１０７に接する面と反対側の面に第２対向電極１０９が設けられている。第２光電変換膜１０８は、第２対向電極１０９と第３電極１０６および第４電極１０７とによって挟まれている。図示されていないが、第２画素セル１０１は、第１画素セル１００と同様に、第２対向電極１０９上に光を集光するマイクロレンズを有していてもよい。
図２Ｂに示されるように、第３電極１０６は矩形形状を有し、第４電極１０７は、第３電極１０６を囲むリング状の矩形形状を有している。このように本実施形態では、第３電極１０６を囲むように第４電極１０７が連続的に形成されている。また、第３電極１０６と第４電極１０７とは、間隙を介して所定の距離だけ離れている。なお、本開示の第３電極１０６の形状は矩形に限られず、例えば円形または多角形であってもよい。
図３Ａは、第１画素セル１００の第１電極１０２および第２電極１０３の他のレイアウト例を模式的に示し、図３Ｂは、第２画素セル１０１の第３電極１０６および第４電極１０７の他のレイアウト例を模式的に示している。本開示においては、図示するように、第２電極１０３および第４電極１０７のそれぞれは、第１電極１０２および第３電極１０６の周囲のそれぞれに非連続的に形成されていても構わない。ただし、分割されたそれぞれの電極は、後述する第２電極用配線１１０または第４電極用配線１１１に電気的に接続される。
図４は、第１画素セル１００の第２電極１０３および第２画素セル１０１の第４電極１０７の電気的な接続関係を模式的に示している。撮像領域２００において、第２電極１０３と第４電極１０７とは電気的に分離されている。複数の第１画素セル１００における複数の第２電極１０３は、第２電極用配線１１０によって互いに電気的に接続されている。また、複数の第２画素セル１０１における複数の第４電極１０７は、第４電極用配線１１１によって互いに電気的に接続されている。第２電極１０３および第４電極１０７は、シールド電極として振る舞う。
第２電極１０３および第４電極１０７は、シールド電極として機能する。第２電極１０３と第４電極１０７とを電気的に分離することで、第２電極１０３と第４電極１０７とに個別の電圧を印加することができ、また、第２電極１０３と第４電極１０７が電気的に接続されている場合に比べ、第２電極１０３および第４電極１０７のそれぞれの容量が低下するので、第２電極１０３および第４電極１０７のそれぞれに印加する電圧（すなわち、シールド電圧）を高速に変化させることができる。その結果、複数の第１画素セル１００および複数の第２画素セル１０１の感度をそれぞれ独立に高速で変調できる。
ここで、感度の変調についての原理を詳細に説明する。なお、本実施形態において、撮像装置１は、第１光電変換膜１０４および第２光電変換膜１０８における光電変換によって生成した正孔電子対のうち、正孔を信号電荷として検出する。当然に、電子を信号電荷として検出できることは言うまでもない。
第１画素セル（高感度画素セル）１００の感度は、第１電極１０２と第１対向電極１０５との間の電位差によって生じる電界、および第２電極１０３と第１対向電極１０５との間の電位差によって生じる電界によって変調される。例えば、第２電極１０３と第１対向電極１０５との間に電位差がない場合、第２電極１０３近傍の第１光電変換膜１０４において発生した電荷（正孔）は第２電極１０３には捕獲されず、第１電極１０２に流れ込む。その結果、それらの電荷は、第１電極１０２に接続された読み出し回路２１１により読み出され、第１画素セル１００の感度に寄与する。換言すると、これは、第１画素セル１００の実効感度領域の面積が広がることを意味している。ここで、実効感度領域は、画素セルの感度を決定する要因の１つである光電変換膜の実質的な受光領域を指す。
これに対して、第２電極１０３と第１対向電極１０５との間に電位差がある場合、第２電極１０３近傍の第１光電変換膜１０４において発生した電荷は第２電極１０３に捕獲される方向に移動し、第１電極１０２には流れ込みにくくなる。その結果、それらの電荷は、第１画素セル１００の感度には寄与しない。換言すると、これは、第２画素セル１０１の実効感度領域の面積が狭まることを意味している。
第１画素セル（高感度画素セル）１００と同様に、第２画素セル（低感度画素セル）１０１の感度は第３電極１０６と第２対向電極１０９との間の電位差によって生じる電界、および第４電極１０７と第２対向電極１０９との間の電位差によって生じる電界によって変調される。このように、第１画素セル１００の感度は第２電極１０３に印加される電圧によって変調され、第２画素セル１０１の感度は第４電極１０７に印加される電圧によって変調される。
ここで、図３Ｃを参照しながら、第１電極１０２を囲むように第２電極１０３を連続的に形成し、第３電極１０６を囲むように第４電極１０７を連続的に形成する利点を、実効感度領域に言及しつつ説明する。
図３Ｃは、第１電極１０２および第３電極１０６を連続的に囲んだ場合の実効感度領域１２０および１２１と、隣接する画素セルからの漏れ込み電荷１６０との様子を示している。
第１電極１０２の周囲を囲むように第２電極１０３を連続的に形成し、第３電極１０６の周囲を囲むように第４電極１０７を連続的に形成することにより、漏れ込み電荷１６０は第２電極１０３および第４電極１０７によって捕獲される。その結果、漏れ込み電荷１６０は実効感度領域１２０に流れ込まないので、混色および解像度劣化を効果的に抑制できる。
このように、混色および解像度劣化を抑制する観点からは、第１電極１０２および第３電極１０６のそれぞれを連続的に囲むように第２電極１０３および第４電極１０７をそれぞれ形成することが望ましいと言える。
図５は、第２電極１０３および第４電極１０７に印加される電圧と感度出力との関係を模式的に示す。感度出力は実効感度領域の面積に相当する。検出電荷が正孔の場合、第２電極１０３および第４電極１０７に印加する電圧を変化させると、感度出力も変化し、電圧を大きくすると感度出力は増大する。例えば第２電極１０３に相対的に高い電圧を印加すると第１画素セル１００の感度は向上し、また、第４電極１０３に相対的に低い電圧を印加すると、第２画素セル１０１の感度は低下する。
このような感度の変調についてのより詳細な説明は、本出願人による未公開の特許出願である特願２０１４−２１６２０９号に記載されている。その開示内容の全てを参考のために本願明細書に援用する。
本実施形態によると、第２電極１０３と第４電極１０７とは電気的に分離しているので、それぞれの電極に個別の電圧を印加することが可能となる。その結果、第１画素セル（高感度画素セル）１００の感度と第２画素セル（低感度画素セル）１０１の感度とをそれぞれ独立に変調することができる。それぞれの感度を最適化することでダイナミックレンジを拡大することができる。
以下、本実施形態の変形例を説明する。
図６Ａは、第１画素セル１００における、矩形以外の形状を有する第１電極１０２および第２電極１０３のレイアウト例を模式的に示し、図６Ｂは、第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を模式的に示している。また、図６Ｃは、第１画素セル１００のデバイス構造の模式的な断面図であり、図６Ｄは、第２画素セル１０１のデバイス構造の模式的な断面図である。
本開示の第１電極１０２の形状は矩形に限られず、例えば円形または多角形であってもよい。図６Ａおよび図６Ｂには、第１電極１０２の形状を八角形とし、第３電極１０６の形状を矩形とする例を示している。また、第１画素セル１００の感度を向上させる観点から、第１電極１０２の面積を第３電極１０６の面積よりも大きくすることが望ましい。原則、感度は、画素電極の面積に略比例する。従って、第１電極１０２の面積を第３電極１０６の面積よりも大きくすることで、第１画素セル１００の実効感度領域１２０は第２画素セル１０１の実効感度領域１２１よりも大きくなる。その結果、第１画素セル１００の感度は向上する。
図７は、図６Ａから図６Ｄに示す形状を有する第１画素セル１００および第２画素セル１０１を撮像領域２００に配置するレイアウト例を模式的に示している。第１画素セル１００のサイズは第２画素セル１０１のサイズよりも大きい。図１に示すレイアウトとは異なり、偶数列に配置された複数の第１画素セル１００を基準として、その列に隣接する奇数列の複数の第１画素セル１００は、列方向に１／２画素シフトして配置されている。
このレイアウトによると、第１画素セル１００の感度を向上させることができ、且つ、撮像領域２００内に複数の画素を密に配置することができるので、画素のレイアウト効率が向上する。
図８Ａは、第１画素セル１００における、第１電極１０２および第２電極１０３のレイアウト例を模式的に示し、図８Ｂは、第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を模式的に示している。また、図８Ｃは、第１画素セル１００のデバイス構造の模式的な断面図であり、図８Ｄは、第２画素セル１０１のデバイス構造の模式的な断面図である。図９は、図８Ａに示す第１画素セル１００および図８Ｂに示す第２画素セル１０１のレイアウト例を示している。
第１画素セル１００における第１電極１０２と第２電極１０３との間の間隙は、第２画素セル１０１における第３電極１０６と第４電極１０７との間の間隙よりも大きい。この構成によると、印加する電圧によって調整できる実効感度領域の範囲を広げることができる。その結果、第１画素セル１００の実効感度領域１２０の面積を第２画素セル１０１の実効感度領域１２１の面積よりも大きくすることができ、第１画素セル１００の感度を向上させることができる。
図１０Ａは、第１カラーフィルタ１７０を含む第１画素セル１００における、第１電極１０２および第２電極１０３のレイアウト例を模式的に示し、図１０Ｂは、第２カラーフィルタ１７１を含む第２画素セル１０１における、第３電極１０６および第４電極１０７のレイアウト例を模式的に示している。また、図１０Ｃは、第１カラーフィルタ１７０を含む第１画素セル１００のデバイス構造の模式的な断面図であり、図１０Ｄは、第２カラーフィルタ１７１を含む第２画素セル１０１のデバイス構造の模式的な断面図である。
第１画素セル１００は、第１対向電極１０５上に第１カラーフィルタ１７０を有し、第２画素セル１０１は、第２対向電極１０９上に第２カラーフィルタ１７１を有している。例えば第１カラーフィルタ１７０は赤色であり、第２カラーフィルタ１７１は青色である。
第１画素セル１００において、第１カラーフィルタ１７０を透過して第１光電変換膜１０４に入射する光の光量が非常に多い場合を想定する。その場合、その光量に応じて第１画素セル（つまり、高感度画素セル）１００で発生する電荷は飽和する。そのような撮影条件下でも、第２電極１０３に印加される電圧を動的に小さくすることで、第１画素セル１００の感度は下がり、画素内での飽和は抑制される。
また、本開示は位相差ＡＦ用の画素（以下、「位相差画素」と呼ぶ。）にも応用することができる。ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）の方式として撮像面位相差ＡＦが知られている。これは、２つの視差画像の位相差によってピントを合わせる方法である。それには、位相差画素を含むＣＭＯＳセンサなどが用いられる。
図１１Ａは、画素電極が左側に設けられた第２画素セル（低感度画素）１０１における第３電極１０６および第４電極１０７のレイアウト例を模式的に示し、図１１Ｂは、画素電極が右側に設けられた第２画素セル１０１における第３電極１０６および第４電極１０７のレイアウト例を模式的に示している。また、図１１Ｃは、画素電極が左側に設けられた第２画素セル１０１のデバイス構造の模式的な断面図であり、図１１Ｄは、画素電極が右側に設けられた第２画素セル１０１のデバイス構造の模式的な断面図である。図１２は位相検出時の印加電圧の切換タイミングを示している。
この例では、第２画素セル１０１は位相差検出機能を備えている。換言すると、複数の第２画素セル１０１の全部または一部は位相差画素である。なお、低感度画素と同様に、第１画素セル（高感度画素）１００が位相差検出機能を備えていても構わない。
撮像モードが位相差検出モードから位相差非検出モードに切替るときに、第４電極１０７に印加される電圧を切替える。具体的に説明すると、位相差検出をしないとき（位相差非検出モードのとき）、第４電極１０７に印加する電圧を相対的に大きくすることで、位相差非検出時の実効感度領域は広がり、感度は向上する。一方、位相差検出時（位相差検出モード）には、第４電極１０７に印加する電圧を相対的に小さくすることで、位相差検出時の実効感度領域は狭まる。図１１Ａから図１１Ｄには、位相差非検出時の実効感度領域１２２および位相差検出時の実効感度領域１２３の様子を示している。
この構成によると、位相差非検出時においては、位相差画素の感度低下に伴い画質が劣化することを抑制することができる。
（第２の実施形態）
第２の実施形態に係る撮像装置２は、電圧印加回路１３０を備えている点で、第１の実施形態に係る撮像装置１とは異なる。電圧印加回路１３０以外の構成は第１の実施形態と同じであるので、主として電圧印加回路１３０を説明する。
図１３は、第１画素セル１００の第２電極１０３および第２画素セル１０１の第４電極１０７と電圧印加回路１３０との電気的な接続関係を模式的に示している。図１４は、第１画素セル１００および第２画素セル１０１のそれぞれの断面を模式的に示している。
電圧印加回路１３０は、所定の電圧を生成し、複数の第１画素セル１００および複数の第２画素セル１０１のそれぞれに個別の電圧を印加することができる。所定の電圧は、例えば撮像装置１を操作する操作者からの指令、または撮像装置１内の制御部２０２（図１を参照）からの指令に基づいて適宜決定される。
電圧印加回路１３０は、典型的には、複数の第１画素セル１００および複数の第２画素セル１０１の各画素セル群単位で個別の電圧を印加するように制御するが、例えば行単位または列単位で制御しても構わない。また、第２電極１０３と第４電極１０７とは電気的に分離されているので、電圧印加回路１３０は、画素セル単位で個別に制御することもできるし、複数の画素セルをグループ化して、グループ単位で各画素セルを制御することもできる。
このような構成により、第２電極１０３および第４電極１０７にそれぞれ個別の電圧を印加することができる。撮像装置２に外部接続する電圧印加回路は不要になるので、撮像装置２などから構成される撮像モジュール自体を小型化できる。
本実施形態では、電圧印加回路１３０は、第２電極用配線１１０を介して複数の第２画素電極１０３に電圧Ｖ１を印加し、第４電極用配線１１１を介して複数の第４画素電極１０７に電圧Ｖ２を印加する。印加電圧Ｖ１は印加電圧Ｖ２よりも大きい。その結果、第１画素セル１００の実効感度領域１２０の面積は第２画素セル１０１の実効感度領域１２１の面積よりも大きくなり、第１画素セル１００の感度を向上させることができる。つまり、印加電圧に応じて実効感度領域の面積を制御することが可能になる。これを応用して、例えば撮影時の照度に応じて印加電圧Ｖ１およびＶ２を動的に変更することができる。
図１５は、照度レベルに応じて印加電圧Ｖ１およびＶ２のそれぞれを切替えるタイミングを示している。例えば照度が比較的高い場合、印加電圧Ｖ１を「Ｌｏｗ」レベルと「Ｈｉｇｈ」レベルの間の中間のレベルに設定し、印加電圧Ｖ２を「Ｌｏｗ」レベルに設定することで、感度を下げて飽和を抑制することができる。一方で、画素飽和しない程度に照度が比較的低い場合、印加電圧Ｖ１を「Ｈｉｇｈ」レベルに設定し、印加電圧Ｖ２を中間のレベルに設定することで、感度を向上させることができる。
本実施形態によると、照度に応じて実効感度領域の面積を制御することによって、感度を動的に変調することができる。撮影シーンに応じてそれぞれの感度を最適化することでダイナミックレンジを拡大することができる。
（第３の実施形態）
図１６から１８を参照しながら、第３の実施形態に係る撮像装置３を説明する。
図１６は、隣接する第１画素セル１００および第２画素セル１０１の断面を模式的に示している。図示するように、第１電極１０２、第２電極１０３、第３電極１０６および第４電極１０７は同一平面内に形成されている。これにより、各電極を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
図１７は、隣接する第１画素セル１００および第２画素セル１０１の断面を模式的に示している。図示するように、第１光電変換膜１０４と第２光電変換膜１０８とは、第１電極１０２、第２電極１０３、第３電極１０６および第４電極１０７に接するように一体的に形成されている。第１画素セル１００および第２画素セル１０１の間で光電変換膜を共通化して、共通光電変換膜１４０を形成する。この構造によると、光電変換膜を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
図１８は、隣接する第１画素セル１００および第２画素セル１０１の断面を模式的に示している。図示するように、第１対向電極１０５と第２対向電極１０９とを一体的に形成することで、共通対向電極１５０が第１光電変換膜１０４および第２光電変換膜１０８上に形成される。これにより、対向電極を一括に形成できるので、プロセスを簡略化できて製造コストを削減できる。
なお、図１６から図１８に示すデバイス構造を任意に組み合わせることができる。
（第４の実施形態）
図１９を参照しながら、第４の実施形態に係る撮像モジュール４を説明する。
図１９は、撮像モジュール４のブロック構成を模式的に示している。撮像モジュール４は、レンズおよび絞りなどを含む光学系２２０と、撮像装置２２１と、カメラ信号処理部２２２と、システムコントローラ２２３とを備えている。これらの構成要素は、典型的にはプリント基板に実装される。
撮像装置２２１としては、第１から第３の実施形態に係る撮像装置１、２および３を用いることができる。
カメラ信号処理部２２２は、半導体素子などにより構成される。カメラ信号処理部２２２は、例えばイメージシグナルプロセッサ（ＩＳＰ）によって実現され得る。カメラ信号処理部２２２は、撮像装置２２１から出力される画像信号を処理して、画像データを出力する。
システムコントローラ２２３は、モジュール専用のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などで実現される。システムコントローラ２２３は、撮像モジュール４全体を制御する。
本実施形態によると、低感度画素の飽和を抑制することで広ダイナミックレンジ撮影が可能な撮像モジュールを提供できる。
本開示による撮像装置および撮像モジュールは、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステムおよびセンサシステムへの利用が可能である。
１、２、３ 撮像装置
４ 撮像モジュール
１００ 第１画素セル（高感度画素）
１０１ 第２画素セル（低感度画素）
１０２ 第１電極
１０３ 第２電極
１０４ 第１光電変換膜
１０５ 第１対向電極
１０６ 第３電極
１０７ 第４電極
１０８ 第２光電変換膜
１０９ 第２対向電極
１１０ 第２電極用配線
１１１ 第４電極用配線
１１５、１１７ 光電変換部
１１６ コンタクトプラグ
１２０ 高感度画素の実効感度領域
１２１ 低感度画素の実効感度領域
１３０ 電圧印加回路
１４０ 共通光電変換膜
１５０ 共通対向電極
１６０ 隣接画素からの漏れ込み電荷
１７０ 第１カラーフィルタ
１７１ 第２カラーフィルタ
２００ 撮像領域
２０１ 垂直走査回路
２０２ 制御部
２０３ 信号処理回路
２０４ 出力回路
２１０ 層間絶縁膜
２１１ 読み出し回路
２２０ 光学系
２２１ 撮像装置
２２２ カメラ信号処理部
２２３ システムコントローラ

Claims (12)

  1. 複数の画素が配置された撮像装置であって、
    前記複数の画素は、複数の第１画素および複数の第２画素を有し、
    前記複数の第１画素の各々は、
    第１電極と、
    前記第１電極の周囲に連続的又は非連続的に設けられた第２電極と、
    第１対向電極と、
    前記第１電極および前記第２電極と、前記第１対向電極とに挟まれた第１光電変換膜と、
    を含み、
    前記複数の第２画素の各々は、
    第３電極と、
    前記第３電極の周囲に連続的又は非連続的に設けられた第４電極と、
    第２対向電極と、
    前記第３電極および前記第４電極と、前記第２対向電極とに挟まれた第２光電変換膜と、
    を含み、
    前記複数の第１画素間において前記第２電極は互いに電気的に接続されており、
    前記複数の第２画素間において前記第４電極は互いに電気的に接続されており、
    電気的に接続された前記第２電極の群と、電気的に接続された前記第４電極の群とは電気的に分離されている、撮像装置。
  2. 前記第１電極の面積は、前記第３電極の面積よりも大きい、請求項１に記載の撮像装置。
  3. 前記複数の第１画素の各々における前記第１電極と前記第２電極との間の間隔は、前記複数の第２画素の各々における前記第３電極と前記第４電極との間の間隔よりも大きい、請求項１に記載の撮像装置。
  4. 前記第２電極の群および前記第４電極の群のそれぞれに個別の電圧を印加する電圧印加回路をさらに有する、請求項１から３のいずれかに記載の撮像装置。
  5. 前記電圧印加回路は、前記第２電極の群および前記第４電極の群の一方に印加する電圧よりも低い電圧を他方に印加する、請求項４に記載の撮像装置。
  6. 前記第１電極、前記第２電極、前記第３電極および前記第４電極は同一平面内にある、請求項１から５のいずれかに記載の撮像装置。
  7. 前記第１光電変換膜と前記第２光電変換膜とは、一体的に形成されている、請求項１から６のいずれかに記載の撮像装置。
  8. 前記第１対向電極と前記第２対向電極とは、一体的に形成されている、請求項１から７のいずれかに記載の撮像装置。
  9. 前記第２電極は前記第１電極を連続的に囲み、前記第４電極は前記第３電極を連続的に囲んでいる、請求項１から８のいずれかに記載の撮像装置。
  10. 前記第２電極は前記第１電極とは異なる機能を有し、前記第４電極は前記第３電極とは異なる機能を有している、請求項１から９のいずれかに記載の撮像装置。
  11. 前記複数の第１画素は高感度画素であり、前記複数の第２画素は低感度画素である、請求項１に記載の撮像装置。
  12. 請求項１から１１のいずれかに記載の撮像装置と、
    前記撮像装置からの画像信号を処理して、画像データを生成するカメラ信号処理部と、を備える、撮像モジュール。
JP2015115746A 2015-06-08 2015-06-08 撮像装置および撮像モジュール Active JP6562250B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015115746A JP6562250B2 (ja) 2015-06-08 2015-06-08 撮像装置および撮像モジュール
CN201610023434.2A CN106254726B (zh) 2015-06-08 2016-01-14 摄像装置及摄像模块
US15/166,134 US10199408B2 (en) 2015-06-08 2016-05-26 Imaging device including first and second pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115746A JP6562250B2 (ja) 2015-06-08 2015-06-08 撮像装置および撮像モジュール

Publications (3)

Publication Number Publication Date
JP2017005051A JP2017005051A (ja) 2017-01-05
JP2017005051A5 JP2017005051A5 (ja) 2018-02-08
JP6562250B2 true JP6562250B2 (ja) 2019-08-21

Family

ID=57451626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115746A Active JP6562250B2 (ja) 2015-06-08 2015-06-08 撮像装置および撮像モジュール

Country Status (3)

Country Link
US (1) US10199408B2 (ja)
JP (1) JP6562250B2 (ja)
CN (1) CN106254726B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128284B2 (en) * 2016-06-23 2018-11-13 Qualcomm Incorporated Multi diode aperture simulation
GB2554663B (en) * 2016-09-30 2022-02-23 Apical Ltd Method of video generation
TWI602435B (zh) * 2016-11-29 2017-10-11 財團法人工業技術研究院 影像感測器以及影像感測方法
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN109300923B (zh) 2017-07-25 2023-11-17 松下知识产权经营株式会社 摄像装置
JP2019041018A (ja) * 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP7308440B2 (ja) 2017-09-28 2023-07-14 パナソニックＩｐマネジメント株式会社 撮像装置、およびカメラシステム
US10334191B1 (en) * 2018-03-02 2019-06-25 Omnivision Technologies, Inc. Pixel array with embedded split pixels for high dynamic range imaging
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
JP7445899B2 (ja) 2018-09-14 2024-03-08 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法
CN112075073B (zh) * 2018-09-14 2024-07-16 松下知识产权经营株式会社 摄像装置及摄像方法
JPWO2020218048A1 (ja) * 2019-04-26 2020-10-29
JP2022177339A (ja) * 2019-10-30 2022-12-01 パナソニックＩｐマネジメント株式会社 撮像素子
US11451717B2 (en) * 2019-11-05 2022-09-20 Omnivision Technologies, Inc. Multi-cell pixel array for high dynamic range image sensors
WO2022070815A1 (ja) * 2020-09-29 2022-04-07 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258381A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 光電変換素子およびラインイメージセンサ
JP3294311B2 (ja) 1992-03-19 2002-06-24 オリンパス光学工業株式会社 外部光電効果型固体撮像装置
JP4018820B2 (ja) * 1998-10-12 2007-12-05 富士フイルム株式会社 固体撮像装置および信号読出し方法
US20020121605A1 (en) * 1999-06-17 2002-09-05 Lutz Fink Semiconductor sensor and method for its wiring
JP4139641B2 (ja) 2002-07-19 2008-08-27 富士フイルム株式会社 固体撮像素子
JP4500574B2 (ja) * 2004-03-30 2010-07-14 富士フイルム株式会社 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ
US8067813B2 (en) * 2004-07-01 2011-11-29 Varian Medical Systems Technologies, Inc. Integrated MIS photosensitive device using continuous films
JP4858540B2 (ja) * 2006-03-24 2012-01-18 コニカミノルタエムジー株式会社 光電変換装置及び放射線像撮像装置
JP2008112907A (ja) * 2006-10-31 2008-05-15 Powerchip Semiconductor Corp イメージセンサー及びその製作方法
JP4961590B2 (ja) * 2007-04-13 2012-06-27 力晶科技股▲ふん▼有限公司 イメージセンサー及びその製作方法
JP5139736B2 (ja) 2007-06-27 2013-02-06 東レエンジニアリング株式会社 液晶部品の製造方法および製造装置
KR100910936B1 (ko) * 2007-08-09 2009-08-06 (주)실리콘화일 영상감도 및 다이내믹 레인지를 향상시키는 단위픽셀
JP2008016862A (ja) 2007-08-27 2008-01-24 Fujifilm Corp 固体撮像素子
KR100906060B1 (ko) 2007-09-28 2009-07-03 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR100913019B1 (ko) * 2007-11-16 2009-08-20 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5149143B2 (ja) * 2008-12-24 2013-02-20 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
JP4893759B2 (ja) * 2009-01-27 2012-03-07 ソニー株式会社 液晶表示装置
WO2010116974A1 (ja) * 2009-04-07 2010-10-14 ローム株式会社 光電変換装置および撮像装置
JP5513933B2 (ja) * 2009-06-30 2014-06-04 株式会社ジャパンディスプレイ タッチセンサおよび表示装置
KR101631652B1 (ko) * 2009-12-29 2016-06-20 삼성전자주식회사 광민감성 투명 산화물 반도체 재료를 이용한 이미지 센서
JPWO2013001809A1 (ja) * 2011-06-30 2015-02-23 パナソニック株式会社 固体撮像装置
JP6055206B2 (ja) * 2012-06-08 2016-12-27 株式会社ジャパンディスプレイ 液晶表示装置
WO2014208047A1 (ja) * 2013-06-24 2014-12-31 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
KR102355558B1 (ko) * 2014-07-31 2022-01-27 삼성전자주식회사 이미지 센서
JP6541313B2 (ja) * 2014-07-31 2019-07-10 キヤノン株式会社 光電変換装置、及び撮像システム

Also Published As

Publication number Publication date
CN106254726A (zh) 2016-12-21
US10199408B2 (en) 2019-02-05
JP2017005051A (ja) 2017-01-05
CN106254726B (zh) 2020-05-26
US20160360134A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6562250B2 (ja) 撮像装置および撮像モジュール
US11496716B2 (en) Solid state imaging device and electronic apparatus
US9843751B2 (en) Solid-state image sensor and camera system
CN106817546B (zh) 固态摄像设备以及摄像系统
CN108389871B (zh) 摄像器件
US10325954B2 (en) Solid-state imaging device with shared pixel structure
JP5089017B2 (ja) 固体撮像装置及び固体撮像システム
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
JP2015056878A (ja) 固体撮像装置
WO2013187001A1 (ja) 固体撮像素子および撮像装置
TW201537983A (zh) 固態成像器件及其驅動方法，以及電子裝置
JP2014165286A (ja) フォトダイオード、固体撮像素子及び撮像装置
JP7386442B2 (ja) 撮像装置
US10194104B2 (en) Imaging device and imaging module
TW201448599A (zh) 固態攝影元件以及攝影裝置
JP2015204381A (ja) 固体撮像装置及びカメラ
JP6526115B2 (ja) 固体撮像装置
JP2012146692A (ja) 固体撮像素子および固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R151 Written notification of patent or utility model registration

Ref document number: 6562250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151