JP6055206B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に係わり、特に、タッチパネルを内蔵したインセル方式の液晶表示装置に適用して有効な技術に関する。

表示画面に使用者の指またはペンなどを用いてタッチ操作（接触押圧操作、以下、単にタッチと称する）して情報を入力する装置（以下、タッチセンサ又はタッチパネルとも称する）を備えた表示装置は、ＰＤＡや携帯端末などのモバイル用電子機器、各種の家電製品、現金自動預け払い機（Automated Teller Machine）等に用いられている。
このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。
この静電容量方式タッチパネルとして、下記特許文献１に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式のタッチパネルを有する液晶表示装置が知られている。
インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第１基板（所謂、ＴＦＴ基板）上に形成される対向電極（コモン電極ともいう）を分割して使用している。

特開２００９−２５８１８２号公報

インセル方式のタッチパネルでは、ゲートスキャンのノイズが、走査電極（所謂、対向電極）との間の寄生容量により、走査信号（所謂、パルス電圧）に干渉し、検出感度が低下する。
また、タッチパネル走査電圧のＨｉｇｈ側の電圧は走査電圧であり、Ｌｏｗ側の電圧はコモン電圧であり、コモン電圧は液晶表示パネル毎に異なるため、タッチパネル走査電圧の振幅は、液晶表示パネル毎に異なり、液晶表示パネル毎のタッチ検出感度が不均一になる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、ゲートスキャンのノイズにより、検出感度が低下するのを防止することが可能となる技術を提供することにある。
また、本発明の他の目的は、タッチパネル機能を内蔵した液晶表示装置において、それぞれの液晶表示装置毎のタッチ検出感度のバラツキを低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧の供給開始タイミング、および／または、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧のパルス幅が調整可能である。

（２）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記対向電圧に、所望の振幅値を有するパルス電圧をデジタル的に加算し、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧を生成する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明のタッチパネル機能を内蔵した液晶表示装置によれば、ゲートスキャンのノイズにより、検出感度が低下するのを防止することが可能となる。
（２）本発明のタッチパネル機能を内蔵した液晶表示装置によれば、それぞれの液晶表示装置毎のタッチ検出感度のバラツキを低減することが可能となる。

従来例１のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。 図１に示すタッチパネルの電極構成を示す平面図である。 図１に示すタッチパネルの断面構造を示す断面図である。 タッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。 図４に示すタッチパネル内蔵液晶表示装置における、対向電極と検出電極を説明する図である。 図４に示すタッチパネル内蔵液晶表示装置の表示部の断面の一部を拡大して示す概略断面図である。 本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。 本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。 図８に示す対向電極選択回路の構成例を示すブロック図である。 図９に示す選択回路の一例の回路構成を示す回路図である。 図９に示すアドレスデコーダ回路の一例の回路構成を示す回路図である。 タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。 タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。 タッチパネル内蔵液晶表示装置における、１水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングを示す図である。 本発明の実施例の液晶表示装置における、タイミング設定レジスタと走査パルス幅レジスタの一例の仕様を示す図である。 本発明の実施例の液晶表示装置における、１水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングの一例を示す図である。 従来の、液晶表示パネル毎の対向電圧に対して、設定振幅電圧を加算したタッチパネル走査電圧を出力する回路構成を示す図である。 本発明の実施例の液晶表示装置における、液晶表示パネル毎の対向電圧に対して、設定振幅電圧を加算したタッチパネル走査電圧を出力する回路構成を示す図である。 本発明の実施例の液晶表示装置における、走査電圧設定レジスタと走査電圧パルス幅設定レジスタの一例の仕様を示す図である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［従来例１］
図１は、従来例１のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。
図２は、図１に示すタッチパネルの電極構成を示す平面図である。
図３は、図１に示すタッチパネルの断面構造を示す断面図である。
一般的に、タッチパネルは、図２に示すように、容量検出用の走査電極（ＴＸ）と、検出電極（ＲＸ）を有する。ここでは、例えば、走査電極（ＴＸ）を３本（ＴＸ１〜ＴＸ３）、検出電極（ＲＸ）を２本（ＲＸ１，ＲＸ２）で図示しているが、電極数はこれに限らない。
また、タッチパネルは、図１、図３に示すように、タッチパネル基板４１と、タッチパネル基板４１上に形成される走査電極（ＴＸ）および検出電極（ＲＸ）と、走査電極（ＴＸ）および検出電極（ＲＸ）上に形成される層間絶縁膜４２と、層間絶縁膜４２上に形成され、走査電極（ＴＸ）同士を電気的に接続する接続部（ＳＴＸ）と、前記接続部（ＳＴＸ）上に形成される保護膜４３と、前記保護膜４３上に配置されるフロントウィンドウ（又は、保護フィルム）４４と、前記タッチパネル基板４１の液晶表示パネル側に形成されるシールド用の透明電極（例えば、ＩＴＯ（Indium Tin Oxide）膜で形成される電極）４５とで構成される。
従来のタッチパネルでは、タッチパネル制御ＩＣ（ＤＲＴ）により、各走査電極（ＴＸ）を５Ｖ〜１０Ｖ程度の電圧でパルス駆動を行い、タッチパネル制御ＩＣ（ＤＲＴ）において、検出電極（ＲＸ）での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極（ＴＸ）と検出電極（ＲＸ）との間の容量値が変化し、走査電極（ＴＸ）をパルス駆動した際に、検出電極（ＲＸ）で検出される電圧変動が変化することから、検出電極（ＲＸ）の電圧を測定することによりタッチ位置を検出することができる。

タッチパネルは、液晶表示パネルの前面に設置される。従って、液晶表示パネルに表示された画像を使用者が見る場合には、表示画像がタッチパネルを透過する必要があるため、タッチパネルは光透過率が高いことが望ましい。
液晶表示パネルは、図１に示すように、第１基板（ＳＵＢ１；以下、ＴＦＴ基板という）、第２基板（ＳＵＢ２；以下、ＣＦ基板という）と、ＴＦＴ基板（ＳＵＢ１）とＣＦ基板（ＳＵＢ２）との間に挟持される液晶（図示せず）とを有する。
また、ＴＦＴ基板（ＳＵＢ１）は、ＣＦ基板（ＳＵＢ２）よりも大きな面積を有し、ＴＦＴ基板（ＳＵＢ１）の、ＣＦ基板（ＳＵＢ２）と対向しない領域には、液晶ドライバＩＣ（ＤＲＶ）が実装され、さらに、当該領域の一辺の周辺部には、メインフレキシブル配線基板（ＭＦＰＣ）が実装される。
なお、図１において、ＣＴは対向電極（共通電極ともいう）、ＴＦＰＣはタッチパネル用フレキシブル配線基板、ＣＤは裏面側透明導電膜、５２は接続部材、５３は接続用フレキシブル配線基板である。
ＩＰＳ方式の液晶表示パネルは、ＴＮ方式の液晶表示パネルやＶＡ方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極（ＣＴ）が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えばＩＴＯなどの透明導電膜で構成される裏面側透明導電膜（ＣＤ）が形成されている。

図４は、液晶表示パネルの内部にタッチパネルを内蔵したタッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。
図４において、２はＴＦＴ基板、３はＣＦ基板と、２１は対向電極（共通電極ともいう）、５は液晶ドライバＩＣ、ＭＦＰＣはメインフレキシブル配線基板、４０はフロントウィンドウ、５３は接続用フレキシブル配線基板である。
図４に示す液晶表示装置では、ＣＦ基板３上の裏面側透明導電膜（ＣＤ）を、帯状のパターンに分割して、タッチパネルの検出電極３１となし、ＴＦＴ基板２の内部に形成される対向電極２１を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極として兼用することにより、タッチパネル基板（図１の４１）を削減している。そのため、図４に示す液晶表示装置では、図１に示すタッチパネル制御ＩＣ（ＤＲＴ）の機能が、液晶ドライバＩＣ５の内部に設けられる。

次に、図５を用いて、図４に示す液晶表示装置の対向電極２１と検出電極３１について説明する。
前述したように、対向電極２１はＴＦＴ基板２上に設けられているが、複数本の（例えば２０本程度）対向電極２１が両端で共通に接続され、対向電極信号線２２と接続されている。
図５に示す液晶表示装置では、束状の対向電極２１が走査電極（ＴＸ）を兼用し、また、検出電極３１が検出電極（ＲＸ）を構成する。
したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極２１に印加されると、対向電極２１と一定の間隔を持って配置され容量を構成する検出電極３１に検出信号が生じる。この検出信号は検出電極用端子３６を介して外部に取り出される。
なお、検出電極３１の両側にはダミー電極３３が形成されている。検出電極３１は一方の端部でダミー電極３３側に向かい広がりＴ字状の検出電極用端子３６を形成している。 また、ＴＦＴ基板２には対向電極信号線２２以外にも駆動回路用入力端子２５のような様々な配線、端子等が形成される。

図４に示す液晶表示装置における、表示部の断面の一部を拡大した概略断面図を図６に示す。
図６に示すようにＴＦＴ基板２には画素部２００が設けられており、対向電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とＣＦ基板３との間には液晶組成物４が狭持されている。ＣＦ基板３に設けられた検出電極３１とＴＦＴ基板に設けられた対向電極２１とは容量を形成しており、対向電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。
この時、図６に示すように、フロントウィンドウ４０を介して指５０２等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。
このように、液晶表示パネルに形成した対向電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。

図７は、本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。図７において、ＳＵＢ１はＴＦＴ基板、ＤＲＶは液晶ドライバＩＣ、ＣＴ１〜ＣＴ２０は帯状のパターンに分割された各ブロックの対向電極、ＧＥＳは液晶表示パネルに内蔵された走査線駆動回路、ＣＴＬは対向電極配線、ＴＡＭはメインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部、ＡＲはマトリクス状に配置された複数の画素で構成される表示部である。
静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極（ＴＸ）の幅は約４〜５ｍｍ程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極（ＴＸ）の本数は増加する。
図７に示す例では、１２８０表示ラインの対向電極（ＣＴ）を、ＣＴ１〜ＣＴ２０の２０ブロック（１ブロックは６４表示ラインの対向電極で構成される）に分割しており、対向電極配線（ＣＴＬ）は左右に各２０本必要となる。
各ブロックの対向電極（ＣＴ１〜ＣＴ２０）は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極（ＣＴ１〜ＣＴ２０）と、液晶ドライバＩＣ（ＤＲＶ）とを接続する対向電極配線（ＣＴＬ）の抵抗値を下げる必要があるため、液晶表示パネルの大型化に伴い、対向電極（ＣＴ）の分割数が増加すると、対向電極配線（ＣＴＬ）の配線領域が増加し、結果として、液晶表示パネルに左右の額縁の幅が増加することになる。

図８は、本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。
図８に示す液晶表示装置は、２０ブロックに分割した各々の対向電極（ＣＴ１〜ＣＴ２０）を、アドレスデコード方式により選択する対向電極選択回路（ＣＴＳＣ）を、液晶表示パネルの内部に内蔵した点で、図７に示す液晶表示装置と相違する。
２０ブロックに分割した対向電極（ＣＴ１〜ＣＴ２０）の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極（ＣＴ１〜ＣＴ２０）に供給する対向電圧（Ｖｃｏｍ）と、タッチパネル走査電圧（Ｖｓｔｃ）の２本となる。
本実施例では、タッチパネル走査電圧（Ｖｓｔｃ）は、対向電圧（Ｖｃｏｍ）に対して、５〜１０Ｖ高い電圧を直流で供給し、アドレス信号線（Ｓａｄｄｒｅｓ）を介して供給されるアドレス信号（ａｄｄｒｅｓ）により走査箇所の選択を行い、タッチパネル走査信号（ＳＴＣ）に従い、走査電極（ＴＸ）を兼ねる、選択されたブロックの対向電極（ＣＴ）に対して、対向電圧（Ｖｃｏｍ）、あるいは、タッチパネル走査電圧（Ｖｓｔｃ）を切り替えて出力する。
対向電極（ＣＴ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（Ｓａｄｄｒｅｓ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。

図９は、図８に示す対向電極選択回路（ＣＴＳＣ）の構成例を示すブロック図である。図９に示すように、対向電極選択回路（ＣＴＳＣ）は、ＤＥＣ１〜ＤＥＣ２０のアドレスデコーダ回路と、ＳＣＨ１〜ＳＣＨ２０の選択回路で構成されている。
図８に示す液晶表示装置では、タッチパネルの走査電極（ＴＸ）が５ｍｍピッチとなるように、６４表示ライン分の対向電極（ＣＴ）を、液晶表示パネルの内部で電気的に接続して１つのブロックとし、１２８０の表示ラインを２０分割する。そして、当該２０分割された対向電極（ＣＴ１〜ＣＴ２０）と、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）とを、１対１で割りつけている。分割数が、２０ブロックであるため、アドレス信号線（Ｓａｄｄ）は５ｂｉｔの５本が必要となる。
アドレス信号（ａｄｄｒｅｓ）により選択された、１ブロックの対向電極、即ち、６４表示ライン分の対向電極（ＣＴ）が、タッチパネル走査信号（ＳＴＣ）により交流駆動を行い、その他の対向電極（ＣＴ）は対向電圧を出力する。

図１０は、図９に示す選択回路（ＳＣＨ１〜ＳＣＨ２０）の一例の回路構成を示す回路図である。
図１０に示す選択回路は、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）と、インバータ（ＩＮＶ１）で反転されたタッチパネル走査信号（ＳＴＣ）の反転信号とを、ノア回路（ＮＯＲ１）に入力し、当該ノア回路（ＮＯＲ１）の出力をインバータ（ＩＮＶ２）で反転して、スイッチ回路（ＳＷ）に入力することにより、タッチパネル走査電圧（Ｖｓｔｃ）、あるいは、対向電圧（Ｖｃｏｍ）を選択して各ブロックの対向電極（ＣＴ１〜ＣＴ２０）に出力する。
これにより、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一つが選択された場合、タッチパネル走査信号（ＳＴＣ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（Ｖｓｔｃ）と、対向電圧（Ｖｃｏｍ）とを切り替えて出力する。
即ち、図８に示す選択回路では、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｌｏｗレベル（以下、Ｌレベル）、および、タッチパネル走査信号（ＳＴＣ）がＨｉｇｈレベル（以下、Ｈレベル）のときに、ノア回路（ＮＯＲ１）の出力がＨレベルとなるので、スイッチ回路（ＳＷ）は、タッチパネル走査電圧（Ｖｓｔｃ）を選択し、タッチパネル走査信号（ＳＴＣ）がＬレベル、あるいは、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の出力（ＤＥＣＯ）が、Ｈレベルのときに、ノア回路（ＮＯＲ１）の出力がＬレベルとなるので、スイッチ回路（ＳＷ）は、対向電圧（Ｖｃｏｍ）を選択する。

図１１は、図７に示すアドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）の一例の回路構成を示す回路図である。
図１１に示すように、アドレスデコーダ回路（ＤＥＣ１〜ＤＥＣ２０）には、５個のアドレス信号（ａｄｄｒｅｓ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ＩＮＶ）で反転した反転信号が入力され、５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の組み合わせに基づきデコードする。
図１１に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された５個のアドレス信号（ａｄｄｒｅｓ）と５個のアドレス信号（ａｄｄｒｅｓ）の反転信号の中の所定の組み合わせのアドレス信号（ａｄｄ）をナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）に入力し、当該ナンド回路（ＮＡＮＤ１，ＮＡＮＤ２）の出力を、ノア回路（ＮＯＲ２）に入力し、当該ノア回路（ＮＯＲ２）の出力をインバータ（ＩＮＶ３）で反転して、アドレスデコーダ回路の出力（ＤＥＣＯ）としている。したがって、図１１に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Ｌレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Ｈレベルの電圧が、アドレスデコーダ回路の出力（ＤＥＣＯ）として出力される。

図１２は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。
図１２のＡは、２０ブロックに分割された対向電極のうち、１１番目のブロックとなる６４１〜７０４表示ラインの対向電極（ＣＴ１１）に供給されるタッチパネル走査電圧（Ｖｓｔｃ）の電圧波形を示している。また、図１２のＢは、奇数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＣは、偶数列の映像線（ＤＬ）に供給される映像電圧の波形を、図１２のＤは、６４１番目の走査線（ＧＬ）を介して、６４１表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号を示している。さらに、Ｔ１は、タッチ位置検出期間、Ｔ２は画素書込み期間を示している。
タッチ位置検出期間（Ｔ１）は、表示への影響を防止するため、画素書込み期間（Ｔ２）以外の期間に設定される。また、タッチ位置検出期間（Ｔ１）において、検出感度を増加させるために、同一箇所の走査電極（ＴＸ）で複数回のスキャン、即ち、図１２では、１１番目のブロックの対向電極（ＣＴ１１）に、複数回タッチパネル走査電圧（Ｖｓｔｃ）が供給される。また、画素書き込み期間（Ｔ２）内には、１１番目のブロックの対向電極（ＣＴ１１）には、タッチパネル走査電圧（Ｖｓｔｃ）が供給されず、対向電圧（Ｖｃｏｍ）が供給される。

図１３は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。
図１３のＡは、１フレームの画素書込み期間（Ｔ４）に、１番目の表示ラインから１２８０表示ラインまでの画素書込みタイミングを示し、図１３のＢが、２０ブロックに分割された各ブロックの対向電極（ＣＴ１〜ＣＴ２０）におけるタッチパネル検出タイミングを示す。
図１３に示すように、任意の表示ラインの対向電極を走査電極（ＴＸ）として機能させ、タッチパネル検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図１３において、Ｔ３は帰線期間、ＶＳＹＮＣは垂直同期信号、ＨＳＹＮＣは水平同期信号を示す。

図１４は、タッチパネル内蔵液晶表示装置における、１水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングを示す図である。
図１３で説明したように、ゲートスキャン（図１４のＡ）と、タッチパネル走査（図１４のＢ）は異なる表示ラインで実施しているが、映像線と、対向電極（ＣＴ）との間には寄生容量があるため、映像線上の電圧（ＶＤＬ）が変動することに生じるノイズ（図１４のＮｚ１と、Ｎｚ３）により、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がり波形に歪みが生じると、検出電極（図４の３１）への検出電流が少なくなり検出感度が低下する。
同様に、走査線と、対向電極（ＣＴ）との間には寄生容量があるため、選択走査電圧（ＶＧＬ）の立ち上がり、あるいは、立ち下り時に生じるノイズ（図１４のＮｚ２と、Ｎｚ４）により、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がり波形に歪みが生じると、検出電極（図４の３１）への検出電流が少なくなり検出感度が低下する。
また、対向電極配線（ＣＴＬ）の抵抗により、対向電極配線（ＣＴＬ）の遠端で、タッチパネル走査電圧（Ｖｓｔｃ）のパルス幅の縮小が生じた場合にも検出感度が低下する。
そこで、本実施例では、液晶ドライバＩＣ（ＤＲＶ）が、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミングと、パルス幅を調整する機能を内蔵している。
タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミングと、パルス幅の調整は、液晶ドライバＩＣ（ＤＲＶ）の内部に設けられるタイミング設定レジスタと走査パルス幅レジスタを使用して実行される。

図１５は、本発明の実施例のタイミング設定レジスタと走査パルス幅レジスタの一例の仕様を示す図である。
図１６は、本発明の実施例の液晶表示装置における、１水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングの一例を示す図である。
図１５（ａ）に示すように、タイミング設定レジスタに設定されたデータにより、１水平走査期間の基準時点からタッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミング（図１６のＤＥＬＡＹ）が、０．５ｕｓ刻みで自由に調節可能である。
これにより、図１６に示すように、液晶表示パネル毎に、１水平走査期間内における、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミングを、映像線上の映像電圧（ＶＤＬ）の電圧遷移タイミングと、選択走査電圧（ＶＧＬ）の立ち上がり、あるいは、立ち下り時から自由にずらすことができる。
なお、基準位置は、映像線上の映像電圧（ＶＤＬ）の電圧変動タイミング、あるいは、選択走査電圧（ＶＧＬ）の立ち上がり、あるいは、立ち下り時点とされる。
さらに、図１５（ａ）に示す走査パルス幅レジスタに設定されたデータにより、タッチパネル走査電圧（Ｖｓｔｃ）のパルス幅（図１６のＷＩＤＴＨ）を、０．５ｕｓ刻みで自由に調節可能である。
これにより、液晶表示パネル毎に、１水平走査期間内における、タッチパネル走査電圧（Ｖｓｔｃ）のパルス幅を自由に設定できるため、走査線駆動回路（ＧＥＳ）が、半導体層がアモルファスシリコン（ａ−Ｓｉ）で構成される薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）や、あるいは、半導体層がポリシリコン（ｐ−Ｓｉ）で構成される薄膜トランジスタ（ｐ−Ｓｉ ＴＦＴ）等の、対向電極（ＣＴ）に対向電圧（Ｖｃｏｍ）を供給する対向電極配線（ＣＴＬ）の配線負荷が異なる液晶表示パネルでも、検出感度について、それぞれの配線負荷に応じた最適な設定をすることができる。

このように、タイミング設定レジスタと走査パルス幅レジスタに、最適な遅延量となるデータを書き込みことにより、ゲートスキャンからのタッチパネル走査へのノイズの干渉を防止し、対向電極配線（ＣＴＬ）の配線負荷の異なる液晶表示パネルの検出感度を最適に設定できるようにした。
タッチパネル内蔵液晶表示装置では、タッチパネル用の走査電極（ＴＸ）を、ＴＦＴ基板（ＳＵＢ１；ＴＦＴ基板）上の対向電極（ＣＴ）を分割し、タッチパネル用の走査電極として兼用して使用している。
本実施例のように、液晶ドライバＩＣ（ＤＲＶ）が、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミングを調整する機能を内蔵することにより、表示動作によるノイズ発生タイミングから、タッチパネル走査電圧（Ｖｓｔｃ）の立ち上がりタイミングをずらすことができ、ノイズの干渉を防止することができる。
また、本実施例のように、液晶ドライバＩＣ（ＤＲＶ）が、タッチパネル走査電圧（Ｖｓｔｃ）のパルス幅調整機能を内蔵することにより、対向電極配線（ＣＴＬ）の配線負荷が異なる液晶表示パネルでも、検出感度についてそれぞれの配線負荷に応じた最適な設定をすることができる。これらのタイミング調整機能によりタッチ検出感度の向上が可能となる。

タッチパネル走査電圧（Ｖｓｔｃ）は、電圧振幅が大きい程、タッチパネル用の検出電極（Ｒｘ）に電流が多く流れるため検出感度が向上する。
検出感度の向上が必要な場合は、タッチパネル走査電圧（Ｖｓｔｃ）を高く設定するが、液晶ドライバＩＣ（ＤＲＶ）のタッチパネル走査電圧（Ｖｓｔｃ）の出力端子と、対向電圧（Ｖｃｏｍ）の出力端子の耐圧が６Ｖのため、タッチパネル走査電圧（Ｖｓｔｃ）と対向電圧（Ｖｃｏｍ）との間の電位差は６Ｖ以下で使用しなければならない。
しかし、タッチパネル内蔵液晶表示装置では、対向電極（ＣＴ）が、タッチパネル用の走査電極（ＴＸ）を兼用しているため、タッチパネル走査電圧（Ｖｓｔｃ）のＬレベルの電圧は対向電圧（Ｖｃｏｍ）であり、液晶表示パネル毎に電圧値が異なる。
特に、半導体層がポリシリコン（ｐ−Ｓｉ）で構成される薄膜トランジスタ（ｐ−Ｓｉ ＴＦＴ）に比べて安価で作製できる、半導体層がアモルファスシリコン（ａ−Ｓｉ）で構成される薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）を使用する液晶表示パネルは、液晶表示パネル毎のコモン電圧ばらつきが大きいため、タッチパネル走査電圧（Ｖｓｔｃ）を固定値としていると６Ｖの耐圧を越えてしまう場合がある。
そこで、本実施例では、液晶ドライバＩＣ（ＤＲＶ）が、走査電圧パルス振幅設定レジスタを内蔵し、液晶表示パネル毎の対向電圧（Ｖｃｏｍ）に対して、設定振幅電圧を加算したタッチパネル走査電圧（Ｖｓｔｃ）を選択し、出力する機能を内蔵している。

図１７に、従来の、液晶表示パネル毎の対向電圧（Ｖｃｏｍ）に対して、設定振幅電圧を加算したタッチパネル走査電圧（Ｖｓｔｃ）を出力する回路構成を示す。
図１７に示す回路構成では、対向電圧生成回路１１３により生成した対向電圧（Ｖｃｏｍ）と、走査電圧パルス幅生成回路１１１により生成したタッチパネル走査電圧振幅値（図１６のＡＭＰ）を、オペアンプによる加算器１１２で加算して、タッチパネル走査電圧（Ｖｓｔｃ）を生成している。
ここで、対向電圧生成回路１１３は、対向電圧レジスタ１０２に基づき対向電圧（Ｖｃｏｍ）を生成し、走査電圧パルス幅生成回路１１１は、走査電圧パルス振幅設定レジスタ１０１に基づきタッチパネル走査電圧振幅値を生成する。
また、対向電圧レジスタ１０２には、外部から対向電圧（Ｖｃｏｍ）を設定するためのデータ（ＶＣＯＭ［７：０］）が設定され、対向電圧レジスタ１０２に設定された値に基づき、電子可変抵抗回路（ＤＢＲ１）を制御し、対向電圧（Ｖｃｏｍ）を、例えば、０．０２５Ｖ単位で調整可能となっている。
同様に、走査電圧パルス振幅設定レジスタ１０１には、外部からタッチパネル走査電圧振幅値（図１６のＡＭＰ）を設定するためのデータ（ＡＭＰ［３：０］）が設定され、走査電圧パルス振幅設定レジスタ１０１に設定された値に基づき、電子可変抵抗回路（ＤＢＲ２）を制御し、タッチパネル走査電圧振幅値（図１６のＡＭＰ）を、例えば、０．２Ｖ単位で調整可能となっている。
また、図１７において、アンプ回路（ＡＭＰ１，ＡＭＰ２，ＡＭＰ４）はバッファ回路として動作し、アンプ回路（ＡＭＰ３）は、利得１の電圧反転回路として動作する。さらに、図１７において、Ｃｖｓは走査電圧安定化容量素子、ＣＶｍは対向電圧安定化容量素子、ＴＡＰは液晶ドライバＩＣ（ＤＲＶ）の出力端子である。
しかしながら、図１７に示すアナログ回路を使用した方式では回路面積が大きいため、液晶ドライバＩＣ（ＤＲＶ）のチップサイズ増加になる。

図１８は、本発明の実施例の、液晶表示パネル毎の対向電圧（Ｖｃｏｍ）に対して、設定振幅電圧を加算したタッチパネル走査電圧（Ｖｓｔｃ）を出力する回路構成を示す図である。
図１９は、本発明の実施例の対向電圧設定レジスタ１０２と走査電圧パルス幅設定レジスタ１０１の一例の仕様を示す図である。
本実施例では、外部から入力され対向電圧設定レジスタ１０２に設定されたデータ（ＶＣＯＭ［７：０］）と、外部から入力され走査電圧パルス幅設定レジスタ１０１に設定されたデータ（ＡＭＰ［３：０］）とを、論理演算回路１０３で論理演算し、当該論理演算回路１０３から出力されるデータ（ＳＣＡＮ［３：０］）を、走査電圧設定レジスタ１０４に設定し、走査電圧設定レジスタ１０４に設定された値に基づき、電子可変抵抗回路（ＤＢＲ２）を制御し、タッチパネル走査電圧（Ｖｓｔｃ）を生成する。
なお、本実施例では、図１９（ｃ）に示すように、走査電圧設定レジスタ１０４に設定された値に基づき、タッチパネル走査電圧（Ｖｓｔｃ）を、例えば、０．２Ｖ単位で調整可能となっている。
また、図１９（ｂ）に示すように、走査電圧パルス振幅設定レジスタ１０１に設定された値に基づき、タッチパネル走査電圧振幅値（図１６のＡＭＰ）を、例えば、０．２Ｖ単位で調整可能となっている。
さらに、図１９（ａ）に示すように、走査電圧設定レジスタ１０４に設定された値に基づき、タッチパネル走査電圧（Ｖｓｔｃ）を、例えば、０．２Ｖ単位で調整可能となっている。

本実施例では、図１７に示すアナログ回路を使用した方式に代えて、デジタル回路を使用するようしたので、回路面積を縮小することができる。
図１９（ｃ）に示すように、走査電圧パルス幅設定レジスタ１０１により、タッチパネル走査電圧振幅値（図１６のＡＭＰ）が６Ｖと設定した場合、対向電圧（Ｖｃｏｍ）が０Ｖ〜−１Ｖの液晶表示パネルはタッチパネル走査電圧（Ｖｓｔｃ）として５Ｖを選択し、対向電圧（Ｖｃｏｍ）が−１．０２５〜−１．２Ｖの液晶表示パネルはタッチパネル走査電圧（Ｖｓｔｃ）として４．８Ｖを選択する。
このようにして、液晶表示パネル毎に異なる対向電圧（Ｖｃｏｍ）に対して、一定の振幅値のタッチパネル走査電圧（Ｖｓｔｃ）を得ることができる。
このように、本実施例では、液晶ドライバＩＣ（ＤＲＶ）に、対向電圧（Ｖｃｏｍ）に対して、タッチパネル走査電圧振幅値分、高いタッチパネル走査電圧（Ｖｓｔｃ）を生成して、出力する機能を内蔵している。
液晶表示パネル毎に異なる対向電圧（Ｖｃｏｍ）に対して、液晶表示パネル毎のタッチパネル走査電圧（Ｖｓｔｃ）の振幅値を一定にすることができるため、液晶表示パネル毎のタッチの検出感度を均一にすることができる。さらに、タッチパネル走査電圧（Ｖｓｔｃ）の振幅は小さく設定することもできるため低消費電力にすることもできる。
その上、この機能を、液晶ドライバＩＣ（ＤＲＶ）内部のロジック回路で実施することにより、アナログ回路で実施するよりも回路面積を縮小し、チップサイズ縮小による原価低減を図ることが可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

２，ＳＵＢ１ 第１基板
３，ＳＵＢ２ 第２基板
４ 液晶組成物
５，ＤＲＶ 液晶ドライバＩＣ
２１，ＣＴ，ＣＴ１〜ＣＴ２０ 対向電極
２２ 対向電極信号線
２５ 駆動回路用入力端子
３１ 検出電極
３３ ダミー電極
３６ 検出電極用端子
４０，４４ フロントウィンドウ（又は、保護フィルム）
４１ タッチパネル基板
４２，ＰＡＳ１，ＰＡＳ２ 層間絶縁膜
４３ 保護膜
４５ シールド用の透明電極
５２ 接続部材
５３ 接続用フレキシブル配線基板
１０１ 走査電圧パルス振幅設定レジスタ
１０２ 対向電圧レジスタ
１０３ 論理演算回路
１０４ 走査電圧設定レジスタ
１１１ 走査電圧パルス幅生成回路
１１２ 加算器
１１３ 対向電圧生成回路
２００ 画素部
５０２ 指
ＴＸ タッチパネルの走査電極
ＲＥ タッチパネルの検出電極
ＡＲ 表示領域
ＤＲＴ タッチパネル制御ＩＣ
ＭＦＰＣ メインフレキシブル配線基板
ＴＦＰＣ タッチパネル用フレキシブル配線基板
ＧＥＳ 走査線駆動回路
ＣＴＳＣ 対向電極選択回路
ＣＴＬ 対向電極配線
ＣＤ 裏面側透明導電膜
ＤＥＣ１〜ＤＥＣ２０ アドレスデコーダ回路
ＳＣＨ１〜ＳＣＨ２０ 選択回路
ＩＮＶ１〜ＩＮＶ３ インバータ
ＮＯＲ１，ＮＯＲ２ ノア回路
ＮＡＮＤ１，ＮＡＮＤ２ ナンド回路
ＳＷ スイッチ回路
ＳＴＸ 接続部
ＡＭＰ１〜ＡＭＰ４ アンプ回路
ＤＢＲ１，ＤＢＲ２ 電子可変抵抗回路
Ｃｖｓ 走査電圧安定化容量素子
ＣＶｍ 対向電圧安定化容量素子
ＴＡＭ メインフレキシブル配線基板（ＭＦＰＣ）と接続される端子部、
ＴＡＰ 液晶ドライバＩＣ（ＤＲＶ）の出力端子

Claims (9)

1. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
   前記第２基板は、タッチパネルの検出電極を有し、
   前記各画素は前記第１基板に形成され、画素電極と対向電極とを有し、
   前記対向電極は、複数のブロックに分割されており、
   前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
   前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
   前記液晶表示パネルを駆動し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
   前記駆動回路は、前記対向電極に前記タッチパネル走査電圧を供給するタッチ位置検出期間を、前記画素に映像電圧を書き込む画素書込み期間以外の期間に設定し、前記タッチ位置検出期間に、前記タッチパネル走査電圧とは別のタッチパネル走査信号に従い、同じブロックの前記対向電極に対し連続して複数回、前記タッチパネル走査電圧を供給し、
   前記駆動回路は、タイミング設定レジスタを有し、前記分割された各ブロックの対向電極に対して、順次供給する前記タッチパネル走査電圧の供給開始タイミングを前記タイミング設定レジスタに設定されたデータに基づき調整可能であることを特徴とする液晶表示装置。
2. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
   前記第２基板は、タッチパネルの検出電極を有し、
   前記各画素は前記第１基板に形成され、画素電極と対向電極とを有し、
   前記対向電極は、複数のブロックに分割されており、
   前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
   前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
   前記液晶表示パネルを駆動し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
   前記駆動回路は、前記対向電極に前記タッチパネル走査電圧を供給するタッチ位置検出期間を、前記画素に映像電圧を書き込む画素書込み期間以外の期間に設定し、前記タッチ位置検出期間に、前記タッチパネル走査電圧とは別のタッチパネル走査信号に従い、同じブロックの前記対向電極に対し連続して複数回、前記タッチパネル走査電圧を供給し、
   前記駆動回路は、走査パルス幅レジスタを有し、前記分割された各ブロックの対向電極に対して、順次供給する前記タッチパネル走査電圧の振幅値を前記走査パルス幅レジスタに設定されたデータに基づき調整可能であることを特徴とする液晶表示装置。
3. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、
   前記第２基板は、タッチパネルの検出電極を有し、
   前記各画素は前記第１基板に形成され、画素電極と対向電極とを有し、
   前記対向電極は、複数のブロックに分割されており、
   前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、
   前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、
   前記液晶表示パネルを駆動し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、
   前記駆動回路は、前記対向電極に前記タッチパネル走査電圧を供給するタッチ位置検出期間を、前記画素に映像電圧を書き込む画素書込み期間以外の期間に設定し、前記タッチ位置検出期間に、前記タッチパネル走査電圧とは別のタッチパネル走査信号に従い、同じブロックの前記対向電極に対し連続して複数回、前記タッチパネル走査電圧を供給し、
   前記駆動回路は、タイミング設定レジスタと走査パルス幅レジスタを有し、前記分割された各ブロックの対向電極に対して、順次供給する前記タッチパネル走査電圧の供給開始タイミングを前記タイミング設定レジスタに設定されたデータに基づき調整可能であるとともに、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧の振幅値を前記走査パルス幅レジスタに設定されたデータに基づき調整可能であることを特徴とする液晶表示装置。
4. 前記第１基板は、前記各画素に映像電圧を入力する複数の映像線を有し、
   前記駆動回路は、前記映像線上の映像電圧の電圧遷移タイミング時点から所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項１乃至請求項３いずれか一項に記載の液晶表示装置。
5. 前記第１基板は、前記各画素に走査電圧を入力する複数の走査線を有し、
   前記駆動回路は、前記走査電圧の立ち上がり時点、あるいは、前記走査電圧の立ち下がり時点から所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項１乃至請求項３いずれか一項に記載の液晶表示装置。
6. 前記駆動回路は、前記タイミング設定レジスタに設定されたデータに基づき所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項１または請求項３に記載の液晶表示装置。
7. 前記駆動回路は、前記対向電圧と、前記走査パルス幅レジスタに設定されたデータに基づき、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧の振幅値を決定することを特徴とする請求項２または請求項３に記載の液晶表示装置。
8. 前記駆動回路は、前記分割された各ブロックの対向電極に、前記タッチパネル走査電圧と前記対向電圧とを切り替えて出力するスイッチング素子をさらに有することを特徴とする請求項１乃至請求項３いずれか一項に記載の液晶表示装置。
9. 前記タッチパネル走査電圧は、交流信号である前記タッチパネル走査信号に従い選択されることを特徴とする請求項８に記載の液晶表示装置。

Images