JP5185155B2 - 液晶表示装置 - Google Patents

Description

本発明は、タッチパネルを備える液晶表示装置に関する。

近年の電子機器には、操作性の向上やボタンの削減によるコスト削減、軽薄短小化等のためにタッチパネルが一体になった液晶表示装置が数多く使用されている。しかしながら、液晶パネルや液晶ドライバＩＣ（Integrated Circuit）で発生する電磁ノイズの影響（ＥＭＩ：Electromagnetic Interference）により、タッチパネルが誤動作を起こすという問題が発生している。例えば、タッチペンを使って液晶パネルに描画しているときにノイズが発生すると、液晶パネルにタッチペンが接触していることを示す信号が途切れてしまい、タッチペンの動きに忠実な図形を描けないことがある。

このような不具合は、具体的には、以下のようなノイズにより生じる。

（１）液晶パネル上の信号線の電圧が急激に変化することによって液晶パネルから発生するノイズ。

（２）対向電極電圧Ｖｃｏｍの急峻な立ち上がりや立下りによって発生する高周波ノイズ。

（３）液晶ドライバＩＣが生成するアナログ画素電圧Ｖｓｉｇの急峻な立ち上がりや立下りによって発生するノイズ。

（４）対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓのいずれか一方のノイズが他方に影響することにより発生するノイズ。

液晶パネルや液晶ドライバＩＣから発生するこれらのノイズがタッチパネルに伝達するのを防止するためには、例えば、液晶パネルとタッチパネルとの間に透明なシールド板を配置することが考えられる。しかしながら、シールド板は十分な厚さがないとシールド効果が得られない。一方、シールド効果が得られる厚さのシールド板を用いると、十分な透明度が得られず、画面が暗くなるおそれがある。また、シールド板を用いると部品コストが上昇し、製造工程も複雑化してしまう。このように、シールド板によってノイズを抑制する手法は必ずしも適切とはいえない。

また、特許文献１には、タッチパネルデータの中から、液晶パネルのノイズの影響を受けているデータを破棄する技術が開示されている。しかしながら、特許文献１では、ノイズを積極的に抑制しているわけではないため、信頼性に欠け、誤動作の問題を根本的に解決できる保証はない。

特開平１１−１８４６３０号公報

本発明は、液晶パネルや液晶ドライバＩＣから発生するノイズを抑制してタッチパネルの誤動作を防止可能な液晶表示装置を提供するものである。

本発明の一態様によれば、マトリクス状に配置される信号線および走査線と、前記信号線および走査線の各交差箇所に対応づけて配置される画素回路と、を有する画素アレイ部と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部と、を備え、前記画素回路は、画素スイッチング素子と、前記画素スイッチング素子の一端に接続される画素電極と対向電極との間に形成される液晶容量と、前記画素電極と補助容量線との間に形成される補助容量と、を有し、少なくとも前記画素アレイ部にタッチパネルを貼り付け可能な液晶表示装置において、前記信号線駆動部は、前記信号線を極性反転駆動する際に前記画素アレイ部周辺から発生された電磁ノイズにより前記タッチパネルが誤動作しないように、前記走査線駆動部が新たな走査線を駆動する前の水平ブランキング期間内にすべての信号線にプリチャージ電圧を供給するプリチャージ回路と、前記信号線に供給されるアナログ画素電圧を生成する第１の電圧生成回路と、前記対向電極に供給される対向電極電圧を生成する第２の電圧生成回路と、前記信号線を極性反転駆動する際に前記画素アレイ部周辺から発生された電磁ノイズにより前記タッチパネルが誤動作しないように、前記第１および第２の電圧生成回路の少なくとも一方で生成された電圧のセトリング時間を調整するセトリング調整回路と、を有することを特徴とする液晶表示装置が提供される。

本発明によれば、液晶パネルや液晶ドライバＩＣから発生するノイズを抑制してタッチパネルの誤動作を防止できる。

本発明の第１の実施形態に係るタッチパネル付きの液晶表示装置の概略構成を示す図。 本発明の第１の実施形態に係る液晶表示装置の内部構成示すブロック図。 プリチャージ回路１００の内部構成の一例を示す図。 液晶ドライバＩＣ２の動作の一例を示すタイミング図。 本発明の第２の実施形態に係る液晶表示装置の内部構成を示すブロック図。 Ｖｃｏｍセトリング調整回路１０１の内部構成の一例を示す図。 Ｖｃｏｍセトリング調整回路１０１の動作の一例を示すタイミング図。 本発明の第３の実施形態に係る液晶表示装置の内部構成を示すブロック図。 Ｖｓｉｇセトリング調整回路１０２の内部構成の一例を示す図。 タイミング調整回路１０３の内部構成の一例を示す図。 本発明の第４の実施形態に係る液晶表示装置の内部構成を示すブロック図。 Ｖｃｏｍ生成回路１０４およびＶｃｓ生成回路１０５の内部構成の一例を示す回路図。

以下、本発明に係る液晶表示装置の実施形態について、図面を参照しながら具体的に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るタッチパネル付きの液晶表示装置の概略構成を示す図である。図１の液晶表示装置は、液晶パネル１と、液晶ドライバＩＣ２と、タッチパネル（ＴＰ：Touch Panel）３と、タッチパネルドライバＩＣ４とを備えている。この液晶表示装置は、ホストプロセッサ５と種々のデータの送受を行う。

ホストプロセッサ５の命令に基づいて、液晶ドライバＩＣ２は液晶パネル１を駆動する。液晶パネル１には画像や文字等が表示される。また、ホストプロセッサ５の命令に基づいて、タッチパネルドライバＩＣ４はタッチパネル３を駆動する。さらに、ホストプロセッサ５は、指先やタッチペン等（不図示）がタッチパネル３に接触しているか否か、および、接触している位置を示す情報を取得する。この情報に基づいて、液晶パネル１上に描画したり、ホストプロセッサ５で種々の処理を行ったりすることができる。

タッチパネル３の接触位置の検出手法として、例えば抵抗膜方式が用いられる。抵抗膜方式のタッチパネルは、ベースとなるガラス面の表面に小さなスペーサをはさんで、フィルムが貼り付けられた構造となっている。ガラス面およびフィルムには、例えばＩＴＯ（Indium Tin Oxide）からなる透明電極が貼り付けられ、これら透明電極はスペーサを介して対向配置されている。指先等がフィルム面に接触していない状態では、フィルム面の透明電極とガラス面の透明電極とは接触せず、電流は流れない。一方、指先等がフィルム面に接触すると、フィルム面がたわみ、両透明電極が互いに接触して電流が流れる。これにより、接触していることを検出できる。また、接触位置に応じて、検出される電圧が異なる。よって、この電圧を測定することで接触位置を検出できる。抵抗膜方式のタッチパネルを用いると、安価で精度良く接触位置を検出できる。

また、タッチパネル３として、静電容量方式のタッチパネルを用いてもよい。静電容量方式のタッチパネルでは、指先が近づくとタッチパネルの表面電荷が変化することを利用し、その変化を捉えることでタッチ位置を検出できる。静電容量方式のタッチパネルを用いると、抵抗膜方式と比べて、液晶表示装置の画面を明るくできるというメリットがある。

タッチパネル３の方式には、他にも赤外線方式や電磁誘導方式等があるが、用途に応じて使い分ければよく、本実施形態では特にタッチパネル３の方式に何ら限定はない。

本実施形態は、液晶パネル１から発生するノイズによってタッチパネル３が誤動作しないように、ノイズを抑制するものである。

図２は、本発明の第１の実施形態に係る液晶表示装置の内部構成を示すブロック図である。液晶パネル１は、ゲート回路用電源１１と、ゲート回路１２（走査線駆動部）と、画素アレイ部２０とを備えている。これらは、例えば低温ポリシリコン技術で形成される。画素アレイ部２０には、水平方向に走査線１４が、垂直方向に信号線１５がそれぞれ配置されており、走査線１４および信号線１５の各交差箇所に画素回路１３が形成される。液晶パネル１上には、少なくとも画素アレイ部２０を覆うように、透明なタッチパネル３が貼り付けられている。

本実施形態では、画素アレイ部２０が４８０本の走査線１４と、６４０本の信号線１５とを有し、６４０＊４８０個の画素回路１３がマトリクス状に配置されている例を示す。また、液晶パネル１は１秒間に６０枚の画像（フレーム）を表示する例を示す。

図２は、画素回路１３の内部構成の一例を示している。画素回路１３は、画素ＴＦＴ（Thin Film Transistor）１６（画素スイッチング素子）と、液晶容量１７と、画素ＩＴＯ１８（画素電極）と、補助容量１９とを有する。画素ＴＦＴ１６のゲートは走査線１４に、ソースは信号線１５に、ドレインは透明電極である画素ＩＴＯ１８に接続されている。また、補助容量１９は、画素ＩＴＯ１８と補助容量線との間に形成されている。

液晶パネル１は、数μｍの間隔を隔てて２枚のガラス基板（不図示）を対向配置して、これらガラス基板の間に液晶材料を密封した構造である。２枚のガラス基板のうち一方は画素アレイ基板、他方は対向電極基板と呼ばれる。画素アレイ基板上の画素ＩＴＯ１８と対向電極基板上の対向電極との間に液晶容量１７が形成されている。対向電極基板上には、対向電極の他に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色のカラーフィルタが配置されている。対向電極基板の裏面側から画素アレイ基板に向けて白色のバックライトが入射される。対向電極にはすべての画素回路１３に共通の対向電極電圧Ｖｃｏｍが供給される。また、補助容量線にはすべての画素回路１３に共通の補助容量線電圧Ｖｃｓが供給される。

次に、液晶パネル１の動作の一例を説明する。ゲート回路１２は、液晶ドライバＩＣ２から出力されるタイミング信号に基づいて走査線電圧を生成し、走査線１４を順次選択および駆動する。選択された走査線１４が接続された画素ＴＦＴ１６がオンし、液晶ドライバＩＣ２から信号線１５を介して画素ＩＴＯ１８に画素電圧が供給される。この画素電圧により液晶容量１７の両端電圧が変化し、液晶材料の配向が変化する。この液晶材料が光シャッターとなり、配向に応じてバックライトの透過度合いが制御される。このようにして、液晶パネル１は映像を表示することができる。液晶容量１７は、供給された画素電圧に応じた電荷を蓄積し、次の信号が入力されるまで電荷を保持する。また、補助容量１９は液晶容量１７に蓄積された電荷の漏洩を抑制する。

上述した液晶パネル１の構成と動作は一例に過ぎず、本実施形態に係る液晶表示装置は図２に示すものには限られない。

液晶ドライバＩＣ２は、インターフェース（Ｉ／Ｆ）回路２１と、ＧＲＡＭ回路２２と、タイミング回路２３と、シフトレジスタ回路２４と、ＤＡＣ（Digital to Analog Converter）回路２５と、アンプ回路２６と、アナログスイッチ回路２７と、電源回路２８と、電圧生成回路２９と、プリチャージ回路１００とを備えている。

液晶ドライバＩＣ２には、ホストプロセッサ５から映像信号および各種制御信号が入力される。これらの信号はいずれもディジタル信号である。液晶ドライバＩＣ２は、ホストプロセッサ５からの映像信号をアナログの画素電圧に変換して所定のタイミングで信号線１５を駆動する信号線駆動部として機能する。

電圧生成回路２９は、対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓとを生成し、液晶パネル１内の対向電極および補助容量線に供給する。電圧生成回路２９は、焼き付きを防止するために走査線毎およびフレーム毎に対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓの極性を反転させる。電源回路２８は、液晶ドライバＩＣ２内の各回路に電源を供給する。

インターフェース回路２１は、ホストプロセッサ５と液晶ドライバＩＣ２との間で各種信号を送受する。ホストプロセッサ５からの映像信号は、例えば８ビットのディジタル信号である。ＧＲＡＭ回路２２は、例えば、この映像信号を一時的に保存する目的に用いられる。あるいはＧＲＡＭ回路２２を、タッチパネル３の接触位置検出データを一時的に保存する目的に用いてもよい。タイミング回路２３は、ホストプロセッサ５からの映像信号と各種制御信号とに基づいて、信号線１５および走査線１４を駆動するための各種タイミング信号を生成する。タイミング信号は、シフトレジスタ回路２４と、アナログスイッチ回路２７と、プリチャージ回路１００と、液晶パネル１内のゲート回路１２とに入力される。

シフトレジスタ回路２４は、映像信号を信号線の駆動順に並び換えたＲ画素データ、Ｇ画素データおよびＢ画素データを出力する。より具体的には以下の通りである。シフトレジスタ回路２４は、まず１走査線上のすべてのＲ画素データを同時に出力し、その後同様に、同じ走査線上のＧ画素データ、Ｂ画素データを順に出力する。以後、同様に、各走査線ごとに、各色の画素データを順に出力していく。シフトレジスタ回路２４が同時に出力する液晶表示信号の数は、水平方向の画素数である６４０本である。

ＤＡＣ回路２５は、シフトレジスタ回路２４から出力された各色の画素データをアナログ信号に変換する。アンプ回路２６は、液晶パネル１を駆動できる電圧レベルまでアナログ信号を増幅する。以下では、増幅されたアナログ信号をアナログ画素電圧Ｖｓｉｇと呼ぶ。

アナログスイッチ回路２７は、アナログ画素電圧Ｖｓｉｇを所定のタイミングで液晶パネル１の信号線１５に出力する。液晶パネル１には、Ｒ用、Ｇ用およびＢ用の信号線１５がそれぞれ水平方向の画素数だけ配線されている。よって、信号線１５の数は合計で６４０＊３＝１９２０本である。アナログスイッチ回路２７は、タイミング信号に基づいてアナログ画素電圧Ｖｓｉｇをどの色に対応した信号線１５に出力するかを切替える。

本実施形態の特徴の一つは、液晶ドライバＩＣ２内にプリチャージ回路１００を設けた点である。プリチャージ回路１００は、ゲート回路１２が新たな走査線１５を駆動する前の水平ブランキング期間に全信号線１５をプリチャージする。図３は、プリチャージ回路１００の内部構成の一例を示す図である。プリチャージ回路１００は、プリチャージ制御回路６１と、各信号線１５のそれぞれごとに設けられるスイッチ６２とを有する。プリチャージ制御回路６１は、タイミング回路２３が生成するタイミング信号に基づいて、所定のタイミングでスイッチ６２をすべてオンする。より具体的には、水平ブランキング期間にすべてのスイッチ６２がオンして、全信号線１５が同一のプリチャージ電圧Ｖｐｒｅにプリチャージされる。

上述したように、対向電極電圧Ｖｃｏｍの極性は走査線毎およびフレーム毎に反転するので、信号線１５の極性も同様に反転する。プリチャージを行わないとすると、信号線１５の電圧は正の電圧（例えば＋４Ｖ）から負の電圧（例えば−４Ｖ）へ、あるいは、負の電圧から正の電圧へと大きく変化することになる。これにより、液晶パネル１全体から電磁ノイズが発生し、タッチパネル３の誤動作を引き起こしてしまう。

そこで、水平ブランキング期間中にプリチャージ回路１００が全信号線１５をプリチャージする。信号線１５をプリチャージすることにより、信号線１５の電圧が急激に変化することがなくなり、ノイズの発生を抑えることができる。

プリチャージ電圧Ｖｐｒｅは、予め定めた値（例えば、＋４Ｖと−４Ｖの中間である０Ｖ）でもよいし、製造段階で最適な値に設定してもよい。一旦設定した後に変更する必要はない。

図４は、液晶ドライバＩＣ２の動作の一例を示すタイミング図であり、横軸は時間、縦軸は各信号の電圧である。信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢ，ＳＷｐｒｅは、いずれもスイッチを制御するディジタル信号である。信号ＡＳＷＲがハイであれば、アナログ画素電圧ＶｓｉｇがＲ用の信号線１５に入力される。信号ＡＳＷＧ，ＡＳＷＢについても同様である。また、信号ＳＷｐｒｅがハイであればスイッチ６２をオンし、ロウであればスイッチ６２をオフする。

図４を用いて、液晶ドライバＩＣ２の動作を説明する。水平ブランキング期間が終了すると、まず、プリチャージ制御回路６１は信号ＳＷｐｒｅをハイに設定し、スイッチ６２がオンする（時刻ｔ１）。これにより、全ての信号線１５の電圧がプリチャージ電圧Ｖｐｒｅにプリチャージされる。また、時刻ｔ１では対向電極電圧Ｖｃｏｍの極性が反転する。その後、プリチャージ制御回路６１は信号ＳＷｐｒｅをロウに設定し、スイッチ６２はオフする（時刻ｔ２）。時刻ｔ２以降は、信号線１５にはプリチャージ電圧Ｖｐｒｅが印加されなくなる。プリチャージが行われる時刻ｔ１〜ｔ２は、アナログ画素電圧Ｖｓｉｇが信号線１５に供給される時刻ｔ３より前の水平ブランキング期間中に設定される。

次に、アナログスイッチ回路２７は、信号ＡＳＷＲをハイに設定し、アナログ画素電圧ＶｓｉｇがＲ用の信号線１５に入力される（時刻ｔ３）。時刻ｔ３〜ｔ４においては、シフトレジスタ回路２４はＲ用の液晶表示信号を出力する。また、図示していないが、ゲート回路１２は１つの走査線１４を選択している。よって時刻ｔ３〜ｔ４において、１走査線分のＲ用の画素電圧が、ゲート回路１２によって選択された画素回路１３に供給される。信号線１５はプリチャージ電圧Ｖｐｒｅにプリチャージされているので、アナログ画素電圧Ｖｓｉｇが入力されたときに信号線１５の電圧が急激に変化することはなく、ノイズの発生を抑えることができる。

以下同様にして、時刻ｔ５〜ｔ６でＧ用の、時刻ｔ７〜ｔ８でＢ用の画素電圧がそれぞれ対応する画素回路１３に供給される。時刻ｔ８〜ｔ９は水平ブランキング期間である。時刻ｔ１〜ｔ９で１走査線分の処理を完了する。

時刻ｔ９以降は、次の走査線上の画素回路１３に画素電圧を供給することになる。よって、信号線１５をプリチャージすべく、プリチャージ制御回路６１は信号ＳＷｐｒｅをハイに設定する。同時に、電圧生成回路２９は、対向電極電圧Ｖｃｏｍの極性を反転する（時刻ｔ９）。また、ゲート回路１２は次の走査線１４を選択する。以降の動作は時刻ｔ１〜と同様である。

本実施形態では、垂直方向の画素数を４８０個とし、液晶パネル１が１秒間に６０フレーム表示する例を示している。よって、時刻ｔ１〜ｔ９は、１／４８０／６０＝約３５μｓである。この時間内に、プリチャージ（時刻ｔ１〜ｔ２）およびアナログ画素電圧Ｖｓｉｇの設定（時刻ｔ３〜ｔ４，ｔ５〜ｔ６，ｔ７〜ｔ８）が行われる。

このように、第１の実施形態では、プリチャージ回路１００を設け、水平ブランキング期間中に、全信号線１５をプリチャージする。そのため、極性反転駆動を行っても、信号線１５の電圧が急激に変化することがなく、液晶パネル１から発生される電磁ノイズを抑制できる。このため、このノイズに起因するタッチパネル３の誤動作を防止できる。

（第２の実施形態）
第２の実施形態は、対向電極電圧Ｖｃｏｍのセトリング時間を調整するものである。

図５は、本発明の第２の実施形態に係る液晶表示装置の内部構成を示すブロック図である。図５では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。図５の液晶ドライバＩＣ２は、図２の構成に加えてＶｃｏｍセトリング調整回路１０１をさらに備えている。Ｖｃｏｍセトリング調整回路１０１は、電圧生成回路２９（第２の電圧生成回路）が生成する電圧Ｖｃｏｍ０に基づいて対向電極電圧Ｖｃｏｍを生成し、液晶パネル１内の対向電極に供給する。

Ｖｃｏｍセトリング調整回路１０１は、対向電極電圧Ｖｃｏｍのセトリング時間の調整を行う。ここで、対向電極電圧Ｖｃｏｍのセトリング時間とは、対向電極電圧Ｖｃｏｍの電圧値が一方の極性の電圧から変化し始めて、他方の極性の電圧に収束するまでに要する時間をいう。

図６は、Ｖｃｏｍセトリング調整回路１０１の内部構成の一例を示す図である。Ｖｃｏｍセトリング調整回路１０１は、信号遅延時間がそれぞれ異なる複数のバッファ回路３１と、バッファ選択回路３２とを有する。バッファ選択回路３２は、いずれか１つのバッファ回路３１のみから電圧が出力されるようバッファ回路３１を制御し、対向電極電圧Ｖｃｏｍのセトリング時間を調整する。

図７は、Ｖｃｏｍセトリング調整回路１０１の動作の一例を示すタイミング図であり、横軸は時間、縦軸は電圧である。図４で説明したように、時刻ｔ１およびｔ９で対向電極電圧Ｖｃｏｍの極性は反転する。以下の説明では、対向電極電圧Ｖｃｏｍの極性は、時刻ｔ１で負から正に反転し、時刻ｔ９で正から負に反転するものとする。

時刻ｔ１で、電圧生成回路２９は電圧Ｖｃｏｍ０の極性を負から正へ急峻に立ち上げる。対向電極電圧Ｖｃｏｍは、バッファ回路３１の駆動力に応じた所定の期間の後に一定の正の電圧に収束する。バッファ選択回路３２が駆動力の高いバッファ回路３１を選択した場合は、曲線Ｃ１のように時刻ｔ１から短時間のうちに対向電極電圧Ｖｃｏｍが正の電圧に収束する。すなわち、セトリング時間が短い。バッファ選択回路３２が駆動力の低いバッファ回路３１を選択した場合は、曲線Ｃ２のように時刻ｔ１から対向電極電圧Ｖｃｏｍが正の電圧に収束するまでの時間が長い。すなわち、セトリング時間が長い。このようにして、対向電極電圧Ｖｃｏｍのセトリング時間を調整できる。調整するセトリング時間は、例えば数μｓとする。

急激に変化する信号には高周波成分が含まれている。したがって、対向電極電圧Ｖｃｏｍが急激に変化すると、高周波ノイズを発生し、タッチパネル３が誤動作する要因となる。そこで、本実施形態のＶｃｏｍセトリング調整回路１０１は、対向電極電圧Ｖｃｏｍが急激に変化しないようにセトリング時間を調整する。より具体的には、対向電極電圧Ｖｃｏｍの立ち上がりおよび立ち下がりエッジをなまらせる。これにより、対向電極電圧Ｖｃｏｍの信号は高周波成分を含まなくなり、高周波ノイズを抑えることができる。

対向電極電圧Ｖｃｏｍのセトリング時間が長いほど、液晶パネル１から発生されるノイズは小さくなるが、セトリング時間が長すぎると、アナログ画素電圧Ｖｓｉｇを信号線１５に入力する時間（図４の時刻ｔ３〜ｔ８）が十分に確保できなくなる。対向電極電圧Ｖｃｏｍの極性が確定する前にアナログ画素電圧Ｖｓｉｇを信号線１５に入力すると、極性判定駆動が正しく行われなくなり、所望の映像を液晶パネル１に正しく表示できないためである。よって、バッファ選択回路３２は、ホストプロセッサ５から液晶ドライバＩＣ２に入力される映像信号や各種制御信号に応じた映像を正しく表示できる範囲で、できる限りセトリング時間が長くなるバッファ回路３１を選択する。この選択は製造段階で行えば、その後変更する必要はない。

その他の動作は第１の実施形態と同様である。

このように、第２の実施形態ではＶｃｏｍセトリング調整回路１０１を設け、極性反転駆動を行っても対向電極電圧Ｖｃｏｍが急激に変化しないように、対向電極電圧Ｖｃｏｍのセトリング時間を調整する。そのため、対向電極電圧Ｖｃｏｍが高周波ノイズを発生させず、液晶パネル１から発生される電磁ノイズに起因するタッチパネル３の誤動作を防止できる。

（第３の実施形態）
第３の実施形態は、アナログ電圧Ｖｓｉｇのセトリング時間を調整するものである。

図８は、本発明の第３の実施形態に係る液晶表示装置の内部構成を示すブロック図である。図８では、図５と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。図８の液晶ドライバＩＣ２は、図５の構成に加えてＶｓｉｇセトリング調整回路１０２と、タイミング調整回路（タイミング調整部）１０３とをさらに備えている。

Ｖｓｉｇセトリング調整回路１０２は、アンプ回路２６（第１の電圧生成回路）とアナログスイッチ回路２７との間に接続されている。Ｖｓｉｇセトリング調整回路１０２は、アナログ画素電圧Ｖｓｉｇのセトリング時間を調整し、生成したアナログ画素電圧Ｖｓｉｇをアナログスイッチ回路２７に出力する。ここで、アナログ画素電圧Ｖｓｉｇのセトリング時間とは、アナログ画素電圧Ｖｓｉｇの電圧値が変化し始めて、一定の電圧に収束するまでに要する時間をいう。

タイミング調整回路１０３は、タイミング回路２３とアナログスイッチ回路２７との間に接続されている。タイミング調整回路１０３は、図４のディジタル信号ＡＳＷＲ，ＡＳＷＧ，ＡＳＷＢの動作タイミングを調整する。

図９は、Ｖｓｉｇセトリング調整回路１０２の内部構成の一例を示す図である。Ｖｓｉｇセトリング調整回路１０２は、複数のバッファ回路４１と、バッファ選択回路４２とを有する。図９に示すＶｓｉｇセトリング調整回路１０２がアナログ画素電圧Ｖｓｉｇのそれぞれごとに設けられる。

Ｖｓｉｇセトリング調整回路１０２の構成および動作は、図６のＶｃｏｍセトリング調整回路１０１と同様である。すなわち、Ｖｓｉｇセトリング調整回路１０２はアナログ画素電圧Ｖｓｉｇが急激に変化しないようセトリング時間を調整する。セトリング時間は、例えば数μｓとする。これによりアナログ画素電圧Ｖｓｉｇの急峻な立ち上がりや立下りによって発生するノイズを抑えることができる。

アナログ画素電圧Ｖｓｉｇのセトリング時間が長い場合、アナログスイッチ回路２７にアナログ画素電圧Ｖｓｉｇが入力されるタイミングと、アナログスイッチ回路２７が切り替わるタイミングがずれるおそれがある。タイミングがずれると、例えば図４において、時刻ｔ３で信号ＡＳＷＲがハイになるが、セトリング時間が長いために時刻ｔ３では未だＲ用のアナログ画素電圧Ｖｓｉｇがアナログスイッチ回路２７に入力されていない、ということが起こりうる。この場合、液晶パネル１に正しく映像が表示できなくなる。

そこで、タイミング調整回路１０３は、アナログ画素電圧Ｖｓｉｇのセトリング時間に合わせて、アナログスイッチ回路２７のタイミング信号を遅延させ、アナログスイッチ回路２７の切替タイミングを制御する。

図１０は、タイミング調整回路１０３の内部構成の一例を示す図である。タイミング調整回路１０３はセレクタ５１を有する。タイミング回路２３は、遅延時間がそれぞれ異なる複数のタイミング候補信号を生成し、タイミング調整回路１０３に出力する。タイミング調整回路１０３内のセレクタ５１は、これらのタイミング候補信号のうちの１つをタイミング信号として選択してアナログスイッチ回路２７に出力する。

より具体的には、アナログ画素電圧Ｖｓｉｇのセトリング時間が長いほど、セレクタ５１は遅延時間の長いタイミング候補信号をタイミング信号として選択する。このように調整することにより、アナログ画素電圧Ｖｓｉｇが入力されるタイミングに同期してタイミング信号がアナログスイッチ回路２７に入力される。その結果、アナログ画素電圧Ｖｓｉｇと同期したタイミングで信号ＡＳＷＲ等がハイになり、確実にアナログ画素電圧Ｖｓｉｇを信号線１５に入力できる。

アナログ画素電圧Ｖｓｉｇのセトリング時間およびタイミング信号の遅延時間は、第２の実施形態と同様に、映像が正しく表示できる範囲で、できる限りセトリング時間が長くなるように設定される。この設定は製造段階で行い、その後変更することはない。

その他の動作は第２の実施形態と同様である。

このように、第３の実施形態では、Ｖｓｉｇセトリング調整回路１０２を設け、アナログ画素電圧Ｖｓｉｇが急激に変化しないよう制御にする。そのため、アナログ画素電圧Ｖｓｉｇの急峻な立ち上がりや立下りによって発生するノイズを発生させず、液晶パネル１から発生するノイズに起因するタッチパネル３の誤動作を抑えることができる。また、タイミング調整回路１０３を設け、アナログ画素電圧Ｖｓｉｇのセトリング時間に合わせて、アナログスイッチ回路２７の切替タイミングを制御する。そのため、アナログ画素電圧Ｖｓｉｇのセトリング時間を任意に調整しても、確実に正しい映像を液晶パネル１に表示させることができる。

なお、アナログ画素電圧Ｖｓｉｇのセトリング時間が短く設定される場合は、タイミング調整回路１０３を省略してもよい。この場合、図８より液晶ドライバＩＣ２の規模を小さくすることができる。

（第４の実施形態）
第１〜第３の実施形態では、電圧生成回路２９で対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓとを生成していた。これに対し、以下で説明する第４の実施形態は、対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓとを別の回路で生成するものである。

図１１は、本発明の第４の実施形態に係る液晶表示装置の内部構成を示すブロック図である。図１１では、図８と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。図１１の液晶ドライバＩＣ２は、図８の電圧生成回路２９に換えて、Ｖｃｏｍ生成回路１０４とＶｃｓ生成回路１０５とを備えている。

第１〜第３の実施形態のように、対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓとを単一の電圧生成回路２９で生成すると、対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓの一方に発生したノイズが他方に影響するおそれがある。そこで、本実施形態では電圧生成回路２９を分離し、Ｖｃｏｍ生成回路１０４が対向電極電圧Ｖｃｏｍを生成し、Ｖｃｓ生成回路１０５が補助容量線電圧Ｖｃｓを生成するようにする。

図１２は、Ｖｃｏｍ生成回路１０４およびＶｃｓ生成回路１０５の内部構成の一例を示す回路図である。Ｖｃｏｍ生成回路１０４は、直列接続されたバッファ回路７１（第２のバッファ回路）と結合容量７２とを有する。Ｖｃｓ生成回路１０５は、バッファ回路７３（第１のバッファ回路）を有する。バッファ回路７１，７３には電源回路２８（基準電圧生成回路）から対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓとを生成するために用いられる基準電源ＲＥＶが供給される。基準電圧ＲＥＶに基づいて、バッファ回路７１および結合容量７２が対向電極電圧Ｖｃｏｍを、バッファ回路７３が補助容量線電圧Ｖｃｓをそれぞれ生成する。なお、結合容量７２は、フリッカ対策用に設けられている。その他の動作は第３の実施形態と同様である。

このように、第４の実施形態では、対向電極電圧Ｖｃｏｍおよび補助容量線電圧Ｖｃｓを生成する回路を分離する。そのため、対向電極電圧Ｖｃｏｍと補助容量線電圧Ｖｃｓの一方で発生したノイズが他方に影響するおそれを回避でき、結果として、液晶パネル１から発生される電磁ノイズを削減でき、タッチパネル３の誤動作を防止できる。

上述した各実施形態は本発明の一例にすぎず、種々の変形が可能である。例えば、図１１の液晶ドライバＩＣ２における各回路のうち、ノイズ抑制の効果が高い回路のみを採用し、他を省略してもよい。すなわち、液晶ドライバＩＣ２内に、プリチャージ回路１００と、Ｖｃｏｍセトリング調整回路１０１と、Ｖｓｉｇセトリング調整回路１０２と、Ｖｃｏｍ生成回路１０４およびＶｃｓ生成回路１０５との少なくとも一つだけを設けてもよい。また、ＧＲＡＭ回路２２を省略して、安価に液晶ドライバＩＣ２を構成することもできる。さらに、液晶ドライバＩＣ２内の各回路は複数のＩＣに分散されていてもよいし、液晶パネル１上に形成されていてもよい。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１ 液晶パネル
３ タッチパネル
１２ ゲート回路
１３ 画素回路
１４ 走査線
１５ 信号線
１６ 画素ＴＦＴ
１７ 液晶容量
１８ 画素ＩＴＯ
１９ 補助容量
２６ アンプ回路
２７ アナログスイッチ回路
２８ 電源回路
２９ 電圧生成回路
１００ プリチャージ回路
１０１ Ｖｃｏｍセトリング調整回路
１０２ Ｖｓｉｇセトリング調整回路
１０３ タイミング調整回路
１０４ Ｖｃｏｍ生成回路
１０５ Ｖｃｓ生成回路
３１，４１，７１，７３ バッファ回路
３２，４２ バッファ選択回路

Claims (5)

1. マトリクス状に配置される信号線および走査線と、前記信号線および走査線の各交差箇所に対応づけて配置される画素回路と、を有する画素アレイ部と、
   前記走査線を駆動する走査線駆動部と、
   前記信号線を駆動する信号線駆動部と、を備え、
   前記画素回路は、
   画素スイッチング素子と、
   前記画素スイッチング素子の一端に接続される画素電極と対向電極との間に形成される液晶容量と、
   前記画素電極と補助容量線との間に形成される補助容量と、を有し、
   少なくとも前記画素アレイ部にタッチパネルを貼り付け可能な液晶表示装置において、
   前記信号線駆動部は、
   前記信号線を極性反転駆動する際に前記画素アレイ部周辺から発生された電磁ノイズにより前記タッチパネルが誤動作しないように、前記走査線駆動部が新たな走査線を駆動する前の水平ブランキング期間内にすべての信号線にプリチャージ電圧を供給するプリチャージ回路と、
   前記信号線に供給されるアナログ画素電圧を生成する第１の電圧生成回路と、
   前記対向電極に供給される対向電極電圧を生成する第２の電圧生成回路と、
   前記信号線を極性反転駆動する際に前記画素アレイ部周辺から発生された電磁ノイズにより前記タッチパネルが誤動作しないように、前記第１および第２の電圧生成回路の少なくとも一方で生成された電圧のセトリング時間を調整するセトリング調整回路と、を有することを特徴とする液晶表示装置。
2. 前記セトリング調整回路は、
   入力信号の信号遅延時間がそれぞれ異なる複数のバッファ回路と、
   前記複数のバッファ回路から一つを選択して、前記第１および第２の電圧生成回路の少なくとも一方で生成された電圧のセトリング時間を調整するバッファ選択回路と、を有することを特徴とする請求項１に記載の液晶表示装置。
3. 前記信号線駆動部は、
   前記アナログ画素電圧を複数の前記信号線のいずれに供給するかを切替えるアナログスイッチ回路と、
   前記セトリング調整回路で調整したセトリング時間に合わせて、前記アナログスイッチ回路の切替タイミングを制御するタイミング調整部と、を有することを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記補助容量線に供給される補助容量線電圧と、前記対向電極に供給される対向電極電圧とを生成するために用いられる基準電圧を生成する基準電圧生成回路と、
   前記基準電圧に基づいて前記補助容量線電圧を生成する第１のバッファ回路と、
   前記基準電圧に基づいて前記対向電極電圧を生成する第２のバッファ回路と、を備えることを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
5. 前記プリチャージ電圧の電圧レベルの設定と前記セトリング調整回路によるセトリング時間の調整とは、製造段階で行われ、その後の設定変更は行わないことを特徴とする請求項１乃至４のいずれかに記載の液晶表示装置。

Images