JP4627672B2 - 表示装置の駆動方法 - Google Patents

Description

本発明は、電子機器の表示部等に用いられる表示装置の駆動方法に関する。

液晶表示装置はＴＦＴ基板と対向基板（コモン基板）とを対向して貼り合わせ、両基板間に液晶を挟み持つ液晶表示パネルを有している。液晶表示装置では、ＴＦＴ基板に形成された画素電極と対向基板に形成された共通電極との間に印加された電位差に応じて光の透過量が制御され、表示画面に所定階調の画像を表示することが可能になる。両電極にそれぞれ電圧を印加して所定画素に所定電圧を保持するために、ＴＦＴ基板にはソースドライバＩＣとゲートドライバＩＣとが電気的に接続されている。

液晶表示装置は薄型という構造上の特徴を有している。このため、表示部に液晶表示装置を用いたモニタ装置やテレビジョン受像機は薄型の設計が可能になる。しかし、モニタ装置やテレビジョン受像機には、より一層の薄型化及び小型化が要求されている。このため、液晶表示装置に対して一層の薄型化及び小型化の設計が求められている。これに伴い、液晶表示装置の駆動回路を構成する回路部材に対しても薄型化及び小型化の設計が要求されている。

液晶表示パネルを駆動するソースドライバＩＣはプリント回路基板又はガラス材料で形成されたＴＦＴ基板上に実装される。ソースドライバＩＣをＴＦＴ基板上に実装するのは一般的ではなく、主にプリント回路基板上にソースドライバＩＣを実装することが多い。このため、クロック信号や画像データ信号等のデジタル信号はプリント回路基板上に配線された信号線を通してソースドライバＩＣに入力される。

特開２００２−３４１８３１号公報 特開２００３−２８０６００号公報 特開２００４−１６３５３７号公報

上述したように回路部材は薄型化及び小型化が求められているため、ソースドライバＩＣを実装するプリント回路基板（データ側プリント回路基板）は、細長い薄板状の長方形状に形成される。このため、数十ＭＨｚの高周波数（高速）のデジタル信号が通る信号線が密接して配線されてしまう。さらに、データ側プリント回路基板の基準電位配線（グランド（ＧＮＤ）配線の配線領域も細く且つ小面積になりがちである。このように細長い薄板長方形状のデータ側プリント回路基板では、システム側から入力されるクロック信号等の影響で生じるノイズ信号をＧＮＤ配線で十分吸収することができず、当該ノイズ信号がデータ側プリント回路基板に伝播してしまう。薄板長方形状のデータ側プリント回路基板や液晶表示装置の金属板金がアンテナとなり、当該ノイズ信号はＥＭＩノイズ信号として液晶表示装置の外部に放射される。

図１２は、従来の液晶表示装置における各クロック信号のタイミングチャートと、データ側プリント回路基板のＧＮＤ配線に生じるノイズ信号の状態を示している。ＧＮＤ配線に生じるノイズ信号に主に影響を与える信号は、システム側から入力されて最も高速（高周波）な入力クロック信号ＩｎｐｕｔＣＬＫと、入力クロック信号ＩｎｐｕｔＣＬＫから生成される内部クロック信号ＩｎｎｅｒＣＬＫである。図１２に示すように、入力クロック信号ＩｎｐｕｔＣＬＫ及び内部クロック信号ＩｎｎｅｒＣＬＫの立ち上がり又は立ち下がりのタイミングで信号レベルの変化が起こり、当該信号レベルの変化がＧＮＤ配線に生じるノイズ信号となる。このため、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫが同期して立ち上がり及び立ち上がりのタイミングが一致すると、振幅レベルの大きいノイズ信号ＧＮＤｎｏｉｓｅが発生してＧＮＤ配線に強い影響を与える。また、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫが同じ周波数の場合には、信号振幅の変化が周期的に起こるので、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫが共振して大きなうねりが生じる。当該うねりはＧＮＤ配線にノイズ信号ＧＮＤｎｏｉｓｅを重畳させる原因となる。

これらのノイズ信号ＧＮＤｎｏｉｓｅがＥＭＩノイズ信号となり液晶表示装置から発振する。このように、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫによって生じるノイズ信号ＧＮＤｎｏｉｓｅの振幅レベルが増加して液晶表示装置から発振するＥＭＩ信号の振幅レベルが増加すると、液晶モニタ装置や液晶テレビ装置のＥＭＩ規格を満たさなくなる可能性を有している。

本発明の目的は、ＥＭＩノイズ信号を低減させることが可能な表示装置の駆動方法を提供することにある。

上記目的は、入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、前記ブランキング期間での前記内部クロック信号の周波数を前記入力クロック信号の周波数と異ならせ、前記ブランキング期間での前記内部クロック信号を前記内部画像データ信号と非同期で独立して駆動することを特徴とする表示装置の駆動方法によって達成される。

本発明によれば、ＥＭＩノイズ信号を低減した表示装置が実現できる。

本発明の一実施の形態による表示装置の駆動方法について図１乃至図１１を用いて説明する。まず、本実施の形態による表示装置としての液晶表示装置の概略の構成について図１を用いて説明する。図１は、本実施の形態による液晶表示装置１のブロック図である。液晶表示装置１は、薄膜トランジスタ（ＴＦＴ）基板１９と、ＴＦＴ基板１９に対向して貼り合わされた対向基板２１と、両基板１９、２１間に封止された液晶（不図示）とを備えた液晶表示パネル３を有している。液晶表示パネル３の長辺及び短辺の各一端辺近傍には、長辺に沿って延びる薄板長方形状のデータ側プリント回路基板（データ側ＰＣＢ）７と、短辺に沿って延びる薄板長方形状のゲート側プリント回路基板（ゲート側ＰＣＢ）９とがそれぞれ配置されている。

データ側ＰＣＢ７には、例えばソースドライバＩＣ１５ａ〜１５ｆが実装されている。ソースドライバＩＣ１５ａ〜１５ｆの出力端子は、例えばＴＦＴ基板１９の長辺側端部にそれぞれ接続されており、ＴＦＴ基板１９に形成された複数のドレインバスライン（不図示）と電気的に接続されている。ゲート側ＰＣＢ９には、例えばゲートドライバＩＣ１７ａ、１７ｂ、１７ｃが実装されている。ゲートドライバＩＣ１７ａ、１７ｂ、１７ｃの出力端子は、例えばＴＦＴ基板１９の短辺側端部に接続されており、ドレインバスラインに絶縁膜（不図示）を介して交差する複数のゲートバスライン（不図示）と電気的に接続されている。

また、液晶表示装置１は、例えばパーソナルコンピュータ等のシステム装置（不図示）に接続された制御回路部５を有している。制御回路部５はＴｃｏｎ（コントロールＩＣ）１１と、内部電源回路１３とを有している。Ｔｃｏｎ１１には、システム装置から出力されて制御回路部５に入力された入力クロック信号ＩｎｐｕｔＣＬＫ、入力画像データ信号ＩｎｐｕｔＤＡＴＡ及びデータイネーブル信号ＥＮＡＢを含む信号が入力される。入力クロック信号ＩｎｐｕｔＣＬＫ、入力画像データ信号ＩｎｐｕｔＤＡＴＡ及びデータイネーブル信号ＥＮＡＢは、例えばＬＶＤＳ等の差動信号として入力されたり、ＣＭＯＳレベルのデジタル信号として入力されたりする。

入力クロック信号ＩｎｐｕｔＣＬＫは、液晶表示装置１を駆動するための基準クロック信号である。入力画像データ信号ＩｎｐｕｔＤＡＴＡは、液晶表示パネル３に表示する画像データ信号であって、例えば赤色、緑色及び青色のデータ信号で構成されている。赤色、緑色及び青色のそれぞれのデータ信号は、例えば８ｂｉｔのデジタル信号である。データイネーブル信号ＥＮＡＢは、水平走査期間及び垂直走査期間の一部に非表示期間であるデータ待機期間（ブランキング期間）を備え、入力画像データ信号ＩｎｐｕｔＤＡＴＡのデータ表示期間及び表示位置を制御するようになっている。

Ｔｃｏｎ１１は、入力クロック信号ＩｎｐｕｔＣＬＫ、データイネーブル信号ＥＮＡＢ及び入力画像データ信号ＩｎｐｕｔＤＡＴＡに基づいて内部クロック信号ＩｎｎｅｒＣＬＫ、各種制御信号及び内部画像データ信号ＩｎｎｅｒＤＡＴＡを生成する。各種制御信号はソースドライバＩＣ１５ａ〜１５ｆ及びゲートドライバＩＣ１７ａ、１７ｂ、１７ｃを駆動するために必要な信号、例えばスタートパルス信号等である。ソースドライバＩＣ１５ａ〜１５ｆには、内部クロック信号ＩｎｎｅｒＣＬＫ、各種制御信号の一部及び内部画像データＩｎｎｅｒＤＡＴＡが入力される。内部画像データＩｎｎｅｒＤＡＴＡは、内部クロック信号ＩｎｎｅｒＣＬＫに同期してソースドライバＩＣ１５に順次取り込まれる。一水平ライン（１本のゲートバスライン）分の内部画像データＩｎｎｅｒＤＡＴＡの取り込みが終了すると、ソースドライバＩＣ１５ａ〜１５ｆは内部画像データＩｎｎｅｒＤＡＴＡの階調に基づいてデジタルアナログ変換して画素に印加する階調電圧を生成する。一水平ライン分の階調電圧が液晶表示パネル３に同時に書き込まれる。

Ｔｃｏｎ１１から出力された残余の各種制御信号によりゲートドライバＩＣ１７ａ〜１７ｆは駆動され、階調電圧の出力タイミングに合わせて、所定のゲートバスラインにゲートパルスを出力する。ゲートパルスが印加されると、当該所定ゲートバスラインに接続されたＴＦＴはＯＮ状態になり、所定の画素に階調電圧が書き込まれる。ゲートパルスは一水平期間にほぼ等しい時間の間だけ所定のゲートバスラインに出力される。所定ゲートバスラインへのゲートパルスの出力が終了すると、当該ゲートバスラインに接続されたＴＦＴはＯＦＦ状態になる。画素に書き込まれた階調電圧は次フレームでの書き込み期間になるまで、画素に形成された液晶容量で保持される。以下同様の動作が繰り返されて、液晶表示装置１は内部画像データＩｎｎｅｒＣＬＫに基づく画像を表示画面に表示できる。

一方、内部電源回路１３には、直流の電源電圧ＩｎｐｕｔＶＤＤが入力される。電源電圧ＩｎｐｕｔＶＤＤは、例えば３Ｖの直流電圧である。内部電源回路１３は、例えば電源電圧ＩｎｐｕｔＶＤＤを直流−直流変換（ＤＣ−ＤＣ変換）して、階調電圧の基準電圧となるリファレンス電圧Ｖｒｅｆやゲートパルスの高電圧側及び低電圧側の電圧ＶＧＨ、ＶＧＬ等を生成する。

以下図１に示す液晶表示装置１を例にとって表示装置の駆動方法について実施例を用いてより具体的に説明する。

（実施例１）
本実施例による表示装置としての液晶表示装置の駆動方法について図２及び図３を用いて説明する。図２は、実施例１による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示している。図３は、入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。図２に示すように、内部クロック信号生成回路は、３つのＮＯＲ回路２３、２９、３１と、Ｄフリップフロップ（ＤＦＦ）回路２５と、インバータ回路２７とを有している。内部クロック信号生成回路は、データイネーブル信号ＥＮＡＢを切替選択信号として用いることにより、内部クロック信号ＩｎｎｅｒＣＬＫの周波数をデータ表示期間ＤＡＴＡとブランキング期間ＢＬＫ（図３参照）とで変更できる。内部クロック信号生成回路は、Ｔｃｏｎ１１に内蔵されたり制御回路部５に実装されたりしてもよい。

ＮＯＲ回路２３には、入力クロック信号ＩｎｐｕｔＣＬＫと、インバータ回路２７で反転されたデータイネーブル信号ＥＮＡＢとが入力するようになっている。ＮＯＲ回路２３は、データ表示期間ＤＡＴＡ（図３参照）には入力クロック信号ＩｎｐｕｔＣＬＫに対して１８０°位相反転した信号を出力し、ブランキング期間ＢＬＫ（図３参照）にはデータイネーブル信号ＥＮＡＢの低電圧レベルとほぼ同電位の直流信号を出力する。

ＤＦＦ回路２５のクロック信号入力端子Ｃ１には入力クロック信号ＩｎｐｕｔＣＬＫが入力するようになっている。また、ＤＦＦ回路２５のデータ入力端子１Ｄには、ＤＦＦ回路２５の反転出力端子から出力された信号が入力されるようになっている。このため、ＤＦＦ回路２５は、例えば入力クロック信号ＩｎｐｕｔＣＬＫの立ち上がりに同期する、パルス信号を出力する。当該パルス信号の周波数は入力クロック信号ＩｎｐｕｔＣＬＫの周波数の１／２である。このように、ＤＦＦ回路２５は２分周回路として機能する。入力クロック信号ＩｎｐｕｔＣＬＫを分周する回路は、ＤＦＦ回路２５に限られず、カウンタ回路やＪ−Ｋフリップフロップ回路等であってもよい。

ＮＯＲ回路２９には、ＤＦＦ回路２５から出力されたパルス信号と、データイネーブル信号ＥＮＡＢとが入力するようになっている。ＮＯＲ回路２９は、データ表示期間ＤＡＴＡには、データイネーブル信号ＥＮＡＢの低電圧レベルとほぼ同電位の直流信号を出力し、ブランキング期間ＢＬＫには、ＤＦＦ回路２５から出力されたパルス信号に対して１８０°位相反転したパルス信号を出力する。

ＮＯＲ回路３１には、ＮＯＲ回路２３、２９の出力信号が入力するようになっている。ＮＯＲ回路２９は低電圧レベルの直流信号をデータ表示期間ＤＡＴＡに出力し、ＮＯＲ回路２３は低電圧レベルの直流信号をブランキング期間ＢＬＫに出力する。このため、ＮＯＲ回路３１は、ＮＯＲ回路２３の出力信号に対して１８０°位相反転した信号をデータ表示期間ＤＡＴＡに出力し、ＮＯＲ回路２９の出力信号に対して１８０°位相反転した信号をブランキング期間ＢＬＫに出力する。従って、図３に示すように、ＮＯＲ回路３１の出力信号である内部クロック信号ＩｎｎｅｒＣＬＫは、ブランキング期間ＢＬＫでの周波数が入力クロック信号ＩｎｐｕｔＣＬＫの周波数と異なるようになる。

このように、本実施例による液晶表示装置１では、ブランキング期間ＢＬＫでの内部クロック信号ＩｎｎｅｒＣＬＫの周波数を入力クロック信号ＩｎｐｕｔＣＬＫの周波数と異ならせることができる。また、内部画像データ信号ＩｎｎｅｒＤＡＴＡは、入力クロック信号ＩｎｐｕｔＣＬＫに同期してＴｃｏｎ１１から出力される。このため、液晶表示装置１は、ブランキング期間ＢＬＫでの内部クロック信号ＩｎｎｅｒＣＬＫを内部画像データ信号ＩｎｎｅｒＤＡＴＡと非同期で独立して駆動することができる。また、図３は、水平走査期間のタイミングチャートを示しているが、データイネーブル信号ＥＮＡＢを切替選択信号として用いているので、垂直走査期間のブランキング期間についても、内部クロック信号ＩｎｎｅｒＣＬＫの周波数を入力クロック信号ＩｎｐｕｔＣＬＫの周波数と異ならせることができる。

図３に示すように、内部クロック信号ＩｎｎｅｒＣＬＫ及び入力クロック信号ＩｎｐｕｔＣＬＫのそれぞれの周波数をブランキング期間ＢＬＫで異ならせることにより、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫの立ち上がりのタイミングの一致する回数を従来の液晶表示装置に比べてほぼ１／２にすることができる。これにより、ブランキング期間ＢＬＫにおいて、データ側ＰＣＢ７のＧＮＤ配線に重畳するノイズ信号ＧＮＤｎｏｉｓｅ（微小ノイズ信号）の周波数帯域を変化させてピーク電圧レベルを低減することができる。従って、液晶表示装置１から発振するＥＭＩノイズ信号のピーク電圧レベルの低減を図ることができる。

（実施例２）
本実施例による表示装置としての液晶表示装置の駆動方法について図４及び図５を用いて説明する。図４は、実施例２による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示している。図５は、入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。本実施例による液晶表示装置１は、上記実施例のＤＦＦ回路２５に代えて、水晶発振回路３３を備えている点に特徴を有している。これにより、液晶表示装置１はブランキング期間ＢＬＫの内部クロック信号ＩｎｎｅｒＣＬＫを入力クロック信号ＩｎｐｕｔＣＬＫと非同期にすることができる。図３に示すように、本実施例の内部クロック信号生成回路は、上記実施例の内部クロック信号生成回路に備えられたＤＦＦ回路２５の出力信号（パルス信号）に代えて、水晶発振回路３３の出力信号がＮＯＲ回路２９に入力されるようになっている。本実施例の内部クロック信号生成回路はこの点を除けば、上記実施例の内部クロック信号生成回路と同様の回路構成を有し、且つ同様に動作する。

水晶発振回路３３は水晶振動子３５と、２つのインバータ回路３７、３９と、２つのコンデンサ４１、４３と、抵抗４１とを有している。水晶振動子３５及び抵抗４１はインバータ回路３７の入出力端子にそれぞれ並列に接続されている。また、インバータ回路３７の入出力端子と、制御回路部５のＧＮＤとの間にはコンデンサ４３、４５がそれぞれ接続されている。

水晶振動子３５と、コンデンサ４１、４３とで周波数選択回路が形成されている。水晶発振回路３３の発振周波数は水晶振動子３５の共振周波数と、コンデンサ４１、４３の容量値とで決定される。抵抗４１はインバータ回路３７、３９にバイアス電圧を与えるフィードバック抵抗である。インバータ回路３９は周波数選択回路で決定された周波数のパルス信号（デジタル信号）を出力する。

水晶発振回路３３から出力されるパルス信号は入力クロック信号ＩｎｐｕｔＣＬＫとは非同期に動作する。また、当該パルス信号は入力クロック信号ＩｎｐｕｔＣＬＫの周波数とは異なるほぼ一定の周波数に設定できる。これにより、図４に示すように、ブランキング期間ＢＬＫでの内部クロック信号ＩｎｎｅｒＣＬＫを入力クロック信号ＩｎｐｕｔＣＬＫと非同期にすることができる。こうすると、内部クロック信号ＩｎｎｅｒＣＬＫと入力クロック信号ＩｎｐｕｔＣＬＫとが共振しなくなるのでうねりが減少する。従って、液晶表示装置１から発振するＥＭＩノイズ信号のピーク電圧レベルの低減を図ることができる。また、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫの立ち上がり及び立下りのタイミングはブランキング期間ＢＬＫで一致しなくなるので、上記実施例と同様の効果が得られる。

（実施例３）
次に、本実施例による表示装置としての液晶表示装置の駆動方法について図６及び図７を用いて説明する。図６は、本実施例の液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示している。図７は、入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。本実施例による液晶表示装置１は、上記実施例１のＤＦＦ回路２５に代えて、入力クロック信号ＩｎｐｕｔＣＬＫを遅延させる遅延素子としてのインバータ回路４７、４９を備えている点に特徴を有している。これにより、液晶表示装置１はブランキング期間ＢＬＫでの内部クロック信号ＩｎｎｅｒＣＬＫ及び入力クロック信号ＩｎｐｕｔＣＬＫの位相をずらすことができる。

図６に示すように、本実施例の内部クロック信号生成回路は、上記実施例１の内部クロック信号生成回路に備えられたＤＦＦ回路２５の出力信号（パルス信号）に代えて、インバータ回路４９の出力信号がＮＯＲ回路２９に入力されるようになっている。本実施例の内部クロック信号生成回路はこの点を除けば、上記実施例の内部クロック信号生成回路と同様の回路構成を有し、且つ同様に動作する。

入力クロック信号ＩｎｐｕｔＣＬＫはインバータ回路４７、４９を介してＮＯＲ回路２９に入力する。インバータ回路４９は入力クロック信号ＩｎｐｕｔＣＬＫに対して位相がずれた同一周波数の信号を出力するので、図７に示すように、ブランキング期間ＢＬＫでの内部クロック信号ＩｎｎｅｒＣＬＫの位相を入力クロック信号ＩｎｐｕｔＣＬＫの位相に対してずらすことができる。これにより、内部クロック信号ＩｎｎｅｒＣＬＫと入力クロック信号ＩｎｐｕｔＣＬＫとが共振しなくなるので、上記実施例２と同様の効果が得られる。さらに、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫの立ち上がり及び立下りのタイミングはブランキング期間ＢＬＫで一致しなくなるので、上記実施例１、２と同様の効果が得られる。

（実施例４）
次に、本実施例による表示装置としての液晶表示装置の駆動方法について図８及び図９を用いて説明する。本実施例の液晶表示装置の駆動方法は、例えば大画面又は高精細画面の液晶表示パネルを有する液晶表示装置に採用されている、２つのソースドライバＩＣ１５を並列駆動するための第１及び第２の内部クロック信号ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２を備えている点に特徴を有している。図８は、本実施例の液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示している。図９は、入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２とのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。

例えば図１において、液晶表示パネル３の長辺のほぼ中央部から図中左側に配置されたソースドライバＩＣ１５ａ、１５ｂ、１５ｃ（第１のソースドライバＩＣ群）には、第１の内部クロック信号ＩｎｎｅｒＣＬＫ１が入力され、当該中央部から図中右側に配置されたソースドライバＩＣ１５ｄ、１５ｅ、１５ｆ（第２のソースドライバＩＣ群）には、第２の内部クロック信号ＩｎｎｅｒＣＬＫ２が入力されるようになっている。あるいは、第１及び第２の内部クロック信号ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２が隣接するソースドライバＩＣに交互に入力されて、第１及び第２のソースドライバＩＣ群をそれぞれ構成するソースドライバＩＣが交互に配置されてもよい。例えば図１において、ソースドライバＩＣ１５ａ、１５ｃ、１５ｅに第１の内部クロック信号ＩｎｎｅｒＣＬＫ１が入力され、ソースドライバＩＣ１５ｂ、１５ｄ、１５ｆに第２の内部クロック信号ＩｎｎｅｒＣＬＫ２が入力されてもよい。

図８に示すように、本実施例による液晶表示装置１は、インバータ回路５１、５３、５５と、バッファ回路５７とを有している。インバータ回路５１には、入力クロック信号ＩｎｐｕｔＣＬＫが入力するようになっている。インバータ回路５１から出力された１８０°位相反転した入力クロック信号ＩｎｐｕｔＣＬＫは、バッファ回路５７及びインバータ回路５３に入力するようになっている。バッファ回路５７から出力された信号が第１の内部クロック信号ＩｎｎｅｒＣＬＫ１として、例えばソースドライバＩＣ１５ａ、１５ｂ、１５ｃに入力される。

インバータ回路５３から出力した信号はインバータ回路５５に入力されるようになっている。インバータ回路５５から出力される信号が第２の内部クロック信号ＩｎｎｅｒＣＬＫ２として、例えばソースドライバＩＣ１５ｄ、１５ｅ、１５ｆに入力される。ところで、インバータ回路５１から出力される信号はインバータ回路５３、５５でそれぞれ１８０°位相反転されるため、第２の内部クロック信号ＩｎｎｅｒＣＬＫ２は第１の内部クロック信号ＩｎｎｅｒＣＬＫ１と同位相になっている。しかし、第２の内部クロック信号ＩｎｎｅｒＣＬＫ２は遅延素子であるインバータ回路５３、５５により生成される。このため、図９に示すように、第２の内部クロック信号ＩｎｎｅｒＣＬＫ２は第１の内部クロック信号ＩｎｎｅｒＣＬＫ１に対して位相のずれが生じる。従って、データ表示期間ＤＡＴＡ及びブランキング期間ＢＬＫの全ての期間を通して、第１及び第２の内部クロック信号ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２の立ち上がり及び立下りのタイミングが一致することはなく、第１及び第２の内部クロック信号ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２の電圧レベルの変化によるＧＮＤ配線へのノイズ信号ＧＮＤｎｏｉｓｅの影響を低く抑えることができる。

さらに、図９に示すように、第１の内部クロック信号ＩｎｎｅｒＣＬＫ１は入力クロック信号ＩｎｐｕｔＣＬＫに対して１８０°位相反転している。このため、第１の内部クロック信号ＩｎｎｅｒＣＬＫ１の立ち上がり（又は立下り）及び入力クロック信号ＩｎｐｕｔＣＬＫの立下り（又は立ち上がり）のそれぞれのタイミングがほぼ一致する。例えば、第１の内部クロック信号ＩｎｎｅｒＣＬＫ１が立ち上がって電圧レベルの変化が生じると、ＧＮＤ電位に対して正のノイズ信号ＧＮＤｎｏｉｓｅが発生する。一方、当該タイミングにおいて、入力クロック信号ＩｎｐｕｔＣＬＫは立ち下がるので、ＧＮＤ電位に対して負のノイズ信号ＧＮＤｎｏｉｓｅが発生する。両ノイズ信号ＧＮＤｎｏｉｓｅの電位は正負が逆であるために相殺される。

このように、第１の内部クロック信号ＩｎｎｅｒＣＬＫ１の電圧レベルの変化によるＧＮＤ配線へのノイズ信号ＧＮＤｎｏｉｓｅの影響と、入力クロック信号ＩｎｐｕｔＣＬＫによるノイズ信号ＧＮＤｎｏｉｓｅの影響とは打ち消し合うため、データ表示期間ＤＡＴＡ及びブランキング期間ＢＬＫの全ての期間を通して両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫ１が原因となるノイズ信号ＧＮＤｎｏｉｓｅの発生を極めて低減することができる。

また、図９に示すように、第２の内部クロックＩｎｎｅｒＣＬＫ２は入力クロック信号ＩｎｐｕｔＣＬＫに対して位相ずれが生じているため、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫ２のノイズ信号ＧＮＤｎｏｉｓｅが影響し合うことは殆どなく、データ表示期間ＤＡＴＡ及びブランキング期間ＢＬＫの全ての期間を通してノイズ信号ＧＮＤｎｏｉｓｅの発生を極めて低減できる。

以上説明したように、本実施例によれば、データ表示期間ＤＡＴＡ及びブランキング期間ＢＬＫの全ての期間を通して各クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫ１、ＩｎｎｅｒＣＬＫ２によるノイズ信号ＧＮＤｎｏｉｓｅの電圧レベルを極めて低減できるので、液晶表示装置１から発生するＥＭＩノイズ信号を低減することができる。

（実施例５）
次に、本実施例による表示装置としての液晶表示装置の駆動方法について図１０を用いて説明する。図１０は、本実施例による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。図１０に示すように、本実施例による液晶表示装置１では、内部クロック信号ＩｎｎｅｒＣＬＫはブランキング期間ＢＬＫの周波数が入力クロック信号ＩｎｐｕｔＣＬＫの周波数の整数倍とならないようになっている。これにより、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫが同時に変化するタイミングが極めて稀になるので、ＧＮＤ配線に影響を与えるノイズ信号ＧＮＤｎｏｉｓｅの振幅レベルを低く抑えることができる。従って、液晶表示装置１から発生するＥＭＩノイズ信号を極めて低減することができる。

（実施例６）
次に、本実施例による表示装置としての液晶表示装置の駆動方法について図１１を用いて説明する。図１１は、本実施例による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示している。図１１に示すように、本実施例による液晶表示装置１では、内部クロック信号ＩｎｎｅｒＣＬＫはブランキング期間ＢＬＫの振幅レベルが相対的に小さくなるようになっている。こうすると、ブランキング期間ＢＬＫに内部クロック信号ＩｎｎｅｒＣＬＫによって生じるノイズ信号ＧＮＤｎｏｉｓｅの振幅レベルを小さくすることができる。

これにより、両クロック信号ＩｎｐｕｔＣＬＫ、ＩｎｎｅｒＣＬＫが同時に変化して、入力クロック信号ＩｎｐｕｔＣＬＫで生じるノイズ信号ＧＮＤｎｏｉｓｅに内部クロック信号ＩｎｎｅｒＣＬＫによって生じるノイズ信号ＧＮＤｎｏｉｓｅが重畳してもＧＮＤ配線に影響を与えるノイズ信号の振幅レベルを低く抑えることができる。従って、液晶表示装置１から発生するＥＭＩノイズ信号を極めて低減することができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施例１乃至５では、内部クロック信号ＩｎｎｅｒＣＬＫの振幅レベルはデータ表示期間ＤＡＴＡ及びブランキング期間ＢＬＫでほぼ同一であるが、本発明はこれに限られない。例えば、内部クロック信号ＩｎｎｅｒＣＬＫの振幅レベルをブランキング期間ＢＬＫで相対的に小さくすることにより、上記実施例６と同様の効果が得られる。

また、上記実施例１乃至６では、内部画像データ信号の振幅レベルはほぼ一定であるが、本発明はこれに限られない。例えば、ブランキング期間ＢＬＫでの内部画像データ信号の振幅レベルを相対的に小さくしても、ＧＮＤ配線に影響を与えるノイズ信号の振幅レベルを低く抑えることができるので、上記実施の形態と同様の効果が得られる。

以上説明した本実施の形態による表示装置の駆動方法は、以下のようにまとめられる。
（付記１）
入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、
前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、
前記ブランキング期間での前記内部クロック信号の周波数を前記入力クロック信号の周波数と異ならせ、
前記ブランキング期間での前記内部クロック信号を前記内部画像データ信号と非同期で独立して駆動すること
を特徴とする表示装置の駆動方法。
（付記２）
付記１記載の表示装置の駆動方法において、
前記ブランキング期間での前記内部クロック信号の周波数を前記入力クロック信号の周波数の整数倍としないこと
を特徴とする表示装置の駆動方法。
（付記３）
付記１記載の表示装置の駆動方法において、
前記ブランキング期間での前記内部クロック信号の周波数を前記入力クロック信号の周波数に対して非同期とすること
を特徴とする表示装置の駆動方法。
（付記４）
付記１乃至３のいずれか１項に記載の表示装置の駆動方法において、
前記ブランキング期間での前記内部クロック信号の振幅レベルを小さくすること
を特徴とする表示装置の駆動方法。
（付記５）
入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、
前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、
ブランキング期間での前記内部クロック信号の振幅レベルを相対的に小さくすること
を特徴とする表示装置の駆動方法。
（付記６）
付記１乃至５のいずれか１項に記載の表示装置の駆動方法において、
前記内部画像データ信号の振幅レベルを相対的に小さくすること
を特徴とする表示装置の駆動方法。
（付記７）
入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、
前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、
前記ブランキング期間での前記内部クロック信号の位相を前記入力クロック信号の位相に対してずらすこと
を特徴とする表示装置の駆動方法。
（付記８）
入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、
前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、
前記複数のソースドライバＩＣのうちの前記ソースドライバＩＣで構成される第１のソースドライバＩＣ群に入力する前記内部クロック信号の位相と、残余の前記ソースドライバＩＣで構成される第２のソースドライバＩＣ群に入力する前記内部クロック信号の位相とをずらすこと
を特徴とする表示装置の駆動方法。

本発明の一実施の形態による表示装置としての液晶表示装置１のブロック図である。 本発明の実施例１による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示す図である。 本発明の実施例１による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 本発明の実施例２による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示す図である。 本発明の実施例２による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 本発明の実施例３による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示す図である。 本発明の実施例３による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 本発明の実施例４による液晶表示装置１に用いられる内部クロック信号生成回路の回路構成例を示す図である。 本発明の実施例４による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 本発明の実施例５による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 本発明の実施例６による液晶表示装置１の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びデータ側ＰＣＢ７のＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。 従来の液晶表示装置の入力クロック信号ＩｎｐｕｔＣＬＫと内部クロック信号ＩｎｎｅｒＣＬＫとのタイミングチャート及びＧＮＤ配線に生じるノイズ信号ＧＮＤｎｏｉｓｅを示す図である。

符号の説明

１ 液晶表示装置
３ 液晶表示パネル
５ 制御回路部
７ データ側ＰＣＢ
９ ゲート側ＰＣＢ
１１ Ｔｃｏｎ
１３ 内部電源回路
１５ａ〜１５ｆ ソースドライバＩＣ
１７ａ〜１７ｃ ゲートドライバＩＣ
１９ ＴＦＴ基板
２１ 対向基板
２３、２９、３１ ＮＯＲ回路
２５ ＤＦＦ回路
２７、３７、３９、４７、４９、５１、５３、５５ インバータ回路
３３ 水晶発振回路
３５ 水晶振動子
４１ 抵抗
４３、４５ コンデンサ
５７ バッファ回路

Claims (1)

1. 入力クロック信号と、前記入力クロック信号に同期する入力画像データ信号と、水平走査期間及び垂直走査期間の一部にブランキング期間を備えて前記入力画像データ信号の表示位置を制御するデータイネーブル信号とに基づいて内部クロック信号、内部画像データ信号及び制御信号を生成し、
   前記内部クロック信号、前記内部画像データ信号及び前記制御信号を用いてソースドライバＩＣを駆動して前記内部画像データ信号に基づく画像を表示画面に表示する表示装置の駆動方法において、
   前記ブランキング期間での前記内部クロック信号の振幅レベルを相対的に小さくすること
   を特徴とする表示装置の駆動方法。

Images