JPH09307839A - 表示装置および該表示装置の駆動方法並びに駆動回路 - Google Patents

表示装置および該表示装置の駆動方法並びに駆動回路

Info

Publication number
JPH09307839A
JPH09307839A JP8114831A JP11483196A JPH09307839A JP H09307839 A JPH09307839 A JP H09307839A JP 8114831 A JP8114831 A JP 8114831A JP 11483196 A JP11483196 A JP 11483196A JP H09307839 A JPH09307839 A JP H09307839A
Authority
JP
Japan
Prior art keywords
data
display
display device
gate
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8114831A
Other languages
English (en)
Inventor
Yoshihisa Taguchi
善久 田口
Katsunori Tanaka
克憲 田中
Katsuhiko Kishida
克彦 岸田
Toshiya Onodera
俊也 小野寺
Takafumi Miyamoto
啓文 宮本
Mikio Oshiro
幹夫 大城
Tsutomu Kai
勉 甲斐
Masanori Nakamura
昌則 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8114831A priority Critical patent/JPH09307839A/ja
Priority to US08/738,033 priority patent/US6181317B1/en
Priority to TW085112406A priority patent/TW338146B/zh
Priority to KR1019960056451A priority patent/KR100299081B1/ko
Publication of JPH09307839A publication Critical patent/JPH09307839A/ja
Priority to US09/703,275 priority patent/US6667730B1/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005Adapting incoming signals to the display format of the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 表示装置および該表示装置の駆動方法並びに
駆動回路に関し、様々なサイズの映像を1台の表示装置
により適切に表示することを目的とする。 【解決手段】 第1の縦横比を有する表示パネル1に対
して、該第1の縦横比よりも横方向の比率が大きい第2
の縦横比の画像を表示可能とする表示装置であって、前
記表示パネルの表示ラインを順次選択するゲートドライ
バ3と、1ライン分のデータを蓄えて前記ゲートドライ
バにより選択されたラインへ順次データを供給するデー
タドライバ2と、前記ゲートドライバおよびデータドラ
イバに制御信号を供給し、垂直ブランキング期間に所定
のデータを書き込み、前記表示パネル1の上下両端の表
示データ不足領域に所定の表示を行うように制御するタ
イミング制御回路5とを具備するように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は表示装置および該表
示装置の駆動方法並びに駆動回路に関し、特に、様々な
縦横比の映像(画像)を適切に表示することができる液
晶表示装置および該液晶表示装置の駆動方法並びに駆動
回路に関する。近年、薄型ディスプレイはノート型のパ
ーソナルコンピュータ(パソコン)やワードプロセッサ
(ワープロ)の表示装置としてだけでなく、ノーマル画
面やワイド画面のテレビ映像の表示装置としても使用さ
れて来ている。そして、これら、様々なサイズの映像
(画像)を1台の表示装置により適切に表示することが
要望されている。
【0002】
【従来の技術】現在のコンピュータやビデオ装置から出
力される映像表示信号は、高精細化・高画質化の方向に
進んでおり、それに伴って表示装置(例えば、液晶表示
装置)も高精細化・高画質化が進んでいる。そして、1
台の表示装置により、様々なサイズの映像表示を行うこ
とが必要とされている。
【0003】具体的に、マトリクス状に構成された液晶
表示装置で高精細・高画質に表示するためにはより多く
の液晶画素が必要となり、例えば、640×480ドッ
トのカラー表示であれば640×480×3(赤、緑、
青)の画素が必要となり、また、1024×768ドッ
トのカラー表示であれば1024×768×3の画素が
必要となる。映像表示信号の高精細化が進むにつれて、
表示を高画質として表示するためには液晶の表示画素を
増やさなければならないが、1台の液晶表示装置で64
0×480ドットの表示と1024×768ドットの表
示を表示する場合には表示データと液晶画素が合わなく
なる。
【0004】また、1台の液晶表示装置で、ノーマルサ
イズのテレビ映像(縦横比が3:4のノーマル画面)と
ワイドサイズのテレビ映像(縦横比が9:16のワイド
画面)を適切に切り換えて表示することも要求されてい
る。さらに、近年のマルチメディアの進展により、上記
の様々なサイズの映像(画像)を1台の液晶表示装置
(表示装置)により表示することも必要となって来てい
る。
【0005】
【発明が解決しようとする課題】図1は従来の表示装置
における表示例を示す図であり、図1(a) および(b) は
従来のノーマル画面用の液晶表示装置(LCD)に対し
てワイドサイズの画像(映像)を表示する様子を示すも
のである。また、図2(図2(a) および(b))は図1(図
1(a) および(b))の表示に対応した制御を示す図であ
る。
【0006】図1に示されるように、従来、ノーマル画
面用LCD(縦横比が3:4)に対して、ワイド画像
(縦横比が9:16)の表示データをその縦横比を変え
ずに表示しようとすると、表示の左右がきれたり(図1
(a) 参照)、或いは、表示の上下がきれる(図1(b) 参
照)ことになっていた。まず、図1(a) のように表示の
左右がきれる場合には、図2(a) に示されるように、1
ライン(各データライン)において、映像データの左右
両側部のデータ(SA1,SA2)を欠いて、3:4の
縦横比に対応したデータライン方向の中間部分のデータ
だけをLCDパネルに表示していた。すなわち、各デー
タラインの左右両側部のデータSA1およびSA2は、
LCDパネルに表示することができないようになってい
た。
【0007】また、図1(b) のように表示の上下がきれ
る場合には、図2(b) に示されるように、1フィールド
において、映像データの上下両端部のデータを、例え
ば、黒色として、3:4の縦横比に対応したゲートライ
ン方向の中間部分のデータをLCDパネルに表示してい
た。すなわち、上部および下部の所定数のデータライン
に対応するデータSB1およびSB2を黒色のデータと
してLCDパネルに表示を行うようになっていた。
【0008】このように、従来、ノーマル画面用液晶表
示装置に対してワイド画像を表示する場合には、適切な
表示を行うことはできなかった。さらに、ノーマル画面
用LCDに対してワイド画像を表示する場合だけでな
く、1台の表示装置(液晶表示装置)により、様々なサ
イズの映像(画像)を表示する場合にも、各サイズの映
像を適切に表示することができなかった。
【0009】本発明は、上述した従来の液晶表示装置
(表示装置)が有する課題に鑑み、様々なサイズの映像
(画像)を1台の表示装置により適切に表示することを
目的とする。
【0010】
【課題を解決するための手段】本発明の第1の形態によ
れば、第1の縦横比を有する表示パネル1に対して、該
第1の縦横比よりも横方向の比率が大きい第2の縦横比
の画像を表示可能とする表示装置であって、前記表示パ
ネルの表示ラインを順次選択するゲートドライバ3と、
1ライン分のデータを蓄えて前記ゲートドライバにより
選択されたラインへ順次データを供給するデータドライ
バ2と、前記ゲートドライバおよびデータドライバに制
御信号を供給し、垂直ブランキング期間に所定のデータ
を書き込み、前記表示パネル1の上下両端の表示データ
不足領域BB1,BB2に所定の表示を行うように制御
するタイミング制御回路5とを具備することを特徴とす
る表示装置が提供される。
【0011】本発明の第2の形態によれば、第1の縦横
比を有する表示パネル401,501に対して、該第1
の縦横比よりも縦方向の比率が大きい第2の縦横比の画
像を表示可能とする表示装置であって、前記表示パネル
の表示ラインを順次選択するゲートドライバ403,5
03と、1ライン分のデータを蓄えて前記ゲートドライ
バにより選択されたラインへ順次データを供給するデー
タドライバ402,502と、前記ゲートドライバおよ
びデータドライバに制御信号を供給し、水平ブランキン
グ期間に所定のデータを書き込み、前記表示パネル40
1,501の左右両端の表示データ不足領域BK1,B
K2に所定の表示を行うように制御するタイミング制御
回路405,505とを具備することを特徴とする表示
装置が提供される。
【0012】本発明の第3の形態によれば、上記本発明
の第2の形態において、タイミング制御回路505は、
前記表示パネルの左端部の表示データ不足領域BK1お
よび右端部の表示データ不足領域BK2に対応した前記
水平ブランキング期間における所定データの書き込み処
理を同時に行って、前記クロック信号の周波数F" を低
く設定するように構成されている。
【0013】本発明の第4の形態によれば、マトリクス
状に構成され複数の画素を有する表示パネル601,7
01に対して、該表示パネルの画素数よりも少ない表示
データで構成される画像を表示可能とする表示装置であ
って、前記表示パネルの表示ラインを順次選択するゲー
トドライバ603;731,732と、1ライン分のデ
ータを蓄えて前記ゲートドライバにより選択されたライ
ンへ順次データを供給するデータドライバ602,70
2と、前記ゲートドライバおよびデータドライバに制御
信号を供給し、前記表示パネルの画像が表示されないゲ
ートラインにおいて、1水平期間に複数のゲートライン
の内の1本のゲートラインを駆動し、各フレーム毎に順
次駆動するゲートラインをシフトさせ、複数のフレーム
で全ゲートラインを駆動するように制御するタイミング
制御回路605,705とを具備することを特徴とする
表示装置が提供される。
【0014】
【発明の実施の形態】本発明の表示装置の第1の形態に
よれば、タイミング制御回路5により、ゲートドライバ
3およびデータドライバ2に制御信号が供給され、垂直
ブランキング期間に所定のデータが書き込まれ、さら
に、表示パネル1の上下両端の表示データ不足領域BB
1,BB2に所定の表示が行われる。ここで、垂直ブラ
ンキング期間に所定のデータを書き込むクロック信号
(ゲート側のシフトクロックΦX)の周波数f'(f")
は、表示時のクロック信号の周波数fよりも大きくなる
ように設定されている。
【0015】本発明の表示装置の第2の形態によれば、
タイミング制御回路405,505により、ゲートドラ
イバ403,503およびデータドライバ402,50
2に制御信号が供給され、水平ブランキング期間に所定
のデータが書き込まれ、さらに、表示パネル401,5
01の左右両端の表示データ不足領域BK1,BK2に
所定の表示が行われる。ここで、水平ブランキング期間
に所定のデータを書き込むクロック信号(データ側のシ
フトクロックCLKD)の周波数F’は、表示時のクロ
ック信号の周波数Fよりも大きくなるように設定されて
いる。
【0016】本発明の表示装置の第3の形態によれば、
上記第2の形態において、タイミング制御回路505
が、表示パネルの左端部の表示データ不足領域BK1お
よび右端部の表示データ不足領域BK2に対応した水平
ブランキング期間における所定データの書き込み処理を
同時に行って、クロック信号の周波数F" を低く設定す
るようになっている。また、タイミング制御回路505
は、データドライバに対する水平ブランキング期間の所
定データの書き込みを、任意のデータラインにおける右
端部の表示データ不足領域BK2と、任意のデータライ
ンの次のデータラインにおける左端部の表示データ不足
領域BK1とを同時に行うようにしてもよい。
【0017】本発明の表示装置の第4の形態によれば、
タイミング制御回路605,705により、表示パネル
601,701の画像が表示されないゲートラインにお
いて、1水平期間に複数のゲートラインの内の1本のゲ
ートラインを駆動する。さらに、各フレーム毎に順次駆
動するゲートラインをシフトさせ、複数のフレームで全
ゲートラインを駆動するようになっている。
【0018】以上により、様々なサイズの映像(画像)
を1台の表示装置により適切に表示することが可能とな
る。
【0019】
【実施例】以下、図面を参照して本発明に係る表示装置
の実施例を説明する。図3は本発明の表示装置の第1の
形態による表示例を示す図であり、ノーマル画面用液晶
表示装置(LCD)に対してワイド画像を縦横比を変え
ずに表示した場合を示している。ここで、表示パネル
(LCDパネル)はn[列]×m[行]で構成されてい
るものとする。すなわち、表示パネルは、データライン
方向がn列でゲートライン方向がm行として構成されて
いるものとする。ここで、LCDパネル(1)の上下両
端の表示データ不足領域(BB1,BB2)には、例え
ば、黒色の表示が行われるようになっている。
【0020】図4は本発明の第1の形態の一実施例とし
ての液晶表示装置の全体構成を概略的に示すブロック図
であり、液晶パネル(LCDパネル)および周辺回路の
構成を概略的に示すものである。同図において、参照符
号1はLCDパネル、2はデータドライバ、3はゲート
ドライバ、4はRGBドライバ(映像信号処理回路)、
そして、5はタイミング制御回路(制御信号発生回路)
を示している。
【0021】図4に示されるように、LCDパネル1
は、3:4の縦横比を有するノーマル画面用のLCDパ
ネルとして構成され、データドライバ2に蓄えられた各
ライン毎のデータをゲートドライバ3により選択された
ラインに順次書き込んで所定の画像(映像)を表示する
ようになっている。タイミング制御回路5は、ゲートド
ライバ3に対して垂直方向のスタート信号(スタートパ
ルス)STV,ゲート側のシフトクロック(クロック信
号)ΦX,および,ゲート側の出力イネーブル信号GO
Eを供給すると共に、データドライバ2に対してデータ
側のラッチイネーブル信号LE,および,データ側の出
力イネーブル信号OEDを供給するようになっている。
さらに、タイミング制御回路5は、RGBドライバ4に
対してブラック制御信号BLKを供給する。ここで、R
GBドライバ4は、データドライバ2に対して、赤色デ
ータ信号(R),緑色データ信号(G),および,青色
データ信号(B)を供給するようになっている。
【0022】図5は図4の液晶表示装置におけるゲート
ドライバの制御を示すタイミング図であり、通常のノー
マル画面のLCDパネル1に対してノーマル映像(縦横
比が3:4)を表示するタイミングを示すものである。
図5に示されるように、スタートパルスSTVが出力さ
れると、シフトクロックΦXの立ち上がりタイミングに
より、1ライン目X1(OUT), 2ライン目X2(OUT), 3ラ
イン目X3(OUT), …と選択され、各ラインに対応したデ
ータが順次書き込まれて、LCDパネル1に所定の画像
(映像表示信号)が表示されるようになっている。
【0023】図6は本発明の第1の形態の液晶表示装置
における制御を示す図である。図6に示されるように、
本発明の第1の形態によれば、液晶表示装置(表示装
置)の垂直ブランキング期間(Vブランキング期間)に
特定の色(例えば、黒色)を表示するようになってい
る。ここで、以下に説明するように、本発明の第1の形
態において、例えば、LCDパネル1の駆動周波数(f
Hz)で黒を書いていたのでは、Vブランキング期間内で
黒表示をすべて行うことができないため、Vブランキン
グ期間にゲートドライバ3に入力するシフトクロックΦ
XをLCDパネル1の駆動周波数(f)のk倍の周波数
(f’)とするようになっている(f′=k×f)。な
お、定数kは、例えば、2〜4程度に設定し、LCDパ
ネル1の駆動周波数fより速い周期で黒色を書き込むよ
うになっている。
【0024】図7は図4の液晶表示装置におけるタイミ
ング制御回路5の一例を示すブロック図である。同図に
おいて、参照符号51はPLL(Phase Locked Loop) カ
ウンタ, 52はローパスフィルタ(LPF),53は電
圧制御発振器(VCO),54は垂直同期セパレータ,
55は垂直タイミング・パルス発生部,そして,56は
水平タイミング・パルス発生部を示している。
【0025】図7に示されるように、コンポジット信号
SYNC(C-SYNC)は、PLLカウンタ51および垂直同
期セパレータ54に供給され、該垂直同期セパレータ5
4から垂直同期信号V-SYNCが垂直タイミング・パルス発
生部55へ供給されるようになっている。PLLカウン
タ51の出力は、ローパスフィルタ52および電圧制御
発振器53を介してフィードバックされ、マスタークロ
ックCLKが発生される。このマスタークロックCLK
は、PLLカウンタ51の出力と共に、垂直タイミング
・パルス発生部55および水平タイミング・パルス発生
部56へも供給されている。
【0026】垂直タイミング・パルス発生部55は行カ
ウンタ550を備え、水平タイミング・パルス発生部5
6に対して行番号を出力するようになっており、また、
水平タイミング・パルス発生部56は列カウンタを備
え、垂直タイミング・パルス発生部55に対して列番号
を出力するようになっている。そして、垂直タイミング
・パルス発生部55は、垂直方向のスタート信号(スタ
ートパルス)STV,ゲート側のシフトクロックΦX,
および,ゲート側の出力イネーブル信号GOEを出力
し、また、水平タイミング・パルス発生部56は、水平
方向のスタート信号(スタートパルス)SIO,データ
側のシフトクロックCLKD,および,データ側の出力
イネーブル信号OEDを出力するようになっている。
【0027】図8は図4の液晶表示装置におけるゲート
ドライバ3の構成例を示すブロック回路図である。同図
において、参照符号31はシフトレジスタ,32はイン
バータ,そして,331〜33mはアンドゲートを示し
ている。図8に示されるように、ゲートドライバ3は、
シフトレジスタ31,インバータ32,および,アンド
ゲート331〜33mを備えている。シフトレジスタ3
1の各ユニットにはそれぞれシフトクロックΦXが供給
され、また、初段のユニットにはスタートパルスSTV
が供給されている。そして、シフトレジスタ31の各ユ
ニットの出力は、それぞれ、一方の入力にインバータ3
2を介して出力イネーブル信号GOEが入力されたアン
ドゲート331〜33mの他方の入力に供給されてい
る。ここで、図5に示されるように、出力イネーブル信
号GOEは低レベル”L”とされ、アンドゲート331
〜33mの一方の入力は全て高レベル”H”となってい
るため、該アンドゲート331〜33mの出力X1 〜X
m は、シフトレジスタ31の各ユニットの出力がそのま
ま出力されることになる。これにより、スタートパルス
STVにより開始され、シフトクロックΦXに応じて順
次選択されるゲート出力X1 〜Xm が出力されることに
なる。このゲート出力は、例えば、TFT基板におい
て、1ライン分の画素電極30に接続された薄膜トラン
ジスタ(TFT)20のゲートに供給され、このゲート
出力X1 〜Xm に応じて順次1ライン分の画素電極30
に所定のデータが書き込まれることになる。なお、本発
明の各実施例は、その適用がアクティブマトリクス型液
晶表示装置に限定されず、例えば、プラズマディスプレ
イパネル(PDP)等の他の様々な表示装置に対しても
適用することができる。図9は図4の液晶表示装置にお
けるデータドライバ2の構成例を示すブロック回路図で
ある。同図において、参照符号21はシフトレジスタ,
22はスイッチ回路,23はラッチ回路,そして,24
は出力回路を示している。
【0028】図9に示されるように、データドライバ2
は、スタートパルスSIOおよびシフトクロックCLK
Dが供給されたシフトレジスタ21,スイッチ回路2
2,ラッチ回路23,および,出力回路24を備えてい
る。スイッチ回路22,ラッチ回路23,および,出力
回路24は、それぞれ赤色(R),緑色(G),およ
び,青色(B)用にそれぞれ設けられ、また、スイッチ
回路22はシフトレジスタ21の出力により制御される
ようになっている。ここで、ラッチ回路23は、ラッチ
イネーブル信号LEにより制御され、また、出力回路2
4は、出力イネーブル信号OEDにより制御されるよう
になっている。そして、出力回路24の出力は、各画素
電極30にドレインが接続されたTFT20のソースに
接続されている。これにより、1ライン分のRGBそれ
ぞれのデータ信号がゲートドライバ3により選択された
ラインの画素に書き込まれることになる。
【0029】図10は図5のタイミング図に対応した図
7における垂直タイミング・パルス発生部の構成例を示
す図である。図10に示されるように、垂直タイミング
・パルス発生部55は、2つのJ−Kフリップ・フロッ
プ551,552を備えている。フリップ・フロップ5
51のJ入力およびK入力には、X行目の行選択信号
(行番号)およびX+1行目の行選択信号がそれぞれ供
給され、これにより該フリップ・フロップ551から垂
直方向のスタート信号(ゲート側のスタートパルス)S
TVが出力されるようになっている。また、フリップ・
フロップ552のJ入力およびK入力には、0列目の列
選択信号(列番号)およびn/2列目の列選択信号がそ
れぞれ供給され、これにより該フリップ・フロップ55
2からゲート側のシフトクロックΦXが出力されるよう
になっている。
【0030】図11は図10の垂直タイミング・パルス
発生部55の動作を示すタイミング図である。図10の
フリップ・フロップ551の出力であるスタートパルス
STV、および、フリップ・フロップ552の出力であ
るシフトクロックΦXは、図11に示されるように、そ
れぞれ出力される。図12は本発明の第1の形態の液晶
表示装置における第1実施例の制御を示すタイミング図
である。
【0031】図12に示されるように、本第1実施例で
は、コンポジット信号(コンポジット同期信号)C-SYNC
が低レベル”L”となる垂直ブランキング期間(Vブラ
ンキング期間)に黒色のデータを書き込む(黒書込みす
る)ようになっている。すなわち、Vブランキング期間
中に、図3の表示例における表示データ不足領域BB1
およびBB2に対応した黒色のデータを書き込むように
なっている。このとき、ゲート側のシフトクロック(ク
ロック信号)ΦXの周波数に関して、LCD表示部と同
じ周波数f(Hz)で黒を書いていたのではVブランキン
グ期間内で黒表示(BB1,BB2)を全て完了するこ
とができないため、Vブランキング期間中のシフトクロ
ックΦXの周波数f'(Hz)を、LCD表示時の周波数f
(Hz)のk倍となるように(f' =k×f)設定してい
る。ここで、定数kは2〜4程度とされ、Vブランキン
グ期間中の黒書込みを通常の表示データよりも短い周期
で書き込むようになっている。なお、Vブランキング期
間中に書き込むデータは、黒色に限定されるものではな
く、青色、或いは、他の所定の表示に対応するデータで
あってもよい。
【0032】図13は図12のタイミング図に対応した
図7におけるゲート側のシフトクロックΦXを発生する
ための回路例を示す図である。図13に示されるよう
に、本第1実施例で使用されるゲート側のシフトクロッ
クΦXを発生するための回路は、例えば、2つのJ−K
フリップ・フロップ111,114、2つの4入力オア
ゲート112,113、および、マルチプレクサ115
を備えて構成されている。フリップ・フロップ111の
J入力には0列の選択信号が供給され、また、K入力に
はn/2列の選択信号が供給されている。さらに、オア
ゲート112の入力には、0/8, 2/8, 4/8, 6/8列の選択
信号が供給され、また、オアゲート113の入力には、
1/8, 3/8, 5/8, 7/8列の選択信号が供給されている。そ
して、フリップ・フロップ114のJ入力にはオアゲー
ト112の出力が供給され、また、K入力にはオアゲー
ト113の出力が供給されている。
【0033】そして、マルチプレクサ115には、それ
ぞれフリップ・フロップ111および114の出力
(a,b)が入力され、ブラック制御信号BLKにより
選択して出力するようになっている。すなわち、ブラッ
ク制御信号BLKが高レベル”H”の時はフリップ・フ
ロップ114の出力(b:周波数f' に対応)を選択
し、また、ブラック制御信号BLKが低レベル”L”の
時はフリップ・フロップ111の出力(a:周波数fに
対応)を選択し、シフトクロックΦXとして出力するよ
うになっている。
【0034】図14は図12のタイミング図に対応した
図7におけるブラック制御信号BLKを発生するための
回路例を示す図であり、また、図15は図12のタイミ
ング図に対応した図7におけるゲート出力イネーブル信
号(ゲート側の出力イネーブル信号)GOEを発生する
ための回路例を示す図である。図14に示されるよう
に、本第1実施例で使用されるブラック制御信号BLK
は、例えば、J入力に黒出力開始行の選択信号(ゲート
出力)が入力され、K入力に黒出力の終了行の選択信号
が入力されたJ−Kフリップ・フロップ121の出力と
して得ることができる。すなわち、ブラック制御信号B
LKは、行カウンタ(550)の出力を使用して、予め
定められている黒表示を行う行(表示データ不足領域B
B1,BB2に対応)で高レベル”H”となるように構
成されている。
【0035】また、図15に示されるように、本第1実
施例で使用されるゲート出力イネーブル信号GOEは、
例えば、J入力に映像最終行の選択信号が入力され、K
入力に黒出力の開始行の選択信号が入力されたJ−Kフ
リップ・フロップ131の出力として得ることができ
る。図16は図12のタイミング図に対応した図7にお
けるラッチイネーブル信号LEを発生するための回路例
を示す図である。
【0036】図16に示されるように、本第1実施例で
使用されるラッチイネーブル信号LEを発生するための
回路は、例えば、4入力オアゲート141、および、マ
ルチプレクサ142を備えて構成されている。そして、
マルチプレクサ142には、1行に1回出力される信号
(LE出力列:LE−n)および1行に4回出力される
オアゲート141の出力信号(LE出力列:LE−n
1,LE−n2,LE−n3,LE−n4)が入力さ
れ、ブラック制御信号BLKにより選択して出力するよ
うになっている。すなわち、ブラック制御信号BLKが
高レベル”H”の時はオアゲート141の出力信号(L
E−n1〜LE−n4)を選択し、また、ブラック制御
信号BLKが低レベル”L”の時は1行に1回出力され
る信号(LE−n)を選択し、ラッチイネーブル信号L
Eとして出力するようになっている。これにより、ラッ
チイネーブル信号LEをシフトクロックΦXの変化に同
期して出力することができる。
【0037】図17は図12のタイミング図に対応した
図7におけるデータ出力イネーブル信号(データ側の出
力イネーブル信号)OEDを発生するための回路例を示
す図である。図17(c) に示されるように、本第1実施
例で使用されるデータ側の出力イネーブル信号OEDを
発生するための回路は、例えば、2つの4入力オアゲー
ト151,152、2つのマルチプレクサ153,15
4、および、J−Kフリップ・フロップ155を備えて
構成されている。そして、マルチプレクサ153には、
出力イネーブル信号OEDが高レベル”H”となるタイ
ミング列(OED−H)およびオアゲート151の出力
が供給され、また、マルチプレクサ154には、出力イ
ネーブル信号OEDが低レベル”L”となるタイミング
列(OED−L)およびオアゲート152の出力が供給
され、それぞれブラック制御信号BLKにより選択して
出力するようになっている。
【0038】すなわち、ブラック制御信号BLKが高レ
ベル”H”の時はそれぞれオアゲート151および15
2の出力信号(OED−H1〜OED−H4,OED−
L1〜OED−L4)を選択し、また、ブラック制御信
号BLKが低レベル”L”の時は他方の信号(OED−
H,OED−L)を選択するようになっている。さら
に、マルチプレクサ153の出力はフリップ・フロップ
155のJ入力に供給され、また、マルチプレクサ15
4の出力はフリップ・フロップ155のK入力に供給さ
れ、そして、フリップ・フロップ155から出力イネー
ブル信号OEDが出力されるようになっている。
【0039】なお、図17(a) はブラック制御信号BL
Kが低レベル”L”の時(各マルチプレクサのa入力が
選択された場合)の出力イネーブル信号OEDを示し、
また、図17(b) はブラック制御信号BLKが高レベ
ル”H”の時(各マルチプレクサのb入力が選択された
場合)の出力イネーブル信号OEDを示している。図1
8は本発明の第1の形態の液晶表示装置における第2実
施例の制御を示すタイミング図である。
【0040】図18に示されるように、本第2実施例で
は、コンポジット信号C-SYNCが低レベル”L”となるV
ブランキング期間中に、図3の表示例における黒色領域
BB1およびBB2に対応する黒色のデータを同時に書
き込むようになっている。すなわち、本第2実施例にお
けるシフトクロックΦXの周波数f"(Hz)は、図12に
示す実施例におけるシフトクロックΦXの周波数f'(H
z)の1/2とすることができる(f”=f'/2)。この
ように、シフトクロックΦXの周波数を半分とすること
により、制御が容易となると共に、消費電力も低減する
ことが可能となる。さらに、以下の各回路図に示される
ように、上述した第1実施例の各回路よりも使用する信
号の数を低減することができ、回路構成を簡略化するこ
ともできる。
【0041】図19は図18のタイミング図に対応した
図7におけるゲート側のシフトクロックΦXを発生する
ための回路例を示す図である。図19に示されるよう
に、本第2実施例で使用されるゲート側のシフトクロッ
クΦXを発生するための回路は、例えば、2つのJ−K
フリップ・フロップ211,214、2つの2入力オア
ゲート212,213、および、マルチプレクサ215
を備えて構成されている。フリップ・フロップ211の
J入力には0列の選択信号が供給され、また、K入力に
はn/2列の選択信号が供給されている。オアゲート2
12の入力には、0/4, 2/4列の選択信号が供給され、ま
た、オアゲート213の入力には、1/4, 3/4列の選択信
号が供給されている。そして、フリップ・フロップ21
4のJ入力にはオアゲート212の出力が供給され、ま
た、K入力にはオアゲート213の出力が供給されてい
る。すなわち、図13との比較から明らかなように、本
第2実施例では、オアゲート212の入力に0/4, 2/4列
の選択信号が供給され、オアゲート213の入力に1/4,
3/4列の選択信号が供給されているのに対して、図13
に示す回路では、オアゲート112の入力に0/8, 2/8,
4/8, 6/8列の選択信号が供給され、オアゲート113の
入力に1/8, 3/8, 5/8, 7/8列の選択信号が供給されるよ
うになっている。
【0042】そして、マルチプレクサ215には、それ
ぞれフリップ・フロップ211および214の出力
(a,b)が入力され、ブラック制御信号BLKにより
選択して出力するようになっている。すなわち、ブラッ
ク制御信号BLKが高レベル”H”の時はフリップ・フ
ロップ214の出力(b:周波数f”に対応)を選択
し、また、ブラック制御信号BLKが低レベル”L”の
時はフリップ・フロップ211の出力(a:周波数fに
対応)を選択し、シフトクロックΦXとして出力するよ
うになっている。これにより、本実施例におけるシフト
クロックΦXの周波数f”を図13に示す回路によるシ
フトクロックΦXの周波数f’の半分にするようになっ
ている。
【0043】図20は図18のタイミング図に対応した
図7におけるラッチイネーブル信号LEを発生するため
の回路例を示す図である。図20に示されるように、本
第2実施例で使用されるラッチイネーブル信号LEを発
生するための回路は、例えば、2入力オアゲート24
1、および、マルチプレクサ242を備えて構成されて
いる。そして、マルチプレクサ242には、1行に1回
出力される信号(LE出力列:LE−n)および1行に
2回出力されるオアゲート241の出力信号(LE出力
列:LE−n1,LE−n2)が入力され、ブラック制
御信号BLKにより選択して出力するようになってい
る。すなわち、図16の回路との比較から明らかなよう
に、図16の回路ではオアゲート141の入力にLE−
n1,LE−n2,LE−n3,LE−n4を供給して
いるのに対して、本実施例ではオアゲート241の入力
としてLE−n1,LE−n2だけを供給するようにな
っている。
【0044】そして、ブラック制御信号BLKが高レベ
ル”H”の時はオアゲート241の出力信号(LE−n
1,LE−n2)を選択し、また、ブラック制御信号B
LKが低レベル”L”の時は1行に1回出力される信号
(LE−n)を選択し、ラッチイネーブル信号LEとし
て出力するようになっている。これにより、ラッチイネ
ーブル信号LEをシフトクロックΦXの変化(周波数
f”)に同期して出力することが可能となる。
【0045】図21は図18のタイミング図に対応した
図7におけるデータ出力イネーブル信号(データ側の出
力イネーブル信号)OEDを発生するための回路例を示
す図である。図21(c) に示されるように、本第2実施
例で使用されるデータ側の出力イネーブル信号OEDを
発生するための回路は、例えば、2つの2入力オアゲー
ト251,252、2つのマルチプレクサ253,25
4、および、J−Kフリップ・フロップ255を備えて
構成されている。ここで、図21(c) に示す回路は、図
17(c) との比較から明らかなように、基本的な構成は
同様で2つのオアゲート251,252に供給される信
号が異なっている。すなわち、本実施例の回路では、オ
アゲート251にはOED−H1,OED−H2が供給
され、また、オアゲート252にはOED−L1,OE
D−L2が供給されている。これにより、出力イネーブ
ル信号OEDをシフトクロックΦXの変化(周波数
f”)に同期して出力することが可能となる。
【0046】ここで、図21(a) はブラック制御信号B
LKが低レベル”L”の時(各マルチプレクサのa入力
が選択された場合)の出力イネーブル信号OEDを示
し、また、図21(b) はブラック制御信号BLKが高レ
ベル”H”の時(各マルチプレクサのb入力が選択され
た場合)の出力イネーブル信号OEDを示している。な
お、ブラック制御信号BLKおよびゲート出力イネーブ
ル信号GOEは、例えば、図14および図15に示す回
路により発生することができる。
【0047】図22は本発明の第1の形態の液晶表示装
置における第3実施例の制御を示すタイミング図であ
る。図12に示されるように、前述した図12の第1実
施例では、コンポジット信号C-SYNCが低レベル”L”と
なるVブランキング期間中、ブラック制御信号BLKを
高レベル”H”とし、さらに、ラッチイネーブル信号L
EをシフトクロックΦXに同期してそれぞれ出力すると
共に、データ側の出力イネーブル信号OEDをその度毎
に出力するようになっている。
【0048】これに対して、図22に示されるように、
本第3実施例では、データ側の出力イネーブル信号OE
DをVブランキング期間の直前に一時的に高レベル”
H”とすると共に、Vブランキング期間の全体を通して
高レベル”H”に維持する。さらに、図22に示される
ように、本第3実施例では、Vブランキング期間の直前
にブラック制御信号BLKを一時的に高レベル”H”と
し、且つ、ラッチイネーブル信号LEもVブランキング
期間の直前に一度だけ高レベル”H”とし、Vブランキ
ング期間中には、それぞれ低レベル”L”に保持するよ
うになっている。すなわち、本第3実施例では、第1実
施例と同様に、図3の表示例における黒色領域BB1お
よびBB2に対応する黒色のデータは別々に書き込む
が、データドライバ(2)への黒データのラッチを1回
の処理(Vブランキング期間の直前における出力イネー
ブル信号OED、ブラック制御信号BLK、および、ラ
ッチイネーブル信号LEのパルス出力)で行うことによ
り、データドライバの消費電流の削減を図るようになっ
ている。
【0049】図23は図22のタイミング図に対応した
図7におけるブラック制御信号BLKを発生するための
回路例を示す図である。同図に示されるように、本第3
実施例で使用されるブラック制御信号BLKは、黒出力
行の選択信号をバッファ321で増幅することにより得
ることができる。図24は図22のタイミング図に対応
した図7におけるラッチイネーブル信号LEを発生する
ための回路例を示す図である。
【0050】図24に示されるように、本第3実施例で
使用されるラッチイネーブル信号LEは、一方の入力に
LE出力列(LE−n)が供給され、他方の入力にイン
バータ341を介して黒書込み期間を示す信号が供給さ
れたアンドゲート342の出力として得ることができ
る。図25は図22のタイミング図に対応した図7にお
けるデータ出力イネーブル信号OEDを発生するための
回路例を示す図である。
【0051】図25に示されるように、本第3実施例で
使用されるデータ出力イネーブル信号OEDは、一方の
入力にJ−Kフリップ・フロップ351の出力が供給さ
れ、他方の入力に黒書込み期間を示す信号が供給された
オアゲート352の出力として得ることができる。ここ
で、フリップ・フロップ351のJ入力には、出力イネ
ーブル信号OEDが高レベル”H”となるタイミング列
(OED−H)が供給され、また、K入力には、出力イ
ネーブル信号OEDが低レベル”L”となるタイミング
列(OED−L)が供給されている。
【0052】これにより、図22に示すようなブラック
制御信号BLK、ラッチイネーブル信号LE、および、
データ出力イネーブル信号OEDを得ることができる。
図26は本発明の第1の形態の液晶表示装置における第
4実施例の制御を示すタイミング図である。この第4実
施例は、上述した第3実施例に対して第2実施例を適用
したものである。
【0053】なお、シフトクロックΦX等の制御信号
は、図18および図22との比較から明らかなように、
上述した本発明の第1の形態の第2実施例および第3実
施例のものを組み合わせて使用することになる。図27
は本発明の第2の形態の一実施例としての液晶表示装置
の全体構成を概略的に示すブロック図であり、液晶パネ
ル(LCDパネル)および周辺回路の構成を概略的に示
すものである。同図において、参照符号401はLCD
パネル、402はデータドライバ、403はゲートドラ
イバ、404はRGBドライバ、そして、405はタイ
ミング制御回路を示している。
【0054】ここで、以下に図27〜図36を参照して
説明する本発明の第2の形態は、上述した第1の形態と
は逆に、ワイド画面用液晶表示装置(LCD)に対して
ノーマル画像(映像表示信号)を縦横比を変えずに表示
するためのものである。図27に示されるように、LC
Dパネル401は、9:16の縦横比を有するワイド画
面用のLCDパネルとして構成され、データドライバ4
02に蓄えられた各ライン毎のデータをゲートドライバ
403により選択されたラインに順次書き込んで所定の
画像(映像)を表示するようになっている。
【0055】タイミング制御回路405は、ゲートドラ
イバ403に対して垂直方向のスタートパルスSTV,
ゲート側のシフトクロックΦX,および,ゲート側の出
力イネーブル信号GOEを供給すると共に、データドラ
イバ402に対してデータ側のスタートパルスSIO,
データ側のシフトクロックCLKD,ラッチイネーブル
信号LE,および,データ側の出力イネーブル信号OE
Dを供給する。さらに、タイミング制御回路405は、
RGBドライバ404に対してブラック制御信号BLK
を供給するようになっている。ここで、RGBドライバ
4は、データドライバ402に対して、赤色データ信号
(R),緑色データ信号(G),および,青色データ信
号(B)を供給するようになっている。なお、データ側
のスタートパルスとしては、実際にはSIOとSOIの
2つ存在し、スタートパルスSIOを高レベル”H”に
すると各ラインのデータが右シフトで供給され、逆に、
スタートパルスSOIを高レベル”H”にすると各ライ
ンのデータが左シフトで供給され、これにより表示の反
転が可能なようになっている。以下の説明では、データ
側のスタートパルスをSIOだけとして説明する。
【0056】図28は図27の液晶表示装置におけるデ
ータドライバの制御を示すタイミング図であり、通常の
ワイド画面のLCDパネル401に対してワイド映像
(縦横比が9:16)を表示するタイミングを示すもの
である。図28に示されるように、スタートパルスSI
Oが出力されると、シフトクロックCLKDによりデー
タが取り込まれ、ラッチイネーブル信号LEおよびデー
タ側の出力イネーブル信号OEDにより1ライン分のデ
ータが表示パネル401へ供給される。
【0057】図29は本発明の表示装置の第2の形態に
よる表示例を示す図であり、ワイド画面用液晶表示装置
(LCD)に対してノーマル画像を縦横比を変えずに表
示した場合を示している。ここで、LCDパネル(40
1)の左右両端の表示データ不足領域(BK1,BK
2)には、例えば、黒色の表示が行われるようになって
いる。
【0058】図30は本発明の第2の形態の液晶表示装
置における制御を示す図である。図30に示されるよう
に、本発明の第2の形態においては、各ラインの水平ブ
ランキング期間(Hブランキング期間)において黒デー
タ(所定のデータ)の書き込みが行われるようになって
いる。すなわち、LCDパネル401における左右両端
の表示データ不足領域BK1,BK2(図29参照)に
黒色を表示するようになっている。なお、後述するよう
に、水平ブランキング期間に所定のデータを書き込むシ
フトクロック(クロック信号)CLKDの周波数
(F’)は、表示時のシフトクロックの周波数(F)よ
りも大きくなるように設定されている。
【0059】図31は図28のタイミング図に対応した
図7における水平方向のスタートパルスSIOを発生す
るための回路例を示す図である。同図に示されるよう
に、スタートパルスSIOは、SIOを高レベル”H”
にする列信号をバッファ411により増幅されて出力さ
れる。図32は図28のタイミング図に対応した図7に
おけるデータ側のシフトクロック(クロック信号)CL
KDを発生するための回路例を示す図である。同図に示
されるように、シフトクロックCLKDは、例えば、マ
スタクロッックCLKを2つのフリップ・フロップ42
1および422により4分周して発生するようになって
いる。ここで、シフトクロックCLKDは、マスタクロ
ッックCLKを4分周した出力に限定されるものではな
い。
【0060】図33は図28のタイミング図に対応した
図7におけるラッチイネーブル信号LEを発生するため
の回路例を示す図である。同図に示されるように、ラッ
チイネーブル信号LEは、例えば、J入力に信号LE−
Hが供給され、K入力に信号LE−Lが供給されたJ−
Kフリップ・フロップ431の出力として得ることがで
きる。
【0061】図34は図28のタイミング図に対応した
図7におけるデータ出力イネーブル信号OEDを発生す
るための回路例を示す図である。同図に示されるよう
に、データ出力イネーブル信号OEDは、例えば、J入
力に信号OED−Hが供給され、K入力に信号OED−
Lが供給されたJ−Kフリップ・フロップ441の出力
として得ることができる。
【0062】図35は本発明の第2の形態の液晶表示装
置における一実施例の制御を示すタイミング図である。
図35に示されるように、本実施例では、コンポジット
信号(コンポジット同期信号)C-SYNCが低レベル”L”
となる水平ブランキング期間(Hブランキング期間)に
黒色のデータを書き込む(黒書込みする)ようになって
いる。すなわち、Hブランキング期間中に、図29の表
示例における表示データ不足領域BK1およびBK2に
対応した黒色のデータを書き込むようになっている。こ
のとき、データ側のシフトクロック(クロック信号)C
LKDの周波数に関して、LCD表示部と同じ周波数F
(Hz)で黒を書いていたのではHブランキング期間内で
黒表示(BK1,BK2)を全て完了することができな
いため、Hブランキング期間中のシフトクロックCLK
Dの周波数F'(Hz)を、LCD表示時の周波数F(Hz)
のk倍となるように(F' =k×F)設定している。こ
こで、定数kは2〜4程度とされ、Hブランキング期間
中の黒書込みを通常の表示データよりも短い周期で書き
込むようになっている。なお、Hブランキング期間中に
書き込むデータは、黒色に限定されるものではなく、青
色、或いは、他の所定の表示に対応するデータであって
もよい。
【0063】ここで、図35および図29を参照して、
図29における表示画像(映像表示信号)の左端部の黒
表示領域(表示データ不足領域)BK1は、Hブランキ
ング期間の後半(P1〜P2:Y1,Y2,…)で黒データ
が書き込まれ、また、図29における表示画像の右端部
の黒表示領域(表示データ不足領域)BK2は、Hブラ
ンキング期間の前半(P3〜P4)で黒データが書き込
まれるようになっている。
【0064】図36は図35のタイミング図に対応した
図7におけるデータ側のシフトクロックCLKDを発生
するための回路例を示す図である。図36に示されるよ
うに、シフトクロックCLKDを発生するための回路
は、例えば、2つのフリップ・フロップ451,45
2、および、マルチプレクサ453を備えて構成されて
いる。そして、マルチプレクサ453には、フリップ・
フロップ451によりマスタクロックCLKを2分周し
た信号、および、フリップ・フロップ451,452に
よりマスタクロックCLKを4分周した信号が供給さ
れ、ブラック制御信号BLKにより選択制御されるよう
になっている。
【0065】すなわち、黒書込みを行うHブランキング
期間においては、マスタクロックCLKを4分周した信
号を選択し、高速のクロック信号(シフトクロック)に
より黒書込みを行うようになっている。ところで、1水
平走査は、NTSC規格(National Television System
Comittee)で63.556μsec.の内、映像データが5
2.656μsec.あるため、残りの10.9μsec.で、
左右に表示する単一色(黒色)を書き込む必要がある。
しかし、映像データと同じクロックの周期(周波数F)
で黒データを書き込むと、10.9μsec.以内では書き
込めないため、前述の本発明の第2の形態では、黒デー
タを書き込むクロックの周期を短く(周波数F’を高
く)している。しかし、このようにクロックの周期を短
くする場合は、その分タイミングが厳しくなり設計が困
難となるだけでなく、消費電力の増大を招くことにもな
っている。
【0066】図37は本発明の第3の形態の一実施例と
しての液晶表示装置の全体構成を概略的に示すブロック
図である。この図37に示す液晶表示装置は、基本的に
は、図27の液晶表示装置と同様であり、図37におけ
るLCDパネル501,データドライバ502,ゲート
ドライバ503,RGBドライバ504,および,タイ
ミング制御回路505は、それぞれ図27におけるLC
Dパネル401,データドライバ402,ゲートドライ
バ403,RGBドライバ404,および,タイミング
制御回路405に対応している。
【0067】図38は本発明の第3の形態の他の実施例
としての液晶表示装置の全体構成を概略的に示すブロッ
ク図である。図38に示す液晶表示装置は、図37の液
晶表示装置において、データドライバをLCDパネル5
01の上下両側に設けるようにしたものである。本発明
の第3の形態によれば、前述した本発明の第2の形態と
同様に、例えば、9:16の縦横比を有するワイド画面
用のLCDパネル501に対して、3:4の縦横比を有
するノーマル画像(映像表示信号)を表示する場合、水
平ブランキング期間に黒データを書き込んで表示パネル
501の左右両端の表示データ不足領域(BK1,BK
2)に所定の表示を行う。このとき、本第3の形態で
は、左端部の表示データ不足領域BK1と右端部の表示
データ不足領域BK2(図29参照)に対する黒データ
の書き込みを同時に行って、水平ブランキング期間にお
ける黒データの書き込み周波数を前述の第2の形態にお
ける周波数(F’)の半分の周波数(F”)とするよう
になっている。
【0068】すなわち、タイミング制御回路405から
データドライバ502(521,522)に対する制御
信号のタイミングを変えて黒色のデータを左右同時に取
り込むことにより、取り込み周波数(F)の上昇を抑え
るようになっている。図39は図37の液晶表示装置に
おけるゲートドライバ503の制御を示すタイミング図
であり、図40は図39のタイミング図を詳細に示す図
である。これらゲートドライバ503の制御タイミング
は、通常の場合(ワイド画面用のLCDパネル501に
対してワイド画像を表示する場合)と同様である。
【0069】図40に示されるように、コンポジット信
号(コンポジット同期信号)C-SYNCを受けて、垂直同期
セパレータ(V-SYNC Separator54:図7参照)の出力
が変化する。垂直タイミング・パルス発生部(55:図
7参照)に設けられた行カウンタ(550)は、ゲート
方向の行を順次カウントする。また、垂直タイミング・
パルス発生部の出力であるゲート方向のスタートパルス
STVが出力されると、ゲート方向のシフトクロックΦ
Xが順次出力される。なお、この図39および図40に
示すゲートドライバ503の動作は、前述した本発明の
第2の形態におけるゲートドライバ403の動作とも同
じである。
【0070】図41は図37の液晶表示装置におけるデ
ータドライバの制御を示すタイミング図であり、図42
は図41のタイミング図を詳細に示す図である。これら
図41および図42は通常の場合(ワイド画面用のLC
Dパネル501に対してワイド画像を表示する場合)の
データドライバ502の制御タイミングを示すものであ
る。
【0071】図41に示されるように、データ側のスタ
ートパルスSIO(SOI)が出力されると、シフトク
ロックCLKDによりデータが取り込まれ、ラッチイネ
ーブル信号LEにより1ライン分のデータがラッチされ
て表示パネル501へ供給される。すなわち、データド
ライバ502は、例えば、シフトクロックCLKDの立
ち下がりタイミングでRGB端子に与えられた電圧を内
部に取り込み、ラッチイネーブル信号LEの立ち上がり
タイミングでデータドライバ502に取り込まれた1水
平期間(1ライン分)のデータを、該データドライバ内
部のLCDパネル側の出力ドライバへ送り込むようにな
っている。
【0072】図42に示されるように、コンポジット同
期信号C-SYNC(水平同期信号H-SYNC) が出力されると、
水平タイミング・パルス発生部(56:図7参照)に設
けられた列カウンタ(560)は、データ方向の列を順
次カウントする。また、水平タイミング・パルス発生部
の出力であるデータ方向のスタートパルスSIOが出力
されると、データ方向のシフトクロックCLKDが順次
出力され、1ライン分のデータが取り込まれた後、ラッ
トイネーブル信号LEが出力される。
【0073】図43は図37の液晶表示装置におけるデ
ータドライバの制御の第1実施例を示すタイミング図で
あり、図44は図43のタイミング図を詳細に示す図で
ある。図43に示されるように、本実施例では、ワイド
画面用(縦横比が9:16)のLCDパネル501に対
してノーマル画像(縦横比が3:4の画像)を表示する
場合、ブラック制御信号BLKが高レベル”H”となる
水平ブランキング期間に、RGBドライバ504が単一
色のデータ(黒データ)に対応する電圧をデータドライ
バ502へ出力し、例えば、シフトクロックCLKDの
立ち下がりタイミングにより、左右両端の表示データ不
足領域(図29のBK1,BK2参照)に対応するデー
タドライバ502の領域に同時に黒データを書き込むよ
うになっている。そして、ワイド画面のLCDパネル5
01の1ライン分のデータが揃った後、ラッチイネーブ
ル信号LEが出力されることになる。
【0074】図44に示されるように、コンポジット同
期信号C-SYNC(水平同期信号H-SYNC) が出力されると、
水平タイミング・パルス発生部(56)に設けられた列
カウンタ(560)は、データ方向の列を順次カウント
する。ここで、図42と図44との比較から明らかなよ
うに、ワイド画面用のLCDパネル501に対してノー
マル画像を表示する場合、データ側のスタートパルスS
IOの出力タイミングをタイミングX(列カウンタ56
0のカウント値)からタイミングX’に変化させ、且
つ、ラッチイネーブル信号LEの出力タイミングをタイ
ミングY(列カウンタ560のカウント値)からタイミ
ングY’に変化させて制御を行うようになっている。こ
こで、上述したように、ブラック制御信号BLKが高レ
ベル”H”となる水平ブランキング期間において、左右
両端の表示データ不足領域(BK1,BK2)の黒デー
タの取り込みが同時に行われることになる。
【0075】図45は図37の液晶表示装置におけるデ
ータドライバの制御の第2実施例を示すタイミング図で
ある。図45に示されるように、本実施例では、ワイド
画面用のLCDパネル501に対してノーマル画像を表
示する場合、左右両端の表示データ不足領域(BK1,
BK2)の黒データの取り込みが同時に行われるが、こ
のとき、1ライン目(任意のデータライン)における右
端部の表示データ不足領域(BK2)の黒データ取込み
と、2ライン目(任意のデータラインの次のデータライ
ン)における左端部の表示データ不足領域(BK1)の
黒データ取込みとが同時に行われるようになっている。
これにより、同じ周波数のシフトクロックCLKDを使
用した場合における左右両端の表示データ不足領域(B
K1,BK2)の黒データの取り込み時間を半分に短縮
することが可能となる。以上において、本発明の第3の
形態は、データ側のスタートパルスとしてSIOおよび
SOIの2種類を有する表示装置に対しても適用するこ
とができる。ここで、スタートパルスSIOを高レベ
ル”H”にすると各ラインのデータが左から右方向へシ
フトするようにして取り込まれ、逆に、スタートパルス
SOIを高レベル”H”にすると各ラインのデータが右
から左方向へシフトするようにして取り込まれて反転表
示が可能なようになっている。
【0076】以上の説明では、主にテレビ映像のノーマ
ル画面(ノーマル映像)およびワイド画面(ワイド映
像)を取り上げて説明したが、本発明の各形態は、この
ようなテレビ映像に関するものだけでなく、コンピュー
タ等による異なる表示画面(LCDパネル)と映像信号
(表示画像)との間の整合を取る場合にも適用すること
ができるのはもちろんである。さらに、本発明の各形態
は、アクティブマトリクス型の液晶表示装置だけでな
く、他の液晶表示装置、および、プラズマディスプレイ
(PDP)等の他のマトリクス状の画素をゲートドライ
バおよびデータドライバにより駆動する方式の様々な表
示装置に対して適用することができる。
【0077】ところで、従来の液晶表示装置において
は、表示ソースに合わせたパネル(LCDパネル)を作
成して駆動するというのが一般的であり、例えば、10
24×768の画素のLCDパネルで640×480ド
ットの映像表示信号を表示することはあまり考えられて
いなかった。具体的に、1024×768の画素の液晶
パネルで640×480ドットの映像表示信号を表示す
る方法としては、映像表示信号に合わせて1ドットに対
して1画素で駆動する方法、或いは、1ドットに対して
複数画素で駆動する方法が考えられる。ここで、映像表
示信号をより忠実に表示するためには、映像表示信号に
対し整数倍で拡大するのが望ましいが、例えば、102
4×768対640×480の比率は5対3となり2倍
にすると全映像表示信号を表示することができない。そ
こで、1倍のまま表示を行うと、映像表示信号は全部表
示することができるものの、多数の非表示画素が生じる
ため、該非表示画素に何らかの信号を書き込む必要があ
る。
【0078】そこで、LCDパネルよりもドット数の小
さい映像表示信号(表示画像)を1倍で表示する場合、
非表示画素に目障りにならないような信号を書き込む必
要が生じ、ブランキング期間(非表示期間)に余りの画
素を駆動しなければならない。しかしながら、液晶の透
過率を100%近くにするためには数十〜十数μsec.程
度の書き込み時間が必要となるため、ブランキング期間
が短かったり、非表示ゲートライン(走査ライン)が多
い場合には、全ゲートラインを駆動する時間が足りなく
なることがあった。
【0079】本発明の第4の形態は、マトリクス状の画
素で構成されたLCDパネルよりもドット数(表示デー
タ)が少ない映像表示信号を1倍(等倍)で表示する場
合、ブランキング期間が短かいとき、或いは、非表示ゲ
ートラインが多いときでも書き込み時間を充分長くとる
ことができると共に、非表示画素に黒信号等の目障りに
ならない信号を(ゲートラインに対して)書き込むこと
ができる表示装置の駆動回路を提供せんとするものであ
る。
【0080】図46は本発明の第4の形態に対応する通
常の表示装置の駆動回路の一例を概略的に示すブロック
図であり、図47は図46におけるゲートドライバの構
成例を示すブロック図であり、そして、図48は液晶表
示パネルとドライバの一接続例を示す図である。図46
において、参照符号601は液晶表示パネル(LCDパ
ネル),602はデータドライバ,603はゲートドラ
イバ(走査ドライバ),604は映像信号処理回路(R
GBドライバ),そして,605は制御信号発生回路
(タイミング制御回路)を示している。
【0081】コンピュータ本体等の表示ソースから供給
される同期信号(/HS:H-SYNC ,/VS:V-SYNC)およ
び映像信号は、それぞれ制御信号発生回605および映
像信号処理回路604によりLCDパネルを駆動するた
めの信号に変換され、ゲートドライバ603およびデー
タドライバ602を介してLCDパネル601に表示さ
れる。
【0082】図47に示されるように、ゲートドライバ
603は、順次スキャンするためのシフトレジスタ回路
631、LCDパネル601を駆動する電圧にレベル変
換するためのレベルシフタ回路632、および、出力信
号を制御するための出力イネーブル回路634を備えて
構成されている。図48に示されるように、LCDパネ
ル601と各ドライバの接続は、LCDパネル601の
データラインDL1〜DLnにデータドライバ602の
出力が接続され、ゲートライン(走査ライン)GL1〜
GLmにゲートドライバ603の出力が接続されてい
る。
【0083】図48に示されるように、LCDパネル6
01は、例えば、1024×768のマトリクス状に構
成された画素を有しており、該LCDパネル601に表
示する表示画像DIは、例えば、LCDパネル601の
画素数よりも少ない640×480の表示データ(ドッ
ト数)で構成されている。本発明の第4の形態では、L
CDパネル601において、表示画像DIが存在しない
ゲート側の上下両端部に対して所定の表示(例えば、黒
表示)を行うようになっている。なお、LCDパネル6
01において、表示データDIが存在しないデータ側の
左右両端部に対しては、前述した本発明の第2の形態ま
たは第3の形態を応用するか、或いは、他の方法を適用
して所定の表示(例えば、黒表示)を行うことができ
る。
【0084】図49〜図52は本発明の第4の形態の表
示装置におけるゲートドライバの制御の第1実施例を示
すタイミング図であり、図49は第1フレーム,図50
は第2フレーム,図51は第3フレーム,そして,図5
2は第4フレームにおけるゲートドライバ603の駆動
波形を示している。まず、第1フレームにおいては、図
49に示されるように、最後の表示データ(第1フレー
ムで表示する映像の最後のラインデータ)DDLをシフ
トクロックΦXとして通常のクロックCK1により表示
画像DIの最終ゲートライン(OUT1)に書き込んだ
後、該表示画像DIの最終ゲートラインの次のゲートラ
イン(OUT2:LCDパネル601の表示画像DIが
存在しない下端部における最初のゲートライン)に対し
てシフトクロックΦXとしてクロックCK2により黒デ
ータの書き込みを行う。このとき、表示画像DIが存在
しない下端部では、同時に、3本のゲートライン(OU
T3〜OUT5)を隔てたゲートラインOUT6(OU
T10,…)においてもクロックCK2による黒データ
の書き込みが行われる。すなわち、シフトクロックΦX
がクロックCK1およびCK2となるタイミングでゲー
ト側の出力イネーブル信号(ハイイネーブル信号)GO
Eを高レベル”H”とすることにより、連続する4本の
ゲートラインの内の1本(OUT2,OUT6)ずつに
黒データを書き込むようになっている。なお、残りのゲ
ートライン(OUT3〜OUT5,OUT7〜OUT
9,…)に対しては、シフトクロックΦXとしてクロッ
クCK2よりもさらに高速のクロックCK3を使用し、
且つ、出力イネーブル信号GOEを低レベル”L”とし
て空送りするようになっている。
【0085】次に、第2フレームにおいては、図50に
示されるように、最後の表示データ(第2フレームで表
示する映像の最後のラインデータ)DDLをシフトクロ
ックΦXとして通常のクロックCK1により表示画像D
Iの最終ゲートライン(OUT1)に書き込んだ後、該
表示画像DIの最終ゲートラインから2つ目ゲートライ
ン(OUT3:LCDパネル601の表示画像DIが存
在しない下端部における2番目のゲートライン)に対し
てシフトクロックΦXとしてクロックCK2により黒デ
ータの書き込みを行う。このとき、表示画像DIが存在
しない下端部では、同時に、3本のゲートライン(OU
T3〜OUT5)を隔てたゲートラインOUT7(OU
T11,…)においてもクロックCK2による黒データ
の書き込みが行われる。すなわち、シフトクロックΦX
がクロックCK1およびCK2となるタイミングでゲー
ト側の出力イネーブル信号GOEを高レベル”H”とす
ることにより、連続する4本のゲートラインの内の1本
(OUT3,OUT7)ずつに黒データを書き込むよう
になっている。なお、残りのゲートライン(OUT2,
OUT4〜OUT6,OUT8,OUT9,…)に対し
ては、シフトクロックΦXとしてを使用し、且つ、出力
イネーブル信号GOEを低レベル”L”として空送りす
るようになっている。
【0086】同様に、第3および第4フレームにおいて
も、図51および図52に示されるように、シフトクロ
ックΦXとしてクロックCK2を使用して、LCDパネ
ル601の表示画像DIが存在しない下端部における3
番目(OUT4),7番目(OUT8),…のゲートラ
インに黒データを書き込むようになっている。このよう
に、本実施例では、データドライバ602が映像表示信
号を出力しているとき、1水平走査期間(H-SYNC)毎に1
ゲートラインを駆動し、ブランキング期間(表示する映
像データが存在しない期間)には複数の水平走査期間毎
に1ゲートラインを駆動する。すなわち、図49〜図5
2に示されるように、表示する映像データが存在しない
期間では、1水平走査期間(H-SYNC)毎に4クロックを入
力することでゲートドライバ603のシフトレジスタ6
31を4ラインシフトさせるようになっている。このと
き、出力イネーブル信号GOEは、1ライン分だけしか
出力されないため、1ゲートラインのみパルスが出力さ
れ、残りの3ゲートラインでは出力されない。
【0087】そして、図49〜図52に示すように、4
本のゲートラインの内の1本のゲートラインに対する黒
データの書き込みを4フレーム行うことにより、全ゲー
トラインを駆動することになる。ここで、本実施例で
は、表示する映像データが存在しない期間において、黒
表示を行うためのシフトクロックΦXとして比較的周期
の長いクロックCK2(ただし、通常の表示用クロック
CK1よりは短い)を使用し、単にゲートラインの空送
りに使用するシフトクロックとして周期の短いクロック
CK3を使用するようになっている。すなわち、本実施
例では、黒表示を行うためのシフトクロックの周期を長
くすることができるため、例えば、4フレームを1つの
周期とすることで、LCDパネル601の表示画像DI
が存在しないゲート側の下端部の全てのゲートラインに
対して黒表示を行うことが可能となる。なお、LCDパ
ネル601の表示画像DIが存在しないゲート側の上端
部に対する黒表示も同様に行うことができる。
【0088】図53は本発明の第4の形態の表示装置に
おけるゲートドライバ用の制御信号を発生するための回
路例(制御信号発生回路605)を示す図であり、図5
4は図53の回路の動作を説明するためのタイミング図
である。図53に示されるように、制御信号発生回路
(タイミング制御回路)605は、PLL(Phase Locke
d Loop) 回路651,クロック発生回路652,クロッ
ク制御回路653,アンドゲート654〜656,およ
び,オアゲート567,568を備えて構成されてい
る。
【0089】クロック発生回路652は、表示期間のク
ロックCK1,ブランキング期間にパルスを出力するた
めのクロックCK2,および,ゲートドライバ603の
シフトレジスタ回路631を空送りするためのクロック
CK3を出力するようになっている。クロック発生回路
652から出力されたクロック(CK1〜CK3)は、
クロック制御回路653により映像信号のタイミングに
合わせてそれぞれ切り換えられるようになっている。す
なわち、クロック制御回路653は、3つの選択信号S
EL1〜SEL3を出力するようになっている。
【0090】ここで、図53および図54に示されるよ
うに、クロックCK1を出力する場合は選択信号SEL
1を高レベル”H”とし、クロックCK2を出力する場
合は選択信号SEL2を高レベル”H”とし、そして、
クロックCK3を出力する場合は選択信号SEL3を高
レベル”H”とする。また、ゲートドライバ603の出
力を制御するゲート側の出力イネーブル信号GOEは、
オアゲート657により選択信号SEL1とSEL2の
論理和を取ることにより得られ、クロックCK3のタイ
ミングでゲートドライバ603を空送りすることができ
るようになっている。
【0091】図55は図53の回路におけるクロック発
生回路652の一例を示すブロック図である。図55に
示されるように、図53におけるクロック発生回路65
2は、3つのPLL回路6521〜6523により構成され、垂
直同期信号V-SYNCに同期した3つのクロックCK1,C
K2,CK3が発生されるようになっている。図56は
図53の回路におけるクロック制御回路653の一例を
示すブロック図である。図56に示されるように、図5
3におけるクロック制御回路653は、2つのカウンタ
6530, 6531,4つのデコーダ6532〜6535,2つのJ−K
フリップ・フロップ6536, 6537,および,2つのアンド
ゲート6538, 6539を備えて構成されている。
【0092】カウンタ6530は水平同期信号H-SYNCをカウ
ントし、カウンタ6531はドットクロックDCLKをカウ
ントするようになっている。そして、各カウンタ6530お
よび6531の出力は、それぞれ2つのデコーダ6532,6533
および6534,6535 により2種類デコードされて、それぞ
れJ−Kフリップ・フロップ6536および6537のJ入力並
びにK入力に供給されるようになっている。そして、フ
リップ・フロップ6536のQ出力から選択信号SEL1が
出力され、アンドゲート6538によりフリップ・フロップ
6536の/Q出力およびフリップ・フロップ6537のQ出力
の論理積を取って選択信号SEL2が出力され、そし
て、アンドゲート6539によりフリップ・フロップ6536の
/Q出力およびフリップ・フロップ6537の/Q出力の論
理積を取って選択信号SEL3が出力されるようになっ
ている。なお、フレーム毎にデコーダ6532〜6535のデコ
ード値を変えることにより、複数フレームで1周期のゲ
ートドライバ603のクロック(シフトクロック)ΦX
を発生することができるうようになっている。
【0093】図57および図58は本発明の第4の形態
の表示装置における映像表示信号レベルの構成を説明す
るための図であり、図57(a) は第1フレームおよび第
3フレームを示し、図57(b) は第2フレームおよび第
4フレームを示し、図58(a) は第5フレームおよび第
7フレームを示し、そして、図58(b) は第6フレーム
および第8フレームを示している。ここで、図57およ
び図58は、4フレームで1周期となるゲートドライバ
のクロック構成を示し、従って、映像表示信号レベルは
8フレームで1周期となる。
【0094】図57および図58に示されるように、本
発明の第4の形態の表示装置における映像表示信号レベ
ルは、表示信号期間はライン毎に極性を反転させ、ブラ
ンキング期間は同極性の黒レベルとするようになってい
る(図57(a) および(b) と図58(a) および(b) 参
照)。すなわち、第1〜第4フレームにおいて、各フレ
ーム毎で表示信号は極性をライン毎に変化させ、ブラン
キング期間の黒レベルは片側の極性(例えば、正極性)
として黒レベルを出力する。さらに、第5〜第8フレー
ムにおいて、同様に、フレーム毎に表示信号を極性反転
させるが、ブランキング期間のレベルは第1〜第4フレ
ームとは反転(例えば、負極性)させた黒レベルとす
る。これによって、表示信号はライン毎に極性が異な
り、フレーム毎に極性が反転し、且つ、ブランキング期
間はライン毎に極性は同じで4フレーム毎に極性が可変
し、8フレームで1周期となるように制御することがで
きる。すなわち、黒色を表示するゲートラインに対して
も交流駆動を行うことにより、例えば、液晶の劣化を防
止することができる。
【0095】図59は液晶表示パネルとドライバの他の
接続例を示す図である。図59に示されるように、LC
Dパネル701は、左右両側に設けられた2つのゲート
ドライバ731,732により駆動されるようになって
いる。ここで、ゲートドライバ731により駆動される
ゲートラインと、ゲートドライバ732により駆動され
るゲートラインとは交互に配置されている。すなわち、
LCDパネル701のデータラインDL1〜DLnにデ
ータドライバ702の出力が接続され、奇数段のゲート
ラインGL1,GL3,GL5,…にゲートドライバ7
31の出力が接続され、そして、偶数段のゲートライン
GL2,GL4,GL6,…にゲートドライバ732の
出力が接続されている。
【0096】図60〜図63は本発明の第4の形態の表
示装置におけるゲートドライバの制御の第2実施例を示
すタイミング図であり、図60は第1フレーム,図61
は第2フレーム,図62は第3フレーム,そして,図6
3は第4フレームにおけるゲートドライバ731,73
2の駆動波形を示している。図60〜図63と図49〜
図52との比較から明らかなように、本第2実施例のよ
うに、2つのゲートドライバ731,732により奇数
段および偶数段のゲートラインをそれぞれ個別に制御す
ることにより、データ表示に使用するゲート側のシフト
クロックΦXとしてのクロックCK2'(CK1')の周期
を第1実施例のにおけるクロックCK2(CK1)より
も長く設定することができるようになっている。
【0097】まず、第1フレームにおいては、図60に
示されるように、最後の表示データDDLをシフトクロ
ックΦXとして通常のクロックCK1’(このクロック
CK1’も第1実施例のクロックCK1よりも長く[約
2倍程度]することができる)により表示画像DIの各
ゲートドライバ731,732に対応した最終ゲートラ
イン(OUT1−L,OUT1−R)に書き込んだ後、
該表示画像DIの最終ゲートラインの次のゲートライン
(OUT2−L)に対してシフトクロックΦXとしてク
ロックCK2’により黒データの書き込みを行う。この
とき、表示画像DIが存在しない下端部では、同時に、
3本のゲートライン(OUT2−R,OUT3−L,O
UT3−R)を隔てたゲートラインOUT4−L(OU
T6−L,…)においてもクロックCK2’による黒デ
ータの書き込みが行われる。
【0098】すなわち、シフトクロックΦXがクロック
CK1’およびCK2’となるタイミングで左右のゲー
トドライバ731,732に応じて出力イネーブル信号
GOE−L,GOE−Rを順次高レベル”H”と制御す
ることにより、連続する4本のゲートラインの内の1本
(OUT2−L,OUT4−L)ずつに黒データを書き
込むようになっている。なお、残りのゲートライン(O
UT2−R,OUT3−L,OUT3−R,OUT4−
R,OUT5−L,OUT5−R,…)に対しては、シ
フトクロックΦXとしてクロックCK2’よりもさらに
高速のクロックCK3’を使用し、且つ、出力イネーブ
ル信号GOE−LおよびGOE−Rを低レベル”L”と
して空送りするようになっている。ここで、クロックC
K3’としては第1実施例のクロックCK3をそのまま
使用してもよい。
【0099】なお、図61〜図63に示す本第2実施例
の第2フレーム〜第4フレームの動作は、図60と図4
9との対応と同様に、図50〜図52に対応させて理解
され得る。すなわち、図61〜図63に示す本第2実施
例でも、図49〜図52に示す第1実施例と同様に、4
本のゲートラインの1本のゲートラインに対する黒デー
タの書き込みを4フレーム行うことにより、全ゲートラ
インを駆動することになる。ここで、本第2実施例で
は、2つのゲートドライバ731,732により奇数段
および偶数段のゲートラインをそれぞれ個別に制御する
ことにより、黒データを表示するためのシフトクロック
ΦXとして第1実施例のクロックCK2の約2倍の周期
を有するクロックCK2’を使用することができる。従
って、画素(液晶セル)への書き込み時間を大きくとる
ことができる。なお、LCDパネル701の表示画像D
Iが存在しないゲート側の上下両端部に対する表示デー
タは、黒色表示用のデータに限定されるものではなく、
青色表示用のデータといった所定の表示データであって
もよい。また、映像表示信号に対しても、図57および
図58に示すように、極性を反転させるように構成して
もよい。
【0100】以上、説明したように、本発明の第4の形
態によれば、ブランキング期間に数ゲートラインに1ゲ
ートラインを駆動するようにし、1水平期間にゲートド
ライバに複数のクロックを入力することでゲートドライ
バにおけるシフトレジスタをクロック数だけシフトし、
1出力にイネーブルをかけて複数フレームで全ゲートラ
インを駆動し、且つ、出力するタイミングのクロック周
波数を小さくすることにより、表示用のゲート側のシフ
トクロックの周期を大きくすることができる。このよう
に、ブランキング期間時における書き込みパルス幅を大
きくすることで液晶に書き込み電圧を十分に印加して書
き込むことができる。また、ゲートドライバが両側に配
置され交互に接続された場合には、ゲートドライバのク
ロック周波数を約半分にすることができ、ブランキング
期間の書き込みパルス幅をさらに大きくとることが可能
となる。これにより、LCDパネルの表示画面よりも小
さい映像表示信号を等倍で表示する場合、ブランキング
期間が短かったり、非表示ゲートラインが多くても書き
込み時間を十分長くとることができ、且つ、非表示画素
に黒データ等の目障りにならない信号を書き込むことが
可能となる。
【0101】
【発明の効果】以上、詳述したように、本発明の表示装
置および該表示装置の駆動方法および駆動回路によれ
ば、様々なサイズの映像(画像)を1台の表示装置によ
り適切に表示することが可能となる。
【図面の簡単な説明】
【図1】従来の表示装置における表示例を示す図であ
る。
【図2】図1の表示に対応した制御を示す図である。
【図3】本発明の表示装置の第1の形態による表示例を
示す図である。
【図4】本発明の第1の形態の一実施例としての液晶表
示装置の全体構成を概略的に示すブロック図である。
【図5】図4の液晶表示装置におけるゲートドライバの
制御を示すタイミング図である。
【図6】本発明の第1の形態の液晶表示装置における制
御を示す図である。
【図7】図4の液晶表示装置におけるタイミング制御回
路の一例を示すブロック図である。
【図8】図4の液晶表示装置におけるゲートドライバの
構成例を示すブロック回路図である。
【図9】図4の液晶表示装置におけるデータドライバの
構成例を示すブロック回路図である。
【図10】図5のタイミング図に対応した図7における
垂直タイミング・パルス発生部の構成例を示す図であ
る。
【図11】図10の垂直タイミング・パルス発生部の動
作を示すタイミング図である。
【図12】本発明の第1の形態の液晶表示装置における
第1実施例の制御を示すタイミング図である。
【図13】図12のタイミング図に対応した図7におけ
るゲート側のシフトクロックを発生するための回路例を
示す図である。
【図14】図12のタイミング図に対応した図7におけ
るブラック制御信号を発生するための回路例を示す図で
ある。
【図15】図12のタイミング図に対応した図7におけ
るゲート出力イネーブル信号を発生するための回路例を
示す図である。
【図16】図12のタイミング図に対応した図7におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図17】図12のタイミング図に対応した図7におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図18】本発明の第1の形態の液晶表示装置における
第2実施例の制御を示すタイミング図である。
【図19】図18のタイミング図に対応した図7におけ
るゲート側のシフトクロックを発生するための回路例を
示す図である。
【図20】図18のタイミング図に対応した図7におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図21】図18のタイミング図に対応した図7におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図22】本発明の第1の形態の液晶表示装置における
第3実施例の制御を示すタイミング図である。
【図23】図22のタイミング図に対応した図7におけ
るブラック制御信号を発生するための回路例を示す図で
ある。
【図24】図22のタイミング図に対応した図7におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図25】図22のタイミング図に対応した図7におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図26】本発明の第1の形態の液晶表示装置における
第4実施例の制御を示すタイミング図である。
【図27】本発明の第2の形態の一実施例としての液晶
表示装置の全体構成を概略的に示すブロック図である。
【図28】図27の液晶表示装置におけるデータドライ
バの制御を示すタイミング図である。
【図29】本発明の表示装置の第2の形態による表示例
を示す図である。
【図30】本発明の第2の形態の液晶表示装置における
制御を示す図である。
【図31】図28のタイミング図に対応した図7におけ
る水平方向のスタートパルスを発生するための回路例を
示す図である。
【図32】図28のタイミング図に対応した図7におけ
るデータ側のシフトクロックを発生するための回路例を
示す図である。
【図33】図28のタイミング図に対応した図7におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図34】図28のタイミング図に対応した図7におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図35】本発明の第2の形態の液晶表示装置における
一実施例の制御を示すタイミング図である。
【図36】図35のタイミング図に対応した図7におけ
るデータ側のシフトクロックを発生するための回路例を
示す図である。
【図37】本発明の第3の形態の一実施例としての液晶
表示装置の全体構成を概略的に示すブロック図である。
【図38】本発明の第3の形態の他の実施例としての液
晶表示装置の全体構成を概略的に示すブロック図であ
る。
【図39】図37の液晶表示装置におけるゲートドライ
バの制御を示すタイミング図である。
【図40】図39のタイミング図を詳細に示す図であ
る。
【図41】図37の液晶表示装置におけるデータドライ
バの制御を示すタイミング図である。
【図42】図41のタイミング図を詳細に示す図であ
る。
【図43】図37の液晶表示装置におけるデータドライ
バの制御の第1実施例を示すタイミング図である。
【図44】図43のタイミング図を詳細に示す図であ
る。
【図45】図37の液晶表示装置におけるデータドライ
バの制御の第2実施例を示すタイミング図である。
【図46】本発明の第4の形態に対応する通常の表示装
置の駆動回路の一例を概略的に示すブロック図である。
【図47】図46におけるゲートドライバの構成例を示
すブロック図である。
【図48】液晶表示パネルとドライバの一接続例を示す
図である。
【図49】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第1実施例を示すタイミング図(そ
の1)である。
【図50】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第1実施例を示すタイミング図(そ
の2)である。
【図51】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第1実施例を示すタイミング図(そ
の3)である。
【図52】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第1実施例を示すタイミング図(そ
の4)である。
【図53】本発明の第4の形態の表示装置におけるゲー
トドライバ用の制御信号を発生するための回路例を示す
図である。
【図54】図53の回路の動作を説明するためのタイミ
ング図である。
【図55】図53の回路におけるクロック発生回路の一
例を示すブロック図である。
【図56】図53の回路におけるクロック制御回路の一
例を示すブロック図である。
【図57】本発明の第4の形態の表示装置における映像
表示信号レベルの構成を説明するための図(その1)で
ある。
【図58】本発明の第4の形態の表示装置における映像
表示信号レベルの構成を説明するための図(その2)で
ある。
【図59】液晶表示パネルとドライバの他の接続例を示
す図である。
【図60】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第2実施例を示すタイミング図(そ
の1)である。
【図61】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第2実施例を示すタイミング図(そ
の2)である。
【図62】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第2実施例を示すタイミング図(そ
の3)である。
【図63】本発明の第4の形態の表示装置におけるゲー
トドライバの制御の第2実施例を示すタイミング図(そ
の4)である。
【符号の説明】
1,401,501,601,701…LCDパネル 2,402,502,521,522,602,702
…データドライバ 3,403,503,603,731,732…ゲート
ドライバ(走査ドライバ) 4,404,504,604…RGBドライバ(映像信
号処理回路) 5,405,505,605…タイミング制御回路(制
御信号発生回路) BLK…ブラック制御信号 CLKD…データ側のシフトクロック C-SYNC…コンポジット信号(コンポジット同期信号) GOE…ゲート側の出力イネーブル信号GOE OED…データ側の出力イネーブル信号 SIO(SOI)…データ側のスタートパルス STV…ゲート側のスタートパルス /HS,H-SYNC…水平同期信号 /VS,V-SYNC…垂直同期信号 ΦX…ゲート側のシフトクロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸田 克彦 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小野寺 俊也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 宮本 啓文 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 大城 幹夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 甲斐 勉 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 中村 昌則 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (40)

    【特許請求の範囲】
  1. 【請求項1】 第1の縦横比を有する表示パネル(1)
    に対して、該第1の縦横比よりも横方向の比率が大きい
    第2の縦横比の画像を表示可能とする表示装置であっ
    て、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ(3)と、 1ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ(2)と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、垂直ブランキング期間に所定のデータを書き込
    み、前記表示パネル(1)の上下両端の表示データ不足
    領域(BB1,BB2)に所定の表示を行うように制御
    するタイミング制御回路(5)とを具備することを特徴
    とする表示装置。
  2. 【請求項2】 前記垂直ブランキング期間に所定のデー
    タを書き込むクロック信号(ΦX)の周波数(f',f")
    を表示時のクロック信号の周波数(f)よりも大きくな
    るようにしたことを特徴とする請求項1の表示装置。
  3. 【請求項3】 前記タイミング制御回路(5)は、前記
    表示パネルの上端の表示データ不足領域(BB1)およ
    び下端の表示データ不足領域(BB2)に対応した前記
    垂直ブランキング期間における所定データの書き込み処
    理を同時に行って、前記クロック信号の周波数(f")を
    低く設定するようにしたことを特徴とする請求項2の表
    示装置。
  4. 【請求項4】 前記タイミング制御回路(5)は、前記
    データドライバに対する前記垂直ブランキング期間の所
    定データの書き込みを1回のラッチ動作により行うよう
    にしたことを特徴とする請求項1の表示装置。
  5. 【請求項5】 第1の縦横比を有する表示パネル(40
    1,501)に対して、該第1の縦横比よりも縦方向の
    比率が大きい第2の縦横比の画像を表示可能とする表示
    装置であって、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ(403,503)と、 1ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ(402,502)と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、水平ブランキング期間に所定のデータを書き込
    み、前記表示パネル(401,501)の左右両端の表
    示データ不足領域(BK1,BK2)に所定の表示を行
    うように制御するタイミング制御回路(405,50
    5)とを具備することを特徴とする表示装置。
  6. 【請求項6】 前記水平ブランキング期間に所定のデー
    タを書き込むクロック信号(CLKD)の周波数
    (F’)を表示時のクロック信号の周波数(F)よりも
    大きくなるようにしたことを特徴とする請求項5の表示
    装置。
  7. 【請求項7】 前記タイミング制御回路(505)は、
    前記表示パネルの左端部の表示データ不足領域(BK
    1)および右端部の表示データ不足領域(BK2)に対
    応した前記水平ブランキング期間における所定データの
    書き込み処理を同時に行って、前記クロック信号の周波
    数(F")を低く設定するようにしたことを特徴とする請
    求項5の表示装置。
  8. 【請求項8】 前記タイミング制御回路(505)は、
    前記データドライバに対する前記水平ブランキング期間
    の所定データの書き込みを、任意のデータラインにおけ
    る右端部の表示データ不足領域(BK2)と、任意のデ
    ータラインの次のデータラインにおける左端部の表示デ
    ータ不足領域(BK1)とを同時に行うようにしたこと
    を特徴とする請求項7の表示装置。
  9. 【請求項9】 前記表示装置は液晶表示装置であり、デ
    ータ側のスタートパルス信号(SIO,SOI)により
    反転表示可能とされていることを特徴とする請求項5の
    表示装置。
  10. 【請求項10】 マトリクス状に構成され複数の画素を
    有する表示パネル(601,701)に対して、該表示
    パネルの画素数よりも少ない表示データで構成される画
    像を表示可能とする表示装置であって、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ(603;731,732)と、 1ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ(602,702)と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、前記表示パネルの画像が表示されないゲートラ
    インにおいて、1水平期間に複数のゲートラインの内の
    1本のゲートラインを駆動し、各フレーム毎に順次駆動
    するゲートラインをシフトさせ、複数のフレームで全ゲ
    ートラインを駆動するように制御するタイミング制御回
    路(605,705)とを具備することを特徴とする表
    示装置。
  11. 【請求項11】 前記ゲートドライバ(731,73
    2)は、前記表示パネル(701)の両側に一対設けら
    れ、該各ゲートドライバはそれぞれ交互のゲートライン
    を駆動するようになっていることを特徴とする請求項1
    0の表示装置。
  12. 【請求項12】 前記タイミング制御回路(605)
    は、周波数の異なる複数のクロック(CK1,CK2,
    CK3)を発生するクロック発生回路(652)と、ゲ
    ート側のシフトクロック(ΦX)として前記複数のクロ
    ックを選択する選択信号(SEL1,SEL2,SEL
    3)を出力するクロック制御回路(653)とを具備す
    ることを特徴とする請求項10または11の表示装置。
  13. 【請求項13】 前記タイミング制御回路(605,7
    05)は、前記表示パネルの画像が表示されないゲート
    ラインにおいて、前記複数のゲートラインの内で所定の
    データを書き込むためのゲートラインを第1のクロック
    (CK2)を選択(SEL2)して駆動し、且つ、残り
    のデータ書き込みを行わないゲートラインを該第1のク
    ロックよりも周期の短い第2のクロック(CK3)を選
    択(SEL3)して空送りするようにしたことを特徴と
    する請求項12の表示装置。
  14. 【請求項14】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項10〜13のいずれかに記載の
    表示装置。
  15. 【請求項15】 第1の縦横比を有する表示パネル
    (1)の表示ラインを順次選択するゲートドライバ
    (3)と、1ライン分のデータを蓄えて前記ゲートドラ
    イバにより選択されたラインへ順次データを供給するデ
    ータドライバ(2)とを具備し、前記表示パネルに対し
    て前記第1の縦横比よりも横方向の比率が大きい第2の
    縦横比の画像を表示可能とする表示装置の駆動回路
    (5)であって、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、垂直ブランキング期間に所定のデータを書き込
    み、前記表示パネル(1)の上下両端の表示データ不足
    領域(BB1,BB2)に所定の表示を行うようにした
    ことを特徴とする表示装置の駆動回路。
  16. 【請求項16】 前記垂直ブランキング期間に所定のデ
    ータを書き込むクロック信号(ΦX)の周波数(f',
    f")を表示時のクロック信号の周波数(f)よりも大き
    くなるようにしたことを特徴とする請求項15の表示装
    置の駆動回路。
  17. 【請求項17】 前記表示パネルの上端の表示データ不
    足領域(BB1)および下端の表示データ不足領域(B
    B2)に対応した前記垂直ブランキング期間における所
    定データの書き込み処理を同時に行って、前記クロック
    信号の周波数(f")を低く設定するようにしたことを特
    徴とする請求項16の表示装置の駆動回路。
  18. 【請求項18】 前記データドライバに対する前記垂直
    ブランキング期間の所定データの書き込みを1回のラッ
    チ動作により行うようにしたことを特徴とする請求項1
    5の表示装置の駆動回路。
  19. 【請求項19】 第1の縦横比を有する表示パネル(4
    01,501)の表示ラインを順次選択するゲートドラ
    イバ(403,503)と、1ライン分のデータを蓄え
    て前記ゲートドライバにより選択されたラインへ順次デ
    ータを供給するデータドライバ(402,502)とを
    具備し、前記表示パネルに対して前記第1の縦横比より
    も縦方向の比率が大きい第2の縦横比の画像を表示可能
    とする表示装置の駆動回路(405,505)であっ
    て、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、水平ブランキング期間に所定のデータを書き込
    み、前記表示パネル(401,501)の左右両端の表
    示データ不足領域(BK1,BK2)に所定の表示を行
    うようにしたことを特徴とする表示装置の駆動回路。
  20. 【請求項20】 前記水平ブランキング期間に所定のデ
    ータを書き込むクロック信号(CLKD)の周波数
    (F’)を表示時のクロック信号の周波数(F)よりも
    大きくなるようにしたことを特徴とする請求項19の表
    示装置の駆動回路。
  21. 【請求項21】 前記表示パネルの左端部の表示データ
    不足領域(BK1)および右端部の表示データ不足領域
    (BK2)に対応した前記水平ブランキング期間におけ
    る所定データの書き込み処理を同時に行って、前記クロ
    ック信号の周波数(F")を低く設定するようにしたこと
    を特徴とする請求項19の表示装置の駆動回路。
  22. 【請求項22】 前記データドライバに対する前記水平
    ブランキング期間の所定データの書き込みを、任意のデ
    ータラインにおける右端部の表示データ不足領域(BK
    2)と、任意のデータラインの次のデータラインにおけ
    る左端部の表示データ不足領域(BK1)とを同時に行
    うようにしたことを特徴とする請求項21の表示装置の
    駆動回路。
  23. 【請求項23】 前記表示装置は液晶表示装置であり、
    データ側のスタートパルス信号(SIO,SOI)によ
    り反転表示可能とされていることを特徴とする請求項1
    9の表示装置の駆動回路。
  24. 【請求項24】 マトリクス状に構成され複数の画素を
    有する表示パネル(601,701)の表示ラインを順
    次選択するゲートドライバ(603;731,732)
    と、1ライン分のデータを蓄えて前記ゲートドライバに
    より選択されたラインへ順次データを供給するデータド
    ライバ(602,702)とを具備し、前記表示パネル
    に対して前記表示パネルの画素数よりも少ない表示デー
    タで構成される画像を表示可能とする表示装置の駆動回
    路(605,705)であって、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、前記表示パネルの画像が表示されないゲートラ
    インにおいて、1水平期間に複数のゲートラインの内の
    1本のゲートラインを駆動し、各フレーム毎に順次駆動
    するゲートラインをシフトさせ、複数のフレームで全ゲ
    ートラインを駆動するようにしたことを特徴とする表示
    装置の駆動回路。
  25. 【請求項25】 前記ゲートドライバ(731,73
    2)は、前記表示パネル(701)の両側に一対設けら
    れ、該各ゲートドライバはそれぞれ交互のゲートライン
    を駆動するようになっていることを特徴とする請求項2
    4の表示装置の駆動回路。
  26. 【請求項26】 周波数の異なる複数のクロック(CK
    1,CK2,CK3)を発生するクロック発生回路(6
    52)と、ゲート側のシフトクロック(ΦX)として前
    記複数のクロックを選択する選択信号(SEL1,SE
    L2,SEL3)を出力するクロック制御回路(65
    3)とを具備することを特徴とする請求項24または2
    5の表示装置の駆動回路。
  27. 【請求項27】 前記タイミング制御回路(605,7
    05)は、前記表示パネルの画像が表示されないゲート
    ラインにおいて、前記複数のゲートラインの内で所定の
    データを書き込むためのゲートラインを第1のクロック
    (CK2)を選択(SEL2)して駆動し、且つ、残り
    のデータ書き込みを行わないゲートラインを該第1のク
    ロックよりも周期の短い第2のクロック(CK3)を選
    択(SEL3)して空送りするようにしたことを特徴と
    する請求項26の表示装置の駆動回路。
  28. 【請求項28】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項24〜27のいずれかに記載の
    表示装置の駆動回路。
  29. 【請求項29】 第1の縦横比を有する表示パネル
    (1)に対して、該第1の縦横比よりも横方向の比率が
    大きい第2の縦横比の画像を表示可能とする表示装置の
    駆動方法であって、 垂直ブランキング期間に所定のデータを書き込み、前記
    表示パネル(1)の上下両端の表示データ不足領域(B
    B1,BB2)に所定の表示を行うようにしたことを特
    徴とする表示装置の駆動方法。
  30. 【請求項30】 前記垂直ブランキング期間に所定のデ
    ータを書き込むクロック信号(ΦX)の周波数(f',
    f")を表示時のクロック信号の周波数(f)よりも大き
    くなるようにしたことを特徴とする請求項29の表示装
    置の駆動方法。
  31. 【請求項31】 前記表示パネルの上端の表示データ不
    足領域(BB1)および下端の表示データ不足領域(B
    B2)に対応した前記垂直ブランキング期間における所
    定データの書き込み処理を同時に行って、前記クロック
    信号の周波数(f")を低く設定するようにしたことを特
    徴とする請求項30の表示装置の駆動方法。
  32. 【請求項32】 前記データドライバに対する前記垂直
    ブランキング期間の所定データの書き込みを1回のラッ
    チ動作により行うようにしたことを特徴とする請求項2
    9の表示装置の駆動方法。
  33. 【請求項33】 第1の縦横比を有する表示パネル(4
    01,501)に対して、該第1の縦横比よりも縦方向
    の比率が大きい第2の縦横比の画像を表示可能とする表
    示装置の駆動方法であって、 水平ブランキング期間に所定のデータを書き込み、前記
    表示パネル(401,501)の左右両端の表示データ
    不足領域(BK1,BK2)に所定の表示を行うように
    したことを特徴とする表示装置の駆動方法。
  34. 【請求項34】 前記水平ブランキング期間に所定のデ
    ータを書き込むクロック信号(CLKD)の周波数
    (F’)を表示時のクロック信号の周波数(F)よりも
    大きくなるようにしたことを特徴とする請求項33の表
    示装置の駆動方法。
  35. 【請求項35】 前記表示パネルの左端部の表示データ
    不足領域(BK1)および右端部の表示データ不足領域
    (BK2)に対応した前記水平ブランキング期間におけ
    る所定データの書き込み処理を同時に行って、前記クロ
    ック信号の周波数(F")を低く設定するようにしたこと
    を特徴とする請求項33の表示装置の駆動方法。
  36. 【請求項36】 前記水平ブランキング期間の所定デー
    タの書き込みを、任意のデータラインにおける右端部の
    表示データ不足領域(BK2)と、該任意のデータライ
    ンの次のデータラインにおける左端部の表示データ不足
    領域(BK1)とを同時に行うようにしたことを特徴と
    する請求項34の表示装置の駆動方法。
  37. 【請求項37】 前記表示装置は液晶表示装置であり、
    データ側のスタートパルス信号(SIO,SOI)によ
    り反転表示可能とされていることを特徴とする請求項3
    3の表示装置の駆動方法。
  38. 【請求項38】 マトリクス状に構成され複数の画素を
    有する表示パネル(601,701)に対して、該表示
    パネルの画素数よりも少ない表示データで構成される画
    像を表示可能とする表示装置の駆動方法であって、 前記表示パネルの画像が表示されないゲートラインにお
    いて、1水平期間に複数のゲートラインの内の1本のゲ
    ートラインを駆動し、各フレーム毎に順次駆動するゲー
    トラインをシフトさせ、複数のフレームで全ゲートライ
    ンを駆動するように制御したことを特徴とする表示装置
    の駆動方法。
  39. 【請求項39】 前記表示パネルの画像が表示されない
    ゲートラインにおいて、前記複数のゲートラインの内で
    所定のデータを書き込むためのゲートラインを第1のク
    ロック(CK2)を選択(SEL2)して駆動し、且
    つ、残りのデータ書き込みを行わないゲートラインを該
    第1のクロックよりも周期の短い第2のクロック(CK
    3)を選択(SEL3)して空送りするようにしたこと
    を特徴とする請求項38の表示装置の駆動方法。
  40. 【請求項40】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項38または39の表示装置の駆
    動方法。
JP8114831A 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路 Pending JPH09307839A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8114831A JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路
US08/738,033 US6181317B1 (en) 1996-05-09 1996-10-24 Display and method of and drive circuit for driving the display
TW085112406A TW338146B (en) 1996-05-09 1996-10-28 Display and method of and drive circuit for driving the display
KR1019960056451A KR100299081B1 (ko) 1996-05-09 1996-11-22 표시장치및이표시장치의구동방법과구동회로
US09/703,275 US6667730B1 (en) 1996-05-09 2000-10-31 Display and method of and drive circuit for driving the display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8114831A JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路

Publications (1)

Publication Number Publication Date
JPH09307839A true JPH09307839A (ja) 1997-11-28

Family

ID=14647792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8114831A Pending JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路

Country Status (4)

Country Link
US (2) US6181317B1 (ja)
JP (1) JPH09307839A (ja)
KR (1) KR100299081B1 (ja)
TW (1) TW338146B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319424B1 (ko) * 1998-11-27 2002-01-05 가타오카 마사타카 표시장치
US6683590B1 (en) 1998-03-20 2004-01-27 The University Of Hong Kong Tricolor LED display system having audio output
JP2004272208A (ja) * 2003-03-04 2004-09-30 Boe Hydis Technology Co Ltd 液晶表示装置の駆動装置
JP2006267313A (ja) * 2005-03-23 2006-10-05 Sharp Corp 表示装置の駆動方法
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
US7271817B2 (en) 2001-05-11 2007-09-18 Thomson Licensing Aspect ratio conversion for imagers having random row access
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
JP2010262305A (ja) * 2006-06-21 2010-11-18 Lg Display Co Ltd 液晶表示装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331862B1 (en) 1988-07-06 2001-12-18 Lg Philips Lcd Co., Ltd. Image expansion display and driver
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路
JP3229250B2 (ja) * 1997-09-12 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置における画像表示方法及び液晶表示装置
JP2000020015A (ja) * 1998-07-03 2000-01-21 Toshiba Corp 画像表示装置及びその方法
KR20000032791A (ko) * 1998-11-18 2000-06-15 윤종용 16ㅖ9호ㅏ면을 디스플레이하는 액정표시장치 및 방법
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
KR100683519B1 (ko) * 1999-12-23 2007-02-15 엘지.필립스 엘시디 주식회사 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
JP2001194642A (ja) * 2000-01-12 2001-07-19 Nec Viewtechnology Ltd 液晶表示のブランキング装置及びそのブランキング方法
TW514859B (en) * 2000-07-04 2002-12-21 Hannstar Display Corp Signal processing method of timing controller for liquid crystal display module
KR100367015B1 (ko) * 2000-12-29 2003-01-09 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동방법
JP2003066912A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
JP4409152B2 (ja) * 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
KR101003663B1 (ko) * 2004-06-03 2010-12-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP4672323B2 (ja) * 2004-09-30 2011-04-20 東芝モバイルディスプレイ株式会社 平面型表示装置
JP2006101462A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 画像信号処理装置
US20060114246A1 (en) * 2004-11-12 2006-06-01 Bruce Young Maintaining a default window aspect ratio for each input of a display device
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
US20070035502A1 (en) * 2005-08-10 2007-02-15 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device, method for controlling display data for liquid crystal display device, and recording media
TW200721841A (en) * 2005-11-29 2007-06-01 Novatek Microelectronics Corp Method for displaying non-specified resolution frame on panel
KR101213556B1 (ko) * 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US20070290977A1 (en) * 2006-06-20 2007-12-20 Jung-Chieh Cheng Apparatus for driving liquid crystal display and method thereof
TW200813914A (en) * 2006-09-04 2008-03-16 Novatek Microelectronics Corp Method for displaying an image of low resolution on a display device of high resolution
TWI354964B (en) * 2006-09-29 2011-12-21 Chunghwa Picture Tubes Ltd Driving method for lcd and apparatus thereof
US8514163B2 (en) * 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
US20080129751A1 (en) * 2006-12-04 2008-06-05 George Lyons Smart Blanking Graphics Controller, Device Having Same, And Method
KR101367134B1 (ko) * 2007-01-04 2014-03-14 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101385206B1 (ko) * 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
TW201011714A (en) * 2008-09-05 2010-03-16 Ind Tech Res Inst Display unit, display unit driving method and display system
KR101883922B1 (ko) * 2012-05-17 2018-08-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR102036641B1 (ko) * 2012-11-06 2019-10-28 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
TWI567724B (zh) * 2015-06-22 2017-01-21 矽創電子股份有限公司 用於顯示裝置的驅動模組及相關的驅動方法
CN105654887B (zh) * 2016-01-27 2019-12-06 京东方科技集团股份有限公司 数据输入单元、数据输入方法、源极驱动电路和显示装置
US10482822B2 (en) 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
CN108172186A (zh) * 2018-01-03 2018-06-15 京东方科技集团股份有限公司 显示面板及其驱动方法
CN109493824B (zh) * 2018-12-28 2021-11-02 北京集创北方科技股份有限公司 源极驱动器、显示装置及其驱动方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843381A (en) * 1986-02-26 1989-06-27 Ovonic Imaging Systems, Inc. Field sequential color liquid crystal display and method
JPH01170985A (ja) 1987-12-26 1989-07-06 Nec Corp キャラクタ表示装置
JP2779212B2 (ja) * 1989-07-17 1998-07-23 株式会社日立製作所 ワイド画面/標準画面テレビジョン信号受信装置
JP3094429B2 (ja) * 1990-07-31 2000-10-03 ソニー株式会社 画像撮影記録装置
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
JP3015544B2 (ja) 1991-09-20 2000-03-06 三洋電機株式会社 液晶表示装置
US5347318A (en) * 1992-06-16 1994-09-13 Canon Kabushiki Kaisha Apparatus for processing video signals having different aspect ratios
JPH06161409A (ja) 1992-11-19 1994-06-07 Toshiba Corp ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置
JPH06167953A (ja) 1992-11-25 1994-06-14 Fujitsu General Ltd 液晶パネルの駆動方法
JP3290744B2 (ja) 1993-03-08 2002-06-10 株式会社リコー Crt表示装置の制御方式
JPH0736406A (ja) 1993-07-23 1995-02-07 Seiko Epson Corp ドットマトリクス型表示装置及びその駆動方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
US5510847A (en) * 1994-01-28 1996-04-23 Matsushita Electric Industrial Co., Ltd. TV signal decoding apparatus using luminance and color signal selection
US5739804A (en) * 1994-03-16 1998-04-14 Kabushiki Kaisha Toshiba Display device
JPH07261705A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置、並びにその駆動方法及び駆動回路
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JP3312484B2 (ja) 1994-05-24 2002-08-05 ソニー株式会社 表示装置
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JPH07255026A (ja) 1994-12-20 1995-10-03 Toshiba Corp テレビジョン信号表示装置
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683590B1 (en) 1998-03-20 2004-01-27 The University Of Hong Kong Tricolor LED display system having audio output
KR100319424B1 (ko) * 1998-11-27 2002-01-05 가타오카 마사타카 표시장치
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
US7271817B2 (en) 2001-05-11 2007-09-18 Thomson Licensing Aspect ratio conversion for imagers having random row access
JP2004272208A (ja) * 2003-03-04 2004-09-30 Boe Hydis Technology Co Ltd 液晶表示装置の駆動装置
JP2006267313A (ja) * 2005-03-23 2006-10-05 Sharp Corp 表示装置の駆動方法
JP4627672B2 (ja) * 2005-03-23 2011-02-09 シャープ株式会社 表示装置の駆動方法
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
JP2010262305A (ja) * 2006-06-21 2010-11-18 Lg Display Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US6181317B1 (en) 2001-01-30
KR100299081B1 (ko) 2001-10-22
US6667730B1 (en) 2003-12-23
KR970076464A (ko) 1997-12-12
TW338146B (en) 1998-08-11

Similar Documents

Publication Publication Date Title
JPH09307839A (ja) 表示装置および該表示装置の駆動方法並びに駆動回路
JP5389958B2 (ja) 走査信号駆動装置および走査信号駆動方法
US6781568B2 (en) Method for driving liquid crystal display apparatus
JP4777304B2 (ja) 液晶表示装置
US6181312B1 (en) Drive circuit for an active matrix liquid crystal display device
JP3622592B2 (ja) 液晶表示装置
JPH07239463A (ja) アクティブマトリクス型表示装置およびその表示方法
US8144104B2 (en) Electro-optical device
JP2000258748A (ja) 液晶表示装置
JP2002328654A (ja) 液晶表示装置の駆動方法
KR100954011B1 (ko) 표시 장치
US5289175A (en) Method of and apparatus for driving ferroelectric liquid crystal display device
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
JP3044627B2 (ja) 液晶パネルの駆動回路
CN102142238A (zh) 图像显示系统
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH10268838A (ja) 液晶表示装置
JP3243950B2 (ja) 映像表示装置
JP2009042725A (ja) 動態残像を解決するディスプレーの駆動方法とそれを使用するドライバー
JPS5831387A (ja) 単純マトリクス液晶表示装置
JPH10222133A (ja) 液晶表示装置の駆動回路
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JPH07199864A (ja) 表示装置
JPH04237093A (ja) 液晶ディスプレイ装置
CN117809591A (zh) 一种显示屏的驱动方法、驱动系统和显示装置