JPH09307839A - 表示装置および該表示装置の駆動方法並びに駆動回路 - Google Patents

表示装置および該表示装置の駆動方法並びに駆動回路

Info

Publication number
JPH09307839A
JPH09307839A JP8114831A JP11483196A JPH09307839A JP H09307839 A JPH09307839 A JP H09307839A JP 8114831 A JP8114831 A JP 8114831A JP 11483196 A JP11483196 A JP 11483196A JP H09307839 A JPH09307839 A JP H09307839A
Authority
JP
Japan
Prior art keywords
data
display
display device
gate
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8114831A
Other languages
English (en)
Inventor
Yoshihisa Taguchi
善久 田口
Katsunori Tanaka
克憲 田中
Katsuhiko Kishida
克彦 岸田
Toshiya Onodera
俊也 小野寺
Takafumi Miyamoto
啓文 宮本
Mikio Oshiro
幹夫 大城
Tsutomu Kai
勉 甲斐
Masanori Nakamura
昌則 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8114831A priority Critical patent/JPH09307839A/ja
Priority to US08/738,033 priority patent/US6181317B1/en
Priority to TW085112406A priority patent/TW338146B/zh
Priority to KR1019960056451A priority patent/KR100299081B1/ko
Publication of JPH09307839A publication Critical patent/JPH09307839A/ja
Priority to US09/703,275 priority patent/US6667730B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 表示装置および該表示装置の駆動方法並びに
駆動回路に関し、様々なサイズの映像を１台の表示装置
により適切に表示することを目的とする。 【解決手段】 第１の縦横比を有する表示パネル１に対
して、該第１の縦横比よりも横方向の比率が大きい第２
の縦横比の画像を表示可能とする表示装置であって、前
記表示パネルの表示ラインを順次選択するゲートドライ
バ３と、１ライン分のデータを蓄えて前記ゲートドライ
バにより選択されたラインへ順次データを供給するデー
タドライバ２と、前記ゲートドライバおよびデータドラ
イバに制御信号を供給し、垂直ブランキング期間に所定
のデータを書き込み、前記表示パネル１の上下両端の表
示データ不足領域に所定の表示を行うように制御するタ
イミング制御回路５とを具備するように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示装置および該表
示装置の駆動方法並びに駆動回路に関し、特に、様々な
縦横比の映像（画像）を適切に表示することができる液
晶表示装置および該液晶表示装置の駆動方法並びに駆動
回路に関する。近年、薄型ディスプレイはノート型のパ
ーソナルコンピュータ（パソコン）やワードプロセッサ
（ワープロ）の表示装置としてだけでなく、ノーマル画
面やワイド画面のテレビ映像の表示装置としても使用さ
れて来ている。そして、これら、様々なサイズの映像
（画像）を１台の表示装置により適切に表示することが
要望されている。
【０００２】
【従来の技術】現在のコンピュータやビデオ装置から出
力される映像表示信号は、高精細化・高画質化の方向に
進んでおり、それに伴って表示装置（例えば、液晶表示
装置）も高精細化・高画質化が進んでいる。そして、１
台の表示装置により、様々なサイズの映像表示を行うこ
とが必要とされている。
【０００３】具体的に、マトリクス状に構成された液晶
表示装置で高精細・高画質に表示するためにはより多く
の液晶画素が必要となり、例えば、６４０×４８０ドッ
トのカラー表示であれば６４０×４８０×３（赤、緑、
青）の画素が必要となり、また、１０２４×７６８ドッ
トのカラー表示であれば１０２４×７６８×３の画素が
必要となる。映像表示信号の高精細化が進むにつれて、
表示を高画質として表示するためには液晶の表示画素を
増やさなければならないが、１台の液晶表示装置で６４
０×４８０ドットの表示と１０２４×７６８ドットの表
示を表示する場合には表示データと液晶画素が合わなく
なる。
【０００４】また、１台の液晶表示装置で、ノーマルサ
イズのテレビ映像（縦横比が３：４のノーマル画面）と
ワイドサイズのテレビ映像（縦横比が９：１６のワイド
画面）を適切に切り換えて表示することも要求されてい
る。さらに、近年のマルチメディアの進展により、上記
の様々なサイズの映像（画像）を１台の液晶表示装置
（表示装置）により表示することも必要となって来てい
る。
【０００５】
【発明が解決しようとする課題】図１は従来の表示装置
における表示例を示す図であり、図１(a) および(b) は
従来のノーマル画面用の液晶表示装置（ＬＣＤ）に対し
てワイドサイズの画像（映像）を表示する様子を示すも
のである。また、図２（図２(a) および(b))は図１（図
１(a) および(b))の表示に対応した制御を示す図であ
る。
【０００６】図１に示されるように、従来、ノーマル画
面用ＬＣＤ（縦横比が３：４）に対して、ワイド画像
（縦横比が９：１６）の表示データをその縦横比を変え
ずに表示しようとすると、表示の左右がきれたり（図１
(a) 参照）、或いは、表示の上下がきれる（図１(b) 参
照）ことになっていた。まず、図１(a) のように表示の
左右がきれる場合には、図２(a) に示されるように、１
ライン（各データライン）において、映像データの左右
両側部のデータ（ＳＡ１，ＳＡ２）を欠いて、３：４の
縦横比に対応したデータライン方向の中間部分のデータ
だけをＬＣＤパネルに表示していた。すなわち、各デー
タラインの左右両側部のデータＳＡ１およびＳＡ２は、
ＬＣＤパネルに表示することができないようになってい
た。
【０００７】また、図１(b) のように表示の上下がきれ
る場合には、図２(b) に示されるように、１フィールド
において、映像データの上下両端部のデータを、例え
ば、黒色として、３：４の縦横比に対応したゲートライ
ン方向の中間部分のデータをＬＣＤパネルに表示してい
た。すなわち、上部および下部の所定数のデータライン
に対応するデータＳＢ１およびＳＢ２を黒色のデータと
してＬＣＤパネルに表示を行うようになっていた。
【０００８】このように、従来、ノーマル画面用液晶表
示装置に対してワイド画像を表示する場合には、適切な
表示を行うことはできなかった。さらに、ノーマル画面
用ＬＣＤに対してワイド画像を表示する場合だけでな
く、１台の表示装置（液晶表示装置）により、様々なサ
イズの映像（画像）を表示する場合にも、各サイズの映
像を適切に表示することができなかった。
【０００９】本発明は、上述した従来の液晶表示装置
（表示装置）が有する課題に鑑み、様々なサイズの映像
（画像）を１台の表示装置により適切に表示することを
目的とする。
【００１０】
【課題を解決するための手段】本発明の第１の形態によ
れば、第１の縦横比を有する表示パネル１に対して、該
第１の縦横比よりも横方向の比率が大きい第２の縦横比
の画像を表示可能とする表示装置であって、前記表示パ
ネルの表示ラインを順次選択するゲートドライバ３と、
１ライン分のデータを蓄えて前記ゲートドライバにより
選択されたラインへ順次データを供給するデータドライ
バ２と、前記ゲートドライバおよびデータドライバに制
御信号を供給し、垂直ブランキング期間に所定のデータ
を書き込み、前記表示パネル１の上下両端の表示データ
不足領域ＢＢ１，ＢＢ２に所定の表示を行うように制御
するタイミング制御回路５とを具備することを特徴とす
る表示装置が提供される。
【００１１】本発明の第２の形態によれば、第１の縦横
比を有する表示パネル４０１，５０１に対して、該第１
の縦横比よりも縦方向の比率が大きい第２の縦横比の画
像を表示可能とする表示装置であって、前記表示パネル
の表示ラインを順次選択するゲートドライバ４０３，５
０３と、１ライン分のデータを蓄えて前記ゲートドライ
バにより選択されたラインへ順次データを供給するデー
タドライバ４０２，５０２と、前記ゲートドライバおよ
びデータドライバに制御信号を供給し、水平ブランキン
グ期間に所定のデータを書き込み、前記表示パネル４０
１，５０１の左右両端の表示データ不足領域ＢＫ１，Ｂ
Ｋ２に所定の表示を行うように制御するタイミング制御
回路４０５，５０５とを具備することを特徴とする表示
装置が提供される。
【００１２】本発明の第３の形態によれば、上記本発明
の第２の形態において、タイミング制御回路５０５は、
前記表示パネルの左端部の表示データ不足領域ＢＫ１お
よび右端部の表示データ不足領域ＢＫ２に対応した前記
水平ブランキング期間における所定データの書き込み処
理を同時に行って、前記クロック信号の周波数Ｆ" を低
く設定するように構成されている。
【００１３】本発明の第４の形態によれば、マトリクス
状に構成され複数の画素を有する表示パネル６０１，７
０１に対して、該表示パネルの画素数よりも少ない表示
データで構成される画像を表示可能とする表示装置であ
って、前記表示パネルの表示ラインを順次選択するゲー
トドライバ６０３；７３１，７３２と、１ライン分のデ
ータを蓄えて前記ゲートドライバにより選択されたライ
ンへ順次データを供給するデータドライバ６０２，７０
２と、前記ゲートドライバおよびデータドライバに制御
信号を供給し、前記表示パネルの画像が表示されないゲ
ートラインにおいて、１水平期間に複数のゲートライン
の内の１本のゲートラインを駆動し、各フレーム毎に順
次駆動するゲートラインをシフトさせ、複数のフレーム
で全ゲートラインを駆動するように制御するタイミング
制御回路６０５，７０５とを具備することを特徴とする
表示装置が提供される。
【００１４】
【発明の実施の形態】本発明の表示装置の第１の形態に
よれば、タイミング制御回路５により、ゲートドライバ
３およびデータドライバ２に制御信号が供給され、垂直
ブランキング期間に所定のデータが書き込まれ、さら
に、表示パネル１の上下両端の表示データ不足領域ＢＢ
１，ＢＢ２に所定の表示が行われる。ここで、垂直ブラ
ンキング期間に所定のデータを書き込むクロック信号
（ゲート側のシフトクロックΦＸ）の周波数ｆ'(ｆ")
は、表示時のクロック信号の周波数ｆよりも大きくなる
ように設定されている。
【００１５】本発明の表示装置の第２の形態によれば、
タイミング制御回路４０５，５０５により、ゲートドラ
イバ４０３，５０３およびデータドライバ４０２，５０
２に制御信号が供給され、水平ブランキング期間に所定
のデータが書き込まれ、さらに、表示パネル４０１，５
０１の左右両端の表示データ不足領域ＢＫ１，ＢＫ２に
所定の表示が行われる。ここで、水平ブランキング期間
に所定のデータを書き込むクロック信号（データ側のシ
フトクロックＣＬＫＤ）の周波数Ｆ’は、表示時のクロ
ック信号の周波数Ｆよりも大きくなるように設定されて
いる。
【００１６】本発明の表示装置の第３の形態によれば、
上記第２の形態において、タイミング制御回路５０５
が、表示パネルの左端部の表示データ不足領域ＢＫ１お
よび右端部の表示データ不足領域ＢＫ２に対応した水平
ブランキング期間における所定データの書き込み処理を
同時に行って、クロック信号の周波数Ｆ" を低く設定す
るようになっている。また、タイミング制御回路５０５
は、データドライバに対する水平ブランキング期間の所
定データの書き込みを、任意のデータラインにおける右
端部の表示データ不足領域ＢＫ２と、任意のデータライ
ンの次のデータラインにおける左端部の表示データ不足
領域ＢＫ１とを同時に行うようにしてもよい。
【００１７】本発明の表示装置の第４の形態によれば、
タイミング制御回路６０５，７０５により、表示パネル
６０１，７０１の画像が表示されないゲートラインにお
いて、１水平期間に複数のゲートラインの内の１本のゲ
ートラインを駆動する。さらに、各フレーム毎に順次駆
動するゲートラインをシフトさせ、複数のフレームで全
ゲートラインを駆動するようになっている。
【００１８】以上により、様々なサイズの映像（画像）
を１台の表示装置により適切に表示することが可能とな
る。
【００１９】
【実施例】以下、図面を参照して本発明に係る表示装置
の実施例を説明する。図３は本発明の表示装置の第１の
形態による表示例を示す図であり、ノーマル画面用液晶
表示装置（ＬＣＤ）に対してワイド画像を縦横比を変え
ずに表示した場合を示している。ここで、表示パネル
（ＬＣＤパネル）はｎ［列］×ｍ［行］で構成されてい
るものとする。すなわち、表示パネルは、データライン
方向がｎ列でゲートライン方向がｍ行として構成されて
いるものとする。ここで、ＬＣＤパネル（１）の上下両
端の表示データ不足領域（ＢＢ１，ＢＢ２）には、例え
ば、黒色の表示が行われるようになっている。
【００２０】図４は本発明の第１の形態の一実施例とし
ての液晶表示装置の全体構成を概略的に示すブロック図
であり、液晶パネル（ＬＣＤパネル）および周辺回路の
構成を概略的に示すものである。同図において、参照符
号１はＬＣＤパネル、２はデータドライバ、３はゲート
ドライバ、４はＲＧＢドライバ（映像信号処理回路）、
そして、５はタイミング制御回路（制御信号発生回路）
を示している。
【００２１】図４に示されるように、ＬＣＤパネル１
は、３：４の縦横比を有するノーマル画面用のＬＣＤパ
ネルとして構成され、データドライバ２に蓄えられた各
ライン毎のデータをゲートドライバ３により選択された
ラインに順次書き込んで所定の画像（映像）を表示する
ようになっている。タイミング制御回路５は、ゲートド
ライバ３に対して垂直方向のスタート信号（スタートパ
ルス）ＳＴＶ，ゲート側のシフトクロック（クロック信
号）ΦＸ，および，ゲート側の出力イネーブル信号ＧＯ
Ｅを供給すると共に、データドライバ２に対してデータ
側のラッチイネーブル信号ＬＥ，および，データ側の出
力イネーブル信号ＯＥＤを供給するようになっている。
さらに、タイミング制御回路５は、ＲＧＢドライバ４に
対してブラック制御信号ＢＬＫを供給する。ここで、Ｒ
ＧＢドライバ４は、データドライバ２に対して、赤色デ
ータ信号（Ｒ），緑色データ信号（Ｇ），および，青色
データ信号（Ｂ）を供給するようになっている。
【００２２】図５は図４の液晶表示装置におけるゲート
ドライバの制御を示すタイミング図であり、通常のノー
マル画面のＬＣＤパネル１に対してノーマル映像（縦横
比が３：４）を表示するタイミングを示すものである。
図５に示されるように、スタートパルスＳＴＶが出力さ
れると、シフトクロックΦＸの立ち上がりタイミングに
より、１ライン目Ｘ1(OUT), ２ライン目Ｘ2(OUT), ３ラ
イン目Ｘ3(OUT), …と選択され、各ラインに対応したデ
ータが順次書き込まれて、ＬＣＤパネル１に所定の画像
（映像表示信号）が表示されるようになっている。
【００２３】図６は本発明の第１の形態の液晶表示装置
における制御を示す図である。図６に示されるように、
本発明の第１の形態によれば、液晶表示装置（表示装
置）の垂直ブランキング期間（Ｖブランキング期間）に
特定の色（例えば、黒色）を表示するようになってい
る。ここで、以下に説明するように、本発明の第１の形
態において、例えば、ＬＣＤパネル１の駆動周波数（ｆ
Ｈz)で黒を書いていたのでは、Ｖブランキング期間内で
黒表示をすべて行うことができないため、Ｖブランキン
グ期間にゲートドライバ３に入力するシフトクロックΦ
ＸをＬＣＤパネル１の駆動周波数（ｆ）のｋ倍の周波数
（ｆ’）とするようになっている（ｆ′＝ｋ×ｆ）。な
お、定数ｋは、例えば、２〜４程度に設定し、ＬＣＤパ
ネル１の駆動周波数ｆより速い周期で黒色を書き込むよ
うになっている。
【００２４】図７は図４の液晶表示装置におけるタイミ
ング制御回路５の一例を示すブロック図である。同図に
おいて、参照符号５１はＰＬＬ(Phase Locked Loop) カ
ウンタ, ５２はローパスフィルタ（ＬＰＦ），５３は電
圧制御発振器（ＶＣＯ），５４は垂直同期セパレータ，
５５は垂直タイミング・パルス発生部，そして，５６は
水平タイミング・パルス発生部を示している。
【００２５】図７に示されるように、コンポジット信号
ＳＹＮＣ(C-SYNC)は、ＰＬＬカウンタ５１および垂直同
期セパレータ５４に供給され、該垂直同期セパレータ５
４から垂直同期信号V-SYNCが垂直タイミング・パルス発
生部５５へ供給されるようになっている。ＰＬＬカウン
タ５１の出力は、ローパスフィルタ５２および電圧制御
発振器５３を介してフィードバックされ、マスタークロ
ックＣＬＫが発生される。このマスタークロックＣＬＫ
は、ＰＬＬカウンタ５１の出力と共に、垂直タイミング
・パルス発生部５５および水平タイミング・パルス発生
部５６へも供給されている。
【００２６】垂直タイミング・パルス発生部５５は行カ
ウンタ５５０を備え、水平タイミング・パルス発生部５
６に対して行番号を出力するようになっており、また、
水平タイミング・パルス発生部５６は列カウンタを備
え、垂直タイミング・パルス発生部５５に対して列番号
を出力するようになっている。そして、垂直タイミング
・パルス発生部５５は、垂直方向のスタート信号（スタ
ートパルス）ＳＴＶ，ゲート側のシフトクロックΦＸ，
および，ゲート側の出力イネーブル信号ＧＯＥを出力
し、また、水平タイミング・パルス発生部５６は、水平
方向のスタート信号（スタートパルス）ＳＩＯ，データ
側のシフトクロックＣＬＫＤ，および，データ側の出力
イネーブル信号ＯＥＤを出力するようになっている。
【００２７】図８は図４の液晶表示装置におけるゲート
ドライバ３の構成例を示すブロック回路図である。同図
において、参照符号３１はシフトレジスタ，３２はイン
バータ，そして，３３１〜３３ｍはアンドゲートを示し
ている。図８に示されるように、ゲートドライバ３は、
シフトレジスタ３１，インバータ３２，および，アンド
ゲート３３１〜３３ｍを備えている。シフトレジスタ３
１の各ユニットにはそれぞれシフトクロックΦＸが供給
され、また、初段のユニットにはスタートパルスＳＴＶ
が供給されている。そして、シフトレジスタ３１の各ユ
ニットの出力は、それぞれ、一方の入力にインバータ３
２を介して出力イネーブル信号ＧＯＥが入力されたアン
ドゲート３３１〜３３ｍの他方の入力に供給されてい
る。ここで、図５に示されるように、出力イネーブル信
号ＧＯＥは低レベル”Ｌ”とされ、アンドゲート３３１
〜３３ｍの一方の入力は全て高レベル”Ｈ”となってい
るため、該アンドゲート３３１〜３３ｍの出力Ｘ1 〜Ｘ
m は、シフトレジスタ３１の各ユニットの出力がそのま
ま出力されることになる。これにより、スタートパルス
ＳＴＶにより開始され、シフトクロックΦＸに応じて順
次選択されるゲート出力Ｘ1 〜Ｘm が出力されることに
なる。このゲート出力は、例えば、ＴＦＴ基板におい
て、１ライン分の画素電極３０に接続された薄膜トラン
ジスタ（ＴＦＴ）２０のゲートに供給され、このゲート
出力Ｘ1 〜Ｘm に応じて順次１ライン分の画素電極３０
に所定のデータが書き込まれることになる。なお、本発
明の各実施例は、その適用がアクティブマトリクス型液
晶表示装置に限定されず、例えば、プラズマディスプレ
イパネル（ＰＤＰ）等の他の様々な表示装置に対しても
適用することができる。図９は図４の液晶表示装置にお
けるデータドライバ２の構成例を示すブロック回路図で
ある。同図において、参照符号２１はシフトレジスタ，
２２はスイッチ回路，２３はラッチ回路，そして，２４
は出力回路を示している。
【００２８】図９に示されるように、データドライバ２
は、スタートパルスＳＩＯおよびシフトクロックＣＬＫ
Ｄが供給されたシフトレジスタ２１，スイッチ回路２
２，ラッチ回路２３，および，出力回路２４を備えてい
る。スイッチ回路２２，ラッチ回路２３，および，出力
回路２４は、それぞれ赤色（Ｒ），緑色（Ｇ），およ
び，青色（Ｂ）用にそれぞれ設けられ、また、スイッチ
回路２２はシフトレジスタ２１の出力により制御される
ようになっている。ここで、ラッチ回路２３は、ラッチ
イネーブル信号ＬＥにより制御され、また、出力回路２
４は、出力イネーブル信号ＯＥＤにより制御されるよう
になっている。そして、出力回路２４の出力は、各画素
電極３０にドレインが接続されたＴＦＴ２０のソースに
接続されている。これにより、１ライン分のＲＧＢそれ
ぞれのデータ信号がゲートドライバ３により選択された
ラインの画素に書き込まれることになる。
【００２９】図１０は図５のタイミング図に対応した図
７における垂直タイミング・パルス発生部の構成例を示
す図である。図１０に示されるように、垂直タイミング
・パルス発生部５５は、２つのＪ−Ｋフリップ・フロッ
プ５５１，５５２を備えている。フリップ・フロップ５
５１のＪ入力およびＫ入力には、Ｘ行目の行選択信号
（行番号）およびＸ＋１行目の行選択信号がそれぞれ供
給され、これにより該フリップ・フロップ５５１から垂
直方向のスタート信号（ゲート側のスタートパルス）Ｓ
ＴＶが出力されるようになっている。また、フリップ・
フロップ５５２のＪ入力およびＫ入力には、０列目の列
選択信号（列番号）およびｎ／２列目の列選択信号がそ
れぞれ供給され、これにより該フリップ・フロップ５５
２からゲート側のシフトクロックΦＸが出力されるよう
になっている。
【００３０】図１１は図１０の垂直タイミング・パルス
発生部５５の動作を示すタイミング図である。図１０の
フリップ・フロップ５５１の出力であるスタートパルス
ＳＴＶ、および、フリップ・フロップ５５２の出力であ
るシフトクロックΦＸは、図１１に示されるように、そ
れぞれ出力される。図１２は本発明の第１の形態の液晶
表示装置における第１実施例の制御を示すタイミング図
である。
【００３１】図１２に示されるように、本第１実施例で
は、コンポジット信号（コンポジット同期信号）C-SYNC
が低レベル”Ｌ”となる垂直ブランキング期間（Ｖブラ
ンキング期間）に黒色のデータを書き込む（黒書込みす
る）ようになっている。すなわち、Ｖブランキング期間
中に、図３の表示例における表示データ不足領域ＢＢ１
およびＢＢ２に対応した黒色のデータを書き込むように
なっている。このとき、ゲート側のシフトクロック（ク
ロック信号）ΦＸの周波数に関して、ＬＣＤ表示部と同
じ周波数ｆ（Ｈz)で黒を書いていたのではＶブランキン
グ期間内で黒表示（ＢＢ１，ＢＢ２）を全て完了するこ
とができないため、Ｖブランキング期間中のシフトクロ
ックΦＸの周波数ｆ'(Ｈz)を、ＬＣＤ表示時の周波数ｆ
（Ｈz)のｋ倍となるように（ｆ' ＝ｋ×ｆ）設定してい
る。ここで、定数ｋは２〜４程度とされ、Ｖブランキン
グ期間中の黒書込みを通常の表示データよりも短い周期
で書き込むようになっている。なお、Ｖブランキング期
間中に書き込むデータは、黒色に限定されるものではな
く、青色、或いは、他の所定の表示に対応するデータで
あってもよい。
【００３２】図１３は図１２のタイミング図に対応した
図７におけるゲート側のシフトクロックΦＸを発生する
ための回路例を示す図である。図１３に示されるよう
に、本第１実施例で使用されるゲート側のシフトクロッ
クΦＸを発生するための回路は、例えば、２つのＪ−Ｋ
フリップ・フロップ１１１，１１４、２つの４入力オア
ゲート１１２，１１３、および、マルチプレクサ１１５
を備えて構成されている。フリップ・フロップ１１１の
Ｊ入力には０列の選択信号が供給され、また、Ｋ入力に
はｎ／２列の選択信号が供給されている。さらに、オア
ゲート１１２の入力には、0/8, 2/8, 4/8, 6/8列の選択
信号が供給され、また、オアゲート１１３の入力には、
1/8, 3/8, 5/8, 7/8列の選択信号が供給されている。そ
して、フリップ・フロップ１１４のＪ入力にはオアゲー
ト１１２の出力が供給され、また、Ｋ入力にはオアゲー
ト１１３の出力が供給されている。
【００３３】そして、マルチプレクサ１１５には、それ
ぞれフリップ・フロップ１１１および１１４の出力
（ａ，ｂ）が入力され、ブラック制御信号ＢＬＫにより
選択して出力するようになっている。すなわち、ブラッ
ク制御信号ＢＬＫが高レベル”Ｈ”の時はフリップ・フ
ロップ１１４の出力（ｂ：周波数ｆ' に対応）を選択
し、また、ブラック制御信号ＢＬＫが低レベル”Ｌ”の
時はフリップ・フロップ１１１の出力（ａ：周波数ｆに
対応）を選択し、シフトクロックΦＸとして出力するよ
うになっている。
【００３４】図１４は図１２のタイミング図に対応した
図７におけるブラック制御信号ＢＬＫを発生するための
回路例を示す図であり、また、図１５は図１２のタイミ
ング図に対応した図７におけるゲート出力イネーブル信
号（ゲート側の出力イネーブル信号）ＧＯＥを発生する
ための回路例を示す図である。図１４に示されるよう
に、本第１実施例で使用されるブラック制御信号ＢＬＫ
は、例えば、Ｊ入力に黒出力開始行の選択信号（ゲート
出力）が入力され、Ｋ入力に黒出力の終了行の選択信号
が入力されたＪ−Ｋフリップ・フロップ１２１の出力と
して得ることができる。すなわち、ブラック制御信号Ｂ
ＬＫは、行カウンタ（５５０）の出力を使用して、予め
定められている黒表示を行う行（表示データ不足領域Ｂ
Ｂ１，ＢＢ２に対応）で高レベル”Ｈ”となるように構
成されている。
【００３５】また、図１５に示されるように、本第１実
施例で使用されるゲート出力イネーブル信号ＧＯＥは、
例えば、Ｊ入力に映像最終行の選択信号が入力され、Ｋ
入力に黒出力の開始行の選択信号が入力されたＪ−Ｋフ
リップ・フロップ１３１の出力として得ることができ
る。図１６は図１２のタイミング図に対応した図７にお
けるラッチイネーブル信号ＬＥを発生するための回路例
を示す図である。
【００３６】図１６に示されるように、本第１実施例で
使用されるラッチイネーブル信号ＬＥを発生するための
回路は、例えば、４入力オアゲート１４１、および、マ
ルチプレクサ１４２を備えて構成されている。そして、
マルチプレクサ１４２には、１行に１回出力される信号
（ＬＥ出力列：ＬＥ−ｎ）および１行に４回出力される
オアゲート１４１の出力信号（ＬＥ出力列：ＬＥ−ｎ
１，ＬＥ−ｎ２，ＬＥ−ｎ３，ＬＥ−ｎ４）が入力さ
れ、ブラック制御信号ＢＬＫにより選択して出力するよ
うになっている。すなわち、ブラック制御信号ＢＬＫが
高レベル”Ｈ”の時はオアゲート１４１の出力信号（Ｌ
Ｅ−ｎ１〜ＬＥ−ｎ４）を選択し、また、ブラック制御
信号ＢＬＫが低レベル”Ｌ”の時は１行に１回出力され
る信号（ＬＥ−ｎ）を選択し、ラッチイネーブル信号Ｌ
Ｅとして出力するようになっている。これにより、ラッ
チイネーブル信号ＬＥをシフトクロックΦＸの変化に同
期して出力することができる。
【００３７】図１７は図１２のタイミング図に対応した
図７におけるデータ出力イネーブル信号（データ側の出
力イネーブル信号）ＯＥＤを発生するための回路例を示
す図である。図１７(c) に示されるように、本第１実施
例で使用されるデータ側の出力イネーブル信号ＯＥＤを
発生するための回路は、例えば、２つの４入力オアゲー
ト１５１，１５２、２つのマルチプレクサ１５３，１５
４、および、Ｊ−Ｋフリップ・フロップ１５５を備えて
構成されている。そして、マルチプレクサ１５３には、
出力イネーブル信号ＯＥＤが高レベル”Ｈ”となるタイ
ミング列（ＯＥＤ−Ｈ）およびオアゲート１５１の出力
が供給され、また、マルチプレクサ１５４には、出力イ
ネーブル信号ＯＥＤが低レベル”Ｌ”となるタイミング
列（ＯＥＤ−Ｌ）およびオアゲート１５２の出力が供給
され、それぞれブラック制御信号ＢＬＫにより選択して
出力するようになっている。
【００３８】すなわち、ブラック制御信号ＢＬＫが高レ
ベル”Ｈ”の時はそれぞれオアゲート１５１および１５
２の出力信号（ＯＥＤ−Ｈ１〜ＯＥＤ−Ｈ４，ＯＥＤ−
Ｌ１〜ＯＥＤ−Ｌ４）を選択し、また、ブラック制御信
号ＢＬＫが低レベル”Ｌ”の時は他方の信号（ＯＥＤ−
Ｈ，ＯＥＤ−Ｌ）を選択するようになっている。さら
に、マルチプレクサ１５３の出力はフリップ・フロップ
１５５のＪ入力に供給され、また、マルチプレクサ１５
４の出力はフリップ・フロップ１５５のＫ入力に供給さ
れ、そして、フリップ・フロップ１５５から出力イネー
ブル信号ＯＥＤが出力されるようになっている。
【００３９】なお、図１７(a) はブラック制御信号ＢＬ
Ｋが低レベル”Ｌ”の時（各マルチプレクサのａ入力が
選択された場合）の出力イネーブル信号ＯＥＤを示し、
また、図１７(b) はブラック制御信号ＢＬＫが高レベ
ル”Ｈ”の時（各マルチプレクサのｂ入力が選択された
場合）の出力イネーブル信号ＯＥＤを示している。図１
８は本発明の第１の形態の液晶表示装置における第２実
施例の制御を示すタイミング図である。
【００４０】図１８に示されるように、本第２実施例で
は、コンポジット信号C-SYNCが低レベル”Ｌ”となるＶ
ブランキング期間中に、図３の表示例における黒色領域
ＢＢ１およびＢＢ２に対応する黒色のデータを同時に書
き込むようになっている。すなわち、本第２実施例にお
けるシフトクロックΦＸの周波数ｆ"(Ｈz)は、図１２に
示す実施例におけるシフトクロックΦＸの周波数ｆ'(Ｈ
z)の１／２とすることができる（ｆ”＝ｆ'/２）。この
ように、シフトクロックΦＸの周波数を半分とすること
により、制御が容易となると共に、消費電力も低減する
ことが可能となる。さらに、以下の各回路図に示される
ように、上述した第１実施例の各回路よりも使用する信
号の数を低減することができ、回路構成を簡略化するこ
ともできる。
【００４１】図１９は図１８のタイミング図に対応した
図７におけるゲート側のシフトクロックΦＸを発生する
ための回路例を示す図である。図１９に示されるよう
に、本第２実施例で使用されるゲート側のシフトクロッ
クΦＸを発生するための回路は、例えば、２つのＪ−Ｋ
フリップ・フロップ２１１，２１４、２つの２入力オア
ゲート２１２，２１３、および、マルチプレクサ２１５
を備えて構成されている。フリップ・フロップ２１１の
Ｊ入力には０列の選択信号が供給され、また、Ｋ入力に
はｎ／２列の選択信号が供給されている。オアゲート２
１２の入力には、0/4, 2/4列の選択信号が供給され、ま
た、オアゲート２１３の入力には、1/4, 3/4列の選択信
号が供給されている。そして、フリップ・フロップ２１
４のＪ入力にはオアゲート２１２の出力が供給され、ま
た、Ｋ入力にはオアゲート２１３の出力が供給されてい
る。すなわち、図１３との比較から明らかなように、本
第２実施例では、オアゲート２１２の入力に0/4, 2/4列
の選択信号が供給され、オアゲート２１３の入力に1/4,
3/4列の選択信号が供給されているのに対して、図１３
に示す回路では、オアゲート１１２の入力に0/8, 2/8,
4/8, 6/8列の選択信号が供給され、オアゲート１１３の
入力に1/8, 3/8, 5/8, 7/8列の選択信号が供給されるよ
うになっている。
【００４２】そして、マルチプレクサ２１５には、それ
ぞれフリップ・フロップ２１１および２１４の出力
（ａ，ｂ）が入力され、ブラック制御信号ＢＬＫにより
選択して出力するようになっている。すなわち、ブラッ
ク制御信号ＢＬＫが高レベル”Ｈ”の時はフリップ・フ
ロップ２１４の出力（ｂ：周波数ｆ”に対応）を選択
し、また、ブラック制御信号ＢＬＫが低レベル”Ｌ”の
時はフリップ・フロップ２１１の出力（ａ：周波数ｆに
対応）を選択し、シフトクロックΦＸとして出力するよ
うになっている。これにより、本実施例におけるシフト
クロックΦＸの周波数ｆ”を図１３に示す回路によるシ
フトクロックΦＸの周波数ｆ’の半分にするようになっ
ている。
【００４３】図２０は図１８のタイミング図に対応した
図７におけるラッチイネーブル信号ＬＥを発生するため
の回路例を示す図である。図２０に示されるように、本
第２実施例で使用されるラッチイネーブル信号ＬＥを発
生するための回路は、例えば、２入力オアゲート２４
１、および、マルチプレクサ２４２を備えて構成されて
いる。そして、マルチプレクサ２４２には、１行に１回
出力される信号（ＬＥ出力列：ＬＥ−ｎ）および１行に
２回出力されるオアゲート２４１の出力信号（ＬＥ出力
列：ＬＥ−ｎ１，ＬＥ−ｎ２）が入力され、ブラック制
御信号ＢＬＫにより選択して出力するようになってい
る。すなわち、図１６の回路との比較から明らかなよう
に、図１６の回路ではオアゲート１４１の入力にＬＥ−
ｎ１，ＬＥ−ｎ２，ＬＥ−ｎ３，ＬＥ−ｎ４を供給して
いるのに対して、本実施例ではオアゲート２４１の入力
としてＬＥ−ｎ１，ＬＥ−ｎ２だけを供給するようにな
っている。
【００４４】そして、ブラック制御信号ＢＬＫが高レベ
ル”Ｈ”の時はオアゲート２４１の出力信号（ＬＥ−ｎ
１，ＬＥ−ｎ２）を選択し、また、ブラック制御信号Ｂ
ＬＫが低レベル”Ｌ”の時は１行に１回出力される信号
（ＬＥ−ｎ）を選択し、ラッチイネーブル信号ＬＥとし
て出力するようになっている。これにより、ラッチイネ
ーブル信号ＬＥをシフトクロックΦＸの変化（周波数
ｆ”）に同期して出力することが可能となる。
【００４５】図２１は図１８のタイミング図に対応した
図７におけるデータ出力イネーブル信号（データ側の出
力イネーブル信号）ＯＥＤを発生するための回路例を示
す図である。図２１(c) に示されるように、本第２実施
例で使用されるデータ側の出力イネーブル信号ＯＥＤを
発生するための回路は、例えば、２つの２入力オアゲー
ト２５１，２５２、２つのマルチプレクサ２５３，２５
４、および、Ｊ−Ｋフリップ・フロップ２５５を備えて
構成されている。ここで、図２１(c) に示す回路は、図
１７(c) との比較から明らかなように、基本的な構成は
同様で２つのオアゲート２５１，２５２に供給される信
号が異なっている。すなわち、本実施例の回路では、オ
アゲート２５１にはＯＥＤ−Ｈ１，ＯＥＤ−Ｈ２が供給
され、また、オアゲート２５２にはＯＥＤ−Ｌ１，ＯＥ
Ｄ−Ｌ２が供給されている。これにより、出力イネーブ
ル信号ＯＥＤをシフトクロックΦＸの変化（周波数
ｆ”）に同期して出力することが可能となる。
【００４６】ここで、図２１(a) はブラック制御信号Ｂ
ＬＫが低レベル”Ｌ”の時（各マルチプレクサのａ入力
が選択された場合）の出力イネーブル信号ＯＥＤを示
し、また、図２１(b) はブラック制御信号ＢＬＫが高レ
ベル”Ｈ”の時（各マルチプレクサのｂ入力が選択され
た場合）の出力イネーブル信号ＯＥＤを示している。な
お、ブラック制御信号ＢＬＫおよびゲート出力イネーブ
ル信号ＧＯＥは、例えば、図１４および図１５に示す回
路により発生することができる。
【００４７】図２２は本発明の第１の形態の液晶表示装
置における第３実施例の制御を示すタイミング図であ
る。図１２に示されるように、前述した図１２の第１実
施例では、コンポジット信号C-SYNCが低レベル”Ｌ”と
なるＶブランキング期間中、ブラック制御信号ＢＬＫを
高レベル”Ｈ”とし、さらに、ラッチイネーブル信号Ｌ
ＥをシフトクロックΦＸに同期してそれぞれ出力すると
共に、データ側の出力イネーブル信号ＯＥＤをその度毎
に出力するようになっている。
【００４８】これに対して、図２２に示されるように、
本第３実施例では、データ側の出力イネーブル信号ＯＥ
ＤをＶブランキング期間の直前に一時的に高レベル”
Ｈ”とすると共に、Ｖブランキング期間の全体を通して
高レベル”Ｈ”に維持する。さらに、図２２に示される
ように、本第３実施例では、Ｖブランキング期間の直前
にブラック制御信号ＢＬＫを一時的に高レベル”Ｈ”と
し、且つ、ラッチイネーブル信号ＬＥもＶブランキング
期間の直前に一度だけ高レベル”Ｈ”とし、Ｖブランキ
ング期間中には、それぞれ低レベル”Ｌ”に保持するよ
うになっている。すなわち、本第３実施例では、第１実
施例と同様に、図３の表示例における黒色領域ＢＢ１お
よびＢＢ２に対応する黒色のデータは別々に書き込む
が、データドライバ（２）への黒データのラッチを１回
の処理（Ｖブランキング期間の直前における出力イネー
ブル信号ＯＥＤ、ブラック制御信号ＢＬＫ、および、ラ
ッチイネーブル信号ＬＥのパルス出力）で行うことによ
り、データドライバの消費電流の削減を図るようになっ
ている。
【００４９】図２３は図２２のタイミング図に対応した
図７におけるブラック制御信号ＢＬＫを発生するための
回路例を示す図である。同図に示されるように、本第３
実施例で使用されるブラック制御信号ＢＬＫは、黒出力
行の選択信号をバッファ３２１で増幅することにより得
ることができる。図２４は図２２のタイミング図に対応
した図７におけるラッチイネーブル信号ＬＥを発生する
ための回路例を示す図である。
【００５０】図２４に示されるように、本第３実施例で
使用されるラッチイネーブル信号ＬＥは、一方の入力に
ＬＥ出力列（ＬＥ−ｎ）が供給され、他方の入力にイン
バータ３４１を介して黒書込み期間を示す信号が供給さ
れたアンドゲート３４２の出力として得ることができ
る。図２５は図２２のタイミング図に対応した図７にお
けるデータ出力イネーブル信号ＯＥＤを発生するための
回路例を示す図である。
【００５１】図２５に示されるように、本第３実施例で
使用されるデータ出力イネーブル信号ＯＥＤは、一方の
入力にＪ−Ｋフリップ・フロップ３５１の出力が供給さ
れ、他方の入力に黒書込み期間を示す信号が供給された
オアゲート３５２の出力として得ることができる。ここ
で、フリップ・フロップ３５１のＪ入力には、出力イネ
ーブル信号ＯＥＤが高レベル”Ｈ”となるタイミング列
（ＯＥＤ−Ｈ）が供給され、また、Ｋ入力には、出力イ
ネーブル信号ＯＥＤが低レベル”Ｌ”となるタイミング
列（ＯＥＤ−Ｌ）が供給されている。
【００５２】これにより、図２２に示すようなブラック
制御信号ＢＬＫ、ラッチイネーブル信号ＬＥ、および、
データ出力イネーブル信号ＯＥＤを得ることができる。
図２６は本発明の第１の形態の液晶表示装置における第
４実施例の制御を示すタイミング図である。この第４実
施例は、上述した第３実施例に対して第２実施例を適用
したものである。
【００５３】なお、シフトクロックΦＸ等の制御信号
は、図１８および図２２との比較から明らかなように、
上述した本発明の第１の形態の第２実施例および第３実
施例のものを組み合わせて使用することになる。図２７
は本発明の第２の形態の一実施例としての液晶表示装置
の全体構成を概略的に示すブロック図であり、液晶パネ
ル（ＬＣＤパネル）および周辺回路の構成を概略的に示
すものである。同図において、参照符号４０１はＬＣＤ
パネル、４０２はデータドライバ、４０３はゲートドラ
イバ、４０４はＲＧＢドライバ、そして、４０５はタイ
ミング制御回路を示している。
【００５４】ここで、以下に図２７〜図３６を参照して
説明する本発明の第２の形態は、上述した第１の形態と
は逆に、ワイド画面用液晶表示装置（ＬＣＤ）に対して
ノーマル画像（映像表示信号）を縦横比を変えずに表示
するためのものである。図２７に示されるように、ＬＣ
Ｄパネル４０１は、９：１６の縦横比を有するワイド画
面用のＬＣＤパネルとして構成され、データドライバ４
０２に蓄えられた各ライン毎のデータをゲートドライバ
４０３により選択されたラインに順次書き込んで所定の
画像（映像）を表示するようになっている。
【００５５】タイミング制御回路４０５は、ゲートドラ
イバ４０３に対して垂直方向のスタートパルスＳＴＶ，
ゲート側のシフトクロックΦＸ，および，ゲート側の出
力イネーブル信号ＧＯＥを供給すると共に、データドラ
イバ４０２に対してデータ側のスタートパルスＳＩＯ，
データ側のシフトクロックＣＬＫＤ，ラッチイネーブル
信号ＬＥ，および，データ側の出力イネーブル信号ＯＥ
Ｄを供給する。さらに、タイミング制御回路４０５は、
ＲＧＢドライバ４０４に対してブラック制御信号ＢＬＫ
を供給するようになっている。ここで、ＲＧＢドライバ
４は、データドライバ４０２に対して、赤色データ信号
（Ｒ），緑色データ信号（Ｇ），および，青色データ信
号（Ｂ）を供給するようになっている。なお、データ側
のスタートパルスとしては、実際にはＳＩＯとＳＯＩの
２つ存在し、スタートパルスＳＩＯを高レベル”Ｈ”に
すると各ラインのデータが右シフトで供給され、逆に、
スタートパルスＳＯＩを高レベル”Ｈ”にすると各ライ
ンのデータが左シフトで供給され、これにより表示の反
転が可能なようになっている。以下の説明では、データ
側のスタートパルスをＳＩＯだけとして説明する。
【００５６】図２８は図２７の液晶表示装置におけるデ
ータドライバの制御を示すタイミング図であり、通常の
ワイド画面のＬＣＤパネル４０１に対してワイド映像
（縦横比が９：１６）を表示するタイミングを示すもの
である。図２８に示されるように、スタートパルスＳＩ
Ｏが出力されると、シフトクロックＣＬＫＤによりデー
タが取り込まれ、ラッチイネーブル信号ＬＥおよびデー
タ側の出力イネーブル信号ＯＥＤにより１ライン分のデ
ータが表示パネル４０１へ供給される。
【００５７】図２９は本発明の表示装置の第２の形態に
よる表示例を示す図であり、ワイド画面用液晶表示装置
（ＬＣＤ）に対してノーマル画像を縦横比を変えずに表
示した場合を示している。ここで、ＬＣＤパネル（４０
１）の左右両端の表示データ不足領域（ＢＫ１，ＢＫ
２）には、例えば、黒色の表示が行われるようになって
いる。
【００５８】図３０は本発明の第２の形態の液晶表示装
置における制御を示す図である。図３０に示されるよう
に、本発明の第２の形態においては、各ラインの水平ブ
ランキング期間（Ｈブランキング期間）において黒デー
タ（所定のデータ）の書き込みが行われるようになって
いる。すなわち、ＬＣＤパネル４０１における左右両端
の表示データ不足領域ＢＫ１，ＢＫ２（図２９参照）に
黒色を表示するようになっている。なお、後述するよう
に、水平ブランキング期間に所定のデータを書き込むシ
フトクロック（クロック信号）ＣＬＫＤの周波数
（Ｆ’）は、表示時のシフトクロックの周波数（Ｆ）よ
りも大きくなるように設定されている。
【００５９】図３１は図２８のタイミング図に対応した
図７における水平方向のスタートパルスＳＩＯを発生す
るための回路例を示す図である。同図に示されるよう
に、スタートパルスＳＩＯは、ＳＩＯを高レベル”Ｈ”
にする列信号をバッファ４１１により増幅されて出力さ
れる。図３２は図２８のタイミング図に対応した図７に
おけるデータ側のシフトクロック（クロック信号）ＣＬ
ＫＤを発生するための回路例を示す図である。同図に示
されるように、シフトクロックＣＬＫＤは、例えば、マ
スタクロッックＣＬＫを２つのフリップ・フロップ４２
１および４２２により４分周して発生するようになって
いる。ここで、シフトクロックＣＬＫＤは、マスタクロ
ッックＣＬＫを４分周した出力に限定されるものではな
い。
【００６０】図３３は図２８のタイミング図に対応した
図７におけるラッチイネーブル信号ＬＥを発生するため
の回路例を示す図である。同図に示されるように、ラッ
チイネーブル信号ＬＥは、例えば、Ｊ入力に信号ＬＥ−
Ｈが供給され、Ｋ入力に信号ＬＥ−Ｌが供給されたＪ−
Ｋフリップ・フロップ４３１の出力として得ることがで
きる。
【００６１】図３４は図２８のタイミング図に対応した
図７におけるデータ出力イネーブル信号ＯＥＤを発生す
るための回路例を示す図である。同図に示されるよう
に、データ出力イネーブル信号ＯＥＤは、例えば、Ｊ入
力に信号ＯＥＤ−Ｈが供給され、Ｋ入力に信号ＯＥＤ−
Ｌが供給されたＪ−Ｋフリップ・フロップ４４１の出力
として得ることができる。
【００６２】図３５は本発明の第２の形態の液晶表示装
置における一実施例の制御を示すタイミング図である。
図３５に示されるように、本実施例では、コンポジット
信号（コンポジット同期信号）C-SYNCが低レベル”Ｌ”
となる水平ブランキング期間（Ｈブランキング期間）に
黒色のデータを書き込む（黒書込みする）ようになって
いる。すなわち、Ｈブランキング期間中に、図２９の表
示例における表示データ不足領域ＢＫ１およびＢＫ２に
対応した黒色のデータを書き込むようになっている。こ
のとき、データ側のシフトクロック（クロック信号）Ｃ
ＬＫＤの周波数に関して、ＬＣＤ表示部と同じ周波数Ｆ
（Ｈz)で黒を書いていたのではＨブランキング期間内で
黒表示（ＢＫ１，ＢＫ２）を全て完了することができな
いため、Ｈブランキング期間中のシフトクロックＣＬＫ
Ｄの周波数Ｆ'(Ｈz)を、ＬＣＤ表示時の周波数Ｆ（Ｈz)
のｋ倍となるように（Ｆ' ＝ｋ×Ｆ）設定している。こ
こで、定数ｋは２〜４程度とされ、Ｈブランキング期間
中の黒書込みを通常の表示データよりも短い周期で書き
込むようになっている。なお、Ｈブランキング期間中に
書き込むデータは、黒色に限定されるものではなく、青
色、或いは、他の所定の表示に対応するデータであって
もよい。
【００６３】ここで、図３５および図２９を参照して、
図２９における表示画像（映像表示信号）の左端部の黒
表示領域（表示データ不足領域）ＢＫ１は、Ｈブランキ
ング期間の後半（Ｐ１〜Ｐ２：Ｙ1,Ｙ2,…）で黒データ
が書き込まれ、また、図２９における表示画像の右端部
の黒表示領域（表示データ不足領域）ＢＫ２は、Ｈブラ
ンキング期間の前半（Ｐ３〜Ｐ４）で黒データが書き込
まれるようになっている。
【００６４】図３６は図３５のタイミング図に対応した
図７におけるデータ側のシフトクロックＣＬＫＤを発生
するための回路例を示す図である。図３６に示されるよ
うに、シフトクロックＣＬＫＤを発生するための回路
は、例えば、２つのフリップ・フロップ４５１，４５
２、および、マルチプレクサ４５３を備えて構成されて
いる。そして、マルチプレクサ４５３には、フリップ・
フロップ４５１によりマスタクロックＣＬＫを２分周し
た信号、および、フリップ・フロップ４５１，４５２に
よりマスタクロックＣＬＫを４分周した信号が供給さ
れ、ブラック制御信号ＢＬＫにより選択制御されるよう
になっている。
【００６５】すなわち、黒書込みを行うＨブランキング
期間においては、マスタクロックＣＬＫを４分周した信
号を選択し、高速のクロック信号（シフトクロック）に
より黒書込みを行うようになっている。ところで、１水
平走査は、ＮＴＳＣ規格（National Television System
Comittee)で６３．５５６μsec.の内、映像データが５
２．６５６μsec.あるため、残りの１０．９μsec.で、
左右に表示する単一色（黒色）を書き込む必要がある。
しかし、映像データと同じクロックの周期（周波数Ｆ）
で黒データを書き込むと、１０．９μsec.以内では書き
込めないため、前述の本発明の第２の形態では、黒デー
タを書き込むクロックの周期を短く（周波数Ｆ’を高
く）している。しかし、このようにクロックの周期を短
くする場合は、その分タイミングが厳しくなり設計が困
難となるだけでなく、消費電力の増大を招くことにもな
っている。
【００６６】図３７は本発明の第３の形態の一実施例と
しての液晶表示装置の全体構成を概略的に示すブロック
図である。この図３７に示す液晶表示装置は、基本的に
は、図２７の液晶表示装置と同様であり、図３７におけ
るＬＣＤパネル５０１，データドライバ５０２，ゲート
ドライバ５０３，ＲＧＢドライバ５０４，および，タイ
ミング制御回路５０５は、それぞれ図２７におけるＬＣ
Ｄパネル４０１，データドライバ４０２，ゲートドライ
バ４０３，ＲＧＢドライバ４０４，および，タイミング
制御回路４０５に対応している。
【００６７】図３８は本発明の第３の形態の他の実施例
としての液晶表示装置の全体構成を概略的に示すブロッ
ク図である。図３８に示す液晶表示装置は、図３７の液
晶表示装置において、データドライバをＬＣＤパネル５
０１の上下両側に設けるようにしたものである。本発明
の第３の形態によれば、前述した本発明の第２の形態と
同様に、例えば、９：１６の縦横比を有するワイド画面
用のＬＣＤパネル５０１に対して、３：４の縦横比を有
するノーマル画像（映像表示信号）を表示する場合、水
平ブランキング期間に黒データを書き込んで表示パネル
５０１の左右両端の表示データ不足領域（ＢＫ１，ＢＫ
２）に所定の表示を行う。このとき、本第３の形態で
は、左端部の表示データ不足領域ＢＫ１と右端部の表示
データ不足領域ＢＫ２（図２９参照）に対する黒データ
の書き込みを同時に行って、水平ブランキング期間にお
ける黒データの書き込み周波数を前述の第２の形態にお
ける周波数（Ｆ’）の半分の周波数（Ｆ”）とするよう
になっている。
【００６８】すなわち、タイミング制御回路４０５から
データドライバ５０２（５２１，５２２）に対する制御
信号のタイミングを変えて黒色のデータを左右同時に取
り込むことにより、取り込み周波数（Ｆ）の上昇を抑え
るようになっている。図３９は図３７の液晶表示装置に
おけるゲートドライバ５０３の制御を示すタイミング図
であり、図４０は図３９のタイミング図を詳細に示す図
である。これらゲートドライバ５０３の制御タイミング
は、通常の場合（ワイド画面用のＬＣＤパネル５０１に
対してワイド画像を表示する場合）と同様である。
【００６９】図４０に示されるように、コンポジット信
号（コンポジット同期信号）C-SYNCを受けて、垂直同期
セパレータ（V-SYNC Separator５４：図７参照）の出力
が変化する。垂直タイミング・パルス発生部（５５：図
７参照）に設けられた行カウンタ（５５０）は、ゲート
方向の行を順次カウントする。また、垂直タイミング・
パルス発生部の出力であるゲート方向のスタートパルス
ＳＴＶが出力されると、ゲート方向のシフトクロックΦ
Ｘが順次出力される。なお、この図３９および図４０に
示すゲートドライバ５０３の動作は、前述した本発明の
第２の形態におけるゲートドライバ４０３の動作とも同
じである。
【００７０】図４１は図３７の液晶表示装置におけるデ
ータドライバの制御を示すタイミング図であり、図４２
は図４１のタイミング図を詳細に示す図である。これら
図４１および図４２は通常の場合（ワイド画面用のＬＣ
Ｄパネル５０１に対してワイド画像を表示する場合）の
データドライバ５０２の制御タイミングを示すものであ
る。
【００７１】図４１に示されるように、データ側のスタ
ートパルスＳＩＯ（ＳＯＩ）が出力されると、シフトク
ロックＣＬＫＤによりデータが取り込まれ、ラッチイネ
ーブル信号ＬＥにより１ライン分のデータがラッチされ
て表示パネル５０１へ供給される。すなわち、データド
ライバ５０２は、例えば、シフトクロックＣＬＫＤの立
ち下がりタイミングでＲＧＢ端子に与えられた電圧を内
部に取り込み、ラッチイネーブル信号ＬＥの立ち上がり
タイミングでデータドライバ５０２に取り込まれた１水
平期間（１ライン分）のデータを、該データドライバ内
部のＬＣＤパネル側の出力ドライバへ送り込むようにな
っている。
【００７２】図４２に示されるように、コンポジット同
期信号C-SYNC（水平同期信号H-SYNC) が出力されると、
水平タイミング・パルス発生部（５６：図７参照）に設
けられた列カウンタ（５６０）は、データ方向の列を順
次カウントする。また、水平タイミング・パルス発生部
の出力であるデータ方向のスタートパルスＳＩＯが出力
されると、データ方向のシフトクロックＣＬＫＤが順次
出力され、１ライン分のデータが取り込まれた後、ラッ
トイネーブル信号ＬＥが出力される。
【００７３】図４３は図３７の液晶表示装置におけるデ
ータドライバの制御の第１実施例を示すタイミング図で
あり、図４４は図４３のタイミング図を詳細に示す図で
ある。図４３に示されるように、本実施例では、ワイド
画面用（縦横比が９：１６）のＬＣＤパネル５０１に対
してノーマル画像（縦横比が３：４の画像）を表示する
場合、ブラック制御信号ＢＬＫが高レベル”Ｈ”となる
水平ブランキング期間に、ＲＧＢドライバ５０４が単一
色のデータ（黒データ）に対応する電圧をデータドライ
バ５０２へ出力し、例えば、シフトクロックＣＬＫＤの
立ち下がりタイミングにより、左右両端の表示データ不
足領域（図２９のＢＫ１，ＢＫ２参照）に対応するデー
タドライバ５０２の領域に同時に黒データを書き込むよ
うになっている。そして、ワイド画面のＬＣＤパネル５
０１の１ライン分のデータが揃った後、ラッチイネーブ
ル信号ＬＥが出力されることになる。
【００７４】図４４に示されるように、コンポジット同
期信号C-SYNC（水平同期信号H-SYNC) が出力されると、
水平タイミング・パルス発生部（５６）に設けられた列
カウンタ（５６０）は、データ方向の列を順次カウント
する。ここで、図４２と図４４との比較から明らかなよ
うに、ワイド画面用のＬＣＤパネル５０１に対してノー
マル画像を表示する場合、データ側のスタートパルスＳ
ＩＯの出力タイミングをタイミングＸ（列カウンタ５６
０のカウント値）からタイミングＸ’に変化させ、且
つ、ラッチイネーブル信号ＬＥの出力タイミングをタイ
ミングＹ（列カウンタ５６０のカウント値）からタイミ
ングＹ’に変化させて制御を行うようになっている。こ
こで、上述したように、ブラック制御信号ＢＬＫが高レ
ベル”Ｈ”となる水平ブランキング期間において、左右
両端の表示データ不足領域（ＢＫ１，ＢＫ２）の黒デー
タの取り込みが同時に行われることになる。
【００７５】図４５は図３７の液晶表示装置におけるデ
ータドライバの制御の第２実施例を示すタイミング図で
ある。図４５に示されるように、本実施例では、ワイド
画面用のＬＣＤパネル５０１に対してノーマル画像を表
示する場合、左右両端の表示データ不足領域（ＢＫ１，
ＢＫ２）の黒データの取り込みが同時に行われるが、こ
のとき、１ライン目（任意のデータライン）における右
端部の表示データ不足領域（ＢＫ２）の黒データ取込み
と、２ライン目（任意のデータラインの次のデータライ
ン）における左端部の表示データ不足領域（ＢＫ１）の
黒データ取込みとが同時に行われるようになっている。
これにより、同じ周波数のシフトクロックＣＬＫＤを使
用した場合における左右両端の表示データ不足領域（Ｂ
Ｋ１，ＢＫ２）の黒データの取り込み時間を半分に短縮
することが可能となる。以上において、本発明の第３の
形態は、データ側のスタートパルスとしてＳＩＯおよび
ＳＯＩの２種類を有する表示装置に対しても適用するこ
とができる。ここで、スタートパルスＳＩＯを高レベ
ル”Ｈ”にすると各ラインのデータが左から右方向へシ
フトするようにして取り込まれ、逆に、スタートパルス
ＳＯＩを高レベル”Ｈ”にすると各ラインのデータが右
から左方向へシフトするようにして取り込まれて反転表
示が可能なようになっている。
【００７６】以上の説明では、主にテレビ映像のノーマ
ル画面（ノーマル映像）およびワイド画面（ワイド映
像）を取り上げて説明したが、本発明の各形態は、この
ようなテレビ映像に関するものだけでなく、コンピュー
タ等による異なる表示画面（ＬＣＤパネル）と映像信号
（表示画像）との間の整合を取る場合にも適用すること
ができるのはもちろんである。さらに、本発明の各形態
は、アクティブマトリクス型の液晶表示装置だけでな
く、他の液晶表示装置、および、プラズマディスプレイ
（ＰＤＰ）等の他のマトリクス状の画素をゲートドライ
バおよびデータドライバにより駆動する方式の様々な表
示装置に対して適用することができる。
【００７７】ところで、従来の液晶表示装置において
は、表示ソースに合わせたパネル（ＬＣＤパネル）を作
成して駆動するというのが一般的であり、例えば、１０
２４×７６８の画素のＬＣＤパネルで６４０×４８０ド
ットの映像表示信号を表示することはあまり考えられて
いなかった。具体的に、１０２４×７６８の画素の液晶
パネルで６４０×４８０ドットの映像表示信号を表示す
る方法としては、映像表示信号に合わせて１ドットに対
して１画素で駆動する方法、或いは、１ドットに対して
複数画素で駆動する方法が考えられる。ここで、映像表
示信号をより忠実に表示するためには、映像表示信号に
対し整数倍で拡大するのが望ましいが、例えば、１０２
４×７６８対６４０×４８０の比率は５対３となり２倍
にすると全映像表示信号を表示することができない。そ
こで、１倍のまま表示を行うと、映像表示信号は全部表
示することができるものの、多数の非表示画素が生じる
ため、該非表示画素に何らかの信号を書き込む必要があ
る。
【００７８】そこで、ＬＣＤパネルよりもドット数の小
さい映像表示信号（表示画像）を１倍で表示する場合、
非表示画素に目障りにならないような信号を書き込む必
要が生じ、ブランキング期間（非表示期間）に余りの画
素を駆動しなければならない。しかしながら、液晶の透
過率を１００％近くにするためには数十〜十数μsec.程
度の書き込み時間が必要となるため、ブランキング期間
が短かったり、非表示ゲートライン（走査ライン）が多
い場合には、全ゲートラインを駆動する時間が足りなく
なることがあった。
【００７９】本発明の第４の形態は、マトリクス状の画
素で構成されたＬＣＤパネルよりもドット数（表示デー
タ）が少ない映像表示信号を１倍（等倍）で表示する場
合、ブランキング期間が短かいとき、或いは、非表示ゲ
ートラインが多いときでも書き込み時間を充分長くとる
ことができると共に、非表示画素に黒信号等の目障りに
ならない信号を（ゲートラインに対して）書き込むこと
ができる表示装置の駆動回路を提供せんとするものであ
る。
【００８０】図４６は本発明の第４の形態に対応する通
常の表示装置の駆動回路の一例を概略的に示すブロック
図であり、図４７は図４６におけるゲートドライバの構
成例を示すブロック図であり、そして、図４８は液晶表
示パネルとドライバの一接続例を示す図である。図４６
において、参照符号６０１は液晶表示パネル（ＬＣＤパ
ネル），６０２はデータドライバ，６０３はゲートドラ
イバ（走査ドライバ），６０４は映像信号処理回路（Ｒ
ＧＢドライバ），そして，６０５は制御信号発生回路
（タイミング制御回路）を示している。
【００８１】コンピュータ本体等の表示ソースから供給
される同期信号（／ＨＳ:H-SYNC ，／ＶＳ:V-SYNC)およ
び映像信号は、それぞれ制御信号発生回６０５および映
像信号処理回路６０４によりＬＣＤパネルを駆動するた
めの信号に変換され、ゲートドライバ６０３およびデー
タドライバ６０２を介してＬＣＤパネル６０１に表示さ
れる。
【００８２】図４７に示されるように、ゲートドライバ
６０３は、順次スキャンするためのシフトレジスタ回路
６３１、ＬＣＤパネル６０１を駆動する電圧にレベル変
換するためのレベルシフタ回路６３２、および、出力信
号を制御するための出力イネーブル回路６３４を備えて
構成されている。図４８に示されるように、ＬＣＤパネ
ル６０１と各ドライバの接続は、ＬＣＤパネル６０１の
データラインＤＬ１〜ＤＬｎにデータドライバ６０２の
出力が接続され、ゲートライン（走査ライン）ＧＬ１〜
ＧＬｍにゲートドライバ６０３の出力が接続されてい
る。
【００８３】図４８に示されるように、ＬＣＤパネル６
０１は、例えば、１０２４×７６８のマトリクス状に構
成された画素を有しており、該ＬＣＤパネル６０１に表
示する表示画像ＤＩは、例えば、ＬＣＤパネル６０１の
画素数よりも少ない６４０×４８０の表示データ（ドッ
ト数）で構成されている。本発明の第４の形態では、Ｌ
ＣＤパネル６０１において、表示画像ＤＩが存在しない
ゲート側の上下両端部に対して所定の表示（例えば、黒
表示）を行うようになっている。なお、ＬＣＤパネル６
０１において、表示データＤＩが存在しないデータ側の
左右両端部に対しては、前述した本発明の第２の形態ま
たは第３の形態を応用するか、或いは、他の方法を適用
して所定の表示（例えば、黒表示）を行うことができ
る。
【００８４】図４９〜図５２は本発明の第４の形態の表
示装置におけるゲートドライバの制御の第１実施例を示
すタイミング図であり、図４９は第１フレーム，図５０
は第２フレーム，図５１は第３フレーム，そして，図５
２は第４フレームにおけるゲートドライバ６０３の駆動
波形を示している。まず、第１フレームにおいては、図
４９に示されるように、最後の表示データ（第１フレー
ムで表示する映像の最後のラインデータ）ＤＤＬをシフ
トクロックΦＸとして通常のクロックＣＫ１により表示
画像ＤＩの最終ゲートライン（ＯＵＴ１）に書き込んだ
後、該表示画像ＤＩの最終ゲートラインの次のゲートラ
イン（ＯＵＴ２：ＬＣＤパネル６０１の表示画像ＤＩが
存在しない下端部における最初のゲートライン）に対し
てシフトクロックΦＸとしてクロックＣＫ２により黒デ
ータの書き込みを行う。このとき、表示画像ＤＩが存在
しない下端部では、同時に、３本のゲートライン（ＯＵ
Ｔ３〜ＯＵＴ５）を隔てたゲートラインＯＵＴ６（ＯＵ
Ｔ１０，…）においてもクロックＣＫ２による黒データ
の書き込みが行われる。すなわち、シフトクロックΦＸ
がクロックＣＫ１およびＣＫ２となるタイミングでゲー
ト側の出力イネーブル信号（ハイイネーブル信号）ＧＯ
Ｅを高レベル”Ｈ”とすることにより、連続する４本の
ゲートラインの内の１本（ＯＵＴ２，ＯＵＴ６）ずつに
黒データを書き込むようになっている。なお、残りのゲ
ートライン（ＯＵＴ３〜ＯＵＴ５，ＯＵＴ７〜ＯＵＴ
９，…）に対しては、シフトクロックΦＸとしてクロッ
クＣＫ２よりもさらに高速のクロックＣＫ３を使用し、
且つ、出力イネーブル信号ＧＯＥを低レベル”Ｌ”とし
て空送りするようになっている。
【００８５】次に、第２フレームにおいては、図５０に
示されるように、最後の表示データ（第２フレームで表
示する映像の最後のラインデータ）ＤＤＬをシフトクロ
ックΦＸとして通常のクロックＣＫ１により表示画像Ｄ
Ｉの最終ゲートライン（ＯＵＴ１）に書き込んだ後、該
表示画像ＤＩの最終ゲートラインから２つ目ゲートライ
ン（ＯＵＴ３：ＬＣＤパネル６０１の表示画像ＤＩが存
在しない下端部における２番目のゲートライン）に対し
てシフトクロックΦＸとしてクロックＣＫ２により黒デ
ータの書き込みを行う。このとき、表示画像ＤＩが存在
しない下端部では、同時に、３本のゲートライン（ＯＵ
Ｔ３〜ＯＵＴ５）を隔てたゲートラインＯＵＴ７（ＯＵ
Ｔ１１，…）においてもクロックＣＫ２による黒データ
の書き込みが行われる。すなわち、シフトクロックΦＸ
がクロックＣＫ１およびＣＫ２となるタイミングでゲー
ト側の出力イネーブル信号ＧＯＥを高レベル”Ｈ”とす
ることにより、連続する４本のゲートラインの内の１本
（ＯＵＴ３，ＯＵＴ７）ずつに黒データを書き込むよう
になっている。なお、残りのゲートライン（ＯＵＴ２，
ＯＵＴ４〜ＯＵＴ６，ＯＵＴ８，ＯＵＴ９，…）に対し
ては、シフトクロックΦＸとしてを使用し、且つ、出力
イネーブル信号ＧＯＥを低レベル”Ｌ”として空送りす
るようになっている。
【００８６】同様に、第３および第４フレームにおいて
も、図５１および図５２に示されるように、シフトクロ
ックΦＸとしてクロックＣＫ２を使用して、ＬＣＤパネ
ル６０１の表示画像ＤＩが存在しない下端部における３
番目（ＯＵＴ４），７番目（ＯＵＴ８），…のゲートラ
インに黒データを書き込むようになっている。このよう
に、本実施例では、データドライバ６０２が映像表示信
号を出力しているとき、１水平走査期間(H-SYNC)毎に１
ゲートラインを駆動し、ブランキング期間（表示する映
像データが存在しない期間）には複数の水平走査期間毎
に１ゲートラインを駆動する。すなわち、図４９〜図５
２に示されるように、表示する映像データが存在しない
期間では、１水平走査期間(H-SYNC)毎に４クロックを入
力することでゲートドライバ６０３のシフトレジスタ６
３１を４ラインシフトさせるようになっている。このと
き、出力イネーブル信号ＧＯＥは、１ライン分だけしか
出力されないため、１ゲートラインのみパルスが出力さ
れ、残りの３ゲートラインでは出力されない。
【００８７】そして、図４９〜図５２に示すように、４
本のゲートラインの内の１本のゲートラインに対する黒
データの書き込みを４フレーム行うことにより、全ゲー
トラインを駆動することになる。ここで、本実施例で
は、表示する映像データが存在しない期間において、黒
表示を行うためのシフトクロックΦＸとして比較的周期
の長いクロックＣＫ２（ただし、通常の表示用クロック
ＣＫ１よりは短い）を使用し、単にゲートラインの空送
りに使用するシフトクロックとして周期の短いクロック
ＣＫ３を使用するようになっている。すなわち、本実施
例では、黒表示を行うためのシフトクロックの周期を長
くすることができるため、例えば、４フレームを１つの
周期とすることで、ＬＣＤパネル６０１の表示画像ＤＩ
が存在しないゲート側の下端部の全てのゲートラインに
対して黒表示を行うことが可能となる。なお、ＬＣＤパ
ネル６０１の表示画像ＤＩが存在しないゲート側の上端
部に対する黒表示も同様に行うことができる。
【００８８】図５３は本発明の第４の形態の表示装置に
おけるゲートドライバ用の制御信号を発生するための回
路例（制御信号発生回路６０５）を示す図であり、図５
４は図５３の回路の動作を説明するためのタイミング図
である。図５３に示されるように、制御信号発生回路
（タイミング制御回路）６０５は、ＰＬＬ(Phase Locke
d Loop) 回路６５１，クロック発生回路６５２，クロッ
ク制御回路６５３，アンドゲート６５４〜６５６，およ
び，オアゲート５６７，５６８を備えて構成されてい
る。
【００８９】クロック発生回路６５２は、表示期間のク
ロックＣＫ１，ブランキング期間にパルスを出力するた
めのクロックＣＫ２，および，ゲートドライバ６０３の
シフトレジスタ回路６３１を空送りするためのクロック
ＣＫ３を出力するようになっている。クロック発生回路
６５２から出力されたクロック（ＣＫ１〜ＣＫ３）は、
クロック制御回路６５３により映像信号のタイミングに
合わせてそれぞれ切り換えられるようになっている。す
なわち、クロック制御回路６５３は、３つの選択信号Ｓ
ＥＬ１〜ＳＥＬ３を出力するようになっている。
【００９０】ここで、図５３および図５４に示されるよ
うに、クロックＣＫ１を出力する場合は選択信号ＳＥＬ
１を高レベル”Ｈ”とし、クロックＣＫ２を出力する場
合は選択信号ＳＥＬ２を高レベル”Ｈ”とし、そして、
クロックＣＫ３を出力する場合は選択信号ＳＥＬ３を高
レベル”Ｈ”とする。また、ゲートドライバ６０３の出
力を制御するゲート側の出力イネーブル信号ＧＯＥは、
オアゲート６５７により選択信号ＳＥＬ１とＳＥＬ２の
論理和を取ることにより得られ、クロックＣＫ３のタイ
ミングでゲートドライバ６０３を空送りすることができ
るようになっている。
【００９１】図５５は図５３の回路におけるクロック発
生回路６５２の一例を示すブロック図である。図５５に
示されるように、図５３におけるクロック発生回路６５
２は、３つのＰＬＬ回路6521〜6523により構成され、垂
直同期信号V-SYNCに同期した３つのクロックＣＫ１，Ｃ
Ｋ２，ＣＫ３が発生されるようになっている。図５６は
図５３の回路におけるクロック制御回路６５３の一例を
示すブロック図である。図５６に示されるように、図５
３におけるクロック制御回路６５３は、２つのカウンタ
6530, 6531，４つのデコーダ6532〜6535，２つのＪ−Ｋ
フリップ・フロップ6536, 6537，および，２つのアンド
ゲート6538, 6539を備えて構成されている。
【００９２】カウンタ6530は水平同期信号H-SYNCをカウ
ントし、カウンタ6531はドットクロックＤＣＬＫをカウ
ントするようになっている。そして、各カウンタ6530お
よび6531の出力は、それぞれ２つのデコーダ6532,6533
および6534,6535 により２種類デコードされて、それぞ
れＪ−Ｋフリップ・フロップ6536および6537のＪ入力並
びにＫ入力に供給されるようになっている。そして、フ
リップ・フロップ6536のＱ出力から選択信号ＳＥＬ１が
出力され、アンドゲート6538によりフリップ・フロップ
6536の／Ｑ出力およびフリップ・フロップ6537のＱ出力
の論理積を取って選択信号ＳＥＬ２が出力され、そし
て、アンドゲート6539によりフリップ・フロップ6536の
／Ｑ出力およびフリップ・フロップ6537の／Ｑ出力の論
理積を取って選択信号ＳＥＬ３が出力されるようになっ
ている。なお、フレーム毎にデコーダ6532〜6535のデコ
ード値を変えることにより、複数フレームで１周期のゲ
ートドライバ６０３のクロック（シフトクロック）ΦＸ
を発生することができるうようになっている。
【００９３】図５７および図５８は本発明の第４の形態
の表示装置における映像表示信号レベルの構成を説明す
るための図であり、図５７(a) は第１フレームおよび第
３フレームを示し、図５７(b) は第２フレームおよび第
４フレームを示し、図５８(a) は第５フレームおよび第
７フレームを示し、そして、図５８(b) は第６フレーム
および第８フレームを示している。ここで、図５７およ
び図５８は、４フレームで１周期となるゲートドライバ
のクロック構成を示し、従って、映像表示信号レベルは
８フレームで１周期となる。
【００９４】図５７および図５８に示されるように、本
発明の第４の形態の表示装置における映像表示信号レベ
ルは、表示信号期間はライン毎に極性を反転させ、ブラ
ンキング期間は同極性の黒レベルとするようになってい
る（図５７(a) および(b) と図５８(a) および(b) 参
照）。すなわち、第１〜第４フレームにおいて、各フレ
ーム毎で表示信号は極性をライン毎に変化させ、ブラン
キング期間の黒レベルは片側の極性（例えば、正極性）
として黒レベルを出力する。さらに、第５〜第８フレー
ムにおいて、同様に、フレーム毎に表示信号を極性反転
させるが、ブランキング期間のレベルは第１〜第４フレ
ームとは反転（例えば、負極性）させた黒レベルとす
る。これによって、表示信号はライン毎に極性が異な
り、フレーム毎に極性が反転し、且つ、ブランキング期
間はライン毎に極性は同じで４フレーム毎に極性が可変
し、８フレームで１周期となるように制御することがで
きる。すなわち、黒色を表示するゲートラインに対して
も交流駆動を行うことにより、例えば、液晶の劣化を防
止することができる。
【００９５】図５９は液晶表示パネルとドライバの他の
接続例を示す図である。図５９に示されるように、ＬＣ
Ｄパネル７０１は、左右両側に設けられた２つのゲート
ドライバ７３１，７３２により駆動されるようになって
いる。ここで、ゲートドライバ７３１により駆動される
ゲートラインと、ゲートドライバ７３２により駆動され
るゲートラインとは交互に配置されている。すなわち、
ＬＣＤパネル７０１のデータラインＤＬ１〜ＤＬｎにデ
ータドライバ７０２の出力が接続され、奇数段のゲート
ラインＧＬ１，ＧＬ３，ＧＬ５，…にゲートドライバ７
３１の出力が接続され、そして、偶数段のゲートライン
ＧＬ２，ＧＬ４，ＧＬ６，…にゲートドライバ７３２の
出力が接続されている。
【００９６】図６０〜図６３は本発明の第４の形態の表
示装置におけるゲートドライバの制御の第２実施例を示
すタイミング図であり、図６０は第１フレーム，図６１
は第２フレーム，図６２は第３フレーム，そして，図６
３は第４フレームにおけるゲートドライバ７３１，７３
２の駆動波形を示している。図６０〜図６３と図４９〜
図５２との比較から明らかなように、本第２実施例のよ
うに、２つのゲートドライバ７３１，７３２により奇数
段および偶数段のゲートラインをそれぞれ個別に制御す
ることにより、データ表示に使用するゲート側のシフト
クロックΦＸとしてのクロックＣＫ２'(ＣＫ１')の周期
を第１実施例のにおけるクロックＣＫ２（ＣＫ１）より
も長く設定することができるようになっている。
【００９７】まず、第１フレームにおいては、図６０に
示されるように、最後の表示データＤＤＬをシフトクロ
ックΦＸとして通常のクロックＣＫ１’（このクロック
ＣＫ１’も第１実施例のクロックＣＫ１よりも長く［約
２倍程度］することができる）により表示画像ＤＩの各
ゲートドライバ７３１，７３２に対応した最終ゲートラ
イン（ＯＵＴ１−Ｌ，ＯＵＴ１−Ｒ）に書き込んだ後、
該表示画像ＤＩの最終ゲートラインの次のゲートライン
（ＯＵＴ２−Ｌ）に対してシフトクロックΦＸとしてク
ロックＣＫ２’により黒データの書き込みを行う。この
とき、表示画像ＤＩが存在しない下端部では、同時に、
３本のゲートライン（ＯＵＴ２−Ｒ，ＯＵＴ３−Ｌ，Ｏ
ＵＴ３−Ｒ）を隔てたゲートラインＯＵＴ４−Ｌ（ＯＵ
Ｔ６−Ｌ，…）においてもクロックＣＫ２’による黒デ
ータの書き込みが行われる。
【００９８】すなわち、シフトクロックΦＸがクロック
ＣＫ１’およびＣＫ２’となるタイミングで左右のゲー
トドライバ７３１，７３２に応じて出力イネーブル信号
ＧＯＥ−Ｌ，ＧＯＥ−Ｒを順次高レベル”Ｈ”と制御す
ることにより、連続する４本のゲートラインの内の１本
（ＯＵＴ２−Ｌ，ＯＵＴ４−Ｌ）ずつに黒データを書き
込むようになっている。なお、残りのゲートライン（Ｏ
ＵＴ２−Ｒ，ＯＵＴ３−Ｌ，ＯＵＴ３−Ｒ，ＯＵＴ４−
Ｒ，ＯＵＴ５−Ｌ，ＯＵＴ５−Ｒ，…）に対しては、シ
フトクロックΦＸとしてクロックＣＫ２’よりもさらに
高速のクロックＣＫ３’を使用し、且つ、出力イネーブ
ル信号ＧＯＥ−ＬおよびＧＯＥ−Ｒを低レベル”Ｌ”と
して空送りするようになっている。ここで、クロックＣ
Ｋ３’としては第１実施例のクロックＣＫ３をそのまま
使用してもよい。
【００９９】なお、図６１〜図６３に示す本第２実施例
の第２フレーム〜第４フレームの動作は、図６０と図４
９との対応と同様に、図５０〜図５２に対応させて理解
され得る。すなわち、図６１〜図６３に示す本第２実施
例でも、図４９〜図５２に示す第１実施例と同様に、４
本のゲートラインの１本のゲートラインに対する黒デー
タの書き込みを４フレーム行うことにより、全ゲートラ
インを駆動することになる。ここで、本第２実施例で
は、２つのゲートドライバ７３１，７３２により奇数段
および偶数段のゲートラインをそれぞれ個別に制御する
ことにより、黒データを表示するためのシフトクロック
ΦＸとして第１実施例のクロックＣＫ２の約２倍の周期
を有するクロックＣＫ２’を使用することができる。従
って、画素（液晶セル）への書き込み時間を大きくとる
ことができる。なお、ＬＣＤパネル７０１の表示画像Ｄ
Ｉが存在しないゲート側の上下両端部に対する表示デー
タは、黒色表示用のデータに限定されるものではなく、
青色表示用のデータといった所定の表示データであって
もよい。また、映像表示信号に対しても、図５７および
図５８に示すように、極性を反転させるように構成して
もよい。
【０１００】以上、説明したように、本発明の第４の形
態によれば、ブランキング期間に数ゲートラインに１ゲ
ートラインを駆動するようにし、１水平期間にゲートド
ライバに複数のクロックを入力することでゲートドライ
バにおけるシフトレジスタをクロック数だけシフトし、
１出力にイネーブルをかけて複数フレームで全ゲートラ
インを駆動し、且つ、出力するタイミングのクロック周
波数を小さくすることにより、表示用のゲート側のシフ
トクロックの周期を大きくすることができる。このよう
に、ブランキング期間時における書き込みパルス幅を大
きくすることで液晶に書き込み電圧を十分に印加して書
き込むことができる。また、ゲートドライバが両側に配
置され交互に接続された場合には、ゲートドライバのク
ロック周波数を約半分にすることができ、ブランキング
期間の書き込みパルス幅をさらに大きくとることが可能
となる。これにより、ＬＣＤパネルの表示画面よりも小
さい映像表示信号を等倍で表示する場合、ブランキング
期間が短かったり、非表示ゲートラインが多くても書き
込み時間を十分長くとることができ、且つ、非表示画素
に黒データ等の目障りにならない信号を書き込むことが
可能となる。
【０１０１】
【発明の効果】以上、詳述したように、本発明の表示装
置および該表示装置の駆動方法および駆動回路によれ
ば、様々なサイズの映像（画像）を１台の表示装置によ
り適切に表示することが可能となる。
【図面の簡単な説明】
【図１】従来の表示装置における表示例を示す図であ
る。
【図２】図１の表示に対応した制御を示す図である。
【図３】本発明の表示装置の第１の形態による表示例を
示す図である。
【図４】本発明の第１の形態の一実施例としての液晶表
示装置の全体構成を概略的に示すブロック図である。
【図５】図４の液晶表示装置におけるゲートドライバの
制御を示すタイミング図である。
【図６】本発明の第１の形態の液晶表示装置における制
御を示す図である。
【図７】図４の液晶表示装置におけるタイミング制御回
路の一例を示すブロック図である。
【図８】図４の液晶表示装置におけるゲートドライバの
構成例を示すブロック回路図である。
【図９】図４の液晶表示装置におけるデータドライバの
構成例を示すブロック回路図である。
【図１０】図５のタイミング図に対応した図７における
垂直タイミング・パルス発生部の構成例を示す図であ
る。
【図１１】図１０の垂直タイミング・パルス発生部の動
作を示すタイミング図である。
【図１２】本発明の第１の形態の液晶表示装置における
第１実施例の制御を示すタイミング図である。
【図１３】図１２のタイミング図に対応した図７におけ
るゲート側のシフトクロックを発生するための回路例を
示す図である。
【図１４】図１２のタイミング図に対応した図７におけ
るブラック制御信号を発生するための回路例を示す図で
ある。
【図１５】図１２のタイミング図に対応した図７におけ
るゲート出力イネーブル信号を発生するための回路例を
示す図である。
【図１６】図１２のタイミング図に対応した図７におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図１７】図１２のタイミング図に対応した図７におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図１８】本発明の第１の形態の液晶表示装置における
第２実施例の制御を示すタイミング図である。
【図１９】図１８のタイミング図に対応した図７におけ
るゲート側のシフトクロックを発生するための回路例を
示す図である。
【図２０】図１８のタイミング図に対応した図７におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図２１】図１８のタイミング図に対応した図７におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図２２】本発明の第１の形態の液晶表示装置における
第３実施例の制御を示すタイミング図である。
【図２３】図２２のタイミング図に対応した図７におけ
るブラック制御信号を発生するための回路例を示す図で
ある。
【図２４】図２２のタイミング図に対応した図７におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図２５】図２２のタイミング図に対応した図７におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図２６】本発明の第１の形態の液晶表示装置における
第４実施例の制御を示すタイミング図である。
【図２７】本発明の第２の形態の一実施例としての液晶
表示装置の全体構成を概略的に示すブロック図である。
【図２８】図２７の液晶表示装置におけるデータドライ
バの制御を示すタイミング図である。
【図２９】本発明の表示装置の第２の形態による表示例
を示す図である。
【図３０】本発明の第２の形態の液晶表示装置における
制御を示す図である。
【図３１】図２８のタイミング図に対応した図７におけ
る水平方向のスタートパルスを発生するための回路例を
示す図である。
【図３２】図２８のタイミング図に対応した図７におけ
るデータ側のシフトクロックを発生するための回路例を
示す図である。
【図３３】図２８のタイミング図に対応した図７におけ
るラッチイネーブル信号を発生するための回路例を示す
図である。
【図３４】図２８のタイミング図に対応した図７におけ
るデータ出力イネーブル信号を発生するための回路例を
示す図である。
【図３５】本発明の第２の形態の液晶表示装置における
一実施例の制御を示すタイミング図である。
【図３６】図３５のタイミング図に対応した図７におけ
るデータ側のシフトクロックを発生するための回路例を
示す図である。
【図３７】本発明の第３の形態の一実施例としての液晶
表示装置の全体構成を概略的に示すブロック図である。
【図３８】本発明の第３の形態の他の実施例としての液
晶表示装置の全体構成を概略的に示すブロック図であ
る。
【図３９】図３７の液晶表示装置におけるゲートドライ
バの制御を示すタイミング図である。
【図４０】図３９のタイミング図を詳細に示す図であ
る。
【図４１】図３７の液晶表示装置におけるデータドライ
バの制御を示すタイミング図である。
【図４２】図４１のタイミング図を詳細に示す図であ
る。
【図４３】図３７の液晶表示装置におけるデータドライ
バの制御の第１実施例を示すタイミング図である。
【図４４】図４３のタイミング図を詳細に示す図であ
る。
【図４５】図３７の液晶表示装置におけるデータドライ
バの制御の第２実施例を示すタイミング図である。
【図４６】本発明の第４の形態に対応する通常の表示装
置の駆動回路の一例を概略的に示すブロック図である。
【図４７】図４６におけるゲートドライバの構成例を示
すブロック図である。
【図４８】液晶表示パネルとドライバの一接続例を示す
図である。
【図４９】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第１実施例を示すタイミング図（そ
の１）である。
【図５０】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第１実施例を示すタイミング図（そ
の２）である。
【図５１】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第１実施例を示すタイミング図（そ
の３）である。
【図５２】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第１実施例を示すタイミング図（そ
の４）である。
【図５３】本発明の第４の形態の表示装置におけるゲー
トドライバ用の制御信号を発生するための回路例を示す
図である。
【図５４】図５３の回路の動作を説明するためのタイミ
ング図である。
【図５５】図５３の回路におけるクロック発生回路の一
例を示すブロック図である。
【図５６】図５３の回路におけるクロック制御回路の一
例を示すブロック図である。
【図５７】本発明の第４の形態の表示装置における映像
表示信号レベルの構成を説明するための図（その１）で
ある。
【図５８】本発明の第４の形態の表示装置における映像
表示信号レベルの構成を説明するための図（その２）で
ある。
【図５９】液晶表示パネルとドライバの他の接続例を示
す図である。
【図６０】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第２実施例を示すタイミング図（そ
の１）である。
【図６１】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第２実施例を示すタイミング図（そ
の２）である。
【図６２】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第２実施例を示すタイミング図（そ
の３）である。
【図６３】本発明の第４の形態の表示装置におけるゲー
トドライバの制御の第２実施例を示すタイミング図（そ
の４）である。
【符号の説明】
１，４０１，５０１，６０１，７０１…ＬＣＤパネル ２，４０２，５０２，５２１，５２２，６０２，７０２
…データドライバ ３，４０３，５０３，６０３，７３１，７３２…ゲート
ドライバ（走査ドライバ） ４，４０４，５０４，６０４…ＲＧＢドライバ（映像信
号処理回路） ５，４０５，５０５，６０５…タイミング制御回路（制
御信号発生回路） ＢＬＫ…ブラック制御信号 ＣＬＫＤ…データ側のシフトクロック C-SYNC…コンポジット信号（コンポジット同期信号） ＧＯＥ…ゲート側の出力イネーブル信号ＧＯＥ ＯＥＤ…データ側の出力イネーブル信号 ＳＩＯ（ＳＯＩ）…データ側のスタートパルス ＳＴＶ…ゲート側のスタートパルス ／ＨＳ，H-SYNC…水平同期信号 ／ＶＳ，V-SYNC…垂直同期信号 ΦＸ…ゲート側のシフトクロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸田 克彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 俊也 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 宮本 啓文 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大城 幹夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 甲斐 勉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 中村 昌則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 第１の縦横比を有する表示パネル（１）
    に対して、該第１の縦横比よりも横方向の比率が大きい
    第２の縦横比の画像を表示可能とする表示装置であっ
    て、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ（３）と、 １ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ（２）と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、垂直ブランキング期間に所定のデータを書き込
    み、前記表示パネル（１）の上下両端の表示データ不足
    領域（ＢＢ１，ＢＢ２）に所定の表示を行うように制御
    するタイミング制御回路（５）とを具備することを特徴
    とする表示装置。
  2. 【請求項２】 前記垂直ブランキング期間に所定のデー
    タを書き込むクロック信号（ΦＸ）の周波数（ｆ',ｆ")
    を表示時のクロック信号の周波数（ｆ）よりも大きくな
    るようにしたことを特徴とする請求項１の表示装置。
  3. 【請求項３】 前記タイミング制御回路（５）は、前記
    表示パネルの上端の表示データ不足領域（ＢＢ１）およ
    び下端の表示データ不足領域（ＢＢ２）に対応した前記
    垂直ブランキング期間における所定データの書き込み処
    理を同時に行って、前記クロック信号の周波数（ｆ")を
    低く設定するようにしたことを特徴とする請求項２の表
    示装置。
  4. 【請求項４】 前記タイミング制御回路（５）は、前記
    データドライバに対する前記垂直ブランキング期間の所
    定データの書き込みを１回のラッチ動作により行うよう
    にしたことを特徴とする請求項１の表示装置。
  5. 【請求項５】 第１の縦横比を有する表示パネル（４０
    １，５０１）に対して、該第１の縦横比よりも縦方向の
    比率が大きい第２の縦横比の画像を表示可能とする表示
    装置であって、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ（４０３，５０３）と、 １ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ（４０２，５０２）と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、水平ブランキング期間に所定のデータを書き込
    み、前記表示パネル（４０１，５０１）の左右両端の表
    示データ不足領域（ＢＫ１，ＢＫ２）に所定の表示を行
    うように制御するタイミング制御回路（４０５，５０
    ５）とを具備することを特徴とする表示装置。
  6. 【請求項６】 前記水平ブランキング期間に所定のデー
    タを書き込むクロック信号（ＣＬＫＤ）の周波数
    （Ｆ’）を表示時のクロック信号の周波数（Ｆ）よりも
    大きくなるようにしたことを特徴とする請求項５の表示
    装置。
  7. 【請求項７】 前記タイミング制御回路（５０５）は、
    前記表示パネルの左端部の表示データ不足領域（ＢＫ
    １）および右端部の表示データ不足領域（ＢＫ２）に対
    応した前記水平ブランキング期間における所定データの
    書き込み処理を同時に行って、前記クロック信号の周波
    数（Ｆ")を低く設定するようにしたことを特徴とする請
    求項５の表示装置。
  8. 【請求項８】 前記タイミング制御回路（５０５）は、
    前記データドライバに対する前記水平ブランキング期間
    の所定データの書き込みを、任意のデータラインにおけ
    る右端部の表示データ不足領域（ＢＫ２）と、任意のデ
    ータラインの次のデータラインにおける左端部の表示デ
    ータ不足領域（ＢＫ１）とを同時に行うようにしたこと
    を特徴とする請求項７の表示装置。
  9. 【請求項９】 前記表示装置は液晶表示装置であり、デ
    ータ側のスタートパルス信号（ＳＩＯ，ＳＯＩ）により
    反転表示可能とされていることを特徴とする請求項５の
    表示装置。
  10. 【請求項１０】 マトリクス状に構成され複数の画素を
    有する表示パネル（６０１，７０１）に対して、該表示
    パネルの画素数よりも少ない表示データで構成される画
    像を表示可能とする表示装置であって、 前記表示パネルの表示ラインを順次選択するゲートドラ
    イバ（６０３；７３１，７３２）と、 １ライン分のデータを蓄えて前記ゲートドライバにより
    選択されたラインへ順次データを供給するデータドライ
    バ（６０２，７０２）と、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、前記表示パネルの画像が表示されないゲートラ
    インにおいて、１水平期間に複数のゲートラインの内の
    １本のゲートラインを駆動し、各フレーム毎に順次駆動
    するゲートラインをシフトさせ、複数のフレームで全ゲ
    ートラインを駆動するように制御するタイミング制御回
    路（６０５，７０５）とを具備することを特徴とする表
    示装置。
  11. 【請求項１１】 前記ゲートドライバ（７３１，７３
    ２）は、前記表示パネル（７０１）の両側に一対設けら
    れ、該各ゲートドライバはそれぞれ交互のゲートライン
    を駆動するようになっていることを特徴とする請求項１
    ０の表示装置。
  12. 【請求項１２】 前記タイミング制御回路（６０５）
    は、周波数の異なる複数のクロック（ＣＫ１，ＣＫ２，
    ＣＫ３）を発生するクロック発生回路（６５２）と、ゲ
    ート側のシフトクロック（ΦＸ）として前記複数のクロ
    ックを選択する選択信号（ＳＥＬ１，ＳＥＬ２，ＳＥＬ
    ３）を出力するクロック制御回路（６５３）とを具備す
    ることを特徴とする請求項１０または１１の表示装置。
  13. 【請求項１３】 前記タイミング制御回路（６０５，７
    ０５）は、前記表示パネルの画像が表示されないゲート
    ラインにおいて、前記複数のゲートラインの内で所定の
    データを書き込むためのゲートラインを第１のクロック
    （ＣＫ２）を選択（ＳＥＬ２）して駆動し、且つ、残り
    のデータ書き込みを行わないゲートラインを該第１のク
    ロックよりも周期の短い第２のクロック（ＣＫ３）を選
    択（ＳＥＬ３）して空送りするようにしたことを特徴と
    する請求項１２の表示装置。
  14. 【請求項１４】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項１０〜１３のいずれかに記載の
    表示装置。
  15. 【請求項１５】 第１の縦横比を有する表示パネル
    （１）の表示ラインを順次選択するゲートドライバ
    （３）と、１ライン分のデータを蓄えて前記ゲートドラ
    イバにより選択されたラインへ順次データを供給するデ
    ータドライバ（２）とを具備し、前記表示パネルに対し
    て前記第１の縦横比よりも横方向の比率が大きい第２の
    縦横比の画像を表示可能とする表示装置の駆動回路
    （５）であって、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、垂直ブランキング期間に所定のデータを書き込
    み、前記表示パネル（１）の上下両端の表示データ不足
    領域（ＢＢ１，ＢＢ２）に所定の表示を行うようにした
    ことを特徴とする表示装置の駆動回路。
  16. 【請求項１６】 前記垂直ブランキング期間に所定のデ
    ータを書き込むクロック信号（ΦＸ）の周波数（ｆ',
    ｆ")を表示時のクロック信号の周波数（ｆ）よりも大き
    くなるようにしたことを特徴とする請求項１５の表示装
    置の駆動回路。
  17. 【請求項１７】 前記表示パネルの上端の表示データ不
    足領域（ＢＢ１）および下端の表示データ不足領域（Ｂ
    Ｂ２）に対応した前記垂直ブランキング期間における所
    定データの書き込み処理を同時に行って、前記クロック
    信号の周波数（ｆ")を低く設定するようにしたことを特
    徴とする請求項１６の表示装置の駆動回路。
  18. 【請求項１８】 前記データドライバに対する前記垂直
    ブランキング期間の所定データの書き込みを１回のラッ
    チ動作により行うようにしたことを特徴とする請求項１
    ５の表示装置の駆動回路。
  19. 【請求項１９】 第１の縦横比を有する表示パネル（４
    ０１，５０１）の表示ラインを順次選択するゲートドラ
    イバ（４０３，５０３）と、１ライン分のデータを蓄え
    て前記ゲートドライバにより選択されたラインへ順次デ
    ータを供給するデータドライバ（４０２，５０２）とを
    具備し、前記表示パネルに対して前記第１の縦横比より
    も縦方向の比率が大きい第２の縦横比の画像を表示可能
    とする表示装置の駆動回路（４０５，５０５）であっ
    て、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、水平ブランキング期間に所定のデータを書き込
    み、前記表示パネル（４０１，５０１）の左右両端の表
    示データ不足領域（ＢＫ１，ＢＫ２）に所定の表示を行
    うようにしたことを特徴とする表示装置の駆動回路。
  20. 【請求項２０】 前記水平ブランキング期間に所定のデ
    ータを書き込むクロック信号（ＣＬＫＤ）の周波数
    （Ｆ’）を表示時のクロック信号の周波数（Ｆ）よりも
    大きくなるようにしたことを特徴とする請求項１９の表
    示装置の駆動回路。
  21. 【請求項２１】 前記表示パネルの左端部の表示データ
    不足領域（ＢＫ１）および右端部の表示データ不足領域
    （ＢＫ２）に対応した前記水平ブランキング期間におけ
    る所定データの書き込み処理を同時に行って、前記クロ
    ック信号の周波数（Ｆ")を低く設定するようにしたこと
    を特徴とする請求項１９の表示装置の駆動回路。
  22. 【請求項２２】 前記データドライバに対する前記水平
    ブランキング期間の所定データの書き込みを、任意のデ
    ータラインにおける右端部の表示データ不足領域（ＢＫ
    ２）と、任意のデータラインの次のデータラインにおけ
    る左端部の表示データ不足領域（ＢＫ１）とを同時に行
    うようにしたことを特徴とする請求項２１の表示装置の
    駆動回路。
  23. 【請求項２３】 前記表示装置は液晶表示装置であり、
    データ側のスタートパルス信号（ＳＩＯ，ＳＯＩ）によ
    り反転表示可能とされていることを特徴とする請求項１
    ９の表示装置の駆動回路。
  24. 【請求項２４】 マトリクス状に構成され複数の画素を
    有する表示パネル（６０１，７０１）の表示ラインを順
    次選択するゲートドライバ（６０３；７３１，７３２）
    と、１ライン分のデータを蓄えて前記ゲートドライバに
    より選択されたラインへ順次データを供給するデータド
    ライバ（６０２，７０２）とを具備し、前記表示パネル
    に対して前記表示パネルの画素数よりも少ない表示デー
    タで構成される画像を表示可能とする表示装置の駆動回
    路（６０５，７０５）であって、 前記ゲートドライバおよびデータドライバに制御信号を
    供給し、前記表示パネルの画像が表示されないゲートラ
    インにおいて、１水平期間に複数のゲートラインの内の
    １本のゲートラインを駆動し、各フレーム毎に順次駆動
    するゲートラインをシフトさせ、複数のフレームで全ゲ
    ートラインを駆動するようにしたことを特徴とする表示
    装置の駆動回路。
  25. 【請求項２５】 前記ゲートドライバ（７３１，７３
    ２）は、前記表示パネル（７０１）の両側に一対設けら
    れ、該各ゲートドライバはそれぞれ交互のゲートライン
    を駆動するようになっていることを特徴とする請求項２
    ４の表示装置の駆動回路。
  26. 【請求項２６】 周波数の異なる複数のクロック（ＣＫ
    １，ＣＫ２，ＣＫ３）を発生するクロック発生回路（６
    ５２）と、ゲート側のシフトクロック（ΦＸ）として前
    記複数のクロックを選択する選択信号（ＳＥＬ１，ＳＥ
    Ｌ２，ＳＥＬ３）を出力するクロック制御回路（６５
    ３）とを具備することを特徴とする請求項２４または２
    ５の表示装置の駆動回路。
  27. 【請求項２７】 前記タイミング制御回路（６０５，７
    ０５）は、前記表示パネルの画像が表示されないゲート
    ラインにおいて、前記複数のゲートラインの内で所定の
    データを書き込むためのゲートラインを第１のクロック
    （ＣＫ２）を選択（ＳＥＬ２）して駆動し、且つ、残り
    のデータ書き込みを行わないゲートラインを該第１のク
    ロックよりも周期の短い第２のクロック（ＣＫ３）を選
    択（ＳＥＬ３）して空送りするようにしたことを特徴と
    する請求項２６の表示装置の駆動回路。
  28. 【請求項２８】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項２４〜２７のいずれかに記載の
    表示装置の駆動回路。
  29. 【請求項２９】 第１の縦横比を有する表示パネル
    （１）に対して、該第１の縦横比よりも横方向の比率が
    大きい第２の縦横比の画像を表示可能とする表示装置の
    駆動方法であって、 垂直ブランキング期間に所定のデータを書き込み、前記
    表示パネル（１）の上下両端の表示データ不足領域（Ｂ
    Ｂ１，ＢＢ２）に所定の表示を行うようにしたことを特
    徴とする表示装置の駆動方法。
  30. 【請求項３０】 前記垂直ブランキング期間に所定のデ
    ータを書き込むクロック信号（ΦＸ）の周波数（ｆ',
    ｆ")を表示時のクロック信号の周波数（ｆ）よりも大き
    くなるようにしたことを特徴とする請求項２９の表示装
    置の駆動方法。
  31. 【請求項３１】 前記表示パネルの上端の表示データ不
    足領域（ＢＢ１）および下端の表示データ不足領域（Ｂ
    Ｂ２）に対応した前記垂直ブランキング期間における所
    定データの書き込み処理を同時に行って、前記クロック
    信号の周波数（ｆ")を低く設定するようにしたことを特
    徴とする請求項３０の表示装置の駆動方法。
  32. 【請求項３２】 前記データドライバに対する前記垂直
    ブランキング期間の所定データの書き込みを１回のラッ
    チ動作により行うようにしたことを特徴とする請求項２
    ９の表示装置の駆動方法。
  33. 【請求項３３】 第１の縦横比を有する表示パネル（４
    ０１，５０１）に対して、該第１の縦横比よりも縦方向
    の比率が大きい第２の縦横比の画像を表示可能とする表
    示装置の駆動方法であって、 水平ブランキング期間に所定のデータを書き込み、前記
    表示パネル（４０１，５０１）の左右両端の表示データ
    不足領域（ＢＫ１，ＢＫ２）に所定の表示を行うように
    したことを特徴とする表示装置の駆動方法。
  34. 【請求項３４】 前記水平ブランキング期間に所定のデ
    ータを書き込むクロック信号（ＣＬＫＤ）の周波数
    （Ｆ’）を表示時のクロック信号の周波数（Ｆ）よりも
    大きくなるようにしたことを特徴とする請求項３３の表
    示装置の駆動方法。
  35. 【請求項３５】 前記表示パネルの左端部の表示データ
    不足領域（ＢＫ１）および右端部の表示データ不足領域
    （ＢＫ２）に対応した前記水平ブランキング期間におけ
    る所定データの書き込み処理を同時に行って、前記クロ
    ック信号の周波数（Ｆ")を低く設定するようにしたこと
    を特徴とする請求項３３の表示装置の駆動方法。
  36. 【請求項３６】 前記水平ブランキング期間の所定デー
    タの書き込みを、任意のデータラインにおける右端部の
    表示データ不足領域（ＢＫ２）と、該任意のデータライ
    ンの次のデータラインにおける左端部の表示データ不足
    領域（ＢＫ１）とを同時に行うようにしたことを特徴と
    する請求項３４の表示装置の駆動方法。
  37. 【請求項３７】 前記表示装置は液晶表示装置であり、
    データ側のスタートパルス信号（ＳＩＯ，ＳＯＩ）によ
    り反転表示可能とされていることを特徴とする請求項３
    ３の表示装置の駆動方法。
  38. 【請求項３８】 マトリクス状に構成され複数の画素を
    有する表示パネル（６０１，７０１）に対して、該表示
    パネルの画素数よりも少ない表示データで構成される画
    像を表示可能とする表示装置の駆動方法であって、 前記表示パネルの画像が表示されないゲートラインにお
    いて、１水平期間に複数のゲートラインの内の１本のゲ
    ートラインを駆動し、各フレーム毎に順次駆動するゲー
    トラインをシフトさせ、複数のフレームで全ゲートライ
    ンを駆動するように制御したことを特徴とする表示装置
    の駆動方法。
  39. 【請求項３９】 前記表示パネルの画像が表示されない
    ゲートラインにおいて、前記複数のゲートラインの内で
    所定のデータを書き込むためのゲートラインを第１のク
    ロック（ＣＫ２）を選択（ＳＥＬ２）して駆動し、且
    つ、残りのデータ書き込みを行わないゲートラインを該
    第１のクロックよりも周期の短い第２のクロック（ＣＫ
    ３）を選択（ＳＥＬ３）して空送りするようにしたこと
    を特徴とする請求項３８の表示装置の駆動方法。
  40. 【請求項４０】 前記表示パネルの画像が表示されない
    ゲートラインに印加する駆動信号を、全ゲートラインの
    駆動が終わる毎に極性を切り換えて印加するようにした
    ことを特徴とする請求項３８または３９の表示装置の駆
    動方法。
JP8114831A 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路 Pending JPH09307839A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8114831A JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路
US08/738,033 US6181317B1 (en) 1996-05-09 1996-10-24 Display and method of and drive circuit for driving the display
TW085112406A TW338146B (en) 1996-05-09 1996-10-28 Display and method of and drive circuit for driving the display
KR1019960056451A KR100299081B1 (ko) 1996-05-09 1996-11-22 표시장치및이표시장치의구동방법과구동회로
US09/703,275 US6667730B1 (en) 1996-05-09 2000-10-31 Display and method of and drive circuit for driving the display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8114831A JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路

Publications (1)

Publication Number Publication Date
JPH09307839A true JPH09307839A (ja) 1997-11-28

Family

ID=14647792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8114831A Pending JPH09307839A (ja) 1996-05-09 1996-05-09 表示装置および該表示装置の駆動方法並びに駆動回路

Country Status (4)

Country Link
US (2) US6181317B1 (ja)
JP (1) JPH09307839A (ja)
KR (1) KR100299081B1 (ja)
TW (1) TW338146B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319424B1 (ko) * 1998-11-27 2002-01-05 가타오카 마사타카 표시장치
US6683590B1 (en) 1998-03-20 2004-01-27 The University Of Hong Kong Tricolor LED display system having audio output
JP2004272208A (ja) * 2003-03-04 2004-09-30 Boe Hydis Technology Co Ltd 液晶表示装置の駆動装置
JP2006267313A (ja) * 2005-03-23 2006-10-05 Sharp Corp 表示装置の駆動方法
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
US7271817B2 (en) 2001-05-11 2007-09-18 Thomson Licensing Aspect ratio conversion for imagers having random row access
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
JP2010262305A (ja) * 2006-06-21 2010-11-18 Lg Display Co Ltd 液晶表示装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331862B1 (en) 1988-07-06 2001-12-18 Lg Philips Lcd Co., Ltd. Image expansion display and driver
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路
JP3229250B2 (ja) * 1997-09-12 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置における画像表示方法及び液晶表示装置
JP2000020015A (ja) * 1998-07-03 2000-01-21 Toshiba Corp 画像表示装置及びその方法
KR20000032791A (ko) * 1998-11-18 2000-06-15 윤종용 16ㅖ9호ㅏ면을 디스플레이하는 액정표시장치 및 방법
US6879313B1 (en) * 1999-03-11 2005-04-12 Sharp Kabushiki Kaisha Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices
KR100683519B1 (ko) * 1999-12-23 2007-02-15 엘지.필립스 엘시디 주식회사 액정 패널의 충전 특성 보상회로 및 충전 특성 보상방법
JP2001194642A (ja) * 2000-01-12 2001-07-19 Nec Viewtechnology Ltd 液晶表示のブランキング装置及びそのブランキング方法
TW514859B (en) * 2000-07-04 2002-12-21 Hannstar Display Corp Signal processing method of timing controller for liquid crystal display module
KR100367015B1 (ko) * 2000-12-29 2003-01-09 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동방법
JP2003066912A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp タイミング制御回路及び画像表示装置並びに画像表示装置の評価方法
JP2003323164A (ja) * 2002-05-08 2003-11-14 Hitachi Displays Ltd 液晶表示装置とその駆動方法
JP4409152B2 (ja) * 2002-06-27 2010-02-03 株式会社ルネサステクノロジ 表示制御駆動装置および表示システム
KR101003663B1 (ko) * 2004-06-03 2010-12-23 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2006101462A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 画像信号処理装置
JP4672323B2 (ja) * 2004-09-30 2011-04-20 東芝モバイルディスプレイ株式会社 平面型表示装置
US20060114246A1 (en) * 2004-11-12 2006-06-01 Bruce Young Maintaining a default window aspect ratio for each input of a display device
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
US20070035502A1 (en) * 2005-08-10 2007-02-15 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device, method for controlling display data for liquid crystal display device, and recording media
TW200721841A (en) * 2005-11-29 2007-06-01 Novatek Microelectronics Corp Method for displaying non-specified resolution frame on panel
KR101213556B1 (ko) * 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US20070290977A1 (en) * 2006-06-20 2007-12-20 Jung-Chieh Cheng Apparatus for driving liquid crystal display and method thereof
TW200813914A (en) * 2006-09-04 2008-03-16 Novatek Microelectronics Corp Method for displaying an image of low resolution on a display device of high resolution
TWI354964B (en) * 2006-09-29 2011-12-21 Chunghwa Picture Tubes Ltd Driving method for lcd and apparatus thereof
US8514163B2 (en) * 2006-10-02 2013-08-20 Samsung Display Co., Ltd. Display apparatus including a gate driving part having a transferring stage and an output stage and method for driving the same
US20080129751A1 (en) * 2006-12-04 2008-06-05 George Lyons Smart Blanking Graphics Controller, Device Having Same, And Method
KR101367134B1 (ko) * 2007-01-04 2014-03-14 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101385206B1 (ko) * 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
TW201011714A (en) * 2008-09-05 2010-03-16 Ind Tech Res Inst Display unit, display unit driving method and display system
KR101883922B1 (ko) * 2012-05-17 2018-08-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR102036641B1 (ko) * 2012-11-06 2019-10-28 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
TWI567724B (zh) * 2015-06-22 2017-01-21 矽創電子股份有限公司 用於顯示裝置的驅動模組及相關的驅動方法
CN105654887B (zh) * 2016-01-27 2019-12-06 京东方科技集团股份有限公司 数据输入单元、数据输入方法、源极驱动电路和显示装置
US10482822B2 (en) * 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
CN108172186A (zh) * 2018-01-03 2018-06-15 京东方科技集团股份有限公司 显示面板及其驱动方法
CN109493824B (zh) * 2018-12-28 2021-11-02 北京集创北方科技股份有限公司 源极驱动器、显示装置及其驱动方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843381A (en) * 1986-02-26 1989-06-27 Ovonic Imaging Systems, Inc. Field sequential color liquid crystal display and method
JPH01170985A (ja) 1987-12-26 1989-07-06 Nec Corp キャラクタ表示装置
JP2779212B2 (ja) * 1989-07-17 1998-07-23 株式会社日立製作所 ワイド画面／標準画面テレビジョン信号受信装置
JP3094429B2 (ja) * 1990-07-31 2000-10-03 ソニー株式会社 画像撮影記録装置
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
JP3015544B2 (ja) 1991-09-20 2000-03-06 三洋電機株式会社 液晶表示装置
US5347318A (en) * 1992-06-16 1994-09-13 Canon Kabushiki Kaisha Apparatus for processing video signals having different aspect ratios
JPH06161409A (ja) 1992-11-19 1994-06-07 Toshiba Corp ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置
JPH06167953A (ja) 1992-11-25 1994-06-14 Fujitsu General Ltd 液晶パネルの駆動方法
JP3290744B2 (ja) 1993-03-08 2002-06-10 株式会社リコー Ｃｒｔ表示装置の制御方式
JPH0736406A (ja) 1993-07-23 1995-02-07 Seiko Epson Corp ドットマトリクス型表示装置及びその駆動方法
US5844538A (en) * 1993-12-28 1998-12-01 Sharp Kabushiki Kaisha Active matrix-type image display apparatus controlling writing of display data with respect to picture elements
US5510847A (en) * 1994-01-28 1996-04-23 Matsushita Electric Industrial Co., Ltd. TV signal decoding apparatus using luminance and color signal selection
US5739804A (en) * 1994-03-16 1998-04-14 Kabushiki Kaisha Toshiba Display device
JPH07261705A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置、並びにその駆動方法及び駆動回路
JP3243932B2 (ja) * 1994-04-22 2002-01-07 ソニー株式会社 アクティブマトリクス表示装置
JP3312484B2 (ja) 1994-05-24 2002-08-05 ソニー株式会社 表示装置
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JPH07255026A (ja) 1994-12-20 1995-10-03 Toshiba Corp テレビジョン信号表示装置
JPH09212139A (ja) * 1996-02-02 1997-08-15 Sony Corp 画像表示システム
JPH09307839A (ja) * 1996-05-09 1997-11-28 Fujitsu Ltd 表示装置および該表示装置の駆動方法並びに駆動回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683590B1 (en) 1998-03-20 2004-01-27 The University Of Hong Kong Tricolor LED display system having audio output
KR100319424B1 (ko) * 1998-11-27 2002-01-05 가타오카 마사타카 표시장치
CN100397470C (zh) * 2000-05-09 2008-06-25 夏普公司 数据信号线驱动电路、图象显示装置和电子设备
US7271817B2 (en) 2001-05-11 2007-09-18 Thomson Licensing Aspect ratio conversion for imagers having random row access
JP2004272208A (ja) * 2003-03-04 2004-09-30 Boe Hydis Technology Co Ltd 液晶表示装置の駆動装置
JP2006267313A (ja) * 2005-03-23 2006-10-05 Sharp Corp 表示装置の駆動方法
JP4627672B2 (ja) * 2005-03-23 2011-02-09 シャープ株式会社 表示装置の駆動方法
JP2006284708A (ja) * 2005-03-31 2006-10-19 Sony Corp 表示パネル、その駆動方法および駆動装置、並びに表示装置
JP2010262305A (ja) * 2006-06-21 2010-11-18 Lg Display Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
TW338146B (en) 1998-08-11
US6181317B1 (en) 2001-01-30
KR970076464A (ko) 1997-12-12
KR100299081B1 (ko) 2001-10-22
US6667730B1 (en) 2003-12-23

Similar Documents

Publication Publication Date Title
JPH09307839A (ja) 表示装置および該表示装置の駆動方法並びに駆動回路
JP5389958B2 (ja) 走査信号駆動装置および走査信号駆動方法
US6781568B2 (en) Method for driving liquid crystal display apparatus
JP4777304B2 (ja) 液晶表示装置
US6181312B1 (en) Drive circuit for an active matrix liquid crystal display device
JP3622592B2 (ja) 液晶表示装置
JPH07239463A (ja) アクティブマトリクス型表示装置およびその表示方法
US8144104B2 (en) Electro-optical device
JP2000258748A (ja) 液晶表示装置
JP2002328654A (ja) 液晶表示装置の駆動方法
KR100954011B1 (ko) 표시 장치
US5289175A (en) Method of and apparatus for driving ferroelectric liquid crystal display device
US6307531B1 (en) Liquid crystal display having driving integrated circuits in a single bank
JP3044627B2 (ja) 液晶パネルの駆動回路
JPH05181431A (ja) 液晶表示データ制御装置
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH10268838A (ja) 液晶表示装置
JP3243950B2 (ja) 映像表示装置
JP2009042725A (ja) 動態残像を解決するディスプレーの駆動方法とそれを使用するドライバー
JPS5831387A (ja) 単純マトリクス液晶表示装置
JPH10222133A (ja) 液晶表示装置の駆動回路
JP2001154639A (ja) 液晶表示装置及びその駆動方法
JPH07199864A (ja) 表示装置
JPH04237093A (ja) 液晶ディスプレイ装置
CN117809591A (zh) 一种显示屏的驱动方法、驱动系统和显示装置