JPH10222133A - 液晶表示装置の駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 高解像度の液晶表示装置に低解像度の映像を
表示する際に画質の劣化を抑制することのできる液晶表
示装置の駆動回路を提供する。 【解決手段】 Ｄ−フリップフロップ１１は、周波数２
５ＭＨｚのＶＧＡ用のサンプリングクロックをその半分
の周波数１２．５ＭＨｚに間引いて、排他的ＯＲゲート
１２に供給する。一方、排他的ＯＲゲート１２には、タ
イミングジェネレータからフィールド反転クロックが供
給されている。排他的ＯＲゲート１２は、上記１２．５
ＭＨｚのサンプリングパルスと上記フィールド反転クロ
ックの排他的論理和を出力する。映像信号は、この出力
されたクロックに同期して液晶表示装置に供給される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高解像度のフラッ
トディスプレイ等に用いて好適な液晶表示装置の駆動回
路に関する。

【０００２】

【従来の技術】各画素が独立して構成されるフラットデ
ィスプレイ等の液晶表示装置は、日進月歩で技術が発達
している。従って、新型の液晶表示装置が開発・生産さ
れる度にそれを生産等する設備やプロセスが変わってし
まい、新たな設備投資が必要となってしまう。また、当
初の需要の予測がはずれていわゆるブレーク・イーブン
・ポイントに達しないうちに次の新型の液晶表示装置の
生産ために新たな設備投資を行うことが多く、効率が悪
い。例えば、ノート型のパーソナル・コンピュータ等の
セット側が新たなサイズ・解像度・画素配列等の仕様を
要求する度に、新型の液晶表示装置を生産・開発しなけ
ればならないのが現状である。

【０００３】したがって、ＣＲＴ（Cathod Ray Tube）
は駆動回路等の周辺回路を変えれば１機種で数種類のセ
ットを起こすことができるのに対して、フラットディス
プレイは解像度や画素配列が固定されるため１機種で１
つのセットしか起こすことができない。

【０００４】ところで、液晶プロジェクタ等の高級な液
晶表示装置は、画素の補間や間引き用の周辺回路にコス
トをかけて解像度を変えている。一方、小型・中型の安
価な直視型の液晶表示装置は、同様のことを行うとコス
ト高となってしまう。

【０００５】例えば４〜６インチのＶＧＡ（Video Grap
hics Array、６４０×４８０、正方配列）用の液晶表示
装置は、携帯情報端末装置等の需要を見込んで開発・生
産されたものの、消費電力や価格等で他社の低解像度デ
ィスプレイに勝てないことがある。しかし、新たに同サ
イズで低解像度のパネルを生産するとせっかく作ったＶ
ＧＡ用の液晶表示装置が無駄になってしまう。

【０００６】

【発明が解決しようとする課題】ＶＧＡパネルのような
高解像度の液晶表示装置を周辺回路の簡単な変更だけで
低解像度用に変えるには、水平方向又は垂直方向の画素
を単純に間引きすればよい。

【０００７】例えばパターン１として、図９（ａ）に示
すように、１ライン目は第１画素と第２画素，２ライン
目は第２画素と第３画素，・・・によって表示される斜
め線に対していわゆる単純間引き処理を行う場合につい
て考える。

【０００８】単純間引きの場合、図１０に示すように、
各ライン毎に、第２画素は第１画素の映像をホールド
し、第４画素は第３画素の映像をホールドし、・・・、
第６４０画素は第６３９画素の映像をホールドする。従
って、第１画素と第２画素，第３画素と第４画素，・・
・，第６３９画素と第６４０画素は、それぞれ１つの画
素とみなされる。

【０００９】したがって、図９（ｂ）に示すように、２
×２画素で表示されるブロックが対角線上に一列に並ん
でしまい、解像度の低い映像が表示される。

【００１０】パターン２として、図９（ａ）に示すよう
に、２ライン目は第１画素と第２画素と第３画素，２ラ
イン目は第２画素と第３画素と第３画素，・・・によっ
て表示される斜め線に対して単純間引き処理を行う場合
について考える。この場合、図９（ｂ）に示すように、
３×２画素で表示されるブロックが対角線上に一列に並
んでしまい、解像度の低い映像が表示されてしまう。

【００１１】すなわち、映像信号を単に１／２に間引い
ただけでは画素配列が変わらず、例えば図１１に示す画
素がデルタ配列になっている液晶表示装置に比べて解像
度も劣っているという問題が生じた。

【００１２】本発明は、このような問題点に鑑みてなさ
れたものであり、高解像度の液晶表示装置に低解像度の
映像を表示する際に画質の劣化を抑制することのできる
液晶表示装置の駆動回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る液晶表示装置の駆動回路は、映像信
号の水平同期信号及び垂直同期信号に基づいてサンプリ
ングクロックを生成するタイミングジェネレータと、上
記サンプリングクロックのレートを１／２に間引いて、
この間引いたクロックを１／２周期ずらす画素ずらし手
段と、上記画素ずらし手段からのサンプリングクロック
に同期して上記映像信号を出力し、この映像信号を液晶
表示装置に供給する映像信号出力手段とを備えることを
特徴とする。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１５】第１の実施の形態に係る液晶表示装置の駆
動回路は、図１に示すように、コラムドライバ２１で水
平方向に駆動された映像信号をロウドライバ２２で各ラ
イン毎に駆動する線順次駆動型の液晶表示装置（以下、
線順次駆動型ＬＣＤという）２０に用いて好適なもので
ある。

【００１６】第１の実施の形態に係る液晶表示装置の駆
動回路は、具体的には図１に示すように、サンプルホー
ルドパルス等を発生するタイミングジェネレータ１と、
タイミングジェネレータ１からのパルスのクロックレー
トを１／２にする１／２分周回路２と、タイミングジェ
ネレータ１からの所定の同期信号に同期して基準電圧を
発生する基準電圧発生回路３と、タイミングジェネレー
タ１からのサンプリングパルス等に基づいて生成される
クロックに同期して映像信号を出力する画素ずらし回路
４とを備える。

【００１７】タイミングジェネレータ１は、例えばＶＧ
Ａ（Video Graphics Array、６４０×４８０）フォーマ
ットの映像信号から分離された水平同期信号及び垂直同
期信号に基づいて水平方向に駆動するためのコラムドラ
イバクロックを生成して１／２分周回路２に供給する。
１／２分周回路２は、上記コラムドライバパルスを１／
２に分周してコラムドライバ２１に供給する。タイミン
グジェネレータ１は、１ラインの映像信号を垂直方向に
駆動するためのロウドライバクロックを生成してロウド
ライバ２２に供給する。

【００１８】また、タイミングジェネレータ１は、ＶＧ
Ａフォーマットに対応した約２５ＭＨｚのサンプリング
クロック及び１フィールド毎に極性の反転したフィール
ド反転クロックを生成して画素ずらし回路４に供給す
る。

【００１９】基準電圧発生回路３は、タイミングジェネ
レータ１からの所定の同期信号に同期して、コラムドラ
イバ２１内でアナログ化された映像信号の黒レベルや白
レベル等を設定するための基準電圧を発生する。

【００２０】画素ずらし回路４は、３ビット〜８ビット
の赤（Ｒ），緑（Ｇ），青（Ｂ）の映像信号をそれぞれ
半分に間引いて、この間引いた映像信号を１／２周期ず
らして出力する。

【００２１】ここで、画素ずらし回路４は、例えば図２
に示すように、上記サンプリングクロックのレートを半
分にするＤ−フリップフロップ１１と、Ｄ−フリップフ
ロップ１１からのサンプリングクロックの位相を反転さ
せる排他的ＯＲゲート１２とを備える。

【００２２】Ｄ−フリップフロップ１１は、反転出力端
子とＤ端子が接続されていて、タイミングジェネレータ
１からの図３（ａ）に示すＶＧＡ用のサンプリングクロ
ックを１／２分周する。具体的には、Ｄ−フリップフロ
ップ１１は、周波数２５ＭＨｚのＶＧＡ用のサンプリン
グクロックを、図３（ｂ）に示すように、その半分の周
波数１２．５ＭＨｚに落として、排他的ＯＲゲート１２
に供給する。

【００２３】一方、排他的ＯＲゲート１２には、タイミ
ングジェネレータ１から図３（ｃ）に示すフィールド反
転クロックが供給されている。排他的ＯＲゲート１２
は、図３（ｄ）に示すように、上記１２．５ＭＨｚのサ
ンプリングパルスと上記フィールド反転クロックの排他
的論理和を出力する。出力されたクロック（以下、画素
ずらしクロックという）は、ＶＧＡ用のサンプリングク
ロックに対してクロックレートが半分になっていて、か
つ、１フィールド毎に極性が反転している。なお、１
２．５ＭＨｚのサンプリングクロックの極性を反転しな
くても、このサンプリングクロックを例えばバッファメ
モリを用いて１フィールド毎に１／２周期ずらすことに
よって上記画素ずらしクロックを生成してもよい。

【００２４】そして、画素ずらし回路４は、上述のよう
に生成された画素ずらしクロックに同期して上記映像信
号Ｒ，Ｇ，Ｂ出力して、これをコラムドライバ２１に供
給する。

【００２５】コラムドライバ２１は、画素ずらし回路４
からの映像信号をアナログ化し、この映像信号を１ライ
ン分蓄積する。具体的には、Ｄ／Ａコンバータ２１ａが
上述のコラムドライバクロックに応じたサンプリング間
隔で上記映像信号をアナログ化し、ラインメモリ２１ｂ
にはコラムドライバクロックに同期して上記映像信号が
書き込まれるようになっている。

【００２６】ロウドライバ２２は、ラインメモリ２１ｂ
に書き込まれた映像信号を１ライン毎に出力するように
線順次駆動型ＬＣＤ２０を制御する。この結果、線順次
駆動型ＬＣＤ２０には、画素ずらしされて間引き処理さ
れた映像信号が供給される。

【００２７】線順次駆動型ＬＣＤ２０は、例えば図４
（ａ）に示すように、ＶＧＡの映像信号に対応して６４
０×４８０画素がマトリクス状に構成されている。

【００２８】これに対して、本発明の画素ずらしの場
合、図４（ｂ）に示すように、第１ライン目について
は、第２画素は第１画素の映像をホールドし、第４画素
は第３画素の映像をホールドし、・・・、第６４０画素
は第６３９画素の映像をホールドする。従って、第１画
素と第２画素，第３画素と第４画素，・・・，第６３９
画素と第６４０画素は、それぞれ１つの画素とみなされ
る。以下、奇数ラインについては、第１ラインと同様に
映像が表示される。

【００２９】第２ライン目については、第１画素は何も
表示せず、第３画素は第２画素の映像をホールドし、第
５画素は第４画素の映像をホールドし、・・・、第６３
９画素は第６３８画素の映像をホールドする。従って、
第２画素と第３画素，第４画素と第５画素，・・・，第
６３８画素と第６３９画素は、それぞれ１つの画素とみ
なされる。以下、偶数ラインについては、第２ラインと
同様に映像が表示される。

【００３０】ここで、具体的な映像を例に挙げて上述の
画素ずらし処理をしたときの画質の劣化について説明す
る。

【００３１】パターン１として、図５（ａ）に示すよう
に、１ライン目は第１画素と第２画素，２ライン目は第
２画素と第３画素，・・・によって表示される斜め線の
映像を用いて説明する。この斜め線の映像に対して上述
の画素ずらし処理を行うと、図５（ｂ）に示すように、
斜め方向の解像度が低下することなく斜め線の映像が表
示される。

【００３２】パターン２として、図５（ａ）に示す太い
斜め線の映像に対して画素ずらしを行うと、図５（ｂ）
に示すように、線が細くなるものの斜め方向の解像度は
低下していない。

【００３３】以上のように、第１の実施の形態に係る液
晶表示装置の駆動回路は、映像信号のサンプリング周波
数を１／２にして映像信号を間引くものの、間引いた映
像信号を１／２周期ずらす画素ずらし処理を行うことで
斜め方向の映像に対しては解像度を低下させることなく
間引き処理を行うことができる。

【００３４】換言すると、本発明は、水平解像度を半分
にしても斜め方向の解像度の低下が極めて少なく、画素
数の少ない液晶表示装置の映像に比べて高画質の映像を
提供することができる。

【００３５】また、斜め方向の解像度を低下させること
なく水平解像度を半分にしているので、駆動回路のサン
プリング周波数も半分にすることができ、消費電力を抑
制することができる。

【００３６】さらに、液晶表示装置はそのままで、その
駆動回路のみを変えることで、高解像度の液晶表示装置
をそのまま安価な低解像度のセットに用いることができ
るので、液晶表示装置の小品種・大量生産が可能とな
り、コストダウンを図ることができる。

【００３７】なお、例えば図６に示すように、上記画素
ずらし回路４のある位置にバッファメモリ１１を設け、
タイミングジェネレータ１からのサンプリングクロック
を画素ずらし回路４で１／２に分周して半周期ずらした
クロックで読み出すようにしてもよい。

【００３８】つぎに、本発明の第２の実施の形態につい
て説明する。なお、第１の実施の形態と同じ回路等につ
いては同じ符号を付け、詳細な説明は省略する。

【００３９】第２の実施の形態に係る液晶表示装置の駆
動回路は、点順次駆動型の液晶表示装置（以下、点順次
駆動型ＬＣＤという）３０に用いて好適なものである。

【００４０】上記液晶表示装置の駆動回路は、図７に示
すように、サンプルホールドパルス等を発生するタイミ
ングジェネレータ１と、タイミングジェネレータ１から
のパルスのクロックレートを１／２にする１／２分周回
路２と、上記サンプルホールドパルスを後述する画素ず
らし回路４又は映像信号ドライバ５に供給等する切換回
路６と、タイミングジェネレータ１からのサンプルホー
ルドパルス等から画素ずらしのためのサンプルホールド
パルスを生成する画素ずらし回路４と、画素ずらし回路
４からのサンプルホールドパルスに基づいて映像信号を
サンプル／ホールドして点順次駆動型ＬＣＤ３０に供給
する映像信号ドライバ５とを備える。

【００４１】タイミングジェネレータ１は、映像信号か
ら分離された水平同期信号及び垂直同期信号に基づい
て、点順次駆動型ＬＣＤ３０の水平スキャナ及び垂直ス
キャナを駆動するためのスキャンクロックを生成して、
これを切換回路６を介して１／２分周回路２又は点順次
駆動型ＬＣＤ３０に供給する。１／２分周回路２は、上
記スキャンクロックを１／２に分周して点順次駆動型Ｌ
ＣＤ３０に供給する。なお、切換回路６は、後述するモ
ード設定に応じて端子ａ又は端子ｂに設定されるように
なっている。

【００４２】また、タイミングジェネレータ１は、上記
水平同期信号及び垂直同期信号に基づいてサンプルホー
ルドパルスを生成し、切換回路６を介して画素ずらし回
路４又は映像信号ドライバ５に上記サンプルホールドパ
ルスを供給する。

【００４３】ここで、タイミングジェネレータ１は、映
像信号ドライバ５から点順次駆動型ＬＣＤ３０に映像信
号を供給する６本のライン数に対応して、それぞれタイ
ミングの異なる６つサンプルホールドパルスをパラレル
に出力している。また、タイミングジェネレータ１は、
フィールド毎に極性の反転しているフィールド反転パル
スを画素ずらし回路４に供給し、さらにスキャン方向を
逆転するための極性反転パルスを必要に応じて映像信号
ドライバ５に供給する。なお、切換回路６は、通常モー
ドの場合には端子ａに設定され、画素ずらしモードの場
合には端子ｂに設定される。

【００４４】例えば通常モードの場合、切換回路６は端
子ａに設定されて、映像信号ドライバ５には切換回路６
を介して通常のサンプルホールドパルスが供給される。

【００４５】その一方で、映像信号ドライバ５は、入力
される赤（Ｒ），緑（Ｇ），青（Ｂ）の映像信号をそれ
ぞれ６分割して、それぞれ６本の信号ラインを介してパ
ラレルに点順次駆動型ＬＣＤ３０に供給する。このと
き、映像信号ドライバ５内のサンプルホールド回路５ａ
が、画素ずらし回路４からのサンプルホールドパルスに
従って６分割された映像信号を順次サンプルホールドし
て、点順次駆動型ＬＣＤ３０に供給する。具体的には図
８に示すように、各信号ラインＲ１〜Ｒ６に設けられた
ＴＦＴ（Thin Film Transisitor）３１〜３６が例えば
６分割された映像信号Ｒを上述のサンプルホールドパル
スに従ってサンプルホールドするようになっている。な
お、他の映像信号Ｇ，Ｂについても同様に行われる。

【００４６】映像信号ドライバ５は、上記映像信号Ｒ，
Ｇ，Ｂをそれぞれサンプルホールドした後、映像信号
Ｒ，Ｇ，Ｂを点順次駆動型ＬＣＤ３０に供給する。従っ
て、点順次駆動型ＬＣＤ３０には、通常のＶＧＡの高解
像度映像が表示される。

【００４７】画素ずらしモードの場合、切換回路６は端
子ｂに設定され、画素ずらし回路４には切換回路６を介
してサンプルホールドパルスが供給される。

【００４８】ここで、画素ずらし回路４は、上述の図２
に示すように、上記サンプルホールドパルスのクロック
レートを半分にするＤ−フリップフロップ１１と、Ｄ−
フリップフロップ１１からのサンプルホールドパルスの
位相を反転させる排他的ＯＲゲート１２とを備える。す
なわち、Ｄ−フリップフロップ１１はサンプルホールド
パルスの周波数を１／２に落とし、排他的ＯＲゲート１
２はこのサンプルホールドパルスとフィールド反転クロ
ックの排他的論理和を出力して映像信号ドライバ５に供
給する。

【００４９】映像信号ドライバ５は、この画素ずらし処
理の行われたサンプルホールドパルスに基づいて、各ラ
インの映像信号Ｒ，Ｇ，Ｂをそれぞれサンプルホールド
して、点順次駆動型ＬＣＤ３０に供給することができ
る。

【００５０】したがって、点順次駆動型ＬＣＤ３０に
は、ＶＧＡの映像信号に比べてサンプリングクロックの
レートが半分であってこのクロックレートに対して１／
２周期ずれた映像信号が供給されることにより、第１の
実施の形態と同様の斜め方向の解像度の低下を抑制した
画質の良好な映像が表示される。

【００５１】また、サンプルホールドパルスのクロック
レートを下げているので、各サンプルホールドパルスの
ライン間で生じる不要輻射を防止して、映像信号にノイ
ズが入り込むことを抑制することができる。

【００５２】なお、本発明は、間引かれた映像信号を１
／２周期ずらしているので、縦方向の解像度を低下させ
るおそれがある。従って、文字・図形等の映像を間引く
ときは通常の単純間引き処理を行って、斜め線の頻出度
が高い自然画に対しては本発明を用いればよい。

【００５３】

【発明の効果】以上詳細に説明したように、本発明に係
る液晶表示装置の駆動回路によれば、サンプリングクロ
ックのレートを１／２に間引いてこのクロックを半ピッ
チずらすことによって、水平解像度を半分にしても斜め
方向の解像度の低下が極めて少なく、画素数の少ない液
晶表示装置の映像に比べて高画質の映像を液晶表示装置
に表示させることができる。換言すると、斜め方向の解
像度を低下させることなく水平解像度を半分にしている
ので、駆動回路のサンプリング周波数も半分にすること
ができ、消費電力を低減させることができる。

【００５４】上記液晶表示装置の駆動回路では、サンプ
ルホールドパルスのクロックレートを１／２に間引いて
このパルスを半ピッチずらしてサンプルホールドするこ
とによって、サンプルホールドパルスによる不要輻射を
低減させて映像信号にノイズが生じるのを抑制すること
ができる。

【００５５】また、上記鋭気商標時の駆動回路では、切
換手段の切換設定に応じて、液晶表示装置に高解像度の
映像信号を供給したり、低解像度であるものの比較的画
質のよい映像信号を供給することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る液晶表示装置
の駆動回路の構成を示すブロック図である。

【図２】画素ずらし回路の具体的な構成を示す回路図で
ある。

【図３】画素ずらし回路のクロックのタイミングチャー
トである。

【図４】ＶＧＡ用の液晶表示装置の画素数の説明図であ
る。

【図５】画素ずらし処理を行ったときの液晶表示装置に
表示される映像の説明図である。

【図６】バッファメモリを用いたときの構成図である。

【図７】本発明の第２の実施の形態に係る液晶表示装置
の駆動回路の構成を示すブロック図である。

【図８】映像信号ドライバ内のサンプルホールド回路の
構成図である。

【図９】従来の単純間引き処理を行ったときの液晶表示
装置に表示される映像の説明図である。

【図１０】従来の単純間引き処理を行ったときの液晶表
示装置に表示される映像の説明図である。

【図１１】デルタ配列で画素が構成されている液晶表示
装置の説明図である。

【符号の説明】

１ タイミングジェネレータ、４ 画素ずらし回路、５
映像信号ドライバ、５ａ サンプルホールド回路、６
切換回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 映像信号の水平同期信号及び垂直同期信
   号に基づいてサンプリングクロックを生成するタイミン
   グジェネレータと、 上記サンプリングクロックのレートを１／２に間引い
   て、この間引いたクロックを１／２周期ずらす画素ずら
   し手段と、 上記画素ずらし手段からのサンプリングクロックに同期
   して上記映像信号を出力し、この映像信号を液晶表示装
   置に供給する映像信号出力手段とを備えることを特徴と
   する液晶表示装置の駆動回路。
2. 【請求項２】 上記タイミングジェネレータは、上記映
   像信号の水平同期信号及び垂直同期信号に基づいてサン
   プルホールドパルスを生成し、 上記画素ずらし手段は、上記サンプルホールドパルスの
   クロックレートを１／２に間引いて、この間引いたパル
   スを１／２周期ずらし、 上記映像信号出力手段は、上記画素ずらし手段で極性の
   反転されたサンプルホールドパルスに基づいて上記映像
   信号をサンプルホールドして、この映像信号を液晶表示
   装置に供給することを特徴とする請求項１記載の液晶表
   示装置の駆動回路。
3. 【請求項３】 タイミングジェネレータからのサンプル
   ホールドパルスを上記画素ずらし手段又は上記サンプル
   ホールド手段に供給する切換手段を備えることを特徴と
   する請求項２記載の液晶表示装置の駆動回路。