JPH03280676A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPH03280676A JPH03280676A JP8188490A JP8188490A JPH03280676A JP H03280676 A JPH03280676 A JP H03280676A JP 8188490 A JP8188490 A JP 8188490A JP 8188490 A JP8188490 A JP 8188490A JP H03280676 A JPH03280676 A JP H03280676A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- driver
- gate lines
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 56
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 230000015654 memory Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、映像信号の有効走査線数とほとんど同数の縦
方向の画素数を有する液晶モジュールを採用した液晶表
示装置の駆動回路に関する。
方向の画素数を有する液晶モジュールを採用した液晶表
示装置の駆動回路に関する。
（従来の技術）
最近、液晶を使った表示装置が多く見られる。
例えば、ポケット液晶テレビやラップトツブ型コンピュ
ータ用デイスプレィ、また液晶プロジェクタ−などがあ
る。その中で、液晶プロジェクタ−はハイビジョン用と
しても期待でき、たいへん注目されている。
ータ用デイスプレィ、また液晶プロジェクタ−などがあ
る。その中で、液晶プロジェクタ−はハイビジョン用と
しても期待でき、たいへん注目されている。
液晶プロジェクタ−は、液晶モジュールを１枚使う単板
式と３枚使う３枚式がある。単板式は構成が簡単でコス
トが安くなるが、現在のところ液晶モジュール自体の解
像度が低いため、解像度を上げるため３枚式が主流とな
っている。
式と３枚使う３枚式がある。単板式は構成が簡単でコス
トが安くなるが、現在のところ液晶モジュール自体の解
像度が低いため、解像度を上げるため３枚式が主流とな
っている。
３枚式液晶プロジェクターに使う液晶モジュールは、モ
ノクロームで、各画素にｗｉトランジスタなどのスイッ
チング素子を持つアクティブマトリクス方式のものが採
用されている。また、液晶モジュールの縦方向の画素数
は、従来は液晶モジ゛ュールの製造性の問題から放送方
式の有効走査線数の約半分、例えばＮＴＳＣ方式の場合
的２２０〜２４０画素だったが、製造技術の向上で放送
方式の有効走査線数程度、例えばＮＴＳＣ方式の場合的
４４０〜４８０画策の液晶モジュール（以下、フルライ
ン表示液晶モジュールという）が製造できるようになり
、画質が大幅に向上した。以下、放送方式はＮＴＳＣを
例に説明する。
ノクロームで、各画素にｗｉトランジスタなどのスイッ
チング素子を持つアクティブマトリクス方式のものが採
用されている。また、液晶モジュールの縦方向の画素数
は、従来は液晶モジ゛ュールの製造性の問題から放送方
式の有効走査線数の約半分、例えばＮＴＳＣ方式の場合
的２２０〜２４０画素だったが、製造技術の向上で放送
方式の有効走査線数程度、例えばＮＴＳＣ方式の場合的
４４０〜４８０画策の液晶モジュール（以下、フルライ
ン表示液晶モジュールという）が製造できるようになり
、画質が大幅に向上した。以下、放送方式はＮＴＳＣを
例に説明する。
フルライン表示液晶モジュールの走査方式は、２フイ一
ルド期間で全画素に信号を書き込むインターレース走査
と、メモリーを使って１フイ一ルド期間で全画素に信号
を書き込む倍速線順次走査がある。しかし、インターレ
ース走査では、液晶に保持能力があるため奇数フィール
ドの映像と偶数フィールドの映像が同時に表示されてし
まう欠点があるので、通常フルライン表示液晶モジュー
ルを駆動する場合は倍速線順次走査を採用している。
ルド期間で全画素に信号を書き込むインターレース走査
と、メモリーを使って１フイ一ルド期間で全画素に信号
を書き込む倍速線順次走査がある。しかし、インターレ
ース走査では、液晶に保持能力があるため奇数フィール
ドの映像と偶数フィールドの映像が同時に表示されてし
まう欠点があるので、通常フルライン表示液晶モジュー
ルを駆動する場合は倍速線順次走査を採用している。
第５図に倍速線順次走査方式の構成図を示す。
第５図において、入力端子１１には第６図＜ａ）に示す
ような映像信号が入力する。液晶モジュール１６は、薄
膜トランジスタ（以下、ＴＰＴという）を使ったアクデ
イプマトリクス方式で、モノクロームとする。倍速変換
回路１２は、第６図（ａ）に示すような映像信号が入力
すると、第６図（ｂ）のように倍速で信号を出力する。
ような映像信号が入力する。液晶モジュール１６は、薄
膜トランジスタ（以下、ＴＰＴという）を使ったアクデ
イプマトリクス方式で、モノクロームとする。倍速変換
回路１２は、第６図（ａ）に示すような映像信号が入力
すると、第６図（ｂ）のように倍速で信号を出力する。
即ち、１水平走査期間に同一の映像信号を時間圧縮して
出力する。そして、極性反転回路１３でフィールド期間
周期またはフレーム期間周期、水平走査期間周期などで
極性が反転した信号になった後、Ｘドライバー１４に入
力する。Ｘドライバー１４は、入力する信号をサンプリ
ング・ホールドして液晶モジュール１６の表示部の各画
素に配置されたＴＰＴのデータ線に信号を出力する装置
である。Ｘドライバー１４からＴＰＴのデータ線に対す
る信号出力は、第６図ＯＥに示すような出力指示信号の
オン信号によって行われる。Ｙドライバー１５は、ＴＰ
Ｔのゲート線を制御する装置である。Ｙドライバー１５
からＴＰＴの各ゲート線に対しては、第６図Ｙ１．Ｙ２
、・・・に示すようなゲート信号が供給される。
出力する。そして、極性反転回路１３でフィールド期間
周期またはフレーム期間周期、水平走査期間周期などで
極性が反転した信号になった後、Ｘドライバー１４に入
力する。Ｘドライバー１４は、入力する信号をサンプリ
ング・ホールドして液晶モジュール１６の表示部の各画
素に配置されたＴＰＴのデータ線に信号を出力する装置
である。Ｘドライバー１４からＴＰＴのデータ線に対す
る信号出力は、第６図ＯＥに示すような出力指示信号の
オン信号によって行われる。Ｙドライバー１５は、ＴＰ
Ｔのゲート線を制御する装置である。Ｙドライバー１５
からＴＰＴの各ゲート線に対しては、第６図Ｙ１．Ｙ２
、・・・に示すようなゲート信号が供給される。
第７図は液晶モジュールの構成図である。第７図を使っ
て液晶モジュールへの信号古き込み動作を説明する。図
中２５はＴＰＴを表し、２６は付加容量、２７は液晶を
表すものとする。データ線２８とゲート線Ｙｌ 、Ｙ２
・・・間に画素が構成されており、データ線２８はＴＦ
Ｔ２５のドレインＤに接続し、ゲート線Ｙ１．Ｙ２・・
・はＴＦＴ２５のゲートＧに接続している。ＴＰＴ２５
のソースＳは画素電極２９に接続し、画素電極２９と共
通電極３０の間には液晶２７を充填しである。また、画
素電極２９と共通電極３０間には画素電位を安定に保つ
ための付加容１２６を接続している。
て液晶モジュールへの信号古き込み動作を説明する。図
中２５はＴＰＴを表し、２６は付加容量、２７は液晶を
表すものとする。データ線２８とゲート線Ｙｌ 、Ｙ２
・・・間に画素が構成されており、データ線２８はＴＦ
Ｔ２５のドレインＤに接続し、ゲート線Ｙ１．Ｙ２・・
・はＴＦＴ２５のゲートＧに接続している。ＴＰＴ２５
のソースＳは画素電極２９に接続し、画素電極２９と共
通電極３０の間には液晶２７を充填しである。また、画
素電極２９と共通電極３０間には画素電位を安定に保つ
ための付加容１２６を接続している。
ＴＰＴ２５がゲート信号によってオンすると、画素信号
が液晶２７及び付加容１２６に供給される。なお、通常
１００〜３００本程度あるＸドライバー１４に接続する
データ線２８は説明の都合上２本に省略している。
が液晶２７及び付加容１２６に供給される。なお、通常
１００〜３００本程度あるＸドライバー１４に接続する
データ線２８は説明の都合上２本に省略している。
Ｘドライバー１４はシフトレジスタ２１、レベルコンバ
ータ２２、サンプルホールド回路２３、バッファドライ
バー２４から構成される。シフトレジスタ２１は、水平
表示期間の開始を示すスタートパルスＳＴＨが供給され
ると、クロックＣしＫに同期したタイミングで第１ビツ
ト目から順次オンとなってオンパルスを出力する。Ｘド
ライバー１４を２個使う場合は、オンパルスが最終ピッ
トシフトするとキャリーアウトが出て、次段のＸドライ
バー１４のシフトレジスタのスタートパルス５ＴＩ−１
となる。クロックＣＬＫは、フルライン表示液晶モジュ
ールの倍速走査なので１水平有効走査期間に液晶モジュ
ールの横方向の画素数の２倍だけ、シフトレジスタのオ
ンパルスが出力するようなタイミングのクロックである
。例えば、横方向の画素数が７５０画素の時は、１水平
有効走査期間を５０μｓｅｃとすると３０Ｍ）−１ｚの
クロックＣＬＫとなる。レベルコンバータ２２は、シフ
トレジスタ２１のオンパルスを増幅してサンプルホール
ド回路２３に出力する。サンプルホールド回路２３は、
入力する映像信号Ｓｉｎをレベルコンバータ２２からの
オンパルスのタイミングでサンブリングしてホールドす
る。こうして、サンプルホールド回路２３は液晶モジュ
ールの１本のゲート線が制御する複数の画素の信号を保
持することとなる。サンプルホールド回路２３からの出
力はバッファドライバー２４に供給され、バッファドラ
イバー２４は出力指示信号○Ｅのオン信号でサンプルホ
ールド回路２４の出力を増幅して液晶モジュールのＴＰ
Ｔ２５のデータ線２８に出力している。出力指示信号Ｏ
Ｅは第６図に示すように映像信号３ｉｎの帰線期間（以
下、ブランキング期間という）にオンとなる。
ータ２２、サンプルホールド回路２３、バッファドライ
バー２４から構成される。シフトレジスタ２１は、水平
表示期間の開始を示すスタートパルスＳＴＨが供給され
ると、クロックＣしＫに同期したタイミングで第１ビツ
ト目から順次オンとなってオンパルスを出力する。Ｘド
ライバー１４を２個使う場合は、オンパルスが最終ピッ
トシフトするとキャリーアウトが出て、次段のＸドライ
バー１４のシフトレジスタのスタートパルス５ＴＩ−１
となる。クロックＣＬＫは、フルライン表示液晶モジュ
ールの倍速走査なので１水平有効走査期間に液晶モジュ
ールの横方向の画素数の２倍だけ、シフトレジスタのオ
ンパルスが出力するようなタイミングのクロックである
。例えば、横方向の画素数が７５０画素の時は、１水平
有効走査期間を５０μｓｅｃとすると３０Ｍ）−１ｚの
クロックＣＬＫとなる。レベルコンバータ２２は、シフ
トレジスタ２１のオンパルスを増幅してサンプルホール
ド回路２３に出力する。サンプルホールド回路２３は、
入力する映像信号Ｓｉｎをレベルコンバータ２２からの
オンパルスのタイミングでサンブリングしてホールドす
る。こうして、サンプルホールド回路２３は液晶モジュ
ールの１本のゲート線が制御する複数の画素の信号を保
持することとなる。サンプルホールド回路２３からの出
力はバッファドライバー２４に供給され、バッファドラ
イバー２４は出力指示信号○Ｅのオン信号でサンプルホ
ールド回路２４の出力を増幅して液晶モジュールのＴＰ
Ｔ２５のデータ線２８に出力している。出力指示信号Ｏ
Ｅは第６図に示すように映像信号３ｉｎの帰線期間（以
下、ブランキング期間という）にオンとなる。
Ｙドライバー１５は、ゲート信号によって、Ｘドライバ
ー１４からデータ線２８に出力される画素信号を、１本
のゲート線が接続するＴＰＴにだけ供給するように制御
している。第６図で説明すると、第６図中、信号Ｙ１は
第７図のＹドライバー１５に接続するゲート線Ｙ１の信
号を表し、信号Ｙ２はゲート線Ｙ２の信号を表すものと
する。
ー１４からデータ線２８に出力される画素信号を、１本
のゲート線が接続するＴＰＴにだけ供給するように制御
している。第６図で説明すると、第６図中、信号Ｙ１は
第７図のＹドライバー１５に接続するゲート線Ｙ１の信
号を表し、信号Ｙ２はゲート線Ｙ２の信号を表すものと
する。
ゲート線Ｙ１は最初にオンとなるゲート線なので、フィ
ールド期間の最初のＯＥのオン信号と同時にＹドライバ
ー１５からゲート線Ｙ１にオン信号が出力され約１／２
水平走査期間オン状態となる。
ールド期間の最初のＯＥのオン信号と同時にＹドライバ
ー１５からゲート線Ｙ１にオン信号が出力され約１／２
水平走査期間オン状態となる。
このとき、ゲート線Ｙ１以外のゲート線はすべてオフで
ある。ゲート線Ｙ１がオフすると換わってゲート線Ｙ２
がオンとなる。同じように、ゲート線Ｙ２がオフすると
次のゲート線がオンし、ゲート線の上から下に向かって
順次オンしていく。その結果、１フイ一ルド期間でフル
ライン表示液晶モジュールの全画素に信号を書き込むこ
とができる。
ある。ゲート線Ｙ１がオフすると換わってゲート線Ｙ２
がオンとなる。同じように、ゲート線Ｙ２がオフすると
次のゲート線がオンし、ゲート線の上から下に向かって
順次オンしていく。その結果、１フイ一ルド期間でフル
ライン表示液晶モジュールの全画素に信号を書き込むこ
とができる。
このように、Ｙドライバー１５はＸドライバー１４から
の出力のタイミングに合わせて、１ゲート線に約１／２
水平走査期間ずつ順次オン信号を出力し、ＴＰＴはゲー
ト線がオンの時にＸドライバー１４からの画素信号を液
晶２７に供給することができる。
の出力のタイミングに合わせて、１ゲート線に約１／２
水平走査期間ずつ順次オン信号を出力し、ＴＰＴはゲー
ト線がオンの時にＸドライバー１４からの画素信号を液
晶２７に供給することができる。
次に、第５図の倍速変換回路１２について説明する。倍
速変換回路としては、大別すると、フィールド期間メモ
リを使う回路と、水平走査期間メモリを使う回路に分け
られる。両回路ともゲイジタル処理によって倍速に変換
するものである。
速変換回路としては、大別すると、フィールド期間メモ
リを使う回路と、水平走査期間メモリを使う回路に分け
られる。両回路ともゲイジタル処理によって倍速に変換
するものである。
フィールド期間メモリを使う倍速変換回路は、その代表
的な回路にクリアビジョン放送対応回路が上げられる。
的な回路にクリアビジョン放送対応回路が上げられる。
クリアビジョン回路の詳細については、テレビ技術（電
子技術出版（株）発行 １９８９年２月号、１９８９年
１１月号）にあるので、ここでは省略する。
子技術出版（株）発行 １９８９年２月号、１９８９年
１１月号）にあるので、ここでは省略する。
第８図に水平走査期間メモリを使う倍速変換回路の簡単
な構成例を示し、第９図にその動作波形図を示す。入力
端子４２より第９図（ａ＞で示すような映像信号が入力
する。この信号は、低周波数帯域通過フィルタ（ＬＰＦ
）４３を通過し、Ａ／Ｄコンバータ装ｆＪ （Ａ／Ｄ）
４４でデジタル信号に変換された後、切換器４５によっ
て２つの水平走査期間メモリ４１ａ、４１ｂの一方に選
択的に入力する。この切換器４５は切換制御信号ｓｗＰ
によって切換動作を行っている。第９図に、切換制御信
号ＳＷＰのタイミングを示す。例えば、切換器４５は、
切換制御信号ｓｗＰがハイレベルの時水平走査期間メモ
リ４１ａと接続し、ローレベルの時は水平走査期間メモ
リ４１ｂと接続することとする。例として、ＳＷＰがハ
イレベルの場合、即ち切換器４５が第８図のように水平
走査期間メモリ４１ａと接続している場合で説明をする
。
な構成例を示し、第９図にその動作波形図を示す。入力
端子４２より第９図（ａ＞で示すような映像信号が入力
する。この信号は、低周波数帯域通過フィルタ（ＬＰＦ
）４３を通過し、Ａ／Ｄコンバータ装ｆＪ （Ａ／Ｄ）
４４でデジタル信号に変換された後、切換器４５によっ
て２つの水平走査期間メモリ４１ａ、４１ｂの一方に選
択的に入力する。この切換器４５は切換制御信号ｓｗＰ
によって切換動作を行っている。第９図に、切換制御信
号ＳＷＰのタイミングを示す。例えば、切換器４５は、
切換制御信号ｓｗＰがハイレベルの時水平走査期間メモ
リ４１ａと接続し、ローレベルの時は水平走査期間メモ
リ４１ｂと接続することとする。例として、ＳＷＰがハ
イレベルの場合、即ち切換器４５が第８図のように水平
走査期間メモリ４１ａと接続している場合で説明をする
。
水平走査期間メモリ４１ａに入力するディジタル映像信
号は、例えば水平走査期間メモリ４１ａ。
号は、例えば水平走査期間メモリ４１ａ。
４１ｂが１にワード（通常１ワードが８ビツトであるこ
とが多い）のメモリの時的１６ＭＨｚの書き込みクロッ
クＷ−ＣＬＫでサンプリングされ保持される。この書き
込みクロックＷ−ＣＬＫは、切換器４９で読み出しクロ
ックＲ−ＣＬＫと切り換えられる。切換器４９の切換え
は、切換器４５と同じ切換制御信号ＳＷＰによって行わ
れ、切換器４５が接続している方の水平走査期間メモリ
に書き込みクロックＷ−ＣＬＫが入力し、接続してない
方の水平走査期間メモリに読み出しクロックＲ−ＣＬＫ
が入力するように設定しである。第９図のＳＷＰより切
換器４５は１水平走査期間周期で切り換わるので、水平
走査期間メモリ４１ａが１水平走査信号をサンプリング
保持した後に切り換わり、水平走査期間メモリ４１ｂと
接続する。
とが多い）のメモリの時的１６ＭＨｚの書き込みクロッ
クＷ−ＣＬＫでサンプリングされ保持される。この書き
込みクロックＷ−ＣＬＫは、切換器４９で読み出しクロ
ックＲ−ＣＬＫと切り換えられる。切換器４９の切換え
は、切換器４５と同じ切換制御信号ＳＷＰによって行わ
れ、切換器４５が接続している方の水平走査期間メモリ
に書き込みクロックＷ−ＣＬＫが入力し、接続してない
方の水平走査期間メモリに読み出しクロックＲ−ＣＬＫ
が入力するように設定しである。第９図のＳＷＰより切
換器４５は１水平走査期間周期で切り換わるので、水平
走査期間メモリ４１ａが１水平走査信号をサンプリング
保持した後に切り換わり、水平走査期間メモリ４１ｂと
接続する。
水平走査期間メモリ４１ａに保持された信号は、切換器
４６を通して出力される。切換器４６は上記切換制御信
号ＳＷＰを反転した制御信号ＳＷＰで切り換わるように
なっている。切換え時は水平走査期間メモリ４１ａのク
ロックも切換器４９によって書き込みクロックＷ−ＣＬ
Ｋから読み出しクロックＲ−ＣＬＫに切り換わる。読み
出しり０ツクＲ−ＣＬＫは、書き込みクロックＷ−ＣＬ
Ｋの倍の周波数を持ち、例えば１にワードのメモリを使
う時、書き込みクロックＷ−ＣＬＫは約１６ＭＨ２だっ
たが、読み出しクロックＲ−ＣＬＫは約３２ＭＨ２にな
る。切換器４６を通して読み出された信号は、Ｄ／Ａコ
ンバータ装置（Ｄ／Ａ）４７に入力しアナログ信号に変
換され、低周波数帯域通過フィルタＬＰＦ４３を通って
出力端子４８へ出力する。
４６を通して出力される。切換器４６は上記切換制御信
号ＳＷＰを反転した制御信号ＳＷＰで切り換わるように
なっている。切換え時は水平走査期間メモリ４１ａのク
ロックも切換器４９によって書き込みクロックＷ−ＣＬ
Ｋから読み出しクロックＲ−ＣＬＫに切り換わる。読み
出しり０ツクＲ−ＣＬＫは、書き込みクロックＷ−ＣＬ
Ｋの倍の周波数を持ち、例えば１にワードのメモリを使
う時、書き込みクロックＷ−ＣＬＫは約１６ＭＨ２だっ
たが、読み出しクロックＲ−ＣＬＫは約３２ＭＨ２にな
る。切換器４６を通して読み出された信号は、Ｄ／Ａコ
ンバータ装置（Ｄ／Ａ）４７に入力しアナログ信号に変
換され、低周波数帯域通過フィルタＬＰＦ４３を通って
出力端子４８へ出力する。
以上のようにして、水平走査期間メモリ４１ａは書き込
むときの倍の周波数で読み出すため、保持しである信号
の最終ワードまで出力した後に再び１番目のワードに戻
って信号を出力する。よって、１水平走査期間内に２度
信号を出力し、映像信号は第９図（ｂ）のような倍速の
信号となる。
むときの倍の周波数で読み出すため、保持しである信号
の最終ワードまで出力した後に再び１番目のワードに戻
って信号を出力する。よって、１水平走査期間内に２度
信号を出力し、映像信号は第９図（ｂ）のような倍速の
信号となる。
ところで、フルライン表示液晶モジュールで倍速線順次
走査を行う場合、従来は映像信号を倍速に変換するため
に例えば第８図に示すように低周波数帯域通過フィルタ
、Ａ／Ｄコンバータ、水平走査期間メモリ、Ｄ／Ａコン
バータ等からなるディジタル方式の回路を使わなければ
ならなく、そのため回路規模が増え、コストも上がって
しまった。特に、３板式液晶プロジェクターの場合では
、液晶モジュールを３枚使用するので上記ディジタル方
式の回路が３回路必要となり、回路規模、コストともに
大幅に増えてしまう。
走査を行う場合、従来は映像信号を倍速に変換するため
に例えば第８図に示すように低周波数帯域通過フィルタ
、Ａ／Ｄコンバータ、水平走査期間メモリ、Ｄ／Ａコン
バータ等からなるディジタル方式の回路を使わなければ
ならなく、そのため回路規模が増え、コストも上がって
しまった。特に、３板式液晶プロジェクターの場合では
、液晶モジュールを３枚使用するので上記ディジタル方
式の回路が３回路必要となり、回路規模、コストともに
大幅に増えてしまう。
また、倍速の信号は標準信号の倍の周波数特性を持つの
で、Ｘドライバーの周波数特性も倍速信号に対応して倍
の周波数特性を持たなければならず、Ｘドライバーに入
力零るクロックも横方向の画素数が７５０画素の場合、
１水平有効走査期間が５０μｓｅｃとすると３０ＭＨｚ
と高くなってしまう。このようなＸドライバーは、中耐
圧のＣＭＯ８集積回路では実現がたいへん難しく、−船
釣ではなかった。
で、Ｘドライバーの周波数特性も倍速信号に対応して倍
の周波数特性を持たなければならず、Ｘドライバーに入
力零るクロックも横方向の画素数が７５０画素の場合、
１水平有効走査期間が５０μｓｅｃとすると３０ＭＨｚ
と高くなってしまう。このようなＸドライバーは、中耐
圧のＣＭＯ８集積回路では実現がたいへん難しく、−船
釣ではなかった。
（発明が解決しようとする課題）
上記の如く、従来の倍速線順次走査を行う駆動回路では
、回路規模、コストとも大きくなり、かつＸドライバー
についてもコスト的に有利な中耐圧のＣＭＯ８集積回路
を用いて実現することができなかった。
、回路規模、コストとも大きくなり、かつＸドライバー
についてもコスト的に有利な中耐圧のＣＭＯ８集積回路
を用いて実現することができなかった。
本発明は、縦方向の画素数がフルライン表示液晶モジュ
ールの縦方向の画素数の約半分程度の画素数しか持たな
い液晶モジュールに使う中耐圧ＣＭＯ５集積回路のＸド
ライバーをそのまま使用でき、回路規模を増やすことな
く、フルライン表示液晶モジュールに映像表示覆ること
ができる液晶表示装置の駆動回路を提供することを目的
にする。
ールの縦方向の画素数の約半分程度の画素数しか持たな
い液晶モジュールに使う中耐圧ＣＭＯ５集積回路のＸド
ライバーをそのまま使用でき、回路規模を増やすことな
く、フルライン表示液晶モジュールに映像表示覆ること
ができる液晶表示装置の駆動回路を提供することを目的
にする。
［発明の構成］
（１１題を解決するための手段）
本発明の液晶表示装置の駆動回路では、Ｘドライバーは
複数のデータ線にて画素信号を液晶画素に供給する一方
、Ｙドライバーが隣合う２本のゲート線に同時にオン信
号を出力するようにし、かつ奇数フィールドと偶数フィ
ールドとでオンするゲート線を１グ〜ト線だけずらすよ
うに駆動することを特徴とするものである。
複数のデータ線にて画素信号を液晶画素に供給する一方
、Ｙドライバーが隣合う２本のゲート線に同時にオン信
号を出力するようにし、かつ奇数フィールドと偶数フィ
ールドとでオンするゲート線を１グ〜ト線だけずらすよ
うに駆動することを特徴とするものである。
（作用）
従来例の倍速線順次走査では１水平走査期間で、２本の
ゲート線が制御する画素に、信号を古き込む作業を倍速
で交互に２回行っていたのを、２本のゲート線を同時に
オンすることで、２本のゲート線の制御する画素に同時
に信号を入力することができ１作業で信号を書き込める
画素数が倍になるので、信号を倍速にすることなく１フ
イールドでフルラインの全画素に信号を書き込める。
ゲート線が制御する画素に、信号を古き込む作業を倍速
で交互に２回行っていたのを、２本のゲート線を同時に
オンすることで、２本のゲート線の制御する画素に同時
に信号を入力することができ１作業で信号を書き込める
画素数が倍になるので、信号を倍速にすることなく１フ
イールドでフルラインの全画素に信号を書き込める。
信号を倍速にしないので大規模で８価なディジタル方式
の倍速変換回路などを用いなくともフルライン表示がで
きる。
の倍速変換回路などを用いなくともフルライン表示がで
きる。
更に、奇数フィールドと偶数フィールドでオンするゲー
ト線を１ゲート線ずらすことで、奇数フィールドと偶数
フィールドとで同じゲート線をオンする場合よりも垂直
解像度を上げることができる。
ト線を１ゲート線ずらすことで、奇数フィールドと偶数
フィールドとで同じゲート線をオンする場合よりも垂直
解像度を上げることができる。
（実施例）
図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の液晶表示装置の駆動回路を
示すブロック図である。第５図の従来例と同じ部分は同
じ番号をつけである。従来例と違う点は、倍速変換回路
がないことと、Ｙドライバー１５Ａが隣合う２本のゲー
ト線に同時にオン信号を出力する機能を有し、かつ奇数
フィールドと偶数フィールドでオンするゲート線を１ゲ
ート線だけずらす機能を有する点である。
示すブロック図である。第５図の従来例と同じ部分は同
じ番号をつけである。従来例と違う点は、倍速変換回路
がないことと、Ｙドライバー１５Ａが隣合う２本のゲー
ト線に同時にオン信号を出力する機能を有し、かつ奇数
フィールドと偶数フィールドでオンするゲート線を１ゲ
ート線だけずらす機能を有する点である。
第２図にＸドライバーに入力する映像信号３＋ｎと、Ｘ
ドライバーの画素出力を制御する出力指示信号ＯＥ及び
Ｙドライバーのゲート線へのゲート出力のタイミングを
小す。
ドライバーの画素出力を制御する出力指示信号ＯＥ及び
Ｙドライバーのゲート線へのゲート出力のタイミングを
小す。
入力端子１１に第２図（ａ＞に示すような映像信号が入
力すると極性反転回路１３ではフィールド期間周期（或
はフレーム期間周期又は水平走査期間周期など）で極性
を反転した信号となった後、Ｘドライバー１４に入力す
る。Ｘドライバー１４は、入力（る信号をサンプリング
・ホールドし、該サンプリング信号を出力指示信号ＯＥ
の期間に液晶表示部１７の各画素のデータ線２８に供給
する。Ｙドライバー１５Ａは従来例では１ゲート線ずつ
順次オンしていたが、本発明では第２図のようにゲート
線Ｙ１、Ｙ２を同時にオンしている。
力すると極性反転回路１３ではフィールド期間周期（或
はフレーム期間周期又は水平走査期間周期など）で極性
を反転した信号となった後、Ｘドライバー１４に入力す
る。Ｘドライバー１４は、入力（る信号をサンプリング
・ホールドし、該サンプリング信号を出力指示信号ＯＥ
の期間に液晶表示部１７の各画素のデータ線２８に供給
する。Ｙドライバー１５Ａは従来例では１ゲート線ずつ
順次オンしていたが、本発明では第２図のようにゲート
線Ｙ１、Ｙ２を同時にオンしている。
第２図の信号Ｙ１、Ｙ２は、Ｙドライバーに接続するゲ
ート線Ｙ１、Ｙ２の信号とする。ゲート線Ｙ１、Ｙ２は
ＯＥと同時にオンして、１水平走査期間オン状態となり
、次のＯＥでオフする。次にＹｌ、Ｙ２がオフするのと
代わって、Ｙ３、Ｙ４が１水平走査期間オンとなる。こ
の動作を順次行って、１フイールドで全画素に信号を書
き込む。
ート線Ｙ１、Ｙ２の信号とする。ゲート線Ｙ１、Ｙ２は
ＯＥと同時にオンして、１水平走査期間オン状態となり
、次のＯＥでオフする。次にＹｌ、Ｙ２がオフするのと
代わって、Ｙ３、Ｙ４が１水平走査期間オンとなる。こ
の動作を順次行って、１フイールドで全画素に信号を書
き込む。
第３図には、第１図の液晶モジュールの構成を示す。従
来例の第７図と同じ部分は番号が同じにしである。なお
、画素配列は第７図と同様に格子画素配列の場合を示し
ている。
来例の第７図と同じ部分は番号が同じにしである。なお
、画素配列は第７図と同様に格子画素配列の場合を示し
ている。
従来例と同じように、入力する映像信号Ｓｉｎはレベル
コンバータ２２のオンパルスのタイミングでサンプリン
グされサンプルホールド回路２３にホールドされる。レ
ベルコンバータ２２のオンパルスは、従来例と同じよう
にシフトレジスタ２１のオンパルスを増幅したもので、
このオンパルスはクロックＣＬＫのタイミングで出力さ
れている。
コンバータ２２のオンパルスのタイミングでサンプリン
グされサンプルホールド回路２３にホールドされる。レ
ベルコンバータ２２のオンパルスは、従来例と同じよう
にシフトレジスタ２１のオンパルスを増幅したもので、
このオンパルスはクロックＣＬＫのタイミングで出力さ
れている。
クロックＣＬＫは、従来例では倍速線順次走査なので横
方向の画素数が７５０画素で１水平有効走査期間が５０
μｓｅｃの場合３０ＭＨｚだったが、本発明では１水平
走査期間で横方向の画素数だけシフトレジスタ２１から
オンパルスが出力されればいいので、従来例の半分の１
５ＭＨ７のクロックＣＬＫで良い。サンプルホールド回
路２３にホールドされた信号は、従来例と同じようにバ
ッファドライバー２４に供給され、出力指示信号○Ｅの
オン信号で出力される。ＯＥは第２図のように、映像信
号（ａ）のブランキング期間にオン（ここでオンとはハ
イレベル状態をいう）となる。
方向の画素数が７５０画素で１水平有効走査期間が５０
μｓｅｃの場合３０ＭＨｚだったが、本発明では１水平
走査期間で横方向の画素数だけシフトレジスタ２１から
オンパルスが出力されればいいので、従来例の半分の１
５ＭＨ７のクロックＣＬＫで良い。サンプルホールド回
路２３にホールドされた信号は、従来例と同じようにバ
ッファドライバー２４に供給され、出力指示信号○Ｅの
オン信号で出力される。ＯＥは第２図のように、映像信
号（ａ）のブランキング期間にオン（ここでオンとはハ
イレベル状態をいう）となる。
上記のように、１水平走査期間で２ゲート線を同時にオ
ンする方法で画素への信号書き込みを繰り返すと表示画
は、液晶モジュールが縦方向に４８０画素を持つ場合は
、約２４０本の垂直解像度となってしまう。よって本発
明では、解像度を上げるために第４図に示すように、奇
数フィールドと偶数フィールドでゲート線を１ゲート線
ずらしてオンする。これは奇数フィールドではゲート線
Ｙ１、Ｙ２を同時にオンし、次にゲート線Ｙ３、Ｙ４を
同時にオンするのに対し、偶数フィールドではゲート線
Ｙ２、Ｙ３を同時にオンし、次にゲート線Ｙ４、Ｙ５を
同時にオンするようにＹドライバー１５Ａを設定覆れば
良い。曲記のように奇数フィールドと偶数フィールドで
オンするゲート線をずらすことで、ＣＲＴのインターレ
ース走査表示に近くなり、垂直解像度は約３３０本と向
上する。
ンする方法で画素への信号書き込みを繰り返すと表示画
は、液晶モジュールが縦方向に４８０画素を持つ場合は
、約２４０本の垂直解像度となってしまう。よって本発
明では、解像度を上げるために第４図に示すように、奇
数フィールドと偶数フィールドでゲート線を１ゲート線
ずらしてオンする。これは奇数フィールドではゲート線
Ｙ１、Ｙ２を同時にオンし、次にゲート線Ｙ３、Ｙ４を
同時にオンするのに対し、偶数フィールドではゲート線
Ｙ２、Ｙ３を同時にオンし、次にゲート線Ｙ４、Ｙ５を
同時にオンするようにＹドライバー１５Ａを設定覆れば
良い。曲記のように奇数フィールドと偶数フィールドで
オンするゲート線をずらすことで、ＣＲＴのインターレ
ース走査表示に近くなり、垂直解像度は約３３０本と向
上する。
尚、上記実施例では、液晶モジュールはモノクロームと
して説明したが、本発明は例えばカラーフィルタがスト
ライブ状に配置された格子画素配列のカラーフルライン
表示液晶モジュールに対しても応用することが可能であ
る。
して説明したが、本発明は例えばカラーフィルタがスト
ライブ状に配置された格子画素配列のカラーフルライン
表示液晶モジュールに対しても応用することが可能であ
る。
［発明の効果］
本発明によれば、例えば３板式液晶プロジェクターに使
用するフルライン表示液晶モジュールはモノクロームで
あり、格子画素配列でも十分な解像度を得ることができ
るため、本発明によって大規模でハ価なディジタル方式
の倍速変換回路などが要らず、低コストな中耐圧ＣＭＯ
８集積回路Ｘドライバーを使ってフルライン表示ができ
、回路規模の縮小、システム全体の形状の小型化が図れ
、またコストも下げることができる。
用するフルライン表示液晶モジュールはモノクロームで
あり、格子画素配列でも十分な解像度を得ることができ
るため、本発明によって大規模でハ価なディジタル方式
の倍速変換回路などが要らず、低コストな中耐圧ＣＭＯ
８集積回路Ｘドライバーを使ってフルライン表示ができ
、回路規模の縮小、システム全体の形状の小型化が図れ
、またコストも下げることができる。
第１図は本発明の一実施例の液晶表示装置の駆動回路を
示すブロック図、第２図は第１図の動作を説明するタイ
ミング図、第３図は第１図の液晶モジュールの構成図、
第４図は本発明における走査方法を説明する説明図、第
５図は従来の液晶表示装置における倍速線順次走査方式
の駆動回路図、第６図は第５図の倍速線順次走査方式の
動作を説明するタイミング図、第７図は第５図の液晶モ
ジュールの構成図、第８図は第５図の倍速変換回路とし
て水平走査期間メモリを用いた場合の構成図、第９図は
第８図の動作を説明するタイミング図である。 １４・・・Ｘドライバー １５Ａ・・・Ｙドライバー１
６・・・液晶モジュール、１７・・・液晶表示部、２５
・・・薄膜トランジスタ（ＴＰＴ）、２６・・・付加容
量、２７・・・液晶、２８・・・データ線、Ｙｌ 、Ｙ
２・・・ゲート線、ＯＥ・・・出力指示信号。 第１ 図 第２図 第４図 第６図 第７図 第８図
示すブロック図、第２図は第１図の動作を説明するタイ
ミング図、第３図は第１図の液晶モジュールの構成図、
第４図は本発明における走査方法を説明する説明図、第
５図は従来の液晶表示装置における倍速線順次走査方式
の駆動回路図、第６図は第５図の倍速線順次走査方式の
動作を説明するタイミング図、第７図は第５図の液晶モ
ジュールの構成図、第８図は第５図の倍速変換回路とし
て水平走査期間メモリを用いた場合の構成図、第９図は
第８図の動作を説明するタイミング図である。 １４・・・Ｘドライバー １５Ａ・・・Ｙドライバー１
６・・・液晶モジュール、１７・・・液晶表示部、２５
・・・薄膜トランジスタ（ＴＰＴ）、２６・・・付加容
量、２７・・・液晶、２８・・・データ線、Ｙｌ 、Ｙ
２・・・ゲート線、ＯＥ・・・出力指示信号。 第１ 図 第２図 第４図 第６図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 複数のデータ供給線と複数のゲート線の各交点に対応し
て格子状に配置された画素電極を有する液晶表示部と、 前記複数のデータ供給線に画素信号を供給するデータ線
駆動装置と、 前記ゲート線にゲート信号を出力するものであって、あ
るフィールドでは２ｎ−１本目と２ｎ本目（ｎ＝１、２
、３・・・）のゲート線を１水平走査期間に同時にオン
し、次のフィールドでは２ｎ本目と２ｎ＋１本目のゲー
ト線を１水平走査期間に同時にオンするゲート線駆動装
置と を具備したことを特徴とする液晶表示装置の駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188490A JPH03280676A (ja) | 1990-03-28 | 1990-03-28 | 液晶表示装置の駆動回路 |
| EP19910302475 EP0449508B1 (en) | 1990-03-28 | 1991-03-21 | Drive circuit for a liquid crystal display |
| DE1991611653 DE69111653T2 (de) | 1990-03-28 | 1991-03-21 | Steuereinrichtung für eine Flüssigkristallanzeige. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188490A JPH03280676A (ja) | 1990-03-28 | 1990-03-28 | 液晶表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280676A true JPH03280676A (ja) | 1991-12-11 |
Family
ID=13758881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8188490A Pending JPH03280676A (ja) | 1990-03-28 | 1990-03-28 | 液晶表示装置の駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0449508B1 (ja) |
| JP (1) | JPH03280676A (ja) |
| DE (1) | DE69111653T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230833A (ja) * | 1996-02-23 | 1997-09-05 | Olympus Optical Co Ltd | 映像表示装置 |
| CN103474037A (zh) * | 2012-06-06 | 2013-12-25 | 佳能株式会社 | 有源矩阵面板、检测装置和检测系统 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
| TW511046B (en) * | 2000-04-19 | 2002-11-21 | Koninkl Philips Electronics Nv | Matrix display device and method of displaying successive frames |
| JP2002123228A (ja) | 2000-10-17 | 2002-04-26 | Seiko Epson Corp | 電気光学パネル、その駆動方法および電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3583185D1 (de) * | 1984-07-06 | 1991-07-18 | Sharp Kk | Steuereinrichtung fuer ein fluessigkristallfarbanzeigegeraet. |
| JPS6180226A (ja) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | アクテイブ・マトリツクス駆動装置 |
| JPH07113819B2 (ja) * | 1984-11-06 | 1995-12-06 | キヤノン株式会社 | 表示装置及びその駆動法 |
-
1990
- 1990-03-28 JP JP8188490A patent/JPH03280676A/ja active Pending
-
1991
- 1991-03-21 DE DE1991611653 patent/DE69111653T2/de not_active Expired - Fee Related
- 1991-03-21 EP EP19910302475 patent/EP0449508B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230833A (ja) * | 1996-02-23 | 1997-09-05 | Olympus Optical Co Ltd | 映像表示装置 |
| CN103474037A (zh) * | 2012-06-06 | 2013-12-25 | 佳能株式会社 | 有源矩阵面板、检测装置和检测系统 |
| US9024676B2 (en) | 2012-06-06 | 2015-05-05 | Canon Kabushiki Kaisha | Active matrix panel, detection apparatus and detection system |
| CN103474037B (zh) * | 2012-06-06 | 2015-11-25 | 佳能株式会社 | 有源矩阵面板、检测装置和检测系统 |
| US9401704B2 (en) | 2012-06-06 | 2016-07-26 | Canon Kabushiki Kaisha | Active matrix panel, detection apparatus and detection system |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449508B1 (en) | 1995-08-02 |
| EP0449508A3 (en) | 1992-03-18 |
| DE69111653T2 (de) | 1996-01-25 |
| DE69111653D1 (de) | 1995-09-07 |
| EP0449508A2 (en) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US5579027A (en) | Method of driving image display apparatus | |
| JP3516461B2 (ja) | 多標準方式対応マトリックス型画像表示装置およびその制御方法 | |
| KR950013444B1 (ko) | 액정 표시장치 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JPH11259053A (ja) | 液晶表示装置 | |
| KR20000023433A (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JP3230408B2 (ja) | 表示装置 | |
| JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPH0561444A (ja) | 液晶表示装置 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPH01174185A (ja) | 液晶表示装置 | |
| JPH11133934A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JP3658630B2 (ja) | 液晶表示装置及び液晶駆動方法 |