JPH07168542A

JPH07168542A - 液晶表示装置

Info

Publication number: JPH07168542A
Application number: JP21423294A
Authority: JP
Inventors: Ken Yoshino; 研吉野; Makoto Takeuchi; 誠竹内
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1993-10-20
Filing date: 1994-08-15
Publication date: 1995-07-04

Abstract

(57)【要約】【目的】画素がデルタ配列された液晶表示パネルをフ
ルライン駆動する際に、良好な水平解像度が得られるよ
うにする。【構成】アンテナ２５、チューナ２６を介して映像受
信回路２７で受信されたカラー映像信号は、クロマ回路
３０で各色映像信号に分離され、マルチプレクサ３１、
３２で選択的にＡ／Ｄ変換器ａ３３、Ａ／Ｄ変換器ｂ３
４に入力されて、ペアライン駆動する各水平走査線の画
素位置に応じたタイミングでサンプリングされる。Ａ／
Ｄ変換器３３、３４のそれぞれの出力は、ラインメモリ
ａ３５、ラインメモリｂ３６にそれぞれ記憶される。ラ
インメモリ３５、３６の出力は、マルチプレクサ３７で
走査タイミングに合わせて切り換えながら信号側駆動回
路２３に出力して、液晶表示パネル２２を駆動するよう
に構成される。これにより、水平解像度の劣化が防止さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デルタ配列された液晶
パネルの画素をフルライン駆動して画像表示する液晶表
示装置に関するものである。

【０００２】

【従来の技術】従来の液晶表示装置、例えば、ＴＦＴ
（thin film transistor）方式の液晶表示パネル１は、
一般に、図１０に示すように、一対のガラス基板２ａ、
２ｂの間に液晶３が封入されて、一方のガラス基板２ａ
の外面に偏光板４が取り付けられている。

【０００３】また、ガラス基板２ａの内面には、Ｒ（Ｒ
ｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のカラーフ
ィルタ５が貼り付けられており、このカラーフィルタ５
の内面に共通電極６が形成されている。

【０００４】他方のガラス基板２ｂの内面には、複数の
走査線Ｙ１、Ｙ２、Ｙ３、……、Ｙｍ（図１０では、簡
単のため、Ｙ１〜Ｙ３のみ表示する。）と、複数の信号
線Ｘ１、Ｘ２、Ｘ３、……、Ｘｎ（図１０では、簡単の
ため、Ｘ１〜Ｘ３のみ表示する。）とがマトリクス状に
形成され、これら複数の走査線と信号線との各交点にＴ
ＦＴで形成されたスイッチング素子ＴＲｍｎと画素電極
ＴＣｍｎとが形成されている。

【０００５】水平走査時には、所定の走査線に走査信号
を印加することにより、当該走査線上のスイッチング素
子ＴＲｍｎを選択状態にして、信号線から印加される表
示信号を各画素毎の液晶容量に書き込むことにより液晶
を駆動させている。

【０００６】そして、他方のガラス基板２ｂの外面に
は、偏光板７が取り付けられており、この偏光板７の外
方から図示しないバックライトの白色光が照射される
と、液晶を駆動させて配向制御を行なった各画素毎に光
の透過状態が変化し、それぞれの画素の透過光が上記カ
ラーフィルタ５を透過して所定の色に着色され、ガラス
基板２ａから外方へ出射して、カラー画像を表示する。

【０００７】このように、図１０に示した液晶表示パネ
ル１は、図１１に模式的に示すように、複数の走査線Ｙ
１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍと、複数の信号線Ｘ
１、Ｘ２、Ｘ３、Ｘ４、……、Ｘｎとの各交点にスイッ
チング素子ＴＲｍｎを介してＲ、Ｇ、Ｂの画素Ｂ１１、
Ｒ１２、Ｇ１３、……を構成する画素電極ＴＣｍｎに接
続されている。

【０００８】そして、これらＲ、Ｇ、Ｂの各画素電極
は、Ｒ、Ｇ、Ｂの色混じりを良好にするため、上下に隣
接するラインの画素位置を１．５画素分ずらしてデルタ
（Δ）状に配列することが行なわれている。

【０００９】このような液晶表示パネル１は、走査線Ｙ
１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍに図示しない走査側
駆動回路が接続され、信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４、
……、Ｘｎに図示しない信号側駆動回路が接続されてい
る。

【００１０】走査側駆動回路は、各走査線Ｙ１、Ｙ２、
Ｙ３、Ｙ４、……、Ｙｍに走査駆動信号を順次供給して
各走査線を走査駆動し、所定の走査線を選択状態とす
る。信号側駆動回路は、入力される映像信号を所定周期
のシフトクロックに同期してラッチして、データ駆動信
号として信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４、……、Ｘｎに
供給することにより、そのとき選択走査されている走査
線と信号線との交点にある画素を表示駆動する。

【００１１】そこで、入力される映像信号に対して忠実
にインターレース駆動を行なうと、図１２に示すよう
に、１走査線おきに走査駆動信号を出力して走査するこ
ととなり、また、液晶は交流駆動させることが原則であ
るので、共通電極６に印加するコモン電圧Ｖcom とビデ
オ信号に対しても、図１２に示すような関係となる。

【００１２】すなわち、１つの走査駆動信号の画素に注
目すると、１フィールドおきにコモン電圧Ｖcom とビデ
オ信号の極性が反転する関係で駆動されることとなり、
この正・負の反転駆動を１回ずつ行って１周期としてと
らえると、１周期に４フィールド行うことから、テレビ
映像信号の場合は、１フィールドが１５Ｈｚとなる。

【００１３】このように液晶表示パネル１を１フィール
ド、１５Ｈｚで表示駆動すると、フリッカが発生し、液
晶表示パネル１の表示品質が劣化する。そこで、従来か
ら、図１３に示すように、走査線Ｙ１、Ｙ２、Ｙ３、Ｙ
４、……、Ｙｍのうち走査駆動信号を２本ずつ同時に印
加して順次走査し、同時に走査駆動する走査線Ｙ１、Ｙ
２、Ｙ３、Ｙ４、……、Ｙｍの組合せを奇数フィールド
と偶数フィールドで異ならせる、いわゆるペアライン駆
動を行っている。

【００１４】このようなペアライン駆動を行うと、例え
ば、信号線Ｘ１、Ｘ２、Ｘ３、Ｘ４、……、Ｘｎと走査
線Ｙ１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍとの各交点の画
素データが、図１４の数値で示すような階調データであ
る場合、奇数フィールドにおいては、図１５に線で結ん
だ走査線Ｙ１と走査線Ｙ２、走査線Ｙ３と走査線Ｙ４、
……を同時に走査駆動する。また、偶数フィールドにお
いては、図１６に線で結んだ走査線Ｙ２と走査線Ｙ３、
走査線Ｙ４と走査線Ｙ５、……を同時に走査駆動する
と、図１７に示すように、もとの画素データと同様の画
素データが各画素に再現され、適切な表示を１走査線Ｙ
１、Ｙ２、Ｙ３、Ｙ４、……、Ｙｍ毎にインターレース
する場合の倍の周期、すなわち、３０Ｈｚで表示駆動す
ることができ、フリッカーの発生を適切に防止すること
ができる。

【００１５】なお、表示結果が元の輝度データと同じ輝
度になるように、予めコモン電極に印加するコモン電圧
Ｖcom 、あるいは輝度データを半分の値にしてあるの
で、図１５から図１７においては、１／２という表示で
示している。また、従来のカラー液晶ＴＶの画素配列に
は、図１９に示すように、各画素が水平方向と垂直方向
とに整列配置されたストライプ配列、あるいは、図２
０に示すように、水平走査線の奇数行に対して偶数行の
画素が１．５画素分ずらして配置されたデルタ（Δ）
配列などが主に採用されている。

【００１６】そして、上記のストライプ配列は、表示
画像中にストライプ構造が目立つという理由から、最近
ではのデルタ配列を用いたカラー液晶表示パネルが多
くなっている。

【００１７】また、現在、日本国内のＴＶ（Televisio
n) の放送規格であるＮＴＳＣ（National TV System Co
mmittee) 方式では、奇偶２フィールドで１画面（１フ
レーム）が構成され、１フレームの走査線数は５２５本
である。一方、液晶表示パネルの水平走査線数は、２２
０〜２４０本であって、ＮＴＳＣ方式の有効走査線数の
約半分にあたるため、小型の液晶パネルでは、１フィー
ルドのテレビ信号のみで１フレームを構成するハーフラ
イン駆動が行われている。

【００１８】ところが、大画面化された液晶表示パネル
や投影型液晶表示パネルでは、ハーフライン駆動を行う
と画質の劣化が目立つため、インターレス信号（例え
ば、ＮＴＳＣ信号）をフルライン駆動（水平走査線数が
４４０〜４８０本）させる必要があるが、その場合、何
らかの走査線補間を行う必要があった。

【００１９】そこで、液晶表示パネルをフルライン駆動
する際の走査線補間を行う方法としては、例えば、２本
ずつの走査線に同じ映像信号を与えて、各フィールド毎
にその組合せを変えるペアライン駆動法がある。このペ
アライン駆動法は、メモリ等を利用せずに垂直解像度を
向上させることができる。

【００２０】

【発明が解決しようとする課題】すなわち、従来の液晶
表示装置の液晶表示パネル１は、図１１に示したよう
に、同じ信号ラインＸ１、Ｘ２、Ｘ３、Ｘ４、……、Ｘ
ｎに接続されるＲ、Ｇ、Ｂの各画素が１．５画素ずつず
れた位置に配列されており、この液晶表示パネル１を使
用してペアライン駆動すると、これらの１．５画素ずつ
ずれた位置に配列されたＲ、Ｇ、Ｂの各画素が１．５画
素ずれた位置で同時に同じ映像信号で駆動されることに
なる。

【００２１】例えば、図１８に一点鎖線で示す位置から
左側が黒のデータ、右側が白のデータが入力されると
き、走査ラインＹ１と走査ラインＹ２、走査ラインＹ３
と走査ラインＹ４、……がペアで駆動される偶数フィー
ルドのときは、信号ラインＸ３でラッチされたデータが
画素Ｇ１３と画素Ｇ２３で同時に表示され、また、画素
Ｇ３３と画素Ｇ４３で同時に表示される。また、走査ラ
インＹ２と走査ラインＹ３、走査ラインＹ４と走査ライ
ンＹ５、……がペアで駆動される奇数フィールドのとき
は、信号ラインＸ３でラッチされたデータが画素Ｇ２３
と画素Ｇ３３で同時に表示され、また、画素Ｇ４３と図
示しない画素Ｇ５３で同時に表示されることになる。

【００２２】したがって、奇数フィールド時と偶数フィ
ールド時とで、画素Ｇ１３、画素Ｇ２３、画素Ｇ３３、
画素Ｇ４３、画素Ｇ５３、……が黒領域と白領域の双方
にまたがって表示されるため、信号ライン方向の線や絵
のエッジがギザギザになったり、色ずれを起こすという
問題があった。

【００２３】また、図１９に示すように、液晶表示パネ
ルの画素配列にのストライプ配列を用いてペアライン
駆動する場合は問題ないが、画素配列が図２０に示すよ
うに、のデルタ配列の場合にペアライン駆動すると、
水平解像度が低下するという問題がある。

【００２４】図２１は、従来のペアライン駆動を行う場
合の駆動波形を示す図である。例えば、図２１（ａ）に
示すように、従来のペアライン駆動は、奇数フィールド
で水平走査線Ｘ３とＸ４、Ｘ５とＸ６、Ｘ７とＸ８に同
じ表示信号を同一タイミングで加えて駆動している。

【００２５】また、図２１（ｂ）の偶数フィールドでは
水平走査線Ｘ４とＸ５、Ｘ６とＸ７に同じ表示信号を同
一タイミングで加えて駆動している。すなわち、これを
図２０で見ると、デルタ配列の液晶表示パネルの水平走
査線Ｘ１、Ｘ２をペアライン駆動する場合は、例えば、
同じサンプリングタイミングｔ4 でサンプリングした表
示信号を使ってＸ２の画素（Ｒ＊）とＸ１の画素（Ｒ）
を駆動するが、両画素はデルタ配列により水平方向に
１．５画素分ずれているため、同じ表示信号で駆動させ
ると、奇数行と偶数行とで絵がずれてしまい、水平解像
度が低下したり、色ずれを起こしたように見えるという
問題があった。

【００２６】そこで、本発明は、上記課題に鑑みてなさ
れたものであって、画素がデルタ配列された液晶表示パ
ネルをフルライン駆動する際に、ギザギザや色ずれの無
い、良好な水平解像度が得られる、高画質の液晶表示装
置を提供することを目的としている。

【００２７】

【課題を解決するための手段】請求項１記載の液晶表示
装置は、複数の信号電極と複数の走査電極とで構成され
る画素がデルタ状に配列された液晶表示パネルの隣接す
る複数の走査電極を同一の映像信号を用いて駆動する液
晶表示装置であって、同一の映像信号から各走査電極毎
の画素位置に相当する表示信号を取り出す信号取出手段
と、該信号取出手段で取り出された表示信号を選択的に
出力して前記液晶表示パネルを駆動する駆動手段と、を
備えたことにより上記目的を達成する。

【００２８】請求項２記載の液晶表示装置は、前記信号
取出手段が、入力される映像信号を各走査電極毎の画素
位置に合わせてサンプリングを行うＡ／Ｄ変換回路と、
画素位置の異なる走査電極毎にサンプリングを行ったサ
ンプリングデータをそれぞれ保持する複数のメモリと、
各メモリからデータを読み出すデータ読出回路と、で構
成され、前記駆動手段が、各メモリから読み出されたデ
ータを走査タイミングに合わせて切り換えるデータ切換
回路と、で構成されたことにより上記目的を達成する。

【００２９】また、請求項３記載の液晶表示装置は、前
記データ読出回路が、メモリへのデータ書き込み速度の
整数倍の速度で読み出すようにしてもよい。さらに、請
求項４記載の液晶表示装置は、複数の走査線と複数の信
号線とが格子状に配され、該走査線と信号線の各交点に
液晶を介して共通電極と対向配置されて液晶容量を構成
する画素電極と、該画素電極に前記信号線から供給され
る表示信号の書き込みタイミングを制御するスイッチン
グ素子とが配置されて画素を構成し、該画素がデルタ状
に配列されるとともに、同一の映像信号を用いて隣接す
る複数の走査線に接続された画素を駆動する液晶表示装
置であって、前記同一の映像信号をデジタルデータに変
換するＡ／Ｄ変換回路と、デジタルデータに変換された
映像信号を少なくとも１ライン分記憶する映像信号記憶
回路と、該映像信号記憶回路への映像信号の書き込み速
度の整数倍の速度で映像信号を読み出す映像信号読出回
路と、該読み出された映像信号をアナログデータに変換
するＤ／Ａ変換回路と、アナログデータに変換された映
像信号を同一の映像信号を用いて駆動する各走査線に接
続された画素の水平位置に応じてサンプリングするサン
プリングタイミング調整回路と、同一の映像信号を用い
て駆動する複数の走査線を前記映像信号読出回路におけ
る読み出し速度の倍数の逆数の走査時間で各走査線を走
査する走査側駆動回路と、を備え、同一の映像信号を用
いて駆動する複数の走査線の各画素位置に応じたサンプ
リングデータを前記整数分の１の走査時間で各走査線を
走査することにより、上記目的を達成する。

【００３０】

【作用】画素がデルタ状に配列された液晶表示装置で
は、インターレス信号を使ってフルライン駆動する際
に、２本ずつの走査線に同じ信号を与えて駆動するペア
ライン駆動を行うと、隣接する走査線の画素位置が一定
画素分ずれていることから、水平解像度が劣化する。

【００３１】そこで、本発明の液晶表示装置では、ペア
ライン駆動する画素位置がずれた２本の走査線の各画素
位置に応じた表示信号を作成し、その表示信号を使って
各走査線を走査するようにする。

【００３２】従って、本発明では、デルタ配列された画
素をフルライン駆動する際に、ペアライン駆動により走
査線補間を行っても、画素位置のずれが目立たなくな
り、水平解像度の向上した良好な画質が得られる。

【００３３】また、画素がデルタ状に配列されたアクテ
ィブマトリクス型の液晶表示装置では、ペアライン駆動
を行なうと、隣接する走査線の画素位置が一定画素分ず
れていることから、水平解像度が劣化する。

【００３４】そこで、本発明では、映像信号をＡ／Ｄ変
換してラインメモリに書き込み、倍速で読み出してＤ／
Ａ変換するとともに、同一の映像信号を用いて駆動する
各走査線に接続された画素の水平位置に応じてサンプリ
ングを行い、各走査線毎のサンプリングデータに基づい
て液晶を走査駆動する。

【００３５】従って、本発明では、ペアライン駆動する
複数の走査線の画素位置のずれに応じて倍速で読み出し
た液晶駆動信号を使って液晶を駆動するため、画素位置
のずれが目立たなくなり、水平解像度の向上した良好な
画質が得られる。

【００３６】

【実施例】以下、本発明を実施例に基づいて説明する。
図１〜図９は、本発明の液晶駆動方法の実施例を説明す
る図である。まず、構成を説明する。図１は、第１実施
例に係る液晶表示装置の液晶表示パネルとその周辺回路
の構成を示す図である。ここでは、カラー液晶表示パネ
ルとこれを駆動する周辺回路を例にあげて説明する。

【００３７】図１における液晶表示装置２１は、液晶表
示パネル２２と、その液晶パネル２２の液晶を制御する
マトリクス状に対向配置された信号電極を駆動する信号
側駆動回路２３と走査電極を駆動する走査側駆動回路２
４とを有する。

【００３８】液晶表示パネル２２の周辺回路としては、
アンテナ２５、チューナ２６、映像受信回路２７、同期
回路２８、コントローラ２９、クロマ回路３０、マルチ
プレクサａ３１、マルチプレクサｂ３２、Ａ／Ｄ変換器
ａ３３、Ａ／Ｄ変換器ｂ３４、ラインメモリａ３５、ラ
インメモリｂ３６、マルチプレクサ３７から構成されて
いる。

【００３９】アンテナ２５は、受信電波をチューナ２６
に供給し、チューナ２６は、コントローラ２９から入力
されるチューニング制御信号ＶＴに従って指定チャンネ
ルを選択し、アンテナ２５から供給される受信電波を中
間周波信号に変換して映像受信回路２７に出力する。

【００４０】映像受信回路２７は、中間周波増幅回路、
映像検波回路、映像増幅回路等により構成され、チュー
ナ２６から入力される中間周波信号を映像検波回路によ
り映像検波を行ってカラー映像信号を取り出し、このカ
ラー映像信号の中から音声信号を取り出して図示しない
音声回路に出力し、映像増幅回路によりカラー映像信号
を増幅してクロマ回路３０に出力する。

【００４１】同期回路２８は、映像受信回路２７からの
カラー映像信号の中から垂直同期信号φＶと水平同期信
号φＨとを取り出してコントローラ２９に出力する。ク
ロマ回路３０は、映像受信回路２７から入力されるカラ
ー映像信号からＲ、Ｇ、Ｂの各色映像信号を分離して、
マルチプレクサａ３１とマルチプレクサｂ３２にそれぞ
れ出力する。

【００４２】マルチプレクサａ３１、マルチプレクサｂ
３２は、コントローラ２９からのＳｅｌｅｃｔ信号によ
り色映像信号を選択的にＡ／Ｄ変換器ａ３３とＡ／Ｄ変
換器ｂ３４にそれぞれ出力する。

【００４３】Ａ／Ｄ変換器ａ３３、Ａ／Ｄ変換器ｂ３４
では、マルチプレクサ３１、３２から入力される色映像
信号を所定のビットでデジタル化した表示信号に変換す
る。色映像信号をデジタル化するに際して、コントロー
ラ２９は、Ａ／Ｄ変換器ａ３３とＡ／Ｄ変換器ｂ３４の
それぞれに、ペアライン駆動を行う各水平走査線の各画
素位置に応じたタイミングから成るサンプリングクロッ
クＣＫａ、ＣＫｂを出力する。

【００４４】図２は、Ａ／Ｄ変換器３３、３４に出力す
るサンプリングクロックのタイミングとそのクロックパ
ルス及びサンプリングデータを示すタイミングチャート
である。

【００４５】第１実施例における液晶表示パネルは、画
素がデルタ配列されていることから、奇数行に対して偶
数行が水平方向に１．５画素ずれている。このため、例
えば、奇偶２ラインずつを同じカラー映像信号を用いて
ペアライン駆動する場合は、図２（ｂ）〜（ｅ）に示す
ように、サンプリングクロックＣＫａ、ＣＫｂを使っ
て、奇数行のサンプリングデータ（ｔ1 、ｔ3 、ｔ5 ）
と、そのサンプリングタイミングを１．５画素分ずらし
た偶数行のサンプリングデータ（ｔ4 、ｔ6 、ｔ8 ）と
を使って液晶を駆動するようにする。これにより、奇数
行と偶数行の水平位置がずれていても、各画素位置に応
じた画像が表示されるので、水平解像度を向上させるこ
とができる。

【００４６】コントローラ２９は、液晶表示パネル２２
を表示制御する場合の全体のタイミングをコントロール
するものであり、上記した同期回路２８からの垂直及び
水平同期信号φＶ、φＨが供給され、これらの同期信号
φＶ、φＨに同期してＡ／Ｄ変換器ａ３３及びＡ／Ｄ変
換器ｂ３４にそれぞれ２系統のサンプリングクロックＣ
Ｋａ（ｔ1 、ｔ3 、ｔ5 ）とＣＫｂ（ｔ4 、ｔ6 、ｔ8
）を供給する。これらのサンプリングクロックＣＫ
ａ、ＣＫｂは、上記したように、水平走査線の奇数行と
偶数行の各画素位置でサンプリングする２系統のクロッ
ク信号からなり、ここでは、例えばペアライン駆動する
場合に、水平走査線の奇数行のサンプリングクロックＣ
Ｋａに対して、１．５画素分タイミングをずらした偶数
行のサンプリングクロックＣＫｂをコントローラ２９で
作成する。

【００４７】ラインメモリａ３５、ラインメモリｂ３６
は、Ａ／Ｄ変換器ａ３３及びＡ／Ｄ変換器ｂ３４から読
み出される図２（ｄ）及び（ｅ）に示すサンプリングデ
ータ（Dataａ、Dataｂ）をそれぞれ記憶するものであ
る。ラインメモリａ３５あるいはラインメモリｂ３６に
記憶される各データは、コントローラ２９からの読出制
御信号Ｒにより、倍速で読み出すことにより、倍速ノン
インターレス走査を行うことができる。

【００４８】マルチプレクサ３７は、ラインメモリａ３
５から倍速で読み出して入力端子Ａに入力されるデータ
と、ラインメモリｂ３６から倍速で読み出して入力端子
Ｂに入力されるデータとを適宜切り換えて、出力端子Ｙ
から信号側駆動回路２３に出力するものである。マルチ
プレクサ３７におけるデータの切り換えは、コントロー
ラ２９から出力されるＳｅｌｅｃｔ信号により、水平走
査線の走査タイミングに合わせて行われる。このＳｅｌ
ｅｃｔ信号は、インターレス信号に対応するように、１
フィールド毎に反転させるとともに、１／２Ｈ（水平走
査期間）毎に反転させる。

【００４９】次に、作用を説明する。まず、図１に示す
ように、アンテナ２５及びチューナ２６を介して映像受
信回路２７で受信したカラー映像信号は、同期回路２８
により垂直同期信号φＶと水平同期信号φＨとが取り出
されてコントローラ２８に入力される。

【００５０】一方、カラー映像信号は、クロマ回路３０
でＲ、Ｇ、Ｂの各色映像信号に分離され、マルチプレク
サａ３１とマルチプレクサｂ３２で選択された各ビデオ
信号ＶがＡ／Ｄ変換器ａ３３及びＡ／Ｄ変換器ｂ３４に
それぞれ入力される。

【００５１】Ａ／Ｄ変換器ａ３３及びＡ／Ｄ変換器ｂ３
４では、コントローラ２９が上記同期信号φＶ、φＨに
同期して出力するサンプリングクロックＣＫａ、ＣＫｂ
により、所定のタイミングでサンプリングを行って、ア
ナログデータをデジタルデータに変換する。

【００５２】そこで、液晶表示パネルを大画面化した
り、投影型の液晶表示装置とする場合は、インターレス
信号を従来のようにハーフライン駆動したのでは垂直解
像度の劣化が目立ってしまう。このため、インターレス
信号をフルライン駆動すれば垂直解像度を向上させるこ
とができるが、フルライン駆動するには何らかの走査線
補間を行う必要がある。そこで、ペアライン駆動で走査
線補間を行う場合、従来は同一タイミングでサンプリン
グした表示信号を使って奇偶２ラインを走査していたた
め、デルタ配列された液晶表示パネルの場合、奇数行と
偶数行の水平方向の画素のずれがそのまま絵のずれとな
って表れ、水平解像度が劣化していた。

【００５３】これに対して、第１実施例におけるデルタ
配置された画素をペアライン駆動する場合は、色映像信
号を走査線の奇数行と偶数行の画素位置のずれに応じた
タイミングでサンプリングを行った表示信号に基づいて
液晶を駆動することにより、水平解像度の劣化を防止し
ている。

【００５４】具体的には、図１に示すように、上記した
Ａ／Ｄ変換器ａ３３とＡ／Ｄ変換器ｂ３４とを使い、ペ
アライン駆動する２つの水平走査線の画素のずれ（ここ
では、図３、図４に示すように、奇数行と偶数行とが
１．５画素ずれている）に応じたタイミングでサンプリ
ングを行うことにより、各画素位置に対応した表示信号
が得られる。

【００５５】図３は、第１実施例の液晶表示パネルの画
素配列と奇数フィールドで表示されるデータを示す図で
あり、図４は、第１実施例の液晶表示パネルの画素配列
と偶数フィールドで表示されるデータを示す図である。
ここでは、奇数と偶数の各フィールド毎にペアライン駆
動する走査線の組合せを変えて駆動している。

【００５６】そこで、図３に示す奇数フィールドにおけ
るペアライン駆動は、水平走査線のＸ３とＸ４、及びＸ
５とＸ６とを同じビデオ信号Ｖを使って駆動するが、デ
ルタ配列により奇数行と偶数行の画素位置のずれに応じ
たタイミングでサンプリングを行った表示信号を使って
駆動するので、水平走査線の奇数行と偶数行とで絵のず
れが生じるのを防止することができる。

【００５７】より詳しくは、図３に示すように、水平走
査線Ｘ３では上記サンプリングクロックＣＫａでサンプ
リングすることにより、画素Ｒ３１が１列目、画素Ｂ３
３が３列目の表示信号で駆動され、Ｘ４の画素Ｒ４１が
２．５列目、画素Ｂ４３が４．５列目の表示信号で駆動
される。このように、各画素は、その画素位置に応じた
表示信号で駆動されるので、水平解像度が向上する。

【００５８】また、図３における水平走査線Ｘ５とＸ６
の場合も上記と同様に、水平走査線Ｘ５に対してＸ６の
サンプリングタイミングを１．５画素分ずらしてサンプ
リングした表示信号を使って液晶を駆動している。

【００５９】これに対して、従来の奇数フィールドにお
けるペアライン駆動では、水平走査線Ｘ３の画素Ｒ３１
とＸ４の画素Ｒ４１とが同じ１列目の表示信号で駆動さ
れるとともに、Ｘ３の画素Ｂ３３のＸ４の画素Ｂ４３と
が同じ３列目の表示信号で駆動されるので、奇数行（Ｘ
３、Ｘ５）と偶数行（Ｘ４、Ｘ６）とで絵がずれて水平
解像度が低下していた。

【００６０】また、図４に示す偶数フィールドにおける
ペアライン駆動も、図３の奇数フィールドの場合と略同
様であるが、ペアライン駆動する水平走査線の組合せが
変わってＸ４とＸ５とが同じビデオ信号Ｖで駆動され
る。すなわち、図４に示すように、水平走査線Ｘ４では
上記サンプリングクロックＣＫｂでサンプリングするこ
とにより、画素Ｒ４１が２．５列目、画素Ｂ４３が４．
５列目の表示信号で駆動され、サンプリングクロックＣ
Ｋａでサンプリングすることにより、Ｘ５の画素Ｒ５１
が１列目、画素Ｂ５３が３列目の表示信号で駆動され
る。このように、各画素は、その画素位置に応じた表示
信号で駆動されるので、水平解像度が向上する。

【００６１】これに対して、従来の偶数フィールドにお
けるペアライン駆動では、水平走査線Ｘ４の画素Ｒ４１
とＸ５の画素Ｒ５１とが同じ１列目の表示信号で駆動さ
れるとともに、Ｘ４の画素Ｂ４３のＸ５の画素Ｂ５３と
が同じ３列目の表示信号で駆動されるため、偶数行（Ｘ
４）と奇数行（Ｘ５）とで絵がずれて水平解像度が低下
していた。

【００６２】再び図１に戻り、上記したように、Ａ／Ｄ
変換器ａ３３とＡ／Ｄ変換器ｂ３４では、ペアライン駆
動する水平走査線の奇数行と偶数行の各画素位置に応じ
て映像信号をそれぞれのタイミングでサンプリングを行
われ、そのサンプリングデータがラインメモリａ３５と
ラインメモリｂ３６とに記憶される。そして、このライ
ンメモリ３５、３６に保持されたデータは、倍速で読み
出されてマルチプレクサ３７に出力される。

【００６３】マルチプレクサ３７では、液晶表示パネル
２２の走査タイミングに合わせてペアライン駆動する奇
数行と偶数行のラインデータを適宜切り換えながら出力
し、その出力データを出力端子Ｙから信号側駆動回路２
３に出力する。ここでは、Ｓｅｌｅｃｔ信号が“０”の
場合は、入力端子Ａからの入力データを選択して出力
し、“１”の場合は、入力端子Ｂからの入力データを選
択して出力する。

【００６４】そして、マルチプレクサ３７から表示信号
が入力される信号側駆動回路２３は、液晶表示パネル２
２の信号電極に対して走査タイミングに合わせてペアラ
イン駆動を行う。

【００６５】図５は、第１実施例の液晶表示パネルの駆
動波形を示す図であり、その（ａ）は奇数フィールドに
おける駆動波形図であり、（ｂ）は偶数フィールドにお
ける駆動波形図である。

【００６６】そして、図５に示されるように、第１実施
例では、各フィールド（奇数／偶数）毎にペアライン駆
動する水平走査線の組合せを変えるとともに、ペアライ
ン駆動する水平走査線の奇数行と偶数行とを、水平方向
の画素位置に応じたタイミングでサンプリングされた表
示信号に基づき、デルタ画素配列を考慮した倍速ノンイ
ンターレス走査により走査される。

【００６７】このように、第１実施例に係る液晶表示装
置は、入力されるビデオ信号をペアライン駆動する際
に、各画素位置に対応したタイミングでサンプリングを
行い、この表示信号を使って信号側駆動回路を駆動する
ものである。このため、液晶表示パネルの水平走査線の
奇数行と偶数行の各画素位置に応じた表示信号で駆動す
るので、デルタ配列により奇数行と偶数行の水平方向の
画素位置がずれていても、水平解像度が劣化するのを防
止することができる。

【００６８】次に、図６は、第２実施例に係る液晶表示
装置のブロック図である。図６における液晶表示装置４
１は、Ａ／Ｄ変換器４２、４３、４４、ラインメモリ４
５、４６、４７、Ｄ／Ａ変換器４８、４９、５０、正・
反転アンプ５１、５２、５３、信号側駆動部５４、液晶
表示パネル５５、走査側駆動部５６、サンプリングタイ
ミング調整回路５７、コントローラ５８等から構成され
ている。

【００６９】Ａ／Ｄ変換器４２、４３、４４は、入力さ
れるアナログ映像信号を図示しないクロマ回路でＲ、
Ｇ、Ｂに分離し、各Ｒ、Ｇ、Ｂのアナログデータをデジ
タルデータに変換するもので、コントローラ５８からの
Ａ／Ｄクロック制御信号で変換動作が制御される。

【００７０】ラインメモリ４５、４６、４７は、Ａ／Ｄ
変換器４２、４３、４４でデジタル化されたＲ、Ｇ、Ｂ
データをそれぞれ個別に格納するメモリであって、コン
トローラ５８からのメモリ制御信号によりデジタルデー
タの書き込み動作と読み出し動作が制御される。ここで
は、書き込まれたデータを整数倍、例えば、２倍の速度
で読み出すことにより、ペアライン駆動用のデータを取
り出すことができる。

【００７１】Ｄ／Ａ変換器４８、４９、５０は、ライン
メモリ４５、４６、４７からそれぞれ倍速で読み出され
たデジタルデータをアナログデータに変換するもので、
コントローラ５８からのＤ／Ａクロック制御信号で変換
動作が制御される。

【００７２】正・反転アンプ５１、５２、５３は、Ｒ、
Ｇ、Ｂのアナログデータ波形を所定フィールド毎に正転
と反転を交互に切り換えて交流駆動させ、液晶の劣化を
防止するもので、コントローラ５８からの正・反転切換
信号により切換動作が行われる。

【００７３】信号側駆動部５４は、正・反転アンプ５
１、５２、５３からそれぞれ出力されるＲ、Ｇ、Ｂ信号
に基づいて液晶表示パネル５５の信号線に対して表示信
号を供給するものである。ここでは、液晶表示パネル５
５上のＲ、Ｇ、Ｂ画素がそれぞれデルタ状に配列されて
おり、ペアライン駆動する隣接した２本の水平走査線の
位置ずれに応じたタイミングでサンプリングが行われ、
そのサンプリングデータを液晶駆動電圧として所定画素
の液晶容量に書き込まれる。

【００７４】液晶表示パネル５５は、スイッチング素子
としてのＴＦＴをスイッチングさせる複数の走査線と、
この走査線に対して直交方向に複数の信号線が設けら
れ、その各交点にはスイッチング動作を行うＴＦＴと、
このＴＦＴのスイッチング動作に応じて信号線から供給
される表示信号を書き込む画素電極とで構成される。こ
の画素電極は、液晶を介して対向配置された共通電極と
の間で、各画素毎に液晶容量を構成している。そして、
上下方向に隣接する各画素電極は、走査線方向に対して
それぞれ１．５画素ずつずらすことにより、Ｒ、Ｇ、
Ｂ、の画素をデルタ（Δ）配列している。

【００７５】走査側駆動部５６は、液晶表示パネル５５
の各信号線と接続されており、ペアライン駆動する場合
は、所定のタイミングで複数の走査線に走査信号を供給
して選択状態とし、信号線から表示信号を液晶容量に書
き込むものである。具体的には、本第２実施例では、ペ
アライン駆動する場合、ビデオ入力信号の１Ｈ（１水平
走査期間）の表示信号をＡ／Ｄ変換器４２〜４８でＡ／
Ｄ変換し、ラインメモリ４５〜４７に一旦格納した後、
２倍の速度で読み出してＤ／Ａ変換器４８〜５０でＤ／
Ａ変換した表示信号を使う。このため、１Ｈ期間中に同
じ表示信号を使って異なったタイミングで２度走査する
ものである。特に、本実施例の画素配置はデルタ配置さ
れていることから、隣接する走査線の画素間で水平方向
に１．５画素ずれており、この１．５画素分の位置ずれ
に応じてサンプリング開始タイミングを１回おきに１．
５画素分遅らせて映像信号をサンプリングし、この信号
をを１Ｈ期間中に２度に分けて走査して表示信号を書き
込むものである。

【００７６】サンプリングタイミング調整回路５７は、
ここでは同じ映像信号を用いて走査線を２本ずつ走査す
る、いわゆる、ペアライン駆動する際に画素がデルタ配
列されていることから、隣接する画素間で水平方向に
１．５画素ずれていることから、入力される映像信号を
サンプリングする際のサンプリングタイミングを調整す
るものである。

【００７７】コントローラ５８は、上記各部に所定の間
隔で発生するクロックパルスＣＫや各種制御信号、切換
信号、あるいはタイミング信号等を送って液晶表示装置
全体の動作を制御するものである。

【００７８】図７は、図６の信号側駆動部５４とサンプ
リングタイミング調整回路５７とその周辺回路を示す図
であり、図８及び図９は、各部の信号のタイミングを示
すタイミングチャートである。

【００７９】以下、図７に示す具体的な回路説明とその
動作を図８及び図９を使って説明する。図７に示す液晶
表示パネル５５は、図１１で示した従来の液晶表示パネ
ルの信号線と走査線の配線及び画素電極のデルタ配置等
は全く同じものであり、この液晶表示パネル５５を使っ
てペアライン駆動させる。このように、本第２実施例の
信号側駆動部５４では、従来と同じ構成の液晶表示パネ
ル５５を使ってペアライン駆動する場合、隣接した走査
線の水平方向の画素の位置ずれに応じたタイミングで同
一の映像信号が別々にサンプリングされる。

【００８０】このため、図８に示すビデオ信号は、図６
のＡ／Ｄ変換器４２〜４４に入力される前のビデオ信号
波形であり、このビデオ信号をＡ／Ｄ変換して１Ｈ分の
信号をＲ、Ｇ、Ｂのそれぞれのラインメモリ４５〜４７
に書き込んで、次の１Ｈで倍速で２回読み出した信号
が、図８のＤ／Ａ出力信号波形である。このＤ／Ａ出力
信号に対して、１コモンおきに１．５画素分遅れたＳＲ
Ｔ信号が図７の信号側駆動部５４のフリップフロップ６
１、６２、６３、……にそれぞれ入力されるとともに、
クロックパルスが入力される。これにより、図７のフリ
ップフロップ６１、６２、６３、……からアナログスイ
ッチを開くスイッチ信号ＳＳ１、ＳＳ２、ＳＳ３、……
がそれぞれ所定のタイミングで出力され、各Ｒ、Ｇ、Ｂ
の入力映像信号をサンプリングするものである（図９
（ｂ）、（ｃ）参照）。

【００８１】このサンプリングされた各画素毎の映像信
号は、各信号線Ｘ１、Ｘ２、Ｘ３……に対応してドライ
バ回路８１、８２、８３……が設けられており、それぞ
れのサンプリングデータを一時的に保持するとともに、
信号線を介して液晶表示パネルの各画素の液晶容量にデ
ータを書き込まれる。このドライバ回路８１、８２、８
３……には、図７に示すように、それぞれＣＬＲ信号と
ＯＥ信号とが入力される。

【００８２】このＣＬＲ信号とは、液晶表示パネル５５
の信号線に残留している１Ｈ前の表示信号をクリアして
消去する信号である。また、ＯＥ信号とは、上記ＣＬＲ
信号で表示信号を消去した後に、新たな表示信号を液晶
表示パネルの液晶容量に書き込むための書き込み信号で
ある。

【００８３】図７に示すように、サンプリングタイミン
グ調整回路５７から出力されるＳＲＴ信号は、信号側駆
動部５４に入力されてから１コモン分の表示信号、例え
ば、図８に示す表示信号１Ｈ１のサンプリングを行った
後、例えば、そのデータを順次ドライバ８１、８２、８
３……に蓄積した後、図８の走査信号Ｙ１に示すよう
に、次の１コモン期間で所定の水平走査線の各画素に表
示信号が書き込まれる。

【００８４】上記した信号側駆動部５４に入力されるＳ
ＲＴ信号とクロックパルスＣＫを作成するサンプリング
タイミング調整回路５７の回路構成は、図７に示してあ
り、その各部の信号タイミングは図９に示されている。

【００８５】図７に示すように、上記したＳＲＴ信号と
クロックパルスＣＫを作成する回路は、それぞれ２つの
アンドゲート９２、９３、及びアンドゲート９５、９６
を備え、それらアンドゲート９２、９３の出力がオアゲ
ート９１の入力端子に接続され、そのオアゲート９１か
ら出力される信号がＳＲＴ信号として信号側駆動部５４
のフリップフロップに出力されている。また、アンドゲ
ート９５、９６の出力端子は、オアゲート９４の入力端
子に接続され、そのオアゲート９４から出力される信号
がＣＫ信号として信号側駆動部５４のクロックパルスと
してフリップフロップに出力される。

【００８６】そして、上記したアンドゲート９３、９６
の一方の入力端子には、図８に示す選択信号Ｓｅｌが入
力されるとともに、その選択信号Ｓｅｌをインバータ１
００で反転させた反転選択信号は、アンドゲート９２、
９５の一方の入力端子に入力される。

【００８７】また、アンドゲート９６の他方の入力端子
には、図９（ａ）に示すクロックパルスＣＫ０（＝ＣＫ
１）が入力されるとともに、そのクロックパルスＣＫ０
をインバータ１０１で反転した図９（ａ）に示す反転ク
ロックパルスＣＫ２が上記アンドゲート９５の他方の入
力端子に入力される。さらに、上記図９（ａ）に示すク
ロックパルスＣＫ０（＝ＣＫ１）は、フリップフロップ
１０２、１０３に入力されるとともに、そのクロックパ
ルスＣＫ０を反転した反転クロックパルスＣＫ２がフリ
ップフロップ１０４に入力される。

【００８８】そして、上記したフリップフロップ１０２
の出力は、スタート信号ＳＲＴ１として、上記したアン
ドゲート９３の他方の入力端子に入力され、さらに、フ
リップフロップ１０３及び１０４を経て出力されるスタ
ート信号ＳＲＴ２は、上記したアンドゲート９２の他方
の入力端子に入力される。

【００８９】このようにして、図８に示す選択信号Ｓｅ
ｌと図９（ａ）に示すクロックパルスＣＫ０（＝ＣＫ
１）及びスタート信号ＳＲＴ０に基づいて、上記したオ
アゲート９１からは、図８に示すスタート信号ＳＲＴが
出力されるとともに、オアゲート９４からは、所定のク
ロックパルスＣＫが出力されて信号側駆動部５４のフリ
ップフロップ６１、６２、６３、……に入力されて、ア
ナログスイッチ７１、７２、７３を開くスイッチ信号Ｓ
Ｓ１、ＳＳ２、ＳＳ３、……がそれぞれのタイミングで
出力され、各Ｒ、Ｇ、Ｂの入力映像信号が所定のタイミ
ングでサンプリングされる（図９（ｂ）、（ｃ）参
照）。

【００９０】図７において、例えば、奇数の走査線Ｙ
１、Ｙ３、……に接続された画素のＴＦＴのゲートを開
いて各画素の液晶容量に対して信号線Ｘ１、Ｘ２、Ｘ
３、Ｘ４、……、Ｘｎから表示信号を与える時のＳＲＴ
信号は、図９（ａ）のＳＲＴ１が選択され、偶数の走査
線Ｙ２、Ｙ４、……に接続された画素のＴＦＴのゲート
を開いて各画素の液晶容量に対して信号線Ｘ１、Ｘ２、
Ｘ３、Ｘ４、……、Ｘｎから表示信号を与える時のＳＲ
Ｔ信号は、図９（ａ）のＳＲＴ２が選択される。

【００９１】そして、例えば、図９（ｂ）は、走査線Ｙ
１に接続された画素に表示信号を供給する時のデータの
書き込みタイミングを示すもので、図９（ｃ）は、走査
線Ｙ２に接続された画素に表示信号を供給する時のデー
タの書き込みタイミングを示している。図９からも分か
るように、ペアライン駆動を行う隣接した走査線Ｙ１と
Ｙ２の画素がデルタ配置されていることにより、水平方
向に１．５画素ずれているが、図９（ａ）のＢ１１の画
素に与えられるＢｌｕｅの画素データと、図９（ｂ）の
Ｂ２１の画素に与えられるＢｌｕｅの画素データとが
１．５画素分ずれてサンプリングされており、これが図
８の走査線Ｙ１とＹ２のように１／２Ｈの期間にそれぞ
れ別々に走査されて液晶が駆動される。

【００９２】これにより、本第２実施例の液晶表示装置
は、デルタ配列された画素をペアライン駆動する場合で
あっても、各走査線の画素の位置ずれに応じてサンプリ
ングした映像信号を用いて液晶駆動することができるた
め、画像のエッジ部分に凹凸が出にくく、高解像度で高
品位な液晶表示を行うことができる。

【００９３】また、本第２実施例の液晶表示装置は、上
記のように構成したとしても、液晶のドライバ回路であ
る信号側駆動部以外に簡単な周辺回路を付加するだけで
実現可能であり、液晶表示パネルに搭載するドライバ回
路としても、小型化できる利点がある。

【００９４】なお、上記実施例では、Ａ／Ｄ変換器ａ３
３、Ａ／Ｄ変換器ｂ３４の２個を２相に用いる構成とし
たが、１個のＡ／Ｄ変換器を使って２相分を倍速でサン
プリングして、ラインメモリに書き込み、これを読み出
してから２系統に分けるように構成することもできる。

【００９５】また、映像信号をペアライン駆動する奇数
行と偶数行の画素の位置ずれ（上記実施例では、１．５
画素分）に対応した表示信号を作成する際に、上記実施
例の構成の他に、アナログディレイラインを使って映像
信号を所定画素分だけタイミングを遅らせることにより
作成することもできる。

【００９６】さらに、上記実施例では、液晶表示パネル
の信号側駆動回路として、デジタルデータを入力して液
晶を駆動するデジタル入力ドライバを用いて実施した
が、これに限定されず、アナログデータを入力して液晶
を駆動するアナログ入力ドライバを用いることもでき
る。例えば、アナログ入力ドライバによる信号側駆動回
路の手前で、Ｄ／Ａ変換器により再度デジタルデータを
アナログデータに戻してから入力するだけで実施するこ
とができる。

【００９７】

【発明の効果】本発明によれば、ペアライン駆動する複
数の走査線の各画素位置に対応した表示信号を作成して
信号側駆動回路を駆動するようにしたので、画素がデル
タ状に配列された液晶表示パネルをペアライン駆動によ
り走査線補間しながらフルライン表示を行っても、各画
素位置に合った画像が表示されるので、水平解像度の劣
化を防止することができる。このため、液晶表示パネル
を大画面化したり、投影型液晶表示パネルとした場合で
あっても、垂直解像度と共に水平解像度の良好な画質が
得られるようになった。

【００９８】また、本発明では、Ａ／Ｄ変換した映像信
号を一旦ラインメモリに書き込んで倍速で読み出し、Ｄ
／Ａ変換したデータを使ってペアライン駆動する各走査
線毎の画素位置に応じたサンプリングを行って、各走査
線毎に走査駆動するようにしているので、水平解像度の
劣化を防止することができる。特に、簡単な構成を付加
するだけで、画素がデルタ状に配列されたアクティブマ
トリクス型の液晶表示装置をペアライン駆動する際に、
各画素位置に応じた画像が表示できることから、高解像
度かつ高品位の画像を小型の液晶表示装置で実現するこ
とができる。

【図面の簡単な説明】

【図１】第１実施例に係る液晶表示装置の液晶表示パネ
ルとその周辺回路の構成を示す図である。

【図２】Ａ／Ｄ変換器に出力するサンプリングクロック
のタイミングとそのクロックパルス及びサンプリングデ
ータを示すタイミングチャートである。

【図３】第１実施例の液晶表示パネルの画素配列と奇数
フィールドで表示されるデータを示す図である。

【図４】第１実施例の液晶表示パネルの画素配列と偶数
フィールドで表示されるデータを示す図である。

【図５】第１実施例のペアライン駆動を行う駆動波形を
示す図である。

【図６】第２実施例に係る液晶表示装置のブロック図で
ある。

【図７】図６の信号側駆動部とその周辺回路を示す図で
ある。

【図８】各部の信号のタイミングを示すタイミングチャ
ートである。

【図９】各部の信号のタイミングを示すタイミングチャ
ートである。

【図１０】従来の液晶表示パネルの斜視図である。

【図１１】図１０の液晶表示パネルの画素の配列を示す
平面図である。

【図１２】従来の液晶表示パネルを１走査線ずつ走査駆
動して表示する場合の走査駆動信号とコモン電圧及びビ
デオ信号のタイミングチャートである。

【図１３】従来の液晶表示パネルを２走査線ずつ走査駆
動してペアライン表示駆動する場合の走査信号とコモン
電圧及びビデオ信号のタイミングチャートである。

【図１４】従来の液晶表示パネルの各画素の階調データ
を示す図である。

【図１５】従来の液晶表示パネルの先頭の走査線Ｙ１、
Ｙ２、Ｙ３、……、Ｙｍから２本ずつペアライン駆動す
る奇数フィールドでの各画素の輝度データを示す図であ
る。

【図１６】従来の液晶表示パネルの２本目の走査線Ｙ
１、Ｙ２、Ｙ３、……、Ｙｍから２本ずつペアライン駆
動する偶数フィールドでの各画素の輝度データを示す図
である。

【図１７】図１５と図１６のペアライン駆動を行った場
合の各画素の平均の輝度データを示す図である。

【図１８】図１１の液晶表示パネルでペアライン駆動し
た場合の表示状態を示す図である。

【図１９】従来のカラー液晶ＴＶのストライプ画素配列
を示す図である。

【図２０】従来のカラー液晶ＴＶのデルタ画素配列を示
す図である。

【図２１】従来のペアライン駆動を行う駆動波形を示す
図である。

【符号の説明】

２１液晶表示装置２２液晶表示パネル２３信号側駆動回路２４走査側駆動回路２５アンテナ２６チューナ２７映像受信回路２８同期回路２９コントローラ３０クロマ回路３１マルチプレクサａ３２マルチプレクサｂ３３Ａ／Ｄ変換器ａ３４Ａ／Ｄ変換器ｂ３５ラインメモリａ３６ラインメモリｂ３７マルチプレクサ４１液晶表示装置４２、４３、４４Ａ／Ｄ変換器４５、４６、４７ラインメモリ４８、４９、５０Ｄ／Ａ変換器５１、５２、５３正・反転アンプ５４信号側駆動部５５液晶表示パネル５６走査側駆動部５７サンプリングタイミング調整回路５８コントローラ

Claims

【特許請求の範囲】

【請求項１】複数の信号電極と複数の走査電極とで構成
される画素がデルタ状に配列された液晶表示パネルの隣
接する複数の走査電極を同一の映像信号を用いて駆動す
る液晶表示装置であって、同一の映像信号から各走査電極毎の画素位置に相当する
表示信号を取り出す信号取出手段と、該信号取出手段で取り出された表示信号を選択的に出力
して前記液晶表示パネルを駆動する駆動手段と、を備えたことを特徴とする液晶表示装置。
【請求項２】前記信号取出手段が、入力される映像信号を各走査電極毎の画素位置に合わせ
てサンプリングを行うＡ／Ｄ変換回路と、画素位置の異なる走査電極毎にサンプリングを行ったサ
ンプリングデータをそれぞれ保持する複数のメモリと、各メモリからデータを読み出すデータ読出回路と、で構成され、前記駆動手段が、各メモリから読み出されたデータを走査タイミングに合
わせて切り換えるデータ切換回路と、で構成されたことを特徴とする請求項１記載の液晶表示
装置。
【請求項３】前記データ読出回路が、メモリへのデータ書き込み速度の整数倍の速度で読み出
すことを特徴とする請求項２記載の液晶表示装置。
【請求項４】複数の走査線と複数の信号線とが格子状に
配され、該走査線と信号線の各交点に液晶を介して共通
電極と対向配置されて液晶容量を構成する画素電極と、
該画素電極に前記信号線から供給される表示信号の書き
込みタイミングを制御するスイッチング素子とが配置さ
れて画素を構成し、該画素がデルタ状に配列されるとと
もに、同一の映像信号を用いて隣接する複数の走査線に
接続された画素を駆動する液晶表示装置であって、前記同一の映像信号をデジタルデータに変換するＡ／Ｄ
変換回路と、デジタルデータに変換された映像信号を少なくとも１ラ
イン分記憶する映像信号記憶回路と、該映像信号記憶回路への映像信号の書き込み速度の整数
倍の速度で映像信号を読み出す映像信号読出回路と、該読み出された映像信号をアナログデータに変換するＤ
／Ａ変換回路と、アナログデータに変換された映像信号を同一の映像信号
を用いて駆動する各走査線に接続された画素の水平位置
に応じてサンプリングするサンプリングタイミング調整
回路と、同一の映像信号を用いて駆動する複数の走査線を前記映
像信号読出回路における読み出し速度の倍数の逆数の走
査時間で各走査線を走査する走査側駆動回路と、を備え、同一の映像信号を用いて駆動する複数の走査線の各画素
位置に応じたサンプリングデータを前記整数分の１の走
査時間で各走査線を走査することを特徴とする液晶表示
装置。