JP3109897B2

JP3109897B2 - マトリクス表示装置

Info

Publication number: JP3109897B2
Application number: JP04080767A
Authority: JP
Inventors: 浩三増田; 雅利広瀬; 文夫井上; 展明甲; 博片岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-10-23
Filing date: 1992-04-02
Publication date: 2000-11-20
Anticipated expiration: 2015-11-20
Also published as: JPH05173514A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオ信号やパソコン
の出力信号の如き画像信号をカラー表示することのでき
るマトリクス表示装置に関するものである。

【０００２】

【従来の技術】一般に、例えば液晶パネルの如き、マト
リクス表示パネルで、画像のカラ−表示を行なう場合、
互いに異なる単色（赤や緑や青）を表示する複数の画素
（例えば、赤、青、緑のそれぞれの色を表示する各画
素、合計３画素）を１ドットとして扱うことにより、任
意の色を表示可能にしている。なお、以下、赤をＲ、青
をＢ、緑をＧと、それぞれ記号で表わすことがある。

【０００３】今例えば、パネル面である画面の水平方向
に連続して位置する画素において、連続する３画素毎
に、Ｇを表示する画素、Ｂを表示する画素、Ｒを表示す
る画素として対応させ、それら３画素を１ドットとして
扱い、Ｇ，Ｂ，Ｒの原色信号により、１ドットを構成す
るそれら３画素を各色に表示することにより、カラ−表
示することが行なわれている。

【０００４】このとき、１ドット単位のタイミングで
（つまり１ドットを構成する３画素をまとめて同じタイ
ミングで）各原色信号をサンプリングして、当該１ドッ
トを構成する３画素の各々の画素位置に書き込み表示す
るのではなく、１画素単位のタイミングで対応の原色信
号をサンプリングして、当該画素の画素位置に書き込み
表示することにより、パネル面である画面上で、例えば
斜め線を画像表示した場合に、ギザギザの少ない滑らか
な画像表示ができることが知られている。以下、この点
をもう少し具体的に説明する。

【０００５】先ず、ドットという概念のあるパソコン情
報を例にとり説明する。パソコン情報を表示する時の液
晶パネル上の画素とそれらに書き込まれる原色信号との
タイミング関係を図１０に示す。

【０００６】図１０において、パソコン情報にはドット
という概念があるため、例えばというドットを正しく
表示するためには、必ず原色信号のという信号部分を
サンプリングして表示しなければならない。即ち、と
いう信号部分でサンプリングした信号が、原色信号Ｒ，
Ｇ，Ｂのうち１つでも欠けると、というドットを正し
く表示することはできない。よってＲ，Ｇ，Ｂの原色信
号を必ず同じタイミングでサンプリングしなければなら
ない。

【０００７】一方、ＴＶ信号（ビデオ信号）を表示する
場合にも、Ｒ，Ｇ，Ｂの原色信号を同じタイミングでサ
ンプリングすると、図１１に示すように、例えば画素位
置Ｒ１に書き込むべきタイミングでサンプリングした
Ｇ，Ｂの原色信号を、それぞれ画素位置Ｇ１，Ｂ１に書
き込むことになる。

【０００８】しかし、ＴＶ信号にはドットという概念が
なく、画素単位での扱いが可能であるため、Ｒ，Ｇ，Ｂ
の原色信号を、液晶パネル上の書き込むべき画素位置に
それぞれ応じたタイミングで、サンプリングして書き込
んでやれば、斜め線を表示する場合、ドットという概念
をもつパソコン情報の場合に比べ、ギザギザの少ない、
より滑らかな表示が可能となる。

【０００９】この場合の液晶パネル上の画素位置とそれ
らに書き込まれるビデオ信号とのタイミング関係を図１
２に示す。Ｒ，Ｇ，Ｂのビデオ信号（原色信号）を、液
晶パネル上の書き込むべき画素位置に応じたタイミング
でサンプリングするためには、アナログ形式の入力ビデ
オ信号をディジタル形式に変換するＡ／Ｄ変換時におい
て、アナログ信号のサンプリングクロックとして、それ
ぞれ１２０°ずつ位相のずれたクロックを用いてＲ，
Ｇ，Ｂの原色信号をサンプリングして書き込めばよい
（以下、この技術を１２０°位相ずらしという）。

【００１０】１２０°位相ずらしの場合に、液晶パネル
に斜め線を表示した時の画面の模式図を図１３の（ａ）
に示し、それに対してサンプリング位相をずらさない図
１１の場合（以下、この技術を位相ずらしなしという）
に、液晶パネルに斜め線を表示した時の画面の模式図を
図１３の（ｂ）に示す。

【００１１】図１３の（ａ），（ｂ）に示すように、１
２０°位相ずらしの場合では、１画素単位で細かく（滑
らかに）斜め線を表示することができるが、位相ずらし
なしの場合では、Ｒ，Ｇ，Ｂ３画素から成る１ドット単
位でしか斜め線を表示できないため、１２０°位相ずら
しの場合ほど、滑らかな斜め線を表示することができな
い。かかる１２０°位相ずらしの技術を用いたＴＶ表示
装置の一例が、特開昭５９−２１１０８７号公報に述べ
られている。

【００１２】

【発明が解決しようとする課題】以上説明したように、
従来技術にかかる１２０°位相ずらしには、位相ずらし
なしの場合より、滑らかな斜め線を表示することができ
るという利点があるが、Ｒ，Ｇ，Ｂでそれぞれ１２０°
ずつ位相のずれたクロックを作らなければならず、この
ことが技術的に難しいという問題がある。

【００１３】例えば、１２０°ずつ位相のずれたクロッ
クを作る場合、サンプリングクロックの３倍の周波数の
原クロックを設け、それを３分周するか、或いは遅延回
路を用いて１２０°ずつ遅延させる必要がある。しかし
前者は、ＰＬＬの発振周波数が３倍になり、ＰＬＬの安
定性が問題になる。さらに、後者は、使用する部品定数
にばらつきがあるため、調整する必要があり、調整に手
間がかかり、どちらにしても、所要の回路規模が大きく
なり、コスト高を招くので、量産には適さないという問
題があった。

【００１４】本発明の目的は、上記した従来技術の問題
点を解決し、技術的に困難な点がなく、量産にも適し、
それでいて滑らかな斜め線の表示も、そこそこの程度で
可能であるというマトリクス表示装置を提供することに
ある。

【００１５】

【課題を解決するための手段】そこで本発明では、簡易
な回路で位相ずらしを実現するために、１２０°位相ず
らしではなく、１８０°位相ずらしを提案した。１８０
°位相がずれたクロックは、５０％ｄｕｔｙのクロック
に、インバータを介するだけで、容易に作り出すことが
できる。

【００１６】即ち、本発明では、表示すべき画像信号を
３原色信号として入力され、ディジタル変換して出力す
る各原色信号対応のＡ／Ｄ変換器を備えたマトリクス表
示装置において、緑の原色信号に対応するＡ／Ｄ変換器
へ供給するサンプリングクロックの位相と、赤と青のそ
れぞれの原色信号に対応する二つのＡ／Ｄ変換器へ共通
に供給するサンプリングクロックの位相と、を相互に１
８０度ずらす位相ずらし回路を設けた。

【００１７】

【作用】ＮＴＳＣ方式で定められているＲ，Ｇ，Ｂの原
色信号間の明るさが、人間の目に感じる割合は、Ｒ：３
０％，Ｇ：５９％，Ｂ：１１％であることが知られてい
る。従ってＲとＢの輝度を加えると、全体の４１％にな
り、Ｇ単独の５９％とほぼ等しくなる。そこで輝度の重
心を考えて、先ずＧをサンプリングし、それに対して１
８０°位相をずらしてＲとＢを同じタイミングでサンプ
リングするのが一番良いと考えられる。

【００１８】図１４に、本発明による１８０°位相ずら
しを実施するときの、Ａ／Ｄ変換時のＧ，Ｂ，Ｒ原色信
号のサンプリングタイミングと、サンプリングされた原
色信号の書き込まれるべき画素位置と、の関係を示す。
同図に示すように、Ｇをサンプリングして画素位置Ｇ１
に書き込んだ後、１８０°位相をずらしてＢとＲを同じ
タイミングでサンプリングしてそれぞれ画素位置Ｂ１，
Ｒ１に書き込む。

【００１９】この時に、液晶パネル上に例えば斜め線を
表示した時の画面の模式図を図１５に示す。図１５と図
１３の（ａ），（ｂ）を比較すると、本発明にかかる１
８０°位相ずらし（図１５）は、従来の１２０°位相ず
らし（図１３の（ａ））よりは、ギザギザが少し粗くな
る点で劣るが、位相ずらしなし（図１３の（ｂ））より
は、はるかに滑らかな斜め線表示が実現しており、しか
も、１８０°位相ずらしのためには、インバータ１個の
追加という簡単な手段を施すだけで実現でき、調整する
手間も必要ないので、低コストでもあり、量産に適して
いる。

【００２０】よって、表示すべき入力信号がパソコン情
報であるときは、本発明による位相ずらし技術は実施せ
ず、同じ位相でサンプリングすることとし、一方、ＴＶ
信号を表示するときは、先ず、Ｇの原色信号をサンプリ
ングし、それに対して１８０°位相をずらしてＢとＲを
同時にサンプリングするように切り換えれば、本発明を
実施でき、ＴＶ信号表示でなくパソコン情報の表示のと
きは、従来通りにパソコン情報の表示が可能であり、高
価な液晶表示パネルを、ＴＶ信号表示とパソコン情報表
示に従来通り兼用することができる。

【００２１】

【実施例】次に図を参照して本発明の実施例を説明す
る。図１は本発明の一実施例の構成を示すブロック図で
ある。同図に示す実施例は、マトリクス表示パネルとし
て、ＴＦＴ液晶パネルを使用したものを示している。図
中、１は制御回路で、表示すべき画像信号に含まれる同
期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを取り込み、本装置全体
に必要なタイミング信号を作成して出力する回路であ
る。

【００２２】２は位相ずらし回路、３１はＡ／Ｄ変換部
であり、アナログ信号形式で入力される画像信号を、前
記制御回路１で作成、出力されたタイミング信号として
のサンプリングクロックでサンプリングし、ディジタル
信号に変換して出力するＡ／Ｄ変換部である（画像信号
はＧ，Ｂ，Ｒの３原色信号の形で入力されるので、Ａ／
Ｄ変換部３１も、３原色対応に３個のＡ／Ｄ変換器から
構成されている）。

【００２３】４は液晶モジュ−ルであり、それは、ＴＦ
Ｔ液晶パネル４３と、前記制御回路１から供給されたタ
イミング信号によってＴＦＴ液晶パネル４３を水平方向
に走査しながら、Ｇ，Ｂ，Ｒの入力原色信号に応じた電
圧を該ＴＦＴ液晶パネル４３に印加し駆動する水平走査
回路４１１と、前記制御回路１から供給されたタイミン
グ信号によってＴＦＴ液晶パネル４３を垂直方向に走査
しながら駆動する垂直走査回路４２と、から成ってい
る。

【００２４】切換制御回路５は、切換スイッチ５１，５
２，５３の切換制御を行なう。５１１，５１２，５３
１，５３２は入力端子であり、入力端子５１１にはテレ
ビジョン信号（映像信号）としてのＲ，Ｇ，Ｂの原色信
号，入力端子５１２にはパソコン情報信号としてのＲ，
Ｇ，Ｂの原色信号，入力端子５３１にはテレビジョン信
号（映像信号）から取り出された同期信号のＨｓｙｎｃ
とＶｓｙｎｃ，入力端子５３２にはパソコン情報信号か
ら取り出された同期信号のＨｓｙｎｃとＶｓｙｎｃ、が
それぞれ入力する。

【００２５】切換スイッチ５１は、入力端子５１１に入
力したテレビジョン信号としての原色信号と、入力端子
５１２に入力したパソコン情報信号としての原色信号
と、を切り換えて入力させるスイッチであり、切換スイ
ッチ５２は、Ａ／Ｄ変換部３１内のＧ用Ａ／Ｄ変換器
（３１１）のサンプリングクロックとして、位相ずらし
回路２を介して位相ずらしを施した制御回路１からのサ
ンプリングクロックと、位相ずらしを施していないサン
プリングクロックと、を切り換えて供給するスイッチで
ある。

【００２６】切換スイッチ５３は、入力端子５３１に入
力したテレビジョン信号の水平、垂直同期信号と、入力
端子５３２に入力したパソコン情報信号の同期信号と、
を切り換えて制御回路１に取り込むスイッチである。こ
れら切換スイッチ５１，５２，５３は、切換制御回路５
によって切換制御され、テレビジョン放送を受信して表
示する場合（以下、ＴＶ表示という）と、パソコンから
のディスプレイ信号を受信して表示する場合（以下、パ
ソコン表示という）とで、信号切り換えを行うためのも
のである。

【００２７】図２は、図１における位相ずらし回路２
と、Ａ／Ｄ変換部３１の、詳細を示す回路図である。図
２において、Ａ／Ｄ変換部３１は、Ｇ用Ａ／Ｄ変換器３
１１とＢ用Ａ／Ｄ変換器３１２とＲ用Ａ／Ｄ変換器３１
３と、から成っていることが分かるであろう。これらＡ
／Ｄ変換器は、アナログ信号形式で入力された原色信号
を、制御回路１で発生されたタイミング信号としてのサ
ンプリングクロックでサンプリングし、ディジタル信号
に変換して出力するものであることは述べるまでもな
い。

【００２８】位相ずらし回路２は、インバータ２１から
成っており、制御回路１からのサンプリングクロック
を、その極性を反転させて、Ｇ用Ａ／Ｄ変換器３１１へ
供給する。制御回路１からのサンプリングクロックのデ
ュ−ティ比が、ほぼ５０％であるとすると、インバータ
２１を介してＧ用Ａ／Ｄ変換器３１１へ供給されるサン
プリングクロックの位相は、制御回路１から直接、Ｂ用
Ａ／Ｄ変換器３１２，Ｒ用Ａ／Ｄ変換器３１３へ供給さ
れるサンプリングクロックの位相に対して、そのインバ
ータ２１の故に、１８０°ずれることになる。

【００２９】その結果、Ｂ用Ａ／Ｄ変換器３１２，Ｒ用
Ａ／Ｄ変換器３１３によりＡ／Ｄ変換されて出力される
ＲとＢの原色信号（ディジタル信号）は、同じ位相の信
号であるが、Ｇ用Ａ／Ｄ変換器３１１によりＡ／Ｄ変換
されて出力されるＧの原色信号（ディジタル信号）は、
それらＲとＢの原色信号（ディジタル信号）に対して、
位相が１８０°ずれた信号、換言すればサンプリングク
ロック半個分だけ位相の進んだ信号となる。

【００３０】図１に戻り、全体の回路動作を以下説明す
る。テレビジョン信号を受信し、表示する場合、切換制
御回路５の制御指令により、切換スイッチ５１は、ＴＶ
の原色信号（Ｒ，Ｇ，Ｂ）を選択し、切換スイッチ５２
は、位相ずらし回路２により位相ずらしを施した方のサ
ンプリングクロックを選択し、切換スイッチ５３は、Ｔ
Ｖ信号の同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃを選択する。

【００３１】制御回路１は、切換スイッチ５３を介して
取り込んだＴＶ信号の同期信号Ｈｓｙｎｃ，Ｖｓｙｎｃ
を基に、装置全体（この場合、Ａ／Ｄ変換部３１，液晶
モジュ−ル４）に必要なタイミング信号やサンプリング
クロックを作成して供給する。このとき、Ａ／Ｄ変換部
３１に供給するサンプリングクロックは、位相ずらし回
路２を介することにより、その極性を反転させてＧ用Ａ
／Ｄ変換器３１１に供給するサンプリングクロックと、
位相ずらし回路２を介することなく直接、Ｂ用Ａ／Ｄ変
換器３１２，Ｒ用Ａ／Ｄ変換器３１３に供給するサンプ
リングクロックである。

【００３２】Ｇ，Ｂ，Ｒの原色信号は、それぞれＡ／Ｄ
変換部３１内のＧ用Ａ／Ｄ変換器３１１，Ｂ用Ａ／Ｄ変
換器３１２，Ｒ用Ａ／Ｄ変換器３１３に入力する。その
結果、Ｇ用Ａ／Ｄ変換器３１１からの、位相ずらしを施
されたサンプリングクロックによりサンプリングされＡ
／Ｄ変換されたディジタル信号と、Ｂ用Ａ／Ｄ変換器３
１２，Ｒ用Ａ／Ｄ変換器３１３からの、位相ずらしを施
されていないサンプリングクロックによりサンプリング
されＡ／Ｄ変換されたディジタル信号と、が液晶モジュ
−ル４に供給される。

【００３３】図３は、図１においてＡ／Ｄ変換部３１に
入力する原色信号（Ｇ，Ｂ，Ｒ）と、Ａ／Ｄ変換部３１
を構成する三つのＡ／Ｄ変換器（Ｇ用Ａ／Ｄ変換器３１
１，Ｂ用Ａ／Ｄ変換器３１２，Ｒ用Ａ／Ｄ変換器３１
３）のサンプリングクロックと、水平走査回路４１１に
入力されてくる原色信号のレベルと、ＴＦＴ液晶パネル
４３上の書き込まれるべきＧ，Ｂ，Ｒの各画素位置と、
の間のタイミング関係を示したタイミング図である。

【００３４】図３の（ａ）は、Ａ／Ｄ変換部３１に入力
するＧ，Ｂ，Ｒの原色信号（一例として斜め線を表す映
像）を表わし、図３の（ｂ）は、Ｇ用Ａ／Ｄ変換器３１
１のサンプリングクロックと、Ｂ用Ａ／Ｄ変換器３１
２、Ｒ用Ａ／Ｄ変換器３１３のサンプリングクロック
と、を表わしており、Ｇのサンプリングクロックの位相
（ひいてはサンプリングタイミング）がＢ，Ｒのサンプ
リングクロックの位相（ひいてはサンプリングタイミン
グ）に対して、１８０°ずれていることが分かるであろ
う。

【００３５】図３の（ｃ）は、（ｂ）に示すサンプリン
グクロックのサンプリングタイミングで、（ａ）の原色
信号をサンプリングした結果の値（ディジタル値）、即
ち水平走査回路４１１に入力されるＧ，Ｂ，Ｒの信号レ
ベル、である。この（ｃ）に示すＧ，Ｂ，Ｒの信号レベ
ルは、同じサンプリングタイミングでサンプリングされ
て、図３の（ｄ）に示すＴＦＴ液晶パネル４３上のＧ，
Ｂ，Ｒの画素位置に書き込まれる。

【００３６】かくて、Ａ／Ｄ変換部３１では、互いに位
相をずらした２種類のサンプリングクロックによってサ
ンプリングしてＡ／Ｄ変換するので、Ｇの原色信号は、
その位相が、Ｂ，Ｒの原色信号の位相より、サンプリン
グクロック半周期ずれたタイミングで、水平走査回路４
１１に入力する。水平走査回路４１１に入力されてきた
Ｇ，Ｂ，Ｒの原色信号を、同じタイミングでサンプリン
グしてＴＦＴ液晶パネル４３上に書き込んでも、ＴＦＴ
液晶パネル４３上の画素位置ＧとＢ，Ｒでは、異なるタ
イミングの原色信号が書き込まれることになる。

【００３７】滑らかな斜め線表示を行なうためには、
Ｇ，Ｂ，Ｒの原色信号を書き込むべき画素の位置に応じ
たタイミングで、原色信号をサンプリングするのが望ま
しいことは先にも説明した通りであり、また３原色に対
する人間の眼の視感度は０．５９（Ｇ）：０．１１
（Ｂ）：０．３０（Ｒ）であることも既に説明した。

【００３８】これによると、ＢとＲを加えても０．４１
であるから、輝度の重心を考えると、ＢとＲは同時にサ
ンプリングし、Ｇはそれらに対して、サンプリングクロ
ックの位相が１８０°ずれたタイミングでサンプリング
しても、Ｇ，Ｂ，Ｒの原色信号を互いに１２０°ずつず
らしてサンプリングする従来のやり方に比べれば劣るも
のの、Ｇ，Ｂ，Ｒの原色信号を同じタイミングでサンプ
リングする場合に比べて、はるかに滑らかな斜め線表示
ができるわけで（即ち、図１〜図３を参照して述べた本
発明の実施例が有効なわけで）、このことも既に詳しく
述べた通りである。

【００３９】一方、図１において、パソコン情報を画像
として表示する場合に、Ａ／Ｄ変換部３１に入力する原
色信号と、Ａ／Ｄ変換部３１を構成する三つのＡ／Ｄ変
換器（Ｇ用Ａ／Ｄ変換器３１１，Ｂ用Ａ／Ｄ変換器３１
２，Ｒ用Ａ／Ｄ変換器３１３）のサンプリングクロック
と、水平走査回路４１１に入力されてきた原色信号と、
ＴＦＴ液晶パネル４３上の書き込まれるべきＧ，Ｂ，Ｒ
の各画素位置と、の間のタイミング関係を図４に示す。

【００４０】図４の（ａ）は、Ａ／Ｄ変換部３１に入力
するＧ，Ｂ，Ｒの原色信号を表し、図４の（ｂ）は、Ｇ
用Ａ／Ｄ変換器３１１，Ｂ用Ａ／Ｄ変換器３１２，Ｒ用
Ａ／Ｄ変換器３１３のサンプリングクロックを表してお
り、位相ずらしを施していないため、Ｇ，Ｂ，Ｒのサン
プリングタイミング位相がずれていないことが分かるで
あろう。

【００４１】図４の（ｃ）は、このサンプリングクロッ
クによって、Ａ／Ｄ変換部３１でサンプリングされＡ／
Ｄ変換されて水平走査回路４１１に入力してきたＧ，
Ｂ，Ｒの入力信号と、該入力信号が同じサンプリングタ
イミングでサンプリングされること、とを示している。
この同じタイミングでサンプリングされた信号は、図４
の（ｄ）に示すＴＦＴ液晶パネル４３上のＧ，Ｂ，Ｒの
画素位置に書き込まれる。即ち水平走査回路４１１に入
力してきてＴＦＴ液晶パネル４３上のＧ，Ｂ，Ｒの画素
位置に書き込まれる原色信号の位相は同じである。

【００４２】テレビジョン信号はドットという概念がな
いため、Ｇ，Ｂ，Ｒの原色信号をどの様なタイミングで
サンプリングして表示しても、それほど問題はないが、
パソコン情報の場合は、コンピュ−タの内部にフレ−ム
メモリをもっているため、先にも述べたように、ドット
という概念が存在する。

【００４３】例えば、フレ−ムメモリ上のアドレスで
示されるドットを正しく表示するためには、必ずＧ，
Ｂ，Ｒの原色信号の、アドレスという信号部分をサン
プリングして表示しなければならない。すなわち、と
いう信号部分をサンプリングして得られる信号が、Ｇ，
Ｂ，Ｒの原色信号の一つでも欠けると、というドット
を正しく表示することはできない。

【００４４】よって、パソコン情報を画像として表示す
る時は、図１において、切換スイッチ５２を切り換える
ことにより、Ｇ，Ｂ，Ｒの入力原色信号を、位相ずらし
を施していないサンプリングクロックでＡ／Ｄ変換部３
１においてサンプリングしＡ／Ｄ変換した後、水平走査
回路４１１には同じ位相で入力するようにし、同じタイ
ミングで、水平方向に連続した位置にあるＴＦＴ液晶パ
ネル４３上の、Ｇ，Ｂ，Ｒの各画素位置に書き込むこと
により、１ドットを正しく表示することができる。

【００４５】このようにすれば、例えば白い線を表示す
るような場合、その線に色が付くようなことはない。た
だし、上記フレ−ムメモリとＴＦＴ液晶パネル４３の画
素数が一致しない場合はテレビジョン信号と同様に扱っ
た方が良い。

【００４６】図５は、本発明の第２の実施例の構成を示
すブロック図である。同図において、図１におけるのと
同じもの、対応したもの、には同じ符号を付してある。
図５に示した実施例が、図１に示した実施例と相違する
点は、水平走査回路４１２にある。

【００４７】即ち、水平走査回路４１２は、サンプリン
グクロックを取り込んで出力するＧ用，Ｂ用，Ｒ用の３
つのシフトレジスタを、その内部に有し、各シフトレジ
スタから異なるタイミングで出力されるＧ，Ｂ，Ｒのサ
ンプリングクロックで、入力原色信号をサンプリングし
てＴＦＴ液晶パネル４３に書き込むようになっている。

【００４８】そして各シフトレジスタから、異なるタイ
ミングでサンプリングクロックを出力することを可能に
するために、水平走査回路４１２内の３つのシフトレジ
スタに入力するサンプリングクロックに対して、位相ず
らし回路２によって、相互に位相ずらしを行わせている
のである。

【００４９】図６は、図５における水平走査回路４１２
の構成例を示す回路図である。図６において、４１２
１，４１２２，４１２３はそれぞれ、Ｇ用，Ｂ用，Ｒ用
のシフトレジスタであり、Ｇ用のシフトレジスタ４１２
１は、切換スイッチ５２を経由して入力されるサンプリ
ングクロックをその出力段から走査しつつ出力すること
により、またＢ用，Ｒ用のシフトレジスタ４１２２，４
１２３は、制御回路１から直接入力されるサンプリング
クロックをその出力段から走査しつつ出力することによ
り、トランジスタ４１２４，４１２５，４１２６の駆動
制御を行なう。

【００５０】Ｇ，Ｂ，Ｒの入力原色信号は、トランジス
タ４１２４，４１２５，４１２６がＧ用，Ｂ用，Ｒ用の
シフトレジスタ４１２１，４１２２，４１２３からの出
力（サンプリングクロック）により駆動されてスイッチ
すると、対応のトランジスタを通過してＴＦＴ液晶パネ
ル４３に書き込まれる。

【００５１】図５の実施例において、テレビジョン信号
を受信し、表示する時の、水平走査回路４１２のサンプ
リングクロック（水平走査回路を構成する３つのシフト
レジスタに入出力するサンプリングクロック）と、水平
走査回路４１２に入力するＧ，Ｂ，Ｒの原色信号と、サ
ンプリングされた該原色信号を書き込まれるべきＴＦＴ
液晶パネル４３上のＧ，Ｂ，Ｒの各画素位置と、のタイ
ミング関係を図７に示す。

【００５２】図７の（ａ）において、水平走査回路４１
２中のＧ用のシフトレジスタ４１２１に入出力するサン
プリングクロックＧは、位相ずらし回路２を介して供給
されるところから、水平走査回路４１２中のＢ用，Ｒ用
のシフトレジスタ４１２２，４１２３に入出力するサン
プリングクロックＢ，Ｒに対して、位相が１８０°ずれ
ていることが分かるであろう。

【００５３】図７の（ｂ）は、水平走査回路４１２に入
力するＧ，Ｂ，Ｒの原色信号を示している。該原色信号
は、Ｇ，Ｂ，Ｒのサンプリングクロックが立ち下がるタ
イミングで、サンプリングされ、図７の（ｃ）に示す、
ＴＦＴ液晶パネル４３上のＧ，Ｂ，Ｒの各画素位置に書
き込まれる。その結果、水平走査回路４１２内のＧ用，
Ｂ用，Ｒ用の３つのシフトレジスタに、同じタイミング
（同一位相）で、Ｇ，Ｂ，Ｒのサンプリングクロックを
入力する従来技術の場合より、充分滑らかな斜め線を表
示できることは、既に何度も説明した通りである。

【００５４】一方、図５の実施例において、パソコン情
報を画像として表示する時の、水平走査回路４１２のサ
ンプリングクロック（水平走査回路を構成する３つのシ
フトレジスタに入出力するサンプリングクロック）と、
水平走査回路４１２に入力するＧ，Ｂ，Ｒの原色信号
と、サンプリングされた該原色信号を書き込まれるべき
ＴＦＴ液晶パネル４３上のＧ，Ｂ，Ｒの各画素位置と、
のタイミング関係を図８に示す。

【００５５】図８の（ａ）において、水平走査回路４１
２中のＧ用のシフトレジスタ４１２１に入出力するサン
プリングクロックＧは、位相ずらし回路２を介すること
なく直接供給されるので、水平走査回路４１２中のＢ
用，Ｒ用のシフトレジスタ４１２２，４１２３に入出力
するサンプリングクロックＢ，Ｒと、同じ位相にあるこ
とが分かるであろう。

【００５６】図８の（ｂ）は、水平走査回路４１２に入
力するＧ，Ｂ，Ｒの原色信号を示している。該原色信号
は、Ｇ，Ｂ，Ｒのサンプリングクロックが立ち下がるタ
イミングで、サンプリングされ、図８の（ｃ）に示す、
ＴＦＴ液晶パネル４３上のＧ，Ｂ，Ｒの各画素位置に書
き込まれる。その結果、パネル４３上で１ドットを正し
く表示することができる。例えば、白い線を表示するよ
うな場合、その線に色が付くようなことはない。

【００５７】図９は、本発明の第３の実施例の構成を示
すブロック図である。同図において、３２は倍速変換回
路、３３は多階調化回路、４４はパソコン情報表示用液
晶モジュール、である。図９に示す実施例が、図１に示
す実施例と相違する点は、Ａ／Ｄ変換部３１から出力さ
れたディジタルビデオ信号を、倍速変換回路３２と、多
階調化回路３３を介して、パソコン情報表示用液晶モジ
ュール４４に供給するようにしている点である。

【００５８】倍速変換回路３２は、内部にラインメモリ
を持ち、入力原色信号をその１水平走査周期の間に該ラ
インメモリに書き込み、次の１水平走査周期の間にその
書き込んだビデオ信号を２回読みだすことにより、原色
信号の水平走査周波数を倍速に変換して出力する回路で
ある。

【００５９】多階調化回路３３は、前記倍速変換回路３
２から出力された原色信号に、例えば、一般に良く知ら
れているディザ法やフレーム間引き法等によって、多階
調表示を行なうための必要な処理を施して出力する回路
である。

【００６０】図９において、切換スイッチ５４が、切換
制御回路５からの制御出力により、倍速変換回路３２か
らの出力を選択するように切り換えられるときは、倍速
変換された原色信号が多階調化回路３３を経てマトリク
ス表示パネルであるパソコン情報表示用液晶モジュール
４４に入力される。

【００６１】ここで倍速変換回路３２を用いるのは、使
用したパソコン情報表示用液晶モジュールが、ＶＧＡ規
格に対応したものであるときは、水平走査周期がＮＴＳ
Ｃ方式によるビデオ信号のそれとは異なり、その丁度半
分であるので、ＮＴＳＣ方式による表示を行うために
は、倍速変換を行わなければならないからである。

【００６２】パソコン情報表示用液晶モジュール４４
は、ＴＶ信号を表示する液晶モジュールがインタレース
対応でフルカラー表示可能であることが望ましいのに対
し、ノンインタレース信号に対応し、また、必ずしもフ
ルカラーでなくてもよい点に特徴がある。本実施例では
例えば、各色８階調、計５１２色表示可能な液晶モジュ
ールを用いる。

【００６３】このパソコン情報表示用液晶モジュール４
４の水平走査回路４１３は、Ｇ，Ｂ，Ｒの原色信号を、
それぞれ例えば、８階調でＴＦＴ液晶パネル４３に書き
込み、表示するので５１２色の表示しかできない。これ
ではフルカラ−で送られてくるテレビジョン信号を表示
したとき、階調の少ない見にくい絵になってしまう。よ
って、例えば、ディザ法等の多階調化技術を用いるため
に必要な信号処理を施す多階調化回路３３を設けている
のである。

【００６４】さらに、インターレース走査方式を採って
送られてくるテレビジョン信号をパソコン情報表示用液
晶モジュール４４に表示するためには、倍速変換回路３
２を用いて水平走査周波数を２倍に変換し、ノンインタ
ーレース信号にする必要がある。

【００６５】このような回路構成により、パソコン情報
表示用液晶モジュ−ル４４にテレビジョン信号を表示す
ることができ、さらに、多階調表示を行なうことができ
る。また、テレビジョン信号を表示する場合には、Ｇ，
Ｂ，ＲのＡ／Ｄ変換部３１のサンプリングクロックに、
位相ずらし回路２によって位相ずらしを施すことによ
り、図１の実施例と同様に、位相ずらしを施さない場合
に比べて、充分に滑らかな斜め線を表示することができ
る。

【００６６】一方、パソコンの情報を表示するときには
切換スイッチ５２で位相ずらしを施していないクロック
を選択し、Ｇ，Ｂ，ＲのＡ／Ｄ変換部３１のサンプリン
グクロックの位相をずらしをやめることにより、１ドッ
トを正しく表示することができる。例えば、白い線を表
示するような場合、その線に色が付くようなことはな
い。

【００６７】位相ずらし回路２の構成については、必ず
しも、インバ−タを用いる必要はない。本実施例では、
倍速変換回路３２を用いているため、Ａ／Ｄ変換部３１
のサンプリングクロックの２倍の周波数のクロックが存
在する。そのため、このクロックを２分周することによ
っても、容易に１８０°位相の異なるサンプリングクロ
ックを作ることができる。

【００６８】本発明の第４実施例を図１６に示す。図９
に示した第３の実施例と異なる点は、１ドットを構成す
る３画素の画素配置がＲ，Ｇ，Ｂの順に配置されている
ＴＦＴ液晶パネル４３９を使用する点と、制御回路１で
発生されたラインメモリ制御信号９を制御するラインメ
モリ制御回路１１を設けた点である。

【００６９】なお図１６では、図９と異なり、Ａ／Ｄ変
換器３１１とラインメモリ（倍速変換回路）３２１と多
階調化回路３３１とを含むビデオ信号処理回路を、Ｒ，
Ｇ，Ｂ別に３Ｒ，３Ｇ，３Ｂとして別個に図示した。図
１６におけるラインメモリ制御回路１１の一構成例を図
１７に示し、以下、回路動作を説明する。

【００７０】図１７において、９１，９２，９３，９４
は制御回路１で発生したラインメモリ制御信号９であ
り、９１はライトリセット，９２はリードリセット，９
３はライトクロック，９４はリードクロックの各信号で
ある。また、３２１はＲ用ラインメモリ，３２２はＧ用
ラインメモリ，３２３はＢ用ラインメモリであり、これ
らによって映像信号の水平走査周波数を倍速変換する。

【００７１】Ｒ用ラインメモリ３２１の制御信号には制
御回路１で発生した信号をそのまま用いる。次にＧ用ラ
インメモリ３２２のライトクロック９３は、切り換えス
イッチ５２０を用いて、ＴＶ信号を表示する場合は位相
ずらし回路２０２を介した信号を選択し、パソコン情報
を表示する場合は位相ずらし回路２０２を介さない信号
を選択するように切り換え、その他の信号は制御回路１
で発生した制御信号をそのまま用いた。

【００７２】さらにＢ用ラインメモリ３２３のライトリ
セット信号９１は、切り換えスイッチ５５０を用いて、
ＴＶ信号を表示する場合は遅延回路６００を介した信号
を選択し、パソコン情報を表示する場合は前記遅延回路
６００を介さない信号を選択するように切り換え、その
他の信号は制御回路１で発生した制御信号をそのまま用
いた。

【００７３】図１６及び図１７に示すように回路を構成
することにより、ＴＦＴ液晶パネル４３９がＲ，Ｇ，Ｂ
の順の画素配置をとるパネルであっても、互いに隣合っ
たＢとＲの画素（最初の１ドットを構成する３画素の中
のＢ画素と、その右隣の１ドットを構成する３画素の中
のＲ画素とが隣合う）にＲ用Ａ／Ｄ変換器３１１とＢ用
Ａ／Ｄ変換器（３Ｂ内にあり、図示せず）で同じタイミ
ングでサンプリングしたデータを書き込むことができ
る。

【００７４】図１８にＲ，Ｇ，Ｂ各ラインメモリのライ
トクロックとライトリセットのタイミング関係を示し、
図１９に原色信号をサンプリングするタイミングとサン
プリングした原色信号を書き込むＴＦＴ液晶パネル４３
９上の画素位置との関係を示し、これらを用いて原理を
説明する。

【００７５】Ｒ用ラインメモリ３２１は例えば、ライト
リセットが立ち下がった後、最初のライトクロックの立
ち下がりからデータを書き込み始めるものを使用する。
書き込み時の各ラインメモリのライトリセットとライト
クロックのタイミングが図１８に示すような関係である
とき、Ｒ用ラインメモリ３２１のアドレスＲ１，Ｒ２，
Ｒ３にはｔ₁，ｔ₃，ｔ₅のタイミングでサンプリングさ
れたデータが順に書き込まれる。

【００７６】一方、Ｇ用ラインメモリ３２２のアドレス
Ｇ１，Ｇ２，Ｇ３には、位相ずらし回路２０２の働きに
より、ｔ₂，ｔ₄，ｔ₆のタイミングでサンプリングされ
たデータが順に書き込まれる。また、Ｂ用ラインメモリ
３２３のアドレスＢ１，Ｂ２，Ｂ３には、ライトアドレ
スを初期値にリセットするライトリセット信号９１が、
遅延回路６００で遅らされることから、ｔ₃，ｔ₅，ｔ₇
のタイミングでサンプリングされたデータが順に書き込
まれる。

【００７７】そして、読み出し時には３色共通のクロッ
ク及びリセット信号を用いて同時に読みだして画素配置
がＲ，Ｇ，Ｂの順のＴＦＴ液晶パネル４３９上の各画素
に同時に書き込むことにより、図１９に示すように、あ
るドットを構成する画素Ｒ₁，Ｇ₁，Ｂ₁にそれぞれ、
ｔ₁，ｔ₂，ｔ₃のタイミングでサンプリングしたデータ
を書き込むことができる。さらに、図１８において、Ｒ
用ラインメモリ３２１とＧ用ラインメモリ３２２のライ
トリセットはｔ₀〜ｔ₁の間であれば別にしてもよい。

【００７８】図１７における遅延回路６００の構成例を
図２０に示す。図２０において、ラッチＬＡはラインメ
モリのライトリセット信号９１をＢ用のライトクロック
でラッチし、Ｂ用ラインメモリ３２３のライトリセット
がかかるタイミングをＲ，Ｇ用に対して１クロック遅延
させる。

【００７９】この動作を図２１を用いて説明する。ライ
トリセット信号９１とＢ用のライトクロックが例えば、
図２１の（ａ），（ｂ）に示すようなタイミング関係で
あるとすると、ラッチＬＡはクロックの立上りでラッチ
するため、その出力は図２１の（ｃ）に示すような波形
となる。

【００８０】これをＢ用のライトリセットとすることに
より、Ｂ用ラインメモリ３２３はライトアドレスをライ
トリセットの立ち下がりで０クリアし、ライトクロック
の立ち下がるタイミングでデータを書き込むのでＢ用ラ
インメモリ３２３には破線（イ）のタイミングのデータ
から書き込まれていたのを、１クロック遅れた（ロ）の
タイミングのデータから書き込むことになる。すなわ
ち、データをＢ用ラインメモリの１つ前のアドレスに書
き込むことができる。

【００８１】以下、図１６に戻り、全体の回路動作を説
明する。Ａ／Ｄ変換器３１１は入力したＲの原色信号を
ディジタル信号に変換し出力する。ＴＶ信号を表示する
場合は、ラインメモリ３２１〜３２３は制御回路１で発
生された制御信号を基に入力した原色信号を倍速変換
し、出力する。

【００８２】その時、既に説明したように、このライン
メモリ制御信号９のうち、ラインメモリ３２３のライト
リセット信号９１に遅延回路６００を介した信号を用い
ているため、ＢのデータをＲとＧに対して１つ前のアド
レスに書き込んでいる。そして３色とも同じアドレスを
同時に読みだして出力することにより、図１９に示すよ
うにＴＦＴ液晶パネル４３９がＲ，Ｇ，Ｂの順の画素配
置をとるパネルであっても、同時にサンプリングしたＢ
とＲをそれぞれ互いに隣合った画素Ｂ₁，Ｒ₂に書き込む
ことができる。

【００８３】一方、パソコン情報を表示するときには、
図１７で切り換えスイッチ５５０で遅延回路６００を介
していないＢ用のライトリセット信号を選択し、３色と
も同じアドレスに書き込んで同時に読み出すのでＴＦＴ
液晶パネル４３９上の各画素位置に正しいデータを書き
込むことができ、ＴＶ信号を表示するときにもパソコン
情報を表示するときにも良好な画像観視が可能である。

【００８４】図１６に示した本発明の第４の実施例にお
いて、ラインメモリ制御回路１１の他の構成例を図２２
に示す。制御回路１で発生したラインメモリのリードリ
セット信号９２に遅延回路６０１を介した信号をＲ用ラ
インメモリ３２１とＧ用ラインメモリ３２２のリードリ
セット信号としている。

【００８５】これにより、書き込み時にはＲ，Ｇ，Ｂの
原色信号を３色とも同じアドレスに書き込むが、読み出
す時にはＢの原色信号をＲ，Ｇの原色信号に対して１ア
ドレス先に読み出すことになる。従って、Ｒ，Ｇ，Ｂの
原色信号と、それらが書き込まれるＴＦＴ液晶パネル４
３９上の画素位置との関係は図１９のそれと同じにな
る。よって、ラインメモリ制御回路１１を図２２のよう
に構成しても図１７のように構成した場合と同様な効果
がある。

【００８６】図１６に示した本発明の第４の実施例にお
いて、ラインメモリ制御回路１１の別の構成例を図２３
に示す。制御回路１で発生したラインメモリのライトク
ロック９３にクロック間引き回路７００を介した信号を
Ｂ用ラインメモリ３２３のライトクロックとしている。

【００８７】クロック間引き回路７００の動作を図２４
を用いて説明する。ラインメモリのライトリセットとラ
イトクロックのタイミングが、例えば、図２４の
（ａ），（ｂ）のような関係である時、ラインメモリは
ライトアドレスをライトリセットの立ち下がりで０クリ
アし、ライトクロックの立ち下がるタイミングでデータ
を書き込むので破線（イ）のタイミングのデータから書
き込まれる。

【００８８】しかし、クロック間引き回路７００によっ
て最初のクロックを（ｃ）に示すように間引くことによ
り、破線（ロ）のタイミングのデータから書き込むこと
ができる。よって、書き込み時にはＢの原色信号をＲ，
Ｇの原色信号に対して１アドレス先に書き込み、読みだ
し時には３色同時に読み出すことになる。

【００８９】従って、Ｒ，Ｇ，Ｂの原色信号と、それら
が書き込まれるＴＦＴ液晶パネル４３９上の画素位置と
の関係は図１９のそれと同じになる。よって、ラインメ
モリ制御回路１１を図２３のように構成しても図１７の
ように構成した場合と同様な効果がある。

【００９０】図１６に示した本発明の第４の実施例にお
いて、ラインメモリ制御回路１１の更に他の構成例を図
２５に示す。制御回路１で発生したラインメモリのリー
ドクロック９４にクロック間引き回路７００を介してい
る。これにより、書き込み時にはＲ，Ｇ，Ｂの原色信号
を３色とも同じアドレスに書き込むが、読み出す時には
Ｂの原色信号をＲ，Ｇの原色信号に対して１アドレス先
に読み出すことになる。

【００９１】従って、Ｒ，Ｇ，Ｂの原色信号と、それら
が書き込まれるＴＦＴ液晶パネル４３９上の画素との関
係は図１９のそれと同じになる。よって、ラインメモリ
制御回路１１を図２５のように構成しても図１７のよう
に構成した場合と同様な効果がある。

【００９２】

【発明の効果】以上説明したように、本発明によれば、
入力するＧの原色信号をアナログ／ディジタル変換する
際に用いるサンプリングクロック、或いは水平走査回路
において用いるサンプリングクロック、の位相を、入力
するＢとＲの原色信号について用いるサンプリングクロ
ックの位相に対して、１８０°ずらし、それによって
Ｇ，Ｂ，Ｒの原色信号をサンプリングすることにより、
位相ずらしなしのクロックでサンプリングする場合に比
べて、充分良い画質を維持することができ、サンプリン
グクロックの位相ずらしを１２０°行う従来技術に比べ
ては、回路規模を大幅に簡略化して、コスト低減を図り
得るという利点がある。

【００９３】また１ドットを構成する３画素の画素配置
がＲ，Ｇ，Ｂの順に配置されているＴＦＴ液晶パネルを
対象とする場合でも、本発明を適用し、同等の利点を得
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】図１におけるＡ／Ｄ変換部３１と位相ずらし回
路２の詳細を示す回路図である。

【図３】図１において、ＴＶ信号を表示する時の、各部
信号のタイミング関係を示すタイミング図である。

【図４】図１において、パソコン情報信号を表示する時
の、各部信号のタイミング関係を示すタイミング図であ
る。

【図５】本発明の第２の実施例の構成を示すブロック図
である。

【図６】図５における水平走査回路の詳細を示す回路図
である。

【図７】図５において、ＴＶ信号を表示する時の、各部
信号のタイミング関係を示すタイミング図である。

【図８】図５において、パソコン情報信号を表示する時
の、各部信号のタイミング関係を示すタイミング図であ
る。

【図９】本発明の第３の実施例の構成を示すブロック図
である。

【図１０】パソコン情報を表示する時の液晶パネル上の
画素とそれらに書き込まれる原色信号とのタイミング関
係を示すタイミング図である。

【図１１】テレビジョン信号を、従来技術（位相ずらし
なし）により、液晶パネル上に表示するときのサンプリ
ングタイミングと画素位置の関係を示すタイミング図で
ある。

【図１２】テレビジョン信号を、従来技術（位相ずらし
１２０°）により、液晶パネル上に表示するときのサン
プリングタイミングと画素位置の関係を示すタイミング
図である。

【図１３】従来技術（位相ずらしなし及び位相ずらし１
２０°）により、斜め線を液晶パネル上に表示したとき
の画面の模式図である。

【図１４】画像信号を本発明（位相ずらし１８０°）に
より、液晶パネル上に表示するときのサンプリングタイ
ミングと画素位置の関係を示すタイミング図である。

【図１５】本発明（位相ずらし１８０°）により、斜め
線を液晶パネル上に表示したときの画面の模式図であ
る。

【図１６】本発明の第４の実施例の構成を示すブロック
図である。

【図１７】図１６におけるラインメモリ制御回路の一具
体例を示す回路図である。

【図１８】図１６におけるラインメモリの制御信号のタ
イミング関係を示すタイミング図である。

【図１９】図１６の実施例のＡ／Ｄ変換器のサンプリン
グタイミングと原色信号が書き込まれる液晶パネル上の
画素位置との関係を示す説明図である。

【図２０】図１７における遅延回路の具体例を示す回路
図である。

【図２１】図２０に示す遅延回路の動作を示すタイミン
グ図である。

【図２２】図１６におけるラインメモリ制御回路の別の
具体例を示す回路図である。

【図２３】図１６におけるラインメモリ制御回路の他の
具体例を示す回路図である。

【図２４】図２３のクロック間引き回路の動作を示すタ
イミング図である。

【図２５】図１６におけるラインメモリ制御回路の更に
他の具体例を示す回路図である。

【符号の説明】

１…制御回路、２…位相ずらし回路、３Ｒ，３Ｇ，３Ｂ
…ビデオ信号処理回路、１１…ラインメモリ制御回路、
２１…インバ−タ、３１…Ａ／Ｄ変換部、３１１…Ｇ用
Ａ／Ｄ変換器、３１２…Ｂ用Ａ／Ｄ変換器、３１３…Ｒ
用Ａ／Ｄ変換器、３２…倍速変換回路、３３…多階調化
回路，４…液晶モジュ−ル、４１１，４１２，４１３，
…水平走査回路、４１２１…Ｇ用シフトレジスタ、４１
２２…Ｂ用シフトレジスタ、４１２３…Ｒ用シフトレジ
スタ、４１２４〜４１２６…トランジスタ、４２…垂直
走査回路、４３，４３９…ＴＦＴ液晶パネル、４４…パ
ソコン情報表示用液晶モジュ−ル、５…切換制御回路、
５１，５２，５３，５４…切換スイッチ、２０２…位相
ずらし回路、６００，６０１…遅延回路、７００…クロ
ック間引き回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者井上文夫神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者甲展明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者片岡博神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (56)参考文献特開昭47−18433（ＪＰ，Ａ) 特開平２−74990（ＪＰ，Ａ) 特開平２−82294（ＪＰ，Ａ) 特開平２−82295（ＪＰ，Ａ) 特開平３−180890（ＪＰ，Ａ) 特開平４−68894（ＪＰ，Ａ) 特開平４−237094（ＪＰ，Ａ) 特開平４−365288（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/20 G09G 3/36 G02F 1/133

Claims

(57)【特許請求の範囲】

【請求項１】表示すべき画像信号を３原色信号として
入力され、ディジタル変換して出力する各原色信号対応
のＡ／Ｄ変換器と、前記画像信号に含まれる同期信号を
取り込み、サンプリングクロックを含む各種タイミング
信号を作成して出力する制御回路と、マトリクス表示パ
ネルと、前記制御回路からのタイミング信号により駆動
されて垂直方向に前記マトリクスパネルを走査する垂直
走査回路と、前記Ａ／Ｄ変換器からの表示すべきディジ
タル信号を入力されて水平方向に走査しながら前記マト
リクスパネルに書き込む水平走査回路と、から成り、前
記マトリクスパネルに画像を表示するマトリクス表示装
置において、前記制御回路から緑の原色信号に対応するＡ／Ｄ変換器
へ供給されるサンプリングクロックの位相と、該制御回
路から赤と青のそれぞれの原色信号に対応する二つのＡ
／Ｄ変換器へ共通に供給されるサンプリングクロックの
位相と、を相互に１８０度ずらす位相ずらし回路を設け
たことを特徴とするマトリクス表示装置。
【請求項２】表示すべき画像信号に含まれる同期信号
に基づいて、サンプリングクロックを含む各種タイミン
グ信号を作成して出力する制御回路と、マトリクス表示
パネルと、前記制御回路からのタイミング信号により駆
動されて前記マトリクスパネルを走査する垂直走査回路
と、前記制御回路から出力されたサンプリングクロック
に基づいて、前記画像信号に含まれる赤、緑、青の原色
信号を前記マトリクス表示パネルに書き込むための第
１，第２，第３のシフトレジスタを含む水平走査回路と
を有するマトリクス表示装置において、前記緑の原色信号を前記マトリクス表示パネルに書き込
むための第２のシフトレジスタに供給されるサンプリン
グクロックの位相と、前記赤，青の原色信号を各々前記
マトリクス表示パネルに書き込むための第１，第３のシ
フトレジスタに供給されるサンプリングクロックの位相
とを、相互に１８０度ずらす位相ずらし回路を設けたこ
とを特徴とするマトリクス表示装置。
【請求項３】表示すべき画像信号を３原色信号として
入力され、ディジタル変換して出力する各原色信号対応
のＡ／Ｄ変換器と、該Ａ／Ｄ変換器からのディジタル信
号を入力され、その走査速度を倍にして出力する倍速変
換回路と、前記Ａ／Ｄ変換器からのディジタル信号と前
記倍速変換回路からの出力とを切り換えて出力する切換
回路と、該切換回路からの出力を入力され、表示画像濃
度の階調を多階調化する処理を施して出力する多階調化
回路と、前記画像信号に含まれる同期信号を取り込み、
サンプリングクロックを含む各種タイミング信号を作成
して出力する制御回路と、マトリクス表示パネルと、前
記制御回路からのタイミング信号により駆動されて垂直
方向に前記マトリクスパネルを走査する垂直走査回路
と、前記多階調化回路からの表示すべきディジタル信号
を入力されて水平方向に走査しながら前記マトリクスパ
ネルに書き込む水平走査回路と、から成り、前記マトリ
クスパネルに画像を表示するマトリクス表示装置におい
て、前記制御回路から緑の原色信号に対応するＡ／Ｄ変換器
へ供給されるサンプリングクロックの位相と、該制御回
路から赤と青のそれぞれの原色信号に対応する二つのＡ
／Ｄ変換器へ共通に供給されるサンプリングクロックの
位相と、を相互に１８０度ずらす位相ずらし回路を設け
たことを特徴とするマトリクス表示装置。
【請求項４】請求項３に記載のマトリクス表示装置に
おいて、前記倍速変換回路が、ラインメモリから成るこ
とを特徴とするマトリクス表示装置。
【請求項５】請求項４に記載のマトリクス表示装置に
おいて、マトリクス表示パネルの１ドットを構成する３
画素が、観視側から見て、水平走査方向に左側から赤，
緑，青の順に配置された３画素からなるとき、Ａ／Ｄ変
換器によって同じタイミングでサンプリングした赤と青
の原色信号をそれぞれ書き込む各ラインメモリのうち、
水平走査線上で右隣のドットを構成する３画素の中の赤
の画素と隣合っている、当該ドットを構成する３画素の
中の画素青、に対応した青用ラインメモリの、ライトア
ドレスを初期値にクリアするライトリセット信号が、当
該ドットを構成する３画素の中の画素赤に対応した赤用
ラインメモリのそれに対して、ライトクロック１クロッ
ク分遅れて、機能するようにライトリセット信号を遅延
させる遅延回路を設けたことを特徴とするマトリクス表
示装置。
【請求項６】請求項４に記載のマトリクス表示装置に
おいて、マトリクス表示パネルの１ドットを構成する３
画素が、観視側から見て、水平走査方向に左側から赤，
緑，青の順に配置された３画素からなるとき、Ａ／Ｄ変
換器によってサンプリングした赤，緑，青の原色信号を
書き込むそれぞれのラインメモリにおいて、書き込み時
にはＡ／Ｄ変換器で同時にサンプリングした赤，青の原
色信号をそれぞれ書き込む赤用と青用のラインメモリ
の、ライトアドレスを初期値にクリアするライトリセッ
トが同時にかかり、読み出し時に赤，緑用それぞれのラ
インメモリのリードリセットが、右隣のドットを構成す
る３画素の中の赤の画素と隣合っている、当該ドットを
構成する３画素の中の画素青に対応した青用ラインメモ
リのそれに対して、リードクロック１クロック分遅れて
機能するようにリードリセット信号を遅延させる遅延回
路を設けたことを特徴とするマトリクス表示装置。
【請求項７】請求項４に記載のマトリクス表示装置に
おいて、マトリクス表示パネルの１ドットを構成する３
画素が、観視側から見て、水平走査方向に左側から赤，
緑，青の順に配置された３画素からなるとき、Ａ／Ｄ変
換器によって同じタイミングでサンプリングした赤と青
の原色信号をそれぞれ書き込む各ラインメモリのうち、
右隣のドットを構成する３画素の中の赤の画素と隣合っ
ている、当該ドットを構成する３画素の中の青の画素用
のラインメモリのライトリセットが、当該ドットを構成
する３画素の中の赤用のラインメモリのそれに対して、
ライトクロック１クロック分遅れてかかるように、ライ
トクロックを１クロック分間引く、クロック間引き回路
を設けたことを特徴とするマトリクス表示装置。
【請求項８】請求項４に記載のマトリクス表示装置に
おいて、マトリクス表示パネルの１ドットを構成する３
画素が、観視側から見て、水平走査方向に左側から赤，
緑，青の順に配置された３画素からなるとき、Ａ／Ｄ変
換器によってサンプリングした赤，緑，青の原色信号を
書き込むそれぞれのラインメモリにおいて、書き込み時
には赤，青用それぞれのラインメモリのライトリセット
が同時に機能するようにし、読み出し時には赤，緑用そ
れぞれのラインメモリのリードリセットが、右隣のドッ
トを構成する３画素の中の赤の画素と隣合っている、当
該ドットを構成する３画素の中の画素青に対応した青用
ラインメモリのそれに対して、リードクロック１クロッ
ク分遅れて機能するようにリードクロックを１クロック
分間引く、クロック間引き回路を設けたことを特徴とす
るマトリクス表示装置。
【請求項９】請求項１，２又は３に記載のマトリクス
表示装置において、前記位相ずらし回路を接続から外し
て、赤、青、緑の原色信号に対して同位相の共通のサン
プリングクロックを割り当てるか、前記位相ずらし回路
を接続に加えて、赤、青の原色信号と緑の原色信号とで
は１８０度、位相をずらしたサンプリングクロックを割
り当てるか、を切り換える位相切換回路を設けたことを
特徴とするマトリクス表示装置。
【請求項１０】画像信号とともに入力される同期信号
に基づいて、クロック信号及びタイミング信号を作成し
て出力する制御回路と、マトリクス表示パネルと、前記
制御回路からのタイミング信号により駆動されて前記マ
トリクスパネルを走査する垂直走査回路と、前記制御回
路から出力されたクロック信号に基づいて、前記画像信
号に含まれる赤、緑、青の原色信号を各々前記マトリク
ス表示パネルに書き込むための水平走査回路とを有する
マトリクス表示装置において、前記赤または青の原色信
号を前記マトリクス表示パネルに書き込むためのクロッ
ク信号の極性を反転して、前記緑の原色信号を前記マト
リクス表示パネルに書き込むためのクロック信号を得る
ようにしたことを特徴とするマトリクス表示装置。