JP3230405B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばカメラ一体型Ｖ
ＴＲや液晶プロジェクタ等に用いられる液晶表示装置及
びその駆動方法に関し、更に詳しくは、垂直解像度の高
い高画素液晶表示装置の駆動方法を改善した液晶表示装
置及びその駆動方法に関する。

【０００２】

【従来の技術】近年、カメラ一体型ＶＴＲや液晶プロジ
ェクタに代表される液晶表示装置付機器の普及とともに
液晶表示装置への高性能化の要求が高まり、液晶表示装
置の高解像度化や高画質化が進行している。このような
状況の下で、液晶表示装置も大型の液晶パネル及び映像
を数十倍に拡大して表示する液晶プロジェクタ用パネル
を中心に高解像度化が進み、有効走査線数４８０本を備
えた高画素液晶表示装置が現出している。

【０００３】一方、テレビジョンの走査方式はアナログ
信号の帯域圧縮法である飛越し走査方式（以下、単に
「インタレース」と記す）が採用されている。前述の高
画素液晶表示装置でテレビジョン信号（ビデオ信号）を
再生しようとする場合、インタレース信号を順次走査方
式（以下、単に「ノンインタレース」と記す）に変換し
てインタレース信号に無い走査線を新たに生成して表示
する必要がある。つまり、液晶表示装置の駆動方法は交
流駆動が原則であり、このため電子式ビューファインダ
ＥＶＦ(Electronic View Finder)等の画素数の少ない液
晶表示装置では走査線数を有効走査線数の半分の略２４
０本として交流駆動していた。しかし、前述の高画素液
晶表示装置では有効走査線数略４８０本を備えているた
め、インタレース信号に存在しない走査線（ライン）を
生成するノンインタレース変換が必要となるためであ
る。このように１フィールドのインタレース信号をノン
インタレース変換して新たな補間走査線を生成する方法
の主なものとして次の２方式が知られている。

【０００４】その一つは、ライン補間方式であり前記ラ
イン補間方式は、同一フィールド内の隣接走査線にライ
ン相関があることを利用して直前の走査線（ライン）を
そのまま用いて補間走査線を生成する方式である。その
二つ目は、フィールド補間方式であり前記フィールド補
間方式は、各フィールド毎に関連するフィールド映像を
入力して表示するものである。即ち、ｎフィールドには
ｎフィールドの映像を入力し、（ｎ＋１）フィールドに
は（ｎ＋１）フィールドの映像を入力し、これらを組み
合わせてフレームとして表示する方式である。また、こ
れらを組み合わせた動き適応型ライン補間方式も存在し
ている。本発明はインタレース信号をノンインタレース
信号に変換するノンインタレース変換回路に係わるもの
であり、以下にその構成例を示して説明する。

【０００５】従来技術の液晶表示装置におけるノンイン
タレース変換回路を図３及び図４を参照して説明する。

【０００６】初めに、図３（ａ）〜（ｃ）を参照して従
来技術の第１例（ライン補間方式）のノンインタレース
変換回路の構成と動作を説明する。同図（ａ）におい
て、一例として示したインタレース変換回路の基本構成
は、インタレース信号である映像信号Ａが入力される入
力端子２、映像信号ＡをＲ、Ｇ、Ｂのコンポーネント信
号に変換するデコーダ３、映像信号Ａから水平同期Ｈ-S
ync や垂直同期Ｖ-Sync を分離・生成する同期分離４、
アナログＲＧＢをディジタルＲＧＢに変換するＡ／Ｄ変
換５、２倍速変換のために１回書込み・２回読出しを行
うラインメモリ６、ディジタルＲＧＢをアナログＲＧＢ
に変換するＤ／Ａ変換７、各種制御信号やクロックを生
成するタイミング・ジェネレータ８、そして映像を映出
する液晶表示装置１で大略構成されている。

【０００７】前記液晶表示装置１の細部構成は、主にサ
ンプルホールドやシフトレジスタでなる水平走査回路９
や、垂直走査回路１０が内挿され、前記水平走査回路９
には信号線Ｃが、前記垂直走査回路１０には走査線（ラ
イン）Ｄがマトリクス状に配列されており、それらの交
差部には図示を省略したが薄膜トランジスタＴＦＴ(Thi
n Film Transistor)等を備えて構成されている。

【０００８】そして、図３（ａ）の入力端子２に入力さ
れたインタレース信号である映像信号Ａはデコーダ３に
入力される。前記デコーダ３ではコンポジットビデオ構
成の映像信号Ａを液晶表示装置１の駆動に適合したＲ、
Ｇ、Ｂのコンポーネント信号に変換するとともにカラ
ー、ピクチャー、色相等の調整回路が付加されて（図示
省略）アナログＲＧＢとして次段のＡ／Ｄ変換５に送出
される。同期分離４は映像信号ＡからＨ-Sync やＶ-Syn
c を分離・生成して次段のタイミング・ジェネレータ８
に送出するとともにＶ-Sync は前記液晶表示装置１に入
力する。Ａ／Ｄ変換５では後述するタイミング・ジェネ
レータ８から出力されたクロック１を基準としてアナロ
グＲＧＢをディジタルＲＧＢに変換する。

【０００９】ラインメモリ６では、詳細は後述するが１
ライン分の映像信号を記憶して、タイミング・ジェネレ
ータ８の発生する制御信号Ｂに応動して２回読出しを行
うことにより２倍速ノンインタレースのディジタルＲＧ
Ｂ信号を生成する。前記ラインメモリ６から出力された
ディジタルＲＧＢは次段のＤ／Ａ変換７によりディジタ
ル→アナログ変換されてノンインタレースのアナログＲ
ＧＢとして液晶表示装置１に入力される。なお、実際の
アナログＲＧＢはシグナルドライバ（図示省略）により
所定レベルの交流信号として液晶表示装置１に印加され
て映像表示の用途に供される。タイミング・ジェネレー
タ８ではＶＣＯ(Voltage Controlled Oscillator：電圧
制御発信器）やＨ-Sync Ｖ-Sync の同期信号を基にクロ
ック１、クロック２、制御信号Ｂ、更に２倍速の水平同
期信号２Ｈ-Sync を生成して、各々Ａ／Ｄ変換５、Ｄ／
Ａ変換７、ラインメモリ６、液晶表示装置１に供給す
る。

【００１０】液晶表示装置１は、前述のＤ／Ａ変換７か
ら入力されたノンインタレースの交流アナログＲＧＢ、
及び２Ｈ−Ｓｙｎｃ Ｖ−Ｓｙｎｃ の同期信号を受取
するとともに水平走査回路９や垂直走査回路１０に供給
する。図示を省略したＴＦＴでは、垂直走査回路１０に
接続された走査線（ライン）Ｄから供給される走査信号
の選択パルス入力に応動して、水平走査回路９に接続さ
れた信号線Ｃを介して映像信号を取り込む。映像信号は
蓄積容量及び液晶セル（図示省略）に供給される。前記
液晶セルでは各画素の映像レベルに応じて供給された映
像信号電圧により液晶分子を印加電圧方向に捩れて倒立
させ、この液晶分子と偏光板による旋光性を利用して液
晶表示装置１の画像表示がなされる。

【００１１】図３（ｂ）を参照して第１例の従来技術の
ノンインタレース変換回路のタイミングチャート図を説
明する。図３（ｂ）において、前述のラインメモリにイ
ンタレースのディジタルＲＧＢが入力されてノンインタ
レース変換回路の動作がスタートする。前記ラインメモ
リには（ｎ−１）Ｈ、ｎＨ、（ｎ＋１）Ｈの各ラインに
対応した入力信号が入力される。そして、タイミング・
ジェネレータが発生する制御信号を基に２倍速処理にお
ける読出し動作を行い、出力信号（ｎ−１）Ｈ・（ｎ−
１）Ｈ、ｎＨ・ｎＨ、（ｎ＋１）Ｈ・（ｎ＋１）Ｈの倍
速信号を出力する。

【００１２】更に、図３（ｃ）を参照して第１例の従来
技術の液晶表示装置の表示例を説明する。図３（ｃ）に
おいて、インタレース処理の場合、ｉ）２フィールド合
成映像はｉｉ）２フィールド各々の表示映像に分解する
ことができる。つまり、ｎフィールドでは図示の如き１
フィールド分の映像が表示され、（ｎ＋１）フィールド
では１ラインずれた１フィールドの間欠映像が表示さ
れ、これらが合成されて１フレームが構成さている。ま
た、ノンインタレース処理の場合、ｉ）２フィールド合
成映像はｉｉｉ）ライン補間における表示映像として表
示される。つまり、ライン補間方式であるため、ｎフレ
ームの表示映像は例えば１ラインと２ラインに同一映像
が合成されて表示される。同様に、（ｎ＋１）フレーム
の表示映像は１ラインと２ラインに同一映像が合成され
て表示されることになる。

【００１３】次に、図４（ａ）、（ｂ）を参照して従来
技術の第２例（フィールド補間方式）のノンインタレー
ス変換回路の構成と動作を説明する。同図（ａ）におい
て、第２例の従来技術のノンインタレース変換回路の回
路構成は、入力端子、デコーダ、同期分離とを第１例と
同一構成要素として備え（図示省略）、新たにＡ／Ｄ変
換１５、奇数フィールド（以下、単に「Ｏｄｄ」と記
す）用のフィールドメモリ１１や、偶数フィールド（以
下、単に「Ｅｖｅｎ」と記す）用のフィールドメモリ１
２、これらを加算するＯｄｄ・Ｅｖｅｎ加算器１３、Ｄ
／Ａ変換１７、タイミング・ジェネレータ／メモリ・コ
ントローラ１８、そして水平走査回路９や垂直走査回路
１０が内挿された液晶表示装置１等を備えて構成されて
いる。

【００１４】そして、Ａ／Ｄ変換１５にはコンポーネン
ト信号であるアナログＲＧＢが入力される。前記Ａ／Ｄ
変換１５ではタイミング・ジェネレータ／メモリ・コン
トローラ１８から出力されるクロック１を基準としてデ
ィジタルＲＧＢに変換後、Ｏｄｄフィールド信号はＯｄ
ｄ用フィールドメモリ１１に、Ｅｖｅｎフィールド信号
はＥｖｅｎ用フィールドメモリ１２に各々入力される。

【００１５】Ｏｄｄ用フィールドメモリ１１やＥｖｅｎ
用フィールドメモリ１２では、１フィールド分の映像信
号を記憶して、前記タイミング・ジェネレータ／メモリ
・コントローラ１８が発生する制御信号Ｅを基に、倍速
ディジタルＲＧＢ（Ｏｄｄ）や倍速ディジタルＲＧＢ
（Ｅｖｅｎ）を生成して次段のＯｄｄ・Ｅｖｅｎ加算器
１３に出力する。前記Ｏｄｄ・Ｅｖｅｎ加算器１３では
倍速処理された各フィールド信号をタイミング・ジェネ
レータ／メモリ・コントローラ１８が発生する制御信号
Ｆを基に、前後２フィールドから１ラインずつ交互に読
出すことによりノンインタレース映像を生成する。Ｄ／
Ａ変換１７では、クロック２を基にディジタル→アナロ
グ変換後、終段の液晶表示装置１に出力する。タイミン
グ・ジェネレータ／メモリ・コントローラ１８は前述の
ような各種処理回路に必要な制御信号であるクロック
１、２、制御信号Ｅ、Ｆ、倍速水平同期信号である２Ｈ
Sync等を生成して出力する。

【００１６】また、図４（ｂ）を参照して第２例の従来
技術のノンインタレース変換回路のタイミング図を説明
する。 １）Ｏｄｄ＋Ｅｖｅｎを示す図において、Ｏｄｄ用フィ
ールドメモリにＯｄｄの入力信号（ｎ−１）Ｈ、ｎＨ、
（ｎ＋１）Ｈが入力され、Ｅｖｅｎ用フィールドメモリ
にＥｖｅｎの入力信号（ｎ＋２６２）Ｈ、（ｎ＋２６
３）Ｈ、（ｎ＋２６４）Ｈが入力されたとすると、これ
らのＯｄｄ信号やＥｖｅｎ信号は前述のＯｄｄ用フィー
ルドメモリやＥｖｅｎ用フィールドメモリにて２倍速処
理されるとともにＯｄｄ・Ｅｖｅｎ加算器にて加算・合
成されて各フィールド毎のライン出力を得る。つまり、
１）Ｏｄｄ＋Ｅｖｅｎを示す図における出力信号は（ｎ
−１）Ｈ、（ｎ＋２６２）Ｈ、ｎＨ、（ｎ＋２６３）
Ｈ、（ｎ＋１）Ｈ、（ｎ＋２６４）Ｈの１ライン毎にフ
ィールド信号が異なる合成信号を得る。

【００１７】第２フレームに移行して、２）Ｅｖｅｎ＋
Ｏｄｄを示す図においても同様に、Ｅｖｅｎ用フィール
ドメモリにＥｖｅｎの入力信号（ｎ＋２６１）Ｈ、（ｎ
＋２６２）Ｈ、（ｎ＋２６３）Ｈと入力され、Ｏｄｄ用
フィールドメモリに入力信号（ｎ−１）Ｈ、ｎＨ、（ｎ
＋１）Ｈと入力されたとすると、これらのＥｖｅｎ信号
とＯｄｄ信号は前述のＥｖｅｎ用フィールドメモリやＯ
ｄｄ用フィールドメモリにて２倍速処理されるとともに
Ｏｄｄ・Ｅｖｅｎ加算器にて加算・合成されて出力信号
として（ｎ＋２６１）Ｈ、（ｎ−１）Ｈ、（ｎ＋２６
２）Ｈ、ｎＨ、（ｎ＋２６３）Ｈ、（ｎ＋１）Ｈの１ラ
イン毎にフィールド信号が異なる合成信号を得る。

【００１８】

【発明が解決しようとする課題】しかし、従来技術の高
画素液晶表示装置でインタレース表示を行う場合には次
のような問題点がある。その１として、各画素への信号
書込み周期が２倍となりフリッカが目立つ。その２とし
て、直前のフレームで白色（または黒色）だった部分に
新たな映像信号が書込まれた場合、時間方向で積分され
てコントラストが低下する。その３として、インタレー
ス表示用の液晶表示装置として水平電極を１本置きにア
クセスする特別なパネル構造や駆動方式が必要となり汎
用性が損なわれる等の問題点があり、従来技術の液晶表
示装置ではＣＲＴ（ブラウン管）のようにインタレース
信号を自然な画質で表示することは困難であった。

【００１９】また、この高画素液晶表示装置の駆動方法
であるインタレース信号をノンインタレース信号に変換
するノンインタレース変換回路としてライン補間方式
や、フィールド補間方式や、これらを組み合わせた動き
適応型ライン補間方式が存在しているが、各々次のよう
な問題点がある。

【００２０】ライン補間方式は、フィールド内の直前の
走査線をそのまま補間走査線として用いる方式であり、
２本の走査線を同一信号で駆動するため、従来技術の液
晶表示装置の図面を引用するならば、図３（ｃ）に示す
如く横線が太く二重表示され垂直解像度の低下に繋が
り、現行のテレビ放送システムのフルラインを完全に再
現することはできない。また、フィールド補間方式で
は、時間軸のずれた２つの画面を用いてライン加算・合
成するため、動画像の輪郭がギザギザを有して表示され
るという問題点がある。更に、これらを組み合わせた動
き適応型ライン補間方式では、動き信号を検出するため
の動き検出回路や静止画・動画別の処理回路等の大幅な
ハードウェアの追加が必要となり、画質的にも動画物体
の後方に２重像（ゴースト）が視覚される等の問題点が
ある。

【００２１】本発明は以上の点を考慮してなされたもの
で、高画素液晶表示装置のノンインタレース変換回路で
あるライン補間方式における垂直解像度の低下や、フィ
ールド補間方式における動画像の輪郭がギザギザ感、そ
してこれらを組み合わせた動き適応型ライン補間方式に
おけるハードウェアの大幅な追加の必要性等の問題点を
改善し、インタレース信号をＣＲＴのように自然な画質
で表示する液晶表示装置及びその駆動方法を提供しよう
とするものである。

【００２２】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明のインタレース信号を倍速ノンインタレー
ス信号に変換して映像を表示する液晶表示装置では、ア
ナログＲＧＢ信号をディジタルＲＧＢ信号に変換するＡ
／Ｄ変換回路や、インタレース信号を倍速ノンインタレ
ース信号に変換するメモリ回路や、ディジタルＲＧＢ信
号をアナログＲＧＢ信号に変換して倍速映像信号を出力
するＤ／Ａ変換器や、直前の走査線の平均輝度やランダ
ムに算出した所定の電圧レベルを有する階調信号を発生
する階調発生器、これら倍速映像信号や階調信号とを入
力してタイミング・ジェネレータが発するスイッチ信号
を基に切り替えるスイッチ回路を備えた。

【００２３】更に、本発明の液晶表示装置の駆動方法で
は、前記スイッチ回路により倍速映像信号と階調信号と
を１走査線毎に切り替えることとした。また、映像信号
と階調信号とを１走査線毎に切り替えるタイミングは１
フレーム毎に逆転することとして前記課題を解決した。

【００２４】

【作用】本発明の液晶表示装置では、インタレース信号
から倍速映像信号を出力するノンインタレース変換回路
を備えた。また、所定の電圧レベルを有する階調信号を
発生する階調発生器やスイッチ回路を備え、原映像信号
と階調信号を切り替えるようにしたため、液晶表示装置
の反転周波数は２倍速のノンインタレースのまま駆動可
能となり、映像信号はフリッカの目立たないインタレー
スで表示することが可能となる。

【００２５】また、本発明の液晶表示装置の駆動方法で
は、インタレース信号を倍速ノンインタレース信号に変
換するノンインタレース変換回路を備えた。また、飛び
越しデータとなる所定の電圧レベルを有する階調信号を
発生する階調発生器を備え、ノンインタレース変換回路
で生成したインタレース時に存在しない映像信号期間に
は階調発生器で作成した飛び越しデータと置き換え、２
倍速の原映像信号と交互に表示することとしたため、フ
リッカの目立たないインタレース表示をすることができ
る。

【００２６】

【実施例】以下、図１及び図２を参照して本発明の液晶
表示装置及びその駆動方法の実施例を説明する。なお、
従来技術の液晶表示装置及びその駆動方法の構成と同一
の部分には同一の参照符号を付し、それらの構成や動作
の説明を省略する。

【００２７】初めに、図１を参照して本発明の液晶表示
装置におけるノンインタレース変換回路の構成と動作を
説明する。図１（ａ）において本発明のノンインタレー
ス変換回路の構成は、入力端子、デコーダ、同期分離、
Ａ／Ｄ変換等を従来技術のノンインタレース変換回路と
同一構成要素として備え（図示省略）、新たに２倍速処
理のため１回書込み・２回読出しを行いノンインタレー
スのディジタルＲＧＢに変換するラインメモリ２６、デ
ィジタルＲＧＢ→ノンインタレースのアナログＲＧＢ
に変換するＤ／Ａ変換２７、制御信号Ｅ、クロック２、
スイッチ信号、２ＨSync等を発生するタイミング・ジ
ェネレータ２８、階調信号（３ｃｈ）を発生する階調
発生器２１、スイッチ（３ｃｈ）２２、そして液晶表示
装置１で大略構成されている。

【００２８】そして、ラインメモリ２６に入力されたイ
ンタレースのディジタルＲＧＢは、詳細は後述するが１
ライン分の映像信号を記憶して、タイミング・ジェネレ
ータ２８の発生する制御信号Ｅを基に２回読出しを行い
２倍速ノンインタレースのディジタルＲＧＢを生成す
る。ラインメモリ２６から出力されたディジタルＲＧＢ
は次段のＤ／Ａ変換２７によりクロック２を基準として
ディジタル→アナログ変換を行いノンインタレースのア
ナログＲＧＢとしてスイッチ（３ｃｈ）２２に出力さ
れる。

【００２９】更に、本発明の主要部であるスイッチ（３
ｃｈ）２２は、例えばアナログスイッチ等でなり、入力
されたノンインタレースのアナログＲＧＢと、階調発
生器２１で生成された階調信号（３ｃｈ）とを、スイ
ッチ信号を基に１ライン毎に切り替え、インタレース
のアナログＲＧＢを生成して液晶表示装置１に出力す
る。階調発生器２１は、詳細は後述するがビデオ信号に
おけるペディスタル・レベル（略黒色）と白ピークレベ
ル間の所定の電圧レベルである階調信号（３ｃｈ）を
生成して前記スイッチ（３ｃｈ）２２に出力する。

【００３０】タイミング・ジェネレータ２８では、ＶＣ
Ｏ（図示せず）やＨ-Sync 、Ｖ-Sync の同期信号を基に
制御信号Ｅ、クロック２、スイッチ信号、２倍速の２
Ｈ-Sync を生成して、各々ラインメモリ２６、Ｄ／Ａ変
換２７、スイッチ（３ｃｈ）２２、そして液晶表示装置
１に供給する。前記液晶表示装置１は従来技術と同様の
動作で映像を映出する。このように、スイッチ（３ｃ
ｈ）２２でノンインタレースのアナログＲＧＢと階調
信号（３ｃｈ）を切り替えることにより、反転周波数
はノンインタレースのまま、映像信号はフリッカの目立
たないインタレースで表示することが可能となる。

【００３１】次に、図１（ｂ）のタイミング図を参照し
て本発明の液晶表示装置及びその駆動方法の原理を説明
する。

【００３２】図１（ｂ）において、符号は図１（ａ）
を併用して説明するならば、Ｄ／Ａ変換２７から出力さ
れたノンインタレースのアナログＲＧＢであり、符号
は階調発生器２１が発生する飛越しラインのデータとな
る階調信号（３ｃｈ）であり、符号はタイミング・ジ
ェネレータ２８が発生するスイッチ信号であり、そして
符号はスイッチ（３ｃｈ）２２の出力であるインタレ
ースのアナログＲＧＢである。なお、上述の例では、
スイッチ信号が“ハイレベル”の時に原映像信号を、
“ローレベル”で飛越しデータである階調信号を選択す
るものとした。

【００３３】図１（ａ）におけるスイッチ（３ｃｈ）２
２に図１（ｂ）に示す如き（ア）原映像信号と、
（イ）ノンインタレース変換により作成した映像信号が
交互に入力されたものとする。階調信号（３ｃｈ）は
後述する方法により生成される飛び越しデータである。
スイッチ信号は、ノンインタレースのアナログＲＧＢ
と、階調信号（３ｃｈ）とを１ライン毎に交互に選
択するための矩形波であり、液晶表示装置１のカラム
（信号）電極の印加電圧の極性反転波形と同様としても
良い。

【００３４】そして、新たに生成されたインタレースの
アナログＲＧＢの構成は、図示のようにスイッチ信号
が“ローレベル”のとき（ア）原映像信号を出力し、
スイッチ信号が“ハイレベル”のとき（イ）ノンイン
タレース変換により作成した映像信号に代えて階調信号
（飛越しデータ）を出力する。以下同様に（ア）原映像
信号→飛越しデータ→（ア）原映像信号→飛越しデータ
と順次出力するようになされており、この関係は次のフ
レームで逆転する。このように、インタレース時に存在
しない（イ）ノンインタレースにより作成した映像信号
に代えて階調発生器で作成した階調信号（３ｃｈ）を
出力することでインタレースのアナログＲＧＢを構成
することとした。

【００３５】ここで、本発明のポイントである階調信号
（飛び越しデータ）が出力されるラインは、インタレー
ス表示における飛び越し部と同様の役目を果たす。この
階調信号（３ｃｈ）を白レベルや黒レベルに設定すれ
ば、次のフレームで書き込む信号が中間調の場合の液晶
の応答速度を上げる効果や、残像を低減する効果があ
る。但し、白レベル又は黒レベルの表示時間と映像信号
の表示時間が等しいときには、時間的に積分されて信号
のコントラストが低下する。このような場合には、バッ
クライトやディスプレイを視る環境に応じてＲ、Ｇ、Ｂ
の階調レベルを所望の値に設定できるようにボリューム
ＶＲを設けるか、（ア）原映像信号の輝度レベルの平均
値（ＲＧＢ同様）を基に階調信号（３ｃｈ）の電圧レ
ベルを自動的に定めるようにすれば良い。以下、この方
法について説明する。

【００３６】図２を参照して本発明のインタレース変換
回路の階調発生器の構成と動作を説明する。同図（ａ）
はボリュームＶＲ調整型回路、同図（ｂ）はライン毎の
平均値演算による自動調整型回路である。図２（ａ）に
おいて、ボリュームＶＲ調整型回路は、電源ＶＣＣ、ボ
リュームＶＲ、アース端子３１、バッファアンプ３２、
アナログスイッチ等のスイッチ３３、ブランキング信号
を入力する入力端子３４、そして階調信号（３ｃｈ）
を出力する出力端子３５等から構成される。

【００３７】そして、例えば直流５Ｖである電源ＶＣＣ
とアース端子３１間に接続されたボリュームＶＲで所定
の電圧レベルを選択後、バッファアンプ３２によりイン
ピーダンス整合が図られスイッチ３３に入力される。一
方、不図示のタイミング・ジェネレータ等により発生さ
れたブランキング期間Ｈや映像期間Ｊからなるブランキ
ング信号Ｇを入力端子３４から入力する。スイッチ３３
において、例えばブランキング期間Ｈを０Ｖとして、映
像期間Ｊを０〜５Ｖの直流電圧として入力端子３４に入
力する。こうして、ブランキング信号Ｇに同期するよう
に直流電圧を切り替えることにより所定の階調信号（３
ｃｈ）を生成して出力端子３５に出力する。

【００３８】次に、図３（ｂ）における平均値演算によ
る自動調整型回路は、本発明のインタレース変換回路と
同一構成要素であるラインメモリ２６、Ｄ／Ａ変換２
７、スイッチ（３ｃｈ）２２、液晶表示装置１、そして
階調発生器２１を備えて構成される。前記階調発生器２
１の内部構成は平均値演算回路（ＣＰＵ）３６、Ｄ／Ａ
３７、入力端子３８を備えたスイッチ３９等から構成さ
れる。

【００３９】そして、図２（ｂ）のラインメモリ２６に
入力されたインタレース信号であるディジタルＲＧＢ
は、１ライン分の映像信号を記憶して制御信号Ｅを基に
２回読出しを行うことにより２倍速のディジタルＲＧＢ
を出力する。前記ラインメモリ２６から出力された２倍
速のＲ、Ｇ、Ｂの各信号データを例えば１０ビットを階
調発生器２１に取込む。前記階調発生器２１では平均値
演算回路（ＣＰＵ）３６において２進数で加算して平均
値を論理演算する。その時の信号データ数はＲ、Ｇ、Ｂ
各１０ビットの場合は最高処理データ数が、 ６４０×３０＝１９２００個 となるが、全ラインデータを取込む必要はなく、例えば
１ライン当たり１０ポイントの検出数にすることによ
り、 １０×３０＝３００個 の加算で済み、平均値演算回路（ＣＰＵ）の負担を軽減
することができる。

【００４０】その後、階調発生器２１内のＤ／Ａ３７に
おいてディジタル→アナログ変換してスイッチ３９に入
力する。一方、スイッチ３９の入力端子３８には前述と
同様にブランキング信号Ｇが入力されて、前記ブランキ
ング信号Ｇに同期した平均値演算による階調信号（３ｃ
ｈ）をスイッチ（３ｃｈ）２２に印加する。スイッチ
信号は前述のタイミング・ジェネレータ２８から出力
される切り替え信号である。このように階調信号（３ｃ
ｈ）をライン毎に検出して自動調整型回路で生成する
ことにより、表示映像の絵柄に適応した階調信号を得る
ことができ、より自然なインタレース表示を実現するこ
とができる。

【００４１】本発明は前記実施例に限定されず、種々の
実施形態を採ることができる。例えば前記実施例ではラ
イン補間方式に本発明を適用した例について説明した
が、フィールド補間方式や動き適応型ライン補間方式に
も適用可能である。また、本発明の液晶表示装置への入
力信号をアナログとした場合について説明したが、入力
信号がディジタルの場合にはスイッチ回路数が増加する
（フレーム間変調による疑似階調表示ＦＲＣ(Frame Rat
e Control)や誤差拡散等がなければ最高３０ビットのス
イッチ回路数となる）程度の差異があるのみで基本回路
は同様に適用可能である。更に、液晶モード方式には特
に限定されず強誘電液晶やその他のディスプレイデバイ
スにも応用可能なことは言うまでもない。

【００４２】

【発明の効果】以上説明したように、本発明の液晶表示
装置及びその駆動方法によれば、原映像信号と、階調信
号とを切り替えてインタレース信号を生成して表示する
ようにしたため、階調信号が出力されるラインはインタ
レース表示における飛び越し部分の役目を果たし、反転
周波数はノンインタレースのまま、映像信号はフリッカ
の目立たないインタレースで表示することが可能とな
る。

【００４３】また、ノンインタレースのままインタレー
スとほぼ同じ画質で表示できるため、動画時の画ボケや
垂直解像度の劣化のないＣＲＴとほぼ同程度の画質を実
現することが可能となり、ＴＮ液晶で見られる中間調領
域での輝度変化に対する反応の遅さによる残像が低減さ
れる。更に、本発明の液晶表示装置及びその駆動方法は
特別なパネル構造や駆動方式を必要せず、簡単な回路を
付加するだけで実現できるため、状況やユーザの所望に
よりインタレース表示とノンインタレース表示とを切り
替えることができる。

【図面の簡単な説明】

【図１】 本発明の液晶表示装置及びその駆動方法を示
す図であり、（ａ）はノンインタレース変換回路を示す
ブロック図であり、（ｂ）はノンインタレース変換回路
の原理を示すタイミング図である。

【図２】 本発明のノンインタレース変換回路の階調発
生器の構成を示す図であり、（ａ）はボリュームＶＲ調
整型回路のブロック図であり、（ｂ）は平均値演算によ
る自動調整型回路を示すブロック図である。

【図３】 従来技術のノンインタレース変換回路の第１
例を示す図であり、（ａ）はライン補間方式を示すブロ
ック図であり、（ｂ）は入力信号と出力信号を示すタイ
ミングチャート図であり、（ｃ）はインタレース及びノ
ンインタレースの表示例を模式的に示す図である。

【図４】 従来技術のノンインタレース変換回路の第２
例を示す図であり、（ａ）はフィールド補間方式を示す
ブロック図であり、（ｂ）は入力信号と出力信号を示す
タイミングチャート図である。

【符号の説明】

１ 液晶表示装置 2、38 入力端子 ３ デコーダ ４ 同期分離 5、15 Ａ／Ｄ変換 6、26 ラインメモリ 7.17.27 Ｄ／Ａ変換 8、28 タイミング・ジェネレータ ９ 水平走査回路 １０ 垂直走査回路 １１ Ｏｄｄ用フィールドメモリ １２ Ｅｖｅｎ用フィールドメモリ １３ Ｏｄｄ・Ｅｖｅｎ加算器 １８ タイミング・ジェネレータ／メモリ・コントロ
ーラ ２１ 階調発生器 ２２ スイッチ（３ｃｈ） ３１ アース端子 ３２ バッファアンプ 33、39 スイッチ 34、38 入力端子 ３５ 出力端子 ３６ 平均値演算回路（ＣＰＵ） ３７ Ｄ／Ａ Ａ 映像信号 B.E.F 制御信号 Ｃ 信号線 Ｄ 走査線（ライン） Ｇ ブランキング信号 Ｈ ブランキング期間 Ｊ 映像期間 ＶＣＣ 電源 ＶＲ ボリューム ノンインタレースアナログＲＧＢ 階調信号（３ｃｈ） スイッチ信号 インタレースアナログＲＧＢ

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 インタレース信号を倍速ノンインタレー
   ス信号に変換して映像を表示する液晶表示装置であっ
   て、 アナログＲＧＢ信号をディジタルＲＧＢ信号に変換する
   Ａ／Ｄ変換器と、 前記インタレース信号を該倍速ノンインタレース信号に
   変換するメモリ手段と、 前記ディジタルＲＧＢ信号を前記アナログＲＧＢ信号に
   変換して倍速映像信号を出力するＤ／Ａ変換器と、 階調信号を発生する階調発生器と、 前記倍速映像信号と前記階調信号とを切り替えるスイッ
   チ手段と、 前記スイッチ手段を制御するスイッチ信号を発生するタ
   イミング発生器とを具備したことを特徴とする液晶表示
   装置。
2. 【請求項２】 前記階調信号の電圧レベルはテレビジョ
   ン信号の黒レベルから白レベルの間の所定電圧レベルで
   あることを特徴とする請求項１に記載の液晶表示装置。
3. 【請求項３】 前記階調信号の電圧レベルを直前の走査
   線の映像信号の平均輝度から算出する平均値演算手段を
   具備したことを特徴とする請求項１に記載の液晶表示装
   置。
4. 【請求項４】 前記階調発生器は、前記階調信号の電圧
   レベルを１走査線毎に倍速映像信号と無関係に変化させ
   る機能を有することを特徴とする請求項１に記載の液晶
   表示装置。
5. 【請求項５】 前記スイッチ手段は、各フレームの最初
   の走査線以降から前記倍速映像信号と前記階調信号とを
   フレーム毎に交互に切り替える制御手段を有しているこ
   とを特徴とする請求項１に記載の液晶表示装置。
6. 【請求項６】 インタレース信号を倍速ノンインタレー
   ス信号に変換して映像を表示する液晶表示装置の駆動方
   法であって、 アナログＲＧＢ信号をディジタルＲＧＢ信号に変換する
   Ａ／Ｄ変換手段と、 前記インタレース信号を該倍速ノンインタレース信号に
   変換するメモリ手段と、 前記ディジタルＲＧＢ信号を前記アナログＲＧＢ信号に
   変換して倍速映像信号を出力するＤ／Ａ変換手段と、 階調信号を発生する階調発生手段と、 前記倍速映像信号と前記階調信号とを入力して切り替え
   るスイッチ手段と、 前記スイッチ手段を制御するスイッチ信号を発生するタ
   イミング発生手段とを備え、 前記スイッチ手段により前記倍速映像信号と前記階調信
   号とを１走査線毎に切り替えることを特徴とする液晶表
   示装置の駆動方法。
7. 【請求項７】 前記階調信号の電圧レベルはテレビジョ
   ン信号の黒レベルから白レベルの間の所定電圧レベルで
   あることを特徴とする請求項６に記載の液晶表示装置の
   駆動方法。
8. 【請求項８】 前記階調信号の電圧レベルを直前の走査
   線の映像信号の平均輝度から算出することを特徴とする
   請求項６に記載の液晶表示装置の駆動方法。
9. 【請求項９】 前記階調発生器は、前記階調信号の電圧
   レベルを１走査線毎に倍速映像信号と無関係に変化させ
   ることを特徴とする請求項６に記載の液晶表示装置の駆
   動方法。
10. 【請求項１０】 前記スイッチ手段は、各フレームの最
    初の走査線以降から前記倍速映像信号と前記階調信号と
    をフレーム毎に交互に切り替えることを特徴とする請求
    項６に記載の液晶表示装置の駆動方法。