JPH07175451A

JPH07175451A - 液晶表示装置

Info

Publication number: JPH07175451A
Application number: JP34430993A
Authority: JP
Inventors: Ken Yoshino; 研吉野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1993-12-17
Filing date: 1993-12-17
Publication date: 1995-07-14

Abstract

(57)【要約】【目的】走査周波数を上げ、演算回路を用いずに走査
電極を補間することが可能な液晶表示装置を実現する。【構成】液晶表示装置１０は、アスペクト比が異なる
画像を表示可能なワイドアスペクト比液晶表示パネル１
１、信号電極を複数フレームで時分割駆動する信号電極
駆動回路１２、走査電極駆動回路１３、同期処理回路１
４、Ａ／Ｄ変換器１５、メモリ１６及びコントローラ１
７から構成され、走査電極駆動回路１３は、２−４デコ
ーダ２１，２２、シフトレジスタ回路２４〜３３、レベ
ルシフタ３４〜４１を備え、フレームメモリ１６に格納
した表示データを所定のタイミングで４回読出すように
してフレーム周波数を上げるようにするとともに、ズー
ム時には、コントローラ１７からの制御信号によって制
御される２−４デコーダ２１，２２のデコード出力によ
り、時分割された各フィールドにおいて各信号電極に供
給される表示データｙ2〜ｙ8を組み合わせ、この組み合
わせた表示データｙ2〜ｙ8に対応して走査電極Ｘ1〜Ｘ8
を駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型の液晶表
示パネルを用いて階調表示を行なう液晶表示装置に関
し、詳細には、走査電極補間を行なう液晶表示装置に関
する。

【０００２】

【従来の技術】液晶テレビ画面の表示では、高解像度、
高階調性、高速応答、高コントラストなどの高性能で高
品質の表示機能が要求される。表示方式としてはＴＮ
（Twisted Nematic）形、ＳＴＮ（Supertwisted Nemati
c）形などが用いられ、駆動方式にはＴＦＴ（Thin Film
Transistor）を用いたアクティブマトリクス駆動と単
純マトリクス駆動が採用されている。液晶表示装置には
上記単純マトリクス方式とＴＦＴ方式があり、画質も応
答速度もＴＦＴの方が優れているといわれている。すな
わち、単純マトリクスは、 i)累積応答性の影響で応答時間が遅い、 ii)高デューティのためマージンが小さくなりコントラ
ストが低い、という欠点がある。

【０００３】特に、液晶の応答性は遅く、ＳＴＮを採用
するとコントラストは向上するものの更に応答性が悪く
なる。

【０００４】また、このような従来の液晶表示装置にあ
っては、制御ビット数により画質が決定されるため、高
画質の表示を得ようとすれば回路規模や配線数が増大し
てしまうという問題点があった。例えば、パルス幅変調
（ＰＷＭ：pulse width modulation）により液晶に階調
表示させる液晶駆動回路においてビット数を減らすこと
ができれば配線数や回路規模を削減することができ、装
置コスト低減が可能となるが、ビット数を落とさずに画
質を向上させるのは困難であった。

【０００５】さらに、液晶表示パネルは一般に累積応答
効果によって作動するため、応答速度が遅いという性質
がある。

【０００６】ところで、テレビ画面等の表示画面の大き
さ、形、縦横比（アスペクト比）を一括して画面方式と
呼び、臨場感を高めるには画面面積の拡大が極めて有効
である。しかし、実際の家庭における使用条件を考える
と、画面サイズや視距離にはおのずから制限が生ずる。

【０００７】一般に画面面積が大きくなるにつれてより
広いアスペクト比が好まれる傾向にあり、５：３が最も
好まれている。一方、映画のアスペクト比は約１：１．
３〜１：２．７と非常に広範囲にわたっており、これら
を共通に利用できる画面範囲が最も広くとれるアスペク
ト比は１６：９となり５：３と極めて近い。

【０００８】また、アスペクト比が１６：９の表示画面
上で、アスペクト比が異なる画像、例えばレターボック
ス画像を表示する場合がある。

【０００９】

【発明が解決しようとする課題】しかし、このような従
来の画像表示装置では、アスペクト比が異なる画像を表
示する場合には画面の上下左右に余白が生じることにな
る。例えば、ワイドアスペクト比の画像表示装置にレタ
ーボックス画像を映す際には図８（ａ）に示すように画
面の上下左右に余白が生じる。これではワイド化によっ
て臨場感を出そうというねらいに反する画面となってし
まう。

【００１０】このような不具合に対して、ＣＲＴでは偏
向振幅の切り替え等の偏向方式や変換方式（例えば、信
号処理により走査電極（走査線）を補間し、走査電極を
４／３倍に増やす）によって図８（ｂ）に示すようにズ
ーム表示することによってフル画面に表示させて対処し
ている。

【００１１】液晶表示の場合、水平方向はサンプリング
周波数を高速にし画像を伸長させることが容易に可能で
あるが、垂直方向には画素数が２４０あるいは４８０と
いうようにあらかじめ決まっているので、上記ＣＲＴの
垂直偏向方式のようなズームを用いることができず、何
らかの走査電極補間を行なう必要がある。つまり、デー
タを４／３倍に増やすような演算を行なう必要がある。

【００１２】すなわち、走査電極補間（１８０本→２４
０本、あるいは３６０本→４８０本）を行なうには、式
（１）に示すような演算が必要である。

【００１３】

【数１】図９及び図１０は、上記図８（ａ）に示すノーマルモー
ドから図８（ｂ）に示すズームモード表示にするために
走査電極補間演算を行なった場合のデータ例を示す出力
波形図である。図９及び図１０では、簡単のために６本
の走査電極を８本にする場合の例を示している。

【００１４】このように、走査電極補間（１８０本→２
４０本、あるいは３６０本→４８０本）を行なうには、
式（１）に示すような演算が必要で、これを演算回路に
よって行っていたので、回路構成が複雑となり、コスト
などの点で不利であった。

【００１５】そこで本発明は、走査周波数を上げ、演算
回路を用いずに走査電極を補間することが可能な液晶表
示装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、複数の走査電極と信号電極とをマ
トリクス状に配列した液晶表示パネルに階調表示を行な
う液晶表示装置において、信号電極を複数フレームで時
分割駆動する信号電極駆動回路と、前記液晶表示パネル
の走査電極を駆動する走査電極駆動回路とを備え、前記
走査電極駆動回路は、各フレームにおいて所定の信号電
極に供給される表示データを組み合わせ、この組み合わ
せた表示データに対応して複数の走査電極を駆動するよ
うにしている。

【００１７】請求項２記載の発明は、複数の走査電極と
信号電極とをマトリクス状に配列した液晶表示パネルに
階調表示を行なう液晶表示装置において、ディジタル信
号に変換された表示データを記憶するメモリと、前記メ
モリに記憶された表示データを所定のタイミングで複数
回読出すようにして、信号電極を複数フレームで時分割
駆動する信号電極駆動回路と、前記液晶表示パネルの走
査電極を駆動する走査電極駆動回路とを備え、前記走査
電極駆動回路は、各フレームにおいて所定の信号電極に
供給される表示データを組み合わせ、この組み合わせた
表示データに対応して複数の走査電極を駆動するように
している。

【００１８】前記複数フレームは、例えば請求項３に記
載されているように、１フィールドを複数フレームに分
割するようにしてもよい。

【００１９】前記各フレームにおける表示データの組み
合わせは、例えば請求項４に記載されているように、所
定信号電極に供給される表示データの選択／非選択の組
み合わせであってもよい。

【００２０】前記各フレームにおける表示データを組み
合わせによる走査電極駆動制御は、例えば請求項５に記
載されているように、走査電極を補間する場合に実行さ
れるものであってもよい。

【００２１】前記液晶表示パネルは、例えば請求項６に
記載されているように、アスペクト比が異なる画像を表
示可能な液晶表示パネルであってもよい。

【００２２】前記メモリから読み出される表示データ
は、例えば請求項７に記載されているように、階調デー
タであってもよい。

【００２３】また、請求項８に記載されているように、
映像信号をディジタル信号に変換するＡ／Ｄ変換手段を
備え、該Ａ／Ｄ変換手段によりディジタル信号に変換さ
れた表示データを前記メモリに出力するようにしてもよ
い。

【００２４】

【作用】請求項１、２、３、４、５、６、７及び８の発
明では、アスペクト比が異なる画像を表示しようとする
ときは、メモリに格納されたデータが所定のタイミング
で複数回読出されてフレーム周波数を上げられる。この
状態で、各フィールドにおいて各信号電極に供給される
表示データの選択／非選択が組み合わされ、この組み合
わされた表示データに対応して走査電極が駆動される。

【００２５】したがって、表示データを組み合わせた時
間的積分作用によってアスペクト比が異なる画像のデー
タが等価的に求められ、演算回路を用いずに走査電極補
間が行なわれる。

【００２６】

【実施例】以下、本発明を図面に基づいて説明する。

【００２７】原理説明先ず、本実施例の基本的な考え方を説明する。

【００２８】レターボックス画像を垂直方向にフルサイ
ズにするためには、走査電極（走査線）を４／３倍に増
やす（すなわち、３本の走査電極より、４本の走査電極
を作り出す）必要がある。従来の走査電極補間では、式
（２）に示すような演算によってデータを４／３倍に増
やすような演算を行なっている。

【００２９】

【数２】例えば、いま、３本の原データをｙT＝（ｙ1 ｙ2 ｙ3）
とし、演算により作り出すデータをｙT'＝（ｙ1' ｙ2'
ｙ3' ｙ4'）とすると、式（２）に示すような線形演算
によって、ｙからｙ'を作り出すことが一般的に行なわ
れている。しかし、演算回路が必要となるため回路構成
が複雑化し、コストなどの点で不利であった。

【００３０】そこで本発明では、このような演算式に従
ったデータを、演算回路により演算するのではなく、あ
る時間間隔（１フィールド）内で走査方法によって等価
的に実現する。すなわち、走査周波数を上げるととも
に、走査方法を工夫し、時間的積分作用によって、演算
回路を用いずに走査電極補間を行なうようにする。

【００３１】具体的には、データをフレームメモリに格
納し、フレームメモリに格納したデータをｍ倍の速度で
読み出し、フレーム周波数をｍ倍に上げるようにする
際、各フレームにおいて所定の信号電極に供給される表
示データを組み合わせ、この組み合わせた表示データに
対応して複数の走査電極を駆動するようにすることによ
って時間軸方向で走査電極補間を行なうようにする。

【００３２】例えば、２つのフレームメモリ（ＲＡＭ
１，ＲＡＭ２）を設け、一旦フレームメモリに入れたデ
ータを所定のタイミングで４回読出すようにしてフレー
ム周波数を上げるようにする場合では、図７に示すよう
に走査電極Ｘ1について、１フィールドのうち第１、第
２、第３、第４の各フレームにおいて何れも表示データ
ｙ2で走査することによって、等価的な表示データｙ1'
を得る。また、走査電極Ｘ2について、１フィールドの
うち第１フレームにおいては表示データｙ2、また第
２、第３、第４の各フレームにおいては表示データｙ3
を選択することによって、４フレームのうち１フレーム
（１／４）だけがｙ2、４フレームのうち３フレーム
（３／４）がｙ3となって等価的な表示データｙ2'を得
る。同様に、走査電極Ｘ3について、１フィールドのう
ち第１、第２フレームにおいては表示データｙ3、また
第３、第４の各フレームにおいては表示データｙ4を選
択することによって、４フレームのうち２フレーム（１
／２）がｙ3、ｙ4となって等価的な表示データｙ3'を得
る。このような走査方法を行なえば、図７の等価式に示
すように時間軸方向で走査電極補間を行なうことがで
き、演算回路を不要にすることができる。

【００３３】実施例図１〜図７は上記基本原理に基づく液晶表示装置の実施
例を示す図であり、液晶テレビ等に用いられる高画質液
晶表示装置に適用した例である。

【００３４】まず、構成を説明する。図１は、液晶テレ
ビ等に用いられる液晶表示装置の構成図である。

【００３５】図１において、液晶表示装置１０は、ワイ
ドアスペクト比液晶表示パネル１１、信号電極駆動回路
１２、走査電極駆動回路１３、同期処理回路１４、Ａ／
Ｄ変換器１５、メモリ１６及びコントローラ１７から構
成されている。

【００３６】ワイドアスペクト比液晶表示パネル１１
は、複数の走査電極（コモン電極）と複数の信号電極
（セグメント電極）とが液晶層を挟んで対向配置され、
マトリクス状に配列されており、その信号電極を駆動す
る信号電極駆動回路１２と走査電極を駆動する走査電極
駆動回路１３とを備えている。

【００３７】このワイドアスペクト比液晶表示パネル１
１は、アスペクト比が１６：９の表示画面上で、アスペ
クト比が異なる画像、例えばレターボックス画像をズー
ム表示することによってフル画面に表示可能な液晶表示
パネルである。

【００３８】上記走査電極駆動回路１３は、アスペクト
比が異なる画像を表示する場合に、演算回路を用いるこ
となく走査方法によって走査電極を時間的に補間する走
査電極補間機能を備えた駆動回路であり、詳細な構成は
図２〜図４で後述する。

【００３９】同期処理回路１４は、複合ビデオ信号から
コントローラ１７のタイミングを制御する同期信号を出
力する回路である。

【００４０】Ａ／Ｄ変換器１５は、アナログ映像信号を
所定ｂｉｔ、例えば３ｂｉｔにディジタル化された画像
データに変換してメモリ１６に出力する。

【００４１】メモリ１６は、メモリボード上に設けられ
たＲＡＭから構成され、メモリ１６は、Ａ／Ｄ変換回路
１５から所定のビット、ここでは３ｂｉｔにディジタル
化された画像データを一時的に記憶するフレームメモリ
である。ここで、この画像表示装置では１画面全部を走
査する期間を１フレームといい、映像信号の１フィール
ドで１画面を表示するからそのサイクル（フレーム周波
数）は１／６０Ｓである。本実施例では、メモリ１６と
して２つのフレームメモリ（ＲＡＭ１，ＲＡＭ２）を設
け、一旦メモリに入れたデータを所定のタイミングで４
回読出すようにしてフレーム周波数を上げるようにして
いる。

【００４２】コントローラ１７は、同期処理回路１４か
ら入力された同期信号等を基に各部に制御信号を出力し
て各部及び装置全体を制御する。

【００４３】このように、図１に示す液晶表示装置１０
では、コントラストを向上させる目的でフレーム周波数
を上げることが可能であり２つのフレームメモリ（ＲＡ
Ｍ１，ＲＡＭ２）よりデータをｍ倍の速度で読み出し、
フレーム周波数をｍ倍に上げることも行なうことができ
る。

【００４４】図２は走査電極駆動回路１３の回路構成図
であり、図３はそのシフトレジスタ回路の回路構成図、
図４はそのレベルシフタの入出力を示す図である。

【００４５】図２において、走査電極駆動回路１３は、
２入力４出力デコーダ（２−４デコーダ）２１，２２、
シフトレジスタ回路２４〜３３、バッファを備えたレベ
ルシフタ３４〜４１から構成される。

【００４６】２−４デコーダ２１，２２は、各種コント
ロール信号（ＺＯＯＭ，ＭＯＤＥ）に従ってシフトレジ
スタ回路２４〜３３に所定のデコード信号＊Ｙ0，＊Ｙ
1，＊Ｙ2，＊Ｙ3（＊は、反転信号を示す。以下同様）
を出力し、シフトレジスタ回路２６〜３３のラッチタイ
ミングを制御するデコード回路である。

【００４７】ここで、図５は上記各種コントロール信号
波形を示すタイミングチャートであり、この図に示すよ
うにノーマルモード時は通常転送として、コントローラ
１７からＺＯＯＭ信号“Ｌ”、ＭＯＤＥ信号“Ｘ（任
意）”が出力され、ズーム時はＺＯＯＭ信号“Ｈ”、Ｍ
ＯＤＥ信号“０（第１フレーム時），１（第２フレーム
時），２（第３フレーム時），３（第４フレーム時）”
が出力される。

【００４８】シフトレジスタ回路２４〜３３は、図５に
示すようにコントローラ１７からの信号ＤＳをクロック
ＣＫｂのタイミングで保持する回路であり、シフトレジ
スタ回路２４〜３３の詳細な構成は図３に示されてい
る。この図において、シフトレジスタ回路は、シフトレ
ジスタ５１、インバータ５２、アナログスイッチ５３，
５４から構成される。

【００４９】シフトレジスタ５１は、入力信号Ｉを転送
クロックＣＫでラッチし、次段のシフトレジスタ及びレ
ベルシフタに順次シフト出力する。

【００５０】アナログスイッチ５３，５４は、制御信号
ＳによりＯＮ／ＯＦＦして供給された入力信号Ｉをその
まま出力側に、またはシフトレジスタ５１のラッチデー
タを出力側に出力するように信号線を切り換える。

【００５１】上記シフトレジスタ回路２４〜３３のう
ち、シフトレジスタ回路２４，２５は信号ＤＳをクロッ
クＣＫｂのタイミングでラッチしたデータをそのまま次
段にシフト出力し、シフトレジスタ回路２６〜３３は２
−４デコーダ２１，２２からのデコード信号Ｙ0，Ｙ1，
Ｙ2，Ｙ3に従ってラッチしたデータを例えば図５に示す
ようなタイミングで出力する。より詳細な説明について
は図６及び図７により後述する。

【００５２】レベルシフタ３４〜４１は、シフトレジス
タ回路２４〜３３からの出力ｘ1〜ｘ8を、所定の電位レ
ベルまで引き上げるとともに、バッファによって、駆動
電圧発生回路（図示略）から供給された選択電位ＶS及
び非選択電位ＶNSに基づいて走査電極Ｘ1〜Ｘ8に出力す
る（図４参照）。

【００５３】次に、本実施例の動作を説明する。

【００５４】図１に示すように複合ビデオ信号は同期処
理回路１４に入力され、同期処理回路１５は、複合ビデ
オ信号から同期信号を分離し、コントローラ１７に出力
する。

【００５５】上記Ａ／Ｄ変換回路１５では、コントロー
ラ１７からのサンプリングクロックに同期してビデオ信
号を数ビットのディジタルデータに変換し、メモリ１６
（ＲＡＭ１、２）に出力する。上記メモリ１６（ＲＡＭ
１、２）は、Ａ／Ｄ変換回路１５からのディジタルデー
タをコントローラ１７からのアドレス及びメモリ制御信
号に従って１フィールド分格納し、１フィールド遅延さ
せて４倍速で読み出される。これによりフレーム周波数
を上げるようにしている。

【００５６】信号電極駆動回路１２は、メモリ１６から
の表示データに従って階調信号を生成するとともに、さ
らにこの階調信号に基づいて信号電極駆動信号を作成
し、マトリクス型のワイドアスペクト比液晶表示パネル
１１の信号電極を表示駆動する。

【００５７】また、走査電極駆動回路１３は、同期制御
回路１４からのタイミング信号に従って走査電極駆動信
号を生成し、ワイドアスペクト比液晶表示パネル１１の
走査電極を順次選択的に駆動する。

【００５８】この走査電極駆動回路１３は、演算回路を
用いることなく走査方法によって走査電極を時間的に補
間する走査電極補間を行なうことを特徴としており、図
２に示す回路構成によって以下のような動作を行なう。

【００５９】［ノーマルモード］ノーマルモード時は、
コントローラ１７からＺＯＯＭ信号“Ｌ”、ＭＯＤＥ信
号“Ｘ（任意）”が出力される。この場合は、２−４デ
コーダ２１，２２は、デコード信号＊Ｙ0，＊Ｙ1，＊Ｙ
2，＊Ｙ3は全て“Ｈ”を出力し、したがってシフトレジ
スタ回路２４〜３３は、コントローラ１７からの信号Ｄ
ＳをクロックＣＫｂのタイミングでラッチし、次段のシ
フトレジスタ回路及びレベルシフタ３４〜４１に順次シ
フト出力する。

【００６０】シフトレジスタ回路２４〜３３は信号ＤＳ
をクロックＣＫｂのタイミングでラッチしたデータをそ
のままレベルシフタ３４〜４１にシフト出力し、レベル
シフタ３４〜４１は、シフトレジスタ回路２４〜３２か
らの出力ｘ1〜ｘ8を、所定の電位レベルまで引き上げる
とともに、出力波形を選択電位ＶS及び非選択電位ＶNS
として走査電極Ｘ1〜Ｘ8に出力する。このように、ノー
マルモード時は、従来の走査電極駆動動作と同じであ
る。このノーマルモード時の走査電極Ｘ1〜Ｘ8への出力
波形は図６に示される。

【００６１】図６はノーマルモード時の走査電極Ｘ1〜
Ｘ8への出力波形であり、６本の走査電極Ｘ2〜Ｘ7への
出力波形図である。図６のハッチング部分のセグメント
データ（表示データ）は、黒または灰などのデータを示
す。ノーマルモード時は、従来の走査電極駆動動作と同
一であり図６に示す出力波形図も前記図９と同様であ
る。

【００６２】［ズーム］ズーム時は、図５に示すように
コントローラ１７からＺＯＯＭ信号“Ｈ”、ＭＯＤＥ信
号“０（第１フレーム時），１（第２フレーム時），２
（第３フレーム時），３（第４フレーム時）”が出力さ
れる。

【００６３】２−４デコーダ２１，２２に、コントロー
ラ１７からのＺＯＯＭ信号“Ｈ”が入力されると、２−
４デコーダ２１，２２は、２入力Ａ，Ｂを基に出力＊Ｙ
0，＊Ｙ1，＊Ｙ2，＊Ｙ3をデコード出力するデコード動
作状態となり、各ＭＯＤＥ信号を基にデコードを行なっ
てデコード出力＊Ｙ0，＊Ｙ1，＊Ｙ2，＊Ｙ3をシフトレ
ジスタ回路２６〜３３の制御端子Ｓに出力する。

【００６４】このとき、シフトレジスタ回路２４〜３３
では、コントローラ１７からの信号ＤＳをクロックＣＫ
ｂのタイミングでラッチし、次段のシフトレジスタ回路
及びレベルシフタ３４〜４１に順次シフト出力可能な状
態にあるが、シフトレジスタ回路２６〜３３の制御端子
Ｓには、デコード出力＊Ｙ0，＊Ｙ1，＊Ｙ2，＊Ｙ3が入
力されており、シフトレジスタ回路２６〜３３は、２−
４デコーダ２１，２２からのデコード信号＊Ｙ0，＊Ｙ
1，＊Ｙ2，＊Ｙ3に従ってラッチしたデータを所定タイ
ミングで出力する。

【００６５】例えば、図５に示すように、コントローラ
１７からＭＯＤＥ信号“０”が出力されると、１フィー
ルドのうち第１フレームにおいて、第１走査電極ｘ1が
走査され、第１走査電極ｘ1の出力波形と同一タイミン
グで第２走査電極ｘ2が選択される。次いで、１クロッ
クＣＫｂ遅れたタイミングで第３走査電極ｘ3が走査さ
れ、さらに１クロックＣＫｂ遅れて第４走査電極ｘ4が
走査される。そして、第５走査電極ｘ5〜第８走査電極
ｘ8の走査では、第１走査電極ｘ1〜第4走査電極ｘ4の走
査パターンと同様に、第５走査電極ｘ5が走査され、第
５走査電極ｘ5の出力波形と同一タイミングで第６走査
電極ｘ6が選択され、１クロックＣＫｂ遅れたタイミン
グで第７走査電極ｘ7が走査され、さらに１クロックＣ
Ｋｂ遅れて第８走査電極ｘ8が走査される。

【００６６】上記シフトレジスタ回路２５〜３２からの
出力はレベルシフタ３４〜４１に出力され、出力波形を
選択電位ＶS及び非選択電位ＶNSとして走査電極Ｘ1〜Ｘ
8に印加する（図７Ａ参照）。

【００６７】同様に、コントローラ１７からＭＯＤＥ信
号“１”が出力されると、図７Ｂに示すように、１フィ
ールドのうち第２フレームにおいて、第２走査電極ｘ1
が走査され、１クロックＣＫｂ遅れたタイミングで第２
走査電極ｘ2が走査される。次いで、第２走査電極ｘ2の
出力波形と同一タイミングで第３走査電極ｘ3が選択さ
れる。さらに１クロックＣＫｂ遅れて第４走査電極ｘ4
が走査され、さらに１クロックＣＫｂ遅れて第５走査電
極ｘ5が走査される。そして、第５走査電極ｘ5が走査さ
れると、１クロックＣＫｂ遅れたタイミングで第６走査
電極ｘ6が走査され、第６走査電極ｘ6の走査と同一タイ
ミングで第７走査電極ｘ7が走査され、さらに１クロッ
クＣＫｂ遅れて第８走査電極ｘ8が走査される。このよ
うにして、走査電極Ｘ1〜Ｘ8には、１フィールドのうち
第２フレームにおいて図７Ｂに示すような出力波形が出
力される。

【００６８】同様に、コントローラ１７からＭＯＤＥ信
号“２”が出力されると、１フィールドのうち第３フレ
ームにおいて、走査電極Ｘ1〜Ｘ8に図７Ｃに示すような
出力波形が出力され、コントローラ１７からＭＯＤＥ信
号“３”が出力されると、１フィールドのうち第４フレ
ームにおいて、走査電極Ｘ1〜Ｘ8に図７Ｄに示すような
出力波形が出力される。

【００６９】以上のようにして、フレームメモリ（ＲＡ
Ｍ１，ＲＡＭ２）１６に格納したデータを所定のタイミ
ングで４回読出すようにしてフレーム周波数を上げるよ
うにするとともに、コントローラ１７からの制御信号に
よって制御される２−４デコーダ２１，２２のデコード
出力により、図７に示すように走査電極Ｘ1〜Ｘ8につい
て、各フレーム（１〜４）において各信号電極に供給さ
れる表示データｙ2〜ｙ8を組み合わせ、この組み合わせ
た表示データｙ2〜ｙ8に対応して走査電極Ｘ1〜Ｘ8を駆
動するように走査することによって、等価的な表示デー
タｙ1'〜ｙ8'を得る。

【００７０】すなわち、前記図１０に示した従来のズー
ム時の走査電極Ｘ1〜Ｘ8への出力波形と、図７に示すズ
ーム時の走査電極Ｘ1〜Ｘ8への出力波形とを比べれば明
らかなように、従来ではノーマルモード時のデータｙ2
〜ｙ7から演算回路により式（２）に従ってズーム時の
データｙ1'〜ｙ8'を演算していたが、本実施例ではこの
ような演算を行なわず、各フレーム毎の各データｙの選
択／非選択の組み合わせる時間的積分作用によってズー
ム時のデータｙ1'〜ｙ8'を等価的に求め走査電極補間を
行なうようにしている。

【００７１】このような走査方法を行なうことによっ
て、図７の等価式に示すように時間軸方向で走査電極補
間を行なうことができ、演算回路を不要にすることがで
きる。

【００７２】以上説明したように、本実施例の液晶表示
装置１０は、アスペクト比が異なる画像を表示可能なワ
イドアスペクト比液晶表示パネル１１、信号電極を複数
フレームで時分割駆動する信号電極駆動回路１２、走査
電極駆動回路１３、同期処理回路１４、Ａ／Ｄ変換器１
５、メモリ１６及びコントローラ１７から構成され、走
査電極駆動回路１３は、２−４デコーダ２１，２２、シ
フトレジスタ回路２４〜３３、レベルシフタ３４〜４１
を備え、フレームメモリ１６に格納した表示データを所
定のタイミングで４回読出すようにしてフレーム周波数
を上げるようにするとともに、ズーム時には、コントロ
ーラ１７からの制御信号によって制御される２−４デコ
ーダ２１，２２のデコード出力により、時分割された各
フィールドにおいて各信号電極に供給される表示データ
ｙ2〜ｙ8を組み合わせ、この組み合わせた表示データｙ
2〜ｙ8に対応して走査電極Ｘ1〜Ｘ8を駆動するように走
査しているので、この時間的積分作用による走査方法に
よって、等価的な表示データｙ1'〜ｙ8'を得ることがで
きる。

【００７３】したがって、演算回路を用いることなく走
査電極補間を行なうことができ、回路構成を簡単にする
ことができる。また、走査周波数が高速化されるので、
ＳＴＮパネルの場合などコントラスト比を向上させるこ
とができる。その結果、時分割駆動されるマトリックス
液晶表示パネルの高コントラスト、高速応答が実現で
き、ワイド（アスペクト比）ビジョンにレターボックス
画像を映す場合のようにアスペクト比を可変する際の演
算回路が不要となり、大幅なコストダウンを図ることが
できる。

【００７４】なお、本実施例では、３本の走査電極から
４本の走査電極を作り出す４／３倍の走査電極補間につ
いて述べたが、この走査電極本数や補間すべき電極数は
一例であって、一般にｎ／ｍ倍についてもｎ倍に高周波
化して同様に実施可能であることはいうまでもない。

【００７５】また、図７に示した１フィールド内のＡ，
Ｂ，Ｃ，Ｄフレーム等の順序は、この順である必要はな
い。また、本実施例では１フィールドを４フレームに時
分割制御しているが、複数フレームであればどのような
時分割でもよく、さらには１フィールド内の複数フレー
ムに分割するのではなく、例えば複数フィールドを１単
位として時分割処理するものであっても同様に適用でき
ることは勿論である。

【００７６】なお、本実施例では、液晶表示装置として
液晶テレビ等に用いられる高画質液晶表示装置に適用し
た例であるが、走査電極補間を行なうものであればどの
ような装置に適用してもよいことは勿論である。

【００７７】さらに、液晶表示装置や走査電極駆動回路
を構成する回路やマトリクス、ゲート数、その種類など
は前述した実施例に限られないことは言うまでもない。

【００７８】

【発明の効果】請求項１、２、３、４、５、６、７及び
８の発明によれば、走査周波数を上げ、演算回路を用い
ずに走査電極を補間することが可能な液晶表示装置が実
現できる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の一実施例の構成図
である。

【図２】同実施例の液晶表示装置の走査電極駆動回路の
回路構成図である。

【図３】同実施例の液晶表示装置のシフトレジスタ回路
の回路構成図である。

【図４】同実施例の液晶表示装置のレベルシフタの回路
構成図である。

【図５】同実施例の液晶表示装置の各種コントロール信
号波形を示すタイミングチャートである。

【図６】同実施例の液晶表示装置のノーマルモード時の
走査電極Ｘ1〜Ｘ8への出力波形図である。

【図７】同実施例の液晶表示装置のズーム時の走査電極
Ｘ1〜Ｘ8への出力波形図である。

【図８】アスペクト比が異なる画像を表示する場合の表
示例を示す図である。

【図９】従来の液晶表示装置のノーマルモード時の走査
電極Ｘ1〜Ｘ8への出力波形図である。

【図１０】従来の液晶表示装置のズーム時の走査電極Ｘ
1〜Ｘ8への出力波形図である。

【符号の説明】

１０液晶表示装置１１ワイドアスペクト比液晶表示パネル１２信号電極駆動回路１３走査電極駆動回路１４同期処理回路１５Ａ／Ｄ変換器１６メモリ１７コントローラ２１，２２２入力４出力デコーダ（２−４デコーダ）２３インバータ２４〜３３シフトレジスタ回路３４〜４１レベルシフタ

Claims

【特許請求の範囲】

【請求項１】複数の走査電極と信号電極とをマトリク
ス状に配列した液晶表示パネルに階調表示を行なう液晶
表示装置において、信号電極を複数フレームで時分割駆動する信号電極駆動
回路と、前記液晶表示パネルの走査電極を駆動する走査電極駆動
回路とを備え、前記走査電極駆動回路は、各フレームにおいて所定の信
号電極に供給される表示データを組み合わせ、この組み
合わせた表示データに対応して複数の走査電極を駆動す
るようにしたことを特徴とする液晶表示装置。
【請求項２】複数の走査電極と信号電極とをマトリク
ス状に配列した液晶表示パネルに階調表示を行なう液晶
表示装置において、ディジタル信号に変換された表示データを記憶するメモ
リと、前記メモリに記憶された表示データを所定のタイミング
で複数回読出すようにして、信号電極を複数フレームで
時分割駆動する信号電極駆動回路と、前記液晶表示パネルの走査電極を駆動する走査電極駆動
回路とを備え、前記走査電極駆動回路は、各フレームにおいて所定の信
号電極に供給される表示データを組み合わせ、この組み
合わせた表示データに対応して複数の走査電極を駆動す
るようにしたことを特徴とする液晶表示装置。
【請求項３】前記複数フレームは、１フィールドを複
数フレームに分割するようにしたことを特徴とする請求
項１又は請求項２の何れかに記載の液晶表示装置。
【請求項４】前記各フレームにおける表示データの組
み合わせは、所定信号電極に供給される表示データの選
択／非選択の組み合わせであることを特徴とする請求項
１又は請求項２の何れかに記載の液晶表示装置。
【請求項５】前記各フレームにおける表示データを組
み合わせによる走査電極駆動制御は、走査電極を補間す
る場合に実行されることを特徴とする請求項１又は請求
項２の何れかに記載の液晶表示装置。
【請求項６】前記液晶表示パネルは、アスペクト比が
異なる画像を表示可能な液晶表示パネルであることを特
徴とする請求項１又は請求項２の何れかに記載の液晶表
示装置。
【請求項７】前記メモリから読み出される表示データ
は、階調データであることを特徴とする請求項１又は請
求項２の何れかに記載の液晶表示装置。
【請求項８】映像信号をディジタル信号に変換するＡ
／Ｄ変換手段を備え、該Ａ／Ｄ変換手段によりディジタ
ル信号に変換された表示データを前記メモリに出力する
ようにしたことを特徴とする請求項１又は請求項２の何
れかに記載の液晶表示装置。