JPH07175452A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 デューティ比を下げつつ、フレーム周波数を
上げることができ、画質の向上を図ることができる液晶
表示装置を実現する。 【構成】 液晶表示装置１０は、液晶表示パネル１１、
信号電極を複数フレームで時分割駆動する信号電極駆動
回路１２、走査電極駆動回路１３、同期処理回路１４、
Ａ／Ｄ変換器１５、メモリ１６及びコントローラ１７か
ら構成され、走査電極駆動回路１３は、インバータ２
０，２１、シフトレジスタ回路２２〜２９、レベルシフ
タ３０〜３５を備え、メモリ１６に格納した表示データ
を所定のタイミングで走査電極の走査に合わせて、イン
ターレース化して読出すようにしてフレーム周波数を上
げるようにするとともに、走査電極は２本ずつ走査電極
に同じ信号を与えて、各フレーム毎にその組合せを変え
るペアライン駆動で走査し、さらに走査電極Ｘ１〜Ｘ８
を２回走査する場合に１回目の走査と２回目の走査で組
をずらすようにしているので、α方式が改善されてフレ
ーム周波数の向上の効果も得られるようになり、より画
質を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型の液晶表
示パネルを用いて階調表示を行なう液晶表示装置に関
し、詳細には、時分割駆動される液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶テレビ画面の表示では、高解像度、
高階調性、高速応答、高コントラストなどの高性能で高
品質の表示機能が要求される。表示方式としてはＴＮ
（Twisted Nematic）形、ＳＴＮ（Supertwisted Nemati
c）形などが用いられ、駆動方式にはＴＦＴ（Thin Film
Transistor）を用いたアクティブマトリクス駆動と単
純マトリクス駆動が採用されている。液晶表示装置には
上記単純マトリクス方式とＴＦＴ方式があり、画質も応
答速度もＴＦＴの方が優れているといわれている。すな
わち、単純マトリクスは、 i)累積応答性の影響で応答時間が遅い、 ii)高デューティのためマージンが小さくなりコントラ
ストが低い、という欠点がある。

【０００３】特に、液晶の応答性は遅く、ＳＴＮを採用
するとコントラストは向上するものの更に応答性が悪く
なる。

【０００４】また、このような従来の液晶表示装置にあ
っては、制御ビット数により画質が決定されるため、高
画質の表示を得ようとすれば回路規模や配線数が増大し
てしまうという問題点があった。例えば、パルス幅変調
（ＰＷＭ：pulse width modulation）により液晶に階調
表示させる液晶駆動回路においてビット数を減らすこと
ができれば配線数や回路規模を削減することができ、装
置コスト低減が可能となるが、ビット数を落とさずに画
質を向上させるのは困難であった。

【０００５】さらに、液晶表示パネルは一般に累積応答
効果によって作動するため、応答速度が遅いという性質
がある。

【０００６】

【発明が解決しようとする課題】このような従来の液晶
表示装置では、上述したマトリックス液晶表示パネルを
時分割駆動する場合、走査電極数が増えるとＯＮ／ＯＦ
Ｆの実効電圧比がとれずにコントラスト比が下がってし
まうという不具合があった。

【０００７】コントラスト比を上げるには主に２つの手
法が用いられている。

【０００８】まず、第１の方法は縦方向の解像度は若干
落ちるが、コモン選択幅を広げてデューティ比を下げる
方法（本実施例では、α方式と略称する）である。

【０００９】第２の方法は、特にＳＴＮ表示パネルの場
合にフレーム周波数を上げるという手法である。このフ
レーム周波数を上げる方法をとると、デューティ比を下
げることなく、液晶の応答の様子が変わりコントラスト
比が上がることが知られている。

【００１０】このフレーム周波数を上げる方法は解像度
を落とさないでコントラスト比を上げる有効な方法であ
るが、セグメントドライバのデータラッチスピードの点
で高周波化にも上限がある。

【００１１】簡単のために走査電極数ｎが８の場合（画
像用の場合、約ｎ＝２４０）について図１０〜図１３を
参照して説明する。

【００１２】図１０は単純マトリックスの通常の走査法
を示す図であり、図中、Ｘｉは走査電極を示し、Ｈの期
間が選択期間、Ｌの期間が非選択期間を表す。

【００１３】図１０において、１番目の走査電極Ｘ１に
１番目のＹデータを表示し、以下同様に走査する。

【００１４】図１１は走査電極の選択幅を２倍にして、
１番目の走査電極Ｘ１には１番目と２番目の表示データ
Ｙを表示し、以下同様にコモン選択幅を広げて走査する
第１の方法（α方式）を示す。

【００１５】同様に、図１２は走査電極の選択幅を３倍
にして、１番目の走査電極Ｘ１には１番目と２番目の表
示データＹ及び３番目の表示データＹを表示し、以下同
様にコモン選択幅を広げて走査する第１の方法（α方
式）を示している。

【００１６】また、図１３は図１０に示すコモン選択幅
をそれぞれ半分にして、Ｘ１〜Ｘ８までを２回走査する
第２の方法（この場合は、２倍の高周波化）である。

【００１７】従来、第１の方法（α方式）を行うときに
は実効電圧比を上げることしか考えられておらず、フレ
ーム周波数の向上の効果を利用していないのでコントラ
スト比の向上が十分でないという欠点があった。

【００１８】そこで本発明は、デューティ比を下げつ
つ、フレーム周波数を上げることができ、画質の向上を
図ることができる液晶表示装置を提供することを目的と
する。

【００１９】

【課題を解決するための手段】請求項１記載の発明は、
上記目的達成のため、複数の走査電極と信号電極とをマ
トリクス状に配列した液晶表示パネルに階調表示を行な
う液晶表示装置において、信号電極を複数フレームで時
分割駆動する信号電極駆動回路と、前記液晶表示パネル
の走査電極を駆動する走査電極駆動回路とを備え、前記
走査電極駆動回路は、各フレームにおいて隣接する複数
の走査電極に同一の走査信号を与えて駆動するようにし
ている。

【００２０】請求項２記載の発明は、複数の走査電極と
信号電極とをマトリクス状に配列した液晶表示パネルに
階調表示を行なう液晶表示装置において、ディジタル信
号に変換された表示データを記憶するメモリと、前記メ
モリに記憶された表示データを所定のタイミングで複数
回読出すようにして、信号電極を複数フレームで時分割
駆動する信号電極駆動回路と、前記液晶表示パネルの走
査電極を駆動する走査電極駆動回路とを備え、前記走査
電極駆動回路は、各フレームにおいて隣接する複数の走
査電極に同一の走査信号を与えて駆動するようにしてい
る。

【００２１】前記走査電極駆動回路は、例えば請求項３
に記載されているように、各フレームにおいて隣接する
複数の走査電極に同一の走査信号を与えるとともに、各
フレーム毎にその組合せを変えて駆動するようにしたも
のであってもよい。

【００２２】前記走査電極駆動回路は、例えば請求項４
に記載されているように、走査電極の選択幅を広げる走
査信号を走査電極に与えて駆動するようにしてもよい。

【００２３】前記メモリに記憶された表示データの読出
しは、例えば請求項５に記載されているように、走査電
極の走査に合わせて、インターレース化して読み出すよ
うにしたものであってもよい。

【００２４】前記複数フレームは、例えば請求項６に記
載されているように、１フィールドを複数フレームに分
割するようにしたものであってもよい。

【００２５】前記各フレームにおける表示データの組み
合わせは、例えば請求項７に記載されているように、所
定信号電極に供給される表示データの選択／非選択の組
み合わせであってもよい。

【００２６】前記メモリから読み出される表示データ
は、例えば請求項８に記載されているように、階調デー
タであってもよい。

【００２７】また、例えば請求項９に記載されているよ
うに、映像信号をディジタル信号に変換するＡ／Ｄ変換
手段を備え、該Ａ／Ｄ変換手段によりディジタル信号に
変換された表示データを前記メモリに出力するようにし
てもよい。

【００２８】

【作用】請求項１、２、３、４、５、６、７、８及び９
の発明では、メモリに格納されたデータが所定のタイミ
ングで読出されてフレーム周波数を上げられる。ここ
で、メモリに記憶された表示データの読出しは、走査電
極の走査に合わせて、インターレース化して読み出され
る。

【００２９】この状態で、各フレームにおいて隣接する
複数の走査電極に同一の走査信号が与えられ、また各フ
レーム毎にその組合せを変えるようにして走査電極が駆
動される。

【００３０】したがって、デューティ比を下げつつ、フ
レーム周波数を上げることができ、画質の向上が図られ
る。

【００３１】

【実施例】以下、図１〜図９を参照して実施例を説明す
る。

【００３２】第１実施例 図１〜図６は液晶表示装置の実施例を示す図であり、液
晶テレビ等に用いられる高画質液晶表示装置に適用した
例である。

【００３３】まず、構成を説明する。図１は、液晶テレ
ビ等に用いられる液晶表示装置の構成図である。

【００３４】図１において、液晶表示装置１０は、液晶
表示パネル１１、信号電極駆動回路１２、走査電極駆動
回路１３、同期処理回路１４、Ａ／Ｄ変換器１５、メモ
リ１６及びコントローラ１７から構成されている。

【００３５】液晶表示パネル１１は、複数の走査電極
（コモン電極）と複数の信号電極（セグメント電極）と
が液晶層を挟んで対向配置され、マトリクス状に配列さ
れており、その信号電極を駆動する信号電極駆動回路１
２と走査電極を駆動する走査電極駆動回路１３とを備え
ている。

【００３６】上記走査電極駆動回路１３は、走査方法に
よってデューティ比を下げつつ、フレーム周波数を上げ
る走査電極補間機能を備えた駆動回路であり、詳細な構
成は図２〜図４で後述する。

【００３７】同期処理回路１４は、複合ビデオ信号から
コントローラ１７のタイミングを制御する同期信号を出
力する回路である。

【００３８】Ａ／Ｄ変換器１５は、アナログ映像信号を
所定ｂｉｔ、例えば３ｂｉｔにディジタル化された画像
データに変換してメモリ１６に出力する。

【００３９】メモリ１６は、メモリボード上に設けられ
たＲＡＭから構成され、メモリ１６は、Ａ／Ｄ変換回路
１５から所定のビット、ここでは３ｂｉｔにディジタル
化された画像データを一時的に記憶するフレームメモリ
である。ここで、この液晶表示装置では１画面全部を走
査する期間を１フレームといい、映像信号の１フィール
ドで１画面を表示するからそのサイクル（フレーム周波
数）は１／６０Ｓである。本実施例では、メモリ１６と
して２つのフレームメモリ（ＲＡＭ１，ＲＡＭ２）を設
け、一旦メモリに入れたデータを所定のタイミングで読
出すようにしている。

【００４０】このメモリ１６は、表示データの表示順序
を書き込み順序と変更するためのメモリとして使用さ
れ、このメモリ１６を使用して読み出し順序をインター
レース化する。

【００４１】コントローラ１７は、同期処理回路１４か
ら入力されたフィールド判別信号等を基に各部に制御信
号を出力して各部及び装置全体を制御する。

【００４２】このように、図１に示す液晶表示装置１０
では、コントラストを向上させる目的でフレーム周波数
を上げることも可能であり２つのフレームメモリ（ＲＡ
Ｍ１，ＲＡＭ２）よりデータをｍ倍の速度で読み出し、
フレーム周波数をｍ倍に上げることも行なうこともでき
る。

【００４３】図２は走査電極駆動回路１３の回路構成図
であり、図３はそのシフトレジスタ回路の回路構成図、
図４はそのレベルシフタの入出力を示す図である。

【００４４】図２において、走査電極駆動回路１３は、
インバータ２０，２１、シフトレジスタ回路２２〜２
９、バッファを備えたレベルシフタ３０〜３５から構成
される。

【００４５】インバータ２０は、シフトレジスタ回路２
４，２６，２８に供給されるコントロール信号Ｐ１２を
反転する回路である。すなわち、コントロール信号Ｐ１
２は、シフトレジスタ回路２４〜２９のラッチタイミン
グを制御する制御信号であり、コントロール信号Ｐ１２
はシフトレジスタ回路２５，２７，２９にそのまま出力
されるとともに、インバータ２０により反転された信号
がシフトレジスタ回路２４，２６，２８に出力される。

【００４６】ここで、図５は上記各種コントロール信号
波形を示すタイミングチャートであり、この図に示すよ
うに走査電極は２本づつ組にして走査するが、１回目の
走査と２回目の走査で組をずらす。また、信号電極のデ
ータは順番に読み出すのではなく、コモン走査に合わせ
て、飛び飛びにインターレース的に読み出して表示す
る。

【００４７】シフトレジスタ回路２２〜２９は、図５に
示すようにコントローラ１７からの信号ＤＳをクロック
ＣＫｂのタイミングで保持する回路であり、シフトレジ
スタ回路２２〜２９の詳細な構成は図３に示されてい
る。この図において、シフトレジスタ回路は、シフトレ
ジスタ４１、インバータ４２、アナログスイッチ４３，
４４から構成される。

【００４８】シフトレジスタ４１は、入力信号Ｉを転送
クロックＣＫでラッチし、次段のシフトレジスタ及びレ
ベルシフタに順次シフト出力する。

【００４９】アナログスイッチ４３，４４は、制御信号
ＳによりＯＮ／ＯＦＦして供給された入力信号Ｉをその
まま出力側に、またはシフトレジスタ４１のラッチデー
タを出力側に出力するように信号線を切り換える。

【００５０】上記シフトレジスタ回路２２〜２９のう
ち、シフトレジスタ回路２２，２３は入力信号ＤＳをク
ロックＣＫｂのタイミングでラッチしたデータをそのま
ま次段にシフト出力し、シフトレジスタ回路２４〜２９
はコントロール信号Ｐ１２に従ってラッチしたデータを
例えば図５に示すようなタイミングで出力する。

【００５１】レベルシフタ３０〜３５は、シフトレジス
タ回路２３〜２８からの出力ｘ1〜ｘ6を、所定の電位レ
ベルまで引き上げるとともに、バッファによって、駆動
電圧発生回路（図示略）から供給された選択電位ＶS及
び非選択電位ＶNSに基づいて走査電極Ｘ1〜Ｘ6に出力す
る（図４参照）。

【００５２】次に、本実施例の動作を説明する。

【００５３】図１に示すように複合ビデオ信号は同期処
理回路１４に入力され、同期処理回路１５は、複合ビデ
オ信号からフィールドを判別し、コントローラ１７にフ
ィールド判別信号を出力する。

【００５４】上記Ａ／Ｄ変換回路１５では、同期制御回
路１４からのサンプリングクロックに同期してビデオ信
号を数ビットのディジタルデータに変換し、メモリ１６
（ＲＡＭ１、２）に出力する。上記メモリ１６（ＲＡＭ
１，ＲＡＭ２）は、Ａ／Ｄ変換回路１５からのディジタ
ルデータを同期制御回路１４からのアドレス及びメモリ
制御信号に従って１フィールド分格納し、１フィールド
遅延させて読み出される。

【００５５】信号電極駆動回路１２は、メモリ１６から
の表示データに従って階調信号を生成するとともに、さ
らにこの階調信号に基づいて信号電極駆動信号を作成
し、マトリクス型の液晶表示パネル１１の信号電極を表
示駆動する。

【００５６】また、走査電極駆動回路１３は、同期制御
回路１４からのタイミング信号に従って走査電極駆動信
号を生成し、液晶表示パネル１１の走査電極を順次選択
的に駆動する。

【００５７】この走査電極駆動回路１３は、表示データ
をメモリ１６に書き込み、読み出し順をインターレース
化して、α方式と組み合わせたことを特徴としており、
図２に示す回路構成によって以下のような動作を行な
う。

【００５８】コントローラ１７からＨレベル又はＬレベ
ルのコントロール信号Ｐ１２が出力され、シフトレジス
タ回路２２〜２９は、コントローラ１７からの信号ＤＳ
をクロックＣＫｂのタイミングでラッチし、次段のシフ
トレジスタ回路及びレベルシフタ３０〜３５に順次シフ
ト出力する。

【００５９】シフトレジスタ回路２２〜２９は入力信号
ＤＳをクロックＣＫｂのタイミングでラッチしたデータ
をそのままレベルシフタ３０〜３５にシフト出力し、レ
ベルシフタ３０〜３５は、シフトレジスタ回路２３〜２
８からの出力ｘ1〜ｘ6を、所定の電位レベルまで引き上
げるとともに、出力波形を選択電位ＶS及び非選択電位
ＶNSとして走査電極Ｘ1〜Ｘ6に出力する。

【００６０】上記基本的な動作に加えて、コントローラ
１７からのコントロール信号Ｐ１２によって、図５に示
すように、コントローラ１７からコントロール信号Ｐ１
２“Ｌ”が出力され、１フィールドのうち第１フレーム
において、第１走査電極ｘ1が走査され、次いで、１ク
ロックＣＫｂ遅れたタイミングで第２走査電極ｘ2が走
査される。第３走査電極ｘ3は、第２走査電極ｘ2の出力
波形と同一タイミングで選択される。次いで、１クロッ
クＣＫｂ遅れたタイミングで第４走査電極ｘ4が走査さ
れ、第４走査電極ｘ4の出力波形と同一タイミングで第
５走査電極ｘ5が選択される。

【００６１】１フィールドのうち第２フレームでは、コ
ントローラ１７からコントロール信号Ｐ１２“Ｈ”が出
力され、図５に示すように、１フィールドのうち第２フ
レームにおいて、第１走査電極ｘ1の走査に合わせて第
２走査電極ｘ2が走査され、第１走査電極ｘ1の出力波形
と同一タイミングで第２走査電極ｘ2が選択される。次
いで、１クロックＣＫｂ遅れたタイミングで第３走査電
極ｘ3が走査され、第３走査電極ｘ3の出力波形と同一タ
イミングで第４走査電極ｘ4が選択される。そして、１
クロックＣＫｂ遅れたタイミングで第５走査電極ｘ5が
走査される。このようにして、走査電極Ｘ1〜Ｘ8には、
図６に示すような出力波形が出力される。

【００６２】このように、走査電極は２本づつ組にして
走査する方式を採用しつつ、１フィールドのうち１回目
の走査と２回目の走査で組をずらすようにしている。こ
の場合、コモン選択幅をそれぞれ半分にして、走査電極
Ｘ１〜Ｘ８を２回走査するフレーム周波数の向上（この
場合は、２倍の高周波化）も同時に行なわれる。また、
信号電極のデータは順番に読み出すのではなく、コモン
走査に合わせて、飛び飛びにインターレース的に読み出
して表示される。

【００６３】したがって、図６に示す本実施例の出力波
形図を図１１に示す従来の２α方式と比較してみると、
デューティ比は同じであるが、コモンの走査方法と信号
電極のデータの出す順番が上述したように工夫されてい
る。すなわち、走査電極は２本ずつ走査電極に同じ信号
を与えて、各フレーム毎にその組合せを変えるペアライ
ン駆動で走査するとともに、走査電極Ｘ１〜Ｘ８を２回
走査する場合に１回目の走査と２回目の走査で組をずら
し、かつ表示データは順番に読み出すのではなく、コモ
ン走査に合わせて、飛び飛びにインターレース的に読み
出して表示するようにする。本実施例では、１フィール
ドのうち１回目の走査で走査電極Ｘ２とＸ３、Ｘ４とＸ
５、Ｘ６とＸ７に同じ表示信号を同一タイミングで加え
て駆動しており、また、１フィールドのうち２回目の走
査では走査電極Ｘ１とＸ２、Ｘ３とＸ４、Ｘ５とＸ６、
Ｘ７とＸ８に同じ表示信号を同一タイミングで加えて駆
動している。このような駆動方法により、コモン選択幅
を図１１に比べて半分にして、Ｘ１〜Ｘ８までを２回走
査して２倍の高周波化を図ることができるとともに、ペ
アライン駆動によって垂直解像度を向上させることがで
きる。

【００６４】以上説明したように、本実施例の液晶表示
装置１０は、液晶表示パネル１１、信号電極を複数フレ
ームで時分割駆動する信号電極駆動回路１２、走査電極
駆動回路１３、同期処理回路１４、Ａ／Ｄ変換器１５、
メモリ１６及びコントローラ１７から構成され、走査電
極駆動回路１３は、インバータ２０，２１、シフトレジ
スタ回路２２〜２９、レベルシフタ３０〜３５を備え、
メモリ１６に格納した表示データを所定のタイミングで
走査電極の走査に合わせて、インターレース化して読出
すようにし、走査電極は２本ずつ走査電極に同じ信号を
与えて、各フレーム毎にその組合せを変えるペアライン
駆動で走査し、さらに走査電極Ｘ１〜Ｘ８を２回走査す
る場合に１回目の走査と２回目の走査で組をずらすよう
にしているので、α方式が改善されてフレーム周波数の
向上の効果も得られるようになり、より画質を向上させ
ることができる。

【００６５】上記第１実施例では、簡単のために２α方
式の２倍の高周波化の場合について述べたが、ｍα方式
のｍ倍の高周波化の場合についても同様に可能であるこ
とは言うまでもなく、以下の第２実施例ではｍ＝３の場
合の例について説明する。

【００６６】第２実施例 図７〜図９は液晶表示装置の実施例を示す図であり、ｍ
＝３倍の高周波化を行なう液晶表示装置に適用した例で
ある。

【００６７】まず、構成を説明する。図７は液晶表示装
置の走査電極駆動回路５０の回路構成図であり、第１実
施例の図２に対応する図である。

【００６８】図２において、走査電極駆動回路５０は、
２入力４出力デコーダ（２−４デコーダ）５１，５２，
５３、インバータ５４、シフトレジスタ回路５５〜６
３、バッファを備えたレベルシフタ３４〜４１から構成
される。

【００６９】２−４デコーダ５１，５２，５３は、各種
コントロール信号（例えば、ＭＯＤＥ）に従ってシフト
レジスタ回路５７〜６３に所定のデコード信号Ｙ0，Ｙ
1，Ｙ2を出力し、シフトレジスタ回路５７〜６３のラッ
チタイミングを制御するデコード回路である。

【００７０】ここで、図８は上記各種コントロール信号
波形を示すタイミングチャートであり、この図に示すよ
うに通常転送として、コントローラ１７から、ＭＯＤＥ
信号“０（第１フレーム時），１（第２フレーム時），
２（第３フレーム時）”が出力される。

【００７１】シフトレジスタ回路５５〜６３は、図８に
示すようにコントローラ１７からの信号ＤＳをクロック
ＣＫｂのタイミングで保持する回路であり、シフトレジ
スタ回路５５〜６３の詳細な構成は前記図３に示されて
いる。

【００７２】上記シフトレジスタ回路５５〜６３のう
ち、シフトレジスタ回路５５，５６は信号ＤＳをクロッ
クＣＫｂのタイミングでラッチしたデータをそのまま次
段にシフト出力し、シフトレジスタ回路５７〜６３は２
−４デコーダ５１，５２，５３からのデコード信号Ｙ
0，Ｙ1，Ｙ2に従ってラッチしたデータを例えば図８に
示すようなタイミングで出力する。

【００７３】レベルシフタ６４〜７１は、シフトレジス
タ回路５６〜６３からの出力ｘ1〜ｘ8を、所定の電位レ
ベルまで引き上げるとともに、バッファによって、駆動
電圧発生回路（図示略）から供給された選択電位ＶS及
び非選択電位ＶNSに基づいて走査電極Ｘ1〜Ｘ8に出力す
る（図９参照）。

【００７４】次に、本実施例の動作を説明する。

【００７５】図８に示すようにコントローラ１７からＭ
ＯＤＥ信号“０（第１フレーム時），１（第２フレーム
時），２（第３フレーム時）”が出力される。

【００７６】２−４デコーダ５１，５２，５３に、コン
トローラ１７からのＭＯＤＥ信号が入力されるとデコー
ド動作状態となり、各ＭＯＤＥ信号を基にデコードを行
なってデコード出力Ｙ0，Ｙ1，Ｙ2をシフトレジスタ回
路５７〜３６の制御端子Ｓに出力する。

【００７７】このとき、シフトレジスタ回路５５〜６３
では、コントローラ１７からの信号ＤＳをクロックＣＫ
ｂのタイミングでラッチし、次段のシフトレジスタ回路
及びレベルシフタ６４〜７１に順次シフト出力可能な状
態にあるが、シフトレジスタ回路５７〜６３の制御端子
Ｓには、デコード出力Ｙ0，Ｙ1，Ｙ2が入力されてお
り、シフトレジスタ回路５７〜６３は、２−４デコーダ
５１，５２，５３からのデコード信号Ｙ0，Ｙ1，Ｙ2に
従ってラッチしたデータを所定タイミングで出力する。

【００７８】例えば、図８に示すように、コントローラ
１７からＭＯＤＥ信号“０”が出力されると、１フィー
ルドのうち第１フレームにおいて、第１走査電極ｘ1が
走査され、次いで、１クロックＣＫｂ遅れたタイミング
で第２走査電極ｘ2が走査される。第３走査電極ｘ3は、
第２走査電極ｘ2の出力波形と同一タイミングで選択さ
れ、第４走査電極ｘ4も、第３走査電極ｘ3の出力波形と
同一タイミングで選択される。

【００７９】次いで、１クロックＣＫｂ遅れたタイミン
グで第５走査電極ｘ5が走査され、第５走査電極ｘ5の出
力波形と同一タイミングで第６走査電極ｘ6が選択され、
第７走査電極ｘ7も、第５走査電極ｘ5の出力波形と同一
タイミングで選択される。次いで、１クロックＣＫｂ遅
れたタイミングで第８走査電極ｘ8が走査される。

【００８０】また、コントローラ１７からＭＯＤＥ信号
“１”が出力されると、図８に示すように、１フィール
ドのうち第２フレームにおいて、第１走査電極ｘ1が走
査され、第１走査電極ｘ1の出力波形と同一タイミング
で第２走査電極ｘ2が選択される。次いで、１クロック
ＣＫｂ遅れたタイミングで第３走査電極ｘ3が走査さ
れ、第３走査電極ｘ3の出力波形と同一タイミングで第
４走査電極ｘ4が選択され、第５走査電極ｘ5も、第３走
査電極ｘ3の出力波形と同一タイミングで選択される。
そして、１クロックＣＫｂ遅れたタイミングで第６走査
電極ｘ6が走査され、第６走査電極ｘ6の出力波形と同一
タイミングで第７走査電極ｘ7が選択され、第８走査電極
ｘ8も、第６走査電極ｘ6の出力波形と同一タイミングで
選択される。

【００８１】同様に、コントローラ１７からＭＯＤＥ信
号“２”が出力されると、図８に示すように、１フィー
ルドのうち第３フレームにおいて、第１走査電極ｘ1が
走査され、第１走査電極ｘ1の出力波形と同一タイミン
グで第２走査電極ｘ2が選択され、第３走査電極ｘ3も、
第１走査電極ｘ1の出力波形と同一タイミングで選択さ
れる。次いで、１クロックＣＫｂ遅れたタイミングで第
４走査電極ｘ4が走査され、第４走査電極ｘ4の出力波形
と同一タイミングで第５走査電極ｘ5が選択され、第６走
査電極ｘ6も、第４走査電極ｘ4の出力波形と同一タイミ
ングで選択される。そして、１クロックＣＫｂ遅れたタ
イミングで第７走査電極ｘ7が走査され、第７走査電極
ｘ7の出力波形と同一タイミングで第８走査電極ｘ8が選
択される。このようにして、走査電極Ｘ1〜Ｘ8には、図
９に示すような出力波形が出力される。

【００８２】以上のようにして、メモリ１６に格納した
データを所定のタイミングでインターレース化して読出
すようにしてコントローラ１７からの制御信号によって
制御される２−４デコーダ５１，５２，５３のデコード
出力により、α方式と組み合わせるようにしている。す
なわち、走査電極は３本づつ組にして走査する方式を採
用しつつ、１フィールドのうち１回目の走査、２回目の
走査及び３回目の走査で組をずらすようにしている。こ
の場合、コモン選択幅を図１２に比べ１／３にして、走
査電極Ｘ１〜Ｘ８を３回走査するフレーム周波数の向上
（この場合は、３倍の高周波化）も同時に行なわれる。
また、信号電極のデータは順番に読み出すのではなく、
コモン走査に合わせて、飛び飛びにインターレース的に
読み出して表示される。

【００８３】したがって、図９に示す本実施例の出力波
形図を図１２に示す従来の３α方式と比較してみると、
デューティ比は同じであるが、走査電極は３本づつ組に
して走査するとともに、１回目の走査、２回目の走査及
び３回目の走査で組をずらし、かつ表示データは順番に
読み出すのではなく、コモン走査に合わせて、飛び飛び
にインターレース的に読み出して表示する。本実施例で
は、１フィールドのうち１回目の走査で走査電極Ｘ２と
Ｘ３とＸ４、Ｘ５とＸ６とＸ７に同じ表示信号を同一タ
イミングで加えて駆動しており、また、１フィールドの
うち２回目の走査では走査電極Ｘ１とＸ２、Ｘ３とＸ４
とＸ５、Ｘ６とＸ７とＸ８に同じ表示信号を同一タイミ
ングで加えて駆動し、１フィールドのうち３回目の走査
では走査電極Ｘ１とＸ２とＸ３、Ｘ４とＸ５とＸ６、Ｘ
７とＸ８に同じ表示信号を同一タイミングで加えて駆動
している。このような駆動方法により、コモン選択幅を
図１２に比べて１／３にして、Ｘ１〜Ｘ８までを３回走
査して３倍の高周波化を図ることができる。

【００８４】なお、上記各実施例では、２倍または３倍
に高周波化する場合について述べたが、前述した走査電
極本数や高周波化は一例であって、一般にｎ倍に高周波
化して同様に実施可能であることは言うまでもない。

【００８５】また、上記各実施例では、走査電極は２本
または３本ずつ走査電極に同じ信号を与えて、各フレー
ム毎にその組合せを変えるペアライン駆動で走査してい
るが、この場合の走査電極Ｘ１〜Ｘ８の走査の組み合わ
せは任意であり、１回目の走査と２回目の走査の組み合
わせも上記各実施例のものに限定されないことは言うま
でもなく、さらにインターレース化も上記各実施例のも
のに限定されないことは勿論である。

【００８６】また、図５及び図８に示した１フィールド
内のフレーム等の順序は、この順である必要はない。ま
た、上記各実施例では１フィールドを２フレームまたは
３フレームに時分割制御しているが、複数フレームであ
ればどのような時分割でもよく、さらには１フィールド
内の複数フレームに分割するのではなく、例えば複数フ
ィールドを１単位として時分割処理するものであっても
同様に適用できることは勿論である。

【００８７】また、上記各実施例では、液晶表示装置と
して液晶テレビ等に用いられる高画質液晶表示装置に適
用した例であるが、時分割駆動を行なうものであればど
のような装置に適用してもよいことは勿論である。

【００８８】さらに、液晶表示装置や走査電極駆動回路
を構成する回路やマトリクス、ゲート数、その種類など
は前述した実施例に限られないことは言うまでもない。

【００８９】

【発明の効果】請求項１、２、３、４、５、６、７、８
及び９の発明によれば、デューティ比を下げつつ、フレ
ーム周波数を上げることができ、画質の向上を図ること
ができる。その結果、表示品質のよい液晶表示装置が実
現できる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の第１実施例の構成
図である。

【図２】同実施例の液晶表示装置の走査電極駆動回路の
回路構成図である。

【図３】同実施例の液晶表示装置のシフトレジスタ回路
の回路構成図である。

【図４】同実施例の液晶表示装置のレベルシフタの回路
構成図である。

【図５】同実施例の液晶表示装置の各種コントロール信
号波形を示すタイミングチャートである。

【図６】同実施例の液晶表示装置の走査電極Ｘ1〜Ｘ8へ
の出力波形図である。

【図７】本発明に係る液晶表示装置の第１実施例の走査
電極駆動回路の回路構成図である。

【図８】同実施例の液晶表示装置の各種コントロール信
号波形を示すタイミングチャートである。

【図９】従来の液晶表示装置の走査電極Ｘ1〜Ｘ8への出
力波形図である。

【図１０】従来の液晶表示装置の単純マトリックスの通
常の走査法における走査電極Ｘ1〜Ｘ8への出力波形図で
ある。

【図１１】従来の液晶表示装置のコモン選択幅を広げて
走査する方法における走査電極Ｘ1〜Ｘ8への出力波形図
である。

【図１２】従来の液晶表示装置のコモン選択幅を広げて
走査する方法における走査電極Ｘ1〜Ｘ8への出力波形図
である。

【図１３】従来の液晶表示装置のコモン選択幅を半分に
して２回走査して高周波化する方法における走査電極Ｘ
1〜Ｘ8への出力波形図である。

【符号の説明】

１０ 液晶表示装置 １１ 液晶表示パネル １２ 信号電極駆動回路 １３，５０ 走査電極駆動回路 １４ 同期処理回路 １５ Ａ／Ｄ変換器 １６ メモリ １７ コントローラ ２０，２１，５４ インバータ ２２〜２９，５５〜６３ シフトレジスタ回路 ３０〜３５，６４〜７１ レベルシフタ ５１，５２，５３ ２入力４出力デコーダ（２−４デコ
ーダ）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の走査電極と信号電極とをマトリク
   ス状に配列した液晶表示パネルに階調表示を行なう液晶
   表示装置において、 信号電極を複数フレームで時分割駆動する信号電極駆動
   回路と、 前記液晶表示パネルの走査電極を駆動する走査電極駆動
   回路とを備え、 前記走査電極駆動回路は、各フレームにおいて隣接する
   複数の走査電極に同一の走査信号を与えて駆動するよう
   にしたことを特徴とする液晶表示装置。
2. 【請求項２】 複数の走査電極と信号電極とをマトリク
   ス状に配列した液晶表示パネルに階調表示を行なう液晶
   表示装置において、 ディジタル信号に変換された表示データを記憶するメモ
   リと、 前記メモリに記憶された表示データを所定のタイミング
   で読出すようにして、信号電極を複数フレームで時分割
   駆動する信号電極駆動回路と、 前記液晶表示パネルの走査電極を駆動する走査電極駆動
   回路とを備え、 前記走査電極駆動回路は、各フレームにおいて隣接する
   複数の走査電極に同一の走査信号を与えて駆動するよう
   にしたことを特徴とする液晶表示装置。
3. 【請求項３】 前記走査電極駆動回路は、各フレームに
   おいて隣接する複数の走査電極に同一の走査信号を与え
   るとともに、各フレーム毎にその組合せを変えて駆動す
   るようにしたことを特徴とする請求項１又は請求項２の
   何れかに記載の液晶表示装置。
4. 【請求項４】 前記走査電極駆動回路は、走査電極の選
   択幅を広げる走査信号を走査電極に与えて駆動するよう
   にしたことを特徴とする請求項１又は請求項２の何れか
   に記載の液晶表示装置。
5. 【請求項５】 前記メモリに記憶された表示データの読
   出しは、走査電極の走査に合わせて、インターレース化
   して読み出すようにしことを特徴とする請求項２記載の
   液晶表示装置。
6. 【請求項６】 前記複数フレームは、１フィールドを複
   数フレームに分割するようにしたことを特徴とする請求
   項１又は請求項２の何れかに記載の液晶表示装置。
7. 【請求項７】 前記各フレームにおける表示データの組
   み合わせは、所定信号電極に供給される表示データの選
   択／非選択の組み合わせであることを特徴とする請求項
   １又は請求項２の何れかに記載の液晶表示装置。
8. 【請求項８】 前記メモリから読み出される表示データ
   は、階調データであることを特徴とする請求項１又は請
   求項２の何れかに記載の液晶表示装置。
9. 【請求項９】 映像信号をディジタル信号に変換するＡ
   ／Ｄ変換手段を備え、該Ａ／Ｄ変換手段によりディジタ
   ル信号に変換された表示データを前記メモリに出力する
   ようにしたことを特徴とする請求項１又は請求項２の何
   れかに記載の液晶表示装置。