KR100236333B1 - 액정표시장치의 데이터 구동 장치 및 구동 방법 - Google Patents

액정표시장치의 데이터 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100236333B1
KR100236333B1 KR1019970007285A KR19970007285A KR100236333B1 KR 100236333 B1 KR100236333 B1 KR 100236333B1 KR 1019970007285 A KR1019970007285 A KR 1019970007285A KR 19970007285 A KR19970007285 A KR 19970007285A KR 100236333 B1 KR100236333 B1 KR 100236333B1
Authority
KR
South Korea
Prior art keywords
signal
output
mode
selector
memory
Prior art date
Application number
KR1019970007285A
Other languages
English (en)
Other versions
KR19980072449A (ko
Inventor
이승종
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019970007285A priority Critical patent/KR100236333B1/ko
Priority to JP28038197A priority patent/JP4145375B2/ja
Priority to US09/023,713 priority patent/US6333730B1/en
Priority to GB9803979A priority patent/GB2322958B/en
Priority to GB9918185A priority patent/GB2338817B/en
Priority to FR9802400A priority patent/FR2760561B1/fr
Priority to DE19809221A priority patent/DE19809221B4/de
Publication of KR19980072449A publication Critical patent/KR19980072449A/ko
Application granted granted Critical
Publication of KR100236333B1 publication Critical patent/KR100236333B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치(TFT-LCD)에 관한 것으로 특히 다중-스캔(Multi-Scan)기능을 내장한 액정표시장치의 데이터 구동 장치(Source Driver) 및 구동 방법에 관한 것이다.
이와 같은 본 발명의 데이터 구동 장치 및 방법은 3개의 메모리부를 구비하여 각 메모리부가 입력 모드, 홀드 모드, 출력 모드로 로테이션으로 동작되도록 하고, 영상 신호 1 라인을 VGA 모듈로 기록하는데 소요되는 시간과 기록된 영상신호 1 라인을 XGA 모듈로 리드하는데 소요되는 시간 차이(XGA 모듈의 속도가 더 빠르다)를 이용하고, 한 메모리에서 동시에 기록과 리드가 이루어지지 않도록 하며, 읽고자 하는 메모리가 기록 모드(입력 모드)이면 그 전의 메모리에 기록된 영상신호 데이트를 한 번 더 읽는 방법을 이용하여 다중-스캔하도록 동작한 것이다.

Description

액정표시장치의 데이터 구동 장치 및 구동 방법{Device and method for data driving in liquid crystal display}
본 발명은 액정표시장치(TFT-LCD)에 관한 것으로, 특히 다중-스캔(Multi-Scan) 기능을 내장한 액정표시장치의 데이터 구동장치(Source Driver) 및 구동방법에 관한 것이다.
일반적으로 "다중-스캔"이라 함은 고해상도의 LCD 패널(panel)상에 저해상도(하위 비디오 모드)의 비디오 신호를 수직 방향(Vertical direction)으로 확대하여 디스플레이(display) 하는 것을 말한다.
이는 수평 방향(Horizontal direction)의 확대가 샘플링 비(sampling rate)를 높임으로써 비교적 쉽게 가능한 반면 수직 방향의 확대는 화상 데이터(data)를 프레임 메모리(frame memory)등을 사용하여 저장하는 등의 방법으로 쉽게 가능하지 않은 것에서 연류된다.
물론 고해상도 비디오 소오스를 축소하여 저해상도의 LCD 패널에 디스플레이하는 것도 다중-스캔에 포함되며 이는 비디오 소오스 데이터를 일부 제거하므로써 가능하다.
그러나 종래의 액정표시장치의 데이터 구동 장치는 항상 해당 LCD 모듈에 맞는 해상도의 영상신호를 구동 IC에 공급하여야만 하고, 고해상도의 LCD 모듈상에 저해상도의 비디오 소오스를 디스풀레이 하기 위해서는 외부에서 별도로 영상신호의 해상도를 디스플레이 하고자하는 LCD 모듈에 맞게 변환하여야만 했다.
이와같은 종래의 액정표시장치의 데이터 구동회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 액정표시장치의 데이터 구동 장치의 블록 구성도로서, 192-출력 6-비트 그레이-스케일(Gray-Scale) 데이터 구동 IC의 내부 구조도이다.
도 2는 도 1의 192×6비트 2-라인 래치부의 상세한 구성도이다.
종래의 액정표시장치의 데이터 구동 장치는 도 1과 같이 외부의 클럭신호(Clock)에 의해 캐리 입출력신호(Carry I/O)를 양 방향으로 쉬프팅(Shifting)하여 출력하는 64비트 양 방향 쉬프트 레지스터(64 bits Bidirectional Shift Resister)(1)와, 상기 64비트 양 방향 쉬프트 레지스터(1)에서 출력되는 캐리 입출력신호에 의해 외부에서 입력되는 R, G, B 영상신호 데이터(각각 6비트)를 순차적으로 저장하거나 외부의 로드(Load)신호에 의해 저장된 데이터를 출력하는 192×6비트 2-라인 래치부(192×6bits 2-line Latch)(2)와, 상기 192×6비트 2-라인 래치부(2)에서 출력되는 영상신호 데이터를 외부의 POL신호에 의해 아날로그 신호로 변환하는 192×6비트 디지탈/아날로그 변환부(192×6bits Digital/Analog Converter)(3)와, 상기 192×6비트 디지탈/아날로그 변환부(3)에서 출력하는 아날로그 영상신호를 외부의 POL신호에 의해 TFT-LCD패널로 출력하는 192 데이터 출력부(192 Data Output Circuits)(4)로 구성된다.
이와 같이 구성된 종래의 액정표시장치의 데이터 구동 장치의 192×6비트 2-라인 래치부(2)의 상세한 구성은 도 2와 같다.
즉, 192×6비트 2-라인 래치부(2)는 2개의 래치(제 1 래치(2a), 제 2 래치(2a)로 구성되어 각 래치(2a, 2b)는 R, G, B 영상신호를 각각 래치하기 위하여 192×6비트 래치 또는 레지스터가 3개 필요하게 된다. 그리고 외부에서 입력되는 로드신호에 의해 제 1 래치부(2a)가 저장할 때 제 2 래치부(2b)는 저장된 데이터를 192×6비트 디지탈/아날로그 변환부(3)로 출력하고, 제 2 래치부(2b)가 저장할 때 제 1 래치부(2a)는 저장된 데이터를 출력하도록 구성되어 매 라인 마다 저장하고 출력하는 기능을 번갈아 행하도록 한 것이다.
이와같은 종래의 액정표시장치의 데이터 구동회로의 동작은 다음과 같다.
먼저, 디스플레이 하고자하는 LCD 모듈이 VGA(640×480 화상)일 경우 상기 도 1에서 설명한 바와 같은 구동 IC가 최소한 10개 필요하고, LCD 모듈이 XGA(1024×768 화상)일 경우 상기 도 1에서 설명한 바와 같은 구동 IC가 최소한 16개 필요하다. 왜냐하면 VGA 모듈은 640×3=1920의 도트로 구성되므로 도 1에 도시한 구동 IC는 192-출력이고 R, G, B 신호가 하나의 픽샐을 구성하므로 1920의 도트 수를 얻기 위해서는 10개(192×10=1920)가 필요하고, XGA 모듈은 1024×3=3072의 도트로 구성되므로 16개(192×16=3072)가 필요하다.
이와 같이 종래에는 LCD 모듈에 따라 필요한 수 만큼의 구동 IC를 LCD 패널에 부착하여 그 모듈에 맞는 영상신호를 데이터 구동IC에 인가하여야만 한다.
따라서, 외부에서 입력되는 영상신호가 LCD 모듈에 맞게 인가되면 래치부(2)에서는 로드신호에 의해 제 1 래치와 제 2 래치가 번갈아 입력된 데이터를 래치하여 저장하거나 저장된 데이터를 출력한다. 그리고 상기 래치부(2)에서 출력되는 데이터는 디지탈/아날로그 변환부(3)에서 아날로그 신호로 변환되고, 데이터 출력부(4)를 통해 LCD 패널의 각 데이터 라인에 인가된다.
그러나 이와같은 종래의 액정표시장치의 데이터 구동회로에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래의 액정표시장치의 데이터 구동회로는 LCD 모듈에 맞게 구동IC를 구비하여야 하고 해당 모듈에 맞는 영상신호를 구동IC에 공급하여야 디스플레이 되므로 다중-스캔 기능으로 디스플레이 할 수 없었다.
둘째, 구동IC를 교체하거나 추가하지 않고 모듈에 맞지 않는 영상신호를 디스플레이하고자 할 경우에는 외부에 별도의 모듈 변환장치를 추가하여야 한다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 패널과 다른 비디오 소오스를 확대 및 축소하여 화면상에 적합한 크기로 디스플레이할 수 있는 다중-스캔 기능을 내장한 액정표시장치 및 구동방법을 제공하는데 그 목적이 있다.
도 1은 종래의 액정표시장치의 데이터 구동회로의 구성 블록도
도 2는 도 1의 192×6비트 2-라인 래치부의 상세한 구성도
도 3은 본 발명 제 1 실시예의 액정표시장치의 데이터 구동회로 구성 블럭도
도 4는 도 3에서 래치부의 상세 구성도
도 5는 도 3에서 제어부의 상세 구성도
도 6은 도 5에서 비교부의 회로적 구성도
도 7은 본 발명 제 1 실시예의 액정표시장치의 데이터 구동 장치의 다중-스캔 동작을 설명하기 위한 설명도
도 8은 본 발명 제 2 실시예의 액정표시장치의 데이터 구동 장치의 개념 설명도
도 9은 본 발명 제 2 실시예의 액정표시장치의 데이터 구동회로 구성 블럭도
도 10은 도 9에서 제어부의 상세 회로도
도면의 주요 부분에 대한 부호의 설명
11 : 쉬프트 레지스터 12 : 래치부
12a, 12b, 12c : 래치 13 : 디지탈/아날로그 변환부
14 : 데이터 출력부 15 : 제어부
16, 41 : 제 1 선택부 17, 44 : PLL부
18, 42 : 가변 발진부 19, 43 : 비교부
19a, 19b, 19c : 낸드 게이트
19d, 19e, 53, 54, 55, 57 : 앤드 게이트
20, 46 : 제 2 선택부 21, 22, 23 : 메모리부
24 : 출력 선택부 25 : 제어부
26, 28, 30 : 메모리 27, 29, 31 : 멀티 플렉서
45, 52, 58 : 카운터 51, 59 : 디코더
56 : 노아 게이트 60, 61, 62 : 인버터
63, 64, 65 : 오아 게이트
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 데이터 구동 장치는 외부의 제어에 의해 입력되는 영상신호의 1 라인 신호를 해당 어드레스에 기록하거나 기록된 신호를 리드하여 출력하는 제 1, 제 2, 제 3 메모리부, 상기 제 1, 제 2, 제 3 메모리부에서 출력되는 영상신호중 하나의 출력신호만을 선택하여 출력하는 출력 선택부, 상기 제 1, 제 2, 제 3 메모리부 중 하나는 출력신호만을 선택하여 출력하는 출력 선택부, 상기 제 1, 제 2, 제 3 메모리부 중 하나는 입력 모드로 동작하고 다른 하나는 홀드 모드로 동작하고 나머지 다른 하나는 출력 모드로 동작하도록 각 제 1, 제 2, 제 3 메모리부의 기록 및 리드를 제어하고 상기 출력 선택부의 출력을 제어하는 제어부를 포함하여 구성됨에 그 특징이 있다.
또한 상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 데이터 구동방법은 제 1, 제 2, 제 3 메모리를 구비하여 해상도가 다른 영상신호를 디스플레이 하는 액정 표시장치의 데이터 구동 방법에 있어서, 입력 모드는 제 1 메모리부터 제 3 메모리 순으로 반복하여 선택되도록 하고, 동시에 출력 모드는 제 3 메모리부터 제 1, 제 2 메모리 순으로 반복하여 선택되도록 설정하는 제 1 단계, 입력 속도와 출력 속도 차이로 인하여 입력 모드로 동작되고 있는 메모리를 출력 모드로 선택해야 되는 경우 마다 그 전에 출력 모드로 선택했던 메모리를 다시 출력 모드로 선택하는 제 2 단계를 포함하여 이루어짐에 그 특징이 있다.
이와 같은 본 발명의 액정표시장치 데이터 구동 장치 및 구동 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명 제 1 실시예의 액정표시장치 데이터 구동 장치의 구성 블록도로서, 192-출력 6-비트 크기(Gray-Scale)를 예로 하였다. 도 4는 도 3에서 래치부의 상세 구성도이고, 도 5는 도 3에서 제어부의 상세 구성도이며, 도 6은 도 5에서 비교부의 회로적 구성도이다.
본 발명의 액정표시장치의 데이터 구동 장치는 도 3에 도시한 바와 같이 외부의 클럭신호(Clock)에 의해 캐리 입출력신호(Carry I/O)를 양 방향으로 쉬프팅(Shifting)하여 출력하는 64비트 양 방향 쉬프트 레지스터(64 bits Bidirectional Shift Resister)(11)와, 3개의 래치(제 1 래치, 제 2 래치 및 제 3 래치)로 이루어져 외부의 제어신호에 의해 각 래치별로 상기 64비트 양 방향 쉬프트 레지스터(11)에서 출력되는 캐리 입출력신호에 의해 동기되어 외부에서 입력되는 R, G, B 영상신호 데이터(각각 6비트)를 순차적으로 저장하거나(데이타 래치 모드, Date Latch Mode) 저장된 데이터를 홀드하거나(데이터 홀드 모드,Data Hold Mode) 홀드된 영상신호 데이터를 출력하는(데이터 출력 모드, Data Oupput Mode) 래치부(12)와, 상기 래치부(12)에서 출력되는 영상신호 데이터를 외부의 POL신호에 의해 아날로그 신호로 변환하는 192×6비트 디지탈/아날로그 변환부(192×6bits Digital/Analog Converter)(13)와, 상기 192×6비트 디지탈/아날로그 변환부(13)에서 출력하는 아날로그 영상신호를 외부의 POL신호에 의해 TFT-LCD패널로 출력하는 192 데이터 출력부(192 Data Output Circuits)(14)와, 상기 192×6비트 3-라인 래치부(12)의 데이터 입력 및 출력과 홀드를 제어하는 제어부(15)로 구성된다.
여기서, 래치부(12)의 3개의 래치는 일 예로 192×6비트 3-라인 메모리를 이용한 것을 도시하였다.
즉, 래치부(12)는 도 4와 같이 3개의 래치(제 1 래치(12a), 제 2 래치(12b), 제 3 래치(12c))로 구성되고 각 래치(12a, 12b, 12c)는 입력되는 R, G, B 영상신호 데이터를 각각 래치하도록 되어 있고, 제어부(15)의 제어신호에 의해 데이터 래치 모드, 데이터 홀드 모드, 데이터 출력 모드를 반복적으로 수행하도록 구성되어 있다.
그리고 제어부(15)의 구성은 도 5와 같다.
즉, 제어부(15)는 영상신호의 수평 동기신호를 클럭신호로 이용하고 수직 동기신호를 클리어 및 로드(Clear & Load)신호로 하여 상기 래치부(12)의 3개의 래치 중에 데이터 래치 모드로 동작될 래치를 선택하기 위한 선택신호를 출력하는 제 1 선택부(16)와, 입력되는 영상신호의 수평 동기신호를 해당 LCD 모듈의 라인 수(1024×769일 경우 1024개)로 분주하여 도트 클럭(Dot Clock) 또는 마스터 클럭(Master Clock)을 출력하기 위한 PLL부(17)와, 주파수를 가변하여 수직 방향의 확대 및 축소가 이루어지도록 1 수직 동기 기간 동안 LCD 모듈의 스캔 라인 수(1024×768일 경우 768개)의 게이트 스타트 필스(gate start pulse)를 출력하는 가변 발진부(18)와, 상기 래치부(12)에서 데이터 출력 모드와 데이터 래치 모드가 한 래치에서 동시에 일어나지 않도록 하는 비교부(19)와, 상기 비교부(19)에서 출력된 신호를 클럭신호로 하고 수직 동기신호를 클리어&로드 신호로 하여 상기 래치부(12)의 3개의 래치중에 데이터 출력 모드로 동작될 래치를 선택하는 제 2 선택부(20)로 구성된다.
여기서 비교부(19)는 도 6와 같다.
즉, 상기 제 1 선택부(16)에서 출력되는 제 1 래치 모드 선택신호(IN A)와 상기 제 2 선택부(20)에서 출력되는 제 3 출력모드 선택신호(OUT C)를 논리 곱 연산하고 반전하여 출력하는 제 1 낸드(NAND) 게이트(19a)와, 상기 제 1 선택부(16)에서 출력되는 제 2 래치 모드 선택신호(IN B)와 상기 제 2 선택부(20)에서 출력되는 제 1 출력모드 선택신호(OUT A)를 논리 곱 연산하고 반전하여 출력하는 제 2 낸드(NAND) 게이트(19b)와, 상기 제 1 선택부(16)에서 출력되는 제 3 래치모드 선택신호(IN C)와 상기 제 2 선택부(20)에서 출력되는 제 2 출력 모드 선택신호(OUT B)를 논리 곱 연산하고 반전하여 출력하는 제 3 낸드(NAND) 게이트(19c)와, 상기 제 1, 제 2, 제 3 낸드 게이트(19a, 19b, 19c)에서 출력되는 신호를 논리 곱 연산하여 출력하는 제 1 앤드(AND) 게이트(19d)와, 상기 제 1 앤드 게이트(19d)의 출력신호와 상기 가변 발진부(18)의 출력신호를 논리 곱 연산하여 상기 제 2 선택부(20)의 클럭신호로 출력하는 제 2 앤드 게이트(19e)로 구성된다.
이와 같이 구성되는 본 발명 제 1 실시예의 액정표시장치의 데이터 구동 장치의 동작을 설명하면 다음과 같다.
도 7은 본 발명 제 1 실시예의 액정표시장치의 데이터 구동장치의 다중-스캔 동작을 설명하기 위한 설명도이다.
본 발명의 액정표시장치의 데이터 구동장치의 동작을 보다 더 쉽게 설명하기 위하여 XGA 해상도(1024×768)를 갖는 LCD 패널에 VGA 해상도(640×480)의 영상신호 데이터를 디스플레이 하는 방법을 일 예로 설명한다.
먼저, 제 1 선택부(16)는 VGA 해상도의 영상신호의 수평 동기신호(H-sync)를 클럭신호(Clock)로 하여 수평 동기신호(H-sync)가 있을 때마다 상기 래치부(12)의 제 1, 제 2, 제 3 래치(12a, 12b, 12c)를 순차적으로 데이터 래치 모드로 로테이션 되도록 선택한다.
이 때, 맨 처음에 제 1 래치(12a)가 선택되도록 하여 제 2 래치(12b), 제 3 래치(12c) 순으로 선택되어 반복되고, 이와같이 반복되는 과정에서 수직 동기신호(V-sync)가 입력되면 초기화되어 다시 제 1 래치(12a)가 동작되도록 한다.
그리고 PLL부(17)는 입력되는 VGA 영상신호의 수평 동기신호(H-sync)를 1024로 분주하여 본 발명 데이터 구동 장치의 도트 클럭신호(Dot Clock Signal)로 출력한다.
이와 같이 제 1 선택부(16)가 3개의 래치중에 하나가 선택되어 래치 모드로 동작되도록 함과 동시에 제 2 선택부(20)에서도 3개의 래치중에 출력 모드로 동작될 래치를 선택한다.
제 2 선택부(20)의 동작도 초기화 되어 맨 처음 제 3 래치(12c)가 출력 모드로 동작도록 하여 제 1, 제 2 래치(12a, 12b) 순으로 로테이션 되도록하고 가변 발진부(18)와 비교부(19)의 제어에 의해 다음과 같이 동작된다.
즉, 제 1 선택부(16)는 초기화 되면 제 1 래치(12a)를 데이터 래치 모드로 선택하고 제 2 선택부(12c)는 제 3 래치(12c)를 데이터 출력 모드로 선택한다.
그리고 가변 발진부(18)는 1 수직 동기 기간 동안 XGA 해상도가 디스플레이 될 수 있도록 768개의 게이트 스타트 펄스를 출력한다.
또한 비교부(19)는 현재의 제 1 선택부(16)의 선택신호와 제 2 선택부(20)의 선택신호를 논리 연산하여 상기 가변 발진부(18)에서 출력되는 클럭신호가 출력되도록 한다. 즉 도 7에서와 같이 초기에 제 1 선택부(16)에서 제 1 래치(12a)가 데이터 래치 모드로 동작되도록 선택신호(IN A)를 출력하고 있고, 제 2 선택부(20)에서는 제 3 래치가 데이터 출력 모드로 동작되도록 선택신호(OUT C)를 출력하고 있으므로 비교부(19)의 제 1 낸드 게이트(19a)가 "로우(L)"신호를 출력하므로 제 2, 제 3 낸드 게이트(19b, 19c)의 출력에 관계없이 제 1 앤드 게이트(19d)와 제 2 앤드 게이트( 19e)에서 "로우(L)" 신호를 출력하므로 제 2 선택부(20)에 클럭신호가 인가되지 않는다. 따라서 제 2 선택부(20)는 제 3 래치(12c)를 데이터 출력 모드로 동작시킨다. 그러나 제 3 래치(12c)에는 데이터가 저장되어 있지 않으므로 출력 데이터는 없다.
이와 같이 제 1 선택부(16)가 제 1 래치(12a)를 데이터 래치 모드로 선택하여 제 1 래치(12a)에 첫 번째 1 라인의 입력 영상신호가 제 1 래치(12a)에 저장되면, 다음 수평 동기신호에 동기되어 제 2 래치(12b)를 데이터 래치 모드로 선택하여 두 번째 1 라인의 입력 영상신호가 제 2 래치(12b)에 저장되도록 한다.
이 때 비교부(19)는 현재 제 1 선택부(16)가 제 2 래치(12b)를 데이터 래치 모드로 선택(IN B)하고 있고, 제 2 선택부(20)는 제 3 래치(12c)를 데이터 출력 모드로 선택(OUT C)하고 있으므로 제 1, 제 2, 제 3 낸드 게이트(19a, 19b, 19c)가 모두 "하이(H)" 신호를 출력하고 제 1 앤드 게이트(19d)도 "하이(H)" 신호를 출력하게 되고 제 2 앤드 게이트(19e)가 상기 가변 발진부(18)의 펄스를 제 2 선택부(20)에 출력한다.
따라서 제 2 선택부(20)는 상기 제 2 앤드 게이트(19e)에서 출력되는 펄스가 입력되는 순간에 제 1 래치(12a)가 데이터 출력 모드로 동작되도록 선택신호(OUT A)를 출력하므로 제 2 래치(12b)는 데이터 출력 모드로 동작되고 제 1 래치(12a)는 데이터 출력 모드로 동작되고, 그 순간에 상기 비교부(19)의 제 2 낸드 게이트(19b)에는 선택신호(IN B)와 선택신호(OUT A)가 "하이(H)"로 입력되므로 비교부(19)는 클럭신호를 출력하지 않는다.
이와 같이 같은 시간에 제 1 래치(12a)는 데이터 출력 모드, 제 2 래치(12b)는 데이터 래치 모드로 동작을 하지만, 제 2 래치(12b)에는 입력되는 영상신호의 VGA 해상도(640×480)의 속도로 데이터가 래치되고 제 1 래치(12a)에서는 XGA 해상도(1024×768)의 속도로 데이터가 출력되므로 입력되는 영상신호의 두 번째 1 라인이 제 2 래치(12b)에 모두 래치되기 전에 제 1 래치(12a)에 래치된 첫 번째 1 라인의 영상신호는 디지탈/아날로그 변환부(13)로 출력된다. 그러나 제 1 래치(12a)에 래치된 데이터가 모두 출력되어도 비교부(19)에서 제 2 선택부(20)로 클럭신호를 출력하지 않으므로 제 2 선택부(20)는 계속 제 1 래치(12a)가 데이터 출력 모드로 동작되도록 선택신호(OUT A)를 출력한다. 따라서 도 7과 같이 제 2 래치(12b)가 데이터를 래치하고 있는 중에 제 1 래치(12a)에 래치된 데이터를 두 번 출력하게 된다.
그리고 제 2 래치(12b)에 두 번째 1 라인의 영상신호가 완전히 래치되고 다음의 수평 동기신호가 입력되면 제 1 선택부(16)는 제 3 래치(12c)가 데이터 래치 모드로 동작되도록 선택신호(IN C)를 출력하고 그 순간 비교부(19)는 선택신호(IN C, OUT A)가 "하이(H)"이고 나머지는 "로우(L)"이므로 클럭신호를 제 2 선택부(20)에 출력한다.
따라서 상술한 바와같은 방법으로 제 2 선택부(20)는 제 2 래치(12b)가 데이터 출력 모드로 동작되도록 선택신호(OUT B)를 출력하며, 이 때 비교부(19)의 제 3 낸드 게이트(19c)가 로우신호를 출력하여 제 2 선택부(20)에는 클럭신호가 인가되지 않는다.
이와같은 방법에 의해 제 3 래치(12c)의 데이터 래치가 완전히 이루어지지 않는 상태에서 제 2 래치에 래치된 데이터가 모두 출력되면 다시한번 제 2 래치에 래치된 데이터를 출력하고 제 1 선택부(16)가 제 1 래치(12a)를 데이터 래치 모드로 선택하면 제 2 선택부(20)는 제 3 래치(12c)가 데이터 출력 모드로 동작되도록 한다.
이 때 시간상으로 제 3 래치(12c)에 래치된 데이터가 출력되고 있을 때 제 1 래치(12a)에는 1 라인의 입력 영상신호 데이터가 모두 래치된 후 제 2 래치(12b)에 그 다음 라인의 데이터를 래치하고 있으므로 제 3 래치(12c)에 래치된 데이터는 한 번만 출력되고 제 1 래치(12a)에 래치된 데이터를 출력하게 된다.
이와 같은 방법으로 입력되는 VGA 해상도를 갖는 영상신호의 5개 라인은 8개 라인으로 다중 스캔되어 결국 480-라인이 768-라인으로 디스플레이 된다.
도 8은 본 발명 제 2 실시예의 액정표시장치의 데이터 구동 장치의 개념 설명도이고, 도 9은 본 발명 제 2 실시예의 액정표시장치의 데이터 구동회로 구성 블록도이며, 도 10은 도 9에서 제어부의 상세 회로도이다.
본 발명 제 2 실시예의 액정표시장치의 데이터 구동장치의 구동방법은 본 발명 제 1 실시예와 비슷하지만 구동 장치는 다르다.
본 발명의 제 2 실시예의 액정표시장치의 데이터 구동 장치는 도 8에 도시한 바와 같이 라인 메모리를 3개 구비하고 멀티플렉서와 디멀티플렉서를 이용하여 입력 모드, 홀드 모드, 출력 모드로 로테이션 하면서 동작되도록 스위칭하여 본 발명 제 1 실시예와 같이 다중-스캔할 수 있도록 한 것이다. 여기서 라인 메모리 대신에 SRAM 또는 DRAM 등의 메모리를 사용할 수도 있다.
그리고 제 1 실시예와 마찬가지로 XGA 해상도의 패널에 VGA 해상도의 영상신호를 디스플레이하는 것을 가정하여 설명하고 R, G, B 영상신호 각각에 대해서 동일 구조의 데이터 구동 장치가 필요하나 하나의 칼라 신호에 대해서만 설명한다.
본 발명 제 2 실시예의 액정표시장치의 데이터 구동장치의 구성은 도 9와 같이 제 1 메모리(26)와 제 1 멀티플렉서(27)로 이루어져 외부의 제어신호에 의해 입력되는 영상신호의 1 라인 신호를 해당 어드레스에 기록(Write)하거나 기록된 신호를 리드(Read)하여 출력하는 제 1 메모리(21)와, 제 2 메모리(28)와 제 2 멀티플렉서(29)로 이루어져 외부의 제어신호에 의해 입력되는 영상신호의 1 라인 신호를 해당 어드레스에 기록(Write)하거나 기록된 신호를 리드(Read)하여 출력하는 제 2 메모리(22)와, 제 3 메모리(30)와 제 3 멀티플렉서(31)로 이루어져 외부의 제어신호에 의해 입력되는 영상신호의 1 라인 신호를 해당 어드레스에 기록(Write)하거나 기록된 신호를 리드(Read)하여 출력하는 제 3 메모리(23)와, 3상의 버퍼(Tri-State Buffer)(32, 33, 34)로 이루어져 상기 제 1, 제 2, 제 3 메모리부(21, 22, 23)에서 출력되는 영상신호중 하나의 출력신호만을 선택하여 출력하는 출력 선택부(24)와, 입력되는 VGA 해상도 영상신호의 수직 동기신호(IV-sync)와 수평 동기신호(IH-sync)를 입력 받아 상기 제 1, 제 2, 제 3 메모리부(21, 22, 23)중 하나는 입력 모드(Input Mode)로 동작하고 다른 하나는 홀드 모드(Hold Mode)로 동작하고 나머지 다른 하나는 출력 모드Output Mode)로 동작하도록 각 메모리부(21, 22, 23)의 메모리(26, 28, 30) 동작(리드 또는 기록)과 각 멀티플렉서(27, 29, 31)의 출력 및 출력 선택부의 출력을 제어하는 제어부(25)로 구성된다.
여기서, 각 메모리부의 구성을 좀 더 상세히 설명하면 다음과 같다.
즉 각 메모리(26, 28, 30)의 입력단(IN)에는 VGA 영상신호가 입력되고, 리드/라이트단(Read/Write)에 제어부(25)의 선택신호가 인버터(60, 61, 62)를 통해 인가되고, 어드레스 클럭단(Address Clock)에는 멀티플렉서(27, 29, 31)의 출력신호가 입력되며, 출력단(OUT)은 출력 선택부(24)에 연결되어 있다. 그리고 각 메모리(26, 28, 30)의 어드레스 클리어단(address clear)에는 오아 게이트(63, 64, 65)를 통해서 해당 메모리의 입력과 출력 선택신호의 논리 합 연산신호가 입력된다.
그리고 각 멀티플렉서(27, 29, 31)의 입력단에는 입력 클럭신호(ICLK)와 출력 클럭신호(OCLK)가 입력되고, 선택단(Select)에는 제어부(25)의 선택신호가 입력된다. 여기서 입력 클럭신호(ICLK)는 입력되는 VGA 영상신호의 수평 동기신호를 PLL로 분주하여 얻은 샘플링 클럭(sampling clock)으로써 1 수평기간 동안 1024개 샘플링할 수 있도록 한 것이다. 그리고 출력 클럭신호(OCLK)는 LCD 패널을 구동하기 위하여 메모리에서 데이터를 리드하는 클럭으로써 구동IC로 입력되는 클럭이다.
한편, 제어부(25)의 구성은 도 10과 같다.
즉, 제 1 3진 카운터(51)와 제 1 디코더(52)로 이루어져 입력되는 VGA 영상신호의 수평 동기신호(IH-sync)를 클럭신호로 하고 VGA 영상신호의 수직 동기신호(IV-sync)를 리세트 신호로하여 상기 제 1, 제 2, 제 3 메모리부(21, 22, 23)중 하나가 입력 모드로 동작될 수 있도록 선택신호(IA IB IC)를 출력하는 제 1 선택부(41)와, 입력되는 VGA 영상신호의 수평 동기신호(IH-sync)를 1024개로 분주하여 1 수평기간동안 1024개 샘플링 할 수 있도록 클럭신호(ICLK)를 출력하는 PLL부(44)와, 입력되는 VGA 영상신호의 수직 동기신호(IV-sync)를 리세트 신호로 하여 1수직 기간동안 768개의 게이트 스타트 펄스신호(OCLK)를 발진하는 가변 발진부(42)와, 상기 가변 발진부(42)에서 출력되는 클럭신호를 1024개 카운트하여 LCD 패널의 수직 동기신호(OH-sync)로 출력하는 1024 카운터(45)와, 4개의 앤드 게이트(53, 54, 55, 57)와 하나의 노아 게이트(56)으로 이루어져 상기 제 1 선택부의 선택신호(IA IB IC)와 하기에서 설명할 제 2 선택부의 선택신호(OA OB OC)를 1차적으로 논리 연산하고 상기 1024 카운터의 출력 펄스신호를 2차적으로 논리 연산하여 상기 메모리부중 하나의 메모리부가 동시에 입력 모드와 출력 모드로 동작되지 않도록 비교하는 비교부(43)와, 제 2 3진 카운터(58)와 제 2 디코더(59)로 이루어져 입력되는 VGA 영상신호의 수직 동기신호(IV-sync)룰 리세트 신호로 하고 상기 비교부(43)의 출력신호를 클럭신호로 하여 상기 제 1, 제 2, 제 3 메모리부(21, 22, 23)중 하나의 메모리부가 출력 모드로 동작하도록 선택신호(OA, OB, OC)를 출력하는 제 2 선택부(46)로 구성된다.
상기 제어부(25)의 구성을 좀 더 자세히 설명하면 다음과 같다.
제 1 선택부(41)는 입력되는 VGA 영상신호의 수직 동기신호를 리세트신호로 하고 수평 동기신호를 클럭신호로 하여 3진 카운트하여 출력하는 제 1 3진 카운트(52)와, 상기 제 1 3진 카운트(52)에서 출력되는 신호를 디코딩하여 3개의 메모리부 중 하나가 입력 모드로 동작되도록 선택신호(IA, IB, IC)를 출력하는 제 1 디코더(51)로 구성된다. 여기서 선택신호(IA)는 제 1 메모리부(21)를 입력 모드로 동작시키기 위한 선택신호이고 선택신호(IB)는 제 2 메모리부(22)를 입력 모드로 동작하도록 선택하는 선택신호이며, 선택신호(IC)는 제 3 메모리부(23)를 입력 모드로 동작하도록 하는 선택신호이며, 초기에는 항상 선택신호(IA)가 출력되도록 한다.
제 2 선택부(46)는 입력되는 VGA 영상신호의 수직 동기신호를 리세트신호로 하고 상기 비교부(43)의 출력신호를 클럭신호로 하여 3진 카운트하여 출력하는 제 2 3진 카운트(58)와, 상기 제 2 3진 카운트(52)에서 출력되는 신호를 디코딩하여 3개의 메모리부 중 하나가 출력 모드로 동작되도록 선택신호(OA, OB, OC)를 출력하는 제 2 디코더(51)로 구성된다. 여기서 선택신호(OA)는 제 1 메모리부(21)를 출력 모드로 동작시키기 위한 선택신호이고 선택신호(OB)는 제 2 메모리부(22)를 출력 모드로 동작하도록 선택하는 선택신호이며, 선택신호(OC)는 제 3 메모리부(23)를 출력 모드로 동작하도록 하는 선택신호이며, 초기에는 항상 선택신호(OC)가 출력되도록 한다.
비교부(43)은 제 2 선택부(46)의 선택신호(OA)와 제 1 선택부(41)의 선택신호(IB)를 논리 곱 연산하여 출력하는 제 1 앤드 게이트(53)와, 제 2 선택부(46)의 선택신호(OB)와 제 1 선택부(41)의 선택신호(IC)를 논리 곱 연산하여 출력하는 제 2 앤드 게이트(54)와, 제 2 선택부(46)의 선택신호(OC)와 제 1 선택부(41)의 선택신호(IA)를 논리 곱 연산하여 출력하는 제 3 앤드 게이트(55)와, 상기 제 1, 제 2, 제 3 앤드 게이트(53, 54, 55)의 출력신호를 논리 합 연산하고 반전하여 출력하는 노아 게이트( 56)와, 상기 노아 게이트(56)의 출력과 상기 1024 카운터(45)의 출력을 논리 곱 연산하여 상기 제 2 선택부(46)의 클럭신호로 출력하는 제 4 앤드 게이트(57)로 구성된다.
이와 같이 구성되는 본 발명 제 2 실시예의 액정표시장치의 데이터 구동장치의 동작을 설명하면 다음과 같다.
본 발명 제 2 실시예의 데이터 구동 장치의 동작도 본 발명 제 1 실시예의 동작과 거의 같다. 즉, 3개의 메모리부를 구비하여 각 메모리부가 입력 모드, 홀드 모드, 출력 모드로 로테이션으로 동작되도록 한다. 그리고 영상신호 1 라인을 VGA 모듈로 기록하는데 소요되는 시간과 기록된 영상신호 1 라인을 XGA 모듈로 리드하는데 소요되는 시간 차이(XGA 모듈의 속도가 더 빠르다)를 이용하고, 한 메모리에서 동시에 기록과 리드가 이루어지지 않도록 하며, 읽고자 하는 메모리가 기록 모드(입력 모드)이면 그 전의 메모리에 기록된 영상신호 데이터를 한 번 더 읽는 방법을 이용하여 다중-스캔하도록 동작한다.
이와 같은 동작이 진행되도록 제어하는 제어부(25)의 구체적인 동작 설명은 다음과 같다.
먼저, 제 1 선택부(41)는 입력되는 VGA(640×480) 영상신호의 수평 동기신호를 제 1 3진 카운터(52)가 카운트하고 제 1 디코더(51)가 이를 디코딩하여 상기 제 1 메모리부(21), 제 2 메모리부(22), 제 3 메모리부(23)에 순서대로 반복되어 VGA 영상신호가 1 라인씩 입력되도록 선택신호(IA, IB, IC)를 출력한다. 이와같은 과정을 1 수직 기간 동안 반복하고 수직 동기신호가 입력될 때 마다 초기화된다.
그리고, PLL부(44)는 입력되는 VGA 영상신호의 수평 동기신호를 1024개(XGA의 데이터 구동 클럭)의 클럭으로 분주하여 도트 클럭(ICLK)를 출력한다. 왜냐하면 VGA 영상신호는 1 수평 동기 기간동안 640개를 샘플링하지만 XGA 영상신호에서는 1024개를 샘플링해야 하기 때문이다.
또한, 가변 발진부(42)는 입력되는 VGA 영상신호의 수직 동기신호(IV-sync)를 리세트 신호로 하여 1 수직 동기 기간 동안 768개의 펄스 신호를 발진하여 게이트 펄스로 출력한다. 즉, VGA 영상신호는 1 수직 동기 기간 동안 480개의 펄스가 발진되고 XGA 영상신호를 디스플레이 하기 위해서는 1 수직 동기 기간 동안 768개의 펄스가 발진되어야 하고, 그 펄스가 출력 모드로 선택된 메모리에서 데이터를 읽어내는 속도가 된다.
1024 카운터(45)는 상기 가변 발진부(42)에서 출력되는 신호(OCLK)를 1024진수 카운트하여 XGA 모듈의 패널이 디스플레이하는데 필요한 수평 동기신호(OH-sync)로 출력한다.
비교부(43)은 제 1 선택부(41)의 선택신호(IA, IB, IC)와 제 2 선택부(46)의 선택신호(OA, OB, OC)를 비교하여 신호(OA)와 신호(IB)가 동시에 선택되거나 신호(OB)와 신호(IC)가 동시에 선택되거나 신호(OC)와 신호(IA)가 동시에 선택될 경우에는 상기 1024 카운터(45)에서 출력되는 신호(OH-sync)가 출력되지 않도록 하고 그 이외에는 상기 1024 카운터(45)에서 출력되는 신호(OH-sync)가 제 2 선택부(46)에 출력되도록 한다. 즉, 신호(OA)와 신호(IB)가 동시에 선택되면 제 1 앤드 게이트(53)가 "하이"신호를 출력하고, 신호(OB)와 신호(IC)가 동시에 선택되면 제 2 앤드 게이트(54)가 "하이"신호를 출력하고, 신호(OC)와 신호(IA)가 동시에 선택되면 제 3 앤드 게이트(55)가 "하이"신호를 출력한다. 그리고 상기 제 1, 제 2, 제 3 앤드 게이트중에 "하이"가 출력되면 노아 게이트(56)는 "로우"신호를 출력하므로 제 2 선택부(46)에는 클럭신호가 입력되지 않는다.
그리고, 제 2 선택부(46)는 제 1 선택부(41)와 같이 클럭단에 입력되는 펄스신호에 의해 제 3 메모리부(23), 제 1 메모리부(21), 제 2 메모리부(22)가 로테이션되어 출력 모드로 동작되도록 선택신호를 출력한다.
상술한 바와 같이 제어부(25)는 초기에 제 1 메모리부를 입력 모드로 선택하고 제 3 메모리부를 출력 모드로 선택하여 VGA 영상신호 1 라인을 제 1 메모리부에 기록한다. 그리고 제 1 메모리부의 입력 모드가 끝나면 제 2 메모리부를 입력 모드로 선택하고 동시에 제 1 메모리부를 출력 모드로 선택한다. 이 때 입력 모드는 VGA 해상도의 속도로 메모리에 1 라인의 영상신호가 기록되고 출력 모드는 XGA 해상도의 속도로 기록된 1 라인의 데이터가 리드되기 때문에 출력 모드가 입력 모드보다 더 빠르게 진행된다. 그러므로 한 메모리부를 동시에 입력 모드와 출력 모드로 선택할 수 없도록 하였으므로 출력 모드로 제 1 메모리부를 더 선택하게 되어 제 2 메모리부가 입력 모드로 선택되는 동안에 제 1 메모리부는 2번 출력 모드로 선택된다. 그 후 제 2 메모리부의 입력 모드가 완료되면 제 3 메모리부를 입력 모드로 선택하고 제 2 메모리부를 출력 모드로 선택한다. 이 때도 마찬가지로 제 3 메모리부의 입력 모드 완료 보다 제 2 메모리부의 출력 모드 완료가 먼저 이루어지면 제 2 메모리부를 출력 모드로 더 선택한다. 이와 같은 제어에 의해 VGA 영상신호의 5개의 라인이 8개의 XGA 영상신호 모듈로 다중-스캔되어 디스플레이 된다.
이상에서 설명한 바와 같은 본 발명의 액정표시장치의 데이터 구동 장치 및 구동 방법에 있어서는 다음과 같은 효과가 잇다.
첫째, 다중-스캔에 필요한 회로 구성이 비교적 간단하다.
둘째, 본 발명의 데이터 구동 장치를 LCD 패털에 부착하면 별도의 회로를 추가 하지 않고 다양한 해상도의 영상 신호를 다중-스캔 할 수 있다.

Claims (15)

  1. 캐리 입출력 신호를 쉬프팅하여 출력하는 쉬프트 레지스터;
    제 1, 제 2, 제 3 래치를 구비하여 상기 쉬프트 레지스터에서 출력되는 캐리 입출력 신호에 의해 동기되어 외부에서 입력되는 R, G, B 영상신호 데이터를 순차적으로 저장하거나 저장된 데이터를 홀드하거나 홀드된 영상신호 데이터를 출력하는 래치부;
    상기 래치부에서 출력되는 디지털 영상신호 데이터를 외부의 POL신호에 의해 아날로그 신호로 변환하는 디지털/아날로그 변환부;
    상기 디지털/아날로그 변환부에서 출력되는 아날로그 영상신호를 상기 POL신호에 의해 LCD패널로 출력하는 데이터 출력부;
    상기 3개의 래치부들중 임의의 하나가 입력모드로 동작하도록 선택신호를 출력하는 제 1 선택부와, 상기 3개의 래치부들중 임의의 하나가 출력모드로 동작하도록 선택신호를 출력하는 제 2 선택부와, 상기 제 1, 제 2 선택부의 출력을 비교하여 상기 제 1, 제 2 선택부에 의해 선택된 래치부가 동시에 입력모드와 출력모드가 되지 않도록 제어신호를 출력하는 비교부를 구비한 제어부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.
  2. 제 1 항에 있어서, 상기 제어부는
    입력되는 영상신호의 수평 동기신호를 해당 LCD 모듈의 라인 수로 분주하여 도트 클럭을 출력하는 PLL부,
    1수직 동기 기간동안 LCD모듈의 스캔 라인 수만큼의 게이트 스타트 펄스를 출력하는 가변 발진부를 더 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  3. 제 1 항에 있어서, 제 1 선택부는
    입력되는 영상신호의 수평 동기신호를 클럭신호로 이용하고 수직 동기신호를 클리어 및 로드신호로 이용하여 제 1 래치에서부터 제 3 래치순으로 래치 모드가 선택되도록 반복적으로 선택신호를 출력하는 로테이터로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  4. 제 1 항에 있어서, 제 2 선택부는
    비교부의 출력신호를 클럭신호로 이용하고 입력되는 영상신호의 수직 동기신호를 클리어 및 로드신호로 이용하여 제 3 래치, 제 1 래치, 제 2 래치순으로 데이터 출력모드가 선택되도록 반복적으로 선택신호를 출력하는 로테이터로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  5. 제 1 항에 있어서, 상기 비교부는
    상기 제 1 선택부에서 출력되는 제 1 래치 모드 선택신호(IN A)와 상기 제 2 선택부에서 출력되는 제 3 출력모드 선택신호(OUT C)를 논리 곱 연산하고 반전하여 출력하는 제 1 낸드 게이트,
    상기 제 1 선택부에서 출력되는 제 2 래치 모드 선택신호(IN B)와 상기 제 2 선택부에서 출력되는 제 1 출력 모드 선택신호(OUT A)를 논리 곱 연산하고 반전하여 출력하는 제 2 낸드 게이트,
    상기 제 1 선택부에서 출력되는 제 3 래치 모드 선택신호(IN C)와 상기 제 2 선택부에서 출력되는 제 2 출력 모드 선택신호(OUT B)를 논리 곱 연산하고 반전하여 출력하는 제 3 낸드 게이트,
    상기 제 1, 제 2, 제 3 낸드 게이트에서 출력되는 신호를 논리 곱 연산하여 출력하는 제 1 앤드 게이트,
    상기 제 1 앤드 게이트의 출력신호와 상기 가변 발진부의 출력신호를 논리 곱 연산하여 상기 제 2 선택부로 출력하는 제 2 앤드 게이트를 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  6. 외부의 제어에 의해 입력되는 영상신호의 1라인 신호를 해당 어드레스에 기록하거나 기록된 신호를 리드하여 출력하는 제 1, 제 2, 제 3 메모리부,
    상기 제 1, 제 2, 제 3 메모리부에서 출력되는 영상신호중 하나의 출력신호만을 선택하여 출력하는 출력 선택부,
    상기 제 1, 제 2, 제 3 메모리부중 하나는 입력 모드로 동작하고 다른 하나는 홀드 모드로 동작하고 나머지 다른 하나는 출력 모드로 동작하도록 각 제 1, 제 2, 제 3 메모리부의 기록 및 리드를 제어하고 상기 출력 선택부의 출력을 제어하는 제어부를 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  7. 제 6 항에 있어서, 상기 출력 선택부는
    상기 제어부의 제어에 의해 상기 제 1, 제 2, 제 3 메모리부 각각에서 출력되는 데이터를 버퍼링하여 출력하도록 3개의 스테이트 버퍼로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  8. 제 6 항에 있어서, 제 1, 제 2, 제 3 메모리부는
    상기 제어부의 제어신호에 리드 클럭과 기록클럭중 하나를 출력하는 멀티플렉서와,
    해당 메모리의 입출력 선택신호를 논리 합 연산하여 출력하는 오아 게이트와,
    상기 제어부의 입력 선택신호를 반전하는 인버터와,
    상기 멀티플렉서의 출력을 어드레스 클럭으로 하고 상기 오아 게이트의 출력을 어드레스 클리어 신호로하여 상기 제어부의 선택신호를 상기 인버터를 통해 입력하여 제어부의 제어에 따라 리드 또는 기록되는 메모리를 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  9. 제 6 항에 있어서, 상기 제어부는
    상기 제 1, 제 2, 제 3 메모리부중 하나가 입력 모드로 동작될 수 있도록 선택신호(IA IB IC)를 출력하는 제 1 선택부,
    입력되는 영상신호의 수평 동기신호를 해당 LCD모듈의 라인 수로 분주하여 도트 클럭을 출력하는 PLL부,
    1수직 동기 기간동안 LCD모듈의 스캔 라인 수만큼의 게이트 스타트 펄스를 출력하는 가변 발진부,
    상기 가변 발진부에서 출력되는 클럭신호를 해당 LCD모듈의 라인 수만큼 카운트하여 LCD패널의 수직 동기신호로 출력하는 수직 동기신호 카운터,
    상기 메모리부중 하나의 메모리부가 동시에 입력모드와 출력모드로 동작되지 않도록하는 비교부,
    상기 제 1, 제 2, 제 3 메모리부중 하나의 메모리부가 출력 모드로 동작하도록 선택신호(OA, OB, OC)를 출력하는 제 2 선택부를 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  10. 제 9 항에 있어서, 상기 제 1 선택부는
    입력되는 영상신호의 수직 동기신호를 리세트 신호로하고 수평 동기신호를 클럭신호로하여 3진 카운트하는 3진 카운터와,
    3진 카운터에서 출력되는 신호를 디코딩하여 3개의 메모리부중 하나가 입력 모드로 동작되도록 선택신호(IA, IB, IC)를 출력하는 디코더로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  11. 제 9 항에 있어서, 상기 제 1 선택부는
    제 1 메모리부로부터 제 3 메모리순으로 반복하여 입력 모드로 동작하도록 선택신호를 출력함을 특징으로 하는 액정표시장치의 데이터 구동장치.
  12. 제 9 항에 있어서, 제 2 선택부는
    입력되는 영상신호의 수직 동기신호를 리세트 신호로하고 상기 비교부의 출력신호를 클럭신호로하여 3진 카운트하는 3진 카운터와,
    상기 3진 카운터에서 출력되는 신호를 디코딩하여 3개의 메모리부중 하나가 출력 모드로 동작되도록 선택신호(OA, OB, OC)를 출력하는 디코더로 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  13. 제 9 항에 있어서, 상기 제 2 선택부는
    제 3 메모리부, 제 1 메모리부, 제 2 메모리부순으로 반복하여 출력 모드로 동작하도록 선택신호를 출력함을 특징으로 하는 액정표시장치의 데이터 구동장치.
  14. 제 9 항에 있어서, 상기 비교부는
    상기 제 2 선택부의 제 1 메모리부 선택신호(OA)와 제 1 선택부의 제 2 메모리 선택신호(IB)를 논리 곱 연산하는 제 1 앤드 게이트와,
    상기 제 2 선택부의 제 3 메모리부 선택신호(OC)와 제 1 선택부의 제 1 메모리부 선택신호(IA)를 논리 곱 연산하여 출력하는 제 2 앤드 게이트와,
    상기 제 1, 제 2, 제 3 앤드 게이트의 출력신호를 논리 합 연산하고 반전하는 노아 게이트와,
    상기 노아 게이트의 출력과 상기 수직 동기신호 카운터의 출력을 논리 곱 연산하여 상기 제 2 선택부의 클럭신호로 출력하는 제 4 앤드 게이트를 포함하여 구성됨을 특징으로 하는 액정표시장치의 데이터 구동장치.
  15. 제 1, 제 2, 제 3 메모리를 구비하여 해상도가 다른 영상신호를 디스플레이하는 액정표시장치의 데이터 구동방법에 있어서,
    입력모드는 제 1 메모리부터 제 3 메모리순으로 반복하여 선택되도록하고 동시에 출력 모드는 제 3 메모리부터 제 1, 제 2 메모리순으로 반복하여 선택되도록 설정하는 제 1 단계,
    입력 속도와 출력 속도 차이로 인하여 입력 모드로 동작되고 있는 메모리를 출력 모드로 선택해야 되는 경우마다 그 전에 출력 모드로 선택했던 메모리를 다시 출력 모드로 선택하는 제 2 단계,
    상기 과정을 입력되는 영상신호의 수직 동기 기간동안 반복하는 제 3 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 데이터 구동방법.
KR1019970007285A 1997-03-05 1997-03-05 액정표시장치의 데이터 구동 장치 및 구동 방법 KR100236333B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019970007285A KR100236333B1 (ko) 1997-03-05 1997-03-05 액정표시장치의 데이터 구동 장치 및 구동 방법
JP28038197A JP4145375B2 (ja) 1997-03-05 1997-10-14 液晶表示装置のデータ駆動装置及び駆動方法
US09/023,713 US6333730B1 (en) 1997-03-05 1998-02-13 Source driver of liquid crystal display and method for driving the same
GB9803979A GB2322958B (en) 1997-03-05 1998-02-25 Source driver of liquid crystal display
GB9918185A GB2338817B (en) 1997-03-05 1998-02-25 A liquid crystal display source driver and a method for driving the same
FR9802400A FR2760561B1 (fr) 1997-03-05 1998-02-27 Circuit et procede de pilotage d'un dispositif d'affichage a cristaux liquides
DE19809221A DE19809221B4 (de) 1997-03-05 1998-03-04 Treiber für eine Flüssigkristallanzeige und Verfahren zum Treiben desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007285A KR100236333B1 (ko) 1997-03-05 1997-03-05 액정표시장치의 데이터 구동 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR19980072449A KR19980072449A (ko) 1998-11-05
KR100236333B1 true KR100236333B1 (ko) 1999-12-15

Family

ID=19498783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007285A KR100236333B1 (ko) 1997-03-05 1997-03-05 액정표시장치의 데이터 구동 장치 및 구동 방법

Country Status (6)

Country Link
US (1) US6333730B1 (ko)
JP (1) JP4145375B2 (ko)
KR (1) KR100236333B1 (ko)
DE (1) DE19809221B4 (ko)
FR (1) FR2760561B1 (ko)
GB (1) GB2322958B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730965B1 (ko) 2005-09-16 2007-06-21 노바텍 마이크로일렉트로닉스 코포레이션 디지털 아날로그 변환 장치
US9099039B2 (en) 2012-02-02 2015-08-04 Samsung Display Co., Ltd. Organic electro luminescence display device
US10909939B2 (en) 2018-10-01 2021-02-02 Samsung Display Co., Ltd. Display device including data line alternately connected to adjacent pixel columns

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627536B2 (ja) * 1998-10-16 2005-03-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
KR100345285B1 (ko) * 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
JP2001166733A (ja) * 1999-11-30 2001-06-22 Koninkl Philips Electronics Nv ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置
US6864873B2 (en) * 2000-04-06 2005-03-08 Fujitsu Limited Semiconductor integrated circuit for driving liquid crystal panel
JP3579368B2 (ja) * 2001-05-09 2004-10-20 三洋電機株式会社 駆動回路および表示装置
KR100767365B1 (ko) * 2001-08-29 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP4175058B2 (ja) * 2002-08-27 2008-11-05 セイコーエプソン株式会社 表示駆動回路及び表示装置
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100894644B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
JP3786100B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3786101B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
KR100602359B1 (ko) * 2004-09-01 2006-07-14 매그나칩 반도체 유한회사 멀티-채널 쉬프트레지스터를 구비하는 소스드라이버
KR20060067290A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100688538B1 (ko) 2005-03-22 2007-03-02 삼성전자주식회사 디스플레이 패널에서 내부 메모리 스킴 변경을 통한 배치 면적을 최소화하는 디스플레이 패널 구동 회로 및 이를 이용한 디스플레이 패널 회로 구동 방법
TWI307874B (en) * 2005-04-06 2009-03-21 Himax Tech Inc Shift register circuit
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
KR101333519B1 (ko) * 2012-04-30 2013-11-27 엘지디스플레이 주식회사 액정표시장치 및 그 구동 방법
US10446107B2 (en) * 2017-08-10 2019-10-15 Db Hitek Co., Ltd. Data driver and display apparatus including the same
EP4088271A1 (en) * 2020-01-06 2022-11-16 Snap Inc. Dynamic pixel modulation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500908A (en) 1982-06-18 1985-02-19 Research And Development Institute For Infosystems, Inc. Method and apparatus for standardizing nonstandard video signals
US4642628A (en) 1984-06-22 1987-02-10 Citizen Watch Co., Ltd. Color liquid crystal display apparatus with improved display color mixing
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
EP0368572B1 (en) 1988-11-05 1995-08-02 SHARP Corporation Device and method for driving a liquid crystal panel
EP0391655B1 (en) 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
JP2642204B2 (ja) * 1989-12-14 1997-08-20 シャープ株式会社 液晶表示装置の駆動回路
US5751261A (en) * 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
US5406304A (en) 1991-08-28 1995-04-11 Nec Corporation Full color liquid crystal driver
CA2075441A1 (en) 1991-12-10 1993-06-11 David D. Lee Am tft lcd universal controller
JP2618156B2 (ja) 1992-06-08 1997-06-11 インターナショナル・ビジネス・マシーンズ・コーポレイション ドット・マトリックス表示パネルの駆動方法、ドット・マトリックス表示パネル用駆動回路、ドット・マトリックス表示装置、及び、ドット・マトリックス表示装置を備えた情報処理システム
JP3283607B2 (ja) * 1993-02-19 2002-05-20 富士通株式会社 複数画面モード表示方法及びその装置
KR950007126B1 (ko) * 1993-05-07 1995-06-30 삼성전자주식회사 액정 디스플레이 구동장치
US5574475A (en) 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
JP2869006B2 (ja) * 1994-10-13 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 映像信号処理装置及び映像信号処理方法
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
KR100205009B1 (ko) 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
JP3056085B2 (ja) * 1996-08-20 2000-06-26 日本電気株式会社 マトリクス型液晶表示装置の駆動回路
US5990858A (en) * 1996-09-04 1999-11-23 Bloomberg L.P. Flat panel display terminal for receiving multi-frequency and multi-protocol video signals
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730965B1 (ko) 2005-09-16 2007-06-21 노바텍 마이크로일렉트로닉스 코포레이션 디지털 아날로그 변환 장치
US9099039B2 (en) 2012-02-02 2015-08-04 Samsung Display Co., Ltd. Organic electro luminescence display device
US10909939B2 (en) 2018-10-01 2021-02-02 Samsung Display Co., Ltd. Display device including data line alternately connected to adjacent pixel columns

Also Published As

Publication number Publication date
DE19809221B4 (de) 2010-08-19
JPH10254418A (ja) 1998-09-25
US6333730B1 (en) 2001-12-25
DE19809221A1 (de) 1998-09-24
JP4145375B2 (ja) 2008-09-03
FR2760561B1 (fr) 2000-04-07
GB2322958B (en) 2000-07-19
GB9803979D0 (en) 1998-04-22
GB2322958A (en) 1998-09-09
FR2760561A1 (fr) 1998-09-11
KR19980072449A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100236333B1 (ko) 액정표시장치의 데이터 구동 장치 및 구동 방법
JP2958687B2 (ja) 液晶表示装置の駆動回路
US6115020A (en) Liquid crystal display device and display method of the same
JP4807938B2 (ja) コントローラドライバ及び表示装置
KR100330036B1 (ko) 액정표시장치 및 그 구동방법
JP3462744B2 (ja) 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
JP3129271B2 (ja) ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
US6970153B2 (en) Source driver circuit of thin film transistor liquid crystal display for reducing slew rate, and method thereof
JPH0676559A (ja) ファーストインファーストアウトメモリ装置
JP2001100710A (ja) 電気光学装置、その駆動方法、その走査線駆動回路および電子機器
JPH08106272A (ja) 表示装置駆動回路
KR20080073484A (ko) 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치
JPH05297827A (ja) 液晶表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JP3270809B2 (ja) 液晶表示装置および液晶表示装置の表示方法
JPH07175452A (ja) 液晶表示装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
CN113810644A (zh) 一种高清视频信号处理和转换的面板驱动系统
KR100516065B1 (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
JPH1063219A (ja) 表示装置及びその駆動方法
JP3593715B2 (ja) 映像表示装置
JPH0628423B2 (ja) 画像表示装置
JPH10253939A (ja) 液晶表示装置
KR100206580B1 (ko) 액정 표시 장치의 4분주 데이타를 위한 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 18

EXPY Expiration of term