JP3056085B2 - マトリクス型液晶表示装置の駆動回路 - Google Patents
マトリクス型液晶表示装置の駆動回路Info
- Publication number
- JP3056085B2 JP3056085B2 JP8218708A JP21870896A JP3056085B2 JP 3056085 B2 JP3056085 B2 JP 3056085B2 JP 8218708 A JP8218708 A JP 8218708A JP 21870896 A JP21870896 A JP 21870896A JP 3056085 B2 JP3056085 B2 JP 3056085B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- liquid crystal
- switch
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス型液晶
表示装置に関する。
表示装置に関する。
【０００２】
【従来の技術】従来、マトリクス型液晶表示装置の液晶
に映像信号を印加して駆動する場合、液晶の劣化防止の
ため、液晶の共通電極に対し正および負の電圧を交互に
印加し交流駆動する必要がある。図１５は、従来の集積
回路として構成されたマトリクス型液晶表示装置に用い
られる液晶用駆動回路を示すブロック図である。
に映像信号を印加して駆動する場合、液晶の劣化防止の
ため、液晶の共通電極に対し正および負の電圧を交互に
印加し交流駆動する必要がある。図１５は、従来の集積
回路として構成されたマトリクス型液晶表示装置に用い
られる液晶用駆動回路を示すブロック図である。
【０００３】図１５に示す液晶用駆動回路は、シフトレ
ジスタ２１と、シフトレジスタ２１からの出力に同期し
て、ｎビットの映像データ（ＰＤ１〜ＰＤ４）を並列に
ラッチする第１のラッチ回路２２と、第１のラッチ回路
２２から出力されたデータをラッチ信号によってラッチ
する第２のラッチ回路２３と、ｎビットの映像データに
よって外部から入力される２n値の階調電圧を選択する
デコーダ２４およびレベルシフタ２５と、２n個のアナ
ログスイッチ２６とから構成されていた（特開昭６３−
３０４２２９号参照）。
ジスタ２１と、シフトレジスタ２１からの出力に同期し
て、ｎビットの映像データ（ＰＤ１〜ＰＤ４）を並列に
ラッチする第１のラッチ回路２２と、第１のラッチ回路
２２から出力されたデータをラッチ信号によってラッチ
する第２のラッチ回路２３と、ｎビットの映像データに
よって外部から入力される２n値の階調電圧を選択する
デコーダ２４およびレベルシフタ２５と、２n個のアナ
ログスイッチ２６とから構成されていた（特開昭６３−
３０４２２９号参照）。
【０００４】液晶用駆動回路の各々の出力端子は、２n
値の階調電圧から１値をアナログスイッチで選択し、液
晶に所定の階調電圧を印加する。この際に、液晶を交流
駆動するには、液晶に入力される階調電圧を、マトリク
ス型液晶の１ライン、または１フレーム毎に変化させて
いた。
値の階調電圧から１値をアナログスイッチで選択し、液
晶に所定の階調電圧を印加する。この際に、液晶を交流
駆動するには、液晶に入力される階調電圧を、マトリク
ス型液晶の１ライン、または１フレーム毎に変化させて
いた。
【０００５】このように液晶用駆動回路は、液晶の共通
電極に対し、正負の電圧を交互に印加するため、液晶の
しきい電圧の２倍以上の電圧が必要となる。通常液晶の
しきい電圧は、４〜５Ｖ程度であるため、交流駆動する
には、液晶用駆動回路は、１０Ｖ以上の耐圧をもつ必要
があり、液晶用駆動回路を集積化するには、高耐圧の拡
散プロセスを使用していた。
電極に対し、正負の電圧を交互に印加するため、液晶の
しきい電圧の２倍以上の電圧が必要となる。通常液晶の
しきい電圧は、４〜５Ｖ程度であるため、交流駆動する
には、液晶用駆動回路は、１０Ｖ以上の耐圧をもつ必要
があり、液晶用駆動回路を集積化するには、高耐圧の拡
散プロセスを使用していた。
【０００６】
【発明が解決しようとする課題】図１５に示すマトリク
ス型液晶表示装置の液晶用駆動回路を集積回路として製
造する場合、高耐圧拡散プロセスを使用していたため、
チップサイズが大きくなるという問題があった。その理
由は、高耐圧拡散プロセスでは、トランジスタの耐圧を
上げるため、ゲート長を長く，ゲート酸化膜を厚く、ま
た低濃度の層を必要とし、さらに素子分離をする必要が
あり、トランジスタの寸法が大型化されることに起因す
るためである。
ス型液晶表示装置の液晶用駆動回路を集積回路として製
造する場合、高耐圧拡散プロセスを使用していたため、
チップサイズが大きくなるという問題があった。その理
由は、高耐圧拡散プロセスでは、トランジスタの耐圧を
上げるため、ゲート長を長く，ゲート酸化膜を厚く、ま
た低濃度の層を必要とし、さらに素子分離をする必要が
あり、トランジスタの寸法が大型化されることに起因す
るためである。
【０００７】さらに図１５に示す液晶用駆動回路を集積
回路として製造する場合、拡散工程が長くなるため、チ
ップコストが高くなるという問題があった。その理由
は、液晶用駆動回路のロジック部は、マトリクス型液晶
表示装置の高精細化が進み、４０ＭＨｚ以上の高速動作
が必要であり、またドライバ部は液晶を交流駆動するの
で１０Ｖ以上の耐圧を必要とするため、低耐圧プロセス
（５Ｖ）と高耐圧プロセス（１０Ｖ以上）の混載プロセ
スとなり、低耐圧プロセスより拡散工程が長くなるため
である。
回路として製造する場合、拡散工程が長くなるため、チ
ップコストが高くなるという問題があった。その理由
は、液晶用駆動回路のロジック部は、マトリクス型液晶
表示装置の高精細化が進み、４０ＭＨｚ以上の高速動作
が必要であり、またドライバ部は液晶を交流駆動するの
で１０Ｖ以上の耐圧を必要とするため、低耐圧プロセス
（５Ｖ）と高耐圧プロセス（１０Ｖ以上）の混載プロセ
スとなり、低耐圧プロセスより拡散工程が長くなるため
である。
【０００８】さらに消費電力が大きいという問題があっ
た。その理由は、液晶用駆動回路の電源電圧に、液晶の
しきい電圧の２倍以上印加する必要があるためである。
た。その理由は、液晶用駆動回路の電源電圧に、液晶の
しきい電圧の２倍以上印加する必要があるためである。
【０００９】本発明の目的は、小型化し、かつ広ダイナ
ミックレンジに液晶を交流駆動し、しかも低消費電力化
したマトリクス型液晶表示装置を提供することにある。
ミックレンジに液晶を交流駆動し、しかも低消費電力化
したマトリクス型液晶表示装置を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るマトリクス型液晶表示装置の駆動回路
は、供給されるデータビットに応じて、液晶駆動電圧の
１／２の電圧または液晶共通電極の電圧を基準として正
及び負の電圧を発生させ、出力端子に時系列に正及び負
の電圧を交互に出力するマトリクス型液晶表示装置の駆
動回路であって、この駆動回路が、データビットを第１
の系統の回路又は第２の系統の回路の何れかを選択して
供給する第１のスイッチ回路と、第１の系統の回路に設
けられ、第１のスイッチ回路が第１の系統の回路を選択
した時にデータビットを第１の電圧レベルにシフトさせ
る第１のレベルシフト回路と、第２の系統の回路に設け
られ、第１のスイッチ回路が第２の系統の回路を選択し
た時にデータビットを第１の電圧レベルよりも低圧の第
２の電圧レベルにシフトさせる第２のレベルシフト回路
と、第１のスイッチ回路により選択された第１の系統の
回路又は前記第２の系統の回路からの出力を対応する出
力端子に与えるように切り換える第２のスイッチ回路と
を備えたものである。
め、本発明に係るマトリクス型液晶表示装置の駆動回路
は、供給されるデータビットに応じて、液晶駆動電圧の
１／２の電圧または液晶共通電極の電圧を基準として正
及び負の電圧を発生させ、出力端子に時系列に正及び負
の電圧を交互に出力するマトリクス型液晶表示装置の駆
動回路であって、この駆動回路が、データビットを第１
の系統の回路又は第２の系統の回路の何れかを選択して
供給する第１のスイッチ回路と、第１の系統の回路に設
けられ、第１のスイッチ回路が第１の系統の回路を選択
した時にデータビットを第１の電圧レベルにシフトさせ
る第１のレベルシフト回路と、第２の系統の回路に設け
られ、第１のスイッチ回路が第２の系統の回路を選択し
た時にデータビットを第１の電圧レベルよりも低圧の第
２の電圧レベルにシフトさせる第２のレベルシフト回路
と、第１のスイッチ回路により選択された第１の系統の
回路又は前記第２の系統の回路からの出力を対応する出
力端子に与えるように切り換える第２のスイッチ回路と
を備えたものである。
【００１１】また、第２のスイッチ回路の耐圧は、液晶
のしきい電圧値の２倍以上に設定したものである。
のしきい電圧値の２倍以上に設定したものである。
【００１２】また、第１の系統の回路と第２の系統の回
路には、それぞれ高圧側オペアンプと低圧側オペアンプ
とを有し、これら高圧側オペアンプ及び低圧側オペアン
プの差動入力段は、導電型の異なるトランジスタで構成
されたものである
路には、それぞれ高圧側オペアンプと低圧側オペアンプ
とを有し、これら高圧側オペアンプ及び低圧側オペアン
プの差動入力段は、導電型の異なるトランジスタで構成
されたものである
【００１３】また、第１の系統の回路と第２の系統の回
路には、それぞれ高圧側階調電圧発生回路と低圧側階調
電圧発生回路とを有し、これら高圧側階調電圧発生回路
と低圧側階調電圧発生回路は、外部入力に基づいて液晶
に階調表示する階調電圧が微調整されるものである。
路には、それぞれ高圧側階調電圧発生回路と低圧側階調
電圧発生回路とを有し、これら高圧側階調電圧発生回路
と低圧側階調電圧発生回路は、外部入力に基づいて液晶
に階調表示する階調電圧が微調整されるものである。
【００１４】
【００１５】また、高圧側階調電圧発生回路と低圧側階
調電圧発生回路は、抵抗分割方式により液晶γ曲線に合
うような抵抗比に階調電圧が微調整されるものである。
調電圧発生回路は、抵抗分割方式により液晶γ曲線に合
うような抵抗比に階調電圧が微調整されるものである。
【００１６】また、隣接する全ての出力端子間には共通
端子スイッチが設けられ、全出力端子にはこれら共通端
子スイッチを介して液晶駆動電圧の１／２の電圧が与え
られるものである。
端子スイッチが設けられ、全出力端子にはこれら共通端
子スイッチを介して液晶駆動電圧の１／２の電圧が与え
られるものである。
【００１７】
【作用】本発明によれば、マトリクス型液晶を表示駆動
する液晶用駆動回路は、２系統の回路から構成されてい
る。液晶を交流駆動するには、正負の電圧を交互に印加
するため、液晶用駆動回路は、液晶のしきい電圧値の２
倍以上の電圧に対し耐圧を備える必要がある。
する液晶用駆動回路は、２系統の回路から構成されてい
る。液晶を交流駆動するには、正負の電圧を交互に印加
するため、液晶用駆動回路は、液晶のしきい電圧値の２
倍以上の電圧に対し耐圧を備える必要がある。
【００１８】本発明では、２系統の回路を有しているた
め、一方を低圧側に、他方を高圧側に分離して設定する
ことにより、１系統の回路で、液晶のしきい電圧値の２
倍以上の電圧に対処する場合と比較して、２系統の回路
で電圧分担し、各回路の耐圧を低く設定することが可能
となる。これにより、液晶用駆動回路は、低耐圧拡散プ
ロセスを用いて製造することができる。
め、一方を低圧側に、他方を高圧側に分離して設定する
ことにより、１系統の回路で、液晶のしきい電圧値の２
倍以上の電圧に対処する場合と比較して、２系統の回路
で電圧分担し、各回路の耐圧を低く設定することが可能
となる。これにより、液晶用駆動回路は、低耐圧拡散プ
ロセスを用いて製造することができる。
【００１９】また、２系統の演算増幅器を時系列にスイ
ッチ制御し交互に使用することにより、広ダイナミック
レンジ、かつ高駆動能力で液晶を片側配置ドット反転駆
動（図１３（ａ））することができる。
ッチ制御し交互に使用することにより、広ダイナミック
レンジ、かつ高駆動能力で液晶を片側配置ドット反転駆
動（図１３（ａ））することができる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図によ
り説明する。
り説明する。
【００２１】（実施形態）図１は、本発明の実施形態１
に係るマトリクス型液晶表示装置の駆動回路を示すブロ
ック図である。
に係るマトリクス型液晶表示装置の駆動回路を示すブロ
ック図である。
【００２２】図１において、本発明の実施形態１に係る
マトリクス型液晶表示装置は、液晶用駆動回路Ａと、ス
イッチ回路４，８とを有している。ここに、マトリクス
型液晶表示装置の液晶Ｅは、図１３（ａ）に示すように
両側に液晶用駆動回路Ａが配置され両側配置ドット反転
駆動される構成のものと、図１３（ｂ）に示すように片
側に液晶用駆動回路Ａが配置され片側配置ドット反転駆
動される構成のものとがある。本発明は、図１３（ｂ）
に示すような片側配置ドット反転駆動される構成のもの
に適用して最適のものであるが、図１３（ａ）に示すよ
うな両側配置ドット反転駆動される構成のものに適用し
てもよい。
マトリクス型液晶表示装置は、液晶用駆動回路Ａと、ス
イッチ回路４，８とを有している。ここに、マトリクス
型液晶表示装置の液晶Ｅは、図１３（ａ）に示すように
両側に液晶用駆動回路Ａが配置され両側配置ドット反転
駆動される構成のものと、図１３（ｂ）に示すように片
側に液晶用駆動回路Ａが配置され片側配置ドット反転駆
動される構成のものとがある。本発明は、図１３（ｂ）
に示すような片側配置ドット反転駆動される構成のもの
に適用して最適のものであるが、図１３（ａ）に示すよ
うな両側配置ドット反転駆動される構成のものに適用し
てもよい。
【００２３】液晶用駆動回路Ａは、印加された映像デー
タに応じ、供給された液晶駆動電圧の１／２の電圧また
は液晶共通電極の電圧Ｖcomを基準として、正及び負の
電圧を出力するものであって、シフトレジスタ回路１
と、データレジスタ回路２と、ラッチ回路３と、レベル
シフト回路５と、デコーダ・階調電圧選択回路６及び階
調電圧発生回路１６と、演算増幅器（オペアンプ）７と
を含んでおり、これらの回路構成は、２系統からなって
いる。なお、本発明では、液晶共通電極の電圧Ｖcomを
基準として、この電圧値以上の電圧を正の電圧として印
加し、この電圧値以下の電圧を負の電圧とし、正負の振
幅関係を保って印加することにより交流駆動している。
タに応じ、供給された液晶駆動電圧の１／２の電圧また
は液晶共通電極の電圧Ｖcomを基準として、正及び負の
電圧を出力するものであって、シフトレジスタ回路１
と、データレジスタ回路２と、ラッチ回路３と、レベル
シフト回路５と、デコーダ・階調電圧選択回路６及び階
調電圧発生回路１６と、演算増幅器（オペアンプ）７と
を含んでおり、これらの回路構成は、２系統からなって
いる。なお、本発明では、液晶共通電極の電圧Ｖcomを
基準として、この電圧値以上の電圧を正の電圧として印
加し、この電圧値以下の電圧を負の電圧とし、正負の振
幅関係を保って印加することにより交流駆動している。
【００２４】データレジスタ回路２は、シフトレジスタ
回路１の各段の出力によって制御されるｎ（ｎ＝正整
数）ビットのデータを並列にラッチするものであり、２
系統のデータレジスタ回路１９とデータレジスタ回路２
０との組合せでｍ個設けられている。
回路１の各段の出力によって制御されるｎ（ｎ＝正整
数）ビットのデータを並列にラッチするものであり、２
系統のデータレジスタ回路１９とデータレジスタ回路２
０との組合せでｍ個設けられている。
【００２５】ラッチ回路３は、データレジスタ回路２か
らのｎビットのデータをラッチ信号によって一括でラッ
チするものであり、２系統のラッチ回路２１とラッチ回
路２２との組合せでｍ個設けられている。
らのｎビットのデータをラッチ信号によって一括でラッ
チするものであり、２系統のラッチ回路２１とラッチ回
路２２との組合せでｍ個設けられている。
【００２６】レベルシフト回路５は、ラッチ回路３から
のｎビットのデータを異なる電圧値の液晶駆動電圧に昇
圧するものであって、２系統の高圧側のレベルシフト回
路９と低圧側のレベルシフト回路１０の組合せでｍ個設
けられている。実施形態では、高圧側のレベルシフト回
路９は、例えば３．３Ｖを１０Ｖに昇圧し、低圧側のレ
ベルシフト回路１０は、例えば３．３Ｖを５Ｖに昇圧す
るように設定されているが、この昇圧率に限定されるも
のではない。またスイッチ回路４は、タイミング制御回
路１５からの制御信号に基いて２系統のラッチ回路２１
又はラッチ回路２２の出力を高圧側レベルシフト回路９
又は低圧側のレベルシフト回路１０に選択的に接続する
ようになっている。
のｎビットのデータを異なる電圧値の液晶駆動電圧に昇
圧するものであって、２系統の高圧側のレベルシフト回
路９と低圧側のレベルシフト回路１０の組合せでｍ個設
けられている。実施形態では、高圧側のレベルシフト回
路９は、例えば３．３Ｖを１０Ｖに昇圧し、低圧側のレ
ベルシフト回路１０は、例えば３．３Ｖを５Ｖに昇圧す
るように設定されているが、この昇圧率に限定されるも
のではない。またスイッチ回路４は、タイミング制御回
路１５からの制御信号に基いて２系統のラッチ回路２１
又はラッチ回路２２の出力を高圧側レベルシフト回路９
又は低圧側のレベルシフト回路１０に選択的に接続する
ようになっている。
【００２７】具体的には、スイッチ回路４は図２（ａ）
に示すように、極性信号ＰＯＬがハイレベル（Ｈ）のと
き、ラッチ回路２１を高圧側レベルシフト回路９に、ラ
ッチ回路２２を低圧側のレベルシフト回路１０にそれぞ
れ接続し、図２（ｂ）に示すように、極性信号ＰＯＬが
ローレベル（Ｌ）のとき、図２（ａ）とは逆にラッチ回
路２１を低圧側レベルシフト回路１０に、ラッチ回路２
２を高圧側のレベルシフト回路９にそれぞれ接続するよ
うにスイッチ制御するようになっている。
に示すように、極性信号ＰＯＬがハイレベル（Ｈ）のと
き、ラッチ回路２１を高圧側レベルシフト回路９に、ラ
ッチ回路２２を低圧側のレベルシフト回路１０にそれぞ
れ接続し、図２（ｂ）に示すように、極性信号ＰＯＬが
ローレベル（Ｌ）のとき、図２（ａ）とは逆にラッチ回
路２１を低圧側レベルシフト回路１０に、ラッチ回路２
２を高圧側のレベルシフト回路９にそれぞれ接続するよ
うにスイッチ制御するようになっている。
【００２８】レベルシフト回路５の具体例を図７，図８
に示す。図７は、低圧側のレベルシフト回路１０を示す
ものであり、図８は、高圧側のレベルシフト回路９を示
すものである。図７に示す低圧側のレベルシフト回路１
０は、差動対をなすＮ型電界効果トランジスタ（ＦＥ
Ｔ）１０ａと、電流ミラー回路をなすＰ型ＦＥＴ１０ｂ
とからなっており、差動対をなすＮ型ＦＥＴ１０ａにラ
ッチ回路２１，２２の出力を入力し、その差に比例した
出力信号を取り出すようになっている。
に示す。図７は、低圧側のレベルシフト回路１０を示す
ものであり、図８は、高圧側のレベルシフト回路９を示
すものである。図７に示す低圧側のレベルシフト回路１
０は、差動対をなすＮ型電界効果トランジスタ（ＦＥ
Ｔ）１０ａと、電流ミラー回路をなすＰ型ＦＥＴ１０ｂ
とからなっており、差動対をなすＮ型ＦＥＴ１０ａにラ
ッチ回路２１，２２の出力を入力し、その差に比例した
出力信号を取り出すようになっている。
【００２９】また図８に示す高圧側のレベルシフト回路
９は、差動対をなすＮ型ＦＥＴ９ａ，９ｃ及びＰ型ＦＥ
Ｔ９ｄと、電流ミラー回路をなすＰ型ＦＥＴ９ｂとを有
しており、差動対をなすＮ型ＦＥＴ９ａにラッチ回路２
１，２２の出力を入力し、その差に比例して増幅した出
力信号を取り出すようになっている。
９は、差動対をなすＮ型ＦＥＴ９ａ，９ｃ及びＰ型ＦＥ
Ｔ９ｄと、電流ミラー回路をなすＰ型ＦＥＴ９ｂとを有
しており、差動対をなすＮ型ＦＥＴ９ａにラッチ回路２
１，２２の出力を入力し、その差に比例して増幅した出
力信号を取り出すようになっている。
【００３０】また階調電圧発生回路１６は図１及び図５
に示すように、２系統の高圧側階調電圧発生回路１７と
低圧側階調電圧発生回路１８を含んでおり、各階調電圧
発生回路１７，１８は、外部入力Ｖ0，Ｖ1，Ｖ2，Ｖ3，
Ｖ4，Ｖ5，Ｖ6，Ｖ7，Ｖ8，Ｖ9に基いて液晶に階調表示
する階調電圧が２n値に微調整され、また各階調電圧発
生回路１７，１８は図４及び図５に示すように、外部入
力Ｖ0，Ｖ1，Ｖ2，Ｖ3，Ｖ4，Ｖ5，Ｖ6，Ｖ7，Ｖ8，Ｖ9
に基いて抵抗分割方式により液晶のγ曲線に合うような
抵抗比に階調電圧が微調整されるようになっている。
に示すように、２系統の高圧側階調電圧発生回路１７と
低圧側階調電圧発生回路１８を含んでおり、各階調電圧
発生回路１７，１８は、外部入力Ｖ0，Ｖ1，Ｖ2，Ｖ3，
Ｖ4，Ｖ5，Ｖ6，Ｖ7，Ｖ8，Ｖ9に基いて液晶に階調表示
する階調電圧が２n値に微調整され、また各階調電圧発
生回路１７，１８は図４及び図５に示すように、外部入
力Ｖ0，Ｖ1，Ｖ2，Ｖ3，Ｖ4，Ｖ5，Ｖ6，Ｖ7，Ｖ8，Ｖ9
に基いて抵抗分割方式により液晶のγ曲線に合うような
抵抗比に階調電圧が微調整されるようになっている。
【００３１】またデコーダ・階調電圧選択回路６は、２
系統の高圧側デコーダ・階調電圧選択回路１１と低圧側
デコーダ・階調電圧選択回路１２とを含んでおり、図６
に示すように、２系統の階調電圧発生回路１７，１８か
ら出力される階調電圧の２n値を参照電圧Ｓとして入力
し、これらをデコーダ部Ｄで２n値の階調信号、実施形
態ではｎ＝６ビットの６４階調信号に相当する電圧をデ
コードし、その内から１値を選択しオペアンプＯＰで増
幅し、後段のオペアンプ７に出力するようになってい
る。
系統の高圧側デコーダ・階調電圧選択回路１１と低圧側
デコーダ・階調電圧選択回路１２とを含んでおり、図６
に示すように、２系統の階調電圧発生回路１７，１８か
ら出力される階調電圧の２n値を参照電圧Ｓとして入力
し、これらをデコーダ部Ｄで２n値の階調信号、実施形
態ではｎ＝６ビットの６４階調信号に相当する電圧をデ
コードし、その内から１値を選択しオペアンプＯＰで増
幅し、後段のオペアンプ７に出力するようになってい
る。
【００３２】オペアンプ７は、２系統の高圧側オペアン
プ１３と低圧側オペアンプ１４の組合せでｍ個設けられ
ている。オペアンプ７の具体例を図９，図１０に示す。
図９のオペアンプは高圧側のオペアンプ１３を示すもの
であり、図１０のオペアンプは低圧側のオペアンプ１４
を示すものであり、図９及び図１０に示すオペアンプ１
３，１４の差動入力段は、導電型の異なるトランジスタ
で構成されている。
プ１３と低圧側オペアンプ１４の組合せでｍ個設けられ
ている。オペアンプ７の具体例を図９，図１０に示す。
図９のオペアンプは高圧側のオペアンプ１３を示すもの
であり、図１０のオペアンプは低圧側のオペアンプ１４
を示すものであり、図９及び図１０に示すオペアンプ１
３，１４の差動入力段は、導電型の異なるトランジスタ
で構成されている。
【００３３】２系統の高圧側オペアンプ１３と低圧側オ
ペアンプ１４は、増幅出力する電圧を高圧側と低圧側と
に電圧分担しており、図１１に示すように高圧側オペア
ンプ１３は、例えば５Ｖ〜１０Ｖの入力電圧が入力さ
れ、５Ｖ〜１０Ｖの範囲に増幅して出力するようになっ
ている。また図１２に示すように低圧側オペアンプ１４
は、例えば０Ｖ〜５Ｖの入力電圧が入力され、０Ｖ〜５
Ｖの範囲に増幅して出力するようになっている。
ペアンプ１４は、増幅出力する電圧を高圧側と低圧側と
に電圧分担しており、図１１に示すように高圧側オペア
ンプ１３は、例えば５Ｖ〜１０Ｖの入力電圧が入力さ
れ、５Ｖ〜１０Ｖの範囲に増幅して出力するようになっ
ている。また図１２に示すように低圧側オペアンプ１４
は、例えば０Ｖ〜５Ｖの入力電圧が入力され、０Ｖ〜５
Ｖの範囲に増幅して出力するようになっている。
【００３４】スイッチ回路８は、液晶用駆動回路Ａの２
系統回路の２端子で共用し、各端子に時系列に正および
負の電圧を出力するとともに、２端子間で互いに正負の
振幅関係を保つ電圧を出力するようにスイッチ制御する
ようになっている。またスイッチ回路８は、共通端子ス
イッチ８ａを有し、共通端子スイッチ８ａは、液晶用駆
動回路Ａの全出力端子Ｙ1〜Ｙｍを共通に接続し、全出
力端子Ｙ1〜Ｙｍを液晶駆動電圧の１／２の電圧にする
ようになっている。共通端子スイッチ８ａは、図９及び
図１０に示すオペアンプ１３，１４の電流源１３ａ，１
４ａに接続され、液晶用駆動回路Ａの全出力端子Ｙ1〜
Ｙｍを液晶駆動電圧の１／２の電圧、実施形態では５Ｖ
にするようになっている。 また液晶に直接つながるス
イッチ回路８の耐圧は、液晶のしきい電圧値の２倍以上
に設定してある。
系統回路の２端子で共用し、各端子に時系列に正および
負の電圧を出力するとともに、２端子間で互いに正負の
振幅関係を保つ電圧を出力するようにスイッチ制御する
ようになっている。またスイッチ回路８は、共通端子ス
イッチ８ａを有し、共通端子スイッチ８ａは、液晶用駆
動回路Ａの全出力端子Ｙ1〜Ｙｍを共通に接続し、全出
力端子Ｙ1〜Ｙｍを液晶駆動電圧の１／２の電圧にする
ようになっている。共通端子スイッチ８ａは、図９及び
図１０に示すオペアンプ１３，１４の電流源１３ａ，１
４ａに接続され、液晶用駆動回路Ａの全出力端子Ｙ1〜
Ｙｍを液晶駆動電圧の１／２の電圧、実施形態では５Ｖ
にするようになっている。 また液晶に直接つながるス
イッチ回路８の耐圧は、液晶のしきい電圧値の２倍以上
に設定してある。
【００３５】図２は、図１に示す回路のタイミング毎の
スイッチ制御状態を示す図である。図３は、図１に示す
回路のタイミングチャートである。
スイッチ制御状態を示す図である。図３は、図１に示す
回路のタイミングチャートである。
【００３６】次に、各回路の電源電圧を以下に示す。図
２において、データレジスタ回路１９，２０、ラッチ回
路２１，２２、スイッチ回路４の電圧は０Ｖ−３．３Ｖ
の範囲に制限され、高圧側レベルシフト回路９は入力電
圧０Ｖ−３．３Ｖを出力電圧５Ｖ−１０Ｖに昇圧し、低
圧側レベルシフト回路１０は入力電圧０Ｖ−３．３Ｖを
出力電圧０Ｖ−５Ｖに昇圧する。また高圧側デコーダ・
階調電圧選択回路１１およびオペアンプ１３の電圧は５
Ｖ−１０Ｖの範囲に制限され、低圧側デコーダ・階調電
圧選択回路１２およびオペアンプ１４の電圧は０Ｖ−５
Ｖの範囲に制限され、スイッチ回路８の電圧は０Ｖ−１
０Ｖの範囲に制限される。また、高圧側及び低圧側階調
電圧発生回路１７，１８に外部入力として印加される電
圧は、外部入力Ｖ0＝１０Ｖ，外部入力Ｖ4＝５．５Ｖ，
外部入力Ｖ5＝４．５Ｖ，外部入力Ｖ9＝０Ｖであり、外
部入力Ｖ1，Ｖ2，Ｖ3，Ｖ6，Ｖ7，Ｖ8はオープン状態と
なっている。
２において、データレジスタ回路１９，２０、ラッチ回
路２１，２２、スイッチ回路４の電圧は０Ｖ−３．３Ｖ
の範囲に制限され、高圧側レベルシフト回路９は入力電
圧０Ｖ−３．３Ｖを出力電圧５Ｖ−１０Ｖに昇圧し、低
圧側レベルシフト回路１０は入力電圧０Ｖ−３．３Ｖを
出力電圧０Ｖ−５Ｖに昇圧する。また高圧側デコーダ・
階調電圧選択回路１１およびオペアンプ１３の電圧は５
Ｖ−１０Ｖの範囲に制限され、低圧側デコーダ・階調電
圧選択回路１２およびオペアンプ１４の電圧は０Ｖ−５
Ｖの範囲に制限され、スイッチ回路８の電圧は０Ｖ−１
０Ｖの範囲に制限される。また、高圧側及び低圧側階調
電圧発生回路１７，１８に外部入力として印加される電
圧は、外部入力Ｖ0＝１０Ｖ，外部入力Ｖ4＝５．５Ｖ，
外部入力Ｖ5＝４．５Ｖ，外部入力Ｖ9＝０Ｖであり、外
部入力Ｖ1，Ｖ2，Ｖ3，Ｖ6，Ｖ7，Ｖ8はオープン状態と
なっている。
【００３７】次に、本発明の実施形態１の動作について
図１，図２，図３を参照して、映像データが６ビット
（６４階調）の場合を例に動作を詳細に説明する。
図１，図２，図３を参照して、映像データが６ビット
（６４階調）の場合を例に動作を詳細に説明する。
【００３８】タイミング制御回路１５に入力される極性
信号ＰＯＬとラッチ信号ＳＴＢによって、スイッチ回路
４およびスイッチ回路８が図２（ａ），（ｂ），（ｃ）
のように交互に切り換わることにより、液晶用駆動回路
Ａの２系統の回路のどちら側に６４階調の映像データを
経由するかによって、液晶電極に対し正，負の電圧が交
互に印加される。
信号ＰＯＬとラッチ信号ＳＴＢによって、スイッチ回路
４およびスイッチ回路８が図２（ａ），（ｂ），（ｃ）
のように交互に切り換わることにより、液晶用駆動回路
Ａの２系統の回路のどちら側に６４階調の映像データを
経由するかによって、液晶電極に対し正，負の電圧が交
互に印加される。
【００３９】また図２（ｃ）及び図３に示すように、タ
イミング制御回路１５に入力するラッチ信号ＳＴＢがハ
イレベル（Ｈ）の期間では、スイッチ回路８のスイッチ
制御によって接点８1，８2，８3，８4がオフしており、
接点８5，８6，８7がオンし、液晶用駆動回路Ａの全出
力端子Ｙ1〜Ｙｍが液晶駆動電圧の１／２の電圧、実施
形態では５Ｖにリセットされる。
イミング制御回路１５に入力するラッチ信号ＳＴＢがハ
イレベル（Ｈ）の期間では、スイッチ回路８のスイッチ
制御によって接点８1，８2，８3，８4がオフしており、
接点８5，８6，８7がオンし、液晶用駆動回路Ａの全出
力端子Ｙ1〜Ｙｍが液晶駆動電圧の１／２の電圧、実施
形態では５Ｖにリセットされる。
【００４０】さらに、詳細に説明する。仮に液晶用駆動
回路Ａの出力端子Ｙ1に接続されるデータレジスタ回路
（６個）１９は常時ローレベル（Ｌ）のデータを保持
し、液晶用駆動回路Ａの出力端子Ｙ2に接続されるデー
タレジスタ回路（６個）２０は常時ハイレベル（Ｈ）の
データを保持しているとする。タイミング制御回路１５
に入力する極性信号ＰＯＬがハイレベル（Ｈ）のとき、
ラッチ信号ＳＴＢによって、スイッチ回路８の接点８
1，８2，８3，８4がオフし、接点８5，８6，８7がオン
する。
回路Ａの出力端子Ｙ1に接続されるデータレジスタ回路
（６個）１９は常時ローレベル（Ｌ）のデータを保持
し、液晶用駆動回路Ａの出力端子Ｙ2に接続されるデー
タレジスタ回路（６個）２０は常時ハイレベル（Ｈ）の
データを保持しているとする。タイミング制御回路１５
に入力する極性信号ＰＯＬがハイレベル（Ｈ）のとき、
ラッチ信号ＳＴＢによって、スイッチ回路８の接点８
1，８2，８3，８4がオフし、接点８5，８6，８7がオン
する。
【００４１】このとき、図２（ａ）及び図３に示すよう
にスイッチ回路４の接点４1がオンし、接点４3がオフ
し、データレジスタ回路１９の保持されたローレベル
（Ｌ）のデータはラッチ回路２１からレベルシフト回路
９にスイッチ回路４を介して転送され、デコーダ・階調
電圧選択回路１１によって階調電圧ＶＲ１＝１０Ｖが選
択され、オペアンプ１３によって電流増幅される。そし
て、ラッチ信号ＳＴＢがローレベルに切替わったとき、
スイッチ回路８の接点８1がオンし、接点８5，８6がオ
フし、スイッチ回路８を介して液晶用駆動回路Ａの出力
端子Ｙ1に映像データが出力され、図１３（ａ）又は
（ｂ）に示す液晶Ｅに所定の電圧値の階調電圧ＶＲ１＝
１０Ｖが印加される。
にスイッチ回路４の接点４1がオンし、接点４3がオフ
し、データレジスタ回路１９の保持されたローレベル
（Ｌ）のデータはラッチ回路２１からレベルシフト回路
９にスイッチ回路４を介して転送され、デコーダ・階調
電圧選択回路１１によって階調電圧ＶＲ１＝１０Ｖが選
択され、オペアンプ１３によって電流増幅される。そし
て、ラッチ信号ＳＴＢがローレベルに切替わったとき、
スイッチ回路８の接点８1がオンし、接点８5，８6がオ
フし、スイッチ回路８を介して液晶用駆動回路Ａの出力
端子Ｙ1に映像データが出力され、図１３（ａ）又は
（ｂ）に示す液晶Ｅに所定の電圧値の階調電圧ＶＲ１＝
１０Ｖが印加される。
【００４２】また図２（ａ）及び図３に示すようにスイ
ッチ回路４の接点４2がオンし、デコーダ・階調電圧選
択回路１２によって階調電圧ＶＲ６５＝４．５Ｖが選択
され、オペアンプ１４によって電流増幅され、スイッチ
回路８の接点８2を介して液晶用駆動回路Ａの出力端子
Ｙ2に映像データが出力され、図１３（ａ）又は（ｂ）
に示す液晶Ｅに所定の電圧値の階調電圧ＶＲ６５＝４．
５Ｖが印加される。
ッチ回路４の接点４2がオンし、デコーダ・階調電圧選
択回路１２によって階調電圧ＶＲ６５＝４．５Ｖが選択
され、オペアンプ１４によって電流増幅され、スイッチ
回路８の接点８2を介して液晶用駆動回路Ａの出力端子
Ｙ2に映像データが出力され、図１３（ａ）又は（ｂ）
に示す液晶Ｅに所定の電圧値の階調電圧ＶＲ６５＝４．
５Ｖが印加される。
【００４３】以上のように液晶用駆動回路Ａの全出力端
子Ｙ1，Ｙ2から出力が交互に図１３（ａ）又は（ｂ）の
液晶Ｅの第１ラインに印加された後、液晶Ｅの次のライ
ンでは図２（ｂ）に示すように極性信号ＰＯＬがローレ
ベル（Ｌ）に反転され、デコーダ・階調電圧選択回路１
２によって階調電圧ＶＲ１２８＝０Ｖが選択され、オペ
アンプ１４によって電流増幅され、スイッチ回路８の接
点８3を介して液晶Ｅに所定の階調電圧ＶＲ１２８＝０
Ｖが印加される。
子Ｙ1，Ｙ2から出力が交互に図１３（ａ）又は（ｂ）の
液晶Ｅの第１ラインに印加された後、液晶Ｅの次のライ
ンでは図２（ｂ）に示すように極性信号ＰＯＬがローレ
ベル（Ｌ）に反転され、デコーダ・階調電圧選択回路１
２によって階調電圧ＶＲ１２８＝０Ｖが選択され、オペ
アンプ１４によって電流増幅され、スイッチ回路８の接
点８3を介して液晶Ｅに所定の階調電圧ＶＲ１２８＝０
Ｖが印加される。
【００４４】またスイッチ回路４の接点４4がオンし、
デコーダ・階調電圧選択回路１１によって階調電圧ＶＲ
６４＝５．５Ｖが選択され、オペアンプ１３によって電
流増幅され、スイッチ回路８の接点８4を介して液晶Ｅ
に所定の電圧ＶＲ６５＝５．５Ｖが印加される。
デコーダ・階調電圧選択回路１１によって階調電圧ＶＲ
６４＝５．５Ｖが選択され、オペアンプ１３によって電
流増幅され、スイッチ回路８の接点８4を介して液晶Ｅ
に所定の電圧ＶＲ６５＝５．５Ｖが印加される。
【００４５】当然、映像データは各ビット毎にデータの
入れ換えが行われる。このように、液晶用駆動回路Ａの
２系統の回路をスイッチ制御することにより、液晶を交
流駆動する。
入れ換えが行われる。このように、液晶用駆動回路Ａの
２系統の回路をスイッチ制御することにより、液晶を交
流駆動する。
【００４６】デコーダ・階調電圧選択回路６，オペアン
プ７は、これらを構成するトランジスタのソースとゲー
ト間が５Ｖに制限されるため、低耐圧拡散プロセスで製
造できることとなるが、これらの回路は、必要に応じて
高耐圧拡散プロセスで製造するようにしてもよい。
プ７は、これらを構成するトランジスタのソースとゲー
ト間が５Ｖに制限されるため、低耐圧拡散プロセスで製
造できることとなるが、これらの回路は、必要に応じて
高耐圧拡散プロセスで製造するようにしてもよい。
【００４７】（実施形態２）図１４は、本発明の実施形
態２に係るマトリクス型液晶表示装置の駆動回路を示す
ブロック図である。図１に示す本発明の実施形態１に係
るマトリクス型液晶表示装置は、オペアンプ７を設けた
が、図１５に示す本発明の実施形態２に係るマトリクス
型液晶表示装置では、オペアンプ７を設けない構成とし
たものである。実施形態２における動作は、オペアンプ
７で電流増幅しない点を除いて同じである。
態２に係るマトリクス型液晶表示装置の駆動回路を示す
ブロック図である。図１に示す本発明の実施形態１に係
るマトリクス型液晶表示装置は、オペアンプ７を設けた
が、図１５に示す本発明の実施形態２に係るマトリクス
型液晶表示装置では、オペアンプ７を設けない構成とし
たものである。実施形態２における動作は、オペアンプ
７で電流増幅しない点を除いて同じである。
【００４８】
【発明の効果】以上説明したように本発明によれば、液
晶用駆動回路、特にデコーダ・階調電圧選択回路及びオ
ペアンプを構成するトランジスタのソース・ゲート間が
低電圧の５Ｖで動作させることができ、液晶用駆動回路
を低耐圧プロセスで製造することができ、したがって液
晶用駆動回路をなすトランジスタのサイズを小さくし
て、チップサイズの小型化を図ることができる。
晶用駆動回路、特にデコーダ・階調電圧選択回路及びオ
ペアンプを構成するトランジスタのソース・ゲート間が
低電圧の５Ｖで動作させることができ、液晶用駆動回路
を低耐圧プロセスで製造することができ、したがって液
晶用駆動回路をなすトランジスタのサイズを小さくし
て、チップサイズの小型化を図ることができる。
【００４９】さらに、印加された映像データに応じ、供
給された液晶駆動電圧の１／２の電圧で動作させるた
め、消費電力が減少し、消費電力を大幅に低減すること
ができる。
給された液晶駆動電圧の１／２の電圧で動作させるた
め、消費電力が減少し、消費電力を大幅に低減すること
ができる。
【００５０】また液晶用駆動回路に設ける２系統のオペ
アンプの差動入力段を、導電型の異なるトランジスタで
構成することにより、液晶駆動時のダイナミックレンジ
を広範囲にすることができる。これにより、液晶供給電
圧を１Ｖ〜１．５Ｖ程度低下でき、液晶用駆動回路の消
費電力を低下させることができる。また液晶供給電圧を
低電圧にすると、液晶モジュールでのＣＤ−ＤＣコンバ
ータの効率が上昇するため、さらに、低消費電力化を図
ることができる。
アンプの差動入力段を、導電型の異なるトランジスタで
構成することにより、液晶駆動時のダイナミックレンジ
を広範囲にすることができる。これにより、液晶供給電
圧を１Ｖ〜１．５Ｖ程度低下でき、液晶用駆動回路の消
費電力を低下させることができる。また液晶供給電圧を
低電圧にすると、液晶モジュールでのＣＤ−ＤＣコンバ
ータの効率が上昇するため、さらに、低消費電力化を図
ることができる。
【図１】本発明の実施形態１に係るマトリクス型液晶表
示装置の駆動回路の回路構成を示すブロック図である。
示装置の駆動回路の回路構成を示すブロック図である。
【図２】図１に示す回路のタイミング毎のスイッチ制御
状態を示す特性図である。
状態を示す特性図である。
【図３】図１に示す回路のタイミングチャートである。
【図４】階調電圧発生回路における入力データと出力電
圧との相関関係を示す特性図である。
圧との相関関係を示す特性図である。
【図５】階調電圧発生回路の具体的な回路構成を示す回
路図である。
路図である。
【図６】デコーダ・階調電圧選択回路の具体的な回路構
成を示す回路図である。
成を示す回路図である。
【図７】低圧側レベルシフト回路の具体的な回路構成を
示す回路図である。
示す回路図である。
【図８】高圧側レベルシフト回路の具体的な回路構成を
示す回路図である。
示す回路図である。
【図９】高圧側オペアンプの具体的な回路構成を示す回
路図である。
路図である。
【図１０】低圧側オペアンプの具体的な回路構成を示す
回路図である。
回路図である。
【図１１】高圧側オペアンプの入出力電圧特性を示す特
性図である。
性図である。
【図１２】低圧側オペアンプの入出力電圧特性を示す特
性図である。
性図である。
【図１３】（ａ）は、両側配置ドット反転駆動される液
晶の実装形態を示す構成図、（ｂ）は、片側配置ドット
反転駆動される液晶の実装形態を示す構成図である。
晶の実装形態を示す構成図、（ｂ）は、片側配置ドット
反転駆動される液晶の実装形態を示す構成図である。
【図１４】本発明の実施形態２に係るマトリクス型液晶
表示装置の駆動回路の回路構成を示すブロック図であ
る。
表示装置の駆動回路の回路構成を示すブロック図であ
る。
【図１５】従来例に係るマトリクス型液晶表示装置の駆
動回路の回路構成を示すブロック図である。
動回路の回路構成を示すブロック図である。
１ シフトレジスタ回路 ２，１９，２０ データレジスタ回路 ３，２１，２２ ラッチ回路 ４ スイッチ回路 ５，９，１０ レベルシフト回路 ６，１１，１２ デコーダ・階調電圧選択回路 ７，１３，１４ 演算増幅器（オペアンプ） ８ スイッチ回路 ８ａ 共通端子スイッチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 545 G02F 1/133 575
Claims (6)
- 【請求項１】 供給されるデータビットに応じて、液晶
駆動電圧の１／２の電圧または液晶共通電極の電圧を基
準として正及び負の電圧を発生させ、出力端子に時系列
に正及び負の電圧を交互に出力するマトリクス型液晶表
示装置の駆動回路であって、該駆動回路が、前記データ
ビットを第１の系統の回路又は第２の系統の回路の何れ
かを選択して供給する第１のスイッチ回路と、前記第１
の系統の回路に設けられ、前記第１のスイッチ回路が前
記第１の系統の回路を選択した時に前記データビットを
第１の電圧レベルにシフトさせる第１のレベルシフト回
路と、前記第２の系統の回路に設けられ、前記第１のス
イッチ回路が前記第２の系統の回路を選択した時に前記
データビットを前記第１の電圧レベルよりも低圧の第２
の電圧レベルにシフトさせる第２のレベルシフト回路
と、前記第１のスイッチ回路により選択された前記第１
の系統の回路又は前記第２の系統の回路からの出力を対
応する出力端子に与えるように切り換える第２のスイッ
チ回路とを備えたことを特徴とするマトリクス型液晶表
示装置の駆動回路。 - 【請求項２】 前記第２のスイッチ回路の耐圧は、液晶
のしきい電圧値の２倍以上に設定したものであることを
特徴とする請求項１に記載のマトリクス型液晶表示装置
の駆動回路。 - 【請求項３】 前記第１の系統の回路と前記第２の系統
の回路には、それぞれ高圧側オペアンプと低圧側オペア
ンプとを有し、これら高圧側オペアンプ及び低圧側オペ
アンプの差動入力段は、導電型の異なるトランジスタで
構成されたものであることを特徴とする請求項１に記載
のマトリクス型液晶表示装置の駆動回路。 - 【請求項４】 前記第１の系統の回路と前記第２の系統
の回路には、それぞれ高圧側階調電圧発生回路と低圧側
階調電圧発生回路とを有し、これら高圧側階調電圧発生
回路と低圧側階調電圧発生回路は、外部入力に基づいて
液晶に階調表示する階調電圧が微調整されるものである
ことを特徴とする請求項１に記載のマトリクス型液晶表
示装置の駆動回路。 - 【請求項５】 前記高圧側階調電圧発生回路と前記低圧
側階調電圧発生回路は、抵抗分割方式により液晶γ曲線
に合うような抵抗比に階調電圧が微調整されるものであ
ることを特徴とする請求項４に記載のマトリクス型液晶
表示装置の駆動回路。 - 【請求項６】 隣接する全ての出力端子間には共通端子
スイッチが設けられ、全出力端子には前記共通端子スイ
ッチを介して液晶駆動電圧の１／２の電圧が与えられる
ことを特徴とする請求項１に記載のマトリクス型液晶表
示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218708A JP3056085B2 (ja) | 1996-08-20 | 1996-08-20 | マトリクス型液晶表示装置の駆動回路 |
| TW086112057A TW432248B (en) | 1996-08-20 | 1997-08-19 | Matrix liquid crystal display |
| KR1019970039280A KR100237129B1 (ko) | 1996-08-20 | 1997-08-19 | 매트릭스 액정 디스플레이 장치 |
| US08/915,143 US5973660A (en) | 1996-08-20 | 1997-08-20 | Matrix liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8218708A JP3056085B2 (ja) | 1996-08-20 | 1996-08-20 | マトリクス型液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1062744A JPH1062744A (ja) | 1998-03-06 |
| JP3056085B2 true JP3056085B2 (ja) | 2000-06-26 |
Family
ID=16724190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8218708A Expired - Fee Related JP3056085B2 (ja) | 1996-08-20 | 1996-08-20 | マトリクス型液晶表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5973660A (ja) |
| JP (1) | JP3056085B2 (ja) |
| KR (1) | KR100237129B1 (ja) |
| TW (1) | TW432248B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7936326B2 (en) | 2004-06-03 | 2011-05-03 | Renesas Electronics Corporation | Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236333B1 (ko) * | 1997-03-05 | 1999-12-15 | 구본준, 론 위라하디락사 | 액정표시장치의 데이터 구동 장치 및 구동 방법 |
| JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
| JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
| US6608612B2 (en) * | 1998-11-20 | 2003-08-19 | Fujitsu Limited | Selector and multilayer interconnection with reduced occupied area on substrate |
| KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
| JP2001274676A (ja) * | 2000-01-19 | 2001-10-05 | Sharp Corp | レベルシフト回路および画像表示装置 |
| JP2002175060A (ja) * | 2000-09-28 | 2002-06-21 | Sharp Corp | 液晶駆動装置およびそれを備えた液晶表示装置 |
| JP3862966B2 (ja) * | 2001-03-30 | 2006-12-27 | 株式会社日立製作所 | 画像表示装置 |
| JP2003241716A (ja) * | 2002-02-14 | 2003-08-29 | Fujitsu Ltd | 液晶表示パネルの駆動回路 |
| KR100438785B1 (ko) * | 2002-02-23 | 2004-07-05 | 삼성전자주식회사 | 슬루 레이트 (ｓｌｅｗ ｒａｔｅ)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 |
| JP3882678B2 (ja) * | 2002-05-21 | 2007-02-21 | ソニー株式会社 | 表示装置 |
| GB2399242B (en) * | 2003-03-05 | 2006-02-08 | Central Research Lab Ltd | A circuit arrangement for driving a liquid crystal display |
| KR100965571B1 (ko) * | 2003-06-30 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| JP4407903B2 (ja) * | 2004-02-05 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | 液晶表示器駆動回路 |
| JP4847702B2 (ja) | 2004-03-16 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| US7800572B2 (en) | 2004-10-25 | 2010-09-21 | Nec Electronics Corporation | Liquid crystal display for implmenting improved inversion driving technique |
| JP4744851B2 (ja) * | 2004-11-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 駆動回路及び表示装置 |
| TWI267820B (en) * | 2004-12-07 | 2006-12-01 | Novatek Microelectronics Corp | Source driver and panel displaying device |
| JP2006292807A (ja) | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
| JP4584131B2 (ja) | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| TWI264694B (en) * | 2005-05-24 | 2006-10-21 | Au Optronics Corp | Electroluminescent display and driving method thereof |
| JP4592582B2 (ja) | 2005-07-14 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | データ線ドライバ |
| JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| JP4840908B2 (ja) | 2005-12-07 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | 表示装置駆動回路 |
| KR101189278B1 (ko) * | 2006-04-18 | 2012-10-09 | 삼성디스플레이 주식회사 | 디지털 아날로그 변환기 및 표시 장치의 구동 방법 |
| JP4881070B2 (ja) * | 2006-05-29 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アクティブマトリクス型液晶表示装置の駆動回路 |
| US8456463B2 (en) * | 2006-10-03 | 2013-06-04 | Analog Devices, Inc. | Low voltage driver for high voltage LCD |
| KR100883030B1 (ko) * | 2007-02-28 | 2009-02-09 | 매그나칩 반도체 유한회사 | 평판 디스플레이의 구동 회로 및 방법 |
| TWI384442B (zh) * | 2007-10-12 | 2013-02-01 | Ind Tech Res Inst | 同時驅動三色雙穩態液晶之驅動電路 |
| JP5358082B2 (ja) * | 2007-10-31 | 2013-12-04 | ローム株式会社 | ソースドライバおよびそれを用いた液晶ディスプレイ装置 |
| TWI459358B (zh) * | 2008-01-25 | 2014-11-01 | Innolux Corp | 液晶顯示器、液晶顯示器驅動電路及其驅動方法 |
| JP2010122510A (ja) | 2008-11-20 | 2010-06-03 | Oki Semiconductor Co Ltd | オペアンプ及び表示パネルの駆動装置 |
| JP5139242B2 (ja) | 2008-11-20 | 2013-02-06 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動装置 |
| JP5236434B2 (ja) | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
| JP5236435B2 (ja) | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
| JP2010122602A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 表示パネルの駆動装置 |
| US20100259523A1 (en) * | 2009-04-09 | 2010-10-14 | Himax Technologies Limited | Source driver |
| JP5241036B2 (ja) * | 2009-07-07 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 液晶表示用ドライバ及び液晶表示装置 |
| JP5374356B2 (ja) | 2009-12-28 | 2013-12-25 | ラピスセミコンダクタ株式会社 | 駆動回路及び表示装置 |
| JP5777300B2 (ja) | 2010-07-05 | 2015-09-09 | ラピスセミコンダクタ株式会社 | 駆動回路及び表示装置 |
| TW201241815A (en) * | 2011-04-01 | 2012-10-16 | Fitipower Integrated Tech Inc | Source driver of LCD panel |
| WO2012137851A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 表示装置 |
| TWI582743B (zh) * | 2011-05-03 | 2017-05-11 | 矽工廠股份有限公司 | 用於顯示穩定的液晶面板驅動電路 |
| US20170358268A1 (en) * | 2014-11-28 | 2017-12-14 | Sharp Kabushiki Kaisha | Data signal line drive circuit, display device provided with same, and method for driving same |
| CN108922493A (zh) * | 2018-09-21 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
| KR102611010B1 (ko) * | 2018-12-24 | 2023-12-07 | 주식회사 엘엑스세미콘 | 소스 구동 회로 |
| KR102592143B1 (ko) * | 2019-02-22 | 2023-10-23 | 삼성전자주식회사 | 디스플레이 장치 및 그의 구동 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2747583B2 (ja) * | 1987-06-04 | 1998-05-06 | セイコーエプソン株式会社 | 液晶パネルの駆動回路及び液晶装置 |
| JP2590456B2 (ja) * | 1993-06-07 | 1997-03-12 | 日本電気株式会社 | 液晶表示装置 |
| JPH07130193A (ja) * | 1993-09-10 | 1995-05-19 | Toshiba Corp | バッファ回路及びこれを用いた液晶ディスプレイ装置 |
| JPH08137443A (ja) * | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk |
-
1996
- 1996-08-20 JP JP8218708A patent/JP3056085B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-19 TW TW086112057A patent/TW432248B/zh not_active IP Right Cessation
- 1997-08-19 KR KR1019970039280A patent/KR100237129B1/ko not_active IP Right Cessation
- 1997-08-20 US US08/915,143 patent/US5973660A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7936326B2 (en) | 2004-06-03 | 2011-05-03 | Renesas Electronics Corporation | Apparatus and method for LCD panel drive for achieving time-divisional driving and inversion driving |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1062744A (ja) | 1998-03-06 |
| TW432248B (en) | 2001-05-01 |
| US5973660A (en) | 1999-10-26 |
| KR100237129B1 (ko) | 2000-01-15 |
| KR19980018754A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3056085B2 (ja) | マトリクス型液晶表示装置の駆動回路 | |
| US7812804B2 (en) | Drive circuit for display apparatus and display apparatus | |
| US5745092A (en) | Liquid-Crystal display system and power supply method that supply different logic source voltages to signal and scan drivers | |
| USRE40973E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| US6014122A (en) | Liquid crystal driving circuit for driving a liquid crystal display panel | |
| USRE40739E1 (en) | Driving circuit of display device | |
| KR100569471B1 (ko) | 디스플레이 제어 회로와 디스플레이 장치 | |
| KR970071449A (ko) | 액정표시장치의 구동방법 | |
| US20030146909A1 (en) | Liquid crystal driver circuits | |
| KR19980069503A (ko) | 엘씨디 소스 드라이버 | |
| JP2005266738A (ja) | ソースドライバーおよび液晶表示装置 | |
| JP4643954B2 (ja) | 階調電圧生成回路及び階調電圧生成方法 | |
| CN114974154A (zh) | 输出电路、数据驱动器及显示装置 | |
| US5754151A (en) | Circuit for driving a thin film transistor liquid crystal display | |
| CN114974155A (zh) | 输出电路、数据驱动器及显示装置 | |
| US7023417B2 (en) | Switching circuit for column display driver | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| KR100366315B1 (ko) | 액정표시장치의 저전력 소스 구동회로 및 구동방법 | |
| JP2012141477A (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置 | |
| JP2000132147A (ja) | 安定化回路およびその安定化回路を用いた電源回路 | |
| JP2653625B2 (ja) | 表示装置の駆動回路 | |
| JPH05100638A (ja) | 透過散乱型液晶デイスプレイの駆動回路 | |
| US20050190132A1 (en) | System for driving rows of a liquid crystal display | |
| CN115691400A (zh) | 用来驱动显示屏的放大器及其控制方法 | |
| JP2001209359A (ja) | 液晶表示装置の駆動方法および駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |