JP4407903B2

JP4407903B2 - 液晶表示器駆動回路

Info

Publication number: JP4407903B2
Application number: JP2004029303A
Authority: JP
Inventors: 博司古谷
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2004-02-05
Filing date: 2004-02-05
Publication date: 2010-02-03
Anticipated expiration: 2018-11-04
Also published as: JP2004185032A

Description

本発明は、表示画素の輝度に応じたディジタルの輝度データに基づいて、液晶表示器（以下、「ＬＣＤ」という）を駆動するＬＣＤ駆動回路に関するものである

図２は、従来のＬＣＤ駆動回路の構成図である。このＬＣＤ駆動回路は、ＬＣＤ１０を駆動して画面の表示を行うものである。ＬＣＤ１０は、縦（列）方向の複数のＸ電極１１_ｉ（但し、ｉ＝１，２，…）と、これに直交して配置された横（行）方向の複数のＹ電極１２_ｊ（但し、ｊ＝１，２，…）を有している。Ｘ電極１１_ｉとＹ電極１２_ｊの交差箇所には、絶縁ゲート型電界効果トランジスタ（以下、「ＭＯＳ」という）１３_i,j と液晶表示素子１４_i,j が配置され、このＭＯＳ１３_i,j のソースがＸ電極１１_ｉに、ゲートがＹ電極１２_ｊに、ドレインが液晶表示素子１４_i,j を介して共通電極１５に、それぞれ接続されている。各Ｙ電極１２_ｊは、走査回路２０の走査信号線２１_ｊ（但し、ｊ＝１，２，…）に接続され、この走査信号線２１_１，２１_２，…に順次与えられる走査信号で駆動されるようになっている。

一方、ＬＣＤ１０の各Ｘ電極１１_ｉには、駆動されたＹ電極１２_ｊに対応する行の各画素の輝度に応じた駆動電圧ＤＶｉが、ＬＣＤ駆動回路から与えられている。隣接するＸ電極１１_ｉ，１１_ｉ＋１には、ちらつきのない表示を行うために、共通電極１５に対して正及び負の極性の異なる駆動電圧ＤＶｉ，ＤＶｉ＋１が与えられるようになっている。更に、駆動電圧ＤＶｉ，ＤＶｉ＋１の極性は、ＬＣＤ１０の長寿命化のために、１フレーム毎に交互に切り替えられるようになっている。

ＬＣＤ駆動回路は、シフトレジスタ３０、データレジスタ４０、データラッチ５０、図示しないレベルシフタ、ディジタル・アナログ変換器（以下、「ＤＡ変換器」という）６０、及び出力バッファ７０で構成されている。シフトレジスタ３０は、縦続接続されたフリップフロップで構成され、スタート信号ＳＴに引き続いて与えられるクロック信号ＣＬＫに同期して、マーク信号Ｍ１，Ｍ２，…を順次、データレジスタ４０に出力するものである。データレジスタ４０は、１行分の各画素に対する輝度データＤｉを記憶する複数のレジスタで構成され、マーク信号Ｍ１，Ｍ２，…に同期して各レジスタにそれぞれ輝度データＤ１，Ｄ２，…を格納するものである。データラッチ５０は、データレジスタ４０に記憶された１行分の輝度データＤｉを格納する複数のラッチ回路で構成されている。そして、データレジスタ４０に格納された１行分の輝度データＤｉを、ストローブ信号ＳＴＢに同期して一括して複数のラッチ回路に格納するものである。データラッチ５０に格納された輝度データＤｉは、図示しないレベルシフタによって、後段のＤＡ変換器６０に対応した論理レベルに変換されて与えられるようになっている。

ＤＡ変換器６０は、各輝度データＤｉを、その値（例えば、０〜６３）に対応する正または負の電圧の輝度信号Ｂｉに変換するものであり、ＬＣＤ１０に与える正と負の輝度信号を出力するようになっている。このＤＡ変換器６０は、それぞれ正及び負の基準電圧を生成する基準電圧生成部６１，６２を備えている。基準電圧生成部６１，６２は同一の構成であり、それぞれ６３個の抵抗を直列に接続し、その両端と各抵抗の接続点の合計６４のノードを有している。基準電圧生成部６１の両端と途中の幾つかのノードに外部から正の電圧Ｖ０〜Ｖ４を印加することにより、６４のノードから６４個の正の基準電圧が出力されるようになっている。また、基準電圧生成部６２の両端と途中の幾つかのノードに外部から負の電圧Ｖ５〜Ｖ９を印加することにより、６４のノードから６４個の負の基準電圧が出力されるようになっている。

基準電圧生成部６１の出力側は、各デコーダ（ＤＥＣ）６３_ｉの入力側に共通接続され、基準電圧生成部６２の出力側は、各デコーダ６４_ｉの入力側に共通接続されている。各デコーダ６３_ｉ，６４_ｉの選択端子には、輝度データＤ_ｉが与えられるようになっている。更に、各デコーダ６３_ｉ，６４_ｉは、イネーブル端子を有しており、奇数番目のデコーダ６３_ｉ，６４_ｉのイネーブル端子には、極性制御信号ＰＯＬが与えられ、偶数番目のデコーダ６３_ｉ，６４_ｉのイネーブル端子には、反転された極性制御信号／ＰＯＬが与えられるようになっている。各デコーダ６３_ｉ，６４_ｉは、複数のアナログスイッチで構成されており、極性制御信号ＰＯＬ，／ＰＯＬがレベル“Ｈ”のときに、輝度データＤ_ｉに基づいて入力側の基準電圧を選択して輝度信号Ｂ_ｉを出力するものである。デコーダ６３_ｉ，６４_ｉの出力側は、出力バッファ７０の入力側に接続されている。出力バッファ７０は、演算増幅器によるボルテージフォロワ回路で構成され、ＤＡ変換器６０から与えられた各輝度信号Ｂ_ｉを電力増幅してＬＣＤ１０の各Ｘ電極１１_ｉに対する駆動電圧ＤＶｉを出力するものである。

次に動作を説明する。ここで、極性制御信号ＰＯＬは、１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられ、現在は“Ｈ”となっているものとする。クロック信号ＣＬＫに同期して入力された輝度データＤ１，Ｄ２，…は、シフトレジスタ３０で生成されたマーク信号Ｍ１，Ｍ２，…によって、データレジスタ４０内のレジスタに順次格納される。データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…が格納されると、今度はストローブ信号ＳＴＢによって、このデータレジスタ４０内の輝度データＤ１，Ｄ２，…が一括してデータラッチ５０に格納される。データラッチ５０内の輝度データＤ１，Ｄ２，…は、レベルシフタを介してＤＡ変換器６０に与えられる。

ここで、極性信号ＰＯＬが“Ｈ”であるので、ＤＡ変換器６０の奇数番目のデコーダ６３_１，６３_３，…と、偶数番目のデコーダ６４_２，６４_４，…が動作可能になる。これにより、奇数番目のデコーダ６３_１，６３_３，…から、輝度データＤ１，Ｄ３，…に対応して正の極性の輝度信号Ｂ１，Ｂ３，…が出力され、偶数番目のデコーダ６４_２，６４_４，…から、輝度データＤ２，Ｄ４，…に対応して負の極性の輝度信号Ｂ２，Ｂ４，…が出力される。これらの輝度信号Ｄ１，Ｄ２，…は、出力バッファ７０で電力増幅されてＬＣＤ１０の各Ｘ電極１１_ｉに与えられる。

一方、走査回路２０において、表示対象の行に対する走査信号が生成され、ＬＣＤ１０のＹ電極１２_ｊに与えられる。これにより、ＬＣＤ１０のＹ電極１２_ｊに接続されたＭＯＳ１３_1,j ，１３_2,j ，…がオン状態となり、これらのドレインに接続された液晶表示素子１４_1,j ，１４_2,j ，…に、それぞれのＸ電極１１_１，１１_２，…から駆動電圧ＤＶ１，ＤＶ２，…が印加される。奇数番目のＸ電極１１_１，１１_３，…には、正の駆動電圧ＤＶ１，ＤＶ３，…が印加され、偶数番目のＸ電極１１_２，１１_４，…には、負の駆動電圧ＤＶ２，ＤＶ４，…印加される。そして、各液晶表示素子１４_i,j では、Ｘ電極１１_ｉの駆動電圧ＤＶｉと、共通電極１５の基準電位との差に応じた輝度の表示が行われる。１行目から最後の行までの１フレームの走査が行われると、次のフレームでは、極性制御信号ＰＯＬが“Ｌ”に切り替えられる。

極性制御信号ＰＯＬが“Ｌ”になると、ＤＡ変換器６０では、奇数番目のデコーダ６４_１，６４_３，…と、偶数番目のデコーダ６３_２，６３_４，…が動作可能になる。これにより、奇数番目のデコーダ６４_１，６４_３，…から、負の極性の輝度信号Ｂ１，Ｂ３，…が出力され、偶数番目のデコーダ６３_２，６３_４，…から、正の極性の輝度信号Ｂ２，Ｂ４，…が出力される。従って、ＬＣＤ１０の各液晶表示素子１４_i,j に印加される駆動電圧ＤＶｉは、前のフレームとは逆の極性に反転される。これにより、液晶表示素子１４_i,j の一方向への偏りがなくなってＬＣＤ１０の長寿命化を図ることができるとともに、画面のちらつきがなくなる等の表示品質の向上が可能となっている。

しかしながら、従来のＬＣＤ駆動回路では、次のような課題があった。ＤＡ変換器６０中の各デコーダ６３_ｉ，６４_ｉは、それぞれ６ビットの輝度データＤ_ｉに従って、入力側の６４個の基準電圧の中から１つを選択して輝度信号Ｂ_ｉを出力するものである。このため、各デコーダ６３_ｉ，６４_ｉは、例えばアナログスイッチを６４×６のマトリクス状に組み合わせて構成する必要があり、他のデータラッチ５０や出力バッファ７０等に比べて回路規模が大きい。しかも、ＤＡ変換器６０は、正及び負の輝度信号Ｂｉを生成するために、同一構成の２組の基準電圧生成部６１，６２、及びデコーダ６３_ｉ，６４_ｉを備える必要があり、このＤＡ変換器６０の回路規模が極端に大きくなるという課題があった。更に、２つの基準電圧生成部６１，６２に外部から正の電圧Ｖ０〜Ｖ４、及び負の電圧Ｖ５〜Ｖ９を与える必要があるため、外部の回路規模も大きくなるという課題があった。本発明は、前記従来技術が持っていた課題を解決し、回路規模の簡素化が可能なＬＣＤ駆動回路を提供するものである。

上記課題を解決するために、請求項１記載の本発明の液晶表示器駆動回路は、それぞれ複数ビットからなる第１と第２の輝度データが入力され、該第１の輝度データに基づいて選択された電圧を有する、第１あるいは第２の極性のうちの一方の極性の第１の輝度信号と、該第２の輝度データに基づいて選択された電圧を有する、前記第１の輝度信号と同じ極性の第２の輝度信号とを生成する輝度信号生成部と、極性制御信号により切り換え可能なスイッチ部と、極性制御信号により切り換え可能なスイッチ部と、入力した前記第１及び第２の輝度信号の電圧を、該極性制御信号に応じて該スイッチ部を切り換えることで、該入力された該第１と第２の輝度信号のうちの一方の輝度信号に対しては極性を反転せずに増幅を行い、該第１と第２の輝度信号のうちの他方の輝度信号に対しては他方の極性に反転した増幅を行い、該増幅により生成される第１と第２の駆動電圧を出力する増幅部とを有する表示駆動部と、を備え、前記増幅部は、各々が、前記極性制御信号に応じて前記スイッチ部を切り換えて、入力された輝度信号の極性を反転せずに電圧増幅する非反転増幅処理と、入力された輝度信号の極性を反転して電圧増幅する反転増幅処理とが切り換え可能な構成の第１と第２の増幅器を有し、該第１の増幅器には前記第１の輝度信号が入力され、該第２の増幅器には前記第２の輝度信号が入力され、前記極性制御信号が第１の状態であれば、前記スイッチ部の切り換えにより、該第１の増幅器は該第１の輝度信号に対して非反転増幅処理を行い、該第２の増幅器は該第２の輝度信号に対して反転増幅処理を行うものであり、該極性制御信号が第２の状態であれば、前記スイッチ部の切り換えにより、該第１の増幅器は該第１の輝度信号に対して反転増幅処理を行い、該第２の増幅器は該第２の輝度信号に対して非反転増幅処理を行うことを特徴とする。

以上詳細に説明したように、請求項１記載の本発明によれば、極性制御信号に従って、輝度信号生成手段で、輝度データに基づいて生成された、２つの極性のうちの一方の極性の輝度信号に対して、極性制御信号に応じてスイッチ部を切り換えることで、その極性を反転させ、または反転せずに、電圧の増幅を行って駆動電圧を生成する表示駆動手段を有している。さらに、増幅部を、第１の増幅器と第２の増幅器で構成し、これら増幅器各々を、極性制御信号に応じてスイッチ部を切り換えて、入力された輝度信号の極性を反転せずに電圧増幅する非反転増幅処理と、入力された輝度信号の極性を反転して電圧増幅する反転増幅処理とが切り換え可能な構成の増幅器とし、極性制御信号に応じたスイッチ部の切り換えにより、第１の増幅器が非反転増幅処理と反転増幅処理のうちの一方の処理をする際に、第２の増幅器が非反転増幅処理と反転増幅処理のうち第１の増幅器の処理とは異なる処理をするものとしている。これにより、輝度信号生成手段で正及び負の極性の異なる輝度信号を生成する必要がなくなるので、この輝度信号生成手段の回路を１／２に簡素化することができる。一方、輝度信号生成手段における極性反転のための回路の増加は僅少であり、全体として回路規模を簡素化することができるという効果がある。

また、請求項１に記載の本発明によれば、輝度信号生成手段の増幅器の構成を、極性制御信号によってスイッチ部を切り換えて、非反転増幅処理または反転増幅処理に切り替え可能としているので、増幅回路を１種類に統一することができ、更に回路の簡素化ができるという効果がある。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図１は、本発明の第１の実施形態を示すＬＣＤ駆動回路の構成図であり、図２中の要素と共通の要素には共通の符号が付されている。このＬＣＤ駆動回路は、図２の従来のＬＣＤ駆動回路と同様に、ＬＣＤ１０を駆動して画面の表示を行うものである。ＬＣＤ１０は、図２中のものと同様であり、等間隔に平行して配置された縦方向の複数の表示電極（例えば、Ｘ電極）１１_ｉ（但し、ｉ＝１，２，…）と、これに直交して等間隔に配置された横方向の複数の走査電極（例えば、Ｙ電極）１２_ｊ（但し、ｊ＝１，２，…）を有している。Ｘ電極１１_ｉとＹ電極１２_ｊの交差箇所には、ＭＯＳ１３_i,j と液晶表示素子１４_i,j が配置されている。そして、ＭＯＳ１３_i,j のソースがＸ電極１１_ｉに、ゲートがＹ電極１２_ｊに、ドレインが液晶表示素子１４_i,j を介して共通電極１５に、それぞれ接続されている。共通電極１５は、基準電位Ｖｏｐに接続されている。各Ｙ電極１２_ｊは、走査回路２０の各走査信号線２１_ｊに接続され、これらの走査信号線２１_１，２１_２，…から順次与えられる走査信号により、上から下に繰り返して駆動されるようになっている。

一方、ＬＣＤ１０の各Ｘ電極１１_ｉには、駆動されるＹ電極１２_ｊに対応した行の各画素の輝度に応じた駆動電圧ＤＶｉが、ＬＣＤ駆動回路から与えられるようになっている。ＬＣＤ１０の隣接するＸ電極１１_ｉ，１１_ｉ＋１には、ちらつきのない表示を行うために、共通電極１５の基準電位Ｖｏｐに対して正及び負の極性の異なる駆動電圧ＤＶｉ，ＤＶｉ＋１が与えられるようになっている。更に、Ｘ電極１１_ｉ，１１_ｉ＋１に与えられる駆動電圧ＤＶｉ，ＤＶｉ＋１の極性は、ＬＣＤ１０の長寿命化のために１フレーム（または、１フィールド）毎に、交互に切り替えられるようになっている。ＬＣＤ駆動回路は、図２と同様のデータ格納手段（例えば、シフトレジスタ３０、データレジスタ４０、及びデータラッチ５０）、図示しないレベルシフタ、図２とは異なる輝度信号生成手段（例えば、ＤＡ変換器）６０Ａ、及び表示駆動手段（例えば、出力バッファ）７０Ａで構成されている。

即ち、シフトレジスタ３０は、ＬＣＤ１０の横方向の画素数（即ち、１行分の画素）に対応する段数の縦続接続されたフリップフロップで構成され、スタート信号ＳＴに引き続いて与えられるクロック信号ＣＬＫに同期して、マーク信号Ｍ１，Ｍ２，…を順次出力するものである。マーク信号Ｍ１，Ｍ２，…は、データレジスタ４０に対するタイミング信号として出力されるようになっている。データレジスタ４０は、ＬＣＤ１０の１行分の各画素に対する、例えば６ビットの輝度データＤｉを記憶する複数のレジスタで構成され、シフトレジスタ３０から与えられたマーク信号Ｍ１，Ｍ２，…に同期して、各レジスタにそれぞれ輝度データＤ１，Ｄ２，…を順次格納するものである。各輝度データＤ１，Ｄ２，…は、データラッチ５０に与えられている。

データラッチ５０は、データレジスタ４０に格納された１行分の輝度データＤ１，Ｄ２，…を格納する複数のラッチ回路で構成されている。そして、データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…がすべて格納された時に与えられるストローブ信号ＳＴＢに同期して、これらの輝度データＤ１，Ｄ２，…を、一括して複数のラッチ回路に格納するものである。データラッチ５０に格納された輝度データＤ１，Ｄ２，…は、図示しないレベルシフタによって後段のＤＡ変換器６０Ａの入力側の論理レベルに変換され、このＤＡ変換器６０Ａに与えられるようになっている。ＤＡ変換器６０Ａは、データラッチ５０から与えられた各輝度データＤ１，Ｄ２，…の６ビットの値（即ち、０〜６３）に対応する輝度信号Ｂ１，Ｂ２，…に変換するものである。このＤＡ変換器６０Ａは、６４個の基準電圧を生成する基準電圧生成部６１と、ＬＣＤ１０の各Ｘ電極１１_ｉに対応して設けられたデコーダ（ＤＥＣ）６３_ｉとで構成されている。

基準電圧生成部６１は、ＬＣＤ１０の液晶表示素子１４_i,j において、輝度データＤｉの値に比例した輝度が得られるように、_Ｙ補正を行った６４個の基準電圧を生成するものである。この基準電圧生成部６１は、６３個の抵抗を直列に接続して構成され、その両端と各抵抗の接続点の合計６４のノードを有している。基準電圧生成部６１の両端と中間のノードに、折れ線で近似した_Ｙ補正曲線に対応する_Ｙ補正用の電圧Ｖ０〜Ｖ４を与えることにより、６４個のノードから６４個の_Ｙ補正された基準電圧が得られるようになっている。基準電圧生成部６１の出力側は、各デコーダ６３_ｉの入力側に共通接続されている。各デコーダ６３_ｉの選択端子には、レベルシフタを介してデータラッチ５０から輝度データＤｉが与えられている。各デコーダ６３_ｉは、例えば６４×６のマトリクス状に組み合わされた複数のアナログスイッチで構成されており、選択端子に与えられる６ビットの輝度データＤｉに基づいて入力側の６４個の基準電圧の中から１つを選択し、輝度信号Ｂｉとして出力するものである。デコーダ６３_ｉの出力側は、出力バッファ７０Ａの入力側に接続されている。

出力バッファ７０Ａは、ＤＡ変換器６０Ａから与えられた各輝度信号Ｂｉを、極性制御信号ＰＯＬに従って増幅または反転増幅して、ＬＣＤ１０の各Ｘ電極１１_ｉを正負の駆動信号で交互に駆動するものである。この出力バッファ７０Ａは、例えば１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられる極性制御信号ＰＯＬに従って、第１、第２の入力側に与えられた隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋ（例えば、Ｂ１，Ｂ２）を、そのまま或いはたすき掛けに切り替えて第１、第２の出力側に出力するスイッチ部７１_ｋ（例えば、７１_１）を有している。スイッチ部７１_１の第１の出力側には非反転増幅器７２_１が、第２の出力側には反転増幅器７３_１が、それぞれ接続されている。非反転増幅器７２_１及び反転増幅器７３_１の出力側は、スイッチ部７１_１と同様のスイッチ部７４_１の第１、第２の入力側に接続されている。スイッチ部７４_１の第１、第２の出力側は、ＬＣＤ１０の隣接する奇数番目と偶数番目のＸ電極１１_１，１１_２に接続されている。

図３は、図１中の出力バッファ７０Ａの詳細を示す構成図である。この図３では、ＤＡ変換器６０Ａから与えられる輝度信号Ｂ１，Ｂ２に対する回路のみを例示しているが、他の隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋについても同様である。スイッチ部７１_１は、アナログスイッチ（以下、「ＳＷ」という）７１ａ，７１ｂ，７１ｃ，７１ｄで構成されている。ＳＷ７１ａ，７１ｄは、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチであり、ＳＷ７１ｂ，７１ｃは、この極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチである。ＳＷ７１ａ，７１ｃの入力側に輝度信号Ｂ１が、ＳＷ７１ｂ，７１ｄの入力側に輝度信号Ｂ２が、それぞれ与えられるようになっている。ＳＷ７１ａ，７１ｂの出力側は、非反転増幅器（例えば、演算増幅器）７２_１の＋入力端子に接続されている。演算増幅器７２_１の出力側は、この演算増幅器７２_１の−入力端子に接続され、ボルテージフォロア回路による電圧増幅率が１の非反転増幅器が構成されている。

また、ＳＷ７１ｃ，７１ｄの出力側は、反転増幅器７３_１の入力側に接続されている。反転増幅器７３_１は、キャパシタ７３ａ，７３ｂと演算増幅器７３ｃとで構成される電圧増幅率が−１の増幅回路であり、この演算増幅器７３ｃの＋入力端子に基準電位Ｖｏｐが与えられている。これにより、ＳＷ７１ｃ，７１ｄの出力側から与えられた電圧が、基準電位Ｖｏｐを基準に反転されて電力増幅されるようになっている。スイッチ部７４_１は、スイッチ部７１_１と同様に、ＳＷ７４ａ，７４ｂ，７４ｃ，７４ｄで構成されている。ＳＷ７４ａ，７４ｄは、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチであり、ＳＷ７４ｂ，７４ｃは、この極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチである。ＳＷ７４ａ，７４ｃの入力側は演算増幅器７２_１の出力側に、ＳＷ７４ｂ，７４ｄの入力側が反転増幅器７３_１の出力側に、それぞれ接続されている。そして、ＳＷ７４ａ，７４ｂの出力側からＬＣＤ１０のＸ電極１１_１に対する駆動電圧ＤＶ１が、ＳＷ７４ｃ，７４ｄの出力側からＬＣＤ１０のＸ電極１１_２に対する駆動電圧ＤＶ２が、それぞれ出力されるようになっている。

次に、動作を説明する。ここで、極性制御信号ＰＯＬは、例えば１フレーム単位で交互に“Ｈ”，“Ｌ”に切り替えられ、現在は“Ｈ”となっているものとする。クロック信号ＣＬＫに同期して入力された輝度データＤ１，Ｄ２，…は、シフトレジスタ３０で生成されたマーク信号Ｍ１，Ｍ２，…によって、データレジスタ４０内のレジスタに順次格納される。データレジスタ４０に１行分の輝度データＤ１，Ｄ２，…が格納されると、今度はストローブ信号ＳＴＢによって、このデータレジスタ４０内の輝度データＤ１，Ｄ２，…が一括してデータラッチ５０に格納される。データラッチ５０内の輝度データＤ１，Ｄ２，…は、レベルシフタを介してＤＡ変換器６０Ａに与えられる。ＤＡ変換器６０Ａでは、基準電圧生成部６１によって_Ｙ補正された６４個の基準電圧が生成され、各デコーダ６３_１，６３_２，…に与えられている。各デコーダ６３_１，６３_２，…において、輝度信号Ｄ１，Ｄ２，…に対応した基準電圧が選択されて輝度信号Ｂ１，Ｂ２，…が出力され、出力バッファ７０Ａに与えられる。

ここで、極性制御信号ＰＯＬが“Ｈ”であるので、奇数番目の輝度信号Ｂ１，Ｂ３，…は、スイッチ部７１_１，７１_２，…を介して非反転増幅器７２_１，７２_２，…に与えられて増幅され、更にスイッチ部７４_１，７４_２，…を介して、駆動電圧ＤＶ１，ＤＶ３，…としてＬＣＤ１０の奇数番目のＸ電極１１_１，１１_３，…に印加される。また、偶数番目の輝度信号Ｂ２，Ｂ４，…は、スイッチ部７１_１，７１_２，…を介して反転増幅器７３_１，７３_２，…に与えられて増幅され、更にスイッチ部７４_１，７４_２，…を介して、駆動電圧ＤＶ２，ＤＶ４，…として偶数番目のＸ電極１１_２，１１_４，…に印加される。

一方、走査回路２０において、表示対象の行に対する走査信号が生成され、走査信号線２１_ｉを介してＬＣＤ１０のＹ電極１２_ｊに与えられる。これにより、ＬＣＤ１０のＹ電極１２_ｊに接続されたＭＯＳ１３_1,j ，１３_2,j ，…がオン状態となり、各ＭＯＳ１３_1,j ，１３_2,j ，…のドレインに接続された液晶表示素子１４_1,j ，１４_2,j ，…に、それぞれのＸ電極１１_１，１１_２，…から輝度信号Ｂ１，Ｂ２，…に応じた駆動電圧ＤＶ１，ＤＶ２，…が印加される。奇数番目のＸ電極１１_１，１１_３，…には、正の極性の駆動電圧ＤＶ１，ＤＶ３，…が印加され、偶数番目のＸ電極１１_２，１１_４，…には、負の極性の駆動電圧ＤＶ２，ＤＶ４，…印加される。そして、各液晶表示素子１４_i,j では、Ｘ電極１１_ｉの電圧と、共通電極１５の基準電位Ｖｏｐとの差に応じた輝度の表示が行われる。このようにして、１行目から最後の行までの１フレームの走査が行われると、次のフレームでは、極性制御信号ＰＯＬが“Ｌ”に切り替えられる。

極性制御信号ＰＯＬが“Ｌ”になると、出力バッファ７０Ａのスイッチ部７１_ｋ，７４_ｋが、たすき掛け接続に切り替えられる。これにより、奇数番目の輝度信号Ｂ１，Ｂ３，…は、スイッチ部７１_１，７１_２，…を介して反転増幅器７３_１，７３_２，…に与えられて増幅され、更に、スイッチ部７４_１，７４_２，…を介してＬＣＤ１０の奇数番目のＸ電極１１_１，１１_３，…に、駆動電圧ＤＶ１，ＤＶ３，…として印加される。また、偶数番目の輝度信号Ｂ２，Ｂ４，…は、スイッチ部７１_１，７１_２，…を介して非反転増幅器７２_１，７２_２，…に与えられて増幅され、更に、スイッチ部７４_１，７４_２，…を介して偶数番目のＸ電極１１_２，１１_４，…に、駆動電圧ＤＶ２，ＤＶ４，…として印加される。従って、ＬＣＤ１０の各液晶表示素子１４_i,j に印加される駆動電圧ＤＶｉは、前のフレームの極性とは逆の極性に反転される。これにより、液晶表示素子１４_i,j の一方向への偏りがなくなり、ＬＣＤ１０の長寿命化を図ることができる。更に、ＬＣＤ１０の液晶表示素子１４_i,j に印加する電圧の極性による輝度の相違に起因するちらつきを抑制することができ、表示品質を保つことが可能となっている。

以上のように、この第１の実施形態のＬＣＤ駆動回路は、輝度信号Ｂｉの極性を極性制御信号ＰＯＬによって交互に反転して駆動電圧ＤＶｉを出力する出力バッファ７０Ａを有している。この出力バッファ７０Ａは、極性制御信号ＰＯＬに従って、奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋを、非反転増幅器７２_ｋと反転増幅器７３_ｋで交互に切り替えて増幅するように構成している。従って、切り替え用のスイッチ部７１_ｋ，７４_ｋを追加するだけで、出力バッファ７０Ａの回路規模の増加は僅少である。一方、ＤＡ変換器６０Ａでは、負の輝度信号Ｂｉを生成する必要がなくなるので、従来のＤＡ変換器６０に比べて回路規模が１／２となり、回路構成の大幅な簡素化ができるという利点がある。

図４は、本発明の第２の実施形態を示す出力バッファの構成図である。この出力バッファ７０Ｂは、図１中の出力バッファ７０Ａに代えて用いられるものである。この図４では、ＤＡ変換器６０Ａから与えられる輝度信号Ｂ１，Ｂ２に対する回路のみを例示しているが、他の隣接する奇数番目と偶数番目の輝度信号Ｂ２ｋ−１，Ｂ２ｋについても同様である。この出力バッファ７０Ｂは、例えば輝度信号Ｂ１が与えられるＳＷ７５_１，７６_１を有している。ＳＷ７５_１の出力側は、キャパシタ７７_１を介して演算増幅器７８_１の−入力端子に接続されている。演算増幅器７８_１の出力端子と−入力端子との間には、帰還用のキャパシタ７９_１及びＳＷ８０_１が接続されている。また、ＳＷ７６_１の出力側は演算増幅器７８_１の＋入力端子に接続され、更にこの演算増幅器７８_１の＋入力端子には、ＳＷ８１_１を介して基準電位Ｖｏｐが与えられるようになっている。これらのＳＷ７５_１，８１_１は、極性制御信号ＰＯＬが“Ｌ”のときにオンになるスイッチであり、ＳＷ７６_１，８０_１は、極性制御信号ＰＯＬが“Ｈ”のときにオンになるスイッチである。そして、演算増幅器７８_１の出力側から駆動電圧ＤＶ１が出力されるようになっている。

一方、輝度信号Ｂ２も、同様にＳＷ７５_２，７６_２，８０_２，８１_２、キャパシタ７７_２，７９_２、及び演算増幅器７８_２で構成される増幅回路によって増幅されて、駆動電圧ＤＶ２が出力されるようになっている。但し、ＳＷ７５_２，７６_２，８０_２，８１_２には、極性制御信号ＰＯＬがインバータ８２で反転され、この反転された極性制御信号／ＰＯＬが制御信号として与えられるようになっている。このような出力バッファ７０Ｂにおいて、例えば、極性制御信号ＰＯＬが“Ｈ”であると、ＳＷ７５_１，８１_１はオフとなり、ＳＷ７６_１，８０_１がオンとなる。これにより、演算増幅器７８_１によるボルテージフォロア回路が構成され、輝度信号Ｂ１は、正の駆動電圧ＤＶ１として出力される。一方、ＳＷ７５_２，８１_２はオンとなり、ＳＷ７６_２，８０_２がオフとなる。これにより、演算増幅器７８_２による反転増幅回路が構成され、輝度信号Ｂ２は、極性が反転されて負の駆動電圧ＤＶ２として出力される。

また、極性制御信号ＰＯＬが“Ｌ”に切り替わると、演算増幅器７８_１は反転増幅回路となり、演算増幅器７８_２が非反転増幅器となる。これにより、輝度信号Ｂ１は、極性が反転されて負の駆動電圧ＤＶ１として出力され、輝度信号Ｂ２は、そのまま正の駆動電圧ＤＶ２として出力される。以上のように、この第２の実施形態の出力バッファ７０Ｂは、極性制御信号ＰＯＬによって反転／非反転が切り替えられるように構成された演算増幅器７８_ｉを有している。これにより、第１の実施形態と同様の利点に加えて、増幅回路を１種類に統一することができるので、更に回路の簡素化ができるという利点がある。

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ）輝度データＤｉのビット数は６ビットに限定されず、任意のビット数に対して同様に適用可能である。その場合、ＤＡ変換器６０Ａにおける基準電圧は、これに対応した数にする必要がある。
（ｂ）説明の簡素化のために表示色については言及していないが、カラー表示を行う場合には、例えば、連続する３個の輝度データＤ３ｉ−２，Ｄ３ｉ−１，Ｄ３ｉを、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応させるようにすればよい。
（ｃ）出力バッファ７０Ａ，７０Ｂでは、隣接する輝度信号Ｂｉ，Ｂｉ＋１の極性を相互に反転して駆動電圧ＤＶｉ，ＤＶｉ＋１を生成しているが、例えば、カラー表示に用いる場合等には、連続する３個の輝度信号Ｂ３ｉ−２，Ｂ３ｉ−１，Ｂ３ｉ単位で極性を反転するようにしても良い。

本発明の第１の実施形態を示すＬＣＤ駆動回路の構成図である。従来のＬＣＤ駆動回路の構成図である。図１中の出力バッファ７０Ａの詳細を示す構成図である。本発明の第２の実施形態を示す出力バッファの構成図である。

符号の説明

１０ＬＣＤ（液晶表示器）
１１_ｉＸ電極
１２_ｊＹ電極
１３_i,j ＭＯＳ（絶縁ゲート型電界効果トランジスタ）
１４_i,j 液晶表示素子
１５基準電極
２０走査回路
３０シフトレジスタ
４０データレジスタ
５０データラッチ
６０ＡＤＡ変換器
６１基準電圧生成部
６３_ｉデコーダ
７０Ａ，７０Ｂ出力バッファ
７１_ｉ，７４_ｉスイッチ部
７２_ｉ非反転増幅器
７３_ｉ反転増幅器

Claims

それぞれ複数ビットからなる第１と第２の輝度データが入力され、該第１の輝度データに基づいて選択された電圧を有する、第１あるいは第２の極性のうちの一方の極性の第１の輝度信号と、該第２の輝度データに基づいて選択された電圧を有する、前記第１の輝度信号と同じ極性の第２の輝度信号とを生成する輝度信号生成部と、
極性制御信号により切り換え可能なスイッチ部と、入力した前記第１及び第２の輝度信号の電圧を、該極性制御信号に応じて該スイッチ部を切り換えることで、該入力された該第１と第２の輝度信号のうちの一方の輝度信号に対しては極性を反転せずに増幅を行い、該第１と第２の輝度信号のうちの他方の輝度信号に対しては他方の極性に反転した増幅を行い、該増幅により生成される第１と第２の駆動電圧を出力する増幅部とを有する表示駆動部と、
を備え、
前記増幅部は、各々が、前記極性制御信号に応じて前記スイッチ部を切り換えて、入力された輝度信号の極性を反転せずに電圧増幅する非反転増幅処理と、入力された輝度信号の極性を反転して電圧増幅する反転増幅処理とが切り換え可能な構成の第１と第２の増幅器を有し、該第１の増幅器には前記第１の輝度信号が入力され、該第２の増幅器には前記第２の輝度信号が入力され、前記極性制御信号が第１の状態であれば、前記スイッチ部の切り換えにより、該第１の増幅器は該第１の輝度信号に対して非反転増幅処理を行い、該第２の増幅器は該第２の輝度信号に対して反転増幅処理を行うものであり、該極性制御信号が第２の状態であれば、前記スイッチ部の切り換えにより、該第１の増幅器は該第１の輝度信号に対して反転増幅処理を行い、該第２の増幅器は該第２の輝度信号に対して非反転増幅処理を行うことを特徴とする液晶表示器駆動回路。
前記輝度信号生成部は、Ｄ／Ａ変換器であり、前記第１の輝度データのビットの値に基づいて、それぞれ電圧の異なる複数の基準電圧のうちの１つを前記第１の輝度信号として出力し、前記第２輝度データのビットの値に基づいて、それぞれ電圧の異なる複数の基準電圧のうちの１つを前記第２の輝度信号として出力することを特徴とする請求項１記載の液晶表示器駆動回路。
前記Ｄ／Ａ変換器は、６ビットの前記第１の輝度データに応じて、抵抗素子によって生成された６４のレベルの基準電圧から選択することによって前記第１の輝度信号を生成し、６ビットの前記第２の輝度データに応じて、抵抗素子によって生成された６４のレベルの基準電圧から選択することによって前記第２の輝度信号を生成すること特徴とする請求項２記載の液晶表示器駆動回路。
前記第１と第２の増幅器の各々は、演算増幅器と第１及び第２のキャパシタを有し、前記スイッチ部は第１〜第４のスイッチを有し、前記第１のスイッチは、前記輝度信号が入力される入力端子と前記第１のキャパシタの一端との間に接続され、前記第１のキャパシタの他端は前記演算増幅器のマイナス入力端子に接続され、前記第２のスイッチは前記輝度信号が入力される入力端子と前記演算増幅器のプラス入力端子との間に接続され、前記第２のキャパシタ及び前記第３のスイッチは前記演算増幅器の前記マイナス入力端子と出力端子との間に並列に接続され、前記第４のスイッチは前記演算増幅器の前記プラス入力端子と基準電位が入力される基準電位入力端子との間に接続されており、前記極性制御信号により、前記第１と第４のスイッチをオフにするとともに前記第２と第３のスイッチをオンにすることにより非反転増幅処理を行うことが可能な構成となり、前記第１と第４のスイッチをオンにするとともに前記第２と第３のスイッチをオフにすることにより反転増幅処理を行うことが可能な構成となることを特徴とする請求項１〜３のいずれか１つに記載の液晶表示器駆動回路。