JP5085268B2 - 液晶表示装置とその駆動方法 - Google Patents

Description

本発明は、液晶表示装置の駆動方法に係り、特に、複数の副画素を組み合わせて１つの画素を表示する液晶表示装置の駆動方法に係る発明である。

従来技術による液晶表示装置について説明する。一般的なカラー液晶表示装置は、縦横に規則的に並べられた複数の画素を具備している。これらの画素がそれぞれ、様々な色相、明度、彩度を持つ色を表示することによって、カラー液晶表示装置は任意の画像を表示する。ここで、それぞれの画素は複数の副画素を具備しており、これら複数の副画素は一般的に３つであり、３つの副画素はそれぞれ光の三原色に対応する。以降、Ｒ（Ｒｅｄ：赤）、Ｇ（Ｇｒｅｅｎ：緑）、Ｂ（Ｂｌｕｅ：青）の３種類の副画素を具備するカラー液晶表示装置について説明する。

一般的な液晶表示装置では、パックライトの光が各副画素の液晶と所定の色のフィルタとを透過することで、任意の画像が表示される。このとき、バックライトが透過する光量は、液晶の透過率に応じて変化し、液晶の透過率は液晶に印加される階調電圧の強弱によって変化する。液晶に印加される階調電圧の強弱は、例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）などによって制御される。

各副画素が１つずつ具備するＴＦＴは、液晶表示装置全体でマトリックス状に接続されている。すなわち、例えば、横一列に並んだＴＦＴ同士は、ゲート電極同士が一本の導線で並列に接続される。同様に、縦一列に並んだＴＦＴ同士は、ソース電極同士が一本の導線で並列に接続される。ここで、一般的に、ゲート電極を接続する導線はゲート線または走査線などと呼ばれる。同様に、ソース電極を接続する導線はソース線または信号線などと呼ばれる。また、全ＴＦＴのドレイン電極は、液晶を介してコモン電極に接続されている。なお、この説明におけるソース電極とドレイン電極とは、ＴＦＴの極性に応じて適宜読み替えても良い。

複数の信号線はお互いに平行であり、複数の走査線も同様にお互いに平行である。また、それぞれの信号線とそれぞれの走査線とは直角に交わり、信号線と走査線の交差点のそれぞれには１つのＴＦＴすなわち１つの副画素が対応する。

複数の走査線は、１つまたは複数のゲートドライバによって制御され、同時に１本の走査線だけが通電される。その一方で、複数の信号線は、１つまたは複数のソースドライバによって制御され、同時に全ての信号線が通電される。つまり、ある瞬間において、ソース電極とゲート電極が通電されて液晶の透過率が変化する副画素は、１本の走査線に接続された全ての副画素である。

そこで、１つまたは複数のゲートドライバは、全ての走査線を順番に１本ずつ通電し、即ち走査する。この時、通電された走査線に接続された一列のＴＦＴがオン状態になる。また、１つまたは複数のソースドライバは、１本の走査線が通電されている間に、全ての信号線を同時に通電する。この時、オン状態に成っている一列のＴＦＴのうち、通電された信号線に接続されたそれぞれのＴＦＴが、ソースドライバから給電された電圧を液晶に印加する。こうして、通電された走査線と信号線とに対応する副画素の液晶の透過率が決定し、その副画素の発色が決定する。

ここで、各画素における３つの副画素の配置に係る従来技術を説明する。
各画素において、３つの副画素を信号線の方向に並べることによって、液晶パネルの製造コスト削減できることが知られている。こうすることで、液晶パネル全体で、走査線の本数を３倍にすることで、信号線の本数を１／３に削減出来る。ゲートドライバのコストを３倍しても、ソースドライバのコストを１／３に削減出来れば、液晶パネル全体のコストが削減される。この構造を、以降、トリプルゲート構造と呼ぶ。

図１は、トリプルゲート構造を用いた場合の液晶パネルにおける、副画素に係る配置図の一部の例である。縦軸は走査線の番号であり、横軸は信号線の番号である。実線は画素と画素との境を示し、破線は１つの画素における副画素同士の境を示す。走査線が横方向に走る液晶パネルにおいて、１つの画素において、３つの副画素Ｒ、Ｇ、Ｂは、縦方向に並んでいる。

図２は、トリプルゲート構造を用いた場合の液晶パネルにおける、１つの画素における回路図の例である。走査線Ｇ１〜Ｇ４が横方向に平行に、信号線Ｓ１、Ｓ２が縦方向に平行に、それぞれ配置されている。３つの副画素Ｒ、Ｇ、Ｂには３つのトランジスタＴのドレイン電極がそれぞれ接続されている。また、これらのトランジスタＴのゲート電極には、走査線Ｇ１〜Ｇ３がそれぞれ接続されている。さらに、これらのトランジスタＴのソース電極には、信号線Ｓ１が接続されている。

図３は、液晶パネルを駆動するためのソースドライバとゲートドライバとが配置された液晶表示装置の構成図の例である。この例では、ソースドライバとゲートドライバとが、モバイル用にワンチップ化されている。

上記に関連して、特許文献１（特開平１０−２２８２６３号公報）には、表示装置の駆動方法に係る発明が開示されている。
特許文献１発明の表示装置の駆動方法は、画素表示情報の１フレームを基本色数以上の数のフィールドに分割し、走査線を間引いて走査して各々のフィールド内で基本色を同一の割合で表示させることを特徴とする。ここで、駆動される表示装置は、複数の基本色を組み合わせて色を表示する画素が多数配列され、多数の走査線と多数の信号線とによって多数の画素がマトリクス駆動される。また、表示装置は、各信号線方向に沿って複数の基本色の組み合わせが繰り返し配列され、走査線の数が、一信号線に沿って並ぶ対応する画素数と基本色数との乗算した数にされている。
なお、特許文献１発明における、走査線を間引いて走査する特徴は、一般的な液晶表示装置では用いられていない。

ここで、さらに低消費電力効果をもたらすカラム反転に係る従来技術を説明する。
一般的に、液晶は、直流電圧を長時間印加されると、焼き付きが生じてしまう。これを防ぐために、液晶に印加される階調電圧の極性を定期的に反転する技術が知られている。すなわち、液晶の両端におけるソース電極の電圧とコモン電極の電圧とを反転する技術が知られている。

図４は、ドット反転に係る従来技術を説明するための図である。それぞれのマスはＲ、Ｇ、Ｂの副画素を表す。また、それぞれのマスの中における「＋」と「−」は、そのマスに対応する副画素に印加される電圧の極性が正か負かをそれぞれ表す。さらに、第ｍフレームにおける電圧の極性は、次の第ｍ＋１フレームでは逆転している。なお、図４において、１つの画素を構成する３つの副画素Ｒ、Ｇ、Ｂは、走査線と同じ横方向に並んでおり、上記に説明したトリプルゲート構造は用いられていない。

図４では、上下左右に隣接する２つの副画素はお互いに逆の極性の電圧が印加されている。このような場合をドット反転と呼ぶ。ドット反転では、一本の走査線が通電されている間に、信号線から印加される電圧の極性は副画素ごとに正負が入れ替わる。そこで、コモン電極の電圧が一定に保たれ、それぞれの副画素には一定のコモン電極電圧を基準に正負いずれかの電圧が印加される。

図５は、カラム反転にかかわる従来技術を説明するための図である。図４同様、それぞれのマスはＲ、Ｇ、Ｂの副画素を表す。また、それぞれのマスの中における「＋」と「−」は、そのマスに対応する副画素に印加される電圧の極性が正か負かをそれぞれ表す。さらに、第ｍフレームにおける電圧の極性は、次の第ｍ＋１フレームでは逆転している。

図５では、上下に隣接する２つの副画素はお互いに同じ極性の電圧が印加されている。また、左右に隣接する２つの副画素はお互いに逆の極性の電圧が印加されている。このような場合をカラム反転と呼ぶ。

ドット反転とカラム反転とを比較すると、一般的に、画質はドット反転の方が良く、消費電力はカラム反転の方が少ない。

なお、上記に説明したトリプルゲート構造と、ドット反転またはカラム反転とに、技術的に排他的な要素は無く、同一の液晶表示装置に同時に適用可能である。

上記に関連して、特許文献３（特開２００５−３４５７７０号公報）には、液晶パネル駆動方法および液晶表示装置に係る発明が開示されている。
特許文献３発明の液晶パネル駆動方法は、液晶パネルを駆動する。ここで、液晶パネルは、それぞれが偶数本のデータ線からなる第１及び第２データ線組と、コモン電極の電位が一定に保たれる複数の画素とを備える。また、液晶パネル駆動方法は、（ａ）第１データ線組と第２データ線組とのそれぞれについて、データ線を時分割的に順次に選択するステップと、（ｂ）選択されたデータ線にデータ信号を供給して、対応する画素にデータ信号を順次に書き込むステップとを備える。ここで、複数のデータ線が選択される順序と複数の画素のそれぞれに書き込まれるデータ信号の極性とは，第１データ線組のうちから選択されるデータ線に供給されるデータ信号の極性が第２データ線組のうちから選択されるデータ線に供給されるデータ信号の極性と異なるように決定されている。

次に、オフセットキャンセル動作に係る従来技術を説明する。
ソースドライバの正負の電圧は、副画素ごとに異なる電圧を供給するために、オペアンプを介して信号線に供給される。しかし、実際のオペアンプには、多少のオフセット電圧が存在する。オフセット電圧は、オペアンプの出力目標電圧に加算される。副画素の発色は、液晶に印加されるオペアンプ出力電圧に対応するので、オフセット電圧の存在は発色の誤差をもたらす。

さらに、複数のオペアンプは各々固有のオフセット電圧を持つ。すなわち、１枚の液晶表示パネルにおいて、全てのソースドライバにおけるオペアンプのオフセット電圧には、ばらつきが存在する。したがって、オペアンプのオフセット電圧は、液晶表示装置の画質に影響してしまう。

この影響は同じ信号線に接続された一列の副画素全てに同様に及ぶので、液晶パネルの端から端またはその一部に渡る直線として現われるので、大変に目立ってしまう。これは液晶パネルの画質を大幅に劣化させてしまう。この問題を、ここでは「色線問題」と呼ぶことにする。

なお、詳しくは後述するが、いわゆる市松模様においても色線問題が発生することが知られている。

ここで、オフセット電圧の具体的な作用について考える。オフセット電圧は、その絶対値も極性も一定である。オペアンプの出力目標電圧の極性が、オフセット電圧のそれと同じだった場合には、オペアンプの出力電圧の絶対値は目標値よりも高まる。したがって、対応する副画素は目標値より発色が強まる。反対に、オペアンプの出力目標電圧が、オフセット電圧のそれと逆極性だった場合には、オペアンプの出力電圧の絶対値は目標値よりも下がる。したがって、対応する副画素は目標値より発色が弱まる。このように、オペアンプの出力目標電圧の極性によって、オフセット電圧が副画素の発色に与える影響は正反対になる。

そこで、オペアンプのオフセット電圧による副画素の発色への影響を減少するために、目標値より強い発色と弱い発色とを混在させると良い。具体的には、目標値より強い発色と弱い発色とをそれぞれ有する複数の副画素を、空間的に混在させる。この動作を、以降、オフセットキャンセル動作と呼ぶ。

図６は、オフセットキャンセル動作が可能なオペアンプによる構成が採用された液晶表示装置の回路図の例である。この液晶表示装置は、インタフェース基板と、複数のドレインドライバと、複数のゲートドライバと、液晶パネルとを具備する。インタフェース基板は、表示データと、制御信号クロックと、ディスプレイタイミング信号と、水平同期信号と、垂直同期信号とを入力される。インタフェース基板は、表示制御装置と、電源回路とを具備する。表示制御装置は、全てのドレインドライバと全てのゲートドライバに画像信号を出力する。電源回路は、正電圧生成部と、負電圧生成部と、対向電極電圧生成部と、ゲート電極電圧生成部とを具備する。正電圧生成部は、正電圧を生成して全てのドレインドライバに供給する。また、負電圧生成部は、負電圧を生成して全てのドレインドライバに供給する。対向電極電圧生成部は、所定の電圧を生成してコモン電極に供給する。ゲート電極電圧生成部は、所定の電圧を生成して全てのゲートドライバに供給する。全てのドレインドライバはそれぞれ、複数のドレイン信号線を介して、液晶パネルに接続されている。また、全てのゲートドライバもそれぞれ、複数のゲート信号線を介して、液晶パネルに接続されている。

図７は、図６の液晶表示装置における、空間オフセットキャンセル動作のタイミングチャートの例である。図６の回路は、分周回路や論理回路を組み合わせて、最終的にＣＨＯＰＡ信号と、その反転信号であるＣＨＯＰＢ信号とを生成する。

図８は、図６の液晶表示装置における、空間オフセットキャンセル動作時におけるオペアンプの回路図の例である。図８のオペアンプは、図７のＣＨＯＰＡ信号とＣＨＯＰＢ信号とによって、反転入力部ＩＮＭと、非反転入力部ＩＮＰとに入力される信号を一定周期で反転する。

このように、同じ信号線に接続されて、かつ、隣接する２つの画素同士において、オペアンプのオフセット電圧による発色への影響が反対に働く。その結果、画面全体としてはオフセット電圧による画質の劣化が目立ちにくくなる。言い換えれば、画面全体としては高画質が実現される。

なお、従来技術によるオフセットキャンセル動作において、それぞれの画素における３つの副画素が走査線の方向に並んでいることが一般的であることを強調しておく。すなわち、１つの画素における３つの副画素が同時に同一極性電圧が印加されるのが一般的であることを強調しておく。

上記に関連して、特許文献２（特開平１１−２４９６２４号公報）には、液晶表示装置に係る発明が開示されている。
特許文献２発明の液晶表示装置は、液晶表示素子と、映像信号線駆動手段とを具備する。ここで、液晶表示素子は、複数の映像信号線により表示データに対応する映像信号電圧が印加される複数の画素を有する。また、液晶表示装置において、複数のアンプ回路は、入力される入力映像信号を増幅して表示データに対応する映像信号電圧を各映像信号線に出力する。さらに、映像信号線駆動手段は、表示データに対応する映像信号電圧を各映像信号線に供給する。また、映像信号線駆動手段は、切替手段と、切替指示手段とを有する。ここで、切替手段は、各アンプ回路において、一対の入力端子のうち一方を、反転入力端子あるいは非反転入力端子に、一対の入力端子のうち他方を、非反転入力端子あるいは反転入力端子に切り替える。切替指示手段は、切替制御信号を、前記アンプ回路の切替手段に対して、所定の周期毎に出力する。切替制御信号は、アンプ回路における一対の入力端子の一方を反転入力端子、他方を非反転入力端子、あるいは前記アンプ回路における一対の入力端子の一方を非反転入力端子、他方を反転入力端子に切り替えさせる。

特開平１０−２２８２６３号公報 特開平１１−２４９６２４号公報 特開２００５−３４５７７０号公報

上述した３つの従来技術は、消費電力の節約や、画質の向上や、製造コストの削減などをもたらす。しかし、３つの上記従来技術全てが用いられた液晶表示装置には、新たな問題が現れてしまう。すなわち、このような液晶表示装置では、いわゆる市松模様を表示した際に、色線問題が発生してしまう。

ここで、いわゆる市松模様における色線問題について説明する。市松模様とは、２色の正方形または長方形が格子状に交互に並んだ模様である。つまり、上下または左右に隣接する任意の２つの正方形または長方形は、一方が第１色、もう一方が第２色となる。しかし、液晶パネルの画素のように、市松模様の単位となる正方形または長方形が十分に小さい場合、人間の視覚はその面積が単色での塗り潰されていると錯覚することが知られている。この錯視効果は、コンピュータグラフィックにおけるひとつのテクニックとして、積極的に利用されている。

これは、画像データの非可逆圧縮またはその他の理由により、使用可能な色数が制限されている場合において、大変有効なテクニックである。実際に圧縮画像規格であるＪＰＥＧやＧＩＦによる画像でも市松模様は多用されている。したがって、市松模様の表示で色線問題が発生することは、画質の低下をもたらす重大な原因となる。

ここで、市松模様の表示が色線問題を引き起こす原理を説明する。
ソースドライバのオフセット電圧のばらつきによる色線問題は、市松模様においても発生する。実際には、オフセット電圧のばらつきによって色調に影響が出る画素は、１つおきに発生する。つまり、色調が変化している２つの画素の間に、別の色の画素が１つ挟まれている。それでも、１つおきに規則的に並んだ変色画素を、人間の視覚は直線として認識してしまい、結果的に色線問題による画質の低下として捉えてしまう。

しかし、２つの変色画素の間に他の色の画素が２つ以上挟まれていれば、人間の視覚は繋がらない独立した２つの画素として捕らえ、結果的に色線問題が発生しないことが経験的に知られている。

図９は、一般的なオペアンプによるオフセットキャンセル回路の代表例である。オペアンプは、出力部ＯＵＴと、反転入力部ＩＮＭと、非反転入力部ＩＮＰとを具備する。図９のオフセットキャンセル回路は、入力部ＩＮと、オペアンプの出力部に直結された出力ＯＵＴ部とを具備している。図９のオフセットキャンセル回路は、これら４つの端子を接続する４つのスイッチをさらに具備する。すなわち、第１のスイッチは、入力部ＩＮと、非反転入力部ＩＮＰとを接続する。第２のスイッチは、入力部ＩＮと、反転入力部ＩＮＭとを接続する。第３のスイッチは、出力部ＯＵＴと、非反転入力部ＩＮＰとを接続する。第４のスイッチは、出力部ＯＵＴと、反転入力部ＩＮＭとを接続する。

ここで、第１のスイッチと第４のスイッチは、ＣＨＯＰＡ信号によって連動的に制御される。同様に、ＣＨＯＰＢ信号によって連動的に制御される。ただし、ＣＨＯＰＡ信号とＣＨＯＰＢ信号は、どちらか一方がＨｉｇｈ状態のとき、必ずもう一方はＬｏｗ状態であるものとする。

すなわち、ＣＨＯＰＡ信号がＨｉｇｈ状態のとき、ＣＨＯＰＢ信号はＬｏｗ状態である。これを、以降、オフセットキャンセル極性が状態Ａであると記す。図９（ａ）は、オフセットキャンセル極性が状態Ａである場合のオフセットキャンセル回路図の例である。状態Ａにおいて、第１と第４のスイッチがオン状態となり、第２と第３のスイッチがオフ状態となる。その結果、入力部ＩＮが非反転入力部ＩＮＰに接続され、出力部ＯＵＴが反転入力部ＩＮＭに接続される。

また、ＣＨＯＰＢ信号がＨｉｇｈ状態で、ＣＨＯＰＡ信号がＬｏｗ状態であることを、以降、オフセットキャンセル極性が状態Ｂであると記す。図９（ｂ）は、オフセットキャンセル極性が状態Ｂである場合のオフセットキャンセル回路図の例である。状態Ｂにおいて、第２と第３のスイッチがオン状態となり、第１と第４のスイッチがオフ状態となる。その結果、入力部ＩＮが反転入力部ＩＮＭに接続され、出力部ＯＵＴが非反転入力部ＩＮＰに接続される。

図９のオフセットキャンセル回路は、このようにして、スイッチの接続を時間的に切り替えることによって、オペアンプのオフセットを空間的にキャンセルしている。

図１０は、一般的な液晶表示装置で用いられる諸信号のタイムチャートの例である。水平同期信号の周期は、１本の走査線から次の走査線に移る周期に対応する。ＣＨＯＰＡ信号は、水平同期信号の３周期分にわたってＨｉｇｈ状態となる。この時、ＣＨＯＰＢ信号は３週期分にわたってＬｏｗ状態となる。この状態を、以降、オフセットキャンセル極性が状態ＡＡＡであると記す。水平同期信号の３周期分は、Ｒ、Ｇ、Ｂの３副画素すなわち１画素分の描画に対応する。その次の３周期分にわたって、今度はＣＨＯＰＢ信号がＨｉｇｈ状態となり、ＣＨＯＰＡ信号がＬｏｗ状態になる。この状態を、以降、オフセットキャンセル極性が状態ＢＢＢであると記す。一般的には、このように、１つの画素を構成する３つの副画素に対するオフセットキャンセル動作は、同一極性で制御される。

図１０のタイミングでＣＨＯＰＡ信号とＣＨＯＰＢ信号とを切り替えることによって、オフセットキャンセル動作を実施した場合を考える。この場合、例えば、所定の領域において全ての画素が白や黒などであれば、画質上の問題、特に色線問題は、発生しない。これは、フレーム毎にオフセットキャンセル動作が有効に発生するからである。

図１１は、副画素が縦積みのトリプルゲート構造を有する液晶表示装置において、市松模様を表示した場合に発生する、色線問題を説明するための図である。図１１（ａ）は、各走査線に対応する副画素の色とオフセット極性状態を説明するための図である。図１１（ｂ）は、市松模様とオフセット極性状態との対応を説明するための図である。ここでは、一重の枠で表現される白と、二重の枠で表現される灰色とによる市松模様を例にあげて説明する。

図１２と図１３は、オフセットキャンセル動作の例を説明するための図である。ここでは、各信号線に対応するオペアンプのオフセット電圧が、Ｓ３とＳ６において特に大きい場合を例に説明する。走査線Ｇ１〜Ｇ２４と信号線Ｓ１〜Ｓ６の範囲に含まれる合計４８の画素が、白と灰色の市松模様を表示している。ここでも、図１１（ｂ）と同じく、白を一重の枠で、灰色を二重の枠で、それぞれ表現している。さらに、太線の二重の枠は、オフセット電圧が特に大きいことを表現している。図１２の左側に、各走査線について「Ａ」または「Ｂ」と記入されているのは、状態Ａまたは状態Ｂを表す。また、図１２と図１３の各画素について、「ＡＡＡ」または「ＢＢＢ」と記入されているのは、状態ＡＡＡまたは状態ＢＢＢを表す。
なお、この例では、各画素が副画素を３つ具備しているが、後述するように、各画素が具備する副画素の数は３つに限らない。

ここで、オフセット電圧が高いＳ３の信号線に対応し、かつ、グレーを表示している、４つの画素に注目する。これら４つの画素のそれぞれについて、３つの副画素のオフセットキャンセル極性は、全て状態ＢＢＢである。このために、これら４つの画素に含まれる副画素のそれぞれについて、オフセットキャンセル動作が発生していない。その結果、これら４つの画素は周囲の他の画素よりも表示される色が多少異なり、色の違いは色線として現われてしまう。

同様に、オフセット電圧が高いＳ６の信号線に対応し、かつ、グレーを表示している、４つの画素に注目する。これら４つの画素のそれぞれについて、３つの副画素は全て状態ＡＡＡであり、やはりオフセットキャンセル動作が発生しておらず、色線が現れてしまう。

以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の液晶表示装置駆動方法は、（ａ）液晶パネル（１０）に画像を表示するためのデジタルデータを、液晶パネル駆動回路（２０）に供給するステップと、（ｂ）前記液晶パネル（１０）が有する複数の画素（１５）のそれぞれにおいて一様の方向に並べられた所定数の副画素（１４）のそれぞれについて、デジタルデータを、対応する階調電圧に変換するステップと、（ｃ）液晶パネル（１０）の水平周期毎に、通電する走査線（１２−ｊ）を切り換えるステップと、（ｄ）通電された走査線（１２−ｊ）に接続された複数の副画素（１４）のそれぞれに、変換された階調電圧を、複数の副画素（１４）のそれぞれに対応する複数の信号線（１１−ｉ）を介して印加するステップとを具備する。ここで、ステップ（ｂ）において、同一の副画素（１４）に印加される前記階調電圧の極性は、前記画像の連続する２枚のフレームの間で反転する。また、ステップ（ｃ）は、（ｃ−１）複数の画素（１５）のそれぞれが有する複数の副画素（１４）の数とは互いに素で２以上な一定数の隣接した副画素（１４）毎に、複数の副画素（１４）のそれぞれに階調電圧を印加するオペアンプ（３５）の、階調電圧に対するオフセット電圧の極性を、反転するステップを具備する。

本発明の液晶表示装置は、縦横に規則的に配置された複数の画素を具備する液晶パネル（１０）と、液晶パネル（１０）を駆動する液晶パネル駆動回路（２０）とを具備する。ここで、液晶パネル（１０）は、お互いに平行な複数の信号線（１１−ｉ）と、複数の信号線（１１−ｉ）に直交し、お互いに平行な複数の走査線（１２−ｊ）とをさらに具備する。複数の画素（１５）のそれぞれは、特定の方向に並んで配置された所定数の副画素（１４）を具備する。また、液晶パネル駆動回路（２０）は、複数のゲートドライバと、ソースドライバ（２５−ｉ、２６−ｉ）と、極性切り換え部とを具備する。ここで、複数のゲートドライバは、複数の走査線（１２−ｊ）にそれぞれ接続されている。複数のソースドライバ（２５−ｉ、２６−ｉ）は、複数の信号線（１１−ｉ）にそれぞれ接続されて、液晶パネルが画像を表示するためのデジタルデータを、複数の副画素（１４）のそれぞれに対応する階調電圧に変換する。極性切り換え部（２３、２４）は、複数の副画素（１４）のそれぞれについて、画像の連続する２枚のフレーム間で、複数のソースドライバ（２５−ｉ、２６−ｉ）から出力される階調電圧の極性を反転するためのものである。さらに、複数のソースドライバ（２５−ｉ、２６−ｉ）のそれぞれは、信号線（１１−ｉ）を介して複数の副画素（１４）のそれぞれに階調電圧を印加するためのオペアンプ（３５）を具備する。液晶パネル駆動回路は、オフセットキャンセル制御回路（２７）をさらに具備する。ここで、オフセットキャンセル制御回路（２７）は、複数の画素（１５）のそれぞれが有する複数の副画素（１４）の数とは互いに素な一定数の隣接した副画素（１４）毎に、複数の副画素（１４）のそれぞれに階調電圧を印加するオペアンプ（３５）の、階調電圧に対するオフセット電圧の極性を、反転する。

本発明の液晶表示装置の駆動方法では、各画素が具備する副画素の数と、定期的なオフセットキャンセル動作の１周期に含まれる副画素の数とが互いに素である。したがって、これら２つの数において、最小公倍数は積に等しい。その結果、市松模様を表示しても、色線問題を発生させるはずの副画素がお互いに十分離れて、人間の視覚は色線を認識しない。

また、本発明の液晶表示装置の駆動回路と、本発明の液晶表示装置の駆動回路を用いた液晶表示装置でも同様に、各画素が具備する副画素の数と、定期的なオフセットキャンセル動作の１周期に含まれる副画素の数とが互いに素である。したがって、これら２つの数において、最小公倍数は積に等しい。その結果、市松模様を表示しても、色線問題を発生させるはずの副画素がお互いに十分離れて、人間の視覚は色線を認識しない。

添付図面を参照して、本発明による液晶表示装置の駆動方法を実施するための最良の形態を以下に説明する。

ここでは、最も一般的なカラー液晶表示装置と同じく、ＲＧＢにそれぞれ対応する３つの副画素を各画素が具備する例をあげて説明する。ただし、本発明の原理上、３つ以外の数の副画素を各画素が具備する液晶表示装置にも本実施例は適用可能である。また、ここではより複雑な例として、各画素において３つの副画素が信号線の方向に配置されているトリプルゲート構造の液晶表示装置を例にあげて説明する。ただし、本発明の原理上、トリプルゲート構造でなくとも、信号線と走査線とを入れ替えて考えれば本実施例は適用可能である。

図１４は、本発明による液晶パネル１０と液晶パネル駆動回路２０の回路図の例である。液晶パネル駆動回路２０は、タイミングコントロール回路２１と、極性切り替えスイッチ制御回路２２と、入力側極性切り替えスイッチ群２３と、出力側極性切り替えスイッチ群２４と、複数の正極用ソースドライバ回路２５−ｉと、複数の負極用ソースドライバ回路２６−ｉと、オフセットキャンセル制御回路２７と、階調生成回路２８とを具備している。正極用ソースドライバ回路２５−ｉはそれぞれ、ラッチ回路３１と、正極用レベルシフタ回路３２と、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：デジタルアナログコンバータ）回路３４と、駆動回路３５とを具備している。負極用ソースドライバ回路２６−ｉはそれぞれ、ラッチ回路３１と、負極用レベルシフタ回路３３と、ＤＡＣ回路３４と、駆動回路３５とを具備している。

液晶パネル１０は、複数の信号線１１−ｉと、複数の走査線１２−ｊと、複数の液晶セル回路１３とを具備している。ここで、１つの液晶セル回路１３は、１本の信号線１１−ｉと１本の走査線１２−ｊとに接続されていて、１つの副画素１４に対応する。

ここで、本発明による液晶パネル駆動回路２０の動作を説明する。液晶パネル駆動回路２は、まず、外部から画像を表示するためのデジタルデータを供給される。デジタルデータは、入力側極性切り替えスイッチ群２３を介して、正極用ソースドライバ回路２５−ｉまたは負極用のソースドライバ回路２６−ｉに送られる。それぞれの副画素１４について、対応するソースドライバ回路２５−ｉ、２６−ｉが、デジタルデータに対応する液晶印加電圧を出力する。液晶印加電圧は出力側極性切り替えスイッチ群２４を介して、対応する信号線１１−ｉに送られる。

この時、入力側極性切り替えスイッチ群２３と出力側極性切り替えスイッチ群２４とは、いずれも極性切り替えスイッチ制御回路２２によって制御されている。さらに具体的に説明すると、ｉ番目の正極用極性切り替えスイッチ２３−ｉと、（ｉ＋１）番目の負極用極性切り替えスイッチ２４−（ｉ＋１）とが対を成している。すると、ｉ番目の信号線１１−ｉと、（ｉ＋１）番目の信号線１１−（ｉ＋１）とに対応するデジタルデータの処理を、ｉ番目の正極用ソースドライバ回路２５−ｉと、（ｉ＋１）番目の負極用ソースドライバ回路２６−（ｉ＋１）とで、交代出来る。

この機構によって、従来技術で説明したカラム反転またはドット反転が実現される。すなわち、入力側と出力側の極性切り替えスイッチ群２３、２４が、極性の切り替えを、走査線単位で行なえばドット反転が、フレーム単位で行なえばカラム反転が、それぞれ実現される。なお、本発明の液晶パネル１０と液晶パネル駆動回路２０とは、ドット反転とカラム反転のいずれにも対応可能である。

ここで、正極用ソースドライバ回路２５−ｉの動作について説明する。入力側極性切り替えスイッチ２３−ｉから供給されたデジタル画像データは、まずラッチ回路３１に送られる。ラッチ回路３１は、供給されたデジタルデータを一旦保存した上で、正極用レベルシフタ３２に送る。この時、ラッチ回路３１は、タイミングコントロール回路２１によって、主にデジタルデータを入出力するタイミングを、制御されている。正極用レベルシフタ３２は、供給されたデジタルデータの値に所定の変更を行なった上で、ＤＡＣ回路３４に送る。ＤＡＣ回路３４は、デジタルデータをアナログな階調電圧に変換し、この階調電圧を駆動回路３５に送る。この時、ＤＡＣ回路３４は、主に変換係数を、階調生成回路２８によって制御されている。駆動回路３５は、図９のオペアンプを具備しており、このオペアンプの動作は、上述したとおり、ＣＨＯＰＡ信号とＣＨＯＰＢ信号とによって制御される。この時、ＣＨＯＰＡ信号とＣＨＯＰＢ信号とは、オフセットキャンセル制御回路２７から出力される。また、タイミングコントロール回路２１は、上述したラッチ回路３１の他に、極性切り替えスイッチ制御回路２２と、オフセットキャンセル制御回路とをも制御している。極性切り替えスイッチ制御回路２２は、入力側極性切り替えスイッチ群２３と、出力側極性切り替えスイッチ群２４とを制御している。

ここで、本発明の従来技術との最大の違いについて説明する。
図１５は、本発明の液晶パネル１０と液晶駆動回路２０とで用いられる諸信号のタイムチャートの例である。図１０の従来技術におけるタイムチャートとの最大の違いは、ＣＨＯＰＡ信号とＣＨＯＰＢ信号とにある。すなわち、ＣＨＯＰＡ信号とＣＨＯＰＢ信号とが反転する周期（厳密には半周期）が、従来技術では３副画素ごとであったのに、本発明では２副画素ごとになっている。つまり、２副画素ごとにオフセットキャンセル動作が行なわれる。

その結果、３つの副画素を具備する１つの画素を描画する最中に、オフセットキャンセル極性が必ず１度変更される。したがって、１つの画素におけるオフセットキャンセル極性状態が、従来技術のＡＡＡやＢＢＢではなく、ＡＡＢ、ＢＡＡ、ＢＢＡ、ＡＢＢのいずれかになる。

図１６は、本発明の液晶パネル１０と液晶パネル駆動回路２０によって、市松模様の表示時に色線問題が発生しないことを説明するための図である。図１１〜図１３の従来技術において、市松模様を表示した際に、色線問題が発生してしまうことは、上記に説明したとおりである。すなわち、図１２において、対応するオペアンプのオフセットが大きい信号線Ｓ３に対応する状態ＢＢＢの４つの画素は、１画素おきに連続している為、色線として認識されてしまう。というのも、市松模様において同じ色を表示している画素だけに注目すると、１画素おきに配置されているからである。

これに対して、本発明の液晶パネル１０と液晶パネル駆動回路２０によれば、図１６のように、隣接した２本の走査線ごとにオフセットキャンセル動作を行なう。こうすることで、縦方向に発生するオペアンプのオフセットがキャンセル可能となる。例えば、オフセットが大きい信号線Ｓ３に対応する画素のうち、同じ色を表示しているのは、太線の二重の枠で囲まれた状態ＡＢＢの２つである。市松模様において同じ色を表示している画素だけを抜き出しても、これら２つの画素の間には、状態ＢＡＡの画素が存在する。すなわち、状態ＡＢＢにおける２つの画素の間には十分な距離が確保されており、したがって人間の視覚では色線問題として認識されない。

さらに詳細に説明すると、本発明の原理上、各画素が具備する副画素の数と、オフセットキャンセル動作の周期に対応する副画素の数とが、互いに素であれば良い。すなわち、これら２つの数は、最大公約数が１であり、最小公倍数が積に等しいという十分条件を満たす組み合わせである。この十分条件が満たされると、オフセット電圧の影響によって異なる発色をする画素同士の間に十分な距離が生まれるため、色線問題の発生が抑制される。

図１７は、本発明の液晶パネル１０と液晶パネル駆動回路２０における、各画素におけるオフセットキャンセル極性状態の組み合わせの例を示す図である。図１３の従来技術では、同じ色について１種類のオフセットキャンセル極性状態しかなかったので、オフセットキャンセル動作が不可能だった。本発明の場合は、任意の色について２つずつのオフセットキャンセル極性状態が存在する。しかも、任意の信号線に接続されて一列に並んだ複数の画素において、２つのオフセットキャンセル極性状態が交互に出現する。このため、オフセットキャンセル動作が色線問題を解消するために有効に働くことが分かる。

なお、ここまで説明した本発明による液晶パネル１０と液晶パネル駆動回路２０に係る回路図は、あくまで１つの例である。オフセットキャンセル動作を制御する本発明による方法を実現可能であれば、その他の回路構成であっても構わない。

図１は、従来技術において、トリプルゲート構造を用いた場合の液晶パネルにおける、副画素に係る配置図の一部の例である。 図２は、従来技術において、トリプルゲート構造を用いた場合の液晶パネルにおける、１つの画素における回路図の例である。 図３は、従来技術において、液晶パネルを駆動するためのソースドライバとゲートドライバとが配置された液晶表示装置の構成図の例である。 図４は、ドット反転に係る従来技術を説明するための図である。 図５は、カラム反転にかかわる従来技術を説明するための図である。 図６は、従来技術において、オフセットキャンセル動作が可能な構成が採用された液晶表示装置の回路図の例である。 図７は、従来技術において、２つのオペアンプによる構成による空間オフセットキャンセル動作のタイミングチャートの例である。 図８は、従来技術において、空間オフセットキャンセル動作時におけるオペアンプの回路図の例である。 図９は、一般的なオペアンプにオフセットキャンセル回路の代表例である。図９（ａ）は、オフセットキャンセル極性が状態Ａである場合のオフセットキャンセル回路図の例である。図９（ｂ）は、オフセットキャンセル極性が状態Ｂである場合のオフセットキャンセル回路図の例である。 図１０は、一般的な液晶表示装置で用いられる諸信号のタイムチャートの例である。 図１１は、副画素が縦積みのトリプルゲート構造を有する液晶表示装置において、市松模様を表示した場合に発生する、色線問題を説明するための図である。図１１（ａ）は、各走査線に対応する副画素の色とオフセット極性状態を説明するための図である。図１１（ｂ）は、市松模様とオフセット極性状態との対応を説明するための図である。 図１２は、オフセットキャンセル動作の例を説明するための図である。 図１３は、オフセットキャンセル動作の例を説明するための図である。 図１４は、本発明による液晶表示装置１０とその駆動回路２０の、回路図の例である。 図１５は、本発明の液晶パネル１０と液晶パネル駆動回路２０とで用いられる諸信号のタイムチャートの例である。 図１６は、本発明の液晶パネル１０と液晶パネル駆動回路２０によって、市松模様の表示時に色線問題が発生しないことを説明するための図である。 図１７は、本発明の液晶パネル１０と液晶パネル駆動回路２０における、各画素におけるオフセットキャンセル極性状態の組み合わせの例を示す図である。

符号の説明

１０ 液晶パネル
１１−ｉ（ｉは自然数） （ｉ番目の）信号線
１２−ｊ（ｊは自然数） （ｊ番目の）走査線
１３ 液晶セル回路
１４ 副画素
１５ 画素
２０ 液晶パネル駆動回路
２１ タイミングコントロール回路
２２ 極性切り替えスイッチ制御回路
２３ 入力側極性切り替えスイッチ群
２３−ｉ（ｉは自然数） （ｉ番目の）入力側極性切り替えスイッチ
２４ 出力側極性切り替えスイッチ群
２４−ｉ（ｉは自然数） （ｉ番目の）出力側極性切り替えスイッチ
２５−ｉ（ｉは奇数の自然数） （ｉ番目の）正極用ソースドライバ回路
２６−ｉ（ｉは偶数の自然数） （ｉ番目の）負極用ソースドライバ回路
２７ オフセットキャンセル制御回路
２８ 階調生成回路
３１ ラッチ回路
３２ 正極用レベルシフタ
３３ 負極用レベルシフタ
３４ ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）回路
３５ 駆動回路

Claims (10)

1. （ａ）トリプルゲート構造を有する液晶パネルに画像を表示するためのデジタルデータを、液晶パネル駆動回路に供給するステップと、
   （ｂ）前記液晶パネルが有する複数の画素の各々において一様の方向に並べられた所定数の副画素の各々に対する前記デジタルデータを、対応する階調電圧に変換するステップと、
   （ｃ）前記液晶パネルの水平周期毎に、通電する走査線を切り換えるステップと、
   （ｄ）前記通電された走査線に接続された前記所定数の副画素の各々に、前記変換された階調電圧を、複数の信号線のうち、前記所定数の副画素の各々に対応する信号線を介して印加するステップと
   を具備し、
   前記ステップ（ｂ）において、同一の副画素に印加される前記階調電圧の極性は、前記画像の連続する２枚のフレームの間で反転し、
   前記ステップ（ｃ）は、
   （ｃ−１）前記複数の画素の各々が有する前記副画素の所定数とは互いに素で２以上の一定数の隣接した副画素毎に、前記所定数の副画素の各々に前記階調電圧を印加するオペアンプの、前記階調電圧に対するオフセット電圧の極性を、反転するステップを具備し、
   前記ステップ（ｃ−１）における同じ極性のオフセット電圧が印加される前記隣接した副画素の数は、前記複数の画素の各々が有する前記副画素の所定数未満であり、
   前記複数の画素の各々が有する前記所定数の副画素は、前記信号線の方向に並んで配置されている
   液晶表示装置駆動方法。
2. 請求項１に記載の液晶表示装置駆動方法において、
   前記ステップ（ｂ）において、前記走査線の方向に隣接する２つの前記副画素にそれぞれ印加される２つの前記階調電圧は、極性が互いに逆である
   液晶表示装置駆動方法。
3. 請求項２に記載の液晶表示装置駆動方法において、
   前記ステップ（ｂ）において、前記信号線の方向に隣接する２つの前記副画素にそれぞれ印加される前記階調電圧は、極性が互いに逆である
   液晶表示装置駆動方法。
4. 請求項１〜３のいずれかに記載の液晶表示装置駆動方法において、
   前記複数の画素の各々が有する副画素の数は３であり、
   前記ステップ（ｃ−１）において同じ極性のオフセット電圧が印加される前記隣接した副画素の数は２である
   液晶表示装置駆動方法。
5. 縦横に規則的に配置された複数の画素を有し、トリプルゲート構造を有する液晶パネルと、
   前記液晶パネルを駆動する液晶パネル駆動回路と
   を具備し、
   前記液晶パネルは、
   互いに平行な複数の信号線と、
   前記複数の信号線に直交し、互いに平行な複数の走査線と
   をさらに具備し、
   前記複数の画素の各々は、特定の方向に並んで配置された所定数の副画素を具備し、
   前記液晶パネル駆動回路は、
   前記複数の走査線にそれぞれ接続され、水平周期毎に前記複数の走査線を順番に駆動する複数のゲートドライバと、
   前記複数の信号線にそれぞれ接続されて、前記液晶パネルが画像を表示するためのデジタルデータを、前記所定数の副画素の各々に対応する階調電圧に変換する複数のソースドライバと、
   前記所定数の副画素の各々について、前記画像の連続する２枚のフレーム間で、前記複数のソースドライバから出力される階調電圧の極性を反転するための極性切り換え部と
   を具備し、
   前記複数のソースドライバの各々は、
   前記信号線を介して前記所定数の副画素の各々に前記階調電圧を印加するためのオペアンプ
   を具備し、
   前記液晶パネル駆動回路は、
   前記複数の画素の各々が有する前記所定数の副画素の数とは互いに素な一定数の隣接した副画素毎に、前記所定数の副画素の各々に前記階調電圧を印加する前記オペアンプの、前記階調電圧に対するオフセット電圧の極性を、反転するオフセットキャンセル制御回路をさらに具備し、
   同じ極性のオフセット電圧が印加される前記隣接した副画素の数は、前記複数の画素の各々が有する前記所定数の副画素の数未満であり、
   前記複数の画素の各々が有する前記所定数の副画素は、前記信号線の方向に並んで配置されている
   液晶表示装置。
6. 請求項５に記載の液晶表示装置において、
   前記極性切り換え部はさらに、
   前記走査線の方向に隣接する２つの前記副画素にそれぞれ印加される前記階調電圧についても、互いに逆の極性を設定する
   液晶表示装置。
7. 請求項６に記載の液晶表示装置において、
   前記極性切り換え部は、さらに、
   前記信号線の方向に隣接した２つの前記副画素間にそれぞれ印加される前記階調電圧についても、互いに逆の極性を設定する
   液晶表示装置。
8. 請求項５乃至７のいずれかに記載の液晶表示装置において、
   前記複数の画素の各々が有する前記副画素の所定数は、３であり、
   前記オフセットキャンセル制御回路によって、同じ極性のオフセット電圧が印加される前記隣接した副画素の数は、２である
   液晶表示装置。
9. 請求項５乃至８のいずれかに記載の液晶表示装置において、
   前記複数のソースドライバは、
   前記所定数の副画素に向けて正電圧を出力する複数の正極用ソースドライバと、
   前記所定数の副画素に向けて負電圧を出力し、前記複数の正極用ソースドライバとそれぞれ対を成す、複数の負極用ソースドライバと
   を含み、
   前記極性切り換え部は、
   前記複数のソースドライバの前段に接続された入力側極性切り換えスイッチ群と、
   前記複数のソースドライバの後段に接続された出力側極性切り換えスイッチ群と、
   前記入力側極性切り換えスイッチ群と、前記出力側極性切り換えスイッチ群とを制御する極性切り換えスイッチ制御回路と
   を具備し、
   前記入力側極性切り換えスイッチ群と、前記出力側極性切り換えスイッチ群とは、前記極性切り換えスイッチ制御回路に制御されて、前記対を成す前記正極用ソースドライバと前記負極用ソースドライバとを回路的に入れ換える
   液晶表示装置。
10. 請求項５乃至９のいずれかに記載の液晶表示装置において、
    前記複数のソースドライバは、
    前記デジタルデータを保管するためのラッチ回路と、
    前記ラッチ回路に接続されて、前記デジタルデータに所定の変換を行なうレベルシフタ回路と、
    前記レベルシフタ回路に接続されて、変換後の前記デジタルデータに対応する前記階調電圧を前記オペアンプに向けて出力するデジタルアナログコンバータ回路と
    をさらに具備し、
    前記液晶パネル駆動回路は、
    前記ラッチ回路と、前記極性切り換えスイッチ制御回路と、前記オフセットキャンセル制御回路とを制御するタイミングコントロール回路と、
    前記複数のソースドライバにおける全てのデジタルアナログコンバータ回路を制御する階調生成回路と
    をさらに具備する
    液晶表示装置。

Images